Fitter report for PC8001
Sat Mar 03 21:51:37 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Sat Mar 03 21:51:37 2012    ;
; Quartus II Version    ; 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name         ; PC8001                                   ;
; Top-level Entity Name ; pc8001                                   ;
; Family                ; Cyclone                                  ;
; Device                ; EP1C12Q240C8                             ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 3,328 / 12,060 ( 28 % )                  ;
; Total pins            ; 55 / 173 ( 32 % )                        ;
; Total virtual pins    ; 0                                        ;
; Total memory bits     ; 89,344 / 239,616 ( 37 % )                ;
; Total PLLs            ; 1 / 2 ( 50 % )                           ;
+-----------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C12Q240C8                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Name                 ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Fast Output Register ; pc8001         ;              ; IO_D       ; ON            ; QSF Assignment ;
; Fast Output Register ; pc8001         ;              ; O_A        ; ON            ; QSF Assignment ;
; Current Strength     ; pc8001         ;              ; I_CLK_21M  ; 8MA           ; QSF Assignment ;
; Current Strength     ; pc8001         ;              ; I_CLK_EXT  ; 8MA           ; QSF Assignment ;
; Current Strength     ; pc8001         ;              ; I_SW_0     ; 8MA           ; QSF Assignment ;
; Current Strength     ; pc8001         ;              ; I_SW_1     ; 8MA           ; QSF Assignment ;
; Current Strength     ; pc8001         ;              ; I_nRESET   ; 8MA           ; QSF Assignment ;
+----------------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3481 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3481 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2126    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 113     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 1239    ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/home/inouema/work/git/pc-8001on1chipmsx/project/PC8001.pin.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                        ;
+---------------------------------------------+----------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                  ;
+---------------------------------------------+----------------------------------------------------------------------------------------+
; Total logic elements                        ; 3,328 / 12,060 ( 28 % )                                                                ;
;     -- Combinational with no register       ; 1578                                                                                   ;
;     -- Register only                        ; 748                                                                                    ;
;     -- Combinational with a register        ; 1002                                                                                   ;
;                                             ;                                                                                        ;
; Logic element usage by number of LUT inputs ;                                                                                        ;
;     -- 4 input functions                    ; 1547                                                                                   ;
;     -- 3 input functions                    ; 638                                                                                    ;
;     -- 2 input functions                    ; 342                                                                                    ;
;     -- 1 input functions                    ; 46                                                                                     ;
;     -- 0 input functions                    ; 7                                                                                      ;
;                                             ;                                                                                        ;
; Logic elements by mode                      ;                                                                                        ;
;     -- normal mode                          ; 3146                                                                                   ;
;     -- arithmetic mode                      ; 182                                                                                    ;
;     -- qfbk mode                            ; 199                                                                                    ;
;     -- register cascade mode                ; 0                                                                                      ;
;     -- synchronous clear/load mode          ; 798                                                                                    ;
;     -- asynchronous clear/load mode         ; 436                                                                                    ;
;                                             ;                                                                                        ;
; Total registers                             ; 1,750 / 12,567 ( 14 % )                                                                ;
; Total LABs                                  ; 405 / 1,206 ( 34 % )                                                                   ;
; Logic elements in carry chains              ; 207                                                                                    ;
; User inserted logic elements                ; 0                                                                                      ;
; Virtual pins                                ; 0                                                                                      ;
; I/O pins                                    ; 55 / 173 ( 32 % )                                                                      ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )                                                                        ;
; Global signals                              ; 8                                                                                      ;
; M4Ks                                        ; 24 / 52 ( 46 % )                                                                       ;
; Total memory bits                           ; 89,344 / 239,616 ( 37 % )                                                              ;
; Total RAM block bits                        ; 110,592 / 239,616 ( 46 % )                                                             ;
; PLLs                                        ; 1 / 2 ( 50 % )                                                                         ;
; Global clocks                               ; 8 / 8 ( 100 % )                                                                        ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                        ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )                                                                          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                          ;
; Average interconnect usage (total/H/V)      ; 13% / 13% / 13%                                                                        ;
; Peak interconnect usage (total/H/V)         ; 47% / 47% / 46%                                                                        ;
; Maximum fan-out node                        ; I_CLK_21M                                                                              ;
; Maximum fan-out                             ; 679                                                                                    ;
; Highest non-global fan-out signal           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena ;
; Highest non-global fan-out                  ; 222                                                                                    ;
; Total fan-out                               ; 13362                                                                                  ;
; Average fan-out                             ; 3.91                                                                                   ;
+---------------------------------------------+----------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                             ;
+---------------------------------------------+---------------------+-------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                 ; sld_hub:auto_hub  ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+-------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low               ; Low                            ; Low                            ;
;                                             ;                     ;                   ;                                ;                                ;
; Total logic elements                        ; 2042                ; 113               ; 1173                           ; 0                              ;
;     -- Combinational with no register       ; 1428                ; 40                ; 110                            ; 0                              ;
;     -- Register only                        ; 37                  ; 8                 ; 703                            ; 0                              ;
;     -- Combinational with a register        ; 577                 ; 65                ; 360                            ; 0                              ;
;                                             ;                     ;                   ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                   ;                                ;                                ;
;     -- 4 input functions                    ; 0                   ; 0                 ; 0                              ; 0                              ;
;     -- 3 input functions                    ; 0                   ; 0                 ; 0                              ; 0                              ;
;     -- 2 input functions                    ; 0                   ; 0                 ; 0                              ; 0                              ;
;     -- 1 input functions                    ; 0                   ; 0                 ; 0                              ; 0                              ;
;     -- 0 input functions                    ; 0                   ; 0                 ; 0                              ; 0                              ;
;                                             ;                     ;                   ;                                ;                                ;
; Logic elements by mode                      ;                     ;                   ;                                ;                                ;
;     -- normal mode                          ; 0                   ; 0                 ; 0                              ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                 ; 0                              ; 0                              ;
;     -- qfbk mode                            ; 0                   ; 0                 ; 0                              ; 0                              ;
;     -- register cascade mode                ; 0                   ; 0                 ; 0                              ; 0                              ;
;     -- synchronous clear/load mode          ; 0                   ; 0                 ; 0                              ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                   ; 0                 ; 0                              ; 0                              ;
;                                             ;                     ;                   ;                                ;                                ;
; Total registers                             ; 614 / 6030 ( 10 % ) ; 73 / 6030 ( 1 % ) ; 1063 / 6030 ( 17 % )           ; 0 / 6030 ( 0 % )               ;
; Virtual pins                                ; 0                   ; 0                 ; 0                              ; 0                              ;
; I/O pins                                    ; 55                  ; 0                 ; 0                              ; 0                              ;
; DSP block 9-bit elements                    ; 0                   ; 0                 ; 0                              ; 0                              ;
; Total memory bits                           ; 21760               ; 0                 ; 67584                          ; 0                              ;
; Total RAM block bits                        ; 32256               ; 0                 ; 78336                          ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )     ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 0 / 2 ( 0 % )     ; 0 / 2 ( 0 % )                  ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 7 / 52 ( 13 % )     ; 0 / 52 ( 0 % )    ; 17 / 52 ( 32 % )               ; 0 / 52 ( 0 % )                 ;
;                                             ;                     ;                   ;                                ;                                ;
; Connections                                 ;                     ;                   ;                                ;                                ;
;     -- Input Connections                    ; 12                  ; 111               ; 1352                           ; 1                              ;
;     -- Registered Input Connections         ; 11                  ; 101               ; 1252                           ; 0                              ;
;     -- Output Connections                   ; 1336                ; 128               ; 1                              ; 11                             ;
;     -- Registered Output Connections        ; 0                   ; 127               ; 0                              ; 0                              ;
;                                             ;                     ;                   ;                                ;                                ;
; Internal Connections                        ;                     ;                   ;                                ;                                ;
;     -- Total Connections                    ; 9918                ; 636               ; 4678                           ; 12                             ;
;     -- Registered Connections               ; 2582                ; 526               ; 3578                           ; 0                              ;
;                                             ;                     ;                   ;                                ;                                ;
; External Connections                        ;                     ;                   ;                                ;                                ;
;     -- Top                                  ; 0                   ; 103               ; 1233                           ; 12                             ;
;     -- sld_hub:auto_hub                     ; 103                 ; 16                ; 120                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1233                ; 120               ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 12                  ; 0                 ; 0                              ; 0                              ;
;                                             ;                     ;                   ;                                ;                                ;
; Partition Interface                         ;                     ;                   ;                                ;                                ;
;     -- Input Ports                          ; 8                   ; 18                ; 189                            ; 1                              ;
;     -- Output Ports                         ; 77                  ; 36                ; 142                            ; 2                              ;
;     -- Bidir Ports                          ; 10                  ; 0                 ; 0                              ; 0                              ;
;                                             ;                     ;                   ;                                ;                                ;
; Registered Ports                            ;                     ;                   ;                                ;                                ;
;     -- Registered Input Ports               ; 0                   ; 11                ; 143                            ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 26                ; 1                              ; 0                              ;
;                                             ;                     ;                   ;                                ;                                ;
; Port Connectivity                           ;                     ;                   ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 1                 ; 0                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                 ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                 ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                 ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                 ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                 ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 1                 ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 14                ; 133                            ; 0                              ;
+---------------------------------------------+---------------------+-------------------+--------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; I_CLK_21M ; 28    ; 1        ; 0            ; 15           ; 2           ; 679                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I_CLK_EXT ; 29    ; 1        ; 0            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; I_SW_0    ; 138   ; 3        ; 53           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; I_SW_1    ; 82    ; 4        ; 14           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; I_nRESET  ; 153   ; 3        ; 53           ; 15           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; O_A[0]   ; 164   ; 3        ; 53           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[10]  ; 143   ; 3        ; 53           ; 12           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[11]  ; 141   ; 3        ; 53           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[12]  ; 159   ; 3        ; 53           ; 20           ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[13]  ; 162   ; 3        ; 53           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[14]  ; 161   ; 3        ; 53           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[1]   ; 163   ; 3        ; 53           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[2]   ; 166   ; 3        ; 53           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[3]   ; 165   ; 3        ; 53           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[4]   ; 168   ; 3        ; 53           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[5]   ; 167   ; 3        ; 53           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[6]   ; 158   ; 3        ; 53           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[7]   ; 156   ; 3        ; 53           ; 16           ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[8]   ; 160   ; 3        ; 53           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_A[9]   ; 139   ; 3        ; 53           ; 6            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_nCS1   ; 122   ; 3        ; 53           ; 1            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_nCS2   ; 123   ; 3        ; 53           ; 2            ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_nRD    ; 137   ; 3        ; 53           ; 6            ; 2           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; O_nWR    ; 136   ; 3        ; 53           ; 5            ; 0           ; no              ; no                     ; no            ; no             ; yes             ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; beep_out ; 213   ; 2        ; 18           ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; c_out[0] ; 95    ; 4        ; 28           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; c_out[1] ; 98    ; 4        ; 30           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; c_out[2] ; 99    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; c_out[3] ; 100   ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; clk_out  ; 23    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[0] ; 66    ; 4        ; 6            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[1] ; 104   ; 4        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[2] ; 239   ; 2        ; 2            ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[3] ; 240   ; 2        ; 2            ; 27           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[4] ; 55    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[5] ; 179   ; 3        ; 53           ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[6] ; 188   ; 2        ; 48           ; 27           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; debug[7] ; 18    ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; ind      ; 94    ; 4        ; 28           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; motor    ; 21    ; 1        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; vtune    ; 233   ; 2        ; 6            ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; y_out[0] ; 85    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; y_out[1] ; 86    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; y_out[2] ; 87    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; y_out[3] ; 88    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; IO_D[0]   ; 170   ; 3        ; 53           ; 23           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; IO_D~16              ; -                   ;
; IO_D[1]   ; 169   ; 3        ; 53           ; 23           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; IO_D~16              ; -                   ;
; IO_D[2]   ; 174   ; 3        ; 53           ; 24           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; IO_D~16              ; -                   ;
; IO_D[3]   ; 173   ; 3        ; 53           ; 24           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; IO_D~16              ; -                   ;
; IO_D[4]   ; 176   ; 3        ; 53           ; 25           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; IO_D~16              ; -                   ;
; IO_D[5]   ; 175   ; 3        ; 53           ; 24           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; IO_D~16              ; -                   ;
; IO_D[6]   ; 178   ; 3        ; 53           ; 25           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; IO_D~16              ; -                   ;
; IO_D[7]   ; 177   ; 3        ; 53           ; 25           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; IO_D~16              ; -                   ;
; IO_USB_DM ; 236   ; 2        ; 4            ; 27           ; 0           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; ukp:ukp|g            ; -                   ;
; IO_USB_DP ; 237   ; 2        ; 4            ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; User                 ; 10 pF ; ukp:ukp|g            ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 44 ( 18 % )  ; 3.3V          ; --           ;
; 2        ; 7 / 42 ( 17 % )  ; 3.3V          ; --           ;
; 3        ; 30 / 45 ( 67 % ) ; 3.3V          ; --           ;
; 4        ; 12 / 42 ( 29 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 11         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 14         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 18       ; 15         ; 1        ; debug[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ; 16         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 17         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 18         ; 1        ; motor                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; clk_out                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 29         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 30         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 31         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 32         ; 1        ; I_CLK_21M                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 33         ; 1        ; I_CLK_EXT                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 34         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 36         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 37         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 38         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 40         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 39       ; 41         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 52         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ; 53         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ; 54         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 55         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 56         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 57         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 58         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 59         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ; 60         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 61         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 62         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 63         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 64         ; 1        ; debug[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 56       ; 65         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 66         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 67         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ; 68         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 60       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 61       ; 70         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 71         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 72         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 73         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 74         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 75         ; 4        ; debug[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 67       ; 76         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 77         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 78         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ; 79         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 80         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 81         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 84         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 82       ; 86         ; 4        ; I_SW_1                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 83       ; 87         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 88         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 89         ; 4        ; y_out[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 90         ; 4        ; y_out[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 91         ; 4        ; y_out[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 92         ; 4        ; y_out[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 100        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 103        ; 4        ; ind                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 95       ; 104        ; 4        ; c_out[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 98       ; 106        ; 4        ; c_out[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 107        ; 4        ; c_out[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 108        ; 4        ; c_out[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ; 109        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 104      ; 118        ; 4        ; debug[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 105      ; 119        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 120        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 121        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 122        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 123        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 124        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 125        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ; 126        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 127        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 128        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 129        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 130        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 131        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 132        ; 3        ; O_nCS1                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 123      ; 133        ; 3        ; O_nCS2                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 124      ; 134        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 135        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 136        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 137        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 138        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 139        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 140        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ; 141        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 142        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 143        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ; 144        ; 3        ; O_nWR                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 137      ; 145        ; 3        ; O_nRD                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 146        ; 3        ; I_SW_0                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 139      ; 147        ; 3        ; O_A[9]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ; 148        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 141      ; 149        ; 3        ; O_A[11]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 160        ; 3        ; O_A[10]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 161        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 162        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 163        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 164        ; 3        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 148      ; 165        ; 3        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 149      ; 166        ; 3        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 167        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 168        ; 3        ; I_nRESET                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 169        ; 3        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 156      ; 170        ; 3        ; O_A[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 180        ; 3        ; O_A[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 159      ; 181        ; 3        ; O_A[12]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 182        ; 3        ; O_A[8]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 183        ; 3        ; O_A[14]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 184        ; 3        ; O_A[13]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ; 185        ; 3        ; O_A[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 164      ; 186        ; 3        ; O_A[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ; 187        ; 3        ; O_A[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 166      ; 188        ; 3        ; O_A[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 189        ; 3        ; O_A[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 190        ; 3        ; O_A[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ; 191        ; 3        ; IO_D[1]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ; 192        ; 3        ; IO_D[0]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 193        ; 3        ; IO_D[3]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ; 194        ; 3        ; IO_D[2]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 175      ; 195        ; 3        ; IO_D[5]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 176      ; 196        ; 3        ; IO_D[4]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 197        ; 3        ; IO_D[7]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ; 198        ; 3        ; IO_D[6]                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 179      ; 199        ; 3        ; debug[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 180      ; 200        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 201        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 202        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 203        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 204        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 205        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 206        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 207        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 208        ; 2        ; debug[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 209        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 210        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 195      ; 211        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ; 212        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 197      ; 213        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 222        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 223        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ; 224        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 203      ; 225        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ; 227        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 228        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 231        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 239        ; 2        ; beep_out                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 214      ; 240        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ; 241        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 216      ; 242        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ; 243        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 244        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 245        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 247        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 248        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ; 249        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 225      ; 250        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 251        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 252        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 228      ; 253        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 254        ; 2        ; vtune                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 234      ; 255        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 256        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 257        ; 2        ; IO_USB_DM                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 258        ; 2        ; IO_USB_DP                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 259        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 239      ; 260        ; 2        ; debug[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 240      ; 261        ; 2        ; debug[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------+
; PLL Summary                                                                 ;
+-------------------------------+---------------------------------------------+
; Name                          ; pll0:system_clk|altpll:altpll_component|pll ;
+-------------------------------+---------------------------------------------+
; SDC pin name                  ; system_clk|altpll_component|pll             ;
; PLL type                      ; -                                           ;
; Scan chain                    ; None                                        ;
; PLL mode                      ; Normal                                      ;
; Feedback source               ; --                                          ;
; Compensate clock              ; clock1                                      ;
; Compensated input/output pins ; --                                          ;
; Switchover on loss of clock   ; --                                          ;
; Switchover counter            ; --                                          ;
; Primary clock                 ; --                                          ;
; Input frequency 0             ; 21.4 MHz                                    ;
; Input frequency 1             ; --                                          ;
; Nominal PFD frequency         ; 21.4 MHz                                    ;
; Nominal VCO frequency         ; 577.7 MHz                                   ;
; Freq min lock                 ; 18.18 MHz                                   ;
; Freq max lock                 ; 37.04 MHz                                   ;
; Clock Offset                  ; 0 ps                                        ;
; M VCO Tap                     ; 0                                           ;
; M Initial                     ; 1                                           ;
; M value                       ; 27                                          ;
; N value                       ; 1                                           ;
; M counter delay               ; --                                          ;
; N counter delay               ; --                                          ;
; M2 value                      ; --                                          ;
; N2 value                      ; --                                          ;
; SS counter                    ; --                                          ;
; Downspread                    ; --                                          ;
; Spread frequency              ; --                                          ;
; enable0 counter               ; --                                          ;
; enable1 counter               ; --                                          ;
; Real time reconfigurable      ; --                                          ;
; Scan chain MIF file           ; --                                          ;
; Preserve PLL counter order    ; Off                                         ;
; PLL location                  ; PLL_1                                       ;
; Inclk0 signal                 ; I_CLK_21M                                   ;
; Inclk1 signal                 ; --                                          ;
; Inclk0 signal type            ; Dedicated Pin                               ;
; Inclk1 signal type            ; --                                          ;
+-------------------------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                           ;
+-----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------+
; Name                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                           ;
+-----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------+
; pll0:system_clk|altpll:altpll_component|_clk0 ; clock0       ; 9    ; 7   ; 27.51 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G0      ; --            ; 21            ; 11/10 Odd  ; 1       ; 0       ; system_clk|altpll_component|pll|clk[0] ;
; pll0:system_clk|altpll:altpll_component|_clk1 ; clock1       ; 9    ; 4   ; 48.15 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 12            ; 6/6 Even   ; 1       ; 0       ; system_clk|altpll_component|pll|clk[1] ;
+-----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+----------------------------------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                   ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pc8001                                                                                              ; 3328 (81)   ; 1750         ; 89344       ; 24   ; 55   ; 0            ; 1578 (45)    ; 748 (2)           ; 1002 (34)        ; 207 (11)        ; 198 (2)    ; |pc8001                                                                                                                                                                                                                                                                                               ;              ;
;    |crtc:crtc|                                                                                       ; 252 (239)   ; 141          ; 17408       ; 5    ; 0    ; 0            ; 111 (102)    ; 15 (15)           ; 126 (122)        ; 62 (62)         ; 27 (27)    ; |pc8001|crtc:crtc                                                                                                                                                                                                                                                                                     ;              ;
;       |ARAMB4_S8_S8:rowbuf|                                                                          ; 0 (0)       ; 0            ; 1024        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|ARAMB4_S8_S8:rowbuf                                                                                                                                                                                                                                                                 ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0            ; 1024        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component                                                                                                                                                                                                                                 ;              ;
;             |altsyncram_hh52:auto_generated|                                                         ; 0 (0)       ; 0            ; 1024        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated                                                                                                                                                                                                  ;              ;
;       |cg:cg|                                                                                        ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|cg:cg                                                                                                                                                                                                                                                                               ;              ;
;          |altsyncram:Ram0_rtl_0|                                                                     ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|cg:cg|altsyncram:Ram0_rtl_0                                                                                                                                                                                                                                                         ;              ;
;             |altsyncram_ph51:auto_generated|                                                         ; 0 (0)       ; 0            ; 16384       ; 4    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|cg:cg|altsyncram:Ram0_rtl_0|altsyncram_ph51:auto_generated                                                                                                                                                                                                                          ;              ;
;       |colordata:colordata|                                                                          ; 13 (13)     ; 4            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pc8001|crtc:crtc|colordata:colordata                                                                                                                                                                                                                                                                 ;              ;
;    |fz80:Z80|                                                                                        ; 1288 (615)  ; 250          ; 0           ; 0    ; 0    ; 0            ; 1038 (612)   ; 8 (0)             ; 242 (3)          ; 0 (0)           ; 71 (8)     ; |pc8001|fz80:Z80                                                                                                                                                                                                                                                                                      ;              ;
;       |alu:alu|                                                                                      ; 105 (105)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |pc8001|fz80:Z80|alu:alu                                                                                                                                                                                                                                                                              ;              ;
;       |asu:asu|                                                                                      ; 85 (85)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|asu:asu                                                                                                                                                                                                                                                                              ;              ;
;       |reg_2:reg_adrh|                                                                               ; 9 (9)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_2:reg_adrh                                                                                                                                                                                                                                                                       ;              ;
;       |reg_2:reg_adrl|                                                                               ; 9 (9)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_2:reg_adrl                                                                                                                                                                                                                                                                       ;              ;
;       |reg_2s:reg_sph|                                                                               ; 11 (11)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_2s:reg_sph                                                                                                                                                                                                                                                                       ;              ;
;       |reg_2s:reg_spl|                                                                               ; 9 (9)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_2s:reg_spl                                                                                                                                                                                                                                                                       ;              ;
;       |reg_a:reg_a|                                                                                  ; 18 (18)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_a:reg_a                                                                                                                                                                                                                                                                          ;              ;
;       |reg_dual2:reg_b|                                                                              ; 18 (18)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 8 (8)      ; |pc8001|fz80:Z80|reg_dual2:reg_b                                                                                                                                                                                                                                                                      ;              ;
;       |reg_dual2:reg_c|                                                                              ; 18 (18)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 8 (8)      ; |pc8001|fz80:Z80|reg_dual2:reg_c                                                                                                                                                                                                                                                                      ;              ;
;       |reg_dual2:reg_d|                                                                              ; 18 (18)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 8 (8)      ; |pc8001|fz80:Z80|reg_dual2:reg_d                                                                                                                                                                                                                                                                      ;              ;
;       |reg_dual2:reg_e|                                                                              ; 18 (18)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 8 (8)      ; |pc8001|fz80:Z80|reg_dual2:reg_e                                                                                                                                                                                                                                                                      ;              ;
;       |reg_f:reg_f|                                                                                  ; 32 (32)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 12 (12)          ; 0 (0)           ; 5 (5)      ; |pc8001|fz80:Z80|reg_f:reg_f                                                                                                                                                                                                                                                                          ;              ;
;       |reg_pch:reg_pch|                                                                              ; 27 (27)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_pch:reg_pch                                                                                                                                                                                                                                                                      ;              ;
;       |reg_pcl:reg_pcl|                                                                              ; 33 (33)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_pcl:reg_pcl                                                                                                                                                                                                                                                                      ;              ;
;       |reg_quad3:reg_h|                                                                              ; 53 (53)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 12 (12)    ; |pc8001|fz80:Z80|reg_quad3:reg_h                                                                                                                                                                                                                                                                      ;              ;
;       |reg_quad3:reg_l|                                                                              ; 57 (57)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 12 (12)    ; |pc8001|fz80:Z80|reg_quad3:reg_l                                                                                                                                                                                                                                                                      ;              ;
;       |reg_r:reg_r|                                                                                  ; 19 (19)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_r:reg_r                                                                                                                                                                                                                                                                          ;              ;
;       |reg_simple:reg_data|                                                                          ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_simple:reg_data                                                                                                                                                                                                                                                                  ;              ;
;       |reg_simplec:reg_i|                                                                            ; 9 (9)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|fz80:Z80|reg_simplec:reg_i                                                                                                                                                                                                                                                                    ;              ;
;       |seq:seq|                                                                                      ; 117 (117)   ; 19           ; 0           ; 0    ; 0    ; 0            ; 98 (98)      ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 1 (1)      ; |pc8001|fz80:Z80|seq:seq                                                                                                                                                                                                                                                                              ;              ;
;    |pll0:system_clk|                                                                                 ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|pll0:system_clk                                                                                                                                                                                                                                                                               ;              ;
;       |altpll:altpll_component|                                                                      ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|pll0:system_clk|altpll:altpll_component                                                                                                                                                                                                                                                       ;              ;
;    |rtc:rtc|                                                                                         ; 168 (97)    ; 95           ; 0           ; 0    ; 0    ; 0            ; 73 (32)      ; 4 (4)             ; 91 (61)          ; 23 (23)         ; 10 (10)    ; |pc8001|rtc:rtc                                                                                                                                                                                                                                                                                       ;              ;
;       |count101:c_day0|                                                                              ; 10 (10)     ; 4            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count101:c_day0                                                                                                                                                                                                                                                                       ;              ;
;       |count10:c_minute0|                                                                            ; 10 (10)     ; 4            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count10:c_minute0                                                                                                                                                                                                                                                                     ;              ;
;       |count10:c_second0|                                                                            ; 10 (10)     ; 4            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count10:c_second0                                                                                                                                                                                                                                                                     ;              ;
;       |count10c:c_hour0|                                                                             ; 9 (9)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count10c:c_hour0                                                                                                                                                                                                                                                                      ;              ;
;       |count121:c_month|                                                                             ; 13 (13)     ; 4            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count121:c_month                                                                                                                                                                                                                                                                      ;              ;
;       |count3c:c_hour1|                                                                              ; 4 (4)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count3c:c_hour1                                                                                                                                                                                                                                                                       ;              ;
;       |count4c:c_day1|                                                                               ; 4 (4)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count4c:c_day1                                                                                                                                                                                                                                                                        ;              ;
;       |count6:c_minute1|                                                                             ; 5 (5)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count6:c_minute1                                                                                                                                                                                                                                                                      ;              ;
;       |count6:c_second1|                                                                             ; 6 (6)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |pc8001|rtc:rtc|count6:c_second1                                                                                                                                                                                                                                                                      ;              ;
;    |sld_hub:auto_hub|                                                                                ; 113 (72)    ; 73           ; 0           ; 0    ; 0    ; 0            ; 40 (27)      ; 8 (8)             ; 65 (37)          ; 5 (0)           ; 2 (2)      ; |pc8001|sld_hub:auto_hub                                                                                                                                                                                                                                                                              ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 21 (21)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; 5 (5)           ; 0 (0)      ; |pc8001|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                      ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |pc8001|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                    ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 1173 (1)    ; 1063         ; 67584       ; 17   ; 0    ; 0            ; 110 (1)      ; 703 (0)           ; 360 (0)          ; 57 (0)          ; 71 (0)     ; |pc8001|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 1172 (439)  ; 1063         ; 67584       ; 17   ; 0    ; 0            ; 109 (11)     ; 703 (420)         ; 360 (8)          ; 57 (0)          ; 71 (2)     ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 65 (64)     ; 64           ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 43 (43)           ; 21 (21)          ; 0 (0)           ; 1 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;             |lpm_decode:wdecoder|                                                                    ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                |decode_9jf:auto_generated|                                                           ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_9jf:auto_generated                                                                                                             ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0            ; 67584       ; 17   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;             |altsyncram_fl14:auto_generated|                                                         ; 0 (0)       ; 0            ; 67584       ; 17   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_fl14:auto_generated                                                                                                                                           ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 10 (10)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 109 (109)   ; 59           ; 0           ; 0    ; 0    ; 0            ; 50 (50)      ; 20 (20)           ; 39 (39)          ; 31 (31)         ; 2 (2)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;          |sld_ela_control:ela_control|                                                               ; 368 (1)     ; 346          ; 0           ; 0    ; 0    ; 0            ; 22 (0)       ; 211 (0)           ; 135 (1)          ; 0 (0)           ; 66 (0)     ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 330 (0)     ; 330          ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 198 (0)           ; 132 (0)          ; 0 (0)           ; 66 (0)     ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 198 (198)   ; 198          ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 132 (132)         ; 66 (66)          ; 0 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 132 (0)     ; 132          ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 66 (0)            ; 66 (0)           ; 0 (0)           ; 66 (0)     ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 33 (23)     ; 11           ; 0           ; 0    ; 0    ; 0            ; 22 (22)      ; 9 (0)             ; 2 (1)            ; 0 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 146 (12)    ; 131          ; 0           ; 0    ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 131 (0)          ; 26 (0)          ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 8 (0)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 7 (0)            ; 8 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                |cntr_l4i:auto_generated|                                                             ; 8 (8)       ; 7            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 8 (8)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_l4i:auto_generated                                                       ;              ;
;             |lpm_counter:read_pointer_counter|                                                       ; 10 (0)      ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                |cntr_4ti:auto_generated|                                                             ; 10 (10)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4ti:auto_generated                                                                                ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 6 (0)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; 6 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                |cntr_84i:auto_generated|                                                             ; 6 (6)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 6 (6)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_84i:auto_generated                                                                      ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 2 (0)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 2 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                |cntr_umi:auto_generated|                                                             ; 2 (2)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 2 (2)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_umi:auto_generated                                                                         ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 21 (21)     ; 21           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 66 (66)     ; 66           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 66 (66)          ; 0 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 21 (21)     ; 21           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 18 (18)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |pc8001|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
;    |ukp:ukp|                                                                                         ; 253 (138)   ; 92           ; 4352        ; 2    ; 0    ; 0            ; 161 (70)     ; 8 (5)             ; 84 (63)          ; 49 (38)         ; 15 (10)    ; |pc8001|ukp:ukp                                                                                                                                                                                                                                                                                       ;              ;
;       |ARAMB4_S4_S8:keyboard|                                                                        ; 0 (0)       ; 0            ; 256         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|ukp:ukp|ARAMB4_S4_S8:keyboard                                                                                                                                                                                                                                                                 ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)       ; 0            ; 256         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|ukp:ukp|ARAMB4_S4_S8:keyboard|altsyncram:altsyncram_component                                                                                                                                                                                                                                 ;              ;
;             |altsyncram_4k52:auto_generated|                                                         ; 0 (0)       ; 0            ; 256         ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|ukp:ukp|ARAMB4_S4_S8:keyboard|altsyncram:altsyncram_component|altsyncram_4k52:auto_generated                                                                                                                                                                                                  ;              ;
;       |clockgen:clockgen|                                                                            ; 29 (29)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 13 (13)      ; 3 (3)             ; 13 (13)          ; 11 (11)         ; 2 (2)      ; |pc8001|ukp:ukp|clockgen:clockgen                                                                                                                                                                                                                                                                     ;              ;
;       |keymap:keymap|                                                                                ; 86 (86)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 3 (3)      ; |pc8001|ukp:ukp|keymap:keymap                                                                                                                                                                                                                                                                         ;              ;
;       |ukprom:ukprom|                                                                                ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|ukp:ukp|ukprom:ukprom                                                                                                                                                                                                                                                                         ;              ;
;          |altsyncram:WideOr7_rtl_0|                                                                  ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0                                                                                                                                                                                                                                                ;              ;
;             |altsyncram_qku:auto_generated|                                                          ; 0 (0)       ; 0            ; 4096        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |pc8001|ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_qku:auto_generated                                                                                                                                                                                                                  ;              ;
+------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; vtune     ; Output   ; --            ; --            ; --                    ; --  ;
; IO_USB_DP ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; IO_USB_DM ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; IO_D[0]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; IO_D[1]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; IO_D[2]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; IO_D[3]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; IO_D[4]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; IO_D[5]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; IO_D[6]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; IO_D[7]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; I_CLK_EXT ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; clk_out   ; Output   ; --            ; --            ; --                    ; --  ;
; ind       ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; O_A[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; O_nRD     ; Output   ; --            ; --            ; --                    ; --  ;
; O_nWR     ; Output   ; --            ; --            ; --                    ; --  ;
; O_nCS1    ; Output   ; --            ; --            ; --                    ; --  ;
; O_nCS2    ; Output   ; --            ; --            ; --                    ; --  ;
; y_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; y_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; y_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; y_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; c_out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; c_out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; c_out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; c_out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; beep_out  ; Output   ; --            ; --            ; --                    ; --  ;
; motor     ; Output   ; --            ; --            ; --                    ; --  ;
; debug[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; I_SW_0    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; I_SW_1    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; I_CLK_21M ; Input    ; --            ; --            ; --                    ; --  ;
; I_nRESET  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; IO_USB_DP                                                                                                        ;                   ;         ;
;      - ukp:ukp|comb~8                                                                                            ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[9]                ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[9]                   ; 1                 ; ON      ;
; IO_USB_DM                                                                                                        ;                   ;         ;
;      - ukp:ukp|nak                                                                                               ; 0                 ; ON      ;
;      - ukp:ukp|data[7]                                                                                           ; 0                 ; ON      ;
;      - ukp:ukp|comb~5                                                                                            ; 0                 ; ON      ;
;      - ukp:ukp|comb~8                                                                                            ; 0                 ; ON      ;
;      - ukp:ukp|dm1                                                                                               ; 0                 ; ON      ;
;      - ukp:ukp|Mux0~0                                                                                            ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[8]                ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[8]                   ; 0                 ; ON      ;
; IO_D[0]                                                                                                          ;                   ;         ;
;      - cpu_data_in[0]~4                                                                                          ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[0]                ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[0]                   ; 1                 ; ON      ;
;      - crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|ram_block1a2 ; 1                 ; ON      ;
; IO_D[1]                                                                                                          ;                   ;         ;
;      - cpu_data_in[1]~0                                                                                          ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[1]                ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[1]                   ; 1                 ; ON      ;
;      - crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|ram_block1a2 ; 1                 ; ON      ;
; IO_D[2]                                                                                                          ;                   ;         ;
;      - crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|ram_block1a2 ; 1                 ; ON      ;
;      - cpu_data_in[2]~5                                                                                          ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[2]                ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[2]                   ; 1                 ; ON      ;
; IO_D[3]                                                                                                          ;                   ;         ;
;      - cpu_data_in[3]~7                                                                                          ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[3]                ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[3]                   ; 0                 ; ON      ;
;      - crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|ram_block1a2 ; 0                 ; ON      ;
; IO_D[4]                                                                                                          ;                   ;         ;
;      - cpu_data_in[4]~6                                                                                          ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[4]                ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[4]                   ; 0                 ; ON      ;
;      - crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|ram_block1a2 ; 0                 ; ON      ;
; IO_D[5]                                                                                                          ;                   ;         ;
;      - cpu_data_in[5]~1                                                                                          ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[5]                ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[5]                   ; 0                 ; ON      ;
;      - crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|ram_block1a2 ; 0                 ; ON      ;
; IO_D[6]                                                                                                          ;                   ;         ;
;      - cpu_data_in[6]~3                                                                                          ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[6]                ; 0                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[6]                   ; 0                 ; ON      ;
;      - crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|ram_block1a2 ; 0                 ; ON      ;
; IO_D[7]                                                                                                          ;                   ;         ;
;      - cpu_data_in[7]~2                                                                                          ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[7]                ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[7]                   ; 1                 ; ON      ;
;      - crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|ram_block1a2 ; 1                 ; ON      ;
; I_CLK_EXT                                                                                                        ;                   ;         ;
; I_SW_0                                                                                                           ;                   ;         ;
; I_SW_1                                                                                                           ;                   ;         ;
; I_CLK_21M                                                                                                        ;                   ;         ;
; I_nRESET                                                                                                         ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+---------------------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                                                                    ; Location       ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+---------------------------------------+--------+----------------------+------------------+
; IO_D~16                                                                                                                                                                                                                                                 ; LC_X28_Y11_N6  ; 8       ; Output enable                         ; no     ; --                   ; --               ;
; I_CLK_21M                                                                                                                                                                                                                                               ; PIN_28         ; 679     ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                            ; JTAG_X1_Y13_N1 ; 492     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                            ; JTAG_X1_Y13_N1 ; 23      ; Sync. clear                           ; no     ; --                   ; --               ;
; always5~0                                                                                                                                                                                                                                               ; LC_X26_Y20_N1  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; always8~0                                                                                                                                                                                                                                               ; LC_X26_Y20_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; cin[3]~1                                                                                                                                                                                                                                                ; LC_X23_Y20_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; comb~0                                                                                                                                                                                                                                                  ; LC_X23_Y20_N9  ; 2       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|Equal11~0                                                                                                                                                                                                                                     ; LC_X17_Y17_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|Equal12~1                                                                                                                                                                                                                                     ; LC_X17_Y18_N9  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|Equal15~2                                                                                                                                                                                                                                     ; LC_X16_Y14_N4  ; 33      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; crtc:crtc|Equal16~0                                                                                                                                                                                                                                     ; LC_X15_Y19_N6  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ;
; crtc:crtc|always5~0                                                                                                                                                                                                                                     ; LC_X16_Y14_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|atr0[4]~0                                                                                                                                                                                                                                     ; LC_X16_Y20_N6  ; 7       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|atr[1]~7                                                                                                                                                                                                                                      ; LC_X16_Y19_N5  ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|atr[6]~12                                                                                                                                                                                                                                     ; LC_X16_Y19_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|chcnt[2]~10                                                                                                                                                                                                                                   ; LC_X15_Y17_N9  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|chrline[2]~5                                                                                                                                                                                                                                  ; LC_X18_Y16_N1  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|dma_dst_adr[2]~14                                                                                                                                                                                                                             ; LC_X18_Y19_N9  ; 7       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|dma_src_adr[7]~25                                                                                                                                                                                                                             ; LC_X14_Y19_N3  ; 12      ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|lpc[3]~0                                                                                                                                                                                                                                      ; LC_X18_Y18_N3  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|state.11                                                                                                                                                                                                                                      ; LC_X14_Y19_N3  ; 24      ; Sync. clear, Sync. load, Write enable ; no     ; --                   ; --               ;
; crtc:crtc|vcnt[4]~15                                                                                                                                                                                                                                    ; LC_X15_Y17_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|xcurs[6]~1                                                                                                                                                                                                                                    ; LC_X18_Y18_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ;
; crtc:crtc|ycurs[4]~2                                                                                                                                                                                                                                    ; LC_X16_Y21_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|load_adrl                                                                                                                                                                                                                                      ; LC_X26_Y15_N8  ; 9       ; Sync. load                            ; no     ; --                   ; --               ;
; fz80:Z80|load_data~2                                                                                                                                                                                                                                    ; LC_X24_Y18_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|load_h~3                                                                                                                                                                                                                                       ; LC_X24_Y10_N6  ; 28      ; Sync. load                            ; no     ; --                   ; --               ;
; fz80:Z80|load_l~3                                                                                                                                                                                                                                       ; LC_X24_Y9_N9   ; 28      ; Sync. load                            ; no     ; --                   ; --               ;
; fz80:Z80|load_r~0                                                                                                                                                                                                                                       ; LC_X25_Y16_N2  ; 8       ; Sync. load                            ; no     ; --                   ; --               ;
; fz80:Z80|reg_2:reg_adrh|q[4]~1                                                                                                                                                                                                                          ; LC_X26_Y15_N5  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_2:reg_adrl|q[1]~0                                                                                                                                                                                                                          ; LC_X26_Y15_N9  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_2s:reg_sph|q[0]~3                                                                                                                                                                                                                          ; LC_X26_Y13_N9  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_2s:reg_spl|q[7]~1                                                                                                                                                                                                                          ; LC_X26_Y13_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_a:reg_a|q0[6]~10                                                                                                                                                                                                                           ; LC_X23_Y9_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_a:reg_a|q1[5]~0                                                                                                                                                                                                                            ; LC_X23_Y9_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_b|q0[1]~1                                                                                                                                                                                                                        ; LC_X35_Y14_N1  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_b|q1[6]~0                                                                                                                                                                                                                        ; LC_X35_Y14_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_c|q0[7]~1                                                                                                                                                                                                                        ; LC_X27_Y13_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_c|q1[1]~0                                                                                                                                                                                                                        ; LC_X27_Y13_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_d|q0[2]~1                                                                                                                                                                                                                        ; LC_X37_Y14_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_d|q1[7]~0                                                                                                                                                                                                                        ; LC_X37_Y14_N7  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_e|q0[6]~1                                                                                                                                                                                                                        ; LC_X29_Y13_N1  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_dual2:reg_e|q1[2]~0                                                                                                                                                                                                                        ; LC_X29_Y13_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_f:reg_f|q0[2]~6                                                                                                                                                                                                                            ; LC_X22_Y15_N6  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_f:reg_f|q1[1]~0                                                                                                                                                                                                                            ; LC_X22_Y15_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_h|q0[6]~1                                                                                                                                                                                                                        ; LC_X37_Y15_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_h|q1[1]~0                                                                                                                                                                                                                        ; LC_X37_Y15_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_h|qx[0]~2                                                                                                                                                                                                                        ; LC_X37_Y16_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_h|qy[4]~0                                                                                                                                                                                                                        ; LC_X37_Y16_N5  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_l|q0[3]~2                                                                                                                                                                                                                        ; LC_X37_Y15_N5  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_l|q1[1]~0                                                                                                                                                                                                                        ; LC_X37_Y15_N9  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_l|qx[1]~2                                                                                                                                                                                                                        ; LC_X28_Y16_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_quad3:reg_l|qy[0]~0                                                                                                                                                                                                                        ; LC_X29_Y15_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|reg_simplec:reg_i|q[3]~1                                                                                                                                                                                                                       ; LC_X32_Y15_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|seq:seq|ied~0                                                                                                                                                                                                                                  ; LC_X26_Y21_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|seq:seq|ifd~4                                                                                                                                                                                                                                  ; LC_X27_Y21_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|seq:seq|s_if                                                                                                                                                                                                                                   ; LC_X25_Y16_N8  ; 26      ; Clock enable                          ; no     ; --                   ; --               ;
; fz80:Z80|seq:seq|start                                                                                                                                                                                                                                  ; LC_X26_Y13_N5  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ;
; pll0:system_clk|altpll:altpll_component|_clk0                                                                                                                                                                                                           ; PLL_1          ; 1       ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ;
; pll0:system_clk|altpll:altpll_component|_clk1                                                                                                                                                                                                           ; PLL_1          ; 10      ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ;
; r_clk                                                                                                                                                                                                                                                   ; LC_X46_Y16_N9  ; 532     ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ;
; r_clk_12m[0]                                                                                                                                                                                                                                            ; LC_X7_Y16_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; r_clk_12m[1]                                                                                                                                                                                                                                            ; LC_X7_Y16_N4   ; 79      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ;
; rtc:rtc|count101:c_day0|q[2]~1                                                                                                                                                                                                                          ; LC_X11_Y13_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; rtc:rtc|count10:c_minute0|q[0]~1                                                                                                                                                                                                                        ; LC_X11_Y11_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; rtc:rtc|count10:c_minute0|q~5                                                                                                                                                                                                                           ; LC_X11_Y15_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; rtc:rtc|count10:c_second0|q[1]~1                                                                                                                                                                                                                        ; LC_X11_Y11_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; rtc:rtc|count10:c_second0|q~5                                                                                                                                                                                                                           ; LC_X11_Y11_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; rtc:rtc|count10c:c_hour0|q[0]~0                                                                                                                                                                                                                         ; LC_X11_Y14_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; rtc:rtc|count121:c_month|q[0]~12                                                                                                                                                                                                                        ; LC_X10_Y14_N9  ; 1       ; Sync. load                            ; no     ; --                   ; --               ;
; rtc:rtc|sr[2]~1                                                                                                                                                                                                                                         ; LC_X18_Y17_N3  ; 40      ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                ; LC_X41_Y20_N7  ; 30      ; Async. clear                          ; yes    ; Global Clock         ; GCLK6            ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                        ; LC_X41_Y21_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                          ; LC_X42_Y21_N8  ; 23      ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                                                          ; LC_X42_Y21_N4  ; 28      ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:auto_hub|irsr_reg[0]~2                                                                                                                                                                                                                          ; LC_X41_Y22_N8  ; 7       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                 ; LC_X40_Y20_N1  ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                  ; LC_X39_Y20_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~10                                                                                                                                                                                             ; LC_X39_Y21_N4  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~11                                                                                                                                                                                             ; LC_X39_Y21_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                     ; LC_X42_Y19_N3  ; 15      ; Async. clear                          ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                    ; LC_X41_Y20_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                     ; LC_X40_Y20_N2  ; 29      ; Sync. load                            ; no     ; --                   ; --               ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                     ; LC_X40_Y21_N1  ; 12      ; Async. clear                          ; no     ; --                   ; --               ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                              ; LC_X41_Y20_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                    ; LC_X42_Y20_N6  ; 26      ; Async. clear, Clock enable            ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_9jf:auto_generated|eq_node[0]~1                                                          ; LC_X27_Y22_N7  ; 21      ; Clock enable                          ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_9jf:auto_generated|eq_node[1]~0                                                          ; LC_X27_Y22_N4  ; 21      ; Clock enable                          ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                        ; LC_X28_Y22_N2  ; 20      ; Clock enable, Write enable            ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                       ; LC_X25_Y23_N4  ; 27      ; Clock enable                          ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                          ; LC_X41_Y21_N5  ; 394     ; Async. clear                          ; yes    ; Global Clock         ; GCLK5            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                     ; LC_X25_Y23_N5  ; 22      ; Clock enable                          ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                      ; LC_X25_Y23_N8  ; 10      ; Clock enable                          ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                          ; LC_X37_Y20_N2  ; 1       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                ; LC_X37_Y20_N4  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_l4i:auto_generated|modulus_trigger ; LC_X38_Y20_N7  ; 7       ; Sync. load                            ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_84i:auto_generated|modulus_trigger                ; LC_X36_Y20_N6  ; 5       ; Sync. load                            ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_umi:auto_generated|modulus_trigger                   ; LC_X37_Y20_N1  ; 1       ; Sync. load                            ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                 ; LC_X36_Y20_N7  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                      ; LC_X37_Y20_N5  ; 10      ; Clock enable                          ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                             ; LC_X37_Y20_N8  ; 1       ; Sync. clear                           ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                          ; LC_X36_Y20_N8  ; 26      ; Sync. clear                           ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~10                                                                                                                                                ; LC_X37_Y22_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~9                                                                                                                                            ; LC_X37_Y21_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                              ; LC_X40_Y22_N0  ; 18      ; Clock enable                          ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                  ; LC_X40_Y20_N4  ; 222     ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|bitadr[2]~12                                                                                                                                                                                                                                    ; LC_X30_Y10_N1  ; 6       ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|branch                                                                                                                                                                                                                                          ; LC_X30_Y11_N2  ; 10      ; Sync. load                            ; no     ; --                   ; --               ;
; ukp:ukp|clockgen:clockgen|carry_a                                                                                                                                                                                                                       ; LC_X15_Y26_N7  ; 1       ; Clock                                 ; no     ; --                   ; --               ;
; ukp:ukp|clockgen:clockgen|carry_b                                                                                                                                                                                                                       ; LC_X6_Y26_N8   ; 1       ; Clock                                 ; no     ; --                   ; --               ;
; ukp:ukp|clockgen:clockgen|ph_sync                                                                                                                                                                                                                       ; LC_X6_Y26_N4   ; 2       ; Async. clear                          ; no     ; --                   ; --               ;
; ukp:ukp|clockgen:clockgen|vtune~0                                                                                                                                                                                                                       ; LC_X6_Y26_N5   ; 1       ; Output enable                         ; no     ; --                   ; --               ;
; ukp:ukp|comb~3                                                                                                                                                                                                                                          ; LC_X29_Y9_N8   ; 1       ; Write enable                          ; no     ; --                   ; --               ;
; ukp:ukp|comb~4                                                                                                                                                                                                                                          ; LC_X29_Y9_N0   ; 1       ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|g                                                                                                                                                                                                                                               ; LC_X30_Y10_N4  ; 2       ; Output enable                         ; no     ; --                   ; --               ;
; ukp:ukp|inst_ready~0                                                                                                                                                                                                                                    ; LC_X31_Y11_N4  ; 11      ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|p~1                                                                                                                                                                                                                                             ; LC_X29_Y10_N1  ; 3       ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|sample~1                                                                                                                                                                                                                                        ; LC_X30_Y10_N0  ; 17      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ;
; ukp:ukp|state~14                                                                                                                                                                                                                                        ; LC_X31_Y10_N9  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|w[0]~2                                                                                                                                                                                                                                          ; LC_X31_Y10_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; ukp:ukp|w[4]~5                                                                                                                                                                                                                                          ; LC_X31_Y10_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+---------------------------------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                         ;
+--------------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; Name                                                                           ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------+----------------+---------+----------------------+------------------+
; I_CLK_21M                                                                      ; PIN_28         ; 679     ; Global Clock         ; GCLK0            ;
; altera_internal_jtag~TCKUTAP                                                   ; JTAG_X1_Y13_N1 ; 492     ; Global Clock         ; GCLK2            ;
; pll0:system_clk|altpll:altpll_component|_clk0                                  ; PLL_1          ; 1       ; Global Clock         ; GCLK4            ;
; pll0:system_clk|altpll:altpll_component|_clk1                                  ; PLL_1          ; 10      ; Global Clock         ; GCLK3            ;
; r_clk                                                                          ; LC_X46_Y16_N9  ; 532     ; Global Clock         ; GCLK7            ;
; r_clk_12m[1]                                                                   ; LC_X7_Y16_N4   ; 79      ; Global Clock         ; GCLK1            ;
; sld_hub:auto_hub|clr_reg                                                       ; LC_X41_Y20_N7  ; 30      ; Global Clock         ; GCLK6            ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all ; LC_X41_Y21_N5  ; 394     ; Global Clock         ; GCLK5            ;
+--------------------------------------------------------------------------------+----------------+---------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                        ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                      ; 222     ;
; fz80:Z80|i[3]~7                                                                                                                                                                                                                                             ; 70      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                        ; 66      ;
; reset                                                                                                                                                                                                                                                       ; 51      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                         ; 46      ;
; fz80:Z80|sel_exx                                                                                                                                                                                                                                            ; 46      ;
; fz80:Z80|i[0]~4                                                                                                                                                                                                                                             ; 44      ;
; cclk                                                                                                                                                                                                                                                        ; 42      ;
; ~GND                                                                                                                                                                                                                                                        ; 40      ;
; rtc:rtc|sr[2]~1                                                                                                                                                                                                                                             ; 40      ;
; rtc:rtc|cclk1                                                                                                                                                                                                                                               ; 40      ;
; ukp:ukp|data[0]                                                                                                                                                                                                                                             ; 40      ;
; ukp:ukp|data[1]                                                                                                                                                                                                                                             ; 39      ;
; rtc:rtc|load                                                                                                                                                                                                                                                ; 38      ;
; ukp:ukp|data[4]                                                                                                                                                                                                                                             ; 38      ;
; fz80:Z80|seq:seq|state[3]                                                                                                                                                                                                                                   ; 38      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                            ; 37      ;
; ukp:ukp|data[5]                                                                                                                                                                                                                                             ; 37      ;
; fz80:Z80|seq:seq|busack                                                                                                                                                                                                                                     ; 37      ;
; fz80:Z80|selal[1]~0                                                                                                                                                                                                                                         ; 37      ;
; ukp:ukp|data[2]                                                                                                                                                                                                                                             ; 36      ;
; fz80:Z80|seq:seq|state[0]                                                                                                                                                                                                                                   ; 36      ;
; fz80:Z80|i[2]~5                                                                                                                                                                                                                                             ; 34      ;
; fz80:Z80|i[5]~1                                                                                                                                                                                                                                             ; 34      ;
; fz80:Z80|i[1]~0                                                                                                                                                                                                                                             ; 34      ;
; crtc:crtc|Equal15~2                                                                                                                                                                                                                                         ; 33      ;
; fz80:Z80|sel2[0]~7                                                                                                                                                                                                                                          ; 33      ;
; fz80:Z80|sel2[2]~4                                                                                                                                                                                                                                          ; 33      ;
; fz80:Z80|i[4]~6                                                                                                                                                                                                                                             ; 33      ;
; fz80:Z80|seq:seq|state[2]                                                                                                                                                                                                                                   ; 33      ;
; fz80:Z80|comb~24                                                                                                                                                                                                                                            ; 32      ;
; ukp:ukp|data[3]                                                                                                                                                                                                                                             ; 31      ;
; fz80:Z80|seq:seq|Equal1~0                                                                                                                                                                                                                                   ; 30      ;
; fz80:Z80|seq:seq|state[1]                                                                                                                                                                                                                                   ; 30      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                         ; 29      ;
; fz80:Z80|hv2~0                                                                                                                                                                                                                                              ; 29      ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                                                              ; 28      ;
; fz80:Z80|load_h~3                                                                                                                                                                                                                                           ; 28      ;
; fz80:Z80|load_l~3                                                                                                                                                                                                                                           ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                           ; 27      ;
; fz80:Z80|sel3[0]~0                                                                                                                                                                                                                                          ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                              ; 26      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                        ; 26      ;
; fz80:Z80|loada_hl~2                                                                                                                                                                                                                                         ; 26      ;
; fz80:Z80|seq:seq|s_if                                                                                                                                                                                                                                       ; 26      ;
; fz80:Z80|loadal                                                                                                                                                                                                                                             ; 25      ;
; fz80:Z80|sel2[1]~1                                                                                                                                                                                                                                          ; 24      ;
; reset1                                                                                                                                                                                                                                                      ; 24      ;
; crtc:crtc|state.11                                                                                                                                                                                                                                          ; 24      ;
; fz80:Z80|selah[1]~3                                                                                                                                                                                                                                         ; 24      ;
; fz80:Z80|selah[0]~1                                                                                                                                                                                                                                         ; 24      ;
; fz80:Z80|reg_quad3:reg_l|q~2                                                                                                                                                                                                                                ; 24      ;
; fz80:Z80|reg_quad3:reg_l|q~1                                                                                                                                                                                                                                ; 24      ;
; fz80:Z80|seq:seq|Equal3~0                                                                                                                                                                                                                                   ; 24      ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                              ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                ; 23      ;
; fz80:Z80|seq:seq|sgate                                                                                                                                                                                                                                      ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                         ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal3~0                                                                                              ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                                                  ; 22      ;
; fz80:Z80|sel1l[2]~5                                                                                                                                                                                                                                         ; 22      ;
; reset2                                                                                                                                                                                                                                                      ; 22      ;
; fz80:Z80|Decoder2~3                                                                                                                                                                                                                                         ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_9jf:auto_generated|eq_node[0]~1                                                              ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_9jf:auto_generated|eq_node[1]~0                                                              ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                               ; 21      ;
; fz80:Z80|sel1l[3]~9                                                                                                                                                                                                                                         ; 21      ;
; fz80:Z80|sel_af                                                                                                                                                                                                                                             ; 20      ;
; fz80:Z80|Mux17~3                                                                                                                                                                                                                                            ; 20      ;
; fz80:Z80|selal[0]~3                                                                                                                                                                                                                                         ; 20      ;
; fz80:Z80|incdec8                                                                                                                                                                                                                                            ; 20      ;
; fz80:Z80|i[6]~3                                                                                                                                                                                                                                             ; 20      ;
; fz80:Z80|i[7]~2                                                                                                                                                                                                                                             ; 20      ;
; fz80:Z80|reg_2:reg_adrl|q[4]~COMBOUT                                                                                                                                                                                                                        ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                        ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                        ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                        ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                        ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                        ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                        ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                        ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                        ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                        ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                        ; 19      ;
; fz80:Z80|Decoder2~2                                                                                                                                                                                                                                         ; 19      ;
; fz80:Z80|Decoder2~1                                                                                                                                                                                                                                         ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                  ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4ti:auto_generated|safe_q[9]                                    ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4ti:auto_generated|safe_q[8]                                    ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4ti:auto_generated|safe_q[7]                                    ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4ti:auto_generated|safe_q[6]                                    ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4ti:auto_generated|safe_q[5]                                    ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4ti:auto_generated|safe_q[4]                                    ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4ti:auto_generated|safe_q[3]                                    ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4ti:auto_generated|safe_q[2]                                    ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4ti:auto_generated|safe_q[1]                                    ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4ti:auto_generated|safe_q[0]                                    ; 18      ;
; fz80:Z80|loada_pc~3                                                                                                                                                                                                                                         ; 18      ;
; fz80:Z80|sel1l[0]~12                                                                                                                                                                                                                                        ; 18      ;
; fz80:Z80|asu:asu|b1[7]                                                                                                                                                                                                                                      ; 18      ;
; crtc:crtc|dotcnt[0]                                                                                                                                                                                                                                         ; 18      ;
; fz80:Z80|Mux23~3                                                                                                                                                                                                                                            ; 18      ;
; fz80:Z80|comb~19                                                                                                                                                                                                                                            ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_load_on~0                                                                                                                                                                       ; 17      ;
; fz80:Z80|i_daa                                                                                                                                                                                                                                              ; 17      ;
; ukp:ukp|sample~1                                                                                                                                                                                                                                            ; 17      ;
; crtc:crtc|dotcnt[2]                                                                                                                                                                                                                                         ; 17      ;
; fz80:Z80|seq:seq|icb                                                                                                                                                                                                                                        ; 17      ;
; rtc:rtc|Equal5~6                                                                                                                                                                                                                                            ; 16      ;
; rtc:rtc|Equal5~5                                                                                                                                                                                                                                            ; 16      ;
; rtc:rtc|Equal5~4                                                                                                                                                                                                                                            ; 16      ;
; crtc:crtc|always5~0                                                                                                                                                                                                                                         ; 16      ;
; fz80:Z80|sel1l[1]~3                                                                                                                                                                                                                                         ; 16      ;
; ukp:ukp|timing[0]                                                                                                                                                                                                                                           ; 16      ;
; fz80:Z80|selal[2]~6                                                                                                                                                                                                                                         ; 16      ;
; fz80:Z80|Decoder1~13                                                                                                                                                                                                                                        ; 16      ;
; fz80:Z80|comb~16                                                                                                                                                                                                                                            ; 16      ;
; fz80:Z80|reg_2:reg_adrl|q[5]~COMBOUT                                                                                                                                                                                                                        ; 16      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                         ; 15      ;
; fz80:Z80|alu:alu|z[6]~58                                                                                                                                                                                                                                    ; 15      ;
; ukp:ukp|data[6]                                                                                                                                                                                                                                             ; 15      ;
; fz80:Z80|alu:alu|z[7]~53                                                                                                                                                                                                                                    ; 15      ;
; fz80:Z80|alu:alu|z[3]                                                                                                                                                                                                                                       ; 15      ;
; fz80:Z80|alu:alu|z[2]~24                                                                                                                                                                                                                                    ; 15      ;
; fz80:Z80|alu:alu|z[4]                                                                                                                                                                                                                                       ; 15      ;
; fz80:Z80|alu:alu|z[0]                                                                                                                                                                                                                                       ; 15      ;
; waitreq~1                                                                                                                                                                                                                                                   ; 15      ;
; fz80:Z80|seq:seq|Equal0~0                                                                                                                                                                                                                                   ; 15      ;
; fz80:Z80|Mux16~3                                                                                                                                                                                                                                            ; 15      ;
; fz80:Z80|Decoder1~8                                                                                                                                                                                                                                         ; 15      ;
; fz80:Z80|reg_2:reg_adrl|q[2]~COMBOUT                                                                                                                                                                                                                        ; 15      ;
; fz80:Z80|reg_2:reg_adrl|q[7]~COMBOUT                                                                                                                                                                                                                        ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                 ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~7                                                                                                                                    ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~3                                                                                                                                    ; 14      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                            ; 14      ;
; ukp:ukp|Equal11~1                                                                                                                                                                                                                                           ; 14      ;
; fz80:Z80|self[1]~0                                                                                                                                                                                                                                          ; 14      ;
; fz80:Z80|sub                                                                                                                                                                                                                                                ; 14      ;
; fz80:Z80|seq:seq|s_mr1                                                                                                                                                                                                                                      ; 14      ;
; crtc:crtc|dotcnt[7]                                                                                                                                                                                                                                         ; 14      ;
; fz80:Z80|i_ldade~0                                                                                                                                                                                                                                          ; 14      ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_qku:auto_generated|ram_block1a3                                                                                                                                                                   ; 14      ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_qku:auto_generated|ram_block1a0                                                                                                                                                                   ; 14      ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_qku:auto_generated|ram_block1a1                                                                                                                                                                   ; 14      ;
; fz80:Z80|reg_2:reg_adrl|q[1]~COMBOUT                                                                                                                                                                                                                        ; 14      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                         ; 13      ;
; fz80:Z80|self[0]                                                                                                                                                                                                                                            ; 13      ;
; fz80:Z80|rs                                                                                                                                                                                                                                                 ; 13      ;
; fz80:Z80|i_djnz~0                                                                                                                                                                                                                                           ; 13      ;
; ukp:ukp|inst_ready                                                                                                                                                                                                                                          ; 13      ;
; fz80:Z80|seq:seq|Equal3~5                                                                                                                                                                                                                                   ; 13      ;
; fz80:Z80|Decoder1~12                                                                                                                                                                                                                                        ; 13      ;
; fz80:Z80|Decoder1~9                                                                                                                                                                                                                                         ; 13      ;
; fz80:Z80|Decoder2~0                                                                                                                                                                                                                                         ; 13      ;
; fz80:Z80|reg_2:reg_adrl|q[3]~COMBOUT                                                                                                                                                                                                                        ; 13      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                        ; 12      ;
; fz80:Z80|dec_pc                                                                                                                                                                                                                                             ; 12      ;
; fz80:Z80|alu:alu|z[1]~54                                                                                                                                                                                                                                    ; 12      ;
; fz80:Z80|Mux27~0                                                                                                                                                                                                                                            ; 12      ;
; fz80:Z80|sel1h[1]~0                                                                                                                                                                                                                                         ; 12      ;
; crtc:crtc|dma_src_adr[7]~25                                                                                                                                                                                                                                 ; 12      ;
; crtc:crtc|burst~1                                                                                                                                                                                                                                           ; 12      ;
; fz80:Z80|Decoder1~11                                                                                                                                                                                                                                        ; 12      ;
; ukp:ukp|record1                                                                                                                                                                                                                                             ; 12      ;
; fz80:Z80|reg_2:reg_adrl|q[0]~COMBOUT                                                                                                                                                                                                                        ; 12      ;
; fz80:Z80|reg_2:reg_adrl|q[6]~COMBOUT                                                                                                                                                                                                                        ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                    ; 11      ;
; ukp:ukp|inst_ready~0                                                                                                                                                                                                                                        ; 11      ;
; crtc:crtc|chcnt[1]                                                                                                                                                                                                                                          ; 11      ;
; fz80:Z80|ec~5                                                                                                                                                                                                                                               ; 11      ;
; fz80:Z80|s_xor                                                                                                                                                                                                                                              ; 11      ;
; fz80:Z80|sel_rrd                                                                                                                                                                                                                                            ; 11      ;
; fz80:Z80|mw1~0                                                                                                                                                                                                                                              ; 11      ;
; fz80:Z80|Decoder1~14                                                                                                                                                                                                                                        ; 11      ;
; fz80:Z80|Mux18~3                                                                                                                                                                                                                                            ; 11      ;
; fz80:Z80|Decoder2~5                                                                                                                                                                                                                                         ; 11      ;
; fz80:Z80|i_exsphl                                                                                                                                                                                                                                           ; 11      ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_qku:auto_generated|ram_block1a2                                                                                                                                                                   ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                          ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                          ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                         ; 10      ;
; fz80:Z80|comb~59                                                                                                                                                                                                                                            ; 10      ;
; ukp:ukp|branch                                                                                                                                                                                                                                              ; 10      ;
; fz80:Z80|load_f                                                                                                                                                                                                                                             ; 10      ;
; crtc:crtc|Equal16~0                                                                                                                                                                                                                                         ; 10      ;
; crtc:crtc|atr[3]                                                                                                                                                                                                                                            ; 10      ;
; crtc:crtc|chcnt[2]                                                                                                                                                                                                                                          ; 10      ;
; fz80:Z80|load_b~1                                                                                                                                                                                                                                           ; 10      ;
; fz80:Z80|load_d~1                                                                                                                                                                                                                                           ; 10      ;
; fz80:Z80|alu:alu|b1[4]~15                                                                                                                                                                                                                                   ; 10      ;
; fz80:Z80|alu:alu|b1[3]~11                                                                                                                                                                                                                                   ; 10      ;
; fz80:Z80|load_e~2                                                                                                                                                                                                                                           ; 10      ;
; fz80:Z80|load_c~1                                                                                                                                                                                                                                           ; 10      ;
; fz80:Z80|alu:alu|b1[1]~7                                                                                                                                                                                                                                    ; 10      ;
; fz80:Z80|s_and                                                                                                                                                                                                                                              ; 10      ;
; fz80:Z80|alu:alu|b1[0]~4                                                                                                                                                                                                                                    ; 10      ;
; fz80:Z80|reg_f:reg_f|q[0]~0                                                                                                                                                                                                                                 ; 10      ;
; fz80:Z80|seq:seq|start                                                                                                                                                                                                                                      ; 10      ;
; crtc:crtc|Equal15~0                                                                                                                                                                                                                                         ; 10      ;
; Equal1~0                                                                                                                                                                                                                                                    ; 10      ;
; fz80:Z80|d_f~4                                                                                                                                                                                                                                              ; 10      ;
; fz80:Z80|seq:seq|Equal3~4                                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                ; 9       ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                ; 9       ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                ; 9       ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                              ; 9       ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                ; 9       ;
; fz80:Z80|load_pcl~2                                                                                                                                                                                                                                         ; 9       ;
; rtc:rtc|cy7                                                                                                                                                                                                                                                 ; 9       ;
; crtc:crtc|chcnt[0]                                                                                                                                                                                                                                          ; 9       ;
; ukp:ukp|Equal0~4                                                                                                                                                                                                                                            ; 9       ;
; fz80:Z80|Mux7~1                                                                                                                                                                                                                                             ; 9       ;
; crtc:crtc|Equal15~1                                                                                                                                                                                                                                         ; 9       ;
; fz80:Z80|load_pch~0                                                                                                                                                                                                                                         ; 9       ;
; fz80:Z80|load_adrh                                                                                                                                                                                                                                          ; 9       ;
; fz80:Z80|load_sph                                                                                                                                                                                                                                           ; 9       ;
; fz80:Z80|asu:asu|z[14]                                                                                                                                                                                                                                      ; 9       ;
; fz80:Z80|asu:asu|z[13]~3                                                                                                                                                                                                                                    ; 9       ;
; fz80:Z80|asu:asu|z[15]                                                                                                                                                                                                                                      ; 9       ;
; fz80:Z80|asu:asu|z[12]                                                                                                                                                                                                                                      ; 9       ;
; fz80:Z80|asu:asu|z[9]                                                                                                                                                                                                                                       ; 9       ;
; fz80:Z80|asu:asu|z[8]                                                                                                                                                                                                                                       ; 9       ;
; fz80:Z80|asu:asu|z[10]                                                                                                                                                                                                                                      ; 9       ;
; fz80:Z80|asu:asu|z[11]                                                                                                                                                                                                                                      ; 9       ;
; fz80:Z80|d_f~9                                                                                                                                                                                                                                              ; 9       ;
; fz80:Z80|alu:alu|z[5]~40                                                                                                                                                                                                                                    ; 9       ;
; fz80:Z80|alu:alu|a1[4]                                                                                                                                                                                                                                      ; 9       ;
; fz80:Z80|alu:alu|a1[2]~1                                                                                                                                                                                                                                    ; 9       ;
; fz80:Z80|alu:alu|b1[2]~9                                                                                                                                                                                                                                    ; 9       ;
; fz80:Z80|res~1                                                                                                                                                                                                                                              ; 9       ;
; fz80:Z80|alu:alu|b1[0]~0                                                                                                                                                                                                                                    ; 9       ;
; fz80:Z80|asu:asu|z[3]                                                                                                                                                                                                                                       ; 9       ;
; fz80:Z80|asu:asu|z[4]                                                                                                                                                                                                                                       ; 9       ;
; fz80:Z80|asu:asu|z[2]                                                                                                                                                                                                                                       ; 9       ;
; fz80:Z80|asu:asu|z[6]                                                                                                                                                                                                                                       ; 9       ;
; fz80:Z80|asu:asu|z[7]                                                                                                                                                                                                                                       ; 9       ;
; fz80:Z80|asu:asu|z[5]                                                                                                                                                                                                                                       ; 9       ;
; fz80:Z80|load_adrl                                                                                                                                                                                                                                          ; 9       ;
; fz80:Z80|asu:asu|z[1]                                                                                                                                                                                                                                       ; 9       ;
; fz80:Z80|load_spl                                                                                                                                                                                                                                           ; 9       ;
; fz80:Z80|asu:asu|z[0]                                                                                                                                                                                                                                       ; 9       ;
; fz80:Z80|asu_i[0]                                                                                                                                                                                                                                           ; 9       ;
; crtc:crtc|dotcnt[1]                                                                                                                                                                                                                                         ; 9       ;
; fz80:Z80|i_ldblock                                                                                                                                                                                                                                          ; 9       ;
; fz80:Z80|seq:seq|Equal3~1                                                                                                                                                                                                                                   ; 9       ;
; fz80:Z80|i_inblock                                                                                                                                                                                                                                          ; 9       ;
; fz80:Z80|seq:seq|ied                                                                                                                                                                                                                                        ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                     ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                            ; 8       ;
; IO_USB_DM~0                                                                                                                                                                                                                                                 ; 8       ;
; fz80:Z80|comb~62                                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|Decoder1~15                                                                                                                                                                                                                                        ; 8       ;
; rtc:rtc|count121:c_month|q[2]                                                                                                                                                                                                                               ; 8       ;
; rtc:rtc|count121:c_month|q[0]                                                                                                                                                                                                                               ; 8       ;
; rtc:rtc|count101:c_day0|q[0]                                                                                                                                                                                                                                ; 8       ;
; crtc:crtc|Equal12~1                                                                                                                                                                                                                                         ; 8       ;
; ukp:ukp|state.S_LDI0                                                                                                                                                                                                                                        ; 8       ;
; IO_D~16                                                                                                                                                                                                                                                     ; 8       ;
; fz80:Z80|reg_a:reg_a|q1[5]~0                                                                                                                                                                                                                                ; 8       ;
; fz80:Z80|reg_a:reg_a|q0[6]~10                                                                                                                                                                                                                               ; 8       ;
; fz80:Z80|load_data~2                                                                                                                                                                                                                                        ; 8       ;
; crtc:crtc|Equal0~2                                                                                                                                                                                                                                          ; 8       ;
; ukp:ukp|state.S_LDI1                                                                                                                                                                                                                                        ; 8       ;
; crtc:crtc|chrline[2]~5                                                                                                                                                                                                                                      ; 8       ;
; crtc:crtc|chrline~3                                                                                                                                                                                                                                         ; 8       ;
; fz80:Z80|reg_simplec:reg_i|q[3]~1                                                                                                                                                                                                                           ; 8       ;
; fz80:Z80|reg_pch:reg_pch|notload                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_2:reg_adrh|q[4]~1                                                                                                                                                                                                                              ; 8       ;
; fz80:Z80|load_r~0                                                                                                                                                                                                                                           ; 8       ;
; fz80:Z80|reg_2s:reg_sph|q[0]~3                                                                                                                                                                                                                              ; 8       ;
; fz80:Z80|reg_dual2:reg_b|q0[1]~1                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_dual2:reg_b|q1[6]~0                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_quad3:reg_h|qy[4]~0                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_quad3:reg_h|q0[6]~1                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_quad3:reg_h|q1[1]~0                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_quad3:reg_h|qx[0]~2                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_dual2:reg_d|q0[2]~1                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_dual2:reg_d|q1[7]~0                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|dec_pc~0                                                                                                                                                                                                                                           ; 8       ;
; fz80:Z80|reg_pcl:reg_pcl|notload                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|alu:alu|z[5]~36                                                                                                                                                                                                                                    ; 8       ;
; fz80:Z80|alu:alu|b1[5]~18                                                                                                                                                                                                                                   ; 8       ;
; fz80:Z80|reg_quad3:reg_l|qy[0]~0                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_quad3:reg_l|q0[3]~2                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_quad3:reg_l|q1[1]~0                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_quad3:reg_l|qx[1]~2                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_dual2:reg_e|q0[6]~1                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_dual2:reg_e|q1[2]~0                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_dual2:reg_c|q0[7]~1                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_dual2:reg_c|q1[1]~0                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|s_or                                                                                                                                                                                                                                               ; 8       ;
; fz80:Z80|Equal4~0                                                                                                                                                                                                                                           ; 8       ;
; fz80:Z80|i_neg~1                                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|asu:asu|b1[4]                                                                                                                                                                                                                                      ; 8       ;
; fz80:Z80|asu:asu|a1[4]                                                                                                                                                                                                                                      ; 8       ;
; fz80:Z80|reg_2:reg_adrl|q[1]~0                                                                                                                                                                                                                              ; 8       ;
; fz80:Z80|seq:seq|iff2~0                                                                                                                                                                                                                                     ; 8       ;
; fz80:Z80|mr2                                                                                                                                                                                                                                                ; 8       ;
; fz80:Z80|Decoder2~6                                                                                                                                                                                                                                         ; 8       ;
; fz80:Z80|reg_2s:reg_spl|q[7]~1                                                                                                                                                                                                                              ; 8       ;
; fz80:Z80|Equal5~0                                                                                                                                                                                                                                           ; 8       ;
; fz80:Z80|asu_i[1]~9                                                                                                                                                                                                                                         ; 8       ;
; fz80:Z80|asu_i[1]~7                                                                                                                                                                                                                                         ; 8       ;
; fz80:Z80|asu_i[1]~5                                                                                                                                                                                                                                         ; 8       ;
; fz80:Z80|asu:asu|comb~0                                                                                                                                                                                                                                     ; 8       ;
; fz80:Z80|Mux35~0                                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|d_f~5                                                                                                                                                                                                                                              ; 8       ;
; crtc:crtc|color[2]                                                                                                                                                                                                                                          ; 8       ;
; crtc:crtc|y0~0                                                                                                                                                                                                                                              ; 8       ;
; fz80:Z80|Mux19~3                                                                                                                                                                                                                                            ; 8       ;
; fz80:Z80|reg_pcl:reg_pcl|q[2]                                                                                                                                                                                                                               ; 8       ;
; fz80:Z80|xy3                                                                                                                                                                                                                                                ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                  ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                  ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_l4i:auto_generated|modulus_trigger     ; 7       ;
; sld_hub:auto_hub|irsr_reg[0]~2                                                                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                           ; 7       ;
; rtc:rtc|count121:c_month|q[3]                                                                                                                                                                                                                               ; 7       ;
; rtc:rtc|count10:c_minute0|q[0]                                                                                                                                                                                                                              ; 7       ;
; crtc:crtc|Equal11~0                                                                                                                                                                                                                                         ; 7       ;
; crtc:crtc|atr0[4]~0                                                                                                                                                                                                                                         ; 7       ;
; rtc:rtc|count10:c_second0|q[0]                                                                                                                                                                                                                              ; 7       ;
; crtc:crtc|dma_dst_adr[2]~14                                                                                                                                                                                                                                 ; 7       ;
; fz80:Z80|Mux6~1                                                                                                                                                                                                                                             ; 7       ;
; crtc:crtc|xcurs[6]~1                                                                                                                                                                                                                                        ; 7       ;
; crtc:crtc|atr~2                                                                                                                                                                                                                                             ; 7       ;
; fz80:Z80|Mux4~1                                                                                                                                                                                                                                             ; 7       ;
; fz80:Z80|alu:alu|z[5]~55                                                                                                                                                                                                                                    ; 7       ;
; fz80:Z80|Mux38~3                                                                                                                                                                                                                                            ; 7       ;
; fz80:Z80|alu:alu|a1[5]~2                                                                                                                                                                                                                                    ; 7       ;
; fz80:Z80|alu:alu|a1[1]~0                                                                                                                                                                                                                                    ; 7       ;
; fz80:Z80|alu:alu|b1[7]~2                                                                                                                                                                                                                                    ; 7       ;
; fz80:Z80|sel1_tmp~1                                                                                                                                                                                                                                         ; 7       ;
; fz80:Z80|asu:asu|a1[1]                                                                                                                                                                                                                                      ; 7       ;
; fz80:Z80|asu:asu|b1[1]                                                                                                                                                                                                                                      ; 7       ;
; fz80:Z80|seq:seq|always0~6                                                                                                                                                                                                                                  ; 7       ;
; fz80:Z80|i_out                                                                                                                                                                                                                                              ; 7       ;
; fz80:Z80|mr1~1                                                                                                                                                                                                                                              ; 7       ;
; fz80:Z80|seq:seq|s_mr2                                                                                                                                                                                                                                      ; 7       ;
; fz80:Z80|imm1~1                                                                                                                                                                                                                                             ; 7       ;
; fz80:Z80|imm2~0                                                                                                                                                                                                                                             ; 7       ;
; fz80:Z80|i_halt~0                                                                                                                                                                                                                                           ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[1]                                                                                                                                                         ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[0]                                                                                                                                                         ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[3]                                                                                                                                                         ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[4]                                                                                                                                                         ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[5]                                                                                                                                                         ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[6]                                                                                                                                                         ; 7       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[2]                                                                                                                                                         ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                        ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                     ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|run                                                                                                                                                                                    ; 6       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                ; 6       ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                                                                                                              ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                    ; 6       ;
; fz80:Z80|sela_tmp                                                                                                                                                                                                                                           ; 6       ;
; crtc:crtc|vcnt[4]~15                                                                                                                                                                                                                                        ; 6       ;
; fz80:Z80|arith8~2                                                                                                                                                                                                                                           ; 6       ;
; rtc:rtc|cy5                                                                                                                                                                                                                                                 ; 6       ;
; rtc:rtc|count10c:c_hour0|q[1]                                                                                                                                                                                                                               ; 6       ;
; rtc:rtc|count10c:c_hour0|q[0]                                                                                                                                                                                                                               ; 6       ;
; rtc:rtc|count10c:c_hour0|q[0]~0                                                                                                                                                                                                                             ; 6       ;
; rtc:rtc|count6:c_minute1|q[0]                                                                                                                                                                                                                               ; 6       ;
; rtc:rtc|count10:c_minute0|co~0                                                                                                                                                                                                                              ; 6       ;
; rtc:rtc|count6:c_second1|q[0]                                                                                                                                                                                                                               ; 6       ;
; rtc:rtc|count10:c_second0|co~0                                                                                                                                                                                                                              ; 6       ;
; always5~0                                                                                                                                                                                                                                                   ; 6       ;
; ukp:ukp|clockgen:clockgen|cnt_b[5]                                                                                                                                                                                                                          ; 6       ;
; ukp:ukp|clockgen:clockgen|cnt_b[4]                                                                                                                                                                                                                          ; 6       ;
; fz80:Z80|Mux5~1                                                                                                                                                                                                                                             ; 6       ;
; crtc:crtc|seq[0]                                                                                                                                                                                                                                            ; 6       ;
; crtc:crtc|colormode                                                                                                                                                                                                                                         ; 6       ;
; fz80:Z80|reg_f:reg_f|q0[2]~6                                                                                                                                                                                                                                ; 6       ;
; fz80:Z80|reg_f:reg_f|q1[1]~0                                                                                                                                                                                                                                ; 6       ;
; crtc:crtc|Equal7~2                                                                                                                                                                                                                                          ; 6       ;
; ukp:ukp|bitadr[2]~12                                                                                                                                                                                                                                        ; 6       ;
; fz80:Z80|alu:alu|b1[6]~21                                                                                                                                                                                                                                   ; 6       ;
; fz80:Z80|alu:alu|a1[3]                                                                                                                                                                                                                                      ; 6       ;
; fz80:Z80|inva                                                                                                                                                                                                                                               ; 6       ;
; fz80:Z80|alu:alu|a1[0]                                                                                                                                                                                                                                      ; 6       ;
; fz80:Z80|sel1h[0]                                                                                                                                                                                                                                           ; 6       ;
; fz80:Z80|Mux27~4                                                                                                                                                                                                                                            ; 6       ;
; fz80:Z80|Mux27~3                                                                                                                                                                                                                                            ; 6       ;
; fz80:Z80|Mux27~2                                                                                                                                                                                                                                            ; 6       ;
; fz80:Z80|Mux27~1                                                                                                                                                                                                                                            ; 6       ;
; fz80:Z80|asu:asu|b1[2]                                                                                                                                                                                                                                      ; 6       ;
; fz80:Z80|asu:asu|a1[2]                                                                                                                                                                                                                                      ; 6       ;
; fz80:Z80|asu:asu|a1[3]                                                                                                                                                                                                                                      ; 6       ;
; fz80:Z80|asu:asu|b1[3]                                                                                                                                                                                                                                      ; 6       ;
; fz80:Z80|asu:asu|b1[5]                                                                                                                                                                                                                                      ; 6       ;
; fz80:Z80|asu:asu|a1[5]                                                                                                                                                                                                                                      ; 6       ;
; fz80:Z80|seq:seq|always0~13                                                                                                                                                                                                                                 ; 6       ;
; fz80:Z80|seq:seq|state~13                                                                                                                                                                                                                                   ; 6       ;
; fz80:Z80|seq:seq|always0~12                                                                                                                                                                                                                                 ; 6       ;
; fz80:Z80|seq:seq|Equal3~10                                                                                                                                                                                                                                  ; 6       ;
; fz80:Z80|imm2~3                                                                                                                                                                                                                                             ; 6       ;
; fz80:Z80|i_pop~0                                                                                                                                                                                                                                            ; 6       ;
; fz80:Z80|seq:seq|s_imm1                                                                                                                                                                                                                                     ; 6       ;
; fz80:Z80|i_push~0                                                                                                                                                                                                                                           ; 6       ;
; fz80:Z80|comb~31                                                                                                                                                                                                                                            ; 6       ;
; crtc:crtc|hcnt[8]                                                                                                                                                                                                                                           ; 6       ;
; crtc:crtc|dotcnt[3]                                                                                                                                                                                                                                         ; 6       ;
; fz80:Z80|reg_pch:reg_pch|q[5]                                                                                                                                                                                                                               ; 6       ;
; fz80:Z80|reg_pch:reg_pch|q[3]                                                                                                                                                                                                                               ; 6       ;
; fz80:Z80|reg_pch:reg_pch|q[1]                                                                                                                                                                                                                               ; 6       ;
; fz80:Z80|reg_pch:reg_pch|q[0]                                                                                                                                                                                                                               ; 6       ;
; fz80:Z80|reg_pcl:reg_pcl|q[7]                                                                                                                                                                                                                               ; 6       ;
; fz80:Z80|reg_pcl:reg_pcl|q[6]                                                                                                                                                                                                                               ; 6       ;
; fz80:Z80|reg_pcl:reg_pcl|q[5]                                                                                                                                                                                                                               ; 6       ;
; fz80:Z80|reg_pcl:reg_pcl|q[3]                                                                                                                                                                                                                               ; 6       ;
; fz80:Z80|i_outcr                                                                                                                                                                                                                                            ; 6       ;
; fz80:Z80|reg_pcl:reg_pcl|q[0]                                                                                                                                                                                                                               ; 6       ;
; fz80:Z80|i_ldnndd                                                                                                                                                                                                                                           ; 6       ;
; fz80:Z80|Decoder1~10                                                                                                                                                                                                                                        ; 6       ;
; fz80:Z80|seq:seq|idd                                                                                                                                                                                                                                        ; 6       ;
; rtc:rtc|count121:c_month|q[1]                                                                                                                                                                                                                               ; 6       ;
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|q_a[7]                                                                                                                                                         ; 6       ;
; fz80:Z80|reg_r:reg_r|q[3]~COMBOUT                                                                                                                                                                                                                           ; 6       ;
; fz80:Z80|reg_r:reg_r|q[2]~COMBOUT                                                                                                                                                                                                                           ; 6       ;
; fz80:Z80|reg_r:reg_r|q[1]~COMBOUT                                                                                                                                                                                                                           ; 6       ;
; fz80:Z80|reg_r:reg_r|q[0]~COMBOUT                                                                                                                                                                                                                           ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                           ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                       ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4ti:auto_generated|counter_cella4~COUT                          ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add0~22                                                                                                                                     ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add3~25                                                                                                                                     ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~22                                                                                                                                     ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_84i:auto_generated|modulus_trigger                    ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~11                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~10                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                    ; 5       ;
; fz80:Z80|Decoder1~16                                                                                                                                                                                                                                        ; 5       ;
; fz80:Z80|seq:seq|idd~3                                                                                                                                                                                                                                      ; 5       ;
; rtc:rtc|count101:c_day0|q[3]                                                                                                                                                                                                                                ; 5       ;
; rtc:rtc|count4c:c_day1|q[0]                                                                                                                                                                                                                                 ; 5       ;
; rtc:rtc|cy5~0                                                                                                                                                                                                                                               ; 5       ;
; rtc:rtc|count10c:c_hour0|q[3]                                                                                                                                                                                                                               ; 5       ;
; ukp:ukp|clockgen:clockgen|Equal1~0                                                                                                                                                                                                                          ; 5       ;
; crtc:crtc|ycurs[4]~2                                                                                                                                                                                                                                        ; 5       ;
; crtc:crtc|seq[1]                                                                                                                                                                                                                                            ; 5       ;
; comb~1                                                                                                                                                                                                                                                      ; 5       ;
; crtc:crtc|seq[2]                                                                                                                                                                                                                                            ; 5       ;
; fz80:Z80|d_f~16                                                                                                                                                                                                                                             ; 5       ;
; fz80:Z80|pv0~0                                                                                                                                                                                                                                              ; 5       ;
; crtc:crtc|ctmp~1                                                                                                                                                                                                                                            ; 5       ;
; crtc:crtc|hvalid~1                                                                                                                                                                                                                                          ; 5       ;
; fz80:Z80|Mux39~3                                                                                                                                                                                                                                            ; 5       ;
; fz80:Z80|Mux37~3                                                                                                                                                                                                                                            ; 5       ;
; fz80:Z80|Mux36~3                                                                                                                                                                                                                                            ; 5       ;
; fz80:Z80|load3_pc~0                                                                                                                                                                                                                                         ; 5       ;
; fz80:Z80|alu:alu|a1[6]~3                                                                                                                                                                                                                                    ; 5       ;
; fz80:Z80|alu:alu|a1[7]                                                                                                                                                                                                                                      ; 5       ;
; fz80:Z80|tmp1~4                                                                                                                                                                                                                                             ; 5       ;
; fz80:Z80|tmp0~1                                                                                                                                                                                                                                             ; 5       ;
; fz80:Z80|i_cpl~0                                                                                                                                                                                                                                            ; 5       ;
; fz80:Z80|al~0                                                                                                                                                                                                                                               ; 5       ;
; fz80:Z80|mw2~2                                                                                                                                                                                                                                              ; 5       ;
; fz80:Z80|seq:seq|Equal13~1                                                                                                                                                                                                                                  ; 5       ;
; fz80:Z80|seq:seq|always0~4                                                                                                                                                                                                                                  ; 5       ;
; fz80:Z80|i_in~0                                                                                                                                                                                                                                             ; 5       ;
; fz80:Z80|imm1~2                                                                                                                                                                                                                                             ; 5       ;
; fz80:Z80|seq:seq|s_mw1                                                                                                                                                                                                                                      ; 5       ;
; fz80:Z80|asu:asu|b1[0]                                                                                                                                                                                                                                      ; 5       ;
; fz80:Z80|comb~34                                                                                                                                                                                                                                            ; 5       ;
; fz80:Z80|comb~33                                                                                                                                                                                                                                            ; 5       ;
; fz80:Z80|asu:asu|a1[0]                                                                                                                                                                                                                                      ; 5       ;
; fz80:Z80|arith16                                                                                                                                                                                                                                            ; 5       ;
; fz80:Z80|seq:seq|Equal3~6                                                                                                                                                                                                                                   ; 5       ;
; crtc:crtc|hcnt[5]                                                                                                                                                                                                                                           ; 5       ;
; crtc:crtc|hcnt[1]                                                                                                                                                                                                                                           ; 5       ;
; ukp:ukp|timing[1]                                                                                                                                                                                                                                           ; 5       ;
; ukp:ukp|state.000                                                                                                                                                                                                                                           ; 5       ;
; crtc:crtc|dotcnt[6]                                                                                                                                                                                                                                         ; 5       ;
; crtc:crtc|color[0]                                                                                                                                                                                                                                          ; 5       ;
; fz80:Z80|reg_pch:reg_pch|q[6]                                                                                                                                                                                                                               ; 5       ;
; fz80:Z80|reg_pch:reg_pch|q[4]                                                                                                                                                                                                                               ; 5       ;
; fz80:Z80|reg_pch:reg_pch|q[2]                                                                                                                                                                                                                               ; 5       ;
; fz80:Z80|reg_pcl:reg_pcl|q[4]                                                                                                                                                                                                                               ; 5       ;
; fz80:Z80|reg_pcl:reg_pcl|q[1]                                                                                                                                                                                                                               ; 5       ;
; fz80:Z80|Decoder2~4                                                                                                                                                                                                                                         ; 5       ;
; fz80:Z80|comb~21                                                                                                                                                                                                                                            ; 5       ;
; fz80:Z80|i0                                                                                                                                                                                                                                                 ; 5       ;
; fz80:Z80|comb~20                                                                                                                                                                                                                                            ; 5       ;
; fz80:Z80|reg_quad3:reg_l|q~0                                                                                                                                                                                                                                ; 5       ;
; rtc:rtc|Add0~77                                                                                                                                                                                                                                             ; 5       ;
; rtc:rtc|Add0~52                                                                                                                                                                                                                                             ; 5       ;
; rtc:rtc|Add0~32                                                                                                                                                                                                                                             ; 5       ;
; rtc:rtc|Add0~2                                                                                                                                                                                                                                              ; 5       ;
; ukp:ukp|Add4~57                                                                                                                                                                                                                                             ; 5       ;
; ukp:ukp|Add4~7                                                                                                                                                                                                                                              ; 5       ;
; ukp:ukp|pc[4]~9                                                                                                                                                                                                                                             ; 5       ;
; crtc:crtc|Add4~2                                                                                                                                                                                                                                            ; 5       ;
; fz80:Z80|reg_r:reg_r|q[0]                                                                                                                                                                                                                                   ; 5       ;
; crtc:crtc|dma_src_adr[5]~11                                                                                                                                                                                                                                 ; 5       ;
; crtc:crtc|dma_src_adr[0]~1                                                                                                                                                                                                                                  ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~9                                                                                                                                                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~10                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~4                                                                                                                                                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[10]                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_l4i:auto_generated|safe_q[0]           ; 4       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|irf_reg[1][6]                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|irf_reg[1][5]                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|irf_reg[1][2]                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                    ; 4       ;
; IO_D[7]~7                                                                                                                                                                                                                                                   ; 4       ;
; IO_D[6]~6                                                                                                                                                                                                                                                   ; 4       ;
; IO_D[5]~5                                                                                                                                                                                                                                                   ; 4       ;
; IO_D[4]~4                                                                                                                                                                                                                                                   ; 4       ;
; IO_D[3]~3                                                                                                                                                                                                                                                   ; 4       ;
; IO_D[2]~2                                                                                                                                                                                                                                                   ; 4       ;
; IO_D[1]~1                                                                                                                                                                                                                                                   ; 4       ;
; IO_D[0]~0                                                                                                                                                                                                                                                   ; 4       ;
; crtc:crtc|chcnt[2]~10                                                                                                                                                                                                                                       ; 4       ;
; fz80:Z80|disp                                                                                                                                                                                                                                               ; 4       ;
; rtc:rtc|count101:c_day0|q[1]                                                                                                                                                                                                                                ; 4       ;
; rtc:rtc|count101:c_day0|q[2]~1                                                                                                                                                                                                                              ; 4       ;
; rtc:rtc|count3c:c_hour1|q[1]                                                                                                                                                                                                                                ; 4       ;
; rtc:rtc|count6:c_minute1|q[2]                                                                                                                                                                                                                               ; 4       ;
; rtc:rtc|count10:c_minute0|q[1]                                                                                                                                                                                                                              ; 4       ;
; rtc:rtc|count10:c_minute0|q[0]~1                                                                                                                                                                                                                            ; 4       ;
; rtc:rtc|count10:c_minute0|q[3]                                                                                                                                                                                                                              ; 4       ;
; rtc:rtc|count6:c_second1|co                                                                                                                                                                                                                                 ; 4       ;
; rtc:rtc|count6:c_second1|q[2]                                                                                                                                                                                                                               ; 4       ;
; crtc:crtc|Mux1~1                                                                                                                                                                                                                                            ; 4       ;
; cin[3]~1                                                                                                                                                                                                                                                    ; 4       ;
; rtc:rtc|count10:c_second0|q[1]                                                                                                                                                                                                                              ; 4       ;
; rtc:rtc|count10:c_second0|q[1]~1                                                                                                                                                                                                                            ; 4       ;
; rtc:rtc|count10:c_second0|q[3]                                                                                                                                                                                                                              ; 4       ;
; cin[0]                                                                                                                                                                                                                                                      ; 4       ;
; ukp:ukp|state~14                                                                                                                                                                                                                                            ; 4       ;
; rtc:rtc|load~0                                                                                                                                                                                                                                              ; 4       ;
; crtc:crtc|lpc[3]~0                                                                                                                                                                                                                                          ; 4       ;
; ukp:ukp|state.S_B0                                                                                                                                                                                                                                          ; 4       ;
; ukp:ukp|w[4]~5                                                                                                                                                                                                                                              ; 4       ;
; ukp:ukp|w[0]~2                                                                                                                                                                                                                                              ; 4       ;
; ukp:ukp|keymap:keymap|Mux0~2                                                                                                                                                                                                                                ; 4       ;
; fz80:Z80|Mux0~1                                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|Mux3~1                                                                                                                                                                                                                                             ; 4       ;
; crtc:crtc|always4~5                                                                                                                                                                                                                                         ; 4       ;
; fz80:Z80|zs0                                                                                                                                                                                                                                                ; 4       ;
; fz80:Z80|hv2                                                                                                                                                                                                                                                ; 4       ;
; fz80:Z80|cv5~0                                                                                                                                                                                                                                              ; 4       ;
; ukp:ukp|state.S_B1                                                                                                                                                                                                                                          ; 4       ;
; ukp:ukp|keymap:keymap|data[0]                                                                                                                                                                                                                               ; 4       ;
; ukp:ukp|keymap:keymap|data[1]                                                                                                                                                                                                                               ; 4       ;
; always9~0                                                                                                                                                                                                                                                   ; 4       ;
; crtc:crtc|comb~0                                                                                                                                                                                                                                            ; 4       ;
; crtc:crtc|ctmp~0                                                                                                                                                                                                                                            ; 4       ;
; crtc:crtc|Mux0~1                                                                                                                                                                                                                                            ; 4       ;
; fz80:Z80|reg_quad3:reg_h|q0[6]~0                                                                                                                                                                                                                            ; 4       ;
; fz80:Z80|reg_pcl:reg_pcl|c[4]~4                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_simple:reg_data|q[5]                                                                                                                                                                                                                           ; 4       ;
; fz80:Z80|reg_pcl:reg_pcl|c[1]~0                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|Mux35~4                                                                                                                                                                                                                                            ; 4       ;
; fz80:Z80|reg_simple:reg_data|q[4]                                                                                                                                                                                                                           ; 4       ;
; fz80:Z80|alu:alu|tor[2]                                                                                                                                                                                                                                     ; 4       ;
; fz80:Z80|alu:alu|z[1]~13                                                                                                                                                                                                                                    ; 4       ;
; fz80:Z80|alu:alu|z[1]~12                                                                                                                                                                                                                                    ; 4       ;
; fz80:Z80|alu:alu|z[1]~10                                                                                                                                                                                                                                    ; 4       ;
; fz80:Z80|reg_quad3:reg_l|q0[3]~1                                                                                                                                                                                                                            ; 4       ;
; fz80:Z80|reg_quad3:reg_l|q0[3]~0                                                                                                                                                                                                                            ; 4       ;
; fz80:Z80|loada_de~1                                                                                                                                                                                                                                         ; 4       ;
; fz80:Z80|loada_bc~1                                                                                                                                                                                                                                         ; 4       ;
; fz80:Z80|loada_bc~0                                                                                                                                                                                                                                         ; 4       ;
; fz80:Z80|ci                                                                                                                                                                                                                                                 ; 4       ;
; fz80:Z80|asu:asu|c[7]~26                                                                                                                                                                                                                                    ; 4       ;
; fz80:Z80|Selector4~0                                                                                                                                                                                                                                        ; 4       ;
; fz80:Z80|Mux24~9                                                                                                                                                                                                                                            ; 4       ;
; fz80:Z80|i_rd~0                                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_f:reg_f|q[1]~4                                                                                                                                                                                                                                 ; 4       ;
; fz80:Z80|asu:asu|b1[6]                                                                                                                                                                                                                                      ; 4       ;
; fz80:Z80|asu:asu|a1[6]                                                                                                                                                                                                                                      ; 4       ;
; fz80:Z80|seq:seq|Equal3~11                                                                                                                                                                                                                                  ; 4       ;
; fz80:Z80|seq:seq|Equal15~0                                                                                                                                                                                                                                  ; 4       ;
; fz80:Z80|seq:seq|always0~1                                                                                                                                                                                                                                  ; 4       ;
; fz80:Z80|comb~43                                                                                                                                                                                                                                            ; 4       ;
; fz80:Z80|seq:seq|Equal14~1                                                                                                                                                                                                                                  ; 4       ;
; fz80:Z80|seq:seq|Equal3~7                                                                                                                                                                                                                                   ; 4       ;
; fz80:Z80|asu_ci~2                                                                                                                                                                                                                                           ; 4       ;
; fz80:Z80|i_incdec16                                                                                                                                                                                                                                         ; 4       ;
; crtc:crtc|hcnt[0]                                                                                                                                                                                                                                           ; 4       ;
; ukp:ukp|timing[2]                                                                                                                                                                                                                                           ; 4       ;
; ukp:ukp|always0~2                                                                                                                                                                                                                                           ; 4       ;
; ukp:ukp|always0~1                                                                                                                                                                                                                                           ; 4       ;
; ukp:ukp|Equal9~0                                                                                                                                                                                                                                            ; 4       ;
; crtc:crtc|dotcnt[9]                                                                                                                                                                                                                                         ; 4       ;
; crtc:crtc|dotcnt[8]                                                                                                                                                                                                                                         ; 4       ;
; fz80:Z80|Mux8~4                                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_pch:reg_pch|q[7]                                                                                                                                                                                                                               ; 4       ;
; fz80:Z80|reg_dual2:reg_b|q[7]~7                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux0~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[7]~7                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux1~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[6]~6                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux2~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[5]~5                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux3~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[4]~4                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux4~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[3]~3                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux5~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[2]~2                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux6~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[1]~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_quad3:reg_h|Mux7~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_d|q[0]~0                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux0~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[7]~7                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux1~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[6]~6                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux2~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[5]~5                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux3~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[4]~4                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|Mux20~3                                                                                                                                                                                                                                            ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux4~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[3]~3                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|Mux21~3                                                                                                                                                                                                                                            ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux5~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[2]~2                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|Mux22~3                                                                                                                                                                                                                                            ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux6~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[1]~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|reg_quad3:reg_l|Mux7~1                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|comb~30                                                                                                                                                                                                                                            ; 4       ;
; fz80:Z80|comb~29                                                                                                                                                                                                                                            ; 4       ;
; fz80:Z80|i_ldhlr~0                                                                                                                                                                                                                                          ; 4       ;
; fz80:Z80|reg_dual2:reg_e|q[0]~0                                                                                                                                                                                                                             ; 4       ;
; fz80:Z80|i_lddd_nn                                                                                                                                                                                                                                          ; 4       ;
; fz80:Z80|i_neg~0                                                                                                                                                                                                                                            ; 4       ;
; fz80:Z80|seq:seq|Equal3~2                                                                                                                                                                                                                                   ; 4       ;
; fz80:Z80|seq:seq|ifd                                                                                                                                                                                                                                        ; 4       ;
; ukp:ukp|nak                                                                                                                                                                                                                                                 ; 4       ;
; ukp:ukp|connected                                                                                                                                                                                                                                           ; 4       ;
; crtc:crtc|Add3~17                                                                                                                                                                                                                                           ; 4       ;
; crtc:crtc|text_adr[6]                                                                                                                                                                                                                                       ; 4       ;
; crtc:crtc|text_adr[2]                                                                                                                                                                                                                                       ; 4       ;
; crtc:crtc|text_adr[3]                                                                                                                                                                                                                                       ; 4       ;
; crtc:crtc|text_adr[4]                                                                                                                                                                                                                                       ; 4       ;
; crtc:crtc|text_adr[5]                                                                                                                                                                                                                                       ; 4       ;
; crtc:crtc|text_adr[0]                                                                                                                                                                                                                                       ; 4       ;
; crtc:crtc|text_adr[1]                                                                                                                                                                                                                                       ; 4       ;
; ukp:ukp|bitadr[4]                                                                                                                                                                                                                                           ; 4       ;
; ukp:ukp|bitadr[5]                                                                                                                                                                                                                                           ; 4       ;
; ukp:ukp|bitadr[3]                                                                                                                                                                                                                                           ; 4       ;
; fz80:Z80|reg_r:reg_r|q[7]~COMBOUT                                                                                                                                                                                                                           ; 4       ;
; fz80:Z80|reg_r:reg_r|q[6]~COMBOUT                                                                                                                                                                                                                           ; 4       ;
; fz80:Z80|reg_r:reg_r|q[5]~COMBOUT                                                                                                                                                                                                                           ; 4       ;
; fz80:Z80|reg_r:reg_r|q[4]~COMBOUT                                                                                                                                                                                                                           ; 4       ;
; fz80:Z80|reg_r:reg_r|q[3]                                                                                                                                                                                                                                   ; 4       ;
; fz80:Z80|reg_r:reg_r|q[1]                                                                                                                                                                                                                                   ; 4       ;
; I_nRESET                                                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~0                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[3]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[4]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[5]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[6]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[7]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[8]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[9]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[10]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[35]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[11]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[12]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[13]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[14]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[15]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[50]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[16]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[53]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[17]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[56]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[18]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[59]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[19]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[62]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[20]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[65]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[21]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[68]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[22]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[71]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[23]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[74]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[24]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[77]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[25]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[80]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[26]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[83]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[27]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[86]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[28]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[89]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[29]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[92]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[30]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[95]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[31]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[98]                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[32]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[101]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[33]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[104]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[34]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[107]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[35]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[110]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[36]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[113]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[37]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[116]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[38]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[119]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[39]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[122]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[40]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[125]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[41]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[128]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[42]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[131]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[43]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[134]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[44]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[137]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[45]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[140]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[46]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[143]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[47]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[146]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[48]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[149]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[49]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[152]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[50]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[155]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[51]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[158]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[52]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[161]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[53]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[164]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[54]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[167]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[55]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[170]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[56]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[173]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[57]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[176]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[58]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[179]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[59]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[182]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[60]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[185]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[61]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[188]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[62]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[191]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[63]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[194]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[64]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[197]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[65]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[0]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[1]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[2]                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done~0                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[8]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                           ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_l4i:auto_generated|safe_q[5]           ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_l4i:auto_generated|safe_q[6]           ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_l4i:auto_generated|counter_cella4~COUT ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_umi:auto_generated|safe_q[0]                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_84i:auto_generated|safe_q[0]                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_84i:auto_generated|safe_q[2]                          ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|irsr_reg[7]                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                         ; 3       ;
; IO_USB_DP~0                                                                                                                                                                                                                                                 ; 3       ;
; fz80:Z80|reg_simple:reg_data|q[6]                                                                                                                                                                                                                           ; 3       ;
; rtc:rtc|count121:c_month|q[0]~11                                                                                                                                                                                                                            ; 3       ;
; crtc:crtc|atr[6]~12                                                                                                                                                                                                                                         ; 3       ;
; fz80:Z80|r                                                                                                                                                                                                                                                  ; 3       ;
; fz80:Z80|i_exsphl~2                                                                                                                                                                                                                                         ; 3       ;
; fz80:Z80|comb~60                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|i_inrc                                                                                                                                                                                                                                             ; 3       ;
; rtc:rtc|count101:c_day0|q[2]                                                                                                                                                                                                                                ; 3       ;
; rtc:rtc|count101:c_day0|q~2                                                                                                                                                                                                                                 ; 3       ;
; rtc:rtc|count121:c_month|always0~0                                                                                                                                                                                                                          ; 3       ;
; rtc:rtc|count4c:c_day1|q[1]                                                                                                                                                                                                                                 ; 3       ;
; rtc:rtc|count3c:c_hour1|q[0]                                                                                                                                                                                                                                ; 3       ;
; rtc:rtc|count10c:c_hour0|q[2]                                                                                                                                                                                                                               ; 3       ;
; rtc:rtc|count10c:c_hour0|q~2                                                                                                                                                                                                                                ; 3       ;
; rtc:rtc|count6:c_minute1|q[1]                                                                                                                                                                                                                               ; 3       ;
; rtc:rtc|count10:c_minute0|q~5                                                                                                                                                                                                                               ; 3       ;
; rtc:rtc|count10:c_minute0|q[2]                                                                                                                                                                                                                              ; 3       ;
; rtc:rtc|count6:c_second1|q[1]                                                                                                                                                                                                                               ; 3       ;
; rtc:rtc|count10:c_second0|q~5                                                                                                                                                                                                                               ; 3       ;
; rtc:rtc|count10:c_second0|q[2]                                                                                                                                                                                                                              ; 3       ;
; ukp:ukp|p~1                                                                                                                                                                                                                                                 ; 3       ;
; cin[1]                                                                                                                                                                                                                                                      ; 3       ;
; ukp:ukp|keymap:keymap|Mux0~0                                                                                                                                                                                                                                ; 3       ;
; ukp:ukp|keymap:keymap|Mux6~1                                                                                                                                                                                                                                ; 3       ;
; ukp:ukp|keymap:keymap|Mux6~0                                                                                                                                                                                                                                ; 3       ;
; crtc:crtc|Equal1~1                                                                                                                                                                                                                                          ; 3       ;
; fz80:Z80|Mux1~1                                                                                                                                                                                                                                             ; 3       ;
; crtc:crtc|atr[1]~7                                                                                                                                                                                                                                          ; 3       ;
; crtc:crtc|chcnt~5                                                                                                                                                                                                                                           ; 3       ;
; fz80:Z80|zs0~0                                                                                                                                                                                                                                              ; 3       ;
; fz80:Z80|d_f~15                                                                                                                                                                                                                                             ; 3       ;
; crtc:crtc|state.10                                                                                                                                                                                                                                          ; 3       ;
; ukp:ukp|interval[1]                                                                                                                                                                                                                                         ; 3       ;
; ukp:ukp|bank                                                                                                                                                                                                                                                ; 3       ;
; always8~0                                                                                                                                                                                                                                                   ; 3       ;
; crtc:crtc|colordata:colordata|WideOr2~3                                                                                                                                                                                                                     ; 3       ;
; crtc:crtc|chcnt[3]                                                                                                                                                                                                                                          ; 3       ;
; crtc:crtc|hcnt[7]                                                                                                                                                                                                                                           ; 3       ;
; crtc:crtc|vvalid~2                                                                                                                                                                                                                                          ; 3       ;
; crtc:crtc|hcnt[6]                                                                                                                                                                                                                                           ; 3       ;
; crtc:crtc|hcnt[4]                                                                                                                                                                                                                                           ; 3       ;
; fz80:Z80|reg_pch:reg_pch|c[4]~4                                                                                                                                                                                                                             ; 3       ;
; fz80:Z80|reg_pch:reg_pch|c[2]~2                                                                                                                                                                                                                             ; 3       ;
; fz80:Z80|reg_r:reg_r|c[5]~1                                                                                                                                                                                                                                 ; 3       ;
; fz80:Z80|reg_pcl:reg_pcl|co                                                                                                                                                                                                                                 ; 3       ;
; fz80:Z80|load_h~0                                                                                                                                                                                                                                           ; 3       ;
; fz80:Z80|comb~55                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|asu_zero~2                                                                                                                                                                                                                                         ; 3       ;
; fz80:Z80|Mux34~3                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|asu:asu|c[10]~27                                                                                                                                                                                                                                   ; 3       ;
; fz80:Z80|d_f~10                                                                                                                                                                                                                                             ; 3       ;
; fz80:Z80|q_asu_zero                                                                                                                                                                                                                                         ; 3       ;
; fz80:Z80|reg_simple:reg_data|q[7]                                                                                                                                                                                                                           ; 3       ;
; fz80:Z80|alu:alu|z[7]~52                                                                                                                                                                                                                                    ; 3       ;
; fz80:Z80|alu:alu|z[7]~48                                                                                                                                                                                                                                    ; 3       ;
; fz80:Z80|alu:alu|z[7]~47                                                                                                                                                                                                                                    ; 3       ;
; fz80:Z80|alu:alu|co[6]~7                                                                                                                                                                                                                                    ; 3       ;
; fz80:Z80|alu:alu|z[5]~35                                                                                                                                                                                                                                    ; 3       ;
; fz80:Z80|reg_simple:reg_data|q[3]                                                                                                                                                                                                                           ; 3       ;
; fz80:Z80|alu:alu|daa1~1                                                                                                                                                                                                                                     ; 3       ;
; fz80:Z80|alu:alu|co[6]~2                                                                                                                                                                                                                                    ; 3       ;
; fz80:Z80|alu:alu|z~14                                                                                                                                                                                                                                       ; 3       ;
; fz80:Z80|Mux28~9                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|alu:alu|b1~8                                                                                                                                                                                                                                       ; 3       ;
; fz80:Z80|Mux29~9                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|count_pc~3                                                                                                                                                                                                                                         ; 3       ;
; fz80:Z80|tmp0~0                                                                                                                                                                                                                                             ; 3       ;
; fz80:Z80|Selector6~0                                                                                                                                                                                                                                        ; 3       ;
; fz80:Z80|Mux30~9                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|hv0~0                                                                                                                                                                                                                                              ; 3       ;
; fz80:Z80|Mux31~9                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|Selector7~0                                                                                                                                                                                                                                        ; 3       ;
; fz80:Z80|sel_fr~0                                                                                                                                                                                                                                           ; 3       ;
; fz80:Z80|sel1_h~1                                                                                                                                                                                                                                           ; 3       ;
; fz80:Z80|asu:asu|tor[5]                                                                                                                                                                                                                                     ; 3       ;
; fz80:Z80|asu:asu|a1[7]                                                                                                                                                                                                                                      ; 3       ;
; fz80:Z80|asu:asu|c[4]~4                                                                                                                                                                                                                                     ; 3       ;
; fz80:Z80|asu:asu|c~2                                                                                                                                                                                                                                        ; 3       ;
; fz80:Z80|asu:asu|tor[3]                                                                                                                                                                                                                                     ; 3       ;
; fz80:Z80|seq:seq|ied~0                                                                                                                                                                                                                                      ; 3       ;
; fz80:Z80|i_in                                                                                                                                                                                                                                               ; 3       ;
; fz80:Z80|sel1[0]~1                                                                                                                                                                                                                                          ; 3       ;
; fz80:Z80|i_ldddnn                                                                                                                                                                                                                                           ; 3       ;
; fz80:Z80|seq:seq|Equal14~0                                                                                                                                                                                                                                  ; 3       ;
; fz80:Z80|Mux49~2                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|reg_f:reg_f|q[6]~3                                                                                                                                                                                                                                 ; 3       ;
; fz80:Z80|reg_f:reg_f|q[2]~2                                                                                                                                                                                                                                 ; 3       ;
; fz80:Z80|reg_f:reg_f|q[7]~1                                                                                                                                                                                                                                 ; 3       ;
; fz80:Z80|comb~35                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|asu_ci~5                                                                                                                                                                                                                                           ; 3       ;
; fz80:Z80|imm2~1                                                                                                                                                                                                                                             ; 3       ;
; fz80:Z80|comb~32                                                                                                                                                                                                                                            ; 3       ;
; crtc:crtc|hcnt[2]                                                                                                                                                                                                                                           ; 3       ;
; crtc:crtc|always2~2                                                                                                                                                                                                                                         ; 3       ;
; crtc:crtc|state.00                                                                                                                                                                                                                                          ; 3       ;
; ukp:ukp|sample~0                                                                                                                                                                                                                                            ; 3       ;
; ukp:ukp|Equal9~1                                                                                                                                                                                                                                            ; 3       ;
; ukp:ukp|comb~1                                                                                                                                                                                                                                              ; 3       ;
; ukp:ukp|always0~0                                                                                                                                                                                                                                           ; 3       ;
; r_clk_12m[0]                                                                                                                                                                                                                                                ; 3       ;
; ukp:ukp|clockgen:clockgen|phase_a~0                                                                                                                                                                                                                         ; 3       ;
; kbd_adr[3]                                                                                                                                                                                                                                                  ; 3       ;
; kbd_adr[2]                                                                                                                                                                                                                                                  ; 3       ;
; kbd_adr[1]                                                                                                                                                                                                                                                  ; 3       ;
; kbd_adr[0]                                                                                                                                                                                                                                                  ; 3       ;
; crtc:crtc|color[1]                                                                                                                                                                                                                                          ; 3       ;
; w_ram_n_ce~0                                                                                                                                                                                                                                                ; 3       ;
; w_rom_n_ce~0                                                                                                                                                                                                                                                ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[7]                                                                                                                                                                                                                                ; 3       ;
; w_ram_n_we~0                                                                                                                                                                                                                                                ; 3       ;
; w_romram_n_oe~0                                                                                                                                                                                                                                             ; 3       ;
; w_o_address~14                                                                                                                                                                                                                                              ; 3       ;
; fz80:Z80|Mux9~4                                                                                                                                                                                                                                             ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[6]                                                                                                                                                                                                                                ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[6]~6                                                                                                                                                                                                                             ; 3       ;
; w_o_address~13                                                                                                                                                                                                                                              ; 3       ;
; fz80:Z80|Mux10~4                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[5]                                                                                                                                                                                                                                ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[5]~5                                                                                                                                                                                                                             ; 3       ;
; w_o_address~12                                                                                                                                                                                                                                              ; 3       ;
; fz80:Z80|Mux11~4                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[4]                                                                                                                                                                                                                                ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[4]~4                                                                                                                                                                                                                             ; 3       ;
; w_o_address~11                                                                                                                                                                                                                                              ; 3       ;
; fz80:Z80|Mux12~4                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[3]                                                                                                                                                                                                                                ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[3]~3                                                                                                                                                                                                                             ; 3       ;
; w_o_address~10                                                                                                                                                                                                                                              ; 3       ;
; fz80:Z80|Mux13~4                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[2]                                                                                                                                                                                                                                ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[2]~2                                                                                                                                                                                                                             ; 3       ;
; w_o_address~9                                                                                                                                                                                                                                               ; 3       ;
; fz80:Z80|Mux14~4                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[1]                                                                                                                                                                                                                                ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[1]~1                                                                                                                                                                                                                             ; 3       ;
; w_o_address~8                                                                                                                                                                                                                                               ; 3       ;
; fz80:Z80|Mux15~4                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|reg_2s:reg_sph|q[0]                                                                                                                                                                                                                                ; 3       ;
; fz80:Z80|reg_dual2:reg_b|q[0]~0                                                                                                                                                                                                                             ; 3       ;
; w_o_address~7                                                                                                                                                                                                                                               ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[7]                                                                                                                                                                                                                                ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[7]~7                                                                                                                                                                                                                             ; 3       ;
; w_o_address~6                                                                                                                                                                                                                                               ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[6]~6                                                                                                                                                                                                                             ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[6]                                                                                                                                                                                                                                ; 3       ;
; w_o_address~5                                                                                                                                                                                                                                               ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[5]                                                                                                                                                                                                                                ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[5]~5                                                                                                                                                                                                                             ; 3       ;
; w_o_address~4                                                                                                                                                                                                                                               ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[4]~4                                                                                                                                                                                                                             ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[4]                                                                                                                                                                                                                                ; 3       ;
; w_o_address~3                                                                                                                                                                                                                                               ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[3]                                                                                                                                                                                                                                ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[3]~3                                                                                                                                                                                                                             ; 3       ;
; w_o_address~2                                                                                                                                                                                                                                               ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[2]~2                                                                                                                                                                                                                             ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[2]                                                                                                                                                                                                                                ; 3       ;
; w_o_address~1                                                                                                                                                                                                                                               ; 3       ;
; fz80:Z80|reg_2s:reg_spl|q[1]                                                                                                                                                                                                                                ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[1]~1                                                                                                                                                                                                                             ; 3       ;
; w_o_address~0                                                                                                                                                                                                                                               ; 3       ;
; fz80:Z80|comb~28                                                                                                                                                                                                                                            ; 3       ;
; fz80:Z80|selah[0]~0                                                                                                                                                                                                                                         ; 3       ;
; fz80:Z80|imm1~0                                                                                                                                                                                                                                             ; 3       ;
; fz80:Z80|i_outna~0                                                                                                                                                                                                                                          ; 3       ;
; fz80:Z80|reg_dual2:reg_c|q[0]~0                                                                                                                                                                                                                             ; 3       ;
; fz80:Z80|asu_ci~0                                                                                                                                                                                                                                           ; 3       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                           ; Location                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; crtc:crtc|ARAMB4_S8_S8:rowbuf|altsyncram:altsyncram_component|altsyncram_hh52:auto_generated|ALTSYNCRAM                                                        ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; None                          ; M4K_X19_Y19                                                                                                                                                                                                                 ;
; crtc:crtc|cg:cg|altsyncram:Ram0_rtl_0|altsyncram_ph51:auto_generated|ALTSYNCRAM                                                                                ; AUTO ; ROM              ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 4    ; db/PC8001.rom0_cg_cbc.hdl.mif ; M4K_X19_Y16, M4K_X19_Y15, M4K_X19_Y18, M4K_X19_Y17                                                                                                                                                                          ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_fl14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 66           ; 1024         ; 66           ; yes                    ; no                      ; yes                    ; no                      ; 67584 ; 1024                        ; 66                          ; 1024                        ; 66                          ; 67584               ; 17   ; None                          ; M4K_X19_Y21, M4K_X33_Y21, M4K_X33_Y14, M4K_X33_Y13, M4K_X33_Y19, M4K_X33_Y16, M4K_X33_Y18, M4K_X33_Y17, M4K_X33_Y10, M4K_X19_Y20, M4K_X33_Y20, M4K_X19_Y14, M4K_X33_Y11, M4K_X19_Y12, M4K_X19_Y13, M4K_X19_Y10, M4K_X19_Y11 ;
; ukp:ukp|ARAMB4_S4_S8:keyboard|altsyncram:altsyncram_component|altsyncram_4k52:auto_generated|ALTSYNCRAM                                                        ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 8            ; 1024         ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 32                          ; 8                           ; 64                          ; 4                           ; 256                 ; 1    ; None                          ; M4K_X19_Y9                                                                                                                                                                                                                  ;
; ukp:ukp|ukprom:ukprom|altsyncram:WideOr7_rtl_0|altsyncram_qku:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; ROM              ; Single Clock ; 1024         ; 4            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 1024                        ; 4                           ; --                          ; --                          ; 4096                ; 1    ; PC8001.pc80010.rtl.mif        ; M4K_X33_Y12                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 3,674 / 30,600 ( 12 % ) ;
; Direct links               ; 449 / 43,552 ( 1 % )    ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; LAB clocks                 ; 135 / 312 ( 43 % )      ;
; LUT chains                 ; 113 / 10,854 ( 1 % )    ;
; Local interconnects        ; 5,236 / 43,552 ( 12 % ) ;
; M4K buffers                ; 94 / 1,872 ( 5 % )      ;
; R4s                        ; 3,744 / 28,560 ( 13 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 8.22) ; Number of LABs  (Total = 405) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 32                            ;
; 2                                          ; 6                             ;
; 3                                          ; 6                             ;
; 4                                          ; 5                             ;
; 5                                          ; 29                            ;
; 6                                          ; 6                             ;
; 7                                          ; 29                            ;
; 8                                          ; 18                            ;
; 9                                          ; 22                            ;
; 10                                         ; 252                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.49) ; Number of LABs  (Total = 405) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 70                            ;
; 1 Clock                            ; 287                           ;
; 1 Clock enable                     ; 125                           ;
; 1 Sync. clear                      ; 12                            ;
; 1 Sync. load                       ; 24                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 45                            ;
; 2 Clocks                           ; 41                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.80) ; Number of LABs  (Total = 405) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 1                             ;
; 1                                           ; 29                            ;
; 2                                           ; 7                             ;
; 3                                           ; 6                             ;
; 4                                           ; 6                             ;
; 5                                           ; 29                            ;
; 6                                           ; 5                             ;
; 7                                           ; 26                            ;
; 8                                           ; 15                            ;
; 9                                           ; 22                            ;
; 10                                          ; 163                           ;
; 11                                          ; 26                            ;
; 12                                          ; 52                            ;
; 13                                          ; 5                             ;
; 14                                          ; 6                             ;
; 15                                          ; 2                             ;
; 16                                          ; 3                             ;
; 17                                          ; 1                             ;
; 18                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 4.94) ; Number of LABs  (Total = 405) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 75                            ;
; 2                                               ; 15                            ;
; 3                                               ; 75                            ;
; 4                                               ; 33                            ;
; 5                                               ; 38                            ;
; 6                                               ; 56                            ;
; 7                                               ; 30                            ;
; 8                                               ; 24                            ;
; 9                                               ; 21                            ;
; 10                                              ; 23                            ;
; 11                                              ; 2                             ;
; 12                                              ; 3                             ;
; 13                                              ; 1                             ;
; 14                                              ; 2                             ;
; 15                                              ; 4                             ;
; 16                                              ; 1                             ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.68) ; Number of LABs  (Total = 405) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 67                            ;
; 3                                            ; 7                             ;
; 4                                            ; 17                            ;
; 5                                            ; 3                             ;
; 6                                            ; 11                            ;
; 7                                            ; 9                             ;
; 8                                            ; 40                            ;
; 9                                            ; 8                             ;
; 10                                           ; 13                            ;
; 11                                           ; 10                            ;
; 12                                           ; 10                            ;
; 13                                           ; 23                            ;
; 14                                           ; 22                            ;
; 15                                           ; 16                            ;
; 16                                           ; 14                            ;
; 17                                           ; 19                            ;
; 18                                           ; 15                            ;
; 19                                           ; 26                            ;
; 20                                           ; 40                            ;
; 21                                           ; 31                            ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sat Mar 03 21:51:27 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off PC8001 -c PC8001
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C12Q240C8 for design "PC8001"
Info: Implementing parameter values for PLL "pll0:system_clk|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 9, clock division of 7, and phase shift of 0 degrees (0 ps) for pll0:system_clk|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 9, clock division of 4, and phase shift of 0 degrees (0 ps) for pll0:system_clk|altpll:altpll_component|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6Q240C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 24
    Info: Pin ~ASDO~ is reserved at location 37
Critical Warning: No exact pin location assignment(s) for 15 pins of 55 total pins
    Info: Pin vtune not assigned to an exact location on the device
    Info: Pin clk_out not assigned to an exact location on the device
    Info: Pin ind not assigned to an exact location on the device
    Info: Pin beep_out not assigned to an exact location on the device
    Info: Pin motor not assigned to an exact location on the device
    Info: Pin debug[0] not assigned to an exact location on the device
    Info: Pin debug[1] not assigned to an exact location on the device
    Info: Pin debug[2] not assigned to an exact location on the device
    Info: Pin debug[3] not assigned to an exact location on the device
    Info: Pin debug[4] not assigned to an exact location on the device
    Info: Pin debug[5] not assigned to an exact location on the device
    Info: Pin debug[6] not assigned to an exact location on the device
    Info: Pin debug[7] not assigned to an exact location on the device
    Info: Pin I_SW_0 not assigned to an exact location on the device
    Info: Pin I_SW_1 not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning: Synopsys Design Constraints File file not found: 'PC8001.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning: Node: r_clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: I_CLK_21M was determined to be a clock but was found without an associated clock assignment.
Warning: Node: r_clk_12m[1] was determined to be a clock but was found without an associated clock assignment.
Warning: Node: ukp:ukp|clockgen:clockgen|carry_a was determined to be a clock but was found without an associated clock assignment.
Warning: Node: ukp:ukp|clockgen:clockgen|carry_b was determined to be a clock but was found without an associated clock assignment.
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Node: system_clk|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 46.728
    Warning: Node: system_clk|altpll_component|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 46.728
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "I_CLK_21M" to use global clock
    Info: Promoted signal "pll0:system_clk|altpll:altpll_component|_clk1" to use global clock (user assigned)
    Info: Promoted signal "pll0:system_clk|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted some destinations of signal "r_clk" to use Global clock
    Info: Destination "r_clk" may be non-global or may not use global clock
Info: Automatically promoted signal "altera_internal_jtag~TCKUTAP" to use Global clock
Info: Automatically promoted some destinations of signal "r_clk_12m[1]" to use Global clock
    Info: Destination "r_clk_12m[1]" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all" to use Global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "sld_hub:auto_hub|clr_reg" to use Global clock
    Info: Destination "sld_hub:auto_hub|clr_reg~_wirecell" may be non-global or may not use global clock
    Info: Destination "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 15 (unused VREF, 3.3V VCCIO, 2 input, 13 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  40 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  40 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  17 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  34 pins available
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 11% of the available device resources
    Info: Router estimated peak interconnect usage is 40% of the available device resources in the region that extends from location X21_Y14 to location X31_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus II Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 346 megabytes
    Info: Processing ended: Sat Mar 03 21:51:38 2012
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:10


