
Esclavo2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000002  00800100  0000019a  0000022e  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000019a  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000001  00800102  00800102  00000230  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000230  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000260  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000080  00000000  00000000  000002a0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000093d  00000000  00000000  00000320  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007ef  00000000  00000000  00000c5d  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000569  00000000  00000000  0000144c  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000f4  00000000  00000000  000019b8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000045f  00000000  00000000  00001aac  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000001fb  00000000  00000000  00001f0b  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000060  00000000  00000000  00002106  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 7e 00 	jmp	0xfc	; 0xfc <__vector_24>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	ea e9       	ldi	r30, 0x9A	; 154
  7c:	f1 e0       	ldi	r31, 0x01	; 1
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a2 30       	cpi	r26, 0x02	; 2
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a2 e0       	ldi	r26, 0x02	; 2
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a3 30       	cpi	r26, 0x03	; 3
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 69 00 	call	0xd2	; 0xd2 <main>
  9e:	0c 94 cb 00 	jmp	0x196	; 0x196 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <I2C_init_Slave>:
	*buffer = TWDR; //obtenemos los resultados en el registro de datos
	return 1;
}

void I2C_init_Slave(uint8_t address){
	DDRC &= ~((1<<DDC4)|(1<<DDC5));	//Pines como entradas
  a6:	97 b1       	in	r25, 0x07	; 7
  a8:	9f 7c       	andi	r25, 0xCF	; 207
  aa:	97 b9       	out	0x07, r25	; 7
	
	TWAR = address <<1;
  ac:	88 0f       	add	r24, r24
  ae:	80 93 ba 00 	sts	0x00BA, r24	; 0x8000ba <__TEXT_REGION_LENGTH__+0x7f80ba>
	
	//Se habilita la interfaz, ACK automatico, se habilita la iSR
	
	TWCR = (1<<TWEA)|(1<<TWEN)|(1<<TWIE);
  b2:	85 e4       	ldi	r24, 0x45	; 69
  b4:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
  b8:	08 95       	ret

000000ba <setup>:
}


//SUBRUTINAS
void setup(){
	cli();
  ba:	f8 94       	cli
	DDRB |= (1<<DDB5);
  bc:	84 b1       	in	r24, 0x04	; 4
  be:	80 62       	ori	r24, 0x20	; 32
  c0:	84 b9       	out	0x04, r24	; 4
	PORTB &= ~(1<<PORTB5);
  c2:	85 b1       	in	r24, 0x05	; 5
  c4:	8f 7d       	andi	r24, 0xDF	; 223
  c6:	85 b9       	out	0x05, r24	; 5
	//Configurar como esclavo
	I2C_init_Slave(SlaveAddress);
  c8:	80 e4       	ldi	r24, 0x40	; 64
  ca:	0e 94 53 00 	call	0xa6	; 0xa6 <I2C_init_Slave>
	sei();
  ce:	78 94       	sei
  d0:	08 95       	ret

000000d2 <main>:
void setup();


int main(void)
{
	setup();
  d2:	0e 94 5d 00 	call	0xba	; 0xba <setup>
    /* Replace with your application code */
    while (1) 
    {
		if (buffer=='R'){	//Si se recibe R
  d6:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__data_end>
  da:	82 35       	cpi	r24, 0x52	; 82
  dc:	29 f4       	brne	.+10     	; 0xe8 <main+0x16>
			PINB |= (1<<PINB5);	//Hacer un toggle
  de:	83 b1       	in	r24, 0x03	; 3
  e0:	80 62       	ori	r24, 0x20	; 32
  e2:	83 b9       	out	0x03, r24	; 3
			buffer=0;
  e4:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <__data_end>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  e8:	2f ef       	ldi	r18, 0xFF	; 255
  ea:	81 ee       	ldi	r24, 0xE1	; 225
  ec:	94 e0       	ldi	r25, 0x04	; 4
  ee:	21 50       	subi	r18, 0x01	; 1
  f0:	80 40       	sbci	r24, 0x00	; 0
  f2:	90 40       	sbci	r25, 0x00	; 0
  f4:	e1 f7       	brne	.-8      	; 0xee <main+0x1c>
  f6:	00 c0       	rjmp	.+0      	; 0xf8 <main+0x26>
  f8:	00 00       	nop
  fa:	ed cf       	rjmp	.-38     	; 0xd6 <main+0x4>

000000fc <__vector_24>:

//VECTORES DE INTERRUPCIÓN


//Vector de interrupción de I2C
ISR(TWI_vect){
  fc:	1f 92       	push	r1
  fe:	0f 92       	push	r0
 100:	0f b6       	in	r0, 0x3f	; 63
 102:	0f 92       	push	r0
 104:	11 24       	eor	r1, r1
 106:	8f 93       	push	r24
 108:	ef 93       	push	r30
 10a:	ff 93       	push	r31
	uint8_t estado = TWSR & 0xFC; //Revisar los 5 bits más significativos del registro de estado
 10c:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 110:	8c 7f       	andi	r24, 0xFC	; 252
	switch(estado){
 112:	80 3a       	cpi	r24, 0xA0	; 160
 114:	89 f1       	breq	.+98     	; 0x178 <__vector_24+0x7c>
 116:	58 f4       	brcc	.+22     	; 0x12e <__vector_24+0x32>
 118:	80 37       	cpi	r24, 0x70	; 112
 11a:	a1 f0       	breq	.+40     	; 0x144 <__vector_24+0x48>
 11c:	18 f4       	brcc	.+6      	; 0x124 <__vector_24+0x28>
 11e:	80 36       	cpi	r24, 0x60	; 96
 120:	89 f0       	breq	.+34     	; 0x144 <__vector_24+0x48>
 122:	2e c0       	rjmp	.+92     	; 0x180 <__vector_24+0x84>
 124:	80 38       	cpi	r24, 0x80	; 128
 126:	91 f0       	breq	.+36     	; 0x14c <__vector_24+0x50>
 128:	80 39       	cpi	r24, 0x90	; 144
 12a:	81 f0       	breq	.+32     	; 0x14c <__vector_24+0x50>
 12c:	29 c0       	rjmp	.+82     	; 0x180 <__vector_24+0x84>
 12e:	88 3b       	cpi	r24, 0xB8	; 184
 130:	a9 f0       	breq	.+42     	; 0x15c <__vector_24+0x60>
 132:	18 f4       	brcc	.+6      	; 0x13a <__vector_24+0x3e>
 134:	88 3a       	cpi	r24, 0xA8	; 168
 136:	91 f0       	breq	.+36     	; 0x15c <__vector_24+0x60>
 138:	23 c0       	rjmp	.+70     	; 0x180 <__vector_24+0x84>
 13a:	80 3c       	cpi	r24, 0xC0	; 192
 13c:	b9 f0       	breq	.+46     	; 0x16c <__vector_24+0x70>
 13e:	88 3c       	cpi	r24, 0xC8	; 200
 140:	a9 f0       	breq	.+42     	; 0x16c <__vector_24+0x70>
 142:	1e c0       	rjmp	.+60     	; 0x180 <__vector_24+0x84>
		//Slave debe recibir el dato
		
		case 0x60:	//se recibido la dirección a la que se quiere escribir
		case 0x70: //General Call (se quiere escribir en el esclavo)
			TWCR=(1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 144:	85 ec       	ldi	r24, 0xC5	; 197
 146:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			//limpiar interrupción
			//Activar la interfase
			//Volver a activar la interrupción
			//Activar ACK
			break;
 14a:	1d c0       	rjmp	.+58     	; 0x186 <__vector_24+0x8a>
			
		case 0x80:	//Datos recibido, ACK enviado
		case 0x90:	//Dato recibido General Call, ACK enviado
			buffer=TWDR; //si se recibe un 'R' en eel buffer hacer un toggle en el PB5
 14c:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 150:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <__data_end>
			TWCR=(1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 154:	85 ec       	ldi	r24, 0xC5	; 197
 156:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 15a:	15 c0       	rjmp	.+42     	; 0x186 <__vector_24+0x8a>
			
		//Si Slave transmitir datos
		
		case 0xA8:	//Dirección recibida para ser leído
		case 0xB8: //Dato transmitido, ACK recibido
			TWDR = dato_enviado;	//Datos a enviar, se enviará 2 para confirmar comunicación con el mastro. 
 15c:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 160:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
			TWCR=(1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 164:	85 ec       	ldi	r24, 0xC5	; 197
 166:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 16a:	0d c0       	rjmp	.+26     	; 0x186 <__vector_24+0x8a>
			
		case 0xC0: //Dato transmitido, Nack recibido
		case 0xC8: //Ultimo dato transmitido
			TWCR=0;
 16c:	ec eb       	ldi	r30, 0xBC	; 188
 16e:	f0 e0       	ldi	r31, 0x00	; 0
 170:	10 82       	st	Z, r1
			TWCR=(1<<TWEN)|(1<<TWEA)|(1<<TWIE);
 172:	85 e4       	ldi	r24, 0x45	; 69
 174:	80 83       	st	Z, r24
			break;
 176:	07 c0       	rjmp	.+14     	; 0x186 <__vector_24+0x8a>
			
		case 0xA0: //Stop o repeated star recibido como slave
			TWCR=(1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 178:	85 ec       	ldi	r24, 0xC5	; 197
 17a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
 17e:	03 c0       	rjmp	.+6      	; 0x186 <__vector_24+0x8a>
			
		//cualquier error
		//Se reinicia la interfaz
		default:
			TWCR=(1<<TWINT)|(1<<TWEN)|(1<<TWIE)|(1<<TWEA);
 180:	85 ec       	ldi	r24, 0xC5	; 197
 182:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
			break;
		
	}
}
 186:	ff 91       	pop	r31
 188:	ef 91       	pop	r30
 18a:	8f 91       	pop	r24
 18c:	0f 90       	pop	r0
 18e:	0f be       	out	0x3f, r0	; 63
 190:	0f 90       	pop	r0
 192:	1f 90       	pop	r1
 194:	18 95       	reti

00000196 <_exit>:
 196:	f8 94       	cli

00000198 <__stop_program>:
 198:	ff cf       	rjmp	.-2      	; 0x198 <__stop_program>
