/* parasoft-begin-suppress MISRA2012-RULE-1_1_b_c99-2 "C99 - limits" parasoft-begin-suppress MISRA2012-RULE-1_1_b_c90-2 "C90 - limits" */
/* parasoft-begin-suppress MISRA2012-RULE-5_4_b_c90-2 "C90 - similar names" */
/* parasoft-begin-suppress MISRA2012-RULE-5_4_b_c99-2 "C99 - similar names" */

/**********************************************************************
 * Copyright (C) 2012-2019 Cadence Design Systems, Inc.
 * Redistribution and use in source and binary forms, with or without
 * modification, are permitted provided that the following conditions
 * are met:
 * 
 * 1. Redistributions of source code must retain the above copyright
 * notice, this list of conditions and the following disclaimer.
 * 2. Redistributions in binary form must reproduce the above copyright
 * notice, this list of conditions and the following disclaimer in the
 * documentation and/or other materials provided with the distribution.
 * 3. Neither the name of the copyright holder nor the names of its
 * contributors may be used to endorse or promote products derived from
 * this software without specific prior written permission.
 * 
 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
 * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
 * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
 * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE
 * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
 * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
 * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
 * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
 * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
 * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
 * POSSIBILITY OF SUCH DAMAGE.
 *
 * THIS FILE IS AUTOMATICALLY GENERATED, DO NOT EDIT
 *
 **********************************************************************/

#ifndef REG_DSITX_REGS_MACROS_H_
#define REG_DSITX_REGS_MACROS_H_

#define DSITX__IP_CONF_READ_MASK                                     0xFFFFFFFFU
#define DSITX__IP_CONF_WRITE_MASK                                    0xFFFFFFFFU
#define DSITX__IP_CONF__RX_FIFO_DEPTH_MASK                           0x0000003FU
#define DSITX__IP_CONF__RX_FIFO_DEPTH_SHIFT                                   0U
#define DSITX__IP_CONF__RX_FIFO_DEPTH_WIDTH                                   6U
#define DSITX__IP_CONF__MAX_LANE_NB_MASK                             0x000000C0U
#define DSITX__IP_CONF__MAX_LANE_NB_SHIFT                                     6U
#define DSITX__IP_CONF__MAX_LANE_NB_WIDTH                                     2U
#define DSITX__IP_CONF__NUM_INTERFACE_MASK                           0x00000300U
#define DSITX__IP_CONF__NUM_INTERFACE_SHIFT                                   8U
#define DSITX__IP_CONF__NUM_INTERFACE_WIDTH                                   2U
#define DSITX__IP_CONF__DATAPATH_SIZE_MASK                           0x00000C00U
#define DSITX__IP_CONF__DATAPATH_SIZE_SHIFT                                  10U
#define DSITX__IP_CONF__DATAPATH_SIZE_WIDTH                                   2U
#define DSITX__IP_CONF__INTERFACE_DATASIZE_MASK                      0x00001000U
#define DSITX__IP_CONF__INTERFACE_DATASIZE_SHIFT                             12U
#define DSITX__IP_CONF__INTERFACE_DATASIZE_WIDTH                              1U
#define DSITX__IP_CONF__INTERFACE_DATASIZE_WOCLR                              0U
#define DSITX__IP_CONF__INTERFACE_DATASIZE_WOSET                              0U
#define DSITX__IP_CONF__DIRCMD_FIFO_DEPTH_MASK                       0x0000E000U
#define DSITX__IP_CONF__DIRCMD_FIFO_DEPTH_SHIFT                              13U
#define DSITX__IP_CONF__DIRCMD_FIFO_DEPTH_WIDTH                               3U
#define DSITX__IP_CONF__VRS_FIFO_DEPTH_MASK                          0x001F0000U
#define DSITX__IP_CONF__VRS_FIFO_DEPTH_SHIFT                                 16U
#define DSITX__IP_CONF__VRS_FIFO_DEPTH_WIDTH                                  5U
#define DSITX__IP_CONF__SP_LP_FIFO_DEPTH_MASK                        0x03E00000U
#define DSITX__IP_CONF__SP_LP_FIFO_DEPTH_SHIFT                               21U
#define DSITX__IP_CONF__SP_LP_FIFO_DEPTH_WIDTH                                5U
#define DSITX__IP_CONF__SP_HS_FIFO_DEPTH_MASK                        0x7C000000U
#define DSITX__IP_CONF__SP_HS_FIFO_DEPTH_SHIFT                               26U
#define DSITX__IP_CONF__SP_HS_FIFO_DEPTH_WIDTH                                5U
#define DSITX__IP_CONF__ASF_CONFIG_MASK                              0x80000000U
#define DSITX__IP_CONF__ASF_CONFIG_SHIFT                                     31U
#define DSITX__IP_CONF__ASF_CONFIG_WIDTH                                      1U
#define DSITX__IP_CONF__ASF_CONFIG_WOCLR                                      0U
#define DSITX__IP_CONF__ASF_CONFIG_WOSET                                      0U

#define DSITX__MCTL_MAIN_DATA_CTL_READ_MASK                          0xFFFFFFFFU
#define DSITX__MCTL_MAIN_DATA_CTL_WRITE_MASK                         0xFFFFFFFFU
#define DSITX__MCTL_MAIN_DATA_CTL__LINK_EN_MASK                      0x00000001U
#define DSITX__MCTL_MAIN_DATA_CTL__LINK_EN_SHIFT                              0U
#define DSITX__MCTL_MAIN_DATA_CTL__LINK_EN_WIDTH                              1U
#define DSITX__MCTL_MAIN_DATA_CTL__LINK_EN_WOCLR                              0U
#define DSITX__MCTL_MAIN_DATA_CTL__LINK_EN_WOSET                              0U
#define DSITX__MCTL_MAIN_DATA_CTL__SDI_IF_VID_MODE_MASK              0x00000002U
#define DSITX__MCTL_MAIN_DATA_CTL__SDI_IF_VID_MODE_SHIFT                      1U
#define DSITX__MCTL_MAIN_DATA_CTL__SDI_IF_VID_MODE_WIDTH                      1U
#define DSITX__MCTL_MAIN_DATA_CTL__SDI_IF_VID_MODE_WOCLR                      0U
#define DSITX__MCTL_MAIN_DATA_CTL__SDI_IF_VID_MODE_WOSET                      0U
#define DSITX__MCTL_MAIN_DATA_CTL__VID_IF_SELECT_MASK                0x0000000CU
#define DSITX__MCTL_MAIN_DATA_CTL__VID_IF_SELECT_SHIFT                        2U
#define DSITX__MCTL_MAIN_DATA_CTL__VID_IF_SELECT_WIDTH                        2U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_0_MASK                       0x00000010U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_0_SHIFT                               4U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_0_WIDTH                               1U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_0_WOCLR                               0U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_0_WOSET                               0U
#define DSITX__MCTL_MAIN_DATA_CTL__VID_EN_MASK                       0x00000020U
#define DSITX__MCTL_MAIN_DATA_CTL__VID_EN_SHIFT                               5U
#define DSITX__MCTL_MAIN_DATA_CTL__VID_EN_WIDTH                               1U
#define DSITX__MCTL_MAIN_DATA_CTL__VID_EN_WOCLR                               0U
#define DSITX__MCTL_MAIN_DATA_CTL__VID_EN_WOSET                               0U
#define DSITX__MCTL_MAIN_DATA_CTL__TVG_SEL_MASK                      0x00000040U
#define DSITX__MCTL_MAIN_DATA_CTL__TVG_SEL_SHIFT                              6U
#define DSITX__MCTL_MAIN_DATA_CTL__TVG_SEL_WIDTH                              1U
#define DSITX__MCTL_MAIN_DATA_CTL__TVG_SEL_WOCLR                              0U
#define DSITX__MCTL_MAIN_DATA_CTL__TVG_SEL_WOSET                              0U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_1_MASK                       0x00000080U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_1_SHIFT                               7U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_1_WIDTH                               1U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_1_WOCLR                               0U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_1_WOSET                               0U
#define DSITX__MCTL_MAIN_DATA_CTL__IF1_TE_EN_MASK                    0x00000100U
#define DSITX__MCTL_MAIN_DATA_CTL__IF1_TE_EN_SHIFT                            8U
#define DSITX__MCTL_MAIN_DATA_CTL__IF1_TE_EN_WIDTH                            1U
#define DSITX__MCTL_MAIN_DATA_CTL__IF1_TE_EN_WOCLR                            0U
#define DSITX__MCTL_MAIN_DATA_CTL__IF1_TE_EN_WOSET                            0U
#define DSITX__MCTL_MAIN_DATA_CTL__IF3_TE_EN_MASK                    0x00000200U
#define DSITX__MCTL_MAIN_DATA_CTL__IF3_TE_EN_SHIFT                            9U
#define DSITX__MCTL_MAIN_DATA_CTL__IF3_TE_EN_WIDTH                            1U
#define DSITX__MCTL_MAIN_DATA_CTL__IF3_TE_EN_WOCLR                            0U
#define DSITX__MCTL_MAIN_DATA_CTL__IF3_TE_EN_WOSET                            0U
#define DSITX__MCTL_MAIN_DATA_CTL__SPLIT_PANEL_MODE_MASK             0x00000400U
#define DSITX__MCTL_MAIN_DATA_CTL__SPLIT_PANEL_MODE_SHIFT                    10U
#define DSITX__MCTL_MAIN_DATA_CTL__SPLIT_PANEL_MODE_WIDTH                     1U
#define DSITX__MCTL_MAIN_DATA_CTL__SPLIT_PANEL_MODE_WOCLR                     0U
#define DSITX__MCTL_MAIN_DATA_CTL__SPLIT_PANEL_MODE_WOSET                     0U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_2_MASK                       0x00000800U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_2_SHIFT                              11U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_2_WIDTH                               1U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_2_WOCLR                               0U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_2_WOSET                               0U
#define DSITX__MCTL_MAIN_DATA_CTL__REG_TE_EN_MASK                    0x00001000U
#define DSITX__MCTL_MAIN_DATA_CTL__REG_TE_EN_SHIFT                           12U
#define DSITX__MCTL_MAIN_DATA_CTL__REG_TE_EN_WIDTH                            1U
#define DSITX__MCTL_MAIN_DATA_CTL__REG_TE_EN_WOCLR                            0U
#define DSITX__MCTL_MAIN_DATA_CTL__REG_TE_EN_WOSET                            0U
#define DSITX__MCTL_MAIN_DATA_CTL__READ_EN_MASK                      0x00002000U
#define DSITX__MCTL_MAIN_DATA_CTL__READ_EN_SHIFT                             13U
#define DSITX__MCTL_MAIN_DATA_CTL__READ_EN_WIDTH                              1U
#define DSITX__MCTL_MAIN_DATA_CTL__READ_EN_WOCLR                              0U
#define DSITX__MCTL_MAIN_DATA_CTL__READ_EN_WOSET                              0U
#define DSITX__MCTL_MAIN_DATA_CTL__BTA_EN_MASK                       0x00004000U
#define DSITX__MCTL_MAIN_DATA_CTL__BTA_EN_SHIFT                              14U
#define DSITX__MCTL_MAIN_DATA_CTL__BTA_EN_WIDTH                               1U
#define DSITX__MCTL_MAIN_DATA_CTL__BTA_EN_WOCLR                               0U
#define DSITX__MCTL_MAIN_DATA_CTL__BTA_EN_WOSET                               0U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_GEN_ECC_MASK                 0x00008000U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_GEN_ECC_SHIFT                        15U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_GEN_ECC_WIDTH                         1U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_GEN_ECC_WOCLR                         0U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_GEN_ECC_WOSET                         0U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_GEN_CHECKSUM_MASK            0x00010000U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_GEN_CHECKSUM_SHIFT                   16U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_GEN_CHECKSUM_WIDTH                    1U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_GEN_CHECKSUM_WOCLR                    0U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_GEN_CHECKSUM_WOSET                    0U
#define DSITX__MCTL_MAIN_DATA_CTL__HOST_EOT_GEN_MASK                 0x00020000U
#define DSITX__MCTL_MAIN_DATA_CTL__HOST_EOT_GEN_SHIFT                        17U
#define DSITX__MCTL_MAIN_DATA_CTL__HOST_EOT_GEN_WIDTH                         1U
#define DSITX__MCTL_MAIN_DATA_CTL__HOST_EOT_GEN_WOCLR                         0U
#define DSITX__MCTL_MAIN_DATA_CTL__HOST_EOT_GEN_WOSET                         0U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_EOT_GEN_MASK                 0x00040000U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_EOT_GEN_SHIFT                        18U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_EOT_GEN_WIDTH                         1U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_EOT_GEN_WOCLR                         0U
#define DSITX__MCTL_MAIN_DATA_CTL__DISP_EOT_GEN_WOSET                         0U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_3_MASK                       0x00F80000U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_3_SHIFT                              19U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_3_WIDTH                               5U
#define DSITX__MCTL_MAIN_DATA_CTL__TE_HW_POLLING_EN_MASK             0x01000000U
#define DSITX__MCTL_MAIN_DATA_CTL__TE_HW_POLLING_EN_SHIFT                    24U
#define DSITX__MCTL_MAIN_DATA_CTL__TE_HW_POLLING_EN_WIDTH                     1U
#define DSITX__MCTL_MAIN_DATA_CTL__TE_HW_POLLING_EN_WOCLR                     0U
#define DSITX__MCTL_MAIN_DATA_CTL__TE_HW_POLLING_EN_WOSET                     0U
#define DSITX__MCTL_MAIN_DATA_CTL__TE_MIPI_POLLING_EN_MASK           0x02000000U
#define DSITX__MCTL_MAIN_DATA_CTL__TE_MIPI_POLLING_EN_SHIFT                  25U
#define DSITX__MCTL_MAIN_DATA_CTL__TE_MIPI_POLLING_EN_WIDTH                   1U
#define DSITX__MCTL_MAIN_DATA_CTL__TE_MIPI_POLLING_EN_WOCLR                   0U
#define DSITX__MCTL_MAIN_DATA_CTL__TE_MIPI_POLLING_EN_WOSET                   0U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_4_MASK                       0xFC000000U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_4_SHIFT                              26U
#define DSITX__MCTL_MAIN_DATA_CTL__RSVD_4_WIDTH                               6U

#define DSITX__MCTL_MAIN_PHY_CTL_READ_MASK                           0xFFFFFFFFU
#define DSITX__MCTL_MAIN_PHY_CTL_WRITE_MASK                          0xFFFFFFFFU
#define DSITX__MCTL_MAIN_PHY_CTL__LANE2_EN_MASK                      0x00000001U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE2_EN_SHIFT                              0U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE2_EN_WIDTH                              1U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE2_EN_WOCLR                              0U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE2_EN_WOSET                              0U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE3_EN_MASK                      0x00000002U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE3_EN_SHIFT                              1U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE3_EN_WIDTH                              1U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE3_EN_WOCLR                              0U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE3_EN_WOSET                              0U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE4_EN_MASK                      0x00000004U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE4_EN_SHIFT                              2U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE4_EN_WIDTH                              1U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE4_EN_WOCLR                              0U
#define DSITX__MCTL_MAIN_PHY_CTL__LANE4_EN_WOSET                              0U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_0_MASK                        0x00000008U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_0_SHIFT                                3U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_0_WIDTH                                1U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_0_WOCLR                                0U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_0_WOSET                                0U
#define DSITX__MCTL_MAIN_PHY_CTL__CLK_CONTINUOUS_MASK                0x00000010U
#define DSITX__MCTL_MAIN_PHY_CTL__CLK_CONTINUOUS_SHIFT                        4U
#define DSITX__MCTL_MAIN_PHY_CTL__CLK_CONTINUOUS_WIDTH                        1U
#define DSITX__MCTL_MAIN_PHY_CTL__CLK_CONTINUOUS_WOCLR                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__CLK_CONTINUOUS_WOSET                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__CLK_ULPM_EN_MASK                   0x00000020U
#define DSITX__MCTL_MAIN_PHY_CTL__CLK_ULPM_EN_SHIFT                           5U
#define DSITX__MCTL_MAIN_PHY_CTL__CLK_ULPM_EN_WIDTH                           1U
#define DSITX__MCTL_MAIN_PHY_CTL__CLK_ULPM_EN_WOCLR                           0U
#define DSITX__MCTL_MAIN_PHY_CTL__CLK_ULPM_EN_WOSET                           0U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT1_ULPM_EN_MASK                  0x00000040U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT1_ULPM_EN_SHIFT                          6U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT1_ULPM_EN_WIDTH                          1U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT1_ULPM_EN_WOCLR                          0U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT1_ULPM_EN_WOSET                          0U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT2_ULPM_EN_MASK                  0x00000080U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT2_ULPM_EN_SHIFT                          7U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT2_ULPM_EN_WIDTH                          1U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT2_ULPM_EN_WOCLR                          0U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT2_ULPM_EN_WOSET                          0U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT3_ULPM_EN_MASK                  0x00000100U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT3_ULPM_EN_SHIFT                          8U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT3_ULPM_EN_WIDTH                          1U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT3_ULPM_EN_WOCLR                          0U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT3_ULPM_EN_WOSET                          0U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT4_ULPM_EN_MASK                  0x00000200U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT4_ULPM_EN_SHIFT                          9U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT4_ULPM_EN_WIDTH                          1U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT4_ULPM_EN_WOCLR                          0U
#define DSITX__MCTL_MAIN_PHY_CTL__DAT4_ULPM_EN_WOSET                          0U
#define DSITX__MCTL_MAIN_PHY_CTL__WAIT_BURST_TIME_MASK               0x00003C00U
#define DSITX__MCTL_MAIN_PHY_CTL__WAIT_BURST_TIME_SHIFT                      10U
#define DSITX__MCTL_MAIN_PHY_CTL__WAIT_BURST_TIME_WIDTH                       4U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_1_MASK                        0x0000C000U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_1_SHIFT                               14U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_1_WIDTH                                2U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_CLK_MASK                 0x00010000U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_CLK_SHIFT                        16U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_CLK_WIDTH                         1U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_CLK_WOCLR                         0U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_CLK_WOSET                         0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_CLK_MASK                 0x00020000U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_CLK_SHIFT                        17U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_CLK_WIDTH                         1U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_CLK_WOCLR                         0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_CLK_WOSET                         0U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT1_MASK                0x00040000U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT1_SHIFT                       18U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT1_WIDTH                        1U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT1_WOCLR                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT1_WOSET                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT1_MASK                0x00080000U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT1_SHIFT                       19U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT1_WIDTH                        1U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT1_WOCLR                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT1_WOSET                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT2_MASK                0x00100000U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT2_SHIFT                       20U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT2_WIDTH                        1U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT2_WOCLR                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT2_WOSET                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT2_MASK                0x00200000U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT2_SHIFT                       21U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT2_WIDTH                        1U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT2_WOCLR                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT2_WOSET                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT3_MASK                0x00400000U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT3_SHIFT                       22U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT3_WIDTH                        1U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT3_WOCLR                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT3_WOSET                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT3_MASK                0x00800000U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT3_SHIFT                       23U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT3_WIDTH                        1U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT3_WOCLR                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT3_WOSET                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT4_MASK                0x01000000U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT4_SHIFT                       24U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT4_WIDTH                        1U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT4_WOCLR                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__SWAP_PINS_DAT4_WOSET                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT4_MASK                0x02000000U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT4_SHIFT                       25U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT4_WIDTH                        1U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT4_WOCLR                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_INVERT_DAT4_WOSET                        0U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_2_MASK                        0x0C000000U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_2_SHIFT                               26U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_2_WIDTH                                2U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_EN_MASK                 0x10000000U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_EN_SHIFT                        28U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_EN_WIDTH                         1U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_EN_WOCLR                         0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_EN_WOSET                         0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_FORCE_EN_MASK           0x20000000U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_FORCE_EN_SHIFT                  29U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_FORCE_EN_WIDTH                   1U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_FORCE_EN_WOCLR                   0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_FORCE_EN_WOSET                   0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_TIMEOUT_EN_MASK         0x40000000U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_TIMEOUT_EN_SHIFT                30U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_TIMEOUT_EN_WIDTH                 1U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_TIMEOUT_EN_WOCLR                 0U
#define DSITX__MCTL_MAIN_PHY_CTL__HS_SKEWCAL_TIMEOUT_EN_WOSET                 0U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_3_MASK                        0x80000000U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_3_SHIFT                               31U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_3_WIDTH                                1U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_3_WOCLR                                0U
#define DSITX__MCTL_MAIN_PHY_CTL__RSVD_3_WOSET                                0U

#define DSITX__MCTL_MAIN_EN_READ_MASK                                0xFFFFFFFFU
#define DSITX__MCTL_MAIN_EN_WRITE_MASK                               0xFFFFFFFFU
#define DSITX__MCTL_MAIN_EN__PLL_START_MASK                          0x00000001U
#define DSITX__MCTL_MAIN_EN__PLL_START_SHIFT                                  0U
#define DSITX__MCTL_MAIN_EN__PLL_START_WIDTH                                  1U
#define DSITX__MCTL_MAIN_EN__PLL_START_WOCLR                                  0U
#define DSITX__MCTL_MAIN_EN__PLL_START_WOSET                                  0U
#define DSITX__MCTL_MAIN_EN__RSVD_0_MASK                             0x00000006U
#define DSITX__MCTL_MAIN_EN__RSVD_0_SHIFT                                     1U
#define DSITX__MCTL_MAIN_EN__RSVD_0_WIDTH                                     2U
#define DSITX__MCTL_MAIN_EN__CKLANE_EN_MASK                          0x00000008U
#define DSITX__MCTL_MAIN_EN__CKLANE_EN_SHIFT                                  3U
#define DSITX__MCTL_MAIN_EN__CKLANE_EN_WIDTH                                  1U
#define DSITX__MCTL_MAIN_EN__CKLANE_EN_WOCLR                                  0U
#define DSITX__MCTL_MAIN_EN__CKLANE_EN_WOSET                                  0U
#define DSITX__MCTL_MAIN_EN__DAT1_EN_MASK                            0x00000010U
#define DSITX__MCTL_MAIN_EN__DAT1_EN_SHIFT                                    4U
#define DSITX__MCTL_MAIN_EN__DAT1_EN_WIDTH                                    1U
#define DSITX__MCTL_MAIN_EN__DAT1_EN_WOCLR                                    0U
#define DSITX__MCTL_MAIN_EN__DAT1_EN_WOSET                                    0U
#define DSITX__MCTL_MAIN_EN__DAT2_EN_MASK                            0x00000020U
#define DSITX__MCTL_MAIN_EN__DAT2_EN_SHIFT                                    5U
#define DSITX__MCTL_MAIN_EN__DAT2_EN_WIDTH                                    1U
#define DSITX__MCTL_MAIN_EN__DAT2_EN_WOCLR                                    0U
#define DSITX__MCTL_MAIN_EN__DAT2_EN_WOSET                                    0U
#define DSITX__MCTL_MAIN_EN__DAT3_EN_MASK                            0x00000040U
#define DSITX__MCTL_MAIN_EN__DAT3_EN_SHIFT                                    6U
#define DSITX__MCTL_MAIN_EN__DAT3_EN_WIDTH                                    1U
#define DSITX__MCTL_MAIN_EN__DAT3_EN_WOCLR                                    0U
#define DSITX__MCTL_MAIN_EN__DAT3_EN_WOSET                                    0U
#define DSITX__MCTL_MAIN_EN__DAT4_EN_MASK                            0x00000080U
#define DSITX__MCTL_MAIN_EN__DAT4_EN_SHIFT                                    7U
#define DSITX__MCTL_MAIN_EN__DAT4_EN_WIDTH                                    1U
#define DSITX__MCTL_MAIN_EN__DAT4_EN_WOCLR                                    0U
#define DSITX__MCTL_MAIN_EN__DAT4_EN_WOSET                                    0U
#define DSITX__MCTL_MAIN_EN__CLKLANE_ULPM_REQ_MASK                   0x00000100U
#define DSITX__MCTL_MAIN_EN__CLKLANE_ULPM_REQ_SHIFT                           8U
#define DSITX__MCTL_MAIN_EN__CLKLANE_ULPM_REQ_WIDTH                           1U
#define DSITX__MCTL_MAIN_EN__CLKLANE_ULPM_REQ_WOCLR                           0U
#define DSITX__MCTL_MAIN_EN__CLKLANE_ULPM_REQ_WOSET                           0U
#define DSITX__MCTL_MAIN_EN__DAT1_ULPM_REQ_MASK                      0x00000200U
#define DSITX__MCTL_MAIN_EN__DAT1_ULPM_REQ_SHIFT                              9U
#define DSITX__MCTL_MAIN_EN__DAT1_ULPM_REQ_WIDTH                              1U
#define DSITX__MCTL_MAIN_EN__DAT1_ULPM_REQ_WOCLR                              0U
#define DSITX__MCTL_MAIN_EN__DAT1_ULPM_REQ_WOSET                              0U
#define DSITX__MCTL_MAIN_EN__DAT2_ULPM_REQ_MASK                      0x00000400U
#define DSITX__MCTL_MAIN_EN__DAT2_ULPM_REQ_SHIFT                             10U
#define DSITX__MCTL_MAIN_EN__DAT2_ULPM_REQ_WIDTH                              1U
#define DSITX__MCTL_MAIN_EN__DAT2_ULPM_REQ_WOCLR                              0U
#define DSITX__MCTL_MAIN_EN__DAT2_ULPM_REQ_WOSET                              0U
#define DSITX__MCTL_MAIN_EN__DAT3_ULPM_REQ_MASK                      0x00000800U
#define DSITX__MCTL_MAIN_EN__DAT3_ULPM_REQ_SHIFT                             11U
#define DSITX__MCTL_MAIN_EN__DAT3_ULPM_REQ_WIDTH                              1U
#define DSITX__MCTL_MAIN_EN__DAT3_ULPM_REQ_WOCLR                              0U
#define DSITX__MCTL_MAIN_EN__DAT3_ULPM_REQ_WOSET                              0U
#define DSITX__MCTL_MAIN_EN__DAT4_ULPM_REQ_MASK                      0x00001000U
#define DSITX__MCTL_MAIN_EN__DAT4_ULPM_REQ_SHIFT                             12U
#define DSITX__MCTL_MAIN_EN__DAT4_ULPM_REQ_WIDTH                              1U
#define DSITX__MCTL_MAIN_EN__DAT4_ULPM_REQ_WOCLR                              0U
#define DSITX__MCTL_MAIN_EN__DAT4_ULPM_REQ_WOSET                              0U
#define DSITX__MCTL_MAIN_EN__IF1_EN_MASK                             0x00002000U
#define DSITX__MCTL_MAIN_EN__IF1_EN_SHIFT                                    13U
#define DSITX__MCTL_MAIN_EN__IF1_EN_WIDTH                                     1U
#define DSITX__MCTL_MAIN_EN__IF1_EN_WOCLR                                     0U
#define DSITX__MCTL_MAIN_EN__IF1_EN_WOSET                                     0U
#define DSITX__MCTL_MAIN_EN__IF2_EN_MASK                             0x00004000U
#define DSITX__MCTL_MAIN_EN__IF2_EN_SHIFT                                    14U
#define DSITX__MCTL_MAIN_EN__IF2_EN_WIDTH                                     1U
#define DSITX__MCTL_MAIN_EN__IF2_EN_WOCLR                                     0U
#define DSITX__MCTL_MAIN_EN__IF2_EN_WOSET                                     0U
#define DSITX__MCTL_MAIN_EN__IF3_EN_MASK                             0x00008000U
#define DSITX__MCTL_MAIN_EN__IF3_EN_SHIFT                                    15U
#define DSITX__MCTL_MAIN_EN__IF3_EN_WIDTH                                     1U
#define DSITX__MCTL_MAIN_EN__IF3_EN_WOCLR                                     0U
#define DSITX__MCTL_MAIN_EN__IF3_EN_WOSET                                     0U
#define DSITX__MCTL_MAIN_EN__CLK_FORCE_STOP_MASK                     0x00010000U
#define DSITX__MCTL_MAIN_EN__CLK_FORCE_STOP_SHIFT                            16U
#define DSITX__MCTL_MAIN_EN__CLK_FORCE_STOP_WIDTH                             1U
#define DSITX__MCTL_MAIN_EN__CLK_FORCE_STOP_WOCLR                             0U
#define DSITX__MCTL_MAIN_EN__CLK_FORCE_STOP_WOSET                             0U
#define DSITX__MCTL_MAIN_EN__FORCE_STOP_MODE_MASK                    0x00020000U
#define DSITX__MCTL_MAIN_EN__FORCE_STOP_MODE_SHIFT                           17U
#define DSITX__MCTL_MAIN_EN__FORCE_STOP_MODE_WIDTH                            1U
#define DSITX__MCTL_MAIN_EN__FORCE_STOP_MODE_WOCLR                            0U
#define DSITX__MCTL_MAIN_EN__FORCE_STOP_MODE_WOSET                            0U
#define DSITX__MCTL_MAIN_EN__RSVD_1_MASK                             0xFFFC0000U
#define DSITX__MCTL_MAIN_EN__RSVD_1_SHIFT                                    18U
#define DSITX__MCTL_MAIN_EN__RSVD_1_WIDTH                                    14U

#define DSITX__MCTL_DPHY_CFG0_READ_MASK                              0xFFFFFFFFU
#define DSITX__MCTL_DPHY_CFG0_WRITE_MASK                             0xFFFFFFFFU
#define DSITX__MCTL_DPHY_CFG0__DPHY_CMN_PSO_MASK                     0x00000001U
#define DSITX__MCTL_DPHY_CFG0__DPHY_CMN_PSO_SHIFT                             0U
#define DSITX__MCTL_DPHY_CFG0__DPHY_CMN_PSO_WIDTH                             1U
#define DSITX__MCTL_DPHY_CFG0__DPHY_CMN_PSO_WOCLR                             0U
#define DSITX__MCTL_DPHY_CFG0__DPHY_CMN_PSO_WOSET                             0U
#define DSITX__MCTL_DPHY_CFG0__DPHY_PLL_PSO_MASK                     0x00000002U
#define DSITX__MCTL_DPHY_CFG0__DPHY_PLL_PSO_SHIFT                             1U
#define DSITX__MCTL_DPHY_CFG0__DPHY_PLL_PSO_WIDTH                             1U
#define DSITX__MCTL_DPHY_CFG0__DPHY_PLL_PSO_WOCLR                             0U
#define DSITX__MCTL_DPHY_CFG0__DPHY_PLL_PSO_WOSET                             0U
#define DSITX__MCTL_DPHY_CFG0__RSVD_0_MASK                           0x0000000CU
#define DSITX__MCTL_DPHY_CFG0__RSVD_0_SHIFT                                   2U
#define DSITX__MCTL_DPHY_CFG0__RSVD_0_WIDTH                                   2U
#define DSITX__MCTL_DPHY_CFG0__DPHY_D_PDN_MASK                       0x000000F0U
#define DSITX__MCTL_DPHY_CFG0__DPHY_D_PDN_SHIFT                               4U
#define DSITX__MCTL_DPHY_CFG0__DPHY_D_PDN_WIDTH                               4U
#define DSITX__MCTL_DPHY_CFG0__DPHY_C_PDN_MASK                       0x00000100U
#define DSITX__MCTL_DPHY_CFG0__DPHY_C_PDN_SHIFT                               8U
#define DSITX__MCTL_DPHY_CFG0__DPHY_C_PDN_WIDTH                               1U
#define DSITX__MCTL_DPHY_CFG0__DPHY_C_PDN_WOCLR                               0U
#define DSITX__MCTL_DPHY_CFG0__DPHY_C_PDN_WOSET                               0U
#define DSITX__MCTL_DPHY_CFG0__DPHY_CMN_PDN_MASK                     0x00000200U
#define DSITX__MCTL_DPHY_CFG0__DPHY_CMN_PDN_SHIFT                             9U
#define DSITX__MCTL_DPHY_CFG0__DPHY_CMN_PDN_WIDTH                             1U
#define DSITX__MCTL_DPHY_CFG0__DPHY_CMN_PDN_WOCLR                             0U
#define DSITX__MCTL_DPHY_CFG0__DPHY_CMN_PDN_WOSET                             0U
#define DSITX__MCTL_DPHY_CFG0__DPHY_PLL_PDN_MASK                     0x00000400U
#define DSITX__MCTL_DPHY_CFG0__DPHY_PLL_PDN_SHIFT                            10U
#define DSITX__MCTL_DPHY_CFG0__DPHY_PLL_PDN_WIDTH                             1U
#define DSITX__MCTL_DPHY_CFG0__DPHY_PLL_PDN_WOCLR                             0U
#define DSITX__MCTL_DPHY_CFG0__DPHY_PLL_PDN_WOSET                             0U
#define DSITX__MCTL_DPHY_CFG0__RSVD_1_MASK                           0x0000F800U
#define DSITX__MCTL_DPHY_CFG0__RSVD_1_SHIFT                                  11U
#define DSITX__MCTL_DPHY_CFG0__RSVD_1_WIDTH                                   5U
#define DSITX__MCTL_DPHY_CFG0__DPHY_D_RSTB_MASK                      0x000F0000U
#define DSITX__MCTL_DPHY_CFG0__DPHY_D_RSTB_SHIFT                             16U
#define DSITX__MCTL_DPHY_CFG0__DPHY_D_RSTB_WIDTH                              4U
#define DSITX__MCTL_DPHY_CFG0__DPHY_C_RSTB_MASK                      0x00100000U
#define DSITX__MCTL_DPHY_CFG0__DPHY_C_RSTB_SHIFT                             20U
#define DSITX__MCTL_DPHY_CFG0__DPHY_C_RSTB_WIDTH                              1U
#define DSITX__MCTL_DPHY_CFG0__DPHY_C_RSTB_WOCLR                              0U
#define DSITX__MCTL_DPHY_CFG0__DPHY_C_RSTB_WOSET                              0U
#define DSITX__MCTL_DPHY_CFG0__RSVD_2_MASK                           0xFFE00000U
#define DSITX__MCTL_DPHY_CFG0__RSVD_2_SHIFT                                  21U
#define DSITX__MCTL_DPHY_CFG0__RSVD_2_WIDTH                                  11U

#define DSITX__MCTL_DPHY_TIMEOUT1_READ_MASK                          0xFFFFFFFFU
#define DSITX__MCTL_DPHY_TIMEOUT1_WRITE_MASK                         0xFFFFFFFFU
#define DSITX__MCTL_DPHY_TIMEOUT1__CLK_DIV_MASK                      0x0000000FU
#define DSITX__MCTL_DPHY_TIMEOUT1__CLK_DIV_SHIFT                              0U
#define DSITX__MCTL_DPHY_TIMEOUT1__CLK_DIV_WIDTH                              4U
#define DSITX__MCTL_DPHY_TIMEOUT1__HSTX_TO_VAL_MASK                  0x003FFFF0U
#define DSITX__MCTL_DPHY_TIMEOUT1__HSTX_TO_VAL_SHIFT                          4U
#define DSITX__MCTL_DPHY_TIMEOUT1__HSTX_TO_VAL_WIDTH                         18U
#define DSITX__MCTL_DPHY_TIMEOUT1__RSVD_0_MASK                       0xFFC00000U
#define DSITX__MCTL_DPHY_TIMEOUT1__RSVD_0_SHIFT                              22U
#define DSITX__MCTL_DPHY_TIMEOUT1__RSVD_0_WIDTH                              10U

#define DSITX__MCTL_DPHY_TIMEOUT2_READ_MASK                          0xFFFFFFFFU
#define DSITX__MCTL_DPHY_TIMEOUT2_WRITE_MASK                         0xFFFFFFFFU
#define DSITX__MCTL_DPHY_TIMEOUT2__LPRX_TO_VAL_MASK                  0x0003FFFFU
#define DSITX__MCTL_DPHY_TIMEOUT2__LPRX_TO_VAL_SHIFT                          0U
#define DSITX__MCTL_DPHY_TIMEOUT2__LPRX_TO_VAL_WIDTH                         18U
#define DSITX__MCTL_DPHY_TIMEOUT2__RSVD_0_MASK                       0xFFFC0000U
#define DSITX__MCTL_DPHY_TIMEOUT2__RSVD_0_SHIFT                              18U
#define DSITX__MCTL_DPHY_TIMEOUT2__RSVD_0_WIDTH                              14U

#define DSITX__MCTL_ULPOUT_TIME_READ_MASK                            0xFFFFFFFFU
#define DSITX__MCTL_ULPOUT_TIME_WRITE_MASK                           0xFFFFFFFFU
#define DSITX__MCTL_ULPOUT_TIME__CKLANE_ULPOUT_TIME_MASK             0x000001FFU
#define DSITX__MCTL_ULPOUT_TIME__CKLANE_ULPOUT_TIME_SHIFT                     0U
#define DSITX__MCTL_ULPOUT_TIME__CKLANE_ULPOUT_TIME_WIDTH                     9U
#define DSITX__MCTL_ULPOUT_TIME__DATA_ULPOUT_TIME_MASK               0x0003FE00U
#define DSITX__MCTL_ULPOUT_TIME__DATA_ULPOUT_TIME_SHIFT                       9U
#define DSITX__MCTL_ULPOUT_TIME__DATA_ULPOUT_TIME_WIDTH                       9U
#define DSITX__MCTL_ULPOUT_TIME__RSVD_0_MASK                         0xFFFC0000U
#define DSITX__MCTL_ULPOUT_TIME__RSVD_0_SHIFT                                18U
#define DSITX__MCTL_ULPOUT_TIME__RSVD_0_WIDTH                                14U

#define DSITX__MCTL_3DVIDEO_CTL_READ_MASK                            0xFFFFFFFFU
#define DSITX__MCTL_3DVIDEO_CTL_WRITE_MASK                           0xFFFFFFFFU
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3DMODE_MASK               0x00000003U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3DMODE_SHIFT                       0U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3DMODE_WIDTH                       2U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3DFORMAT_MASK             0x0000000CU
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3DFORMAT_SHIFT                     2U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3DFORMAT_WIDTH                     2U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_SECOND_EN_MASK         0x00000010U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_SECOND_EN_SHIFT                 4U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_SECOND_EN_WIDTH                 1U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_SECOND_EN_WOCLR                 0U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_SECOND_EN_WOSET                 0U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_LR_MASK                0x00000020U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_LR_SHIFT                        5U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_LR_WIDTH                        1U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_LR_WOCLR                        0U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_LR_WOSET                        0U
#define DSITX__MCTL_3DVIDEO_CTL__RSVD_0_MASK                         0x00000040U
#define DSITX__MCTL_3DVIDEO_CTL__RSVD_0_SHIFT                                 6U
#define DSITX__MCTL_3DVIDEO_CTL__RSVD_0_WIDTH                                 1U
#define DSITX__MCTL_3DVIDEO_CTL__RSVD_0_WOCLR                                 0U
#define DSITX__MCTL_3DVIDEO_CTL__RSVD_0_WOSET                                 0U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_EN_MASK                0x00000080U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_EN_SHIFT                        7U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_EN_WIDTH                        1U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_EN_WOCLR                        0U
#define DSITX__MCTL_3DVIDEO_CTL__VID_VSYNC_3D_EN_WOSET                        0U
#define DSITX__MCTL_3DVIDEO_CTL__RSVD_1_MASK                         0xFFFFFF00U
#define DSITX__MCTL_3DVIDEO_CTL__RSVD_1_SHIFT                                 8U
#define DSITX__MCTL_3DVIDEO_CTL__RSVD_1_WIDTH                                24U

#define DSITX__MCTL_MAIN_STS_READ_MASK                               0xFFFFFFFFU
#define DSITX__MCTL_MAIN_STS_WRITE_MASK                              0xFFFFFFFFU
#define DSITX__MCTL_MAIN_STS__PLL_LCK_MASK                           0x00000001U
#define DSITX__MCTL_MAIN_STS__PLL_LCK_SHIFT                                   0U
#define DSITX__MCTL_MAIN_STS__PLL_LCK_WIDTH                                   1U
#define DSITX__MCTL_MAIN_STS__PLL_LCK_WOCLR                                   0U
#define DSITX__MCTL_MAIN_STS__PLL_LCK_WOSET                                   0U
#define DSITX__MCTL_MAIN_STS__CLKLANE_READY_MASK                     0x00000002U
#define DSITX__MCTL_MAIN_STS__CLKLANE_READY_SHIFT                             1U
#define DSITX__MCTL_MAIN_STS__CLKLANE_READY_WIDTH                             1U
#define DSITX__MCTL_MAIN_STS__CLKLANE_READY_WOCLR                             0U
#define DSITX__MCTL_MAIN_STS__CLKLANE_READY_WOSET                             0U
#define DSITX__MCTL_MAIN_STS__DAT1_READY_MASK                        0x00000004U
#define DSITX__MCTL_MAIN_STS__DAT1_READY_SHIFT                                2U
#define DSITX__MCTL_MAIN_STS__DAT1_READY_WIDTH                                1U
#define DSITX__MCTL_MAIN_STS__DAT1_READY_WOCLR                                0U
#define DSITX__MCTL_MAIN_STS__DAT1_READY_WOSET                                0U
#define DSITX__MCTL_MAIN_STS__DAT2_READY_MASK                        0x00000008U
#define DSITX__MCTL_MAIN_STS__DAT2_READY_SHIFT                                3U
#define DSITX__MCTL_MAIN_STS__DAT2_READY_WIDTH                                1U
#define DSITX__MCTL_MAIN_STS__DAT2_READY_WOCLR                                0U
#define DSITX__MCTL_MAIN_STS__DAT2_READY_WOSET                                0U
#define DSITX__MCTL_MAIN_STS__DAT3_READY_MASK                        0x00000010U
#define DSITX__MCTL_MAIN_STS__DAT3_READY_SHIFT                                4U
#define DSITX__MCTL_MAIN_STS__DAT3_READY_WIDTH                                1U
#define DSITX__MCTL_MAIN_STS__DAT3_READY_WOCLR                                0U
#define DSITX__MCTL_MAIN_STS__DAT3_READY_WOSET                                0U
#define DSITX__MCTL_MAIN_STS__DAT4_READY_MASK                        0x00000020U
#define DSITX__MCTL_MAIN_STS__DAT4_READY_SHIFT                                5U
#define DSITX__MCTL_MAIN_STS__DAT4_READY_WIDTH                                1U
#define DSITX__MCTL_MAIN_STS__DAT4_READY_WOCLR                                0U
#define DSITX__MCTL_MAIN_STS__DAT4_READY_WOSET                                0U
#define DSITX__MCTL_MAIN_STS__HSTX_TO_ERR_MASK                       0x00000040U
#define DSITX__MCTL_MAIN_STS__HSTX_TO_ERR_SHIFT                               6U
#define DSITX__MCTL_MAIN_STS__HSTX_TO_ERR_WIDTH                               1U
#define DSITX__MCTL_MAIN_STS__HSTX_TO_ERR_WOCLR                               0U
#define DSITX__MCTL_MAIN_STS__HSTX_TO_ERR_WOSET                               0U
#define DSITX__MCTL_MAIN_STS__LPRX_TO_ERR_MASK                       0x00000080U
#define DSITX__MCTL_MAIN_STS__LPRX_TO_ERR_SHIFT                               7U
#define DSITX__MCTL_MAIN_STS__LPRX_TO_ERR_WIDTH                               1U
#define DSITX__MCTL_MAIN_STS__LPRX_TO_ERR_WOCLR                               0U
#define DSITX__MCTL_MAIN_STS__LPRX_TO_ERR_WOSET                               0U
#define DSITX__MCTL_MAIN_STS__IF1_UNTERM_PCK_MASK                    0x00000100U
#define DSITX__MCTL_MAIN_STS__IF1_UNTERM_PCK_SHIFT                            8U
#define DSITX__MCTL_MAIN_STS__IF1_UNTERM_PCK_WIDTH                            1U
#define DSITX__MCTL_MAIN_STS__IF1_UNTERM_PCK_WOCLR                            0U
#define DSITX__MCTL_MAIN_STS__IF1_UNTERM_PCK_WOSET                            0U
#define DSITX__MCTL_MAIN_STS__IF2_UNTERM_PCK_MASK                    0x00000200U
#define DSITX__MCTL_MAIN_STS__IF2_UNTERM_PCK_SHIFT                            9U
#define DSITX__MCTL_MAIN_STS__IF2_UNTERM_PCK_WIDTH                            1U
#define DSITX__MCTL_MAIN_STS__IF2_UNTERM_PCK_WOCLR                            0U
#define DSITX__MCTL_MAIN_STS__IF2_UNTERM_PCK_WOSET                            0U
#define DSITX__MCTL_MAIN_STS__IF3_UNTERM_PCK_MASK                    0x00000400U
#define DSITX__MCTL_MAIN_STS__IF3_UNTERM_PCK_SHIFT                           10U
#define DSITX__MCTL_MAIN_STS__IF3_UNTERM_PCK_WIDTH                            1U
#define DSITX__MCTL_MAIN_STS__IF3_UNTERM_PCK_WOCLR                            0U
#define DSITX__MCTL_MAIN_STS__IF3_UNTERM_PCK_WOSET                            0U
#define DSITX__MCTL_MAIN_STS__HS_SKEWCAL_DONE_MASK                   0x00000800U
#define DSITX__MCTL_MAIN_STS__HS_SKEWCAL_DONE_SHIFT                          11U
#define DSITX__MCTL_MAIN_STS__HS_SKEWCAL_DONE_WIDTH                           1U
#define DSITX__MCTL_MAIN_STS__HS_SKEWCAL_DONE_WOCLR                           0U
#define DSITX__MCTL_MAIN_STS__HS_SKEWCAL_DONE_WOSET                           0U
#define DSITX__MCTL_MAIN_STS__RSVD_0_MASK                            0xFFFFF000U
#define DSITX__MCTL_MAIN_STS__RSVD_0_SHIFT                                   12U
#define DSITX__MCTL_MAIN_STS__RSVD_0_WIDTH                                   20U

#define DSITX__MCTL_DPHY_ERR_READ_MASK                               0xFFFFFFFFU
#define DSITX__MCTL_DPHY_ERR_WRITE_MASK                              0xFFFFFFFFU
#define DSITX__MCTL_DPHY_ERR__RSVD_0_MASK                            0x0000003FU
#define DSITX__MCTL_DPHY_ERR__RSVD_0_SHIFT                                    0U
#define DSITX__MCTL_DPHY_ERR__RSVD_0_WIDTH                                    6U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_1_MASK                         0x00000040U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_1_SHIFT                                 6U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_1_WIDTH                                 1U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_1_WOCLR                                 0U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_1_WOSET                                 0U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_2_MASK                         0x00000080U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_2_SHIFT                                 7U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_2_WIDTH                                 1U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_2_WOCLR                                 0U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_2_WOSET                                 0U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_3_MASK                         0x00000100U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_3_SHIFT                                 8U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_3_WIDTH                                 1U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_3_WOCLR                                 0U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_3_WOSET                                 0U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_4_MASK                         0x00000200U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_4_SHIFT                                 9U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_4_WIDTH                                 1U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_4_WOCLR                                 0U
#define DSITX__MCTL_DPHY_ERR__ERR_ESC_4_WOSET                                 0U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_1_MASK                     0x00000400U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_1_SHIFT                            10U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_1_WIDTH                             1U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_1_WOCLR                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_1_WOSET                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_2_MASK                     0x00000800U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_2_SHIFT                            11U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_2_WIDTH                             1U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_2_WOCLR                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_2_WOSET                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_3_MASK                     0x00001000U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_3_SHIFT                            12U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_3_WIDTH                             1U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_3_WOCLR                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_3_WOSET                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_4_MASK                     0x00002000U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_4_SHIFT                            13U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_4_WIDTH                             1U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_4_WOCLR                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_SYNCESC_4_WOSET                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_1_MASK                     0x00004000U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_1_SHIFT                            14U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_1_WIDTH                             1U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_1_WOCLR                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_1_WOSET                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_2_MASK                     0x00008000U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_2_SHIFT                            15U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_2_WIDTH                             1U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_2_WOCLR                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_2_WOSET                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_3_MASK                     0x00010000U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_3_SHIFT                            16U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_3_WIDTH                             1U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_3_WOCLR                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_3_WOSET                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_4_MASK                     0x00020000U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_4_SHIFT                            17U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_4_WIDTH                             1U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_4_WOCLR                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONTROL_4_WOSET                             0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_1_MASK                    0x00040000U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_1_SHIFT                           18U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_1_WIDTH                            1U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_1_WOCLR                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_1_WOSET                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_2_MASK                    0x00080000U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_2_SHIFT                           19U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_2_WIDTH                            1U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_2_WOCLR                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_2_WOSET                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_3_MASK                    0x00100000U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_3_SHIFT                           20U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_3_WIDTH                            1U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_3_WOCLR                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_3_WOSET                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_4_MASK                    0x00200000U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_4_SHIFT                           21U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_4_WIDTH                            1U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_4_WOCLR                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP0_4_WOSET                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_1_MASK                    0x00400000U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_1_SHIFT                           22U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_1_WIDTH                            1U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_1_WOCLR                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_1_WOSET                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_2_MASK                    0x00800000U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_2_SHIFT                           23U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_2_WIDTH                            1U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_2_WOCLR                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_2_WOSET                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_3_MASK                    0x01000000U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_3_SHIFT                           24U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_3_WIDTH                            1U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_3_WOCLR                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_3_WOSET                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_4_MASK                    0x02000000U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_4_SHIFT                           25U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_4_WIDTH                            1U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_4_WOCLR                            0U
#define DSITX__MCTL_DPHY_ERR__ERR_CONT_LP1_4_WOSET                            0U
#define DSITX__MCTL_DPHY_ERR__RSVD_1_MASK                            0xFC000000U
#define DSITX__MCTL_DPHY_ERR__RSVD_1_SHIFT                                   26U
#define DSITX__MCTL_DPHY_ERR__RSVD_1_WIDTH                                    6U

#define DSITX__MCTL_LANE_STS_READ_MASK                               0xFFFFFFFFU
#define DSITX__MCTL_LANE_STS_WRITE_MASK                              0xFFFFFFFFU
#define DSITX__MCTL_LANE_STS__CLKLANE_STATE_MASK                     0x00000003U
#define DSITX__MCTL_LANE_STS__CLKLANE_STATE_SHIFT                             0U
#define DSITX__MCTL_LANE_STS__CLKLANE_STATE_WIDTH                             2U
#define DSITX__MCTL_LANE_STS__DATLANE1_STATE_MASK                    0x0000001CU
#define DSITX__MCTL_LANE_STS__DATLANE1_STATE_SHIFT                            2U
#define DSITX__MCTL_LANE_STS__DATLANE1_STATE_WIDTH                            3U
#define DSITX__MCTL_LANE_STS__DATLANE2_STATE_MASK                    0x00000060U
#define DSITX__MCTL_LANE_STS__DATLANE2_STATE_SHIFT                            5U
#define DSITX__MCTL_LANE_STS__DATLANE2_STATE_WIDTH                            2U
#define DSITX__MCTL_LANE_STS__DATLANE3_STATE_MASK                    0x00000180U
#define DSITX__MCTL_LANE_STS__DATLANE3_STATE_SHIFT                            7U
#define DSITX__MCTL_LANE_STS__DATLANE3_STATE_WIDTH                            2U
#define DSITX__MCTL_LANE_STS__DATLANE4_STATE_MASK                    0x00000600U
#define DSITX__MCTL_LANE_STS__DATLANE4_STATE_SHIFT                            9U
#define DSITX__MCTL_LANE_STS__DATLANE4_STATE_WIDTH                            2U
#define DSITX__MCTL_LANE_STS__RSVD_0_MASK                            0x00000800U
#define DSITX__MCTL_LANE_STS__RSVD_0_SHIFT                                   11U
#define DSITX__MCTL_LANE_STS__RSVD_0_WIDTH                                    1U
#define DSITX__MCTL_LANE_STS__RSVD_0_WOCLR                                    0U
#define DSITX__MCTL_LANE_STS__RSVD_0_WOSET                                    0U
#define DSITX__MCTL_LANE_STS__PPI_D_RX_ULPS_ESC_MASK                 0x0000F000U
#define DSITX__MCTL_LANE_STS__PPI_D_RX_ULPS_ESC_SHIFT                        12U
#define DSITX__MCTL_LANE_STS__PPI_D_RX_ULPS_ESC_WIDTH                         4U
#define DSITX__MCTL_LANE_STS__RSVD_1_MASK                            0x00010000U
#define DSITX__MCTL_LANE_STS__RSVD_1_SHIFT                                   16U
#define DSITX__MCTL_LANE_STS__RSVD_1_WIDTH                                    1U
#define DSITX__MCTL_LANE_STS__RSVD_1_WOCLR                                    0U
#define DSITX__MCTL_LANE_STS__RSVD_1_WOSET                                    0U
#define DSITX__MCTL_LANE_STS__DPHY_PLL_LOCK_MASK                     0x00020000U
#define DSITX__MCTL_LANE_STS__DPHY_PLL_LOCK_SHIFT                            17U
#define DSITX__MCTL_LANE_STS__DPHY_PLL_LOCK_WIDTH                             1U
#define DSITX__MCTL_LANE_STS__DPHY_PLL_LOCK_WOCLR                             0U
#define DSITX__MCTL_LANE_STS__DPHY_PLL_LOCK_WOSET                             0U
#define DSITX__MCTL_LANE_STS__PPI_C_TX_READY_HS_MASK                 0x00040000U
#define DSITX__MCTL_LANE_STS__PPI_C_TX_READY_HS_SHIFT                        18U
#define DSITX__MCTL_LANE_STS__PPI_C_TX_READY_HS_WIDTH                         1U
#define DSITX__MCTL_LANE_STS__PPI_C_TX_READY_HS_WOCLR                         0U
#define DSITX__MCTL_LANE_STS__PPI_C_TX_READY_HS_WOSET                         0U
#define DSITX__MCTL_LANE_STS__RSVD_2_MASK                            0xFFF80000U
#define DSITX__MCTL_LANE_STS__RSVD_2_SHIFT                                   19U
#define DSITX__MCTL_LANE_STS__RSVD_2_WIDTH                                   13U

#define DSITX__DSC_MODE_CTL_READ_MASK                                0xFFFFFFFFU
#define DSITX__DSC_MODE_CTL_WRITE_MASK                               0xFFFFFFFFU
#define DSITX__DSC_MODE_CTL__DSC_MODE_EN_MASK                        0x00000001U
#define DSITX__DSC_MODE_CTL__DSC_MODE_EN_SHIFT                                0U
#define DSITX__DSC_MODE_CTL__DSC_MODE_EN_WIDTH                                1U
#define DSITX__DSC_MODE_CTL__DSC_MODE_EN_WOCLR                                0U
#define DSITX__DSC_MODE_CTL__DSC_MODE_EN_WOSET                                0U
#define DSITX__DSC_MODE_CTL__RSVD_0_MASK                             0xFFFFFFFEU
#define DSITX__DSC_MODE_CTL__RSVD_0_SHIFT                                     1U
#define DSITX__DSC_MODE_CTL__RSVD_0_WIDTH                                    31U

#define DSITX__DSC_CMD_SEND_READ_MASK                                0xFFFFFFFCU
#define DSITX__DSC_CMD_SEND_WRITE_MASK                               0xFFFFFFFCU
#define DSITX__DSC_CMD_SEND__DSC_EXECUTE_QUEUE_MASK                  0x00000001U
#define DSITX__DSC_CMD_SEND__DSC_EXECUTE_QUEUE_SHIFT                          0U
#define DSITX__DSC_CMD_SEND__DSC_EXECUTE_QUEUE_WIDTH                          1U
#define DSITX__DSC_CMD_SEND__DSC_EXECUTE_QUEUE_WOCLR                          0U
#define DSITX__DSC_CMD_SEND__DSC_EXECUTE_QUEUE_WOSET                          0U
#define DSITX__DSC_CMD_SEND__DSC_SEND_PPS_MASK                       0x00000002U
#define DSITX__DSC_CMD_SEND__DSC_SEND_PPS_SHIFT                               1U
#define DSITX__DSC_CMD_SEND__DSC_SEND_PPS_WIDTH                               1U
#define DSITX__DSC_CMD_SEND__DSC_SEND_PPS_WOCLR                               0U
#define DSITX__DSC_CMD_SEND__DSC_SEND_PPS_WOSET                               0U
#define DSITX__DSC_CMD_SEND__RSVD_0_MASK                             0xFFFFFFFCU
#define DSITX__DSC_CMD_SEND__RSVD_0_SHIFT                                     2U
#define DSITX__DSC_CMD_SEND__RSVD_0_WIDTH                                    30U

#define DSITX__DSC_PPS_WRDAT_READ_MASK                               0xFFFFFFFFU
#define DSITX__DSC_PPS_WRDAT_WRITE_MASK                              0xFFFFFFFFU
#define DSITX__DSC_PPS_WRDAT__PPS_WRDAT0_MASK                        0x000000FFU
#define DSITX__DSC_PPS_WRDAT__PPS_WRDAT0_SHIFT                                0U
#define DSITX__DSC_PPS_WRDAT__PPS_WRDAT0_WIDTH                                8U
#define DSITX__DSC_PPS_WRDAT__PPS_WRDAT1_MASK                        0x0000FF00U
#define DSITX__DSC_PPS_WRDAT__PPS_WRDAT1_SHIFT                                8U
#define DSITX__DSC_PPS_WRDAT__PPS_WRDAT1_WIDTH                                8U
#define DSITX__DSC_PPS_WRDAT__PPS_WRDAT2_MASK                        0x00FF0000U
#define DSITX__DSC_PPS_WRDAT__PPS_WRDAT2_SHIFT                               16U
#define DSITX__DSC_PPS_WRDAT__PPS_WRDAT2_WIDTH                                8U
#define DSITX__DSC_PPS_WRDAT__PPS_WRDAT3_MASK                        0xFF000000U
#define DSITX__DSC_PPS_WRDAT__PPS_WRDAT3_SHIFT                               24U
#define DSITX__DSC_PPS_WRDAT__PPS_WRDAT3_WIDTH                                8U

#define DSITX__DSC_MODE_STS_READ_MASK                                0xFFFFFFFFU
#define DSITX__DSC_MODE_STS_WRITE_MASK                               0xFFFFFFFFU
#define DSITX__DSC_MODE_STS__DSC_EXEC_DONE_MASK                      0x00000001U
#define DSITX__DSC_MODE_STS__DSC_EXEC_DONE_SHIFT                              0U
#define DSITX__DSC_MODE_STS__DSC_EXEC_DONE_WIDTH                              1U
#define DSITX__DSC_MODE_STS__DSC_EXEC_DONE_WOCLR                              0U
#define DSITX__DSC_MODE_STS__DSC_EXEC_DONE_WOSET                              0U
#define DSITX__DSC_MODE_STS__DSC_PPS_DONE_MASK                       0x00000002U
#define DSITX__DSC_MODE_STS__DSC_PPS_DONE_SHIFT                               1U
#define DSITX__DSC_MODE_STS__DSC_PPS_DONE_WIDTH                               1U
#define DSITX__DSC_MODE_STS__DSC_PPS_DONE_WOCLR                               0U
#define DSITX__DSC_MODE_STS__DSC_PPS_DONE_WOSET                               0U
#define DSITX__DSC_MODE_STS__RSVD_0_MASK                             0xFFFFFFFCU
#define DSITX__DSC_MODE_STS__RSVD_0_SHIFT                                     2U
#define DSITX__DSC_MODE_STS__RSVD_0_WIDTH                                    30U

#define DSITX__MCTL_DPHY_SKEWCAL_TIMEOUT_READ_MASK                   0xFFFFFFFFU
#define DSITX__MCTL_DPHY_SKEWCAL_TIMEOUT_WRITE_MASK                  0xFFFFFFFFU
#define DSITX__MCTL_DPHY_SKEWCAL_TIMEOUT__SKEWCAL_TO_VAL_MASK        0xFFFFFFFFU
#define DSITX__MCTL_DPHY_SKEWCAL_TIMEOUT__SKEWCAL_TO_VAL_SHIFT                0U
#define DSITX__MCTL_DPHY_SKEWCAL_TIMEOUT__SKEWCAL_TO_VAL_WIDTH               32U

#define DSITX__CMD_MODE_CTL_READ_MASK                                0xFFFFFFFFU
#define DSITX__CMD_MODE_CTL_WRITE_MASK                               0xFFFFFFFFU
#define DSITX__CMD_MODE_CTL__IF1_ID_MASK                             0x00000003U
#define DSITX__CMD_MODE_CTL__IF1_ID_SHIFT                                     0U
#define DSITX__CMD_MODE_CTL__IF1_ID_WIDTH                                     2U
#define DSITX__CMD_MODE_CTL__IF3_ID_MASK                             0x0000000CU
#define DSITX__CMD_MODE_CTL__IF3_ID_SHIFT                                     2U
#define DSITX__CMD_MODE_CTL__IF3_ID_WIDTH                                     2U
#define DSITX__CMD_MODE_CTL__RSVD_0_MASK                             0x000001F0U
#define DSITX__CMD_MODE_CTL__RSVD_0_SHIFT                                     4U
#define DSITX__CMD_MODE_CTL__RSVD_0_WIDTH                                     5U
#define DSITX__CMD_MODE_CTL__IF1_LP_EN_MASK                          0x00000200U
#define DSITX__CMD_MODE_CTL__IF1_LP_EN_SHIFT                                  9U
#define DSITX__CMD_MODE_CTL__IF1_LP_EN_WIDTH                                  1U
#define DSITX__CMD_MODE_CTL__IF1_LP_EN_WOCLR                                  0U
#define DSITX__CMD_MODE_CTL__IF1_LP_EN_WOSET                                  0U
#define DSITX__CMD_MODE_CTL__IF3_LP_EN_MASK                          0x00000400U
#define DSITX__CMD_MODE_CTL__IF3_LP_EN_SHIFT                                 10U
#define DSITX__CMD_MODE_CTL__IF3_LP_EN_WIDTH                                  1U
#define DSITX__CMD_MODE_CTL__IF3_LP_EN_WOCLR                                  0U
#define DSITX__CMD_MODE_CTL__IF3_LP_EN_WOSET                                  0U
#define DSITX__CMD_MODE_CTL__RSVD_1_MASK                             0xFFFFF800U
#define DSITX__CMD_MODE_CTL__RSVD_1_SHIFT                                    11U
#define DSITX__CMD_MODE_CTL__RSVD_1_WIDTH                                    21U

#define DSITX__CMD_MODE_CTL2_READ_MASK                               0xFFFFFFFFU
#define DSITX__CMD_MODE_CTL2_WRITE_MASK                              0xFFFFFFFFU
#define DSITX__CMD_MODE_CTL2__ARB_MODE_MASK                          0x00000001U
#define DSITX__CMD_MODE_CTL2__ARB_MODE_SHIFT                                  0U
#define DSITX__CMD_MODE_CTL2__ARB_MODE_WIDTH                                  1U
#define DSITX__CMD_MODE_CTL2__ARB_MODE_WOCLR                                  0U
#define DSITX__CMD_MODE_CTL2__ARB_MODE_WOSET                                  0U
#define DSITX__CMD_MODE_CTL2__ARB_PRI_MASK                           0x00000006U
#define DSITX__CMD_MODE_CTL2__ARB_PRI_SHIFT                                   1U
#define DSITX__CMD_MODE_CTL2__ARB_PRI_WIDTH                                   2U
#define DSITX__CMD_MODE_CTL2__FIL_VALUE_MASK                         0x000007F8U
#define DSITX__CMD_MODE_CTL2__FIL_VALUE_SHIFT                                 3U
#define DSITX__CMD_MODE_CTL2__FIL_VALUE_WIDTH                                 8U
#define DSITX__CMD_MODE_CTL2__TE_TIMEOUT_MASK                        0x007FF800U
#define DSITX__CMD_MODE_CTL2__TE_TIMEOUT_SHIFT                               11U
#define DSITX__CMD_MODE_CTL2__TE_TIMEOUT_WIDTH                               12U
#define DSITX__CMD_MODE_CTL2__RSVD_0_MASK                            0xFF800000U
#define DSITX__CMD_MODE_CTL2__RSVD_0_SHIFT                                   23U
#define DSITX__CMD_MODE_CTL2__RSVD_0_WIDTH                                    9U

#define DSITX__CMD_MODE_STS_READ_MASK                                0xFFFFFFFFU
#define DSITX__CMD_MODE_STS_WRITE_MASK                               0xFFFFFFFFU
#define DSITX__CMD_MODE_STS__CSM_RUNNING_MASK                        0x00000001U
#define DSITX__CMD_MODE_STS__CSM_RUNNING_SHIFT                                0U
#define DSITX__CMD_MODE_STS__CSM_RUNNING_WIDTH                                1U
#define DSITX__CMD_MODE_STS__CSM_RUNNING_WOCLR                                0U
#define DSITX__CMD_MODE_STS__CSM_RUNNING_WOSET                                0U
#define DSITX__CMD_MODE_STS__ERR_NO_TE_MASK                          0x00000002U
#define DSITX__CMD_MODE_STS__ERR_NO_TE_SHIFT                                  1U
#define DSITX__CMD_MODE_STS__ERR_NO_TE_WIDTH                                  1U
#define DSITX__CMD_MODE_STS__ERR_NO_TE_WOCLR                                  0U
#define DSITX__CMD_MODE_STS__ERR_NO_TE_WOSET                                  0U
#define DSITX__CMD_MODE_STS__ERR_TE_MISS_MASK                        0x00000004U
#define DSITX__CMD_MODE_STS__ERR_TE_MISS_SHIFT                                2U
#define DSITX__CMD_MODE_STS__ERR_TE_MISS_WIDTH                                1U
#define DSITX__CMD_MODE_STS__ERR_TE_MISS_WOCLR                                0U
#define DSITX__CMD_MODE_STS__ERR_TE_MISS_WOSET                                0U
#define DSITX__CMD_MODE_STS__ERR_UNWANTED_RD_MASK                    0x00000008U
#define DSITX__CMD_MODE_STS__ERR_UNWANTED_RD_SHIFT                            3U
#define DSITX__CMD_MODE_STS__ERR_UNWANTED_RD_WIDTH                            1U
#define DSITX__CMD_MODE_STS__ERR_UNWANTED_RD_WOCLR                            0U
#define DSITX__CMD_MODE_STS__ERR_UNWANTED_RD_WOSET                            0U
#define DSITX__CMD_MODE_STS__ERR_IF1_UNDERRUN_MASK                   0x00000010U
#define DSITX__CMD_MODE_STS__ERR_IF1_UNDERRUN_SHIFT                           4U
#define DSITX__CMD_MODE_STS__ERR_IF1_UNDERRUN_WIDTH                           1U
#define DSITX__CMD_MODE_STS__ERR_IF1_UNDERRUN_WOCLR                           0U
#define DSITX__CMD_MODE_STS__ERR_IF1_UNDERRUN_WOSET                           0U
#define DSITX__CMD_MODE_STS__RSVD_0_MASK                             0xFFFFFFE0U
#define DSITX__CMD_MODE_STS__RSVD_0_SHIFT                                     5U
#define DSITX__CMD_MODE_STS__RSVD_0_WIDTH                                    27U

#define DSITX__DIRECT_CMD_SEND__DIRECT_CMD_SEND_MASK                 0xFFFFFFFFU
#define DSITX__DIRECT_CMD_SEND__DIRECT_CMD_SEND_SHIFT                         0U
#define DSITX__DIRECT_CMD_SEND__DIRECT_CMD_SEND_WIDTH                        32U

#define DSITX__DIRECT_CMD_MAIN_SETTINGS_READ_MASK                    0xFFFFFFFFU
#define DSITX__DIRECT_CMD_MAIN_SETTINGS_WRITE_MASK                   0xFFFFFFFFU
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_NAT_MASK                0x00000007U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_NAT_SHIFT                        0U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_NAT_WIDTH                        3U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_LONGNOTSHORT_MASK       0x00000008U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_LONGNOTSHORT_SHIFT               3U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_LONGNOTSHORT_WIDTH               1U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_LONGNOTSHORT_WOCLR               0U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_LONGNOTSHORT_WOSET               0U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__RSVD_0_MASK                 0x000000F0U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__RSVD_0_SHIFT                         4U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__RSVD_0_WIDTH                         4U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_HEAD_MASK               0x00003F00U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_HEAD_SHIFT                       8U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_HEAD_WIDTH                       6U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_ID_MASK                 0x0000C000U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_ID_SHIFT                        14U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_ID_WIDTH                         2U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_SIZE_MASK               0x00FF0000U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_SIZE_SHIFT                      16U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_SIZE_WIDTH                       8U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_LP_EN_MASK              0x01000000U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_LP_EN_SHIFT                     24U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_LP_EN_WIDTH                      1U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_LP_EN_WOCLR                      0U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__CMD_LP_EN_WOSET                      0U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__TRIGGER_VAL_MASK            0x1E000000U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__TRIGGER_VAL_SHIFT                   25U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__TRIGGER_VAL_WIDTH                    4U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__RSVD_1_MASK                 0xE0000000U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__RSVD_1_SHIFT                        29U
#define DSITX__DIRECT_CMD_MAIN_SETTINGS__RSVD_1_WIDTH                         3U

#define DSITX__DIRECT_CMD_STS_READ_MASK                              0xFFFFFFFFU
#define DSITX__DIRECT_CMD_STS_WRITE_MASK                             0xFFFFFFFFU
#define DSITX__DIRECT_CMD_STS__CMD_TRANSMISSION_MASK                 0x00000001U
#define DSITX__DIRECT_CMD_STS__CMD_TRANSMISSION_SHIFT                         0U
#define DSITX__DIRECT_CMD_STS__CMD_TRANSMISSION_WIDTH                         1U
#define DSITX__DIRECT_CMD_STS__CMD_TRANSMISSION_WOCLR                         0U
#define DSITX__DIRECT_CMD_STS__CMD_TRANSMISSION_WOSET                         0U
#define DSITX__DIRECT_CMD_STS__WRITE_COMPLETED_MASK                  0x00000002U
#define DSITX__DIRECT_CMD_STS__WRITE_COMPLETED_SHIFT                          1U
#define DSITX__DIRECT_CMD_STS__WRITE_COMPLETED_WIDTH                          1U
#define DSITX__DIRECT_CMD_STS__WRITE_COMPLETED_WOCLR                          0U
#define DSITX__DIRECT_CMD_STS__WRITE_COMPLETED_WOSET                          0U
#define DSITX__DIRECT_CMD_STS__TRIGGER_COMPLETED_MASK                0x00000004U
#define DSITX__DIRECT_CMD_STS__TRIGGER_COMPLETED_SHIFT                        2U
#define DSITX__DIRECT_CMD_STS__TRIGGER_COMPLETED_WIDTH                        1U
#define DSITX__DIRECT_CMD_STS__TRIGGER_COMPLETED_WOCLR                        0U
#define DSITX__DIRECT_CMD_STS__TRIGGER_COMPLETED_WOSET                        0U
#define DSITX__DIRECT_CMD_STS__READ_COMPLETED_MASK                   0x00000008U
#define DSITX__DIRECT_CMD_STS__READ_COMPLETED_SHIFT                           3U
#define DSITX__DIRECT_CMD_STS__READ_COMPLETED_WIDTH                           1U
#define DSITX__DIRECT_CMD_STS__READ_COMPLETED_WOCLR                           0U
#define DSITX__DIRECT_CMD_STS__READ_COMPLETED_WOSET                           0U
#define DSITX__DIRECT_CMD_STS__ACK_RECEIVED_MASK                     0x00000010U
#define DSITX__DIRECT_CMD_STS__ACK_RECEIVED_SHIFT                             4U
#define DSITX__DIRECT_CMD_STS__ACK_RECEIVED_WIDTH                             1U
#define DSITX__DIRECT_CMD_STS__ACK_RECEIVED_WOCLR                             0U
#define DSITX__DIRECT_CMD_STS__ACK_RECEIVED_WOSET                             0U
#define DSITX__DIRECT_CMD_STS__ACK_WITH_ERR_RECEIVED_MASK            0x00000020U
#define DSITX__DIRECT_CMD_STS__ACK_WITH_ERR_RECEIVED_SHIFT                    5U
#define DSITX__DIRECT_CMD_STS__ACK_WITH_ERR_RECEIVED_WIDTH                    1U
#define DSITX__DIRECT_CMD_STS__ACK_WITH_ERR_RECEIVED_WOCLR                    0U
#define DSITX__DIRECT_CMD_STS__ACK_WITH_ERR_RECEIVED_WOSET                    0U
#define DSITX__DIRECT_CMD_STS__TRIGGER_RECEIVED_MASK                 0x00000040U
#define DSITX__DIRECT_CMD_STS__TRIGGER_RECEIVED_SHIFT                         6U
#define DSITX__DIRECT_CMD_STS__TRIGGER_RECEIVED_WIDTH                         1U
#define DSITX__DIRECT_CMD_STS__TRIGGER_RECEIVED_WOCLR                         0U
#define DSITX__DIRECT_CMD_STS__TRIGGER_RECEIVED_WOSET                         0U
#define DSITX__DIRECT_CMD_STS__TE_RECEIVED_MASK                      0x00000080U
#define DSITX__DIRECT_CMD_STS__TE_RECEIVED_SHIFT                              7U
#define DSITX__DIRECT_CMD_STS__TE_RECEIVED_WIDTH                              1U
#define DSITX__DIRECT_CMD_STS__TE_RECEIVED_WOCLR                              0U
#define DSITX__DIRECT_CMD_STS__TE_RECEIVED_WOSET                              0U
#define DSITX__DIRECT_CMD_STS__BTA_COMPLETED_MASK                    0x00000100U
#define DSITX__DIRECT_CMD_STS__BTA_COMPLETED_SHIFT                            8U
#define DSITX__DIRECT_CMD_STS__BTA_COMPLETED_WIDTH                            1U
#define DSITX__DIRECT_CMD_STS__BTA_COMPLETED_WOCLR                            0U
#define DSITX__DIRECT_CMD_STS__BTA_COMPLETED_WOSET                            0U
#define DSITX__DIRECT_CMD_STS__BTA_FINISHED_MASK                     0x00000200U
#define DSITX__DIRECT_CMD_STS__BTA_FINISHED_SHIFT                             9U
#define DSITX__DIRECT_CMD_STS__BTA_FINISHED_WIDTH                             1U
#define DSITX__DIRECT_CMD_STS__BTA_FINISHED_WOCLR                             0U
#define DSITX__DIRECT_CMD_STS__BTA_FINISHED_WOSET                             0U
#define DSITX__DIRECT_CMD_STS__READ_COMPLETED_WITH_ERR_MASK          0x00000400U
#define DSITX__DIRECT_CMD_STS__READ_COMPLETED_WITH_ERR_SHIFT                 10U
#define DSITX__DIRECT_CMD_STS__READ_COMPLETED_WITH_ERR_WIDTH                  1U
#define DSITX__DIRECT_CMD_STS__READ_COMPLETED_WITH_ERR_WOCLR                  0U
#define DSITX__DIRECT_CMD_STS__READ_COMPLETED_WITH_ERR_WOSET                  0U
#define DSITX__DIRECT_CMD_STS__TRIGGER_VAL_MASK                      0x00007800U
#define DSITX__DIRECT_CMD_STS__TRIGGER_VAL_SHIFT                             11U
#define DSITX__DIRECT_CMD_STS__TRIGGER_VAL_WIDTH                              4U
#define DSITX__DIRECT_CMD_STS__RSVD_0_MASK                           0x00008000U
#define DSITX__DIRECT_CMD_STS__RSVD_0_SHIFT                                  15U
#define DSITX__DIRECT_CMD_STS__RSVD_0_WIDTH                                   1U
#define DSITX__DIRECT_CMD_STS__RSVD_0_WOCLR                                   0U
#define DSITX__DIRECT_CMD_STS__RSVD_0_WOSET                                   0U
#define DSITX__DIRECT_CMD_STS__ACK_VAL_MASK                          0xFFFF0000U
#define DSITX__DIRECT_CMD_STS__ACK_VAL_SHIFT                                 16U
#define DSITX__DIRECT_CMD_STS__ACK_VAL_WIDTH                                 16U

#define DSITX__DIRECT_CMD_RD_INIT__STOP_READ_OPERATION_MASK          0xFFFFFFFFU
#define DSITX__DIRECT_CMD_RD_INIT__STOP_READ_OPERATION_SHIFT                  0U
#define DSITX__DIRECT_CMD_RD_INIT__STOP_READ_OPERATION_WIDTH                 32U

#define DSITX__DIRECT_CMD_WRDAT_READ_MASK                            0xFFFFFFFFU
#define DSITX__DIRECT_CMD_WRDAT_WRITE_MASK                           0xFFFFFFFFU
#define DSITX__DIRECT_CMD_WRDAT__WRDAT0_MASK                         0x000000FFU
#define DSITX__DIRECT_CMD_WRDAT__WRDAT0_SHIFT                                 0U
#define DSITX__DIRECT_CMD_WRDAT__WRDAT0_WIDTH                                 8U
#define DSITX__DIRECT_CMD_WRDAT__WRDAT1_MASK                         0x0000FF00U
#define DSITX__DIRECT_CMD_WRDAT__WRDAT1_SHIFT                                 8U
#define DSITX__DIRECT_CMD_WRDAT__WRDAT1_WIDTH                                 8U
#define DSITX__DIRECT_CMD_WRDAT__WRDAT2_MASK                         0x00FF0000U
#define DSITX__DIRECT_CMD_WRDAT__WRDAT2_SHIFT                                16U
#define DSITX__DIRECT_CMD_WRDAT__WRDAT2_WIDTH                                 8U
#define DSITX__DIRECT_CMD_WRDAT__WRDAT3_MASK                         0xFF000000U
#define DSITX__DIRECT_CMD_WRDAT__WRDAT3_SHIFT                                24U
#define DSITX__DIRECT_CMD_WRDAT__WRDAT3_WIDTH                                 8U

#define DSITX__DIRECT_CMD_FIFO_RST__CMD_FIFO_RST_MASK                0xFFFFFFFFU
#define DSITX__DIRECT_CMD_FIFO_RST__CMD_FIFO_RST_SHIFT                        0U
#define DSITX__DIRECT_CMD_FIFO_RST__CMD_FIFO_RST_WIDTH                       32U

#define DSITX__DIRECT_CMD_RDDAT_READ_MASK                            0xFFFFFFFFU
#define DSITX__DIRECT_CMD_RDDAT_WRITE_MASK                           0xFFFFFFFFU
#define DSITX__DIRECT_CMD_RDDAT__RDDAT0_MASK                         0x000000FFU
#define DSITX__DIRECT_CMD_RDDAT__RDDAT0_SHIFT                                 0U
#define DSITX__DIRECT_CMD_RDDAT__RDDAT0_WIDTH                                 8U
#define DSITX__DIRECT_CMD_RDDAT__RDDAT1_MASK                         0x0000FF00U
#define DSITX__DIRECT_CMD_RDDAT__RDDAT1_SHIFT                                 8U
#define DSITX__DIRECT_CMD_RDDAT__RDDAT1_WIDTH                                 8U
#define DSITX__DIRECT_CMD_RDDAT__RDDAT2_MASK                         0x00FF0000U
#define DSITX__DIRECT_CMD_RDDAT__RDDAT2_SHIFT                                16U
#define DSITX__DIRECT_CMD_RDDAT__RDDAT2_WIDTH                                 8U
#define DSITX__DIRECT_CMD_RDDAT__RDDAT3_MASK                         0xFF000000U
#define DSITX__DIRECT_CMD_RDDAT__RDDAT3_SHIFT                                24U
#define DSITX__DIRECT_CMD_RDDAT__RDDAT3_WIDTH                                 8U

#define DSITX__DIRECT_CMD_RD_PROPERTY_READ_MASK                      0xFFFFFFFFU
#define DSITX__DIRECT_CMD_RD_PROPERTY_WRITE_MASK                     0xFFFFFFFFU
#define DSITX__DIRECT_CMD_RD_PROPERTY__RD_SIZE_MASK                  0x0000FFFFU
#define DSITX__DIRECT_CMD_RD_PROPERTY__RD_SIZE_SHIFT                          0U
#define DSITX__DIRECT_CMD_RD_PROPERTY__RD_SIZE_WIDTH                         16U
#define DSITX__DIRECT_CMD_RD_PROPERTY__RD_ID_MASK                    0x00030000U
#define DSITX__DIRECT_CMD_RD_PROPERTY__RD_ID_SHIFT                           16U
#define DSITX__DIRECT_CMD_RD_PROPERTY__RD_ID_WIDTH                            2U
#define DSITX__DIRECT_CMD_RD_PROPERTY__RD_DCSNOTGENERIC_MASK         0x00040000U
#define DSITX__DIRECT_CMD_RD_PROPERTY__RD_DCSNOTGENERIC_SHIFT                18U
#define DSITX__DIRECT_CMD_RD_PROPERTY__RD_DCSNOTGENERIC_WIDTH                 1U
#define DSITX__DIRECT_CMD_RD_PROPERTY__RD_DCSNOTGENERIC_WOCLR                 0U
#define DSITX__DIRECT_CMD_RD_PROPERTY__RD_DCSNOTGENERIC_WOSET                 0U
#define DSITX__DIRECT_CMD_RD_PROPERTY__RSVD_0_MASK                   0xFFF80000U
#define DSITX__DIRECT_CMD_RD_PROPERTY__RSVD_0_SHIFT                          19U
#define DSITX__DIRECT_CMD_RD_PROPERTY__RSVD_0_WIDTH                          13U

#define DSITX__DIRECT_CMD_RD_STS_READ_MASK                           0xFFFFFFFFU
#define DSITX__DIRECT_CMD_RD_STS_WRITE_MASK                          0xFFFFFFFFU
#define DSITX__DIRECT_CMD_RD_STS__ERR_FIXED_MASK                     0x00000001U
#define DSITX__DIRECT_CMD_RD_STS__ERR_FIXED_SHIFT                             0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_FIXED_WIDTH                             1U
#define DSITX__DIRECT_CMD_RD_STS__ERR_FIXED_WOCLR                             0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_FIXED_WOSET                             0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_UNCORRECTABLE_MASK             0x00000002U
#define DSITX__DIRECT_CMD_RD_STS__ERR_UNCORRECTABLE_SHIFT                     1U
#define DSITX__DIRECT_CMD_RD_STS__ERR_UNCORRECTABLE_WIDTH                     1U
#define DSITX__DIRECT_CMD_RD_STS__ERR_UNCORRECTABLE_WOCLR                     0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_UNCORRECTABLE_WOSET                     0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_CHECKSUM_MASK                  0x00000004U
#define DSITX__DIRECT_CMD_RD_STS__ERR_CHECKSUM_SHIFT                          2U
#define DSITX__DIRECT_CMD_RD_STS__ERR_CHECKSUM_WIDTH                          1U
#define DSITX__DIRECT_CMD_RD_STS__ERR_CHECKSUM_WOCLR                          0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_CHECKSUM_WOSET                          0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_UNDECODABLE_MASK               0x00000008U
#define DSITX__DIRECT_CMD_RD_STS__ERR_UNDECODABLE_SHIFT                       3U
#define DSITX__DIRECT_CMD_RD_STS__ERR_UNDECODABLE_WIDTH                       1U
#define DSITX__DIRECT_CMD_RD_STS__ERR_UNDECODABLE_WOCLR                       0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_UNDECODABLE_WOSET                       0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_RECEIVE_MASK                   0x00000010U
#define DSITX__DIRECT_CMD_RD_STS__ERR_RECEIVE_SHIFT                           4U
#define DSITX__DIRECT_CMD_RD_STS__ERR_RECEIVE_WIDTH                           1U
#define DSITX__DIRECT_CMD_RD_STS__ERR_RECEIVE_WOCLR                           0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_RECEIVE_WOSET                           0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_OVERSIZE_MASK                  0x00000020U
#define DSITX__DIRECT_CMD_RD_STS__ERR_OVERSIZE_SHIFT                          5U
#define DSITX__DIRECT_CMD_RD_STS__ERR_OVERSIZE_WIDTH                          1U
#define DSITX__DIRECT_CMD_RD_STS__ERR_OVERSIZE_WOCLR                          0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_OVERSIZE_WOSET                          0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_WRONG_LENGTH_MASK              0x00000040U
#define DSITX__DIRECT_CMD_RD_STS__ERR_WRONG_LENGTH_SHIFT                      6U
#define DSITX__DIRECT_CMD_RD_STS__ERR_WRONG_LENGTH_WIDTH                      1U
#define DSITX__DIRECT_CMD_RD_STS__ERR_WRONG_LENGTH_WOCLR                      0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_WRONG_LENGTH_WOSET                      0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_MISSING_EOT_MASK               0x00000080U
#define DSITX__DIRECT_CMD_RD_STS__ERR_MISSING_EOT_SHIFT                       7U
#define DSITX__DIRECT_CMD_RD_STS__ERR_MISSING_EOT_WIDTH                       1U
#define DSITX__DIRECT_CMD_RD_STS__ERR_MISSING_EOT_WOCLR                       0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_MISSING_EOT_WOSET                       0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_EOT_WITH_ERR_MASK              0x00000100U
#define DSITX__DIRECT_CMD_RD_STS__ERR_EOT_WITH_ERR_SHIFT                      8U
#define DSITX__DIRECT_CMD_RD_STS__ERR_EOT_WITH_ERR_WIDTH                      1U
#define DSITX__DIRECT_CMD_RD_STS__ERR_EOT_WITH_ERR_WOCLR                      0U
#define DSITX__DIRECT_CMD_RD_STS__ERR_EOT_WITH_ERR_WOSET                      0U
#define DSITX__DIRECT_CMD_RD_STS__RSVD_0_MASK                        0xFFFFFE00U
#define DSITX__DIRECT_CMD_RD_STS__RSVD_0_SHIFT                                9U
#define DSITX__DIRECT_CMD_RD_STS__RSVD_0_WIDTH                               23U

#define DSITX__VID_MAIN_CTL_READ_MASK                                0xFFFFFFFFU
#define DSITX__VID_MAIN_CTL_WRITE_MASK                               0xFFFFFFFFU
#define DSITX__VID_MAIN_CTL__START_MODE_MASK                         0x00000003U
#define DSITX__VID_MAIN_CTL__START_MODE_SHIFT                                 0U
#define DSITX__VID_MAIN_CTL__START_MODE_WIDTH                                 2U
#define DSITX__VID_MAIN_CTL__STOP_MODE_MASK                          0x0000000CU
#define DSITX__VID_MAIN_CTL__STOP_MODE_SHIFT                                  2U
#define DSITX__VID_MAIN_CTL__STOP_MODE_WIDTH                                  2U
#define DSITX__VID_MAIN_CTL__VID_ID_MASK                             0x00000030U
#define DSITX__VID_MAIN_CTL__VID_ID_SHIFT                                     4U
#define DSITX__VID_MAIN_CTL__VID_ID_WIDTH                                     2U
#define DSITX__VID_MAIN_CTL__VID_ID_SDFD_MASK                        0x000000C0U
#define DSITX__VID_MAIN_CTL__VID_ID_SDFD_SHIFT                                6U
#define DSITX__VID_MAIN_CTL__VID_ID_SDFD_WIDTH                                2U
#define DSITX__VID_MAIN_CTL__HEADER_MASK                             0x00003F00U
#define DSITX__VID_MAIN_CTL__HEADER_SHIFT                                     8U
#define DSITX__VID_MAIN_CTL__HEADER_WIDTH                                     6U
#define DSITX__VID_MAIN_CTL__VID_PIXEL_MODE_MASK                     0x0003C000U
#define DSITX__VID_MAIN_CTL__VID_PIXEL_MODE_SHIFT                            14U
#define DSITX__VID_MAIN_CTL__VID_PIXEL_MODE_WIDTH                             4U
#define DSITX__VID_MAIN_CTL__BURST_MODE_MASK                         0x00040000U
#define DSITX__VID_MAIN_CTL__BURST_MODE_SHIFT                                18U
#define DSITX__VID_MAIN_CTL__BURST_MODE_WIDTH                                 1U
#define DSITX__VID_MAIN_CTL__BURST_MODE_WOCLR                                 0U
#define DSITX__VID_MAIN_CTL__BURST_MODE_WOSET                                 0U
#define DSITX__VID_MAIN_CTL__SYNC_PULSE_ACTIVE_MASK                  0x00080000U
#define DSITX__VID_MAIN_CTL__SYNC_PULSE_ACTIVE_SHIFT                         19U
#define DSITX__VID_MAIN_CTL__SYNC_PULSE_ACTIVE_WIDTH                          1U
#define DSITX__VID_MAIN_CTL__SYNC_PULSE_ACTIVE_WOCLR                          0U
#define DSITX__VID_MAIN_CTL__SYNC_PULSE_ACTIVE_WOSET                          0U
#define DSITX__VID_MAIN_CTL__SYNC_PULSE_HORIZONTAL_MASK              0x00100000U
#define DSITX__VID_MAIN_CTL__SYNC_PULSE_HORIZONTAL_SHIFT                     20U
#define DSITX__VID_MAIN_CTL__SYNC_PULSE_HORIZONTAL_WIDTH                      1U
#define DSITX__VID_MAIN_CTL__SYNC_PULSE_HORIZONTAL_WOCLR                      0U
#define DSITX__VID_MAIN_CTL__SYNC_PULSE_HORIZONTAL_WOSET                      0U
#define DSITX__VID_MAIN_CTL__REG_BLKLINE_MODE_MASK                   0x00600000U
#define DSITX__VID_MAIN_CTL__REG_BLKLINE_MODE_SHIFT                          21U
#define DSITX__VID_MAIN_CTL__REG_BLKLINE_MODE_WIDTH                           2U
#define DSITX__VID_MAIN_CTL__REG_BLKEOL_MODE_MASK                    0x01800000U
#define DSITX__VID_MAIN_CTL__REG_BLKEOL_MODE_SHIFT                           23U
#define DSITX__VID_MAIN_CTL__REG_BLKEOL_MODE_WIDTH                            2U
#define DSITX__VID_MAIN_CTL__RECOVERY_MODE_MASK                      0x06000000U
#define DSITX__VID_MAIN_CTL__RECOVERY_MODE_SHIFT                             25U
#define DSITX__VID_MAIN_CTL__RECOVERY_MODE_WIDTH                              2U
#define DSITX__VID_MAIN_CTL__VID_INTERLACED_EN_MASK                  0x08000000U
#define DSITX__VID_MAIN_CTL__VID_INTERLACED_EN_SHIFT                         27U
#define DSITX__VID_MAIN_CTL__VID_INTERLACED_EN_WIDTH                          1U
#define DSITX__VID_MAIN_CTL__VID_INTERLACED_EN_WOCLR                          0U
#define DSITX__VID_MAIN_CTL__VID_INTERLACED_EN_WOSET                          0U
#define DSITX__VID_MAIN_CTL__VID_FIELD_SW_MASK                       0x10000000U
#define DSITX__VID_MAIN_CTL__VID_FIELD_SW_SHIFT                              28U
#define DSITX__VID_MAIN_CTL__VID_FIELD_SW_WIDTH                               1U
#define DSITX__VID_MAIN_CTL__VID_FIELD_SW_WOCLR                               0U
#define DSITX__VID_MAIN_CTL__VID_FIELD_SW_WOSET                               0U
#define DSITX__VID_MAIN_CTL__RSVD_0_MASK                             0x60000000U
#define DSITX__VID_MAIN_CTL__RSVD_0_SHIFT                                    29U
#define DSITX__VID_MAIN_CTL__RSVD_0_WIDTH                                     2U
#define DSITX__VID_MAIN_CTL__VID_IGNORE_MISS_VSYNC_MASK              0x80000000U
#define DSITX__VID_MAIN_CTL__VID_IGNORE_MISS_VSYNC_SHIFT                     31U
#define DSITX__VID_MAIN_CTL__VID_IGNORE_MISS_VSYNC_WIDTH                      1U
#define DSITX__VID_MAIN_CTL__VID_IGNORE_MISS_VSYNC_WOCLR                      0U
#define DSITX__VID_MAIN_CTL__VID_IGNORE_MISS_VSYNC_WOSET                      0U

#define DSITX__VID_VSIZE1_READ_MASK                                  0xFFFFFFFFU
#define DSITX__VID_VSIZE1_WRITE_MASK                                 0xFFFFFFFFU
#define DSITX__VID_VSIZE1__VSA_LENGTH_MASK                           0x0000003FU
#define DSITX__VID_VSIZE1__VSA_LENGTH_SHIFT                                   0U
#define DSITX__VID_VSIZE1__VSA_LENGTH_WIDTH                                   6U
#define DSITX__VID_VSIZE1__VBP_LENGTH_MASK                           0x00000FC0U
#define DSITX__VID_VSIZE1__VBP_LENGTH_SHIFT                                   6U
#define DSITX__VID_VSIZE1__VBP_LENGTH_WIDTH                                   6U
#define DSITX__VID_VSIZE1__VFP_LENGTH_MASK                           0x000FF000U
#define DSITX__VID_VSIZE1__VFP_LENGTH_SHIFT                                  12U
#define DSITX__VID_VSIZE1__VFP_LENGTH_WIDTH                                   8U
#define DSITX__VID_VSIZE1__RSVD_0_MASK                               0xFFF00000U
#define DSITX__VID_VSIZE1__RSVD_0_SHIFT                                      20U
#define DSITX__VID_VSIZE1__RSVD_0_WIDTH                                      12U

#define DSITX__VID_VSIZE2_READ_MASK                                  0xFFFFFFFFU
#define DSITX__VID_VSIZE2_WRITE_MASK                                 0xFFFFFFFFU
#define DSITX__VID_VSIZE2__VACT_LENGTH_MASK                          0x00001FFFU
#define DSITX__VID_VSIZE2__VACT_LENGTH_SHIFT                                  0U
#define DSITX__VID_VSIZE2__VACT_LENGTH_WIDTH                                 13U
#define DSITX__VID_VSIZE2__RSVD_0_MASK                               0xFFFFE000U
#define DSITX__VID_VSIZE2__RSVD_0_SHIFT                                      13U
#define DSITX__VID_VSIZE2__RSVD_0_WIDTH                                      19U

#define DSITX__VID_HSIZE1_READ_MASK                                  0xFFFFFFFFU
#define DSITX__VID_HSIZE1_WRITE_MASK                                 0xFFFFFFFFU
#define DSITX__VID_HSIZE1__HSA_LENGTH_MASK                           0x000003FFU
#define DSITX__VID_HSIZE1__HSA_LENGTH_SHIFT                                   0U
#define DSITX__VID_HSIZE1__HSA_LENGTH_WIDTH                                  10U
#define DSITX__VID_HSIZE1__RSVD_0_MASK                               0x0000FC00U
#define DSITX__VID_HSIZE1__RSVD_0_SHIFT                                      10U
#define DSITX__VID_HSIZE1__RSVD_0_WIDTH                                       6U
#define DSITX__VID_HSIZE1__HBP_LENGTH_MASK                           0xFFFF0000U
#define DSITX__VID_HSIZE1__HBP_LENGTH_SHIFT                                  16U
#define DSITX__VID_HSIZE1__HBP_LENGTH_WIDTH                                  16U

#define DSITX__VID_HSIZE2_READ_MASK                                  0xFFFFFFFFU
#define DSITX__VID_HSIZE2_WRITE_MASK                                 0xFFFFFFFFU
#define DSITX__VID_HSIZE2__RGB_SIZE_MASK                             0x00007FFFU
#define DSITX__VID_HSIZE2__RGB_SIZE_SHIFT                                     0U
#define DSITX__VID_HSIZE2__RGB_SIZE_WIDTH                                    15U
#define DSITX__VID_HSIZE2__RSVD_0_MASK                               0x00008000U
#define DSITX__VID_HSIZE2__RSVD_0_SHIFT                                      15U
#define DSITX__VID_HSIZE2__RSVD_0_WIDTH                                       1U
#define DSITX__VID_HSIZE2__RSVD_0_WOCLR                                       0U
#define DSITX__VID_HSIZE2__RSVD_0_WOSET                                       0U
#define DSITX__VID_HSIZE2__HFP_LENGTH_MASK                           0x07FF0000U
#define DSITX__VID_HSIZE2__HFP_LENGTH_SHIFT                                  16U
#define DSITX__VID_HSIZE2__HFP_LENGTH_WIDTH                                  11U
#define DSITX__VID_HSIZE2__RSVD_1_MASK                               0xF8000000U
#define DSITX__VID_HSIZE2__RSVD_1_SHIFT                                      27U
#define DSITX__VID_HSIZE2__RSVD_1_WIDTH                                       5U

#define DSITX__VID_BLKSIZE1_READ_MASK                                0xFFFFFFFFU
#define DSITX__VID_BLKSIZE1_WRITE_MASK                               0xFFFFFFFFU
#define DSITX__VID_BLKSIZE1__BLKLINE_EVENT_PCK_MASK                  0x00007FFFU
#define DSITX__VID_BLKSIZE1__BLKLINE_EVENT_PCK_SHIFT                          0U
#define DSITX__VID_BLKSIZE1__BLKLINE_EVENT_PCK_WIDTH                         15U
#define DSITX__VID_BLKSIZE1__BLKEOL_PCK_MASK                         0x3FFF8000U
#define DSITX__VID_BLKSIZE1__BLKEOL_PCK_SHIFT                                15U
#define DSITX__VID_BLKSIZE1__BLKEOL_PCK_WIDTH                                15U
#define DSITX__VID_BLKSIZE1__RSVD_0_MASK                             0xC0000000U
#define DSITX__VID_BLKSIZE1__RSVD_0_SHIFT                                    30U
#define DSITX__VID_BLKSIZE1__RSVD_0_WIDTH                                     2U

#define DSITX__VID_BLKSIZE2_READ_MASK                                0xFFFFFFFFU
#define DSITX__VID_BLKSIZE2_WRITE_MASK                               0xFFFFFFFFU
#define DSITX__VID_BLKSIZE2__BLKLINE_PULSE_PCK_MASK                  0x00007FFFU
#define DSITX__VID_BLKSIZE2__BLKLINE_PULSE_PCK_SHIFT                          0U
#define DSITX__VID_BLKSIZE2__BLKLINE_PULSE_PCK_WIDTH                         15U
#define DSITX__VID_BLKSIZE2__RSVD_0_MASK                             0xFFFF8000U
#define DSITX__VID_BLKSIZE2__RSVD_0_SHIFT                                    15U
#define DSITX__VID_BLKSIZE2__RSVD_0_WIDTH                                    17U

#define DSITX__VID_PCK_TIME_READ_MASK                                0xFFFFFFFFU
#define DSITX__VID_PCK_TIME_WRITE_MASK                               0xFFFFFFFFU
#define DSITX__VID_PCK_TIME__BLKEOL_DURATION_MASK                    0x00007FFFU
#define DSITX__VID_PCK_TIME__BLKEOL_DURATION_SHIFT                            0U
#define DSITX__VID_PCK_TIME__BLKEOL_DURATION_WIDTH                           15U
#define DSITX__VID_PCK_TIME__RSVD_0_MASK                             0xFFFF8000U
#define DSITX__VID_PCK_TIME__RSVD_0_SHIFT                                    15U
#define DSITX__VID_PCK_TIME__RSVD_0_WIDTH                                    17U

#define DSITX__VID_DPHY_TIME_READ_MASK                               0xFFFFFFFFU
#define DSITX__VID_DPHY_TIME_WRITE_MASK                              0xFFFFFFFFU
#define DSITX__VID_DPHY_TIME__REG_LINE_DURATION_MASK                 0x0001FFFFU
#define DSITX__VID_DPHY_TIME__REG_LINE_DURATION_SHIFT                         0U
#define DSITX__VID_DPHY_TIME__REG_LINE_DURATION_WIDTH                        17U
#define DSITX__VID_DPHY_TIME__REG_WAKEUP_TIME_MASK                   0x0FFE0000U
#define DSITX__VID_DPHY_TIME__REG_WAKEUP_TIME_SHIFT                          17U
#define DSITX__VID_DPHY_TIME__REG_WAKEUP_TIME_WIDTH                          11U
#define DSITX__VID_DPHY_TIME__RSVD_0_MASK                            0xF0000000U
#define DSITX__VID_DPHY_TIME__RSVD_0_SHIFT                                   28U
#define DSITX__VID_DPHY_TIME__RSVD_0_WIDTH                                    4U

#define DSITX__VID_ERR_COLOR1_READ_MASK                              0xFFFFFFFFU
#define DSITX__VID_ERR_COLOR1_WRITE_MASK                             0xFFFFFFFFU
#define DSITX__VID_ERR_COLOR1__COL_RED_MASK                          0x00000FFFU
#define DSITX__VID_ERR_COLOR1__COL_RED_SHIFT                                  0U
#define DSITX__VID_ERR_COLOR1__COL_RED_WIDTH                                 12U
#define DSITX__VID_ERR_COLOR1__COL_GREEN_MASK                        0x00FFF000U
#define DSITX__VID_ERR_COLOR1__COL_GREEN_SHIFT                               12U
#define DSITX__VID_ERR_COLOR1__COL_GREEN_WIDTH                               12U
#define DSITX__VID_ERR_COLOR1__RSVD_0_MASK                           0xFF000000U
#define DSITX__VID_ERR_COLOR1__RSVD_0_SHIFT                                  24U
#define DSITX__VID_ERR_COLOR1__RSVD_0_WIDTH                                   8U

#define DSITX__VID_ERR_COLOR2_READ_MASK                              0xFFFFFFFFU
#define DSITX__VID_ERR_COLOR2_WRITE_MASK                             0xFFFFFFFFU
#define DSITX__VID_ERR_COLOR2__COL_BLUE_MASK                         0x00000FFFU
#define DSITX__VID_ERR_COLOR2__COL_BLUE_SHIFT                                 0U
#define DSITX__VID_ERR_COLOR2__COL_BLUE_WIDTH                                12U
#define DSITX__VID_ERR_COLOR2__PAD_VALUE_MASK                        0x00FFF000U
#define DSITX__VID_ERR_COLOR2__PAD_VALUE_SHIFT                               12U
#define DSITX__VID_ERR_COLOR2__PAD_VALUE_WIDTH                               12U
#define DSITX__VID_ERR_COLOR2__RSVD_0_MASK                           0xFF000000U
#define DSITX__VID_ERR_COLOR2__RSVD_0_SHIFT                                  24U
#define DSITX__VID_ERR_COLOR2__RSVD_0_WIDTH                                   8U

#define DSITX__VID_VPOS_READ_MASK                                    0xFFFFFFFFU
#define DSITX__VID_VPOS_WRITE_MASK                                   0xFFFFFFFFU
#define DSITX__VID_VPOS__LINE_POS_MASK                               0x00000003U
#define DSITX__VID_VPOS__LINE_POS_SHIFT                                       0U
#define DSITX__VID_VPOS__LINE_POS_WIDTH                                       2U
#define DSITX__VID_VPOS__LINE_VAL_MASK                               0x00007FFCU
#define DSITX__VID_VPOS__LINE_VAL_SHIFT                                       2U
#define DSITX__VID_VPOS__LINE_VAL_WIDTH                                      13U
#define DSITX__VID_VPOS__RSVD_0_MASK                                 0xFFFF8000U
#define DSITX__VID_VPOS__RSVD_0_SHIFT                                        15U
#define DSITX__VID_VPOS__RSVD_0_WIDTH                                        17U

#define DSITX__VID_HPOS_READ_MASK                                    0xFFFFFFFFU
#define DSITX__VID_HPOS_WRITE_MASK                                   0xFFFFFFFFU
#define DSITX__VID_HPOS__HORIZONTAL_POS_MASK                         0x00000007U
#define DSITX__VID_HPOS__HORIZONTAL_POS_SHIFT                                 0U
#define DSITX__VID_HPOS__HORIZONTAL_POS_WIDTH                                 3U
#define DSITX__VID_HPOS__HORIZONTAL_VAL_MASK                         0x0003FFF8U
#define DSITX__VID_HPOS__HORIZONTAL_VAL_SHIFT                                 3U
#define DSITX__VID_HPOS__HORIZONTAL_VAL_WIDTH                                15U
#define DSITX__VID_HPOS__RSVD_0_MASK                                 0xFFFC0000U
#define DSITX__VID_HPOS__RSVD_0_SHIFT                                        18U
#define DSITX__VID_HPOS__RSVD_0_WIDTH                                        14U

#define DSITX__VID_MODE_STS_READ_MASK                                0xFFFFFFFFU
#define DSITX__VID_MODE_STS_WRITE_MASK                               0xFFFFFFFFU
#define DSITX__VID_MODE_STS__VSG_RUNNING_MASK                        0x00000001U
#define DSITX__VID_MODE_STS__VSG_RUNNING_SHIFT                                0U
#define DSITX__VID_MODE_STS__VSG_RUNNING_WIDTH                                1U
#define DSITX__VID_MODE_STS__VSG_RUNNING_WOCLR                                0U
#define DSITX__VID_MODE_STS__VSG_RUNNING_WOSET                                0U
#define DSITX__VID_MODE_STS__ERR_MISSING_DATA_MASK                   0x00000002U
#define DSITX__VID_MODE_STS__ERR_MISSING_DATA_SHIFT                           1U
#define DSITX__VID_MODE_STS__ERR_MISSING_DATA_WIDTH                           1U
#define DSITX__VID_MODE_STS__ERR_MISSING_DATA_WOCLR                           0U
#define DSITX__VID_MODE_STS__ERR_MISSING_DATA_WOSET                           0U
#define DSITX__VID_MODE_STS__ERR_MISSING_HSYNC_MASK                  0x00000004U
#define DSITX__VID_MODE_STS__ERR_MISSING_HSYNC_SHIFT                          2U
#define DSITX__VID_MODE_STS__ERR_MISSING_HSYNC_WIDTH                          1U
#define DSITX__VID_MODE_STS__ERR_MISSING_HSYNC_WOCLR                          0U
#define DSITX__VID_MODE_STS__ERR_MISSING_HSYNC_WOSET                          0U
#define DSITX__VID_MODE_STS__ERR_MISSING_VSYNC_MASK                  0x00000008U
#define DSITX__VID_MODE_STS__ERR_MISSING_VSYNC_SHIFT                          3U
#define DSITX__VID_MODE_STS__ERR_MISSING_VSYNC_WIDTH                          1U
#define DSITX__VID_MODE_STS__ERR_MISSING_VSYNC_WOCLR                          0U
#define DSITX__VID_MODE_STS__ERR_MISSING_VSYNC_WOSET                          0U
#define DSITX__VID_MODE_STS__REG_ERR_SMALL_LENGTH_MASK               0x00000010U
#define DSITX__VID_MODE_STS__REG_ERR_SMALL_LENGTH_SHIFT                       4U
#define DSITX__VID_MODE_STS__REG_ERR_SMALL_LENGTH_WIDTH                       1U
#define DSITX__VID_MODE_STS__REG_ERR_SMALL_LENGTH_WOCLR                       0U
#define DSITX__VID_MODE_STS__REG_ERR_SMALL_LENGTH_WOSET                       0U
#define DSITX__VID_MODE_STS__REG_ERR_SMALL_HEIGHT_MASK               0x00000020U
#define DSITX__VID_MODE_STS__REG_ERR_SMALL_HEIGHT_SHIFT                       5U
#define DSITX__VID_MODE_STS__REG_ERR_SMALL_HEIGHT_WIDTH                       1U
#define DSITX__VID_MODE_STS__REG_ERR_SMALL_HEIGHT_WOCLR                       0U
#define DSITX__VID_MODE_STS__REG_ERR_SMALL_HEIGHT_WOSET                       0U
#define DSITX__VID_MODE_STS__ERR_BURSTWRITE_MASK                     0x00000040U
#define DSITX__VID_MODE_STS__ERR_BURSTWRITE_SHIFT                             6U
#define DSITX__VID_MODE_STS__ERR_BURSTWRITE_WIDTH                             1U
#define DSITX__VID_MODE_STS__ERR_BURSTWRITE_WOCLR                             0U
#define DSITX__VID_MODE_STS__ERR_BURSTWRITE_WOSET                             0U
#define DSITX__VID_MODE_STS__ERR_LINEWRITE_MASK                      0x00000080U
#define DSITX__VID_MODE_STS__ERR_LINEWRITE_SHIFT                              7U
#define DSITX__VID_MODE_STS__ERR_LINEWRITE_WIDTH                              1U
#define DSITX__VID_MODE_STS__ERR_LINEWRITE_WOCLR                              0U
#define DSITX__VID_MODE_STS__ERR_LINEWRITE_WOSET                              0U
#define DSITX__VID_MODE_STS__ERR_LONGREAD_MASK                       0x00000100U
#define DSITX__VID_MODE_STS__ERR_LONGREAD_SHIFT                               8U
#define DSITX__VID_MODE_STS__ERR_LONGREAD_WIDTH                               1U
#define DSITX__VID_MODE_STS__ERR_LONGREAD_WOCLR                               0U
#define DSITX__VID_MODE_STS__ERR_LONGREAD_WOSET                               0U
#define DSITX__VID_MODE_STS__ERR_VRS_WRONG_LENGTH_MASK               0x00000200U
#define DSITX__VID_MODE_STS__ERR_VRS_WRONG_LENGTH_SHIFT                       9U
#define DSITX__VID_MODE_STS__ERR_VRS_WRONG_LENGTH_WIDTH                       1U
#define DSITX__VID_MODE_STS__ERR_VRS_WRONG_LENGTH_WOCLR                       0U
#define DSITX__VID_MODE_STS__ERR_VRS_WRONG_LENGTH_WOSET                       0U
#define DSITX__VID_MODE_STS__VSG_RECOVERY_MASK                       0x00000400U
#define DSITX__VID_MODE_STS__VSG_RECOVERY_SHIFT                              10U
#define DSITX__VID_MODE_STS__VSG_RECOVERY_WIDTH                               1U
#define DSITX__VID_MODE_STS__VSG_RECOVERY_WOCLR                               0U
#define DSITX__VID_MODE_STS__VSG_RECOVERY_WOSET                               0U
#define DSITX__VID_MODE_STS__RSVD_0_MASK                             0xFFFFF800U
#define DSITX__VID_MODE_STS__RSVD_0_SHIFT                                    11U
#define DSITX__VID_MODE_STS__RSVD_0_WIDTH                                    21U

#define DSITX__VID_VCA_SETTING1_READ_MASK                            0xFFFFFFFFU
#define DSITX__VID_VCA_SETTING1_WRITE_MASK                           0xFFFFFFFFU
#define DSITX__VID_VCA_SETTING1__MAX_BURST_LIMIT_MASK                0x0000FFFFU
#define DSITX__VID_VCA_SETTING1__MAX_BURST_LIMIT_SHIFT                        0U
#define DSITX__VID_VCA_SETTING1__MAX_BURST_LIMIT_WIDTH                       16U
#define DSITX__VID_VCA_SETTING1__BURST_LP_MASK                       0x00010000U
#define DSITX__VID_VCA_SETTING1__BURST_LP_SHIFT                              16U
#define DSITX__VID_VCA_SETTING1__BURST_LP_WIDTH                               1U
#define DSITX__VID_VCA_SETTING1__BURST_LP_WOCLR                               0U
#define DSITX__VID_VCA_SETTING1__BURST_LP_WOSET                               0U
#define DSITX__VID_VCA_SETTING1__RSVD_0_MASK                         0xFFFE0000U
#define DSITX__VID_VCA_SETTING1__RSVD_0_SHIFT                                17U
#define DSITX__VID_VCA_SETTING1__RSVD_0_WIDTH                                15U

#define DSITX__VID_VCA_SETTING2_READ_MASK                            0xFFFFFFFFU
#define DSITX__VID_VCA_SETTING2_WRITE_MASK                           0xFFFFFFFFU
#define DSITX__VID_VCA_SETTING2__EXACT_BURST_LIMIT_MASK              0x0000FFFFU
#define DSITX__VID_VCA_SETTING2__EXACT_BURST_LIMIT_SHIFT                      0U
#define DSITX__VID_VCA_SETTING2__EXACT_BURST_LIMIT_WIDTH                     16U
#define DSITX__VID_VCA_SETTING2__MAX_LINE_LIMIT_MASK                 0xFFFF0000U
#define DSITX__VID_VCA_SETTING2__MAX_LINE_LIMIT_SHIFT                        16U
#define DSITX__VID_VCA_SETTING2__MAX_LINE_LIMIT_WIDTH                        16U

#define DSITX__TVG_CTL_READ_MASK                                     0xFFFFFFFFU
#define DSITX__TVG_CTL_WRITE_MASK                                    0xFFFFFFFFU
#define DSITX__TVG_CTL__TVG_RUN_MASK                                 0x00000001U
#define DSITX__TVG_CTL__TVG_RUN_SHIFT                                         0U
#define DSITX__TVG_CTL__TVG_RUN_WIDTH                                         1U
#define DSITX__TVG_CTL__TVG_RUN_WOCLR                                         0U
#define DSITX__TVG_CTL__TVG_RUN_WOSET                                         0U
#define DSITX__TVG_CTL__TVG_STOPMODE_MASK                            0x00000006U
#define DSITX__TVG_CTL__TVG_STOPMODE_SHIFT                                    1U
#define DSITX__TVG_CTL__TVG_STOPMODE_WIDTH                                    2U
#define DSITX__TVG_CTL__TVG_MODE_MASK                                0x00000018U
#define DSITX__TVG_CTL__TVG_MODE_SHIFT                                        3U
#define DSITX__TVG_CTL__TVG_MODE_WIDTH                                        2U
#define DSITX__TVG_CTL__TVG_STRIPE_SIZE_MASK                         0x000000E0U
#define DSITX__TVG_CTL__TVG_STRIPE_SIZE_SHIFT                                 5U
#define DSITX__TVG_CTL__TVG_STRIPE_SIZE_WIDTH                                 3U
#define DSITX__TVG_CTL__RSVD_0_MASK                                  0xFFFFFF00U
#define DSITX__TVG_CTL__RSVD_0_SHIFT                                          8U
#define DSITX__TVG_CTL__RSVD_0_WIDTH                                         24U

#define DSITX__TVG_IMG_SIZE_READ_MASK                                0xFFFFFFFFU
#define DSITX__TVG_IMG_SIZE_WRITE_MASK                               0xFFFFFFFFU
#define DSITX__TVG_IMG_SIZE__TVG_LINE_SIZE_MASK                      0x00007FFFU
#define DSITX__TVG_IMG_SIZE__TVG_LINE_SIZE_SHIFT                              0U
#define DSITX__TVG_IMG_SIZE__TVG_LINE_SIZE_WIDTH                             15U
#define DSITX__TVG_IMG_SIZE__RSVD_0_MASK                             0x00008000U
#define DSITX__TVG_IMG_SIZE__RSVD_0_SHIFT                                    15U
#define DSITX__TVG_IMG_SIZE__RSVD_0_WIDTH                                     1U
#define DSITX__TVG_IMG_SIZE__RSVD_0_WOCLR                                     0U
#define DSITX__TVG_IMG_SIZE__RSVD_0_WOSET                                     0U
#define DSITX__TVG_IMG_SIZE__TVG_NBLINE_MASK                         0x1FFF0000U
#define DSITX__TVG_IMG_SIZE__TVG_NBLINE_SHIFT                                16U
#define DSITX__TVG_IMG_SIZE__TVG_NBLINE_WIDTH                                13U
#define DSITX__TVG_IMG_SIZE__RSVD_1_MASK                             0xE0000000U
#define DSITX__TVG_IMG_SIZE__RSVD_1_SHIFT                                    29U
#define DSITX__TVG_IMG_SIZE__RSVD_1_WIDTH                                     3U

#define DSITX__TVG_COLOR1_READ_MASK                                  0xFFFFFFFFU
#define DSITX__TVG_COLOR1_WRITE_MASK                                 0xFFFFFFFFU
#define DSITX__TVG_COLOR1__COL1_RED_MASK                             0x00000FFFU
#define DSITX__TVG_COLOR1__COL1_RED_SHIFT                                     0U
#define DSITX__TVG_COLOR1__COL1_RED_WIDTH                                    12U
#define DSITX__TVG_COLOR1__COL1_GREEN_MASK                           0x00FFF000U
#define DSITX__TVG_COLOR1__COL1_GREEN_SHIFT                                  12U
#define DSITX__TVG_COLOR1__COL1_GREEN_WIDTH                                  12U
#define DSITX__TVG_COLOR1__RSVD_0_MASK                               0xFF000000U
#define DSITX__TVG_COLOR1__RSVD_0_SHIFT                                      24U
#define DSITX__TVG_COLOR1__RSVD_0_WIDTH                                       8U

#define DSITX__TVG_COLOR1_BIS_READ_MASK                              0xFFFFFFFFU
#define DSITX__TVG_COLOR1_BIS_WRITE_MASK                             0xFFFFFFFFU
#define DSITX__TVG_COLOR1_BIS__COL1_BLUE_MASK                        0x00000FFFU
#define DSITX__TVG_COLOR1_BIS__COL1_BLUE_SHIFT                                0U
#define DSITX__TVG_COLOR1_BIS__COL1_BLUE_WIDTH                               12U
#define DSITX__TVG_COLOR1_BIS__RSVD_0_MASK                           0xFFFFF000U
#define DSITX__TVG_COLOR1_BIS__RSVD_0_SHIFT                                  12U
#define DSITX__TVG_COLOR1_BIS__RSVD_0_WIDTH                                  20U

#define DSITX__TVG_COLOR2_READ_MASK                                  0xFFFFFFFFU
#define DSITX__TVG_COLOR2_WRITE_MASK                                 0xFFFFFFFFU
#define DSITX__TVG_COLOR2__COL2_RED_MASK                             0x00000FFFU
#define DSITX__TVG_COLOR2__COL2_RED_SHIFT                                     0U
#define DSITX__TVG_COLOR2__COL2_RED_WIDTH                                    12U
#define DSITX__TVG_COLOR2__COL2_GREEN_MASK                           0x00FFF000U
#define DSITX__TVG_COLOR2__COL2_GREEN_SHIFT                                  12U
#define DSITX__TVG_COLOR2__COL2_GREEN_WIDTH                                  12U
#define DSITX__TVG_COLOR2__RSVD_0_MASK                               0xFF000000U
#define DSITX__TVG_COLOR2__RSVD_0_SHIFT                                      24U
#define DSITX__TVG_COLOR2__RSVD_0_WIDTH                                       8U

#define DSITX__TVG_COLOR2_BIS_READ_MASK                              0xFFFFFFFFU
#define DSITX__TVG_COLOR2_BIS_WRITE_MASK                             0xFFFFFFFFU
#define DSITX__TVG_COLOR2_BIS__COL2_BLUE_MASK                        0x00000FFFU
#define DSITX__TVG_COLOR2_BIS__COL2_BLUE_SHIFT                                0U
#define DSITX__TVG_COLOR2_BIS__COL2_BLUE_WIDTH                               12U
#define DSITX__TVG_COLOR2_BIS__RSVD_0_MASK                           0xFFFFF000U
#define DSITX__TVG_COLOR2_BIS__RSVD_0_SHIFT                                  12U
#define DSITX__TVG_COLOR2_BIS__RSVD_0_WIDTH                                  20U

#define DSITX__TVG_STS_READ_MASK                                     0xFFFFFFFFU
#define DSITX__TVG_STS_WRITE_MASK                                    0xFFFFFFFFU
#define DSITX__TVG_STS__TVG_RUNNING_MASK                             0x00000001U
#define DSITX__TVG_STS__TVG_RUNNING_SHIFT                                     0U
#define DSITX__TVG_STS__TVG_RUNNING_WIDTH                                     1U
#define DSITX__TVG_STS__TVG_RUNNING_WOCLR                                     0U
#define DSITX__TVG_STS__TVG_RUNNING_WOSET                                     0U
#define DSITX__TVG_STS__RSVD_0_MASK                                  0xFFFFFFFEU
#define DSITX__TVG_STS__RSVD_0_SHIFT                                          1U
#define DSITX__TVG_STS__RSVD_0_WIDTH                                         31U

#define DSITX__MCTL_MAIN_STS_CTL_READ_MASK                           0xFFFFFFFFU
#define DSITX__MCTL_MAIN_STS_CTL_WRITE_MASK                          0xFFFFFFFFU
#define DSITX__MCTL_MAIN_STS_CTL__PLL_LOCK_EN_MASK                   0x00000001U
#define DSITX__MCTL_MAIN_STS_CTL__PLL_LOCK_EN_SHIFT                           0U
#define DSITX__MCTL_MAIN_STS_CTL__PLL_LOCK_EN_WIDTH                           1U
#define DSITX__MCTL_MAIN_STS_CTL__PLL_LOCK_EN_WOCLR                           0U
#define DSITX__MCTL_MAIN_STS_CTL__PLL_LOCK_EN_WOSET                           0U
#define DSITX__MCTL_MAIN_STS_CTL__CLKLANE_READY_EN_MASK              0x00000002U
#define DSITX__MCTL_MAIN_STS_CTL__CLKLANE_READY_EN_SHIFT                      1U
#define DSITX__MCTL_MAIN_STS_CTL__CLKLANE_READY_EN_WIDTH                      1U
#define DSITX__MCTL_MAIN_STS_CTL__CLKLANE_READY_EN_WOCLR                      0U
#define DSITX__MCTL_MAIN_STS_CTL__CLKLANE_READY_EN_WOSET                      0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT1_READY_EN_MASK                 0x00000004U
#define DSITX__MCTL_MAIN_STS_CTL__DAT1_READY_EN_SHIFT                         2U
#define DSITX__MCTL_MAIN_STS_CTL__DAT1_READY_EN_WIDTH                         1U
#define DSITX__MCTL_MAIN_STS_CTL__DAT1_READY_EN_WOCLR                         0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT1_READY_EN_WOSET                         0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT2_READY_EN_MASK                 0x00000008U
#define DSITX__MCTL_MAIN_STS_CTL__DAT2_READY_EN_SHIFT                         3U
#define DSITX__MCTL_MAIN_STS_CTL__DAT2_READY_EN_WIDTH                         1U
#define DSITX__MCTL_MAIN_STS_CTL__DAT2_READY_EN_WOCLR                         0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT2_READY_EN_WOSET                         0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT3_READY_EN_MASK                 0x00000010U
#define DSITX__MCTL_MAIN_STS_CTL__DAT3_READY_EN_SHIFT                         4U
#define DSITX__MCTL_MAIN_STS_CTL__DAT3_READY_EN_WIDTH                         1U
#define DSITX__MCTL_MAIN_STS_CTL__DAT3_READY_EN_WOCLR                         0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT3_READY_EN_WOSET                         0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT4_READY_EN_MASK                 0x00000020U
#define DSITX__MCTL_MAIN_STS_CTL__DAT4_READY_EN_SHIFT                         5U
#define DSITX__MCTL_MAIN_STS_CTL__DAT4_READY_EN_WIDTH                         1U
#define DSITX__MCTL_MAIN_STS_CTL__DAT4_READY_EN_WOCLR                         0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT4_READY_EN_WOSET                         0U
#define DSITX__MCTL_MAIN_STS_CTL__HSTX_TO_ERR_EN_MASK                0x00000040U
#define DSITX__MCTL_MAIN_STS_CTL__HSTX_TO_ERR_EN_SHIFT                        6U
#define DSITX__MCTL_MAIN_STS_CTL__HSTX_TO_ERR_EN_WIDTH                        1U
#define DSITX__MCTL_MAIN_STS_CTL__HSTX_TO_ERR_EN_WOCLR                        0U
#define DSITX__MCTL_MAIN_STS_CTL__HSTX_TO_ERR_EN_WOSET                        0U
#define DSITX__MCTL_MAIN_STS_CTL__LPRX_TO_ERR_EN_MASK                0x00000080U
#define DSITX__MCTL_MAIN_STS_CTL__LPRX_TO_ERR_EN_SHIFT                        7U
#define DSITX__MCTL_MAIN_STS_CTL__LPRX_TO_ERR_EN_WIDTH                        1U
#define DSITX__MCTL_MAIN_STS_CTL__LPRX_TO_ERR_EN_WOCLR                        0U
#define DSITX__MCTL_MAIN_STS_CTL__LPRX_TO_ERR_EN_WOSET                        0U
#define DSITX__MCTL_MAIN_STS_CTL__IF1_UNTERM_PCK_ERR_EN_MASK         0x00000100U
#define DSITX__MCTL_MAIN_STS_CTL__IF1_UNTERM_PCK_ERR_EN_SHIFT                 8U
#define DSITX__MCTL_MAIN_STS_CTL__IF1_UNTERM_PCK_ERR_EN_WIDTH                 1U
#define DSITX__MCTL_MAIN_STS_CTL__IF1_UNTERM_PCK_ERR_EN_WOCLR                 0U
#define DSITX__MCTL_MAIN_STS_CTL__IF1_UNTERM_PCK_ERR_EN_WOSET                 0U
#define DSITX__MCTL_MAIN_STS_CTL__IF3_UNTERM_PCK_ERR_EN_MASK         0x00000200U
#define DSITX__MCTL_MAIN_STS_CTL__IF3_UNTERM_PCK_ERR_EN_SHIFT                 9U
#define DSITX__MCTL_MAIN_STS_CTL__IF3_UNTERM_PCK_ERR_EN_WIDTH                 1U
#define DSITX__MCTL_MAIN_STS_CTL__IF3_UNTERM_PCK_ERR_EN_WOCLR                 0U
#define DSITX__MCTL_MAIN_STS_CTL__IF3_UNTERM_PCK_ERR_EN_WOSET                 0U
#define DSITX__MCTL_MAIN_STS_CTL__RSVD_0_MASK                        0x0000FC00U
#define DSITX__MCTL_MAIN_STS_CTL__RSVD_0_SHIFT                               10U
#define DSITX__MCTL_MAIN_STS_CTL__RSVD_0_WIDTH                                6U
#define DSITX__MCTL_MAIN_STS_CTL__PLL_LOCK_EDGE_MASK                 0x00010000U
#define DSITX__MCTL_MAIN_STS_CTL__PLL_LOCK_EDGE_SHIFT                        16U
#define DSITX__MCTL_MAIN_STS_CTL__PLL_LOCK_EDGE_WIDTH                         1U
#define DSITX__MCTL_MAIN_STS_CTL__PLL_LOCK_EDGE_WOCLR                         0U
#define DSITX__MCTL_MAIN_STS_CTL__PLL_LOCK_EDGE_WOSET                         0U
#define DSITX__MCTL_MAIN_STS_CTL__CLKLANE_READY_EDGE_MASK            0x00020000U
#define DSITX__MCTL_MAIN_STS_CTL__CLKLANE_READY_EDGE_SHIFT                   17U
#define DSITX__MCTL_MAIN_STS_CTL__CLKLANE_READY_EDGE_WIDTH                    1U
#define DSITX__MCTL_MAIN_STS_CTL__CLKLANE_READY_EDGE_WOCLR                    0U
#define DSITX__MCTL_MAIN_STS_CTL__CLKLANE_READY_EDGE_WOSET                    0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT1_READY_EDGE_MASK               0x00040000U
#define DSITX__MCTL_MAIN_STS_CTL__DAT1_READY_EDGE_SHIFT                      18U
#define DSITX__MCTL_MAIN_STS_CTL__DAT1_READY_EDGE_WIDTH                       1U
#define DSITX__MCTL_MAIN_STS_CTL__DAT1_READY_EDGE_WOCLR                       0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT1_READY_EDGE_WOSET                       0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT2_READY_EDGE_MASK               0x00080000U
#define DSITX__MCTL_MAIN_STS_CTL__DAT2_READY_EDGE_SHIFT                      19U
#define DSITX__MCTL_MAIN_STS_CTL__DAT2_READY_EDGE_WIDTH                       1U
#define DSITX__MCTL_MAIN_STS_CTL__DAT2_READY_EDGE_WOCLR                       0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT2_READY_EDGE_WOSET                       0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT3_READY_EDGE_MASK               0x00100000U
#define DSITX__MCTL_MAIN_STS_CTL__DAT3_READY_EDGE_SHIFT                      20U
#define DSITX__MCTL_MAIN_STS_CTL__DAT3_READY_EDGE_WIDTH                       1U
#define DSITX__MCTL_MAIN_STS_CTL__DAT3_READY_EDGE_WOCLR                       0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT3_READY_EDGE_WOSET                       0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT4_READY_EDGE_MASK               0x00200000U
#define DSITX__MCTL_MAIN_STS_CTL__DAT4_READY_EDGE_SHIFT                      21U
#define DSITX__MCTL_MAIN_STS_CTL__DAT4_READY_EDGE_WIDTH                       1U
#define DSITX__MCTL_MAIN_STS_CTL__DAT4_READY_EDGE_WOCLR                       0U
#define DSITX__MCTL_MAIN_STS_CTL__DAT4_READY_EDGE_WOSET                       0U
#define DSITX__MCTL_MAIN_STS_CTL__HSTX_TO_ERR_EDGE_MASK              0x00400000U
#define DSITX__MCTL_MAIN_STS_CTL__HSTX_TO_ERR_EDGE_SHIFT                     22U
#define DSITX__MCTL_MAIN_STS_CTL__HSTX_TO_ERR_EDGE_WIDTH                      1U
#define DSITX__MCTL_MAIN_STS_CTL__HSTX_TO_ERR_EDGE_WOCLR                      0U
#define DSITX__MCTL_MAIN_STS_CTL__HSTX_TO_ERR_EDGE_WOSET                      0U
#define DSITX__MCTL_MAIN_STS_CTL__LPRX_TO_ERR_EDGE_MASK              0x00800000U
#define DSITX__MCTL_MAIN_STS_CTL__LPRX_TO_ERR_EDGE_SHIFT                     23U
#define DSITX__MCTL_MAIN_STS_CTL__LPRX_TO_ERR_EDGE_WIDTH                      1U
#define DSITX__MCTL_MAIN_STS_CTL__LPRX_TO_ERR_EDGE_WOCLR                      0U
#define DSITX__MCTL_MAIN_STS_CTL__LPRX_TO_ERR_EDGE_WOSET                      0U
#define DSITX__MCTL_MAIN_STS_CTL__IF1_UNTERM_PCK_ERR_EDGE_MASK       0x01000000U
#define DSITX__MCTL_MAIN_STS_CTL__IF1_UNTERM_PCK_ERR_EDGE_SHIFT              24U
#define DSITX__MCTL_MAIN_STS_CTL__IF1_UNTERM_PCK_ERR_EDGE_WIDTH               1U
#define DSITX__MCTL_MAIN_STS_CTL__IF1_UNTERM_PCK_ERR_EDGE_WOCLR               0U
#define DSITX__MCTL_MAIN_STS_CTL__IF1_UNTERM_PCK_ERR_EDGE_WOSET               0U
#define DSITX__MCTL_MAIN_STS_CTL__IF3_UNTERM_PCK_ERR_EDGE_MASK       0x02000000U
#define DSITX__MCTL_MAIN_STS_CTL__IF3_UNTERM_PCK_ERR_EDGE_SHIFT              25U
#define DSITX__MCTL_MAIN_STS_CTL__IF3_UNTERM_PCK_ERR_EDGE_WIDTH               1U
#define DSITX__MCTL_MAIN_STS_CTL__IF3_UNTERM_PCK_ERR_EDGE_WOCLR               0U
#define DSITX__MCTL_MAIN_STS_CTL__IF3_UNTERM_PCK_ERR_EDGE_WOSET               0U
#define DSITX__MCTL_MAIN_STS_CTL__RSVD_1_MASK                        0xFC000000U
#define DSITX__MCTL_MAIN_STS_CTL__RSVD_1_SHIFT                               26U
#define DSITX__MCTL_MAIN_STS_CTL__RSVD_1_WIDTH                                6U

#define DSITX__CMD_MODE_STS_CTL_READ_MASK                            0xFFFFFFFFU
#define DSITX__CMD_MODE_STS_CTL_WRITE_MASK                           0xFFFFFFFFU
#define DSITX__CMD_MODE_STS_CTL__CSM_RUNNING_EN_MASK                 0x00000001U
#define DSITX__CMD_MODE_STS_CTL__CSM_RUNNING_EN_SHIFT                         0U
#define DSITX__CMD_MODE_STS_CTL__CSM_RUNNING_EN_WIDTH                         1U
#define DSITX__CMD_MODE_STS_CTL__CSM_RUNNING_EN_WOCLR                         0U
#define DSITX__CMD_MODE_STS_CTL__CSM_RUNNING_EN_WOSET                         0U
#define DSITX__CMD_MODE_STS_CTL__ERR_NO_TE_EN_MASK                   0x00000002U
#define DSITX__CMD_MODE_STS_CTL__ERR_NO_TE_EN_SHIFT                           1U
#define DSITX__CMD_MODE_STS_CTL__ERR_NO_TE_EN_WIDTH                           1U
#define DSITX__CMD_MODE_STS_CTL__ERR_NO_TE_EN_WOCLR                           0U
#define DSITX__CMD_MODE_STS_CTL__ERR_NO_TE_EN_WOSET                           0U
#define DSITX__CMD_MODE_STS_CTL__ERR_TE_MISS_EN_MASK                 0x00000004U
#define DSITX__CMD_MODE_STS_CTL__ERR_TE_MISS_EN_SHIFT                         2U
#define DSITX__CMD_MODE_STS_CTL__ERR_TE_MISS_EN_WIDTH                         1U
#define DSITX__CMD_MODE_STS_CTL__ERR_TE_MISS_EN_WOCLR                         0U
#define DSITX__CMD_MODE_STS_CTL__ERR_TE_MISS_EN_WOSET                         0U
#define DSITX__CMD_MODE_STS_CTL__ERR_UNWANTED_RD_EN_MASK             0x00000008U
#define DSITX__CMD_MODE_STS_CTL__ERR_UNWANTED_RD_EN_SHIFT                     3U
#define DSITX__CMD_MODE_STS_CTL__ERR_UNWANTED_RD_EN_WIDTH                     1U
#define DSITX__CMD_MODE_STS_CTL__ERR_UNWANTED_RD_EN_WOCLR                     0U
#define DSITX__CMD_MODE_STS_CTL__ERR_UNWANTED_RD_EN_WOSET                     0U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF1_UNDERRUN_EN_MASK            0x00000010U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF1_UNDERRUN_EN_SHIFT                    4U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF1_UNDERRUN_EN_WIDTH                    1U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF1_UNDERRUN_EN_WOCLR                    0U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF1_UNDERRUN_EN_WOSET                    0U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF3_UNDERRUN_EN_MASK            0x00000020U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF3_UNDERRUN_EN_SHIFT                    5U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF3_UNDERRUN_EN_WIDTH                    1U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF3_UNDERRUN_EN_WOCLR                    0U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF3_UNDERRUN_EN_WOSET                    0U
#define DSITX__CMD_MODE_STS_CTL__RSVD_0_MASK                         0x0000FFC0U
#define DSITX__CMD_MODE_STS_CTL__RSVD_0_SHIFT                                 6U
#define DSITX__CMD_MODE_STS_CTL__RSVD_0_WIDTH                                10U
#define DSITX__CMD_MODE_STS_CTL__CSM_RUNNING_EDGE_MASK               0x00010000U
#define DSITX__CMD_MODE_STS_CTL__CSM_RUNNING_EDGE_SHIFT                      16U
#define DSITX__CMD_MODE_STS_CTL__CSM_RUNNING_EDGE_WIDTH                       1U
#define DSITX__CMD_MODE_STS_CTL__CSM_RUNNING_EDGE_WOCLR                       0U
#define DSITX__CMD_MODE_STS_CTL__CSM_RUNNING_EDGE_WOSET                       0U
#define DSITX__CMD_MODE_STS_CTL__ERR_NO_TE_EDGE_MASK                 0x00020000U
#define DSITX__CMD_MODE_STS_CTL__ERR_NO_TE_EDGE_SHIFT                        17U
#define DSITX__CMD_MODE_STS_CTL__ERR_NO_TE_EDGE_WIDTH                         1U
#define DSITX__CMD_MODE_STS_CTL__ERR_NO_TE_EDGE_WOCLR                         0U
#define DSITX__CMD_MODE_STS_CTL__ERR_NO_TE_EDGE_WOSET                         0U
#define DSITX__CMD_MODE_STS_CTL__ERR_TE_MISS_EDGE_MASK               0x00040000U
#define DSITX__CMD_MODE_STS_CTL__ERR_TE_MISS_EDGE_SHIFT                      18U
#define DSITX__CMD_MODE_STS_CTL__ERR_TE_MISS_EDGE_WIDTH                       1U
#define DSITX__CMD_MODE_STS_CTL__ERR_TE_MISS_EDGE_WOCLR                       0U
#define DSITX__CMD_MODE_STS_CTL__ERR_TE_MISS_EDGE_WOSET                       0U
#define DSITX__CMD_MODE_STS_CTL__ERR_UNWANTED_RD_EDGE_MASK           0x00080000U
#define DSITX__CMD_MODE_STS_CTL__ERR_UNWANTED_RD_EDGE_SHIFT                  19U
#define DSITX__CMD_MODE_STS_CTL__ERR_UNWANTED_RD_EDGE_WIDTH                   1U
#define DSITX__CMD_MODE_STS_CTL__ERR_UNWANTED_RD_EDGE_WOCLR                   0U
#define DSITX__CMD_MODE_STS_CTL__ERR_UNWANTED_RD_EDGE_WOSET                   0U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF1_UNDERRUN_EDGE_MASK          0x00100000U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF1_UNDERRUN_EDGE_SHIFT                 20U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF1_UNDERRUN_EDGE_WIDTH                  1U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF1_UNDERRUN_EDGE_WOCLR                  0U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF1_UNDERRUN_EDGE_WOSET                  0U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF3_UNDERRUN_EDGE_MASK          0x00200000U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF3_UNDERRUN_EDGE_SHIFT                 21U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF3_UNDERRUN_EDGE_WIDTH                  1U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF3_UNDERRUN_EDGE_WOCLR                  0U
#define DSITX__CMD_MODE_STS_CTL__ERR_IF3_UNDERRUN_EDGE_WOSET                  0U
#define DSITX__CMD_MODE_STS_CTL__RSVD_1_MASK                         0xFFC00000U
#define DSITX__CMD_MODE_STS_CTL__RSVD_1_SHIFT                                22U
#define DSITX__CMD_MODE_STS_CTL__RSVD_1_WIDTH                                10U

#define DSITX__DIRECT_CMD_STS_CTL_READ_MASK                          0xFFFFFFFFU
#define DSITX__DIRECT_CMD_STS_CTL_WRITE_MASK                         0xFFFFFFFFU
#define DSITX__DIRECT_CMD_STS_CTL__CMD_TRANSMISSION_EN_MASK          0x00000001U
#define DSITX__DIRECT_CMD_STS_CTL__CMD_TRANSMISSION_EN_SHIFT                  0U
#define DSITX__DIRECT_CMD_STS_CTL__CMD_TRANSMISSION_EN_WIDTH                  1U
#define DSITX__DIRECT_CMD_STS_CTL__CMD_TRANSMISSION_EN_WOCLR                  0U
#define DSITX__DIRECT_CMD_STS_CTL__CMD_TRANSMISSION_EN_WOSET                  0U
#define DSITX__DIRECT_CMD_STS_CTL__WRITE_COMPLETED_EN_MASK           0x00000002U
#define DSITX__DIRECT_CMD_STS_CTL__WRITE_COMPLETED_EN_SHIFT                   1U
#define DSITX__DIRECT_CMD_STS_CTL__WRITE_COMPLETED_EN_WIDTH                   1U
#define DSITX__DIRECT_CMD_STS_CTL__WRITE_COMPLETED_EN_WOCLR                   0U
#define DSITX__DIRECT_CMD_STS_CTL__WRITE_COMPLETED_EN_WOSET                   0U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_COMPLETED_EN_MASK         0x00000004U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_COMPLETED_EN_SHIFT                 2U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_COMPLETED_EN_WIDTH                 1U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_COMPLETED_EN_WOCLR                 0U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_COMPLETED_EN_WOSET                 0U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_EN_MASK            0x00000008U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_EN_SHIFT                    3U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_EN_WIDTH                    1U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_EN_WOCLR                    0U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_EN_WOSET                    0U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_RECEIVED_EN_MASK      0x00000010U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_RECEIVED_EN_SHIFT              4U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_RECEIVED_EN_WIDTH              1U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_RECEIVED_EN_WOCLR              0U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_RECEIVED_EN_WOSET              0U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_WITH_ERR_EN_MASK      0x00000020U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_WITH_ERR_EN_SHIFT              5U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_WITH_ERR_EN_WIDTH              1U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_WITH_ERR_EN_WOCLR              0U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_WITH_ERR_EN_WOSET              0U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_RECEIVED_EN_MASK          0x00000040U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_RECEIVED_EN_SHIFT                  6U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_RECEIVED_EN_WIDTH                  1U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_RECEIVED_EN_WOCLR                  0U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_RECEIVED_EN_WOSET                  0U
#define DSITX__DIRECT_CMD_STS_CTL__TE_RECEIVED_EN_MASK               0x00000080U
#define DSITX__DIRECT_CMD_STS_CTL__TE_RECEIVED_EN_SHIFT                       7U
#define DSITX__DIRECT_CMD_STS_CTL__TE_RECEIVED_EN_WIDTH                       1U
#define DSITX__DIRECT_CMD_STS_CTL__TE_RECEIVED_EN_WOCLR                       0U
#define DSITX__DIRECT_CMD_STS_CTL__TE_RECEIVED_EN_WOSET                       0U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_COMPLETED_EN_MASK             0x00000100U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_COMPLETED_EN_SHIFT                     8U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_COMPLETED_EN_WIDTH                     1U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_COMPLETED_EN_WOCLR                     0U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_COMPLETED_EN_WOSET                     0U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_FINISHED_EN_MASK              0x00000200U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_FINISHED_EN_SHIFT                      9U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_FINISHED_EN_WIDTH                      1U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_FINISHED_EN_WOCLR                      0U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_FINISHED_EN_WOSET                      0U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_WITH_ERR_EN_MASK   0x00000400U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_WITH_ERR_EN_SHIFT          10U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_WITH_ERR_EN_WIDTH           1U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_WITH_ERR_EN_WOCLR           0U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_WITH_ERR_EN_WOSET           0U
#define DSITX__DIRECT_CMD_STS_CTL__RSVD_0_MASK                       0x0000F800U
#define DSITX__DIRECT_CMD_STS_CTL__RSVD_0_SHIFT                              11U
#define DSITX__DIRECT_CMD_STS_CTL__RSVD_0_WIDTH                               5U
#define DSITX__DIRECT_CMD_STS_CTL__CMD_TRANSMISSION_EDGE_MASK        0x00010000U
#define DSITX__DIRECT_CMD_STS_CTL__CMD_TRANSMISSION_EDGE_SHIFT               16U
#define DSITX__DIRECT_CMD_STS_CTL__CMD_TRANSMISSION_EDGE_WIDTH                1U
#define DSITX__DIRECT_CMD_STS_CTL__CMD_TRANSMISSION_EDGE_WOCLR                0U
#define DSITX__DIRECT_CMD_STS_CTL__CMD_TRANSMISSION_EDGE_WOSET                0U
#define DSITX__DIRECT_CMD_STS_CTL__WRITE_COMPLETED_EDGE_MASK         0x00020000U
#define DSITX__DIRECT_CMD_STS_CTL__WRITE_COMPLETED_EDGE_SHIFT                17U
#define DSITX__DIRECT_CMD_STS_CTL__WRITE_COMPLETED_EDGE_WIDTH                 1U
#define DSITX__DIRECT_CMD_STS_CTL__WRITE_COMPLETED_EDGE_WOCLR                 0U
#define DSITX__DIRECT_CMD_STS_CTL__WRITE_COMPLETED_EDGE_WOSET                 0U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_COMPLETED_EDGE_MASK       0x00040000U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_COMPLETED_EDGE_SHIFT              18U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_COMPLETED_EDGE_WIDTH               1U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_COMPLETED_EDGE_WOCLR               0U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_COMPLETED_EDGE_WOSET               0U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_EDGE_MASK          0x00080000U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_EDGE_SHIFT                 19U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_EDGE_WIDTH                  1U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_EDGE_WOCLR                  0U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_EDGE_WOSET                  0U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_RECEIVED_EDGE_MASK    0x00100000U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_RECEIVED_EDGE_SHIFT           20U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_RECEIVED_EDGE_WIDTH            1U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_RECEIVED_EDGE_WOCLR            0U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_RECEIVED_EDGE_WOSET            0U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_WITH_ERR_EDGE_MASK    0x00200000U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_WITH_ERR_EDGE_SHIFT           21U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_WITH_ERR_EDGE_WIDTH            1U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_WITH_ERR_EDGE_WOCLR            0U
#define DSITX__DIRECT_CMD_STS_CTL__ACKNOWLEDGE_WITH_ERR_EDGE_WOSET            0U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_RECEIVED_EDGE_MASK        0x00400000U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_RECEIVED_EDGE_SHIFT               22U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_RECEIVED_EDGE_WIDTH                1U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_RECEIVED_EDGE_WOCLR                0U
#define DSITX__DIRECT_CMD_STS_CTL__TRIGGER_RECEIVED_EDGE_WOSET                0U
#define DSITX__DIRECT_CMD_STS_CTL__TE_RECEIVED_EDGE_MASK             0x00800000U
#define DSITX__DIRECT_CMD_STS_CTL__TE_RECEIVED_EDGE_SHIFT                    23U
#define DSITX__DIRECT_CMD_STS_CTL__TE_RECEIVED_EDGE_WIDTH                     1U
#define DSITX__DIRECT_CMD_STS_CTL__TE_RECEIVED_EDGE_WOCLR                     0U
#define DSITX__DIRECT_CMD_STS_CTL__TE_RECEIVED_EDGE_WOSET                     0U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_COMPLETED_EDGE_MASK           0x01000000U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_COMPLETED_EDGE_SHIFT                  24U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_COMPLETED_EDGE_WIDTH                   1U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_COMPLETED_EDGE_WOCLR                   0U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_COMPLETED_EDGE_WOSET                   0U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_FINISHED_EDGE_MASK            0x02000000U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_FINISHED_EDGE_SHIFT                   25U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_FINISHED_EDGE_WIDTH                    1U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_FINISHED_EDGE_WOCLR                    0U
#define DSITX__DIRECT_CMD_STS_CTL__BTA_FINISHED_EDGE_WOSET                    0U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_WITH_ERR_EDGE_MASK 0x04000000U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_WITH_ERR_EDGE_SHIFT        26U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_WITH_ERR_EDGE_WIDTH         1U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_WITH_ERR_EDGE_WOCLR         0U
#define DSITX__DIRECT_CMD_STS_CTL__READ_COMPLETED_WITH_ERR_EDGE_WOSET         0U
#define DSITX__DIRECT_CMD_STS_CTL__RSVD_1_MASK                       0xF8000000U
#define DSITX__DIRECT_CMD_STS_CTL__RSVD_1_SHIFT                              27U
#define DSITX__DIRECT_CMD_STS_CTL__RSVD_1_WIDTH                               5U

#define DSITX__DIRECT_CMD_RD_STS_CTL_READ_MASK                       0xFFFFFFFFU
#define DSITX__DIRECT_CMD_RD_STS_CTL_WRITE_MASK                      0xFFFFFFFFU
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_FIXED_EN_MASK              0x00000001U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_FIXED_EN_SHIFT                      0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_FIXED_EN_WIDTH                      1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_FIXED_EN_WOCLR                      0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_FIXED_EN_WOSET                      0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNCORRECTABLE_EN_MASK      0x00000002U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNCORRECTABLE_EN_SHIFT              1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNCORRECTABLE_EN_WIDTH              1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNCORRECTABLE_EN_WOCLR              0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNCORRECTABLE_EN_WOSET              0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_CHECKSUM_EN_MASK           0x00000004U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_CHECKSUM_EN_SHIFT                   2U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_CHECKSUM_EN_WIDTH                   1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_CHECKSUM_EN_WOCLR                   0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_CHECKSUM_EN_WOSET                   0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNDECODABLE_EN_MASK        0x00000008U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNDECODABLE_EN_SHIFT                3U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNDECODABLE_EN_WIDTH                1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNDECODABLE_EN_WOCLR                0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNDECODABLE_EN_WOSET                0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_RECEIVE_EN_MASK            0x00000010U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_RECEIVE_EN_SHIFT                    4U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_RECEIVE_EN_WIDTH                    1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_RECEIVE_EN_WOCLR                    0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_RECEIVE_EN_WOSET                    0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_OVERSIZE_EN_MASK           0x00000020U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_OVERSIZE_EN_SHIFT                   5U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_OVERSIZE_EN_WIDTH                   1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_OVERSIZE_EN_WOCLR                   0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_OVERSIZE_EN_WOSET                   0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_WRONG_LENGTH_EN_MASK       0x00000040U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_WRONG_LENGTH_EN_SHIFT               6U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_WRONG_LENGTH_EN_WIDTH               1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_WRONG_LENGTH_EN_WOCLR               0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_WRONG_LENGTH_EN_WOSET               0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_MISSING_EOT_EN_MASK        0x00000080U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_MISSING_EOT_EN_SHIFT                7U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_MISSING_EOT_EN_WIDTH                1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_MISSING_EOT_EN_WOCLR                0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_MISSING_EOT_EN_WOSET                0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_EOT_WITH_ERR_EN_MASK       0x00000100U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_EOT_WITH_ERR_EN_SHIFT               8U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_EOT_WITH_ERR_EN_WIDTH               1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_EOT_WITH_ERR_EN_WOCLR               0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_EOT_WITH_ERR_EN_WOSET               0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__RSVD_0_MASK                    0x0000FE00U
#define DSITX__DIRECT_CMD_RD_STS_CTL__RSVD_0_SHIFT                            9U
#define DSITX__DIRECT_CMD_RD_STS_CTL__RSVD_0_WIDTH                            7U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_FIXED_EDGE_MASK            0x00010000U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_FIXED_EDGE_SHIFT                   16U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_FIXED_EDGE_WIDTH                    1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_FIXED_EDGE_WOCLR                    0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_FIXED_EDGE_WOSET                    0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNCORRECTABLE_EDGE_MASK    0x00020000U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNCORRECTABLE_EDGE_SHIFT           17U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNCORRECTABLE_EDGE_WIDTH            1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNCORRECTABLE_EDGE_WOCLR            0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNCORRECTABLE_EDGE_WOSET            0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_CHECKSUM_EDGE_MASK         0x00040000U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_CHECKSUM_EDGE_SHIFT                18U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_CHECKSUM_EDGE_WIDTH                 1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_CHECKSUM_EDGE_WOCLR                 0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_CHECKSUM_EDGE_WOSET                 0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNDECODABLE_EDGE_MASK      0x00080000U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNDECODABLE_EDGE_SHIFT             19U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNDECODABLE_EDGE_WIDTH              1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNDECODABLE_EDGE_WOCLR              0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_UNDECODABLE_EDGE_WOSET              0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_RECEIVE_EDGE_MASK          0x00100000U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_RECEIVE_EDGE_SHIFT                 20U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_RECEIVE_EDGE_WIDTH                  1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_RECEIVE_EDGE_WOCLR                  0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_RECEIVE_EDGE_WOSET                  0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_OVERSIZE_EDGE_MASK         0x00200000U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_OVERSIZE_EDGE_SHIFT                21U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_OVERSIZE_EDGE_WIDTH                 1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_OVERSIZE_EDGE_WOCLR                 0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_OVERSIZE_EDGE_WOSET                 0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_WRONG_LENGTH_EDGE_MASK     0x00400000U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_WRONG_LENGTH_EDGE_SHIFT            22U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_WRONG_LENGTH_EDGE_WIDTH             1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_WRONG_LENGTH_EDGE_WOCLR             0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_WRONG_LENGTH_EDGE_WOSET             0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_MISSING_EOT_EDGE_MASK      0x00800000U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_MISSING_EOT_EDGE_SHIFT             23U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_MISSING_EOT_EDGE_WIDTH              1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_MISSING_EOT_EDGE_WOCLR              0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_MISSING_EOT_EDGE_WOSET              0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_EOT_WITH_ERR_EDGE_MASK     0x01000000U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_EOT_WITH_ERR_EDGE_SHIFT            24U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_EOT_WITH_ERR_EDGE_WIDTH             1U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_EOT_WITH_ERR_EDGE_WOCLR             0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__ERR_EOT_WITH_ERR_EDGE_WOSET             0U
#define DSITX__DIRECT_CMD_RD_STS_CTL__RSVD_1_MASK                    0xFE000000U
#define DSITX__DIRECT_CMD_RD_STS_CTL__RSVD_1_SHIFT                           25U
#define DSITX__DIRECT_CMD_RD_STS_CTL__RSVD_1_WIDTH                            7U

#define DSITX__VID_MODE_STS_CTL_READ_MASK                            0xFFFFFFFFU
#define DSITX__VID_MODE_STS_CTL_WRITE_MASK                           0xFFFFFFFFU
#define DSITX__VID_MODE_STS_CTL__VSG_RUNNING_EN_MASK                 0x00000001U
#define DSITX__VID_MODE_STS_CTL__VSG_RUNNING_EN_SHIFT                         0U
#define DSITX__VID_MODE_STS_CTL__VSG_RUNNING_EN_WIDTH                         1U
#define DSITX__VID_MODE_STS_CTL__VSG_RUNNING_EN_WOCLR                         0U
#define DSITX__VID_MODE_STS_CTL__VSG_RUNNING_EN_WOSET                         0U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_DATA_EN_MASK            0x00000002U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_DATA_EN_SHIFT                    1U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_DATA_EN_WIDTH                    1U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_DATA_EN_WOCLR                    0U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_DATA_EN_WOSET                    0U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_HSYNC_EN_MASK           0x00000004U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_HSYNC_EN_SHIFT                   2U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_HSYNC_EN_WIDTH                   1U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_HSYNC_EN_WOCLR                   0U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_HSYNC_EN_WOSET                   0U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_VSYNC_EN_MASK           0x00000008U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_VSYNC_EN_SHIFT                   3U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_VSYNC_EN_WIDTH                   1U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_VSYNC_EN_WOCLR                   0U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_VSYNC_EN_WOSET                   0U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_LENGTH_EN_MASK            0x00000010U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_LENGTH_EN_SHIFT                    4U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_LENGTH_EN_WIDTH                    1U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_LENGTH_EN_WOCLR                    0U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_LENGTH_EN_WOSET                    0U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_HEIGHT_EN_MASK            0x00000020U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_HEIGHT_EN_SHIFT                    5U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_HEIGHT_EN_WIDTH                    1U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_HEIGHT_EN_WOCLR                    0U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_HEIGHT_EN_WOSET                    0U
#define DSITX__VID_MODE_STS_CTL__ERR_BURSTWRITE_EN_MASK              0x00000040U
#define DSITX__VID_MODE_STS_CTL__ERR_BURSTWRITE_EN_SHIFT                      6U
#define DSITX__VID_MODE_STS_CTL__ERR_BURSTWRITE_EN_WIDTH                      1U
#define DSITX__VID_MODE_STS_CTL__ERR_BURSTWRITE_EN_WOCLR                      0U
#define DSITX__VID_MODE_STS_CTL__ERR_BURSTWRITE_EN_WOSET                      0U
#define DSITX__VID_MODE_STS_CTL__ERR_LINEWRITE_EN_MASK               0x00000080U
#define DSITX__VID_MODE_STS_CTL__ERR_LINEWRITE_EN_SHIFT                       7U
#define DSITX__VID_MODE_STS_CTL__ERR_LINEWRITE_EN_WIDTH                       1U
#define DSITX__VID_MODE_STS_CTL__ERR_LINEWRITE_EN_WOCLR                       0U
#define DSITX__VID_MODE_STS_CTL__ERR_LINEWRITE_EN_WOSET                       0U
#define DSITX__VID_MODE_STS_CTL__ERR_LONGREAD_EN_MASK                0x00000100U
#define DSITX__VID_MODE_STS_CTL__ERR_LONGREAD_EN_SHIFT                        8U
#define DSITX__VID_MODE_STS_CTL__ERR_LONGREAD_EN_WIDTH                        1U
#define DSITX__VID_MODE_STS_CTL__ERR_LONGREAD_EN_WOCLR                        0U
#define DSITX__VID_MODE_STS_CTL__ERR_LONGREAD_EN_WOSET                        0U
#define DSITX__VID_MODE_STS_CTL__ERR_VRS_WRONG_LENGTH_EN_MASK        0x00000200U
#define DSITX__VID_MODE_STS_CTL__ERR_VRS_WRONG_LENGTH_EN_SHIFT                9U
#define DSITX__VID_MODE_STS_CTL__ERR_VRS_WRONG_LENGTH_EN_WIDTH                1U
#define DSITX__VID_MODE_STS_CTL__ERR_VRS_WRONG_LENGTH_EN_WOCLR                0U
#define DSITX__VID_MODE_STS_CTL__ERR_VRS_WRONG_LENGTH_EN_WOSET                0U
#define DSITX__VID_MODE_STS_CTL__VSG_RECOVERY_EN_MASK                0x00000400U
#define DSITX__VID_MODE_STS_CTL__VSG_RECOVERY_EN_SHIFT                       10U
#define DSITX__VID_MODE_STS_CTL__VSG_RECOVERY_EN_WIDTH                        1U
#define DSITX__VID_MODE_STS_CTL__VSG_RECOVERY_EN_WOCLR                        0U
#define DSITX__VID_MODE_STS_CTL__VSG_RECOVERY_EN_WOSET                        0U
#define DSITX__VID_MODE_STS_CTL__RSVD_0_MASK                         0x0000F800U
#define DSITX__VID_MODE_STS_CTL__RSVD_0_SHIFT                                11U
#define DSITX__VID_MODE_STS_CTL__RSVD_0_WIDTH                                 5U
#define DSITX__VID_MODE_STS_CTL__VSG_RUNNING_EDGE_MASK               0x00010000U
#define DSITX__VID_MODE_STS_CTL__VSG_RUNNING_EDGE_SHIFT                      16U
#define DSITX__VID_MODE_STS_CTL__VSG_RUNNING_EDGE_WIDTH                       1U
#define DSITX__VID_MODE_STS_CTL__VSG_RUNNING_EDGE_WOCLR                       0U
#define DSITX__VID_MODE_STS_CTL__VSG_RUNNING_EDGE_WOSET                       0U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_DATA_EDGE_MASK          0x00020000U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_DATA_EDGE_SHIFT                 17U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_DATA_EDGE_WIDTH                  1U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_DATA_EDGE_WOCLR                  0U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_DATA_EDGE_WOSET                  0U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_HSYNC_EDGE_MASK         0x00040000U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_HSYNC_EDGE_SHIFT                18U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_HSYNC_EDGE_WIDTH                 1U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_HSYNC_EDGE_WOCLR                 0U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_HSYNC_EDGE_WOSET                 0U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_VSYNC_EDGE_MASK         0x00080000U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_VSYNC_EDGE_SHIFT                19U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_VSYNC_EDGE_WIDTH                 1U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_VSYNC_EDGE_WOCLR                 0U
#define DSITX__VID_MODE_STS_CTL__ERR_MISSING_VSYNC_EDGE_WOSET                 0U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_LENGTH_EDGE_MASK          0x00100000U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_LENGTH_EDGE_SHIFT                 20U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_LENGTH_EDGE_WIDTH                  1U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_LENGTH_EDGE_WOCLR                  0U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_LENGTH_EDGE_WOSET                  0U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_HEIGHT_EDGE_MASK          0x00200000U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_HEIGHT_EDGE_SHIFT                 21U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_HEIGHT_EDGE_WIDTH                  1U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_HEIGHT_EDGE_WOCLR                  0U
#define DSITX__VID_MODE_STS_CTL__ERR_SMALL_HEIGHT_EDGE_WOSET                  0U
#define DSITX__VID_MODE_STS_CTL__ERR_BURSTWRITE_EDGE_MASK            0x00400000U
#define DSITX__VID_MODE_STS_CTL__ERR_BURSTWRITE_EDGE_SHIFT                   22U
#define DSITX__VID_MODE_STS_CTL__ERR_BURSTWRITE_EDGE_WIDTH                    1U
#define DSITX__VID_MODE_STS_CTL__ERR_BURSTWRITE_EDGE_WOCLR                    0U
#define DSITX__VID_MODE_STS_CTL__ERR_BURSTWRITE_EDGE_WOSET                    0U
#define DSITX__VID_MODE_STS_CTL__ERR_LINEWRITE_EDGE_MASK             0x00800000U
#define DSITX__VID_MODE_STS_CTL__ERR_LINEWRITE_EDGE_SHIFT                    23U
#define DSITX__VID_MODE_STS_CTL__ERR_LINEWRITE_EDGE_WIDTH                     1U
#define DSITX__VID_MODE_STS_CTL__ERR_LINEWRITE_EDGE_WOCLR                     0U
#define DSITX__VID_MODE_STS_CTL__ERR_LINEWRITE_EDGE_WOSET                     0U
#define DSITX__VID_MODE_STS_CTL__ERR_LONGREAD_EDGE_MASK              0x01000000U
#define DSITX__VID_MODE_STS_CTL__ERR_LONGREAD_EDGE_SHIFT                     24U
#define DSITX__VID_MODE_STS_CTL__ERR_LONGREAD_EDGE_WIDTH                      1U
#define DSITX__VID_MODE_STS_CTL__ERR_LONGREAD_EDGE_WOCLR                      0U
#define DSITX__VID_MODE_STS_CTL__ERR_LONGREAD_EDGE_WOSET                      0U
#define DSITX__VID_MODE_STS_CTL__ERR_VRS_WRONG_LENGTH_EDGE_MASK      0x02000000U
#define DSITX__VID_MODE_STS_CTL__ERR_VRS_WRONG_LENGTH_EDGE_SHIFT             25U
#define DSITX__VID_MODE_STS_CTL__ERR_VRS_WRONG_LENGTH_EDGE_WIDTH              1U
#define DSITX__VID_MODE_STS_CTL__ERR_VRS_WRONG_LENGTH_EDGE_WOCLR              0U
#define DSITX__VID_MODE_STS_CTL__ERR_VRS_WRONG_LENGTH_EDGE_WOSET              0U
#define DSITX__VID_MODE_STS_CTL__VSG_RECOVERY_EDGE_MASK              0x04000000U
#define DSITX__VID_MODE_STS_CTL__VSG_RECOVERY_EDGE_SHIFT                     26U
#define DSITX__VID_MODE_STS_CTL__VSG_RECOVERY_EDGE_WIDTH                      1U
#define DSITX__VID_MODE_STS_CTL__VSG_RECOVERY_EDGE_WOCLR                      0U
#define DSITX__VID_MODE_STS_CTL__VSG_RECOVERY_EDGE_WOSET                      0U
#define DSITX__VID_MODE_STS_CTL__RSVD_1_MASK                         0xF8000000U
#define DSITX__VID_MODE_STS_CTL__RSVD_1_SHIFT                                27U
#define DSITX__VID_MODE_STS_CTL__RSVD_1_WIDTH                                 5U

#define DSITX__TVG_STS_CTL_READ_MASK                                 0xFFFFFFFFU
#define DSITX__TVG_STS_CTL_WRITE_MASK                                0xFFFFFFFFU
#define DSITX__TVG_STS_CTL__TVG_STS_EN_MASK                          0x00000001U
#define DSITX__TVG_STS_CTL__TVG_STS_EN_SHIFT                                  0U
#define DSITX__TVG_STS_CTL__TVG_STS_EN_WIDTH                                  1U
#define DSITX__TVG_STS_CTL__TVG_STS_EN_WOCLR                                  0U
#define DSITX__TVG_STS_CTL__TVG_STS_EN_WOSET                                  0U
#define DSITX__TVG_STS_CTL__RSVD_0_MASK                              0x0000FFFEU
#define DSITX__TVG_STS_CTL__RSVD_0_SHIFT                                      1U
#define DSITX__TVG_STS_CTL__RSVD_0_WIDTH                                     15U
#define DSITX__TVG_STS_CTL__TVG_STS_EDGE_MASK                        0x00010000U
#define DSITX__TVG_STS_CTL__TVG_STS_EDGE_SHIFT                               16U
#define DSITX__TVG_STS_CTL__TVG_STS_EDGE_WIDTH                                1U
#define DSITX__TVG_STS_CTL__TVG_STS_EDGE_WOCLR                                0U
#define DSITX__TVG_STS_CTL__TVG_STS_EDGE_WOSET                                0U
#define DSITX__TVG_STS_CTL__RSVD_1_MASK                              0xFFFE0000U
#define DSITX__TVG_STS_CTL__RSVD_1_SHIFT                                     17U
#define DSITX__TVG_STS_CTL__RSVD_1_WIDTH                                     15U

#define DSITX__MCTL_DPHY_ERR_CTL1_READ_MASK                          0xFFFFFFFFU
#define DSITX__MCTL_DPHY_ERR_CTL1_WRITE_MASK                         0xFFFFFFFFU
#define DSITX__MCTL_DPHY_ERR_CTL1__RSVD_0_MASK                       0x0000003FU
#define DSITX__MCTL_DPHY_ERR_CTL1__RSVD_0_SHIFT                               0U
#define DSITX__MCTL_DPHY_ERR_CTL1__RSVD_0_WIDTH                               6U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_1_EN_MASK                 0x00000040U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_1_EN_SHIFT                         6U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_1_EN_WIDTH                         1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_1_EN_WOCLR                         0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_1_EN_WOSET                         0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_2_EN_MASK                 0x00000080U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_2_EN_SHIFT                         7U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_2_EN_WIDTH                         1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_2_EN_WOCLR                         0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_2_EN_WOSET                         0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_3_EN_MASK                 0x00000100U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_3_EN_SHIFT                         8U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_3_EN_WIDTH                         1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_3_EN_WOCLR                         0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_3_EN_WOSET                         0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_4_EN_MASK                 0x00000200U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_4_EN_SHIFT                         9U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_4_EN_WIDTH                         1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_4_EN_WOCLR                         0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_ESC_4_EN_WOSET                         0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_1_EN_MASK             0x00000400U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_1_EN_SHIFT                    10U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_1_EN_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_1_EN_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_1_EN_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_2_EN_MASK             0x00000800U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_2_EN_SHIFT                    11U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_2_EN_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_2_EN_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_2_EN_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_3_EN_MASK             0x00001000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_3_EN_SHIFT                    12U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_3_EN_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_3_EN_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_3_EN_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_4_EN_MASK             0x00002000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_4_EN_SHIFT                    13U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_4_EN_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_4_EN_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_SYNCESC_4_EN_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_1_EN_MASK             0x00004000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_1_EN_SHIFT                    14U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_1_EN_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_1_EN_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_1_EN_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_2_EN_MASK             0x00008000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_2_EN_SHIFT                    15U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_2_EN_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_2_EN_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_2_EN_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_3_EN_MASK             0x00010000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_3_EN_SHIFT                    16U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_3_EN_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_3_EN_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_3_EN_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_4_EN_MASK             0x00020000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_4_EN_SHIFT                    17U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_4_EN_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_4_EN_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONTROL_4_EN_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_1_EN_MASK            0x00040000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_1_EN_SHIFT                   18U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_1_EN_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_1_EN_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_1_EN_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_2_EN_MASK            0x00080000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_2_EN_SHIFT                   19U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_2_EN_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_2_EN_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_2_EN_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_3_EN_MASK            0x00100000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_3_EN_SHIFT                   20U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_3_EN_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_3_EN_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_3_EN_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_4_EN_MASK            0x00200000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_4_EN_SHIFT                   21U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_4_EN_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_4_EN_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP0_4_EN_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_1_EN_MASK            0x00400000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_1_EN_SHIFT                   22U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_1_EN_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_1_EN_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_1_EN_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_2_EN_MASK            0x00800000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_2_EN_SHIFT                   23U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_2_EN_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_2_EN_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_2_EN_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_3_EN_MASK            0x01000000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_3_EN_SHIFT                   24U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_3_EN_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_3_EN_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_3_EN_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_4_EN_MASK            0x02000000U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_4_EN_SHIFT                   25U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_4_EN_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_4_EN_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__ERR_CONT_LP1_4_EN_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CTL1__RSVD_1_MASK                       0xFC000000U
#define DSITX__MCTL_DPHY_ERR_CTL1__RSVD_1_SHIFT                              26U
#define DSITX__MCTL_DPHY_ERR_CTL1__RSVD_1_WIDTH                               6U

#define DSITX__MCTL_DPHY_ERR_CTL2_READ_MASK                          0xFFFFFFFFU
#define DSITX__MCTL_DPHY_ERR_CTL2_WRITE_MASK                         0xFFFFFFFFU
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_1_EDGE_MASK               0x00000001U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_1_EDGE_SHIFT                       0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_1_EDGE_WIDTH                       1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_1_EDGE_WOCLR                       0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_1_EDGE_WOSET                       0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_2_EDGE_MASK               0x00000002U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_2_EDGE_SHIFT                       1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_2_EDGE_WIDTH                       1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_2_EDGE_WOCLR                       0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_2_EDGE_WOSET                       0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_3_EDGE_MASK               0x00000004U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_3_EDGE_SHIFT                       2U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_3_EDGE_WIDTH                       1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_3_EDGE_WOCLR                       0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_3_EDGE_WOSET                       0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_4_EDGE_MASK               0x00000008U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_4_EDGE_SHIFT                       3U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_4_EDGE_WIDTH                       1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_4_EDGE_WOCLR                       0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_ESC_4_EDGE_WOSET                       0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_1_EDGE_MASK           0x00000010U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_1_EDGE_SHIFT                   4U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_1_EDGE_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_1_EDGE_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_1_EDGE_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_2_EDGE_MASK           0x00000020U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_2_EDGE_SHIFT                   5U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_2_EDGE_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_2_EDGE_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_2_EDGE_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_3_EDGE_MASK           0x00000040U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_3_EDGE_SHIFT                   6U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_3_EDGE_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_3_EDGE_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_3_EDGE_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_4_EDGE_MASK           0x00000080U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_4_EDGE_SHIFT                   7U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_4_EDGE_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_4_EDGE_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_SYNCESC_4_EDGE_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_1_EDGE_MASK           0x00000100U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_1_EDGE_SHIFT                   8U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_1_EDGE_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_1_EDGE_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_1_EDGE_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_2_EDGE_MASK           0x00000200U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_2_EDGE_SHIFT                   9U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_2_EDGE_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_2_EDGE_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_2_EDGE_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_3_EDGE_MASK           0x00000400U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_3_EDGE_SHIFT                  10U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_3_EDGE_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_3_EDGE_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_3_EDGE_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_4_EDGE_MASK           0x00000800U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_4_EDGE_SHIFT                  11U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_4_EDGE_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_4_EDGE_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONTROL_4_EDGE_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_1_EDGE_MASK          0x00001000U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_1_EDGE_SHIFT                 12U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_1_EDGE_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_1_EDGE_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_1_EDGE_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_2_EDGE_MASK          0x00002000U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_2_EDGE_SHIFT                 13U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_2_EDGE_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_2_EDGE_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_2_EDGE_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_3_EDGE_MASK          0x00004000U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_3_EDGE_SHIFT                 14U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_3_EDGE_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_3_EDGE_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_3_EDGE_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_4_EDGE_MASK          0x00008000U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_4_EDGE_SHIFT                 15U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_4_EDGE_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_4_EDGE_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP0_4_EDGE_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_1_EDGE_MASK          0x00010000U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_1_EDGE_SHIFT                 16U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_1_EDGE_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_1_EDGE_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_1_EDGE_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_2_EDGE_MASK          0x00020000U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_2_EDGE_SHIFT                 17U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_2_EDGE_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_2_EDGE_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_2_EDGE_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_3_EDGE_MASK          0x00040000U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_3_EDGE_SHIFT                 18U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_3_EDGE_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_3_EDGE_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_3_EDGE_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_4_EDGE_MASK          0x00080000U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_4_EDGE_SHIFT                 19U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_4_EDGE_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_4_EDGE_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__ERR_CONT_LP1_4_EDGE_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_CTL2__RSVD_0_MASK                       0xFFF00000U
#define DSITX__MCTL_DPHY_ERR_CTL2__RSVD_0_SHIFT                              20U
#define DSITX__MCTL_DPHY_ERR_CTL2__RSVD_0_WIDTH                              12U

#define DSITX__MCTL_MAIN_STS_CLR_READ_MASK                           0xFFFFFC00U
#define DSITX__MCTL_MAIN_STS_CLR_WRITE_MASK                          0xFFFFFC00U
#define DSITX__MCTL_MAIN_STS_CLR__PLL_LOCK_CLR_MASK                  0x00000001U
#define DSITX__MCTL_MAIN_STS_CLR__PLL_LOCK_CLR_SHIFT                          0U
#define DSITX__MCTL_MAIN_STS_CLR__PLL_LOCK_CLR_WIDTH                          1U
#define DSITX__MCTL_MAIN_STS_CLR__PLL_LOCK_CLR_WOCLR                          0U
#define DSITX__MCTL_MAIN_STS_CLR__PLL_LOCK_CLR_WOSET                          0U
#define DSITX__MCTL_MAIN_STS_CLR__CLKLANE_READY_CLR_MASK             0x00000002U
#define DSITX__MCTL_MAIN_STS_CLR__CLKLANE_READY_CLR_SHIFT                     1U
#define DSITX__MCTL_MAIN_STS_CLR__CLKLANE_READY_CLR_WIDTH                     1U
#define DSITX__MCTL_MAIN_STS_CLR__CLKLANE_READY_CLR_WOCLR                     0U
#define DSITX__MCTL_MAIN_STS_CLR__CLKLANE_READY_CLR_WOSET                     0U
#define DSITX__MCTL_MAIN_STS_CLR__DAT1_READY_CLR_MASK                0x00000004U
#define DSITX__MCTL_MAIN_STS_CLR__DAT1_READY_CLR_SHIFT                        2U
#define DSITX__MCTL_MAIN_STS_CLR__DAT1_READY_CLR_WIDTH                        1U
#define DSITX__MCTL_MAIN_STS_CLR__DAT1_READY_CLR_WOCLR                        0U
#define DSITX__MCTL_MAIN_STS_CLR__DAT1_READY_CLR_WOSET                        0U
#define DSITX__MCTL_MAIN_STS_CLR__DAT2_READY_CLR_MASK                0x00000008U
#define DSITX__MCTL_MAIN_STS_CLR__DAT2_READY_CLR_SHIFT                        3U
#define DSITX__MCTL_MAIN_STS_CLR__DAT2_READY_CLR_WIDTH                        1U
#define DSITX__MCTL_MAIN_STS_CLR__DAT2_READY_CLR_WOCLR                        0U
#define DSITX__MCTL_MAIN_STS_CLR__DAT2_READY_CLR_WOSET                        0U
#define DSITX__MCTL_MAIN_STS_CLR__DAT3_READY_CLR_MASK                0x00000010U
#define DSITX__MCTL_MAIN_STS_CLR__DAT3_READY_CLR_SHIFT                        4U
#define DSITX__MCTL_MAIN_STS_CLR__DAT3_READY_CLR_WIDTH                        1U
#define DSITX__MCTL_MAIN_STS_CLR__DAT3_READY_CLR_WOCLR                        0U
#define DSITX__MCTL_MAIN_STS_CLR__DAT3_READY_CLR_WOSET                        0U
#define DSITX__MCTL_MAIN_STS_CLR__DAT4_READY_CLR_MASK                0x00000020U
#define DSITX__MCTL_MAIN_STS_CLR__DAT4_READY_CLR_SHIFT                        5U
#define DSITX__MCTL_MAIN_STS_CLR__DAT4_READY_CLR_WIDTH                        1U
#define DSITX__MCTL_MAIN_STS_CLR__DAT4_READY_CLR_WOCLR                        0U
#define DSITX__MCTL_MAIN_STS_CLR__DAT4_READY_CLR_WOSET                        0U
#define DSITX__MCTL_MAIN_STS_CLR__HSTX_TO_ERR_CLR_MASK               0x00000040U
#define DSITX__MCTL_MAIN_STS_CLR__HSTX_TO_ERR_CLR_SHIFT                       6U
#define DSITX__MCTL_MAIN_STS_CLR__HSTX_TO_ERR_CLR_WIDTH                       1U
#define DSITX__MCTL_MAIN_STS_CLR__HSTX_TO_ERR_CLR_WOCLR                       0U
#define DSITX__MCTL_MAIN_STS_CLR__HSTX_TO_ERR_CLR_WOSET                       0U
#define DSITX__MCTL_MAIN_STS_CLR__LPRX_TO_ERR_CLR_MASK               0x00000080U
#define DSITX__MCTL_MAIN_STS_CLR__LPRX_TO_ERR_CLR_SHIFT                       7U
#define DSITX__MCTL_MAIN_STS_CLR__LPRX_TO_ERR_CLR_WIDTH                       1U
#define DSITX__MCTL_MAIN_STS_CLR__LPRX_TO_ERR_CLR_WOCLR                       0U
#define DSITX__MCTL_MAIN_STS_CLR__LPRX_TO_ERR_CLR_WOSET                       0U
#define DSITX__MCTL_MAIN_STS_CLR__IF1_UNTERM_PCK_ERR_CLR_MASK        0x00000100U
#define DSITX__MCTL_MAIN_STS_CLR__IF1_UNTERM_PCK_ERR_CLR_SHIFT                8U
#define DSITX__MCTL_MAIN_STS_CLR__IF1_UNTERM_PCK_ERR_CLR_WIDTH                1U
#define DSITX__MCTL_MAIN_STS_CLR__IF1_UNTERM_PCK_ERR_CLR_WOCLR                0U
#define DSITX__MCTL_MAIN_STS_CLR__IF1_UNTERM_PCK_ERR_CLR_WOSET                0U
#define DSITX__MCTL_MAIN_STS_CLR__IF3_UNTERM_PCK_ERR_CLR_MASK        0x00000200U
#define DSITX__MCTL_MAIN_STS_CLR__IF3_UNTERM_PCK_ERR_CLR_SHIFT                9U
#define DSITX__MCTL_MAIN_STS_CLR__IF3_UNTERM_PCK_ERR_CLR_WIDTH                1U
#define DSITX__MCTL_MAIN_STS_CLR__IF3_UNTERM_PCK_ERR_CLR_WOCLR                0U
#define DSITX__MCTL_MAIN_STS_CLR__IF3_UNTERM_PCK_ERR_CLR_WOSET                0U
#define DSITX__MCTL_MAIN_STS_CLR__RSVD_0_MASK                        0xFFFFFC00U
#define DSITX__MCTL_MAIN_STS_CLR__RSVD_0_SHIFT                               10U
#define DSITX__MCTL_MAIN_STS_CLR__RSVD_0_WIDTH                               22U

#define DSITX__CMD_MODE_STS_CLR_READ_MASK                            0xFFFFFFE0U
#define DSITX__CMD_MODE_STS_CLR_WRITE_MASK                           0xFFFFFFE0U
#define DSITX__CMD_MODE_STS_CLR__CSM_RUNNING_CLR_MASK                0x00000001U
#define DSITX__CMD_MODE_STS_CLR__CSM_RUNNING_CLR_SHIFT                        0U
#define DSITX__CMD_MODE_STS_CLR__CSM_RUNNING_CLR_WIDTH                        1U
#define DSITX__CMD_MODE_STS_CLR__CSM_RUNNING_CLR_WOCLR                        0U
#define DSITX__CMD_MODE_STS_CLR__CSM_RUNNING_CLR_WOSET                        0U
#define DSITX__CMD_MODE_STS_CLR__ERR_NO_TE_CLR_MASK                  0x00000002U
#define DSITX__CMD_MODE_STS_CLR__ERR_NO_TE_CLR_SHIFT                          1U
#define DSITX__CMD_MODE_STS_CLR__ERR_NO_TE_CLR_WIDTH                          1U
#define DSITX__CMD_MODE_STS_CLR__ERR_NO_TE_CLR_WOCLR                          0U
#define DSITX__CMD_MODE_STS_CLR__ERR_NO_TE_CLR_WOSET                          0U
#define DSITX__CMD_MODE_STS_CLR__ERR_TE_MISS_CLR_MASK                0x00000004U
#define DSITX__CMD_MODE_STS_CLR__ERR_TE_MISS_CLR_SHIFT                        2U
#define DSITX__CMD_MODE_STS_CLR__ERR_TE_MISS_CLR_WIDTH                        1U
#define DSITX__CMD_MODE_STS_CLR__ERR_TE_MISS_CLR_WOCLR                        0U
#define DSITX__CMD_MODE_STS_CLR__ERR_TE_MISS_CLR_WOSET                        0U
#define DSITX__CMD_MODE_STS_CLR__ERR_UNWANTED_RD_CLR_MASK            0x00000008U
#define DSITX__CMD_MODE_STS_CLR__ERR_UNWANTED_RD_CLR_SHIFT                    3U
#define DSITX__CMD_MODE_STS_CLR__ERR_UNWANTED_RD_CLR_WIDTH                    1U
#define DSITX__CMD_MODE_STS_CLR__ERR_UNWANTED_RD_CLR_WOCLR                    0U
#define DSITX__CMD_MODE_STS_CLR__ERR_UNWANTED_RD_CLR_WOSET                    0U
#define DSITX__CMD_MODE_STS_CLR__ERR_IF1_UNDERRUN_CLR_MASK           0x00000010U
#define DSITX__CMD_MODE_STS_CLR__ERR_IF1_UNDERRUN_CLR_SHIFT                   4U
#define DSITX__CMD_MODE_STS_CLR__ERR_IF1_UNDERRUN_CLR_WIDTH                   1U
#define DSITX__CMD_MODE_STS_CLR__ERR_IF1_UNDERRUN_CLR_WOCLR                   0U
#define DSITX__CMD_MODE_STS_CLR__ERR_IF1_UNDERRUN_CLR_WOSET                   0U
#define DSITX__CMD_MODE_STS_CLR__ERR_IF3_UNDERRUN_CLR_MASK           0x00000020U
#define DSITX__CMD_MODE_STS_CLR__ERR_IF3_UNDERRUN_CLR_SHIFT                   5U
#define DSITX__CMD_MODE_STS_CLR__ERR_IF3_UNDERRUN_CLR_WIDTH                   1U
#define DSITX__CMD_MODE_STS_CLR__ERR_IF3_UNDERRUN_CLR_WOCLR                   0U
#define DSITX__CMD_MODE_STS_CLR__ERR_IF3_UNDERRUN_CLR_WOSET                   0U
#define DSITX__CMD_MODE_STS_CLR__RSVD_0_MASK                         0xFFFFFFC0U
#define DSITX__CMD_MODE_STS_CLR__RSVD_0_SHIFT                                 6U
#define DSITX__CMD_MODE_STS_CLR__RSVD_0_WIDTH                                26U

#define DSITX__DIRECT_CMD_STS_CLR_READ_MASK                          0xFFFFF800U
#define DSITX__DIRECT_CMD_STS_CLR_WRITE_MASK                         0xFFFFF800U
#define DSITX__DIRECT_CMD_STS_CLR__CMD_TRANSMISSION_CLR_MASK         0x00000001U
#define DSITX__DIRECT_CMD_STS_CLR__CMD_TRANSMISSION_CLR_SHIFT                 0U
#define DSITX__DIRECT_CMD_STS_CLR__CMD_TRANSMISSION_CLR_WIDTH                 1U
#define DSITX__DIRECT_CMD_STS_CLR__CMD_TRANSMISSION_CLR_WOCLR                 0U
#define DSITX__DIRECT_CMD_STS_CLR__CMD_TRANSMISSION_CLR_WOSET                 0U
#define DSITX__DIRECT_CMD_STS_CLR__WRITE_COMPLETED_CLR_MASK          0x00000002U
#define DSITX__DIRECT_CMD_STS_CLR__WRITE_COMPLETED_CLR_SHIFT                  1U
#define DSITX__DIRECT_CMD_STS_CLR__WRITE_COMPLETED_CLR_WIDTH                  1U
#define DSITX__DIRECT_CMD_STS_CLR__WRITE_COMPLETED_CLR_WOCLR                  0U
#define DSITX__DIRECT_CMD_STS_CLR__WRITE_COMPLETED_CLR_WOSET                  0U
#define DSITX__DIRECT_CMD_STS_CLR__TRIGGER_COMPLETED_CLR_MASK        0x00000004U
#define DSITX__DIRECT_CMD_STS_CLR__TRIGGER_COMPLETED_CLR_SHIFT                2U
#define DSITX__DIRECT_CMD_STS_CLR__TRIGGER_COMPLETED_CLR_WIDTH                1U
#define DSITX__DIRECT_CMD_STS_CLR__TRIGGER_COMPLETED_CLR_WOCLR                0U
#define DSITX__DIRECT_CMD_STS_CLR__TRIGGER_COMPLETED_CLR_WOSET                0U
#define DSITX__DIRECT_CMD_STS_CLR__READ_COMPLETED_CLR_MASK           0x00000008U
#define DSITX__DIRECT_CMD_STS_CLR__READ_COMPLETED_CLR_SHIFT                   3U
#define DSITX__DIRECT_CMD_STS_CLR__READ_COMPLETED_CLR_WIDTH                   1U
#define DSITX__DIRECT_CMD_STS_CLR__READ_COMPLETED_CLR_WOCLR                   0U
#define DSITX__DIRECT_CMD_STS_CLR__READ_COMPLETED_CLR_WOSET                   0U
#define DSITX__DIRECT_CMD_STS_CLR__ACK_RECEIVED_CLR_MASK             0x00000010U
#define DSITX__DIRECT_CMD_STS_CLR__ACK_RECEIVED_CLR_SHIFT                     4U
#define DSITX__DIRECT_CMD_STS_CLR__ACK_RECEIVED_CLR_WIDTH                     1U
#define DSITX__DIRECT_CMD_STS_CLR__ACK_RECEIVED_CLR_WOCLR                     0U
#define DSITX__DIRECT_CMD_STS_CLR__ACK_RECEIVED_CLR_WOSET                     0U
#define DSITX__DIRECT_CMD_STS_CLR__ACK_WITH_ERR_CLR_MASK             0x00000020U
#define DSITX__DIRECT_CMD_STS_CLR__ACK_WITH_ERR_CLR_SHIFT                     5U
#define DSITX__DIRECT_CMD_STS_CLR__ACK_WITH_ERR_CLR_WIDTH                     1U
#define DSITX__DIRECT_CMD_STS_CLR__ACK_WITH_ERR_CLR_WOCLR                     0U
#define DSITX__DIRECT_CMD_STS_CLR__ACK_WITH_ERR_CLR_WOSET                     0U
#define DSITX__DIRECT_CMD_STS_CLR__TRIGGER_RECEIVED_CLR_MASK         0x00000040U
#define DSITX__DIRECT_CMD_STS_CLR__TRIGGER_RECEIVED_CLR_SHIFT                 6U
#define DSITX__DIRECT_CMD_STS_CLR__TRIGGER_RECEIVED_CLR_WIDTH                 1U
#define DSITX__DIRECT_CMD_STS_CLR__TRIGGER_RECEIVED_CLR_WOCLR                 0U
#define DSITX__DIRECT_CMD_STS_CLR__TRIGGER_RECEIVED_CLR_WOSET                 0U
#define DSITX__DIRECT_CMD_STS_CLR__TE_RECEIVED_CLR_MASK              0x00000080U
#define DSITX__DIRECT_CMD_STS_CLR__TE_RECEIVED_CLR_SHIFT                      7U
#define DSITX__DIRECT_CMD_STS_CLR__TE_RECEIVED_CLR_WIDTH                      1U
#define DSITX__DIRECT_CMD_STS_CLR__TE_RECEIVED_CLR_WOCLR                      0U
#define DSITX__DIRECT_CMD_STS_CLR__TE_RECEIVED_CLR_WOSET                      0U
#define DSITX__DIRECT_CMD_STS_CLR__BTA_COMPLETED_CLR_MASK            0x00000100U
#define DSITX__DIRECT_CMD_STS_CLR__BTA_COMPLETED_CLR_SHIFT                    8U
#define DSITX__DIRECT_CMD_STS_CLR__BTA_COMPLETED_CLR_WIDTH                    1U
#define DSITX__DIRECT_CMD_STS_CLR__BTA_COMPLETED_CLR_WOCLR                    0U
#define DSITX__DIRECT_CMD_STS_CLR__BTA_COMPLETED_CLR_WOSET                    0U
#define DSITX__DIRECT_CMD_STS_CLR__BTA_FINISHED_CLR_MASK             0x00000200U
#define DSITX__DIRECT_CMD_STS_CLR__BTA_FINISHED_CLR_SHIFT                     9U
#define DSITX__DIRECT_CMD_STS_CLR__BTA_FINISHED_CLR_WIDTH                     1U
#define DSITX__DIRECT_CMD_STS_CLR__BTA_FINISHED_CLR_WOCLR                     0U
#define DSITX__DIRECT_CMD_STS_CLR__BTA_FINISHED_CLR_WOSET                     0U
#define DSITX__DIRECT_CMD_STS_CLR__READ_COMPLETED_WITH_ERR_CLR_MASK  0x00000400U
#define DSITX__DIRECT_CMD_STS_CLR__READ_COMPLETED_WITH_ERR_CLR_SHIFT         10U
#define DSITX__DIRECT_CMD_STS_CLR__READ_COMPLETED_WITH_ERR_CLR_WIDTH          1U
#define DSITX__DIRECT_CMD_STS_CLR__READ_COMPLETED_WITH_ERR_CLR_WOCLR          0U
#define DSITX__DIRECT_CMD_STS_CLR__READ_COMPLETED_WITH_ERR_CLR_WOSET          0U
#define DSITX__DIRECT_CMD_STS_CLR__RSVD_0_MASK                       0xFFFFF800U
#define DSITX__DIRECT_CMD_STS_CLR__RSVD_0_SHIFT                              11U
#define DSITX__DIRECT_CMD_STS_CLR__RSVD_0_WIDTH                              21U

#define DSITX__DIRECT_CMD_RD_STS_CLR_READ_MASK                       0xFFFFFE00U
#define DSITX__DIRECT_CMD_RD_STS_CLR_WRITE_MASK                      0xFFFFFE00U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_FIXED_CLR_MASK             0x00000001U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_FIXED_CLR_SHIFT                     0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_FIXED_CLR_WIDTH                     1U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_FIXED_CLR_WOCLR                     0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_FIXED_CLR_WOSET                     0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_UNCORRECTABLE_CLR_MASK     0x00000002U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_UNCORRECTABLE_CLR_SHIFT             1U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_UNCORRECTABLE_CLR_WIDTH             1U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_UNCORRECTABLE_CLR_WOCLR             0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_UNCORRECTABLE_CLR_WOSET             0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_CHECKSUM_CLR_MASK          0x00000004U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_CHECKSUM_CLR_SHIFT                  2U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_CHECKSUM_CLR_WIDTH                  1U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_CHECKSUM_CLR_WOCLR                  0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_CHECKSUM_CLR_WOSET                  0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_UNDECODABLE_CLR_MASK       0x00000008U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_UNDECODABLE_CLR_SHIFT               3U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_UNDECODABLE_CLR_WIDTH               1U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_UNDECODABLE_CLR_WOCLR               0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_UNDECODABLE_CLR_WOSET               0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_RECEIVE_CLR_MASK           0x00000010U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_RECEIVE_CLR_SHIFT                   4U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_RECEIVE_CLR_WIDTH                   1U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_RECEIVE_CLR_WOCLR                   0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_RECEIVE_CLR_WOSET                   0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_OVERSIZE_CLR_MASK          0x00000020U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_OVERSIZE_CLR_SHIFT                  5U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_OVERSIZE_CLR_WIDTH                  1U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_OVERSIZE_CLR_WOCLR                  0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_OVERSIZE_CLR_WOSET                  0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_WRONG_LENGTH_CLR_MASK      0x00000040U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_WRONG_LENGTH_CLR_SHIFT              6U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_WRONG_LENGTH_CLR_WIDTH              1U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_WRONG_LENGTH_CLR_WOCLR              0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_WRONG_LENGTH_CLR_WOSET              0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_MISSING_EOT_CLR_MASK       0x00000080U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_MISSING_EOT_CLR_SHIFT               7U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_MISSING_EOT_CLR_WIDTH               1U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_MISSING_EOT_CLR_WOCLR               0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_MISSING_EOT_CLR_WOSET               0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_EOT_WITH_ERR_CLR_MASK      0x00000100U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_EOT_WITH_ERR_CLR_SHIFT              8U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_EOT_WITH_ERR_CLR_WIDTH              1U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_EOT_WITH_ERR_CLR_WOCLR              0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__ERR_EOT_WITH_ERR_CLR_WOSET              0U
#define DSITX__DIRECT_CMD_RD_STS_CLR__RSVD_0_MASK                    0xFFFFFE00U
#define DSITX__DIRECT_CMD_RD_STS_CLR__RSVD_0_SHIFT                            9U
#define DSITX__DIRECT_CMD_RD_STS_CLR__RSVD_0_WIDTH                           23U

#define DSITX__VID_MODE_STS_CLR_READ_MASK                            0xFFFFF800U
#define DSITX__VID_MODE_STS_CLR_WRITE_MASK                           0xFFFFF800U
#define DSITX__VID_MODE_STS_CLR__VSG_STS_CLR_MASK                    0x00000001U
#define DSITX__VID_MODE_STS_CLR__VSG_STS_CLR_SHIFT                            0U
#define DSITX__VID_MODE_STS_CLR__VSG_STS_CLR_WIDTH                            1U
#define DSITX__VID_MODE_STS_CLR__VSG_STS_CLR_WOCLR                            0U
#define DSITX__VID_MODE_STS_CLR__VSG_STS_CLR_WOSET                            0U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_DATA_CLR_MASK           0x00000002U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_DATA_CLR_SHIFT                   1U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_DATA_CLR_WIDTH                   1U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_DATA_CLR_WOCLR                   0U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_DATA_CLR_WOSET                   0U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_HSYNC_CLR_MASK          0x00000004U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_HSYNC_CLR_SHIFT                  2U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_HSYNC_CLR_WIDTH                  1U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_HSYNC_CLR_WOCLR                  0U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_HSYNC_CLR_WOSET                  0U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_VSYNC_CLR_MASK          0x00000008U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_VSYNC_CLR_SHIFT                  3U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_VSYNC_CLR_WIDTH                  1U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_VSYNC_CLR_WOCLR                  0U
#define DSITX__VID_MODE_STS_CLR__ERR_MISSING_VSYNC_CLR_WOSET                  0U
#define DSITX__VID_MODE_STS_CLR__ERR_SMALL_LENGTH_CLR_MASK           0x00000010U
#define DSITX__VID_MODE_STS_CLR__ERR_SMALL_LENGTH_CLR_SHIFT                   4U
#define DSITX__VID_MODE_STS_CLR__ERR_SMALL_LENGTH_CLR_WIDTH                   1U
#define DSITX__VID_MODE_STS_CLR__ERR_SMALL_LENGTH_CLR_WOCLR                   0U
#define DSITX__VID_MODE_STS_CLR__ERR_SMALL_LENGTH_CLR_WOSET                   0U
#define DSITX__VID_MODE_STS_CLR__ERR_SMALL_HEIGHT_CLR_MASK           0x00000020U
#define DSITX__VID_MODE_STS_CLR__ERR_SMALL_HEIGHT_CLR_SHIFT                   5U
#define DSITX__VID_MODE_STS_CLR__ERR_SMALL_HEIGHT_CLR_WIDTH                   1U
#define DSITX__VID_MODE_STS_CLR__ERR_SMALL_HEIGHT_CLR_WOCLR                   0U
#define DSITX__VID_MODE_STS_CLR__ERR_SMALL_HEIGHT_CLR_WOSET                   0U
#define DSITX__VID_MODE_STS_CLR__ERR_BURSTWRITE_CLR_MASK             0x00000040U
#define DSITX__VID_MODE_STS_CLR__ERR_BURSTWRITE_CLR_SHIFT                     6U
#define DSITX__VID_MODE_STS_CLR__ERR_BURSTWRITE_CLR_WIDTH                     1U
#define DSITX__VID_MODE_STS_CLR__ERR_BURSTWRITE_CLR_WOCLR                     0U
#define DSITX__VID_MODE_STS_CLR__ERR_BURSTWRITE_CLR_WOSET                     0U
#define DSITX__VID_MODE_STS_CLR__ERR_LINEWRITE_CLR_MASK              0x00000080U
#define DSITX__VID_MODE_STS_CLR__ERR_LINEWRITE_CLR_SHIFT                      7U
#define DSITX__VID_MODE_STS_CLR__ERR_LINEWRITE_CLR_WIDTH                      1U
#define DSITX__VID_MODE_STS_CLR__ERR_LINEWRITE_CLR_WOCLR                      0U
#define DSITX__VID_MODE_STS_CLR__ERR_LINEWRITE_CLR_WOSET                      0U
#define DSITX__VID_MODE_STS_CLR__ERR_LONGREAD_CLR_MASK               0x00000100U
#define DSITX__VID_MODE_STS_CLR__ERR_LONGREAD_CLR_SHIFT                       8U
#define DSITX__VID_MODE_STS_CLR__ERR_LONGREAD_CLR_WIDTH                       1U
#define DSITX__VID_MODE_STS_CLR__ERR_LONGREAD_CLR_WOCLR                       0U
#define DSITX__VID_MODE_STS_CLR__ERR_LONGREAD_CLR_WOSET                       0U
#define DSITX__VID_MODE_STS_CLR__ERR_VRS_WRONG_LENGTH_CLR_MASK       0x00000200U
#define DSITX__VID_MODE_STS_CLR__ERR_VRS_WRONG_LENGTH_CLR_SHIFT               9U
#define DSITX__VID_MODE_STS_CLR__ERR_VRS_WRONG_LENGTH_CLR_WIDTH               1U
#define DSITX__VID_MODE_STS_CLR__ERR_VRS_WRONG_LENGTH_CLR_WOCLR               0U
#define DSITX__VID_MODE_STS_CLR__ERR_VRS_WRONG_LENGTH_CLR_WOSET               0U
#define DSITX__VID_MODE_STS_CLR__VSG_RECOVERY_CLR_MASK               0x00000400U
#define DSITX__VID_MODE_STS_CLR__VSG_RECOVERY_CLR_SHIFT                      10U
#define DSITX__VID_MODE_STS_CLR__VSG_RECOVERY_CLR_WIDTH                       1U
#define DSITX__VID_MODE_STS_CLR__VSG_RECOVERY_CLR_WOCLR                       0U
#define DSITX__VID_MODE_STS_CLR__VSG_RECOVERY_CLR_WOSET                       0U
#define DSITX__VID_MODE_STS_CLR__RSVD_0_MASK                         0xFFFFF800U
#define DSITX__VID_MODE_STS_CLR__RSVD_0_SHIFT                                11U
#define DSITX__VID_MODE_STS_CLR__RSVD_0_WIDTH                                21U

#define DSITX__TG_STS_CLR_READ_MASK                                  0xFFFFFFFEU
#define DSITX__TG_STS_CLR_WRITE_MASK                                 0xFFFFFFFEU
#define DSITX__TG_STS_CLR__TVG_STS_CLR_MASK                          0x00000001U
#define DSITX__TG_STS_CLR__TVG_STS_CLR_SHIFT                                  0U
#define DSITX__TG_STS_CLR__TVG_STS_CLR_WIDTH                                  1U
#define DSITX__TG_STS_CLR__TVG_STS_CLR_WOCLR                                  0U
#define DSITX__TG_STS_CLR__TVG_STS_CLR_WOSET                                  0U
#define DSITX__TG_STS_CLR__RSVD_0_MASK                               0xFFFFFFFEU
#define DSITX__TG_STS_CLR__RSVD_0_SHIFT                                       1U
#define DSITX__TG_STS_CLR__RSVD_0_WIDTH                                      31U

#define DSITX__MCTL_DPHY_ERR_CLR_READ_MASK                           0xFC00003FU
#define DSITX__MCTL_DPHY_ERR_CLR_WRITE_MASK                          0xFC00003FU
#define DSITX__MCTL_DPHY_ERR_CLR__RSVD_0_MASK                        0x0000003FU
#define DSITX__MCTL_DPHY_ERR_CLR__RSVD_0_SHIFT                                0U
#define DSITX__MCTL_DPHY_ERR_CLR__RSVD_0_WIDTH                                6U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_1_CLR_MASK                 0x00000040U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_1_CLR_SHIFT                         6U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_1_CLR_WIDTH                         1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_1_CLR_WOCLR                         0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_1_CLR_WOSET                         0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_2_CLR_MASK                 0x00000080U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_2_CLR_SHIFT                         7U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_2_CLR_WIDTH                         1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_2_CLR_WOCLR                         0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_2_CLR_WOSET                         0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_3_CLR_MASK                 0x00000100U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_3_CLR_SHIFT                         8U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_3_CLR_WIDTH                         1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_3_CLR_WOCLR                         0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_3_CLR_WOSET                         0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_4_CLR_MASK                 0x00000200U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_4_CLR_SHIFT                         9U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_4_CLR_WIDTH                         1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_4_CLR_WOCLR                         0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_ESC_4_CLR_WOSET                         0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_1_CLR_MASK             0x00000400U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_1_CLR_SHIFT                    10U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_1_CLR_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_1_CLR_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_1_CLR_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_2_CLR_MASK             0x00000800U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_2_CLR_SHIFT                    11U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_2_CLR_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_2_CLR_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_2_CLR_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_3_CLR_MASK             0x00001000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_3_CLR_SHIFT                    12U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_3_CLR_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_3_CLR_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_3_CLR_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_4_CLR_MASK             0x00002000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_4_CLR_SHIFT                    13U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_4_CLR_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_4_CLR_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_SYNCESC_4_CLR_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_1_CLR_MASK             0x00004000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_1_CLR_SHIFT                    14U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_1_CLR_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_1_CLR_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_1_CLR_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_2_CLR_MASK             0x00008000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_2_CLR_SHIFT                    15U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_2_CLR_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_2_CLR_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_2_CLR_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_3_CLR_MASK             0x00010000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_3_CLR_SHIFT                    16U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_3_CLR_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_3_CLR_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_3_CLR_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_4_CLR_MASK             0x00020000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_4_CLR_SHIFT                    17U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_4_CLR_WIDTH                     1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_4_CLR_WOCLR                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONTROL_4_CLR_WOSET                     0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_1_CLR_MASK            0x00040000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_1_CLR_SHIFT                   18U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_1_CLR_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_1_CLR_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_1_CLR_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_2_CLR_MASK            0x00080000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_2_CLR_SHIFT                   19U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_2_CLR_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_2_CLR_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_2_CLR_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_3_CLR_MASK            0x00100000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_3_CLR_SHIFT                   20U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_3_CLR_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_3_CLR_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_3_CLR_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_4_CLR_MASK            0x00200000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_4_CLR_SHIFT                   21U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_4_CLR_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_4_CLR_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP0_4_CLR_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_1_CLR_MASK            0x00400000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_1_CLR_SHIFT                   22U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_1_CLR_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_1_CLR_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_1_CLR_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_2_CLR_MASK            0x00800000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_2_CLR_SHIFT                   23U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_2_CLR_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_2_CLR_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_2_CLR_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_3_CLR_MASK            0x01000000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_3_CLR_SHIFT                   24U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_3_CLR_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_3_CLR_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_3_CLR_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_4_CLR_MASK            0x02000000U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_4_CLR_SHIFT                   25U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_4_CLR_WIDTH                    1U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_4_CLR_WOCLR                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__ERR_CONT_LP1_4_CLR_WOSET                    0U
#define DSITX__MCTL_DPHY_ERR_CLR__RSVD_1_MASK                        0xFC000000U
#define DSITX__MCTL_DPHY_ERR_CLR__RSVD_1_SHIFT                               26U
#define DSITX__MCTL_DPHY_ERR_CLR__RSVD_1_WIDTH                                6U

#define DSITX__MCTL_MAIN_STS_FLAG_READ_MASK                          0xFFFFFFFFU
#define DSITX__MCTL_MAIN_STS_FLAG_WRITE_MASK                         0xFFFFFFFFU
#define DSITX__MCTL_MAIN_STS_FLAG__PLL_LOCK_FLAG_MASK                0x00000001U
#define DSITX__MCTL_MAIN_STS_FLAG__PLL_LOCK_FLAG_SHIFT                        0U
#define DSITX__MCTL_MAIN_STS_FLAG__PLL_LOCK_FLAG_WIDTH                        1U
#define DSITX__MCTL_MAIN_STS_FLAG__PLL_LOCK_FLAG_WOCLR                        0U
#define DSITX__MCTL_MAIN_STS_FLAG__PLL_LOCK_FLAG_WOSET                        0U
#define DSITX__MCTL_MAIN_STS_FLAG__CLKLANE_READY_FLAG_MASK           0x00000002U
#define DSITX__MCTL_MAIN_STS_FLAG__CLKLANE_READY_FLAG_SHIFT                   1U
#define DSITX__MCTL_MAIN_STS_FLAG__CLKLANE_READY_FLAG_WIDTH                   1U
#define DSITX__MCTL_MAIN_STS_FLAG__CLKLANE_READY_FLAG_WOCLR                   0U
#define DSITX__MCTL_MAIN_STS_FLAG__CLKLANE_READY_FLAG_WOSET                   0U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT1_READY_FLAG_MASK              0x00000004U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT1_READY_FLAG_SHIFT                      2U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT1_READY_FLAG_WIDTH                      1U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT1_READY_FLAG_WOCLR                      0U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT1_READY_FLAG_WOSET                      0U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT2_READY_FLAG_MASK              0x00000008U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT2_READY_FLAG_SHIFT                      3U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT2_READY_FLAG_WIDTH                      1U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT2_READY_FLAG_WOCLR                      0U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT2_READY_FLAG_WOSET                      0U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT3_READY_FLAG_MASK              0x00000010U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT3_READY_FLAG_SHIFT                      4U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT3_READY_FLAG_WIDTH                      1U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT3_READY_FLAG_WOCLR                      0U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT3_READY_FLAG_WOSET                      0U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT4_READY_FLAG_MASK              0x00000020U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT4_READY_FLAG_SHIFT                      5U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT4_READY_FLAG_WIDTH                      1U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT4_READY_FLAG_WOCLR                      0U
#define DSITX__MCTL_MAIN_STS_FLAG__DAT4_READY_FLAG_WOSET                      0U
#define DSITX__MCTL_MAIN_STS_FLAG__HSTX_TO_ERR_FLAG_MASK             0x00000040U
#define DSITX__MCTL_MAIN_STS_FLAG__HSTX_TO_ERR_FLAG_SHIFT                     6U
#define DSITX__MCTL_MAIN_STS_FLAG__HSTX_TO_ERR_FLAG_WIDTH                     1U
#define DSITX__MCTL_MAIN_STS_FLAG__HSTX_TO_ERR_FLAG_WOCLR                     0U
#define DSITX__MCTL_MAIN_STS_FLAG__HSTX_TO_ERR_FLAG_WOSET                     0U
#define DSITX__MCTL_MAIN_STS_FLAG__LPRX_TO_ERR_FLAG_MASK             0x00000080U
#define DSITX__MCTL_MAIN_STS_FLAG__LPRX_TO_ERR_FLAG_SHIFT                     7U
#define DSITX__MCTL_MAIN_STS_FLAG__LPRX_TO_ERR_FLAG_WIDTH                     1U
#define DSITX__MCTL_MAIN_STS_FLAG__LPRX_TO_ERR_FLAG_WOCLR                     0U
#define DSITX__MCTL_MAIN_STS_FLAG__LPRX_TO_ERR_FLAG_WOSET                     0U
#define DSITX__MCTL_MAIN_STS_FLAG__IF1_UNTERM_PCK_ERR_FLAG_MASK      0x00000100U
#define DSITX__MCTL_MAIN_STS_FLAG__IF1_UNTERM_PCK_ERR_FLAG_SHIFT              8U
#define DSITX__MCTL_MAIN_STS_FLAG__IF1_UNTERM_PCK_ERR_FLAG_WIDTH              1U
#define DSITX__MCTL_MAIN_STS_FLAG__IF1_UNTERM_PCK_ERR_FLAG_WOCLR              0U
#define DSITX__MCTL_MAIN_STS_FLAG__IF1_UNTERM_PCK_ERR_FLAG_WOSET              0U
#define DSITX__MCTL_MAIN_STS_FLAG__IF3_UNTERM_PCK_ERR_FLAG_MASK      0x00000200U
#define DSITX__MCTL_MAIN_STS_FLAG__IF3_UNTERM_PCK_ERR_FLAG_SHIFT              9U
#define DSITX__MCTL_MAIN_STS_FLAG__IF3_UNTERM_PCK_ERR_FLAG_WIDTH              1U
#define DSITX__MCTL_MAIN_STS_FLAG__IF3_UNTERM_PCK_ERR_FLAG_WOCLR              0U
#define DSITX__MCTL_MAIN_STS_FLAG__IF3_UNTERM_PCK_ERR_FLAG_WOSET              0U
#define DSITX__MCTL_MAIN_STS_FLAG__RSVD_0_MASK                       0xFFFFFC00U
#define DSITX__MCTL_MAIN_STS_FLAG__RSVD_0_SHIFT                              10U
#define DSITX__MCTL_MAIN_STS_FLAG__RSVD_0_WIDTH                              22U

#define DSITX__CMD_MODE_STS_FLAG_READ_MASK                           0xFFFFFFFFU
#define DSITX__CMD_MODE_STS_FLAG_WRITE_MASK                          0xFFFFFFFFU
#define DSITX__CMD_MODE_STS_FLAG__CSM_RUNNING_FLAG_MASK              0x00000001U
#define DSITX__CMD_MODE_STS_FLAG__CSM_RUNNING_FLAG_SHIFT                      0U
#define DSITX__CMD_MODE_STS_FLAG__CSM_RUNNING_FLAG_WIDTH                      1U
#define DSITX__CMD_MODE_STS_FLAG__CSM_RUNNING_FLAG_WOCLR                      0U
#define DSITX__CMD_MODE_STS_FLAG__CSM_RUNNING_FLAG_WOSET                      0U
#define DSITX__CMD_MODE_STS_FLAG__ERR_NO_TE_FLAG_MASK                0x00000002U
#define DSITX__CMD_MODE_STS_FLAG__ERR_NO_TE_FLAG_SHIFT                        1U
#define DSITX__CMD_MODE_STS_FLAG__ERR_NO_TE_FLAG_WIDTH                        1U
#define DSITX__CMD_MODE_STS_FLAG__ERR_NO_TE_FLAG_WOCLR                        0U
#define DSITX__CMD_MODE_STS_FLAG__ERR_NO_TE_FLAG_WOSET                        0U
#define DSITX__CMD_MODE_STS_FLAG__ERR_TE_MISS_FLAG_MASK              0x00000004U
#define DSITX__CMD_MODE_STS_FLAG__ERR_TE_MISS_FLAG_SHIFT                      2U
#define DSITX__CMD_MODE_STS_FLAG__ERR_TE_MISS_FLAG_WIDTH                      1U
#define DSITX__CMD_MODE_STS_FLAG__ERR_TE_MISS_FLAG_WOCLR                      0U
#define DSITX__CMD_MODE_STS_FLAG__ERR_TE_MISS_FLAG_WOSET                      0U
#define DSITX__CMD_MODE_STS_FLAG__ERR_UNWANTED_RD_FLAG_MASK          0x00000008U
#define DSITX__CMD_MODE_STS_FLAG__ERR_UNWANTED_RD_FLAG_SHIFT                  3U
#define DSITX__CMD_MODE_STS_FLAG__ERR_UNWANTED_RD_FLAG_WIDTH                  1U
#define DSITX__CMD_MODE_STS_FLAG__ERR_UNWANTED_RD_FLAG_WOCLR                  0U
#define DSITX__CMD_MODE_STS_FLAG__ERR_UNWANTED_RD_FLAG_WOSET                  0U
#define DSITX__CMD_MODE_STS_FLAG__ERR_IF1_UNDERRUN_FLAG_MASK         0x00000010U
#define DSITX__CMD_MODE_STS_FLAG__ERR_IF1_UNDERRUN_FLAG_SHIFT                 4U
#define DSITX__CMD_MODE_STS_FLAG__ERR_IF1_UNDERRUN_FLAG_WIDTH                 1U
#define DSITX__CMD_MODE_STS_FLAG__ERR_IF1_UNDERRUN_FLAG_WOCLR                 0U
#define DSITX__CMD_MODE_STS_FLAG__ERR_IF1_UNDERRUN_FLAG_WOSET                 0U
#define DSITX__CMD_MODE_STS_FLAG__ERR_IF3_UNDERRUN_FLAG_MASK         0x00000020U
#define DSITX__CMD_MODE_STS_FLAG__ERR_IF3_UNDERRUN_FLAG_SHIFT                 5U
#define DSITX__CMD_MODE_STS_FLAG__ERR_IF3_UNDERRUN_FLAG_WIDTH                 1U
#define DSITX__CMD_MODE_STS_FLAG__ERR_IF3_UNDERRUN_FLAG_WOCLR                 0U
#define DSITX__CMD_MODE_STS_FLAG__ERR_IF3_UNDERRUN_FLAG_WOSET                 0U
#define DSITX__CMD_MODE_STS_FLAG__RSVD_0_MASK                        0xFFFFFFC0U
#define DSITX__CMD_MODE_STS_FLAG__RSVD_0_SHIFT                                6U
#define DSITX__CMD_MODE_STS_FLAG__RSVD_0_WIDTH                               26U

#define DSITX__DIRECT_CMD_STS_FLAG_READ_MASK                         0xFFFFFFFFU
#define DSITX__DIRECT_CMD_STS_FLAG_WRITE_MASK                        0xFFFFFFFFU
#define DSITX__DIRECT_CMD_STS_FLAG__CMD_TRANSMISSION_FLAG_MASK       0x00000001U
#define DSITX__DIRECT_CMD_STS_FLAG__CMD_TRANSMISSION_FLAG_SHIFT               0U
#define DSITX__DIRECT_CMD_STS_FLAG__CMD_TRANSMISSION_FLAG_WIDTH               1U
#define DSITX__DIRECT_CMD_STS_FLAG__CMD_TRANSMISSION_FLAG_WOCLR               0U
#define DSITX__DIRECT_CMD_STS_FLAG__CMD_TRANSMISSION_FLAG_WOSET               0U
#define DSITX__DIRECT_CMD_STS_FLAG__WRITE_COMPLETED_FLAG_MASK        0x00000002U
#define DSITX__DIRECT_CMD_STS_FLAG__WRITE_COMPLETED_FLAG_SHIFT                1U
#define DSITX__DIRECT_CMD_STS_FLAG__WRITE_COMPLETED_FLAG_WIDTH                1U
#define DSITX__DIRECT_CMD_STS_FLAG__WRITE_COMPLETED_FLAG_WOCLR                0U
#define DSITX__DIRECT_CMD_STS_FLAG__WRITE_COMPLETED_FLAG_WOSET                0U
#define DSITX__DIRECT_CMD_STS_FLAG__TRIGGER_COMPLETED_FLAG_MASK      0x00000004U
#define DSITX__DIRECT_CMD_STS_FLAG__TRIGGER_COMPLETED_FLAG_SHIFT              2U
#define DSITX__DIRECT_CMD_STS_FLAG__TRIGGER_COMPLETED_FLAG_WIDTH              1U
#define DSITX__DIRECT_CMD_STS_FLAG__TRIGGER_COMPLETED_FLAG_WOCLR              0U
#define DSITX__DIRECT_CMD_STS_FLAG__TRIGGER_COMPLETED_FLAG_WOSET              0U
#define DSITX__DIRECT_CMD_STS_FLAG__READ_COMPLETED_FLAG_MASK         0x00000008U
#define DSITX__DIRECT_CMD_STS_FLAG__READ_COMPLETED_FLAG_SHIFT                 3U
#define DSITX__DIRECT_CMD_STS_FLAG__READ_COMPLETED_FLAG_WIDTH                 1U
#define DSITX__DIRECT_CMD_STS_FLAG__READ_COMPLETED_FLAG_WOCLR                 0U
#define DSITX__DIRECT_CMD_STS_FLAG__READ_COMPLETED_FLAG_WOSET                 0U
#define DSITX__DIRECT_CMD_STS_FLAG__ACKNOWLEDGE_RECEIVED_FLAG_MASK   0x00000010U
#define DSITX__DIRECT_CMD_STS_FLAG__ACKNOWLEDGE_RECEIVED_FLAG_SHIFT           4U
#define DSITX__DIRECT_CMD_STS_FLAG__ACKNOWLEDGE_RECEIVED_FLAG_WIDTH           1U
#define DSITX__DIRECT_CMD_STS_FLAG__ACKNOWLEDGE_RECEIVED_FLAG_WOCLR           0U
#define DSITX__DIRECT_CMD_STS_FLAG__ACKNOWLEDGE_RECEIVED_FLAG_WOSET           0U
#define DSITX__DIRECT_CMD_STS_FLAG__ACK_WITH_ERR_RECEIVED_FLAG_MASK  0x00000020U
#define DSITX__DIRECT_CMD_STS_FLAG__ACK_WITH_ERR_RECEIVED_FLAG_SHIFT          5U
#define DSITX__DIRECT_CMD_STS_FLAG__ACK_WITH_ERR_RECEIVED_FLAG_WIDTH          1U
#define DSITX__DIRECT_CMD_STS_FLAG__ACK_WITH_ERR_RECEIVED_FLAG_WOCLR          0U
#define DSITX__DIRECT_CMD_STS_FLAG__ACK_WITH_ERR_RECEIVED_FLAG_WOSET          0U
#define DSITX__DIRECT_CMD_STS_FLAG__TRIGGER_RECEIVED_FLAG_MASK       0x00000040U
#define DSITX__DIRECT_CMD_STS_FLAG__TRIGGER_RECEIVED_FLAG_SHIFT               6U
#define DSITX__DIRECT_CMD_STS_FLAG__TRIGGER_RECEIVED_FLAG_WIDTH               1U
#define DSITX__DIRECT_CMD_STS_FLAG__TRIGGER_RECEIVED_FLAG_WOCLR               0U
#define DSITX__DIRECT_CMD_STS_FLAG__TRIGGER_RECEIVED_FLAG_WOSET               0U
#define DSITX__DIRECT_CMD_STS_FLAG__TE_RECEIVED_FLAG_MASK            0x00000080U
#define DSITX__DIRECT_CMD_STS_FLAG__TE_RECEIVED_FLAG_SHIFT                    7U
#define DSITX__DIRECT_CMD_STS_FLAG__TE_RECEIVED_FLAG_WIDTH                    1U
#define DSITX__DIRECT_CMD_STS_FLAG__TE_RECEIVED_FLAG_WOCLR                    0U
#define DSITX__DIRECT_CMD_STS_FLAG__TE_RECEIVED_FLAG_WOSET                    0U
#define DSITX__DIRECT_CMD_STS_FLAG__BTA_COMPLETED_FLAG_MASK          0x00000100U
#define DSITX__DIRECT_CMD_STS_FLAG__BTA_COMPLETED_FLAG_SHIFT                  8U
#define DSITX__DIRECT_CMD_STS_FLAG__BTA_COMPLETED_FLAG_WIDTH                  1U
#define DSITX__DIRECT_CMD_STS_FLAG__BTA_COMPLETED_FLAG_WOCLR                  0U
#define DSITX__DIRECT_CMD_STS_FLAG__BTA_COMPLETED_FLAG_WOSET                  0U
#define DSITX__DIRECT_CMD_STS_FLAG__BTA_FINISHED_FLAG_MASK           0x00000200U
#define DSITX__DIRECT_CMD_STS_FLAG__BTA_FINISHED_FLAG_SHIFT                   9U
#define DSITX__DIRECT_CMD_STS_FLAG__BTA_FINISHED_FLAG_WIDTH                   1U
#define DSITX__DIRECT_CMD_STS_FLAG__BTA_FINISHED_FLAG_WOCLR                   0U
#define DSITX__DIRECT_CMD_STS_FLAG__BTA_FINISHED_FLAG_WOSET                   0U
#define DSITX__DIRECT_CMD_STS_FLAG__READ_COMPLETED_WITH_ERR_FLAG_MASK 0x00000400U
#define DSITX__DIRECT_CMD_STS_FLAG__READ_COMPLETED_WITH_ERR_FLAG_SHIFT       10U
#define DSITX__DIRECT_CMD_STS_FLAG__READ_COMPLETED_WITH_ERR_FLAG_WIDTH        1U
#define DSITX__DIRECT_CMD_STS_FLAG__READ_COMPLETED_WITH_ERR_FLAG_WOCLR        0U
#define DSITX__DIRECT_CMD_STS_FLAG__READ_COMPLETED_WITH_ERR_FLAG_WOSET        0U
#define DSITX__DIRECT_CMD_STS_FLAG__RSVD_0_MASK                      0xFFFFF800U
#define DSITX__DIRECT_CMD_STS_FLAG__RSVD_0_SHIFT                             11U
#define DSITX__DIRECT_CMD_STS_FLAG__RSVD_0_WIDTH                             21U

#define DSITX__DIRECT_CMD_RD_STS_FLAG_READ_MASK                      0xFFFFFFFFU
#define DSITX__DIRECT_CMD_RD_STS_FLAG_WRITE_MASK                     0xFFFFFFFFU
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_FIXED_FLAG_MASK           0x00000001U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_FIXED_FLAG_SHIFT                   0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_FIXED_FLAG_WIDTH                   1U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_FIXED_FLAG_WOCLR                   0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_FIXED_FLAG_WOSET                   0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_UNCORRECTABLE_FLAG_MASK   0x00000002U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_UNCORRECTABLE_FLAG_SHIFT           1U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_UNCORRECTABLE_FLAG_WIDTH           1U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_UNCORRECTABLE_FLAG_WOCLR           0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_UNCORRECTABLE_FLAG_WOSET           0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_CHECKSUM_FLAG_MASK        0x00000004U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_CHECKSUM_FLAG_SHIFT                2U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_CHECKSUM_FLAG_WIDTH                1U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_CHECKSUM_FLAG_WOCLR                0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_CHECKSUM_FLAG_WOSET                0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_UNDECODABLE_FLAG_MASK     0x00000008U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_UNDECODABLE_FLAG_SHIFT             3U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_UNDECODABLE_FLAG_WIDTH             1U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_UNDECODABLE_FLAG_WOCLR             0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_UNDECODABLE_FLAG_WOSET             0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_RECEIVE_FLAG_MASK         0x00000010U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_RECEIVE_FLAG_SHIFT                 4U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_RECEIVE_FLAG_WIDTH                 1U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_RECEIVE_FLAG_WOCLR                 0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_RECEIVE_FLAG_WOSET                 0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_OVERSIZE_FLAG_MASK        0x00000020U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_OVERSIZE_FLAG_SHIFT                5U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_OVERSIZE_FLAG_WIDTH                1U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_OVERSIZE_FLAG_WOCLR                0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_OVERSIZE_FLAG_WOSET                0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_WRONG_LENGTH_FLAG_MASK    0x00000040U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_WRONG_LENGTH_FLAG_SHIFT            6U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_WRONG_LENGTH_FLAG_WIDTH            1U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_WRONG_LENGTH_FLAG_WOCLR            0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_WRONG_LENGTH_FLAG_WOSET            0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_MISSING_EOT_FLAG_MASK     0x00000080U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_MISSING_EOT_FLAG_SHIFT             7U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_MISSING_EOT_FLAG_WIDTH             1U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_MISSING_EOT_FLAG_WOCLR             0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_MISSING_EOT_FLAG_WOSET             0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_EOT_WITH_ERR_FLAG_MASK    0x00000100U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_EOT_WITH_ERR_FLAG_SHIFT            8U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_EOT_WITH_ERR_FLAG_WIDTH            1U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_EOT_WITH_ERR_FLAG_WOCLR            0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__ERR_EOT_WITH_ERR_FLAG_WOSET            0U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__RSVD_0_MASK                   0xFFFFFE00U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__RSVD_0_SHIFT                           9U
#define DSITX__DIRECT_CMD_RD_STS_FLAG__RSVD_0_WIDTH                          23U

#define DSITX__VID_MODE_STS_FLAG_READ_MASK                           0xFFFFFFFFU
#define DSITX__VID_MODE_STS_FLAG_WRITE_MASK                          0xFFFFFFFFU
#define DSITX__VID_MODE_STS_FLAG__VSG_STS_FLAG_MASK                  0x00000001U
#define DSITX__VID_MODE_STS_FLAG__VSG_STS_FLAG_SHIFT                          0U
#define DSITX__VID_MODE_STS_FLAG__VSG_STS_FLAG_WIDTH                          1U
#define DSITX__VID_MODE_STS_FLAG__VSG_STS_FLAG_WOCLR                          0U
#define DSITX__VID_MODE_STS_FLAG__VSG_STS_FLAG_WOSET                          0U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISSING_DATA_FLAG_MASK         0x00000002U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISSING_DATA_FLAG_SHIFT                 1U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISSING_DATA_FLAG_WIDTH                 1U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISSING_DATA_FLAG_WOCLR                 0U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISSING_DATA_FLAG_WOSET                 0U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISSING_HSYNC_FLAG_MASK        0x00000004U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISSING_HSYNC_FLAG_SHIFT                2U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISSING_HSYNC_FLAG_WIDTH                1U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISSING_HSYNC_FLAG_WOCLR                0U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISSING_HSYNC_FLAG_WOSET                0U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISS_VSYNC_FLAG_MASK           0x00000008U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISS_VSYNC_FLAG_SHIFT                   3U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISS_VSYNC_FLAG_WIDTH                   1U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISS_VSYNC_FLAG_WOCLR                   0U
#define DSITX__VID_MODE_STS_FLAG__ERR_MISS_VSYNC_FLAG_WOSET                   0U
#define DSITX__VID_MODE_STS_FLAG__ERR_SMALL_LENGTH_FLAG_MASK         0x00000010U
#define DSITX__VID_MODE_STS_FLAG__ERR_SMALL_LENGTH_FLAG_SHIFT                 4U
#define DSITX__VID_MODE_STS_FLAG__ERR_SMALL_LENGTH_FLAG_WIDTH                 1U
#define DSITX__VID_MODE_STS_FLAG__ERR_SMALL_LENGTH_FLAG_WOCLR                 0U
#define DSITX__VID_MODE_STS_FLAG__ERR_SMALL_LENGTH_FLAG_WOSET                 0U
#define DSITX__VID_MODE_STS_FLAG__ERR_SMALL_HEIGHT_FLAG_MASK         0x00000020U
#define DSITX__VID_MODE_STS_FLAG__ERR_SMALL_HEIGHT_FLAG_SHIFT                 5U
#define DSITX__VID_MODE_STS_FLAG__ERR_SMALL_HEIGHT_FLAG_WIDTH                 1U
#define DSITX__VID_MODE_STS_FLAG__ERR_SMALL_HEIGHT_FLAG_WOCLR                 0U
#define DSITX__VID_MODE_STS_FLAG__ERR_SMALL_HEIGHT_FLAG_WOSET                 0U
#define DSITX__VID_MODE_STS_FLAG__ERR_SHORTWRITE_FLAG_MASK           0x00000040U
#define DSITX__VID_MODE_STS_FLAG__ERR_SHORTWRITE_FLAG_SHIFT                   6U
#define DSITX__VID_MODE_STS_FLAG__ERR_SHORTWRITE_FLAG_WIDTH                   1U
#define DSITX__VID_MODE_STS_FLAG__ERR_SHORTWRITE_FLAG_WOCLR                   0U
#define DSITX__VID_MODE_STS_FLAG__ERR_SHORTWRITE_FLAG_WOSET                   0U
#define DSITX__VID_MODE_STS_FLAG__ERR_LONGWRITE_FLAG_MASK            0x00000080U
#define DSITX__VID_MODE_STS_FLAG__ERR_LONGWRITE_FLAG_SHIFT                    7U
#define DSITX__VID_MODE_STS_FLAG__ERR_LONGWRITE_FLAG_WIDTH                    1U
#define DSITX__VID_MODE_STS_FLAG__ERR_LONGWRITE_FLAG_WOCLR                    0U
#define DSITX__VID_MODE_STS_FLAG__ERR_LONGWRITE_FLAG_WOSET                    0U
#define DSITX__VID_MODE_STS_FLAG__ERR_LONGREAD_FLAG_MASK             0x00000100U
#define DSITX__VID_MODE_STS_FLAG__ERR_LONGREAD_FLAG_SHIFT                     8U
#define DSITX__VID_MODE_STS_FLAG__ERR_LONGREAD_FLAG_WIDTH                     1U
#define DSITX__VID_MODE_STS_FLAG__ERR_LONGREAD_FLAG_WOCLR                     0U
#define DSITX__VID_MODE_STS_FLAG__ERR_LONGREAD_FLAG_WOSET                     0U
#define DSITX__VID_MODE_STS_FLAG__ERR_VRS_WRONG_LENGTH_FLAG_MASK     0x00000200U
#define DSITX__VID_MODE_STS_FLAG__ERR_VRS_WRONG_LENGTH_FLAG_SHIFT             9U
#define DSITX__VID_MODE_STS_FLAG__ERR_VRS_WRONG_LENGTH_FLAG_WIDTH             1U
#define DSITX__VID_MODE_STS_FLAG__ERR_VRS_WRONG_LENGTH_FLAG_WOCLR             0U
#define DSITX__VID_MODE_STS_FLAG__ERR_VRS_WRONG_LENGTH_FLAG_WOSET             0U
#define DSITX__VID_MODE_STS_FLAG__FLAG_VSG_RECOVERY_MASK             0x00000400U
#define DSITX__VID_MODE_STS_FLAG__FLAG_VSG_RECOVERY_SHIFT                    10U
#define DSITX__VID_MODE_STS_FLAG__FLAG_VSG_RECOVERY_WIDTH                     1U
#define DSITX__VID_MODE_STS_FLAG__FLAG_VSG_RECOVERY_WOCLR                     0U
#define DSITX__VID_MODE_STS_FLAG__FLAG_VSG_RECOVERY_WOSET                     0U
#define DSITX__VID_MODE_STS_FLAG__RSVD_0_MASK                        0xFFFFF800U
#define DSITX__VID_MODE_STS_FLAG__RSVD_0_SHIFT                               11U
#define DSITX__VID_MODE_STS_FLAG__RSVD_0_WIDTH                               21U

#define DSITX__TG_STS_FLAG_READ_MASK                                 0xFFFFFFFFU
#define DSITX__TG_STS_FLAG_WRITE_MASK                                0xFFFFFFFFU
#define DSITX__TG_STS_FLAG__TVG_STS_FLAG_MASK                        0x00000001U
#define DSITX__TG_STS_FLAG__TVG_STS_FLAG_SHIFT                                0U
#define DSITX__TG_STS_FLAG__TVG_STS_FLAG_WIDTH                                1U
#define DSITX__TG_STS_FLAG__TVG_STS_FLAG_WOCLR                                0U
#define DSITX__TG_STS_FLAG__TVG_STS_FLAG_WOSET                                0U
#define DSITX__TG_STS_FLAG__RSVD_0_MASK                              0xFFFFFFFEU
#define DSITX__TG_STS_FLAG__RSVD_0_SHIFT                                      1U
#define DSITX__TG_STS_FLAG__RSVD_0_WIDTH                                     31U

#define DSITX__MCTL_DPHY_ERR_FLAG_READ_MASK                          0xFFFFFFFFU
#define DSITX__MCTL_DPHY_ERR_FLAG_WRITE_MASK                         0xFFFFFFFFU
#define DSITX__MCTL_DPHY_ERR_FLAG__RSVD_0_MASK                       0x0000003FU
#define DSITX__MCTL_DPHY_ERR_FLAG__RSVD_0_SHIFT                               0U
#define DSITX__MCTL_DPHY_ERR_FLAG__RSVD_0_WIDTH                               6U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_1_FLAG_MASK               0x00000040U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_1_FLAG_SHIFT                       6U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_1_FLAG_WIDTH                       1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_1_FLAG_WOCLR                       0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_1_FLAG_WOSET                       0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_2_FLAG_MASK               0x00000080U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_2_FLAG_SHIFT                       7U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_2_FLAG_WIDTH                       1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_2_FLAG_WOCLR                       0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_2_FLAG_WOSET                       0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_3_FLAG_MASK               0x00000100U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_3_FLAG_SHIFT                       8U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_3_FLAG_WIDTH                       1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_3_FLAG_WOCLR                       0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_3_FLAG_WOSET                       0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_4_FLAG_MASK               0x00000200U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_4_FLAG_SHIFT                       9U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_4_FLAG_WIDTH                       1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_4_FLAG_WOCLR                       0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_ESC_4_FLAG_WOSET                       0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_1_FLAG_MASK           0x00000400U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_1_FLAG_SHIFT                  10U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_1_FLAG_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_1_FLAG_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_1_FLAG_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_2_FLAG_MASK           0x00000800U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_2_FLAG_SHIFT                  11U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_2_FLAG_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_2_FLAG_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_2_FLAG_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_3_FLAG_MASK           0x00001000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_3_FLAG_SHIFT                  12U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_3_FLAG_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_3_FLAG_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_3_FLAG_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_4_FLAG_MASK           0x00002000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_4_FLAG_SHIFT                  13U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_4_FLAG_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_4_FLAG_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_SYNCESC_4_FLAG_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_1_FLAG_MASK           0x00004000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_1_FLAG_SHIFT                  14U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_1_FLAG_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_1_FLAG_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_1_FLAG_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_2_FLAG_MASK           0x00008000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_2_FLAG_SHIFT                  15U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_2_FLAG_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_2_FLAG_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_2_FLAG_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_3_FLAG_MASK           0x00010000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_3_FLAG_SHIFT                  16U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_3_FLAG_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_3_FLAG_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_3_FLAG_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_4_FLAG_MASK           0x00020000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_4_FLAG_SHIFT                  17U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_4_FLAG_WIDTH                   1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_4_FLAG_WOCLR                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONTROL_4_FLAG_WOSET                   0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_1_FLAG_MASK          0x00040000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_1_FLAG_SHIFT                 18U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_1_FLAG_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_1_FLAG_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_1_FLAG_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_2_FLAG_MASK          0x00080000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_2_FLAG_SHIFT                 19U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_2_FLAG_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_2_FLAG_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_2_FLAG_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_3_FLAG_MASK          0x00100000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_3_FLAG_SHIFT                 20U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_3_FLAG_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_3_FLAG_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_3_FLAG_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_4_FLAG_MASK          0x00200000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_4_FLAG_SHIFT                 21U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_4_FLAG_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_4_FLAG_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP0_4_FLAG_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_1_FLAG_MASK          0x00400000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_1_FLAG_SHIFT                 22U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_1_FLAG_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_1_FLAG_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_1_FLAG_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_2_FLAG_MASK          0x00800000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_2_FLAG_SHIFT                 23U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_2_FLAG_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_2_FLAG_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_2_FLAG_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_3_FLAG_MASK          0x01000000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_3_FLAG_SHIFT                 24U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_3_FLAG_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_3_FLAG_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_3_FLAG_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_4_FLAG_MASK          0x02000000U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_4_FLAG_SHIFT                 25U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_4_FLAG_WIDTH                  1U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_4_FLAG_WOCLR                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__ERR_CONT_LP1_4_FLAG_WOSET                  0U
#define DSITX__MCTL_DPHY_ERR_FLAG__RSVD_1_MASK                       0xFC000000U
#define DSITX__MCTL_DPHY_ERR_FLAG__RSVD_1_SHIFT                              26U
#define DSITX__MCTL_DPHY_ERR_FLAG__RSVD_1_WIDTH                               6U

#define DSITX__DPI_IRQ_EN_READ_MASK                                  0xFFFFFFFFU
#define DSITX__DPI_IRQ_EN_WRITE_MASK                                 0xFFFFFFFFU
#define DSITX__DPI_IRQ_EN__PIXEL_BUF_OVERFLOW_IRQ_EN_MASK            0x00000001U
#define DSITX__DPI_IRQ_EN__PIXEL_BUF_OVERFLOW_IRQ_EN_SHIFT                    0U
#define DSITX__DPI_IRQ_EN__PIXEL_BUF_OVERFLOW_IRQ_EN_WIDTH                    1U
#define DSITX__DPI_IRQ_EN__PIXEL_BUF_OVERFLOW_IRQ_EN_WOCLR                    0U
#define DSITX__DPI_IRQ_EN__PIXEL_BUF_OVERFLOW_IRQ_EN_WOSET                    0U
#define DSITX__DPI_IRQ_EN__RSVD_0_MASK                               0xFFFFFFFEU
#define DSITX__DPI_IRQ_EN__RSVD_0_SHIFT                                       1U
#define DSITX__DPI_IRQ_EN__RSVD_0_WIDTH                                      31U

#define DSITX__DPI_IRQ_CLR_READ_MASK                                 0xFFFFFFFEU
#define DSITX__DPI_IRQ_CLR_WRITE_MASK                                0xFFFFFFFEU
#define DSITX__DPI_IRQ_CLR__PIXEL_BUF_OVERFLOW_IRQ_CLR_MASK          0x00000001U
#define DSITX__DPI_IRQ_CLR__PIXEL_BUF_OVERFLOW_IRQ_CLR_SHIFT                  0U
#define DSITX__DPI_IRQ_CLR__PIXEL_BUF_OVERFLOW_IRQ_CLR_WIDTH                  1U
#define DSITX__DPI_IRQ_CLR__PIXEL_BUF_OVERFLOW_IRQ_CLR_WOCLR                  0U
#define DSITX__DPI_IRQ_CLR__PIXEL_BUF_OVERFLOW_IRQ_CLR_WOSET                  0U
#define DSITX__DPI_IRQ_CLR__RSVD_0_MASK                              0xFFFFFFFEU
#define DSITX__DPI_IRQ_CLR__RSVD_0_SHIFT                                      1U
#define DSITX__DPI_IRQ_CLR__RSVD_0_WIDTH                                     31U

#define DSITX__DPI_IRQ_STS_READ_MASK                                 0xFFFFFFFFU
#define DSITX__DPI_IRQ_STS_WRITE_MASK                                0xFFFFFFFFU
#define DSITX__DPI_IRQ_STS__PIXEL_BUF_OVERFLOW_STS_MASK              0x00000001U
#define DSITX__DPI_IRQ_STS__PIXEL_BUF_OVERFLOW_STS_SHIFT                      0U
#define DSITX__DPI_IRQ_STS__PIXEL_BUF_OVERFLOW_STS_WIDTH                      1U
#define DSITX__DPI_IRQ_STS__PIXEL_BUF_OVERFLOW_STS_WOCLR                      0U
#define DSITX__DPI_IRQ_STS__PIXEL_BUF_OVERFLOW_STS_WOSET                      0U
#define DSITX__DPI_IRQ_STS__RSVD_0_MASK                              0xFFFFFFFEU
#define DSITX__DPI_IRQ_STS__RSVD_0_SHIFT                                      1U
#define DSITX__DPI_IRQ_STS__RSVD_0_WIDTH                                     31U

#define DSITX__DPI_CFG_READ_MASK                                     0xFFFFFFFFU
#define DSITX__DPI_CFG_WRITE_MASK                                    0xFFFFFFFFU
#define DSITX__DPI_CFG__DPI_CFG_FIFO_LEVEL_MASK                      0x0000FFFFU
#define DSITX__DPI_CFG__DPI_CFG_FIFO_LEVEL_SHIFT                              0U
#define DSITX__DPI_CFG__DPI_CFG_FIFO_LEVEL_WIDTH                             16U
#define DSITX__DPI_CFG__DPI_CFG_FIFODEPTH_MASK                       0xFFFF0000U
#define DSITX__DPI_CFG__DPI_CFG_FIFODEPTH_SHIFT                              16U
#define DSITX__DPI_CFG__DPI_CFG_FIFODEPTH_WIDTH                              16U

#define DSITX__TEST_GENERIC_READ_MASK                                0xFFFFFFFFU
#define DSITX__TEST_GENERIC_WRITE_MASK                               0xFFFFFFFFU
#define DSITX__TEST_GENERIC__CTRL_MASK                               0x0000FFFFU
#define DSITX__TEST_GENERIC__CTRL_SHIFT                                       0U
#define DSITX__TEST_GENERIC__CTRL_WIDTH                                      16U
#define DSITX__TEST_GENERIC__STATUS_MASK                             0xFFFF0000U
#define DSITX__TEST_GENERIC__STATUS_SHIFT                                    16U
#define DSITX__TEST_GENERIC__STATUS_WIDTH                                    16U

#define DSITX__ID_REG_READ_MASK                                      0xFFFFFFFFU
#define DSITX__ID_REG_WRITE_MASK                                     0xFFFFFFFFU
#define DSITX__ID_REG__REV_Y_MASK                                    0x0000000FU
#define DSITX__ID_REG__REV_Y_SHIFT                                            0U
#define DSITX__ID_REG__REV_Y_WIDTH                                            4U
#define DSITX__ID_REG__REV_X_MASK                                    0x000000F0U
#define DSITX__ID_REG__REV_X_SHIFT                                            4U
#define DSITX__ID_REG__REV_X_WIDTH                                            4U
#define DSITX__ID_REG__REV_HARDWARE_MASK                             0x00000F00U
#define DSITX__ID_REG__REV_HARDWARE_SHIFT                                     8U
#define DSITX__ID_REG__REV_HARDWARE_WIDTH                                     4U
#define DSITX__ID_REG__REV_PRODUCT_ID_MASK                           0x000FF000U
#define DSITX__ID_REG__REV_PRODUCT_ID_SHIFT                                  12U
#define DSITX__ID_REG__REV_PRODUCT_ID_WIDTH                                   8U
#define DSITX__ID_REG__REV_VENDOR_ID_MASK                            0xFFF00000U
#define DSITX__ID_REG__REV_VENDOR_ID_SHIFT                                   20U
#define DSITX__ID_REG__REV_VENDOR_ID_WIDTH                                   12U

#define DSITX__ASF_INT_STATUS_READ_MASK                              0xFFFFFFFFU
#define DSITX__ASF_INT_STATUS_WRITE_MASK                             0xFFFFFFFFU
#define DSITX__ASF_INT_STATUS_WOCLR_MASK                             0x0000007FU
#define DSITX__ASF_INT_STATUS__ASF_SRAM_CORR_ERR_MASK                0x00000001U
#define DSITX__ASF_INT_STATUS__ASF_SRAM_CORR_ERR_SHIFT                        0U
#define DSITX__ASF_INT_STATUS__ASF_SRAM_CORR_ERR_WIDTH                        1U
#define DSITX__ASF_INT_STATUS__ASF_SRAM_CORR_ERR_WOCLR                        1U
#define DSITX__ASF_INT_STATUS__ASF_SRAM_CORR_ERR_WOSET                        0U
#define DSITX__ASF_INT_STATUS__ASF_SRAM_UNCORR_ERR_MASK              0x00000002U
#define DSITX__ASF_INT_STATUS__ASF_SRAM_UNCORR_ERR_SHIFT                      1U
#define DSITX__ASF_INT_STATUS__ASF_SRAM_UNCORR_ERR_WIDTH                      1U
#define DSITX__ASF_INT_STATUS__ASF_SRAM_UNCORR_ERR_WOCLR                      1U
#define DSITX__ASF_INT_STATUS__ASF_SRAM_UNCORR_ERR_WOSET                      0U
#define DSITX__ASF_INT_STATUS__ASF_DAP_ERR_MASK                      0x00000004U
#define DSITX__ASF_INT_STATUS__ASF_DAP_ERR_SHIFT                              2U
#define DSITX__ASF_INT_STATUS__ASF_DAP_ERR_WIDTH                              1U
#define DSITX__ASF_INT_STATUS__ASF_DAP_ERR_WOCLR                              1U
#define DSITX__ASF_INT_STATUS__ASF_DAP_ERR_WOSET                              0U
#define DSITX__ASF_INT_STATUS__ASF_CSR_ERR_MASK                      0x00000008U
#define DSITX__ASF_INT_STATUS__ASF_CSR_ERR_SHIFT                              3U
#define DSITX__ASF_INT_STATUS__ASF_CSR_ERR_WIDTH                              1U
#define DSITX__ASF_INT_STATUS__ASF_CSR_ERR_WOCLR                              1U
#define DSITX__ASF_INT_STATUS__ASF_CSR_ERR_WOSET                              0U
#define DSITX__ASF_INT_STATUS__ASF_TRANS_TO_ERR_MASK                 0x00000010U
#define DSITX__ASF_INT_STATUS__ASF_TRANS_TO_ERR_SHIFT                         4U
#define DSITX__ASF_INT_STATUS__ASF_TRANS_TO_ERR_WIDTH                         1U
#define DSITX__ASF_INT_STATUS__ASF_TRANS_TO_ERR_WOCLR                         1U
#define DSITX__ASF_INT_STATUS__ASF_TRANS_TO_ERR_WOSET                         0U
#define DSITX__ASF_INT_STATUS__ASF_PROTOCOL_ERR_MASK                 0x00000020U
#define DSITX__ASF_INT_STATUS__ASF_PROTOCOL_ERR_SHIFT                         5U
#define DSITX__ASF_INT_STATUS__ASF_PROTOCOL_ERR_WIDTH                         1U
#define DSITX__ASF_INT_STATUS__ASF_PROTOCOL_ERR_WOCLR                         1U
#define DSITX__ASF_INT_STATUS__ASF_PROTOCOL_ERR_WOSET                         0U
#define DSITX__ASF_INT_STATUS__ASF_INTEGRITY_ERR_MASK                0x00000040U
#define DSITX__ASF_INT_STATUS__ASF_INTEGRITY_ERR_SHIFT                        6U
#define DSITX__ASF_INT_STATUS__ASF_INTEGRITY_ERR_WIDTH                        1U
#define DSITX__ASF_INT_STATUS__ASF_INTEGRITY_ERR_WOCLR                        1U
#define DSITX__ASF_INT_STATUS__ASF_INTEGRITY_ERR_WOSET                        0U
#define DSITX__ASF_INT_STATUS__RESERVED_31_7_MASK                    0xFFFFFF80U
#define DSITX__ASF_INT_STATUS__RESERVED_31_7_SHIFT                            7U
#define DSITX__ASF_INT_STATUS__RESERVED_31_7_WIDTH                           25U

#define DSITX__ASF_INT_RAW_STATUS_READ_MASK                          0xFFFFFFFFU
#define DSITX__ASF_INT_RAW_STATUS_WRITE_MASK                         0xFFFFFFFFU
#define DSITX__ASF_INT_RAW_STATUS_WOCLR_MASK                         0x0000007FU
#define DSITX__ASF_INT_RAW_STATUS__ASF_SRAM_CORR_ERR_MASK            0x00000001U
#define DSITX__ASF_INT_RAW_STATUS__ASF_SRAM_CORR_ERR_SHIFT                    0U
#define DSITX__ASF_INT_RAW_STATUS__ASF_SRAM_CORR_ERR_WIDTH                    1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_SRAM_CORR_ERR_WOCLR                    1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_SRAM_CORR_ERR_WOSET                    0U
#define DSITX__ASF_INT_RAW_STATUS__ASF_SRAM_UNCORR_ERR_MASK          0x00000002U
#define DSITX__ASF_INT_RAW_STATUS__ASF_SRAM_UNCORR_ERR_SHIFT                  1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_SRAM_UNCORR_ERR_WIDTH                  1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_SRAM_UNCORR_ERR_WOCLR                  1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_SRAM_UNCORR_ERR_WOSET                  0U
#define DSITX__ASF_INT_RAW_STATUS__ASF_DAP_ERR_MASK                  0x00000004U
#define DSITX__ASF_INT_RAW_STATUS__ASF_DAP_ERR_SHIFT                          2U
#define DSITX__ASF_INT_RAW_STATUS__ASF_DAP_ERR_WIDTH                          1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_DAP_ERR_WOCLR                          1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_DAP_ERR_WOSET                          0U
#define DSITX__ASF_INT_RAW_STATUS__ASF_CSR_ERR_MASK                  0x00000008U
#define DSITX__ASF_INT_RAW_STATUS__ASF_CSR_ERR_SHIFT                          3U
#define DSITX__ASF_INT_RAW_STATUS__ASF_CSR_ERR_WIDTH                          1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_CSR_ERR_WOCLR                          1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_CSR_ERR_WOSET                          0U
#define DSITX__ASF_INT_RAW_STATUS__ASF_TRANS_TO_ERR_MASK             0x00000010U
#define DSITX__ASF_INT_RAW_STATUS__ASF_TRANS_TO_ERR_SHIFT                     4U
#define DSITX__ASF_INT_RAW_STATUS__ASF_TRANS_TO_ERR_WIDTH                     1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_TRANS_TO_ERR_WOCLR                     1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_TRANS_TO_ERR_WOSET                     0U
#define DSITX__ASF_INT_RAW_STATUS__ASF_PROTOCOL_ERR_MASK             0x00000020U
#define DSITX__ASF_INT_RAW_STATUS__ASF_PROTOCOL_ERR_SHIFT                     5U
#define DSITX__ASF_INT_RAW_STATUS__ASF_PROTOCOL_ERR_WIDTH                     1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_PROTOCOL_ERR_WOCLR                     1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_PROTOCOL_ERR_WOSET                     0U
#define DSITX__ASF_INT_RAW_STATUS__ASF_INTEGRITY_ERR_MASK            0x00000040U
#define DSITX__ASF_INT_RAW_STATUS__ASF_INTEGRITY_ERR_SHIFT                    6U
#define DSITX__ASF_INT_RAW_STATUS__ASF_INTEGRITY_ERR_WIDTH                    1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_INTEGRITY_ERR_WOCLR                    1U
#define DSITX__ASF_INT_RAW_STATUS__ASF_INTEGRITY_ERR_WOSET                    0U
#define DSITX__ASF_INT_RAW_STATUS__RESERVED_31_7_MASK                0xFFFFFF80U
#define DSITX__ASF_INT_RAW_STATUS__RESERVED_31_7_SHIFT                        7U
#define DSITX__ASF_INT_RAW_STATUS__RESERVED_31_7_WIDTH                       25U

#define DSITX__ASF_INT_MASK_READ_MASK                                0xFFFFFFFFU
#define DSITX__ASF_INT_MASK_WRITE_MASK                               0xFFFFFFFFU
#define DSITX__ASF_INT_MASK__ASF_SRAM_CORR_ERR_MASK_MASK             0x00000001U
#define DSITX__ASF_INT_MASK__ASF_SRAM_CORR_ERR_MASK_SHIFT                     0U
#define DSITX__ASF_INT_MASK__ASF_SRAM_CORR_ERR_MASK_WIDTH                     1U
#define DSITX__ASF_INT_MASK__ASF_SRAM_CORR_ERR_MASK_WOCLR                     0U
#define DSITX__ASF_INT_MASK__ASF_SRAM_CORR_ERR_MASK_WOSET                     0U
#define DSITX__ASF_INT_MASK__ASF_SRAM_UNCORR_ERR_MASK_MASK           0x00000002U
#define DSITX__ASF_INT_MASK__ASF_SRAM_UNCORR_ERR_MASK_SHIFT                   1U
#define DSITX__ASF_INT_MASK__ASF_SRAM_UNCORR_ERR_MASK_WIDTH                   1U
#define DSITX__ASF_INT_MASK__ASF_SRAM_UNCORR_ERR_MASK_WOCLR                   0U
#define DSITX__ASF_INT_MASK__ASF_SRAM_UNCORR_ERR_MASK_WOSET                   0U
#define DSITX__ASF_INT_MASK__ASF_DAP_ERR_MASK_MASK                   0x00000004U
#define DSITX__ASF_INT_MASK__ASF_DAP_ERR_MASK_SHIFT                           2U
#define DSITX__ASF_INT_MASK__ASF_DAP_ERR_MASK_WIDTH                           1U
#define DSITX__ASF_INT_MASK__ASF_DAP_ERR_MASK_WOCLR                           0U
#define DSITX__ASF_INT_MASK__ASF_DAP_ERR_MASK_WOSET                           0U
#define DSITX__ASF_INT_MASK__ASF_CSR_ERR_MASK_MASK                   0x00000008U
#define DSITX__ASF_INT_MASK__ASF_CSR_ERR_MASK_SHIFT                           3U
#define DSITX__ASF_INT_MASK__ASF_CSR_ERR_MASK_WIDTH                           1U
#define DSITX__ASF_INT_MASK__ASF_CSR_ERR_MASK_WOCLR                           0U
#define DSITX__ASF_INT_MASK__ASF_CSR_ERR_MASK_WOSET                           0U
#define DSITX__ASF_INT_MASK__ASF_TRANS_TO_ERR_MASK_MASK              0x00000010U
#define DSITX__ASF_INT_MASK__ASF_TRANS_TO_ERR_MASK_SHIFT                      4U
#define DSITX__ASF_INT_MASK__ASF_TRANS_TO_ERR_MASK_WIDTH                      1U
#define DSITX__ASF_INT_MASK__ASF_TRANS_TO_ERR_MASK_WOCLR                      0U
#define DSITX__ASF_INT_MASK__ASF_TRANS_TO_ERR_MASK_WOSET                      0U
#define DSITX__ASF_INT_MASK__ASF_PROTOCOL_ERR_MASK_MASK              0x00000020U
#define DSITX__ASF_INT_MASK__ASF_PROTOCOL_ERR_MASK_SHIFT                      5U
#define DSITX__ASF_INT_MASK__ASF_PROTOCOL_ERR_MASK_WIDTH                      1U
#define DSITX__ASF_INT_MASK__ASF_PROTOCOL_ERR_MASK_WOCLR                      0U
#define DSITX__ASF_INT_MASK__ASF_PROTOCOL_ERR_MASK_WOSET                      0U
#define DSITX__ASF_INT_MASK__ASF_INTEGRITY_ERR_MASK_MASK             0x00000040U
#define DSITX__ASF_INT_MASK__ASF_INTEGRITY_ERR_MASK_SHIFT                     6U
#define DSITX__ASF_INT_MASK__ASF_INTEGRITY_ERR_MASK_WIDTH                     1U
#define DSITX__ASF_INT_MASK__ASF_INTEGRITY_ERR_MASK_WOCLR                     0U
#define DSITX__ASF_INT_MASK__ASF_INTEGRITY_ERR_MASK_WOSET                     0U
#define DSITX__ASF_INT_MASK__RESERVED_31_7_MASK                      0xFFFFFF80U
#define DSITX__ASF_INT_MASK__RESERVED_31_7_SHIFT                              7U
#define DSITX__ASF_INT_MASK__RESERVED_31_7_WIDTH                             25U

#define DSITX__ASF_INT_TEST_READ_MASK                                0xFFFFFF80U
#define DSITX__ASF_INT_TEST_WRITE_MASK                               0xFFFFFF80U
#define DSITX__ASF_INT_TEST__ASF_SRAM_CORR_ERR_TEST_MASK             0x00000001U
#define DSITX__ASF_INT_TEST__ASF_SRAM_CORR_ERR_TEST_SHIFT                     0U
#define DSITX__ASF_INT_TEST__ASF_SRAM_CORR_ERR_TEST_WIDTH                     1U
#define DSITX__ASF_INT_TEST__ASF_SRAM_CORR_ERR_TEST_WOCLR                     0U
#define DSITX__ASF_INT_TEST__ASF_SRAM_CORR_ERR_TEST_WOSET                     0U
#define DSITX__ASF_INT_TEST__ASF_SRAM_UNCORR_ERR_TEST_MASK           0x00000002U
#define DSITX__ASF_INT_TEST__ASF_SRAM_UNCORR_ERR_TEST_SHIFT                   1U
#define DSITX__ASF_INT_TEST__ASF_SRAM_UNCORR_ERR_TEST_WIDTH                   1U
#define DSITX__ASF_INT_TEST__ASF_SRAM_UNCORR_ERR_TEST_WOCLR                   0U
#define DSITX__ASF_INT_TEST__ASF_SRAM_UNCORR_ERR_TEST_WOSET                   0U
#define DSITX__ASF_INT_TEST__ASF_DAP_ERR_TEST_MASK                   0x00000004U
#define DSITX__ASF_INT_TEST__ASF_DAP_ERR_TEST_SHIFT                           2U
#define DSITX__ASF_INT_TEST__ASF_DAP_ERR_TEST_WIDTH                           1U
#define DSITX__ASF_INT_TEST__ASF_DAP_ERR_TEST_WOCLR                           0U
#define DSITX__ASF_INT_TEST__ASF_DAP_ERR_TEST_WOSET                           0U
#define DSITX__ASF_INT_TEST__ASF_CSR_ERR_TEST_MASK                   0x00000008U
#define DSITX__ASF_INT_TEST__ASF_CSR_ERR_TEST_SHIFT                           3U
#define DSITX__ASF_INT_TEST__ASF_CSR_ERR_TEST_WIDTH                           1U
#define DSITX__ASF_INT_TEST__ASF_CSR_ERR_TEST_WOCLR                           0U
#define DSITX__ASF_INT_TEST__ASF_CSR_ERR_TEST_WOSET                           0U
#define DSITX__ASF_INT_TEST__ASF_TRANS_TO_ERR_TEST_MASK              0x00000010U
#define DSITX__ASF_INT_TEST__ASF_TRANS_TO_ERR_TEST_SHIFT                      4U
#define DSITX__ASF_INT_TEST__ASF_TRANS_TO_ERR_TEST_WIDTH                      1U
#define DSITX__ASF_INT_TEST__ASF_TRANS_TO_ERR_TEST_WOCLR                      0U
#define DSITX__ASF_INT_TEST__ASF_TRANS_TO_ERR_TEST_WOSET                      0U
#define DSITX__ASF_INT_TEST__ASF_PROTOCOL_ERR_TEST_MASK              0x00000020U
#define DSITX__ASF_INT_TEST__ASF_PROTOCOL_ERR_TEST_SHIFT                      5U
#define DSITX__ASF_INT_TEST__ASF_PROTOCOL_ERR_TEST_WIDTH                      1U
#define DSITX__ASF_INT_TEST__ASF_PROTOCOL_ERR_TEST_WOCLR                      0U
#define DSITX__ASF_INT_TEST__ASF_PROTOCOL_ERR_TEST_WOSET                      0U
#define DSITX__ASF_INT_TEST__ASF_INTEGRITY_ERR_TEST_MASK             0x00000040U
#define DSITX__ASF_INT_TEST__ASF_INTEGRITY_ERR_TEST_SHIFT                     6U
#define DSITX__ASF_INT_TEST__ASF_INTEGRITY_ERR_TEST_WIDTH                     1U
#define DSITX__ASF_INT_TEST__ASF_INTEGRITY_ERR_TEST_WOCLR                     0U
#define DSITX__ASF_INT_TEST__ASF_INTEGRITY_ERR_TEST_WOSET                     0U
#define DSITX__ASF_INT_TEST__RESERVED_31_7_MASK                      0xFFFFFF80U
#define DSITX__ASF_INT_TEST__RESERVED_31_7_SHIFT                              7U
#define DSITX__ASF_INT_TEST__RESERVED_31_7_WIDTH                             25U

#define DSITX__ASF_FATAL_NONFATAL_SELECT_READ_MASK                   0xFFFFFFFFU
#define DSITX__ASF_FATAL_NONFATAL_SELECT_WRITE_MASK                  0xFFFFFFFFU
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_CORR_ERR_MASK     0x00000001U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_CORR_ERR_SHIFT             0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_CORR_ERR_WIDTH             1U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_CORR_ERR_WOCLR             0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_CORR_ERR_WOSET             0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_UNCORR_ERR_MASK   0x00000002U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_UNCORR_ERR_SHIFT           1U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_UNCORR_ERR_WIDTH           1U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_UNCORR_ERR_WOCLR           0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_UNCORR_ERR_WOSET           0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_DAP_ERR_MASK           0x00000004U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_DAP_ERR_SHIFT                   2U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_DAP_ERR_WIDTH                   1U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_DAP_ERR_WOCLR                   0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_DAP_ERR_WOSET                   0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_CSR_ERR_MASK           0x00000008U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_CSR_ERR_SHIFT                   3U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_CSR_ERR_WIDTH                   1U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_CSR_ERR_WOCLR                   0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_CSR_ERR_WOSET                   0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_TRANS_TO_ERR_MASK      0x00000010U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_TRANS_TO_ERR_SHIFT              4U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_TRANS_TO_ERR_WIDTH              1U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_TRANS_TO_ERR_WOCLR              0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_TRANS_TO_ERR_WOSET              0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_PROTOCOL_ERR_MASK      0x00000020U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_PROTOCOL_ERR_SHIFT              5U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_PROTOCOL_ERR_WIDTH              1U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_PROTOCOL_ERR_WOCLR              0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_PROTOCOL_ERR_WOSET              0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_INTEGRITY_ERR_MASK     0x00000040U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_INTEGRITY_ERR_SHIFT             6U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_INTEGRITY_ERR_WIDTH             1U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_INTEGRITY_ERR_WOCLR             0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__ASF_INTEGRITY_ERR_WOSET             0U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__RESERVED_31_7_MASK         0xFFFFFF80U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__RESERVED_31_7_SHIFT                 7U
#define DSITX__ASF_FATAL_NONFATAL_SELECT__RESERVED_31_7_WIDTH                25U

#define DSITX__ASF_SRAM_CORR_FAULT_STATUS_READ_MASK                  0xFFFFFFFFU
#define DSITX__ASF_SRAM_CORR_FAULT_STATUS_WRITE_MASK                 0xFFFFFFFFU
#define DSITX__ASF_SRAM_CORR_FAULT_STATUS__ASF_SRAM_CORR_FAULT_ADDR_MASK 0x00FFFFFFU
#define DSITX__ASF_SRAM_CORR_FAULT_STATUS__ASF_SRAM_CORR_FAULT_ADDR_SHIFT     0U
#define DSITX__ASF_SRAM_CORR_FAULT_STATUS__ASF_SRAM_CORR_FAULT_ADDR_WIDTH    24U
#define DSITX__ASF_SRAM_CORR_FAULT_STATUS__ASF_SRAM_CORR_FAULT_INST_MASK 0xFF000000U
#define DSITX__ASF_SRAM_CORR_FAULT_STATUS__ASF_SRAM_CORR_FAULT_INST_SHIFT    24U
#define DSITX__ASF_SRAM_CORR_FAULT_STATUS__ASF_SRAM_CORR_FAULT_INST_WIDTH     8U

#define DSITX__ASF_SRAM_UNCORR_FAULT_STATUS_READ_MASK                0xFFFFFFFFU
#define DSITX__ASF_SRAM_UNCORR_FAULT_STATUS_WRITE_MASK               0xFFFFFFFFU
#define DSITX__ASF_SRAM_UNCORR_FAULT_STATUS__ASF_SRAM_UNCORR_FAULT_ADDR_MASK 0x00FFFFFFU
#define DSITX__ASF_SRAM_UNCORR_FAULT_STATUS__ASF_SRAM_UNCORR_FAULT_ADDR_SHIFT 0U
#define DSITX__ASF_SRAM_UNCORR_FAULT_STATUS__ASF_SRAM_UNCORR_FAULT_ADDR_WIDTH 24U
#define DSITX__ASF_SRAM_UNCORR_FAULT_STATUS__ASF_SRAM_UNCORR_FAULT_INST_MASK 0xFF000000U
#define DSITX__ASF_SRAM_UNCORR_FAULT_STATUS__ASF_SRAM_UNCORR_FAULT_INST_SHIFT 24U
#define DSITX__ASF_SRAM_UNCORR_FAULT_STATUS__ASF_SRAM_UNCORR_FAULT_INST_WIDTH 8U

#define DSITX__ASF_SRAM_FAULT_STATS_READ_MASK                        0xFFFFFFFFU
#define DSITX__ASF_SRAM_FAULT_STATS_WRITE_MASK                       0xFFFFFFFFU
#define DSITX__ASF_SRAM_FAULT_STATS_WOCLR_MASK                       0x0000FFFFU
#define DSITX__ASF_SRAM_FAULT_STATS__ASF_SRAM_FAULT_CORR_STATS_MASK  0x0000FFFFU
#define DSITX__ASF_SRAM_FAULT_STATS__ASF_SRAM_FAULT_CORR_STATS_SHIFT          0U
#define DSITX__ASF_SRAM_FAULT_STATS__ASF_SRAM_FAULT_CORR_STATS_WIDTH         16U
#define DSITX__ASF_SRAM_FAULT_STATS__RESERVED_31_16_MASK             0xFFFF0000U
#define DSITX__ASF_SRAM_FAULT_STATS__RESERVED_31_16_SHIFT                    16U
#define DSITX__ASF_SRAM_FAULT_STATS__RESERVED_31_16_WIDTH                    16U

#define DSITX__ASF_TRANS_TO_CTRL_READ_MASK                           0xFFFFFFFFU
#define DSITX__ASF_TRANS_TO_CTRL_WRITE_MASK                          0xFFFFFFFFU
#define DSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_CTRL_MASK             0x0000FFFFU
#define DSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_CTRL_SHIFT                     0U
#define DSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_CTRL_WIDTH                    16U
#define DSITX__ASF_TRANS_TO_CTRL__RSVD_0_MASK                        0x7FFF0000U
#define DSITX__ASF_TRANS_TO_CTRL__RSVD_0_SHIFT                               16U
#define DSITX__ASF_TRANS_TO_CTRL__RSVD_0_WIDTH                               15U
#define DSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_EN_MASK               0x80000000U
#define DSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_EN_SHIFT                      31U
#define DSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_EN_WIDTH                       1U
#define DSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_EN_WOCLR                       0U
#define DSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_EN_WOSET                       0U

#define DSITX__ASF_TRANS_TO_FAULT_MASK_READ_MASK                     0xFFFFFFFFU
#define DSITX__ASF_TRANS_TO_FAULT_MASK_WRITE_MASK                    0xFFFFFFFFU
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_0_MASK_MASK 0x00000001U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_0_MASK_SHIFT       0U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_0_MASK_WIDTH       1U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_0_MASK_WOCLR       0U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_0_MASK_WOSET       0U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_1_MASK_MASK 0x00000002U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_1_MASK_SHIFT       1U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_1_MASK_WIDTH       1U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_1_MASK_WOCLR       0U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_1_MASK_WOSET       0U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_2_MASK_MASK 0x00000004U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_2_MASK_SHIFT       2U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_2_MASK_WIDTH       1U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_2_MASK_WOCLR       0U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_2_MASK_WOSET       0U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_3_MASK_MASK 0x00000008U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_3_MASK_SHIFT       3U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_3_MASK_WIDTH       1U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_3_MASK_WOCLR       0U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_3_MASK_WOSET       0U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__RSVD_0_MASK                  0xFFFFFFF0U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__RSVD_0_SHIFT                          4U
#define DSITX__ASF_TRANS_TO_FAULT_MASK__RSVD_0_WIDTH                         28U

#define DSITX__ASF_TRANS_TO_FAULT_STATUS_READ_MASK                   0xFFFFFFFFU
#define DSITX__ASF_TRANS_TO_FAULT_STATUS_WRITE_MASK                  0xFFFFFFFFU
#define DSITX__ASF_TRANS_TO_FAULT_STATUS_WOCLR_MASK                  0x0000000FU
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_0_STATUS_MASK 0x00000001U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_0_STATUS_SHIFT   0U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_0_STATUS_WIDTH   1U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_0_STATUS_WOCLR   1U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_0_STATUS_WOSET   0U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_1_STATUS_MASK 0x00000002U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_1_STATUS_SHIFT   1U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_1_STATUS_WIDTH   1U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_1_STATUS_WOCLR   1U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_1_STATUS_WOSET   0U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_2_STATUS_MASK 0x00000004U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_2_STATUS_SHIFT   2U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_2_STATUS_WIDTH   1U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_2_STATUS_WOCLR   1U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_2_STATUS_WOSET   0U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_3_STATUS_MASK 0x00000008U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_3_STATUS_SHIFT   3U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_3_STATUS_WIDTH   1U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_3_STATUS_WOCLR   1U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_3_STATUS_WOSET   0U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__RSVD_0_MASK                0xFFFFFFF0U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__RSVD_0_SHIFT                        4U
#define DSITX__ASF_TRANS_TO_FAULT_STATUS__RSVD_0_WIDTH                       28U

#define DSITX__ASF_PROTOCOL_FAULT_MASK_READ_MASK                     0xFFFFFFFFU
#define DSITX__ASF_PROTOCOL_FAULT_MASK_WRITE_MASK                    0xFFFFFFFFU
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_0_MASK_MASK 0x00000001U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_0_MASK_SHIFT       0U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_0_MASK_WIDTH       1U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_0_MASK_WOCLR       0U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_0_MASK_WOSET       0U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_1_MASK_MASK 0x00000002U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_1_MASK_SHIFT       1U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_1_MASK_WIDTH       1U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_1_MASK_WOCLR       0U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_1_MASK_WOSET       0U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_2_MASK_MASK 0x00000004U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_2_MASK_SHIFT       2U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_2_MASK_WIDTH       1U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_2_MASK_WOCLR       0U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_2_MASK_WOSET       0U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_3_MASK_MASK 0x00000008U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_3_MASK_SHIFT       3U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_3_MASK_WIDTH       1U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_3_MASK_WOCLR       0U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_3_MASK_WOSET       0U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__RSVD_0_MASK                  0xFFFFFFF0U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__RSVD_0_SHIFT                          4U
#define DSITX__ASF_PROTOCOL_FAULT_MASK__RSVD_0_WIDTH                         28U

#define DSITX__ASF_PROTOCOL_FAULT_STATUS_READ_MASK                   0xFFFFFFFFU
#define DSITX__ASF_PROTOCOL_FAULT_STATUS_WRITE_MASK                  0xFFFFFFFFU
#define DSITX__ASF_PROTOCOL_FAULT_STATUS_WOCLR_MASK                  0x0000000FU
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_0_STATUS_MASK 0x00000001U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_0_STATUS_SHIFT   0U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_0_STATUS_WIDTH   1U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_0_STATUS_WOCLR   1U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_0_STATUS_WOSET   0U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_1_STATUS_MASK 0x00000002U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_1_STATUS_SHIFT   1U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_1_STATUS_WIDTH   1U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_1_STATUS_WOCLR   1U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_1_STATUS_WOSET   0U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_2_STATUS_MASK 0x00000004U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_2_STATUS_SHIFT   2U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_2_STATUS_WIDTH   1U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_2_STATUS_WOCLR   1U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_2_STATUS_WOSET   0U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_3_STATUS_MASK 0x00000008U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_3_STATUS_SHIFT   3U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_3_STATUS_WIDTH   1U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_3_STATUS_WOCLR   1U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_3_STATUS_WOSET   0U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__RSVD_0_MASK                0xFFFFFFF0U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__RSVD_0_SHIFT                        4U
#define DSITX__ASF_PROTOCOL_FAULT_STATUS__RSVD_0_WIDTH                       28U

#endif /* REG_DSITX_REGS_MACROS_H_ */

/* parasoft-end-suppress MISRA2012-RULE-5_4_b_c99-2 "C99 - similar names" */
/* parasoft-end-suppress MISRA2012-RULE-5_4_b_c90-2 "C90 - similar names" */
/* parasoft-end-suppress MISRA2012-RULE-1_1_b_c99-2 "C99 - limits" */
/* parasoft-end-suppress MISRA2012-RULE-1_1_b_c90-2 "C90 - limits" */

