{
  "module_name": "rts5261.h",
  "hash_id": "fd4ea04c70c171c2c8ecdbb91f90a1d07116411c230cea3205b494f3fd9b7554",
  "original_prompt": "Ingested from linux-6.6.14/drivers/misc/cardreader/rts5261.h",
  "human_readable_source": " \n \n#ifndef RTS5261_H\n#define RTS5261_H\n\n \n#define rts5261_vendor_setting_valid(reg)\t((reg) & 0x010000)\n#define rts5261_reg_to_aspm(reg) \\\n\t(((~(reg) >> 28) & 0x02) | (((reg) >> 28) & 0x01))\n#define rts5261_reg_check_reverse_socket(reg)\t((reg) & 0x04)\n#define rts5261_reg_to_sd30_drive_sel_1v8(reg)\t(((reg) >> 22) & 0x03)\n#define rts5261_reg_to_sd30_drive_sel_3v3(reg)\t(((reg) >> 16) & 0x03)\n#define rts5261_reg_to_rtd3(reg)\t\t((reg) & 0x08)\n#define rts5261_reg_check_mmc_support(reg)\t((reg) & 0x10)\n\n#define RTS5261_AUTOLOAD_CFG0\t\t0xFF7B\n#define RTS5261_AUTOLOAD_CFG1\t\t0xFF7C\n#define RTS5261_AUTOLOAD_CFG2\t\t0xFF7D\n#define RTS5261_AUTOLOAD_CFG3\t\t0xFF7E\n#define RTS5261_AUTOLOAD_CFG4\t\t0xFF7F\n#define RTS5261_FORCE_PRSNT_LOW\t\t(1 << 6)\n#define RTS5261_AUX_CLK_16M_EN\t\t(1 << 5)\n\n#define RTS5261_REG_VREF\t\t0xFE97\n#define RTS5261_PWD_SUSPND_EN\t\t(1 << 4)\n\n#define RTS5261_PAD_H3L1\t\t0xFF79\n#define PAD_GPIO_H3L1\t\t\t(1 << 3)\n\n \n#define RTS5261_SSC_DEPTH_MASK\t\t0x07\n#define RTS5261_SSC_DEPTH_DISALBE\t0x00\n#define RTS5261_SSC_DEPTH_8M\t\t0x01\n#define RTS5261_SSC_DEPTH_4M\t\t0x02\n#define RTS5261_SSC_DEPTH_2M\t\t0x03\n#define RTS5261_SSC_DEPTH_1M\t\t0x04\n#define RTS5261_SSC_DEPTH_512K\t\t0x05\n#define RTS5261_SSC_DEPTH_256K\t\t0x06\n#define RTS5261_SSC_DEPTH_128K\t\t0x07\n\n \n#define RTS5261_EFUSE_CTL\t\t0xFC30\n#define RTS5261_EFUSE_ENABLE\t\t0x80\n \n#define RTS5261_EFUSE_MODE_MASK\t\t0x40\n#define RTS5261_EFUSE_PROGRAM\t\t0x40\n\n#define RTS5261_EFUSE_ADDR\t\t0xFC31\n#define\tRTS5261_EFUSE_ADDR_MASK\t\t0x3F\n\n#define RTS5261_EFUSE_WRITE_DATA\t0xFC32\n#define RTS5261_EFUSE_READ_DATA\t\t0xFC34\n\n \n#define RTS5261_DMA_PACK_SIZE_MASK\t0xF0\n\n \n#define RTS5261_FW_STATUS\t\t0xFF56\n#define RTS5261_EXPRESS_LINK_FAIL_MASK\t(0x01<<7)\n\n \n#define RTS5261_FW_CTL\t\t\t0xFF5F\n#define RTS5261_INFORM_RTD3_COLD\t(0x01<<5)\n\n#define RTS5261_REG_FPDCTL\t\t0xFF60\n\n#define RTS5261_REG_LDO12_CFG\t\t0xFF6E\n#define RTS5261_LDO12_VO_TUNE_MASK\t(0x07<<1)\n#define RTS5261_LDO12_115\t\t(0x03<<1)\n#define RTS5261_LDO12_120\t\t(0x04<<1)\n#define RTS5261_LDO12_125\t\t(0x05<<1)\n#define RTS5261_LDO12_130\t\t(0x06<<1)\n#define RTS5261_LDO12_135\t\t(0x07<<1)\n\n \n#define RTS5261_CARD_PWR_CTL\t\t0xFD50\n#define RTS5261_SD_CLK_ISO\t\t(0x01<<7)\n#define RTS5261_PAD_SD_DAT_FW_CTRL\t(0x01<<6)\n#define RTS5261_PUPDC\t\t\t(0x01<<5)\n#define RTS5261_SD_CMD_ISO\t\t(0x01<<4)\n#define RTS5261_SD_DAT_ISO_MASK\t\t(0x0F<<0)\n\n#define RTS5261_LDO1233318_POW_CTL\t0xFF70\n#define RTS5261_LDO3318_POWERON\t\t(0x01<<3)\n#define RTS5261_LDO3_POWERON\t\t(0x01<<2)\n#define RTS5261_LDO2_POWERON\t\t(0x01<<1)\n#define RTS5261_LDO1_POWERON\t\t(0x01<<0)\n#define RTS5261_LDO_POWERON_MASK\t(0x0F<<0)\n\n#define RTS5261_DV3318_CFG\t\t0xFF71\n#define RTS5261_DV3318_TUNE_MASK\t(0x07<<4)\n#define RTS5261_DV3318_18\t\t(0x02<<4)\n#define RTS5261_DV3318_19\t\t(0x04<<4)\n#define RTS5261_DV3318_33\t\t(0x07<<4)\n\n \n#define RTS5261_LDO1_OCP_THD_740\t(0x00<<5)\n#define RTS5261_LDO1_OCP_THD_800\t(0x01<<5)\n#define RTS5261_LDO1_OCP_THD_860\t(0x02<<5)\n#define RTS5261_LDO1_OCP_THD_920\t(0x03<<5)\n#define RTS5261_LDO1_OCP_THD_980\t(0x04<<5)\n#define RTS5261_LDO1_OCP_THD_1040\t(0x05<<5)\n#define RTS5261_LDO1_OCP_THD_1100\t(0x06<<5)\n#define RTS5261_LDO1_OCP_THD_1160\t(0x07<<5)\n\n#define RTS5261_LDO1_LMT_THD_450\t(0x00<<2)\n#define RTS5261_LDO1_LMT_THD_1000\t(0x01<<2)\n#define RTS5261_LDO1_LMT_THD_1500\t(0x02<<2)\n#define RTS5261_LDO1_LMT_THD_2000\t(0x03<<2)\n\n#define RTS5261_LDO1_CFG1\t\t0xFF73\n#define RTS5261_LDO1_TUNE_MASK\t\t(0x07<<1)\n#define RTS5261_LDO1_18\t\t\t(0x05<<1)\n#define RTS5261_LDO1_33\t\t\t(0x07<<1)\n#define RTS5261_LDO1_PWD_MASK\t\t(0x01<<0)\n\n#define RTS5261_LDO2_CFG0\t\t0xFF74\n#define RTS5261_LDO2_OCP_THD_MASK\t(0x07<<5)\n#define RTS5261_LDO2_OCP_EN\t\t(0x01<<4)\n#define RTS5261_LDO2_OCP_LMT_THD_MASK\t(0x03<<2)\n#define RTS5261_LDO2_OCP_LMT_EN\t\t(0x01<<1)\n\n#define RTS5261_LDO2_OCP_THD_620\t(0x00<<5)\n#define RTS5261_LDO2_OCP_THD_650\t(0x01<<5)\n#define RTS5261_LDO2_OCP_THD_680\t(0x02<<5)\n#define RTS5261_LDO2_OCP_THD_720\t(0x03<<5)\n#define RTS5261_LDO2_OCP_THD_750\t(0x04<<5)\n#define RTS5261_LDO2_OCP_THD_780\t(0x05<<5)\n#define RTS5261_LDO2_OCP_THD_810\t(0x06<<5)\n#define RTS5261_LDO2_OCP_THD_840\t(0x07<<5)\n\n#define RTS5261_LDO2_CFG1\t\t0xFF75\n#define RTS5261_LDO2_TUNE_MASK\t\t(0x07<<1)\n#define RTS5261_LDO2_18\t\t\t(0x05<<1)\n#define RTS5261_LDO2_33\t\t\t(0x07<<1)\n#define RTS5261_LDO2_PWD_MASK\t\t(0x01<<0)\n\n#define RTS5261_LDO3_CFG0\t\t0xFF76\n#define RTS5261_LDO3_OCP_THD_MASK\t(0x07<<5)\n#define RTS5261_LDO3_OCP_EN\t\t(0x01<<4)\n#define RTS5261_LDO3_OCP_LMT_THD_MASK\t(0x03<<2)\n#define RTS5261_LDO3_OCP_LMT_EN\t\t(0x01<<1)\n\n#define RTS5261_LDO3_OCP_THD_620\t(0x00<<5)\n#define RTS5261_LDO3_OCP_THD_650\t(0x01<<5)\n#define RTS5261_LDO3_OCP_THD_680\t(0x02<<5)\n#define RTS5261_LDO3_OCP_THD_720\t(0x03<<5)\n#define RTS5261_LDO3_OCP_THD_750\t(0x04<<5)\n#define RTS5261_LDO3_OCP_THD_780\t(0x05<<5)\n#define RTS5261_LDO3_OCP_THD_810\t(0x06<<5)\n#define RTS5261_LDO3_OCP_THD_840\t(0x07<<5)\n\n#define RTS5261_LDO3_CFG1\t\t0xFF77\n#define RTS5261_LDO3_TUNE_MASK\t\t(0x07<<1)\n#define RTS5261_LDO3_18\t\t\t(0x05<<1)\n#define RTS5261_LDO3_33\t\t\t(0x07<<1)\n#define RTS5261_LDO3_PWD_MASK\t\t(0x01<<0)\n\n#define RTS5261_REG_PME_FORCE_CTL\t0xFF78\n#define FORCE_PM_CONTROL\t\t0x20\n#define FORCE_PM_VALUE\t\t\t0x10\n#define REG_EFUSE_BYPASS\t\t0x08\n#define REG_EFUSE_POR\t\t\t0x04\n#define REG_EFUSE_POWER_MASK\t\t0x03\n#define REG_EFUSE_POWERON\t\t0x03\n#define REG_EFUSE_POWEROFF\t\t0x00\n\n\n \n#define DEFAULT_SINGLE\t\t0\n#define SD_LUN\t\t\t1\n#define SD_EXPRESS_LUN\t\t2\n\n \n#define MULTIPLY_BY_1    0x00\n#define MULTIPLY_BY_2    0x01\n#define MULTIPLY_BY_3    0x02\n#define MULTIPLY_BY_4    0x03\n#define MULTIPLY_BY_5    0x04\n#define MULTIPLY_BY_6    0x05\n#define MULTIPLY_BY_7    0x06\n#define MULTIPLY_BY_8    0x07\n#define MULTIPLY_BY_9    0x08\n#define MULTIPLY_BY_10   0x09\n\n#define DIVIDE_BY_2      0x01\n#define DIVIDE_BY_3      0x02\n#define DIVIDE_BY_4      0x03\n#define DIVIDE_BY_5      0x04\n#define DIVIDE_BY_6      0x05\n#define DIVIDE_BY_7      0x06\n#define DIVIDE_BY_8      0x07\n#define DIVIDE_BY_9      0x08\n#define DIVIDE_BY_10     0x09\n\nint rts5261_pci_switch_clock(struct rtsx_pcr *pcr, unsigned int card_clock,\n\t\tu8 ssc_depth, bool initial_mode, bool double_clk, bool vpclk);\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}