---
layout : single
title: "[RLC] Votage Divider with Capacitor"
categories: 
  - PSpice Simulation 
toc: true
toc_sticky: true
use_math: true
---

커패시터를 이용한 전압분할(Voltage Devider) 회로 설계     

## 0. About Circuit   

&nbsp;

<div align="center">
  <img src="/assets/images/spice/3.jpg" width="40%" height="40%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **커패시터 전압 분할 회로**   
  - 2개 이상의 커패시터가 직렬로 연결된 회로   
  - 두 커패시터의 분배비에 의해 신호원의 전압이 분배되는 회로로서 Resistor Voltage divider와는 다른 특성을 보임      

&nbsp;

## 1. Circuit Schametic   

&nbsp;

<div align="center">
  <img src="/assets/images/spice/5.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- C2 커패시터를 0.001uF, 0.01uF, 0.1uF으로 변환하면서 출력값의 변화를 확인   
- 단 C1, C2만 적용하면 출력측이 플로팅된 상태가 됨으로 에러가 발생하기에 Rin을 추가로 삽입함   

&nbsp;

   
## 2. Simulation   

<div align="center">
  <img src="/assets/images/spice/4.png" width="90%" height="90%" alt=""/>
  <p><em></em></p>
</div>

- **결과 분석**   
  - 커패시터의 전압 분배 공식 : $$V_{out} = V_{in} X \frac{C1}{C1 + C2}$$   
  - 위 공식에 따르면 C2의 값이 작을수록 출력전압이 증가할 것이고 이는 위 결과와 동일함   
  - 위 결과에서는 입력 신호의 직류 성분이 그대로 전달된 것으로 보이나 이는 회로 상의 Rin에 의한 것    
    - 만약 실제 실험에서 Rin을 쓰지 않는다면 입력 신호의 직류 성분이 전달되지 않음   
    - 즉, 0V를 기준으로 출력파형이 상하 대칭을 이루며 출력됨    

&nbsp;
