TimeQuest Timing Analyzer report for top_level
Sun Dec 06 17:54:10 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clockDIV:newClock|state.01'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clockDIV:newClock|state.01'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clockDIV:newClock|state.01'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clockDIV:newClock|state.01'
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Hold: 'clockDIV:newClock|state.01'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'clockDIV:newClock|state.01'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_level                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; clockDIV:newClock|state.01 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockDIV:newClock|state.01 } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------+
; Slow Model Fmax Summary                                          ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 30.24 MHz  ; 30.24 MHz       ; clockDIV:newClock|state.01 ;      ;
; 297.09 MHz ; 297.09 MHz      ; clk                        ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow Model Setup Summary                             ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; clockDIV:newClock|state.01 ; -32.071 ; -42125.269    ;
; clk                        ; -2.366  ; -15.613       ;
+----------------------------+---------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -2.684 ; -4.844        ;
; clockDIV:newClock|state.01 ; 0.445  ; 0.000         ;
+----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.631 ; -12.629       ;
; clockDIV:newClock|state.01 ; -0.611 ; -8634.652     ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockDIV:newClock|state.01'                                                                                                                                                                                            ;
+---------+-----------------------------------------------------------------------------------------------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node          ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; -32.071 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.004     ; 33.105     ;
; -32.071 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.004     ; 33.105     ;
; -32.070 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.004     ; 33.104     ;
; -32.070 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.004     ; 33.104     ;
; -32.069 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.004     ; 33.103     ;
; -32.065 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.004     ; 33.099     ;
; -32.011 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 33.055     ;
; -32.011 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 33.055     ;
; -32.010 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 33.054     ;
; -32.010 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 33.054     ;
; -32.009 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 33.053     ;
; -32.005 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 33.049     ;
; -31.976 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.022      ; 33.036     ;
; -31.976 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.022      ; 33.036     ;
; -31.975 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.022      ; 33.035     ;
; -31.975 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.022      ; 33.035     ;
; -31.974 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.022      ; 33.034     ;
; -31.970 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.022      ; 33.030     ;
; -31.951 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 32.995     ;
; -31.951 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 32.995     ;
; -31.950 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 32.994     ;
; -31.950 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 32.994     ;
; -31.949 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 32.993     ;
; -31.947 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.003     ; 32.982     ;
; -31.947 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.003     ; 32.982     ;
; -31.946 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.003     ; 32.981     ;
; -31.946 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.003     ; 32.981     ;
; -31.945 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.003     ; 32.980     ;
; -31.945 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 32.989     ;
; -31.941 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.003     ; 32.976     ;
; -31.932 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.003      ; 32.973     ;
; -31.932 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.003      ; 32.973     ;
; -31.931 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.003      ; 32.972     ;
; -31.931 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.003      ; 32.972     ;
; -31.930 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.014      ; 32.982     ;
; -31.930 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.014      ; 32.982     ;
; -31.930 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.003      ; 32.971     ;
; -31.929 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.014      ; 32.981     ;
; -31.929 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.014      ; 32.981     ;
; -31.928 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.014      ; 32.980     ;
; -31.926 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.003      ; 32.967     ;
; -31.924 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.014      ; 32.976     ;
; -31.872 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 32.923     ;
; -31.872 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 32.923     ;
; -31.871 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 32.922     ;
; -31.871 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 32.922     ;
; -31.870 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 32.921     ;
; -31.866 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 32.917     ;
; -31.865 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[37].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.010     ; 32.893     ;
; -31.865 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[37].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.010     ; 32.893     ;
; -31.864 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[37].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.010     ; 32.892     ;
; -31.864 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[37].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.010     ; 32.892     ;
; -31.863 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[37].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.010     ; 32.891     ;
; -31.859 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[37].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.010     ; 32.887     ;
; -31.846 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[46].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.020      ; 32.904     ;
; -31.846 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[46].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.020      ; 32.904     ;
; -31.845 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[46].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.020      ; 32.903     ;
; -31.845 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[46].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.020      ; 32.903     ;
; -31.844 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[46].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.020      ; 32.902     ;
; -31.842 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[15].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.028      ; 32.908     ;
; -31.842 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[15].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.028      ; 32.908     ;
; -31.841 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[15].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.028      ; 32.907     ;
; -31.841 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[15].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.028      ; 32.907     ;
; -31.840 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[46].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.020      ; 32.898     ;
; -31.840 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[15].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.028      ; 32.906     ;
; -31.836 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[15].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.028      ; 32.902     ;
; -31.830 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[43].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.021      ; 32.889     ;
; -31.830 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[43].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.021      ; 32.889     ;
; -31.829 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[43].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.021      ; 32.888     ;
; -31.829 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[43].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.021      ; 32.888     ;
; -31.828 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[43].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.021      ; 32.887     ;
; -31.824 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[43].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.021      ; 32.883     ;
; -31.821 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[44].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 32.852     ;
; -31.821 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[44].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 32.852     ;
; -31.820 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[44].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 32.851     ;
; -31.820 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[44].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 32.851     ;
; -31.819 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[44].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 32.850     ;
; -31.816 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.008      ; 32.862     ;
; -31.816 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.008      ; 32.862     ;
; -31.815 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[44].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.007     ; 32.846     ;
; -31.815 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.008      ; 32.861     ;
; -31.815 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.008      ; 32.861     ;
; -31.814 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.008      ; 32.860     ;
; -31.812 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 32.856     ;
; -31.812 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 32.856     ;
; -31.811 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 32.855     ;
; -31.811 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 32.855     ;
; -31.810 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 32.854     ;
; -31.810 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.008      ; 32.856     ;
; -31.806 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 32.850     ;
; -31.803 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.005      ; 32.846     ;
; -31.803 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.005      ; 32.846     ;
; -31.803 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.012     ; 32.829     ;
; -31.803 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.012     ; 32.829     ;
; -31.802 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.005      ; 32.845     ;
; -31.802 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.005      ; 32.845     ;
; -31.802 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.012     ; 32.828     ;
; -31.802 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.012     ; 32.828     ;
; -31.801 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.005      ; 32.844     ;
; -31.801 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.012     ; 32.827     ;
+---------+-----------------------------------------------------------------------------------------------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                  ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.366 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.404      ;
; -2.366 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.404      ;
; -2.309 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.347      ;
; -2.309 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.347      ;
; -2.161 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.199      ;
; -2.161 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.199      ;
; -2.127 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.165      ;
; -2.127 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.165      ;
; -1.978 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.016      ;
; -1.978 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 3.016      ;
; -1.843 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.881      ;
; -1.843 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.881      ;
; -1.824 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.862      ;
; -1.823 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.861      ;
; -1.822 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.860      ;
; -1.820 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.858      ;
; -1.818 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.856      ;
; -1.818 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.856      ;
; -1.797 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.835      ;
; -1.795 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.833      ;
; -1.790 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.828      ;
; -1.767 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.805      ;
; -1.766 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.804      ;
; -1.765 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.803      ;
; -1.763 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.801      ;
; -1.751 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.789      ;
; -1.740 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.778      ;
; -1.738 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.776      ;
; -1.619 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.657      ;
; -1.618 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.656      ;
; -1.617 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.655      ;
; -1.615 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.653      ;
; -1.597 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.635      ;
; -1.584 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.622      ;
; -1.583 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.621      ;
; -1.581 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.619      ;
; -1.558 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.596      ;
; -1.556 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.594      ;
; -1.479 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.517      ;
; -1.432 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.470      ;
; -1.409 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.447      ;
; -1.407 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.445      ;
; -1.301 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.339      ;
; -1.300 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.338      ;
; -1.299 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.337      ;
; -1.297 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.335      ;
; -1.276 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.314      ;
; -1.275 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.313      ;
; -1.274 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.312      ;
; -1.272 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 2.310      ;
; -0.927 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.965      ;
; -0.925 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.963      ;
; -0.877 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.915      ;
; -0.875 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.913      ;
; -0.209 ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.247      ;
; 0.307  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 2.412  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; 0.500        ; 2.852      ; 1.255      ;
; 2.912  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; 1.000        ; 2.852      ; 1.255      ;
; 2.936  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; 0.500        ; 2.852      ; 0.731      ;
; 3.436  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; 1.000        ; 2.852      ; 0.731      ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                   ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.684 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; 0.000        ; 2.852      ; 0.731      ;
; -2.184 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; -0.500       ; 2.852      ; 0.731      ;
; -2.160 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; 0.000        ; 2.852      ; 1.255      ;
; -1.660 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; -0.500       ; 2.852      ; 1.255      ;
; 0.445  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.961  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.247      ;
; 1.499  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.785      ;
; 1.627  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.913      ;
; 1.629  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.915      ;
; 1.637  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.923      ;
; 1.662  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.948      ;
; 1.677  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.963      ;
; 1.679  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.965      ;
; 1.797  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.083      ;
; 1.891  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.177      ;
; 1.917  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.203      ;
; 1.946  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.232      ;
; 1.949  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.235      ;
; 1.967  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.253      ;
; 1.975  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.261      ;
; 1.980  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.266      ;
; 1.992  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.278      ;
; 2.024  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.310      ;
; 2.028  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.314      ;
; 2.030  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.316      ;
; 2.049  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.335      ;
; 2.051  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.052  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.053  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.069  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.093  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.379      ;
; 2.111  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.397      ;
; 2.128  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.414      ;
; 2.159  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.445      ;
; 2.161  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.185  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.471      ;
; 2.186  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.472      ;
; 2.187  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.473      ;
; 2.188  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.474      ;
; 2.192  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.478      ;
; 2.229  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.515      ;
; 2.308  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.594      ;
; 2.310  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.596      ;
; 2.310  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.596      ;
; 2.310  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.596      ;
; 2.337  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.623      ;
; 2.367  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.653      ;
; 2.369  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.655      ;
; 2.371  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.657      ;
; 2.458  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.744      ;
; 2.490  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.776      ;
; 2.492  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.778      ;
; 2.515  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.801      ;
; 2.519  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.805      ;
; 2.547  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.833      ;
; 2.549  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.835      ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockDIV:newClock|state.01'                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.445 ; top_level:processor|rst_cda                                                                               ; top_level:processor|rst_cda                                                                               ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.731      ;
; 0.620 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[32].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[32].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[36].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[36].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[74].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[74].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[42].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[42].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[0].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[0].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[77].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[77].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[74].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[74].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.906      ;
; 0.624 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[20].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[20].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[81].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[81].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[59].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[59].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[20].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[20].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[79].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[79].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[48].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[48].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[65].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[65].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.910      ;
; 0.628 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[78].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[78].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[66].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[66].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[7].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[7].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[0]                                 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[1]                                 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.916      ;
; 0.632 ; top_level:processor|counter[19]                                                                           ; top_level:processor|counter[19]                                                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.918      ;
; 0.632 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.918      ;
; 0.632 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.918      ;
; 0.632 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.918      ;
; 0.632 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.918      ;
; 0.632 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.918      ;
; 0.632 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[52].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[52].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.918      ;
; 0.632 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.918      ;
; 0.633 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[73].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[73].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[77].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[77].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[35].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[35].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[40].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[40].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.919      ;
; 0.635 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[21].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[21].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.921      ;
; 0.636 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[10]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[11]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.922      ;
; 0.637 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[56]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[57]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.923      ;
; 0.637 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.923      ;
; 0.638 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[62]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[63]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.924      ;
; 0.639 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[50].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[50].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.925      ;
; 0.639 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[6].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[6].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.925      ;
; 0.640 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[14]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[15]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.926      ;
; 0.640 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[61]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[62]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.926      ;
; 0.640 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[76].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[76].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.926      ;
; 0.641 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[53]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[54]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.927      ;
; 0.641 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[48].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[48].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.927      ;
; 0.641 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[17]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[18]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.927      ;
; 0.641 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[25]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[26]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.927      ;
; 0.641 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[31].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[31].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.927      ;
; 0.641 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[75]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[76]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.927      ;
; 0.642 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[44]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[45]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.928      ;
; 0.642 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[41]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[42]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.928      ;
; 0.643 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[62]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[63]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.929      ;
; 0.643 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[63]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[64]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.929      ;
; 0.643 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[79]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[80]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.929      ;
; 0.643 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[39]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[40]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.929      ;
; 0.644 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[26]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[27]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.930      ;
; 0.644 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[51]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[52]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.930      ;
; 0.644 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[66]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[67]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.930      ;
; 0.644 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[4]                                 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[5]                                 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.930      ;
; 0.644 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[12]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[13]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.930      ;
; 0.644 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[23]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[24]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.930      ;
; 0.644 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[56]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[57]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.930      ;
; 0.645 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[41]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[42]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.931      ;
; 0.645 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[73]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[74]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.931      ;
; 0.645 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[8]                                 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[9]                                 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.931      ;
; 0.645 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[25]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[26]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.931      ;
; 0.645 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[37]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[38]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.931      ;
; 0.645 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[71]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[72]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.931      ;
; 0.645 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[32]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[33]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.931      ;
; 0.645 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[37]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[38]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.931      ;
; 0.645 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[51]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[52]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.931      ;
; 0.645 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[80]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[81]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.931      ;
; 0.645 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[35]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[36]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.931      ;
; 0.645 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[73]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[74]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.931      ;
; 0.645 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[80]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[81]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.931      ;
; 0.646 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[73]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[74]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.932      ;
; 0.646 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[21]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[22]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.932      ;
; 0.647 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[29]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[30]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.933      ;
; 0.647 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[55]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[56]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.933      ;
; 0.647 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[44]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[45]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.933      ;
; 0.648 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[13]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[14]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.934      ;
; 0.648 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[61].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[61].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.934      ;
; 0.648 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.934      ;
; 0.649 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.935      ;
; 0.649 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[12]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[13]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.935      ;
; 0.650 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[49]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[50]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.936      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|state.00   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|state.00   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|state.01   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|state.01   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|state.10   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|state.10   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|state.00|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|state.00|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|state.01|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|state.01|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|state.10|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|state.10|clk        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockDIV:newClock|state.01'                                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[0]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[0]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[1]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[1]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[2]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[2]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[3]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[3]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[4]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[4]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[5]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[5]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[6]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[6]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[0]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[0]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[1]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[1]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[2]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[2]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[3]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[3]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[4]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[4]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[5]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[5]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[6]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[6]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[0]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[0]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[1]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[1]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[2]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[2]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[3]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[3]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[4]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[4]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[5]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[5]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[6]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[6]~reg0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|thetaout_x1[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|thetaout_x1[0]        ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; enable    ; clk                        ; 2.859  ; 2.859  ; Rise       ; clk                        ;
; reset     ; clk                        ; 7.107  ; 7.107  ; Rise       ; clk                        ;
; enable    ; clockDIV:newClock|state.01 ; 28.188 ; 28.188 ; Rise       ; clockDIV:newClock|state.01 ;
; reset     ; clockDIV:newClock|state.01 ; 6.267  ; 6.267  ; Rise       ; clockDIV:newClock|state.01 ;
; x1[*]     ; clockDIV:newClock|state.01 ; 3.823  ; 3.823  ; Rise       ; clockDIV:newClock|state.01 ;
;  x1[7]    ; clockDIV:newClock|state.01 ; 3.823  ; 3.823  ; Rise       ; clockDIV:newClock|state.01 ;
; x2[*]     ; clockDIV:newClock|state.01 ; 3.761  ; 3.761  ; Rise       ; clockDIV:newClock|state.01 ;
;  x2[7]    ; clockDIV:newClock|state.01 ; 3.761  ; 3.761  ; Rise       ; clockDIV:newClock|state.01 ;
; y1[*]     ; clockDIV:newClock|state.01 ; 3.116  ; 3.116  ; Rise       ; clockDIV:newClock|state.01 ;
;  y1[7]    ; clockDIV:newClock|state.01 ; 3.116  ; 3.116  ; Rise       ; clockDIV:newClock|state.01 ;
; y2[*]     ; clockDIV:newClock|state.01 ; 3.233  ; 3.233  ; Rise       ; clockDIV:newClock|state.01 ;
;  y2[7]    ; clockDIV:newClock|state.01 ; 3.233  ; 3.233  ; Rise       ; clockDIV:newClock|state.01 ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; enable    ; clk                        ; -1.290 ; -1.290 ; Rise       ; clk                        ;
; reset     ; clk                        ; -4.895 ; -4.895 ; Rise       ; clk                        ;
; enable    ; clockDIV:newClock|state.01 ; 0.702  ; 0.702  ; Rise       ; clockDIV:newClock|state.01 ;
; reset     ; clockDIV:newClock|state.01 ; -3.769 ; -3.769 ; Rise       ; clockDIV:newClock|state.01 ;
; x1[*]     ; clockDIV:newClock|state.01 ; -3.575 ; -3.575 ; Rise       ; clockDIV:newClock|state.01 ;
;  x1[7]    ; clockDIV:newClock|state.01 ; -3.575 ; -3.575 ; Rise       ; clockDIV:newClock|state.01 ;
; x2[*]     ; clockDIV:newClock|state.01 ; -3.513 ; -3.513 ; Rise       ; clockDIV:newClock|state.01 ;
;  x2[7]    ; clockDIV:newClock|state.01 ; -3.513 ; -3.513 ; Rise       ; clockDIV:newClock|state.01 ;
; y1[*]     ; clockDIV:newClock|state.01 ; -2.868 ; -2.868 ; Rise       ; clockDIV:newClock|state.01 ;
;  y1[7]    ; clockDIV:newClock|state.01 ; -2.868 ; -2.868 ; Rise       ; clockDIV:newClock|state.01 ;
; y2[*]     ; clockDIV:newClock|state.01 ; -2.985 ; -2.985 ; Rise       ; clockDIV:newClock|state.01 ;
;  y2[7]    ; clockDIV:newClock|state.01 ; -2.985 ; -2.985 ; Rise       ; clockDIV:newClock|state.01 ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; segment0[*]  ; clockDIV:newClock|state.01 ; 10.022 ; 10.022 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[0] ; clockDIV:newClock|state.01 ; 9.137  ; 9.137  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[1] ; clockDIV:newClock|state.01 ; 9.882  ; 9.882  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[2] ; clockDIV:newClock|state.01 ; 10.022 ; 10.022 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[3] ; clockDIV:newClock|state.01 ; 9.141  ; 9.141  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[4] ; clockDIV:newClock|state.01 ; 8.981  ; 8.981  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[5] ; clockDIV:newClock|state.01 ; 9.216  ; 9.216  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[6] ; clockDIV:newClock|state.01 ; 10.002 ; 10.002 ; Rise       ; clockDIV:newClock|state.01 ;
; segment1[*]  ; clockDIV:newClock|state.01 ; 9.684  ; 9.684  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[0] ; clockDIV:newClock|state.01 ; 8.544  ; 8.544  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[1] ; clockDIV:newClock|state.01 ; 9.536  ; 9.536  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[2] ; clockDIV:newClock|state.01 ; 9.080  ; 9.080  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[3] ; clockDIV:newClock|state.01 ; 9.452  ; 9.452  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[4] ; clockDIV:newClock|state.01 ; 9.132  ; 9.132  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[5] ; clockDIV:newClock|state.01 ; 9.375  ; 9.375  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[6] ; clockDIV:newClock|state.01 ; 9.684  ; 9.684  ; Rise       ; clockDIV:newClock|state.01 ;
; segment2[*]  ; clockDIV:newClock|state.01 ; 9.863  ; 9.863  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[0] ; clockDIV:newClock|state.01 ; 9.351  ; 9.351  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[1] ; clockDIV:newClock|state.01 ; 9.816  ; 9.816  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[2] ; clockDIV:newClock|state.01 ; 9.828  ; 9.828  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[3] ; clockDIV:newClock|state.01 ; 9.797  ; 9.797  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[4] ; clockDIV:newClock|state.01 ; 9.545  ; 9.545  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[5] ; clockDIV:newClock|state.01 ; 9.436  ; 9.436  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[6] ; clockDIV:newClock|state.01 ; 9.863  ; 9.863  ; Rise       ; clockDIV:newClock|state.01 ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; segment0[*]  ; clockDIV:newClock|state.01 ; 8.981  ; 8.981  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[0] ; clockDIV:newClock|state.01 ; 9.137  ; 9.137  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[1] ; clockDIV:newClock|state.01 ; 9.882  ; 9.882  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[2] ; clockDIV:newClock|state.01 ; 10.022 ; 10.022 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[3] ; clockDIV:newClock|state.01 ; 9.141  ; 9.141  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[4] ; clockDIV:newClock|state.01 ; 8.981  ; 8.981  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[5] ; clockDIV:newClock|state.01 ; 9.216  ; 9.216  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[6] ; clockDIV:newClock|state.01 ; 10.002 ; 10.002 ; Rise       ; clockDIV:newClock|state.01 ;
; segment1[*]  ; clockDIV:newClock|state.01 ; 8.544  ; 8.544  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[0] ; clockDIV:newClock|state.01 ; 8.544  ; 8.544  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[1] ; clockDIV:newClock|state.01 ; 9.536  ; 9.536  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[2] ; clockDIV:newClock|state.01 ; 9.080  ; 9.080  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[3] ; clockDIV:newClock|state.01 ; 9.452  ; 9.452  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[4] ; clockDIV:newClock|state.01 ; 9.132  ; 9.132  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[5] ; clockDIV:newClock|state.01 ; 9.375  ; 9.375  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[6] ; clockDIV:newClock|state.01 ; 9.684  ; 9.684  ; Rise       ; clockDIV:newClock|state.01 ;
; segment2[*]  ; clockDIV:newClock|state.01 ; 9.351  ; 9.351  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[0] ; clockDIV:newClock|state.01 ; 9.351  ; 9.351  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[1] ; clockDIV:newClock|state.01 ; 9.816  ; 9.816  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[2] ; clockDIV:newClock|state.01 ; 9.828  ; 9.828  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[3] ; clockDIV:newClock|state.01 ; 9.797  ; 9.797  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[4] ; clockDIV:newClock|state.01 ; 9.545  ; 9.545  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[5] ; clockDIV:newClock|state.01 ; 9.436  ; 9.436  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[6] ; clockDIV:newClock|state.01 ; 9.863  ; 9.863  ; Rise       ; clockDIV:newClock|state.01 ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------+
; Fast Model Setup Summary                             ;
+----------------------------+---------+---------------+
; Clock                      ; Slack   ; End Point TNS ;
+----------------------------+---------+---------------+
; clockDIV:newClock|state.01 ; -11.236 ; -13509.903    ;
; clk                        ; -0.368  ; -0.979        ;
+----------------------------+---------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.713 ; -3.281        ;
; clockDIV:newClock|state.01 ; 0.215  ; 0.000         ;
+----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -10.380       ;
; clockDIV:newClock|state.01 ; -0.500 ; -7066.000     ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockDIV:newClock|state.01'                                                                                                                                                                                            ;
+---------+-----------------------------------------------------------------------------------------------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                 ; To Node          ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+
; -11.236 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 12.259     ;
; -11.236 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 12.259     ;
; -11.236 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 12.259     ;
; -11.236 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 12.259     ;
; -11.234 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 12.257     ;
; -11.232 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.009     ; 12.255     ;
; -11.190 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.220     ;
; -11.190 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.220     ;
; -11.190 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.220     ;
; -11.190 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.220     ;
; -11.188 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.218     ;
; -11.186 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.216     ;
; -11.165 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[24].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.192     ;
; -11.165 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[24].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.192     ;
; -11.165 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[24].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.192     ;
; -11.165 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[24].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.192     ;
; -11.163 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[24].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.190     ;
; -11.161 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[24].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.188     ;
; -11.158 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 12.203     ;
; -11.158 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 12.203     ;
; -11.158 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 12.203     ;
; -11.158 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 12.203     ;
; -11.156 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 12.201     ;
; -11.155 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.182     ;
; -11.155 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.182     ;
; -11.155 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.182     ;
; -11.155 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.182     ;
; -11.155 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[62].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.012      ; 12.199     ;
; -11.155 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[62].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.012      ; 12.199     ;
; -11.155 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[62].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.012      ; 12.199     ;
; -11.155 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[62].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.012      ; 12.199     ;
; -11.154 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.013      ; 12.199     ;
; -11.153 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.180     ;
; -11.153 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.183     ;
; -11.153 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.183     ;
; -11.153 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.183     ;
; -11.153 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.183     ;
; -11.153 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[62].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.012      ; 12.197     ;
; -11.151 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[26].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.005     ; 12.178     ;
; -11.151 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.181     ;
; -11.151 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[62].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.012      ; 12.195     ;
; -11.149 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.179     ;
; -11.148 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 12.186     ;
; -11.148 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 12.186     ;
; -11.148 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 12.186     ;
; -11.148 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 12.186     ;
; -11.146 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 12.184     ;
; -11.144 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 12.182     ;
; -11.142 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.019      ; 12.193     ;
; -11.142 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.019      ; 12.193     ;
; -11.142 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.019      ; 12.193     ;
; -11.142 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.019      ; 12.193     ;
; -11.140 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.019      ; 12.191     ;
; -11.138 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.019      ; 12.189     ;
; -11.138 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.012      ; 12.182     ;
; -11.138 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.012      ; 12.182     ;
; -11.138 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.012      ; 12.182     ;
; -11.138 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.012      ; 12.182     ;
; -11.136 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.012      ; 12.180     ;
; -11.134 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.012      ; 12.178     ;
; -11.132 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[18].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.001      ; 12.165     ;
; -11.132 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[18].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.001      ; 12.165     ;
; -11.132 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[18].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.001      ; 12.165     ;
; -11.132 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[18].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.001      ; 12.165     ;
; -11.130 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[18].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.001      ; 12.163     ;
; -11.128 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[18].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.001      ; 12.161     ;
; -11.120 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.009      ; 12.161     ;
; -11.120 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.009      ; 12.161     ;
; -11.120 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.009      ; 12.161     ;
; -11.120 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.009      ; 12.161     ;
; -11.118 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.009      ; 12.159     ;
; -11.116 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[33].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.009      ; 12.157     ;
; -11.105 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.005      ; 12.142     ;
; -11.105 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.005      ; 12.142     ;
; -11.105 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.005      ; 12.142     ;
; -11.105 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.005      ; 12.142     ;
; -11.103 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.005      ; 12.140     ;
; -11.102 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 12.140     ;
; -11.102 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 12.140     ;
; -11.102 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 12.140     ;
; -11.102 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 12.140     ;
; -11.101 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.005      ; 12.138     ;
; -11.100 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 12.138     ;
; -11.098 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[8].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.006      ; 12.136     ;
; -11.097 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[17].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.000      ; 12.129     ;
; -11.097 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[17].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.000      ; 12.129     ;
; -11.097 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[17].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.000      ; 12.129     ;
; -11.097 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[17].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.000      ; 12.129     ;
; -11.095 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[17].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.000      ; 12.127     ;
; -11.093 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.123     ;
; -11.093 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.123     ;
; -11.093 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.123     ;
; -11.093 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.123     ;
; -11.093 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[17].ccd_block|up_down_counter:updowncounter|out[18] ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.000      ; 12.125     ;
; -11.091 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[3]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.121     ;
; -11.090 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[3].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[0]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.000      ; 12.122     ;
; -11.090 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[3].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[1]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.000      ; 12.122     ;
; -11.090 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[3].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[4]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.000      ; 12.122     ;
; -11.090 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[3].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[6]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; 0.000      ; 12.122     ;
; -11.089 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[9].ccd_block|up_down_counter:updowncounter|out[18]  ; segment1[5]~reg0 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 1.000        ; -0.002     ; 12.119     ;
+---------+-----------------------------------------------------------------------------------------------------------+------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                  ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.368 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.400      ;
; -0.368 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.400      ;
; -0.352 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.384      ;
; -0.352 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.384      ;
; -0.299 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.331      ;
; -0.288 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.288 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.240 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.272      ;
; -0.240 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.272      ;
; -0.204 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.236      ;
; -0.204 ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.236      ;
; -0.201 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.233      ;
; -0.201 ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.233      ;
; -0.049 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.081      ;
; -0.048 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.080      ;
; -0.046 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.078      ;
; -0.044 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.076      ;
; -0.033 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.065      ;
; -0.032 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.064      ;
; -0.031 ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.063      ;
; -0.030 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.062      ;
; -0.029 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.061      ;
; -0.028 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.060      ;
; -0.027 ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.059      ;
; -0.013 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.045      ;
; -0.012 ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.044      ;
; -0.011 ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.043      ;
; 0.020  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.012      ;
; 0.021  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.011      ;
; 0.023  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.009      ;
; 0.025  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.007      ;
; 0.026  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.006      ;
; 0.032  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 1.000      ;
; 0.034  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.998      ;
; 0.036  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.996      ;
; 0.051  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.981      ;
; 0.053  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.979      ;
; 0.054  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.978      ;
; 0.084  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.948      ;
; 0.099  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.933      ;
; 0.101  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.931      ;
; 0.115  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.116  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.916      ;
; 0.118  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.914      ;
; 0.118  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.914      ;
; 0.119  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.913      ;
; 0.120  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.912      ;
; 0.121  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.911      ;
; 0.123  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.909      ;
; 0.255  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.777      ;
; 0.257  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.775      ;
; 0.260  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.772      ;
; 0.262  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.770      ;
; 0.522  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.510      ;
; 0.665  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 1.000        ; 0.000      ; 0.367      ;
; 1.948  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; 0.500        ; 1.787      ; 0.512      ;
; 2.093  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; 0.500        ; 1.787      ; 0.367      ;
; 2.448  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; 1.000        ; 1.787      ; 0.512      ;
; 2.593  ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; 1.000        ; 1.787      ; 0.367      ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                   ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.713 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; 0.000        ; 1.787      ; 0.367      ;
; -1.568 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; 0.000        ; 1.787      ; 0.512      ;
; -1.213 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.01 ; clk         ; -0.500       ; 1.787      ; 0.367      ;
; -1.068 ; clockDIV:newClock|state.01   ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01 ; clk         ; -0.500       ; 1.787      ; 0.512      ;
; 0.215  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.358  ; clockDIV:newClock|state.10   ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.551  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.618  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.770      ;
; 0.620  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.772      ;
; 0.623  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.625  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.777      ;
; 0.625  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.777      ;
; 0.628  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.664  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.675  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.827      ;
; 0.686  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.838      ;
; 0.697  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.849      ;
; 0.711  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.863      ;
; 0.712  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.864      ;
; 0.723  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.734  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.886      ;
; 0.739  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.891      ;
; 0.753  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.756  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.757  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.909      ;
; 0.759  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.759  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.760  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.761  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.913      ;
; 0.762  ; clockDIV:newClock|state.00   ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.765  ; clockDIV:newClock|counter[4] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.770  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.776  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.779  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.781  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.792  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.798  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.950      ;
; 0.798  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.950      ;
; 0.800  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.952      ;
; 0.801  ; clockDIV:newClock|counter[0] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.953      ;
; 0.807  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.959      ;
; 0.827  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.979      ;
; 0.829  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.981      ;
; 0.835  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.987      ;
; 0.849  ; clockDIV:newClock|counter[1] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.001      ;
; 0.854  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.006      ;
; 0.855  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[3] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.007      ;
; 0.857  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.009      ;
; 0.860  ; clockDIV:newClock|counter[5] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.012      ;
; 0.891  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.043      ;
; 0.893  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.907  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.10   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.907  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.909  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|state.01   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.913  ; clockDIV:newClock|counter[3] ; clockDIV:newClock|counter[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.923  ; clockDIV:newClock|counter[2] ; clockDIV:newClock|counter[1] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.075      ;
+--------+------------------------------+------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockDIV:newClock|state.01'                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.215 ; top_level:processor|rst_cda                                                                               ; top_level:processor|rst_cda                                                                               ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[32].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[32].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[36].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[36].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[58].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[74].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[74].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[42].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[42].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[0].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[0].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[47].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[77].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[77].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[74].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[74].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[20].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[20].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[81].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[81].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[59].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[59].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[20].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[20].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[79].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[79].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[86].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[48].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[48].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[65].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[65].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[7].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[7].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[78].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[78].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[66].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[66].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[56].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[73].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[73].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[77].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[77].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[35].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[35].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[5].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[40].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[40].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[55].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[11].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[25].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[22].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda43|ccd:ccd_block[75].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[51].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[52].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[52].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[71].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[53].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[0]                                 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[1]                                 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[21].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[21].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; top_level:processor|counter[19]                                                                           ; top_level:processor|counter[19]                                                                           ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[48].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[48].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[10]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[11]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[31].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[31].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[50].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[50].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[62]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[63]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[6].ccd_block|up_down_counter:updowncounter|out[18]  ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[6].ccd_block|up_down_counter:updowncounter|out[18]  ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[56]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[57]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[76].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[76].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[61]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[62]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[14]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[15]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda21|ccd:ccd_block[23].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[17]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[18]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[61].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[61].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda34|ccd:ccd_block[30].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[44]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[45]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[53]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[54]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[25]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[26]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[41]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[42]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[75]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[76]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[26]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[27]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[63]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[64]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[79]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[80]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[80]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[81]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[39]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[40]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[51]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[52]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[62]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[63]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[66]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[67]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[4]                                 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[5]                                 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[12]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[13]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[21]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[22]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[13]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[14]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[23]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[24]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[44]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[45]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[56]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[57]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[41]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[42]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[73]                                ; top_level:processor|cda_top_level:cda43|shift_register:x2_shifted|data[74]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[8]                                 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[9]                                 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[25]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[26]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[37]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[38]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[3]                                 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[4]                                 ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[32]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[33]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[51]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[52]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[55]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[56]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[12]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[13]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[35]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[36]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[73]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[74]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[80]                                ; top_level:processor|cda_top_level:cda34|shift_register:x2_shifted|data[81]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[17].ccd_block|up_down_counter:updowncounter|out[18] ; top_level:processor|cda_top_level:cda12|ccd:ccd_block[17].ccd_block|up_down_counter:updowncounter|out[18] ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[71]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[72]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[73]                                ; top_level:processor|cda_top_level:cda12|shift_register:x2_shifted|data[74]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[37]                                ; top_level:processor|cda_top_level:cda21|shift_register:x2_shifted|data[38]                                ; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; 0.000        ; 0.000      ; 0.408      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|state.00   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|state.00   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|state.01   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|state.01   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clockDIV:newClock|state.10   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clockDIV:newClock|state.10   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|counter[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|counter[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|state.00|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|state.00|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|state.01|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|state.01|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; newClock|state.10|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; newClock|state.10|clk        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockDIV:newClock|state.01'                                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment0[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment0[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment1[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment1[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[0]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[1]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[2]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[3]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[4]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[5]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; segment2[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; segment2[6]~reg0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x1|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_x2|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y1|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|LUT:LUT_y2|code_in[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|thetaout_x1[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clockDIV:newClock|state.01 ; Rise       ; top_level:processor|LUT_toplevel:LUT|thetaout_x1[0]        ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; enable    ; clk                        ; 0.743  ; 0.743  ; Rise       ; clk                        ;
; reset     ; clk                        ; 3.223  ; 3.223  ; Rise       ; clk                        ;
; enable    ; clockDIV:newClock|state.01 ; 10.065 ; 10.065 ; Rise       ; clockDIV:newClock|state.01 ;
; reset     ; clockDIV:newClock|state.01 ; 2.976  ; 2.976  ; Rise       ; clockDIV:newClock|state.01 ;
; x1[*]     ; clockDIV:newClock|state.01 ; 1.867  ; 1.867  ; Rise       ; clockDIV:newClock|state.01 ;
;  x1[7]    ; clockDIV:newClock|state.01 ; 1.867  ; 1.867  ; Rise       ; clockDIV:newClock|state.01 ;
; x2[*]     ; clockDIV:newClock|state.01 ; 1.864  ; 1.864  ; Rise       ; clockDIV:newClock|state.01 ;
;  x2[7]    ; clockDIV:newClock|state.01 ; 1.864  ; 1.864  ; Rise       ; clockDIV:newClock|state.01 ;
; y1[*]     ; clockDIV:newClock|state.01 ; 1.568  ; 1.568  ; Rise       ; clockDIV:newClock|state.01 ;
;  y1[7]    ; clockDIV:newClock|state.01 ; 1.568  ; 1.568  ; Rise       ; clockDIV:newClock|state.01 ;
; y2[*]     ; clockDIV:newClock|state.01 ; 1.615  ; 1.615  ; Rise       ; clockDIV:newClock|state.01 ;
;  y2[7]    ; clockDIV:newClock|state.01 ; 1.615  ; 1.615  ; Rise       ; clockDIV:newClock|state.01 ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; enable    ; clk                        ; -0.052 ; -0.052 ; Rise       ; clk                        ;
; reset     ; clk                        ; -2.297 ; -2.297 ; Rise       ; clk                        ;
; enable    ; clockDIV:newClock|state.01 ; 0.615  ; 0.615  ; Rise       ; clockDIV:newClock|state.01 ;
; reset     ; clockDIV:newClock|state.01 ; -1.883 ; -1.883 ; Rise       ; clockDIV:newClock|state.01 ;
; x1[*]     ; clockDIV:newClock|state.01 ; -1.747 ; -1.747 ; Rise       ; clockDIV:newClock|state.01 ;
;  x1[7]    ; clockDIV:newClock|state.01 ; -1.747 ; -1.747 ; Rise       ; clockDIV:newClock|state.01 ;
; x2[*]     ; clockDIV:newClock|state.01 ; -1.744 ; -1.744 ; Rise       ; clockDIV:newClock|state.01 ;
;  x2[7]    ; clockDIV:newClock|state.01 ; -1.744 ; -1.744 ; Rise       ; clockDIV:newClock|state.01 ;
; y1[*]     ; clockDIV:newClock|state.01 ; -1.448 ; -1.448 ; Rise       ; clockDIV:newClock|state.01 ;
;  y1[7]    ; clockDIV:newClock|state.01 ; -1.448 ; -1.448 ; Rise       ; clockDIV:newClock|state.01 ;
; y2[*]     ; clockDIV:newClock|state.01 ; -1.495 ; -1.495 ; Rise       ; clockDIV:newClock|state.01 ;
;  y2[7]    ; clockDIV:newClock|state.01 ; -1.495 ; -1.495 ; Rise       ; clockDIV:newClock|state.01 ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; segment0[*]  ; clockDIV:newClock|state.01 ; 4.950 ; 4.950 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[0] ; clockDIV:newClock|state.01 ; 4.518 ; 4.518 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[1] ; clockDIV:newClock|state.01 ; 4.783 ; 4.783 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[2] ; clockDIV:newClock|state.01 ; 4.858 ; 4.858 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[3] ; clockDIV:newClock|state.01 ; 4.539 ; 4.539 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[4] ; clockDIV:newClock|state.01 ; 4.508 ; 4.508 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[5] ; clockDIV:newClock|state.01 ; 4.581 ; 4.581 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[6] ; clockDIV:newClock|state.01 ; 4.950 ; 4.950 ; Rise       ; clockDIV:newClock|state.01 ;
; segment1[*]  ; clockDIV:newClock|state.01 ; 4.719 ; 4.719 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[0] ; clockDIV:newClock|state.01 ; 4.311 ; 4.311 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[1] ; clockDIV:newClock|state.01 ; 4.644 ; 4.644 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[2] ; clockDIV:newClock|state.01 ; 4.476 ; 4.476 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[3] ; clockDIV:newClock|state.01 ; 4.601 ; 4.601 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[4] ; clockDIV:newClock|state.01 ; 4.482 ; 4.482 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[5] ; clockDIV:newClock|state.01 ; 4.607 ; 4.607 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[6] ; clockDIV:newClock|state.01 ; 4.719 ; 4.719 ; Rise       ; clockDIV:newClock|state.01 ;
; segment2[*]  ; clockDIV:newClock|state.01 ; 4.785 ; 4.785 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[0] ; clockDIV:newClock|state.01 ; 4.582 ; 4.582 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[1] ; clockDIV:newClock|state.01 ; 4.746 ; 4.746 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[2] ; clockDIV:newClock|state.01 ; 4.771 ; 4.771 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[3] ; clockDIV:newClock|state.01 ; 4.756 ; 4.756 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[4] ; clockDIV:newClock|state.01 ; 4.697 ; 4.697 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[5] ; clockDIV:newClock|state.01 ; 4.626 ; 4.626 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[6] ; clockDIV:newClock|state.01 ; 4.785 ; 4.785 ; Rise       ; clockDIV:newClock|state.01 ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; segment0[*]  ; clockDIV:newClock|state.01 ; 4.508 ; 4.508 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[0] ; clockDIV:newClock|state.01 ; 4.518 ; 4.518 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[1] ; clockDIV:newClock|state.01 ; 4.783 ; 4.783 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[2] ; clockDIV:newClock|state.01 ; 4.858 ; 4.858 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[3] ; clockDIV:newClock|state.01 ; 4.539 ; 4.539 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[4] ; clockDIV:newClock|state.01 ; 4.508 ; 4.508 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[5] ; clockDIV:newClock|state.01 ; 4.581 ; 4.581 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[6] ; clockDIV:newClock|state.01 ; 4.950 ; 4.950 ; Rise       ; clockDIV:newClock|state.01 ;
; segment1[*]  ; clockDIV:newClock|state.01 ; 4.311 ; 4.311 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[0] ; clockDIV:newClock|state.01 ; 4.311 ; 4.311 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[1] ; clockDIV:newClock|state.01 ; 4.644 ; 4.644 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[2] ; clockDIV:newClock|state.01 ; 4.476 ; 4.476 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[3] ; clockDIV:newClock|state.01 ; 4.601 ; 4.601 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[4] ; clockDIV:newClock|state.01 ; 4.482 ; 4.482 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[5] ; clockDIV:newClock|state.01 ; 4.607 ; 4.607 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[6] ; clockDIV:newClock|state.01 ; 4.719 ; 4.719 ; Rise       ; clockDIV:newClock|state.01 ;
; segment2[*]  ; clockDIV:newClock|state.01 ; 4.582 ; 4.582 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[0] ; clockDIV:newClock|state.01 ; 4.582 ; 4.582 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[1] ; clockDIV:newClock|state.01 ; 4.746 ; 4.746 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[2] ; clockDIV:newClock|state.01 ; 4.771 ; 4.771 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[3] ; clockDIV:newClock|state.01 ; 4.756 ; 4.756 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[4] ; clockDIV:newClock|state.01 ; 4.697 ; 4.697 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[5] ; clockDIV:newClock|state.01 ; 4.626 ; 4.626 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[6] ; clockDIV:newClock|state.01 ; 4.785 ; 4.785 ; Rise       ; clockDIV:newClock|state.01 ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-----------------------------+------------+--------+----------+---------+---------------------+
; Clock                       ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -32.071    ; -2.684 ; N/A      ; N/A     ; -1.631              ;
;  clk                        ; -2.366     ; -2.684 ; N/A      ; N/A     ; -1.631              ;
;  clockDIV:newClock|state.01 ; -32.071    ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS             ; -42140.882 ; -4.844 ; 0.0      ; 0.0     ; -8647.281           ;
;  clk                        ; -15.613    ; -4.844 ; N/A      ; N/A     ; -12.629             ;
;  clockDIV:newClock|state.01 ; -42125.269 ; 0.000  ; N/A      ; N/A     ; -8634.652           ;
+-----------------------------+------------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; enable    ; clk                        ; 2.859  ; 2.859  ; Rise       ; clk                        ;
; reset     ; clk                        ; 7.107  ; 7.107  ; Rise       ; clk                        ;
; enable    ; clockDIV:newClock|state.01 ; 28.188 ; 28.188 ; Rise       ; clockDIV:newClock|state.01 ;
; reset     ; clockDIV:newClock|state.01 ; 6.267  ; 6.267  ; Rise       ; clockDIV:newClock|state.01 ;
; x1[*]     ; clockDIV:newClock|state.01 ; 3.823  ; 3.823  ; Rise       ; clockDIV:newClock|state.01 ;
;  x1[7]    ; clockDIV:newClock|state.01 ; 3.823  ; 3.823  ; Rise       ; clockDIV:newClock|state.01 ;
; x2[*]     ; clockDIV:newClock|state.01 ; 3.761  ; 3.761  ; Rise       ; clockDIV:newClock|state.01 ;
;  x2[7]    ; clockDIV:newClock|state.01 ; 3.761  ; 3.761  ; Rise       ; clockDIV:newClock|state.01 ;
; y1[*]     ; clockDIV:newClock|state.01 ; 3.116  ; 3.116  ; Rise       ; clockDIV:newClock|state.01 ;
;  y1[7]    ; clockDIV:newClock|state.01 ; 3.116  ; 3.116  ; Rise       ; clockDIV:newClock|state.01 ;
; y2[*]     ; clockDIV:newClock|state.01 ; 3.233  ; 3.233  ; Rise       ; clockDIV:newClock|state.01 ;
;  y2[7]    ; clockDIV:newClock|state.01 ; 3.233  ; 3.233  ; Rise       ; clockDIV:newClock|state.01 ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; enable    ; clk                        ; -0.052 ; -0.052 ; Rise       ; clk                        ;
; reset     ; clk                        ; -2.297 ; -2.297 ; Rise       ; clk                        ;
; enable    ; clockDIV:newClock|state.01 ; 0.702  ; 0.702  ; Rise       ; clockDIV:newClock|state.01 ;
; reset     ; clockDIV:newClock|state.01 ; -1.883 ; -1.883 ; Rise       ; clockDIV:newClock|state.01 ;
; x1[*]     ; clockDIV:newClock|state.01 ; -1.747 ; -1.747 ; Rise       ; clockDIV:newClock|state.01 ;
;  x1[7]    ; clockDIV:newClock|state.01 ; -1.747 ; -1.747 ; Rise       ; clockDIV:newClock|state.01 ;
; x2[*]     ; clockDIV:newClock|state.01 ; -1.744 ; -1.744 ; Rise       ; clockDIV:newClock|state.01 ;
;  x2[7]    ; clockDIV:newClock|state.01 ; -1.744 ; -1.744 ; Rise       ; clockDIV:newClock|state.01 ;
; y1[*]     ; clockDIV:newClock|state.01 ; -1.448 ; -1.448 ; Rise       ; clockDIV:newClock|state.01 ;
;  y1[7]    ; clockDIV:newClock|state.01 ; -1.448 ; -1.448 ; Rise       ; clockDIV:newClock|state.01 ;
; y2[*]     ; clockDIV:newClock|state.01 ; -1.495 ; -1.495 ; Rise       ; clockDIV:newClock|state.01 ;
;  y2[7]    ; clockDIV:newClock|state.01 ; -1.495 ; -1.495 ; Rise       ; clockDIV:newClock|state.01 ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; segment0[*]  ; clockDIV:newClock|state.01 ; 10.022 ; 10.022 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[0] ; clockDIV:newClock|state.01 ; 9.137  ; 9.137  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[1] ; clockDIV:newClock|state.01 ; 9.882  ; 9.882  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[2] ; clockDIV:newClock|state.01 ; 10.022 ; 10.022 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[3] ; clockDIV:newClock|state.01 ; 9.141  ; 9.141  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[4] ; clockDIV:newClock|state.01 ; 8.981  ; 8.981  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[5] ; clockDIV:newClock|state.01 ; 9.216  ; 9.216  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[6] ; clockDIV:newClock|state.01 ; 10.002 ; 10.002 ; Rise       ; clockDIV:newClock|state.01 ;
; segment1[*]  ; clockDIV:newClock|state.01 ; 9.684  ; 9.684  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[0] ; clockDIV:newClock|state.01 ; 8.544  ; 8.544  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[1] ; clockDIV:newClock|state.01 ; 9.536  ; 9.536  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[2] ; clockDIV:newClock|state.01 ; 9.080  ; 9.080  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[3] ; clockDIV:newClock|state.01 ; 9.452  ; 9.452  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[4] ; clockDIV:newClock|state.01 ; 9.132  ; 9.132  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[5] ; clockDIV:newClock|state.01 ; 9.375  ; 9.375  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[6] ; clockDIV:newClock|state.01 ; 9.684  ; 9.684  ; Rise       ; clockDIV:newClock|state.01 ;
; segment2[*]  ; clockDIV:newClock|state.01 ; 9.863  ; 9.863  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[0] ; clockDIV:newClock|state.01 ; 9.351  ; 9.351  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[1] ; clockDIV:newClock|state.01 ; 9.816  ; 9.816  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[2] ; clockDIV:newClock|state.01 ; 9.828  ; 9.828  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[3] ; clockDIV:newClock|state.01 ; 9.797  ; 9.797  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[4] ; clockDIV:newClock|state.01 ; 9.545  ; 9.545  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[5] ; clockDIV:newClock|state.01 ; 9.436  ; 9.436  ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[6] ; clockDIV:newClock|state.01 ; 9.863  ; 9.863  ; Rise       ; clockDIV:newClock|state.01 ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; segment0[*]  ; clockDIV:newClock|state.01 ; 4.508 ; 4.508 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[0] ; clockDIV:newClock|state.01 ; 4.518 ; 4.518 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[1] ; clockDIV:newClock|state.01 ; 4.783 ; 4.783 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[2] ; clockDIV:newClock|state.01 ; 4.858 ; 4.858 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[3] ; clockDIV:newClock|state.01 ; 4.539 ; 4.539 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[4] ; clockDIV:newClock|state.01 ; 4.508 ; 4.508 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[5] ; clockDIV:newClock|state.01 ; 4.581 ; 4.581 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment0[6] ; clockDIV:newClock|state.01 ; 4.950 ; 4.950 ; Rise       ; clockDIV:newClock|state.01 ;
; segment1[*]  ; clockDIV:newClock|state.01 ; 4.311 ; 4.311 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[0] ; clockDIV:newClock|state.01 ; 4.311 ; 4.311 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[1] ; clockDIV:newClock|state.01 ; 4.644 ; 4.644 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[2] ; clockDIV:newClock|state.01 ; 4.476 ; 4.476 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[3] ; clockDIV:newClock|state.01 ; 4.601 ; 4.601 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[4] ; clockDIV:newClock|state.01 ; 4.482 ; 4.482 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[5] ; clockDIV:newClock|state.01 ; 4.607 ; 4.607 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment1[6] ; clockDIV:newClock|state.01 ; 4.719 ; 4.719 ; Rise       ; clockDIV:newClock|state.01 ;
; segment2[*]  ; clockDIV:newClock|state.01 ; 4.582 ; 4.582 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[0] ; clockDIV:newClock|state.01 ; 4.582 ; 4.582 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[1] ; clockDIV:newClock|state.01 ; 4.746 ; 4.746 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[2] ; clockDIV:newClock|state.01 ; 4.771 ; 4.771 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[3] ; clockDIV:newClock|state.01 ; 4.756 ; 4.756 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[4] ; clockDIV:newClock|state.01 ; 4.697 ; 4.697 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[5] ; clockDIV:newClock|state.01 ; 4.626 ; 4.626 ; Rise       ; clockDIV:newClock|state.01 ;
;  segment2[6] ; clockDIV:newClock|state.01 ; 4.785 ; 4.785 ; Rise       ; clockDIV:newClock|state.01 ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+----------------------------+----------------------------+--------------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+--------------+----------+----------+----------+
; clk                        ; clk                        ; 95           ; 0        ; 0        ; 0        ;
; clockDIV:newClock|state.01 ; clk                        ; 2            ; 2        ; 0        ; 0        ;
; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; > 2147483647 ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+----------------------------+----------------------------+--------------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+--------------+----------+----------+----------+
; clk                        ; clk                        ; 95           ; 0        ; 0        ; 0        ;
; clockDIV:newClock|state.01 ; clk                        ; 2            ; 2        ; 0        ; 0        ;
; clockDIV:newClock|state.01 ; clockDIV:newClock|state.01 ; > 2147483647 ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 469   ; 469  ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 06 17:54:05 2015
Info: Command: quartus_sta top_level -c top_level
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_level.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clockDIV:newClock|state.01 clockDIV:newClock|state.01
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -32.071
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -32.071    -42125.269 clockDIV:newClock|state.01 
    Info (332119):    -2.366       -15.613 clk 
Info (332146): Worst-case hold slack is -2.684
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.684        -4.844 clk 
    Info (332119):     0.445         0.000 clockDIV:newClock|state.01 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -12.629 clk 
    Info (332119):    -0.611     -8634.652 clockDIV:newClock|state.01 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.236    -13509.903 clockDIV:newClock|state.01 
    Info (332119):    -0.368        -0.979 clk 
Info (332146): Worst-case hold slack is -1.713
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.713        -3.281 clk 
    Info (332119):     0.215         0.000 clockDIV:newClock|state.01 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -10.380 clk 
    Info (332119):    -0.500     -7066.000 clockDIV:newClock|state.01 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 541 megabytes
    Info: Processing ended: Sun Dec 06 17:54:10 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


