<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:16:57.1657</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.11.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0155775</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2024.05.28</openDate><openNumber>10-2024-0074139</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.23</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치가 제공된다. 표시 장치는 기판 상에 배치된 발광 소자, 상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터, 상기 제1 트랜지스터의 소스 전극에 데이터 전압을 공급하는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극 및 상기 제1 트랜지스터의 드레인 전극 사이에 직렬로 연결된 제3-1 트랜지스터 및 제3-2 트랜지스터, 상기 기판 상에 배치되어 상기 제3-1 트랜지스터의 게이트 전극 및 상기 제3-2 트랜지스터의 게이트 전극을 포함하는 제1 금속층, 상기 제1 금속층 상에 배치된 수소 패시베이션층, 상기 수소 패시베이션층 상에 배치된 상기 제1 트랜지스터, 상기 제3-1 트랜지스터, 및 상기 제3-2 트랜지스터 각각의 반도체 영역, 상기 제1 트랜지스터의 반도체 영역 상에 배치된 캡핑층, 상기 캡핑층 상에 배치된 상기 제1 트랜지스터의 게이트 전극, 상기 제1 트랜지스터의 게이트 전극과 동일 층에 배치되어 상기 제3-1 트랜지스터의 반도체 영역과 중첩하는 제1 바이어스 전극, 및 상기 제1 바이어스 전극과 동일 층에 배치되어 상기 제3-2 트랜지스터의 반도체 영역과 중첩하는 제2 바이어스 전극을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판 상에 배치된 발광 소자;상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터;상기 제1 트랜지스터의 소스 전극에 데이터 전압을 공급하는 제2 트랜지스터;상기 제1 트랜지스터의 게이트 전극 및 상기 제1 트랜지스터의 드레인 전극 사이에 직렬로 연결된 제3-1 트랜지스터 및 제3-2 트랜지스터;상기 기판 상에 배치되어 상기 제3-1 트랜지스터의 게이트 전극 및 상기 제3-2 트랜지스터의 게이트 전극을 포함하는 제1 금속층;상기 제1 금속층 상에 배치된 수소 패시베이션층;상기 수소 패시베이션층 상에 배치된 상기 제1 트랜지스터, 상기 제3-1 트랜지스터, 및 상기 제3-2 트랜지스터 각각의 반도체 영역;상기 제1 트랜지스터의 반도체 영역 상에 배치된 캡핑층;상기 캡핑층 상에 배치된 상기 제1 트랜지스터의 게이트 전극;상기 제1 트랜지스터의 게이트 전극과 동일 층에 배치되어 상기 제3-1 트랜지스터의 반도체 영역과 중첩하는 제1 바이어스 전극; 및상기 제1 바이어스 전극과 동일 층에 배치되어 상기 제3-2 트랜지스터의 반도체 영역과 중첩하는 제2 바이어스 전극을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 수소 패시베이션층은 상기 제1 트랜지스터, 상기 제3-1 트랜지스터, 및 상기 제3-2 트랜지스터 각각의 반도체 영역의 하면에 직접 접촉하는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 제1 및 상기 제2 바이어스 전극은 구동 전압 라인과 전기적으로 연결되어 구동 전압을 수신하는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 제1 트랜지스터의 게이트 전극 및 제1 초기화 전압 라인 사이에 직렬로 연결된 제4-1 트랜지스터 및 제4-2 트랜지스터; 및상기 제1 금속층과 동일 층에 배치되어 상기 제4-1 트랜지스터의 게이트 전극 및 상기 제4-2 트랜지스터의 게이트 전극을 포함하는 제2 금속층을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 제2 트랜지스터의 게이트 전극은 제1 게이트 라인으로부터 제1 게이트 신호를 수신하고,상기 제1 금속층은 제2 게이트 라인으로부터 상기 제1 게이트 신호와 다른 제2 게이트 신호를 수신하는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 제2 금속층은 제3 게이트 라인으로부터 상기 제1 및 제2 게이트 신호와 다른 제3 게이트 신호를 수신하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제4 항에 있어서,상기 제2 바이어스 전극과 동일 층에 배치되어 상기 제4-1 트랜지스터의 반도체 영역과 중첩하는 제3 바이어스 전극; 및상기 제3 바이어스 전극과 동일 층에 배치되어 상기 제4-2 트랜지스터의 반도체 영역과 중첩하는 제4 바이어스 전극을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 제3 및 제4 바이어스 전극은 구동 전압 라인과 전기적으로 연결되어 구동 전압을 수신하는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제4 항에 있어서,상기 제1 트랜지스터의 소스 전극 및 구동 전압 라인 사이에 배치된 제5 트랜지스터;상기 제1 트랜지스터의 드레인 전극 및 상기 발광 소자 사이에 배치된 제6 트랜지스터; 및상기 발광 소자의 제1 전극 및 제2 초기화 전압 라인 사이에 배치된 제7 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 제1 트랜지스터의 소스 전극 및 바이어스 전압 라인 사이에 배치된 제8 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,상기 제1 트랜지스터는 상기 제1 트랜지스터의 반도체 영역, 소스 전극, 및 드레인 전극 상에 형성된 돌기를 포함하고,상기 캡핑층은 상기 제1 트랜지스터의 돌기를 덮는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 캡핑층 및 상기 제1 트랜지스터의 게이트 전극 사이에 배치된 게이트 절연막을 더 포함하고,상기 캡핑층은 실리콘 옥사이드층 또는 비정질 실리콘층을 포함하며,상기 게이트 절연막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 알루미늄 옥사이드층, 및 비정질 실리콘층 중 적어도 하나를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 기판 상에 배치된 발광 소자;상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터;상기 제1 트랜지스터의 소스 전극에 데이터 전압을 공급하는 제2 트랜지스터;상기 제1 트랜지스터의 게이트 전극 및 상기 제1 트랜지스터의 드레인 전극 사이에 직렬로 연결된 제3-1 트랜지스터 및 제3-2 트랜지스터;상기 기판 상에 배치되어 상기 제3-1 트랜지스터의 게이트 전극 및 상기 제3-2 트랜지스터의 게이트 전극을 포함하는 제1 금속층;상기 제1 금속층 상에 배치된 수소 패시베이션층;상기 수소 패시베이션층 상에 배치된 상기 제1 트랜지스터, 상기 제3-1 트랜지스터, 및 상기 제3-2 트랜지스터 각각의 반도체 영역;상기 제1 트랜지스터의 반도체 영역 상에 배치된 캡핑층;상기 캡핑층 상에 배치된 상기 제1 트랜지스터의 게이트 전극;상기 제1 트랜지스터의 게이트 전극과 동일 층에 배치되어 상기 제3-1 트랜지스터의 반도체 영역과 중첩하는 제1 바이어스 전극; 및상기 제1 바이어스 전극과 동일 층에 배치되어 상기 제3-2 트랜지스터의 반도체 영역과 중첩하고, 상기 제1 금속층과 전기적으로 연결되는 제2 바이어스 전극을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 제1 바이어스 전극은 구동 전압 라인과 전기적으로 연결되어 구동 전압을 수신하는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제13 항에 있어서,상기 제2 트랜지스터의 게이트 전극은 제1 게이트 라인으로부터 제1 게이트 신호를 수신하고,상기 제1 금속층 및 상기 제2 바이어스 전극은 제2 게이트 라인으로부터 상기 제1 게이트 신호와 다른 제2 게이트 신호를 수신하는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제13 항에 있어서,상기 제1 금속층과 동일 층에 배치되어 상기 제1 트랜지스터의 반도체 영역과 중첩하는 제2 금속층을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 제2 금속층은 구동 전압 라인과 전기적으로 연결되어 구동 전압을 수신하는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 기판 상에 배치된 발광 소자;상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터;상기 제1 트랜지스터의 소스 전극에 데이터 전압을 공급하는 제2 트랜지스터;상기 제1 트랜지스터의 게이트 전극 및 상기 제1 트랜지스터의 드레인 전극 사이에 직렬로 연결된 제3-1 트랜지스터 및 제3-2 트랜지스터;상기 기판 상에 배치되어 상기 제3-1 트랜지스터의 게이트 전극 및 상기 제3-2 트랜지스터의 게이트 전극을 포함하는 제1 금속층;상기 제1 금속층 상에 배치된 상기 제1 트랜지스터, 상기 제3-1 트랜지스터, 및 상기 제3-2 트랜지스터 각각의 반도체 영역;상기 제1 트랜지스터의 반도체 영역 상에 배치된 상기 제1 트랜지스터의 게이트 전극; 및상기 제1 트랜지스터의 게이트 전극과 동일 층에 배치되어 상기 제3-1 트랜지스터의 반도체 영역과 중첩하며, 구동 전압 라인과 전기적으로 연결되는 제1 바이어스 전극을 포함하고,상기 제1 트랜지스터의 게이트 전극은 상기 제3-1 트랜지스터의 반도체 영역과 동일 층에 배치된 상기 제3-1 트랜지스터의 소스 전극과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 제1 트랜지스터의 게이트 전극 및 제1 초기화 전압 라인 사이에 직렬로 연결된 제4-1 트랜지스터 및 제4-2 트랜지스터; 및상기 제1 금속층과 동일 층에 배치되어 상기 제4-1 트랜지스터의 게이트 전극 및 상기 제4-2 트랜지스터의 게이트 전극을 포함하는 제2 금속층을 더 포함하고,상기 제1 트랜지스터의 게이트 전극은 상기 제4-1 트랜지스터의 반도체 영역과 동일 층에 배치된 상기 제4-1 트랜지스터의 소스 전극과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제18 항에 있어서,상기 제1 금속층과 동일 층에 배치되어 상기 제1 트랜지스터의 반도체 영역과 중첩하며, 구동 전압 라인과 전기적으로 연결되는 제3 금속층을 더 포함하는 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Keun Woo</engName><name>김근우</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KWAK, Hye Na</engName><name>곽혜나</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SEOL, Chan Yeob</engName><name>설찬엽</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SUNG, Bum Mo</engName><name>성범모</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SHIN, Ji Yeong</engName><name>신지영</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.11.18</receiptDate><receiptNumber>1-1-2022-1235364-24</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.23</receiptDate><receiptNumber>1-1-2025-1085092-95</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220155775.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fe051f351b416b157a587918336307e003e03b3355eeee861f95aefe4253d56b53b4f5c71ea49e2f3420a1924f9f6212b1447a4cea2a39fd</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf788707455860341ac2526f1462a13335d78f5af9908c9596c4f2d4e15cf7f72f7cd096b20e6bd67d1839bd43429f5d2bf5f49df0da98791c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>