Partition Merge report for lab4
Thu Mar 23 12:59:53 2023
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Resource Usage Summary
  7. Partition Merge RAM Summary
  8. Partition Merge DSP Block Usage Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Thu Mar 23 12:59:53 2023           ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                   ; lab4                                            ;
; Top-level Entity Name           ; lab4                                            ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; 1,765 / 32,070 ( 6 % )                          ;
; Total registers                 ; 2275                                            ;
; Total pins                      ; 57 / 457 ( 12 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 1,112,704 / 4,065,280 ( 27 % )                  ;
; Total DSP Blocks                ; 3 / 87 ( 3 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Post-Fit          ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Post-Fit          ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                         ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 1693 / 32070 ( 5 % )  ; 65 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;                                             ;                       ;                       ;                                ;
; Combinational ALUT usage for logic          ; 2232                  ; 112                   ; 0                              ;
;     -- 7 input functions                    ; 19                    ; 2                     ; 0                              ;
;     -- 6 input functions                    ; 568                   ; 23                    ; 0                              ;
;     -- 5 input functions                    ; 453                   ; 25                    ; 0                              ;
;     -- 4 input functions                    ; 346                   ; 13                    ; 0                              ;
;     -- <=3 input functions                  ; 846                   ; 49                    ; 0                              ;
; Memory ALUT usage                           ; 0                     ; 0                     ; 0                              ;
;     -- 64-address deep                      ; 0                     ; 0                     ; 0                              ;
;     -- 32-address deep                      ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Dedicated logic registers                   ; 2158 / 128280 ( 2 % ) ; 85 / 128280 ( < 1 % ) ; 0 / 128280 ( 0 % )             ;
;                                             ;                       ;                       ;                                ;
;                                             ;                       ;                       ;                                ;
; I/O pins                                    ; 54                    ; 0                     ; 3                              ;
; I/O registers                               ; 32                    ; 0                     ; 0                              ;
; Total block memory bits                     ; 1112704               ; 0                     ; 0                              ;
; Total block memory implementation bits      ; 1464320               ; 0                     ; 0                              ;
; JTAG                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M10K block                                  ; 143 / 397 ( 36 % )    ; 0 / 397 ( 0 % )       ; 0 / 397 ( 0 % )                ;
; DSP block                                   ; 3 / 87 ( 3 % )        ; 0 / 87 ( 0 % )        ; 0 / 87 ( 0 % )                 ;
; Fractional PLL                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 2348                  ; 129                   ; 1                              ;
;     -- Registered Input Connections         ; 2029                  ; 94                    ; 0                              ;
;     -- Output Connections                   ; 23                    ; 197                   ; 2258                           ;
;     -- Registered Output Connections        ; 5                     ; 197                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 23205                 ; 904                   ; 2304                           ;
;     -- Registered Connections               ; 11558                 ; 697                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 32                    ; 202                   ; 2137                           ;
;     -- sld_hub:auto_hub                     ; 202                   ; 2                     ; 122                            ;
;     -- hard_block:auto_generated_inst       ; 2137                  ; 122                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 61                    ; 62                    ; 6                              ;
;     -- Output Ports                         ; 38                    ; 79                    ; 12                             ;
;     -- Bidir Ports                          ; 16                    ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 40                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 47                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 52                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 59                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+-------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                        ; Partition ; Type          ; Location          ; Status                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+-------------------+---------------------------------------------+
; CLOCK_50                                                                                                                                                                                                                    ; Top       ; Input Port    ; n/a               ;                                             ;
;     -- CLOCK_50                                                                                                                                                                                                             ; Top       ; Input Pad     ; Unplaced          ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;     -- CLOCK_50~input                                                                                                                                                                                                       ; Top       ; Input Buffer  ; Unplaced          ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_ADDR[0]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[0]                                                                                                                                                                                                         ; Top       ; Output Pad    ; IOPAD_X40_Y0_N51  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; IOOBUF_X40_Y0_N53 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_ADDR[10]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[10]                                                                                                                                                                                                        ; Top       ; Output Pad    ; IOPAD_X26_Y0_N40  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; IOOBUF_X26_Y0_N42 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_ADDR[11]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[11]                                                                                                                                                                                                        ; Top       ; Output Pad    ; IOPAD_X30_Y0_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; IOOBUF_X30_Y0_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_ADDR[12]                                                                                                                                                                                                               ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[12]                                                                                                                                                                                                        ; Top       ; Output Pad    ; IOPAD_X40_Y0_N34  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                                                                 ; Top       ; Output Buffer ; IOOBUF_X40_Y0_N36 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_ADDR[1]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[1]                                                                                                                                                                                                         ; Top       ; Output Pad    ; IOPAD_X30_Y0_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; IOOBUF_X30_Y0_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_ADDR[2]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[2]                                                                                                                                                                                                         ; Top       ; Output Pad    ; IOPAD_X38_Y0_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; IOOBUF_X38_Y0_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_ADDR[3]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[3]                                                                                                                                                                                                         ; Top       ; Output Pad    ; IOPAD_X24_Y0_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; IOOBUF_X24_Y0_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_ADDR[4]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[4]                                                                                                                                                                                                         ; Top       ; Output Pad    ; IOPAD_X28_Y0_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; IOOBUF_X28_Y0_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_ADDR[5]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[5]                                                                                                                                                                                                         ; Top       ; Output Pad    ; IOPAD_X28_Y0_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; IOOBUF_X28_Y0_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_ADDR[6]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[6]                                                                                                                                                                                                         ; Top       ; Output Pad    ; IOPAD_X24_Y0_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; IOOBUF_X24_Y0_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_ADDR[7]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[7]                                                                                                                                                                                                         ; Top       ; Output Pad    ; IOPAD_X32_Y0_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; IOOBUF_X32_Y0_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_ADDR[8]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[8]                                                                                                                                                                                                         ; Top       ; Output Pad    ; IOPAD_X38_Y0_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; IOOBUF_X38_Y0_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_ADDR[9]                                                                                                                                                                                                                ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_ADDR[9]                                                                                                                                                                                                         ; Top       ; Output Pad    ; IOPAD_X26_Y0_N57  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                                                                  ; Top       ; Output Buffer ; IOOBUF_X26_Y0_N59 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_BA[0]                                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_BA[0]                                                                                                                                                                                                           ; Top       ; Output Pad    ; IOPAD_X22_Y0_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_BA[0]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X22_Y0_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_BA[1]                                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_BA[1]                                                                                                                                                                                                           ; Top       ; Output Pad    ; IOPAD_X38_Y0_N51  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_BA[1]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X38_Y0_N53 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_CAS_N                                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_CAS_N                                                                                                                                                                                                           ; Top       ; Output Pad    ; IOPAD_X18_Y0_N40  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_CAS_N~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X18_Y0_N42 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_CKE                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_CKE                                                                                                                                                                                                             ; Top       ; Output Pad    ; IOPAD_X36_Y0_N51  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_CKE~output                                                                                                                                                                                                      ; Top       ; Output Buffer ; IOOBUF_X36_Y0_N53 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_CLK                                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_CLK                                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced          ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;     -- DRAM_CLK~output                                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced          ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_CS_N                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_CS_N                                                                                                                                                                                                            ; Top       ; Output Pad    ; IOPAD_X18_Y0_N57  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_CS_N~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; IOOBUF_X18_Y0_N59 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[0]                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[0]                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; IOPAD_X24_Y0_N51  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[0]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X24_Y0_N53 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[10]                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[10]                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; IOPAD_X30_Y0_N34  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[10]~output                                                                                                                                                                                                   ; Top       ; Output Buffer ; IOOBUF_X30_Y0_N36 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[11]                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[11]                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; IOPAD_X18_Y0_N91  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[11]~output                                                                                                                                                                                                   ; Top       ; Output Buffer ; IOOBUF_X18_Y0_N93 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[12]                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[12]                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; IOPAD_X32_Y0_N51  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[12]~output                                                                                                                                                                                                   ; Top       ; Output Buffer ; IOOBUF_X32_Y0_N53 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[13]                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[13]                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; IOPAD_X32_Y0_N34  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[13]~output                                                                                                                                                                                                   ; Top       ; Output Buffer ; IOOBUF_X32_Y0_N36 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[14]                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[14]                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; IOPAD_X26_Y0_N74  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[14]~output                                                                                                                                                                                                   ; Top       ; Output Buffer ; IOOBUF_X26_Y0_N76 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[15]                                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[15]                                                                                                                                                                                                          ; Top       ; Bidir Pad     ; IOPAD_X24_Y0_N34  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[15]~output                                                                                                                                                                                                   ; Top       ; Output Buffer ; IOOBUF_X24_Y0_N36 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[1]                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[1]                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; IOPAD_X26_Y0_N91  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[1]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X26_Y0_N93 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[2]                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[2]                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; IOPAD_X28_Y0_N34  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[2]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X28_Y0_N36 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[3]                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[3]                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; IOPAD_X28_Y0_N51  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[3]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X28_Y0_N53 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[4]                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[4]                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; IOPAD_X30_Y0_N51  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[4]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X30_Y0_N53 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[5]                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[5]                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; IOPAD_X18_Y0_N74  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[5]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X18_Y0_N76 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[6]                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[6]                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; IOPAD_X34_Y0_N57  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[6]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X34_Y0_N59 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[7]                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[7]                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; IOPAD_X34_Y0_N40  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[7]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X34_Y0_N42 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[8]                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[8]                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; IOPAD_X34_Y0_N74  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[8]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X34_Y0_N76 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_DQ[9]                                                                                                                                                                                                                  ; Top       ; Bidir Port    ; n/a               ;                                             ;
;     -- DRAM_DQ[9]                                                                                                                                                                                                           ; Top       ; Bidir Pad     ; IOPAD_X34_Y0_N91  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_DQ[9]~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X34_Y0_N93 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_LDQM                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_LDQM                                                                                                                                                                                                            ; Top       ; Output Pad    ; IOPAD_X20_Y0_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_LDQM~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; IOOBUF_X20_Y0_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_RAS_N                                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_RAS_N                                                                                                                                                                                                           ; Top       ; Output Pad    ; IOPAD_X22_Y0_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_RAS_N~output                                                                                                                                                                                                    ; Top       ; Output Buffer ; IOOBUF_X22_Y0_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_UDQM                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_UDQM                                                                                                                                                                                                            ; Top       ; Output Pad    ; IOPAD_X36_Y0_N34  ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_UDQM~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; IOOBUF_X36_Y0_N36 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; DRAM_WE_N                                                                                                                                                                                                                   ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- DRAM_WE_N                                                                                                                                                                                                            ; Top       ; Output Pad    ; IOPAD_X20_Y0_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- DRAM_WE_N~output                                                                                                                                                                                                     ; Top       ; Output Buffer ; IOOBUF_X20_Y0_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; KEY[0]                                                                                                                                                                                                                      ; Top       ; Input Port    ; n/a               ;                                             ;
;     -- KEY[0]                                                                                                                                                                                                               ; Top       ; Input Pad     ; Unplaced          ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;     -- KEY[0]~input                                                                                                                                                                                                         ; Top       ; Input Buffer  ; Unplaced          ; Preserved from Synthesis Netlist (WYSIWYG)  ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; LEDR[0]                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[0]                                                                                                                                                                                                              ; Top       ; Output Pad    ; IOPAD_X52_Y0_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[0]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; IOOBUF_X52_Y0_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; LEDR[1]                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[1]                                                                                                                                                                                                              ; Top       ; Output Pad    ; IOPAD_X52_Y0_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[1]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; IOOBUF_X52_Y0_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; LEDR[2]                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[2]                                                                                                                                                                                                              ; Top       ; Output Pad    ; IOPAD_X60_Y0_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[2]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; IOOBUF_X60_Y0_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; LEDR[3]                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[3]                                                                                                                                                                                                              ; Top       ; Output Pad    ; IOPAD_X80_Y0_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[3]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; IOOBUF_X80_Y0_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; LEDR[4]                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[4]                                                                                                                                                                                                              ; Top       ; Output Pad    ; IOPAD_X60_Y0_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[4]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; IOOBUF_X60_Y0_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; LEDR[5]                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[5]                                                                                                                                                                                                              ; Top       ; Output Pad    ; IOPAD_X80_Y0_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[5]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; IOOBUF_X80_Y0_N19 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; LEDR[6]                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[6]                                                                                                                                                                                                              ; Top       ; Output Pad    ; IOPAD_X84_Y0_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[6]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; IOOBUF_X84_Y0_N2  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; LEDR[7]                                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- LEDR[7]                                                                                                                                                                                                              ; Top       ; Output Pad    ; IOPAD_X89_Y6_N3   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[7]~output                                                                                                                                                                                                       ; Top       ; Output Buffer ; IOOBUF_X89_Y6_N5  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; SW[0]                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a               ;                                             ;
;     -- SW[0]                                                                                                                                                                                                                ; Top       ; Input Pad     ; IOPAD_X12_Y0_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[0]~input                                                                                                                                                                                                          ; Top       ; Input Buffer  ; IOIBUF_X12_Y0_N18 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; SW[1]                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a               ;                                             ;
;     -- SW[1]                                                                                                                                                                                                                ; Top       ; Input Pad     ; IOPAD_X16_Y0_N0   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[1]~input                                                                                                                                                                                                          ; Top       ; Input Buffer  ; IOIBUF_X16_Y0_N1  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; SW[2]                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a               ;                                             ;
;     -- SW[2]                                                                                                                                                                                                                ; Top       ; Input Pad     ; IOPAD_X8_Y0_N34   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[2]~input                                                                                                                                                                                                          ; Top       ; Input Buffer  ; IOIBUF_X8_Y0_N35  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; SW[3]                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a               ;                                             ;
;     -- SW[3]                                                                                                                                                                                                                ; Top       ; Input Pad     ; IOPAD_X4_Y0_N51   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[3]~input                                                                                                                                                                                                          ; Top       ; Input Buffer  ; IOIBUF_X4_Y0_N52  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; SW[4]                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a               ;                                             ;
;     -- SW[4]                                                                                                                                                                                                                ; Top       ; Input Pad     ; IOPAD_X2_Y0_N40   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[4]~input                                                                                                                                                                                                          ; Top       ; Input Buffer  ; IOIBUF_X2_Y0_N41  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; SW[5]                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a               ;                                             ;
;     -- SW[5]                                                                                                                                                                                                                ; Top       ; Input Pad     ; IOPAD_X16_Y0_N17  ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[5]~input                                                                                                                                                                                                          ; Top       ; Input Buffer  ; IOIBUF_X16_Y0_N18 ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; SW[6]                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a               ;                                             ;
;     -- SW[6]                                                                                                                                                                                                                ; Top       ; Input Pad     ; IOPAD_X4_Y0_N34   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[6]~input                                                                                                                                                                                                          ; Top       ; Input Buffer  ; IOIBUF_X4_Y0_N35  ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; SW[7]                                                                                                                                                                                                                       ; Top       ; Input Port    ; n/a               ;                                             ;
;     -- SW[7]                                                                                                                                                                                                                ; Top       ; Input Pad     ; IOPAD_X4_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[7]~input                                                                                                                                                                                                          ; Top       ; Input Buffer  ; IOIBUF_X4_Y0_N1   ; Preserved from Post-Fit or Imported Netlist ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; altera_reserved_tck                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;     -- altera_reserved_tck                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- altera_reserved_tck~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; altera_reserved_tdi                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;     -- altera_reserved_tdi                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- altera_reserved_tdi~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; altera_reserved_tdo                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a               ;                                             ;
;     -- altera_reserved_tdo                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced          ; Synthesized                                 ;
;     -- altera_reserved_tdo~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced          ; Synthesized                                 ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; altera_reserved_tms                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;     -- altera_reserved_tms                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced          ; Synthesized                                 ;
;     -- altera_reserved_tms~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced          ; Synthesized                                 ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_0_                                                                                                                          ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_10_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_11_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_12_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_13_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_14_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_15_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_16_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_17_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_18_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_19_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_1_                                                                                                                          ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_20_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_21_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_22_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_23_                                                                                                                         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_2_                                                                                                                          ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_3_                                                                                                                          ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_4_                                                                                                                          ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_5_                                                                                                                          ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_6_                                                                                                                          ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_7_                                                                                                                          ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_8_                                                                                                                          ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_receive_9_                                                                                                                          ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_send_0_                                                                                                                             ; Top       ; Output Port   ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_send_1_                                                                                                                             ; Top       ; Output Port   ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_jtag_uart_0_sopc_system_jtag_uart_0_alt_jtag_atlantic_inst_ep_fabric_send_2_                                                                                                                             ; Top       ; Output Port   ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; jtag.bp.controller_nios2_gen2_0_cpu_the_sopc_system_nios2_gen2_0_cpu_nios2_oci_the_sopc_system_nios2_gen2_0_cpu_debug_slave_wrapper_sopc_system_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
; sopc_system:controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain[1]~2                                                                       ; Top       ; Output Port   ; n/a               ;                                             ;
;                                                                                                                                                                                                                             ;           ;               ;                   ;                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+-------------------+---------------------------------------------+


+---------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                              ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Estimate of Logic utilization (ALMs needed) ; 2042                  ;
;                                             ;                       ;
; Combinational ALUT usage for logic          ; 2344                  ;
;     -- 7 input functions                    ; 21                    ;
;     -- 6 input functions                    ; 591                   ;
;     -- 5 input functions                    ; 478                   ;
;     -- 4 input functions                    ; 359                   ;
;     -- <=3 input functions                  ; 895                   ;
;                                             ;                       ;
; Dedicated logic registers                   ; 2243                  ;
;                                             ;                       ;
; I/O pins                                    ; 57                    ;
; I/O registers                               ; 32                    ;
; Total MLAB memory bits                      ; 0                     ;
; Total block memory bits                     ; 1112704               ;
;                                             ;                       ;
; Total DSP Blocks                            ; 3                     ;
;                                             ;                       ;
; Total PLLs                                  ; 1                     ;
;     -- Fractional PLLs                      ; 1                     ;
;                                             ;                       ;
; Maximum fan-out node                        ; CLOCK_50~inputCLKENA0 ;
; Maximum fan-out                             ; 2028                  ;
; Total fan-out                               ; 21852                 ;
; Average fan-out                             ; 4.19                  ;
+---------------------------------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+----------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+----------------------------------+
; sopc_system:controller|sopc_system_jtag_uart_0:jtag_uart_0|sopc_system_jtag_uart_0_scfifo_r:the_sopc_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                             ;
; sopc_system:controller|sopc_system_jtag_uart_0:jtag_uart_0|sopc_system_jtag_uart_0_scfifo_w:the_sopc_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                             ;
; sopc_system:controller|sopc_system_nios2_gen2_0:nios2_gen2_0|sopc_system_nios2_gen2_0_cpu:cpu|sopc_system_nios2_gen2_0_cpu_bht_module:sopc_system_nios2_gen2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_pdj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512     ; None                             ;
; sopc_system:controller|sopc_system_nios2_gen2_0:nios2_gen2_0|sopc_system_nios2_gen2_0_cpu:cpu|sopc_system_nios2_gen2_0_cpu_dc_data_module:sopc_system_nios2_gen2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_4kl1:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; None                             ;
; sopc_system:controller|sopc_system_nios2_gen2_0:nios2_gen2_0|sopc_system_nios2_gen2_0_cpu:cpu|sopc_system_nios2_gen2_0_cpu_dc_tag_module:sopc_system_nios2_gen2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_jpi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 64           ; 18           ; 64           ; 18           ; 1152    ; None                             ;
; sopc_system:controller|sopc_system_nios2_gen2_0:nios2_gen2_0|sopc_system_nios2_gen2_0_cpu:cpu|sopc_system_nios2_gen2_0_cpu_dc_victim_module:sopc_system_nios2_gen2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_baj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256     ; None                             ;
; sopc_system:controller|sopc_system_nios2_gen2_0:nios2_gen2_0|sopc_system_nios2_gen2_0_cpu:cpu|sopc_system_nios2_gen2_0_cpu_ic_data_module:sopc_system_nios2_gen2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768   ; None                             ;
; sopc_system:controller|sopc_system_nios2_gen2_0:nios2_gen2_0|sopc_system_nios2_gen2_0_cpu:cpu|sopc_system_nios2_gen2_0_cpu_ic_tag_module:sopc_system_nios2_gen2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_pgj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 128          ; 14           ; 128          ; 14           ; 1792    ; None                             ;
; sopc_system:controller|sopc_system_nios2_gen2_0:nios2_gen2_0|sopc_system_nios2_gen2_0_cpu:cpu|sopc_system_nios2_gen2_0_cpu_nios2_oci:the_sopc_system_nios2_gen2_0_cpu_nios2_oci|sopc_system_nios2_gen2_0_cpu_nios2_ocimem:the_sopc_system_nios2_gen2_0_cpu_nios2_ocimem|sopc_system_nios2_gen2_0_cpu_ociram_sp_ram_module:sopc_system_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192    ; None                             ;
; sopc_system:controller|sopc_system_nios2_gen2_0:nios2_gen2_0|sopc_system_nios2_gen2_0_cpu:cpu|sopc_system_nios2_gen2_0_cpu_register_bank_a_module:sopc_system_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; None                             ;
; sopc_system:controller|sopc_system_nios2_gen2_0:nios2_gen2_0|sopc_system_nios2_gen2_0_cpu:cpu|sopc_system_nios2_gen2_0_cpu_register_bank_b_module:sopc_system_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; None                             ;
; sopc_system:controller|sopc_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_qtn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                 ; AUTO ; Single Port      ; 32768        ; 32           ; --           ; --           ; 1048576 ; sopc_system_onchip_memory2_0.hex ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+----------------------------------+


+-----------------------------------------------+
; Partition Merge DSP Block Usage Summary       ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 3           ;
; Total number of DSP blocks      ; 3           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition
    Info: Processing started: Thu Mar 23 12:59:49 2023
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off lab4 -c lab4 --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35006): Using previously generated Fitter netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35002): Resolved and merged 2 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 17 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 4028 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 13 input pins
    Info (21059): Implemented 32 output pins
    Info (21060): Implemented 16 bidirectional pins
    Info (21061): Implemented 3813 logic cells
    Info (21064): Implemented 144 RAM segments
    Info (21062): Implemented 3 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4954 megabytes
    Info: Processing ended: Thu Mar 23 12:59:53 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


