第一章绪论
1.1研究背录和意义
1947年12月，美国贝尔实验室成功研制出世界上第一只点接触型晶体管。 1955年，IBM公司推出了由3000多个错晶体管组成的世界上第一台商用计算 机，其重量约1090kg。在当时，计算机是由一个一个晶体管组成，晶体管的体积 大小的程度，决定着计算机的大小，想要计算机能够小型化，晶体管的体积就要 不断缩小，但晶体管的小型化不是无限的。在这样的背景下，1958年9月，美国 德州仪器公司的Jack Kilby将包括错晶体管在内的五个元器件集成在一起，制作 了一个基于错材料的相移振荡器的简易电路，这是发明世界上第一块错集成电路。 集成电路与分立元器件电路相比，主要有以下几个方面的优点⑴：
(1) 体积小、重量轻、功耗低，可以集成大量的器件从而组成一个完整的系统。
(2) 可以集成大量元器件，并可以批量生产，其成本大大降低。
(3) 元器件集成在一块芯片上，因此焊接点大大减少，电路可靠性大大提高。 集成电路的发明使得电子器件进入了微型化的新纪元。半导体器件研究的一
个焦点领域是缩小器件的尺寸。在这个领域中已经做了很多努力-从最开始占据 整个房间大的计算机中的巨型真空管，到第一个栅长为300um的MOSFET,再 到现在栅长为10nm. 7nm或更小的晶体管。这些努力使得现在的芯片集成的晶 体管数量不断增加。1965年，仙童半导体公司的GordenMoore提出了著名的预 测摩尔定律：集成电路芯片上集成的晶体管数量将每年翻一番。1970年，单片芯 片上集成的晶体管超过了 1000个；1990年，单片芯片上集成的晶体管超过了一 百万个；2010年，单片芯片上集成的晶体管超过了十亿个I%
缩小MOSFETs的尺寸除了可以增加芯片中晶体管的数量外，还有许多的好 处。晶体管栅极长度的减小使得栅极电容减小，从而提高晶体管的开关速度。此 外，随着MOSFETs尺寸的缩小，晶体管的栅极电压也会相应降低，有利于降低 晶体管的功耗。但是，单块集成电路的集成度增加，又会导致其功耗增大。因此， 功耗问题成为集成电路设计的重要限制及不可忽视的因素卩-5〕。解决集成电路的 功耗问题，可以从改善单个晶体管的亚阈值特性入手。在MOSFETs器件中， MOSFETs的漏极电流主要是器件中的漂移扩散形成的电流。随着栅极电压的增 加，源极和沟道之间的势垒减小，器件的漏极电流增加。MOSFETs的亚阈值斜 率(SS)随着栅极电压(l^s)和漏极电流的log值变化而变化，亚阈值斜率越低，开 关电流比(7ON〃OFF)就越高，器件的功耗也越低。MOSFETs的亚阈值斜率表示如


其中，心是耗尽区的电容，Cg是栅极氧化层的电容。从等式(1-1)中可以看 出，MOSFET亚阈值斜率的最低值是2.3kT/q,在温室时约等于60mV/dec.如 果要使晶体管的电流开关比为IO%晶体管需要的供电电压是5 x 60mV = 0.3V. 因此，当想要得到一个高电流开关比的晶体管时，电源电压会成为限制条件〔6-叫 为了解决传统MOSFETs的高关态电流、高亚阈值斜率等基本的限制，需要寻找 新型的器件⑴］。
与传统MOSFETs不同，基于碰撞电离的电离金属氧化物半导体(ionization- Metal Oxide Semiconductor, I-MOS)和基于带带隧穿(Band to Band tunnelling, BTBT)的隧穿场效应晶体管(Tunnelling Field Effect transistor, TFET)的亚阈值斜 率都可以小于60mV/decade.研究人员对这两种晶体管已经进行了大量的研究。 然而，由于I-MOS的击穿电压太高，因此，无法用于解决集成电路功耗这一问 题215］。隧穿场效应晶体管(TFETs)具有低关态电流，超陡峭亚阈值斜率，是最 后适合低功耗应用的新型器件之一［M16-201。TFETS的电流控制机制与MOSFETs 存在根本性差异，因此TFETs具有可以低于60mV/decade的亚阈值斜率。在 MOSFETs中，电流与自由载流子漂移扩散有关。而在TFETs中，电流与隧穿穿 过源极价带和沟道导带之间势垒的载流子有关0］,由于该势垒在器件的关断状 态下非常宽，因此，TFETs的关断电流非常低。除了亚阈值斜率的限制外，纳米 级的MOSFETs还受到各种二级效应的影响，如漏端引入的势垒降低、短沟道效 应、体效应等问题，而TFETs对这些效应有更强的免疫力。另外，由于TFETs 和MOSFETs不同的区别仅仅是源极的掺杂不同，因此，理论上将现在的 MOSFETs制造工艺和TFETs制造工艺相兼容是很容易实现的，也因此对TFETs 的研究具有实际的意义。
1.2国内外研究现状
自从1973年，二维TFET被H.Kisaki提岀卩號 因为具有低关态电流、超陡 峭亚阈值斜率等优良特性，TFETs已经被越来越多的研究者所注意到，国内外研 究者对于TFETs的研究主要是理论模型分析、电路设计和新型器件结构的设计 以及内部机理的分析，下面主要介绍针对新型器件结构设计以及内部机理分析的 研究现状。
1.2.1国外研究现状
2017 年，由 Prabhat Kumar Dubey 和 Braj esh Kumar Kaushik 提出了一 种新型 异质TTFET: InP/In0.53Ga0.47As T形隧穿场效应晶体管，如下图l-l(b)所示。通 过比较TTFET和LTFET性能，LTTFET如下图l-l(a)所示，发现具有T形结构 的TFET比具有L形结构的TFET的电学特性更加优秀，因为T型结构可以增加 TFET的隧穿面积。TTFET的开态电流是LTFET的4.3倍，跨导是其4倍，截止 频率是其2.36倍。另外，TTFET中将晶体管的栅极覆盖了漏极部分区域，通过 这种方式减少了 TFET的双极性效应QI。


图1-1由Prabhat和Brajesh提出的TTFET结构㈢】
2017 年，由 Navjeet Bagga, Anil Kumar 和 Sudeb Dasgupta 提出了 一种新型 的TFET结构：双源极TFET,如下图1-2所示。双源极TFET中有两个源极， 增加了源极与沟道接触位置附近的有效隧穿区域，提高了器件的开态电流，同时, 为了将器件的关态电流限制在一个比较低的值，在器件的源极和漏极之间引入了 氧化隔离层，避免源极和漏极的直接耦合。该器件具有非常优秀的高达9 x 1O10 的开关电流比Bl。


图1-2Navjeet等人提出了双源极隧穿场效应晶体管凶
2019年，Gaurav Musalgaonkar等人提出了内栅外栅不对准线性纳米TFET (TFET Based on Misaligned Core-Shell Gate Architecture),结构图以及横切图如图 l-3(a)(b)所示。该结构在器件的源极内部增加了新的栅极，同时，外部栅极覆盖 在沟道区域之上，这样的结构使TFET的内栅和外栅之间形成了额外的线性隧穿 区域，从而有效增加了带带隧穿几率。研究者通过仿真验证了其提出的MGNT- TFET无论是静态性能还是动态性能都比传统的纳米TFET更加优秀。MGNT- TFET的开态电流是传统的纳米TFET的11倍，并且其点亚阈值斜率可以低到 5mV/dec,平均亚阈值斜率为｝5.5mV/dec.但是，MGNT-TFET和MOSFETs的 工艺并不兼容，因此，研究者提出了 MGNT-TFET的加工工艺流程图，如下图1- 3(c)所示［叭


图1-3 Gaurav等人提出的MGNT-TFET及其加工流程示意图㈤
2020 年，Samriti Shanna 等人提出了异质无结 TFETs(HM-HLTFET),如图 1- 4(a)所示，HM-HLTFET与传统TFETs的区别是其分别在源区引入了低功函数的 InAs材料，在沟道和漏极引入了高功函数的GaAs材料，同时在源极增加了辅助 栅结构。文中比较了该器件和传统TFETs的传输特性、漏电流、电流开关比等特 性，如下图l-4(b)所示。仿真结果表明，该结构具有抑制漏电流，降低器件功耗 等的能力，同时提高了低栅极电压下电流的驱动能力以及器件的开关速度［26】。

图1-4 Samriti等人提出的HM-HLTFET及其转移特性曲线必］

1.2.2国内研究现状
2016年，北京大学黄如等人提出了一种用于在TFET中降低亚阈值斜率的 办法：源极叠层(Stacked Source)□他们提出了一种新的异质结TFET结构：HS- TFET结构，如下图1-5所示。HS-TFET结构的源极由两种材料组成，上下层分 别是硅和错。在这种设计中，由于窄带隙材料具有更高的带带隧穿几率，因此随
4

着栅极电压的增加，HS-TFET的下层可以提供额外的漏电流增量，从而有效地 改善平均亚阈值斜率，使得器件的亚阈值斜率更加陡峭，性能更好冈。



图1-5由北京大学黄如等人提出的的HS-TFET【81
2017年，西安电子科技大学的陈树鹏等人提出了二维的异质对称U形栅隧 穿场效应晶体管结构，如下图1-6所示。U-Shaped GateTFET中的U形栅扩大了 器件中源极与沟道的接触面积，有利于在保持源极与沟道之间的接触面积的同时 保持器件可能发生隧穿的面积，并且减小器件的整体面积。U形栅结构使得该 TFET中源极与沟道之间增加了额外的线隧穿，使得器件的隧穿概率增加。在 UGS = VDS = °・5卩的条件下，该器件的ION = 13.5uA/um, 1OFF = 3.1pA/um,可 见，该器件具有良好的开关特性，在％s = 0.05U时，其点亚阈值斜率可以达到 15.2mV/decade , S0V < VGS < 0.05V 平均亚阈值斜率达到 了 37.2mP/ decade^】。



BackGate
图1-6西安电子科技大学的陈树鹏等人提出的异质对称U-Shaped Gate TFET【27]
2018年，台湾国立中山大学的Jyi-Tsong Lin, Tzu-Chi Wang等人提出了栅 极内凹的TFET,如下图1-7所示。将TFET的栅极内凹后，可以增加晶体管的 线隧穿区域，进而增加晶体管的带带隧穿几率，增大晶体管的开态电流。优化后 的TFET的开态电流可以达到1.44X 10~6A/um,电流开关比可以达到3.22 x 109o 其最小亚阈值斜率可以达到28.3mV/dec,电流从关态电流增长到电流的IO?倍的 平均亚阈值斜率可以达到59.8ml//dec[I8]o

图1-7台湾国立中山大学的Jyi-Tsong Lin等人提出的栅极内凹TFET"】
2020年，Keng-Ming Liu利用TCAD工具研究了 n型Si GAA TFET的栅极 远离源极(Underlap)和栅极覆盖源极(Overlap)两种结构对器件性能的影响，如下 图l-8(a)(b),以及源极掺杂浓度变化率(source doping gradient)对器件性能的影响。 仿真结果如下图l-8(c)(d)所示，从图中可以看出，Overlap结构比Underlap结构 具有更好的器件性能。然而，增加Overlap结构的长度并不能进一步提高器件性 能。另外，仿真实验表明，源极掺杂浓度变化率对栅极覆盖源极TFET的器件性 能影响不大，只有较大的源极掺杂浓度变化率才可以改善栅极覆盖源极TFET的 器件性能【绚。

图1-8 Keng-Ming Liu针对Si GAA TFET进行的研究曲
1.3本文主要研究内容及创新点
TFETs基于带带隧穿的基本原理，因此，其具有超低的关态电流，并且可以 突破常温下低60mV/decade的玻尔兹曼限制，是最有希望成为低功耗器件的新 型晶体管之一，但是，带带隧穿机制不仅仅给TFETs带来了上述优点，同时也给 TFETs带来了许多问题，因此，本论文的主要研究内容如下：
⑴针对TFETs器件开态电流比较小，驱动能力不足Rm啲问题进行研究。 由于集成电路中晶体管工作的大部分时间都应处在开态或者饱和状态，因此，开 态电流的大小，决定了晶体管的驱动能力。普通MOSFETs的原理是漂移扩散, 器件中栅极的电压控制晶体管的沟道出现反型层，为载流子的迁移开辟通道，源 极漏极间的电压差使载流子自由移动进而产生电流；TFETs的基本原理是量子力 学中的带带隧穿原理，带带隧穿是指电子等载流子不具有可以越过器件源极与沟 道之间势垒的能量，但由于势垒两边的能带结构发生了改变，使得电子等载流子 可以从势垒一边的价带隧穿到另一边的导带，从而形成电流。但是，由于器件中 发生带带隧穿的难度远高于MOSFETs中载流子扩散漂移的难度，因此，在相同 栅极电压下，TFETs通过带带隧穿产生的电流远低于MOSFETs中的电流的，这 使得TFETs在开态电流低、驱动能力不足。
(2) 针对TFETs的点亚阈值斜率变化过快，平均亚阈值斜率/点亚阈值斜率 的值总是大于2或者更高,亚阈值斜率不稳定的问题进行研究P2-33］。在MOSFETs 中，栅极电压增大，反型层开口不断增大，因此，电流也不断增大，其特性转移 曲线中电流-电压接近正比，亚阈值斜率非常稳定；在TFETs中，器件栅极电压 的改变导致器件能带结构的改变，比如，当栅极电压从0U开始增大时，器件的源 极价带和沟道导带会发生向下弯曲，两条能带也互相靠近，并且随着栅极电压增 大，弯曲的剧烈程度也会增大，能带的距离也越近，因此，载流子跃过能带所需 要的势垒能量也越少，这带来了 TFETs器件中带带隧穿发生概率的提升，开态 电流增大，但是，因为开态电流和势垒能量为变量的指数函数相关，因此，TFETs 器件开态电流的提升和栅极电压间并非简单的正比关系，因此，TFETs器件虽然 亚阈值斜率很低，但是亚阈值斜率往往都不稳定。
(3) 由于p-i-n掺杂的原因，TFETs存在着双极性效应的问题。在TFETs的 栅极电压= 0V时，理想情况下，器件源极价带和沟道导带之间，以及器件沟 道价带和漏极导带之间应该都没有带带隧穿发生。当栅极电压从0U开始增大时， 器件的源极价带和沟道导带开始靠近，载流子可以从源极价带隧穿到沟道导带， 从形成电流。现在考虑另外一种情况，当栅极电压从0V开始减小时，器件沟道价 带和漏极导带会开始靠近，载流子可以从沟道价带隧穿到漏极导带，形成电流， 这便是双极性效应。由于非对称掺杂，TFETs器件都具有双极性效应，理论上 TFETs的双极性效应不会影响器件的使用，但是实际上，TFETs的双极性效应并 非在0U以下才显露出来，许多TFETs器件的双极性效应在0U附近产生，这会影 响器件的关态电流以及亚阈值特性，因此，抑制TFETs器件的双极性效应非常 重要。
(4) 新型TFETs工艺和MOSFETs兼容的问题。TFETs由于其基于带带隧穿 的工作机理，对于TFETs器件设计研究不仅是缩小晶体管尺寸，围绕着增大器 件隧穿面积，增加隧穿几率的设计，更是尤为重要，但是，这样的设计出来的 TFETs可能会引入不同于MOSFETs的结构，比如升源结构TFETs,或者引入不 同于MOSFETs的材料，比如异质结TFETs,因此，合理设计TFETs工艺，使其 与MOSFETs工艺兼容，也是一个问题。
针对以上问题，本文的主要创新点如下：
(1)提出了具有高开态电流和亚阈值斜率稳定的新型TFET结构一GAS GAA TFET,研究了错环绕源极结构对TFET性能优化的内部机理，并针对GAS GAA TFET进行优化设计，同时设计了 GAS GAA TFET的加工工艺。
(2)提出了具有低关态电流/高开态电流的两种器件--0-GAS GAATFET和P- GAS GAA TFET,分别针对器件的沟道和漏极、源极和沟道对TFETs器件的影 响进行了深入的研究，探究TFETs的性能优化方案，然后在GAS GAATFET加 工工艺的基础上补充完善了这两种器件的加工工艺。
本文的整体研究框架如下：
新型环栅隧穿场效应晶体管的结构设计-H性能优化

图1-9论文整体研究框架

1.4本文章节安排
本论文主要研究的是新型TFETs器件的结构设计与性能优化。针对TFETs 面临的开态电流低、亚阈值斜率不稳定、存在双极性效应和如何加工等问题，调 研相关研究成果，分析并总结方法，并在此基础上进行进一步的研究。本论文的 章节安排如下：
第一章主要介绍了集成电路的发展史以及半导体器件的发展历程，特别介绍 了 MOSFETs的瓶颈以及TFETs的优势，接着介绍了 TFETs相关的国内外研究 成果以及研究趋势，最后对本文主要研究内容进行了介绍。
第二章首先介绍了 TFETs基础理论以及关键的TFETs性能指标，如带带隧 穿概率、隧穿电流、点亚阈值斜率和平均亚阈值斜率，接着简要介绍了两种TFETs 经典分析模型。然后介绍用于TFETs的实验仿真基础。
第三章提出了一种可以提升开态电流，亚阈值斜率稳定的新型TFETs器件：
GASGAATFETo首先介绍了器件的研究背景和设计思路，接着给出了器件的仿 真参数，然后研究了不同错层厚度、硅层厚度对GAS GAATFET性能的影响、 分析了 GAS GAATFET 相对于普通 Si GAATFET、Ge-source GAATFET 可以带 来性能提升的内在机理，并研究了栅极功函数对GAS GAA TFET双极性效应的 影响，最后设计了 GAS GAATFET的加工工艺。
第四章提出了两种新型TFETs器件：O-GAS GAATFET和P-GAS GAATFET。 首先分别给出了两种器件的结构模型以及仿真参数，然后研究了不同长度 Overlap对O-GAS GAA TFET性能的影响以及不同掺杂浓度的Pocket对P-GAS GAATFET性能的影响，同时分别和GAS GAATFET进行比较，分析其对应的 内在机理，探讨优化TFETs器件的方法。
第五章总结本文所做的研究，介绍本文的研究成果，并对接下来TFET的研 究工作和方向进行展望。
第二章TFETs研究基础
本章将介绍TFETs的相关理论技术和TFETs器件的重要评价指标，如带带 隧穿概率、隧穿电流和亚阈值斜率等等，还会介绍TEFTs器件的经典理论分析 模型。另外，本章会从实验仿真的角度介绍研究TFETs器件的具体方法。
2.1 TFETs理论基础
隧穿效应是指微观粒子可以穿越大于自身总能量势垒的量子行为，这样的行 为是经典力学中是不允许的，因为在没有外力的作用下，一个装在盒子里的小球 是不可能跳出盒子的［刑。量子隧穿效应存在于许多物理现象和物理器件中存在 并且起到重要作用，比如在太阳核聚变中，本来原子核之间的势垒能量大约是原 子核热动能的1000倍，由于量子隧穿效应使得原子核可以穿过势垒，最终促成 核聚变，类似的量子隧穿效应还存在于a衰变、扫描隧穿显微镜、隧穿二极管中。 在TFETs中，隧穿效应也起着重要作用。
2.1.1 TFETs工作原理
平面TFET的结构如图2-1所示，图中S指的是源极，一般为p型掺杂，C 指的是沟道，一般为本征掺杂，D指的是漏极，一般为n型掺杂。TFETs的基本 原理是带带隧穿，当栅极电压控制器件的能带结构发生改变，会使得器件中的载 流子可以从价带隧穿到导带，进而形成TFETs中的电流。TFETs的漏极电流也 称为隧穿电流，它与隧穿概率成正比，其WKB近似表达式为：
Ion * Twkb " eXP 3qfi(Eg + △妨)	(2 ~ 1)
其中;l是屏蔽隧穿长度，是载流子的有效质量，殆是能带隙，A0是源极价带能 量(E”)和沟道的导带能量(&)之间的能量差。

图2-1平面TFET结构图

TFETs中的关态、开态以及反向开态的能带结构图，分别用下图2-2中的
(a)(b)(c)描述。图2-2(a)展示了 TFETs器件在关态下的能态结构图。关态时器件
10 的栅极电压为OU,可以看出，在关态下，器件的源极价带和沟道导带、沟道价带 与漏极导带都具有相当的距离，因此，TFETs器件在关态下从价带隧穿到导带的 载流子数量少，关态电流低。图2-2(b)展示了 TFETs器件在开态时的能态结构 图。开态时栅极电压大于器件的阈值电压，可以看出，由于栅极电压的作用，此 时器件的源极价带和沟道导带距离减少，此时，TFETs中会有相当数量的载流子 从源极价带隧穿到沟道导带，形成了器件的开态电流。图2-2(c)展示了 TFETs器 件在反向开态时的能带结构图。反向开态是因为TFETs器件采用p-i-n型掺杂所 造成的特性，MOSFETs由于n-p-n型或者p-n-p型的对称掺杂，则不具有这样的 特性。TFETs的反向开态现象被称为双极性效应，大部分情况下被认为是TFETs 的一个缺点，造成双极性效应的原因是当器件的栅极电压从0U开始减小，器件的 沟道处的能带会提升，这便使得器件的沟道导带和漏极价带距离减少，因此，从 漏极价带隧穿到沟道导带的载流子增多，进而使得器件的电流增大。由于TFETs 基本原理的限制，TFETs的双极性并不能够被完全消除，只能通过合理的器件结 构设计进行抑制。

源极	沟道	漏极







图2-2 TFETs各种状态下的能带结构图(a)关态；⑹开态；(c)反向开态丙刑。
2.1.2 TFETs 重标
11

(1) 带带隧穿概率
带带隧穿概率的推导使用的是WKB近似的方法，WKB近似是一种通过近 似简化问题，从而得到隧穿概率的方法卩7］。
Aeikx cek* + De-k'x Feikx
Be-ikx





0
屮丨

L

区域I	区域II	区域川

图2-3隧穿通过矩形势垒
首先给岀普通势垒下的薛定铐等式:



考虑到势垒高度需要高于离子能量，即V(x-)>E,然后，通过WKB近似方 法来将等式(2-2)化解为:
(2-3)
其中,




接下来，将复函数屮(咒)重写为带有幅度和相位的形式: 屮(x) = A(x)ei(^M
将(2-5)带入(2-3)中，可以得到 d2A _dA d(p dx2 + 2’ QX QX


通过等式(2-9),可以得到波函数甲〔圮)中，幅度4(对和相位0O)的关系:

其中，C是一个实数常量。
到现在为止，推导中还没有使用近似。求解等式(2-7)的时候，如果不使用近 似将会非常复杂，因此，首先，假设波函数的幅度随着x变化的非常慢，用数学 公式可以理解为d2A/dx2~0,贝冋以化解等式(2-7)为：
般 j	(2TD
此时，相位函数可以写成
0(x) = ±i [\k'{x)\dx
将等式(2-5)(2-11)带入(2-12),可以得到波函数：
r
屮(X)=	“	°±J|k'(x)|dx
収3
波函数的通解可以用一个正负指数形式的线性叠加表示出来，接下来，将物 理引入等式中来求解隧穿概率。等式(2-13)中的波函数是在潜在势垒区域薛 定铐等式的解，但是，该区域中还存在着传入波，反射波和传输波等波，因此， 在势垒区域0〃中，波函数可以写成
0人 |k'(x)|dx _|_ _	e~ f0 |k/(x)|dr	(2 — 14)
11
等式(2.1.13)的第一部分是一个随着X增加而增加的指数，此时，系数C■只能 取一个非常小的值，用来确保波函数的走势和预想的一样。接下来，如果只考虑
第二部分，并且加入边界条件，可以得到隧穿概率公式;

(2) 隧穿电流
使用兰道尔公式，将材料的能带结构和量子隧穿理论相结合，就可以得到隧 穿场效应晶体管器件的电流模型。
块状晶体材料都拥有可以被电子所占据的连续能级形成的连续能带，由费米 -狄拉克统计公式给出在能量E中，能级被占据的概率/'(E)：
1
代E)=——円	(2 一⑹
1 + e KT
其中，k是玻尔兹曼常数，EF是材料的费米能级，T是温度。通过等式(2-⑹
13 可以看出，高能态下，能级被占据的概率更低，相反，低能态下，能级被占据的 概率更高，因此，电子大多数处于低能量状态下。另外，随着温度的上升，高能 量状态的电子越来越多。现在，假设温度是0K,在该温度下，所有处于EF之下的 能态都是满的，所有处于£＞之上的能态都是空的。如图2-4(a)所示，图中展示的 区域A和区域B是两种材料，并且区域A和区域B被势垒隔开，如果该势垒不 存在，那么电子则可以在两个区域间自由移动，但是，由于该势垒的存在，电子 只能通过隧穿的方式，才能在两个区域之间移动。
(a) £	,	,
区域A 势垒―区域B
両边能蒂都被填满


图2-4区域A和区域B为被势垒隔开的两种材料(a)无偏置电压；(b)有偏置电压。
电子会在两个区域之间进行隧穿，无论是从区域A到区域B或者区域B到 区域A。因此，首先定义电流(4我代表电子从区域A移动到区域B,电流代 表电子从区域B移动到区域A,网状电流用人et表示。
由于电子是费米子，两个电子的量子状态一定不同，即使处于同一能级，两 个电子的量子状态也只能一个自旋向上，一个自旋向下。因此，电子从区域A向 区域B,或者区域B向区域A的移动，只有在电子将移入的区域中存在空能量 状态时才能能够发生。刚开始时，如图2-2(a)中所示，在没有外加偏置的情况下， 区域A和区域B中都没有空能量状态，因此，电子不能够隧穿通过势垒。接下 来，如图2-4(b)所示，当加了一个偏置，使得区域B的费米能级降低了N以后， 能量处于E-AV和E之间的电子，可以从区域A移动到区域B中能量相同并且 未被占据的能级中，同时形成了隧穿电流。
首先，设定区域A是长度厶的一维势井，将波函数用双行波的形式写出来: 04 =符(e-%x _ eiknx^	(2 _ 17)
其中，输入波和e讹曲相关。因此，概率密度和输入波相关的等式为：
1 、 p =	(2 — 18)
14

一维势井中，连续能态中波矢量休区别：
n
=-	(2 - 19)
通过势垒的总隧穿电流An是由E到E-^V之间不同能级贡献的电流的总和。 用等式表示则是：
An = 2Y qvp	(2 - 20)
其中，因子2指的是电子自旋引起的每个能级的双简并。
通过势垒达到区域B的隧穿电流应该是输入电流&乘上隧穿概率几隧穿概 率依赖于输入电子的能量。如果第n能态对应波矢量饥，则隧穿概率为T(fcn)o 因此，从区域A到区域B的电流为：
<4TB = 2》 Tgqvp	(2-21)
'E-AV
变形然后带入等式(2-19),可以得到：
L	zr	L v£	,	、
IA-B = 2qp-〉 Tv-= 2qp~y TvAkn	(2-22)
71 厶卩 L	71 厶JE-AP
通过等式(2-18)来替换概率密度p的值：
iA-.B=~yE TvLkn	(2 - 23)
随着L t 8,	—> 0,因此
IA^B=~[	Tvdk	(2 - 24)
兀 JE-^V
目前为止，的计算依然是在温度OK的情况下进行的，现在假设温度高于OK。 由于热激发的作用，现在的电子可以占据高于師的能级。前面已经给出了(2-16) 能级被电子占据的概率等式，现在，如果在区域A中，电子占据能级的概率是 办，因此，从区域A到区域B的电流可以写成：
/A^B=-[ TvfAdk	(2 - 25)
现在使用相速度u来改变波矢k到能量E的积分变量:



将等式(2-26)带入(2-25)中，可以得到从区域A到区域B的电子电流:



同样的，区域B到区域A的电子电流:
15

结合等式(2-27)和(2-28)可以得到隧穿电流的计算公式:



(3) 亚阈值斜率
普通MOSFETs的亚阈值斜率(SS)定义为：
“ dlogUas)
SS = ^~
普通MOSFETs器件遵从漂移扩散的机制，具有固定的阈值电压快，由于Os 固定，导致其亚阈值斜率也是一个固定值。但是,TFETs器件即使在亚阈值区域， 依然遵从的是带带隧穿机制。根据kane模型中对隧穿概率的推导［"I可知，TFETs 器件的隧穿概率和电场为负指数函数关系：
1
IDS * e~S	(2 - 31)
公式中，E是沟道中的横向电场，并且E和l^s也具有函数关系。因此，TFETS 器件的亚阈值斜率随着的变化而变化，并且不同于MOSFETs器件，TFETs器 件的亚阈值斜率并非一个固定值。在TFETs中，两种常见的关于亚阈值斜率的 定义是点亚阈值斜率和平均亚阈值斜率。
点压阈值斜率定义在特定VGS值下，公式如下：
SSpoint(Vcs) =	唸严))	(2 - 32)
平均亚阈值斜率定义为在一段卩GS范围下，公式如下：
Vth - Voff
SSAVG = —7~-~江;~皆	& - 33)
log \jDS(Vth)—(卩0〃))
其中，瓯是TFETS的阈值电压,V。〃是TFETs处于关闭状态下的栅极电压。 这便是TFETs中常用的亚阈值斜率计算方法。
2.1.3 TFEFs分析模型
局部隧穿模型和非局部隧穿模型是半导体中常用的计算隧穿电流的模型，非 局部隧穿模型将隧穿看成是一块空间中电子从一个区域隧穿到另一区域的一个 过程，如图2-4(b)所示。因此，前面的WKB近似和郎道尔公式都可以归类到非 局部隧穿模型中。局部隧穿模型则是将隧穿看成是从材料的E - K图中的一个能 带对应点隧穿到另一个能带对应点的现象。
(1) 非局部隧穿模型
非局部隧穿模型中的隧穿电流取决于隧穿发生区域之间整个路径的分布情
16 况。由于非局部隧穿模型是从整块空间的角度来研究隧穿的，因此，需要知道薛 定筒方程中和空间位置有关的参数，从而可以获得隧穿概率公式。当将一个外部 偏置加到一个半导体器件上时，势垒U(X)的形状会变得很复杂。如果将能带结构 和电势U(X)—起引入薛定铐方程中，同时又考虑半导体中的电势取决于电流，而 电流又取决于势垒的形状这两个条件，会使得精确分析求解薛定涔方程很困难， 看似可以用数值逼近的方法来计算隧穿概率，但是，基于参数之间复杂的依赖关 系而建立的电流计算模型并不能够轻易的被求解出来，因此，非局部模型不适用 于获得精确的分析模型，而多用于仿真中，通过求解输运方程和泊松方程等来进 行计算。
(2) 局部隧穿模型
半导体有各种各样的能带，这些能带是由晶格中原子产生的各个场相互作用 的结果。能带常用E-K图来表示，展示了电子可取的能量E的允许值。本征直接 带隙半导体的E-K图如图2-5(a)所示，从图中可以看到被带隙或者势垒所隔开 的价带和导带。本征半导体材料中，只有少数的电子在导带中，当存在偏置电场 时，这些少量的电子会移动并形成电流。但是，当电场足够大时，电子可以在能 量不改变的情况下从价带隧穿到导带中，如图2-5(b)所示。换句话说，电场让电 子可以隧穿通过势垒，从价带进入导带的方式，改变了半导体材料的能带。现在， 导带中有了相当数量的电子，因此，半导体材料中的电流也变得可观。


图2-5半导体的能带结构以及E-K结构图(a)无偏置电压；(b)有偏置电压［⑴。
在推导局部隧穿模型时，一个重要的近似方法是假设电场是恒定的，这在实 际中很少见。如果电场是正相关的，估算每个点的隧穿概率然后通过积分的方法, 得到从价带隧穿到导带的电子总数。假设半导体中没有产生-复合电流，则总电 流只和电子从价带隧穿到导带的隧穿概率相关。因此，在局部隧穿模型中，每一
17

个隧穿到导带的电子都成为了器件电流的一部分。通过局部隧穿模型可以得到每 一个隧穿点的隧穿概率，因此它常被用于TFET分析模型的建立。Kane模型和 Hurkx模型是两种常见的局部模型。
2.2 TFETs实验基础
晶体管的最小尺寸是一个原子或一个基本粒子〔I如果以原子相互作用有效 范围的一半，亦即相邻原子核间距的一半当作原子半径的话，那么一个原子半径 约为10-10m^o近年来，7nm、5nm工艺制程的芯片已经开始大规模进入消费领 域，更加先进的制程亟待研究。台积电计划于2021年下半年实现3nm工艺的投 产，三星计划于2021年推出环绕式栅极(GAA)技术。集成电路工艺不断发展， 器件特征尺寸不断等比例缩小，如今，器件的特征尺寸已经到达临界尺度并接近 于电子的相干距离。在这一背景下，半导体器件的分析模型也在不断进步，许多 经典的分析模型被淘汰，但是，对带带隧穿等量子力学的分析模型的需求也越来 越多。除了分析模型外，小尺寸器件中的各种二级效应对实际器件的影响也愈发 显著，因此，近几年对进一步完善小尺寸器件物理模型并提升器件物理特性模拟 与分析工具的仿真技术需求也越发迫切【39】。
Sentaurus TCAD是一款由Synopsys公司开发的功能强大的器件仿真软件， 它面向最新的纳米级工艺制成和器件结构，考虑了小尺寸器件中的各种二级效应 和物理特性，可以实现大规模集成电路中器件物理特性和电学特性的虚拟分析。 在Sentaurus TCAD中有着多种用于仿真实验的仿真工具，进行半导体器件的仿 真主要是使用两种工具，一是使用Sentaurus Process,模拟工艺过程生成器件结 构，另一种是通过Sentaurus Structure Editor直接定义器件结构。由于使用直接定 义器件结构的方法得到的器件结构细节更加精确并且容易掌握，因此，本文使用 直接定义器件结构的方法进行器件仿真分析。进行器件仿真的流程是，首先通过 Sentaurus Structure Editor定义器件结构，然后，通过Sentaurus Mesh进行网格划 分，接下来，通过Sentaurus Device进行数值求解，最后，通过Sentaurus Visual 来进行结果分析，其流程图如下所示。



图2-6 Sentaurus TCAD设计使用流程
18
准确的定义器件的形状结构以及器件各部分的掺杂浓度，然后根据需要，对 器件中由于材料不同、掺杂浓度不同等原因，导致物理特性发生变化的地方进行 网格加密，比如对源极和沟道接触面、沟道-栅极接触面等位置处的网格加密，对 器件网格进行合理的密疏调整，接下来，则是使用Sentaurus Device进行器件物 理特性分析。Sentaurus Device包括用于读取器件信息的File命令、电极定义以 及器件物理仿真模型的建立、计算和结果输出，通过在Sentaurus Device中选择 相应模型，如与掺杂浓度相关的迁移率模型DopingDependence＞高场下的速度饱 和模型HighFieldSaturation、氧化层界面散射Enonnal以及SRH复合模型等模 型，建立起仿真器件的物理模型，接下来进行数学，对于2D仿真，求解器使用 直接线性求解器Super,对于3D仿真，求解器使用迭代线性求解器ILS,然后通 过数值计算求解泊松方程、电子和空穴连续性方程，便可以得到器件的载流子密 度、电流、电子/空穴迁移率、电场、能带结构等物理特性和电学特性。
器件仿真的核心是仿真模型的选择，选择适合的模型，配置正确的模型参数, 才能搭建出合理的仿真模型结构，让仿真出来的数据与实际更加接近，这才是仿 真的意义，因此，下面将介绍Sentaurus TCAD中适用于TFETs仿真的模型。
(1)动态非局部隧穿模型(Dynamic Nonlocal BTBT Model)
Sentaurus Device中提供了多种Schenk模型，Hurkx模型，简易模型以及动 态非局域模型四大类带带隧穿模型，其中Schenk、Hurkx和简易模型三种模型中 隧穿路径取决于提前预设好的非局域网格，而动态非局域模型中，隧穿路径取决 于能带形状，更接近于实际情况，也正是因此，在动态非局域模型中不需要用户 指定非局域的网格。在的仿真中，就采用了动态非局域隧穿模型［则。
能带结构受到异质结、栅极电场的作用会发生弯曲，弯曲后的能带结构下载 流子更容易发生带带隧穿，载流子隧穿的过程分为直接隧穿和声子辅助隧穿两种 形式，而这两种隧穿产生的电流都可以通过动态非局部隧穿模型进行计算。直接 隧穿主要发生在GaAs等部分直接带隙半导体中，声子辅助隧穿主要发生在在Si 和Ge等间接带隙半导体中。如果导带和价带之间的势垒差别很小，可能直接隧 穿和声子辅助隧穿两种隧穿方式都会发生⑷】。
首先给出如下(2-34)Kane公式计算恒定电场下带带隧穿概率：

其中Fo = IV/cm,在直接隧穿过程中P = 2,在声子辅助隧穿过程中P = 2.5 = 当不考虑禁带变窄效应，T = 300K时，直接隧穿过程中因子4、B的表达式为:
(2 一 35)
9/i2[Eg(300K)+AcF

1	3
习甩(300K)+G『
qh
声子辅助隧穿过程中4、E的表达式为：
3,	、	5
” _ g(mvmc)2(l + 2N°p)D器(qF())7
A =	21	5	5	7
2TQm：p£°p［殆(300K) +△(：『
7 A	3
2軌尬许坊(300K)+ACF
3qh
其中9为简并因子，Ac是导带偏移量，Dop，Gp，N°p分别表示电势，能量和光学 声子数。
Sentaurus TCAD中动态非局域带带隧穿模型的具体参数以及对应的默认值 如表2-1所示［42〕。其中，A和B是输入参数。指定£op> 0时，则是选择声子辅 助隧穿；指定Eop = 0时，则是选择直接隧穿。为了让仿真与实际更加接近，可以 修改下面这些参数。
表2-1默认的非局部带带隧穿模型参数［421
参数
Path index
参数含义
默认值
单位
A
1
Apath
4 x 1014

B
1
Bpath

VcrrT1
△e
1
Dpath
0
eV
^op
1
Ppath

eV
mv/mc
1
Rpath
0
1
本论文中动态非局部隧穿模型的具体使用方法如下，因为本论文中使用了错 硅异质结结构，其中，硅材料的4、B参数和动态非局部带带隧穿模型的默认参数 是一样的，而使用错材料，就需要在SentaurusDevice的Parameter中将动态非局 部隧穿模型的A、B分别修改为1.46 x	^3.59 x lO^cm-1,然后，
在 Sentaurus Device-Commands 的 Physics 中加入 Band2Band(Model=Nonlocal Path) 语句，以及ParameterSetName= u ”，其中的参数则是Parameter中设置的参数名， 接下来Sentaurus TCAD就能启用动态非局域隧穿模型进行仿真。
⑵漂移扩散模型(Drift-Difiiision Model)
要描述半导体中载流子的运动规律可以用漂移-扩散方程。它描述了两类运 动：扩散电流和漂移电流。漂移扩散方程和泊松方程一起可以用来计算半导体内 的电势分布和载流子浓度分布，该模型应用广泛，属于用半经典性模型〔佃。在 TFETs器件中，当载流子从源区隧穿进入沟道后，将通过漂移扩散的方式到达漏 区，形成电流，因此漂移扩散模型也是TFETs器件仿真不可缺少的基本模型之
20
(3) 费米-狄拉克统计分布模型
费米-狄拉克分布全同和独立的费米子系统中粒子的最概然分布。简称费米 分布，量子统计中费米子所遵循的统计规律⑷】。相比于使用玻尔兹曼统计模型进 行仿真，使用费米-狄拉克统计分布模型可以得到更准确的载流子密度描述邸］。
2.3本章小结
本章从TFETs的理论基础以及实验基础两方面进行了介绍。首先，介绍了 TFETs的基本工作原理，介绍了 TFETs的重要指标，如带带隧穿概率、隧穿电 流、点亚阈值斜率和平均亚阈值斜率，介绍了 TFETs器件的经典理论分析模型， 非局部隧穿模型和局部隧穿模型，其中，非局部隧穿模型常用于计算机器件仿真 中。接着，从实验基础的角度，介绍了仿真工具Sentaurus TCAD的发展背景、 使用流程以及本文用到的动态非局部带带隧穿模型等多种模型。
21
第三章具有高开态电流和稳定亚阈值斜率的TFET器件
前面章节已经提到，想要将TFETs器件应用在实际生产中，还有许多问题 亟待解决，比如TFETs器件的开态电流低、驱动能力不足，亚阈值斜率不够稳 定，具有双极性效应以及如何加工制造TFETs器件等一系列问题。为了解决这 些问题，本章提出了一种新型TFET结构--错环绕源极环栅隧穿场效应晶体管 (GAS GAATFET)o GAS GAATFET中提出了新型的错环绕源极结构，该结构可 以增大器件的带带隧穿面积，同时，该结构中源极形成了错硅异质结【"JI],可以 增大器件的隧穿概率，因此可以提升器件的开态电流和驱动能力，另外，由于错 环绕源极的作用，GAS GAA TFET的亚阈值斜率要稳定于Si GAA TFET和Ge- sourceGAATFETo最后，本章还对GAS GAATFET的双极性效应进行了优化以 及设计了 GAS GAATFET的加工工艺流程。下面，本章将从GAS GAATFET的 基本结构开始，从带带隧穿、能带结构、电流密度等多方面对器件的物理特性以 及电学性能进行分析，研究GAS GAA TFET的内部机理，为TFETs器件的优化 以及应用提供更多的思路。
3.1 GAS GAA TFET 结构设计
3.1.1基本结构设计
GAS GAATFET和普通环栅TFETs的区别在于源极，GAS GAATFET的源 极是错层包围硅层的异质结结构，普通环栅TFETs的源极是单一材料结构，GAS GAA TFET和普通环栅TFET的结构分别如下图3-l(a)(b)所示，横切面图如图 (c)(d)所示。从图中可以看出，图(a)和(b)主要的区别则是在源极区域，在普通环 栅TFETs中，源极区域一般是硅材料，而在GAS GAATFET中，源极区域由外 层浅蓝色的铐层和中间红色的硅层组成，同时，硅和错两种带隙宽度不同的材料 在GAS GAA TFET的源极形成了异质结。

图 3-1 器件结构(a)GAS GAA TFET; (b)Si GAA TFET 或者 Ge-source GAA TFET; (c)图(a) 的横切图；(d)图(b)的横切图。
22
对于GAS GAA TFET的研究，第一步是研究源极错层和硅层厚度变化对 GAS GAATFET性能的影响，寻找能够让GAS GAA TFET性能最优秀的错层和 硅层厚度。如下表3-1所示，其中，铐层厚度Ee和硅层厚度都是可调的，同 时，由于晶体管半径r = 12nm的限制，两个参数应该要满足：
1
爭Ge + 2^si = ^nm	（3 - 1）
接下来，本论文中将用性能最优秀的GAS GAATFET和Si GAATFET、Ge- source GAA TFET进行比较，研究错环绕硅的源极结构对GAS GAA TFET产生 的具体影响以及内在机理，研究中三种器件的具体参数归纳如下表3-1所示：
表3-1 GAS GAA TFET的参数定义
参数名
参数含义
参数值
r
器件半径
12nm
LSD
源极漏极长度
40n?n
S
沟道长度
3 Own
Tox
氧化层厚度
2nm
TGe
緒层厚度
可调
Tsi
硅层厚度
可调
Ns
源极掺杂浓度（P型）
5 x 1019cm^3
Nc
沟道摻杂浓度（P型）
1 x 1015cm-3
NsGe
源极硅层扌参杂浓度（P型）
5 x 1019cm-3
ND
漏极掺杂浓度（n型）
1 x 1017cm~3
其中，Si GAA TFET、Ge-souce GAA TFET 和 GAS GAA TFET 的半径都是 12nm,源极和漏极的长度也都为40nm,沟道的长度为30nm,栅极氧化层为2〃n, 在三种晶体管中，沟道和漏极的材料都是硅，栅极氧化层使用的材料是二氧化氟, SiGAATFET中，源极的材料是硅，Ge-source GAATFET中，源极的材料是错， GASGAATFET中，源极的材料是错环绕硅的异质结结构。另外，三种器件的漏 极、沟道掺杂是一样的，即漏极为n型掺杂，浓度为lxl0】7cm-3,沟道都为p 型轻掺杂，浓度为1乂10】％九-3,在源极中，三种晶体管虽然结构不同，但采用 了一样掺杂，即p型重掺杂，浓度为5 x 1019C7n~3, GASGAATFET中源极的错 层和硅层中，也都采用同样的掺杂。
3.1.2错环绕源极结构设计
GASGAATFET中引入了错环绕源极结构，该结构中的错层和硅层都是可调 的，因此，本节将以错层和硅层厚度的不同为变量，研究不同错层和硅层厚度的 GAS GAA TFET的电学特性和内在物理特性，探讨错层和硅层厚度对GAS GAA TFET带来的影响以及内在机理，设计出性能最优良的GAS GAATFETo
23


图3-2不同错层厚度的GAS GAA TFET的横切图，错层厚度分别为(a)10nm; (b)8nm;
(c) 6nm； (d)4nm： (e) 2nm。
图 3-2(a)(b)(c)(d)(e)分别是错层厚度为 10nm> 8nm, 6nm^ 4nm和2?wi的 GAS GAA TFET的横切图。从横切图的源极可以看到GAS GAA TFET中的错层 减少、硅层增加，以及器件源极结构的改变，图中的切线A-A'是每个器件硅层 中心位置横切线，切线B-B，是每个器件错层中心位置的横切线，C-C是器件的 源极竖切线。由于沿沟道方向，GASGAATFET中错层和硅层的带带隧穿，电场 分布强度，电流密度等部分物理特性的变化趋势相近，因此，本论文中为了更直 观的表达GAS GAA TFET的错层、硅层中的各种物理特性，后续的分析会在适 宜的地方选用切线A-A，代表硅层，切线B-B，代表错层。因此，后文中提到的硅 层中心位置或者器件中心位置指的A-A，切线处，错层中心位置指的是B-B'切 线处，源极竖切线指的是C-C，切线处。
图3-3是不同错层厚度的GAS GAA TFET的转移特性曲线图，此时的漏极 源极电压沧是0.75V,可以看出，当栅极电压大于0.81/后，GAS GAATFET接近 饱和，晶体管此时的漏电流bs就是开态电流，分别为3.94x10-74, 1.25 X 10-M, 1.65 x 10-M, 1.66 x 10~6A^fll.72 x 10~6A,另外，可以看出，在栅极 电压等于0U时，错层半径为6nm、和的GAS GAATFET的电流最低， 此时的电流就是关态电流，分别是2.79 x 10~15?1, 3.71 x 10F, 3.94 x 10F, 另外可以看出，这三种错层厚度对应的GAS GAATFET中都产生了不同程度的 双极性效应，在错层厚度为6?vn时，双极性效应最为严重。不过，在错层厚度为 6/wi时，晶体管的关态电流最低，同时，晶体管的开态电流高于错层厚度为 和4?wi时的器件，同时接近于8nm和10nm器件，因此，除了较强的双极性效应，
24

图3・3错层厚度对GAS GAA TFET转移特性的影响




Y(u?n)
图3-4栅极电压1.5V,漏极电压0.75V条件下GAS GAATFET的能带结构图(a)源极硅层
中心位置；(b)源极曙层中心位置；(c)源极硅层。
图 3-4 中(a)(b)(c)分别是在岭$ = l-5V,Vds = 0.75U的条件T,GAS GAATFET 中的能带结构图。图3-4(a)展示了 GAS GAA TFET的硅层中心位置处沿着沟道 方向能带结构变化图，图3-4(b)展示的是GAS GAA TFET的错层中心位置沿着 沟道方向的能带结构变化图。从3-4(a)(b)中可以看出，在GAS GAA TFET中， 无论是错层还是硅层，在晶体管的源极和沟道交界处，能带都会下降，并且图3- 4(b)中错层的能带下降的速度快于图3-4⑻中的硅层。另外也可以看出，在GAS GAA TFET的能带结构中，源极与沟道的接触处，即Y = -0.015um的地方，源 极导带和沟道价带之间的距离最近，因此，在GAS GAA TFET的源极与沟道接 触面的位置是最容易发生带带隧穿的。事实上，使TFETs器件的源极与沟道接
25
触面位置的源极导带和沟道价带靠近是提升TFETs器件中发生带带隧穿概率， 优化TEFTs器件的主要思路之一。
从图3-4(a)中可以看出，GAS GAATFET中源极错层和硅层的厚度改变会改 变硅层中心位置处的能带结构。随着错层厚度的减小、硅层厚度的增加，GAS GAA TFET的硅层中心位置附近的价带和导带两条能带，下降的过程都越来越 快，越来越剧烈，因此，源极价带和沟道导带的距离越来越靠近。由于TFETs器 件的原理是带带隧穿，当能带图中源极价带和沟道导带之间的距离越来越接近时, 载流子从源极价带隧穿到沟道导带所需要穿过的势垒越薄，所需要的能量越少， 概率也越高，因此，降低错层厚度、提升硅层厚度更有利于硅层中心位置发生带 带隧穿。从图3-4(b)展示了 GAS GAA TFET中源极错层、硅层厚度改变对错层 中心位置的能带结构的影响。错层厚度的增大、硅层厚度的减小，在GASGAA TFET的错层中心位置处的价带和导带都越来越倾斜，因此，源极价带和沟道导 带越来越靠近，和图3-4(a)类似，当源极价带和沟道导带越来越接近时，载流子 从源极价带隧穿到沟道导带所需要的能量就越少，概率就越高，因此，增加错层 厚度，降低硅层厚度更有利于错层中发生带带隧穿。
图3-4(a)减少错层，增加硅层，而图3-4(b)增加猪层，减小硅层，分别改变 了 GAS GAATFET的源极硅中心处和源极错中心处的能带结构，使得能带更加 倾斜，进而使得源极价带和沟道导带更加接近，结合第二章中对量子力学带带隧 穿的理论推导可知，载流子通过势垒从源极价带隧穿到沟道导带需要的能量为 A0,而3-4(a)(b)两图分别降低了硅层中心位置的以及错层中心位置的A0,因 此，GAS GAATFET中，增大错层厚度更有利于错层中心位置处发生带带隧穿， 增大硅层厚度更有利于硅层中发生带带隧穿。图3-4(c)展示了不同错层厚度的 GAS GAA TFET的源极竖切面的能带结构图，从图中可以看出，硅材料的带隙 宽度相较于错材料的带隙宽度更宽，当晶体管中错层厚度越厚，则晶体管的源极 中窄带隙的材料越多，带隙窄的地方越多，带隙宽的地方越少。



图3-5错层厚度不同的GAS GAATFET中沿沟道方向的带带隧穿概率图(a)硅层中间位
置；(b)错层中间位置。
26
图 3-5(a)(b)是在环=1-5V, Vds = 0.75U的条件下，GAS GAATFET 中沿着 图3-2中的A-A，和B-B，横切线的带带隧穿概率图。从图3-5(a)(b)中都可以看出， GASGAATFET的带带隧穿主要发生在源极和沟道交界位置的源极中，图3-5(a) 展示了 GAS GAATFET中源极硅层中间位置发生带带隧穿的概率，可以看出， 随着晶体管中错层厚度减小、硅层厚度增加，硅层中间位置发生带带隧穿的概率 增加，硅层半径为IOTWI的GAS GAATFET中发生带带隧穿的概率约为硅层半径 为8mn晶体管的1.5倍，约为硅层半径为6nm晶体管的2倍，进一步证明了错层 厚度的减小和硅层厚度的增加，有利于硅层中间位置处带带隧穿的发生。图3- 5(b)展示GAS GAA TFET中源极错层的中间位置发生带带隧穿的概率，首先可 以看出，除了错层厚度为2〃n时，晶体管中错层发生带带隧穿的概率全部高于硅 层，同时，错层的厚度为6/1肌、8加n和lOn/n时，晶体管发生带带隧穿的概率大 于错层厚度为2九尬和4mn的晶体管，但是，与硅层中间位置带带隧穿发生的概率 随着硅层厚度的增长而增长不同，错层中间位置处带带隧穿发生的概率在错层厚 度为6九加时最高，其次是错层厚度为8力加，最低的为错层厚度为lOrnn时。图3- 6(a)(b)(c)(d)(e)展示了错层厚度分别为2nm、4nm.6nm、8nm 和 10nm 的 GAS GAA TFET中发生带带隧穿的概率的横切图。图3-6(a)-(e)中带带隧穿概率的峰值出现 在错层厚度为的GAS GAATFET中，为-1,另外铐层 厚度为2nm、4nm. 8nm和10nm的GAS GAATFET中出现的带带隧穿概率峰值 分别是9.902 x 1031cm-3 * s_1 > 2.89 7 x 1032cm-3 * s_1 > 1.952 x 1032cm-3 * s-i、1.899 x 1032cm-3 *s_1=这是因为铐环绕源极结构使得GAS GAATFET的 源极电场分布不同于环栅TFETs的源极电场分布，在错层厚度为时，错层 中间位置处的电场强度最强，所以带带隧穿发生的最饱和，带带隧穿概率最高， 在错层厚度为8TUH和时，由于错层变厚，导致了电场在错层中快速降低， 从而使得其带带隧穿概率低于错层厚度为6nm时的器件，但是，由于此时晶体 管中窄带隙材料猪相对于错层厚度为6717H器件更多，因此，其发生带带隧穿的总 量更多，开态电流更高。为了使错层和硅层中发生的带带隧穿尽量饱和，本节之 后的GAS GAATFET将以错层厚度6n7n作为条件。

图3-6错层厚度对GAS GAATFET中带带隧穿概率的影响

27


图3-7错层厚度对GAS GAA TFET中的电场的影响
图3-7是在％ = 0.75U, Vgs = 07条件下不同错层厚度的GAS GAA TFET 沿沟道方向的电场分布横切图。从图中可以看出，在关闭状态下，错环绕源极结 构使得源极的电场改变为主要沿着错硅层交界面分布，同时可以看出，错层厚度 为10九尬的GAS GAA TFET的源极中远离源极沟道交界处一端的电场强度的颜 色最深，说明此处的电场最强，并且通过仿真得到此处的电场强度的确是图3-7 中的峰值，为1.693 x 1077 * cm-1。但是也可以看出，错层厚度为的GAS GAATFET中的强电场分布的面积小于其他几张图中，并且主要在远离器件源极 和沟道的接触面的源极另一端，因此，即使错层厚度为lOnm的GAS GAATFET 中的错材料最多，但是其关态电流依然低于图3-3中的铐层厚度为2〃n和的 器件。错层厚度为2n7n, 4nm, 的器件中，电场沿着错硅层交界面，一直延 伸到了源极和沟道的接触面，这也是导致错层厚度降到2nm, 4九加时，GASGAA TFET的关态电流增大的原因，因为此时这两个器件中电场分布的面积最大，并 且一直延伸到了源极和沟道的接触面，在TFETs器件中，源极和沟道的接触面 是最容易发生带带隧穿，从而形成隧穿电流的地方，因此，错层厚度为加九和4?wn 的GAS GAATFET的关态电流比较高。于错层厚度为6nm、和10mn的GAS GAA TFETo另外，错层厚度为2nm和4JWI的GAS GAA TFET器件中硅材料与 错材料的比值相较于其他错层厚度的器件是较高的，这也说明了这两个器件中的 硅材料的量相对于其他器件更多，从图3-7电场分布图可以看出，强电场强主要 分布在源极硅层中，这会导致关态下，GAS GAA TFET的硅层中出现更多的带 带隧穿。错层厚度减小、硅层厚度增加，GASGAATFET中硅材料的量增加，同 时，沿着错硅交界处分布的电场面积增加，这两个条件使得器件中硅层在关态下 发生了更多的带带隧穿，所以当错层变薄以后，器件关态电流不但没有降低，反 而提升了。而错层厚度为6”n的GAS GAA TFET器件中硅材料的量以及错层和 硅层接触面的强电场面积都少于铐层厚度为2”n和4mn的器件，同时，其中窄带 隙的错材料的量少于错层厚度为87m和10”n的器件，因此，错层厚度为的 GAS GAA TFET拥有最低的关态电流，同时拥有最优秀的性能，本文后文中用 到的GAS GAA TFET也将以错层厚度6nm为条件。
28

3.2 GAS GAA TFET的基本特性
前面一节主要研究了错层硅层厚度对GASGAATFET性能的影响，并最终得 出了错层厚度为6nm的GAS GAA TFET器件的性能最有优秀的结论，本节从转 移特性、亚阈值斜率、带带隧穿概率等方面进行探讨，研究错层厚度6mn的GAS GAA TFET、Si GAA TFET和Ge-source GAA TFET三种器件的电学特性及对应的 物理机理，探究错环绕源极结构影响TFETs性能的关键因素。
3.2.1转移特性

图3-8三种晶体管的(a)转移特性曲线；(b)亚阈值斜率图。
图3-8(a)展示了错层厚度为6九肌的GAS GAA TFET和普通的Si GAA TFET、 Ge-source GAA TFET在Vds = 0.75V条件下的转移特性曲线图。本节中对GAS GAATFET和Ge-source GAATFET进行仿真时，使用的功函数是4.53eU,而对 Si GAATFET仿真时使用的功函数为4.1eV,这是因为功函数对转移特性曲线的 影响主要为可以使曲线整体向左或者向右移动，降低栅极功函数可以使得曲线整 体往左移，因此，为了使得三条曲线的开启电压VoNSET接近，便于进行比较分析， 对Si GAA TFET的仿真时使用的功函数都是4.1eV⑹。另外，这里的开启电压 VONSET■指的是，从该电压开始，晶体管的漏极电流开始快速增长。从转移特性曲 线图中可以得到，GAS GAATFET的开态电流大约是Si GAATFET的lO^倍， 约等于 Ge-source GAA TFET,同时，GAS GAA TFET 的关态电流是 Ge-source GAATFET的五分之一，本文中将阈值电压吟定义为从V0NSET处电流值加SET增 长为IONSET X 107的时候的电压值，阈值电流❻则是阈值电压下的漏极电流，因 此，GAS GAA TFET、Si GAA TFET 和 Ge-source GAA TFET 三种器件的阈值电 压％、阈值电流❻分别为0.579U和10一7久Q.537V和0.663V和10-6儿 由此可以计算出三种器件的平均亚阈值斜率分别为65mV/dec. 68.71mV/dec和 83.71mV/dec,因此，综合转移特性以及亚阈值特性，错层厚度为6nm的GAS
29

GAA TFET 的性能优于 Si GAA TFET 和 Ge-source GAA TFETo 图 3-8(b)展示了 GAS GAA TFET、Si GAA TFET 和 Ge-source GAA TFET 三种器件随着栅极电压
改变而改变的点亚阈值斜率图，可以看出，在0.15IZ到0.51/的范围内
TFET的点亚阈值斜率低于Si GAA TFET和Ge-source GAATFET的，另外，可 以看出，SiGAATFET的点亚阈值斜率随着栅极电压的增大快速增大，因此其稳

TFET和Ge-source GAA TFET的亚阈值斜率曲线相似，为了分析其稳定性，本
文计算了两条曲线的方差，可以得到GAS GAA TFET曲线的方差为81.92(mU/ dec)2, Ge-source GAATFET 的方差为 10&01(mV/dec)2,这说明，本文提出的 GAS GAATFET 结构相较于 Si GAATFET 和 Ge-source GAATFET,亚阈值斜率 更加稳定的。
3.2.2带带隧穿

图 3-10 三种器件的电子密度图(a) Si GA A TFET; (b) GAS GAA TFET; (c) Ge-source GAA
TFETo
30
图 3-9 中的(a)(b)、(c)(d)和(e)(f)分别展示 了 SiGAATFET、GAS GAA TFET 和Ge-sourceGAATFET三种器件，在Vds = IV,沧分别为0・训和0.5V条件下的 带带隧穿概率横切图。可以看出，3-9(c)中的GAS GAATFET发生带带隧穿的概 率为2.412 x 1024cm-3 * s",高于 3-9(a)Si GAA TFET 的带带隧穿概率1.475 x 1021czn-3 * s-1,低于 3-9(e)Ge-source GAA TFET 的带带隧穿概率8.550 x 随着栅源电压增加到0.5U,三种晶体管中发生带带隧穿的概率 都有所增加，其中，GAS GAA TFET的带带隧穿概率峰值增加的最多，因为此 时，GAS GAATFET中硅层的带带隧穿接近饱和状态，此时，错层中的带带隧穿 开始占据主导地位，由于错材料本就是窄带隙材料，更容易发生带带隧穿，因此 使得GAS GAA TFET的带带隧穿概率达到了 7.461 X 1029cm-3 *s_1o
在TFETs器件中，为了线隧穿有效，会有一定数量的电子在栅极电场的直 接影响下形成虚拟的PN节，图3-10(a)(c)展示了沟道区域中大量电子反转，这减 少了栅极中虚拟PN节处的有效P型区域，因此，在源极中电子没有反型的地方 将会发生线隧穿，如图3-9(b)(f)所示a〕。另外，由于错环绕源极结构改变了晶体 管中的电场，使得GAS GAA TFET中的电子反型出现在了源极错环绕硅层结构 的错层中，而硅层没有发生反型，因此，本来己经接近饱和的源极中的硅层中又 产生了额外的线隧穿，如图3-9(d)所示，这使得GAS GAA TFET结构的带带隧 穿概率进一步增大。
综上所述，错环绕源极环栅结构可以改善器件的亚阈值特性，使器件的点亚 阈值斜率相较于普通的Si GAATFET和Ge-source GAATFET更低，平均亚阈值 斜率相较于这两种器件而言更稳定，并且，相较于普通的SiGAATFET,可以提 升器件的开态电流，相较于Ge-source GAA TFET,可以降低器件的关态电流， 因此GAS GAATFET拥有良好的综合性能。
3.3 GAS GAA TFET的优化设计
前面章节提出了新型TFETs器件GAS GAA TFET,经过对其转移特性曲线 的分析发现，错层厚度为的GAS GAA TFET器件的开态电流、关态电流等 综合特性相对于错层厚度为2nm, 4nm, 8nm,	的GAS GAATFET最优良，
遗憾的是，在栅极电压1^ = 0的关闭状态附近，错层厚度为6〃n的GAS GAA TFET器件的双极性效应相对其他错层厚度的GAS GAA TFET器件来说是最严 重的，这严重影响了其亚阈值特性等。栅极功函数常被用来调整器件的阈值电压、 转移特性，双极性效应属于转移特性中的一种，因此，TFETs器件的双极性效应 会受到栅极金属功函数的影响®-54】。本节将以猪层厚度为6nm的GAS GAATFET 为对象，通过仿真实验得到不同栅极功函数的GAS GAATFET的电流密度，带
31

带隧穿以及转移特性等物理特性和电学特性，研究栅极功函数的对GAS GAA TFET的性能的影响，分析其内部机理，为缓解GASGAATFET的双极性效应， 优化其亚阈值特性提供思路。
3.3.1电流密度

图3-11漏极电压0.75V时栅极功函数对GAS GAA TFET器件电流密度的影响(a)开态下硅 层中心位置；(b)关态下硅层中心位置；(c)开态下错■层中心位置；(d)关态下错层中心位置。
图3-ll(a)(b)展示了在沧=0.75匕条件下，在开态和关态下不同栅极功函数 的GAS GAA TFET的硅层中间位置沿沟道方向的电流密度图。图4-l(c)(d)展示 了同样条件下的错层中间位置沿沟道方向电流密度图。图中，在源极区域的主要 载流子是空穴，漏极区域主要载流子是电子。从图3-ll(a)中可以看出，硅层中间 位置的源极电流密度峰值接近6 x 105cm-3,都低于沿沟道同一水平位置漏极中 的电流密度。从图3-ll(c)中可以看出，错层中间位置的电流密度在功函数为4.5eU 时最高，峰值超过了3xl()6cm-3,同时，错层中的电流密度均高于同一水平位 置漏极中的电流密度。另外，在图3-ll(a)(b)(c)(d)中还可以看出，无论是开态还 是关态下，栅极金属功函数增大会降低晶体管中的电流密度，相反，栅极金属功 函数减小则可以增加晶体管中的电流密度。因此，改变栅极金属功函数可以改变 GAS GAATFET的电流密度。
3.3.2带带隧穿
图3-12(a)(c)是在仏=0.75U并且开态下，不同栅极功函数的GASGAATFET 的硅层中间位置和错层中间位置沿沟道方向带带隧穿概率，图3-12(b)(d)则是图 3-12(a)(c)对应位置在关态下的带带隧穿概率图。从图中可以看出，硅层和错层中 带带隧穿概率最高的点都出现在栅极功函数最小的GAS GAA TFET对应的曲线 中，在硅层中间位置处，带带隧穿概率峰值出现在开态并且栅极功函数为4.3eU
32

的曲线图中，约为O.95xlO3icm7*s-i,在错层中间位置处，带带隧穿概率峰 值也出现在开态时栅极功函数为4.3eU的曲线图中，约为1.8x lO^cmY *s-】， 另外，图3-12(a)(c)中可以清晰的看出，随着栅极功函数的减小，带带隧穿概率的 增加。因此，降低/增加栅极功函数可以增大/降低器件中发生带带隧穿的概率。 改变GAS GAA TFET器件中的带带隧穿概率也可以通过改变栅极功函数的方法 进行



图3-12漏极电压0.75V时栅极功函数对GAS GAATFET带带隧穿概率的影响(a)开态下硅 层中心位置；(b)关态下硅层中心位置；(c)开态下错层中心位置；(d)关态下错层中心位置。
3.3.3转移特性

图3-13栅极功函数对GAS GAS TFET转移特性的影响
图3-13展示了在% = 0.7517条件下，栅极功函数分别为4.3eU、4.35elZ、 4.4e* 4.45eU和4.5eV的GASGAATFET的转移特性图。从图中可以看出，GAS GAA TFET的栅极功函数从4.3eL增大到4.5el7,对应的关态电流分别为2.73 X 10~13^, 5.38x10744, 1.17x10-144, 3.72 X 10~15A和2.79 x 10F,关态 电流呈下降的趋势，而开态电流分别为8.76 x 10-6, 8.14 X 10~6, 7.43 X 10~6, 6.64x10-6和5.70x10-6,开态电流同样也越来越低。另外，随着栅极功函数的
33
增大，GAS GAA TFET的从劭=017到0.6U的平均亚阈值斜率分别为S7.28mV/ dec, 80.88m卩/dec, 76.28mV/dec, 74.G7mV/dec和75.52mV/dec。亚阈值斜 率总体呈现下降的趋势，但在栅极功函数从4.45eU改变为4.5eU时增大，这是因 为栅极功函数为4.5eU的GASGAATFET,在沧接近0U时出现了双极性效应，这 使得器件的关态电流增大，而当栅极功函数为其他值时，转移特性曲线中并未出 现双极性效应。因此，降低器件的栅极功函数，可以避免GASGAATFET在0U 附近出现双极性效应，但是，如果过多的降低栅极功函数，会导致器件的关态电 流剧烈增加，使得GAS GAA TFET的亚阈值性能降低，因此，应该综合来考虑 问题，为了使GASGAATFET的性能优良，本论文后续会以栅极功函数4.4eU为 基础进行研究。
3.4 GAS GAA TFET的工艺设计
TFETs器件是最适合低功耗应用的器件之一，因为普通TFETs和普通 MOSFETs最主要的区别只在于掺杂。TFETs的掺杂为p-i-n型，而MOSFETs的 掺杂为n-p-n或者p-n-p型。但是，为了解决TFETs器件的开态电流低、双极性 效应等问题，为了提升TFETs器件中的带带隧穿，研究者设计的TFETs的结构 与普通MOSFETs大多不同，无法直接兼容MOSFETs的加工工艺，而需要设计 特定的加工工艺流程，因此TFETs的加工也是TFETs面临的主要挑战之一。现 在，针对纳米管MOSFETs的加工流程已经比较成熟【旳，本章结合纳米管 MOSFETs加工流程，以及两种新型环栅TFETs的加工流程⑴亠】，设计了 GAS GAATFET的加工流程，下面给出详细步骤以及加工流程图。
!■>> SOJ
lb'
<d> C	outw
>i4e formal KM> ***) Gate <t<po»ihon
Gal”
oxide partially femnved l倒 Above gMe o、id* layer d”产*itia” <*»> SsttUuul UjHfJ xiuf
Fianaazabon Seletitivi" rwnoval oj
<«»<i MH1' u> ginw
图3-14 GAS GAA TFET加工工艺流程图
(1) 形成器件漏极和沟道。在绝缘氧化层衬底上，对轻掺杂的硅衬底上通过掩
34
膜、曝光、刻蚀、离子注入、退火形成器件底部的漏极，漏极的掺杂浓度为1 X 1017cm-3,掺杂杂质可以是磷或者碑。然后在漏极顶部外延生长本征硅，形成器 件的沟道，如图3-14(3)所示问。
(2) 接形成器件的圆柱体外层。首先，在SOI上沉积圆形硬掩膜层，其横切 面图如图3-14(b),掩膜层的半径决定了 GAS GAATFET中源极硅层的半径，接 着通过沉淀和刻蚀形成图3-14(c)中的牺牲硅氧化层，最后向下刻蚀形成图3-14 (d)中的GAS GAATFET晶体管的外层。
(3) 形成器件的栅极。在进行栅极沉淀之前，首先要沉淀氧化层作为栅极与沟 道之间的隔离层，同时也可以将该器件与周围器件相互隔离，如图3-14(e),然后 沉淀栅极金属，接下来将多余的栅极金属移除后，再次沉淀氧化层，如图3-14(g), 至此，栅极沉淀完毕。
(4) 形成源极中的错层。首先如图3-14(h)所示，围绕图3-14(g)中沉淀的氧化 层形成牺牲层，接下来通过化学机械平坦去掉多余的介质层和牺牲层，然后通过 化学气相沉淀的方法生长Ge层，然后通过掩膜、曝光、刻蚀、离子注入、退火 形成p型掺杂区域，源极错层的掺杂浓度为5xl019cm-3,掺杂杂质为硼，如图 3-14(i)所示［旳。
(5) 形成源极中的硅层。首先如图3-14①所示，通过化学气相沉淀正硅酸乙酯 (TEOS),然后进行了平整化，接着将器件曝光并进行挖沟，形成了如图3-14(k) 所示的结构，然后通过化学气相沉淀的方法生长Si层，通过掩膜、曝光、刻蚀、 离子注入、退火形成p型掺杂区域，源极硅层的掺杂浓度为5xl019cm-3,掺杂 杂质为硼，最终形成了图3-14(1)［殉。
(6) 最后，形成连接和隔离层。如图3-14(m)所示，首先进行氧化层的沉淀， 接着形成了器件源极、漏极和栅极的金属连接。
到此，GAS GAA TFET器件制备完成。
3.5本章小结
本章首先介绍了 TFETs面临几个问题：开态电流低、驱动能力不足，亚阈值 斜率不稳定和具有双极性效应。针对这些问题，本章提出了新型TFETs器件GAS GAATFET并对其进行了优化个工艺设计，本章具体内容如下：
3.1 节介绍 了 GAS GAA TFET 和普通 Si GAA TFET、Ge-source GAA TFET 两种器件的具体结构以及仿真参数。
3.2节通过转移特性、能带结构和带带隧穿概率探究不同错层、硅层厚度的 错环绕源极结构对GAS GAATFET器件性能的影响，通过对GAS GAATFET器 件开态和关态下的性能分析，得出了在本研究中错层厚度为6〃n时GAS GAA
35
TFET器件综合性能最好，因此，本论文后面对GAS GAATFET的研究都将以错 层厚度6zwn为条件进行。
3.3 节中将 GAS GAA TFET 和 Si GAA TFET> Ge-source GAA TFET 进行对 比分析。从转移特性、亚阈值特性、带带隧穿概率以及电子浓度等方面分析了三 种器件的电学特性和物理特性，研究了错环绕源极结构对TFETs器件优化的内 在机理。
3.4节研究了不同栅极功函数对GASGAATFET的影响，最终选用了栅极功 函数为4.4eV的GAS GAATFET来缓解器件的双极性效应，优化性能。
最后，本论文结合纳米MOSFETs的加工工艺以及参考文献中的两种器件加 工流程，设计了 GAS GAATFET的加工工艺流程。
第四章低关态电流/高开态电流的TFET器件
在第二章中讲过TFETs器件的开态电流主要来自于开态下器件源极和沟道 之间发生的带带隧穿,TFETs器件的双极性电流主要来自于负栅极电压下器件沟 道和漏极之间发生的带带隧穿，TFETs的关态电流来自与关态下器件中源极和沟 道之间以及沟道和漏极之间发生的少量的带带隧穿，因此，在TFETs器件中，价 能带间载流子的隧穿是影响其性能的关键因素。在第三章，本论文提出了可以提 升开态电流、稳定亚阈值斜率的GAS GAATFET。为了研究源极和沟道、沟道和 漏极对TFETs器件性能的影响，本章在GAS GAATFET的基础之上，提出了两 种新型器件，GAS GAATFET with Overlap(O-GAS GAATFET)和 GAS GAATFET with Pocket(P-GAS GAA TFET)。两种器件分别针对TFETs的沟道和漏极、源极 和沟道进行改变，通过分析这两种器件的物理特性、电学特性，同时将这两种器 件的性能和GAS GAA TFET进行对比研究，分析内在机理，总结出优化TFETs 的方法，为TFETs的研究提供理论基础和新的思路。
4.1低关态电流的O-GAS GAATFET的研究
4.1.1 O-GAS GAATFET 的结构设计
图4-l(a)是错层厚度为6nm的GAS GAA TFET结构示意图。本节提出的0- GAS GAATFET结构图如图4-l(b)所示，因为在器件结构中增加了 Overlap结构， 故命名为O-GAS GAA TFETo O-GAS GAA TFET通过将栅极向漏极延长的 Overlap结构，使得在关态时，器件的沟道和漏极处的电场降低，进而使得器件 的关态电流降低。本节将对O-GAS GAATFET结构进行仿真，具体器件结构参 数如表4-1。
Overlap I程将栅极向漏极延长，在关态时，可以降低了器件沟道和漏极接触 面处的电场，进而降低器件的关态电流，为了清晰的阐述Overlap长度对GAS GAA TFET器件性能的影响，在器件其他参数都不变的情况下，本节分别取 Overlap长度为3run, 6nm, 9nm, 12nm和15?mi的器件进行仿真，研究其电学 特性以及物理特性。本小节将会从转移特性、电场强度分布、电流密度、能带结 构等方面研究不同长度Overlap对器件性能的影响，为优化GAS GAA TFET以 及其他TFETs器件提供指导，同时设计0-GAS GAATFET的工艺流程，为在实 际器件中使用Overlap结构提供理论基础。
37


图 4-1 器件结构横切图(a)GAS GAA TEFT; (b)O-GAS GAA TFETo


表4-1 O-GAS GAA TFET的参数定义
参数名
参数含义
参数值
r
器件半径
12nm
LSD
源极漏极长度
40n?n
Lc
沟道长度
30nm
Tox
氧化层厚度
2nm
TGe
错层厚度
6nm
Overlap
栅极向漏极延长长度
可调
Ns
源极掺杂浓度（P型）
5 x 1019cm-3
Nc
沟道扌参杂浓度（P型）
1 x 1015cm-3
*Ge
源极硅层掺杂浓度（P型）
5 x 1019cm-3
ND
漏极掺杂浓度（n型）
1 x 1017cm-3
WK
栅极功函数
4.4刃
4.1.2 O-GAS GAA TFET 的基本特性


图 4-2 O-GAS GAA TFET 与 GAS GAA TFET 的转移特性图
图4-2展示了Uds = 0.75IZ条件下，GAS GAA TFET和Overlap长度分别为 3nm. 6nm, 9nm、和15nm的0-GAS GAATFET的转移特性曲线。从图 中可以看出，在均S = oy时,GASGAATFET的关态电流为1.17 x IO-14?!,Overlap 长度为3/im、9nm、12nm和的O-GAS GAATFET的关态电流分别 是4.69 x 105、2.08 x 10_15?1> 1.34 x	9.93 x 10~16A和8.69 x 10_16?l =
38 因此，可以看出，与GAS GAATFET相比，有Overlap的O-GAS GAATFET的 关态电流降低了 1至2个数量级，并且，随着Overlap长度越长，O-GAS GAA TFET的关态电流越低。另外，由于Overlap工程对关态电流的影响，O-GASGAA TFET有着更好的亚阈值特性，更低的亚阈值斜率。GAS GAATFET的最低亚阈 值斜率是43.796mU/dec,平均亚阈值斜率是62.05mV/dec, O-GAS GAA TFET 的最低亚阈值斜率随着Overlap长度的增加而降低，Overlap长度3nm、6nm、 9rwn、和15nm的O-GAS GAA TFET分别对应的最低亚阈值斜率为 39.52mV/dec、36.47mV/dec、34.96mV/dec、33.75mV/dec 和 32.90mV/dec, 平均亚阈值斜率为52.92mV/dec、52.71mV/dec> 54.10mV/dec、55.52mV/ dec和58.37mV/dec。O-GAS GAATFET的关态电流降低主要是因为Overlap工 程降低了关态下器件沟道和漏极位置处的电场，在TFETs器件处于关态时，在 沟道和漏极处发生的少量带带隧穿，而通过Overlap可以降低沟道和漏极处的电 场，电场的减小导致了器件沟道和漏极接触面处沟道价带和漏极导带相互之间的 距离增加，进而降低了该处发生的带带隧穿，降低了关态电流。另外，随着Overlap 长度的增加，器件的点亚阈值斜率不断减小，但是，器件的平均亚阈值斜率却没 有不断减小，相反，当Overlap长度增加到9nrn以上是，平均亚阈值斜率不断增 加。从图中可以看出，Overlap长度为9rmi、12nm和的器件的转移特性曲 线，在栅极电压接近零时开始出现弯曲，这说明器件开始出现双极性效应，并且 可以发现，Overlap长度越长，弯曲越明显，这说明双极性效应越严重。这个现 象也可以用电场来理解，随着O-GAS GAA TFET的Overlap增长，器件的沟道 和漏极处的电场越低，因此，Overlap长的器件，沟道和漏极处需要的栅极电压 多于Overlap短的器件，也因此在Overlap长的器件中，首先出现了双极性效应， 因此，综合来看，Overlap 长度为6nm的 O-GAS GAA TFET 对 GAS GAA TFET 的优化效果最好。　　图 4-3 展示了 Vds = 0.75U, Vgs = 0U条件下，GAS GAATFET 和 O-GAS GAA TFET的电场分布图。图中用黑色笔标记的中间则是器件低电场的分布范围。从 图中可以看出，器件的沟道大部分区域都处于低电场中，而器件漏极中低电场的 区域也随着Overlap长度的增加而增加，从沟道向漏极不断延伸。
为了更形象的说明，图4-4(b)展示了Vds = 0.75*沧=01/条件下,GASGAA TFET 和 Overlap 长度为3nm、6nm> 9nm>	和 的 O-GAS GAATFET
的中心沿沟道方向变化的电场分布图。从图中可以看出，在TFETs器件常发生 带带隧穿的源极和沟道的接触面处，即X = -0.015um的位置，GAS GAA TFET 和不同Overlap长度的O-GAS GAATFET的电场强度接近，因此，Overlap工程
39

对器件的影响主要是影响器件关态电流的沟道和漏极接触面处。在器件中心位置 的沟道和漏极接触面处，即丫 = 0.015的位置，GAS GAATFET的电场强度1.5 x 10W*cmT,而 Overlap 为 的 O-GAS GAATFET 的电场强度为0.5 X 105K* cm-1,大约为GAS GAA TFET的1/3。另外，在器件中心位置的沟道和漏极接 触面处，即Y = 0.015um的位置,O-GAS GAATFET随着Overlap长度不断增加， 电场强度也逐渐减小。因此，O-GAS GAATFET器件可以通过控制Overlap长度 的方法对沟道和漏极接触面附近的电场进行控制，进而可以控制器件的关态电流


图4-4关态下GAS GAA TFET和O-GAS GAA TFET中心位置沿沟道方向电场分布图

图 4-5 展示了心=0.75U、Vgs = OU条件下，GAS GAATFET 和 O-GAS GAA
TFET的中心沿沟道方向变化的电流密度图。图中，在源极(Y < -0.015um)主要 分布的是空穴电流，在漏极(丫 > 0.015um)主要分布的是电子电流。
40


Y(um)
图4-5关态下GAS GAA TFET和O-GAS GAA TFET的电流密度图
从图中可以看出，源极中空穴电流密度最高的是GAS GAA TFET,其最大 值大于3 x 10~3A * cm~3,漏极中电流密度最高的也是GAS GAATFET,其最大 值大于2.5 x 10~3A * cm_3o随着Overlap长度的增长，器件源极和漏极中的电流 密度都呈现下降趋势。当Overlap长度为和时，其电流密度小于1 X 10~4?1 * cm~3,因此，Overlap结构会对O-GAS GAATFET器件的源极和漏极中 的电流密度同时产生了影响。另外，在VgS = 0V时，电流密度减小会降低器件中 带带隧穿的发生，进而降低器件的关态电流。因此，Overlap长度越长，O-GAS GAATFET中电流密度越低，关态电流越低，可以通过增长Overlap的方式来降 低器件的关态电流。


图4-6关态下GAS GAA TFET和O-GAS GAA TFET的能带结构图
图4-6是关态下，GAS GAATFET和O-GAS GAATFET的中心沿沟道方向 变化的能带结构图。从图中可以看出，不同Overlap长度的O-GAS GAATFET的 能带结构的区别在沟道和漏极接触面处，而O-GAS GAA TFET和GAS GAA
41

TFET的能带结构从沟道开始就出现了不同。在沟道中，即丫 = —0.015um至浮= 0.015um的范围内，GAS GAATFET的价带和导带相对于O-GAS GAATFET更 高，而O-GASGAATFET之间的价带和导带相对接近；在沟道和漏极接触面处， 即Y = 0.015的位置，GAS GAA TFET的价带和导带，相对于GAS GAA TFET 而言，向下弯曲的更加剧烈，而O-GAS GAA TFET之间，则是跟随Overlap长 度进行变化，主要体现为随着Overlap长度的增长，O-GAS GAATFET器件的价 带和导带更加平稳。在沟道和漏极接触面，能带的剧烈向下弯曲会使得沟道价带 和漏极导带更加接近，有助于带带隧穿的发生，因此，增加Overlap的长度，使 得在沟道和漏极接触面的能带结构更加平稳有利于降低关态电流，可以通过改变 Overlap长度的方法来改变O-GAS GAATFET的沟道和漏极位置的能带结构，进 而改变器件的性能。
4.1.3 O-GAS GAATFET 的工艺设计
在第三章的最后，本论文设计了 GASGAATFET的加工工艺流程图，现在， 本小节将在其基础上，设计O-GAS GAATFET的加工流程，具体如图4-7所示。
:' cr -"(di
「
"i"…ji

图4-7 O-GAS GAA TFET的加工流程图
下面介绍O-GAS GAATFET的详细加工流程，与GAS GAATFET重复的步 骤使用简述的形式。
⑴形成器件漏极和沟道，如图4-7⑻所示。
(2) 接形成器件的圆柱体外层。首先，在SOI上沉积圆形硬掩膜层，其横切 面图如图4-7(b),接着通过沉淀和刻蚀形成图4-7(c)中的牺牲硅氧化层，最后向 下刻蚀形成图4-7 (d沖的GAS GAATFET晶体管的外层。其中，为了形成具有 Overlap长度的O-GAS GAATFET,在向下刻蚀形成图4-7(d)时,需要根据Overlap 的长度调整向下刻蚀的厚度。O-GAS GAATFET和GAS GAATFET的加工工艺 的区别就在这里。
(3) 形成器件的栅极，图4-7(e)(g)所示。
(4) 形成源极中的错层，如图4-7(g)(h)(i)所示。
42
(5) 形成源极中的硅层，如题4-7①(k)⑴所示。
(6) 最后，形成连接和隔离层。如图4-7(m)所示。
到此，O-GAS GAA TFET器件制备完成。
O-GAS GAA TFET与GAS GAA TFET加工流程的主要区别在第4-7(d)步， 当使用电子束光刻技术形成圆柱型硅柱的时候，GAS GAA TFET使用电子束光 刻刻蚀的厚度是固定的，而O-GAS GAA TFET刻蚀的厚度是由所需Overlap长 度决定的，如下图4-8(a)所示，通过调节电子束光刻刻蚀的厚度，就可以调整O- GAS GAATFET中Overlap工程的长度。

图4-8 O-GAS GAA TFET和GAS GAA TFET的工艺区别(a)过程：(b)结果。

4.2高开态电流的P-GAS GAA TFET的研究
4.1节提出了 O-GAS GAATFET结构，主要探讨了 Overlap对TFETs器件的 沟道和漏极接触面处的影响。通过Overlap可以降低沟道和漏极接触面处的电场, 改变该位置的能带结构，使能带结构更加平稳，同时降低器件的电流密度，进而 降低了器件在关闭状态下发生带带隧穿的概率，降低器件的关态电流。但是， Overlap结构太长，会加剧器件的双极性效应，影响器件的亚阈值特性，因此在 4.1节中，Overlap长度为6mn的O-GAS GAA TFET是综合性能最好的设计。本 节主要面向器件的源极和沟道接触面进行研究。TFETs器件的源极和沟道接触面 是器件在开启状态下带带隧穿电流的主要来源，因此，增大此处的带带隧穿面积 以及带带隧穿概率，可以提升器件的开态电流。
4.2.1 P-GAS GAATFET 的结构设计
本节提出的P-GASGAATFET,结构图如图4-9(b)所示，因为在器件的源极 和沟道交界的沟道中增加了一块掺杂为n型，形状类似于Pocket的结构，所以 命名为P-GAS GAATFETo下面将会对具有不同浓度Pocket的P-GAS GAATFET 器件结构进行仿真分析，具体器件结构参数如表4-2所示。
43


图 4-9 器件结构横切图(a)GAS GAA TFET; (b)P-GAS GAA TFETo
表4-2 P-GAS GAA TFET的参数定义
参数名
参数含义
参数值
r
器件半径
12nm
LSD
源极漏极长度
40nm
Lc
沟道长度
30nm
「pocket
Pocket半径
6nm
^pocket
Pocket长度
5nm
Tox
氧化层厚度
2nm
TGe
緒层厚度
6nm
Ns
源极掺杂浓度（P型）
5 x 1019cm~3
Nc
沟道掺杂浓度（P型）
1 x 1015cm~3
NsGe
源极硅层掺杂浓度（P型）
5 x 1019cm-3
ND
漏极掺杂浓度（n型）
1 x 1017cm-3
Npocket
Pocket中的掺杂浓度（n型）
可调
WK
栅极功函数

P-GAS GAATFET在器件的源极和沟道交界处增加一块Pocket结构，Pocket 的掺杂方式为n型，与源极中p型掺杂相反，该结构可以使得P-GAS GAATFET 的源极和沟道交界处的能带结构向下弯曲，提升开启状态下源极和沟道交界处发 生带带隧穿的概率，进而提升器件的开态电流。为了清晰的阐述Pocket结构对 GAS GAA TFET器件性能的影响，在器件其他参数都不变的情况下，分别取 Pocket 掺杂浓度为2 x 1018cm_3> 4 x 1018c7n_3> 8 x 1018cm_3> 1.2 x 1019cm-3 和2 x 1019cm-3进行仿真，研究不同掺杂浓度Pocket的P-GAS GAATFET器件 的电学特性，P-GAS GAATFET中Pocket掺杂浓度如下图4-10所示。

图4-10 GAS GAA TFET和P-GAS GAA TFET的掺杂浓度分布图
44
本节将会从转移特性、能带结构、带带隧穿等方面研究不同掺杂浓度对器件 性能的影响，为提升TFETs器件的开态电流提供理论指导，最后在GAS GAA TFET工艺流程的基础之上设计P-GAS GAATFET的工艺流程。
4.2.2 P-GAS GAATFET 的基本特性



图4-11 GAS GAA TFET和P-GAS GAA TFET的转移特性曲线
(a)线型曲线;(b)log曲线。
图4-11展示了5s = 0.75U条件下，GAS GAATFET与Pocket掺杂浓度分别 为2 x 1018cm_3> 4 x 1018CTH_3> 8 x 1018cm~3> 1.2 x 1019cm-3和2 x 1019cm-3 的P-GAS GAATFET的转移特性曲线。从Vgs = 0.47开始可以看出，P-GAS GAA TFET的电流高于GAS GAA TFET,并且随着Pocket的掺杂浓度越高，电流越 高，在沧=IV时，GAS GAATFET的开态电流为7.43 x 10~6A, Pocket掺杂浓 度从低到高的P-GAS GAATFET的开态电流分别为7.63 x 10~M>7.72 x ICT%、 7.91x10-64、8.12 x 10~6A和8.57x10-6/1。与 GAS GAATFET 相比,五种掺 杂浓度的Pocket结构使得P-GAS GAATFET的开态电流相对于GAS GAATFET 的开态电流分别提升了 2.69%, 3.90%, 6.46%, 9.27%和17.76%,这说明Pocket 结构的确可以提升器件的开态电流，也说明了 Pocket的掺杂浓度越高，提升的 开态电流越高。但是，虽然Pocket结构使得P-GAS GAATFET的开态电流得到 了提升，但是，因为Pocket结构同时提升了器件的关态电流，因此，P-GAS GAA TFET的亚阈值斜率相对于GAS GAA TFET更高。图4-11(b)中，Pocket掺杂浓 度从低到高的P-GAS GAA TFET的关态电流分别为1.69 x 10~14A. 1.83 X 10~14A. 2.23x10-1%、2.8 x 10~14A和 4.5 x 10~14A可以看出，P-GAS GAA TFET关态电流高于GAS GAA TFET的关态电流，并且随着Pocket掺杂浓度的 增加，P-GAS GAATFET的关态电流越来越高；在亚阈值斜率方面，Pocket掺杂 浓度从低到高的P-GAS GAA TFET的最低亚阈值斜率分别是45.99ml//dec、 46.34mV/dec, 46.92mV/dec、47.09mV/dec和49.92mV/dec,栅极电压 增长 到 0.4V 时的平均亚阈值斜率分别为62.73mU/dec、62.72mV/dec, 62.99mU/dec、 63.34mV/dec和64.167nU/dec。这是因为在冬s = 0卩时，随着Pocket掺杂浓度增
45
高，P-GASGAATFET中源极和沟道接触面位置的能带结构弯曲的越多，导致了 源极价带和沟道导带越来越接近，载流子从源极价带隧穿到沟道导带所需要的能 量变低，因此发生了更多的带带隧穿，形成了更高的关态电流。从综合性能来考 虑，Pocket掺杂浓度为4 x 1018cm~3的P-GAS GAATFET性能最好。


图4-12 GAS GAATFET和P-GASGAATFET中心沿沟道方向在不同栅极电压下的能带结
构(a)开态；⑹关态。
图 4-12(a)(b)分别展示了％ = 0.75U、Vgs = 1U和0U条件下，GASGAATFET 和P-GAS GAA TFET的中心位置沿沟道方向变化的能带结构图。从图中可以看 出，无论是开态还是关态下，Pcoket结构对P-GAS GAA TFET中心处的影响主 要在于图中Y = -0.015um到Y = -O.Olum的源极和沟道接触面处。在丫 = —0.015um到Y = —O.Olum的地方，由于Pocket结构的存在，相比于GAS GAA TFET的能带结构,P-GASGAATFET的源极价带和沟道导带都发生了向下弯曲，
随着Pocket的掺杂浓度的增大,P-GAS GAATFET的能带结构弯曲的更加剧烈。
在开启状态下，器件中源极价带与沟道导带的能量差A0越小，根据带带隧穿
WKB概率公式:
3
4AV2m*£'J
3qh[Eg + A0)
减小有利于器件中带带隧穿的发生，提升器件的开态电流。但是，在关 闭状态下，Pocket结构对器件源极价带与沟道导带的弯曲，则会导致源极和沟道 接触面发生更多的带带隧穿，从而使得器件的关态电流增大。因此，要使用Pocket 结构提升器件的开态电流，需要特别注意对关态电流的影响，选择合理的Pocket 掺杂浓度值。

图 4-13(a)(b)分别展示了爲$ = 0.75* Vgs = IV和0U条件下，GAS GAATFET 和P-GAS GAA TFET的中心位置沿沟道方向变化的电场分布图。从图中可以看 出，Pocket结构改变了其周围，包括源极和沟道接触面等位置的电场分布。
46


图4-13 GAS GAA TFET和P-GAS GAA TFET中心沿沟道方向在不同栅极电压下的电场强
度分布(a)开态；⑹关态。
在源极和沟道接触面(Y = -0.015um),无论器件开启或者关闭，Pocket结构 都使得该点处的电场增大。在开态下GASGAATFET中Y = -0.015zzm的电场强 度是 1.72 X	在关态下是 1.08x 10叩 *cmT；而 P-GAS GAATFET
在Y = -0.015um的电场强度随着Pocket掺杂浓度的变化而变化，在开启状态下， Pocket的掺杂浓度最低的P-GAS GAATFET的电场强度最低，电场强度是1.75 x 106V * cm'1, Pocket的掺杂浓度最高的P-GAS GAATFET的电场强度最高，电 场强度是2.12 x 106V * cm-1,在关闭状态下，同样也是Pocket的掺杂浓度最低 的P-GAS GAATFET的电场强度最低，电场强度是1.15 x 106V * cm"1, Pocket 的掺杂浓度最高的P-GAS GAATFET的电场强度最高，电场强度是1.48 x 106^ * cm-1,综上所述，在源极和沟道接触面处，P-GAS GAA TFET的电场强度是高 于GAS GAA TFET,并且随着Pocket掺杂浓度的增高而增高。这也造成了在 Pocket 周围中(y = -0.015um到-O.Olum), P-GAS GAA TFET 电场下降的速度 高于GAS GAATFET,并且，Pocket掺杂浓度越高，下降的速度越快。


图 4-14 关态下的带带隧穿图(a)GAS GAATFET;(b)(c)(d)(e)(f) P-GAS GAA TFET
图 4-14 是Vds = 0.75U、VgS = OIZ的条件下，GAS GAATFET 和 P-GAS GAA TFET的横切带带隧穿概率图。图中带带隧穿概率峰值发生在图4-14(f)的源极错 层中，为2.0 76 x 1024cm-3 *s_1,另外，图 4-14(a)展示的 GAS GAATFET 中带 带隧穿概率的峰值为5.883 x 1023cm~3 *s_1o将 GAS GAATFET 与 P-GAS GAA
47

TFET器件的带带隧穿图相比较，可以看出，在器件关闭状态下，Pocket结构的
引入，会使得错环绕源极结构中错层发生带带隧穿的概率增大，硅层发生带带隧 穿的概率减小。从图4-14(b)到图(f)中，随着P-GAS GAATFET中Pocket的掺杂 浓度逐渐增大，可以看到，在源极错层与Pocket结构靠近的位置，带带隧穿概率
逐渐增大，而源极硅层与Pocket结构靠近的位置，带带隧穿概率逐渐减小。

图 4-15 开态下的带带隧穿图(a)GAS GAA TFET;(b)(c)(d)(e)(f)P-GAS GAA TFETo
图4-15中(a)到(f)分别是Vds = 0.75V、沧=1U的开态条件下，GAS GAA TFET与P-GAS GAA TFET的横切带带隧穿概率图。图中带带隧穿概率峰值为 2.89 9 x 1032cm-3 *s-1o在栅极电压为1U的开启状态下，GAS GAATFET和P- GAS GAA TFET在源极错层中的带带隧穿都接近饱和，从图中可以看出，图4- 15(a)到⑴的源极错层中发生的带带隧穿接近，而在Pocket掺杂浓度为2x 1019cm-3的P-GAS GAATFET的源极硅中，则出现了一块更深的带带隧穿区域， 这说明Pocket结构可以增强GAS GAATFET器件源极硅中的带带隧穿，进而提 升器件的开态电流。
发生上述两图现象的原因，是因为在P-GAS GAA TFET中，Pocket结构可 以使器件源极和沟道交界处的能级结构在器件开启或者关闭状态下时，都发生弯 曲，这使得源极价带与沟道导带更加靠近。器件的源极本是错环绕源极异质结结 构，包括了窄带隙的错和宽带隙的硅两种材料，错层的源极价带与沟道导带相比 于硅层更加接近，因此，在引入了 Pocket结构后，错层与Pocket结构相近的地 方会首当其冲的发生带带隧穿，同时，发生带带隧穿的强度会随着Pocket掺杂 浓度的增大而增大。而与之相反的是，在引入Pocket结构后硅层中发生的带带 隧穿减少了，在第二章中讲过，TFETs器件中发生的带带隧穿，本质是势垒另一 边能带结构中有可以容纳粒子的空能态，因此，粒子可以穿过势垒到达另一边的 能带中。在引入Pocket结构后，错层由于其窄带隙的优势，可以比硅层更容易发 生带带隧穿，随着Pocket掺杂浓度增大，铐层中发生带带隧穿的粒子越来越多， 沟道导带中可以容纳粒子的空能态越来越少，这会影响硅层中带带隧穿的发生， 使得硅层中带带隧穿减少。在器件开启状态时，由于错层比硅层更容易发生带带
48
隧穿，错层中的带带隧穿此时已经接近饱和，因此，引入Pocket结构成为P-GAS GAA TFET或者增大Pocket的掺杂浓度，对错层中的带带隧穿效果并不明显。
但是，在引入Pocket后，器件在源极-沟道处的能带结构弯曲的更加剧烈，可以 为粒子提供更多的空能态，而能带结构弯曲的剧烈程度由Pocket的掺杂浓度决 定，因此，当Pocket掺杂浓度不断增加，比如到2xl019cm-3,硅层中新增加的 带带隧穿就会和图4-15(f)一样明显。因此，Pocket结构可以使得GAS GAATFET 器件源极硅层中发生更多的带带隧穿，随着Pocket掺杂浓度的增加，源极硅层 中发生的带带隧穿跟着增加，因此，器件的开态电流也得到了提升。
4.2.3 P-GAS GAATFET 的工艺设计
现在，本小节将在GAS GAA TFET加工工艺的基础上，设计P-GAS GAA TFET的加工流程，具体如图4-16所示。





图4-16 P-GAS GAA TFET加工工艺流程图
下面将按图4-16的顺序介绍P-GAS GAA TFET的详细加工流程，与GAS GAATFET重复的步骤使用简述的形式。
(1) 形成器件漏极和沟道。如图4-16(a)所示。
(2) 接形成器件的圆柱体外层。如图4-16(b)(c)(d)所示。
(3) 形成器件的栅极。如图4-16(e)(f)(g)所示。
(4) 形成源极中的错层。如图4-16(h)(i)所示。
(5) 形成源极中的硅层以及Pocket结构。首先如图4-16(j)所示，通过化学气 相沉淀正硅酸乙酯，然后进行了平整化，接着将器件曝光并进行挖沟，去掉中间 的电介质，接着，通过离子注入的方式，向P-GAS GAA TFET器件注入适量掺 杂浓度的磷或者碑离子，这些离子会注入到器件的源极硅层和沟道相接触的沟道 中，并在沟道中形成n型的Pocket结构，如图4-16(k)所示，然后通过化学气相 沉淀的方法生长Si层，通过掩膜、曝光、刻蚀、离子注入、退火形成p型掺杂
49

区域，源极硅层的掺杂浓度为5xl019cm-3,掺杂杂质为硼，最终形成了图4-
16(1)。
(6) 最后，形成连接和隔离层。如图4-16(m)所示。
到此，P-GAS GAATFET器件制备完成。
P-GAS GAA TFET和GAS GAA TFET工艺最主要的区别如下图4-17所示。 P-GAS GAA TFET中需要通过离子注入的方式，向P-GAS GAA TFET器件中的 源极和沟道接触面的沟道中注入适量掺杂浓度的磷或者碑离子，这样，P-GAS GAA TFET中的n型Pocket就形成了。

图 4-17 P-GAS GAA TFET 和 GAS GAA TFET 工艺区别
4.3本章小结
本章提出了 了 O-GAS GAATFET和P-GAS GAATFET两种器件结构，用于 探究TFETs器件源极和沟道、沟道和漏极对性能的影响。O-GAS GAA TFET、 P-GAS GAA TFET 和 GAS GAA TFET 在结构上的区别在于 O-GAS GAA TFET 中将栅极向漏极延长了 Overlap长度，对漏极进行了部分覆盖,P-GAS GAATFET 在器件的源极和沟道接触面处的沟道中，增加了一块口袋形状的n型掺杂结构， 三种晶体管的其他参数都没有其他区别，栅极功函数也都为4.4e*
4.1节和4.2节，分别对O-GAS GAA TFET和P-GAS GAA TFET进行的电 学特性以及物理特性进行了分析。在O-GAS GAA TFET中Overlap结构可以降 低关闭状态下器件在沟道和漏极接触面处的电场，进而使得关闭状态下器件在沟 道和漏极接触面接触面处隧穿通过的粒子变少，从而降低器件的关态电流，并且 随着Overlap长度的增加，其对沟道和漏极接触面处的影响越强，器件的关态电 流也越低，但是，过长的Overlap会影响器件的亚阈值特性，然后，本论文根据 分析得出了本论文中Overlap长度为时O-GAS GAA TFET性能最良好的结 论。在P-GAS GAATFET中的Pocket结构可以使器件源极和沟道处的能带结构 发生弯曲，进而使得源极价带与沟道导带两条能带更加接近，因此，在开启状态 下，P-GAS GAATFET的源极和沟道接触面处发生更多的带带隧穿，开态电流也 因此得到提升，但是，由于关闭状态下，Pocket结构依然可以弯曲源极和沟道处 的能带，因此，Pocket结构的引入会使得器件的关态电流也增高，然后，本论文
50
根据分析得出了 Pocket掺杂浓度为4 X 101%尬-啲p_GAS GAATFET的性能最 为良好的结论。在4.1节和4.2节的最后，本论文就O-GAS GAATFET. P-GAS GAATFET和GAS GAATFET的加工工艺的区别进行了对应工艺的设计与补充。
51
第五章总结与展望
随着集成电路的不断发展，MOSFETs的特征尺寸不断缩小，集成电路上集 成度不断提高，使得芯片的功耗不断增大，同时，MOSFETs自身被漏端引入的 势垒降低、短沟道效应、窄沟道效应等影响，严重影响性能。在这种情况下，基 于带带隧穿原理的TFETs引起了人们的兴趣和大量的研究。TFETs与MOSFETs 的基本原理不同，带带隧穿的原理令TFETs具有超低的关态电流和可以突破 60mV/decade的玻尔兹曼限制的优秀亚阈值特性，并且对MOSFETs中存在的二 级效应具有一定免疫能力。因此，TFETs是最有希望成为低功耗器件的新型晶体 管之一。但是，传统的硅基TFETs存在着许多的问题：开态电流低，驱动能力不 足；具有双极性效应；亚阈值斜率不稳定，影响在电路中的实际应用。本论文针 对TFET器件面临的主要问题，进行了如下研究：
首先，本论文提出一种新型器件-错环绕源极环栅隧穿场效应晶体管(GAS GAATFET),错环绕源极的结构是该器件的创新之处，本论文使用的仿真软件是 Sentaurus TCAD。通过仿真得出GAS GAA TFET在错层厚度为6〃n时开态电流 和关态电流分别为1.65 x 10-M和2.79x10754,综合性能最好。接着，通过比 较得出，GAS GAA TFET的开态电流和Ge-source GAA TFET接近，比Si GAA TFET 高大约 104数量级，同时，相比于 Ge-source GAA TFET, GAS GAA TFET 的关态电流大约降低了五分之四。另外，通过计算发现，GASGAATFET的亚阈 值斜率的方差低于Si GAA TFET和Ge-source GAA TFET两种器件，这说明了 GAS GAATFET的亚阈值特性最稳定。接下来，本论文研究了栅极功函数和GAS GAA TFET双极性效应之间的关系,发现缓解GAS GAA TFET的双极性效应可 以通过降低器件的栅极功函数的方法，不过，降低器件的栅极功函数会增大器件 的关态电流，影响器件的亚阈值特性，因此，综合考虑本论文中使用了4.4eU的 栅极功函数。
接着，本论文针对TFETs器件的沟道和漏极、源极和沟道接触面进行研究， 提出了 O-GAS GAATFET和P-GAS GAATFET两种器件并对两种器件进行了深 入的探讨分析。栅极向漏极延长Overlap的结构可以对O-GAS GAA TFET中沟 道和漏极接触位置的电场有着抑制作用，这使得器件的关态电流降低，另外，器 件的点亚阈值斜率和关态电流随着Overlap的长度的增长而降低，不过，Overlap 增长也会加重双极性效应，综合考虑，本论文中O-GAS GAATFET在Overlap长 度为6nm时性能最好，可以得到点亚阈值斜率和平均亚阈值斜率分别为 36.47mV/dec和52.71mU/dec的最优良性能。P-GAS GAA TFET 中 Pocket 的存
52
在弯曲了器件的的源极价带和沟道导带，两条能带因此而靠近，势垒的宽度也因 此降低，进而器件局部发生带带隧穿的概率得到了提升，开态电流增大，通过研 究发现，器件的开态电流随着Pocket的掺杂浓度的增大而增大，但是，Pocket也 会影响器件的关态电流，掺杂浓度过高会使得P-GAS GAA TFET的关态电流剧 烈增加，亚阈值斜率增加，在本论文设计中，当Pocket的掺杂浓度为4 x 1018cm-3 时，P-GAS GAA TFET的开态电流相比于GAS GAA TFET可以提升3.9%,同 时，亚阈值斜率仅有微小的增加，因此，Pocket掺杂浓度为4 x 1018cm~3的P- GASGAATFET综合性能最好。最后，本论文参考GAS GAATFET的加工流程， 以此为基础，分别设计了 O-GAS GAATFET和P-GAS GAATFET对应的加工流 程。
本论文研究工作主要为器件结构设计与Sentaurus TCAD仿真模拟，受条件 限制缺乏实际加工验证。在本论文的理论分析和仿真分析基础上，后续可以从以 下几个方面深入研究：
(1) 通过仿真研究本文提出的GAS GAATFET, O-GAS GAATFET, P-GAS GAATFET三种器件加工工艺以及具体加工方案。
(2) 实现 GAS GAATFET, O-GAS GAATFET, P-GAS GAA TFET,并搭建 实际电路模型，对其射频性能进行研究。
(3) 以本文设计的器件结构为基础，采用其他结构和材料进行进一步优化设 计。
53
参考文献
[1] http://amuseiim.cdstm.cn/AMuseum/ic/index_02_04_02.html 中国数字科技 馆
[2] https://ieeexplore.ieee.org/stamp/stamp.jsp?tp:=:&amumber=7332204&tag=l Moore's Law at Fifty
[3] 陶桂龙，许高博，殷华湘,徐秋霞•隧穿场效应晶体管的研究进展[J]・微纳电 子技术,201 &55(10):707-718.
[4] Wang Y Y. The driving force for development of IC and systemin future: Reducing the power consumption andimproving the ratio of performance to powerconsumptionf J]. Science China (Information Sciences), 2011(05):7-27.
[5] Kondo K, Takahashi K, Kada M・ Three-dimensional integration of semiconductors: Processing, materials, and applications [M] // ThreeDimensional Integration of Semiconductors. Springer International Publishing, 2015.
[6] Musalgaonkar, G.; Sahay. S.; Saxena, R.S.; Kumar, M.J. Nanotube tunnelling FET with a Core Source for Ultrasteep Subthreshold Swing: A Simulation Study. IEEE Trans. Electron Devices 2019, 66, 4425*432.
[7] Beohar, A.; Vishvakarma, S・K・ Performance enhancement of asymmetrical underlap 3D-cylindrical GAA-TFET with low spacer width. Micro Nano Lett. 2016,11,443*45.
[8] C. Wu? Q. Huang, Y. Zhao, J. Wang, Y Wang and R. Huang, "A Novel Tunnel FET Design With Stacked Source Configuration for Average Subthreshold Swing Reduction/' in IEEE Transactions on Electron Devices^ vol. 63, no. 12, pp. 5072-5076, Dec. 2016, doi: 10.1109/TED.2016.2619694.
[9] Lin, H.H.; Hu? V.P. Device design of vertical nanowire III-V heterojunction TFETs for performance enhancement. In Proceedings of the 2018 7th International Symposium on Next Generation Electronics (ISNE), Taipei, Taiwan, 7-9 May 2018; pp. 1-4.
[10] Seo, J.H.; Ybon? YJ.; Lee, H.G.; Kang, LM. Design optimization InGaAs/GaAsSb-based heterojunction Gate-all-around (GAA) arch-shaped tunnelling field-efifect transistor (A-TFET). In Proceedings of the 2018 International Conference on Electronics, Information, and Communication
54
(ICEIC), Honolulu, HI, USA, 24-27 January 201 & pp. 1-2.
[11] Mamidala9 J.K.; Vishnoi, R・；Pandey, P. Tunnel Field-Effect Transistors (TFET); John Wiley and Sons Ltd.: West Sussex, UK, 2016.
[12] Gopalakrishnan, K・；Griffin, P.B.; Plummer, J.D. Impact ionization MOS (I- MOS)—Part I: Device and circuit simulations. IEEE Trans. Electron Devices 2005, 52, 69—76.
[13] Musalgaonkar, G.; Sahay，S・；Saxena, R.S»; Kumar, M.J. An impact ionization MOSFET with reduced breakdown voltage based on baekgate misalignment・ IEEE Trans. Electron Devices 2018, 66, 868-875・
[14] Onal, C.; Woo, R.; Koh, H.Y.; Griffin, P.B.; Plummer, J.D. A novel depletion- IMOS (DIMOS) device with improved reliability and reduced operating voltage. IEEE Electron Device Lett. 2009, 30, 64-67.
[15] Kumar, M.J.; Maheedhar, M.; Varma, P.P. Bipolar I-MOS—An impactionization MOS with reduced operating voltage using the openbase BJT configuration. IEEE Trans. Electron Devices 2015, 62, 4345—4348.
[16] Saurabh, S.; Kumar, M.J. Fundamentals of Tunnel Field-Effect Transistors; CRC Press: Boca Raton, FL, USA, 2016.
[17] Abdi, D.B.; Kumar, MJ. In-built N+ pocket p-n-p-n tunnel field-efifect transisto匚 IEEE Electron Device Lett. 2014, 35, 1170-1172・
[18] Lin J.T.; Wang T.C.; Lee W.H.; Yeh C.T.; Glass S.; Zhao, Q.T. Ch^acteristics of recessed-gate TFETs with line tunnelling・ IEEE Trans* Electron Devices 201& 65, 769-775.
[19] Nagavarapu, V.; Jhaveri, R.; Woo, J.C. The tunnel source (PNPN) n-MOSFET: A novel high performance transisto匚 IEEE Trans. Electron Devices 2008, 55, 1013-1019.
[20] Zhu, J.; Zhao, Y.; Huang, Q.; Chen, C.; Wu? C.; Jia, R.; Huang, R. Design and simulation of a novel graded-channel heterojunction tunnel FET with high ION/IOFF ratio and steep swing. IEEE Electron Device Lett 2017, 3& 12001203.
[21] Beohar, A.； Yadav, N.; Vishvakarma, S.K. Analysis of trap-assisted tunnelling in asymmetrical underlap 3D-cylindrical GAA-TFET based on hetero-spacer engineering for improved device reliability. Micro Nano Lett. 2017, 12, 982986.
[22] Kisaki H. Tunnel transistor [J], Proceedings of the IEEE, 1973, 61(7):1053-
55
1054.
[23] Dubey P K，Kaushik B K. T-Shaped III-V Heterojunction Tunneling FieldEffect Transistor [J]. IEEE Transactions on Electron Devices, 2017:1-6.
[24] N. Bagga, A. Kumar and S. Dasgupta, "Demonstration of a Novel Two Source Region Tunnel FET,M in IEEE Transactions on Electron Devices^ vol. 64. no. 12, pp. 5256-5262, Dec. 2017, doi: 10.1109/TED.2017.2759898.
[25] G. Musalgaonkar, S. Sahay, R. S. Saxena and M. J. Kumar,H A Line Tunneling Field-Effect Transistor Based on Misaligned Core-Shell Gate Architecture in Emerging Nanotube FETs,” in IEEE Transactions on Electron Devices, vol. 66, no. 6, pp. 2809-2816, June 2019, doi: 10.1109/TED.2019.2910156.
[26] S. Sharma and R. Chaujar, 'Terformance Analysis of a Novel Hetero-material InAs/GaAs Junctionless TFET," 2020 IEEE VLSI DEVICE CIRCUIT AND SYSTEM (VLSI DCS), Kolkata, India, 2020, pp. 38-41, doi: 10.1109/VLSIDCS47293.2020.9179852.
[27] S. Chen, S. Wang, H. Liu, W. Li, Q. Wang and X. Wang, "Symmetric U- Shaped Gate Tunnel Field-Effect Transistor/' in IEEE Transactions on Electron Devices, vol. 64, no. 3, pp. 1343-1349, March 2017, doi: 10.1109/TED.2017.2647809.
[28] K. Liu and C. Cheng, "Investigation on the Effects of Gate-Source
Overlap/Underlap and Source Doping Gradient of n-lype Si Cylindrical GateAll-Around Tunnel Field-Effect Transistors/ in IEEE Transactions on Nanotechnology vol. 19, pp. 382-389,	2020, doi:
10.1109/TNAN0.2020.2991787.
[29] Appenzeller? J.; Lin, YM.; Knoch, J.; Chen, Z.; Avouris, P. Comparing carbon nanotube transistors-the ideal choice: A novel tunnelling device design. IEEE Trans. Electron Devices 2005, 52, 2568-2576.
[30] Toh? E.H.;Wang, G.H.; Samudra, G.; Yeo? YC. Device physics and design of double-gate tunnelling field-effect transistor by silicon film thickness optimization. Appl. Phys. Lett. 2007, 90, 63507.
[31] Avci, U.E.; Morris, D.H.; Young, I.A. Tunnel field-effect transistors: Prospects and challenges. IEEE J. Electron Devices Soc. 2015, 3, 88-95.
[32] Lu, H.; Seabaugh, A. Tunnel field-effect transistors: State-ofthe-art. IEEE J. Electron Devices Soc. 2014, 2, 44—49.
[33] Q. Huang et al.^ nComprehensive performance re-assessment of TFETs with
56
a novel design by gate and source engineering from device/circuit perspective/12014 IEEE International Electron Devices Meeting, San Francisco, CA, USA, 2014, pp. 13.3.1-13.3.4, doi: 10.1109/IEDM.2014.7047044.
[34] http://www.360doc.eom/content/l 9/1212/20/30062340_879341626*shtml
[35] Wu Y C? Jhan Y R. 3D TCAD Simulation for CMOS Nanoeletronic Devices[M]・ 2018.
[36] 马阳昊 低关态电流的InN/SiGe/Si隧穿场效应晶体管的研究[D].电子科 技大学,2017.
[37] 曾谨言.量子力学[M].北京：科学岀版社,2007.
[38] https://baike.baidu.com/item/ 原子半径 /9477610?fr=aladdin#6
[39] https://baike.baidu.com/item/tcad/2749532?fr=aladdin
[40] 芦宾.新型隧穿场效应晶体管模型及结构研究[D].西安电子科技大 学,2019.
[41] 刘明军.隧穿场效应晶体管的新型器件结构及优化设计研究[D].电子 科技大学,2019.
[42] Synopsys. Sentaurus Device User Guide[M]. Mountain View, CA, USA: Synopsys, 2013, 400-405
[4 习 https://baike.baidu.com/item/%E6%BC%82%E7%A7%BB%E2%80%93% E6%89%A9%E6%95%A3%E6%96%B9%E7%A8%8B/22784778?fi=aladd in
[44] https://baike.baidu.com/item/%E8%B4%B9%E7%Bl%B3-%E7%8B%84% E6%8B%89%E5%85%8B%E5%88%86%E5%B8%83/5866493?fr=aladdin
[45] 闫志蕊.异质结隧穿场效应晶体管的结构优化研究[D].西安电子科技大 学,2019.
[46] Vanlalawpuia, K.; Bhowmick, B. Investigation of a Ge-Source Vertical TFET with Delta-Doped Layer. IEEE Trans. Electron Devices 2019,66,4439-4445.
[47] Kim, S.H.; Jacobson,乙A.; Liu, T.J. Impact of body doping and thickness on the perfbnnance of Germanium-source TFETs. IEEE Trans. Electron Devices 2010,57, 1710-1713.
[48] Damrongplasit, N.; Shin, C.; Kim, S.H.; Vega, R.A.; Liu, T.-J.K. Study of Random Dopant Fluctuation Effects in Germanium-Source Tunnel FETs. IEEE Trans. Electron Devices 2011, 58, 3541-354&
[49] Lee, Y; Nam, H.; Park, J.-D.; Shin, C. Study of work-function variation for
57
high-K/metal-gate ge-source tunnel field-effect transistors. IEEE Trans. Electron Devices 2015, 62, 2143—2147.
[50] Beohar, A.; Shah, A.P.; Yadav, N.; Vishvakarma, S.K. Design of 3D cylindrical GAA-TFET based on germanium source with drain underlap for low power applications. In Proceedings of the 2017 International Conference on Electron Devices and Solid-State Circuits (EDSSC), Hsinchu, Taiwan, 1820 October 2017; pp. 1-2・
[51] Jhan, Y.-R.; Wu? Y.-C.; Hung, M.-F. Performance enhancement of nanowire tunnel field-effect transistor with asymmetry-gate based on different screening length. IEEE Electron Device Lett. 2013, 34,1482-1484.
[52] Musalgaonkar, G・；Sahay, S.; Saxena, R.S.; Kumar, MJ. A Line tunnelling Field-Effect Transistor Based on Misaligned Core-Shell Gate Architecture in Emerging Nanotube FETs・ IEEE Trans. Electron Devices 2019, 66, 28092816.
[53] 李伟.隧穿场效应晶体管的新结构设计及应用研究[D]•西安电子科技大 学,2019.
[54] 耿露;新型隧穿场效应晶体管TFET的探究[D];杭州电子科技大学;2020 年
[55] Tekleab, D.; Tran, H.H.; Sleight, J.W.; Chidambarrao, D. Silicon Nanotube MOSFET. US Patent &871,576, 28 October 2014.
[56] Bae, T.-E.; Suzuki, R.; Nakane, R・；Takenaka, M.; Takagi, S・ Effects of ge- source impurity concentration on electrical characteristics of Ge/Si heterojunction tunnelling FETs. In Proceedings of the 2017 Fifth Berkeley Symposium on Energy Efficient Electronic Systems and Steep Transistors Workshop (E3S), Berkeley, CA, USA, 19-20 October 2017; pp. 1-3.
58
来到北京，来到北京邮电大学，一待就是七年。今天，我的研究生毕业论文 也即将完成，我的脑中闪过许多大学生涯的画面，点点滴滴令人怀念。
特别由衷地感谢我的导师韩可老师，早在我大四第一次参加实验室组会时, 韩老师通过他自身求学、科研道路的经历来教导我应有的学习态度谢谢您对我耐 心的指导，让我在科研中收获知识、少走弯路、获得成绩。学为人师，行为世范， 同样感谢韩老师对待生活、为人处事的态度，让我意识到自己的缺点进而改正, 再次感谢韩老师！
特别感谢王媛学姐，那年五月，明光桥北，寻得良人，共赴白头，研究生是 一段孤独的旅程，幸而有你的陪伴，执手前行。
感谢邓中亮组，感谢邓中亮老师、刘雯老师、焦继超老师、尹露老师、林文 亮老师、孙源老师、李宁老师对我研究方向三年的指导和建议，让我对自己研究 方向的认识更加深刻。
感谢舍友王凡、许允飞、付加伟、尹家兵、刘义彬和实验室李佳伟对我的照 顾，感谢蒋卓希、叶尼军、王沛民等等学弟的和谐共处。
感谢北京邮电大学，特别感谢电子工程学院，为我的本科、研究生学习与生 活提供的沃土。祝我的母校桃李天下，再创辉煌！
特别感谢我的爸爸妈妈和家人，谢谢您们对我无私的爱护、关心和支持。你 们是我坚强的后盾，是我避风的港湾，是我永远温暖的家。祝你们平安健康，快 乐幸福，我爱你们！
最后结束的感谢也要谢谢我自己，谢谢自己的坚持、努力和不放弃，希望 我能一直做到自信、宽容、乐观、善良、知足和常乐。休言万事转头空，未转 头时是梦。努力在当下，不悔过去，展望未来！
攻读硕士学位期间发表的学术论文目录
根据已完成的研究工作，本人以第二作者(学生一作)发表了 1篇SCI检索的 论文。
[1] Han, K.; Long, S.; Deng, Z.; Zhang, Y.; Li, J. A Novel Germanium-AroSource Gate-Alb Around Tunnellmg Field-Effect Transistor for Low-Power
Applications. Micromachines 2020, 115 164. https://doi.org/! 0.3390/mil 1020164
60
































































