# Transmiss√£o de Dados via LoRa ‚Äî FPGA + BitDogLab

Projeto desenvolvido com o objetivo de realizar **transmiss√£o de dados via LoRa** utilizando um **FPGA Colorlight i9** e o microcontrolador **BitDogLab (Raspberry Pi Pico W)**.

O projeto integra:
- Leitura de dados do **sensor AHT10** (temperatura e umidade);
- Comunica√ß√£o **LoRa** entre FPGA e microcontrolador;
- Processamento e exibi√ß√£o dos dados no terminal serial.

---

## Descri√ß√£o Geral

O sistema √© dividido em duas partes principais:

- **FPGA (hardware/):**
  - Respons√°vel pela interface LoRa e controle da transmiss√£o;
  - Implementado em **LiteX** e **Python**, com integra√ß√£o em **C** para o firmware embarcado no softcore.

- **BitDogLab (software/):**
  - Atua como esta√ß√£o receptora LoRa;
  - Processa e exibe os dados recebidos do FPGA;
  - Desenvolvido em **C** com o SDK do Raspberry Pi Pico.

---

## Diagrama de Blocos do Sistema
```bash
    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
    ‚îÇ        Sensor AHT10          ‚îÇ
    ‚îÇ   (Temperatura / Umidade)    ‚îÇ
    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
                   ‚îÇ I¬≤C
                   ‚ñº
    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
    ‚îÇ            FPGA              ‚îÇ
    ‚îÇ   (Colorlight i9 - LiteX)    ‚îÇ
    ‚îÇ ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îÇ
    ‚îÇ ‚îÇ   Controlador LoRa TX    ‚îÇ ‚îÇ
    ‚îÇ ‚îÇ   M√≥dulo SPI / UART      ‚îÇ ‚îÇ
    ‚îÇ ‚îÇ   Softcore (firmware C)  ‚îÇ ‚îÇ
    ‚îÇ ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îÇ
    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
                   ‚îÇ LoRa (SPI)
                   ‚ñº
    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
    ‚îÇ        BitDogLab RX          ‚îÇ
    ‚îÇ   (Raspberry Pi Pico SDK)    ‚îÇ
    ‚îÇ  - Recep√ß√£o via LoRa         ‚îÇ
    ‚îÇ  - Exibi√ß√£o no terminal      ‚îÇ
    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò

```

---

## ‚öôÔ∏è Especifica√ß√µes T√©cnicas

## üîπ Pinos Utilizados ‚Äî FPGA Colorlight i9/i5 (Tarefa05)
```bash
| **Sinal / Interface** | **Nome no c√≥digo** | **Pino FPGA (ECP5)** | **IOStandard** | **Descri√ß√£o / Fun√ß√£o** |
|------------------------|--------------------|-----------------------|----------------|-------------------------|
| **Clock 25 MHz**       | `clk25`            | ‚Äî (definido na plataforma LiteX) | LVCMOS33 | Clock principal do sistema |
| **Reset**              | `cpu_reset_n`      | ‚Äî (definido na plataforma LiteX) | LVCMOS33 | Reset externo ativo em n√≠vel baixo |
| **SPI CLK**            | `spi.clk`          | `G20` | LVCMOS33 | Clock SPI para o m√≥dulo LoRa (RFM9x) |
| **SPI MOSI**           | `spi.mosi`         | `L18` | LVCMOS33 | Dados enviados FPGA ‚Üí LoRa |
| **SPI MISO**           | `spi.miso`         | `M18` | LVCMOS33 | Dados recebidos LoRa ‚Üí FPGA |
| **SPI CS**             | `spi.cs_n`         | `N17` | LVCMOS33 | Chip Select do m√≥dulo LoRa (ativo em n√≠vel baixo) |
| **LoRa Reset**         | `lora_reset`       | `L20` | LVCMOS33 | Reset do m√≥dulo LoRa |
| **I¬≤C SCL**            | `i2c.scl`          | `U17` | LVCMOS33 | Clock do barramento I¬≤C (sensor AHT10) |
| **I¬≤C SDA**            | `i2c.sda`          | `U18` | LVCMOS33 | Dados do barramento I¬≤C (sensor AHT10) |
| **SDRAM**              | `sdram`            | m√∫ltiplos pinos (ver arquivo `platform/colorlight_i5.py`) | SSTL / LVCMOS | Mem√≥ria SDR externa |
| **LEDs de usu√°rio**    | `user_led_n`       | definidos na plataforma | LVCMOS33 | LEDs de debug (LedChaser) |
| **SPI Flash**          | `spiflash`         | definidos na plataforma | LVCMOS33 | Mem√≥ria Flash do sistema |
| **UART TX/RX**         | `serial`           | definidos na plataforma | LVCMOS33 | Comunica√ß√£o serial do SoC (USB/UART) |
```

---

### üîπ Pinos Utilizados (Colorlight i9)
```bash
| **Sinal / Interface** | **Nome no c√≥digo** | **Pino FPGA (ECP5)** | **IOStandard** | **Descri√ß√£o / Fun√ß√£o** |
|------------------------|--------------------|-----------------------|----------------|-------------------------|
| **Clock 25 MHz**       | `clk25`            | ‚Äî (definido na plataforma LiteX) | LVCMOS33 | Clock principal do sistema |
| **Reset**              | `cpu_reset_n`      | ‚Äî (definido na plataforma LiteX) | LVCMOS33 | Reset externo ativo em n√≠vel baixo |
| **SPI CLK**            | `spi.clk`          | `G20` | LVCMOS33 | Clock SPI para o m√≥dulo LoRa (RFM9x) |
| **SPI MOSI**           | `spi.mosi`         | `L18` | LVCMOS33 | Dados enviados FPGA ‚Üí LoRa |
| **SPI MISO**           | `spi.miso`         | `M18` | LVCMOS33 | Dados recebidos LoRa ‚Üí FPGA |
| **SPI CS**             | `spi.cs_n`         | `N17` | LVCMOS33 | Chip Select do m√≥dulo LoRa (ativo em n√≠vel baixo) |
| **LoRa Reset**         | `lora_reset`       | `L20` | LVCMOS33 | Reset do m√≥dulo LoRa |
| **I¬≤C SCL**            | `i2c.scl`          | `U17` | LVCMOS33 | Clock do barramento I¬≤C (sensor AHT10) |
| **I¬≤C SDA**            | `i2c.sda`          | `U18` | LVCMOS33 | Dados do barramento I¬≤C (sensor AHT10) |
| **SDRAM**              | `sdram`            | m√∫ltiplos pinos (ver arquivo `platform/colorlight_i5.py`) | SSTL / LVCMOS | Mem√≥ria SDR externa |
| **LEDs de usu√°rio**    | `user_led_n`       | definidos na plataforma | LVCMOS33 | LEDs de debug (LedChaser) |
| **SPI Flash**          | `spiflash`         | definidos na plataforma | LVCMOS33 | Mem√≥ria Flash do sistema |
| **UART TX/RX**         | `serial`           | definidos na plataforma | LVCMOS33 | Comunica√ß√£o serial do SoC (USB/UART) |
```

---

## Estrutura do Projeto
```bash
.
‚îú‚îÄ‚îÄ hardware/ ‚Üí Projeto FPGA
‚îú‚îÄ‚îÄ software/ ‚Üí Projeto BitDogLab
‚îî‚îÄ‚îÄ README.md
```

---

## Ambiente de Desenvolvimento

### Requisitos
- **OSS CAD Suite** (para sintetizar e gravar o FPGA);
- **LiteX** (framework em Python para gera√ß√£o do design);
- **openFPGALoader** (para carregar o bitstream no FPGA);
- **SDK do Raspberry Pi Pico** (para compilar o c√≥digo C);
- **Extens√£o Raspberry Pi Pico** no VS Code.

---

## Hardware (FPGA)

Deve estar dentro da pasta `hardware`:

```bash
cd hardware
```
1Ô∏è‚É£ Ativar o ambiente do OSS CAD Suite
```bash
source [SEU-PATH]/oss-cad-suite/environment
```
Substitua [SEU-PATH] pelo caminho onde o OSS CAD Suite est√° instalado.

2Ô∏è‚É£ Compilar o c√≥digo em Python e subir
```bash
python3 litex/tarefa05_soc.py --board i9 --revision 7.2 --build --load --ecppack-compress
```
3Ô∏è‚É£ Compilar o c√≥digo em C (firmware da FPGA)
```bash
cd firmware
make
cd ..
```
4Ô∏è‚É£ Gravar o firmware na FPGA
```bash
sudo [SEU-PATH]/oss-cad-suite/bin/openFPGALoader -b colorlight-i5 build/colorlight_i5/gateware/colorlight_i5.bit
```
5Ô∏è‚É£ Subir o c√≥digo C e iniciar o terminal serial da FPGA
```bash
litex_term /dev/ttyACM0 --kernel firmware/firmware.bin
```
*Lembre-se: ap√≥s entrar no terminal serial pressione Enter at√© que apare√ßa litex>, digite reboot e pressione Enter novamente.

---

## Software (BitDogLab)

Primeiro, abra o diret√≥rio do projeto no VS Code.

1Ô∏è‚É£ Gerar arquivos de build
```bash
cmake -G Ninja -S . -B build
cmake --build build
```
2Ô∏è‚É£ Gravar o firmware
Ap√≥s a compila√ß√£o, use a pr√≥pria interface da extens√£o Raspberry Pi Pico para:
- Conectar a BitDogLab via USB (bootsel);
- Clicar em ‚ÄúRun Project‚Äù.

