+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; cpu|rst_controller|alt_rst_req_sync_uq1                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|rst_controller|alt_rst_sync_uq1                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|rst_controller                                                                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|irq_mapper                                                                                                                                                             ; 3     ; 31             ; 2            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_014|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_014                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_013|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_013                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_012|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_012                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_011|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_011                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_010                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_009                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_008                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|avalon_st_adapter                                                                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                      ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_mux_001                                                                                                                                          ; 249   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                    ; 56    ; 28             ; 0            ; 28             ; 28     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_mux|arb                                                                                                                                          ; 18    ; 0              ; 4            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_mux                                                                                                                                              ; 1725  ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_014                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_013                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_012                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_011                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_010                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_009                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_008                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_007                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_006                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_005                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_004                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_003                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_002                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux_001                                                                                                                                        ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rsp_demux                                                                                                                                            ; 127   ; 4              ; 2            ; 4              ; 247    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_014                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_013                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_012                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_011                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_010                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_009                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_008                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_007                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_006                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_005                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_004                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_003                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_002                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux_001                                                                                                                                          ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux|arb                                                                                                                                          ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_mux                                                                                                                                              ; 249   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_demux_001                                                                                                                                        ; 127   ; 4              ; 2            ; 4              ; 247    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|cmd_demux                                                                                                                                            ; 139   ; 196            ; 2            ; 196            ; 1723   ; 196             ; 196           ; 196             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_016|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_016                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_015|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_015                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_014|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_014                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_013|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_013                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_012|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_012                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_011|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_011                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_010|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_010                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_009|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_009                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_008|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_008                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_007|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_007                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_006|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_006                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_005|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_005                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_004|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_004                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_003|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_003                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_002|the_default_decode                                                                                                                        ; 0     ; 15             ; 0            ; 15             ; 15     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_002                                                                                                                                           ; 111   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_001|the_default_decode                                                                                                                        ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router_001                                                                                                                                           ; 111   ; 0              ; 6            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router|the_default_decode                                                                                                                            ; 0     ; 19             ; 0            ; 19             ; 19     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|router                                                                                                                                               ; 111   ; 0              ; 6            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rom_0_s1_agent_rsp_fifo                                                                                                                              ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rom_0_s1_agent|uncompressor                                                                                                                          ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rom_0_s1_agent                                                                                                                                       ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_up_down_0_s1_agent_rsp_fifo                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_up_down_0_s1_agent|uncompressor                                                                                                                  ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_up_down_0_s1_agent                                                                                                                               ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_left_right_0_s1_agent_rsp_fifo                                                                                                                   ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_left_right_0_s1_agent|uncompressor                                                                                                               ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_left_right_0_s1_agent                                                                                                                            ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display6_0_s1_agent_rsp_fifo                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display6_0_s1_agent|uncompressor                                                                                                                 ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display6_0_s1_agent                                                                                                                              ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display5_0_s1_agent_rsp_fifo                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display5_0_s1_agent|uncompressor                                                                                                                 ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display5_0_s1_agent                                                                                                                              ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display4_0_s1_agent_rsp_fifo                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display4_0_s1_agent|uncompressor                                                                                                                 ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display4_0_s1_agent                                                                                                                              ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display3_0_s1_agent_rsp_fifo                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display3_0_s1_agent|uncompressor                                                                                                                 ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display3_0_s1_agent                                                                                                                              ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display2_0_s1_agent_rsp_fifo                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display2_0_s1_agent|uncompressor                                                                                                                 ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display2_0_s1_agent                                                                                                                              ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display1_0_s1_agent_rsp_fifo                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display1_0_s1_agent|uncompressor                                                                                                                 ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display1_0_s1_agent                                                                                                                              ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|new_sdram_controller_0_s1_agent_rsp_fifo                                                                                                             ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|new_sdram_controller_0_s1_agent|uncompressor                                                                                                         ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|new_sdram_controller_0_s1_agent                                                                                                                      ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_leds_0_s1_agent_rsp_fifo                                                                                                                         ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_leds_0_s1_agent|uncompressor                                                                                                                     ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_leds_0_s1_agent                                                                                                                                  ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_continue_0_s1_agent_rsp_fifo                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_continue_0_s1_agent|uncompressor                                                                                                                 ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_continue_0_s1_agent                                                                                                                              ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|ram_0_s1_agent_rsp_fifo                                                                                                                              ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|ram_0_s1_agent|uncompressor                                                                                                                          ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|ram_0_s1_agent                                                                                                                                       ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                            ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                        ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|timer_0_s1_agent                                                                                                                                     ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                          ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                                                                      ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent                                                                                                                   ; 310   ; 39             ; 52           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|nios2_gen2_0_instruction_master_agent                                                                                                                ; 196   ; 39             ; 92           ; 39             ; 143    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|nios2_gen2_0_data_master_agent                                                                                                                       ; 196   ; 39             ; 92           ; 39             ; 143    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|rom_0_s1_translator                                                                                                                                  ; 110   ; 7              ; 16           ; 7              ; 85     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_up_down_0_s1_translator                                                                                                                          ; 110   ; 6              ; 28           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_left_right_0_s1_translator                                                                                                                       ; 110   ; 6              ; 28           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display6_0_s1_translator                                                                                                                         ; 110   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display5_0_s1_translator                                                                                                                         ; 110   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display4_0_s1_translator                                                                                                                         ; 110   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display3_0_s1_translator                                                                                                                         ; 110   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display2_0_s1_translator                                                                                                                         ; 110   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_display1_0_s1_translator                                                                                                                         ; 110   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|new_sdram_controller_0_s1_translator                                                                                                                 ; 110   ; 4              ; 3            ; 4              ; 97     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_leds_0_s1_translator                                                                                                                             ; 110   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|pio_continue_0_s1_translator                                                                                                                         ; 110   ; 6              ; 28           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|ram_0_s1_translator                                                                                                                                  ; 110   ; 7              ; 16           ; 7              ; 84     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|timer_0_s1_translator                                                                                                                                ; 94    ; 22             ; 43           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_translator                                                                                                              ; 110   ; 5              ; 18           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|nios2_gen2_0_instruction_master_translator                                                                                                           ; 111   ; 51             ; 0            ; 51             ; 103    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                                                                  ; 111   ; 12             ; 0            ; 12             ; 103    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|mm_interconnect_0                                                                                                                                                      ; 563   ; 0              ; 0            ; 0              ; 557    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|timer_0                                                                                                                                                                ; 23    ; 0              ; 15           ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|rom_0|the_altsyncram|auto_generated                                                                                                                                    ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|rom_0                                                                                                                                                                  ; 55    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|ram_0|the_altsyncram|auto_generated                                                                                                                                    ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|ram_0                                                                                                                                                                  ; 54    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|pio_up_down_0                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|pio_left_right_0                                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|pio_leds_0                                                                                                                                                             ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|pio_display6_0                                                                                                                                                         ; 38    ; 25             ; 25           ; 25             ; 39     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|pio_display5_0                                                                                                                                                         ; 38    ; 25             ; 25           ; 25             ; 39     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|pio_display4_0                                                                                                                                                         ; 38    ; 25             ; 25           ; 25             ; 39     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|pio_display3_0                                                                                                                                                         ; 38    ; 25             ; 25           ; 25             ; 39     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|pio_display2_0                                                                                                                                                         ; 38    ; 25             ; 25           ; 25             ; 39     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|pio_display1_0                                                                                                                                                         ; 38    ; 25             ; 25           ; 25             ; 39     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|pio_continue_0                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_debug_slave_wrapper|the_cpuqsys_nios2_gen2_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_debug_slave_wrapper|the_cpuqsys_nios2_gen2_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_debug_slave_wrapper                                                               ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_ocimem|cpuqsys_nios2_gen2_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_ocimem|cpuqsys_nios2_gen2_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_ocimem                                                                      ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_avalon_reg                                                                  ; 48    ; 0              ; 29           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_im                                                                      ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_pib                                                                     ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_fifo|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_fifo|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_fifo|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_fifo                                                                    ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_dtrace|cpuqsys_nios2_gen2_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_dtrace                                                                  ; 112   ; 0              ; 101          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_itrace                                                                  ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_dbrk                                                                    ; 97    ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_xbrk                                                                    ; 63    ; 5              ; 60           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_break                                                                   ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci_debug                                                                   ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_nios2_oci                                                                                                                ; 174   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|cpuqsys_nios2_gen2_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|cpuqsys_nios2_gen2_0_cpu_register_bank_b                                                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|cpuqsys_nios2_gen2_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|cpuqsys_nios2_gen2_0_cpu_register_bank_a                                                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu|the_cpuqsys_nios2_gen2_0_cpu_test_bench                                                                                                               ; 315   ; 3              ; 281          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0|cpu                                                                                                                                                       ; 149   ; 1              ; 31           ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|nios2_gen2_0                                                                                                                                                           ; 149   ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|new_sdram_controller_0|the_cpuqsys_new_sdram_controller_0_input_efifo_module                                                                                           ; 65    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|new_sdram_controller_0                                                                                                                                                 ; 65    ; 1              ; 1            ; 1              ; 59     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; cpu                                                                                                                                                                        ; 7     ; 0              ; 0            ; 0              ; 75     ; 0               ; 0             ; 0               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
