 1
 
一、 前言及研究目的 
隨著可攜式電子產品的蓬勃發展，快閃式記憶體 (Flash Memory) 的需求量大增，
然而Flash Memory即將面臨尺寸微縮的極限[1]，因此許多新式的非揮發性記憶體正被廣
泛的研究。鋯酸鍶基電阻式非揮發性記憶體具有極佳的記憶時間 (Retention)，是可攜
式電子設備低耗電要求的重要關鍵，是極有可能取代Flash Memory，成為新式的非揮
發性記憶體[2-5]。此外電阻式非揮發性記憶體亦有操作速度快、記憶密度高及製程簡單
等特點，使得電阻式非揮發性記憶體更容易應用在嵌入式系統之中。 
 
二、 研究方法 
首先利用射頻磁控濺鍍法，在 250oC下沉積厚度約為 100nm的LaNiO3 (LNO)薄膜
作為底電極，該薄膜在O2氣氛下經過 600oC快速升溫退火(RTA)處理 1 分鐘後，同樣利
用射頻磁控濺鍍法在 500oC下沉積厚度約為 50nm的 0.3-mol-% V-doped SrZrO3 (V:SZO)
薄膜作為電阻轉換層，最後再利用熱蒸鍍法沉積Al作為上電極，並利用shadow mask定
義上電極面積，完成Al/V:SZO/LNO之元件結構，如圖一所示，簡稱ERE結構；此外為
了提升底電極的導電能力，我們在沉積LNO薄膜之前，先在基板上利用電子束蒸鍍法
沉積一層厚度約為 100nm之Pt/Ti作為底電極，隨後沉積的LNO薄膜則可視為沉積
V:SZO薄膜之緩衝層，其餘製程皆與製作ERE結構元件完全相同，如圖二所示，簡稱
ERBE結構。我們針對兩種結構之記憶體元件進行電學性質測試、記憶特性分析及薄膜
之材料特性分析，並討論兩種不同結構之記憶體元件其特性不同的原因。 
 
三、 研究成果及討論 
 ERE 結構之記憶體元件 
圖三為 LNO 底電極及 V:SZO 電阻轉換層之 XRD 分析，顯示兩層薄膜均為(100)
及(200)之多晶結構；圖四為 V:SZO/LNO 兩層薄膜的 TEM 剖面圖，由 TEM 圖可知
V:SZO 電阻轉換層之厚度約為 50nm，而 LNO 底電極之厚度約為 100nm。 
圖五(a)為 ERE 結構元件之 I-V 特性圖，發現該元件可在 High Resistance State 
(HRS) 及 Low Resistance State (LRS) 間不斷的切換其電阻值；我們將 HRS 及 LRS 在
-1V 的電流值取出並呈現在圖五(b)，發現 LRS 電流值非常穩定，HRS 電流值則在切
換約 50 次後趨於穩定，因此 HRS/LRS 之電阻比值亦趨於穩定，維持在約 1000 倍。
我們分析 HRS 及 LRS 的導電性質，發現 HRS 的電流大致符合 Frenkel-Poole emission；
而 LRS 的電流則符合 Ohmic conduction。 
 3
為±4V~±6V，由LRS到HRS的電阻轉換電壓則約為±1.5V~±2V，比ERE結構元件之
 
、 參考文獻 
Choi, J. Choi, and H.-S. Jeong, “The future prospect of nonvolatile memory,” in Proc. 
[2] .-Y. Jang, J.-C. Young, K.-Y. Chiu, and T.-Y. Tseng, “Bistable resistive 
[3] , C.-C. Lin, C.-H. Lin, and T.-Y. Tseng, “Resistive switching mechanisms of V-doped 
[4] dent and high-speed 
[5] .-C. Wu, C.-H. Lin, and T.-Y. Tseng, “Improvement of resistive switching 
[6] Meijer, D. Bremauid, and D. Widmer, “Electrical current distribution across a 
 
、 計畫成果自評 
本研究依計畫書內容所列，已完成之研究包括 LNO 及 V:SZO 濺鍍標靶之製作；
LNO
執行的過程中，研究生對於半導體製造技術、材料分析技術、電學性質量
測技
 
約
電阻轉換電壓為小；該記憶體的Retention在高溫下可達 6×106秒；該記憶體亦具有非
破壞性讀取之特性，是可能取代Flash Memory，成為新式的非揮發性記憶體。 
五
[1] K. Kim, J. H. 
VLSI-TSA-Tech., 2005, pp. 88-94. 
C.-Y. Liu, P.-H. Wu, A. Wang, W
switching of a sputter-deposited Cr-doped SrZrO3 memory film,” IEEE Electron Device Lett., vol. 26, no. 6, 
pp. 351-353, 2005. 
C.-C. Lin, B.-C. Tu
SrZrO3 memory films,” IEEE Electron Device Lett., vol. 27, no. 9, pp. 725-727, 2006. 
C.-C. Lin, C.-Y. Lin, M.-H. Lin, C.-H. Lin, and T.-Y. Tseng, “Voltage-polarity-indepen
resistive switching properties of V-doped SrZrO3 thin films,” IEEE Trans. Electron Devices, vol. 54, no. 12, 
pp. 3146-3151, 2007. 
C.-Y. Lin, M.-H. Lin, M
characteristics in SrZrO3 thin films with embedded Cr layer,” IEEE Electron Device Lett., vol. 29, no. 10, 
pp. 1108-1111, 2008. 
C. Rossel, G. I. 
metal-insulator-metal structure during bistable switching,” J. Appl. Phys., vol. 90, no. 6, pp. 2892-2898, 
2001. 
六
及 V:SZO 薄膜濺鍍參數之最佳化；製作 ERE 結構及 ERBE 結構之記憶元件；記
憶元件的電學性質測試、記憶體特性分析及薄膜之材料特性分析；記憶元件的電阻轉
換機制之探討等，相關研究成果對於鋯酸鍶基電阻式記憶體在非揮發性記憶體的應
用，有具體的貢獻，研究成果與設定的目標相符。然而因本計劃之執行期間僅 9 個月，
本研究群尚未完成栓塞型電極及 Cross-Point Memory Array 的製作及量測，該研究預期
將可大幅降低記憶元件的變異性，進而提升記憶元件的耐久力，是值得繼續深入研究
的主題。 
在計畫
術等方面皆有深入的了解，對於提升國內半導體、光電、材料及能源之研究及產
業之發展亦有實質的助益。 
 
 
 
 
圖六(a) ERE 結構元件之 Retention 測試 
 
圖六(b) ERE 結構元件之非破壞性讀取測試
 
 
 
 
 
圖七 LNO/Pt 薄膜之 XRD 分析 圖八 ERBE 結構元件之 I-V 特性分析 
 
 
 
 
圖九(a) ERBE 結構元件之電阻值分析 
 
圖九(b) ERE 結構元件之電阻值分析 
 
 
 
 
 
5
出席國際學術會議心得報告 
 
出席者姓名： 博士班研究生-王聖裕 
會議名稱： 6th International Symposium on Advanced Gate Stack Technology (ISAGST) 
會議期間： August 23-26, 2009 
會議地點： San Francisco, CA, USA 
發表論文題目： Excellent Resistive Switching Properties of Ti/ZrO2 Memory Devices for 
RRAM Application. 
 
與會心得： 
ISAGST 會議每年舉辦一次，今年為第六屆，主要是提供世界各知名公司與學術研
究單位一個平台，交流當今最主流的半導體技術。今年參與的公司與學術研究單位有
UC Berkeley、UT Austin、Stanford University、Harvard University、IBM、Intel、Samsung
及 Global Foundries 等知名單位，探討的主題涵蓋 Green Transistor、SOI Technology、
Metal Gate Logic Technology、High-k Gate Dielectrics、20nm Flash Memory、Multilevel 
NAND Flash 及 RRAM 等近年來最熱門的主題。 
這是本研究群第一次投稿至 ISAGST 會議，很高興研究成果能獲得該國際重要會議
的接受與肯定，我們在會議中發表 20 分鐘的口頭演講及提問，會中有兩三位與會人士提
問，大家都關心電阻式記憶元件的電阻轉換機制，大家也都相信在電阻式記憶元件的操
作機制更明確之後，將有機會能取代 Flash Memory，成為新式的非揮發性記憶體。 
會議期間亦到場聆聽多場演講，其中對UC Berkeley, Chenming Hu教授演講的主題
Green Transistor深感興趣，演講中C. Hu教授提及Technology Node進步到 16nm時，電路的
電源Vdd將降至 0.7V，朝向Lower Power方向不斷進步，聆聽大師級的演講，深感半導體
技術進步的快速，以及自己能力的不足，回國後應更加努力研究及學習，才能跟的上全
球的趨勢與國際的腳步。 
參與國際學術研討會，可增加自己對國際上各熱門研究主題的了解，將有助於未來
研究工作的進行，建議所有博、碩士班研究生應該多多參與相關領域的研討會，以增廣
自己的見聞，並增強自己研究的實力。 
 
PS：參與該會議攜回會議論文光碟一份。 
 
