目    錄 
 中文摘要 .....................................................................................................................................................3 
 英文摘要 .....................................................................................................................................................3 
 二、計畫的緣由與目的 .............................................................................................................................3 
 三、研究方法及成果 .................................................................................................................................4 
 四、結論與討論 .......................................................................................................................................15 
 五、參考文獻 ...........................................................................................................................................15 
 六、計畫成果自評 ...................................................................................................................................16 
 
 
電機電子協會(ISO/IEC)在近幾年制定了一新
的國際影音標準，也就是所謂的 MPEG-4 
[1-2]。 
藉由數位影像壓縮技術，可有效降低儲存
及傳輸的成本。影像壓縮基本原理是去除影像
中三種重覆部分，也就是在 1)空間上，2)編碼
上 以 及 3) 影 像 中 人 眼 不 敏 感 的 部 份
(Psychovisual redundancy)進行資料量的壓
縮。僅對前兩者進行壓縮可得 Lossless的重建
影像，但壓縮比不高，約在 2~3倍左右。若利
用視覺特性除去第三種人眼不敏感部分，則壓
縮比可大幅提昇。 
在視訊會議訊號及高品質電視訊號因為
多了一個時間的維度以至於資料量相當大，但
也由於相鄰畫面之相似性，因此有所謂的 data 
redundancy ， 這 一 般 稱 為 畫 面 間 累 贅
( interframe redundancy) 或稱為時間的累贅
(temporal redundancy)。以 HDTV為例，每秒
中有 30 個畫面，也就是相鄰兩個畫面在時間
差只有 1/30 秒。在這麼短的時間內我們所看
的東西不可能有太大變化。在 1/30 秒內即使
是拍攝走動的車子，它所移動的位置也很有
限，何況是坐在攝影機前的新聞播報員，背景
畫面幾乎完全不動，只有播報員些微的小動作
而已，這也就是相鄰畫面的 correlation 非常
高，利用這 interframe redundancy的特性，便
可大幅改善資料壓縮效能。 
目前的視訊壓縮技術不論是 H.263 或
MPEG-4都是採 transform與 predict 混合的編
碼方式，也就是在 spatial domain採取 discrete 
cosine transform，而在 time domain採用 motion 
compensation之 predictive coding。此種方法最
大的缺點在於缺乏 fine grain scalability而無法
針對不同的傳輸環境提供適當的 QoS。這對於
目前越來越多的 video data stream 是藉由
heterogeneous packet networks 或是 wireless 
communication 來完成傳遞的情況，codec 的
scalability 便成了一個很重要的特性。此外
DCT之 blocking effect以及 motion estimation
之龐大運算量都是此種混合編碼的缺點。而採
用 3D (2 spatial domains + 1 time domain) 
DWT，由於 subband coding的特性，其在三個
domain的 fine scalability可輕易獲得，而且不
會有任何的 coding performance loss。此外他有
很好防止 error propagation的能力，其整體運
算的複雜度也較低。由於 3D-DWT 的第三個
dimension是為 frame (time) domain，所以也可
視為 interframe wavelet coding。近來由於
wavelet coefficient coding演算法的進步，例如
像 SPHIT，已可使得 3D DWT 的 coding 
efficiency 在一些含有非常複雜 motion 或是非
常 slow motion的兩種極端 video sequences下
勝過傳統的 DCT + motion compensation混合
編碼方式。但是在一些有  moderate motion 
object 或有 panning、zooming 效果的 video 
sequence，3D DWT 在 time domain所做的單
純 filtering (decomposition) 並無法得到較佳效
果。因而有所謂結合了 motion compensation與
temporal filtering 的 做 法 ， 亦 即 Motion 
Compensated Temporal filtering (MCTF)，使得
temporal filtering 是沿著 motion object 的 
trajectory進行。 
在此計畫中，我們針對 3D DWT和 DWT
＋MCTF為基礎的 video codec system。研究的
重點在於演算法的簡化以及硬體模組實現的
效率，以方便未來以 hardwired design方式來
獲得 low power、low cost solution。 
 三、研究方法及成果 
本計畫研究的主軸，在於探討三維轉換為
基礎之可調式視訊編解碼設計，考量 3D DWT
和 DWT ＋ MCTF 為基礎壓縮系統，從中獲
得好的壓縮率以及保有良好的 scalability。在
於單晶片系統設計上，將提供一個可在 HDL
層次上可模擬的模組，以利於系統整合模擬和
加速設計實現的時程。 
此計畫為兩年，第一年的重點，在於 3D 
三維小波視訊編碼設計，採用本實驗室所
提出的 SABU-ZTC[3]進行編碼處理，而不同
的零樹編碼，其壓縮效益會依設計的結構不同
而有所差異，在圖三中，我們比較兩種可進行
物件方式編碼即具有形狀適應性之特性的零
樹編碼技術。觀察圖四可得知我們所提出的
SABU-ZTC方式，其編碼效益會較 SA-ZTC[4]
方式高出一些。 
 
圖 四  The performance comparison with 
SA-BUZTC, SA-ZTC (Video sequence QCIF 
176x144, frame=16) 
     零值樹結構的建立也是另一項會直接影
響到編碼效益的演算法，所搭配的編碼演算法
使用不同的零值樹結構，都會產生不同的壓縮
效果，因此如果可以建立出良好的樹狀結構，
不但可以提昇壓縮倍率，有時還可以降低編碼
運算時間。圖五是各個類型 tree structure 的
performance 比較，由圖中觀察可以得知原始
對稱的架構明顯比起其他的樹狀結構還要來
的好，主要是因為 SAZTC的演算法是將各個
sub-band分為七個 tree structure集合，而不是
像 SPIHT 的演算法本身是一整個 tree 
structure，因此在硬體實現上還是以對稱性的
樹狀結構(symmetric tree structure)來實現。 
 
圖五 不同的樹結構效能比較 
其編碼過程中我們可依不同的傳輸環境
提供不同影像品質之編碼資訊，如圖六所示，
我們可分別得到 bit rate 不同而表現出不同影
像的品質，圖六 (a)只有編解碼第 13 個
bit-plane，所以還原的影像品質是最差的，圖
六(b)對第 13個 bit-plane到第 5個 bit-plane做
編解碼，還原的影像品質比起六(a)還要好，而
六(c)是將所有的 bit-plane做編解碼，所以可以
把整張畫面還原回來。 
 
  (a)bit-plane 13          (b)bit-plane 5          (c)bit-plane all 
圖六 ZTC Quality Scalability (a) bit-plane 13 (b) 
bit-plane 5 (c) bit-plane all 
SA-BUZTC 之 Encoder Processing 
Element (EPE)方塊圖，如下圖七所示。 
Sn(i,j)
calculator
DMUX
CSD
MUX
SAQ_IN
texture
.
SIGN
.
SAQ_OUT
.“0＂
“0＂
“0＂
“0＂
Level_Sel
.
.. 210
.
RSP__Kill
start
start EN
Refinement
Coding
Symbol 
CodingMUX Symbol Bitstream
Refine. Bitstream
1_bit
5 bit
5 
bi
t
5 bit
3 bit
1 bit
1 
bi
t
1 bit SCP 1 bit
8 bitMUX
3 bit
Buffer_K
3 
bi
t
Buffer_K
entry
encoding
4 bit
4 bit
4 
bi
t
4 
bi
t
4 bit
2 
bi
t
8 
bi
t
8 
bi
t 4 bit
3 bit
3 bit
3 bit
3 
bi
t
.3 bit
Level 3
Level 2
Level 1
圖七 The EPE block diagram of the 
SA-BUZTC 
coding(AAC)的硬體架構圖,主要分為三個部
分： 
1. Asynchronous I/O path 
2. Control path 
3. Adaptive coder 
 
圖九  The function block diagram of the 
adaptive binary arithmetic-coding chip 
¾ Asynchronous I/O path： 
在  I/O path 裡主要為一個 8bits input 
FIFO buffer 以及一個 8bits output FIFO 
buffer。主要的功能是來控制 Adaptive Coder
與外部電路資料之轉換，藉由一種 handshaking
的動作，來決定資料何時輸入或輸出。 
¾ Control path： 
Asynchronous I/O path與 Adaptive coder
必須藉由控制電路來傳送控制信號，藉由內部
的兩個邏輯電路 En_CL與 De_CL來決定編碼
或解碼電路所需要之 next-state 訊號，另外利
用 Init 信號來控制各資料與暫存器的初始動
作。 
¾ Adaptive coder： 
Adaptive coder內所包含之電路包括： 
¾ Adaptive probability estimation modeler 
(APEM)： 
產生機率值 P(‘0’|S)送至 AOU與更新機率值 
¾ Arithmetic operation unit (AOU)： 
接收 APEM 送出的 P(‘0’|S)計算出 AP 與新的
A與 C值，再將值送至 NU做正規化動作。 
¾ Normalization unit (NU)： 
接收 AOU送出的 A與 C做正規化，同時能輸
出編碼的結果至 I/O path或是在解碼時接收輸
入資料。 
¾ 10-BITS shift register S： 
能紀錄前 10筆之輸入資料，讓 APEM能送出
新的機率值 P(‘0’|S) 
在 硬 體 實 現 上 我 們 採 用 Altera 
EP20K1000EFC672-2 之 FPGA Device 實現
video codec系統，從表一中可獲得每一個模組
所需的 gate counts與 speed。 
表一 Implementation result for CODEC 
Device Altera  EP20K 1000EFC672-2 
Module 3D DWT 3D SA-BUZTC AAC 
I/O Pin 
Count 
76 47 26 
Max. Speed 30 MHz 48 MHz 36MHz 
Logic 
Resource 
2011 
ATOMs/38400 
12287 
ATOMs/38400 
905 
ATOMs/38400
ESBs 50/160 0/160 38/160 
第二年的重點，以 DWT ＋ MCTF 為主
軸，重點在於現有演算法及使用各種不同的
filter type對壓縮效能影響的探討，並加以設計
改良，來增進編碼效益及整體效能。最後再以
系統 c code 做模擬、 performance/design 
tardeoffs之決定、以及 HW/SW partitioning之
評估等 FPGA 做實現，根據 rapid prototyping 
board上。並以 FPGA design constraint做適當
的設計調整。本研究所提出的MCTF編碼系統
方塊圖，如圖十所示，基本模組分為：2D 
DWT 、SDMCTF(Spatial Domain MCTF)、
IBMCTF (In-Band MCTF) 、 Motion 
Estimation 、3D ZTC、entropy coding 。 
就硬體成本比較上 1/3型式濾波器複雜度
最低，只需要一個乘法器和兩個加法器，如表
三所示。 
表三 Haar、5/3、1/3 filter架構硬體資源比較 
Filter type 
Lifting based 
Haar 
Lifting based 
5/3 
Lifting based 
1/3 
Multiplier 2 2 1 
Adder 2 4 2 
SDMCTF 的 temporal filter 型態之優缺點如
下： 
¾ Haar Filter： 
就應用在 MCTF 上，整體而言，運算複
雜度為這三種濾波型式最低，由於為每每兩張
做分解只需單向動態估測，因此，唯一付出的
即是補償時要做 connected 與 unconnected 及
一些 pixel padding的偵測，缺點為編碼增益為
三種最差且 coding delay較長，但也由於架構
簡單，較易於硬體實現。 
¾ 5/3 Filter： 
由於本身架構，所以能利用前後兩張畫面
的相關係，使轉換之 subband特性更佳，有效
的提升編碼效益，但必須做雙向預測，來達到
temporal domain 動 態 之 延 續 性 (motion 
continuity)，也因為雙向預測，必須付出雙倍
動態估測的運算量。 
¾ 1/3 Filter： 
如同 5/3型式，必須做雙向預測，來達到
temporal domain 動 態 之 延 續 性 (motion 
continuity)，轉換效果就編碼增益而言介於
Haar與 5/3之間，硬體使用資源較 5/3型式來
得少，但一樣的必須付出雙倍動態估測的運算
量，最大優點為省略了反補償(IMC)，因此不
用如 2 taps Haar 型式，須做 connected 與
unconnected pixel的偵測及判斷，也省去這部
份的運算量。 
Image
Memory
I
ry
Processor
&
Controller
r c ss r
tr ll r
ME MV
Memoryry
Temporal Filtering
&
Allocation
r l ilt ri
ll c ti
SBND
Memoryry
L_SBND
H_SBND
mode
MV_addrMVs_in
MV
ref_pxl_addr
cur_pxl_addr
ref_pxl_out
cur_pxl_out
Video Sequence
L_SBND_addr
capture
H_SBND_addr
Terminate_en
14 bits
17 bits
14 bits
17 bits
17 bits
14 bits
14 bits
11 bits
 
圖十三 SDMCTF encoder block diagram 
本計畫所提出的 SDMCTF之 Encoder方
塊圖，如圖十三所示，主要分成 processor & 
controller單元與 temporal filtering & allocation
單元， processor 根據 motion vectors 將
interframe 間的 pixels 正確地運算並找出有效
的搜尋範圍內所有 multiple connected pixels，
並送對應 pixels的位址到影像記憶體抓取這些
pixels至 temporal filtering單元，而 controller
則為控制記憶體的存取及其他動作線，而
temporal filtering 即將畫面分解成高低頻
subband，包括了 pixel filtering 及 pixel 
padding，待對應的 pixels分解完後，分別將正
確將高低頻的 pixels值送至原畫面 pixels的對
應位置至整個 GOP分解結束。 
Image
Memory
I
r
Processor
&
Controller
r r
tr ll r
MV
Memoryr
SBND
Memoryr
L_SBND_addr_in
H_SBND_addr_in
State
Buffer
t t
ff r
L_SBND_pxl
H_SBND_pxl
L_SBND_addr
H_SBND_addr
Inverse
Temporal Filtering
&
Allocation
I r
r l ilt ri
ll ti
H_SBND_pxl_in
L_SBND_pxl_in
mode
capture MV_addr
MVs_in
Jump_pxl
ref_pxl_addr
cur_pxl_addr
ref_pxl_out
cur_pxl_out
Inverse video Sequence
Hold_on
Teminate_en
11 bits
17 bits
17 bits
17 bits
17 bits
14 bits
14 bits
17 bits
17 bits
14 bits
14 bits
 
圖十四 SDMCTF decoder block diagram 
圖十四  即為 SDMCTF decoder，其
processor & controller單元及 inverse temporal 
filtering & allocation 單元功能和前述 encoder
所述相同，差別在於 decoder端多了一個 state 
buffer，類似一個堆疊器，主要功用為將高頻
益，但相較於 IBMCTF而言，還是有一些缺點
與限制，像是本身有空間可調性 (spatial 
scalability)上的限制，假設編碼端動態估測精
確度固定，補償亦執行於原始畫面(CIF)，對於
低解析度(QCIF)的應用時，解碼端必須針對原
始畫面所對應的 macro block與 motion vector
作 down scale動作，外加低解析度的 subband
資訊，來達到還原低解析度畫面，過程中是存
在著動態 mismatch，使得在低解析度視訊解碼
時，而影響了畫面品質，除非 SDMCTF 在編
碼端具有支援各種低解析度的 motion vector
集合，但相對的這也增加額外的編碼。另外，
如果同時又要支援低解析度與低 frame rate 
(spatio-teompral scalability)，SDMCTF只能適
用在與編解碼端相同解析度的畫面，為了解決
上述這些缺失，IBMCTF 較於 SDMCTF 在
scalability應用上來得更有彈性及較佳的效果。 
圖十七 IBMCTF 之 Encoder 方塊圖，首
先輸入影像資料經過 2D DWT analysis將影像
做三階層的分解，分解後儲存到 image 
memory，當 memory內有相鄰的兩張畫面時，
就可以馬上做 motion estimation 的運算，當
motion vector 算出來之後交給 allocation & 
temporal filter運算出該去 image memory抓資
料的位置，抓取資料之後做相鄰兩畫面的高低
頻分解，做完整個 GOP 之後再資料將儲入
SBND memory再交給後端的 ZTC編碼壓縮。 
Image
Memory
I age
e ory
Motion 
Estimation
otio  n
sti ationE
Block
Memory
lockB
e ory
Allocation 
& 
Temporal Filtering
llocatio  A n
 
e poral ilteri gT F n
SBND
Memory
SB
e ory
2D DWT 
Analysis
2   T
nalysisA
InterpolationI terpolation n
 
圖十七 IBMCTF block diagram 
j+1
i i+1
kK+1
j
N
N
2*SP+N
2*SP+N
odd line
even line
Search area
Overlapped datta
 
PE3
2
1 21
3 PE
2
1 21
3
PE3
2
1 21
3 PE
2
1 21
3
+ 2*2SAD
ABS
ABS ABS
ABS
 
圖十八 ME硬體架構(a)ME Scan format (b)cell 
unit 
在 ME硬體架構方面，我們使用了[11]的
掃描方式，在圖十八(a)所示是採之字型掃描的
方面，圖十八(b)是一個 2*2 pixel cell unit配合
的三個資料輸的方的向，一開始將 current 
block 從路徑 1 讀進來，讀完之再從路徑 1 讀
candidate block，當產生出第一個 SAD的運算
後，接著在讀進一行的資料就可以產生第二個
SAD運算，當算到圖十八(a)坐標 j的位置，下
一筆資料從路徑 2進來，如此可以減少資料重
新載入的時間，當算到圖十八(a)坐標 k 的位
置，下一筆資料從路徑 3進來，這種掃描方式
可減少 30% 記憶體存取的次數，充分重覆利
用到資料。 
S
C
m
u
x
m
u
x
a
b
s
m
u
x
 
圖十九 The structureof a PE 
圖十九是一個 processing element的架構
圖，此架構可以將資料讀進 current register、
讀進 candidate block register 或將資料傳送出
去，可以運算 current register和 candidate block 
register的 ABS，然後將值傳送出去。 
圖二十是整個ME的架構圖，圖中 CU內
有 4*4PE，它可以適用於全域搜尋法、子像素
全域搜尋法和單一方向搜尋法的硬體架構，接
著我們針對個種搜尋方式來說明它的運算過
程。 
SYM ASYM II ASYM I
 
圖二十二 MCTF使用不同的 filter type與不同
分解方式的 PSNR及 Coding Gain比較 
以 DWT ＋ MCTF為基礎壓縮系統，在
硬體實現上採用 Altera EP20K1000EFC672-2
之 FPGA Device實現，從表四中可獲得每一個
模組所需的 gate counts與 speed。 
表四 Implementation result for CODEC 
Device Altera  EP20K 1000EFC672-2 
Module 2D 
DWT 
SDMCTF IBMCTF 3D 
MBUZTC 
AAC 
I/O Pin 
Count 
76 149 149 47 26 
Max. 
Speed 
50 MHz 35 MHz 40 MHz 48 MHz 36MHz
Logic 
Resource 
600 
ATOMs 
3304 
ATOMs 
3804 
ATOMs 
1228 
ATOMs 
905 
ATOMs
ESBs 5/160 10/160 18/160 0/160 38/160
平台式系統晶片設計方法(Platform-based 
SOC Design)為系統晶片設計主流，可以大幅
加速系統晶片開發時程，並縮短系統驗證時
間，提高產品成功機會。因此，在我們的系統
架構設計，也加入平台式設計的概念，將設計
完成的 IP模組建構在 ARM Integrator整合系
統驗證平台中。藉由 AMBA 的溝通，結合視
訊影像擷取元件 CMOS、FPGA、ARM、VGA 
Discard、Monitor 整合成一個完整的系統晶片
設計之驗證平台，如圖二十三所示。 
下圖二十四為系統驗證流程中，一開始我
們將視訊影像訊號由 CMOS Sensor 擷取進
來，其解析度為 352 x 288，每秒最快達 30張
Frames更新率，其輸出格式有 YCbCr、YUV 
 
圖二十三 系統驗證平台 
及 RGB 三種形式，在本系統中，我們只需取
出 Y(亮度)資訊作處理，也就是我們只對灰階
影像進行編碼處理。接著將訊號傳送至我們發
展的 IP模組，其中包含了 3D DWT、2D DWT、
SDMCTF、IBMCTF、3D-ZTC及 AAC CODEC
六個 IP模組。 
C am era
C O M S sensor 
control
3D  D W T
SD M C T F
2D  D W T
2D  D W T
IB M C T F
3D  Z TC  E ncoder
A A C  C O D C E
3D  Z TC  D ecoder
3D  
ID W T
2D  ID W T
Inverse 
SD M C T F
Inverse 
IB M C T F
2D  
ID W T
Displayer
(m onitor)
M onitor D isplay
C ontrol
A R M
SD RA M
 
圖二十四 系統驗證流程 
首先，將選擇 3D DWT、SDMCTF 和 
IBMCTF 其中一個做轉換，之後再將 subband
資料傳送到 3D ZTC 壓縮編碼，產生出的 bit 
stream 再由 AAC 做編碼壓縮。在解碼部分將
bit stream經由 AAC解碼後，在做 3D ZTC解
碼，解碼回來的 subband資料在依 3D DWT、
SDMCTF 和 IBMCTF其中一個做反轉換，經
由這一連串的編碼及轉換的處理，我們可將解
碼所得的影像信號藉由 VGA顯示卡的溝通將
影像顯示於電腦螢幕上，並且進行系統模擬結
果之正確性的確認。在驗證的過程中，我們可
藉由AHB的溝通將信號從 IP模組或顯示元件
 六、計畫成果自評 
 
1. 研究內容與原計畫相符程度 
本計畫的研究內容與原計畫的相符合程
度為 93％。 
2. 達成預期目標情況 
已達成預期目標 95%。 
我們已完成:  
¾ 3D DWT架構設計與實現 
¾ 2D ZTC編解碼架構設計與實現 
¾ AAC編解碼架構設計與實現 
¾ 動態補償時間濾波器設計及硬體實現 
¾ 頻域動態影像估測設計與實現 
¾ 3D MBUZTC編解碼架構設計與實現 
¾ 系統整合 
3. 研究成果之學術或應用價值 
本計劃提出 DWT 為基礎的 video 
compression system。針對 1.) 3D (2 spatial 
domains + 1 time domain)  DWT 和 2.）
DWT ＋ MCTF (Motion Compensation 
Temporal Filter)兩種轉換方式壓縮系統。提
供低運算複雜度以及良好的 Scalability 特
性。 
可應用於多媒體、視訊壓縮和網路視
訊傳輸等等，此技術可應用於商業產品當
中，並具良好的前景。 
4. 是否適合在學術期刊發表或申請專利 
本計畫適合於學術期刊的論文發表和專
利申請。 
投稿論文： 
[1] Y.-T. Hwang; K.H. Cheng; L.C. Liang; C.C. Lin, 
“A novel wavelet coefficients coding scheme and its 
FPGA realization,” IEEE Asia-Pacific Conference 
on Circuits and Systems, Volume 2,  6-9 Dec. 2004 
Page:665 – 668 
[2] C.C. Lin, Y.-T Hwang, K.-H.  Tseng, S.W. 
Chen, “Wavelet based lossless video compression 
using motion compensated temporal filtering,” 
IEEE Workshop on Signal Processing 
Systems, 2007 
專利申請： 
1.”以離散小波轉換處理影像之系統 ,”中
華民國專利，（審核中）  
5. 主要發現或其他有關價值等 
一般 video standard的壓縮標準，都有
運算複雜度太高及 scalability 不佳的缺
點，所以本計畫提出以 DWT 為基礎的
video compression system，可以大幅降低運
算複雜度且提供良好的 scalability效果。此
系統對於有 motion 的 video 壓縮效果不
好，因此我們加入一新的演算法 MCTF，
如此ㄧ來不僅可以提高對motion的容忍度
也可保有良好的 scalability特性。 
6. 作一綜合評估。 
綜合評估方面，本計畫提供低運算複
雜度與 scalability特性視訊壓縮系統，並且
有很好的應用價值、學術研究及技術轉
移。綜合分數為 95分。 
容也相當的多元化，整體而言以應用在 communication、video 方面的 DSP ASIC 最多。今
年光是在 multiple-input multiple-output (MIMO) 系統上的論文就有十篇，實在是一超級熱
門的研究主題。加上 software define radio (SDR)，wireless communication 算是此次會議論
文的大宗。其次則是一如往昔的 video 相關論文，包括了 HDTV、coding & compression、
image vision 也有十多篇。其他的論文主題則較分散，但是會議主軸 VLSI DSP 相關論文仍
是不少，除了特定 signal processing 的 ASIC 設計，包括 SoC、low power 等相關 IC design
論文也有不少。筆者此次共發表一篇論文，題目是 Automatic Generation of Programmable
Parallel CRC & Scrambler Designs，主要針對 digital communication 所需之高速 coding 電
路，提出 programmable & parallel 架構，並輔以 EDA tool 自動產生。對於支援 multi-standard
communication 的應用上有很大的幫助。由於是 poster 形式，互動討論效果不錯，大家對
於設計能兼顧各種性能指標都表示贊同，筆者也與多位學者交換不少意見。
二、 與會心得
由歷年會議的論文發表主題來看，wireless communication 及 multimedia system 一直是
兩大主流。本次會議論文發表的主題仍很清楚的呈現此一趨勢。值得注意的是 wireless
communication 上的研究越來越多，而且是強調 reconfigurable、programmable for
multi-standard。。較有趣的現象則是國內偏系統的論文大多是追隨著標準作，如 H264,
802.16 等。而國外的論文則會有既不一樣的系統，在演算法上的創新以及系統的制訂上較
有發揮的空間。因此 research 上的創意其實是國內相關研究應該要多加著墨的。在另外
一方面，由於系統的日趨複雜，包含軟、硬體、系統、application 都必須有規模及深入
的研究，才能有較具 impact 的 SOC 研究。尤其是歐洲的幾篇論文，不論是從系統架構、
發展軟體到 performance benchmarking 都提供了完整的 solution，可以看得出來是系統
團隊長期耕耘努力的結果，這也是國內研究團隊較欠缺的。
三、 建議
筆者仍是希望國內能多些機會爭取國際性的會議主辦，尤其是一些 scope 較特定，困難度
較低的研討會。在研究主題上，感覺國內主題太過集中，且都是跟隨標準做，有些反映出
