`default_nettype none

// 1ビットのD-FFを４つ並べて組まなければいけないのだが
// dとqのビット幅を変更するだけでコンパイラがよしなにやってくれる
module reg4 (
    input  logic       clk,
    input  logic       rst_n,
    input  logic [3:0] d,
    output logic [3:0] q
);
    always_ff @(posedge clk or negedge rst_n) begin
        if (~rst_n) begin
            q <= 4'b0;
        end else begin
            q <= d;
        end
    end
endmodule
