Fitter report for prox_detect
Wed Dec 27 10:24:55 2023
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 27 10:24:55 2023           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                      ; prox_detect                                     ;
; Top-level Entity Name              ; prox_detect                                     ;
; Family                             ; MAX 10                                          ;
; Device                             ; 10M08SAM153C8G                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,132 / 8,064 ( 26 % )                          ;
;     Total combinational functions  ; 2,082 / 8,064 ( 26 % )                          ;
;     Dedicated logic registers      ; 243 / 8,064 ( 3 % )                             ;
; Total registers                    ; 243                                             ;
; Total pins                         ; 15 / 112 ( 13 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 387,072 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 48 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 1 ( 0 % )                                   ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                   ;
; ADC blocks                         ; 0 / 1 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M08SAM153C8G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.67        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.9%      ;
;     Processor 3            ;   4.8%      ;
;     Processor 4            ;   4.7%      ;
;     Processor 5            ;   4.6%      ;
;     Processor 6            ;   4.6%      ;
;     Processor 7            ;   4.5%      ;
;     Processor 8            ;   4.5%      ;
;     Processors 9-16        ;   4.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2377 ) ; 0.00 % ( 0 / 2377 )        ; 0.00 % ( 0 / 2377 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2377 ) ; 0.00 % ( 0 / 2377 )        ; 0.00 % ( 0 / 2377 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2361 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/fpgaproject/stepbaseboard/STEP-MAX10-08SAM 4/lab8_prox_detect/output_files/prox_detect.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,132 / 8,064 ( 26 % ) ;
;     -- Combinational with no register       ; 1889                   ;
;     -- Register only                        ; 50                     ;
;     -- Combinational with a register        ; 193                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1128                   ;
;     -- 3 input functions                    ; 588                    ;
;     -- <=2 input functions                  ; 366                    ;
;     -- Register only                        ; 50                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1404                   ;
;     -- arithmetic mode                      ; 678                    ;
;                                             ;                        ;
; Total registers*                            ; 243 / 8,597 ( 3 % )    ;
;     -- Dedicated logic registers            ; 243 / 8,064 ( 3 % )    ;
;     -- I/O registers                        ; 0 / 533 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 162 / 504 ( 32 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 15 / 112 ( 13 % )      ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 42 ( 0 % )         ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; ADC blocks                                  ; 0 / 1 ( 0 % )          ;
; Total block memory bits                     ; 0 / 387,072 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 387,072 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )         ;
; PLLs                                        ; 0 / 1 ( 0 % )          ;
; Global signals                              ; 4                      ;
;     -- Global clocks                        ; 4 / 10 ( 40 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 5.7% / 5.2% / 6.2%     ;
; Peak interconnect usage (total/H/V)         ; 20.0% / 19.8% / 20.4%  ;
; Maximum fan-out                             ; 155                    ;
; Highest non-global fan-out                  ; 150                    ;
; Total fan-out                               ; 7795                   ;
; Average fan-out                             ; 3.22                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2132 / 8064 ( 26 % ) ; 0 / 8064 ( 0 % )               ;
;     -- Combinational with no register       ; 1889                 ; 0                              ;
;     -- Register only                        ; 50                   ; 0                              ;
;     -- Combinational with a register        ; 193                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1128                 ; 0                              ;
;     -- 3 input functions                    ; 588                  ; 0                              ;
;     -- <=2 input functions                  ; 366                  ; 0                              ;
;     -- Register only                        ; 50                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1404                 ; 0                              ;
;     -- arithmetic mode                      ; 678                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 243                  ; 0                              ;
;     -- Dedicated logic registers            ; 243 / 8064 ( 3 % )   ; 0 / 8064 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 162 / 504 ( 32 % )   ; 0 / 504 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 15                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )       ; 0 / 48 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )      ; 0 / 12 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 1                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 1                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 7795                 ; 8                              ;
;     -- Registered Connections               ; 2377                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 2                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 12                   ; 0                              ;
;     -- Bidir Ports                          ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk   ; J5    ; 2        ; 0            ; 7            ; 21           ; 22                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; rst_n ; J14   ; 5        ; 31           ; 6            ; 0            ; 150                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; i2c_scl ; M4    ; 3        ; 3            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[0]  ; N15   ; 5        ; 31           ; 1            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]  ; N14   ; 5        ; 31           ; 1            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[2]  ; M14   ; 5        ; 31           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[3]  ; M12   ; 5        ; 31           ; 1            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[4]  ; L15   ; 5        ; 31           ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[5]  ; K12   ; 5        ; 31           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[6]  ; L11   ; 5        ; 31           ; 1            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[7]  ; K11   ; 5        ; 31           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_din ; B15   ; 8        ; 15           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_rck ; A14   ; 8        ; 13           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_sck ; B13   ; 8        ; 15           ; 25           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------+
; i2c_sda ; P3    ; 3        ; 3            ; 0            ; 28           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; rpr0521rs_driver:u1|sda~en ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; G1       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; J1       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; H5       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; H4       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; D8       ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; E8       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; D6       ; DIFFIO_RX_T24p, DIFFOUT_T24p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; E6       ; DIFFIO_RX_T24n, DIFFOUT_T24n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 0 / 8 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 10 ( 40 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 10 ( 10 % ) ; 2.5V          ; --           ;
; 3        ; 2 / 28 ( 7 % )  ; 2.5V          ; --           ;
; 5        ; 9 / 12 ( 75 % ) ; 2.5V          ; --           ;
; 6        ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 7 / 28 ( 25 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 248        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A3       ; 250        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A5       ; 243        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A7       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A9       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A11      ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A13      ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; A14      ; 227        ; 8        ; seg_rck                                        ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B3       ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; B4       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; B6       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B7       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B8       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; B10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; B11      ; 235        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B12      ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B13      ; 225        ; 8        ; seg_sck                                        ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 223        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B15      ; 221        ; 8        ; seg_din                                        ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; C1       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C8       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C14      ; 179        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C15      ; 177        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; ANAIN1                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D6       ; 244        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 240        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D8       ; 232        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; D9       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D10      ; 222        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D11      ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D12      ; 190        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; E1       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E4       ;            ;          ; REFGND                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E6       ; 246        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E8       ; 234        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 230        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E10      ; 228        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E11      ; 188        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E12      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E14      ; 175        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E15      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; F2       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; F4       ;            ;          ; ADC_VREF                                       ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; F5       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F11      ; 176        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F12      ; 178        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F14      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; G1       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; G2       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G5       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G8       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G11      ; 172        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G14      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; G15      ; 158        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H2       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; H3       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; H5       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; H7       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H11      ; 150        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H12      ; 152        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H13      ; 154        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H14      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J1       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 38         ; 2        ; clk                                            ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J8       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; J9       ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J11      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 148        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 143        ; 5        ; rst_n                                          ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 156        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K11      ; 132        ; 5        ; led[7]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 134        ; 5        ; led[5]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K14      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L2       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L9       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L11      ; 122        ; 5        ; led[6]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L12      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L14      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L15      ; 135        ; 5        ; led[4]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M4       ; 60         ; 3        ; i2c_scl                                        ; output ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; M5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M6       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M7       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M8       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M9       ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M11      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M12      ; 120        ; 5        ; led[3]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M14      ; 133        ; 5        ; led[2]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N2       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; N8       ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N14      ; 123        ; 5        ; led[1]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 121        ; 5        ; led[0]                                         ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 61         ; 3        ; i2c_sda                                        ; bidir  ; 2.5 V                 ;           ; Column I/O ; Y               ; no       ; Off          ;
; P4       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P5       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; P6       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P7       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P9       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; P11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; P12      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; P14      ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; P15      ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; R2       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R5       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R7       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R9       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R11      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; R13      ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R14      ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; i2c_scl  ; Incomplete set of assignments ;
; seg_rck  ; Incomplete set of assignments ;
; seg_sck  ; Incomplete set of assignments ;
; seg_din  ; Incomplete set of assignments ;
; led[0]   ; Incomplete set of assignments ;
; led[1]   ; Incomplete set of assignments ;
; led[2]   ; Incomplete set of assignments ;
; led[3]   ; Incomplete set of assignments ;
; led[4]   ; Incomplete set of assignments ;
; led[5]   ; Incomplete set of assignments ;
; led[6]   ; Incomplete set of assignments ;
; led[7]   ; Incomplete set of assignments ;
; i2c_sda  ; Incomplete set of assignments ;
; rst_n    ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
+----------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                             ; Entity Name      ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; |prox_detect                                      ; 2132 (1)    ; 243 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 15   ; 0            ; 1889 (1)     ; 50 (0)            ; 193 (0)          ; 0          ; |prox_detect                                                                                                                                    ; prox_detect      ; work         ;
;    |decoder:u2|                                   ; 1657 (302)  ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1590 (267)   ; 18 (18)           ; 49 (17)          ; 0          ; |prox_detect|decoder:u2                                                                                                                         ; decoder          ; work         ;
;       |bin_to_bcd:u1|                             ; 562 (562)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 562 (562)    ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|bin_to_bcd:u1                                                                                                           ; bin_to_bcd       ; work         ;
;       |lpm_mult:Mult0|                            ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 7 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult0                                                                                                          ; lpm_mult         ; work         ;
;          |multcore:mult_core|                     ; 83 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (30)      ; 0 (0)             ; 7 (7)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult0|multcore:mult_core                                                                                       ; multcore         ; work         ;
;             |mpar_add:padder|                     ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_drg:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_drg:auto_generated                       ; add_sub_drg      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_drg:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_drg:auto_generated                       ; add_sub_drg      ; work         ;
;                |mpar_add:sub_par_add|             ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                      |add_sub_hrg:auto_generated| ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hrg:auto_generated  ; add_sub_hrg      ; work         ;
;       |lpm_mult:Mult10|                           ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult10                                                                                                         ; lpm_mult         ; work         ;
;          |multcore:mult_core|                     ; 58 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (26)      ; 0 (0)             ; 1 (1)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult10|multcore:mult_core                                                                                      ; multcore         ; work         ;
;             |mpar_add:padder|                     ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add         ; work         ;
;                |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub      ; work         ;
;                   |add_sub_1qg:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_1qg:auto_generated                      ; add_sub_1qg      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub      ; work         ;
;                   |add_sub_1qg:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1qg:auto_generated                      ; add_sub_1qg      ; work         ;
;                |mpar_add:sub_par_add|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub      ; work         ;
;                      |add_sub_crg:auto_generated| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_crg:auto_generated ; add_sub_crg      ; work         ;
;       |lpm_mult:Mult1|                            ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult1                                                                                                          ; lpm_mult         ; work         ;
;          |multcore:mult_core|                     ; 74 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult1|multcore:mult_core                                                                                       ; multcore         ; work         ;
;             |mpar_add:padder|                     ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_erg:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_erg:auto_generated                       ; add_sub_erg      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_erg:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_erg:auto_generated                       ; add_sub_erg      ; work         ;
;                |mpar_add:sub_par_add|             ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                      |add_sub_irg:auto_generated| ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_irg:auto_generated  ; add_sub_irg      ; work         ;
;       |lpm_mult:Mult2|                            ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult2                                                                                                          ; lpm_mult         ; work         ;
;          |multcore:mult_core|                     ; 85 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (34)      ; 0 (0)             ; 2 (2)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult2|multcore:mult_core                                                                                       ; multcore         ; work         ;
;             |mpar_add:padder|                     ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                |lpm_add_sub:adder[0]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_erg:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_erg:auto_generated                       ; add_sub_erg      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_erg:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_erg:auto_generated                       ; add_sub_erg      ; work         ;
;                |mpar_add:sub_par_add|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                      |add_sub_irg:auto_generated| ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_irg:auto_generated  ; add_sub_irg      ; work         ;
;       |lpm_mult:Mult3|                            ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 5 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult3                                                                                                          ; lpm_mult         ; work         ;
;          |multcore:mult_core|                     ; 79 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (28)      ; 0 (0)             ; 5 (5)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult3|multcore:mult_core                                                                                       ; multcore         ; work         ;
;             |mpar_add:padder|                     ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_drg:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_drg:auto_generated                       ; add_sub_drg      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_drg:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_drg:auto_generated                       ; add_sub_drg      ; work         ;
;                |mpar_add:sub_par_add|             ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                      |add_sub_hrg:auto_generated| ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hrg:auto_generated  ; add_sub_hrg      ; work         ;
;       |lpm_mult:Mult4|                            ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult4                                                                                                          ; lpm_mult         ; work         ;
;          |multcore:mult_core|                     ; 43 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (5)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult4|multcore:mult_core                                                                                       ; multcore         ; work         ;
;             |mpar_add:padder|                     ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                |lpm_add_sub:adder[0]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_drg:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_drg:auto_generated                       ; add_sub_drg      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_drg:auto_generated|    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_drg:auto_generated                       ; add_sub_drg      ; work         ;
;                |mpar_add:sub_par_add|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                      |add_sub_hrg:auto_generated| ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hrg:auto_generated  ; add_sub_hrg      ; work         ;
;       |lpm_mult:Mult5|                            ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult5                                                                                                          ; lpm_mult         ; work         ;
;          |multcore:mult_core|                     ; 74 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (32)      ; 0 (0)             ; 2 (2)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult5|multcore:mult_core                                                                                       ; multcore         ; work         ;
;             |mpar_add:padder|                     ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_erg:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_erg:auto_generated                       ; add_sub_erg      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_erg:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_erg:auto_generated                       ; add_sub_erg      ; work         ;
;                |mpar_add:sub_par_add|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                      |add_sub_irg:auto_generated| ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_irg:auto_generated  ; add_sub_irg      ; work         ;
;       |lpm_mult:Mult6|                            ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult6                                                                                                          ; lpm_mult         ; work         ;
;          |multcore:mult_core|                     ; 58 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (18)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult6|multcore:mult_core                                                                                       ; multcore         ; work         ;
;             |mpar_add:padder|                     ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_drg:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_drg:auto_generated                       ; add_sub_drg      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_drg:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_drg:auto_generated                       ; add_sub_drg      ; work         ;
;                |mpar_add:sub_par_add|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                      |add_sub_hrg:auto_generated| ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hrg:auto_generated  ; add_sub_hrg      ; work         ;
;       |lpm_mult:Mult7|                            ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 13 (0)           ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult7                                                                                                          ; lpm_mult         ; work         ;
;          |multcore:mult_core|                     ; 81 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (28)      ; 0 (0)             ; 13 (13)          ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult7|multcore:mult_core                                                                                       ; multcore         ; work         ;
;             |mpar_add:padder|                     ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                |lpm_add_sub:adder[0]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_brg:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_brg:auto_generated                       ; add_sub_brg      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_brg:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_brg:auto_generated                       ; add_sub_brg      ; work         ;
;                |mpar_add:sub_par_add|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                      |add_sub_frg:auto_generated| ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_frg:auto_generated  ; add_sub_frg      ; work         ;
;       |lpm_mult:Mult8|                            ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult8                                                                                                          ; lpm_mult         ; work         ;
;          |multcore:mult_core|                     ; 82 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (30)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult8|multcore:mult_core                                                                                       ; multcore         ; work         ;
;             |mpar_add:padder|                     ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                |lpm_add_sub:adder[0]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_frg:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_frg:auto_generated                       ; add_sub_frg      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_frg:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_frg:auto_generated                       ; add_sub_frg      ; work         ;
;                |mpar_add:sub_par_add|             ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                      |add_sub_arg:auto_generated| ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_arg:auto_generated  ; add_sub_arg      ; work         ;
;       |lpm_mult:Mult9|                            ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult9                                                                                                          ; lpm_mult         ; work         ;
;          |multcore:mult_core|                     ; 76 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (31)      ; 0 (0)             ; 2 (2)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult9|multcore:mult_core                                                                                       ; multcore         ; work         ;
;             |mpar_add:padder|                     ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                |lpm_add_sub:adder[0]|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_drg:auto_generated|    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_drg:auto_generated                       ; add_sub_drg      ; work         ;
;                |lpm_add_sub:adder[1]|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                   |add_sub_drg:auto_generated|    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_drg:auto_generated                       ; add_sub_drg      ; work         ;
;                |mpar_add:sub_par_add|             ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                      |add_sub_hrg:auto_generated| ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |prox_detect|decoder:u2|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hrg:auto_generated  ; add_sub_hrg      ; work         ;
;    |rpr0521rs_driver:u1|                          ; 348 (348)   ; 166 (166)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 182 (182)    ; 31 (31)           ; 135 (135)        ; 0          ; |prox_detect|rpr0521rs_driver:u1                                                                                                                ; rpr0521rs_driver ; work         ;
;    |segment_scan:u4|                              ; 158 (158)   ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 1 (1)             ; 41 (41)          ; 0          ; |prox_detect|segment_scan:u4                                                                                                                    ; segment_scan     ; work         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; i2c_scl ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_rck ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_sck ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_din ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i2c_sda ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; rst_n   ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; clk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; i2c_sda                                         ;                   ;         ;
;      - rpr0521rs_driver:u1|ack_flag~0           ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|data_r[7]~0          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|data_r[6]~1          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|data_r[4]~2          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|data_r[5]~3          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|data_r[3]~4          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|data_r[2]~5          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|data_r[1]~6          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|data_r[0]~7          ; 0                 ; 6       ;
; rst_n                                           ;                   ;         ;
;      - rpr0521rs_driver:u1|cnt_stop[1]          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_stop[2]          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_read[0]          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_read[1]          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_read[2]          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_write[0]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_write[1]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_write[2]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_start[1]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_start[2]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|clk_400khz           ; 0                 ; 6       ;
;      - segment_scan:u4|seg_rck                  ; 0                 ; 6       ;
;      - segment_scan:u4|seg_sck                  ; 0                 ; 6       ;
;      - segment_scan:u4|seg_din                  ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|state.DELAY          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|state.MAIN           ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|state.MODE1          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|state.MODE2          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|state.START          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|state.WRITE          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|state.READ           ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|state.STOP           ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[23]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[22]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[21]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[20]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[19]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[18]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[17]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[16]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[15]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[14]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[13]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[12]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[11]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[10]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[9]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[8]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[7]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[6]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[5]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[4]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[3]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[2]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[1]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_delay[0]         ; 0                 ; 6       ;
;      - segment_scan:u4|cnt[1]                   ; 0                 ; 6       ;
;      - segment_scan:u4|cnt[2]                   ; 0                 ; 6       ;
;      - segment_scan:u4|cnt[3]                   ; 0                 ; 6       ;
;      - segment_scan:u4|cnt[4]                   ; 0                 ; 6       ;
;      - segment_scan:u4|cnt[5]                   ; 0                 ; 6       ;
;      - segment_scan:u4|cnt[6]                   ; 0                 ; 6       ;
;      - segment_scan:u4|cnt[7]                   ; 0                 ; 6       ;
;      - segment_scan:u4|cnt[8]                   ; 0                 ; 6       ;
;      - segment_scan:u4|cnt[9]                   ; 0                 ; 6       ;
;      - segment_scan:u4|cnt[0]                   ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|ack_flag             ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|ack                  ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|data_wr[7]           ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|data_wr[6]           ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|scl                  ; 0                 ; 6       ;
;      - segment_scan:u4|state.MAIN               ; 0                 ; 6       ;
;      - segment_scan:u4|state.WRITE              ; 0                 ; 6       ;
;      - segment_scan:u4|cnt_write[5]             ; 0                 ; 6       ;
;      - segment_scan:u4|cnt_write[4]             ; 0                 ; 6       ;
;      - segment_scan:u4|cnt_write[3]             ; 0                 ; 6       ;
;      - segment_scan:u4|cnt_write[2]             ; 0                 ; 6       ;
;      - segment_scan:u4|cnt_write[1]             ; 0                 ; 6       ;
;      - segment_scan:u4|cnt_write[0]             ; 0                 ; 6       ;
;      - segment_scan:u4|clk_40khz                ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|state.IDLE           ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt[2]               ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt[1]               ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt[0]               ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_main[2]          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_main[0]          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_main[3]          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_main[1]          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_mode2[0]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_mode2[1]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_mode2[2]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_mode2[3]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|state_back.MODE1     ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_stop[0]          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_start[0]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|state_back.MODE2     ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_mode1[2]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_mode1[0]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_mode1[1]         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_400khz[9]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_400khz[8]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_400khz[7]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_400khz[6]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_400khz[3]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_400khz[2]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_400khz[5]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_400khz[4]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_400khz[1]        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|cnt_400khz[0]        ; 0                 ; 6       ;
;      - segment_scan:u4|state.IDLE               ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[8]~0   ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[9]~1   ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[10]~2  ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[11]~4  ; 0                 ; 6       ;
;      - segment_scan:u4|cnt_main[0]              ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[4]~5   ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[5]~7   ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[6]~8   ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[7]~9   ; 0                 ; 6       ;
;      - segment_scan:u4|cnt_main[1]              ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[12]~11 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[13]~13 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[14]~14 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[15]~15 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[0]~18  ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[1]~19  ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[2]~21  ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[3]~22  ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[20]~23 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[21]~24 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[22]~25 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[23]~27 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[24]~29 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[25]~30 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[26]~31 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[27]~32 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[28]~33 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[29]~34 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[30]~35 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[31]~36 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[16]~37 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[17]~39 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[18]~40 ; 0                 ; 6       ;
;      - decoder:u2|bin_to_bcd:u1|bcd_code[19]~41 ; 0                 ; 6       ;
;      - segment_scan:u4|cnt_main[2]              ; 0                 ; 6       ;
;      - segment_scan:u4|data[15]~0               ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|dat_valid~0          ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|Decoder0~2           ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|sda                  ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|sda~en               ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|state_back.IDLE      ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|reg_data[0]~0        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|Decoder4~0           ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|Decoder4~1           ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|data_wr[4]~6         ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|data_wr[0]~13        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|Decoder7~0           ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|reg_data[0]~1        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|data_wr[2]~18        ; 0                 ; 6       ;
;      - rpr0521rs_driver:u1|reg_addr[0]~3        ; 0                 ; 6       ;
; clk                                             ;                   ;         ;
+-------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                             ;
+-----------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                              ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                               ; PIN_J5            ; 22      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; decoder:u2|LessThan0~1            ; LCCOMB_X24_Y4_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|Add10~49      ; LCCOMB_X29_Y9_N12 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|Decoder0~3    ; LCCOMB_X24_Y6_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|Decoder0~4    ; LCCOMB_X24_Y8_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|Decoder0~5    ; LCCOMB_X24_Y6_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|Decoder4~0    ; LCCOMB_X24_Y7_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|Decoder4~2    ; LCCOMB_X24_Y9_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|Selector103~3 ; LCCOMB_X27_Y6_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|clk_400khz    ; FF_X27_Y9_N15     ; 155     ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; rpr0521rs_driver:u1|cnt[0]~2      ; LCCOMB_X28_Y6_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|cnt_main[3]   ; FF_X25_Y6_N11     ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|dat_valid     ; FF_X24_Y8_N23     ; 35      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; rpr0521rs_driver:u1|data_wr[0]~13 ; LCCOMB_X27_Y8_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|reg_addr[0]~3 ; LCCOMB_X25_Y6_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|reg_data[0]~1 ; LCCOMB_X24_Y8_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|sda~en        ; FF_X27_Y6_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|state.DELAY   ; FF_X28_Y8_N5      ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|state.MODE2   ; FF_X28_Y7_N27     ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rpr0521rs_driver:u1|state.WRITE   ; FF_X29_Y6_N13     ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rst_n                             ; PIN_J14           ; 150     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; segment_scan:u4|LessThan0~2       ; LCCOMB_X25_Y8_N30 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; segment_scan:u4|clk_40khz         ; FF_X25_Y8_N27     ; 31      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; segment_scan:u4|data[15]~0        ; LCCOMB_X20_Y19_N4 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                           ;
+--------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                           ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                            ; PIN_J5        ; 22      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; rpr0521rs_driver:u1|clk_400khz ; FF_X27_Y9_N15 ; 155     ; 12                                   ; Global Clock         ; GCLK5            ; --                        ;
; rpr0521rs_driver:u1|dat_valid  ; FF_X24_Y8_N23 ; 35      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; segment_scan:u4|clk_40khz      ; FF_X25_Y8_N27 ; 31      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+--------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 2,727 / 27,275 ( 10 % ) ;
; C16 interconnects     ; 4 / 1,240 ( < 1 % )     ;
; C4 interconnects      ; 1,347 / 20,832 ( 6 % )  ;
; Direct links          ; 502 / 27,275 ( 2 % )    ;
; Global clocks         ; 4 / 10 ( 40 % )         ;
; Local interconnects   ; 890 / 8,064 ( 11 % )    ;
; R24 interconnects     ; 11 / 1,320 ( < 1 % )    ;
; R4 interconnects      ; 1,558 / 28,560 ( 5 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.16) ; Number of LABs  (Total = 162) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 4                             ;
; 3                                           ; 1                             ;
; 4                                           ; 3                             ;
; 5                                           ; 4                             ;
; 6                                           ; 0                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 5                             ;
; 10                                          ; 5                             ;
; 11                                          ; 8                             ;
; 12                                          ; 7                             ;
; 13                                          ; 4                             ;
; 14                                          ; 1                             ;
; 15                                          ; 10                            ;
; 16                                          ; 98                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.62) ; Number of LABs  (Total = 162) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 22                            ;
; 1 Clock                            ; 42                            ;
; 1 Clock enable                     ; 26                            ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 1                             ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.17) ; Number of LABs  (Total = 162) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 11                            ;
; 2                                            ; 3                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 3                             ;
; 10                                           ; 5                             ;
; 11                                           ; 6                             ;
; 12                                           ; 6                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 12                            ;
; 16                                           ; 63                            ;
; 17                                           ; 5                             ;
; 18                                           ; 2                             ;
; 19                                           ; 1                             ;
; 20                                           ; 17                            ;
; 21                                           ; 2                             ;
; 22                                           ; 2                             ;
; 23                                           ; 1                             ;
; 24                                           ; 2                             ;
; 25                                           ; 0                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.28) ; Number of LABs  (Total = 162) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 15                            ;
; 2                                               ; 4                             ;
; 3                                               ; 7                             ;
; 4                                               ; 4                             ;
; 5                                               ; 7                             ;
; 6                                               ; 10                            ;
; 7                                               ; 12                            ;
; 8                                               ; 14                            ;
; 9                                               ; 11                            ;
; 10                                              ; 15                            ;
; 11                                              ; 8                             ;
; 12                                              ; 9                             ;
; 13                                              ; 12                            ;
; 14                                              ; 10                            ;
; 15                                              ; 5                             ;
; 16                                              ; 11                            ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 8                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.67) ; Number of LABs  (Total = 162) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 2                             ;
; 4                                            ; 11                            ;
; 5                                            ; 0                             ;
; 6                                            ; 9                             ;
; 7                                            ; 0                             ;
; 8                                            ; 16                            ;
; 9                                            ; 5                             ;
; 10                                           ; 6                             ;
; 11                                           ; 8                             ;
; 12                                           ; 9                             ;
; 13                                           ; 13                            ;
; 14                                           ; 9                             ;
; 15                                           ; 1                             ;
; 16                                           ; 4                             ;
; 17                                           ; 2                             ;
; 18                                           ; 6                             ;
; 19                                           ; 3                             ;
; 20                                           ; 2                             ;
; 21                                           ; 6                             ;
; 22                                           ; 7                             ;
; 23                                           ; 4                             ;
; 24                                           ; 8                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 3                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 5                             ;
; 31                                           ; 2                             ;
; 32                                           ; 3                             ;
; 33                                           ; 2                             ;
; 34                                           ; 2                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 15        ; 0            ; 15        ; 0            ; 0            ; 15        ; 15        ; 0            ; 15        ; 15        ; 0            ; 13           ; 0            ; 0            ; 3            ; 0            ; 13           ; 3            ; 0            ; 0            ; 0            ; 13           ; 0            ; 0            ; 0            ; 0            ; 0            ; 15        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 15           ; 0         ; 15           ; 15           ; 0         ; 0         ; 15           ; 0         ; 0         ; 15           ; 2            ; 15           ; 15           ; 12           ; 15           ; 2            ; 12           ; 15           ; 15           ; 15           ; 2            ; 15           ; 15           ; 15           ; 15           ; 15           ; 0         ; 15           ; 15           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; i2c_scl            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_rck            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_sck            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_din            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_sda            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                           ;
+------------------------------------+--------------------------------+-------------------+
; Source Clock(s)                    ; Destination Clock(s)           ; Delay Added in ns ;
+------------------------------------+--------------------------------+-------------------+
; rpr0521rs_driver:u1|clk_400khz     ; rpr0521rs_driver:u1|dat_valid  ; 10.1              ;
; clk                                ; clk                            ; 3.2               ;
; rpr0521rs_driver:u1|clk_400khz     ; rpr0521rs_driver:u1|clk_400khz ; 2.0               ;
; rpr0521rs_driver:u1|clk_400khz,I/O ; rpr0521rs_driver:u1|clk_400khz ; 2.0               ;
+------------------------------------+--------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                          ;
+-----------------------------------+--------------------------------+-------------------+
; Source Register                   ; Destination Register           ; Delay Added in ns ;
+-----------------------------------+--------------------------------+-------------------+
; rpr0521rs_driver:u1|dat_valid     ; rpr0521rs_driver:u1|dat_valid  ; 4.004             ;
; rpr0521rs_driver:u1|clk_400khz    ; rpr0521rs_driver:u1|clk_400khz ; 3.197             ;
; rpr0521rs_driver:u1|cnt_main[2]   ; rpr0521rs_driver:u1|dat_valid  ; 2.002             ;
; rst_n                             ; rpr0521rs_driver:u1|dat_valid  ; 2.002             ;
; rpr0521rs_driver:u1|state.MAIN    ; rpr0521rs_driver:u1|dat_valid  ; 2.002             ;
; rpr0521rs_driver:u1|cnt_main[1]   ; rpr0521rs_driver:u1|dat_valid  ; 2.002             ;
; rpr0521rs_driver:u1|cnt_main[3]   ; rpr0521rs_driver:u1|dat_valid  ; 2.002             ;
; rpr0521rs_driver:u1|cnt_main[0]   ; rpr0521rs_driver:u1|dat_valid  ; 2.002             ;
; rpr0521rs_driver:u1|cnt_400khz[9] ; rpr0521rs_driver:u1|clk_400khz ; 0.929             ;
; rpr0521rs_driver:u1|cnt_400khz[8] ; rpr0521rs_driver:u1|clk_400khz ; 0.929             ;
; rpr0521rs_driver:u1|cnt_400khz[7] ; rpr0521rs_driver:u1|clk_400khz ; 0.929             ;
; rpr0521rs_driver:u1|cnt_400khz[6] ; rpr0521rs_driver:u1|clk_400khz ; 0.929             ;
; rpr0521rs_driver:u1|cnt_400khz[5] ; rpr0521rs_driver:u1|clk_400khz ; 0.929             ;
; rpr0521rs_driver:u1|cnt_400khz[3] ; rpr0521rs_driver:u1|clk_400khz ; 0.929             ;
; rpr0521rs_driver:u1|cnt_400khz[2] ; rpr0521rs_driver:u1|clk_400khz ; 0.929             ;
; rpr0521rs_driver:u1|cnt_400khz[4] ; rpr0521rs_driver:u1|clk_400khz ; 0.929             ;
; rpr0521rs_driver:u1|cnt_400khz[1] ; rpr0521rs_driver:u1|clk_400khz ; 0.929             ;
; rpr0521rs_driver:u1|cnt_400khz[0] ; rpr0521rs_driver:u1|clk_400khz ; 0.929             ;
; rpr0521rs_driver:u1|prox_dat[15]  ; decoder:u2|prox_dat0[15]       ; 0.722             ;
; rpr0521rs_driver:u1|prox_dat[14]  ; decoder:u2|prox_dat0[14]       ; 0.722             ;
; rpr0521rs_driver:u1|prox_dat[13]  ; decoder:u2|prox_dat0[13]       ; 0.722             ;
; rpr0521rs_driver:u1|prox_dat[12]  ; decoder:u2|prox_dat0[12]       ; 0.722             ;
; rpr0521rs_driver:u1|prox_dat[11]  ; decoder:u2|prox_dat0[11]       ; 0.722             ;
; rpr0521rs_driver:u1|prox_dat[8]   ; decoder:u2|prox_dat0[8]        ; 0.722             ;
; rpr0521rs_driver:u1|prox_dat[7]   ; decoder:u2|prox_dat0[7]        ; 0.722             ;
; rpr0521rs_driver:u1|prox_dat[6]   ; decoder:u2|prox_dat0[6]        ; 0.722             ;
; rpr0521rs_driver:u1|prox_dat[5]   ; decoder:u2|prox_dat0[5]        ; 0.722             ;
; rpr0521rs_driver:u1|prox_dat[4]   ; decoder:u2|prox_dat0[4]        ; 0.722             ;
; rpr0521rs_driver:u1|prox_dat[3]   ; decoder:u2|prox_dat0[3]        ; 0.722             ;
; rpr0521rs_driver:u1|prox_dat[2]   ; decoder:u2|prox_dat0[2]        ; 0.722             ;
; rpr0521rs_driver:u1|prox_dat[1]   ; decoder:u2|prox_dat0[1]        ; 0.722             ;
; rpr0521rs_driver:u1|prox_dat[0]   ; decoder:u2|prox_dat0[0]        ; 0.722             ;
; segment_scan:u4|cnt_main[2]       ; segment_scan:u4|data[0]        ; 0.037             ;
+-----------------------------------+--------------------------------+-------------------+
Note: This table only shows the top 33 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 10M08SAM153C8G for design "prox_detect"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAM153C8GES is compatible
    Info (176445): Device 10M04SAM153C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location G1
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location J1
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location H5
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location H4
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location D8
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location E8
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location D6
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location E6
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'prox_detect.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN J5 (CLK0p, DIFFIO_RX_L18p, DIFFOUT_L18p, High_Speed)) File: E:/fpgaproject/stepbaseboard/STEP-MAX10-08SAM 4/lab8_prox_detect/source/prox_detect.v Line: 19
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node rpr0521rs_driver:u1|clk_400khz  File: E:/fpgaproject/stepbaseboard/STEP-MAX10-08SAM 4/lab8_prox_detect/source/rpr0521rs_driver.v Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node rpr0521rs_driver:u1|clk_400khz~0 File: E:/fpgaproject/stepbaseboard/STEP-MAX10-08SAM 4/lab8_prox_detect/source/rpr0521rs_driver.v Line: 47
Info (176353): Automatically promoted node rpr0521rs_driver:u1|dat_valid  File: E:/fpgaproject/stepbaseboard/STEP-MAX10-08SAM 4/lab8_prox_detect/source/rpr0521rs_driver.v Line: 25
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node rpr0521rs_driver:u1|dat_valid~0 File: E:/fpgaproject/stepbaseboard/STEP-MAX10-08SAM 4/lab8_prox_detect/source/rpr0521rs_driver.v Line: 25
Info (176353): Automatically promoted node segment_scan:u4|clk_40khz  File: E:/fpgaproject/stepbaseboard/STEP-MAX10-08SAM 4/lab8_prox_detect/source/segment_scan.v Line: 75
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X10_Y0 to location X20_Y12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 1.09 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file E:/fpgaproject/stepbaseboard/STEP-MAX10-08SAM 4/lab8_prox_detect/output_files/prox_detect.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 6579 megabytes
    Info: Processing ended: Wed Dec 27 10:24:56 2023
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/fpgaproject/stepbaseboard/STEP-MAX10-08SAM 4/lab8_prox_detect/output_files/prox_detect.fit.smsg.


