Hardware를 다룹니다

1. MCU-CPU-Core 차이
2. Co-Processor
3. Memory
3-1. Cash-Memory
3-2. NOR Flash
3-3. NAND Flash
3-4. SDRAM
4. Interrupt
5. ARM



## 신호
Base-band 의 신호가 Digital인 이유는 Computer Architecture가 Digital logic으로 구성되었기 때문이다.
AGND와 DGND는 서로 성질이 달라서 같은 GND에 묶어놓으면 신호에 간섭을 준다. 전위는 같게 해야 하므로 0옴을 사용해서 연결한다.

Pull-up(저항이 위에 달려있음) / Pull-down(저항이 아래에 달려있음)
OpenCollector : TR switch가 Master Chip 내부에 존재

Register = FF의 집합.
FF = 1개의 bit 저장  = 2 Latch
Latch(Clk x) , 1 Latch= 4 Gate = 8 TR

AND = 2 TR 직렬
OR = 2 TR 병렬
인버터 = 1 TR


차치펌프(L없음) / 컨버터(C,L 다있음)
LDO 집합 -> PMIC
LDO에 스위칭 컨트롤러있음.

ADC 회로 가져올것.

```
Memory ---------------RAM -----SRAM (Static, 제일비쌈)
       |                  -----DRAM (Dynamic- Recharge 필요)---------SDRAM ----SDR
                                                                           ----DDR (rising/falling edge 2개 에서 동작)
                      ROM ---Flash (block단위로 erase가능)---- NAND( cell 직렬, page단위로 read) : Read 느림, Write&Erase 빠름
                                                              NOR( cell 병렬, addr&data(XIP)) : Write&Erase 느림 , Read 빠름
* XIP : Word 단위로 Random Access가능
* Erase = 0xFF
```


## 1. MCU-CPU-Core 차이
**Core** = Register Bank + ALU + Barrel Shifter + Multiplier     
**Processor(CPU)** = **Core** + Co-processor, MMU, Cache Memory    
**MCU** = **CPU** + Memory-Controller + GPIO , LCD, Sound ... **(Peripheral)**
```
+-MCU--------------------------------------------------------------------------------------------------------------+
|                                                                                                                  |
|    +-CPU------------------------------------------------------------------------------------+     +-----------+  |
|    |                                                                                        |     |    GPIO   |  |
|    |     +-Core--------------------------------+           +--------------+                 |     +-----------+  |
|    |     |                                     |   <=====> | Co-Processor |                 |                    |
|    |     |  +-----+  +----------+  +---------+ |           +--------------+                 |     +-----------+  |
|    |     |  | ALU |  | Register |  | Shifter | |                    |                       |     | Serial-   |  | ------ +--------+
|    |     |  +-----+  +----------+  +---------+ |                    |                       |     | Controller|  |        | Serial |
|    |     +-------------------------------------+                    |                       |     +-----------+  | ------ +--------+
|    |            ^   ^               ^   ^                           |                       |                    |
|    |      addr  |   | data    addr  |   | data                      V                       |     +-----------+  | ------ +--------+
|    |      line  |   | line    line  |   | line        addr-line +-------+                   |     | NAND -    |  |        |  NAND  |
|    |            |   |               |---|-----------------=-----|  MMU  |                   |     | Controller|  | ------ +--------+
|    |            |---|---------------|---|-----------------------+-------+                   |     +-----------+  |
|    |            v   v               v   v             addr-line    ^                        |                    |
|    |     +-Cache-------------------------------+                   ↓                        |     +-----------+  |
|    |     |                                     |   ...--------- +--------+ --------Bus ...  |     | Interrupt |  |
|    |     |  +------------+     +------------+  |      data-line | buffer |                  |     +-----------+  |
|    |     |  |   I-Cache  |     |   D-Cache  |  |   ...--------- +--------+ --------Bus ...  |                    |
|    |     |  +------------+     +------------+  |      data-line                             |     +-----------+  |
|    |     +-------------------------------------+                                            |     |   Etc..   |  |
|    |                                                                                        |     +-----------+  |
|    +----------------------------------------------------------------------------------------+                    |
|                                                                                                                  |
+------------------------------------------------------------------------------------------------------------------+
```
> Process Routine
① Core가 Memory를 Read
② Read한 Code를 **Core**가 기계어 번역 後 Execute 

> MMU
" 가상주소 - 물리주소 연결 역할 " (32bit processor의 경우, 2^32 = 4GB 까지 메모리 표현)

> Co-Processor
" CP15"  - MMU, Cache **Enable/Disable**
CP15는 15개의 Register로 구성
**CR Register** : I(I-cache) / C(D-cache) / M (MMU).
**Cache를 사용하려면 반드시 MMU on. (Cache-MMU로 연결되어 있다)**
```
+-----------------------------+
| Core <-> MMU <-> SDRAM(RAM) |  // MMU Page Table
+-----------------------------+
```

> Cache
" ARM은 캐시에 저장하는 방식이 **2**가지 이다"
쓰기정책:
    1. Write Through : 캐시와 SDRAM에 동시 저장
    2. Write Back : 캐시에 우선 저장, 이후 캐시가 Full되면 SDRAM에 저장

교체정책: 캐시쓰레싱(메모리->캐시) 를 줄이기 위해 캐시를 **여러개 사용**. Cache line을 선택하는 정책
할당정책: 캐시교체정책의 타이밍을 결정

> NOR Flash
NOR 특징 : XIP, **쓰기동작 전에 반드시 지워야한다**
NAND 특징 : **반드시 RAM으로 복사 후 Exe (NAND에는 Addr가 없다)** <- **NAND 내부에 부트로더가 존재** 
          : NAND는 주소를 **블럭단위**로 동작한다.
          : NAND는 ECC(베드블럭) 이 존재한다. 한번 베드블럭이 발생하면 다시는 읽고/쓸 수 없다.
          : NAND는 주소가 없어서 **Controller**가 필요하다.
```
가상의 NOR 예제
+-------------------------------------------------------------+
| Cmd   | Bus Cycle |     1st     |     2nd     |     3rd     |
|                   | Addr | Data | Addr | Data | Addr | Data |
---------------------------------------------------------------
| Erase |     3     |  555 |  aa  | AAA  |  55  |  555 |  80  |
+-------------------------------------------------------------+

int main(){
addr16a=(*para+0xaaa);
addr16b=(*para+0x554);
*addr16a=0xaa;
*addr16b=0x55;
*addr16a=0x80;
+--------------------------------------------+

결과 : NOR Flash의 메모리 값이 0xFF 으로 지워짐
```


> SDRAM(RAM)
SDRAM을 사용할 때는 **Memory-Controller** 를 설정해줘야 한다.
일반적으로 Memory-Controller 설정은 **Start-up Code** 에서 어셈블리어로 짠다.
```
분류
SDRAM ----- SDR ( 싱글 데이터)
      ㄴ--- DDR ( 더블 데이터)
```

> Interrupt
부팅 시 Peripheral은 **Interrupt Mode Register**에 Mode가 기록된다.
부팅 후, 인터럽트가 발생하면 **인터럽트 컨트롤러**가 **Mode Register**를 읽어서 **인터럽트 벡터 테이블(IVT)** 로 JMP 시킨다.
벡터 테이블 이후 **ISR**로 가서 실행된다.



> Program 동작
1. Load  : PC-> AR -> Extern Memory(RAM) -> IR -> Decoder -> CU(control) -> Extern Memory -> DR(data) -> ALU
2. Store : PC-> AR -> Extern Memory(RAM) -> IR -> Decoder -> CU(control) -> Extern Memory -> DR(data) -> ALU -> Memory

* Fetch : RAM -> IR **(PC는 항상 Fetch지점을 가리킨다. 항상 현재 Exe보다 앞서나간다. 32bit 프로세서는 1Word=32bit 이므로 PC는 항상 +8이다)** (fetch-decode-exe기 때문에 2단계라서 4`*`2=8) (1word = 4byte = 32bit)
* Exe : ALU operation



L1 메모리 : Cpu 내부 Core 옆에 부착
L2 메모리 : CPU 외부 캐시
L3 메모리 : RAM/ROM
L$ 메모리 : SSD, disk

---

ARM core는 **37**개의 Register로 구성


