TimeQuest Timing Analyzer report for UAcourseProject
Sun Apr 18 13:05:44 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Slow Corner Signal Integrity Metrics
 54. Fast Corner Signal Integrity Metrics
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; UAcourseProject                                                ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C5E144C8                                                    ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 229.15 MHz ; 229.15 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.364 ; -32.245            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.549 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -25.305                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                     ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.364 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.284      ;
; -3.336 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.219 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.139      ;
; -3.218 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.138      ;
; -3.191 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.111      ;
; -3.190 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.110      ;
; -3.153 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.073      ;
; -3.141 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.061      ;
; -3.105 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.025      ;
; -3.089 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.009      ;
; -3.008 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.928      ;
; -3.007 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.927      ;
; -3.005 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 1.000        ; -0.085     ; 3.921      ;
; -2.995 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.995 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.916 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.836      ;
; -2.832 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.752      ;
; -2.776 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 1.000        ; -0.085     ; 3.692      ;
; -2.574 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 1.000        ; -0.085     ; 3.490      ;
; -2.531 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.451      ;
; -2.518 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.438      ;
; -2.369 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 1.000        ; -0.085     ; 3.285      ;
; -2.345 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.265      ;
; -2.269 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 1.000        ; -0.085     ; 3.185      ;
; -2.258 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.178      ;
; -2.147 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 1.000        ; -0.085     ; 3.063      ;
; -2.135 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.135 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.131 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.051      ;
; -2.102 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.022      ;
; -2.096 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 1.000        ; -0.085     ; 3.012      ;
; -2.013 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.933      ;
; -2.009 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.929      ;
; -1.944 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.864      ;
; -1.925 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.845      ;
; -1.906 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.826      ;
; -1.902 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.822      ;
; -1.888 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 1.000        ; -0.085     ; 2.804      ;
; -1.862 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.782      ;
; -1.767 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.687      ;
; -1.763 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.683      ;
; -1.571 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.491      ;
; -1.445 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.365      ;
; -1.402 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.322      ;
; -1.387 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.307      ;
; -1.285 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.205      ;
; -1.239 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.159      ;
; -1.103 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.023      ;
; -0.975 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 1.895      ;
; -0.948 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 1.868      ;
; -0.802 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 1.722      ;
; -0.675 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 1.000        ; -0.081     ; 1.595      ;
; -0.447 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.367      ;
; -0.384 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.304      ;
; -0.352 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.272      ;
; -0.212 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.132      ;
; -0.211 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.131      ;
; -0.076 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 0.996      ;
; -0.063 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 0.983      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.549 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.862      ;
; 0.566 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.879      ;
; 0.686 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.689 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.708 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.021      ;
; 0.786 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.099      ;
; 0.808 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.121      ;
; 0.834 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.147      ;
; 0.895 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.208      ;
; 0.970 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.283      ;
; 1.135 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.448      ;
; 1.139 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.452      ;
; 1.280 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.593      ;
; 1.320 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.633      ;
; 1.342 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.655      ;
; 1.384 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.697      ;
; 1.416 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.729      ;
; 1.455 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.767      ;
; 1.525 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.837      ;
; 1.537 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.849      ;
; 1.569 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.881      ;
; 1.590 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.902      ;
; 1.649 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.961      ;
; 1.649 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.961      ;
; 1.704 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.016      ;
; 1.719 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.031      ;
; 1.721 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.033      ;
; 1.723 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.036      ;
; 1.787 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.099      ;
; 1.819 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.131      ;
; 1.831 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.143      ;
; 1.843 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.155      ;
; 1.843 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.155      ;
; 1.877 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.190      ;
; 1.877 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.190      ;
; 1.889 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.201      ;
; 1.914 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.227      ;
; 1.914 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.227      ;
; 1.914 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.227      ;
; 1.922 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.234      ;
; 1.948 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.260      ;
; 1.960 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.272      ;
; 1.960 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.272      ;
; 1.974 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.287      ;
; 1.989 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.302      ;
; 2.140 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.452      ;
; 2.191 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.503      ;
; 2.203 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.515      ;
; 2.215 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.528      ;
; 2.215 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.528      ;
; 2.216 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.528      ;
; 2.247 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 0.000        ; 0.089      ; 2.568      ;
; 2.249 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 0.000        ; 0.089      ; 2.570      ;
; 2.326 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 0.000        ; 0.089      ; 2.647      ;
; 2.328 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 0.000        ; 0.089      ; 2.649      ;
; 2.462 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 0.000        ; 0.089      ; 2.783      ;
; 2.464 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 0.000        ; 0.089      ; 2.785      ;
; 2.510 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 0.000        ; 0.089      ; 2.831      ;
; 2.512 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 0.000        ; 0.089      ; 2.833      ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ;
; 0.298  ; 0.486        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[10]|clk                                                       ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[3]|clk                                                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[0]|clk                                                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[11]|clk                                                       ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[1]|clk                                                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[2]|clk                                                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[4]|clk                                                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[5]|clk                                                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[6]|clk                                                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[8]|clk                                                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[9]|clk                                                        ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                  ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                  ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[0]|clk                                                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[11]|clk                                                       ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[1]|clk                                                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[2]|clk                                                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[4]|clk                                                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[5]|clk                                                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[6]|clk                                                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[8]|clk                                                        ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[9]|clk                                                        ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[10]|clk                                                       ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[3]|clk                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 5.583 ; 5.924 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 5.541 ; 5.911 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 5.583 ; 5.924 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 4.940 ; 5.246 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.088 ; 5.316 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 4.525 ; 4.702 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 2.809 ; 3.049 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.903 ; 5.271 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.330 ; 5.535 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 3.171 ; 3.413 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; -1.811 ; -2.094 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.994 ; -2.258 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -2.072 ; -2.339 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -2.074 ; -2.279 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.727 ; -2.893 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -2.715 ; -2.989 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -2.312 ; -2.533 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.811 ; -2.094 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -2.047 ; -2.378 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -2.263 ; -2.505 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Z         ; clk        ; 8.834 ; 8.481 ; Rise       ; clk             ;
; apin[*]   ; clk        ; 9.670 ; 9.323 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 8.333 ; 8.492 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 9.670 ; 9.323 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 8.671 ; 8.462 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 8.806 ; 8.427 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 8.055 ; 7.822 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 7.831 ; 7.811 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 9.246 ; 9.141 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 8.883 ; 8.732 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 8.773 ; 8.512 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.190 ; 4.042 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 9.412 ; 9.277 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 7.345 ; 7.198 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 7.191 ; 7.036 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 7.804 ; 7.779 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 8.327 ; 8.260 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 6.800 ; 6.690 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 7.129 ; 6.919 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 9.058 ; 8.943 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 9.412 ; 9.277 ; Rise       ; clk             ;
;  ypin[9]  ; clk        ; 7.683 ; 7.471 ; Rise       ; clk             ;
;  ypin[10] ; clk        ; 6.868 ; 6.714 ; Rise       ; clk             ;
;  ypin[11] ; clk        ; 7.244 ; 7.077 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.190 ; 4.042 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Z         ; clk        ; 7.947 ; 7.670 ; Rise       ; clk             ;
; apin[*]   ; clk        ; 7.414 ; 7.175 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 7.513 ; 7.652 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 8.791 ; 8.481 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 7.852 ; 7.620 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 8.206 ; 7.944 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 7.485 ; 7.350 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 7.414 ; 7.175 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 8.563 ; 8.458 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 8.085 ; 7.872 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 8.187 ; 7.866 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.157 ; 4.013 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 6.646 ; 6.540 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 7.169 ; 7.027 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 7.020 ; 6.870 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 7.610 ; 7.585 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 8.170 ; 8.108 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 6.646 ; 6.540 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 6.963 ; 6.760 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 8.871 ; 8.764 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 9.212 ; 9.086 ; Rise       ; clk             ;
;  ypin[9]  ; clk        ; 7.497 ; 7.292 ; Rise       ; clk             ;
;  ypin[10] ; clk        ; 6.711 ; 6.563 ; Rise       ; clk             ;
;  ypin[11] ; clk        ; 7.071 ; 6.910 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.157 ; 4.013 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 251.76 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.972 ; -28.491           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.503 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -25.305                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.972 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.902      ;
; -2.930 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.860      ;
; -2.881 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.811      ;
; -2.846 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.776      ;
; -2.846 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.776      ;
; -2.826 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.753      ;
; -2.804 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.734      ;
; -2.804 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.734      ;
; -2.789 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.719      ;
; -2.768 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.698      ;
; -2.758 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.688      ;
; -2.755 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.685      ;
; -2.755 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.685      ;
; -2.663 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.593      ;
; -2.663 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.593      ;
; -2.622 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.552      ;
; -2.530 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.457      ;
; -2.526 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.456      ;
; -2.363 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.290      ;
; -2.229 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 3.158      ;
; -2.222 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 3.151      ;
; -2.170 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.097      ;
; -2.082 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 3.011      ;
; -2.067 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 1.000        ; -0.075     ; 2.994      ;
; -1.993 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 1.000        ; -0.075     ; 2.920      ;
; -1.980 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.909      ;
; -1.930 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.859      ;
; -1.928 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.857      ;
; -1.920 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 1.000        ; -0.075     ; 2.847      ;
; -1.868 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.797      ;
; -1.866 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.795      ;
; -1.866 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.795      ;
; -1.856 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.785      ;
; -1.745 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 1.000        ; -0.075     ; 2.672      ;
; -1.738 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.667      ;
; -1.736 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.665      ;
; -1.720 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.649      ;
; -1.683 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.612      ;
; -1.624 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.553      ;
; -1.609 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.538      ;
; -1.607 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.536      ;
; -1.454 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.383      ;
; -1.284 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.213      ;
; -1.192 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.121      ;
; -1.188 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.117      ;
; -1.152 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.081      ;
; -1.085 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.014      ;
; -0.957 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.886      ;
; -0.797 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 1.727      ;
; -0.750 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 1.680      ;
; -0.650 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 1.580      ;
; -0.508 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 1.000        ; -0.072     ; 1.438      ;
; -0.302 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.232      ;
; -0.239 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.169      ;
; -0.214 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.144      ;
; -0.101 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.031      ;
; -0.098 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.028      ;
; 0.028  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 0.902      ;
; 0.047  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 0.883      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.503 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.790      ;
; 0.525 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.812      ;
; 0.631 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.918      ;
; 0.635 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.922      ;
; 0.637 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.924      ;
; 0.734 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.021      ;
; 0.762 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.049      ;
; 0.773 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.060      ;
; 0.835 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.122      ;
; 0.887 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.174      ;
; 1.053 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.340      ;
; 1.057 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.344      ;
; 1.170 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.457      ;
; 1.184 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.471      ;
; 1.248 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.535      ;
; 1.294 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.581      ;
; 1.301 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.588      ;
; 1.312 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.598      ;
; 1.378 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.664      ;
; 1.394 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.680      ;
; 1.417 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.703      ;
; 1.444 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.730      ;
; 1.476 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.762      ;
; 1.477 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.763      ;
; 1.530 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.817      ;
; 1.549 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.835      ;
; 1.565 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.851      ;
; 1.578 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.864      ;
; 1.598 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.884      ;
; 1.664 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.950      ;
; 1.680 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.966      ;
; 1.691 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.977      ;
; 1.698 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.984      ;
; 1.704 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.991      ;
; 1.704 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.991      ;
; 1.727 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.014      ;
; 1.727 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.014      ;
; 1.730 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.016      ;
; 1.730 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.017      ;
; 1.740 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.026      ;
; 1.741 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.027      ;
; 1.785 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.071      ;
; 1.803 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.089      ;
; 1.804 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.091      ;
; 1.836 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.123      ;
; 1.899 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.185      ;
; 1.946 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.232      ;
; 1.966 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.252      ;
; 1.984 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.270      ;
; 2.014 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 2.308      ;
; 2.016 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.310      ;
; 2.068 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.355      ;
; 2.071 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.358      ;
; 2.106 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 2.400      ;
; 2.108 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.402      ;
; 2.237 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 2.531      ;
; 2.239 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.533      ;
; 2.247 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 2.541      ;
; 2.249 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 2.543      ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[10]|clk                                                       ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[3]|clk                                                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[0]|clk                                                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[11]|clk                                                       ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[1]|clk                                                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[2]|clk                                                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[4]|clk                                                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[5]|clk                                                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[6]|clk                                                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[8]|clk                                                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[9]|clk                                                        ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                  ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                  ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                    ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[0]|clk                                                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[11]|clk                                                       ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[1]|clk                                                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[2]|clk                                                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[4]|clk                                                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[5]|clk                                                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[6]|clk                                                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[8]|clk                                                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[9]|clk                                                        ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[10]|clk                                                       ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[3]|clk                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 5.068 ; 5.288 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 5.042 ; 5.177 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 5.068 ; 5.288 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 4.485 ; 4.577 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 4.649 ; 4.681 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 4.021 ; 4.149 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 2.538 ; 2.614 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.434 ; 4.603 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 4.773 ; 4.896 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 2.873 ; 2.913 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; -1.597 ; -1.763 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.770 ; -1.904 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.850 ; -1.983 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.840 ; -1.924 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.480 ; -2.463 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -2.401 ; -2.607 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -2.090 ; -2.157 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.597 ; -1.763 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.826 ; -2.011 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -2.036 ; -2.104 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Z         ; clk        ; 8.523 ; 7.920 ; Rise       ; clk             ;
; apin[*]   ; clk        ; 9.289 ; 8.721 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 7.793 ; 8.150 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 9.289 ; 8.721 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 8.332 ; 7.903 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 8.388 ; 7.905 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 7.687 ; 7.358 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 7.493 ; 7.332 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 8.794 ; 8.565 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 8.415 ; 8.267 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 8.342 ; 8.007 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.159 ; 3.969 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 9.116 ; 8.818 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 7.049 ; 6.807 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 6.919 ; 6.643 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 7.436 ; 7.343 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 8.041 ; 7.896 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 6.539 ; 6.324 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 6.859 ; 6.543 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 8.759 ; 8.540 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 9.116 ; 8.818 ; Rise       ; clk             ;
;  ypin[9]  ; clk        ; 7.386 ; 7.045 ; Rise       ; clk             ;
;  ypin[10] ; clk        ; 6.601 ; 6.364 ; Rise       ; clk             ;
;  ypin[11] ; clk        ; 6.935 ; 6.692 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.159 ; 3.969 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Z         ; clk        ; 7.669 ; 7.199 ; Rise       ; clk             ;
; apin[*]   ; clk        ; 7.078 ; 6.771 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 7.078 ; 7.354 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 8.408 ; 8.019 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 7.509 ; 7.208 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 7.864 ; 7.474 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 7.198 ; 6.934 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 7.087 ; 6.771 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 8.148 ; 7.969 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 7.720 ; 7.447 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 7.819 ; 7.437 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.127 ; 3.943 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 6.398 ; 6.190 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 6.887 ; 6.653 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 6.761 ; 6.496 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 7.258 ; 7.167 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 7.898 ; 7.761 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 6.398 ; 6.190 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 6.704 ; 6.399 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 8.587 ; 8.379 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 8.929 ; 8.646 ; Rise       ; clk             ;
;  ypin[9]  ; clk        ; 7.213 ; 6.886 ; Rise       ; clk             ;
;  ypin[10] ; clk        ; 6.458 ; 6.229 ; Rise       ; clk             ;
;  ypin[11] ; clk        ; 6.777 ; 6.543 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.127 ; 3.943 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.903 ; -6.350            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.216 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -18.935                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.903 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.854      ;
; -0.878 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.829      ;
; -0.839 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.835 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.814 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.765      ;
; -0.810 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.761      ;
; -0.800 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.794 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.745      ;
; -0.794 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.747      ;
; -0.736 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.687      ;
; -0.732 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.683      ;
; -0.730 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.681      ;
; -0.726 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.677      ;
; -0.724 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.675      ;
; -0.711 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.662      ;
; -0.652 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.605      ;
; -0.627 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.578      ;
; -0.593 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.544      ;
; -0.573 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.526      ;
; -0.491 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.442      ;
; -0.482 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.435      ;
; -0.481 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.432      ;
; -0.425 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 1.000        ; -0.034     ; 1.378      ;
; -0.397 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.348      ;
; -0.392 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 1.000        ; -0.034     ; 1.345      ;
; -0.375 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.326      ;
; -0.342 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.293      ;
; -0.341 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.292      ;
; -0.331 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 1.000        ; -0.034     ; 1.284      ;
; -0.322 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.273      ;
; -0.319 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.270      ;
; -0.309 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 1.000        ; -0.034     ; 1.262      ;
; -0.297 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.248      ;
; -0.296 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.247      ;
; -0.263 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.232 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.183      ;
; -0.203 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.154      ;
; -0.202 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.153      ;
; -0.201 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.152      ;
; -0.177 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.128      ;
; -0.157 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.108      ;
; -0.141 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.092      ;
; -0.071 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.022      ;
; -0.060 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.011      ;
; -0.026 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.977      ;
; -0.001 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.952      ;
; 0.082  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.869      ;
; 0.137  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.814      ;
; 0.154  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.797      ;
; 0.155  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.796      ;
; 0.245  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.706      ;
; 0.270  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 1.000        ; -0.036     ; 0.681      ;
; 0.357  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.594      ;
; 0.390  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.561      ;
; 0.399  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.552      ;
; 0.475  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.476      ;
; 0.476  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.475      ;
; 0.527  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.424      ;
; 0.531  ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.420      ;
+--------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.216 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.356      ;
; 0.220 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.360      ;
; 0.259 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.276 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.277 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.310 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.450      ;
; 0.321 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.461      ;
; 0.336 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.476      ;
; 0.364 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.504      ;
; 0.365 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.505      ;
; 0.443 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.458 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.513 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.526 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.666      ;
; 0.528 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.668      ;
; 0.548 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.688      ;
; 0.586 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.726      ;
; 0.592 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.732      ;
; 0.621 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.761      ;
; 0.627 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.767      ;
; 0.667 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.807      ;
; 0.669 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.809      ;
; 0.674 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.814      ;
; 0.678 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.818      ;
; 0.703 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.843      ;
; 0.703 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.843      ;
; 0.709 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.849      ;
; 0.717 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.722 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.862      ;
; 0.723 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.863      ;
; 0.723 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.863      ;
; 0.725 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.865      ;
; 0.725 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.865      ;
; 0.736 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.876      ;
; 0.737 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.877      ;
; 0.737 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.877      ;
; 0.753 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.893      ;
; 0.759 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.899      ;
; 0.764 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.904      ;
; 0.774 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.914      ;
; 0.778 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.918      ;
; 0.780 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.920      ;
; 0.786 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.926      ;
; 0.799 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.939      ;
; 0.832 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.972      ;
; 0.841 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.981      ;
; 0.855 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.995      ;
; 0.861 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 1.001      ;
; 0.882 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 1.022      ;
; 0.887 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.027      ;
; 0.887 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.027      ;
; 0.927 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 0.000        ; 0.047      ; 1.078      ;
; 0.930 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 0.000        ; 0.047      ; 1.081      ;
; 1.022 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 0.000        ; 0.047      ; 1.173      ;
; 1.025 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 0.000        ; 0.047      ; 1.176      ;
; 1.032 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 0.000        ; 0.047      ; 1.183      ;
; 1.035 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 0.000        ; 0.047      ; 1.186      ;
; 1.109 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ; clk          ; clk         ; 0.000        ; 0.047      ; 1.260      ;
; 1.112 ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ; clk          ; clk         ; 0.000        ; 0.047      ; 1.263      ;
+-------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[11]|clk                                                       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[1]|clk                                                        ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[6]|clk                                                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[0]|clk                                                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[2]|clk                                                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[4]|clk                                                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[5]|clk                                                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[8]|clk                                                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[9]|clk                                                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[10]|clk                                                       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[3]|clk                                                        ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                  ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[0]                                                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[10]                                                ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[2]                                                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[3]                                                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[4]                                                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[5]                                                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[8]                                                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[9]                                                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst2|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[11]                                                ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[1]                                                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst31|lpm_ff:lpm_ff_component|dffs[6]                                                 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                  ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                    ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[0]|clk                                                        ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[10]|clk                                                       ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[2]|clk                                                        ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[3]|clk                                                        ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[4]|clk                                                        ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[5]|clk                                                        ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[8]|clk                                                        ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[9]|clk                                                        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[11]|clk                                                       ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[1]|clk                                                        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst31|lpm_ff_component|dffs[6]|clk                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 2.503 ; 3.171 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 2.421 ; 3.162 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 2.503 ; 3.171 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.168 ; 2.863 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 2.215 ; 2.887 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.064 ; 2.566 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 1.309 ; 1.961 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 2.189 ; 2.899 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 2.431 ; 2.995 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 1.429 ; 2.102 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; -0.918 ; -1.524 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.959 ; -1.585 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.009 ; -1.623 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -0.967 ; -1.557 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.255 ; -1.910 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.273 ; -1.850 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.096 ; -1.730 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -0.918 ; -1.524 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.014 ; -1.658 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -1.059 ; -1.699 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Z         ; clk        ; 3.951 ; 4.152 ; Rise       ; clk             ;
; apin[*]   ; clk        ; 4.396 ; 4.632 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 4.085 ; 3.895 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 4.382 ; 4.578 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 3.958 ; 4.133 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 4.048 ; 4.140 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 3.740 ; 3.816 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 3.608 ; 3.776 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 4.396 ; 4.632 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 4.148 ; 4.214 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 4.077 ; 4.205 ; Rise       ; clk             ;
; clkout    ; clk        ; 2.444 ; 2.057 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 4.620 ; 4.838 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 3.420 ; 3.548 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 3.341 ; 3.462 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 3.742 ; 3.942 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 4.170 ; 4.338 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 3.177 ; 3.280 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 3.297 ; 3.398 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 4.475 ; 4.681 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 4.620 ; 4.838 ; Rise       ; clk             ;
;  ypin[9]  ; clk        ; 3.548 ; 3.712 ; Rise       ; clk             ;
;  ypin[10] ; clk        ; 3.223 ; 3.324 ; Rise       ; clk             ;
;  ypin[11] ; clk        ; 3.398 ; 3.507 ; Rise       ; clk             ;
; clkout    ; clk        ; 2.444 ; 2.057 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Z         ; clk        ; 3.601 ; 3.763 ; Rise       ; clk             ;
; apin[*]   ; clk        ; 3.441 ; 3.481 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 3.716 ; 3.551 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 4.074 ; 4.156 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 3.670 ; 3.710 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 3.765 ; 3.924 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 3.469 ; 3.603 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 3.441 ; 3.481 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 4.062 ; 4.318 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 3.783 ; 3.862 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 3.811 ; 3.907 ; Rise       ; clk             ;
; clkout    ; clk        ; 2.431 ; 2.042 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 3.110 ; 3.209 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 3.342 ; 3.466 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 3.267 ; 3.383 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 3.652 ; 3.844 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 4.100 ; 4.265 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 3.110 ; 3.209 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 3.225 ; 3.323 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 4.393 ; 4.594 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 4.533 ; 4.745 ; Rise       ; clk             ;
;  ypin[9]  ; clk        ; 3.468 ; 3.626 ; Rise       ; clk             ;
;  ypin[10] ; clk        ; 3.154 ; 3.252 ; Rise       ; clk             ;
;  ypin[11] ; clk        ; 3.321 ; 3.427 ; Rise       ; clk             ;
; clkout    ; clk        ; 2.431 ; 2.042 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.364  ; 0.216 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.364  ; 0.216 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -32.245 ; 0.0   ; 0.0      ; 0.0     ; -25.305             ;
;  clk             ; -32.245 ; 0.000 ; N/A      ; N/A     ; -25.305             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 5.583 ; 5.924 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 5.541 ; 5.911 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 5.583 ; 5.924 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 4.940 ; 5.246 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.088 ; 5.316 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 4.525 ; 4.702 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 2.809 ; 3.049 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.903 ; 5.271 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.330 ; 5.535 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 3.171 ; 3.413 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; -0.918 ; -1.524 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.959 ; -1.585 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.009 ; -1.623 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -0.967 ; -1.557 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.255 ; -1.910 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.273 ; -1.850 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.096 ; -1.730 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -0.918 ; -1.524 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.014 ; -1.658 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -1.059 ; -1.699 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Z         ; clk        ; 8.834 ; 8.481 ; Rise       ; clk             ;
; apin[*]   ; clk        ; 9.670 ; 9.323 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 8.333 ; 8.492 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 9.670 ; 9.323 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 8.671 ; 8.462 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 8.806 ; 8.427 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 8.055 ; 7.822 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 7.831 ; 7.811 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 9.246 ; 9.141 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 8.883 ; 8.732 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 8.773 ; 8.512 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.190 ; 4.042 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 9.412 ; 9.277 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 7.345 ; 7.198 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 7.191 ; 7.036 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 7.804 ; 7.779 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 8.327 ; 8.260 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 6.800 ; 6.690 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 7.129 ; 6.919 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 9.058 ; 8.943 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 9.412 ; 9.277 ; Rise       ; clk             ;
;  ypin[9]  ; clk        ; 7.683 ; 7.471 ; Rise       ; clk             ;
;  ypin[10] ; clk        ; 6.868 ; 6.714 ; Rise       ; clk             ;
;  ypin[11] ; clk        ; 7.244 ; 7.077 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.190 ; 4.042 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Z         ; clk        ; 3.601 ; 3.763 ; Rise       ; clk             ;
; apin[*]   ; clk        ; 3.441 ; 3.481 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 3.716 ; 3.551 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 4.074 ; 4.156 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 3.670 ; 3.710 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 3.765 ; 3.924 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 3.469 ; 3.603 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 3.441 ; 3.481 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 4.062 ; 4.318 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 3.783 ; 3.862 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 3.811 ; 3.907 ; Rise       ; clk             ;
; clkout    ; clk        ; 2.431 ; 2.042 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 3.110 ; 3.209 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 3.342 ; 3.466 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 3.267 ; 3.383 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 3.652 ; 3.844 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 4.100 ; 4.265 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 3.110 ; 3.209 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 3.225 ; 3.323 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 4.393 ; 4.594 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 4.533 ; 4.745 ; Rise       ; clk             ;
;  ypin[9]  ; clk        ; 3.468 ; 3.626 ; Rise       ; clk             ;
;  ypin[10] ; clk        ; 3.154 ; 3.252 ; Rise       ; clk             ;
;  ypin[11] ; clk        ; 3.321 ; 3.427 ; Rise       ; clk             ;
; clkout    ; clk        ; 2.431 ; 2.042 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; clkout        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clkout        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clkout        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 407      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 407      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 64    ; 64   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 50    ; 50   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Apr 18 13:05:42 2021
Info: Command: quartus_sta UAcourseProject -c UAcourseProject
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'UAcourseProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.364
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.364       -32.245 clk 
Info: Worst-case hold slack is 0.549
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.549         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -25.305 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.972
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.972       -28.491 clk 
Info: Worst-case hold slack is 0.503
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.503         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -25.305 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.903
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.903        -6.350 clk 
Info: Worst-case hold slack is 0.216
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.216         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -18.935 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 260 megabytes
    Info: Processing ended: Sun Apr 18 13:05:44 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


