void F_1 ( T_1 * V_1 , T_2 V_2 , int V_3 )
{
register T_1 V_4 , V_5 , V_6 , V_7 ;
#ifdef F_2
register const unsigned char * V_8 = ( const unsigned char * ) V_9 ;
#endif
#ifndef F_3
register int V_10 ;
#endif
register T_1 * V_11 ;
V_5 = V_1 [ 0 ] ;
V_4 = V_1 [ 1 ] ;
F_4 ( V_5 , V_4 ) ;
V_5 = F_5 ( V_5 , 29 ) & 0xffffffffL ;
V_4 = F_5 ( V_4 , 29 ) & 0xffffffffL ;
V_11 = ( T_1 * ) V_2 ;
if ( V_3 )
{
#ifdef F_3
F_6 ( V_4 , V_5 , 0 ) ;
F_6 ( V_5 , V_4 , 2 ) ;
F_6 ( V_4 , V_5 , 4 ) ;
F_6 ( V_5 , V_4 , 6 ) ;
F_6 ( V_4 , V_5 , 8 ) ;
F_6 ( V_5 , V_4 , 10 ) ;
F_6 ( V_4 , V_5 , 12 ) ;
F_6 ( V_5 , V_4 , 14 ) ;
F_6 ( V_4 , V_5 , 16 ) ;
F_6 ( V_5 , V_4 , 18 ) ;
F_6 ( V_4 , V_5 , 20 ) ;
F_6 ( V_5 , V_4 , 22 ) ;
F_6 ( V_4 , V_5 , 24 ) ;
F_6 ( V_5 , V_4 , 26 ) ;
F_6 ( V_4 , V_5 , 28 ) ;
F_6 ( V_5 , V_4 , 30 ) ;
#else
for ( V_10 = 0 ; V_10 < 32 ; V_10 += 8 )
{
F_6 ( V_4 , V_5 , V_10 + 0 ) ;
F_6 ( V_5 , V_4 , V_10 + 2 ) ;
F_6 ( V_4 , V_5 , V_10 + 4 ) ;
F_6 ( V_5 , V_4 , V_10 + 6 ) ;
}
#endif
}
else
{
#ifdef F_3
F_6 ( V_4 , V_5 , 30 ) ;
F_6 ( V_5 , V_4 , 28 ) ;
F_6 ( V_4 , V_5 , 26 ) ;
F_6 ( V_5 , V_4 , 24 ) ;
F_6 ( V_4 , V_5 , 22 ) ;
F_6 ( V_5 , V_4 , 20 ) ;
F_6 ( V_4 , V_5 , 18 ) ;
F_6 ( V_5 , V_4 , 16 ) ;
F_6 ( V_4 , V_5 , 14 ) ;
F_6 ( V_5 , V_4 , 12 ) ;
F_6 ( V_4 , V_5 , 10 ) ;
F_6 ( V_5 , V_4 , 8 ) ;
F_6 ( V_4 , V_5 , 6 ) ;
F_6 ( V_5 , V_4 , 4 ) ;
F_6 ( V_4 , V_5 , 2 ) ;
F_6 ( V_5 , V_4 , 0 ) ;
#else
for ( V_10 = 30 ; V_10 > 0 ; V_10 -= 8 )
{
F_6 ( V_4 , V_5 , V_10 - 0 ) ;
F_6 ( V_5 , V_4 , V_10 - 2 ) ;
F_6 ( V_4 , V_5 , V_10 - 4 ) ;
F_6 ( V_5 , V_4 , V_10 - 6 ) ;
}
#endif
}
V_4 = F_5 ( V_4 , 3 ) & 0xffffffffL ;
V_5 = F_5 ( V_5 , 3 ) & 0xffffffffL ;
F_7 ( V_5 , V_4 ) ;
V_1 [ 0 ] = V_4 ;
V_1 [ 1 ] = V_5 ;
V_4 = V_5 = V_6 = V_7 = 0 ;
}
void F_8 ( T_1 * V_1 , T_2 V_2 , int V_3 )
{
register T_1 V_4 , V_5 , V_6 , V_7 ;
#ifdef F_2
register const unsigned char * V_8 = ( const unsigned char * ) V_9 ;
#endif
#ifndef F_3
register int V_10 ;
#endif
register T_1 * V_11 ;
V_5 = V_1 [ 0 ] ;
V_4 = V_1 [ 1 ] ;
V_5 = F_5 ( V_5 , 29 ) & 0xffffffffL ;
V_4 = F_5 ( V_4 , 29 ) & 0xffffffffL ;
V_11 = ( T_1 * ) V_2 ;
if ( V_3 )
{
#ifdef F_3
F_6 ( V_4 , V_5 , 0 ) ;
F_6 ( V_5 , V_4 , 2 ) ;
F_6 ( V_4 , V_5 , 4 ) ;
F_6 ( V_5 , V_4 , 6 ) ;
F_6 ( V_4 , V_5 , 8 ) ;
F_6 ( V_5 , V_4 , 10 ) ;
F_6 ( V_4 , V_5 , 12 ) ;
F_6 ( V_5 , V_4 , 14 ) ;
F_6 ( V_4 , V_5 , 16 ) ;
F_6 ( V_5 , V_4 , 18 ) ;
F_6 ( V_4 , V_5 , 20 ) ;
F_6 ( V_5 , V_4 , 22 ) ;
F_6 ( V_4 , V_5 , 24 ) ;
F_6 ( V_5 , V_4 , 26 ) ;
F_6 ( V_4 , V_5 , 28 ) ;
F_6 ( V_5 , V_4 , 30 ) ;
#else
for ( V_10 = 0 ; V_10 < 32 ; V_10 += 8 )
{
F_6 ( V_4 , V_5 , V_10 + 0 ) ;
F_6 ( V_5 , V_4 , V_10 + 2 ) ;
F_6 ( V_4 , V_5 , V_10 + 4 ) ;
F_6 ( V_5 , V_4 , V_10 + 6 ) ;
}
#endif
}
else
{
#ifdef F_3
F_6 ( V_4 , V_5 , 30 ) ;
F_6 ( V_5 , V_4 , 28 ) ;
F_6 ( V_4 , V_5 , 26 ) ;
F_6 ( V_5 , V_4 , 24 ) ;
F_6 ( V_4 , V_5 , 22 ) ;
F_6 ( V_5 , V_4 , 20 ) ;
F_6 ( V_4 , V_5 , 18 ) ;
F_6 ( V_5 , V_4 , 16 ) ;
F_6 ( V_4 , V_5 , 14 ) ;
F_6 ( V_5 , V_4 , 12 ) ;
F_6 ( V_4 , V_5 , 10 ) ;
F_6 ( V_5 , V_4 , 8 ) ;
F_6 ( V_4 , V_5 , 6 ) ;
F_6 ( V_5 , V_4 , 4 ) ;
F_6 ( V_4 , V_5 , 2 ) ;
F_6 ( V_5 , V_4 , 0 ) ;
#else
for ( V_10 = 30 ; V_10 > 0 ; V_10 -= 8 )
{
F_6 ( V_4 , V_5 , V_10 - 0 ) ;
F_6 ( V_5 , V_4 , V_10 - 2 ) ;
F_6 ( V_4 , V_5 , V_10 - 4 ) ;
F_6 ( V_5 , V_4 , V_10 - 6 ) ;
}
#endif
}
V_1 [ 0 ] = F_5 ( V_4 , 3 ) & 0xffffffffL ;
V_1 [ 1 ] = F_5 ( V_5 , 3 ) & 0xffffffffL ;
V_4 = V_5 = V_6 = V_7 = 0 ;
}
void F_9 ( T_1 * V_1 , T_2 V_12 , T_2 V_13 ,
T_2 V_14 )
{
register T_1 V_4 , V_5 ;
V_4 = V_1 [ 0 ] ;
V_5 = V_1 [ 1 ] ;
F_4 ( V_4 , V_5 ) ;
V_1 [ 0 ] = V_4 ;
V_1 [ 1 ] = V_5 ;
F_8 ( ( T_1 * ) V_1 , V_12 , V_15 ) ;
F_8 ( ( T_1 * ) V_1 , V_13 , V_16 ) ;
F_8 ( ( T_1 * ) V_1 , V_14 , V_15 ) ;
V_4 = V_1 [ 0 ] ;
V_5 = V_1 [ 1 ] ;
F_7 ( V_5 , V_4 ) ;
V_1 [ 0 ] = V_4 ;
V_1 [ 1 ] = V_5 ;
}
void F_10 ( T_1 * V_1 , T_2 V_12 , T_2 V_13 ,
T_2 V_14 )
{
register T_1 V_4 , V_5 ;
V_4 = V_1 [ 0 ] ;
V_5 = V_1 [ 1 ] ;
F_4 ( V_4 , V_5 ) ;
V_1 [ 0 ] = V_4 ;
V_1 [ 1 ] = V_5 ;
F_8 ( ( T_1 * ) V_1 , V_14 , V_16 ) ;
F_8 ( ( T_1 * ) V_1 , V_13 , V_15 ) ;
F_8 ( ( T_1 * ) V_1 , V_12 , V_16 ) ;
V_4 = V_1 [ 0 ] ;
V_5 = V_1 [ 1 ] ;
F_7 ( V_5 , V_4 ) ;
V_1 [ 0 ] = V_4 ;
V_1 [ 1 ] = V_5 ;
}
void F_11 ( const unsigned char * V_17 , unsigned char * V_18 , long V_19 ,
T_2 V_20 , T_3 * V_21 , int V_3 )
{
register T_1 V_22 , V_23 ;
register T_1 V_24 , V_25 , V_26 , V_27 ;
register long V_4 = V_19 ;
T_1 V_28 [ 2 ] ;
unsigned char * V_29 ;
V_29 = & ( * V_21 ) [ 0 ] ;
if ( V_3 )
{
F_12 ( V_29 , V_24 ) ;
F_12 ( V_29 , V_25 ) ;
for ( V_4 -= 8 ; V_4 >= 0 ; V_4 -= 8 )
{
F_12 ( V_17 , V_22 ) ;
F_12 ( V_17 , V_23 ) ;
V_22 ^= V_24 ; V_28 [ 0 ] = V_22 ;
V_23 ^= V_25 ; V_28 [ 1 ] = V_23 ;
F_1 ( ( T_1 * ) V_28 , V_20 , V_15 ) ;
V_24 = V_28 [ 0 ] ; F_13 ( V_24 , V_18 ) ;
V_25 = V_28 [ 1 ] ; F_13 ( V_25 , V_18 ) ;
}
if ( V_4 != - 8 )
{
F_14 ( V_17 , V_22 , V_23 , V_4 + 8 ) ;
V_22 ^= V_24 ; V_28 [ 0 ] = V_22 ;
V_23 ^= V_25 ; V_28 [ 1 ] = V_23 ;
F_1 ( ( T_1 * ) V_28 , V_20 , V_15 ) ;
V_24 = V_28 [ 0 ] ; F_13 ( V_24 , V_18 ) ;
V_25 = V_28 [ 1 ] ; F_13 ( V_25 , V_18 ) ;
}
V_29 = & ( * V_21 ) [ 0 ] ;
F_13 ( V_24 , V_29 ) ;
F_13 ( V_25 , V_29 ) ;
}
else
{
F_12 ( V_29 , V_26 ) ;
F_12 ( V_29 , V_27 ) ;
for ( V_4 -= 8 ; V_4 >= 0 ; V_4 -= 8 )
{
F_12 ( V_17 , V_22 ) ; V_28 [ 0 ] = V_22 ;
F_12 ( V_17 , V_23 ) ; V_28 [ 1 ] = V_23 ;
F_1 ( ( T_1 * ) V_28 , V_20 , V_16 ) ;
V_24 = V_28 [ 0 ] ^ V_26 ;
V_25 = V_28 [ 1 ] ^ V_27 ;
F_13 ( V_24 , V_18 ) ;
F_13 ( V_25 , V_18 ) ;
V_26 = V_22 ;
V_27 = V_23 ;
}
if ( V_4 != - 8 )
{
F_12 ( V_17 , V_22 ) ; V_28 [ 0 ] = V_22 ;
F_12 ( V_17 , V_23 ) ; V_28 [ 1 ] = V_23 ;
F_1 ( ( T_1 * ) V_28 , V_20 , V_16 ) ;
V_24 = V_28 [ 0 ] ^ V_26 ;
V_25 = V_28 [ 1 ] ^ V_27 ;
F_15 ( V_24 , V_25 , V_18 , V_4 + 8 ) ;
V_26 = V_22 ;
V_27 = V_23 ;
}
V_29 = & ( * V_21 ) [ 0 ] ;
F_13 ( V_26 , V_29 ) ;
F_13 ( V_27 , V_29 ) ;
}
V_22 = V_23 = V_24 = V_25 = V_26 = V_27 = 0 ;
V_28 [ 0 ] = V_28 [ 1 ] = 0 ;
}
void F_16 ( const unsigned char * V_30 , unsigned char * V_31 ,
long V_19 , T_2 V_12 , T_2 V_13 ,
T_2 V_14 , T_3 * V_21 , int V_3 )
{
register T_1 V_22 , V_23 ;
register T_1 V_24 , V_25 , V_26 , V_27 ;
register const unsigned char * V_17 ;
unsigned char * V_18 ;
register long V_4 = V_19 ;
T_1 V_28 [ 2 ] ;
unsigned char * V_29 ;
V_17 = V_30 ;
V_18 = V_31 ;
V_29 = & ( * V_21 ) [ 0 ] ;
if ( V_3 )
{
F_12 ( V_29 , V_24 ) ;
F_12 ( V_29 , V_25 ) ;
for ( V_4 -= 8 ; V_4 >= 0 ; V_4 -= 8 )
{
F_12 ( V_17 , V_22 ) ;
F_12 ( V_17 , V_23 ) ;
V_22 ^= V_24 ;
V_23 ^= V_25 ;
V_28 [ 0 ] = V_22 ;
V_28 [ 1 ] = V_23 ;
F_9 ( ( T_1 * ) V_28 , V_12 , V_13 , V_14 ) ;
V_24 = V_28 [ 0 ] ;
V_25 = V_28 [ 1 ] ;
F_13 ( V_24 , V_18 ) ;
F_13 ( V_25 , V_18 ) ;
}
if ( V_4 != - 8 )
{
F_14 ( V_17 , V_22 , V_23 , V_4 + 8 ) ;
V_22 ^= V_24 ;
V_23 ^= V_25 ;
V_28 [ 0 ] = V_22 ;
V_28 [ 1 ] = V_23 ;
F_9 ( ( T_1 * ) V_28 , V_12 , V_13 , V_14 ) ;
V_24 = V_28 [ 0 ] ;
V_25 = V_28 [ 1 ] ;
F_13 ( V_24 , V_18 ) ;
F_13 ( V_25 , V_18 ) ;
}
V_29 = & ( * V_21 ) [ 0 ] ;
F_13 ( V_24 , V_29 ) ;
F_13 ( V_25 , V_29 ) ;
}
else
{
register T_1 V_32 , V_33 ;
F_12 ( V_29 , V_26 ) ;
F_12 ( V_29 , V_27 ) ;
for ( V_4 -= 8 ; V_4 >= 0 ; V_4 -= 8 )
{
F_12 ( V_17 , V_22 ) ;
F_12 ( V_17 , V_23 ) ;
V_32 = V_22 ;
V_33 = V_23 ;
V_28 [ 0 ] = V_22 ;
V_28 [ 1 ] = V_23 ;
F_10 ( ( T_1 * ) V_28 , V_12 , V_13 , V_14 ) ;
V_24 = V_28 [ 0 ] ;
V_25 = V_28 [ 1 ] ;
V_24 ^= V_26 ;
V_25 ^= V_27 ;
F_13 ( V_24 , V_18 ) ;
F_13 ( V_25 , V_18 ) ;
V_26 = V_32 ;
V_27 = V_33 ;
}
if ( V_4 != - 8 )
{
F_12 ( V_17 , V_22 ) ;
F_12 ( V_17 , V_23 ) ;
V_32 = V_22 ;
V_33 = V_23 ;
V_28 [ 0 ] = V_22 ;
V_28 [ 1 ] = V_23 ;
F_10 ( ( T_1 * ) V_28 , V_12 , V_13 , V_14 ) ;
V_24 = V_28 [ 0 ] ;
V_25 = V_28 [ 1 ] ;
V_24 ^= V_26 ;
V_25 ^= V_27 ;
F_15 ( V_24 , V_25 , V_18 , V_4 + 8 ) ;
V_26 = V_32 ;
V_27 = V_33 ;
}
V_29 = & ( * V_21 ) [ 0 ] ;
F_13 ( V_26 , V_29 ) ;
F_13 ( V_27 , V_29 ) ;
}
V_22 = V_23 = V_24 = V_25 = V_26 = V_27 = 0 ;
V_28 [ 0 ] = V_28 [ 1 ] = 0 ;
}
