 I
中、英文摘要 
中文摘要 
在本計畫當中，吾人設計並實現使用循環位移正交碼鍵移(CSOK)的新系列展頻(SS)系統。在多
載波(MC)模式中，吾人發展了兩種收發機模式。第一種為結合 CSOK 符碼和基礎數位通訊符碼的
混合式循環位移正交碼鍵移(HCSOK)系統；第二種為結合兩路平行之 BPSK-CSOK 之正交
CSOK(Q-CSOK)模式。在兩種模式中，吾人皆推導出其最大似然(ML)法則接收機，並從中得出一
基於 FFT 架構之最大比例結合(MRC)與循環碼相關之高效率架構。吾人並推導了在 QPSK-HCSOK
在 AWGN 下之錯誤性能。模擬結果中顯示，此循環位移正交碼鍵移展頻系統無論在性能、頻寬效
益、峰均功率比、抗惡意干擾能力上，都優於傳統華許碼多載波展頻系統。 
接著吾人開發出一具較精簡架構之單載波 HCSOK 展頻系統，推導該系統的最大似然法則(ML)
接收機及錯誤性能。在此設計中，推導和模擬的結果皆顯示了 MC 和 SC HCSOK 系統在白高斯雜
訊(AWGN)通道下具有相同的錯誤率。為維持在高殘餘頻率誤差(CFO)下的強健性,吾人提出具非同
調接收機之 DQPSK-HCSOK 系統，並與同調 QPSK-HCSOK 進行模擬比較，以証實其強健性。 
為了將吾人所發展之 CSOK 系統能延伸至高移動性的環境，吾人提出了一頻移正交鍵移(FSOK)
多載波展頻系統之差分式收發機。同樣為了進一步提昇資料傳輸率，吾人結合了原有的 QPSK 調
變而形成 QPSK-FSOK 符碼。吾人使用了 Chu 序列做為起始向量，以維持極佳之峰均功率比。模
擬結果顯示，雖然所提出之非同調收發機架構在 AWGN 下相較於同調理論 BER 曲線有 3dB 之性
能損失。但在高移動性通道環境下，由於正交調變增益之故，所提出之差分編碼最大比例結合(MRC)
接收機將勝過 QPSK 在衰減通道下之性能。 
接下來，吾人訂定一使用 DQPSK-HCSOK 調變之單載波/多載波雙模封包傳輸系統。根據所定
義的封包及序文架構，將設計出完整的接收機架構，包含封包偵測、載波頻率誤差估測及通道估測
等同步機制。模擬結果顯示，此接收機架構相較於完美同步條件下，在 AWGN 及多路徑衰減通道
下分別有 1dB 和 2 dB 的損失。 
最後，吾人利用模組化設計流程，將所設計的單載波/多載波雙模系統實現在 FPGA 平台上。此
定點硬體架構最高可在 97.276 MHz 運行，而在 8%的封包遺失/錯誤率(PLER)下造成小於 0.1 dB 的
 III
英文摘要 
In this project, a new-class of spread spectrum (SS) structures using cyclic code shift keying (CSOK) 
are designed and realized. In multicarrier case, two types are investigated. First, the Hybrid- CSOK 
(HCSOK) system which combines the CSOK symbol and basic digital communication symbols is 
introduced. The second is the Quadrature CSOK (QCSOK) mode, which transmits two parallel 
BPSK-CSOK branches at the same time. For both modes, maximum likelihood (ML) receivers are 
derived and simplified, leading to efficient FFT-based structures for maximum ratio combining and cyclic 
code correlation. Theoretical BER analysis is conducted for the hybrid QPSK-CSOK case. Simulation 
results demonstrate that both the two system modes considerably outperforms the traditional Walsh-coded 
MCSS system in terms of bandwidth efficiency, PAPR, BER and anti-jamming capability. Furthermore, in 
indoor channel, QCSOK performs slightly worse than QPSK-CSOK, but it has almost twice the data rate 
when the code length is large.  
 Then we develop a Single-Carrier HCSOK system. The ML receivers and BER performance of 
HCSOK systems are derived and single-carrier (SC) cases. It is shown that the performance of SC and 
MC H-CSOK system are identical. In order to maintain a robust performance under high residual carrier 
frequency offset (CFO), the DQPSK-HCSOK systems with non-coherent receiver are then proposed, and 
compared to the coherent QPSK-HCSOK system to confirm its robustness. 
In order to extend our system to mobility environment, a new differential transceiver with 
frequency-shift orthogonal keying (FSOK) technique is proposed for the multi-carrier spread spectrum 
(MC-SS) system. A QPSK symbol is combined to enhance the data rate hence forms a QPSK-FSOK 
symbol. The Chu sequence is adapted for the initial differential encoding, which conducts the post-FFT 
transmitted signal involves the desirable low peak-to-average power ratio (PAPR) property. Due to 
noncoherent detection, the proposed transceiver can provide 3 dB degradation compared to M-ary AWGN 
theoretical bit error rate (BER). Under fast fading environment, the proposed transceiver of MRC 
 V
目錄 
第一章、 前言(含研究目的及文獻探討) ...................................................................1 
第二章、 研究方法及結果(循環位移正交鍵展頻系統演算法設計及性能模擬)...3 
2.1 多載波循環位移正交碼鍵移展頻系統.................................................................3 
2.1.1  CSOK 訊號模型....................................................................................6 
2.1.2  HCSOK 多載波展頻系統.......................................................................4 
2.1.3  QCSOK 多載波展頻系統.......................................................................8 
2.1.4 電腦模擬結果 .........................................................................................11 
2.2 單載波循環位移正交碼鍵移 ..............................................................................14 
2.2.1 單載波 HCSOK 系統訊號模型 .................................................................14 
2.2.2 電腦模擬結果 .........................................................................................17 
2.3 具非同調接收機之 DQPSK-HCSOK 系統 ..........................................................18 
2.3.1  非同調接收機之 DQPSK-HCSOK 系統系統模型 ....................................18 
2.3.2  電腦模擬結果 .......................................................................................19 
2.4 差分式 QPSK-FSOK MC-SS 系統 .....................................................................21 
2.4.1 差分式 QPSK-FSOK MC-SS 系統模型.....................................................21 
2.4.2 電腦模擬 ................................................................................................25 
 
第三章、研究方法及結果(DQPSK HCSOK 系統收發機架構設計).......................27 
3.1  系統參數與封包架構 ......................................................................................27 
3.2  DQPSK HCSOK 接收機之同步機制...............................................................30 
3.2.1 封包偵測 ................................................................................................31 
3.2.2 載波頻率誤差估測...................................................................................33 
3.2.3 通道估測器 .............................................................................................35 
3.3  整體性能模擬 ................................................................................................37 
第四章、研究方法及結果(新系列之多載波/單載波展頻系統硬體實現)................39 
4.1  設計流程與 FPGA 平台..................................................................................39 
4.2  DQPSK-HCSOK 發射機之實現 .....................................................................42 
4.2.1 CSOK 調變器之硬體架構 ........................................................................43 
4.2.2 DQPSK 調變器硬體設計 .........................................................................45 
4.3  DQPSK-HCSOK 同步器和接收機硬體實現....................................................46 
4.3.1 Pre-FFT 部份之硬體實現.........................................................................47 
4.3.2 Post-FFT 架構實現..................................................................................49 
4.4  硬體實現結果 ................................................................................................52 
 1
第一章、 前言 
近年來，展頻通訊(Spread Spectrum, SS)，由於其抗干擾的特性能在 ISM band 保持良好的性能
[1]，而被廣泛的應用於室內無線通訊中，如 802.11 WLAN 等[2-3]。而多載波展頻(MCSS)無線傳輸
技術以及相關之多載波分碼多重接進(MC-CDMA) 系統[1-3]，相當引起學界及產業界的廣泛重
視，並普遍視為第四代(4G)寬頻行動通訊網路的主流技術之一。基本上，MCSS 結合了正交分頻
多工(OFDM)以及直接序列展頻(DSSS)的技術[4-6]。如同 OFDM 系統，MCSS 系統發射端利用了
IFFT 將傳送符碼以頻域展開碼(Frequency-domain spreading code)分散在互相正交的多載波成分
上，並且使用循環字首(CP)當做保護區間，而在接收端，則以 FFT-Based 低複雜度頻域等化器
(Frequency-domain equalizer, FDE)有效地克服多路徑通道所引起的符碼間干擾 (inter-symbol 
interference, ISI)，且用同一頻域展開碼去除展頻而得到處理增益(Processing gain)及抗通道衰減
(Fading)頻率分集能力。換句話說， MCSS 系統當展頻因子(spreading factor, SF)為 1 的時候，即
簡化為基本之 OFDM 系統，此時無處理增益及抗通道衰減的能力。此外，MCSS 亦不同於早期
直接序列展頻系統，後者常需要高複雜度的時域犁耙接收機(Rake receiver)，並配合如決策迴授等
機制方能消除 ISI 及達到較佳的路徑分集效果[7-8]，但 MCSS 系統不需複雜的架構及計算量即可
獲得顯著的性能。 
傳統上單純 MCSS 系統之頻寬效益會隨著展頻碼的增長而下降，此為其一大缺點(但若為
MC-CDMA 多用戶系統則不盡然)；此外對使用雙相位展頻碼(如 Walsh code, Gold code 等)的
MCSS 訊號，也有著如 OFDM 系統般的高 PAPR，不利於 RF 功率放大器之成本與效率；另外，
傳統展頻系統即使增長展頻碼，亦對 AWGN 下之性能毫無改善。有鑑於以上問題，吾人在本計劃
中提出一更成熟的構想，稱之為循環位移正交鍵(Cyclic Shift Orthogonal Keying, CSOK)之多載波展
頻系統(CSOK MCSS system)，該系統使用多組正交的展頻碼來提高頻寬效益，故可視為一多碼
(Multi-code)系統。在碼組產生上，使用多相位且具理想自相關特性之 Chu-序列 [9-10]，再利用其
循環位移之特性來構成彼此正交之展頻碼組。因此吾人可利用頻域接收機架構，以有效完成等化、
頻城分集結合、及解展機制之運算。最後，由於Chu 序列不論在時域或頻域均有著常數包封(constant 
envelope)之特性，故亦可有效降低一般傳統 WC-MCSS 系統中高 PAPR 問題。 
 3
第二章、循環位移正交鍵展頻系統演算法設計及性能模擬 
  在這一章當中，吾人將設計出嶄新之循環位移正交鍵調變方式。並根據此一調變模式，開發
出一系列嶄新的展頻系統。包含了在多載波(Multicarrier, MC)系統下，結合傳統調變方式的混合式
循環位移正交碼鍵移(Hybrid CSOK, HCSOK)，以及兩路平行傳輸以增加頻寬效益之正交混合式循
環位移正交碼鍵移(quadrature CSOK, QCSOK)模式，並進行其最大似然(Maximum Likelihood, ML)
接收機的推導與設計。接著，在 2.2 節當中，吾人亦提出了在單載波(Single Carrier, SC)下之 HCSOK
架構，經由性能的推導與模擬結果。為了降低收發機載波頻率誤差的影響，吾人在 2.3 節中提出了
一個具有非同調接收機之 DQPSK-HCSOK 的架構，並經由模擬驗證其強健性。最後，吾人進一步
在 2.4 節提出了可應用於高速環境下的差分式 QPSK-FSOK 架構。 
 
2.1 多載波循環位移正交碼鍵移展頻系統 
2.1.1  CSOK 訊號模型 
吾人所提出之循環位移正交碼鍵移(CSOK)符碼映射方式，最主要的特徵，就是應用類似循環位
移鍵移(CCSK)的觀念[15]，利用一組長度為 N 之展頻碼 c(0)=[c0 … cN-1]T 作為一基礎碼，並加上其
循環位移所產生的 N-1 組序列{c(k), k=1,…,N-1}來構成，如圖一，其中第 m 個循環位移的展頻碼可
表示為 
 ( ) 0, 0, 1 0,0 0, 1
T
m N mmc c c c c− −⎡ ⎤= ⎣ ⎦" "  (2.1) 
在此可注意到，若為基底的展頻碼 c(0)擁有理想的自相關的特性，換言之，不同循環位移的展頻
碼間有內積<c(k), c(j)>=0 的特性，則利用循環位移所構成之 N 組序列，擁有彼此正交的特性，此時
每組序列可視為正交調變(orthogonal modulation)中的符碼[9]，因此 CSOK 除了增加頻寬效益外 (每
組正交碼可對應至 R=log2N 個資料位元)，當循環位移的序列組數增加時，位元錯誤率的性能在較
高訊雜比時會有越好的表現。由此可知，基礎展頻碼 c(0)最好擁有理想的自相關的特性，因此在本
論文中，吾人選用 N 點長度的多相位的 Chu 序列[9]，來作為基礎之展頻碼，其可以下方程式得到 
 ( )
2 /
1 /
  ,     
, 0 1
   ,
j n q N
n
j n n q N
n
for N evenc e
n N
for N oddc e
π
π +
⎧⎪ =⎪ ≤ ≤ −⎨⎪ =⎪⎪⎩
 (2.2) 
 5
ic
( )imc
id
is
 
圖 2.2、HCSOK MCSS 發射機方塊圖 
接收機設計方面，為求接收機的性能，吾人利用依最大似然 (Maximum Likelihood) 法則，來進
行 HCSOK 模式最佳接收機設計。接收訊號經過 RF 電路降回基頻後，先把循環字首去除，之後經
FFT 轉至頻域，此時相對應於第 i 個 HCSOK 符碼的離散時間 N × 1 接收向量訊號可表示為： 
 ( )ii i i md= + = +r Hc Fw Hc v  (2.4) 
 其中 [ ]0 1diag NH H −=H "  為一數值為通道頻域響應的對角矩陣，F 定義為 N×N 的傅立
葉矩陣，v=Fw 為頻域的 AWGN 雜訊向量。由先前 HCSOK 的調變敘述中可注意到，兩個主要需
被決策的符碼分別為數位調變符碼 di 以及循環位移的指標 mi，因此 ML 法則的最佳決策法則可
以下式獲得[16]: 
 ( ) 2
,
ˆ ˆ, arg min
i i
i i i id m
d m ⎡ ⎤= −⎢ ⎥⎣ ⎦r Hc  (2.5) 
展開上列式子後，吾人可得下列結果 
 ( )( ){ } ( ) 22 2 2 Re Hm md− = − +r Hc r Hc r Hc  (2.6) 
其中可注意到由於採用 Chu 序列，基碼 c(0) 擁有固定振幅的特性，因此(2.6) 式中的第三項將
與 m 無關。因此 HCSOK 的 ML 決策法則可簡化成下式 
 ( ) ( ){ }*,ˆ ˆ, arg max Re H Hmd md m d⎡ ⎤= ⎢ ⎥⎣ ⎦c H r  (2.7) 
其中 * 和 H 分別為複數共軛(complex conjugate) 以及賀米特轉換 (Hermitian transposition)。 
吾人在此將 HCSOK 的 ML 估測法則的流程，以方塊圖 2.3 做等效表示，首先在頻域等化器採
用最大比例結合法(Maximum Ratio Combining, MRC)，並可表示為 
 H=y H r  (2.8) 
 7
絕對值後， Imz 和 Qmz 兩者依然會是 i.i.d.，且其機率密度函數(Probability Density Function, PDF)為下
列型式 
 
( ) ( )
( ) ( ) ( )
2 2
2 22
2 21 exp exp
2 22
I Q
m mz z
m m
z zz
f x f x
x x
u x
δ δ
σ σπσ
=
⎧ ⎫⎛ ⎞ ⎛ ⎞⎪ ⎪⎟ ⎟⎪ ⎪⎜ ⎜− − −⎟ ⎟⎪ ⎜ ⎜ ⎪⎪ ⎪⎟ ⎟⎜ ⎜= − + −⎟ ⎟⎨ ⎬⎜ ⎜⎟ ⎟⎜ ⎜⎪ ⎪⎟ ⎟⎜ ⎜⎪ ⎪⎟ ⎟⎟ ⎟⎜ ⎜⎪ ⎪⎝ ⎠ ⎝ ⎠⎪ ⎪⎩ ⎭
 (2.12) 
其中 u(x) 表示步階函數(step function)。因為 Imz 和 Qmz  為獨立之隨機變數，因此(2.11)式中決策隨
機變數 I Qm m mq z z= +  之 PDF 將是 ( )Izmf x 和 ( )Qzmf x 做迴旋積分(Convolution Integral)，則其 PDF 可
表示為 
 ( ) ( )222 2
2 exp 1 2 ,   1,2,..., 1
4 2m
q
zz z
x xf x Q u x m Nσπσ σ
⎡ ⎤⎛ ⎞⎛ ⎞ ⎟⎜⎢ ⎥⎟⎜ ⎟⎜⎟= − − = −⎟⎜ ⎢ ⎥⎜⎟ ⎟⎜ ⎟ ⎜ ⎟⎝ ⎠ ⎜⎢ ⎥⎝ ⎠⎣ ⎦
 (2.13) 
為了推導 QPSK HCSOK 系統的 BER 性能，吾人首先必須分別推導出 CSOK 符碼和 QPSK 符碼
的符碼錯誤率(Symbol Error Rate, SER)，則 CSOK 的 SER 如下列式子所示。 
 
( ) ( )
( ) ( )
0 1
0 1 0 1 0
1
0
ˆ 1 ,....,
1
e N
N
q q
x
P m E P q q q q q
f f x dx dα α
−
−∞ ∞
⎡ ⎤= − > >⎢ ⎥⎣ ⎦
⎡ ⎤⎢ ⎥= − ⎢ ⎥⎢ ⎥⎣ ⎦∫ ∫
 (2.14) 
由於吾人很難由上列之式子得到 CSOK 系統 SER 的閉合形式解(closed form)。然而，吾人可以
透過一些數值方法而求得。接著，由 M-ary 正交調變的特性，吾人可以得到 CSOK 符碼的 BER 為 
[17] 
 ( ) ( )/ 2ˆ ˆ
1b e
NP m P m
N
= −  (2.15) 
值得注意的是，當 N 值夠大時，CSOK 符碼之平均 BER 可近似為 ( ) ( )ˆ ˆ / 2b eP m P m≈ . 
從(2.11)式之 ML 決策法則，吾人可以得 知 QPSK 符碼的決策相依於 CSOK 符碼的決策結果，
因此，QPSK 符碼之 SER 可寫為 
 ( ) ( ) ( ) ( ) ( )( )ˆ ˆ ˆˆ ˆ ˆ ˆ is incorrect  is correct 1e e e e eP d P d m P m P d m P m= + −  (2.16) 
 9
ic
I
ic
Q
ic
Q
is
I
is
is
 
圖 2.4 Q-HCSOK MCSS 發射機方塊圖 
其中 ˆ ˆˆ I Qd d⎡ ⎤= ⎢ ⎥⎣ ⎦d ， ˆ ˆ ˆ
I Qm m⎡ ⎤= ⎢ ⎥⎣ ⎦m 。經過如 2.1.2 小節簡化過程後，QCSOK 的 ML 決策法則如
圖 2.5 可歸納如下 
 
( ) { } ( ){ } ( ){ }
( ) ( ){ }
ˆ ˆ,
2
ˆ ˆ, arg max Re Im
                                             Im
QI
QI
I H H Q H H
m m
I Q H
m m
d d
d d
⎡= +⎢⎢⎣
⎤+ ⎥⎥⎦
d m
d m c H r c H r
c H c
 (2.21) 
其中可注意到第三項 ( ) ( ){ }2Im QIHm mc H c ，是一項因通道所造成之多碼間干擾(multi-code interference, 
MCI) 。為了表示簡潔，吾人令 ( ) ( ) ( ){ }2, Im I QI Q Hm mm mη = c H c 表示 ( )Imc 和 ( )Qmc 間之 MCI 項，其中
{ }, 0 1I Qm m N∈ −∼ 。則(2.21) 式可被簡化為 The detection rule (24) can be simplified as  
 ( ) { } ( ),ˆ ˆ, arg max ,I QI I Q Q I Q I Qm md z d z d d m mη⎡ ⎤= + +⎣ ⎦d md m  (2.22) 
其中 ( ){ }ReI II Hm mz = c y 和 ( ){ }ImQ QQ Hm mz = c y  分別表示碼相關器(Code Correlator)輸出訊號 z 中，等 mI
個元素的實部和第 mQ 個元素的虛部。如圖 2.5 所示。  
ˆ Iim
ˆ I
id
( )ˆ ˆ,d m
I
iz
Q
iz ˆ
Q
im
ˆQ
id
ˆis
 
圖 2.5 QCSOK MCSS 系統之 ML 接收機方塊圖 
 11
2.1.4 電腦模擬結果 
為了進一步驗證吾人所推導 QPSK-HCSOK 在 AWGN 下性能的正確性，吾人和 MATLAB 模擬
結果進行比較，如圖 2.7。則吾人可以看到，無論是在 N=32, 256,1024 下，模擬結果和推導出之理
論皆相當一致。 
0 1 2 3 4 5 6
10
-5
10
-4
10
-3
10
-2
10
-1
Eb/N0 (dB)
B
E
R
 
 
Pb,sim.
Pb,the.
 
圖 2.7 AWGN 通道下，N=32、256、1024 時，QPSK-HCSOK 之模擬與理論性能比較 
接著吾人比較 HCSOK 以及 QCSOK 兩種模式的 MC-SS 系統下，使用不同的展頻基礎碼時，其
峰對均峰比(PAPR)的比較，圖 2.8 中比較了使用長度為 32 的 Chu 序列、EPRBN、OG 以及 PPM
等序列，利用 4 倍插補後發射訊號的 PAPR CCDF (complementary cumulative distribution function)，
其中可見使用雙相位碼(如 EPRBN、OG)的 PAPR 明顯較 Chu 序列高出不少，而 QCSOK 僅比
HCSOK 稍差一些，但可提升近兩倍的資料傳輸率。 
在系統的位元錯誤率方面，吾人首先在 AWGN 通道環境下，比較使用不同長度基礎碼下，CSOK 
MC-SS 系統的位元錯誤率性能，設定子載波頻寬為f = 625 kHz，循環字首的長度為 0.25 倍的
CSOK MC-SS 符碼長度，因此傳出符碼率為 500 ksym/sec。由下圖 2.9 模擬結果中顯示，當展頻碼
之長度越長(互相正交之展頻碼組越多)，其達到相同 BER 所需之 Eb/N0 越低。接著吾人考慮在室
內通道環境中，常用的 exponential PDP (power delay profile) [18] 通道條件下，進行 HCSOK 以及
QCSOK 使用 ML 接收機時的位元錯誤率性能比較，首先 exponential PDP 可下式表示 
 13
0 2 4 6 8 10 12 14 16 18
10
-5
10-4
10-3
10-2
10-1
10
0
Eb/N0, dB
B
E
R
 
 
 
圖 2.9 在多路徑衰減通道下，QPSK-HCSOK、QCSOK 和 QPSK WC-MCSS 系統 
之平均位元錯誤率性能比較 
(a) (b)
0 2 4 6 8 10
10-5
10-4
10-3
10-2
10-1
100
Eb/N0, dB
 
 
0 5 10 15 20
10-6
10-5
10-4
10
-3
10-2
10-1
100
Eb/N0, dB
B
E
R
 
 
1-D ML
ML-CS, K=1
ML-CS, K=2
ML-CS, K=3
2-D ML
1-D ML
ML-CS, K=1
2-D ML
 
圖 2. 10  室內之多路徑衰減通道下，最佳化 2-D ML、1-D ML 和簡化之 ML-CS (K 交叉線)之
QCSOK 接收機性能比較  (a) N=32, K=1,2,3;  (b) N=256, K=1.  
 
最後吾人考慮到在有一窄頻干擾下，兩種 CSOK 模式的 MC-SS 系統是否依舊能保有如傳統
MC-SS 系統般的當干擾能力，首先假設 PJ為干擾訊號的總功率，而平均干擾訊號的 PSD 則可以表
 15
因此此一碼組 CN 和在 MC-CSOK 系統一樣，合乎正交性(orthogonality)。為了增加頻寬效益，
吾人在 CSOK 的符碼上乘上一個基礎數位調變符碼 di，而構成時域之 Hybrid CSOK (HCSOK) 系統
之符碼，則 HCSOK 的符碼 ci可表示為 
 ( )ii i mdc c=  (2.26) 
其中 di可以是 M-ary PSK/QAM 等基礎數位調變符碼。 
到目前為此，SC-HCSOK 系統之系統模型和 MC-HCSOK 系統完全相同。但是，和多載波系統
不同，SC-HCSOK 之時域符碼不會經過反快速傅立葉轉換(Inverse Fast Fourier Transform, IFFT)之方
塊。然而吾人仍需加入循環字首(Cyclic Prefix, CP)以避免 ISI 的問題。 
×
P
Q
di
( )imc
Cyclic Prefix
Insertion
Information 
bits ic
RF
ib
(0)c
M-PSK/QAM
Mapping
CSOK
Mapping
 
圖 2.12 SC-HCSOK 發射機方塊圖 
若吾人假設通道最大延遲小於循環字首的長度，則接收機移除循環字首後之訊號 rsc,i可寫為 
 ,
H
sc i i ir h c w F ΛFc w= ⊗ + = +  (2.27) 
其中⊗為迴旋(Convolution)運算子，h 表示離散時域通道響應，F 跟 FH 分別為維度 N×N 之 DFT
和 IDFT 矩陣。對角矩陣(Diagonal matrix )Λ表示頻域通道響應構成之對角矩陣，而 w 為相關矩陣
2
wσ I之時域雜訊向量，在功率頻譜密度(Power spectral density, PSD)為 N0/2 Watts/Hz 的 AWGN 通道
下， 202 2 FFTN N Twσ = 。一樣利用 ML 法則，吾人可將決策法則寫為 
 ( ) 2,,ˆ ˆ, arg mini ii i sc i id md m Hr F ΛFc⎡ ⎤= −⎢ ⎥⎣ ⎦  (2.28) 
和多載波時相同，此一決策法則只和單一符碼有關，因此吾人可略過符碼索引 i 。此時，第(2.28)
式之價值函數可展開為 
 
( ){ }2 2 ( )
2
( )
2Re
  
H
sc sc m sc
m
d
d
H H
H
r F ΛFc r F ΛFc r
F ΛFc
− = −
+
 (2.29) 
 17
 
1
1 1
H H
F
H H H H
F i F
N
N N
z F C Fy
F C Fc F C Fv
=
= +
 (2.35) 
比較(2.34)和(2.35)式，可以發現其差異僅在在雜訊項。然而，因為時域之雜訊向量 v 和頻域之
雜訊向量w具有相同的統計特性，即有相同的分佈，且功率相同。因此，在AWGN通道下SC-HCSOK 
MC-HCSOK 和 SC-HCSOK 具有相同的性能。 
2.2.2 電腦模擬結果 
首先，吾人比較了 SC/MC QPSK-HCOSK 系統在碼長度 N=8, 32 及 128 時的 BER 性能，並和
中所推導之理論值做進一步的驗証。則由圖六吾人可以看到，SC 和 MC QPSK-HCOSK 系統在
AWGN 下有相同的 BER 性能，且和推導之理論值相符。另一方面，由於碼的正交特性，當碼長度
愈長時，則有較佳之 BER 性能。 
 
圖 2.13 AWGN 下，SC/MC QPSK-HCSOK 於 N=8, 32 and 128 時與 BER 理論值之比較 
 19
…
…  
0,iz
1,N i−z
ML Based 
HCSOK 
Decission
ˆ im
ˆ
id
Correlator 
output vector Phase De-rotator
'
0,iz
'
1,N i−z
Error 
Generator
…
…  
'
ˆ ,m iz
× γ+DelayTsym× +ρ
Delay
Tsym
exp(.)
The 2nd order loop filter
e[n]
ˆexp( )jθ−
 
圖 2.14 具柯士達迴路之 QPSK HCSOK 接收機架構 
2.3.2  電腦模擬結果 
   吾人比較了具科士達迴路接收機之 QPSK-HCSOK 系統和 DQPSK-HCSOK 系統的性能，如
圖九，則由模擬結果可以觀察到，雖然在沒有載波頻率誤差的情況下，DQPSK-HCSOK 系統的性
能較差。但是當殘留載波頻率誤差上昇至 5KHz 時，QPSK-HCSOK 系統的性能損失了 1.5dB，但
是 DQPSK-HCSOK 系統幾乎沒有損失任何性能。當殘留載波頻率誤差上昇至 10KHz，
QPSK-HCSOK 系統完全無法使用，但 DQPSK-HCSOK 系統仍然能保持其強健性。 
接著進行 SC/MC DQPSK HCSOK 系統在多路徑衰減通道下的性能。吾人使用指數(Exponential)
衰減通道模型[18]，並且設定兩種不同之均方根(root mean square, RMS)延遲(delay spread) τrms =100 
ns 和 τrms = 200 ns 分別進行 10,000 次蒙地卡羅模擬。其結果如圖七，一樣可以觀察到 SC 和 MC
有相同的 BER 性能，且由於有較高的分集增益，較長之通道延遲有較佳之 BER 性能。 
 21
2.4 差分式 QPSK-FSOK MC-SS 系統 
2.4.1 差分式 QPSK-FSOK MC-SS 系統模型 
一個 差分(differential) QPSK-FSOK MC-SS 發射機之方塊圖如圖 2.17。發射機的流程包含了 
QPSK-FSOK 符碼的映射與展頻、差分方塊編碼、IFFT、和加入循環字首等。 
QPSK FSOK 
Mapping &
Spreading
Transmitted
Data
Chu
Sequence
is
ie
i=1
i=2,3,…
Block
Differential
Encoder
Block
Delay
IFFT
Add
Cyclic
Prefix
igif
 
圖 2.17  提出之 QPSK-FSOK MC-SS 系統發射機方塊圖 
其符碼映射及差分方塊編碼流程如圖 2.18 所示，令 ,0 ,1 , 1[  b   b ]Ti i i i Rb +=b " 表示第 i 個符碼欲傳
送之 R+2 個位元(bits)。首先，前 R 個位元 ,0 ,1 , 1[  b   b ]Ti i i i Rb −=b " 將被映射到 N 組正交序列構成的
第 i 個頻移正交鍵移(Frequency Shift Orthogonal Keying, FSOK)當中。即，FSOK 符碼方塊可由一 N
×N 之 FFT 矩陣 F 中取其中一個向量得到，即 [ ]0 1 1 Tm N−=F f f f f" " ，其中 
 
- 2 - 2 ( 1)
1  e     e
Tm mj j N
N N
m
π π
f
−⎡ ⎤⎢ ⎥= ⎢ ⎥⎣ ⎦
"  (2.38) 
則可以看出，fm和其頻移後的序列具有正交特性，即 
 
, 0 for 
,  for 
k j
k j
k j
N k j
f f
f f
= ≠
= =
 (2.39) 
接下來，最後的兩個位元將被映射至 QPSK 之符碼，即 , , 1i i R i Rd s js += + 而構成 Hybrid 
QPSK-FSOK（HQPSK-FSOK）之符碼 ei。可表示為 
 
ii i m
de f=  (2.40) 
其中，mi表示第 i 個 FSOK 符碼之頻移數目。在經過 HQPSK-FSOK 之符碼展頻後，接著吾人
將討論系統的差分編碼(differential encoder)機制。如圖 2.18 之方塊圖所示，吾人使用 N 點之 Chu
序列為做為起始符碼向量，即 
 [ ]0 1 1 ,        1Ti n Nc c c c ic −= =" "  (2.41) 
 23
為 0，變異數為 2lσ 的時變(Time varying ) 複數高斯(Complex Gaussian)隨機衰減程序。在封包長度
短且訊號頻寬高時，通道在兩個連續的符碼可視為不變。在這樣的場景下，吾人可假設通道 hi = 
[h0(i) …hl(i)…hL-1(i)]T在第 i 個符碼是不變的，然而在封包跟封包之間，通道仍有時變特性。 
根據此一半靜態之通道假設，且因為在符碼方塊上加入循環字首，多路徑通道和傳輸符碼方塊
的關係變成循環迴旋(circular convolution)。因此在接收機移除 CP 之後，維度為 N×1 之第 i 個時域
接收符碼方塊 ri可用矩陣形式表示為[16] 
 i i i ir H t w= +  (2.45) 
其中 Hi為一個由 hi 構成，維度為 N×N 的循環通道矩陣，且 wi表示一個為相關矩陣 2wσ I之時域
雜訊向量。 
由於 h(略過下標)為一個循環方陣，因此其特徵值分解(eigen-decomposition)可表示為 
 HH F ΛF=  (2.46) 
其中 FH為正交歸一之傅立葉矩陣。且Λ為一通道頻率響應構成之對角矩陣。 
則 QPSK-FSOK MC-SS 系統之接收機整體架構可如圖五所示。接收機可分為下列幾個步驟，首
先，去除循環字首後，吾人先將第 i 個接收時域符碼方塊利用 FFT 轉換為頻域，吾人可得到 
 i i i i iy Fr Λ g W= = +  (2.47) 
其中 =i iW Fw 。接著，吾人假設通道在兩個接收符碼方塊間為固定不變，即 
 1
1
i i
i i
H H H
Λ Λ Λ
−
−
= =
= =  (2.48) 
因此，接收機可以利用簡單的且具計算效率的最大比例結合法(Maximum ratio combining, MRC)
進行差分符碼的解調。則利用最大比例結合法之接收機解調訊號輸出可表示為 
 
{ }
{ }
{ } { }
1
1
1
1 1
   
   
   
   
H
i i i
H
i i
H H
i i i
H H
i i i i
i i
diag
diag
diag diag
z y y
y y
g Λ Λg W
g Λ Λ g c W
Λc W
−
−
−
− −
=
=
= +
= +
= +
:
 (2.49) 
其 中 Λ 為 一 個 NxN 之 對 角 矩 陣 ， 其 第 (i,i) 個 元 素 為 2( , )i iΛ ， 且
{ } { }1H Hi i i i idiag diag−= +W y W W y 。 
 25
2.4. 2 電腦模擬 
在差分 QPSK-FSOK 多載波展頻系統的模擬當中，吾人設定 FSOK 的符碼長度 N=32，循環字
首的長度為 8，系統的頻寬設計為 10MHz，載波頻率為 2.5 GHz，並設定一個封包中有 64 個差分
QPSK-FSOK 符碼區塊。 
首先，吾人模擬了差分式 QPSK-FSOK MC-SS 系統在 AWGN 通道下的錯誤性能，並和 QPSK
系統和傳統的 M-ary 雙正交(Bi-orthogonal)系統之錯誤性能[16]進行比較，如圖 2.20。由模擬結果可
以觀察，由於使用差動編碼及非同調接收機，因此相對於 M-ary 雙正交系統在 BER=10-3 時差了
3dB。 
接著進行在多路徑衰減通道及高速移動之環境下進行模擬。吾人設定多路徑通道長度 L=4，其
通道延遲向量為[0,1,2 ,3] Ts。每根路徑均為互相獨立，且其通道功率皆為 1/4。在半靜態(quasi-static)
通道模擬時，以瑞利(Rayleigh)分佈為通道模型；在高速移動環境下，車速設定為 200 km/Hr，並以
Jake’s 模型[21]產生時變通道。其模擬結果如圖 2.21，可以看到，無論使用 ZF 或 MRC 之接收機架
構，差分 QPSK-FSOK 系統在半靜態通道和高速移動之通道環境下，皆有相同之 BER 性能，具有
強健性。另一方面，歸功於頻域分集增益，MRC 接收機能夠達到完全分集(Full Diversity)，因此在
BER=10-2 下，較 ZF 之接收機架構好了約 8dB。 
2 3 4 5 6 7 8
10-7
10-6
10-5
10-4
10-3
10-2
10-1
100
Eb/N0 (dB)
B
E
R
Proposed (Simulation, N=32)
QPSK (Theory AWGN)
M-ary Biorthogonal (Theory AWGN, M=32)
 
圖 2.20 差分 QPSK-FSOK MC-SS、傳統 QPSK 與 M-ary 雙正交碼系統 
於 AWGN 通道下之 BER 性能比較 
 27
第三章 DQPSK HCSOK 系統收發機架構設計 
在第二章當中，吾人對於具循環位移正交鍵之理論、性能分析做了詳盡的探討。並發展了一系
列之循環位移正交鍵系統，包含了 SC/MC HCSOK 系統、MC-QCSOK 系統，以及應用差分編碼之
FSOK 一章當中，吾人將針對單載波/多載波 DQPSK-HCSOK 系統進行完整之系統設計。首先，吾
人先定義了系統參數和封包架構，接著吾人針對系統的同步問題進行探討，包含了封包同頻、載波
頻率誤差估測及補償，以及通道估測器，在下一章中，吾人將利用所設計之系統進行 FPGA 之硬
體實現。 
3.1 系統參數與封包架構 
吾人所設計之 DQPSK HCSOK 系統參數給定如表 3.1，其中最重要的參數為 FFT 之點數 N，而
吾人給定 N=32。和 802.11a/g Wireless LAN 之標準[2] ，系統之保護區間（guard interval）比例設
定為 1/4。在碼片速率 Rc =20 Mcps 的情況下，系統的符碼速率 Rsym 為 500 ksym/sec 且保護區間可
容歹之最大通道時間延遲（maximum delay spread） TGI 為 400 nsec。由於一個 DQPSK HCSOK 符
碼能帶 7 個位元（bits），因此系統之參考傳輸資料率為 3.5Mbps，因此適合用於低品質之無線多媒
體(multimedia)傳輸。 
即使吾人著眼於室內應用，吾人仍需考慮移動性(mobility)的影響。在無線傳輸系統中，吾人常
用都卜勒頻率(Doppler frequency )fm來表示系統的移動性[22]。其定義為 
 cm
v ff
c
×=  (3.1) 
其中 v 為反射物(scatters)的相對速度，fc 是系統的載波頻率(carrier frequency)，且 c 表示光速。若
吾人假設系統最大移動速度為 20 km/hr 且載波頻率為 2.4 GHz。則其都卜勒頻率 fm大約為 44.44 
Hz。 
 
 
 
 
 29
圖 3.1  DQPSK HCSOK 系統封包架構 
圖 3.2 為更清楚之序文架構。最一開始的 64 個碼片被切割成四段子序列如 [-A A -A -A]，用於
進行 Minn’s 封包偵測(Packet Detection)演算法，其中 A 為 
 {9  1, 1+j, 1-j, 1-j, -1+j, -1+j, 1-j, -1-j, 1-j, -1-j128
                        1-j, -1+j, -1-j, 1-j, 1-j, 1+j}
= ×A
 (3.3) 
為一個 N=16 and q=7 進行一位元量化(Quantized)後之版本。序列前所乘之因子 9128  是為了使序文
的能量能夠比資料符碼的能量高 1.5 倍，以利同步的進行。 
g1-A A
16*4 64 *5
Packet Detection Coarse
CFO Estimation
c1 c2
C
P
Channel 
Estimation
-A-A g2 g3 g4 g5 g6
128 *2
 
Fine CFO Estimation
Optional
32*2
16 chip
g7
 
圖 3.2 序文架構 
接續量化 Chu 序列為連續五段金序列碼(Gold sequence), g1 到 g5 一長度為 64 之金序列 g64 之
重復版本如 
 
{912864  -1, -1, -1, -1, -1, -1, -1, 1, 1, 1, -1, 1, -1, -1, -1, 1, 1, 1, 1,
                      1, -1, 1, -1, -1, 1, 1, 1, -1, -1, -1, -1, 1, 1, -1, 1, 1, 1, 1
                      1, 1, -1, -1, 1, 
=g
-1, -1, 1, 1, 1, -1, 1, 1, 1, 1, -1, -1, 1, 1
                      -1, -1, -1, -1, 1, -1, -1}
 (3.4) 
而 g6, g7 為兩段重復，長度 128 之金序列 g128  
 
{9128128  1, 1, 1, -1, -1, -1, -1, -1, -1, 1, 1, -1, -1, 1, -1, -1, 1, -1, -1
                      1, -1, 1, -1, 1, -1, 1, -1, -1, 1, 1, 1, 1, 1, -1, -1, 1, -1, -1
                      1, -1, 1, 1, 1,
=g
 -1, 1, -1, 1, -1, 1, 1, 1, 1, -1, 1, -1, 1, -1
                      -1, 1, -1, -1, 1, 1, -1, 1, 1, 1, -1, 1, -1, 1, -1, 1, -1, -1, 1
                      1, -1, 1, -1, -1, 1, -1, -1, 1, 1, 1, 1, -1, 
}
-1, -1, 1, -1, -1, 1
                      1, 1, 1, -1, 1, 1, 1, -1, -1, 1, -1, 1, 1, -1, -1, -1, 1, -1, -1
                      -1, -1, 1, -1, 1, 1, 1, -1, 1, 1, -1, -1, -1, -1
 (3.5) 
在 g64 和 g128 和在 A 序列中相同，序列前之乘數因子的作用為正歸化序列功率之用。  
 31
3.2.1 封包偵測 
在傳統的系統中，封包偵測器常採用簡單的雙滑行相關器架構[17]，但由於雙滑行相關器有較
高的誤警率(False Alarm Rate)，因此 Schimidl 和 Cox 提出一個利用兩段長度 L/2 之延遲相關器
(Delay Correlator)的封包偵測器[23-24]架構，如圖 3.4 所示, 其中 c(n) 和 p(n)分別為 
 
/2 1
/2
0
/2 1 2
0
( )
( )
L
n k n k L
k
L
n k
k
c n r r
p n r
−
∗
− − −
=
−
−
=
=
=
∑
∑
 (3.6) 
其中 c(n) 為延遲相關器的輸出，找出訊號中重覆的兩段，p(n)則是將輸出訊號能量做正規化。則
封包偵測器的輸出 ms(n) 可表示為 
 ( )
2
2
( )
( )
( )s
c n
m n
p n
=  (3.7) 
相關器的輸出 ms(n)首先將和一個特定之門限值做比較，以判定是否有封包傳輸，接著，吾人將
使用一個封值偵測器來估測封包起始的時間 tˆ 。 
×
Received signal 
rn
z-(L/2)
( )*
C
P
|  |2
(  )2
Packet arrival if
ms(n) >Theshold
c(n)
p(n)
ms(n)
Find the 
maximum
tˆ
÷
 
圖 3.4 Schmidl＇s 封包偵測器架構 
雖然 Schimidl’s 封包偵測器相當容易實現，但是當訓練碼重複次數超過兩段時，Schimidl’s 封
包偵測器輸出會有高原(Plateau)現象，造成時序估測上的困難。為此 Minn 提出另外一種具有 U 段
重覆但極性不同之短訓練碼架構來進行封包偵測，若取 U=4 時，則序文架構將如 [-A A –A –A] 
[25]。使用這樣的序文架構，則 Minn’s 封包偵測器將如 
 
( ) ( )
22 /4 1
/4 ( 1) /4
0 0
M 22 /4 1 2
/4
0 0
16 1
( )
9
L
n k uL n k u L
u k
L
n k uL
u k
s u s u r r
m n
r
−
∗
− − − − +
= =
−
− −
= =
+
= ⎛ ⎞⎟⎜ ⎟⎜ ⎟⎜ ⎟⎝ ⎠
∑ ∑
∑∑
 (3.8) 
 33
 
圖 3.6 Minn’s 封包偵測器之誤警率和誤失機率 
此外，若將輸入訊號僅用一個位元取樣，取其正負號，則可進一步簡化封包偵測器的複雜度
[26]。簡化後的封包偵測器之誤警率和漏失率如圖 3.7，則吾人 可以發現，經過簡化後的封包偵測
器誤警率和原本相差無幾，但漏失率提高。因此吾人將採用使用單位元簡化的 Minn’s 封包偵測器。 
 
圖 3.7 單位元簡化後 Minn＇s 封包偵測器之誤警率和漏失率 
 
 
 35
 
,max
1
2
1
2 64 50
156.25KHz
c
f
DT
ns
Δ =
= × ×
=
 (3.13) 
在一般的震盪器規格中，常以 20ppm 為最大容許誤差，假設發射端和接收端皆為最大誤差，但
為不同的正負號，則在載波頻率為 2.4 GHz 時，最大頻率誤差為 96kHz，在吾人所設計的訓練碼可
估測範圍內。 
在 2.3 節當中，吾人得知，殘存之頻率誤差應該被控制在 5 kHz 以下，以維持系統的性能。因
此，此一數值可以做為吾人在評估載波頻率誤差適用性時之指標。圖 3.8 顯示了在使用不同觀測區
間 L 下，估測誤差超過 5 kHz 的機率。由圖中可以看到當觀測視窗長度增加兩倍時，可以在機率
10-4 下，增進約 6dB 之估測器性能。 
 
0 2 4 6 8 10 12 14
10
-4
10-3
10
-2
10-1
100
SNR[dB]
P
ro
ba
bi
lit
y 
(f e
rr
or
>5
 k
H
z)
 
 
L=64
L=128
 
圖 3.8 ML 載波頻率誤差估測器之超出機率(Outage probability) 
 
3.2.3 通道估測器 
如 3.1 節所述，在移動性的要求及吾人所設計的封包架構下，通道在一個封包時間內將保持不
變，則此一半靜態之通道模型可寫為 
 37
 
圖 3.9  LS 通道估測器之均方誤差性能 
 
3.3  整體性能模擬 
在前面兩節中，吾人定義了完整之封包架構，並對於接收機整體之同步機制進行了完整的探討。
為了完整驗所設計之接收機性能，吾人將在此進行全系統之模擬。一些重要之接收機參數及模擬參
數整理如表 3.2。吾人首先定義了一個封包遺失/錯誤率(Packet Loss or Error Rate, PLER) 來評估整
體系統之性能，其完整定義如下 
 ˆ1 (packet is detected   for =1~224)i iPLER P and i= − =b b  (3.19) 
其中 bˆ  和 b  分別表示接收機決策後之位元和發射機傳送之位元。吾人將分別在 AWGN 通道和均
方根(Root Mean Square, RMS)延遲為 100 ns 之指數衰減通道下，並假設收發機間有 96 kHz 之載波
頻率誤差為進行模擬。對於每個 Eb/N0，吾人均模擬了一萬個封包進行統計。 
圖 3.10 為全系統於 AWGN 通道下之模擬結果。吾人亦模擬了理想封包偵測及通道估測，且無
頻率誤差之完美同步系統做為性能的標竿。由模擬結果可以看到，吾人所設計之接收機架構，和完
美同步情形相較，約有 1 dB 左右之性能損失。且和第二章相同，SC 和 MC 兩種系統之性能一致。 
 
 39
Cyclic 
Prefix SC/MC HCSOK symbol block
Cyclic 
Prefix SC/MC HCSOK symbol block
Channel 
Impulse 
Response
Precise FFT window
FFT window with ISI
Safe FFT window
Estimated symbol timing 
without pre-shift
Estimated symbol timing 
with pre-shift
 
圖 3.11 預偏移機制之示意圖 
 
圖 3.12 於多路徑衰減通道下之整體系統性能 
 41
了一個 18 x 18 的乘法器(multiplier)，一個加法器( adder)和一個累加器(accumulator)，其最高之操
作頻率可達 500 MHz [29]。 在其介面上，該開發板具有兩個 14 位元，最高取樣速率可達 105 MSPS
之類比/數位轉換器(Analog to Digital Converter, ADC)，以及兩個 14 位元，最高取樣速率可達 160 
MSPS 之數位/類比轉換器(Digital to Analog Converter, DAC) 。系統之時脈(Clock)來源，可使用內
建時脈或外部時脈，內建時脈可由一變動範圍從 20 MHz 到 120 MHz 之可程式化(programmable)
時脈產生器所提供。發展板上另有一顆 Xilinx Spatan-II FPGA，做為電腦之 USB 或 or PCI 和開發
板之間之溝通介面。 
DQPSK-HCSOk 系統之系統參數已於 3.1 節中所定義。在硬體設計時，若無另外標示或提及，
則所使用之位元數將適當選擇，使其量化誤差小於-50 dB。 
Virtex-4
(XC4VSX35-10FF668)
Main User FPGA
Spartan-II
Interface FPGA
(PCI/USB)
Vertex-II
(XC2V80-4CS144)
User Clock FPGA
Programmable 
Clock A, B
External Clock 
105 MHz 
Crystal 
Osillator
2 banks
ZBT 
Momery
MCX 
External 
Clock Input
2x ADC 2x DAC
USB Interface
32 bits 33 MHz 
PCI interface
Digital I/O 
Header
 
圖 4.2 XtremeDSP DK4 架構圖 
 
 43
 
圖 4.4 封包控制器之輸出 
4.2.1 CSOK 調變器之硬體架構 
A. MC-CSOK 
如同第二章所述，在 MC-CSOK 系統中，吾人於頻域展頻後之碼片，必須利用一 IFFT 方塊將
訊號轉換回時域進行傳送。若吾人令 ( )ims 表示第 i 個 HCSOK 符碼之經由 IFFT 後之輸出訊號，則其
數學模型可表示為 
 ( ) ( )i i
H
m m=s F c  (4.1) 
值得注意的是 ( )imc  為基礎碼 (0)c 進行了mi次循環位移之後的序列，由 IDFT之循環位移性質(circular 
shift property)，則其輸出訊號可以重新寫成 
 ( ) (0)im N=s s w:  (4.2) 
其中 2 0 2 ( 1)exp( ) exp( )i i Tj m j m NN NN π π −⎡ ⎤= ⎣ ⎦w "  為一個複數旋轉向量，且:  表示矩陣元素間之乘
法。則從上列之時域訊號等效模型，吾人可以將原本使用 IFFT 架構之 MC-HCSOK 調變器，改由
如圖 4.5 之等效架構來實現。在吾之系統當中，N=32 且循環字首長度為 8 個碼片，因此在調變器
當中，一計數範圍為[0, 39]之位址計數器(address counter)之輸出首先和一常數 23 相加，以產生所
需之位址序列。而兩個記憶深度(depth)為 32 的 ROM 則分別用來儲存時域基礎碼 (0)s 的時部與虛
部。ROM 的輸出接著乘上旋轉向量，以獲得 HCSOK 符碼之等效時域訊號。和原有之 IFFT 架構相
 45
表 4.1 MC-CSOK 調變器之實現方式比較 
Xilinx IP name MC-CSOK modulator 
Method IFFT based Rotation approach 
Total slices 1927 807 
Total Flip flops 2456 1305 
Total look up tables 3142 1482 
Embedded multiplier 8 0 
B. SC-CSOK 調變器 
和多載波模式有所不同， SC-CSOK 調變器直接在時域下進行展頻，接著將時域之符碼 ( )imc 直
接進行傳送。而對於 SC-CSOK 之符碼而言，該符碼 ( )imc 僅為基礎碼 c0 做 m 點循環位移，因此吾
人可以使用簡單之 ROMs 查表的方式進行實現，如圖 4.6 所示，循環位移的動作，吾人可將查表法
的位置，和 CSOK 之映射索引 mi相減來達成。 
ROM_0: real{C0}ROM : real{C0}
CSOK 
Mapping Index mi
ROM : imag{C0}
+
23
5
5
5
5 I channel
Q channel
++
-
Address 
Counter
0~39
 
圖 4.6 SC-COSK 調變器 
4.2.2 DQPSK 調變器硬體設計 
若吾人假設DQPSK之初始符碼 d0=exp(jπ/4) 且使用如表 2.1之格雷編碼(Gray coded) DQPSK符
碼映射。則 吾人可以產生 DQPSK 之符碼如 { }1 12 2,id j∈ ± ± 。令 Ii 和 Qi 分別表示 HCSOK 調
變器輸出之實部和虛部。則 DQPSK-HCSOK 符碼可以重寫為  
 47
機各個主要元件所使用之位元長度(Word length)給定如表 4.2，如同 4.1 節所述，吾人所選定之位元
數將使其量化誤差小於-50 dB。 
Estimated 
data bits
N-point
FFT
FDE
(MRC)
DQPSK-CSOK 
Decision Device
And Dempping
LS channel 
estimation
Hˆ
…
…
 
Sign bit 
Minn's packet 
detector
ML CFO
estimator
CFO
compensation
fˆΔ
tˆ
CSOK 
Despreading
(FD-CC)
RF
Front-end 
A
D
C
Pre-FFT Post-FFT  
圖 4.8 DQPSK-HCSOK 接收機架構 
表 4.2 DQPSK-HCSOK 接收機各主要方塊所使用之位元長度 
ADC output  14 bits 
Derotator output 16 bits 
FFT output 16 bits  
Channel estimator output 17 bits 
FDE output 16 bits 
Despreading output 22 bits 
 
4.3.1 Pre-FFT 部份之硬體實現 
A. Minn’s 封包偵測器 
如同第三章 3.2.1 小節中所述，使用單一位元之 Minn’s 封包偵測器可以幾乎達到和使用浮點數
下之相同性能，在此一應用下，能量正規化因子  
 22 /4 1 2
/4
0 0
16( )
9
L
n k uL
u k
p n
r
−
− −
= =
= ⎛ ⎞⎟⎜ ⎟⎜ ⎟⎜ ⎟⎝ ⎠∑∑
  (4.5) 
 49
用了 U=25 PEs CORDIC 運算器。而在產生弦波之 DDFS 元件仍使用 11 CORDIC PEs ，使其弦波
相位誤差小於 10-3。 
Complex 
Multiplier
Z-D
Z-D -1
Acc.
Acc.
CORDIC
ATAN 1/D
ˆat 4t D+
ˆat 4t D+
θˆΔ Phase
Acc.
CORDIC
DDFS
ˆcos( 2 )f tπ Δ− ˆsin( 2 )f tπ Δ−
Re{rn}
Im{rn}
Complex
Multiplier
Compensated I
Compensated Q
ML CFO estimator Compensator
 
圖 4.10 載波頻率誤差估測及補償機制 
4.3.2 Post-FFT 架構實現 
A. 通道估測器與頻域通道等化器實現 
如同在第二章及第三章中所描述，吾人可以發現頻域 LS 通道估測器和 MRC 頻率域等化器，其
實際運算，皆是在頻率域上做複數的乘法。因此，硬體上之通道估測器/通道等化器，可以共用相
同之複數乘法器，以節省硬體資源，如圖 4.11 中所示。假設現在接收到之訊號為訓練符碼，則將
其和儲存在 ROMs 中之已知序文的共軛訊號進行相乘。為了獲得 3 dB 的性能增進，估測到之頻域
通道響應 ˆ kH  在儲存至隨機存取記憶體(Radom Access Memory, RAMs)之前會先經過一次平均。相
對的，如果現在通過 FFT 的訊號為資料符碼，則和儲存在 RAMs 裡的估測通道 ˆ kH 做相乘，以達到
MRC 頻率等化器的效果。 
 51
表 4.3 解展頻器耗用資源 
Xilinx IP name Despreader 
Method Time-domain    code correlator  
Frequency-domain 
 code correlator 
Total slices 13482/15360 (87%) 7418/15360 (48%) 
Total Flip flops 15876/30720 (48%) 6613/30720 (22%) 
Total look up 
tables 14693/30720(47%) 5854/30720 (19%) 
C. DQPSK-HCSOK 決策元件 
圖 4.13 為根據第二章之推導結果，所得到之決策法測，設計出之 DQPSK-HCSOK 決策元件硬
體架構。基於 FFT 之解展頻器輸出訊號 zk 首先經過 CORDIC ATAN 方塊以得到其振幅和相位值，
接著，吾人使用一個比較器和三個多工器的架構，找出 zk 之最大振幅 ,m iz ，最大振幅對應之索引 mˆ  
以及對應的相位大小 ˆ ,m iz∠ 。則吾人便可得到 CSOK 符碼和 DQPSK 符碼之決策結果。 
值得注意的是，由於 CORDIC ATAN 演算法的性質，其輸出之振幅大小應乘上一個正規化因子
1/1.6468... [30]，方可得到正確之振幅大小。使用 U PEs CRODIC 演算法，其振幅逼近誤差將被限
制在 
 
1
2 2
21
2 1
U
U
γ
−
−= − +
  (4.6) 
若吾人要求最大振幅誤差γ ，以及最大相位誤差 δ 均小於 10-3，則吾人可使用 11 PEs CORDIC 
進行 ATAN 的運算。 
CORDIC 
ATAN
Mag.
1/1.6468...
×
Phase
M
U
X
R
Comparator
Sel.
Tsym ˆ im
M
U
X
R
M
U
X
R
Sel.
Sel.
Tsym
ˆ im
z∠
Index m
+
D
iˆφ
CSOK symbol 
decision
DQPSK symbol 
decision
+
-
,Re{ }m iz
,Im{ }m iz
 
圖 4.13 DQPSK HCSOK 決策元件 
 53
表 4.4 DQPSK-HCSOK 發射機之硬體資源使用量 
SC MC 
Block CSOK 
Modulator
TX 
CSOK 
Modulator
TX 
Total slices 19 368 807 1138 
Total Flip flops 18 377 1305 1632 
Total look up tables 33 587 1482 1994 
Embedded multiplier 0 0 0 0 
 
圖 4.15 為 System Generator 中 DQPSK-HCSOK 接收機之上層架構，其硬體資源耗用量整理如
表 4.5，因為在 SC 和 MC 模式下，Pre-FFT 部份均為共通，因此吾人僅比較 Post-FFT 部分之硬體
資源使用量。吾人可以發現，SC 模式僅佔 MC 模式下之 75%，這可歸因於 SC 模式下，在接收機
解展頻可少用一個 FFT 方塊之故。 
圖 4.16 為整體 DQPSK-HCSOK 收發機架構使 用 XC4VSX35 FPGA 晶片下之時序分析結果。由
延遲路徑(Critical Path)之直方圖(Histogram)，可以看到最大延遲路徑為 10.13ns，即表示電路可運作
之最高頻率為 97.276 MHz。 
表 4.5 DQPSK-HCSOK 接收機硬體資源耗用量 
Post FFT 
Block Pre-FFT 
SC MC 
Total slices 3421 4566 5954 
Total Flip flops 5474 6736 8779 
Total look up tables 6403 7077 9000 
Embedded multiplier 0 22 66 
 
 55
 
圖 4.16  DQPSK-HCSOK 收發機時序分析結果 
吾人將所設計的電路燒錄至 FPGA 發展板後，以示波器進行功能驗證。首先，吾人將收發機電
路皆放在同一塊發展板上，量測其發射和接收之波形，其結果如圖 4.17。從發射機的波形，吾人可
以清楚的看到發射機之封包架構；另一方面，吾人也可以看到，在沒加入雜訊的狀態下，解回來之
DQPSK 符碼相當的清晰，這也表示 CSOK 符碼決策皆為正確。 
接著，為了進一步驗證接收機同步電路的正確性，吾人僅將接收機電路燒錄至 FPGA 中，發射
訊號改由 Techtronix AWG420 任意波型產生器產生，並透過發展板上之 ADC 擷取訊號後，進行接
收機的驗證，其結果如圖4.18。可以看到，在此一條件下，接收機仍正常接收、並解調DQPSK-HCSOK
之符碼。 
圖 4.19 為吾人利用 Techtronix TLA 5203 邏輯分析儀所量測在 AWNGN 下之硬體模擬 PLER。
可以看到，相較於電腦模擬之浮點運算結果，吾人所設計之硬體電路，在僅造成約 0.1dB 的性能要
求下，僅造成約 0.1dB 之性能損失。 
 57
 
圖 4.19 DQPSK-HCSOK PLER 硬體量測結果 
 59
六、本計劃已發表與即將要發表的論文 
期刊論文 
[A1] J. H. Deng and J. K. Hwang (2010), “Time-Frequency Cyclic Shift Keying Transceiver for Low 
PAPR MC-CDMA Uplink System over Multipath Fading Channels,” accepted by IEICE Trans. on 
Communications. (SCI, EI) 
 
[A2] J. H. Deng, J. K. Hwang, and S. M. Liao (2010), “A Low-PAPR Differential Frequency Shift 
Orthogonal Keying Transceiver for Multi-Carrier Spread Spectrum System over High Mobility 
Multipath Channels,” Wireless Personal Communications, Feb. 2010. DOI 
10.1007/s11277-010-9928-4. (SCI, EI) 
 
[A3] Y. L. Chiu, J. K. Hwang, and J. H. Deng: “Low-PAPR and Efficient Multicarrier Spread Spectrum 
Transceivers Using Hybrid and Quadrature Cyclic Shift Orthogonal Keying,” revised for Wireless 
Communications and Mobile Computing. 
 
[A4]J. H. Deng and J. K. Hwang, “Novel Low-PAPR Parallel Frequency Shift Orthogonal Keying 
Transceiver for Multi-Carrier CDMA Uplink System over Multipath Fading Channels,” Submitted to 
IEEE Veh. Tech. 
 
國際會議論文 
[B1] J. K. Hwang, J. D. Li, Y. L. Chiu, and J. H. Deng (2009): “Transceiver design and implementation of 
a new dual-mode spread spectrum system with DQPSK-HCSOK modulation,” 13th IEEE 
International Symposium on Consumer Electronics (ISCE), Kyoto, Japan, May, 2009. (EI) 
 61
[19] S. Heykin, Communication Systems, 4th Ed. John Wiley & Sons, 2000 
[20] J. K. Hwang and Y. L. Chiu, “A High-Rate Low-PAPR Multicarrier Spread Spectrum System Using 
Cyclic Shift Orthogonal Keying,” IEEE International Conference on Communications, May 2008. 
[21] Jakes, W. C., Microwave Mobile Communications, New York: IEEE Press, 1994. 
[22] T. S. Rappaport, Wireless Communications, Prentice Hall, 1996. 
[23] Terry, J., Heiskala, J., OFDM Wireless LANs: A Theoretical and Practical Guide, SAMS Publishing, 
2001. 
[24] T. M. Schmidl and D. C. Cox, “ Robust Frequency and Timing Synchronization for OFDM,” IEEE 
Trans. Commun., vol 45 , Dec 1997, pp 1613-1621 
[25] H.Minn V. K. Bhargava and K. B. Letaief, “ A Robust Timing and Frequency Synchronization for 
OFDM system,” IEEE Trans. Wireless Commun., vol.2, Jul. 2003, pp.822-839 
[26] Meng-Han Hsieh; Che-Ho Wei, "A low-complexity frame synchronization and frequency offset 
compensation scheme for OFDM systems over fading channels," IEEE Trans. Vehicular Technology, 
vol.48, no.5, Sep 1999, pp.1596-1609 
[27] J. J van de Beek, O. Edfors, M. Sandell, S. K. Wilson and P. O. Borjesson, “ On Channel Estimation 
in OFDM Systems,” in Proc. of IEEE Vehicular Technology Conference, vol. 2, Jul. 1995, pp. 
815-819 
[28] T. D. Chiueh, P. Y. Tsai., OFDM Baseband Receiver Design for Wireless Communications, Wiley, 
2007 
[29] Vertex-4 Family Overview, http://www.xilinx.com/support/documentation/virtex- 4.htm 
[30] Y. H. Hu, “ The Quantization Effects of the CORDIC algorithm,” IEEE Trans. Signal Processing 
Mag., vol. 40, no.4, Apr. 1992, pp. 834-844 
 
 
2 
FM-Based Passive Radar，其餘時間則趁地利之便，參觀  Hilton 
Hawaiian Village並到附近之 Diamond Head走走時，遇到一位由美國
Southern Polytechnic State Univ. 前來開會的 Prof. Lo，途中也與他談
到Wireless Sensor Network之各種應用與研究方向。 
 
周三上午則聽了一場 Georgia Tech 的 Prof. Tentzeris 演講，其內
容關於”Inkjet-Printed Paper/Polymer-Based Green RFID & Wireless 
Sensor Nodes”，提及許多在電路及天線上的最新以 Paper Substrate的”
印刷”技術，此種技術能夠連接整合 RF, 奈米感測及行動智慧等技術
之大好前景，並且在尺寸、電力消耗、及成本上均甚有競爭力。隨後
參加了WSN相關之 Session。中午在大會用餐時，則遇到剛抵達大會
之本院周副院長一行 6人，並聆聽 Dr. Imbriale  (JPL, USA)關於 The 
Square Kilometer Array (SKA) 之最新發展。下午則是來到我們論文發
表之 Session “Software and Hardware RF Technologies for Wireless 
Communications I”. 由周副院長 Prof. H. T. Chou 擔任議程主席，本議
程共有五篇論文發表，包括陣列天線設計分析及無線通訊訊號處理之
主題，我是其中第三篇及第五篇論文之作者之一，第三篇探討 Passive 
Radar之可適性空時訊號處理，由鄧教授、本人及二名學生合著，鄧
教授報告後引起幾位由歐州及韓國前來與會者之興趣與問題，最後第
五篇論文則為探討以OFDM 訊號對無線多路徑通道做具分數間距高
解析度之通道探測，由本人及三位博班學生合著，為增進博班生之國
際會議經驗，我帶了一位博班學生政達同行，由於有備而來，雖他是
第一次在 IEEE會議報告，緊張之餘仍十分講得十分順暢，但因已是
最後一篇論文報告，且議程已 Over time，故最後僅能容許簡單回應
問題，較無時間進一步說明討論。稍事休息之後，則立刻開始了
“Software and Hardware RF Technologies for Wireless Communications 
II”之場次，其中一篇針對 Sequential Antenna Selection 之論文由本所
博士生 Y. H. Chen報告，亦引起本人及其它學者者之問題與討論，議
程結束後，有位韓國籍教授前來與我及鄧教授彼此認識及致意。綜而
觀之，目前無線通訊之主要研究方向，大多朝向智慧型感知無線電
(Cognitive Radios, CR)之 MAC/PHY 設計、協力式通訊(Cooperative 
Comm.)、WSN 及 UWB努力，此外在本人專長之信號處理方面之研
究與應用，也引起我一些問題與討論，收穫頗豐。 
次日則是我在此地的最後一日，故我保握此一難得的機會，搭乘
4 
- 傳輸技術 : 調變、編碼，同步、接收機遞迴式演算法等。 
 
此外，如同近年來參次出國開會所感，中國大陸及全球各大國
無一不視對無線通訊為重點科技產業，並與電腦及消費電子結合成
3C 產業，近年來，無線通訊科技蓬勃發展，而與人類生活最密切相
關者，乃是各種行動多媒體通訊的應用，其興起之要素包括了 (1) 無
所不在的無線網路服務(如 3G/WiFi/WiMAX/LTE及 DTV)、(2) 智慧
型手持裝置的普及(如 iPhone, iPad)、及(3)各種 IP-Based影音串流應
用軟體 (如 Skype)的流行等，而展望未來，行動多媒體通訊之需求更
將朝「高速寬頻」、「高移動性」、「智慧多模」、「自動組網」、
「微型低功」等主要訴求發展，有鑑於上述趨勢，在未來五年中，本
人之研究重心將鎖定在「智慧型行動多媒體通訊之相關核心技術」
上，包括新世代傳輸系統及高性能收發機演算法設計、MIMO系統、
軟體無線電、感知無線電、及協力通訊系統等研究，並建立可即時展
示之雛型行動多媒體通訊平台。 
 
四、 建議 
 
1. 與遠傳電信及國內外研究機構與大學合聘教授，以增加研究之合
作交流，並共同指導研究生。 
2. 配合學校雙語大學措施，鼓勵教授積極到國外大學與研究機構從
事短期訪問研究，以提升國際化程度，擴大視野。 
3. 邀請國外及大陸學者至本系講學與進行訪問研究。 
 
五、 攜回資料名稱及內容 
 
   攜回 CD-ROM論文集一片，內有數百篇篇學術論文。 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/12/29
國科會補助計畫
計畫名稱: 採用循環位移正交鍵之創新多載波展頻通訊系統: 由上至下設計與軟體無線
電實現 (I)
計畫主持人: 黃正光
計畫編號: 97-2221-E-155-012-MY2 學門領域: 通訊
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
