[Inputs]
clk
rst
[Outputs]
ms1
[BiDir]
[ATTRIBUTES]
VeriModel ms1

