TimeQuest Timing Analyzer report for CEG3155_PROJECT
Wed Dec 04 13:27:41 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Recovery: 'clk'
 31. Slow 1200mV 0C Model Removal: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Recovery: 'clk'
 46. Fast 1200mV 0C Model Removal: 'clk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CEG3155_PROJECT                                                   ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 441.89 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.263 ; -16.350            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.175 ; -7.050                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.395 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -33.840                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.263 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.181      ;
; -1.263 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.181      ;
; -1.263 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.181      ;
; -1.175 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.092      ;
; -1.172 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.090      ;
; -1.172 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.090      ;
; -1.172 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.090      ;
; -1.171 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.088      ;
; -1.114 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.031      ;
; -1.110 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.027      ;
; -1.067 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.984      ;
; -1.063 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.980      ;
; -1.031 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.948      ;
; -1.031 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.948      ;
; -1.031 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.948      ;
; -1.031 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.948      ;
; -1.031 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.948      ;
; -1.031 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.948      ;
; -0.980 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.897      ;
; -0.951 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.868      ;
; -0.947 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.864      ;
; -0.940 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.857      ;
; -0.940 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.857      ;
; -0.940 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.857      ;
; -0.940 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.857      ;
; -0.940 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.857      ;
; -0.940 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.857      ;
; -0.936 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.853      ;
; -0.932 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.849      ;
; -0.919 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.836      ;
; -0.897 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.814      ;
; -0.872 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.789      ;
; -0.872 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.789      ;
; -0.810 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.727      ;
; -0.806 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.723      ;
; -0.767 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.684      ;
; -0.615 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.532      ;
; -0.603 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.520      ;
; -0.601 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.518      ;
; -0.597 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.514      ;
; -0.586 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.503      ;
; -0.561 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.478      ;
; -0.535 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.452      ;
; -0.531 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.081     ; 1.448      ;
; -0.454 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.371      ;
; -0.403 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.320      ;
; -0.368 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.285      ;
; -0.243 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 1.159      ;
; -0.224 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.080     ; 1.142      ;
; -0.208 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.125      ;
; -0.195 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.080     ; 1.113      ;
; -0.195 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.080     ; 1.113      ;
; -0.125 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.042      ;
; -0.058 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.080     ; 0.976      ;
; -0.057 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.974      ;
; -0.049 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.080     ; 0.967      ;
; -0.026 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 0.943      ;
; -0.025 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.080     ; 0.943      ;
; 0.084  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.833      ;
; 0.102  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 0.815      ;
; 0.104  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.081     ; 0.813      ;
; 0.114  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.081     ; 0.803      ;
; 0.115  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 0.802      ;
; 0.116  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 0.801      ;
; 0.116  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.081     ; 0.801      ;
; 0.152  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 0.765      ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.437 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.704      ;
; 0.438 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.705      ;
; 0.450 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.717      ;
; 0.451 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.718      ;
; 0.453 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.720      ;
; 0.595 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.862      ;
; 0.595 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.863      ;
; 0.608 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.875      ;
; 0.618 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.886      ;
; 0.625 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.893      ;
; 0.668 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.757 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.025      ;
; 0.768 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.786 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.786 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.815 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.081      ;
; 0.880 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.147      ;
; 0.888 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.155      ;
; 0.906 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.173      ;
; 0.938 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.205      ;
; 0.962 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 1.006 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.273      ;
; 1.009 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.276      ;
; 1.015 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.282      ;
; 1.018 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.285      ;
; 1.022 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.289      ;
; 1.110 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.377      ;
; 1.129 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.396      ;
; 1.163 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.430      ;
; 1.227 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.494      ;
; 1.254 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.521      ;
; 1.278 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.545      ;
; 1.281 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.548      ;
; 1.298 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.565      ;
; 1.314 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.581      ;
; 1.347 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.614      ;
; 1.349 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.616      ;
; 1.350 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.617      ;
; 1.352 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.619      ;
; 1.355 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.622      ;
; 1.365 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.632      ;
; 1.483 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.750      ;
; 1.486 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.753      ;
; 1.640 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.907      ;
; 1.640 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.907      ;
; 1.640 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.907      ;
; 1.640 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.907      ;
; 1.640 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.907      ;
; 1.640 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.907      ;
; 1.650 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.917      ;
; 1.650 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.917      ;
; 1.650 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.917      ;
; 1.650 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.917      ;
; 1.650 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.917      ;
; 1.650 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.917      ;
; 1.867 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 2.135      ;
; 1.867 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 2.135      ;
; 1.867 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 2.135      ;
; 1.877 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 2.145      ;
; 1.877 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 2.145      ;
; 1.877 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 2.145      ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                      ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.175 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 2.092      ;
; -1.175 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 2.092      ;
; -1.175 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 2.092      ;
; -1.175 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 2.092      ;
; -1.175 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 2.092      ;
; -1.175 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 2.092      ;
; -0.867 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.784      ;
; -0.867 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.784      ;
; -0.867 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.784      ;
; -0.867 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.784      ;
; -0.867 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.784      ;
; -0.867 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.081     ; 1.784      ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                      ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.395 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.662      ;
; 1.395 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.662      ;
; 1.395 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.662      ;
; 1.395 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.662      ;
; 1.395 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.662      ;
; 1.395 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.662      ;
; 1.675 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.942      ;
; 1.675 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.942      ;
; 1.675 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.942      ;
; 1.675 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.942      ;
; 1.675 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.942      ;
; 1.675 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.081      ; 1.942      ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                              ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                                ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:0:b|int_q|clk                                                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:1:b|int_q|clk                                                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:2:b|int_q|clk                                                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:3:b|int_q|clk                                                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:4:b|int_q|clk                                                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:5:b|int_q|clk                                                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:6:b|int_q|clk                                                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:7:b|int_q|clk                                                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:0:bit_n|int_q|clk                                                                                         ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:1:bit_n|int_q|clk                                                                                         ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:2:bit_n|int_q|clk                                                                                         ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:3:bit_n|int_q|clk                                                                                         ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:4:bit_n|int_q|clk                                                                                         ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:5:bit_n|int_q|clk                                                                                         ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:6:bit_n|int_q|clk                                                                                         ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:7:bit_n|int_q|clk                                                                                         ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y0|int_q|clk                                                                                                       ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y1|int_q|clk                                                                                                       ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rsrShiftIncrementer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rsrShiftIncrementer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rsrShiftIncrementer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; samplingIncrementer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; samplingIncrementer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; samplingIncrementer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RXD       ; clk        ; 1.578 ; 1.891 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RXD       ; clk        ; -0.791 ; -1.110 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RXout[*]  ; clk        ; 6.973 ; 6.982 ; Rise       ; clk             ;
;  RXout[0] ; clk        ; 6.626 ; 6.638 ; Rise       ; clk             ;
;  RXout[1] ; clk        ; 6.670 ; 6.682 ; Rise       ; clk             ;
;  RXout[2] ; clk        ; 6.665 ; 6.679 ; Rise       ; clk             ;
;  RXout[3] ; clk        ; 6.973 ; 6.982 ; Rise       ; clk             ;
;  RXout[4] ; clk        ; 6.642 ; 6.656 ; Rise       ; clk             ;
;  RXout[5] ; clk        ; 6.933 ; 6.937 ; Rise       ; clk             ;
;  RXout[6] ; clk        ; 6.792 ; 6.779 ; Rise       ; clk             ;
;  RXout[7] ; clk        ; 6.953 ; 6.952 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RXout[*]  ; clk        ; 6.406 ; 6.416 ; Rise       ; clk             ;
;  RXout[0] ; clk        ; 6.406 ; 6.416 ; Rise       ; clk             ;
;  RXout[1] ; clk        ; 6.449 ; 6.460 ; Rise       ; clk             ;
;  RXout[2] ; clk        ; 6.445 ; 6.457 ; Rise       ; clk             ;
;  RXout[3] ; clk        ; 6.739 ; 6.747 ; Rise       ; clk             ;
;  RXout[4] ; clk        ; 6.422 ; 6.434 ; Rise       ; clk             ;
;  RXout[5] ; clk        ; 6.702 ; 6.705 ; Rise       ; clk             ;
;  RXout[6] ; clk        ; 6.565 ; 6.552 ; Rise       ; clk             ;
;  RXout[7] ; clk        ; 6.721 ; 6.719 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 489.0 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.045 ; -13.027           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.960 ; -5.760               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.262 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -33.840                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.045 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.972      ;
; -1.045 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.972      ;
; -1.045 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.972      ;
; -1.010 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.937      ;
; -1.010 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.937      ;
; -1.010 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.937      ;
; -0.961 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.887      ;
; -0.957 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.883      ;
; -0.906 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.832      ;
; -0.902 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.828      ;
; -0.864 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.790      ;
; -0.860 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.786      ;
; -0.846 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.772      ;
; -0.846 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.772      ;
; -0.846 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.772      ;
; -0.846 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.772      ;
; -0.846 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.772      ;
; -0.846 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.772      ;
; -0.778 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.704      ;
; -0.778 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.704      ;
; -0.778 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.704      ;
; -0.778 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.704      ;
; -0.778 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.704      ;
; -0.778 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.704      ;
; -0.775 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.701      ;
; -0.759 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.685      ;
; -0.755 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.681      ;
; -0.745 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.671      ;
; -0.741 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.667      ;
; -0.720 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.646      ;
; -0.712 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.638      ;
; -0.679 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.605      ;
; -0.678 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.604      ;
; -0.635 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.561      ;
; -0.631 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.557      ;
; -0.606 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.532      ;
; -0.477 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.403      ;
; -0.464 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.390      ;
; -0.449 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.375      ;
; -0.446 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.372      ;
; -0.442 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.368      ;
; -0.442 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.368      ;
; -0.389 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.315      ;
; -0.385 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.073     ; 1.311      ;
; -0.298 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.224      ;
; -0.258 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.184      ;
; -0.229 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.155      ;
; -0.125 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.074     ; 1.050      ;
; -0.114 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.041      ;
; -0.114 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.041      ;
; -0.093 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.020      ;
; -0.092 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.018      ;
; -0.013 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.939      ;
; 0.049  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.877      ;
; 0.055  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.072     ; 0.872      ;
; 0.062  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.072     ; 0.865      ;
; 0.083  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.072     ; 0.844      ;
; 0.085  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 0.841      ;
; 0.170  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.756      ;
; 0.192  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 0.734      ;
; 0.194  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.073     ; 0.732      ;
; 0.204  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.073     ; 0.722      ;
; 0.205  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 0.721      ;
; 0.205  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.073     ; 0.721      ;
; 0.206  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.073     ; 0.720      ;
; 0.243  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 0.683      ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.608      ;
; 0.402 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.646      ;
; 0.403 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.647      ;
; 0.403 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.647      ;
; 0.404 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.648      ;
; 0.407 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.651      ;
; 0.416 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.660      ;
; 0.417 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.661      ;
; 0.549 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.794      ;
; 0.550 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.794      ;
; 0.561 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.805      ;
; 0.571 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.816      ;
; 0.576 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.821      ;
; 0.614 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 0.858      ;
; 0.695 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.940      ;
; 0.695 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.940      ;
; 0.708 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.074      ; 0.953      ;
; 0.711 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.955      ;
; 0.757 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.000      ;
; 0.813 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.057      ;
; 0.819 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.063      ;
; 0.837 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.081      ;
; 0.863 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.107      ;
; 0.888 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.132      ;
; 0.915 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.159      ;
; 0.918 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.162      ;
; 0.921 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.165      ;
; 0.925 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.169      ;
; 0.938 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.182      ;
; 1.006 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.250      ;
; 1.026 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.270      ;
; 1.038 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.122 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.366      ;
; 1.144 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.388      ;
; 1.170 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.414      ;
; 1.173 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.182 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.426      ;
; 1.219 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.463      ;
; 1.232 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.476      ;
; 1.235 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.479      ;
; 1.235 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.479      ;
; 1.238 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.482      ;
; 1.248 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.492      ;
; 1.249 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.493      ;
; 1.354 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.598      ;
; 1.357 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.601      ;
; 1.500 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.744      ;
; 1.500 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.744      ;
; 1.500 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.744      ;
; 1.500 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.744      ;
; 1.500 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.744      ;
; 1.500 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.744      ;
; 1.510 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.754      ;
; 1.510 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.754      ;
; 1.510 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.754      ;
; 1.510 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.754      ;
; 1.510 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.754      ;
; 1.510 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.754      ;
; 1.691 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.936      ;
; 1.691 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.936      ;
; 1.691 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.936      ;
; 1.734 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.979      ;
; 1.734 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.979      ;
; 1.734 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.979      ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                       ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.960 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.886      ;
; -0.960 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.886      ;
; -0.960 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.886      ;
; -0.960 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.886      ;
; -0.960 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.886      ;
; -0.960 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.886      ;
; -0.688 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.614      ;
; -0.688 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.614      ;
; -0.688 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.614      ;
; -0.688 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.614      ;
; -0.688 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.614      ;
; -0.688 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.073     ; 1.614      ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                       ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.262 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.506      ;
; 1.262 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.506      ;
; 1.262 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.506      ;
; 1.262 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.506      ;
; 1.262 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.506      ;
; 1.262 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.506      ;
; 1.524 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.768      ;
; 1.524 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.768      ;
; 1.524 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.768      ;
; 1.524 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.768      ;
; 1.524 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.768      ;
; 1.524 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.073      ; 1.768      ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                            ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                              ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                                ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:0:bit_n|int_q|clk                                                                                         ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:1:bit_n|int_q|clk                                                                                         ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:5:bit_n|int_q|clk                                                                                         ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:6:bit_n|int_q|clk                                                                                         ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:7:bit_n|int_q|clk                                                                                         ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y0|int_q|clk                                                                                                       ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y1|int_q|clk                                                                                                       ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rsrShiftIncrementer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                                          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rsrShiftIncrementer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                                          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rsrShiftIncrementer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                                          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; samplingIncrementer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                                          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; samplingIncrementer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                                          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; samplingIncrementer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                                          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:0:b|int_q|clk                                                                                          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:1:b|int_q|clk                                                                                          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:2:b|int_q|clk                                                                                          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:3:b|int_q|clk                                                                                          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:4:b|int_q|clk                                                                                          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:5:b|int_q|clk                                                                                          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:6:b|int_q|clk                                                                                          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:7:b|int_q|clk                                                                                          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:2:bit_n|int_q|clk                                                                                         ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:3:bit_n|int_q|clk                                                                                         ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:4:bit_n|int_q|clk                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RXD       ; clk        ; 1.349 ; 1.552 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RXD       ; clk        ; -0.644 ; -0.853 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RXout[*]  ; clk        ; 6.305 ; 6.270 ; Rise       ; clk             ;
;  RXout[0] ; clk        ; 5.978 ; 5.958 ; Rise       ; clk             ;
;  RXout[1] ; clk        ; 6.020 ; 6.002 ; Rise       ; clk             ;
;  RXout[2] ; clk        ; 6.016 ; 5.999 ; Rise       ; clk             ;
;  RXout[3] ; clk        ; 6.305 ; 6.270 ; Rise       ; clk             ;
;  RXout[4] ; clk        ; 5.992 ; 5.975 ; Rise       ; clk             ;
;  RXout[5] ; clk        ; 6.266 ; 6.230 ; Rise       ; clk             ;
;  RXout[6] ; clk        ; 6.145 ; 6.085 ; Rise       ; clk             ;
;  RXout[7] ; clk        ; 6.289 ; 6.243 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RXout[*]  ; clk        ; 5.765 ; 5.745 ; Rise       ; clk             ;
;  RXout[0] ; clk        ; 5.765 ; 5.745 ; Rise       ; clk             ;
;  RXout[1] ; clk        ; 5.808 ; 5.789 ; Rise       ; clk             ;
;  RXout[2] ; clk        ; 5.804 ; 5.786 ; Rise       ; clk             ;
;  RXout[3] ; clk        ; 6.080 ; 6.045 ; Rise       ; clk             ;
;  RXout[4] ; clk        ; 5.780 ; 5.762 ; Rise       ; clk             ;
;  RXout[5] ; clk        ; 6.044 ; 6.008 ; Rise       ; clk             ;
;  RXout[6] ; clk        ; 5.926 ; 5.867 ; Rise       ; clk             ;
;  RXout[7] ; clk        ; 6.066 ; 6.021 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.110 ; -0.451            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.071 ; -0.426               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.677 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -28.464                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.110 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 1.055      ;
; -0.110 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 1.055      ;
; -0.110 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 1.055      ;
; -0.075 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 1.020      ;
; -0.075 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 1.020      ;
; -0.075 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 1.020      ;
; -0.062 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.007      ;
; -0.059 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.004      ;
; -0.032 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.977      ;
; -0.029 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.974      ;
; -0.009 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.954      ;
; -0.006 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.951      ;
; 0.014  ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.931      ;
; 0.014  ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.931      ;
; 0.014  ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.931      ;
; 0.014  ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.931      ;
; 0.014  ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.931      ;
; 0.014  ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.931      ;
; 0.023  ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.922      ;
; 0.049  ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.896      ;
; 0.049  ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.896      ;
; 0.049  ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.896      ;
; 0.049  ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.896      ;
; 0.049  ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.896      ;
; 0.049  ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.896      ;
; 0.049  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.896      ;
; 0.052  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.893      ;
; 0.053  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.892      ;
; 0.053  ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.892      ;
; 0.056  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.889      ;
; 0.056  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.889      ;
; 0.073  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.872      ;
; 0.076  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.869      ;
; 0.121  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.824      ;
; 0.124  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.821      ;
; 0.124  ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.821      ;
; 0.201  ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.744      ;
; 0.206  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.739      ;
; 0.207  ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.738      ;
; 0.217  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.728      ;
; 0.220  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.725      ;
; 0.222  ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.723      ;
; 0.253  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.692      ;
; 0.256  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 1.000        ; -0.042     ; 0.689      ;
; 0.273  ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.672      ;
; 0.303  ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.642      ;
; 0.322  ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.623      ;
; 0.396  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.042     ; 0.549      ;
; 0.399  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.546      ;
; 0.399  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.042     ; 0.546      ;
; 0.403  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.043     ; 0.541      ;
; 0.422  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.523      ;
; 0.441  ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.504      ;
; 0.473  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.042     ; 0.472      ;
; 0.477  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.042     ; 0.468      ;
; 0.478  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.467      ;
; 0.489  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.456      ;
; 0.489  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.042     ; 0.456      ;
; 0.552  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.393      ;
; 0.557  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.042     ; 0.388      ;
; 0.559  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 0.385      ;
; 0.562  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 0.382      ;
; 0.563  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.043     ; 0.381      ;
; 0.565  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 1.000        ; -0.043     ; 0.379      ;
; 0.565  ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ; clk          ; clk         ; 1.000        ; -0.043     ; 0.379      ;
; 0.586  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.359      ;
+--------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.191 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.318      ;
; 0.191 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.318      ;
; 0.192 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.319      ;
; 0.193 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.320      ;
; 0.199 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.326      ;
; 0.202 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.328      ;
; 0.205 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.331      ;
; 0.256 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.383      ;
; 0.258 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.384      ;
; 0.268 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.395      ;
; 0.269 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.396      ;
; 0.270 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.396      ;
; 0.299 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.330 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.457      ;
; 0.333 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.459      ;
; 0.341 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.468      ;
; 0.341 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.468      ;
; 0.351 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.477      ;
; 0.401 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.527      ;
; 0.401 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.527      ;
; 0.408 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.534      ;
; 0.430 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.556      ;
; 0.437 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.563      ;
; 0.460 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.463 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.589      ;
; 0.475 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.601      ;
; 0.477 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.603      ;
; 0.489 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.615      ;
; 0.496 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.622      ;
; 0.512 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.563 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.689      ;
; 0.574 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.700      ;
; 0.575 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.701      ;
; 0.578 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.704      ;
; 0.587 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.713      ;
; 0.607 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.733      ;
; 0.608 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.734      ;
; 0.609 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.735      ;
; 0.611 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.737      ;
; 0.612 ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.738      ;
; 0.615 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.741      ;
; 0.675 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.801      ;
; 0.678 ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.804      ;
; 0.749 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.875      ;
; 0.749 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.875      ;
; 0.749 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.875      ;
; 0.749 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.875      ;
; 0.749 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.875      ;
; 0.749 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.875      ;
; 0.765 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.891      ;
; 0.765 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.891      ;
; 0.765 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.891      ;
; 0.765 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.891      ;
; 0.765 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.891      ;
; 0.765 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.891      ;
; 0.845 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.972      ;
; 0.845 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.972      ;
; 0.845 ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.972      ;
; 0.861 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.988      ;
; 0.861 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.988      ;
; 0.861 ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.988      ;
+-------+------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                       ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.071 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.016      ;
; -0.071 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.016      ;
; -0.071 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.016      ;
; -0.071 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.016      ;
; -0.071 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.016      ;
; -0.071 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 1.016      ;
; 0.087  ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.858      ;
; 0.087  ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.858      ;
; 0.087  ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.858      ;
; 0.087  ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.858      ;
; 0.087  ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.858      ;
; 0.087  ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 1.000        ; -0.042     ; 0.858      ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                       ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.677 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.803      ;
; 0.677 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.803      ;
; 0.677 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.803      ;
; 0.677 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.803      ;
; 0.677 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.803      ;
; 0.677 ; receiverFSM:fsm|enARdFF_2:y0|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.803      ;
; 0.805 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.931      ;
; 0.805 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.931      ;
; 0.805 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.931      ;
; 0.805 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.931      ;
; 0.805 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.931      ;
; 0.805 ; receiverFSM:fsm|enARdFF_2:y1|int_q ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.042      ; 0.931      ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:3:bit_n|int_q                                                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:4:bit_n|int_q                                                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:0:b|int_q|clk                                                                                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:1:b|int_q|clk                                                                                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:2:b|int_q|clk                                                                                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:3:b|int_q|clk                                                                                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:4:b|int_q|clk                                                                                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:5:b|int_q|clk                                                                                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:6:b|int_q|clk                                                                                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RDR|\reg_n_bits:7:b|int_q|clk                                                                                          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:2:bit_n|int_q|clk                                                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:3:bit_n|int_q|clk                                                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:4:bit_n|int_q|clk                                                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:0:bit_n|int_q|clk                                                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:1:bit_n|int_q|clk                                                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:5:bit_n|int_q|clk                                                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:6:bit_n|int_q|clk                                                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RSR|\regloop:7:bit_n|int_q|clk                                                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y0|int_q|clk                                                                                                       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; fsm|y1|int_q|clk                                                                                                       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rsrShiftIncrementer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rsrShiftIncrementer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rsrShiftIncrementer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; samplingIncrementer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; samplingIncrementer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; samplingIncrementer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                                          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                            ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                              ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                            ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:0:bit_n|int_q                                                                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:1:bit_n|int_q                                                                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:5:bit_n|int_q                                                                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:6:bit_n|int_q                                                                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:7:bit_n|int_q                                                                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:rsrShiftIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitTargetIncrementer:samplingIncrementer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y0|int_q                                                                                     ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; receiverFSM:fsm|enARdFF_2:y1|int_q                                                                                     ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:0:b|int_q                                                                       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:1:b|int_q                                                                       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:2:b|int_q                                                                       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:3:b|int_q                                                                       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:4:b|int_q                                                                       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:5:b|int_q                                                                       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:6:b|int_q                                                                       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitRegister:RDR|enARdFF_2:\reg_n_bits:7:b|int_q                                                                       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitShiftRegister:RSR|enARdFF_2:\regloop:2:bit_n|int_q                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RXD       ; clk        ; 0.653 ; 1.242 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RXD       ; clk        ; -0.270 ; -0.858 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RXout[*]  ; clk        ; 3.720 ; 3.812 ; Rise       ; clk             ;
;  RXout[0] ; clk        ; 3.544 ; 3.609 ; Rise       ; clk             ;
;  RXout[1] ; clk        ; 3.587 ; 3.652 ; Rise       ; clk             ;
;  RXout[2] ; clk        ; 3.585 ; 3.650 ; Rise       ; clk             ;
;  RXout[3] ; clk        ; 3.720 ; 3.812 ; Rise       ; clk             ;
;  RXout[4] ; clk        ; 3.558 ; 3.625 ; Rise       ; clk             ;
;  RXout[5] ; clk        ; 3.709 ; 3.789 ; Rise       ; clk             ;
;  RXout[6] ; clk        ; 3.615 ; 3.684 ; Rise       ; clk             ;
;  RXout[7] ; clk        ; 3.712 ; 3.799 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RXout[*]  ; clk        ; 3.432 ; 3.495 ; Rise       ; clk             ;
;  RXout[0] ; clk        ; 3.432 ; 3.495 ; Rise       ; clk             ;
;  RXout[1] ; clk        ; 3.474 ; 3.538 ; Rise       ; clk             ;
;  RXout[2] ; clk        ; 3.472 ; 3.536 ; Rise       ; clk             ;
;  RXout[3] ; clk        ; 3.601 ; 3.691 ; Rise       ; clk             ;
;  RXout[4] ; clk        ; 3.446 ; 3.510 ; Rise       ; clk             ;
;  RXout[5] ; clk        ; 3.591 ; 3.669 ; Rise       ; clk             ;
;  RXout[6] ; clk        ; 3.499 ; 3.567 ; Rise       ; clk             ;
;  RXout[7] ; clk        ; 3.594 ; 3.679 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.263  ; 0.181 ; -1.175   ; 0.677   ; -3.000              ;
;  clk             ; -1.263  ; 0.181 ; -1.175   ; 0.677   ; -3.000              ;
; Design-wide TNS  ; -16.35  ; 0.0   ; -7.05    ; 0.0     ; -33.84              ;
;  clk             ; -16.350 ; 0.000 ; -7.050   ; 0.000   ; -33.840             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RXD       ; clk        ; 1.578 ; 1.891 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RXD       ; clk        ; -0.270 ; -0.853 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RXout[*]  ; clk        ; 6.973 ; 6.982 ; Rise       ; clk             ;
;  RXout[0] ; clk        ; 6.626 ; 6.638 ; Rise       ; clk             ;
;  RXout[1] ; clk        ; 6.670 ; 6.682 ; Rise       ; clk             ;
;  RXout[2] ; clk        ; 6.665 ; 6.679 ; Rise       ; clk             ;
;  RXout[3] ; clk        ; 6.973 ; 6.982 ; Rise       ; clk             ;
;  RXout[4] ; clk        ; 6.642 ; 6.656 ; Rise       ; clk             ;
;  RXout[5] ; clk        ; 6.933 ; 6.937 ; Rise       ; clk             ;
;  RXout[6] ; clk        ; 6.792 ; 6.779 ; Rise       ; clk             ;
;  RXout[7] ; clk        ; 6.953 ; 6.952 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RXout[*]  ; clk        ; 3.432 ; 3.495 ; Rise       ; clk             ;
;  RXout[0] ; clk        ; 3.432 ; 3.495 ; Rise       ; clk             ;
;  RXout[1] ; clk        ; 3.474 ; 3.538 ; Rise       ; clk             ;
;  RXout[2] ; clk        ; 3.472 ; 3.536 ; Rise       ; clk             ;
;  RXout[3] ; clk        ; 3.601 ; 3.691 ; Rise       ; clk             ;
;  RXout[4] ; clk        ; 3.446 ; 3.510 ; Rise       ; clk             ;
;  RXout[5] ; clk        ; 3.591 ; 3.669 ; Rise       ; clk             ;
;  RXout[6] ; clk        ; 3.499 ; 3.567 ; Rise       ; clk             ;
;  RXout[7] ; clk        ; 3.594 ; 3.679 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; RXout[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RXout[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RXout[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RXout[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RXout[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RXout[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RXout[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RXout[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RDRF          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clrRDRF                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RXD                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RXout[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; RXout[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; RXout[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; RXout[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; RXout[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; RXout[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; RXout[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; RXout[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; RDRF          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RXout[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; RXout[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; RXout[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; RXout[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; RXout[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; RXout[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; RXout[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; RXout[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; RDRF          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RXout[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RXout[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RXout[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RXout[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RXout[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RXout[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RXout[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RXout[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; RDRF          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 79       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 79       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 04 13:27:39 2024
Info: Command: quartus_sta CEG3155_PROJECT -c CEG3155_PROJECT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG3155_PROJECT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.263
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.263       -16.350 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.402         0.000 clk 
Info (332146): Worst-case recovery slack is -1.175
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.175        -7.050 clk 
Info (332146): Worst-case removal slack is 1.395
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.395         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -33.840 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.045
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.045       -13.027 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.353         0.000 clk 
Info (332146): Worst-case recovery slack is -0.960
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.960        -5.760 clk 
Info (332146): Worst-case removal slack is 1.262
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.262         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -33.840 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.110
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.110        -0.451 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.181         0.000 clk 
Info (332146): Worst-case recovery slack is -0.071
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.071        -0.426 clk 
Info (332146): Worst-case removal slack is 0.677
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.677         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -28.464 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4645 megabytes
    Info: Processing ended: Wed Dec 04 13:27:41 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


