{"patent_id": "10-2023-0105148", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0023867", "출원번호": "10-2023-0105148", "발명의 명칭": "디스플레이 장치 및 그 동작 방법", "출원인": "삼성전자주식회사", "발명자": "한선범"}}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "디스플레이 장치가 컨볼루션 연산을 수행하는 방법에 있어서,가중치들의 비트 폭을 감소시킨 경량화된 컨볼루션 신경망을 획득하는 단계;입력 데이터를 상기 컨볼루션 신경망에 입력하여 출력 데이터를 획득하기 위한 신경망 계산들을 수행하는 단계를 포함하되,상기 신경망 계산들은,입력 피쳐 데이터의 값에 기초하여 시프트 거리를 결정하는 단계;상기 시프트 거리에 기초하여 상기 입력 피쳐 데이터의 비트 폭을 감소시키는 시프트 연산을 수행하는 단계;비트 폭이 감소된 상기 입력 피쳐 데이터 및 비트 폭이 감소된 상기 가중치들의 컨볼루션 연산을 수행하되, 상기 컨볼루션 연산은 비트 폭을 복원하는 시프트 연산을 포함하는 것인, 단계; 및상기 비트 폭이 복원된 출력 피쳐 데이터를 획득하는 단계를 포함하는, 방법."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 방법은,원본 컨볼루션 신경망을 획득하는 단계; 및상기 원본 컨볼루션 신경망의 가중치들의 비트 폭을 감소시켜 상기 경량화된 컨볼루션 신경망을 생성하여 메모리에 저장하는 단계를 더 포함하고,상기 경량화된 컨볼루션 신경망을 획득하는 단계는,상기 메모리에 저장된 상기 경량화된 컨볼루션 신경망을 획득하는 단계를 포함하는, 방법."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 비트 폭이 감소된 상기 가중치들 및 상기 비트 폭이 감소된 상기 입력 피쳐 데이터는, 원본 데이터로부터비트 폭을 감소시킨 비트들을 나타내는 정보 비트들 및 시프트 거리 정보를 포함하는 비트들을 나타내는 시프트비트들로 구성되는 것인, 방법."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 시프트 거리를 결정하는 단계는,입력 피쳐 데이터의 비트 폭인 제1 비트 폭을 식별하는 단계;상기 시프트 비트들의 비트 폭인 제2 비트 폭을 결정하는 단계;상기 정보 비트들의 비트 폭인 제3 비트 폭을 결정하는 단계; 및공개특허 10-2025-0023867-3-상기 제1 비트 폭, 상기 제2 비트 폭, 상기 제3 비트 폭 및 상기 입력 피쳐 데이터의 값에 기초하여 시프트 거리를 결정하는 단계를 포함하는, 방법."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3항 내지 제4항 중 어느 한 항에 있어서,상기 컨볼루션 연산을 수행하는 단계는,상기 비트 폭이 감소된 입력 피쳐 데이터의 정보 비트들 및 상기 비트 폭이 감소된 가중치들의 정보 비트들을이용하여 요소별 곱연산을 수행하는 단계; 및상기 비트 폭이 감소된 입력 피쳐 데이터의 시프트 비트들 및 상기 비트 폭이 감소된 가중치들의 시프트 비트들을 이용하여 비트 폭을 복원하는 시프트 연산을 수행하는 단계를 포함하는, 방법"}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항 내지 제5항 중 어느 한 항에 있어서,상기 경량화된 컨볼루션 신경망은 복수의 신경망 레이어들을 포함하고,상기 복수의 신경망 레이어들 각각에 대하여, 비트 폭의 감소 및 복원을 포함하는 상기 신경망 계산들 각각이대응되는 것인, 방법."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 방법은,복수의 경량화된 컨볼루션 신경망들을 사용하는 것을 특징으로 하고,상기 신경망 계산들을 수행하는 단계는,상기 복수의 경량화된 컨볼루션 신경망들을 이용하여, 비트 폭의 감소 및 복원을 포함하는 상기 신경망 계산들을 수행하는 것인, 방법."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 방법은,기 정의된 기준에 기초하여 상기 복수의 경량화된 컨볼루션 신경망들의 비트 폭이 감소된 가중치들을 조합하는단계를 더 포함하고,상기 신경망 계산들을 수행하는 단계는,상기 복수의 경량화된 컨볼루션 신경망들의 비트 폭이 감소된 가중치들의 조합을 이용하여 컨볼루션 연산을 수행하는 단계를 포함하는, 방법."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서,상기 방법은,공개특허 10-2025-0023867-4-비디오 프레임의 수평 래스터의 사이즈 및 수직 래스터의 사이즈를 식별하는 단계; 및상기 수평 래스터의 사이즈 및 상기 수직 래스터의 사이즈에 기초하여, 유효한 픽셀 데이터가 있는 영역인 데이터 인에이블 영역의 사이즈를 조정하는 단계를 더 포함하는, 방법."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서,상기 인에이블 영역의 사이즈는, 상기 디스플레이 장치에 포함되는 곱셈기 사양에 기초하여 결정되는 것인, 방법."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "컨볼루션 연산을 수행하는 디스플레이 장치에 있어서,통신 인터페이스;하나 이상의 인스트럭션을 저장하는 메모리; 및상기 메모리에 저장된 상기 하나 이상의 인스트럭션을 실행하는 적어도 하나의 프로세서를 포함하고,상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써,가중치들의 비트 폭을 감소시킨 경량화된 컨볼루션 신경망을 획득하고,입력 데이터를 상기 컨볼루션 신경망에 입력하여 출력 데이터를 획득하기 위한 신경망 계산들을 수행하되,상기 신경망 계산들은,입력 피쳐 데이터의 값에 기초하여 시프트 거리를 결정하고,상기 시프트 거리에 기초하여 상기 입력 피쳐 데이터의 비트 폭을 감소시키는 시프트 연산을 수행하고,비트 폭이 감소된 상기 입력 피쳐 데이터 및 비트 폭이 감소된 상기 가중치들의 컨볼루션 연산을 수행하되, 상기 컨볼루션 연산은 비트 폭을 복원하는 시프트 연산을 포함하는 것이고,상기 비트 폭이 복원된 출력 피쳐 데이터를 획득하는, 디스플레이 장치."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써,원본 컨볼루션 신경망을 획득하고,상기 원본 컨볼루션 신경망의 가중치들의 비트 폭을 감소시켜 상기 경량화된 컨볼루션 신경망을 생성하여 메모리에 저장하고,상기 경량화된 컨볼루션 신경망은, 상기 메모리에 저장된 상기 경량화된 컨볼루션 신경망이 획득되는 것인, 디스플레이 장치."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11항에 있어서,상기 비트 폭이 감소된 상기 가중치들 및 상기 비트 폭이 감소된 상기 입력 피쳐 데이터는, 원본 데이터로부터비트 폭을 감소시킨 비트들을 나타내는 정보 비트들 및 시프트 거리 정보를 포함하는 비트들을 나타내는 시프트공개특허 10-2025-0023867-5-비트들로 구성되는 것인, 디스플레이 장치."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써,입력 피쳐 데이터의 비트 폭인 제1 비트 폭을 식별하고,상기 시프트 비트들의 비트 폭인 제2 비트 폭을 결정하고,상기 정보 비트들의 비트 폭인 제3 비트 폭을 결정하고,상기 제1 비트 폭, 상기 제2 비트 폭, 상기 제3 비트 폭 및 상기 입력 피쳐 데이터의 값에 기초하여 시프트 거리를 결정하는, 디스플레이 장치."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제13항 내지 제14항 중 어느 한 항에 있어서,상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써,상기 비트 폭이 감소된 입력 피쳐 데이터의 정보 비트들 및 상기 비트 폭이 감소된 가중치들의 정보 비트들을이용하여 요소별 곱연산을 수행하고,상기 비트 폭이 감소된 입력 피쳐 데이터의 시프트 비트들 및 상기 비트 폭이 감소된 가중치들의 시프트 비트들을 이용하여 비트 폭을 복원하는 시프트 연산을 수행하는, 디스플레이 장치."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제11항 내지 제 15항 중 어느 한 항에 있어서,상기 경량화된 컨볼루션 신경망은 복수의 신경망 레이어들을 포함하고,상기 복수의 신경망 레이어들 각각에 대하여, 비트 폭의 감소 및 복원을 포함하는 상기 신경망 계산들 각각이대응되는 것인, 디스플레이 장치."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서,상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써,복수의 경량화된 컨볼루션 신경망들을 이용하여, 비트 폭의 감소 및 복원을 포함하는 상기 신경망 계산들을 수행하는, 디스플레이 장치."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서,상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써,기 정의된 기준에 기초하여 상기 복수의 경량화된 컨볼루션 신경망들의 비트 폭이 감소된 가중치들을 조합하고,상기 복수의 경량화된 컨볼루션 신경망들의 비트 폭이 감소된 가중치들의 조합을 이용하여 컨볼루션 연산을 수공개특허 10-2025-0023867-6-행하는, 디스플레이 장치."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제11항에 있어서,상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써,비디오 프레임의 수평 래스터의 사이즈 및 수직 래스터의 사이즈를 식별하고,상기 수평 래스터의 사이즈 및 상기 수직 래스터의 사이즈에 기초하여, 유효한 픽셀 데이터가 있는 영역인 데이터 인에이블 영역의 사이즈를 조정하는, 디스플레이 장치."}
{"patent_id": "10-2023-0105148", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제1항 내지 제10항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수있는 기록매체."}
{"patent_id": "10-2023-0105148", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "컨볼루션 연산을 수행하는 방법이 제공된다. 상기 방법은, 가중치들의 비트 폭을 감소시킨 경량화된 컨볼루션 신 경망을 획득하는 단계; 입력 데이터를 상기 컨볼루션 신경망에 입력하여 출력 데이터를 획득하기 위한 신경망 계 산들을 수행하는 단계를 포함하되, 상기 신경망 계산들은, 입력 피쳐 데이터의 값에 기초하여 시프트 거리를 결 정하는 단계; 상기 시프트 거리에 기초하여 상기 입력 피쳐 데이터의 비트 폭을 감소시키는 시프트 연산을 수행 하는 단계; 비트 폭이 감소된 상기 입력 피쳐 데이터 및 비트 폭이 감소된 상기 가중치들의 컨볼루션 연산을 수 행하되, 상기 컨볼루션 연산은 비트 폭을 복원하는 시프트 연산을 포함하는 것인, 단계; 및 상기 비트 폭이 복원 된 출력 피쳐 데이터를 획득하는 단계를 포함할 수 있다."}
{"patent_id": "10-2023-0105148", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는, 심층 신경망을 이용하여 이미지 및 동영상을 처리하는 디스플레이 장치 및 디스플레이 장치의 동작 방법에 관한 것이다."}
{"patent_id": "10-2023-0105148", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근, 기술 발전에 따라 8K 해상도 스크린을 제공하는 디스플레이 장치들이 제공되고 있다. 그러나, 시중의 대 다수의 콘텐츠는 4K 해상도로 제작되고 있어, 디스플레이 장치의 8K 해상도 스크린을 온전히 이용하기 위한 일 방법으로 인공지능을 이용하여 화질을 개선하는 기술이 이용되고 있다. 인공지능 모델의 특성 상, 디스플레이 장치에서 인공지능을 이용하여 비디오를 처리하기 위해서는 많은 양의 곱셈기가 필요할 뿐 아니라, 인공지능 모 델을 처리하기 위한 메모리, 레지스터가 필요하여 하드웨어 사이즈가 커지게 된다. 그러나, 하드웨어 사이즈가 증가하는 경우, 디스플레이 장치 제조에 있어 높은 비용이 발생하며 전력 소모 또한 증가한다. 따라서, 디스플 레이 장치에서 인공지능을 이용하여 신경망 계산을 수행하면서도, 하드웨어 사이즈를 절감할 수 있는 기술이 필 요하다."}
{"patent_id": "10-2023-0105148", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 측면에 따르면, 디스플레이 장치가 컨볼루션 연산을 수행하는 방법이 제공될 수 있다. 상기 방법 은, 가중치들의 비트 폭을 감소시킨 경량화된 컨볼루션 신경망을 획득하는 단계를 포함할 수 있다. 상기 방법은, 입력 데이터를 상기 컨볼루션 신경망에 입력하여 출력 데이터를 획득하기 위한 신경망 계산들을 수행하 는 단계를 포함할 수 있다. 상기 신경망 계산들은, 입력 피쳐 데이터의 값에 기초하여 시프트 거리를 결정하는 단계, 상기 시프트 거리에 기초하여 상기 입력 피쳐 데이터의 비트 폭을 감소시키는 시프트 연산을 수행하는 단 계, 비트 폭이 감소된 상기 입력 피쳐 데이터 및 비트 폭이 감소된 상기 가중치들의 컨볼루션 연산을 수행하는 단계 및 상기 비트 폭이 복원된 출력 피쳐 데이터를 획득하는 단계를 포함할 수 있다. 상기 컨볼루션 연산은 비 트 폭을 복원하는 시프트 연산을 포함하는 것일 수 있다. 본 개시의 일 측면에 따르면, 컨볼루션 연산을 수행하는 디스플레이 장치가 제공될 수 있다. 상기 디스플레이 장치는, 통신 인터페이스, 하나 이상의 인스트럭션을 저장하는 메모리, 및 상기 메모리에 저장된 상기 하나 이 상의 인스트럭션을 실행하는 적어도 하나의 프로세서를 포함할 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 가중치들의 비트 폭을 감소시킨 경량화된 컨볼루션 신경망을 획득할 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 입력 데이터를 상기 컨볼루션 신경망에 입력하여 출력 데이터를 획득하기 위한 신경망 계산들을 수행할 수 있다. 상기 신경망 계산들은, 입력 피쳐 데이터의 값에 기초하여 시프트 거리를 결정하고, 상기 시프트 거리에 기초하여 상기 입력 피 쳐 데이터의 비트 폭을 감소시키는 시프트 연산을 수행하고, 비트 폭이 감소된 상기 입력 피쳐 데이터 및 비트 폭이 감소된 상기 가중치들의 컨볼루션 연산을 수행하고, 상기 비트 폭이 복원된 출력 피쳐 데이터를 획득하는 것일 수 있다. 상기 컨볼루션 연산은 비트 폭을 복원하는 시프트 연산을 포함하는 것일 수 있다. 본 개시의 일 측면에 따르면, 디스플레이 장치가 전술 및 후술하는 동작 방법들 중 어느 하나를 실행시키기 위 한 프로그램이 기록된 컴퓨터 판독 가능 기록매체를 제공할 수 있다."}
{"patent_id": "10-2023-0105148", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 개시에서, \"a, b 또는 c 중 적어도 하나\" 표현은 \" a\", \" b\", \" c\", \"a 및 b\", \"a 및 c\", \"b 및 c\", \"a, b 및 c 모두\", 혹은 그 변형들을 지칭할 수 있다. 본 개시에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의 미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 용어들은 본 명세서에 기재된 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 또한, 본 명세서에서 사용되는 '제1' 또는 '제2' 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용할 수 있지만, 상기 구성 요소들은 상기 용 어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으 로만 사용된다. 명세서 전체에서 어떤 부분이 어떤 구성요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에 기재된 \"부\", \"모듈\" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소 프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 아래에서는 첨부한 도면을 참고하여 본 개시의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설 명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 또한, 각각의 도면에서 사용된 도면 부호는 각각의 도면을 설명하기 위한 것일 뿐, 상이한 도면들 각각 에서 사용된 상이한 도면 부호가 상이한 요소를 나타내기 위한 것은 아니다. 이하 첨부된 도면을 참고하여 본 개시를 상세히 설명하기로 한다. 도 1은 본 개시의 일 실시예에 따른 디스플레이의 동작을 개략적으로 설명하기 위한 도면이다. 도 1을 참조하면, 디스플레이 장치는 저해상도 이미지(또는 비디오)를 고해상도 이미지로 복원 하여 출력하는 장치일 수 있다. 예를 들어, 디스플레이 장치는 스마트 TV, 스마트폰, 태블릿 PC, 랩탑 PC, 액자형 디스플레이 등을 포함할 수 있으나, 이에 한정되는 것은 아니며, 디스플레이를 포함하는 다양한 종 류 및 형태의 장치로 구현될 수 있다. 또한, 디스플레이 장치는 스피커를 포함하여 오디오를 출력할 수 있다. 디스플레이 장치는 저해상도 이미지를 고해상도 이미지로 복원하기 위해 인공지능을 이용할 수 있다. 예를 들어, 디스플레이 장치는 저해상도 이미지를 입력으로 받아 고해상도 이미지로 복 원하는 슈퍼레졸루션(Super-Resolution)을 위한 컨볼루션 신경망을 이용할 수 있으나, 이에 한정되는 것은 아니 다. 일 실시예에서, 디스플레이 장치는 컨볼루션 신경망을 이용하여 신경망 계산을 수행할 수 있다. 본 개시 에서, 신경망 계산은 입력 데이터를 신경망에 적용하여 출력 데이터를 획득하는 일련의 연산들을 포함한다. 예 를 들어, 컨볼루션 연산을 위한 요소별 곱연산, 누적합 연산 등이 포함될 수 있으나, 이에 한정되는 것은 아니 다. 디스플레이 장치는 신경망 계산을 수행할 때, 데이터의 비트 폭을 감소시켜 곱셈기에 입력되는 비트 수가 감소되도록 할 수 있다. 즉, 디스플레이 장치는, 신경망 계산을 수행할 때 원본 데이터의 비트 폭을 감소 시킨 후, 비트 폭이 감소된 데이터를 이용하여 소정의 연산을 수행하고, 감소된 비트 폭을 복원시킬 수 있다. 예를 들어, 디스플레이 장치는 컨볼루션 신경망에 포함되는 가중치의 비트 폭을 감소시킬 수 있고, 신경 망 계산 과정에서 획득되는 피쳐 데이터의 비트 폭을 감소시킬 수 있다. 본 개시에서, 비트 폭이 감소된 데이터는 짧은 비트 데이터라고 지칭될 수 있다. 예를 들어, 비트 폭이 감소된 가중치는 짧은 비트 가중치, 비트 폭이 감소된 피쳐 데이터는 짧은 비트 피쳐 데이터라고 지칭될 수 있다. 일 실시예에서, 디스플레이 장치는 데이터의 비트 폭을 감소시킬 때, 오른쪽 시프트 연산을 수행한다. 이 경우, 디스플레이 장치는 비트 폭을 감소시키는 정도를 나타내는 시프트 거리를 동적으로 결정할 수 있다. 즉, 디스플레이 장치는 동적 시프트 연산을 통해 데이터의 비트 폭을 감소시킬 수 있다. 디스플레이 장치는 동적 시프트 연산을 통해 데이터의 비트 폭을 감소시키고, 컨볼루션 연산을 수행하면 서 데이터의 비트 폭을 복원시킴으로써, 신경망 계산에 필요한 하드웨어의 요구 사양(예를 들어, 메모리 용량등)을 절감시킬 수 있다. 또한, 디스플레이 장치의 신경망 계산을 위한 하드웨어의 요구 사양을 낮춤으로 써, 신경망 계산 시 소모되는 전력을 절감할 수 있다. 디스플레이 장치가 동적 시프트 연산을 적용하여 신경망 계산을 수행하는 구체적인 동작들에 대해서는, 후술하는 도면들과 그에 대한 설명에서 더 상세하게 서술하기로 한다. 도 2는 본 개시의 일 실시예에 따른 디스플레이 장치가 고해상도 영상 처리를 하는 동작을 설명하기 위한 도면 이다. 일 실시예에서, 디스플레이 장치는 이미지 소스에 대하여 화질 전처리를 수행할 수 있다. 예를 들어, 디 스플레이 장치는 슈퍼레졸루션을 위한 컨볼루션 신경망 모델이 보다 정확하게 고화질 이미지를 출력할 수 있도록 이미지 소스에 대하여 이미지 리사이즈, 엣지 강화, 샤프닝(sharpening), 노이즈 제거 등의 전처리를 수 행할 수 있다. 디스플레이 장치는 딥러닝 슈퍼레졸루션 모델을 이용하여 저해상도 입력 이미지를 고해상도 출력 이미지 로 변환할 수 있다. 슈퍼레졸루션 모델은 컨볼루션 신경망 기반으로 구현된 모델일 수 있다. 슈퍼레졸루션 모델 은 알려진 다양한 심층 신경망 아키텍처 및 알고리즘을 이용하거나, 알려진 다양한 심층 신경망 아키텍처 및 알 고리즘의 변형을 통해 구현될 수 있다. 예를 들어, 컨볼루션 신경망은, Super-Resolution Convolutional Neural Network(SRCNN), Enhanced Deep Super-Resolution(EDSR), Super-Resolution Generative Adversarial Network(SRGAN) 및 이들의 변형을 통해 구현될 수 있으나, 전술한 예시에 한정되는 것은 아니다. 디스플레이 장치는 슈퍼레졸루션 모델의 출력 데이터를 개선하기 위한 화질 후처리를 수행할 수 있다. 예 를 들어, 디스플레이 장치는 색상 보정, 잡음 제거, 화질 보정 등의 후처리를 수행할 수 있다. 디스플레이 장치는 프레임 레이트 컨버터를 이용하여 동영상의 프레임 레이트를 조정할 수 있다. 프레임 레이트 컨버터에 의해 고해상도로 보정된 이미지 프레임들로 구성되는 동영상의 프레임 레이트가 조정되어 최종 고화질 동영상이 생성될 수 있다. 디스플레이 장치는 고화질 동영상 생성이 완료되면, 생성된 고화질 동 영상을 디스플레이할 수 있다. 본 개시의 디스플레이 장치는 전술한 고해상도 영상 처리 동작들을 수행할 때, 연산에 이용되는 하드웨어 사이즈를 감소시키고 전력 소모를 절감시키기 위한 동적 시프트 연산 및 역(inverse) 동적 시프트 연산을 수행 할 수 있다. 이는 후술하는 도면들과 그에 대한 설명에서 더 상세하게 서술하기로 한다. 도 3은 본 개시의 일 실시예에 따른 디스플레이 장치가 컨볼루션 신경망 계산을 수행하는 동작을 설명하기 위한 도면이다. 도 3을 참조하면, 디스플레이 장치는 컨볼루션 신경망을 이용하여 기 정의된 태스크를 수행할 수 있 다. 기 정의된 태스크는 예를 들어, 저해상도 이미지를 입력으로 받아 고해상도 이미지로 복원하는 슈퍼레졸루션(Super-Resolution)일 수 있으나, 이에 한정되는 것은 아니다. 슈퍼레졸루션을 위한 컨볼루션 신경망을 이용하여 입력 저해상도 이미지로부터 다양한 피쳐들을 추출 하고, 픽셀 정보를 추론하여 이미지 업스케일링을 수행할 수 있다. 컨볼루션 신경망은 저해상도-고해상도 이미지 쌍으로 구성되는 데이터셋을 이용하여 훈련된 인공지능 모델일 수 있다. 컨볼루션 신경망은, 슈퍼 레졸루션에 적합한 알려진 다양한 심층 신경망 아키텍처 및 알고리즘을 이용하거나, 알려진 다양한 심층 신경망 아키텍처 및 알고리즘의 변형을 통해 구현될 수 있다. 예를 들어, 컨볼루션 신경망은, Super-Resolution Convolutional Neural Network(SRCNN), Enhanced Deep Super-Resolution(EDSR), Super-Resolution Generative Adversarial Network(SRGAN) 및 이들의 변형을 통해 구현될 수 있으나, 전술한 예시에 한정되는 것은 아니다. 일 실시예에서, 디스플레이 장치는 컨볼루션 신경망을 이용하여 신경망 계산을 수행할 수 있다. 신경망 계산은 가중치들과 피쳐 데이터를 이용하여 출력 값을 계산하는 일련의 연산들을 포함할 수 있다. 컨볼루션 신경망은 복수의 신경망 레이어들(예를 들어, 컨볼루션 레이어)을 포함할 수 있 다. 컨볼루션 신경망의 복수의 신경망 레이어들 중 어느 한 컨볼루션 레이어를 예로 들어 설명하면, 신경 망 계산은 이전의 신경망 레이어로부터 출력된 피쳐 데이터와 컨볼루션 레이어에 포함되는 가중치들 의 컨볼루션 연산을 수행하고, 편향(bias) 값을 더하고, 활성화함수를 이용하여 출력 값을 계산하는 것을 포함할 수 있다. 또한 출력 값은 또다른 피쳐 데이터로서, 다음 신경망 레이어로 전달될 수 있다. 본 개시에서, 신경망 계산은 동적 시프트 연산을 포함할 수 있다. 동적 시프트 연산은, 데이터의 비트 폭 을 감소시키기 위한 시프트 거리를 데이터의 값에 기초하여 동적으로 결정하는 것을 말한다. 동적 시프트 연산을 통해, 가중치들 및 피쳐 데이터의 비트 폭이 감소될 수 있다. 감소된 비트 폭은 계산된 출력 값이 다음 레이어로 전달되기 이전에 복원될 수 있다. 예를 들어, 감소된 비트 폭은 컨볼루션 연산을 수행한 뒤, 편 향 값을 더하기 이전에 복원될 수 있으나, 이에 한정되는 것은 아니다. 디스플레이 장치는 신경망 계산을 수행할 때, 동적 시프트 연산을 통해 데이터의 비트 폭을 감소시 키고, 컨볼루션 연산을 수행하면서 데이터의 비트 폭을 복원시킴으로써, 신경망 계산에 필요한 하드웨어의 요구 사양(예를 들어, 메모리 용량 등)을 절감시킬 수 있다. 또한, 디스플레이 장치의 신경망 계산 을 위한 하드웨어의 요구 사양을 낮춤으로써, 신경망 계산 시 소모되는 전력을 절감할 수 있다. 도 4는 본 개시의 일 실시예에 따른 디스플레이 장치에서 컨볼루션 신경망 계산을 수행하기 위한 하드웨어 구성 을 설명하기 위한 도면이다. 도 4를 참조하면, 컨볼루션 신경망의 한 레이어의 신경망 계산을 나타내는 하드웨어 블록이 예시적으로 도 시되어 있다. 하드웨어 블록에 포함되는 각각의 블록들은, 각각의 블록들에서 신경망 계산의 적어도 일부 를 수행하기 위한 부품들(예를 들어, 제어 유닛, 메모리, 산술연산유닛(ALU) 등)을 포함할 수 있다. 후술하는 하드웨어 블록에 포함되는 각각의 블록들에 기능에 따라 알려진 부품들의 적절한 적용이 가능하므로, 각각 의 블록들의 구체적인 부품들에 대한 설명은 생략한다. 또한, 컨볼루션 신경망은 미리 훈련된 것을 전제로 설명 한다. 일 실시예에서, 디스플레이 장치는 입력 피쳐 데이터에 대하여 동적 시프트 연산을 수행하여 비트 폭을 감소 시킬 수 있다. 피쳐 전달(Feature Feed) 블록은 이전 레이어에서 계산된 결과 값인 입력 피쳐 데이터를 컨볼루션 블록 으로 전달한다. 이 경우, 하드웨어 블록은 피쳐 전달 블록은 입력 피쳐 데이터를 컨볼루션 블록 으로 전달하기 이전에, 동적 시프트 연산을 수행하여 입력 피쳐 데이터의 비트 폭을 감소시키고, 하드웨어 블록 내부의 제1 메모리에 저장할 수 있다. 피쳐 전달 블록은 제1 메모리에 저장되어 있는 짧은 비트 입력 피쳐 데이터를 읽어서 컨볼루션 블록으로 전달할 수 있다. 일 실시예에서, 디스플레이 장치는 신경망 계산을 수행하기 이전에, 훈련된 컨볼루션 신경망의 가중치들 의 비트 폭을 감소시켜 컨볼루션 신경망을 경량화할 수 있다. 가중치 전달(Weight Feed) 블록은 입력 피쳐 데이터에 적용될 가중치들을 컨볼루션 블록으로 전달한 다. 이 경우, 가중치들은 미리 동적 시프트 연산이 수행되어 비트 폭을 감소시키고, 하드웨어 블록 외부의 메모리에 저장된 것일 수 있다. 하드웨어 블록은 짧은 비트 가중치들을 전달 받아 하드웨어 블록 내 부의 제2 메모리에 저장할 수 있다. 이 경우, I2C(Inter-Integrated Circuit) 인터페이스, OCP(Open Core Protocol) 인터페이스 등이 이용될 수 있으나, 이에 한정되는 것은 아니다. 가중치 전달 블록은 제2 메모 리에 저장되어 있는 짧은 비트 가중치들을 읽어서 컨볼루션 블록으로 전달할 수 있다. 한편, 하드웨어 블록 내 제1 메모리 및 제2 메모리는 물리적으로 구별된 별개의 메모리일 수 있 고, 하나의 메모리가 논리적으로 구분된 것일 수 있다. 컨볼루션 블록은 입력 피쳐 데이터와 가중치들의 컨볼루션 연산을 수행한다. 이 경우, 입력 피쳐 데이터는 비트 폭이 감소된 것일 수 있고, 가중치들 또한 비트 폭이 감소된 것일 수 있다. 일 실시예에서, 컨볼루션 블록 이 수행하는 컨볼루션 연산은, 비트 폭을 복원하는 시프트 연산을 포함할 수 있다. 예를 들어, 컨볼루션 블록은 짧은 비트 입력 피쳐 데이터와 짧은 비트 가중치의 요소별 곱연산을 수행하고, 감소된 비트 폭을 복원한 후에, 요소별 곱연산 수행 결과들을 합산할 수 있다. 편향 블록은 컨볼루션 블록으로부터 계산된 값에 편향을 더함으로써 활성화 함수 블록에 대한 입력을 조정할 수 있다. 활성화 함수 블록은 편향 블록으로부터의 입력 값에 활성화 함수를 적용하여 출력 값을 계산할 수 있 다. 활성화 함수는 예를 들어, ReLU(Rectified Linear Unit), 시그모이드(Sigmoid) 등이 이용될 수 있으나, 이 에 한정되는 것은 아니다. 일 실시예에서, 컨볼루션 신경망은 복수의 신경망 레이어들을 포함할 수 있다. 이 경우, 복수의 신경망 레이어 들 각각에 대하여, 비트 폭의 감소 및 복원을 포함하는 상기 신경망 계산들 계산 각각이 대응될 수 있다. 구체 적으로, 전술한 것과 같이, 하드웨어 블록이 컨볼루션 신경망의 한 레이어의 신경망 계산을 수행하면, 입 력 피쳐 데이터를 처리한 결과인 출력 피쳐 데이터가 획득된다. 획득된 출력 피쳐 데이터는 다음 레이어에 입력피쳐 데이터로 전달될 수 있다. 다음 레이어에서는, 입력 피쳐 데이터를 전달 받아, 비트 폭의 감소 및 복원을 포함하는 상기 신경망 계산이 같은 방식으로 수행될 수 있다. 도 5a는 본 개시의 일 실시예에 따른 디스플레이 장치가 비트 폭을 감소시키는 동작을 설명하기 위한 도면이다. 일 실시예에서, 디스플레이 장치는 원본 비트 데이터에 동적 시프트 연산을 수행하여, 비트 폭이 감 소된 짧은 비트 데이터를 획득할 수 있다. 비트 데이터는 컨볼루션 신경망의 가중치들일 수도 있고, 신경 망 계산 과정에서 획득되는 피쳐 데이터일 수도 있다. 예를 들어, 원본 비트 데이터가 가중치인 경우, 디 스플레이 장치가 동적 시프트 연산을 수행한 결과 획득되는 짧은 비트 데이터는 짧은 비트 가중치라 고 지칭될 수 있다. 또는, 원본 비트 데이터가 피쳐 데이터인 경우, 디스플레이 장치가 동적 시프트 연산을 수행한 결과 획득되는 짧은 비트 데이터는 짧은 비트 피쳐 데이터라고 지칭될 수 있다. 이하에서는 설명의 편의를 위해, 가중치와 피쳐 데이터의 구분 없이 비트 데이터로 지칭할 것이다. 일 실시예에서, 짧은 비트 데이터는 정보 비트들 및 시프트 비트들로 구성될 수 있다. 정보 비 트들은 원본 비트 데이터로부터 비트 폭을 감소시킨 비트들을 나타내고, 시프트 비트들은 시프 트 거리 정보를 나타낸다. 일 실시예에서, 디스플레이 장치는 원본 비트 데이터의 비트 폭 N을 식별할 수 있다. 디스플레이 장 치는 정보 비트들의 비트 폭 NI (단, NI <N)를 결정하고, 시프트 비트들의 비트 폭 NS를 결정할 수 있 다. 디스플레이 장치는 원본 비트 데이터의 비트 폭 N, 정보 비트들의 비트 폭 NI, 시프트 비트들 의 비트 폭 NS 에 기초하여, 시프트 거리의 단위 스텝 S를 결정할 수 있다. 시프트 거리의 단위라 함은, 동적 시프트 연산에서의 시프트 거리가 S의 배수(예를 들어, S, 2S, 3S, ...)되는 것을 의미한다. 시프트 거리의 단위 스텝 S는 아래 수학식 1과 같이 계산될 수 있다. [수학식 1]"}
{"patent_id": "10-2023-0105148", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "여기서, 디스플레이 장치는 시프트 거리의 단위 스텝 S가 정수가 되도록 정보 비트들의 비트 폭 NI 및, 시프트 비트들의 비트 폭 NS를 결정하는 것을 특징으로 한다. 디스플레이 장치는 시프트 거리의 단위 스텝 S를 결정하면, 원본 비트 데이터의 비트 폭을 감소시켜 짧은 비트 데이터를 획득할 수 있다. 이 때, 비트 폭을 감소시키는 시프트 거리는 단위 스텝 S 및 원본 비 트 데이터의 값에 기초하여 결정된다. 디스플레이 장치가 비트 폭을 감소시키는 동작을 도 5b를 참 조하여 더 기술한다. 도 5b는 본 개시의 일 실시예에 따른 디스플레이 장치가 비트 폭을 감소시키는 동작을 설명하기 위한 도면이다. 일 실시예에서, 디스플레이 장치는 비트 데이터의 값에 기초하여 시프트 거리를 동적으로 결정하고, 결정 된 시프트 거리만큼 비트를 시프트하는, 동적 시프트 연산을 수행할 수 있다. 일 실시예에서, 디스플레이 장치는 원본 비트 데이터가 부호 정보를 포함하는지 여부에 기초하여 시프트 거리를 결정할 수 있다. 전술한 것과 같이 시프트 거리의 단위 스텝 S는 도 5a의 수학식 1에 의해 결정된다. 디스플레이 장치는 시프트 거리의 단위 스텝 S 및 원본 비트 데이터의 값에 기초하여 시프트 거리를 결정할 수 있다. 예를 들어, 도 5b에는 도시된 것을 참조하면, 원본 비트 데이터의 값을 \"DATA\"라고 지칭할 때, 원본 데이터의 값에 기초하여 동적으로 결정되는 시프트 거리 및 시프트 비트의 값은 아래와 같다. 원본 비트 데이터가 부호 있는 비트인 경우, 부호 비트가 포함되므로 부호 비트를 고려하여 2의 지수값 NI 에 1을 뺀다. 1) 의 조건을 충족하거나, 의 조건을 충족할 때, 시프트 거리는 0으로 결정(즉, 시프트하지 않음)되고, 시프트 비트에는 값 0이 시프트 정보로 저장된다.2) 의 조건을 충족하거나, 의 조건을 충족할 때, 시프트 거리는 S로 결정되고, 시프트 비트에는 값 S가 시프트 정보로 저장된다. 3) 의 조건을 충족하거나, 의 조건을 충족할 때, 시프트 거리는 2S로 결정되고, 시프트 비트에는 값 2S가 시프트 정보로 저장된다. 4) 이와 같은 방식으로, 의 조건을 충족하거나, 의 조건을 충족할 때, 시프트 거리는 (N-1)-(NI-1)로 결정되고, 시프트 비트에는 값 N-NI가 시프트 정보로 저장된다. 여기서, 원본 비트 데이터의 비트 폭은 N이고, 원본 비트 데이터의 비트 폭을 감소 시킨 짧은 비트 데이터의 비 트 폭은 NI+NS이며, NI는 정보 비트의 비트 폭을 나타내고, NS는 시프트 비트의 비트 폭을 나타낸다. 도 5b에는 도시되지 않았으나, 원본 비트 데이터가 부호 없는 비트인 경우를 또다른 예시로 설명하면, 원본 비 트 데이터의 값을 \"DATA\"라고 지칭할 때, 원본 데이터의 값에 기초하여 동적으로 결정되는 시프트 거리 및 시프 트 비트의 값은 아래와 같다. 1) 의 조건을 충족할 때, 시프트 거리는 0으로 결정(즉, 시프트하지 않음)되고, 시프트 비트 에는 값 0이 시프트 정보로 저장된다. 2) 의 조건을 충족할 때, 시프트 거리는 S로 결정되고, 시프트 비트에는 값 S가 시프 트 정보로 저장된다. 3) 의 조건을 충족할 때, 시프트 거리는 2S로 결정되고, 시프트 비트에는 값 2S가 시프트 정보로 저장된다. 4) 이와 같은 방식으로, 의 조건을 충족할 때, 시프트 거리는 (N-1)-(NI-1)로 결정되고, 시프트 비트에는 값 N-NI가 시프트 정보로 저장된다. 도 6a는 본 개시의 일 실시예에 따른 디스플레이 장치가 동적 시프트 연산을 수행하는 동작을 설명하기 위한 도 면이다. 도 6a를 참조하면, 디스플레이 장치는 피쳐 데이터 및 가중치에 동적 시프트 연산을 수행하여 피쳐 데이터 및 가중치 각각의 비트 폭을 감소시킬 수 있다. 일 실시예에서, 디스플레이 장치는 컨볼루션 신경망의 각 레이어에서, 레이어에 입력되는 입력 피쳐 데이 터에 대하여, 입력 피쳐 데이터의 비트 폭을 감소시키는 동적 시프트 연산을 수행할 수 있다. 여기서, 동적 시프트 연산은 입력 피쳐 데이터의 값에 기초하여 동적으로 시프트 거리를 결정하는 것 을 말한다. 예를 들어, 디스플레이 장치는 입력 피쳐 데이터의 비트 폭인 제1 비트 폭을 식별할 수 있다. 디스플레이 장치는 제1 비트 폭에 기초하여, 입력 피쳐 데이터의 시프트 정보를 나타내는 시프트 비 트들의 비트 폭인 제2 비트 폭 및 입력 피쳐 데이터의 비트 폭을 감소시킨 정보 비트들의 비트 폭인 제3 비트 폭을 결정할 수 있다. 또한, 디스플레이 장치는 제1 비트 폭, 제2 비트 폭 및 제3 비트 폭에 기초하여, 시프트 거리의 단위 스 텝 S를 결정할 수 있다. 디스플레이 장치는, 단위 스텝 S가 정수가 되도록 제2 비트 폭 및 제3 9비트 폭의 값을 결정할 수 있다. 디스플레이 장치가 시프트 거리의 단위 스텝 S, 제2 비트 폭 및 제3 비트 폭을 결정하는 것에 대한 구체 적인 동작은 도 5a에서 전술하였으므로, 반복되는 설명은 생략한다.디스플레이 장치는 단위 스텝 S 및 입력 피쳐 데이터의 값에 기초하여, 입력 피쳐 데이터의 비 트 폭을 감소시키기 위한 시프트 거리를 동적으로 결정할 수 있다. 디스플레이 장치가 단위 스텝 S 및 데 이터의 값에 기초하여 시프트 거리를 결정하는 동작은, 도 5b에서 전술하였으므로, 반복되는 설명은 생략한다. 디스플레이 장치는 결정된 시프트 거리에 기초하여 입력 피쳐 데이터의 비트 폭을 감소시키는(오른 쪽 시프트) 동적 시프트 연산을 수행할 수 있다. 디스플레이 장치는, 시프트 연산을 수행하고 남은 피쳐 데이터의 값을 정보 비트 D에 저장하고, 시프트 거리를 나타내는 시프트 정보는 시프트 비트 ND에 저장할 수 있다. 즉, 짧은 비트 피쳐 데이터는 D, ND로 구성된다. 디스플레이 장치는 비트 폭을 감소시킨 입력 피쳐 데이터를 제1 메모리에 저장할 수 있다. 디 스플레이 장치가 입력 피쳐 데이터에 대하여 동적 시프트 연산을 수행하고 제1 메모리에 저장하는 동작은 도 4에서 전술하였으므로, 반복되는 설명은 생략한다. 한편, 컨볼루션 신경망의 훈련 과정에서는 가중치의 값들이 조정되지만, 컨볼루션 훈련이 완료된 후에는 가중치의 값들이 정적인 값을 갖는다. 따라서, 디스플레이 장치는 훈련이 완료된 컨볼루션 신경망을 이용하여 작업(예를 들어, 고해상도 이미지 복원)을 수행하기 이전에, 컨볼루션 신경망에 포함되는 가중치(62 0)들의 비트 폭을 미리 감소시킬 수 있다. 일 실시예에서, 디스플레이 장치는 훈련이 완료된 원본 컨볼루션 신경망을 획득할 수 있다. 컨볼루션 신 경망은 디스플레이 장치의 통신 인터페이스를 통해 외부 장치(예를 들어, 서버 등)로부터 수신되거나, 디 스플레이 장치의 메모리 내에 저장되어 있을 수 있다. 디스플레이 장치는 원본 컨볼루션 신경망의 가중치들의 비트 폭을 감소시켜 경량화된 컨볼루션 신경 망을 생성할 수 있다. 디스플레이 장치가 가중치들의 비트 폭을 감소시키는 동작은, 피쳐 데이터 의 비트 폭을 감소시키는 동작과 같은 방식으로 수행될 수 있다. 예를 들어, 디스플레이 장치는 가중치의 비트 폭인 제1 비트 폭에 기초하여, 가중치의 시프트 정보를 나타내는 시프트 비트들의 비트 폭인 제2 비트 폭 및 가중치의 비트 폭을 감소시킨 정보 비트들의 비트 폭인 제3 비트 폭을 결정할 수 있다. 또한, 디스플레이 장치는 제1 비트 폭, 제2 비트 폭 및 제3 비 트 폭에 기초하여, 시프트 거리의 단위 스텝 S를 결정할 수 있다. 디스플레이 장치는 단위 스텝 S 및 가중치의 값에 기초하여, 가중치의 비트 폭을 감소시키기 위한 시프트 거리를 동적으로 결정할 수 있다. 디스플레이 장치는 결정된 시프트 거리에 기초하여 가중치의 비트 폭을 감소시키는(오른쪽 시프트) 동적 시프트 연산을 수행할 수 있다. 디스플레이 장치는, 시프트 연산을 수행하고 남은 가중치의 값 을 정보 비트 W에 저장하고, 시프트 거리를 나타내는 시프트 정보는 시프트 비트 NW에 저장할 수 있다. 즉, 짧 은 비트 가중치는 W, NW로 구성된다. 일 실시예에서, 디스플레이 장치가 컨볼루션 신경망을 이용하여 작업을 수행하기 이전에 미리 경량화된 컨볼루션 신경망을 생성하는 경우, 디스플레이 장치는 짧은 비트 가중치들을 포함하는 경량화된 신경망을 메모리에 저장해둘 수 있다. 디스플레이 장치가 컨볼루션 신경망을 이용하여 작업을 수행하는 경우, 디스 플레이 장치는 I2C(Inter-Integrated Circuit) 인터페이스, OCP(Open Core Protocol) 인터페이스 등을 이용하여 신경망 계산을 수행하는 하드웨어 블록(도 4의 400)에 포함되는 제2 메모리로 전달할 수 있다. 본 개시의 일 실시예에 따른 디스플레이 장치는, 신경망 계산을 수행할 때, 동적 시프트 연산을 통해 데 이터의 비트 폭을 감소시키고, 컨볼루션 연산을 수행하면서 이후에 데이터의 비트 폭을 복원시킴으로써, 신경망 계산에 필요한 하드웨어의 요구 사양(예를 들어, 메모리 용량 등)을 절감시킬 수 있다. 또한, 디스플레이 장치 의 신경망 계산을 위한 하드웨어의 요구 사양을 낮춤으로써, 신경망 계산 시 소모되는 전력을 절감할 수 있다. 또한, 신경망 계산을 수행하기 이전에 미리 처리 가능한, 컨볼루션 신경망의 가중치들의 비트 폭은 미리 감소시켜 디스플레이 장치 내 메모리에 미리 저장해두고, 신경망 계산을 수행할 때 경량화된 컨볼루션 신 경망을 호출함으로써, 신경망 계산에 소요되는 하드웨어 자원을 절약할 수 있다. 도 6b는 본 개시의 일 실시예에 따른 디스플레이 장치가 컨볼루션 연산을 수행하는 동작을 설명하기 위한 도면 이다. 도 6a에서 전술한 동적 시프트 연산의 결과, 제1 메모리에는 짧은 비트 피쳐 데이터가 저장되고, 제2 메모리에는 짧은 비트 가중치들이 저장될 수 있다. 짧은 비트 피쳐 데이터는, 정보 비트들(D) 및 시프트 비트들(ND)을 포함할 수 있다. 짧은 비트 가중치는, 정보 비트들(W) 및 시프트 비트들(NW)을 포 함할 수 있다. 일 실시예에서, 디스플레이 장치는 컨볼루션 연산을 수행할 수 있다. 컨볼루션 연산은 피쳐 데이터와 가 중치의 요소별 곱연산 및 합연산을 포함한다. 디스플레이 장치는 짧은 비트 피쳐 데이터의 정보 비트들(D) 및 짧은 비트 가중치들의 정보 비 트들(W)을 이용하여 요소별 곱연산을 수행할 수 있다. 이 경우, 디스플레이 장치는, 요소별 곱연산 수행 결과를 합산하기 이전에, 역(inverse) 동적 시프트 연산을 수행할 수 있다. 디스플레이 장치는 짧은 비트 입력 피쳐 데이터의 시프트 비트들(ND) 및 짧은 비트 가중치들의 시프트 비트들(NW)을 이용하여 비트 폭을 복원하는(왼쪽 시프트) 역 동적 시프트 연산을 수행하고, 요소별 곱연산 수행 결과들을 합산하 여 저장할 수 있다. 디스플레이 장치는 데이터의 비트 폭을 감소 시켜 메모리에 저장함으로써, 메모리 용량을 절약할 수 있다. 또한, 디스플레이 장치는 비트 폭이 감소된 데이터를 이용하여 연산을 수행하므로, 곱셈기에 입력 되는 비트 수를 감소시킬 수 있다. 또한, 디스플레이 장치는 감소된 비트 수 만큼 비트 폭을 복원시킴으 로써, 신경망 계산의 데이터의 정밀도 손실을 최소화할 수 있다. 도 7a는 본 개시의 일 실시예에 따른 디스플레이 장치가 복수의 컨볼루션 신경망들을 이용하는 동작을 설명하기 위한 도면이다. 일 실시예에서, 디스플레이 장치는 복수의 경량화된 컨볼루션 신경망들을 획득할 수 있다. 경량화된 컨볼 루션 신경망들은, 원본 컨볼루션 신경망들 각각의 가중치들의 비트 폭을 감소시켜 생성된 것일 수 있다. 컨볼루 션 신경망은 디스플레이 장치의 통신 인터페이스를 통해 외부 장치(예를 들어, 서버 등)로부터 수신되거 나, 디스플레이 장치의 메모리 내에 저장되어 있을 수 있다. 디스플레이 장치는 복수의 경량화된 컨볼루션 신경망들을 이용할 수 있다. 예를 들어, 디스플레이 장치 가 화면에 고해상도 이미지를 복원할 때, 이미지의 영역별로 서로 다른 경량화된 컨볼루션 신경망을 이용 할 수 있다. 구체적으로, 이미지의 제1 영역은 제1 경량화된 컨볼루션 신경망을 이용하여 이미지를 처리하고, 이미지의 제2 영역은 제2 경량화된 컨볼루션 신경망을 이용하여 이미지를 처리할 수 있다. 또는, 이미지 내에서 객체에 대응하는 영역은 제1 경량화된 컨볼루션 신경망을 이용하여 이미지를 처리하고, 이미지 내에서 객체 외 의 영역에 대응하는 영역은 제2 경량화된 컨볼루션 신경망을 이용하여 이미지를 처리할 수 있다. 한편, 디스플 레이 장치는 복수의 경량화된 컨볼루션 신경망을 조합하여 이용할 수도 있다. 예를 들어, 이미지의 제1 영역은 제1 경량화된 컨볼루션 신경망을 이용하여 이미지를 처리하고, 이미지의 제2 영역은 제2 경량화된 컨볼 루션 신경망을 이용하여 처리할 때, 제1 영역과 제2 영역의 경계 영역은 제1 경량화된 컨볼루션 신경망 및 제2 경량화된 컨볼루션 신경망의 조합을 이용하여 처리할 수 있다. 또는, 디스플레이 장치는 기 정의된 기준 에 기초하여, 이미지 내에서 특정 영역인 제 3 영역에 대하여 제1 경량화된 컨볼루션 신경망 및 제2 경량화된 컨볼루션 신경망의 조합을 이용할 수도 있다. 일 실시예에서, 디스플레이 장치는 메모리로부터 제1 경량화된 컨볼루션 신경망을 획득할 수 있다. 제1 경량화된 컨볼루션 신경망은 짧은 비트 가중치들을 포함할 수 있다. 짧은 비트 가중치들은 정보 비트들 및 시프트 비트들로 구성될 수 있다. 디스플레이 장치는 제1 경량화된 컨볼루션 신경망의 짧은 비트 가중치 들에 대하여, 역(inverse) 동적 시프트 연산을 수행하여 비트 폭을 복원할 수 있다. 디스플레이 장치가 역 동적 시프트 연산을 수행한 결과, 제1 경량화된 컨볼루션 신경망의 제1 가중치(비트 폭이 복원된 가중 치)가 획득된다. 같은 방식으로, 디스플레이 장치는 제2 경량화된 컨볼루션 신경망의 제2 가중치를 획득할 수 있다. 일 실시예에서, 디스플레이 장치는 제1 경량화된 컨볼루션 신경망의 제1 가중치와 제2 경량화된 컨 볼루션 신경망의 제2 가중치를 조합하기 위해, 각각의 가중치에 조합 계수를 각각 곱할 수 있다. 예를 들 어, 제1 가중치에 조합 계수 a1이 곱해지고, 제2 가중치에 조합 계수 a2가 곱해질 수 있다. 디스플레 이 장치는 조합 계수를 이용하여 조합된 짧은 비트 가중치를 획득할 수 있다. 일 실시예에서, 조합 계수는 0과 1 사이의 값일 수 있고, 조합 계수들의 합은 1일 수 있다. 조합 계수는 기 정 의된 기준에 기초하여 결정될 수 있다. 전술한 예시를 이어서 설명하면, 디스플레이 장치가 이미지의 제1영역을 제1 경량화된 컨볼루션 신경망만을 이용하여 이미지를 처리하는 경우, 조합 계수 a1은 1이고, 조합 계수 a2는 0으로 정의되어 있을 수 있다. 또한, 디스플레이 장치가 이미지의 제2 영역을 제2 경량화된 컨볼루션 신경 망을 이용하여 이미지를 처리하는 경우, 조합 계수 a1은 0이고, 조합 계수 a2는 1으로 정의되어 있을 수 있다. 또한, 이미지 내 특정 영역(예를 들어, 제1 영역과 제2 영역의 경계 영역) 복수의 경량화된 컨볼루션 신경망의 조합을 이용하는 경우, 조합 계수 a1은 x(x는 상수)이고, 조합 계수 a2는 y(y는 상수)로 정의되어 있을 수 있다. 디스플레이 장치는 조합된 가중치를 이용하여 컨볼루션 연산을 포함하는 신경망 계산을 수행할 수 있다. 이는 도 7b를 참조하여 더 설명한다. 도 7b는 본 개시의 일 실시예에 따른 디스플레이 장치가 복수의 컨볼루션 신경망들을 이용하는 동작을 설명하기 위한 도면이다. 일 실시예에서, 디스플레이 장치는 조합된 짧은 비트 가중치에 비트 폭을 감소시키는(오른쪽 시프트) 동적 시프트 연산을 적용할 수 있다. 디스플레이 장치는 조합된 짧은 비트 가중치를 획득할 수 있다. 디스플레이 장치는, 시프트 연산을 수행하고 남은 피쳐 데이터의 값을 정보 비트 W3에 저장하고, 시프트 거리를 나타내는 시프트 정보는 시프트 비트 NW3에 저장할 수 있다. 즉, 조합된 짧은 비트 가 중치는 W3, NW3로 구성된다. 디스플레이 장치가 동적 시프트 연산을 적용하는 구체적인 동작은 전술하였으므로, 반복되는 설명은 생략한다. 일 실시예에서, 디스플레이 장치는 컨볼루션 연산을 수행할 수 있다. 디스플레이 장치는 비트 폭이 감소된 피쳐 데이터의 정보 비트들(D) 및 조합된 짧은 비트 가중치의 정보 비트들(W3)을 이용하여 요 소별 곱연산을 수행할 수 있다. 이 경우, 디스플레이 장치는, 요소별 곱연산 수행 결과를 합산하기 이전 에, 역(inverse) 동적 시프트 연산을 수행할 수 있다. 디스플레이 장치는 역 동적 시프트 연산(76 0)을 수행하고, 요소별 곱연산 수행 결과들을 합산하여 저장할 수 있다. 일 실시예에서, 조합된 짧은 비트 가중치는 복수의 경량화된 컨볼루션 신경망들의 가중치들을 조합한 것이다. 즉, 디스플레이 장치는, 복수의 경량화된 컨볼루션 신경망들의 조합을 이용하여 컨볼루션 연산을 수 행할 때 데이터의 비트 폭을 감소시켜 연산에 필요한 하드웨어 사이즈를 줄이고 전력 소모를 절감시킬 수 있다. 또한, 디스플레이 장치에서 사용되는 슈퍼레졸루션의 경우, 다량의 데이터가 처리되어 메모리의 사이즈의 비중이 큰데, 디스플레이 장치는 데이터의 비트 폭을 감소시켜 복수의 컨볼루션 신경망들을 효율적으로 이용하도록 할 수 있다. 도 8a는 본 개시의 일 실시예에 따른 디스플레이 장치가 픽셀 데이터를 처리하는 동작을 설명하기 위한 도면이 다. 일 실시예에서, 디스플레이 장치는 신경망 계산을 수행할 때 비트 폭을 감소시키는 동적 시프트 연산을 수행하는 것 외에, 픽셀 데이터를 처리하는 방식을 변경함으로써 데이터 처리에 이용되는 곱셈기 수를 줄일 수 있다. 이에 따라, 디스플레이 장치는 연산에 필요한 하드웨어 사이즈를 줄이고 전력 소모를 절감시킬 수 있다. 일 실시예에서, 디스플레이 장치가 출력하는 비디오는 규격이 정의되어 있을 수 있다. 구체적으로, 비디 오 프레임의 수평 래스터의 사이즈와 수직 래스터의 사이즈가 정의되어 있고, 수평 래스터 및 수직 래스터의 사 이즈로 정의되는 영역 내에 실제 비디오 데이터가 들어오는 데이터 인에이블 영역의 수평 사이즈 및 수직 사이 즈가 정의되어 있다. 디스플레이 장치는 이미지(비디오 프레임)의 수평 래스터의 사이즈 및 수직 래스터의 사이즈를 식별할 수 있다. 예를 들어, 디스플레이 장치가 4K 비디오를 처리하는 경우, 식별된 수평 래스터 및 수직 래스터의 사이즈는 4400*2250일 수 있으며, 이 때 데이터 인에이블 영역의 수평 사이즈(W) 및 수직 사이즈(H)는 3840*2160일 수 있다. 일 실시예에 따른 디스플레이 장치는 비디오의 픽셀 데이터 처리에 소모되는 곱셈기의 숫자를 줄이기 위 해 유효한 픽셀 데이터가 있는 영역인 데이터 인에이블 영역의 사이즈를 조정할 수 있다. 예를 들어, 디스플레 이 장치는 데이터 인에이블 영역에 조정 계수 a를 적용하여 데이터 인에이블 영역의 수평 사이즈를 W에서 a*W로 변경할 수 있다. 이 경우, 디스플레이 장치는 디스플레이 장치에 포함되는 곱셈기 사양에 기 초하여 인에이블 영역의 사이즈를 결정할 수 있다. 이 경우, 조정된 데이터 인에이블 영역의 사이즈는 수평 래스터 사이즈 및 수직 래스터 사이즈보다 작게 설정된다. 예를 들어, 조정된 데이터 인에이블 영역의 수평 사이 즈 a*W는 수평 래스터의 사이즈를 넘지 않는다. 결과적으로, 디스플레이 장치는 수평 래스터 및 수직 래 스터의 픽셀들을 처리하는 원래의 클록을 이내에, 기존의 방식보다 많은 유효 픽셀 데이터를 처리할 수 있다. 일 실시예에서, 디스플레이 장치는 화면에 비디오를 출력할 때에는 원래의 비디오 포맷대로 비디오가 출 력되도록 데이터를 처리할 수 있다. 예를 들어, 데이터 인에이블 영역인 W*H에 대응하는 비디오 규격이 3840*2160일 때, 데이터 인에이블 영역을 조정하여 a*W*H 만큼 유효 픽셀 데이터를 처리하였더라도, 처리된 픽 셀 데이터를 조정하여 최종 비디오 출력은 원래의 W*H 사이즈인 3840*2160으로 출력되도록 할 수 있다. 도 8b는 본 개시의 일 실시예에 따른 디스플레이 장치가 픽셀 데이터를 처리하는 동작을 설명하기 위한 도면이 다. 일 실시예에서, 디스플레이 장치는 데이터 인에이블 영역의 사이즈를 조정함으로써, 디스플레이 장치 에서 이용되는 곱셈기의 수를 줄일 수 있다. 예를 들어, 디스플레이 장치가 원래의 데이터 인에이 블 영역의 수평 사이즈인 W를 기준으로 픽셀 데이터를 처리하는 경우, 디스플레이 장치는 16 클록의 시간 동안 18개의 곱셈기를 이용하여 288개의 픽셀 데이터를 처리할 수 있다. 여기서, 디스플레이 장치가 전술한 것과 같이 데이터 인에이블 영역의 사이즈를 a*W로 조정하는 경우, 디 스플레이 장치는 디스플레이 장치에 포함되는 곱셈기 사양에 기초하여 데이터 인에이블 영역의 사 이즈를 조정하기 위한 조정 계수 a값을 결정할 수 있다. 예를 들어, 디스플레이 장치가 조정 계수 a를 9/8로 설정하는 경우, 디스플레이 장치는 18 클록의 시간 동안 16개의 곱셈기를 이용하여 288 개의 픽셀 데이터를 처리할 수 있다. 이 경우, 데이터 처리에 사용되는 클록이 증가하나, 조정 계수를 이용하여 증가시킨 데이터 인에이블 영역의 수평 사이즈 a*W가 수평 래스터의 사이즈 이내로 설정되므로 한 프레임의 클 록 내에 픽셀 데이터 처리가 가능하다. 결과적으로, 디스플레이 장치에서 픽셀 데이터 처리에 필요한 곱 셈기 수가 감소하므로, 디스플레이 장치에 포함되는 하드웨어 사이즈가 작아지고 전력 소모가 절감될 수 있다. 도 9a는 본 개시의 일 실시예에 따른 디스플레이 장치가 가중치의 비트 폭을 감소시키는 예시를 설명하기 위한 도면이다. 일 실시예에서, 디스플레이 장치에서 영상 처리를 위해 훈련시킨 컨볼루션 신경망의 원본 가중치는 부호 있는 16비트 데이터일 수 있다. 이 경우, 디스플레이 장치는 원본 가중치의 비트 폭을 동적으 로 감소시켜 짧은 비트 가중치를 획득할 수 있다. 짧은 비트 가중치는 정보 비트들 9비트, 시프트 비 트들 3비트, 총 12비트로 구성될 수 있다. 즉, 디스플레이 장치는 원본 가중치의 비트 폭을 16비트 에서 12비트로 감소시킬 수 있다. 디스플레이 장치는 원본 가중치의 값에 기초하여 동적으로 시프트 거리를 결정할 수 있다. 원본 가 중치의 비트 폭이 부호 있는 16 비트, 짧은 비트 가중치의 정보 비트들이 9비트, 시프트 비트들이 3 비트, 시프트 거리의 단위 스텝이 1로 결정된 것을 가정하여 시프트 거리가 결정되는 예시를 아래 설명한다. 1) 의 조건을 충족하거나, 의 조건을 충족할 때, 시프트 거리는 0으로 결 정(즉, 시프트하지 않음)되고, 시프트 비트에는 값 0이 시프트 정보로 저장된다. 2) 의 조건을 충족하거나, 의 조건을 충족할 때, 시프트 거리는 1로 결정되고, 시프트 비트에는 값 1이 시프트 정보로 저장된다. 3) 의 조건을 충족하거나, 의 조건을 충족할 때, 시프트 거리는 2 로 결정되고, 시프트 비트에는 값 2가 시프트 정보로 저장된다. 4) 이와 같은 방식으로, 의 조건을 충족하거나, 의 조건을 충족 할 때, 시프트 거리는 7로 결정되고, 시프트 비트에는 값 7이 시프트 정보로 저장된다. 위 예시는 도 5b에서 설명한 예시에서, N16, NI=9, NS=3, S=1이 적용된 것이다. 도 9b는 본 개시의 일 실시예에 따른 디스플레이 장치가 피쳐 데이터의 비트 폭을 감소시키는 예시를 설명하기 위한 도면이다. 일 실시예에서, 디스플레이 장치의 신경망 계산 과정에서 획득되는 피쳐 데이터는 부호 있는 10비트 데이터일 수 있다. 이 경우, 디스플레이 장치는 피쳐 데이터의 비트 폭을 동적으로 감소시켜 짧은 비트 피쳐 데이터를 획득할 수 있다. 짧은 비트 피쳐 데이터는 정보 비트들 8비트, 시프트 비트들 1 비트, 총 9비트로 구성될 수 있다. 즉, 디스플레이 장치는 피쳐 데이터의 비트 폭을 10비트에서 9비 트로 감소시킬 수 있다. 디스플레이 장치는 피쳐 데이터의 값에 기초하여 동적으로 시프트 거리를 결정할 수 있다. 피쳐 데 이터의 비트 폭이 부호 있는 10 비트, 짧은 비트 피쳐 데이터의 정보 비트들이 8비트, 시프트 비트들 1비트, 시프트 거리의 단위 스텝이 1로 결정된 것을 가정하여 시프트 거리가 결정되는 예시를 아래 설명한다. 1) 의 조건을 충족하거나, 의 조건을 충족할 때, 시프트 거리는 0으로 결정 (즉, 시프트하지 않음)되고, 시프트 비트에는 값 0이 시프트 정보로 저장된다. 2) 의 조건을 충족하거나, 의 조건을 충족할 때, 시프트 거리는 2로 결정되고, 시프트 비트에는 값 2가 시프트 정보로 저장된다. 위 예시는 도 5b에서 설명한 예시에서, N=10, NI=8, NS=1, S=2가 적용된 것이다. 도 9c는 본 개시의 일 실시예에 따른 디스플레이 장치가 가중치 조합의 비트 폭을 감소시키는 예시를 설명하기 위한 도면이다. 일 실시예에서, 도 7a 및 도 7b에서 설명한 것과 같이 디스플레이 장치가 복수의 컨볼루션 신경망들의 가 중치들을 조합한 조합 가중치는 부호 있는 14비트 데이터일 수 있다. 이 경우, 디스플레이 장치는 조합 가중치의 비트 폭을 동적으로 감소시켜 짧은 비트 조합 가중치를 획득할 수 있다. 짧은 비트 조 합 가중치는 정보 비트들 7비트, 시프트 비트들 3비트, 총 10비트로 구성될 수 있다. 즉, 디스플레이 장치 는 조합 가중치의 비트 폭을 14비트에서 10비트로 감소시킬 수 있다. 디스플레이 장치는 조합 가중치의 값에 기초하여 동적으로 시프트 거리를 결정할 수 있다. 조합 가 중치의 비트 폭이 부호 있는 14 비트, 짧은 비트 조합 가중치의 정보 비트들이 7비트, 시프트 비트들 이 3비트, 시프트 거리의 단위 스텝이 1로 결정된 것을 가정하여 시프트 거리가 결정되는 예시를 아래 설명한다. 1) 의 조건을 충족하거나, 의 조건을 충족할 때, 시프트 거리는 0으로 결 정(즉, 시프트하지 않음)되고, 시프트 비트에는 값 0이 시프트 정보로 저장된다. 2) 의 조건을 충족하거나, 의 조건을 충족할 때, 시프트 거리는 1로 결정되고, 시프트 비트에는 값 1이 시프트 정보로 저장된다. 3) 의 조건을 충족하거나, 의 조건을 충족할 때, 시프트 거리는 2로 결정되고, 시프트 비트에는 값 2가 시프트 정보로 저장된다. 4) 이와 같은 방식으로, 의 조건을 충족하거나, 의 조건을 충족 할 때, 시프트 거리는 7로 결정되고, 시프트 비트에는 값 7이 시프트 정보로 저장된다. 위 예시는 도 5b에서 설명한 예시에서, N=14, NI=7, NS=3, S=1이 적용된 것이다. 도 10은 본 개시의 일 실시예에 따른 디스플레이 장치의 구성을 도시한 블록도이다. 일 실시예에서, 디스플레이 장치는 통신 인터페이스, 디스플레이, 메모리 및 프로세서 를 포함할 수 있다. 통신 인터페이스는 통신 회로를 포함할 수 있다. 통신 인터페이스는 예를 들어, 유선 랜, 무선 랜 (Wireless LAN), 와이파이(Wi-Fi), 블루투스(Bluetooth), 지그비(ZigBee), WFD(Wi-Fi Direct), 적외선 통신(IrDA, infrared Data Association), BLE (Bluetooth Low Energy), NFC(Near Field Communication), 와이브로 (Wireless Broadband Internet, Wibro), 와이맥스(World Interoperability for Microwave Access, WiMAX), SWAP(Shared Wireless Access Protocol), 와이기그(Wireless Gigabit Alliances, WiGig) 및 RF 통신을 포함하 는 데이터 통신 방식 중 적어도 하나를 이용하여, 디스플레이 장치와 다른 디바이스들 간의 데이터 통신 을 수행할 수 있는, 통신 회로를 포함할 수 있다. 통신 인터페이스는 디스플레이 장치의 동작을 수행하기 위한 데이터를 외부 전자 장치와 송수신할 수 있다. 예를 들어, 디스플레이 장치는 통신 인터페이스를 통해 디스플레이 장치가 컨볼루 션 신경망, 이미지 소스, 비디오 소스 등의 다양한 데이터를 외부의 전자 장치(예를 들어, 서버 등)와 송수신 할 수 있다. 디스플레이는 프로세서의 제어에 의해 디스플레이 장치의 화면에 영상 신호를 출력할 수 있 다. 예를 들어, 디스플레이 장치는 컨볼루션 신경망을 이용하여 생성된 고해상도 동영상을 디스플레이 를 통해 출력할 수 있다. 메모리는 프로세서가 판독할 수 있는 명령어들, 데이터 구조, 및 프로그램 코드(program code)가 저장될 수 있다. 메모리는 하나 이상일 수 있다. 개시된 실시예들에서, 프로세서가 수행하는 동작 들은 메모리에 저장된 프로그램의 명령어들 또는 코드들을 실행함으로써 구현될 수 있다. 메모리는 ROM(Read-only memory)(예를 들어, PROM(Programmable read-only memory), EPROM(Erasable programmable read-only memory), EEPROM(Electrically erasable programmable read-only memory)), 플래시 메모리(Flash memory)(예를 들어, 메모리 카드, SSD(Solid-state drive)) 및 아날로그 기록 타입(예를 들어, HDD(Hard disk drive), 자기테이프, 광학 디스크)와 같은 비휘발성 메모리 및, RAM(random-access memory)(예 를 들어, DRAM(Dynamic random-access memory), SRAM(Static random-access memory))과 같은 휘발성 메모리를 포함할 수 있다. 프로세서는 디스플레이 장치의 전반적인 동작들을 제어할 수 있다. 예를 들어, 프로세서는 메모리에 저장된 프로그램의 하나 이상의 명령어들(instructions)을 실행함으로써, 고해상도 동영상을 생 성하도록 하기 위한 전반적인 동작들을 제어할 수 있다. 프로세서는 하나 이상일 수 있다. 프로세서는 전술한 실시예의 동작들이 수행되도록 할 수 있다. 예를 들어, 프로세서는 데이터의 비 트 폭을 감소시키기 위한 시프트 거리를 결정하고, 비트 폭의 감소 및 복원을 포함하는 신경망 계산이 수행되도 록 할 수 있다. 프로세서의 구체적인 동작들은, 이전의 도면들에서 설명한 디스플레이 장치의 동작 들에 대한 설명과 유사하므로, 간결함을 위해 반복되는 설명은 생략한다. 하나 이상의 프로세서는 CPU (Central Processing Unit), GPU (Graphics Processing Unit), APU (Accelerated Processing Unit), MIC (Many Integrated Core), DSP (Digital Signal Processor), 및 NPU (Neural Processing Unit) 중 적어도 하나를 포함할 수 있다. 하나 이상의 프로세서는, 하나 이상의 전자 부품을 포함하는 집적된 시스템 온 칩(SoC) 형태로 구현될 수 있다. 하나 이상의 프로세서 각각은 별개의 하드웨어(H/W)로 구현될 수도 있다. 본 개시의 일 실시예에 따른 방법이 복수의 동작을 포함하는 경우, 복수의 동작은 하나의 프로세서에 의 해 수행될 수도 있고, 복수의 프로세서에 의해 수행될 수도 있다. 예를 들어, 일 실시예에 따른 방법에 의해 제1 동작, 제2 동작, 제3 동작이 수행될 때, 제1 동작, 제2 동작, 및 제3 동작 모두 제1 프로세서에 의해 수행될 수도 있고, 제1 동작 및 제2 동작은 제1 프로세서(예를 들어, 범용 프로세서)에 의해 수행되고 제3 동작 은 제2 프로세서(예를 들어, 인공지능 전용 프로세서)에 의해 수행될 수도 있다. 여기서, 제2 프로세서의 예시 는 인공지능 전용 프로세서일 수 있으며, 인공지능 전용 프로세서는, 인공지능 모델의 훈련/추론을 위한 연산들 이 수행될 수도 있다. 그러나, 본 개시의 실시예들이 이에 한정되는 것은 아니다. 본 개시에 따른 하나 이상의 프로세서는 싱글 코어 프로세서(single-core processor)로 구현될 수도 있고, 멀티 코어 프로세서(multi-core processor)로 구현될 수도 있다. 본 개시의 일 실시예에 따른 방법이 복수의 동작을 포함하는 경우, 복수의 동작은 하나의 코어에 의해 수행될 수도 있고, 하나 이상의 프로세서에 포함된 복수의 코어에 의해 수행될 수도 있다. 도 11은 본 개시의 일 실시예에 따른 디스플레이 장치의 구성을 도시한 블록도이다. 일 실시예에서, 디스플레이 장치는 통신 인터페이스, 디스플레이, 메모리, 프로세서 , 가속기, 비디오 처리 모듈, 오디오 처리 모듈, 전원 모듈 및 입력/출력 인터 페이스를 포함할 수 있다. 도 11의 통신 인터페이스, 디스플레이, 메모리 및 프로세서는, 도 10의 통신 인터페이 스, 디스플레이, 메모리 및 프로세서에 각각 대응되므로, 반복되는 설명은 생략한다. 일 실시예에서, 디스플레이 장치는 신경망 계산을 수행하기 위한 가속기를 포함할 수 있다. 가속기 는 신경망 계산의 대량의 병렬 처리를 수행하는데 특화된 구조를 갖는 하드웨어를 포함할 수 있다. 가속기 는 예를 들어, GPU (Graphics Processing Unit), Tensor Processing Unit (TPU), ASIC(Application- Specific Integrated Circuit), FPGA(Field-Programmable Gate Array) 등으로 구현될 수 있으나, 이에 한정되 는 것은 아니다. 비디오 처리 모듈은 디스플레이 장치가 재생하는 비디오 데이터에 대한 처리를 수행한다. 비디오 처리 모듈에서는 비디오 데이터에 대한 디코딩, 스케일링, 노이즈 필터링, 프레임 레이트 변환, 해상도 변환 등과 같은 다양한 이미지 처리를 수행할 수 있다. 디스플레이는, 프로세서에서 처리된 영상 신호, 데이터 신호, OSD 신호, 제어 신호 등을 변환하여 구동 신호를 생성하고, 구동 신호에 따라 영상을 표시 할 수 있다. 오디오 처리 모듈은 오디오 데이터에 대한 처리를 수행한다. 오디오 처리 모듈에서는 오디오 데이 터에 대한 디코딩이나 증폭, 노이즈 필터링 등과 같은 다양한 처리가 수행될 수 있다. 한편, 오디오 처리 모듈 에는 복수의 콘텐트에 대응되는 오디오를 처리하기 위해 복수의 오디오 처리 유닛이 포함될 수 있다. 전원 모듈은 프로세서의 제어에 의해 디스플레이 장치 내부의 구성 요소들로 외부의 전원 소 스에서부터 입력되는 전원을 공급한다. 또한, 전원 모듈은 프로세서의 제어에 의해 디스플레이 장 치 내부에 위치하는 하나 또는 둘 이상의 배터리(미도시)에서부터 출력되는 전원을 디스플레이 장치 내부의 구성 요소들에게 공급할 수 있다. 입력/출력 인터페이스는 디스플레이 장치의 외부에서부터 비디오(예를 들어, 동영상 등), 오디오 (예를 들어, 음성, 음악 등) 및 부가 정보(예를 들어, EPG 등) 등을 수신한다. 입력/출력 인터페이스는 HDMI (High-Definition Multimedia Interface), MHL(Mobile High-Definition Link), USB(Universal Serial Bus), DP(Display Port), 썬더볼트(Thunderbolt), VGA(Video Graphics Array) 포트, RGB 포트, D-SUB(D- subminiature), DVI(Digital Visual Interface), 컴포넌트 잭(component jack), PC 포트(PC port) 중 어느 하 나를 포함할 수 있다. 디스플레이 장치는 입력/출력 인터페이스를 통해 하나 이상의 스피커들과 연 결될 수 있다. 본 개시는, 이미지 및/또는 동영상을 처리하는 디스플레이 장치에 있어서, 디스플레이 장치가 신경망 계산을 수 행하고 이미지 및/또는 동영상을 처리할 때 하드웨어의 요구 사양(예를 들어, 메모리 용량 등)을 절감시킬 수 있는 방법을 제공한다. 본 개시에서 이루고자 하는 기술적 과제는, 이상에서 언급한 것으로 제한되지 않으며,"}
{"patent_id": "10-2023-0105148", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "언급되지 않은 또 다른 기술적 과제들은 본 명세서의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. 본 개시의 일 측면에 따르면, 디스플레이 장치가 컨볼루션 연산을 수행하는 방법이 제공될 수 있다. 상기 방법은, 가중치들의 비트 폭을 감소시킨 경량화된 컨볼루션 신경망을 획득하는 단계를 포함할 수 있다. 상기 방법은, 입력 데이터를 상기 컨볼루션 신경망에 입력하여 출력 데이터를 획득하기 위한 신경망 계산들을 수행하는 단계를 포함할 수 있다. 상기 신경망 계산들은, 입력 피쳐 데이터의 값에 기초하여 시프트 거리를 결정하는 단계, 상기 시프트 거리에 기초하여 상기 입력 피쳐 데이터의 비트 폭을 감소시키는 시프트 연산을 수행하는 단계, 비트 폭이 감소된 상기 입력 피쳐 데이터 및 비트 폭이 감소된 상기 가중치들의 컨볼루션 연산을 수행하는 단계 및 상기 비트 폭이 복 원된 출력 피쳐 데이터를 획득하는 단계를 포함할 수 있다. 상기 컨볼루션 연산은 비트 폭을 복원하는 시프트 연산을 포함하는 것일 수 있다. 상기 방법은, 원본 컨볼루션 신경망을 획득하는 단계 및 원본 컨볼루션 신경망의 가중치들의 비트 폭을 감소시 켜 상기 경량화된 컨볼루션 신경망을 생성하여 메모리에 저장하는 단계를 포함할 수 있다. 상기 경량화된 컨볼루션 신경망을 획득하는 단계는, 상기 메모리에 저장된 상기 경량화된 컨볼루션 신경망을 획 득하는 단계를 포함할 수 있다. 상기 비트 폭이 감소된 상기 가중치들 및 상기 비트 폭이 감소된 상기 입력 피쳐 데이터는, 원본 데이터로부터 비트 폭을 감소시킨 비트들을 나타내는 정보 비트들 및 시프트 거리 정보를 포함하는 비트들을 나타내는 시프트 비트들로 구성되는 것일 수 있다. 상기 시프트 거리를 결정하는 단계는, 입력 피쳐 데이터의 비트 폭인 제1 비트 폭을 식별하는 단계를 포함할 수 있다. 상기 시프트 거리를 결정하는 단계는, 상기 시프트 비트들의 비트 폭인 제2 비트 폭을 결정하는 단계를 포함할 수 있다. 상기 시프트 거리를 결정하는 단계는, 상기 정보 비트들의 비트 폭인 제3 비트 폭을 결정하는 단계를 포함할 수 있다. 상기 시프트 거리를 결정하는 단계는, 상기 제1 비트 폭, 상기 제2 비트 폭, 상기 제3 비트 폭 및 상기 입력 피 쳐 데이터의 값에 기초하여 시프트 거리를 결정하는 단계를 포함할 수 있다. 상기 컨볼루션 연산을 수행하는 단계는, 상기 비트 폭이 감소된 입력 피쳐 데이터의 정보 비트들 및 상기 비트 폭이 감소된 가중치들의 정보 비트들을 이용하여 요소별 곱연산을 수행하는 단계를 포함할 수 있다. 상기 컨볼루션 연산을 수행하는 단계는, 상기 비트 폭이 감소된 입력 피쳐 데이터의 시프트 비트들 및 상기 비 트 폭이 감소된 가중치들의 시프트 비트들을 이용하여 비트 폭을 복원하는 시프트 연산을 수행하는 단계를 포함 할 수 있다. 상기 경량화된 컨볼루션 신경망은 복수의 신경망 레이어들을 포함할 수 있다. 상기 복수의 신경망 레이어들 각각에 대하여, 비트 폭의 감소 및 복원을 포함하는 상기 신경망 계산들 각각이 대응되는 것일 수 있다. 상기 방법은, 복수의 경량화된 컨볼루션 신경망들을 사용할 수 있다. 상기 신경망 계산들을 수행하는 단계는, 상기 복수의 경량화된 컨볼루션 신경망들을 이용하여, 비트 폭의 감소 및 복원을 포함하는 상기 신경망 계산들을 수행하는 것일 수 있다. 상기 방법은, 기 정의된 기준에 기초하여 상기 복수의 경량화된 컨볼루션 신경망들의 비트 폭이 감소된 가중치 들을 조합하는 단계를 포함할 수 있다. 상기 신경망 계산들을 수행하는 단계는, 상기 복수의 경량화된 컨볼루션 신경망들의 비트 폭이 감소된 가중치들 의 조합을 이용하여 컨볼루션 연산을 수행하는 단계를 포함할 수 있다. 상기 방법은, 비디오 프레임의 수평 래스터의 사이즈 및 수직 래스터의 사이즈를 식별하는 단계를 포함할 수 있 다. 상기 방법은, 상기 수평 래스터의 사이즈 및 상기 수직 래스터의 사이즈에 기초하여, 유효한 픽셀 데이터가 있 는 영역인 데이터 인에이블 영역의 사이즈를 조정하는 단계를 포함할 수 있다. 본 개시의 일 측면에 따르면, 컨볼루션 연산을 수행하는 디스플레이 장치가 제공될 수 있다. 상기 디스플레이 장치는, 통신 인터페이스, 하나 이상의 인스트럭션을 저장하는 메모리, 및 상기 메모리에 저장된 상기 하나 이 상의 인스트럭션을 실행하는 적어도 하나의 프로세서를 포함할 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 가중치들의 비트 폭을 감소시킨 경량화된 컨볼루션 신경망을 획득할 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 입력 데이터를 상기 컨볼루션 신경망에 입력하여 출력 데이터를 획득하기 위한 신경망 계산들을 수행할 수 있다. 상기 신경망 계산들은, 입력 피쳐 데이터의 값에 기초하여 시프트 거리를 결정하고, 상기 시프트 거리에 기초하 여 상기 입력 피쳐 데이터의 비트 폭을 감소시키는 시프트 연산을 수행하고, 비트 폭이 감소된 상기 입력 피쳐 데이터 및 비트 폭이 감소된 상기 가중치들의 컨볼루션 연산을 수행하고, 상기 비트 폭이 복원된 출력 피쳐 데 이터를 획득하는 것일 수 있다.상기 컨볼루션 연산은 비트 폭을 복원하는 시프트 연산을 포함하는 것일 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 원본 컨볼루션 신경망을 획득하 고, 상기 원본 컨볼루션 신경망의 가중치들의 비트 폭을 감소시켜 상기 경량화된 컨볼루션 신경망을 생성하여 메모리에 저장할 수 있다. 상기 경량화된 컨볼루션 신경망은, 상기 메모리에 저장된 상기 경량화된 컨볼루션 신경망이 획득되는 것일 수 있다. 상기 비트 폭이 감소된 상기 가중치들 및 상기 비트 폭이 감소된 상기 입력 피쳐 데이터는, 원본 데이터로부터 비트 폭을 감소시킨 비트들을 나타내는 정보 비트들 및 시프트 거리 정보를 포함하는 비트들을 나타내는 시프트 비트들로 구성되는 것일 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 입력 피쳐 데이터의 비트 폭인 제1 비트 폭을 식별할 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 상기 시프트 비트들의 비트 폭 인 제2 비트 폭을 결정할 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 상기 정보 비트들의 비트 폭인 제3 비트 폭을 결정할 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 상기 제1 비트 폭, 상기 제2 비 트 폭, 상기 제3 비트 폭 및 상기 입력 피쳐 데이터의 값에 기초하여 시프트 거리를 결정할 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 상기 비트 폭이 감소된 입력 피 쳐 데이터의 정보 비트들 및 상기 비트 폭이 감소된 가중치들의 정보 비트들을 이용하여 요소별 곱연산을 수행 할 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 상기 비트 폭이 감소된 입력 피 쳐 데이터의 시프트 비트들 및 상기 비트 폭이 감소된 가중치들의 시프트 비트들을 이용하여 비트 폭을 복원하 는 시프트 연산을 수행할 수 있다. 상기 경량화된 컨볼루션 신경망은 복수의 신경망 레이어들을 포함할 수 있다. 상기 복수의 신경망 레이어들 각각에 대하여, 비트 폭의 감소 및 복원을 포함하는 상기 신경망 계산들 각각이 대응되는 것일 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 복수의 경량화된 컨볼루션 신경 망들을 이용하여, 비트 폭의 감소 및 복원을 포함하는 상기 신경망 계산들을 수행할 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 기 정의된 기준에 기초하여 상 기 복수의 경량화된 컨볼루션 신경망들의 비트 폭이 감소된 가중치들을 조합할 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 상기 복수의 경량화된 컨볼루션 신경망들의 비트 폭이 감소된 가중치들의 조합을 이용하여 컨볼루션 연산을 수행할 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 비디오 프레임의 수평 래스터의 사이즈 및 수직 래스터의 사이즈를 식별할 수 있다. 상기 적어도 하나의 프로세서는, 상기 하나 이상의 인스트럭션을 실행함으로써, 상기 수평 래스터의 사이즈 및 상기 수직 래스터의 사이즈에 기초하여, 유효한 픽셀 데이터가 있는 영역인 데이터 인에이블 영역의 사이즈를 조정할 수 있다. 한편, 본 개시의 실시예는 컴퓨터에 의해 실행되는 프로그램 모듈과 같은 컴퓨터에 의해 실행 가능한 명령어를 포함하는 기록 매체의 형태로도 구현될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터에 의해 액세스 될 수 있는 임 의의 가용 매체일 수 있고, 휘발성 및 비휘발성 매체, 분리형 및 비분리형 매체를 모두 포함한다. 또한, 컴퓨터 판독 가능 매체는 컴퓨터 저장 매체 및 통신 매체를 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독 가능 명 령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현 된 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 모두 포함한다. 통신 매체는 전형적으로 컴퓨터 판독 가능명령어, 데이터 구조, 또는 프로그램 모듈과 같은 변조된 데이터 신호의 기타 데이터를 포함할 수 있다. 또한, 컴퓨터에 의해 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적 저장매체'는 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다 는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경 우를 구분하지 않는다. 예로, '비일시적 저장매체'는 데이터가 임시적으로 저장되는 버퍼를 포함할 수 있다. 일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품(예: 다운 로더블 앱(downloadable app))의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다."}
{"patent_id": "10-2023-0105148", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "전술한 본 개시의 설명은 예시를 위한 것이며, 본 개시가 속하는 기술분야의 통상의 지식을 가진 자는 본 개시 의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해 할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가 지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다. 본 개시의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 개시의 범위에 포함되는 것으 로 해석되어야 한다."}
{"patent_id": "10-2023-0105148", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 일 실시예에 따른 디스플레이의 동작을 개략적으로 설명하기 위한 도면이다. 도 2는 본 개시의 일 실시예에 따른 디스플레이 장치가 고해상도 영상 처리를 하는 동작을 설명하기 위한 도면 이다. 도 3은 본 개시의 일 실시예에 따른 디스플레이 장치가 컨볼루션 신경망 계산을 수행하는 동작을 설명하기 위한 도면이다. 도 4는 본 개시의 일 실시예에 따른 디스플레이 장치에서 컨볼루션 신경망 계산을 수행하기 위한 하드웨어 구성 을 설명하기 위한 도면이다. 도 5a는 본 개시의 일 실시예에 따른 디스플레이 장치가 비트 폭을 감소시키는 동작을 설명하기 위한 도면이다. 도 5b는 본 개시의 일 실시예에 따른 디스플레이 장치가 비트 폭을 감소시키는 동작을 설명하기 위한 도면이다. 도 6a는 본 개시의 일 실시예에 따른 디스플레이 장치가 동적 시프트 연산을 수행하는 동작을 설명하기 위한 도 면이다. 도 6b는 본 개시의 일 실시예에 따른 디스플레이 장치가 컨볼루션 연산을 수행하는 동작을 설명하기 위한 도면 이다. 도 7a는 본 개시의 일 실시예에 따른 디스플레이 장치가 복수의 컨볼루션 신경망들을 이용하는 동작을 설명하기 위한 도면이다. 도 7b는 본 개시의 일 실시예에 따른 디스플레이 장치가 복수의 컨볼루션 신경망들을 이용하는 동작을 설명하기 위한 도면이다. 도 8a는 본 개시의 일 실시예에 따른 디스플레이 장치가 픽셀 데이터를 처리하는 동작을 설명하기 위한 도면이 다. 도 8b는 본 개시의 일 실시예에 따른 디스플레이 장치가 픽셀 데이터를 처리하는 동작을 설명하기 위한 도면이 다. 도 9a는 본 개시의 일 실시예에 따른 디스플레이 장치가 가중치의 비트 폭을 감소시키는 예시를 설명하기 위한 도면이다. 도 9b는 본 개시의 일 실시예에 따른 디스플레이 장치가 피쳐 데이터의 비트 폭을 감소시키는 예시를 설명하기 위한 도면이다. 도 9c는 본 개시의 일 실시예에 따른 디스플레이 장치가 가중치 조합의 비트 폭을 감소시키는 예시를 설명하기 위한 도면이다. 도 10은 본 개시의 일 실시예에 따른 디스플레이 장치의 구성을 도시한 블록도이다. 도 11은 본 개시의 일 실시예에 따른 디스플레이 장치의 구성을 도시한 블록도이다."}
