# Tutorial de Simula√ß√£o Utilizando o ModelSim

Neste tutorial voc√™ ir√° projetar um circuito combinacional de tr√™s entradas e uma sa√≠da. O circuito trata de um Meio Somador de um bit, cujas entradas s√£o _A_, _B_ e o _Carry_, e a sa√≠da _Sum_.

O procedimento adotado neste tutorial consistem em fazer o seguinte:

- Criar um novo projeto no ModelSim;
- Adicionar um arquivo Verilog que descreve o circuito Meio Somador;
- Adicionar um arquivo SystemVerilog que fornece os est√≠mulos de entrada (_test bench_);
- Simular o circuito Meio Somador;
- Observar as sa√≠das e verificar se elas est√£o corretas;

## Criando um projeto

Crie uma pasta no seu computador onde voc√™ ir√° criar o novo projeto. Certifique-se de que n√£o haja espa√ßos no caminho para os arquivos!

Utilize a estrutura de diret√≥rios a seguir para completar esse tutorial.

- `sim`: diret√≥rio onde ser√£o armazenados os arquivos de simula√ß√£o e projetos do ModelSim.
- `src`: diret√≥rio onde ser√£o armazenados os arquivos Verilog.

Abra o ModelSim clicando duas vezes no √≠cone da sua √°rea de trabalho, localizando no menu de programas ou digitando o comando `vsim &` no terminal do Linux, e crie um novo projeto Clicando no menu `File -> New -> Project`.

Voc√™ ver√° uma janela semelhante √† que √© apresentada abaixo. Escolha onde o seu novo projeto ser√° armazenado. Para o nosso tutorial escolheremos: `caminho/para/a/pasta/gcet231/tut3-simulacao-hdl/sim/modelsim`. Chamaremos esse projeto de _tutorial-adder_. Projetos criados pelo ModelSim possuem a extens√£o `.prj`. Deixe as outras configura√ß√µes com as op√ß√µes padr√£o.

![Criando novo projeto.](./images/01-create_project.png)

## Criando um Arquivo Verilog dentro do Projeto

No momento em que voc√™ cria um novo projeto no ModelSim, uma janela semelhante √† que √© apresentada abaixo √© aberta. Clique em `Create New File`. Isso far√° com que a ferramenta crie um novo arquivo em branco.

> üíÅ Voc√™ pode criar ou adicionar novos arquivos ao projeto depois atrav√©s do menu principal do ModelSim.

![Criando novo arquivo.](./images/02-create_new_file.png)

Na janela que segue chame seu arquivo de `halfadder` e salve-o dentro do diret√≥rio `src`. Na op√ß√£o **Add file as type** escolha `Verilog`.

![Criando novo arquivo](./images/03-name_file.png)

> Antes de seguir adiante, copie o arquivo [`halfadder_test.sv`](../proj/sim/halfadder_test.sv) dentro do diret√≥rio `sim/tb` no seu computador.

De volta para a janela de cria√ß√£o do projeto, clique em `Add Existing File`. Navegue at√© o diret√≥rio `sim` e adicione o arquivo [`halfadder_test.sv`](../proj/sim/halfadder_test.sv) ao seu projeto. Mantenha as demais configura√ß√£o com seus valores padr√£o. Clique em `OK` quando finalizar.

![Adicionando um arquivo existente.](./images/04-add_file.png)

Agora, vamos escrever nosso primeiro arquivo Verilog. Clique duas vezes para abrir o arquivo `halfadder.v` e preencha a descri√ß√£o com o c√≥digo apresentado a seguir:

```verilog
module halfadder (
   input  A,
   input  B,
   input  Cin,
   output Sum
);

   assign Sum = Cin ^ A ^ B;
endmodule
```

Note que `^` √© o s√≠mbolo para a opera√ß√£o ou-exclusivo (XOR). Este fragmento de c√≥digo corresponde √† equa√ß√£o Booleana extra√≠da da Tabela Verdade do meio somador. N√£o esque√ßa de salvar o arquivo antes de continuar.

![Janela do Modelsim com os novos arquivos](./images/05-code_halfadder.png)

Agora observe aquelas duas interroga√ß√µes azuis na janela `Project` da figura acima. A presen√ßa desse s√≠mbolo significa que o ModelSim n√£o compilou os arquivos ainda.

> üíÅ A interroga√ß√£o pode aparecer tamb√©m para indicar que os arquivos foram modificados desde a √∫ltima compila√ß√£o.

Voc√™ pode compilar os c√≥digos clicando com o bot√£o direito em `halfadder.v`, em seguida selecionando `Compile -> Compile All`. Voc√™ deve visualizar algumas mensagem na janela `Console` em verde indicando que a compila√ß√£o foi bem sucedida.

![Compila√ß√£o do C√≥digo no ModelSim](./images/06-compile_result.png)

> üíÅ A ferramenta indica erros de sintaxe no c√≥digo em vermelho. Para corrigir, verifique **TODAS** as mensagens, partindo da primeira.

Para iniciar sua simula√ß√£o, clique em `Simulate` na barra de menus principal, ent√£o clique em `Start Simulation`. Isso far√° com que seja aberta a janela de simula√ß√£o. Procure pelo item `work -> halfadder_test` e clique em `OK`.

![Janela de sele√ß√£o da simula√ß√£o](./images/07-start_simulation.png)

Ap√≥s iniciada, a simula√ß√£o est√° pronta e aguardando os pr√≥ximos comandos. Agora vamos nos concentrar na visualiza√ß√£o de forma de onda do ModelSim. A janela de forma de ondas (_Waveform_) apresenta formas de onda (0's e 1's bin√°rios, d√≠gitos em hexadecimal ou decimal, tipos enumerados, etc.) para todos os sinais do seu circuito. Ele representa como seu circuito reage aos diferentes est√≠mulos de entrada apresentados no _test bench_.

Nesse tutorial, vamos monitorar todos os sinais do _test bench_. Para isso, clique com o bot√£o direito em `halfadder_test` e em seguida `Add Wave`. Isso criar√° uma inst√¢ncia de forma de onda para sua simula√ß√£o. Em projetos mais complexos, voc√™ poder√° criar v√°rias janelas para analisar componentes diferentes do circuito.

> üíÅ Voc√™ tamb√©m pode clicar e arrastar sinais da janela **Objects** diretamente para a janela de **Wave** do ModelSim.

![Adicionando formas de onda √† janela Wave.](./images/08-add_wave.png)

Note agora que todos os sinais presentes dentro do _test bench_ foram adicionados. Para executar a simula√ß√£o clique no √≠cone com um pequeno peda√ßo de papel e uma seta apontada para baixo, modificando antes o tempo de simula√ß√£o para `100 ns`. Ao final da simula√ß√£o, uma janela deve se abrir perguntando se deseja encerrar a simula√ß√£o. Clique em **NO**. Caso contr√°rio, sua simula√ß√£o ser√° encerrada.

![Finalizando a simula√ß√£o.](./images/09-finish.png)

O procedimento acima far√° com que sua simula√ß√£o seja executada por 100 nanosegundos. Entretanto, observe que o tempo de simula√ß√£o estipulado no _test bench_ √© menor. Para visualizar toda a forma de onda, clique no bot√£o `Zoom Full`, indicado na figura abaixo. Agora observe os sinais alternando!

![Waveform finalizado](./images/10-waveform.png)

Parab√©ns! Voc√™ acabou de criar sua primeira simula√ß√£o no ModelSim!

---

## üßë‚Äçüíª Pagando pra ver

> N√£o acredita que o processo de simula√ß√£o poderia ser t√£o f√°cil? Elabore a tabela verdade do circuito meio somador e confronte o resultado encontrado com aquele produzido pela simula√ß√£o.

## Considera√ß√µes

Esse tutorial mostrou como criar seu pr√≥prio projeto no ModelSim, adicionar arquivos (novos e existentes), compilar seus arquivos, iniciar sua pr√≥pria simula√ß√£o e visualizar as formas de onda do teste.

Agora voc√™ est√° pronto para explorar todos os recursos do ModelSim e desenvolver seus pr√≥prios projetos.
