Analog Device AXI-DMAC DMA controller

Required properties:
 - compatible: Must be "adi,axi-dmac-1.00.a".
 - reg: Specification for the controllers memory mapped register map.
 - interrupts: Specification for the controllers interrupt.
 - clocks: Phandle and specifier to the controllers AXI interface clock
 - #dma-cells: Must be 1.

Required sub-nodes:
 - adi,channels: This sub-node must contain a sub-node for each DMA channel. For
   the channel sub-nodes the following bindings apply. They must match the
   configuration options of the peripheral as it was instantiated.

Required properties for adi,channels sub-node:
 - #size-cells: Must be 0
 - #address-cells: Must be 1

Required channel sub-node properties:
 - reg: Which channel this node refers to.
 - adi,length-width: Width of the DMA transfer length register.
 - adi,source-bus-width,
   adi,destination-bus-width: Width of the source or destination bus in bits.
 - adi,source-bus-type,
   adi,destination-bus-type: Type of the source or destination bus. Must be one
   of the following:
	0 (AXI_DMAC_TYPE_AXI_MM): Memory mapped AXI interface
	1 (AXI_DMAC_TYPE_AXI_STREAM): Streaming AXI interface
	2 (AXI_DMAC_TYPE_AXI_FIFO): FIFO interface

Optional channel properties:
 - adi,cyclic: Must be set if the channel supports hardware cyclic DMA
   transfers.
 - adi,2d: Must be set if the channel supports hardware 2D DMA transfers.

DMA clients connected to the AXI-DMAC DMA controller must use the format
described in the dma.txt file using a one-cell specifier. The value of the
specifier refers to the DMA channel index.

Example:

dma: dma@7c420000 {
	compatible = "adi,axi-dmac-1.00.a";
	reg = <0x7c420000 0x10000>;
	interrupts = <0 57 0>;
	clocks = <&clkc 16>;
	#dma-cells = <1>;

	adi,channels {
		#size-cells = <0>;
		#address-cells = <1>;

		dma-channel@0 {
			reg = <0>;
			adi,source-bus-width = <32>;
			adi,source-bus-type = <ADI_AXI_DMAC_TYPE_MM_AXI>;
			adi,destination-bus-width = <64>;
			adi,destination-bus-type = <ADI_AXI_DMAC_TYPE_FIFO>;
		};
	};
};

/*
아날로그 Device AXI-DMAC DMA 컨트롤러

필수 속성 :
 - 호환 : "adi, axi-dmac-1.00.a"여야합니다.
 - reg : 컨트롤러 메모리 매핑 된 레지스터 맵에 대한 사양입니다.
 - interrupts : 컨트롤러 인터럽트에 대한 사양입니다.
 - clocks : AXI 인터페이스 클럭에 대한 Phandle 및 지정자
 - # dma-cells : 1이어야합니다.

필수 하위 노드 :
 - adi, 채널 :이 하위 노드에는 각 DMA 채널에 대한 하위 노드가 있어야합니다. 채널 하위 노드의 경우 다음 바인딩이 적용됩니다. 주변 Device의 구성 옵션이 인스턴스화 될 때 일치시켜야합니다.

adi, 채널 하위 노드에 필요한 속성 :
 - # 크기 - 셀 : 0이어야합니다.
 - # 주소 - 셀 : 1이어야합니다.

필수 채널 서브 노드 특성 :
 - reg :이 노드가 참조하는 채널.
 - adi, length-width : DMA 전송 길이 레지스터의 너비.
 - adi, 소스 버스 폭,
   adi, destination-bus-width : 소스 또는 대상 버스의 너비 (비트).
 - adi, 소스 버스 유형,
   adi, destination-bus-type : 소스 또는 대상 버스 유형입니다. 다음 중 하나 여야합니다.
0 (AXI_DMAC_TYPE_AXI_MM) : 메모리 맵핑 된 AXI 인터페이스
1 (AXI_DMAC_TYPE_AXI_STREAM) : 스트리밍 AXI 인터페이스
2 (AXI_DMAC_TYPE_AXI_FIFO) : FIFO 인터페이스

선택적 채널 속성 :
 - adi, cyclic : 채널이 하드웨어 순환 DMA 전송을 지원해야하는 경우 설정해야합니다.
 - adi, 2d : 채널이 하드웨어 2D DMA 전송을 지원하는 경우 설정해야합니다.

AXI-DMAC DMA 컨트롤러에 연결된 DMA 클라이언트는 1 셀 지정자를 사용하여 dma.txt 파일에 설명 된 형식을 사용해야합니다. 지정자의 값은 DMA 채널 색인을 참조합니다.

Example:

dma: dma@7c420000 {
	compatible = "adi,axi-dmac-1.00.a";
	reg = <0x7c420000 0x10000>;
	interrupts = <0 57 0>;
	clocks = <&clkc 16>;
	#dma-cells = <1>;

	adi,channels {
		#size-cells = <0>;
		#address-cells = <1>;

		dma-channel@0 {
			reg = <0>;
			adi,source-bus-width = <32>;
			adi,source-bus-type = <ADI_AXI_DMAC_TYPE_MM_AXI>;
			adi,destination-bus-width = <64>;
			adi,destination-bus-type = <ADI_AXI_DMAC_TYPE_FIFO>;
		};
	};
};

*/