# CSE224 Lab 4 - Register File ve ALU TasarÄ±mÄ±

## ğŸ“‹ Proje AÃ§Ä±klamasÄ±
Bu proje CSE224 Digital Design dersi Lab 4 Ã¶devini iÃ§ermektedir. Verilog HDL kullanarak Register File ve ALU modÃ¼lleri tasarlanmÄ±ÅŸ ve OpenLane ile chip sentezi gerÃ§ekleÅŸtirilmiÅŸtir.

## ğŸ“ Dosya YapÄ±sÄ±
```
designs/cpu_core/
â”œâ”€â”€ src/
â”‚   â”œâ”€â”€ register_file.v    # 32x32 Register File modÃ¼lÃ¼
â”‚   â”œâ”€â”€ alu.v             # 4-iÅŸlem ALU modÃ¼lÃ¼
â”‚   â”œâ”€â”€ cpu_core.v        # Ana entegrasyon modÃ¼lÃ¼
â”‚   â””â”€â”€ testbench.v       # Test dosyasÄ±
â”œâ”€â”€ config.json           # OpenLane konfigÃ¼rasyonu
â”œâ”€â”€ pin_order.cfg         # Pin yerleÅŸtirme dosyasÄ±
â””â”€â”€ Makefile             # Build ve simÃ¼lasyon otomasyonu
```

## âš™ï¸ TasarÄ±m Ã–zellikleri

### Register File
- **Boyut:** 32 register Ã— 32 bit
- **Okuma:** 2 port (A1, A2)
- **Yazma:** 1 port (A3)
- **Ã–zellik:** Register 0 her zaman sÄ±fÄ±r deÄŸerinde

### ALU (Arithmetic Logic Unit)
- **ADD (00):** A + B toplama iÅŸlemi
- **SUB (01):** A - B Ã§Ä±karma iÅŸlemi
- **SHIFTL (10):** A'yÄ± B kadar sola kaydÄ±rma
- **SHIFTR (11):** A'yÄ± B kadar saÄŸa kaydÄ±rma

## ğŸ§ª Test SonuÃ§larÄ±
Lab gereksinimlerine gÃ¶re test edilen iÅŸlemler:

| Ä°ÅŸlem | Operand 1 | Operand 2 | SonuÃ§ | Durum |
|-------|-----------|-----------|--------|--------|
| ADD   | 10        | 15        | 25     | âœ… BaÅŸarÄ±lÄ± |
| SUB   | 20        | 15        | 5      | âœ… BaÅŸarÄ±lÄ± |
| SHIFTL| 31        | 2         | 124    | âœ… BaÅŸarÄ±lÄ± |
| SHIFTR| 31        | 2         | 7      | âœ… BaÅŸarÄ±lÄ± |

## ğŸš€ KullanÄ±m

### SimÃ¼lasyon Ã‡alÄ±ÅŸtÄ±rma
```bash
cd designs/cpu_core
make simulate
```

### Temizlik
```bash
make clean
```

### OpenLane ile Sentez
```bash
# OpenLane dizininde
./flow.tcl -design cpu_core
```

## ğŸ› ï¸ Gereksinimler
- **Icarus Verilog** (simÃ¼lasyon iÃ§in)
- **OpenLane** (sentez iÃ§in)
- **Make** (build otomasyonu iÃ§in)

## ğŸ‘¨â€ğŸ“ GeliÅŸtirici Bilgileri
**Ad Soyad:** BetÃ¼l Ã‡aÄŸril
**Ã–ÄŸrenci No:** 20220702027 
**Ders:** CSE224 - Digital Design 
**DÃ¶nem:** Spring 2024 

## ğŸ“„ Lisans
Bu proje eÄŸitim amaÃ§lÄ± geliÅŸtirilmiÅŸtir.
