/***************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on              Sat Jun 21 03:10:21 2014
 *                 Full Compile MD5 Checksum 2d7cd2763f1ef55897eaef5ea8fc6daa
 *                   (minus title and desc)  
 *                 MD5 Checksum              ad87f49099acb161d3ffa5d223fcb978
 *
 * Compiled with:  RDB Utility               combo_header.pl
 *                 RDB Parser                3.0
 *                 unknown                   unknown
 *                 Perl Interpreter          5.008008
 *                 Operating System          linux
 *
 * Revision History:
 *
 * $brcm_Log: $
 *
 ***************************************************************************/

#ifndef BCHP_CPU_COMM_REGS_CPUC_H__
#define BCHP_CPU_COMM_REGS_CPUC_H__

/***************************************************************************
 *CPU_COMM_REGS_CPUC
 ***************************************************************************/
#define BCHP_CPU_COMM_REGS_CPUC_UPPER_UBUS_ADDR_DRIVE 0x03800000 /* UBUS Upper Addr Bits */
#define BCHP_CPU_COMM_REGS_CPUC_UPPER_UBUS_ADDR_COMPARE 0x03800004 /* UBUS Upper Addr Bits */
#define BCHP_CPU_COMM_REGS_CPUC_HE_WKUP_IRQ      0x03800008 /* Headend Wakeup IRQ */
#define BCHP_CPU_COMM_REGS_CPUC_AP_RESTORE_DELAY 0x0380000c /* AP Restore Programmable Delay */
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MAJOR_DELAY 0x03800010 /* AP Lost Major Programmable Delay */
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY 0x03800014 /* AP Lost Minor Programmable Delay */
#define BCHP_CPU_COMM_REGS_CPUC_MBOX_HARD_LOCK_OVERRIDE 0x03800020 /* MBOX Hard Lock Override Register */
#define BCHP_CPU_COMM_REGS_CPUC_AVS_DIE_TEMP     0x03800024 /* AVS Die temperature */
#define BCHP_CPU_COMM_REGS_CPUC_HV_MODE          0x03800028 /* Hypervisor Mode */
#define BCHP_CPU_COMM_REGS_CPUC_UB_SLAVE_TIMEOUT 0x03800030 /* Ubus Slave Timeout Register */
#define BCHP_CPU_COMM_REGS_CPUC_DEVTIMEOUT       0x03800034 /* Ubus Slave Device Timeout Register */
#define BCHP_CPU_COMM_REGS_CPUC_SHAREDMEM_SPACE  0x03800038 /* Shared Memory Space */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK 0x03800040 /* LEVEL 2 IRQ MIPS MASK Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS 0x03800044 /* LEVEL 2 IRQ MIPS STATUS Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK 0x03800048 /* LEVEL 2 IRQ MIPS1 MASK Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS 0x0380004c /* LEVEL 2 IRQ MIPS1 STATUS Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK 0x03800050 /* LEVEL 2 IRQ ARM0 MASK Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS 0x03800054 /* LEVEL 2 IRQ ARM0 STATUS Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK 0x03800058 /* LEVEL 2 IRQ ARM1 MASK Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS 0x0380005c /* LEVEL 2 IRQ ARM1 STATUS Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK 0x03800060 /* LEVEL 2 IRQ ARM2 MASK Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS 0x03800064 /* LEVEL 2 IRQ ARM2 STATUS Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK 0x03800068 /* LEVEL 2 IRQ ARM3 MASK Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS 0x0380006c /* LEVEL 2 IRQ ARM3 STATUS Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK 0x03800070 /* LEVEL 2 IRQ DFAP MASK Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS 0x03800074 /* LEVEL 2 IRQ DFAP STATUS Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK    0x03800078 /* LEVEL 2 IRQ GP MSK Register */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS    0x0380007c /* LEVEL 2 IRQ GP STS Register */

/***************************************************************************
 *UPPER_UBUS_ADDR_DRIVE - UBUS Upper Addr Bits
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: UPPER_UBUS_ADDR_DRIVE :: reserved0 [31:08] */
#define BCHP_CPU_COMM_REGS_CPUC_UPPER_UBUS_ADDR_DRIVE_reserved0_MASK 0xffffff00
#define BCHP_CPU_COMM_REGS_CPUC_UPPER_UBUS_ADDR_DRIVE_reserved0_SHIFT 8

/* CPU_COMM_REGS_CPUC :: UPPER_UBUS_ADDR_DRIVE :: UPPER_UBUS_ADDR_DRIVE [07:00] */
#define BCHP_CPU_COMM_REGS_CPUC_UPPER_UBUS_ADDR_DRIVE_UPPER_UBUS_ADDR_DRIVE_MASK 0x000000ff
#define BCHP_CPU_COMM_REGS_CPUC_UPPER_UBUS_ADDR_DRIVE_UPPER_UBUS_ADDR_DRIVE_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_UPPER_UBUS_ADDR_DRIVE_UPPER_UBUS_ADDR_DRIVE_DEFAULT 0x00000000

/***************************************************************************
 *UPPER_UBUS_ADDR_COMPARE - UBUS Upper Addr Bits
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: UPPER_UBUS_ADDR_COMPARE :: reserved0 [31:08] */
#define BCHP_CPU_COMM_REGS_CPUC_UPPER_UBUS_ADDR_COMPARE_reserved0_MASK 0xffffff00
#define BCHP_CPU_COMM_REGS_CPUC_UPPER_UBUS_ADDR_COMPARE_reserved0_SHIFT 8

/* CPU_COMM_REGS_CPUC :: UPPER_UBUS_ADDR_COMPARE :: UPPER_UBUS_ADDR_COMPARE [07:00] */
#define BCHP_CPU_COMM_REGS_CPUC_UPPER_UBUS_ADDR_COMPARE_UPPER_UBUS_ADDR_COMPARE_MASK 0x000000ff
#define BCHP_CPU_COMM_REGS_CPUC_UPPER_UBUS_ADDR_COMPARE_UPPER_UBUS_ADDR_COMPARE_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_UPPER_UBUS_ADDR_COMPARE_UPPER_UBUS_ADDR_COMPARE_DEFAULT 0x00000000

/***************************************************************************
 *HE_WKUP_IRQ - Headend Wakeup IRQ
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: HE_WKUP_IRQ :: WKUP [31:00] */
#define BCHP_CPU_COMM_REGS_CPUC_HE_WKUP_IRQ_WKUP_MASK              0xffffffff
#define BCHP_CPU_COMM_REGS_CPUC_HE_WKUP_IRQ_WKUP_SHIFT             0
#define BCHP_CPU_COMM_REGS_CPUC_HE_WKUP_IRQ_WKUP_DEFAULT           0x00000000

/***************************************************************************
 *AP_RESTORE_DELAY - AP Restore Programmable Delay
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: AP_RESTORE_DELAY :: reserved0 [31:06] */
#define BCHP_CPU_COMM_REGS_CPUC_AP_RESTORE_DELAY_reserved0_MASK    0xffffffc0
#define BCHP_CPU_COMM_REGS_CPUC_AP_RESTORE_DELAY_reserved0_SHIFT   6

/* CPU_COMM_REGS_CPUC :: AP_RESTORE_DELAY :: AP_RESTORE_DELAY_CNT [05:00] */
#define BCHP_CPU_COMM_REGS_CPUC_AP_RESTORE_DELAY_AP_RESTORE_DELAY_CNT_MASK 0x0000003f
#define BCHP_CPU_COMM_REGS_CPUC_AP_RESTORE_DELAY_AP_RESTORE_DELAY_CNT_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_AP_RESTORE_DELAY_AP_RESTORE_DELAY_CNT_DEFAULT 0x00000000

/***************************************************************************
 *AP_LOST_MAJOR_DELAY - AP Lost Major Programmable Delay
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: AP_LOST_MAJOR_DELAY :: reserved0 [31:23] */
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MAJOR_DELAY_reserved0_MASK 0xff800000
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MAJOR_DELAY_reserved0_SHIFT 23

/* CPU_COMM_REGS_CPUC :: AP_LOST_MAJOR_DELAY :: AP_LOST_DELAY_CNT [22:00] */
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MAJOR_DELAY_AP_LOST_DELAY_CNT_MASK 0x007fffff
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MAJOR_DELAY_AP_LOST_DELAY_CNT_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MAJOR_DELAY_AP_LOST_DELAY_CNT_DEFAULT 0x0000010e

/***************************************************************************
 *AP_LOST_MINOR_DELAY - AP Lost Minor Programmable Delay
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: AP_LOST_MINOR_DELAY :: reserved0 [31:30] */
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_reserved0_MASK 0xc0000000
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_reserved0_SHIFT 30

/* CPU_COMM_REGS_CPUC :: AP_LOST_MINOR_DELAY :: AP_LOST_DELAY_CNT6 [29:25] */
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT6_MASK 0x3e000000
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT6_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT6_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: AP_LOST_MINOR_DELAY :: AP_LOST_DELAY_CNT5 [24:20] */
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT5_MASK 0x01f00000
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT5_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT5_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: AP_LOST_MINOR_DELAY :: AP_LOST_DELAY_CNT4 [19:15] */
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT4_MASK 0x000f8000
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT4_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT4_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: AP_LOST_MINOR_DELAY :: AP_LOST_DELAY_CNT3 [14:10] */
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT3_MASK 0x00007c00
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT3_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT3_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: AP_LOST_MINOR_DELAY :: AP_LOST_DELAY_CNT2 [09:05] */
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT2_MASK 0x000003e0
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT2_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT2_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: AP_LOST_MINOR_DELAY :: AP_LOST_DELAY_CNT1 [04:00] */
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT1_MASK 0x0000001f
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT1_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_AP_LOST_MINOR_DELAY_AP_LOST_DELAY_CNT1_DEFAULT 0x00000000

/***************************************************************************
 *MBOX_HARD_LOCK_OVERRIDE - MBOX Hard Lock Override Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: MBOX_HARD_LOCK_OVERRIDE :: MBOX_LOCK_OVERRIDE [31:00] */
#define BCHP_CPU_COMM_REGS_CPUC_MBOX_HARD_LOCK_OVERRIDE_MBOX_LOCK_OVERRIDE_MASK 0xffffffff
#define BCHP_CPU_COMM_REGS_CPUC_MBOX_HARD_LOCK_OVERRIDE_MBOX_LOCK_OVERRIDE_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_MBOX_HARD_LOCK_OVERRIDE_MBOX_LOCK_OVERRIDE_DEFAULT 0x00000000

/***************************************************************************
 *AVS_DIE_TEMP - AVS Die temperature
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: AVS_DIE_TEMP :: DIE_TEMPERATURE [31:00] */
#define BCHP_CPU_COMM_REGS_CPUC_AVS_DIE_TEMP_DIE_TEMPERATURE_MASK  0xffffffff
#define BCHP_CPU_COMM_REGS_CPUC_AVS_DIE_TEMP_DIE_TEMPERATURE_SHIFT 0

/***************************************************************************
 *HV_MODE - Hypervisor Mode
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: HV_MODE :: reserved_for_padding0 [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_HV_MODE_reserved_for_padding0_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_HV_MODE_reserved_for_padding0_SHIFT 31

/* CPU_COMM_REGS_CPUC :: HV_MODE :: reserved1 [30:01] */
#define BCHP_CPU_COMM_REGS_CPUC_HV_MODE_reserved1_MASK             0x7ffffffe
#define BCHP_CPU_COMM_REGS_CPUC_HV_MODE_reserved1_SHIFT            1

/* CPU_COMM_REGS_CPUC :: HV_MODE :: HV_MODE [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_HV_MODE_HV_MODE_MASK               0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_HV_MODE_HV_MODE_SHIFT              0
#define BCHP_CPU_COMM_REGS_CPUC_HV_MODE_HV_MODE_DEFAULT            0x00000000

/***************************************************************************
 *UB_SLAVE_TIMEOUT - Ubus Slave Timeout Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: UB_SLAVE_TIMEOUT :: TIMEOUT_ENABLE [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_UB_SLAVE_TIMEOUT_TIMEOUT_ENABLE_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_UB_SLAVE_TIMEOUT_TIMEOUT_ENABLE_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_UB_SLAVE_TIMEOUT_TIMEOUT_ENABLE_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: UB_SLAVE_TIMEOUT :: reserved0 [30:16] */
#define BCHP_CPU_COMM_REGS_CPUC_UB_SLAVE_TIMEOUT_reserved0_MASK    0x7fff0000
#define BCHP_CPU_COMM_REGS_CPUC_UB_SLAVE_TIMEOUT_reserved0_SHIFT   16

/* CPU_COMM_REGS_CPUC :: UB_SLAVE_TIMEOUT :: TIMEOUT_LIMIT [15:00] */
#define BCHP_CPU_COMM_REGS_CPUC_UB_SLAVE_TIMEOUT_TIMEOUT_LIMIT_MASK 0x0000ffff
#define BCHP_CPU_COMM_REGS_CPUC_UB_SLAVE_TIMEOUT_TIMEOUT_LIMIT_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_UB_SLAVE_TIMEOUT_TIMEOUT_LIMIT_DEFAULT 0x00000000

/***************************************************************************
 *DEVTIMEOUT - Ubus Slave Device Timeout Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: DEVTIMEOUT :: reserved0 [31:12] */
#define BCHP_CPU_COMM_REGS_CPUC_DEVTIMEOUT_reserved0_MASK          0xfffff000
#define BCHP_CPU_COMM_REGS_CPUC_DEVTIMEOUT_reserved0_SHIFT         12

/* CPU_COMM_REGS_CPUC :: DEVTIMEOUT :: Timeout [11:00] */
#define BCHP_CPU_COMM_REGS_CPUC_DEVTIMEOUT_Timeout_MASK            0x00000fff
#define BCHP_CPU_COMM_REGS_CPUC_DEVTIMEOUT_Timeout_SHIFT           0
#define BCHP_CPU_COMM_REGS_CPUC_DEVTIMEOUT_Timeout_DEFAULT         0x000007ff

/***************************************************************************
 *SHAREDMEM_SPACE - Shared Memory Space
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: SHAREDMEM_SPACE :: reserved0 [31:15] */
#define BCHP_CPU_COMM_REGS_CPUC_SHAREDMEM_SPACE_reserved0_MASK     0xffff8000
#define BCHP_CPU_COMM_REGS_CPUC_SHAREDMEM_SPACE_reserved0_SHIFT    15

/* CPU_COMM_REGS_CPUC :: SHAREDMEM_SPACE :: Space [14:00] */
#define BCHP_CPU_COMM_REGS_CPUC_SHAREDMEM_SPACE_Space_MASK         0x00007fff
#define BCHP_CPU_COMM_REGS_CPUC_SHAREDMEM_SPACE_Space_SHIFT        0
#define BCHP_CPU_COMM_REGS_CPUC_SHAREDMEM_SPACE_Space_DEFAULT      0x00004000

/***************************************************************************
 *L2_IRQ_MIPS_MASK - LEVEL 2 IRQ MIPS MASK Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: CM_INTR_HE_WKUP_MASK [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_CM_INTR_HE_WKUP_MASK_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_CM_INTR_HE_WKUP_MASK_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_CM_INTR_HE_WKUP_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: BMU_INTR_AP_LOST_MASK [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_BMU_INTR_AP_LOST_MASK_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_BMU_INTR_AP_LOST_MASK_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_BMU_INTR_AP_LOST_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: BMU_INTR_AP_RESTORED_MASK [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_BMU_INTR_AP_RESTORED_MASK_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_BMU_INTR_AP_RESTORED_MASK_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_BMU_INTR_AP_RESTORED_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: BMU_INTR_BATT_LOW_MASK [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_BMU_INTR_BATT_LOW_MASK_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_BMU_INTR_BATT_LOW_MASK_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_BMU_INTR_BATT_LOW_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: STB_POWER_CYCLE_IRQ_MASK [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_STB_POWER_CYCLE_IRQ_MASK_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_STB_POWER_CYCLE_IRQ_MASK_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_STB_POWER_CYCLE_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_reserved0_MASK    0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_reserved0_SHIFT   26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX_LOCK_ERR_IRQ_MASK [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX_LOCK_ERR_IRQ_MASK_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX_LOCK_ERR_IRQ_MASK_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX_LOCK_ERR_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_reserved1_MASK    0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_reserved1_SHIFT   24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: COUNTER_IRQ_MASK [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_COUNTER_IRQ_MASK_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_COUNTER_IRQ_MASK_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_COUNTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: DQM_IRQ_MASK [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_DQM_IRQ_MASK_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_DQM_IRQ_MASK_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_DQM_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: ERROR_UB_DQM_OVERFLOW_IRQ_MASK [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: ERROR_GB_DQM_OVERFLOW_IRQ_MASK [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: ERROR_UB_MASTER_IRQ_MASK [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: ERROR_G2U_IRQ_MASK [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_G2U_IRQ_MASK_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_G2U_IRQ_MASK_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: ERROR_G2U_TIMEOUT_IRQ_MASK [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX15_IRQ_MASK [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX15_IRQ_MASK_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX15_IRQ_MASK_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX15_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX14_IRQ_MASK [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX14_IRQ_MASK_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX14_IRQ_MASK_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX14_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX13_IRQ_MASK [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX13_IRQ_MASK_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX13_IRQ_MASK_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX13_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX12_IRQ_MASK [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX12_IRQ_MASK_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX12_IRQ_MASK_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX12_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX11_IRQ_MASK [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX11_IRQ_MASK_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX11_IRQ_MASK_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX11_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX10_IRQ_MASK [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX10_IRQ_MASK_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX10_IRQ_MASK_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX10_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX9_IRQ_MASK [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX9_IRQ_MASK_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX9_IRQ_MASK_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX9_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX8_IRQ_MASK [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX8_IRQ_MASK_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX8_IRQ_MASK_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX8_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX7_IRQ_MASK [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX7_IRQ_MASK_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX7_IRQ_MASK_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX7_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX6_IRQ_MASK [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX6_IRQ_MASK_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX6_IRQ_MASK_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX6_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX5_IRQ_MASK [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX5_IRQ_MASK_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX5_IRQ_MASK_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX5_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX4_IRQ_MASK [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX4_IRQ_MASK_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX4_IRQ_MASK_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX4_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX3_IRQ_MASK [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX3_IRQ_MASK_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX3_IRQ_MASK_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX3_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX2_IRQ_MASK [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX2_IRQ_MASK_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX2_IRQ_MASK_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX2_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX1_IRQ_MASK [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX1_IRQ_MASK_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX1_IRQ_MASK_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX1_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_MASK :: MBOX0_IRQ_MASK [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX0_IRQ_MASK_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX0_IRQ_MASK_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_MASK_MBOX0_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_MIPS_STATUS - LEVEL 2 IRQ MIPS STATUS Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: CM_INTR_HE_WKUP_STATUS [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_CM_INTR_HE_WKUP_STATUS_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_CM_INTR_HE_WKUP_STATUS_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_CM_INTR_HE_WKUP_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: BMU_INTR_AP_LOST_STATUS [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_BMU_INTR_AP_LOST_STATUS_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_BMU_INTR_AP_LOST_STATUS_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_BMU_INTR_AP_LOST_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: BMU_INTR_AP_RESTORED_STATUS [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_BMU_INTR_AP_RESTORED_STATUS_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_BMU_INTR_AP_RESTORED_STATUS_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_BMU_INTR_AP_RESTORED_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: BMU_INTR_BATT_LOW_STATUS [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_BMU_INTR_BATT_LOW_STATUS_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_BMU_INTR_BATT_LOW_STATUS_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_BMU_INTR_BATT_LOW_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: STB_POWER_CYCLE_IRQ_STATUS [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_STB_POWER_CYCLE_IRQ_STATUS_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_STB_POWER_CYCLE_IRQ_STATUS_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_STB_POWER_CYCLE_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_reserved0_MASK  0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_reserved0_SHIFT 26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX_LOCK_ERR_IRQ_STATUS [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_reserved1_MASK  0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_reserved1_SHIFT 24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: COUNTER_IRQ_STATUS [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_COUNTER_IRQ_STATUS_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_COUNTER_IRQ_STATUS_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_COUNTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: DQM_IRQ_STATUS [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_DQM_IRQ_STATUS_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_DQM_IRQ_STATUS_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_DQM_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: ERROR_UB_MASTER_IRQ_STATUS [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_UB_MASTER_IRQ_STATUS_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_UB_MASTER_IRQ_STATUS_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_UB_MASTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: ERROR_G2U_IRQ_STATUS [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_G2U_IRQ_STATUS_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_G2U_IRQ_STATUS_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_G2U_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: ERROR_G2U_TIMEOUT_IRQ_STATUS [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX15_IRQ_STATUS [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX15_IRQ_STATUS_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX15_IRQ_STATUS_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX15_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX14_IRQ_STATUS [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX14_IRQ_STATUS_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX14_IRQ_STATUS_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX14_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX13_IRQ_STATUS [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX13_IRQ_STATUS_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX13_IRQ_STATUS_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX13_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX12_IRQ_STATUS [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX12_IRQ_STATUS_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX12_IRQ_STATUS_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX12_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX11_IRQ_STATUS [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX11_IRQ_STATUS_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX11_IRQ_STATUS_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX11_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX10_IRQ_STATUS [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX10_IRQ_STATUS_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX10_IRQ_STATUS_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX10_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX9_IRQ_STATUS [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX9_IRQ_STATUS_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX9_IRQ_STATUS_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX9_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX8_IRQ_STATUS [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX8_IRQ_STATUS_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX8_IRQ_STATUS_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX8_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX7_IRQ_STATUS [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX7_IRQ_STATUS_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX7_IRQ_STATUS_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX7_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX6_IRQ_STATUS [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX6_IRQ_STATUS_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX6_IRQ_STATUS_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX6_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX5_IRQ_STATUS [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX5_IRQ_STATUS_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX5_IRQ_STATUS_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX5_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX4_IRQ_STATUS [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX4_IRQ_STATUS_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX4_IRQ_STATUS_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX4_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX3_IRQ_STATUS [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX3_IRQ_STATUS_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX3_IRQ_STATUS_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX3_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX2_IRQ_STATUS [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX2_IRQ_STATUS_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX2_IRQ_STATUS_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX2_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX1_IRQ_STATUS [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX1_IRQ_STATUS_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX1_IRQ_STATUS_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX1_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS_STATUS :: MBOX0_IRQ_STATUS [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX0_IRQ_STATUS_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX0_IRQ_STATUS_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS_STATUS_MBOX0_IRQ_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_MIPS1_MASK - LEVEL 2 IRQ MIPS1 MASK Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: CM_INTR_HE_WKUP_MASK [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_CM_INTR_HE_WKUP_MASK_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_CM_INTR_HE_WKUP_MASK_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_CM_INTR_HE_WKUP_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: BMU_INTR_AP_LOST_MASK [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_BMU_INTR_AP_LOST_MASK_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_BMU_INTR_AP_LOST_MASK_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_BMU_INTR_AP_LOST_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: BMU_INTR_AP_RESTORED_MASK [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_BMU_INTR_AP_RESTORED_MASK_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_BMU_INTR_AP_RESTORED_MASK_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_BMU_INTR_AP_RESTORED_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: BMU_INTR_BATT_LOW_MASK [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_BMU_INTR_BATT_LOW_MASK_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_BMU_INTR_BATT_LOW_MASK_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_BMU_INTR_BATT_LOW_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: STB_POWER_CYCLE_IRQ_MASK [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_STB_POWER_CYCLE_IRQ_MASK_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_STB_POWER_CYCLE_IRQ_MASK_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_STB_POWER_CYCLE_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_reserved0_MASK   0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_reserved0_SHIFT  26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX_LOCK_ERR_IRQ_MASK [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX_LOCK_ERR_IRQ_MASK_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX_LOCK_ERR_IRQ_MASK_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX_LOCK_ERR_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_reserved1_MASK   0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_reserved1_SHIFT  24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: COUNTER_IRQ_MASK [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_COUNTER_IRQ_MASK_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_COUNTER_IRQ_MASK_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_COUNTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: DQM_IRQ_MASK [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_DQM_IRQ_MASK_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_DQM_IRQ_MASK_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_DQM_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: ERROR_UB_DQM_OVERFLOW_IRQ_MASK [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: ERROR_GB_DQM_OVERFLOW_IRQ_MASK [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: ERROR_UB_MASTER_IRQ_MASK [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: ERROR_G2U_IRQ_MASK [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_G2U_IRQ_MASK_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_G2U_IRQ_MASK_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: ERROR_G2U_TIMEOUT_IRQ_MASK [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX15_IRQ_MASK [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX15_IRQ_MASK_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX15_IRQ_MASK_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX15_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX14_IRQ_MASK [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX14_IRQ_MASK_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX14_IRQ_MASK_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX14_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX13_IRQ_MASK [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX13_IRQ_MASK_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX13_IRQ_MASK_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX13_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX12_IRQ_MASK [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX12_IRQ_MASK_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX12_IRQ_MASK_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX12_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX11_IRQ_MASK [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX11_IRQ_MASK_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX11_IRQ_MASK_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX11_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX10_IRQ_MASK [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX10_IRQ_MASK_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX10_IRQ_MASK_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX10_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX9_IRQ_MASK [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX9_IRQ_MASK_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX9_IRQ_MASK_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX9_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX8_IRQ_MASK [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX8_IRQ_MASK_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX8_IRQ_MASK_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX8_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX7_IRQ_MASK [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX7_IRQ_MASK_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX7_IRQ_MASK_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX7_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX6_IRQ_MASK [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX6_IRQ_MASK_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX6_IRQ_MASK_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX6_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX5_IRQ_MASK [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX5_IRQ_MASK_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX5_IRQ_MASK_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX5_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX4_IRQ_MASK [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX4_IRQ_MASK_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX4_IRQ_MASK_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX4_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX3_IRQ_MASK [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX3_IRQ_MASK_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX3_IRQ_MASK_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX3_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX2_IRQ_MASK [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX2_IRQ_MASK_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX2_IRQ_MASK_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX2_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX1_IRQ_MASK [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX1_IRQ_MASK_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX1_IRQ_MASK_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX1_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_MASK :: MBOX0_IRQ_MASK [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX0_IRQ_MASK_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX0_IRQ_MASK_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_MASK_MBOX0_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_MIPS1_STATUS - LEVEL 2 IRQ MIPS1 STATUS Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: CM_INTR_HE_WKUP_STATUS [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_CM_INTR_HE_WKUP_STATUS_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_CM_INTR_HE_WKUP_STATUS_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_CM_INTR_HE_WKUP_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: BMU_INTR_AP_LOST_STATUS [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_BMU_INTR_AP_LOST_STATUS_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_BMU_INTR_AP_LOST_STATUS_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_BMU_INTR_AP_LOST_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: BMU_INTR_AP_RESTORED_STATUS [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_BMU_INTR_AP_RESTORED_STATUS_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_BMU_INTR_AP_RESTORED_STATUS_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_BMU_INTR_AP_RESTORED_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: BMU_INTR_BATT_LOW_STATUS [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_BMU_INTR_BATT_LOW_STATUS_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_BMU_INTR_BATT_LOW_STATUS_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_BMU_INTR_BATT_LOW_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: STB_POWER_CYCLE_IRQ_STATUS [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_STB_POWER_CYCLE_IRQ_STATUS_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_STB_POWER_CYCLE_IRQ_STATUS_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_STB_POWER_CYCLE_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_reserved0_MASK 0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_reserved0_SHIFT 26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX_LOCK_ERR_IRQ_STATUS [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_reserved1_MASK 0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_reserved1_SHIFT 24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: COUNTER_IRQ_STATUS [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_COUNTER_IRQ_STATUS_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_COUNTER_IRQ_STATUS_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_COUNTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: DQM_IRQ_STATUS [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_DQM_IRQ_STATUS_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_DQM_IRQ_STATUS_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_DQM_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: ERROR_UB_MASTER_IRQ_STATUS [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_UB_MASTER_IRQ_STATUS_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_UB_MASTER_IRQ_STATUS_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_UB_MASTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: ERROR_G2U_IRQ_STATUS [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_G2U_IRQ_STATUS_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_G2U_IRQ_STATUS_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_G2U_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: ERROR_G2U_TIMEOUT_IRQ_STATUS [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX15_IRQ_STATUS [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX15_IRQ_STATUS_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX15_IRQ_STATUS_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX15_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX14_IRQ_STATUS [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX14_IRQ_STATUS_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX14_IRQ_STATUS_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX14_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX13_IRQ_STATUS [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX13_IRQ_STATUS_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX13_IRQ_STATUS_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX13_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX12_IRQ_STATUS [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX12_IRQ_STATUS_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX12_IRQ_STATUS_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX12_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX11_IRQ_STATUS [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX11_IRQ_STATUS_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX11_IRQ_STATUS_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX11_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX10_IRQ_STATUS [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX10_IRQ_STATUS_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX10_IRQ_STATUS_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX10_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX9_IRQ_STATUS [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX9_IRQ_STATUS_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX9_IRQ_STATUS_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX9_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX8_IRQ_STATUS [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX8_IRQ_STATUS_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX8_IRQ_STATUS_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX8_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX7_IRQ_STATUS [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX7_IRQ_STATUS_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX7_IRQ_STATUS_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX7_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX6_IRQ_STATUS [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX6_IRQ_STATUS_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX6_IRQ_STATUS_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX6_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX5_IRQ_STATUS [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX5_IRQ_STATUS_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX5_IRQ_STATUS_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX5_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX4_IRQ_STATUS [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX4_IRQ_STATUS_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX4_IRQ_STATUS_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX4_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX3_IRQ_STATUS [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX3_IRQ_STATUS_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX3_IRQ_STATUS_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX3_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX2_IRQ_STATUS [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX2_IRQ_STATUS_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX2_IRQ_STATUS_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX2_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX1_IRQ_STATUS [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX1_IRQ_STATUS_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX1_IRQ_STATUS_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX1_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_MIPS1_STATUS :: MBOX0_IRQ_STATUS [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX0_IRQ_STATUS_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX0_IRQ_STATUS_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_MIPS1_STATUS_MBOX0_IRQ_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_ARM0_MASK - LEVEL 2 IRQ ARM0 MASK Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: CM_INTR_HE_WKUP_MASK [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_CM_INTR_HE_WKUP_MASK_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_CM_INTR_HE_WKUP_MASK_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_CM_INTR_HE_WKUP_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: BMU_INTR_AP_LOST_MASK [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_BMU_INTR_AP_LOST_MASK_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_BMU_INTR_AP_LOST_MASK_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_BMU_INTR_AP_LOST_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: BMU_INTR_AP_RESTORED_MASK [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_BMU_INTR_AP_RESTORED_MASK_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_BMU_INTR_AP_RESTORED_MASK_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_BMU_INTR_AP_RESTORED_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: BMU_INTR_BATT_LOW_MASK [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_BMU_INTR_BATT_LOW_MASK_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_BMU_INTR_BATT_LOW_MASK_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_BMU_INTR_BATT_LOW_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: STB_POWER_CYCLE_IRQ_MASK [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_STB_POWER_CYCLE_IRQ_MASK_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_STB_POWER_CYCLE_IRQ_MASK_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_STB_POWER_CYCLE_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_reserved0_MASK    0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_reserved0_SHIFT   26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX_LOCK_ERR_IRQ_MASK [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX_LOCK_ERR_IRQ_MASK_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX_LOCK_ERR_IRQ_MASK_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX_LOCK_ERR_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_reserved1_MASK    0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_reserved1_SHIFT   24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: COUNTER_IRQ_MASK [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_COUNTER_IRQ_MASK_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_COUNTER_IRQ_MASK_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_COUNTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: DQM_IRQ_MASK [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_DQM_IRQ_MASK_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_DQM_IRQ_MASK_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_DQM_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: ERROR_UB_DQM_OVERFLOW_IRQ_MASK [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: ERROR_GB_DQM_OVERFLOW_IRQ_MASK [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: ERROR_UB_MASTER_IRQ_MASK [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: ERROR_G2U_IRQ_MASK [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_G2U_IRQ_MASK_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_G2U_IRQ_MASK_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: ERROR_G2U_TIMEOUT_IRQ_MASK [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX15_IRQ_MASK [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX15_IRQ_MASK_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX15_IRQ_MASK_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX15_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX14_IRQ_MASK [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX14_IRQ_MASK_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX14_IRQ_MASK_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX14_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX13_IRQ_MASK [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX13_IRQ_MASK_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX13_IRQ_MASK_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX13_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX12_IRQ_MASK [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX12_IRQ_MASK_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX12_IRQ_MASK_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX12_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX11_IRQ_MASK [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX11_IRQ_MASK_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX11_IRQ_MASK_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX11_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX10_IRQ_MASK [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX10_IRQ_MASK_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX10_IRQ_MASK_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX10_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX9_IRQ_MASK [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX9_IRQ_MASK_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX9_IRQ_MASK_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX9_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX8_IRQ_MASK [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX8_IRQ_MASK_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX8_IRQ_MASK_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX8_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX7_IRQ_MASK [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX7_IRQ_MASK_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX7_IRQ_MASK_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX7_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX6_IRQ_MASK [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX6_IRQ_MASK_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX6_IRQ_MASK_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX6_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX5_IRQ_MASK [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX5_IRQ_MASK_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX5_IRQ_MASK_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX5_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX4_IRQ_MASK [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX4_IRQ_MASK_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX4_IRQ_MASK_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX4_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX3_IRQ_MASK [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX3_IRQ_MASK_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX3_IRQ_MASK_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX3_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX2_IRQ_MASK [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX2_IRQ_MASK_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX2_IRQ_MASK_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX2_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX1_IRQ_MASK [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX1_IRQ_MASK_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX1_IRQ_MASK_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX1_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_MASK :: MBOX0_IRQ_MASK [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX0_IRQ_MASK_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX0_IRQ_MASK_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_MASK_MBOX0_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_ARM0_STATUS - LEVEL 2 IRQ ARM0 STATUS Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: CM_INTR_HE_WKUP_STATUS [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_CM_INTR_HE_WKUP_STATUS_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_CM_INTR_HE_WKUP_STATUS_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_CM_INTR_HE_WKUP_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: BMU_INTR_AP_LOST_STATUS [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_BMU_INTR_AP_LOST_STATUS_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_BMU_INTR_AP_LOST_STATUS_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_BMU_INTR_AP_LOST_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: BMU_INTR_AP_RESTORED_STATUS [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_BMU_INTR_AP_RESTORED_STATUS_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_BMU_INTR_AP_RESTORED_STATUS_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_BMU_INTR_AP_RESTORED_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: BMU_INTR_BATT_LOW_STATUS [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_BMU_INTR_BATT_LOW_STATUS_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_BMU_INTR_BATT_LOW_STATUS_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_BMU_INTR_BATT_LOW_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: STB_POWER_CYCLE_IRQ_STATUS [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_STB_POWER_CYCLE_IRQ_STATUS_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_STB_POWER_CYCLE_IRQ_STATUS_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_STB_POWER_CYCLE_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_reserved0_MASK  0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_reserved0_SHIFT 26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX_LOCK_ERR_IRQ_STATUS [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_reserved1_MASK  0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_reserved1_SHIFT 24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: COUNTER_IRQ_STATUS [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_COUNTER_IRQ_STATUS_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_COUNTER_IRQ_STATUS_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_COUNTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: DQM_IRQ_STATUS [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_DQM_IRQ_STATUS_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_DQM_IRQ_STATUS_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_DQM_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: ERROR_UB_MASTER_IRQ_STATUS [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_UB_MASTER_IRQ_STATUS_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_UB_MASTER_IRQ_STATUS_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_UB_MASTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: ERROR_G2U_IRQ_STATUS [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_G2U_IRQ_STATUS_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_G2U_IRQ_STATUS_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_G2U_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: ERROR_G2U_TIMEOUT_IRQ_STATUS [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX15_IRQ_STATUS [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX15_IRQ_STATUS_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX15_IRQ_STATUS_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX15_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX14_IRQ_STATUS [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX14_IRQ_STATUS_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX14_IRQ_STATUS_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX14_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX13_IRQ_STATUS [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX13_IRQ_STATUS_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX13_IRQ_STATUS_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX13_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX12_IRQ_STATUS [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX12_IRQ_STATUS_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX12_IRQ_STATUS_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX12_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX11_IRQ_STATUS [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX11_IRQ_STATUS_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX11_IRQ_STATUS_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX11_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX10_IRQ_STATUS [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX10_IRQ_STATUS_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX10_IRQ_STATUS_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX10_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX9_IRQ_STATUS [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX9_IRQ_STATUS_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX9_IRQ_STATUS_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX9_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX8_IRQ_STATUS [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX8_IRQ_STATUS_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX8_IRQ_STATUS_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX8_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX7_IRQ_STATUS [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX7_IRQ_STATUS_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX7_IRQ_STATUS_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX7_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX6_IRQ_STATUS [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX6_IRQ_STATUS_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX6_IRQ_STATUS_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX6_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX5_IRQ_STATUS [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX5_IRQ_STATUS_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX5_IRQ_STATUS_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX5_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX4_IRQ_STATUS [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX4_IRQ_STATUS_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX4_IRQ_STATUS_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX4_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX3_IRQ_STATUS [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX3_IRQ_STATUS_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX3_IRQ_STATUS_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX3_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX2_IRQ_STATUS [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX2_IRQ_STATUS_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX2_IRQ_STATUS_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX2_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX1_IRQ_STATUS [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX1_IRQ_STATUS_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX1_IRQ_STATUS_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX1_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM0_STATUS :: MBOX0_IRQ_STATUS [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX0_IRQ_STATUS_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX0_IRQ_STATUS_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM0_STATUS_MBOX0_IRQ_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_ARM1_MASK - LEVEL 2 IRQ ARM1 MASK Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: CM_INTR_HE_WKUP_MASK [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_CM_INTR_HE_WKUP_MASK_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_CM_INTR_HE_WKUP_MASK_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_CM_INTR_HE_WKUP_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: BMU_INTR_AP_LOST_MASK [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_BMU_INTR_AP_LOST_MASK_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_BMU_INTR_AP_LOST_MASK_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_BMU_INTR_AP_LOST_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: BMU_INTR_AP_RESTORED_MASK [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_BMU_INTR_AP_RESTORED_MASK_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_BMU_INTR_AP_RESTORED_MASK_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_BMU_INTR_AP_RESTORED_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: BMU_INTR_BATT_LOW_MASK [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_BMU_INTR_BATT_LOW_MASK_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_BMU_INTR_BATT_LOW_MASK_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_BMU_INTR_BATT_LOW_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: STB_POWER_CYCLE_IRQ_MASK [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_STB_POWER_CYCLE_IRQ_MASK_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_STB_POWER_CYCLE_IRQ_MASK_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_STB_POWER_CYCLE_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_reserved0_MASK    0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_reserved0_SHIFT   26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX_LOCK_ERR_IRQ_MASK [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX_LOCK_ERR_IRQ_MASK_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX_LOCK_ERR_IRQ_MASK_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX_LOCK_ERR_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_reserved1_MASK    0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_reserved1_SHIFT   24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: COUNTER_IRQ_MASK [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_COUNTER_IRQ_MASK_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_COUNTER_IRQ_MASK_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_COUNTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: DQM_IRQ_MASK [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_DQM_IRQ_MASK_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_DQM_IRQ_MASK_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_DQM_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: ERROR_UB_DQM_OVERFLOW_IRQ_MASK [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: ERROR_GB_DQM_OVERFLOW_IRQ_MASK [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: ERROR_UB_MASTER_IRQ_MASK [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: ERROR_G2U_IRQ_MASK [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_G2U_IRQ_MASK_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_G2U_IRQ_MASK_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: ERROR_G2U_TIMEOUT_IRQ_MASK [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX15_IRQ_MASK [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX15_IRQ_MASK_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX15_IRQ_MASK_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX15_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX14_IRQ_MASK [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX14_IRQ_MASK_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX14_IRQ_MASK_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX14_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX13_IRQ_MASK [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX13_IRQ_MASK_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX13_IRQ_MASK_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX13_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX12_IRQ_MASK [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX12_IRQ_MASK_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX12_IRQ_MASK_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX12_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX11_IRQ_MASK [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX11_IRQ_MASK_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX11_IRQ_MASK_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX11_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX10_IRQ_MASK [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX10_IRQ_MASK_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX10_IRQ_MASK_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX10_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX9_IRQ_MASK [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX9_IRQ_MASK_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX9_IRQ_MASK_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX9_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX8_IRQ_MASK [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX8_IRQ_MASK_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX8_IRQ_MASK_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX8_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX7_IRQ_MASK [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX7_IRQ_MASK_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX7_IRQ_MASK_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX7_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX6_IRQ_MASK [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX6_IRQ_MASK_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX6_IRQ_MASK_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX6_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX5_IRQ_MASK [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX5_IRQ_MASK_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX5_IRQ_MASK_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX5_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX4_IRQ_MASK [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX4_IRQ_MASK_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX4_IRQ_MASK_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX4_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX3_IRQ_MASK [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX3_IRQ_MASK_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX3_IRQ_MASK_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX3_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX2_IRQ_MASK [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX2_IRQ_MASK_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX2_IRQ_MASK_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX2_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX1_IRQ_MASK [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX1_IRQ_MASK_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX1_IRQ_MASK_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX1_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_MASK :: MBOX0_IRQ_MASK [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX0_IRQ_MASK_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX0_IRQ_MASK_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_MASK_MBOX0_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_ARM1_STATUS - LEVEL 2 IRQ ARM1 STATUS Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: CM_INTR_HE_WKUP_STATUS [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_CM_INTR_HE_WKUP_STATUS_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_CM_INTR_HE_WKUP_STATUS_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_CM_INTR_HE_WKUP_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: BMU_INTR_AP_LOST_STATUS [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_BMU_INTR_AP_LOST_STATUS_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_BMU_INTR_AP_LOST_STATUS_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_BMU_INTR_AP_LOST_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: BMU_INTR_AP_RESTORED_STATUS [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_BMU_INTR_AP_RESTORED_STATUS_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_BMU_INTR_AP_RESTORED_STATUS_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_BMU_INTR_AP_RESTORED_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: BMU_INTR_BATT_LOW_STATUS [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_BMU_INTR_BATT_LOW_STATUS_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_BMU_INTR_BATT_LOW_STATUS_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_BMU_INTR_BATT_LOW_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: STB_POWER_CYCLE_IRQ_STATUS [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_STB_POWER_CYCLE_IRQ_STATUS_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_STB_POWER_CYCLE_IRQ_STATUS_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_STB_POWER_CYCLE_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_reserved0_MASK  0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_reserved0_SHIFT 26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX_LOCK_ERR_IRQ_STATUS [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_reserved1_MASK  0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_reserved1_SHIFT 24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: COUNTER_IRQ_STATUS [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_COUNTER_IRQ_STATUS_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_COUNTER_IRQ_STATUS_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_COUNTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: DQM_IRQ_STATUS [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_DQM_IRQ_STATUS_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_DQM_IRQ_STATUS_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_DQM_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: ERROR_UB_MASTER_IRQ_STATUS [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_UB_MASTER_IRQ_STATUS_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_UB_MASTER_IRQ_STATUS_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_UB_MASTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: ERROR_G2U_IRQ_STATUS [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_G2U_IRQ_STATUS_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_G2U_IRQ_STATUS_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_G2U_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: ERROR_G2U_TIMEOUT_IRQ_STATUS [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX15_IRQ_STATUS [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX15_IRQ_STATUS_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX15_IRQ_STATUS_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX15_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX14_IRQ_STATUS [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX14_IRQ_STATUS_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX14_IRQ_STATUS_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX14_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX13_IRQ_STATUS [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX13_IRQ_STATUS_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX13_IRQ_STATUS_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX13_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX12_IRQ_STATUS [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX12_IRQ_STATUS_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX12_IRQ_STATUS_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX12_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX11_IRQ_STATUS [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX11_IRQ_STATUS_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX11_IRQ_STATUS_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX11_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX10_IRQ_STATUS [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX10_IRQ_STATUS_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX10_IRQ_STATUS_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX10_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX9_IRQ_STATUS [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX9_IRQ_STATUS_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX9_IRQ_STATUS_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX9_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX8_IRQ_STATUS [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX8_IRQ_STATUS_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX8_IRQ_STATUS_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX8_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX7_IRQ_STATUS [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX7_IRQ_STATUS_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX7_IRQ_STATUS_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX7_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX6_IRQ_STATUS [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX6_IRQ_STATUS_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX6_IRQ_STATUS_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX6_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX5_IRQ_STATUS [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX5_IRQ_STATUS_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX5_IRQ_STATUS_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX5_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX4_IRQ_STATUS [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX4_IRQ_STATUS_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX4_IRQ_STATUS_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX4_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX3_IRQ_STATUS [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX3_IRQ_STATUS_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX3_IRQ_STATUS_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX3_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX2_IRQ_STATUS [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX2_IRQ_STATUS_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX2_IRQ_STATUS_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX2_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX1_IRQ_STATUS [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX1_IRQ_STATUS_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX1_IRQ_STATUS_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX1_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM1_STATUS :: MBOX0_IRQ_STATUS [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX0_IRQ_STATUS_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX0_IRQ_STATUS_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM1_STATUS_MBOX0_IRQ_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_ARM2_MASK - LEVEL 2 IRQ ARM2 MASK Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: CM_INTR_HE_WKUP_MASK [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_CM_INTR_HE_WKUP_MASK_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_CM_INTR_HE_WKUP_MASK_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_CM_INTR_HE_WKUP_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: BMU_INTR_AP_LOST_MASK [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_BMU_INTR_AP_LOST_MASK_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_BMU_INTR_AP_LOST_MASK_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_BMU_INTR_AP_LOST_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: BMU_INTR_AP_RESTORED_MASK [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_BMU_INTR_AP_RESTORED_MASK_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_BMU_INTR_AP_RESTORED_MASK_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_BMU_INTR_AP_RESTORED_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: BMU_INTR_BATT_LOW_MASK [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_BMU_INTR_BATT_LOW_MASK_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_BMU_INTR_BATT_LOW_MASK_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_BMU_INTR_BATT_LOW_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: STB_POWER_CYCLE_IRQ_MASK [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_STB_POWER_CYCLE_IRQ_MASK_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_STB_POWER_CYCLE_IRQ_MASK_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_STB_POWER_CYCLE_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_reserved0_MASK    0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_reserved0_SHIFT   26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX_LOCK_ERR_IRQ_MASK [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX_LOCK_ERR_IRQ_MASK_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX_LOCK_ERR_IRQ_MASK_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX_LOCK_ERR_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_reserved1_MASK    0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_reserved1_SHIFT   24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: COUNTER_IRQ_MASK [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_COUNTER_IRQ_MASK_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_COUNTER_IRQ_MASK_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_COUNTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: DQM_IRQ_MASK [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_DQM_IRQ_MASK_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_DQM_IRQ_MASK_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_DQM_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: ERROR_UB_DQM_OVERFLOW_IRQ_MASK [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: ERROR_GB_DQM_OVERFLOW_IRQ_MASK [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: ERROR_UB_MASTER_IRQ_MASK [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: ERROR_G2U_IRQ_MASK [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_G2U_IRQ_MASK_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_G2U_IRQ_MASK_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: ERROR_G2U_TIMEOUT_IRQ_MASK [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX15_IRQ_MASK [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX15_IRQ_MASK_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX15_IRQ_MASK_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX15_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX14_IRQ_MASK [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX14_IRQ_MASK_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX14_IRQ_MASK_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX14_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX13_IRQ_MASK [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX13_IRQ_MASK_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX13_IRQ_MASK_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX13_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX12_IRQ_MASK [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX12_IRQ_MASK_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX12_IRQ_MASK_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX12_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX11_IRQ_MASK [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX11_IRQ_MASK_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX11_IRQ_MASK_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX11_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX10_IRQ_MASK [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX10_IRQ_MASK_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX10_IRQ_MASK_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX10_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX9_IRQ_MASK [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX9_IRQ_MASK_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX9_IRQ_MASK_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX9_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX8_IRQ_MASK [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX8_IRQ_MASK_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX8_IRQ_MASK_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX8_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX7_IRQ_MASK [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX7_IRQ_MASK_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX7_IRQ_MASK_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX7_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX6_IRQ_MASK [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX6_IRQ_MASK_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX6_IRQ_MASK_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX6_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX5_IRQ_MASK [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX5_IRQ_MASK_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX5_IRQ_MASK_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX5_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX4_IRQ_MASK [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX4_IRQ_MASK_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX4_IRQ_MASK_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX4_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX3_IRQ_MASK [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX3_IRQ_MASK_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX3_IRQ_MASK_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX3_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX2_IRQ_MASK [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX2_IRQ_MASK_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX2_IRQ_MASK_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX2_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX1_IRQ_MASK [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX1_IRQ_MASK_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX1_IRQ_MASK_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX1_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_MASK :: MBOX0_IRQ_MASK [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX0_IRQ_MASK_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX0_IRQ_MASK_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_MASK_MBOX0_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_ARM2_STATUS - LEVEL 2 IRQ ARM2 STATUS Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: CM_INTR_HE_WKUP_STATUS [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_CM_INTR_HE_WKUP_STATUS_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_CM_INTR_HE_WKUP_STATUS_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_CM_INTR_HE_WKUP_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: BMU_INTR_AP_LOST_STATUS [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_BMU_INTR_AP_LOST_STATUS_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_BMU_INTR_AP_LOST_STATUS_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_BMU_INTR_AP_LOST_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: BMU_INTR_AP_RESTORED_STATUS [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_BMU_INTR_AP_RESTORED_STATUS_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_BMU_INTR_AP_RESTORED_STATUS_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_BMU_INTR_AP_RESTORED_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: BMU_INTR_BATT_LOW_STATUS [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_BMU_INTR_BATT_LOW_STATUS_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_BMU_INTR_BATT_LOW_STATUS_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_BMU_INTR_BATT_LOW_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: STB_POWER_CYCLE_IRQ_STATUS [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_STB_POWER_CYCLE_IRQ_STATUS_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_STB_POWER_CYCLE_IRQ_STATUS_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_STB_POWER_CYCLE_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_reserved0_MASK  0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_reserved0_SHIFT 26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX_LOCK_ERR_IRQ_STATUS [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_reserved1_MASK  0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_reserved1_SHIFT 24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: COUNTER_IRQ_STATUS [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_COUNTER_IRQ_STATUS_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_COUNTER_IRQ_STATUS_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_COUNTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: DQM_IRQ_STATUS [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_DQM_IRQ_STATUS_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_DQM_IRQ_STATUS_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_DQM_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: ERROR_UB_MASTER_IRQ_STATUS [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_UB_MASTER_IRQ_STATUS_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_UB_MASTER_IRQ_STATUS_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_UB_MASTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: ERROR_G2U_IRQ_STATUS [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_G2U_IRQ_STATUS_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_G2U_IRQ_STATUS_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_G2U_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: ERROR_G2U_TIMEOUT_IRQ_STATUS [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX15_IRQ_STATUS [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX15_IRQ_STATUS_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX15_IRQ_STATUS_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX15_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX14_IRQ_STATUS [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX14_IRQ_STATUS_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX14_IRQ_STATUS_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX14_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX13_IRQ_STATUS [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX13_IRQ_STATUS_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX13_IRQ_STATUS_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX13_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX12_IRQ_STATUS [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX12_IRQ_STATUS_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX12_IRQ_STATUS_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX12_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX11_IRQ_STATUS [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX11_IRQ_STATUS_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX11_IRQ_STATUS_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX11_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX10_IRQ_STATUS [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX10_IRQ_STATUS_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX10_IRQ_STATUS_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX10_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX9_IRQ_STATUS [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX9_IRQ_STATUS_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX9_IRQ_STATUS_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX9_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX8_IRQ_STATUS [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX8_IRQ_STATUS_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX8_IRQ_STATUS_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX8_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX7_IRQ_STATUS [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX7_IRQ_STATUS_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX7_IRQ_STATUS_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX7_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX6_IRQ_STATUS [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX6_IRQ_STATUS_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX6_IRQ_STATUS_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX6_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX5_IRQ_STATUS [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX5_IRQ_STATUS_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX5_IRQ_STATUS_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX5_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX4_IRQ_STATUS [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX4_IRQ_STATUS_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX4_IRQ_STATUS_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX4_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX3_IRQ_STATUS [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX3_IRQ_STATUS_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX3_IRQ_STATUS_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX3_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX2_IRQ_STATUS [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX2_IRQ_STATUS_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX2_IRQ_STATUS_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX2_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX1_IRQ_STATUS [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX1_IRQ_STATUS_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX1_IRQ_STATUS_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX1_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM2_STATUS :: MBOX0_IRQ_STATUS [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX0_IRQ_STATUS_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX0_IRQ_STATUS_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM2_STATUS_MBOX0_IRQ_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_ARM3_MASK - LEVEL 2 IRQ ARM3 MASK Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: CM_INTR_HE_WKUP_MASK [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_CM_INTR_HE_WKUP_MASK_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_CM_INTR_HE_WKUP_MASK_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_CM_INTR_HE_WKUP_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: BMU_INTR_AP_LOST_MASK [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_BMU_INTR_AP_LOST_MASK_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_BMU_INTR_AP_LOST_MASK_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_BMU_INTR_AP_LOST_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: BMU_INTR_AP_RESTORED_MASK [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_BMU_INTR_AP_RESTORED_MASK_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_BMU_INTR_AP_RESTORED_MASK_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_BMU_INTR_AP_RESTORED_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: BMU_INTR_BATT_LOW_MASK [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_BMU_INTR_BATT_LOW_MASK_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_BMU_INTR_BATT_LOW_MASK_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_BMU_INTR_BATT_LOW_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: STB_POWER_CYCLE_IRQ_MASK [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_STB_POWER_CYCLE_IRQ_MASK_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_STB_POWER_CYCLE_IRQ_MASK_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_STB_POWER_CYCLE_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_reserved0_MASK    0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_reserved0_SHIFT   26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX_LOCK_ERR_IRQ_MASK [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX_LOCK_ERR_IRQ_MASK_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX_LOCK_ERR_IRQ_MASK_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX_LOCK_ERR_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_reserved1_MASK    0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_reserved1_SHIFT   24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: COUNTER_IRQ_MASK [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_COUNTER_IRQ_MASK_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_COUNTER_IRQ_MASK_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_COUNTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: DQM_IRQ_MASK [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_DQM_IRQ_MASK_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_DQM_IRQ_MASK_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_DQM_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: ERROR_UB_DQM_OVERFLOW_IRQ_MASK [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: ERROR_GB_DQM_OVERFLOW_IRQ_MASK [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: ERROR_UB_MASTER_IRQ_MASK [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: ERROR_G2U_IRQ_MASK [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_G2U_IRQ_MASK_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_G2U_IRQ_MASK_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: ERROR_G2U_TIMEOUT_IRQ_MASK [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX15_IRQ_MASK [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX15_IRQ_MASK_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX15_IRQ_MASK_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX15_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX14_IRQ_MASK [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX14_IRQ_MASK_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX14_IRQ_MASK_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX14_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX13_IRQ_MASK [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX13_IRQ_MASK_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX13_IRQ_MASK_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX13_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX12_IRQ_MASK [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX12_IRQ_MASK_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX12_IRQ_MASK_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX12_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX11_IRQ_MASK [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX11_IRQ_MASK_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX11_IRQ_MASK_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX11_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX10_IRQ_MASK [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX10_IRQ_MASK_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX10_IRQ_MASK_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX10_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX9_IRQ_MASK [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX9_IRQ_MASK_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX9_IRQ_MASK_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX9_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX8_IRQ_MASK [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX8_IRQ_MASK_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX8_IRQ_MASK_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX8_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX7_IRQ_MASK [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX7_IRQ_MASK_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX7_IRQ_MASK_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX7_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX6_IRQ_MASK [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX6_IRQ_MASK_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX6_IRQ_MASK_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX6_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX5_IRQ_MASK [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX5_IRQ_MASK_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX5_IRQ_MASK_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX5_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX4_IRQ_MASK [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX4_IRQ_MASK_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX4_IRQ_MASK_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX4_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX3_IRQ_MASK [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX3_IRQ_MASK_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX3_IRQ_MASK_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX3_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX2_IRQ_MASK [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX2_IRQ_MASK_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX2_IRQ_MASK_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX2_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX1_IRQ_MASK [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX1_IRQ_MASK_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX1_IRQ_MASK_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX1_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_MASK :: MBOX0_IRQ_MASK [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX0_IRQ_MASK_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX0_IRQ_MASK_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_MASK_MBOX0_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_ARM3_STATUS - LEVEL 2 IRQ ARM3 STATUS Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: CM_INTR_HE_WKUP_STATUS [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_CM_INTR_HE_WKUP_STATUS_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_CM_INTR_HE_WKUP_STATUS_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_CM_INTR_HE_WKUP_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: BMU_INTR_AP_LOST_STATUS [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_BMU_INTR_AP_LOST_STATUS_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_BMU_INTR_AP_LOST_STATUS_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_BMU_INTR_AP_LOST_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: BMU_INTR_AP_RESTORED_STATUS [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_BMU_INTR_AP_RESTORED_STATUS_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_BMU_INTR_AP_RESTORED_STATUS_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_BMU_INTR_AP_RESTORED_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: BMU_INTR_BATT_LOW_STATUS [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_BMU_INTR_BATT_LOW_STATUS_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_BMU_INTR_BATT_LOW_STATUS_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_BMU_INTR_BATT_LOW_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: STB_POWER_CYCLE_IRQ_STATUS [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_STB_POWER_CYCLE_IRQ_STATUS_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_STB_POWER_CYCLE_IRQ_STATUS_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_STB_POWER_CYCLE_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_reserved0_MASK  0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_reserved0_SHIFT 26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX_LOCK_ERR_IRQ_STATUS [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_reserved1_MASK  0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_reserved1_SHIFT 24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: COUNTER_IRQ_STATUS [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_COUNTER_IRQ_STATUS_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_COUNTER_IRQ_STATUS_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_COUNTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: DQM_IRQ_STATUS [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_DQM_IRQ_STATUS_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_DQM_IRQ_STATUS_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_DQM_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: ERROR_UB_MASTER_IRQ_STATUS [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_UB_MASTER_IRQ_STATUS_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_UB_MASTER_IRQ_STATUS_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_UB_MASTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: ERROR_G2U_IRQ_STATUS [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_G2U_IRQ_STATUS_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_G2U_IRQ_STATUS_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_G2U_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: ERROR_G2U_TIMEOUT_IRQ_STATUS [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX15_IRQ_STATUS [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX15_IRQ_STATUS_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX15_IRQ_STATUS_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX15_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX14_IRQ_STATUS [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX14_IRQ_STATUS_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX14_IRQ_STATUS_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX14_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX13_IRQ_STATUS [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX13_IRQ_STATUS_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX13_IRQ_STATUS_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX13_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX12_IRQ_STATUS [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX12_IRQ_STATUS_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX12_IRQ_STATUS_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX12_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX11_IRQ_STATUS [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX11_IRQ_STATUS_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX11_IRQ_STATUS_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX11_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX10_IRQ_STATUS [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX10_IRQ_STATUS_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX10_IRQ_STATUS_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX10_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX9_IRQ_STATUS [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX9_IRQ_STATUS_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX9_IRQ_STATUS_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX9_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX8_IRQ_STATUS [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX8_IRQ_STATUS_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX8_IRQ_STATUS_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX8_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX7_IRQ_STATUS [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX7_IRQ_STATUS_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX7_IRQ_STATUS_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX7_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX6_IRQ_STATUS [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX6_IRQ_STATUS_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX6_IRQ_STATUS_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX6_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX5_IRQ_STATUS [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX5_IRQ_STATUS_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX5_IRQ_STATUS_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX5_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX4_IRQ_STATUS [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX4_IRQ_STATUS_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX4_IRQ_STATUS_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX4_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX3_IRQ_STATUS [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX3_IRQ_STATUS_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX3_IRQ_STATUS_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX3_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX2_IRQ_STATUS [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX2_IRQ_STATUS_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX2_IRQ_STATUS_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX2_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX1_IRQ_STATUS [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX1_IRQ_STATUS_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX1_IRQ_STATUS_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX1_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_ARM3_STATUS :: MBOX0_IRQ_STATUS [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX0_IRQ_STATUS_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX0_IRQ_STATUS_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_ARM3_STATUS_MBOX0_IRQ_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_DFAP_MASK - LEVEL 2 IRQ DFAP MASK Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: CM_INTR_HE_WKUP_MASK [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_CM_INTR_HE_WKUP_MASK_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_CM_INTR_HE_WKUP_MASK_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_CM_INTR_HE_WKUP_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: BMU_INTR_AP_LOST_MASK [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_BMU_INTR_AP_LOST_MASK_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_BMU_INTR_AP_LOST_MASK_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_BMU_INTR_AP_LOST_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: BMU_INTR_AP_RESTORED_MASK [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_BMU_INTR_AP_RESTORED_MASK_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_BMU_INTR_AP_RESTORED_MASK_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_BMU_INTR_AP_RESTORED_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: BMU_INTR_BATT_LOW_MASK [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_BMU_INTR_BATT_LOW_MASK_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_BMU_INTR_BATT_LOW_MASK_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_BMU_INTR_BATT_LOW_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: STB_POWER_CYCLE_IRQ_MASK [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_STB_POWER_CYCLE_IRQ_MASK_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_STB_POWER_CYCLE_IRQ_MASK_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_STB_POWER_CYCLE_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_reserved0_MASK    0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_reserved0_SHIFT   26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX_LOCK_ERR_IRQ_MASK [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX_LOCK_ERR_IRQ_MASK_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX_LOCK_ERR_IRQ_MASK_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX_LOCK_ERR_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_reserved1_MASK    0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_reserved1_SHIFT   24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: COUNTER_IRQ_MASK [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_COUNTER_IRQ_MASK_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_COUNTER_IRQ_MASK_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_COUNTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: DQM_IRQ_MASK [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_DQM_IRQ_MASK_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_DQM_IRQ_MASK_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_DQM_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: ERROR_UB_DQM_OVERFLOW_IRQ_MASK [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_UB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: ERROR_GB_DQM_OVERFLOW_IRQ_MASK [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_GB_DQM_OVERFLOW_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: ERROR_UB_MASTER_IRQ_MASK [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: ERROR_G2U_IRQ_MASK [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_G2U_IRQ_MASK_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_G2U_IRQ_MASK_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: ERROR_G2U_TIMEOUT_IRQ_MASK [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX15_IRQ_MASK [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX15_IRQ_MASK_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX15_IRQ_MASK_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX15_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX14_IRQ_MASK [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX14_IRQ_MASK_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX14_IRQ_MASK_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX14_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX13_IRQ_MASK [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX13_IRQ_MASK_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX13_IRQ_MASK_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX13_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX12_IRQ_MASK [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX12_IRQ_MASK_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX12_IRQ_MASK_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX12_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX11_IRQ_MASK [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX11_IRQ_MASK_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX11_IRQ_MASK_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX11_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX10_IRQ_MASK [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX10_IRQ_MASK_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX10_IRQ_MASK_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX10_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX9_IRQ_MASK [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX9_IRQ_MASK_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX9_IRQ_MASK_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX9_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX8_IRQ_MASK [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX8_IRQ_MASK_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX8_IRQ_MASK_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX8_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX7_IRQ_MASK [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX7_IRQ_MASK_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX7_IRQ_MASK_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX7_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX6_IRQ_MASK [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX6_IRQ_MASK_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX6_IRQ_MASK_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX6_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX5_IRQ_MASK [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX5_IRQ_MASK_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX5_IRQ_MASK_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX5_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX4_IRQ_MASK [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX4_IRQ_MASK_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX4_IRQ_MASK_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX4_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX3_IRQ_MASK [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX3_IRQ_MASK_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX3_IRQ_MASK_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX3_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX2_IRQ_MASK [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX2_IRQ_MASK_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX2_IRQ_MASK_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX2_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX1_IRQ_MASK [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX1_IRQ_MASK_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX1_IRQ_MASK_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX1_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_MASK :: MBOX0_IRQ_MASK [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX0_IRQ_MASK_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX0_IRQ_MASK_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_MASK_MBOX0_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_DFAP_STATUS - LEVEL 2 IRQ DFAP STATUS Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: CM_INTR_HE_WKUP_STATUS [31:31] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_CM_INTR_HE_WKUP_STATUS_MASK 0x80000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_CM_INTR_HE_WKUP_STATUS_SHIFT 31
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_CM_INTR_HE_WKUP_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: BMU_INTR_AP_LOST_STATUS [30:30] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_BMU_INTR_AP_LOST_STATUS_MASK 0x40000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_BMU_INTR_AP_LOST_STATUS_SHIFT 30
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_BMU_INTR_AP_LOST_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: BMU_INTR_AP_RESTORED_STATUS [29:29] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_BMU_INTR_AP_RESTORED_STATUS_MASK 0x20000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_BMU_INTR_AP_RESTORED_STATUS_SHIFT 29
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_BMU_INTR_AP_RESTORED_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: BMU_INTR_BATT_LOW_STATUS [28:28] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_BMU_INTR_BATT_LOW_STATUS_MASK 0x10000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_BMU_INTR_BATT_LOW_STATUS_SHIFT 28
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_BMU_INTR_BATT_LOW_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: STB_POWER_CYCLE_IRQ_STATUS [27:27] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_STB_POWER_CYCLE_IRQ_STATUS_MASK 0x08000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_STB_POWER_CYCLE_IRQ_STATUS_SHIFT 27
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_STB_POWER_CYCLE_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: reserved0 [26:26] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_reserved0_MASK  0x04000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_reserved0_SHIFT 26

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX_LOCK_ERR_IRQ_STATUS [25:25] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_MASK 0x02000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_SHIFT 25
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX_LOCK_ERR_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: reserved1 [24:24] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_reserved1_MASK  0x01000000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_reserved1_SHIFT 24

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: COUNTER_IRQ_STATUS [23:23] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_COUNTER_IRQ_STATUS_MASK 0x00800000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_COUNTER_IRQ_STATUS_SHIFT 23
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_COUNTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: DQM_IRQ_STATUS [22:22] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_DQM_IRQ_STATUS_MASK 0x00400000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_DQM_IRQ_STATUS_SHIFT 22
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_DQM_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [21:21] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00200000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 21
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [20:20] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00100000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 20
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: ERROR_UB_MASTER_IRQ_STATUS [19:19] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_UB_MASTER_IRQ_STATUS_MASK 0x00080000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_UB_MASTER_IRQ_STATUS_SHIFT 19
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_UB_MASTER_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: ERROR_G2U_IRQ_STATUS [18:18] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_G2U_IRQ_STATUS_MASK 0x00040000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_G2U_IRQ_STATUS_SHIFT 18
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_G2U_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS [17:17] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_MASK 0x00020000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_SHIFT 17
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: ERROR_G2U_TIMEOUT_IRQ_STATUS [16:16] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_MASK 0x00010000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_SHIFT 16
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_ERROR_G2U_TIMEOUT_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX15_IRQ_STATUS [15:15] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX15_IRQ_STATUS_MASK 0x00008000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX15_IRQ_STATUS_SHIFT 15
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX15_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX14_IRQ_STATUS [14:14] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX14_IRQ_STATUS_MASK 0x00004000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX14_IRQ_STATUS_SHIFT 14
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX14_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX13_IRQ_STATUS [13:13] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX13_IRQ_STATUS_MASK 0x00002000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX13_IRQ_STATUS_SHIFT 13
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX13_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX12_IRQ_STATUS [12:12] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX12_IRQ_STATUS_MASK 0x00001000
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX12_IRQ_STATUS_SHIFT 12
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX12_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX11_IRQ_STATUS [11:11] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX11_IRQ_STATUS_MASK 0x00000800
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX11_IRQ_STATUS_SHIFT 11
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX11_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX10_IRQ_STATUS [10:10] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX10_IRQ_STATUS_MASK 0x00000400
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX10_IRQ_STATUS_SHIFT 10
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX10_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX9_IRQ_STATUS [09:09] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX9_IRQ_STATUS_MASK 0x00000200
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX9_IRQ_STATUS_SHIFT 9
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX9_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX8_IRQ_STATUS [08:08] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX8_IRQ_STATUS_MASK 0x00000100
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX8_IRQ_STATUS_SHIFT 8
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX8_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX7_IRQ_STATUS [07:07] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX7_IRQ_STATUS_MASK 0x00000080
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX7_IRQ_STATUS_SHIFT 7
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX7_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX6_IRQ_STATUS [06:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX6_IRQ_STATUS_MASK 0x00000040
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX6_IRQ_STATUS_SHIFT 6
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX6_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX5_IRQ_STATUS [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX5_IRQ_STATUS_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX5_IRQ_STATUS_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX5_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX4_IRQ_STATUS [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX4_IRQ_STATUS_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX4_IRQ_STATUS_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX4_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX3_IRQ_STATUS [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX3_IRQ_STATUS_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX3_IRQ_STATUS_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX3_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX2_IRQ_STATUS [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX2_IRQ_STATUS_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX2_IRQ_STATUS_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX2_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX1_IRQ_STATUS [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX1_IRQ_STATUS_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX1_IRQ_STATUS_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX1_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_DFAP_STATUS :: MBOX0_IRQ_STATUS [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX0_IRQ_STATUS_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX0_IRQ_STATUS_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_DFAP_STATUS_MBOX0_IRQ_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_GP_MSK - LEVEL 2 IRQ GP MSK Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_MSK :: reserved0 [31:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_reserved0_MASK       0xffffffc0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_reserved0_SHIFT      6

/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_MSK :: ERROR_UB_DQM_OVERFLOW_IRQ_STATUS [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_UB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_MSK :: ERROR_GB_DQM_OVERFLOW_IRQ_STATUS [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_GB_DQM_OVERFLOW_IRQ_STATUS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_MSK :: ERROR_UB_MASTER_IRQ_MASK [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_UB_MASTER_IRQ_MASK_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_UB_MASTER_IRQ_MASK_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_UB_MASTER_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_MSK :: ERROR_G2U_IRQ_MASK [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_G2U_IRQ_MASK_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_G2U_IRQ_MASK_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_G2U_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_MSK :: ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_UB_SLAVE_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_MSK :: ERROR_G2U_TIMEOUT_IRQ_MASK [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_G2U_TIMEOUT_IRQ_MASK_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_G2U_TIMEOUT_IRQ_MASK_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_MSK_ERROR_G2U_TIMEOUT_IRQ_MASK_DEFAULT 0x00000000

/***************************************************************************
 *L2_IRQ_GP_STS - LEVEL 2 IRQ GP STS Register
 ***************************************************************************/
/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_STS :: reserved0 [31:06] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_reserved0_MASK       0xffffffc0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_reserved0_SHIFT      6

/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_STS :: ERROR_UB_DQM_OVERFLOW_IRQ_STS [05:05] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_UB_DQM_OVERFLOW_IRQ_STS_MASK 0x00000020
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_UB_DQM_OVERFLOW_IRQ_STS_SHIFT 5
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_UB_DQM_OVERFLOW_IRQ_STS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_STS :: ERROR_GB_DQM_OVERFLOW_IRQ_STS [04:04] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_GB_DQM_OVERFLOW_IRQ_STS_MASK 0x00000010
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_GB_DQM_OVERFLOW_IRQ_STS_SHIFT 4
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_GB_DQM_OVERFLOW_IRQ_STS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_STS :: ERROR_UB_MASTER_IRQ_STS [03:03] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_UB_MASTER_IRQ_STS_MASK 0x00000008
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_UB_MASTER_IRQ_STS_SHIFT 3
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_UB_MASTER_IRQ_STS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_STS :: ERROR_G2U_IRQ_STS [02:02] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_G2U_IRQ_STS_MASK 0x00000004
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_G2U_IRQ_STS_SHIFT 2
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_G2U_IRQ_STS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_STS :: ERROR_UB_SLAVE_TIMEOUT_IRQ_STS [01:01] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STS_MASK 0x00000002
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STS_SHIFT 1
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_UB_SLAVE_TIMEOUT_IRQ_STS_DEFAULT 0x00000000

/* CPU_COMM_REGS_CPUC :: L2_IRQ_GP_STS :: ERROR_G2U_TIMEOUT_IRQ_STS [00:00] */
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_G2U_TIMEOUT_IRQ_STS_MASK 0x00000001
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_G2U_TIMEOUT_IRQ_STS_SHIFT 0
#define BCHP_CPU_COMM_REGS_CPUC_L2_IRQ_GP_STS_ERROR_G2U_TIMEOUT_IRQ_STS_DEFAULT 0x00000000

#endif /* #ifndef BCHP_CPU_COMM_REGS_CPUC_H__ */

/* End of File */
