# 기초적인 문법

## wire, reg

`wire = input, output을 나타내기 위해 사용함. 실제 회로도에서 선에 해당함.` <br>
`reg = register라는 의미로, 값을 저장해놓는 변수를 의미한다.`

### wire
```verilog
wire w1, w2; /* wire 선언 */
wire [7:0] bus; /* 8bit wire 선언 */
```

### reg 
```verilog
reg a; /*register 선언*/
reg[3:0] v; /* 4bit register 선언 */
reg signed [3:0] signed_reg; /* 4bit signed register 선언 */
```


## 모듈
설계의 기본 단위. <br>
일반 프로그래밍 언어의 함수라고 생각하면됨.<br>
그렇지만 다른 프로그래밍과는 다른 게 <strong>병렬적으로</strong> 논리를 처리한다. <br>
프로그램이 아니라 실제 회로라고 생각하면 당연하게 이해할 수 있음.

### 선언과 정의

```verilog
module module_name (port_name, port_name2, ...);
/*
module_items
*/
endmodule
```

#### module items

크게 3가지로 나뉜다.
- input 
- output
- 논리

##### input 

```verilog
input a1, a2, en; /* 3개의 1bit 포트 */
input signed [7:0] a,b; /* 0~7bit signed 데이터를 갖는 포트 */
```

