Fitter report for riscv_core
Fri Oct 15 18:16:48 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Oct 15 18:16:48 2021       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; riscv_core                                  ;
; Top-level Entity Name              ; riscv_core                                  ;
; Family                             ; Cyclone 10 LP                               ;
; Device                             ; 10CL025YU256C8G                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 905 / 24,624 ( 4 % )                        ;
;     Total combinational functions  ; 899 / 24,624 ( 4 % )                        ;
;     Dedicated logic registers      ; 93 / 24,624 ( < 1 % )                       ;
; Total registers                    ; 93                                          ;
; Total pins                         ; 3 / 151 ( 2 % )                             ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 25,600 / 608,256 ( 4 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10CL025YU256C8G                       ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.2%      ;
;     Processor 3            ;   4.1%      ;
;     Processor 4            ;   4.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1107 ) ; 0.00 % ( 0 / 1107 )        ; 0.00 % ( 0 / 1107 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1107 ) ; 0.00 % ( 0 / 1107 )        ; 0.00 % ( 0 / 1107 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1094 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/sylva/OneDrive/Documents/projets/projets/riscv_core/FPGA_cyclone10lp/quartus_project_1/output_files/riscv_core.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 905 / 24,624 ( 4 % )     ;
;     -- Combinational with no register       ; 812                      ;
;     -- Register only                        ; 6                        ;
;     -- Combinational with a register        ; 87                       ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 519                      ;
;     -- 3 input functions                    ; 311                      ;
;     -- <=2 input functions                  ; 69                       ;
;     -- Register only                        ; 6                        ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 899                      ;
;     -- arithmetic mode                      ; 0                        ;
;                                             ;                          ;
; Total registers*                            ; 93 / 25,304 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 93 / 24,624 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 680 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 71 / 1,539 ( 5 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 3 / 151 ( 2 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; M9Ks                                        ; 5 / 66 ( 8 % )           ;
; Total block memory bits                     ; 25,600 / 608,256 ( 4 % ) ;
; Total block memory implementation bits      ; 46,080 / 608,256 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global signals                              ; 2                        ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 1.6% / 1.5% / 1.7%       ;
; Peak interconnect usage (total/H/V)         ; 14.9% / 14.9% / 15.0%    ;
; Maximum fan-out                             ; 226                      ;
; Highest non-global fan-out                  ; 64                       ;
; Total fan-out                               ; 3471                     ;
; Average fan-out                             ; 3.40                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 905 / 24624 ( 4 % )  ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register       ; 812                  ; 0                              ;
;     -- Register only                        ; 6                    ; 0                              ;
;     -- Combinational with a register        ; 87                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 519                  ; 0                              ;
;     -- 3 input functions                    ; 311                  ; 0                              ;
;     -- <=2 input functions                  ; 69                   ; 0                              ;
;     -- Register only                        ; 6                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 899                  ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 93                   ; 0                              ;
;     -- Dedicated logic registers            ; 93 / 24624 ( < 1 % ) ; 0 / 24624 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 71 / 1539 ( 5 % )    ; 0 / 1539 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 3                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 25600                ; 0                              ;
; Total RAM block bits                        ; 46080                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 5 / 66 ( 7 % )       ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 0 / 24 ( 0 % )       ; 2 / 24 ( 8 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 101                  ; 1                              ;
;     -- Registered Input Connections         ; 93                   ; 0                              ;
;     -- Output Connections                   ; 1                    ; 101                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 3616                 ; 110                            ;
;     -- Registered Connections               ; 489                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 102                            ;
;     -- hard_block:auto_generated_inst       ; 102                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 1                              ;
;     -- Output Ports                         ; 1                    ; 2                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk_in ; M2    ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; reset  ; N6    ; 3        ; 5            ; 0            ; 0            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; uart_tx ; T7    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 12 ( 33 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 16 ( 6 % )  ; 3.3V          ; --           ;
; 3        ; 2 / 25 ( 8 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 18 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 23 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ; 25         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; clk_in                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; reset                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; uart_tx                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                   ;
+-------------------------------+-------------------------------------------------------------------------------+
; Name                          ; cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------+
; SDC pin name                  ; inst3|altpll_component|auto_generated|pll1                                    ;
; PLL mode                      ; Normal                                                                        ;
; Compensate clock              ; clock0                                                                        ;
; Compensated input/output pins ; --                                                                            ;
; Switchover type               ; --                                                                            ;
; Input frequency 0             ; 12.0 MHz                                                                      ;
; Input frequency 1             ; --                                                                            ;
; Nominal PFD frequency         ; 12.0 MHz                                                                      ;
; Nominal VCO frequency         ; 432.0 MHz                                                                     ;
; VCO post scale K counter      ; 2                                                                             ;
; VCO frequency control         ; Auto                                                                          ;
; VCO phase shift step          ; 289 ps                                                                        ;
; VCO multiply                  ; --                                                                            ;
; VCO divide                    ; --                                                                            ;
; Freq min lock                 ; 9.8 MHz                                                                       ;
; Freq max lock                 ; 18.06 MHz                                                                     ;
; M VCO Tap                     ; 0                                                                             ;
; M Initial                     ; 1                                                                             ;
; M value                       ; 36                                                                            ;
; N value                       ; 1                                                                             ;
; Charge pump current           ; setting 1                                                                     ;
; Loop filter resistance        ; setting 24                                                                    ;
; Loop filter capacitance       ; setting 0                                                                     ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                            ;
; Bandwidth type                ; Medium                                                                        ;
; Real time reconfigurable      ; Off                                                                           ;
; Scan chain MIF file           ; --                                                                            ;
; Preserve PLL counter order    ; Off                                                                           ;
; PLL location                  ; PLL_1                                                                         ;
; Inclk0 signal                 ; clk_in                                                                        ;
; Inclk1 signal                 ; --                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                                 ;
; Inclk1 signal type            ; --                                                                            ;
+-------------------------------+-------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+
; cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 12  ; 1.0 MHz          ; 0 (0 ps)    ; 0.10 (289 ps)    ; 50/50      ; C0      ; 432           ; 216/216 Even ; --            ; 1       ; 0       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated|wire_pll1_clk[1]            ; clock1       ; 6    ; 625 ; 0.12 MHz         ; 0 (0 ps)    ; 0.12 (289 ps)    ; 50/50      ; C2      ; 375           ; 188/187 Odd  ; C1            ; 1       ; 0       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated|wire_pll1_clk[1]~cascade_in ; --           ; --   ; --  ; --               ; --          ; --               ; --         ; C1      ; 10            ; 5/5 Even     ; --            ; 1       ; 0       ;                                                   ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; uart_tx  ; Missing drive strength ;
+----------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; Compilation Hierarchy Node                                                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                       ; Entity Name                 ; Library Name ;
+-----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; |riscv_core                                                                 ; 905 (1)     ; 93 (0)                    ; 0 (0)         ; 25600       ; 5    ; 0            ; 0       ; 0         ; 3    ; 0            ; 812 (1)      ; 6 (0)             ; 87 (0)           ; |riscv_core                                                                                                                                                                                               ; riscv_core                  ; work         ;
;    |CPU:inst|                                                               ; 904 (0)     ; 93 (0)                    ; 0 (0)         ; 25600       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 811 (0)      ; 6 (0)             ; 87 (0)           ; |riscv_core|CPU:inst                                                                                                                                                                                      ; CPU                         ; work         ;
;       |ALU_package:ALU_package_instance|                                    ; 604 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 579 (0)      ; 0 (0)             ; 25 (0)           ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance                                                                                                                                                     ; ALU_package                 ; work         ;
;          |ALU:ALU_instance|                                                 ; 510 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 486 (0)      ; 0 (0)             ; 24 (0)           ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance                                                                                                                                    ; ALU                         ; work         ;
;             |arithmetic_unit:arithmetic_unit_0|                             ; 138 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (0)      ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0                                                                                                  ; arithmetic_unit             ; work         ;
;                |adder_block_16_bits:u1|                                     ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1                                                                           ; adder_block_16_bits         ; work         ;
;                   |adder_block_8_bits:u1|                                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1                                                     ; adder_block_8_bits          ; work         ;
;                      |adder_block_4_bits_serial:u1|                         ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1|adder_block_4_bits_serial:u1                        ; adder_block_4_bits_serial   ; work         ;
;                         |carry_generator:c1|                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1|adder_block_4_bits_serial:u1|carry_generator:c1     ; carry_generator             ; work         ;
;                         |upgraded_full_adder:u1|                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1|adder_block_4_bits_serial:u1|upgraded_full_adder:u1 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u2|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1|adder_block_4_bits_serial:u1|upgraded_full_adder:u2 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u3|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1|adder_block_4_bits_serial:u1|upgraded_full_adder:u3 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u4|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1|adder_block_4_bits_serial:u1|upgraded_full_adder:u4 ; upgraded_full_adder         ; work         ;
;                      |adder_block_4_bits_serial:u2|                         ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1|adder_block_4_bits_serial:u2                        ; adder_block_4_bits_serial   ; work         ;
;                         |carry_generator:c1|                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1|adder_block_4_bits_serial:u2|carry_generator:c1     ; carry_generator             ; work         ;
;                         |upgraded_full_adder:u1|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1|adder_block_4_bits_serial:u2|upgraded_full_adder:u1 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u2|                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1|adder_block_4_bits_serial:u2|upgraded_full_adder:u2 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u3|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1|adder_block_4_bits_serial:u2|upgraded_full_adder:u3 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u4|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1|adder_block_4_bits_serial:u2|upgraded_full_adder:u4 ; upgraded_full_adder         ; work         ;
;                      |two_wide_carry_manager:c1|                            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u1|two_wide_carry_manager:c1                           ; two_wide_carry_manager      ; work         ;
;                   |adder_block_8_bits:u2|                                   ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2                                                     ; adder_block_8_bits          ; work         ;
;                      |adder_block_4_bits_serial:u1|                         ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2|adder_block_4_bits_serial:u1                        ; adder_block_4_bits_serial   ; work         ;
;                         |carry_generator:c1|                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2|adder_block_4_bits_serial:u1|carry_generator:c1     ; carry_generator             ; work         ;
;                         |upgraded_full_adder:u1|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2|adder_block_4_bits_serial:u1|upgraded_full_adder:u1 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u2|                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2|adder_block_4_bits_serial:u1|upgraded_full_adder:u2 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u3|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2|adder_block_4_bits_serial:u1|upgraded_full_adder:u3 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u4|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2|adder_block_4_bits_serial:u1|upgraded_full_adder:u4 ; upgraded_full_adder         ; work         ;
;                      |adder_block_4_bits_serial:u2|                         ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2|adder_block_4_bits_serial:u2                        ; adder_block_4_bits_serial   ; work         ;
;                         |carry_generator:c1|                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2|adder_block_4_bits_serial:u2|carry_generator:c1     ; carry_generator             ; work         ;
;                         |upgraded_full_adder:u1|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2|adder_block_4_bits_serial:u2|upgraded_full_adder:u1 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u2|                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2|adder_block_4_bits_serial:u2|upgraded_full_adder:u2 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u3|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2|adder_block_4_bits_serial:u2|upgraded_full_adder:u3 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u4|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2|adder_block_4_bits_serial:u2|upgraded_full_adder:u4 ; upgraded_full_adder         ; work         ;
;                      |two_wide_carry_manager:c1|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|adder_block_8_bits:u2|two_wide_carry_manager:c1                           ; two_wide_carry_manager      ; work         ;
;                   |two_wide_carry_manager:c1|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u1|two_wide_carry_manager:c1                                                 ; two_wide_carry_manager      ; work         ;
;                |adder_block_16_bits:u2|                                     ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2                                                                           ; adder_block_16_bits         ; work         ;
;                   |adder_block_8_bits:u1|                                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1                                                     ; adder_block_8_bits          ; work         ;
;                      |adder_block_4_bits_serial:u1|                         ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1|adder_block_4_bits_serial:u1                        ; adder_block_4_bits_serial   ; work         ;
;                         |carry_generator:c1|                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1|adder_block_4_bits_serial:u1|carry_generator:c1     ; carry_generator             ; work         ;
;                         |upgraded_full_adder:u1|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1|adder_block_4_bits_serial:u1|upgraded_full_adder:u1 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u2|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1|adder_block_4_bits_serial:u1|upgraded_full_adder:u2 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u3|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1|adder_block_4_bits_serial:u1|upgraded_full_adder:u3 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u4|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1|adder_block_4_bits_serial:u1|upgraded_full_adder:u4 ; upgraded_full_adder         ; work         ;
;                      |adder_block_4_bits_serial:u2|                         ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1|adder_block_4_bits_serial:u2                        ; adder_block_4_bits_serial   ; work         ;
;                         |carry_generator:c1|                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1|adder_block_4_bits_serial:u2|carry_generator:c1     ; carry_generator             ; work         ;
;                         |upgraded_full_adder:u1|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1|adder_block_4_bits_serial:u2|upgraded_full_adder:u1 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u2|                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1|adder_block_4_bits_serial:u2|upgraded_full_adder:u2 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u3|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1|adder_block_4_bits_serial:u2|upgraded_full_adder:u3 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u4|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1|adder_block_4_bits_serial:u2|upgraded_full_adder:u4 ; upgraded_full_adder         ; work         ;
;                      |two_wide_carry_manager:c1|                            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u1|two_wide_carry_manager:c1                           ; two_wide_carry_manager      ; work         ;
;                   |adder_block_8_bits:u2|                                   ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u2                                                     ; adder_block_8_bits          ; work         ;
;                      |adder_block_4_bits_serial:u1|                         ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u2|adder_block_4_bits_serial:u1                        ; adder_block_4_bits_serial   ; work         ;
;                         |carry_generator:c1|                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u2|adder_block_4_bits_serial:u1|carry_generator:c1     ; carry_generator             ; work         ;
;                         |upgraded_full_adder:u1|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u2|adder_block_4_bits_serial:u1|upgraded_full_adder:u1 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u2|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u2|adder_block_4_bits_serial:u1|upgraded_full_adder:u2 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u3|                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u2|adder_block_4_bits_serial:u1|upgraded_full_adder:u3 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u4|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u2|adder_block_4_bits_serial:u1|upgraded_full_adder:u4 ; upgraded_full_adder         ; work         ;
;                      |adder_block_4_bits_serial:u2|                         ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u2|adder_block_4_bits_serial:u2                        ; adder_block_4_bits_serial   ; work         ;
;                         |upgraded_full_adder:u1|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u2|adder_block_4_bits_serial:u2|upgraded_full_adder:u1 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u2|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u2|adder_block_4_bits_serial:u2|upgraded_full_adder:u2 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u3|                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u2|adder_block_4_bits_serial:u2|upgraded_full_adder:u3 ; upgraded_full_adder         ; work         ;
;                         |upgraded_full_adder:u4|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u2|adder_block_4_bits_serial:u2|upgraded_full_adder:u4 ; upgraded_full_adder         ; work         ;
;                      |two_wide_carry_manager:c1|                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|adder_block_8_bits:u2|two_wide_carry_manager:c1                           ; two_wide_carry_manager      ; work         ;
;                   |two_wide_carry_manager:c1|                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|adder_block_16_bits:u2|two_wide_carry_manager:c1                                                 ; two_wide_carry_manager      ; work         ;
;                |sub_converter:sub_compliance|                               ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|sub_converter:sub_compliance                                                                     ; sub_converter               ; work         ;
;                |two_wide_carry_manager:c1|                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|arithmetic_unit:arithmetic_unit_0|two_wide_carry_manager:c1                                                                        ; two_wide_carry_manager      ; work         ;
;             |comparator_unit:comparator_unit_0|                             ; 66 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (1)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0                                                                                                  ; comparator_unit             ; work         ;
;                |block_2_bits:stage_2_bits_10|                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|block_2_bits:stage_2_bits_10                                                                     ; block_2_bits                ; work         ;
;                   |multiplexer_block:mux|                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|block_2_bits:stage_2_bits_10|multiplexer_block:mux                                               ; multiplexer_block           ; work         ;
;                |block_2_bits:stage_2_bits_2|                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|block_2_bits:stage_2_bits_2                                                                      ; block_2_bits                ; work         ;
;                   |multiplexer_block:mux|                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|block_2_bits:stage_2_bits_2|multiplexer_block:mux                                                ; multiplexer_block           ; work         ;
;                |block_2_bits:stage_2_bits_4|                                ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|block_2_bits:stage_2_bits_4                                                                      ; block_2_bits                ; work         ;
;                   |multiplexer_block:mux|                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|block_2_bits:stage_2_bits_4|multiplexer_block:mux                                                ; multiplexer_block           ; work         ;
;                |block_2_bits:stage_2_bits_6|                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|block_2_bits:stage_2_bits_6                                                                      ; block_2_bits                ; work         ;
;                   |multiplexer_block:mux|                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|block_2_bits:stage_2_bits_6|multiplexer_block:mux                                                ; multiplexer_block           ; work         ;
;                |multiplexer_4_to_1:mux|                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|multiplexer_4_to_1:mux                                                                           ; multiplexer_4_to_1          ; work         ;
;                |multiplexer_block:stage_16_bits_0|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|multiplexer_block:stage_16_bits_0                                                                ; multiplexer_block           ; work         ;
;                |multiplexer_block:stage_16_bits_1|                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|multiplexer_block:stage_16_bits_1                                                                ; multiplexer_block           ; work         ;
;                |multiplexer_block:stage_32_bits_0|                          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|multiplexer_block:stage_32_bits_0                                                                ; multiplexer_block           ; work         ;
;                |multiplexer_block:stage_4_bits_0|                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|multiplexer_block:stage_4_bits_0                                                                 ; multiplexer_block           ; work         ;
;                |multiplexer_block:stage_4_bits_1|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|multiplexer_block:stage_4_bits_1                                                                 ; multiplexer_block           ; work         ;
;                |multiplexer_block:stage_4_bits_2|                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|multiplexer_block:stage_4_bits_2                                                                 ; multiplexer_block           ; work         ;
;                |multiplexer_block:stage_4_bits_3|                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|multiplexer_block:stage_4_bits_3                                                                 ; multiplexer_block           ; work         ;
;                |multiplexer_block:stage_4_bits_4|                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|multiplexer_block:stage_4_bits_4                                                                 ; multiplexer_block           ; work         ;
;                |multiplexer_block:stage_4_bits_5|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|multiplexer_block:stage_4_bits_5                                                                 ; multiplexer_block           ; work         ;
;                |multiplexer_block:stage_4_bits_6|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|multiplexer_block:stage_4_bits_6                                                                 ; multiplexer_block           ; work         ;
;                |multiplexer_block:stage_8_bits_0|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|multiplexer_block:stage_8_bits_0                                                                 ; multiplexer_block           ; work         ;
;                |multiplexer_block:stage_8_bits_2|                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|comparator_unit:comparator_unit_0|multiplexer_block:stage_8_bits_2                                                                 ; multiplexer_block           ; work         ;
;             |logic_unit:logic_unit_0|                                       ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|logic_unit:logic_unit_0                                                                                                            ; logic_unit                  ; work         ;
;                |logic_bloc_1_bit:b0|                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|logic_unit:logic_unit_0|logic_bloc_1_bit:b0                                                                                        ; logic_bloc_1_bit            ; work         ;
;             |multiplexer_128_to_32:mux|                                     ; 114 (114)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 0 (0)             ; 24 (24)          ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|multiplexer_128_to_32:mux                                                                                                          ; multiplexer_128_to_32       ; work         ;
;             |shift_unit:shift_unit_0|                                       ; 191 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (1)      ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0                                                                                                            ; shift_unit                  ; work         ;
;                |multiplexer_row_b0:mux_b0|                                  ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0                                                                                  ; multiplexer_row_b0          ; work         ;
;                   |multiplexer_2_to_1:mux0|                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux0                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux10|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux10                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux11|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux11                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux12|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux12                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux13|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux13                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux14|                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux14                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux16|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux16                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux17|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux17                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux18|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux18                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux19|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux19                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux1|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux1                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux20|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux20                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux21|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux21                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux22|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux22                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux23|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux23                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux24|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux24                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux25|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux25                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux26|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux26                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux27|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux27                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux28|                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux28                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux2|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux2                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux3|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux3                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux4|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux4                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux5|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux5                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux6|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux6                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux7|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux7                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux8|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux8                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux9|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b0:mux_b0|multiplexer_2_to_1:mux9                                                          ; multiplexer_2_to_1          ; work         ;
;                |multiplexer_row_b1:mux_b1|                                  ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b1:mux_b1                                                                                  ; multiplexer_row_b1          ; work         ;
;                   |multiplexer_2_to_1:mux0|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b1:mux_b1|multiplexer_2_to_1:mux0                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux14|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b1:mux_b1|multiplexer_2_to_1:mux14                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux16|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b1:mux_b1|multiplexer_2_to_1:mux16                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux18|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b1:mux_b1|multiplexer_2_to_1:mux18                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux19|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b1:mux_b1|multiplexer_2_to_1:mux19                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux1|                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b1:mux_b1|multiplexer_2_to_1:mux1                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux20|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b1:mux_b1|multiplexer_2_to_1:mux20                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux21|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b1:mux_b1|multiplexer_2_to_1:mux21                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux22|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b1:mux_b1|multiplexer_2_to_1:mux22                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux23|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b1:mux_b1|multiplexer_2_to_1:mux23                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux24|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b1:mux_b1|multiplexer_2_to_1:mux24                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux25|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b1:mux_b1|multiplexer_2_to_1:mux25                                                         ; multiplexer_2_to_1          ; work         ;
;                |multiplexer_row_b2:mux_b2|                                  ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2                                                                                  ; multiplexer_row_b2          ; work         ;
;                   |multiplexer_2_to_1:mux0|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux0                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux10|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux10                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux11|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux11                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux12|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux12                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux13|                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux13                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux14|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux14                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux15|                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux15                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux16|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux16                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux17|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux17                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux18|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux18                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux19|                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux19                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux1|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux1                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux2|                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux2                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux3|                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux3                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux4|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux4                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux5|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux5                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux6|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux6                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux7|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux7                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux8|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux8                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux9|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b2:mux_b2|multiplexer_2_to_1:mux9                                                          ; multiplexer_2_to_1          ; work         ;
;                |multiplexer_row_b3:mux_b3|                                  ; 10 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b3:mux_b3                                                                                  ; multiplexer_row_b3          ; work         ;
;                   |multiplexer_2_to_1:mux0|                                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b3:mux_b3|multiplexer_2_to_1:mux0                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux1|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b3:mux_b3|multiplexer_2_to_1:mux1                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux2|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b3:mux_b3|multiplexer_2_to_1:mux2                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux3|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b3:mux_b3|multiplexer_2_to_1:mux3                                                          ; multiplexer_2_to_1          ; work         ;
;                |multiplexer_row_b4:mux_b4|                                  ; 71 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (19)      ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4                                                                                  ; multiplexer_row_b4          ; work         ;
;                   |multiplexer_2_to_1:mux0|                                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux0                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux10|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux10                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux11|                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux11                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux12|                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux12                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux13|                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux13                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux14|                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux14                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux15|                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux15                                                         ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux1|                                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux1                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux2|                                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux2                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux3|                                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux3                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux4|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux4                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux5|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux5                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux6|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux6                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux7|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux7                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux8|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux8                                                          ; multiplexer_2_to_1          ; work         ;
;                   |multiplexer_2_to_1:mux9|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|multiplexer_row_b4:mux_b4|multiplexer_2_to_1:mux9                                                          ; multiplexer_2_to_1          ; work         ;
;                |shift_way_converter:input_converter|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|shift_way_converter:input_converter                                                                        ; shift_way_converter         ; work         ;
;                   |multiplexer_2_to_1:mux0|                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|shift_way_converter:input_converter|multiplexer_2_to_1:mux0                                                ; multiplexer_2_to_1          ; work         ;
;                |shift_way_converter:output_converter|                       ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|shift_way_converter:output_converter                                                                       ; shift_way_converter         ; work         ;
;                   |multiplexer_2_to_1:mux0|                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU:ALU_instance|shift_unit:shift_unit_0|shift_way_converter:output_converter|multiplexer_2_to_1:mux0                                               ; multiplexer_2_to_1          ; work         ;
;          |ALU_inputs_manager:ALU_inputs_manager_instance|                   ; 94 (94)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 0 (0)             ; 1 (1)            ; |riscv_core|CPU:inst|ALU_package:ALU_package_instance|ALU_inputs_manager:ALU_inputs_manager_instance                                                                                                      ; ALU_inputs_manager          ; work         ;
;       |IO_manager:IO_manager_instance|                                      ; 55 (0)      ; 41 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 3 (0)             ; 38 (0)           ; |riscv_core|CPU:inst|IO_manager:IO_manager_instance                                                                                                                                                       ; IO_manager                  ; work         ;
;          |uart_tx:uart_tx_instance|                                         ; 55 (43)     ; 41 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (9)       ; 3 (3)             ; 38 (28)          ; |riscv_core|CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance                                                                                                                              ; uart_tx                     ; work         ;
;             |address_decoder:decoder|                                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |riscv_core|CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|address_decoder:decoder                                                                                                      ; address_decoder             ; work         ;
;             |counter_4_bits:counter|                                        ; 5 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (4)            ; |riscv_core|CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|counter_4_bits:counter                                                                                                       ; counter_4_bits              ; work         ;
;                |half_adder:ha1|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|counter_4_bits:counter|half_adder:ha1                                                                                        ; half_adder                  ; work         ;
;             |memory_clk_state_machine:memory_clk_state_machine_instance|    ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |riscv_core|CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|memory_clk_state_machine:memory_clk_state_machine_instance                                                                   ; memory_clk_state_machine    ; work         ;
;       |PC_unit:PC_unit_instance|                                            ; 41 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (3)       ; 0 (0)             ; 19 (16)          ; |riscv_core|CPU:inst|PC_unit:PC_unit_instance                                                                                                                                                             ; PC_unit                     ; work         ;
;          |incrementer_16_bits_by_4:inc|                                     ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 1 (0)            ; |riscv_core|CPU:inst|PC_unit:PC_unit_instance|incrementer_16_bits_by_4:inc                                                                                                                                ; incrementer_16_bits_by_4    ; work         ;
;             |half_adder:ha11|                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|PC_unit:PC_unit_instance|incrementer_16_bits_by_4:inc|half_adder:ha11                                                                                                                ; half_adder                  ; work         ;
;             |half_adder:ha12|                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|PC_unit:PC_unit_instance|incrementer_16_bits_by_4:inc|half_adder:ha12                                                                                                                ; half_adder                  ; work         ;
;             |half_adder:ha13|                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|PC_unit:PC_unit_instance|incrementer_16_bits_by_4:inc|half_adder:ha13                                                                                                                ; half_adder                  ; work         ;
;             |half_adder:ha2|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |riscv_core|CPU:inst|PC_unit:PC_unit_instance|incrementer_16_bits_by_4:inc|half_adder:ha2                                                                                                                 ; half_adder                  ; work         ;
;             |half_adder:ha3|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|PC_unit:PC_unit_instance|incrementer_16_bits_by_4:inc|half_adder:ha3                                                                                                                 ; half_adder                  ; work         ;
;             |half_adder:ha5|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|PC_unit:PC_unit_instance|incrementer_16_bits_by_4:inc|half_adder:ha5                                                                                                                 ; half_adder                  ; work         ;
;             |half_adder:ha6|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|PC_unit:PC_unit_instance|incrementer_16_bits_by_4:inc|half_adder:ha6                                                                                                                 ; half_adder                  ; work         ;
;             |half_adder:ha8|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|PC_unit:PC_unit_instance|incrementer_16_bits_by_4:inc|half_adder:ha8                                                                                                                 ; half_adder                  ; work         ;
;             |half_adder:ha9|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|PC_unit:PC_unit_instance|incrementer_16_bits_by_4:inc|half_adder:ha9                                                                                                                 ; half_adder                  ; work         ;
;          |multiplexer_32_to_16:mux|                                         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |riscv_core|CPU:inst|PC_unit:PC_unit_instance|multiplexer_32_to_16:mux                                                                                                                                    ; multiplexer_32_to_16        ; work         ;
;       |decoder:decoder_instance|                                            ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 2 (0)            ; |riscv_core|CPU:inst|decoder:decoder_instance                                                                                                                                                             ; decoder                     ; work         ;
;          |alu_opcode_feeder:alu_opcode_feeder_instance|                     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|decoder:decoder_instance|alu_opcode_feeder:alu_opcode_feeder_instance                                                                                                                ; alu_opcode_feeder           ; work         ;
;          |immediate_generator:immediate_generator_instance|                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|decoder:decoder_instance|immediate_generator:immediate_generator_instance                                                                                                            ; immediate_generator         ; work         ;
;          |instruction_format_decoder:instruction_format_decoder_instance|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|decoder:decoder_instance|instruction_format_decoder:instruction_format_decoder_instance                                                                                              ; instruction_format_decoder  ; work         ;
;          |instruction_type_decoder:instruction_type_decoder_instance|       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|decoder:decoder_instance|instruction_type_decoder:instruction_type_decoder_instance                                                                                                  ; instruction_type_decoder    ; work         ;
;          |memory_operations_controler:memory_operations_controler_instance| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|decoder:decoder_instance|memory_operations_controler:memory_operations_controler_instance                                                                                            ; memory_operations_controler ; work         ;
;          |registers_file_controler:registers_file_controler_instance|       ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 2 (2)            ; |riscv_core|CPU:inst|decoder:decoder_instance|registers_file_controler:registers_file_controler_instance                                                                                                  ; registers_file_controler    ; work         ;
;       |memory_address_manager:memory_address_manager_instance|              ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; |riscv_core|CPU:inst|memory_address_manager:memory_address_manager_instance                                                                                                                               ; memory_address_manager      ; work         ;
;       |memory_manager:memory_manager_instance|                              ; 23 (17)     ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (17)      ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|memory_manager:memory_manager_instance                                                                                                                                               ; memory_manager              ; work         ;
;          |RAM_unit:RAM_unit_instance|                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|memory_manager:memory_manager_instance|RAM_unit:RAM_unit_instance                                                                                                                    ; RAM_unit                    ; work         ;
;             |RAM_block:RAM_block_instance|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|memory_manager:memory_manager_instance|RAM_unit:RAM_unit_instance|RAM_block:RAM_block_instance                                                                                       ; RAM_block                   ; work         ;
;                |altsyncram:altsyncram_component|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|memory_manager:memory_manager_instance|RAM_unit:RAM_unit_instance|RAM_block:RAM_block_instance|altsyncram:altsyncram_component                                                       ; altsyncram                  ; work         ;
;                   |altsyncram_fir3:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|memory_manager:memory_manager_instance|RAM_unit:RAM_unit_instance|RAM_block:RAM_block_instance|altsyncram:altsyncram_component|altsyncram_fir3:auto_generated                        ; altsyncram_fir3             ; work         ;
;          |ROM_unit:ROM_unit_instance|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|memory_manager:memory_manager_instance|ROM_unit:ROM_unit_instance                                                                                                                    ; ROM_unit                    ; work         ;
;             |ROM_block:ROM_instance|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|memory_manager:memory_manager_instance|ROM_unit:ROM_unit_instance|ROM_block:ROM_instance                                                                                             ; ROM_block                   ; work         ;
;                |altsyncram:altsyncram_component|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|memory_manager:memory_manager_instance|ROM_unit:ROM_unit_instance|ROM_block:ROM_instance|altsyncram:altsyncram_component                                                             ; altsyncram                  ; work         ;
;                   |altsyncram_ju54:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|memory_manager:memory_manager_instance|ROM_unit:ROM_unit_instance|ROM_block:ROM_instance|altsyncram:altsyncram_component|altsyncram_ju54:auto_generated                              ; altsyncram_ju54             ; work         ;
;       |register_file_unit:register_file_unit_instance|                      ; 132 (0)     ; 2 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (0)      ; 0 (0)             ; 11 (0)           ; |riscv_core|CPU:inst|register_file_unit:register_file_unit_instance                                                                                                                                       ; register_file_unit          ; work         ;
;          |port_A_input_manager:port_A_input_manager_instance|               ; 96 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (78)      ; 0 (0)             ; 1 (0)            ; |riscv_core|CPU:inst|register_file_unit:register_file_unit_instance|port_A_input_manager:port_A_input_manager_instance                                                                                    ; port_A_input_manager        ; work         ;
;             |load_manager:load_manager_instance|                            ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |riscv_core|CPU:inst|register_file_unit:register_file_unit_instance|port_A_input_manager:port_A_input_manager_instance|load_manager:load_manager_instance                                                 ; load_manager                ; work         ;
;          |register_file_block:register_file_block_instance|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance                                                                                      ; register_file_block         ; work         ;
;             |altsyncram:altsyncram_component|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance|altsyncram:altsyncram_component                                                      ; altsyncram                  ; work         ;
;                |altsyncram_3ps3:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance|altsyncram:altsyncram_component|altsyncram_3ps3:auto_generated                       ; altsyncram_3ps3             ; work         ;
;          |x0_manager:x0_manager_a|                                          ; 34 (34)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 9 (9)            ; |riscv_core|CPU:inst|register_file_unit:register_file_unit_instance|x0_manager:x0_manager_a                                                                                                               ; x0_manager                  ; work         ;
;          |x0_manager:x0_manager_b|                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |riscv_core|CPU:inst|register_file_unit:register_file_unit_instance|x0_manager:x0_manager_b                                                                                                               ; x0_manager                  ; work         ;
;       |state_flags:state_flags_instance|                                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |riscv_core|CPU:inst|state_flags:state_flags_instance                                                                                                                                                     ; state_flags                 ; work         ;
;       |temporary_register:temporary_register_instance|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; |riscv_core|CPU:inst|temporary_register:temporary_register_instance                                                                                                                                       ; temporary_register          ; work         ;
;    |cpu_clock:inst3|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|cpu_clock:inst3                                                                                                                                                                               ; cpu_clock                   ; work         ;
;       |altpll:altpll_component|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|cpu_clock:inst3|altpll:altpll_component                                                                                                                                                       ; altpll                      ; work         ;
;          |cpu_clock_altpll1:auto_generated|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |riscv_core|cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated                                                                                                                      ; cpu_clock_altpll1           ; work         ;
+-----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; uart_tx ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_in  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; reset   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk_in                                                                                                                                              ;                   ;         ;
; reset                                                                                                                                               ;                   ;         ;
;      - CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|memory_clk_state_machine:memory_clk_state_machine_instance|current_state[1] ; 0                 ; 6       ;
;      - CPU:inst|state_flags:state_flags_instance|current_state[0]                                                                                   ; 0                 ; 6       ;
;      - CPU:inst|state_flags:state_flags_instance|current_state[1]                                                                                   ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal[15]                                                                            ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal[14]                                                                            ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal[13]                                                                            ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal[12]                                                                            ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal[11]                                                                            ; 0                 ; 6       ;
;      - CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|memory_clk_state_machine:memory_clk_state_machine_instance|current_state[2] ; 0                 ; 6       ;
;      - CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|memory_wren_register~0                                                      ; 0                 ; 6       ;
;      - CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|memory_clk_state_machine:memory_clk_state_machine_instance|current_state~1  ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal~4                                                                              ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal~5                                                                              ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal~6                                                                              ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal[14]~7                                                                          ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal~8                                                                              ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal~9                                                                              ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal~10                                                                             ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal~11                                                                             ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal~12                                                                             ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal~13                                                                             ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal~14                                                                             ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal~15                                                                             ; 0                 ; 6       ;
;      - CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal[1]~20                                                                          ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                   ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|memory_clk_state_machine:memory_clk_state_machine_instance|data_register_clk_enable~0 ; LCCOMB_X23_Y24_N22 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal[14]~7                                                                                    ; LCCOMB_X27_Y25_N22 ; 14      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:inst|PC_unit:PC_unit_instance|current_PC_address_internal[1]~20                                                                                    ; LCCOMB_X24_Y27_N24 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; CPU:inst|decoder:decoder_instance|registers_file_controler:registers_file_controler_instance|register_wren_a~4                                         ; LCCOMB_X28_Y27_N30 ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; CPU:inst|decoder:decoder_instance|registers_file_controler:registers_file_controler_instance|register_wren_b~0                                         ; LCCOMB_X28_Y27_N26 ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; CPU:inst|memory_manager:memory_manager_instance|RAM_unit:RAM_unit_instance|wren~0                                                                      ; LCCOMB_X28_Y26_N0  ; 2       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; CPU:inst|state_flags:state_flags_instance|is_execute_state~0                                                                                           ; LCCOMB_X27_Y25_N8  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; clk_in                                                                                                                                                 ; PIN_M2             ; 1       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated|wire_pll1_clk[0]                                                              ; PLL_1              ; 94      ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated|wire_pll1_clk[1]                                                              ; PLL_1              ; 5       ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; reset                                                                                                                                                  ; PIN_N6             ; 24      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                      ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 94      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated|wire_pll1_clk[1] ; PLL_1    ; 5       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                               ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; CPU:inst|memory_manager:memory_manager_instance|RAM_unit:RAM_unit_instance|RAM_block:RAM_block_instance|altsyncram:altsyncram_component|altsyncram_fir3:auto_generated|ALTSYNCRAM  ; M9K  ; Single Port    ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X22_Y26_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CPU:inst|memory_manager:memory_manager_instance|ROM_unit:ROM_unit_instance|ROM_block:ROM_instance|altsyncram:altsyncram_component|altsyncram_ju54:auto_generated|ALTSYNCRAM        ; M9K  ; True Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X22_Y27_N0, M9K_X22_Y28_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance|altsyncram:altsyncram_component|altsyncram_3ps3:auto_generated|ALTSYNCRAM ; M9K  ; True Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 2    ; None ; M9K_X22_Y25_N0, M9K_X33_Y25_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,435 / 71,559 ( 2 % ) ;
; C16 interconnects     ; 3 / 2,597 ( < 1 % )    ;
; C4 interconnects      ; 826 / 46,848 ( 2 % )   ;
; Direct links          ; 110 / 71,559 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 403 / 24,624 ( 2 % )   ;
; R24 interconnects     ; 8 / 2,496 ( < 1 % )    ;
; R4 interconnects      ; 1,010 / 62,424 ( 2 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.75) ; Number of LABs  (Total = 71) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 4                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 4                            ;
; 14                                          ; 5                            ;
; 15                                          ; 13                           ;
; 16                                          ; 33                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.52) ; Number of LABs  (Total = 71) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 6                            ;
; 1 Sync. clear                      ; 1                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.01) ; Number of LABs  (Total = 71) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 6                            ;
; 2                                            ; 4                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 3                            ;
; 14                                           ; 4                            ;
; 15                                           ; 8                            ;
; 16                                           ; 23                           ;
; 17                                           ; 8                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.07) ; Number of LABs  (Total = 71) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 4                            ;
; 3                                               ; 1                            ;
; 4                                               ; 0                            ;
; 5                                               ; 1                            ;
; 6                                               ; 3                            ;
; 7                                               ; 2                            ;
; 8                                               ; 10                           ;
; 9                                               ; 9                            ;
; 10                                              ; 5                            ;
; 11                                              ; 8                            ;
; 12                                              ; 7                            ;
; 13                                              ; 5                            ;
; 14                                              ; 2                            ;
; 15                                              ; 2                            ;
; 16                                              ; 3                            ;
; 17                                              ; 1                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.89) ; Number of LABs  (Total = 71) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 6                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 4                            ;
; 15                                           ; 5                            ;
; 16                                           ; 3                            ;
; 17                                           ; 4                            ;
; 18                                           ; 8                            ;
; 19                                           ; 8                            ;
; 20                                           ; 4                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 4                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 3         ; 0            ; 3         ; 0            ; 0            ; 3         ; 3         ; 0            ; 3         ; 3         ; 0            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 3         ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 3            ; 0         ; 3            ; 3            ; 0         ; 0         ; 3            ; 0         ; 0         ; 3            ; 3            ; 3            ; 3            ; 1            ; 3            ; 3            ; 1            ; 3            ; 3            ; 3            ; 3            ; 3            ; 3            ; 3            ; 3            ; 3            ; 0         ; 3            ; 3            ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; uart_tx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_in             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                               ;
+---------------------------------------------------+-----------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                   ; Destination Clock(s)                                                                                ; Delay Added in ns ;
+---------------------------------------------------+-----------------------------------------------------------------------------------------------------+-------------------+
; inst3|altpll_component|auto_generated|pll1|clk[1] ; inst3|altpll_component|auto_generated|pll1|clk[0],inst3|altpll_component|auto_generated|pll1|clk[1] ; 1.1               ;
+---------------------------------------------------+-----------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                              ; Destination Register                                                                                                                                                                                    ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; CPU:inst|temporary_register:temporary_register_instance|registered_values[12]                                                                ; CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance|altsyncram:altsyncram_component|altsyncram_3ps3:auto_generated|ram_block1a12~portb_datain_reg0 ; 0.363             ;
; CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|counter_4_bits:counter|current_value[1]                                     ; CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|memory_clk_state_machine:memory_clk_state_machine_instance|current_state[0]                                                            ; 0.297             ;
; CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|counter_4_bits:counter|current_value[0]                                     ; CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|memory_clk_state_machine:memory_clk_state_machine_instance|current_state[0]                                                            ; 0.294             ;
; CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|counter_4_bits:counter|current_value[2]                                     ; CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|memory_clk_state_machine:memory_clk_state_machine_instance|current_state[0]                                                            ; 0.292             ;
; CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|counter_4_bits:counter|current_value[3]                                     ; CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|memory_clk_state_machine:memory_clk_state_machine_instance|current_state[0]                                                            ; 0.265             ;
; CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|memory_clk_state_machine:memory_clk_state_machine_instance|current_state[1] ; CPU:inst|IO_manager:IO_manager_instance|uart_tx:uart_tx_instance|counter_4_bits:counter|current_value[0]                                                                                                ; 0.244             ;
; CPU:inst|temporary_register:temporary_register_instance|registered_values[17]                                                                ; CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance|altsyncram:altsyncram_component|altsyncram_3ps3:auto_generated|ram_block1a17~portb_datain_reg0 ; 0.036             ;
; CPU:inst|temporary_register:temporary_register_instance|registered_values[19]                                                                ; CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance|altsyncram:altsyncram_component|altsyncram_3ps3:auto_generated|ram_block1a19~portb_datain_reg0 ; 0.036             ;
; CPU:inst|temporary_register:temporary_register_instance|registered_values[16]                                                                ; CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance|altsyncram:altsyncram_component|altsyncram_3ps3:auto_generated|ram_block1a16~portb_datain_reg0 ; 0.033             ;
; CPU:inst|temporary_register:temporary_register_instance|registered_values[22]                                                                ; CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance|altsyncram:altsyncram_component|altsyncram_3ps3:auto_generated|ram_block1a22~portb_datain_reg0 ; 0.030             ;
; CPU:inst|temporary_register:temporary_register_instance|registered_values[21]                                                                ; CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance|altsyncram:altsyncram_component|altsyncram_3ps3:auto_generated|ram_block1a21~portb_datain_reg0 ; 0.025             ;
; CPU:inst|temporary_register:temporary_register_instance|registered_values[13]                                                                ; CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance|altsyncram:altsyncram_component|altsyncram_3ps3:auto_generated|ram_block1a13~portb_datain_reg0 ; 0.025             ;
; CPU:inst|temporary_register:temporary_register_instance|registered_values[20]                                                                ; CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance|altsyncram:altsyncram_component|altsyncram_3ps3:auto_generated|ram_block1a20~portb_datain_reg0 ; 0.025             ;
; CPU:inst|temporary_register:temporary_register_instance|registered_values[6]                                                                 ; CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance|altsyncram:altsyncram_component|altsyncram_3ps3:auto_generated|ram_block1a6~portb_datain_reg0  ; 0.019             ;
; CPU:inst|temporary_register:temporary_register_instance|registered_values[18]                                                                ; CPU:inst|register_file_unit:register_file_unit_instance|register_file_block:register_file_block_instance|altsyncram:altsyncram_component|altsyncram_3ps3:auto_generated|ram_block1a18~portb_datain_reg0 ; 0.018             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 15 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10CL025YU256C8G for design "riscv_core"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated|pll1" as Cyclone 10 LP PLL type File: C:/Users/sylva/OneDrive/Documents/projets/projets/riscv_core/FPGA_cyclone10lp/quartus_project_1/db/cpu_clock_altpll1.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 12, and phase shift of 0 degrees (0 ps) for cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated|wire_pll1_clk[0] port File: C:/Users/sylva/OneDrive/Documents/projets/projets/riscv_core/FPGA_cyclone10lp/quartus_project_1/db/cpu_clock_altpll1.v Line: 44
    Info (15099): Implementing clock multiplication of 6, clock division of 625, and phase shift of 0 degrees (0 ps) for cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated|wire_pll1_clk[1] port File: C:/Users/sylva/OneDrive/Documents/projets/projets/riscv_core/FPGA_cyclone10lp/quartus_project_1/db/cpu_clock_altpll1.v Line: 44
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "CPU:inst|memory_manager:memory_manager_instance|ROM_unit:ROM_unit_instance|ROM_block:ROM_instance|altsyncram:altsyncram_component|altsyncram_ju54:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10CL006YU256C8G is compatible
    Info (176445): Device 10CL010YU256C8G is compatible
    Info (176445): Device 10CL016YU256C8G is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (176353): Automatically promoted node cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/sylva/OneDrive/Documents/projets/projets/riscv_core/FPGA_cyclone10lp/quartus_project_1/db/cpu_clock_altpll1.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node cpu_clock:inst3|altpll:altpll_component|cpu_clock_altpll1:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_1) File: C:/Users/sylva/OneDrive/Documents/projets/projets/riscv_core/FPGA_cyclone10lp/quartus_project_1/db/cpu_clock_altpll1.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (332104): Reading SDC File: 'riscv_core.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 12 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[0]} {inst3|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 625 -multiply_by 6 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[1]} {inst3|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   83.333       clk_in
    Info (332111):  999.996 inst3|altpll_component|auto_generated|pll1|clk[0]
    Info (332111): 8680.520 inst3|altpll_component|auto_generated|pll1|clk[1]
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X21_Y23 to location X31_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.27 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 2 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone 10 LP Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk_in uses I/O standard 3.3-V LVTTL at M2
    Info (169178): Pin reset uses I/O standard 3.3-V LVTTL at N6
Info (144001): Generated suppressed messages file C:/Users/sylva/OneDrive/Documents/projets/projets/riscv_core/FPGA_cyclone10lp/quartus_project_1/output_files/riscv_core.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5449 megabytes
    Info: Processing ended: Fri Oct 15 18:16:48 2021
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/sylva/OneDrive/Documents/projets/projets/riscv_core/FPGA_cyclone10lp/quartus_project_1/output_files/riscv_core.fit.smsg.


