(lp1
S'goal'
p2
aS'research'
p3
aS'develop'
p4
aS'comprehens'
p5
aS'methodolog'
p6
aS'synthesi'
p7
aS'control'
p8
aS'domin'
p9
aS'random'
p10
aS'logic'
p11
aS'circuit'
p12
aS'target'
p13
aS'mix'
p14
aS'passtransistor'
p15
aS'ptl'
p16
aS'static'
p17
aS'cmo'
p18
aS'logic'
p19
aS'central'
p20
aS'methodolog'
p21
aS'integr'
p22
aS'topdown'
p23
aS'design'
p24
aS'partit'
p25
aS'logic'
p26
aS'synthesi'
p27
aS'bottomup'
p28
aS'layout'
p29
aS'assembl'
p30
aS'specif'
p31
aS'task'
p32
aS'includ'
p33
aS'algorithm'
p34
aS'initi'
p35
aS'boolean'
p36
aS'network'
p37
aS'partit'
p38
aS'novel'
p39
aS'bddbase'
p40
aS'logic'
p41
aS'decomposit'
p42
aS'driven'
p43
aS'ptlcmo'
p44
aS'technolog'
p45
aS'requir'
p46
aS'circuit'
p47
aS'synthesi'
p48
aS'mix'
p49
aS'cmosptl'
p50
aS'technolog'
p51
aS'global'
p52
aS'level'
p53
aS'placement'
p54
aS'floorplan'
p55
aS'assum'
p56
aS'control'
p57
aS'wiringinduc'
p58
aS'delay'
p59
aS'final'
p60
aS'layout'
p61
aS'experiment'
p62
aS'synthesi'
p63
aS'system'
p64
aS'base'
p65
aS'methodolog'
p66
aS'develop'
p67
a.