---
layout: single
title:  "4-1 FET의 기본 이론"
categories: "전자회로"
use_math: true
---

# 1.1 FET의 기본 구조와 종류

**1.1.2  FET의 특성**

① 다수 캐리어에 의해 구동되는 UJT(Unipolar Junction Transistor) 소자

② 입력 전계에 의해 구동되는 전압 제어 소자

③ 입력 저항이 매우 높음$(10^8 \sim 10^{10})$

④ 이득이 낮고, 고주파 특성이 낮음

⑤ 내부의 작은 capacitance에 전하를 축적하므로, 메모리로 작용



# 1.3 증가형 E-MOSFET 구조 및 동작 원리

**1.3.1 MOSFET의 종류 및 기호**

① D(Depletion type)-MOSFET: 공정 시 물리적인 채널이 旣 형성

② E(Enhancement type)-MOSFET

- 채널이 없는 구조로 시작하여, gate에 특정 임계 전압 $V_{Th}$ 이상을 인가해 채널 형성 후 동작
- 입력 임계 전압$V_{TH}$의 균일성을 유지할 수 있으므로 현재 IC에서 많이 사용

![[Figure_14]_MOSFET_structure_symbol]({{site.url}}/images/2024-04-07-FET_basic/[Figure_14]_MOSFET_structure_symbol.jpg)

PMOS symbol을 NMOS symbol와 비교하여 나타내면 다음 그림과 같다.

![[Figure_14-1]_NMOS_PMOS_symbol]({{site.url}}/images/2024-04-07-FET_basic/[Figure_14-1]_NMOS_PMOS_symbol.jpg)

- PMOS에서는 $v_S>v_G$이므로, NMOS와 달리, symbol에서 Source가 상단부에 위치한다.
- 대부분의 회로는, NMOS에서는 Body을 $GND$에, PMOS에서는 $V_{DD}$에 연결하므로, (b)와 (c)처럼 symbol에서 Body을 생략한다.
- 디지털 회로에서는 (c)처럼 switch 기호를 포함하는 경향이 있다.

**1.3.2 증가형 E-MOSFET의 구조와 채널 형성**

- 물리적인 채널이 없으므로 채널을 형성하여 사용해야 함
- FET은 Source와 Drain 간 channel을 통해서만 전류가 흘러야 하므로, P형 기판(substrate, body)과 Source 또는 P형 기판과 Drain 사이의 PN 접합부 간에는 전류가 0이어야 한다. 따라서 기판은 Source와 함께 접지시키거나 기판에 음의 전압을 인가하여 두 PN 접합부 간에는 항상 역 바이어스 상태가 되도록 한다.

**※ 바디 효과(Body Effect)**

일반적으로 MOSFET의 경우, 단자 B는 단자 S와 단락시켜 사용하므로 채널과 기판 사이의 PN 접합에는 0V의 바이어스$(v_{SB}=0)$가 된다. 따라서 기판이 회로 동작에 아무 역할도 못하므로 무시될 수 있다.

그러나 IC에서는 채널과 기판 사이 PN 접합이 on되는 것을 방지하기 위해 NMOS의 경우, **기판에 음의 전압**을 인가하여 그 접합을 **역 바이어스$(v_{SB}<0)$**시킨다. 그에 따라 기판과 채널 간의 공핍층은 넓어지며, 채널의 두께도 감소한다.

$V_{TH}=V_{TH0}+\gamma[\sqrt{2\varphi_f+V_{SB}}-\sqrt{2\varphi_f}]$

$\gamma=\frac{t_{ox}}{\epsilon_{ox}}\sqrt{2q\epsilon_{Si}N_A}=\frac{\sqrt{2q\epsilon_{Si}N_A}}{C_{ox}}$

여기서 $V_{TH0}$은 $V_S=V_B$ 일 때의 Threshold Voltage을 의미한다.

결론적으로 **$v_{SB}$의 증가**는 **$V_{TH}$의 증가**로 이어져 **$i_D$을 감소**시킨다. 기판(body)이 $i_D$을 제어하는 또 다른 gate의 작용을 하게 되어 성능을 저하시키는 이 현상을 **바디 효과(Body Effect)**라 한다.



**※ E-MOSFET에서 새로운 N형 채널을 형성하는 원리(전계효과, 표면효과)**

단자 G 금속전극에 **전압 $v_{GS}>0$**을 인가하면 $SiO_2$층이 유전체가 되는 **평행판 콘덴서(Gate MOS Capacitor)**역할을 하게 된다. 그 사이의 매우 얇은 **절연층($SiO_2$)에는 강한 전계가 생성**되어 P형 기판 반도체 내의 electrons을 표면으로 끌어당겨서 Gate 밑의 표면에는 **(-) 극성의 반전층이 N형 채널을 형성**하게 된다(n-type inversion layer).

![[Figure_15]_MOSFET_field_effect]({{site.url}}/images/2024-04-07-FET_basic/[Figure_15]_MOSFET_field_effect.jpg)

위 그림처럼, 반전층 내의 conduction electrons이 Drain과 Source 사이에 새롭게 N-type channel을 형성하므로, Drain과 Source 간 인가전압$(v_{DS})$에 의해 채널 내의 전자 이동으로 인한 channel drain current$(i_D)$가 흐르게 된다.

**게이트 전압이 증가할수록** 게이트로 끌리는 conduction electrons의 농도가 증가하고, 채널의 폭과 전도성도 증가되어 $i_D$가 증가되므로 E(증가형)-MOSFET이라고 하며, 이것은 **$v_{GS}\ge V_{TH}$ 영역에서만 동작**한다.

결국 채널 전류는 게이트 전압에 의해 제어되는데, 이렇게 채널이 형성되는데 필요한 최소 게이트 전압을 **문턱전압(Threshold Voltage, $V_{TH}$)**이라 한다.



**1.3.3 증가형 E-MOSFET의 동작모드**

E-MOSFET은 물리적인 채널이 없으므로, 특히 NMOS의 경우, Gate에 $v_{GS}>V_{TH,n}$을 인가하여 채널을 형성해야 한다. 그리고나서 그 채널 내 캐리어를 이동시켜 채널 전류를 흐르게 하기 위해, Drain 및 Source 간에 $v_{DS}$을 인가한다. 이때 $v_{DS}$에 따라 아래 그림과 같이 여러 모드의 동작으로 나뉜다.

![[Figure_16]_Nchannel_E-MOSFET_drain_characteristic]({{site.url}}/images/2024-04-07-FET_basic/[Figure_16]_Nchannel_E-MOSFET_drain_characteristic.jpg)

① 차단(cut-off) 영역 $v_{GS}<V_{TH}$:

$i_D=0$(switch-off)

② 트라이오드(triode) 영역 $v_{DS}<v_{DS(sat)}$:

$i_D$가 $v_{DS}$에 비례(switch-on)

③ 핀치-오프(pinch-off) 영역 $v_{DS}=v_{DS(sat)}$:

$i_D$가 일정하게 유지($\frac{di_D}{dv_{DS}}=0$)

④ 포화(saturation) 영역 $v_{DS}>v_{DS(sat)}$:

$i_D$가 $v_{DS}$와 무관하게 일정 유지(amplifier)

⑤ 항복(break-down) 영역 $v_{DS}\ge BV_{DS}$:

$i_D=\infty$(파괴)



**※ cut-off region $v_{GS}<V_{TH,n}$**

채널이 형성되지 않으므로 $i_D=0$이어서 **차단 상태**가 된다. 즉, switch-off 동작을 한다. 또한, Source와 Drain에 free electron이 있으며, Body에는 hole이 있다.

한편, Source을 GND에 연결하면 Source 및 Drain과 Body 간 pn-junction이 역 바이어스된다.

**※ deep triode region(small $V_{DS}$ where $V_{DS}\ll 2(V_{GS}-V_{TH,n})$)**

deep triode region은 앞서 보인 $i_D-v_{DS}$ 그래프에서 원점 부근을 가리킨다. **$v_{GS}>V_{TH,n}>0$**을 Gate에 인가하여 채널이 형성된 상태에서 Drain-Source 간에 $v_{DS}>0$을 인가하면 채널 내의 electrons이 전계에 이끌려 Drain으로 이동하므로 그 역방향(Drain to Source)으로 $i_D$가 흐르게 된다. 이 영역에서는 $i_D$가 다음 식과 같은 관계를 보인다.

$i_D=\left[ (\mu_nC_{ox}) (\frac{W}{L}) (v_{GS}-V_{TH,n})\right]v_{DS}$

$k_n'=\mu_nC_{ox}$, $k_n=k_n'\frac{W}{L}$ 

또한, 이 영역에서는 채널의 상태(channel length, depth, etc.)가 거의 일정하여, 즉, 전도성이 거의 일정하여, 그 채널을 다음 그림처럼 MOS를 $V_{OV} \equiv v_{GS}-V_{TH,n}$의 영향을 받는 일종의 가변저항으로 사용할 수 있다.

![[Figure_14-2]_deep_triode_region_MOS_resistance]({{site.url}}/images/2024-04-07-FET_basic/[Figure_14-2]_deep_triode_region_MOS_resistance.jpg)



**※ triode region(pinch-off 이전) $0<v_{DS}<v_{GS}-V_{TH,n}$**

이 영역에서부터는 더 이상 채널이 균일한 depth을 가지지 아니한다. 또한, 이 영역에서는 switch-on 동작을 한다. 한편, $v_{DS}$가 특정 값 이상으로 증가하면 $i_D$의 증가율이 다소 감소하는 모습(tapered form)을 보인다.

**$i_D=k_n'\frac{W}{L}\left[ V_{OV}v_{DS}-\frac{1}{2}v_{DS}^2 \right]=k_n'\frac{W}{L}\left[ (v_{GS}-V_{TH,n})v_{DS}-\frac{1}{2}\mathrm{v}_{DS}^{2} \right]$**

**$k_n'=\mu_nC_{ox}$**

![[Figure_17]_triode(linear)_mode]({{site.url}}/images/2024-04-07-FET_basic/[Figure_17]_triode(linear)_mode.jpg)



**※ saturation region(pinch-off 이후) $v_{DS} \ge v_{GS}-V_{TH,n}$**

$v_{DS}$가 특정값 이상으로 증가하면 Drain 주변의 공핍층이 확장되어 채널 크기가 감소되어 더 이상 $v_{DS}$가 증가하는 만큼 $i_D$가 커지지 않는다. 그런데도 $v_{DS}$가 증가하면 채널이 소멸되는 **채널 핀치-오프(pinch-off)**가 발생한다. 이때의 $v_{DS}$을 $v_{DS(sat)}$라고 정의한다. 앞서 언급된 특성 곡선 그림에서 볼 수 있듯이, **채널이 소멸된 핀치-오프 이후**에도 **$i_D\neq 0$**이고, 일정한 크기로 **포화된 전류 특성을 가지는 포화 영역에서 동작**하게 된다. 이때 기판 쪽으로 공핍층이 형성되게 하기 위해 Drain과 Source의 불순물을 더 강하게 $N^+$ 도핑시킨다.

![[Figure_18]_pinch_off]({{site.url}}/images/2024-04-07-FET_basic/[Figure_18]_pinch_off.jpg)

아래 그림에서는 **핀치-오프 이후 Drain 쪽에 생긴 공핍된 채널**을 볼 수 있다. 공핍층은 Source 쪽으로 퍼져 나가지만 실제 공핍된 채널의 길이는 매우 작아, 채널 길이는 거의 변하지 않는다. 다시 말해 채널의 상태는 실질적으로 일정하므로 $i_D\neq 0$이고, $v_{DS}$에 무관하게 일정하게 유지되는 **전류 포화 영역**에서 동작한다. 이 모드에서는 **amplifier**로 동작한다.

![[Figure_19]_saturation_mode]({{site.url}}/images/2024-04-07-FET_basic/[Figure_19]_saturation_mode.jpg)

$i_D=\frac{1}{2}k_n'(\frac{1}{2})(v_{GS}-V_{TH,n})^2$

$v_{DS,sat}=v_{GS}-V_{TH,n}=V_{OV}$

위 그림처럼 채널 길이가 감소하는 **채널길이 변조효과(channel-length modulation)**로 인해, $i_D$∝$\frac{1}{L}$가 증가한다. 그래서 이 경우, 채널 길이 L은 일정하다고 간주하는 대신, $1+ \lambda v_{DS}$을 곱하여 $i_D$을 보정한다. 즉, 채널길이 변조효과를 고려할 때에는 다음 식을 채택한다.

$i_D=\frac{1}{2}\mu_nC_{ox}\frac{W}{L}(v_{GS}-V_{TH,n})^2(1+\lambda v_{DS})$

여기서 $\lambda$는 공정 parameter로, 공정마다 그 값이 다르다.



**cf) 채널길이 변조효과(channel-length modulation)**

![[Figure_22]_channel_length_modulation_i-V_graph]({{site.url}}/images/2024-04-07-FET_basic/[Figure_22]_channel_length_modulation_i-V_graph.jpg)

![[Figure_23]_lambda_slope]({{site.url}}/images/2024-04-07-FET_basic/[Figure_23]_lambda_slope.jpg)

$r_o \equiv \left[\frac{\partial i_D}{\partial v_{DS}} \right]^{-1}_{v_{GS}=const.}=\frac{1}{\lambda I_D}=\frac{V_A}{I_D}$

$L_2=2L_1$

위 그림에 의해, $L$을 증가시키면, 이상적으로 동작할 가능성이 높아진다. 그러나 $i_D$가 낮아져, 속도가 낮아진다는 단점이 있다.

물론, $W$을 $L$을 증가한 만큼 동일하게 증가시키면 그 문제는 해결되지만, size가 너무 커진다는 단점이 있다. trade-off가 늘 있으니, 그 값을 주어진 상황에 알맞게 채택해야 한다.



**※ break-down region $v_{DS} \ge BV_{DS}$**

Drain과 기판 사이의 PN 접합에서 애벌란치 항복(avalanche break-down)이 발생한다.

**cf) PMOS Transistor에서 채널을 형성하려면?**

$v_G$가 크면 전류가 흐르지 않는다. PMOS Transistor에서 전류가 흐르기 위해서는 다음과 같아야 한다.

$v_{GS} \le V_{TH,p} < 0$

$V_{TH,p}$은 음수인데, (-) 기호를 사용하지 않고 표현하려면

$\left\vert v_{GS} \right\vert \geq \left\vert V_{TH,p} \right\vert$

또는

$v_{SG} \geq \left\vert V_{TH,p} \right\vert$

![[Figure_21]_the_case_of_PMOS]({{site.url}}/images/2024-04-07-FET_basic/[Figure_21]_the_case_of_PMOS.jpg)



**1.3.4 Long-Channel I-V characteristics**

channel length가 보통 $1 \mu$을 초과할 때 long-channel이라 지칭한다. 이렇게 channel length가 충분히 길면 lateral electric field(Source와 Drain 사이의 전계)의 크기가 상대적으로 낮아진다.

앞서 언급했던 것처럼 $v_{GS} > V_{TH}$이면 비로소 전류가 흐르는데, 그것은 채널에 있는 전하량과 carrier velocity로 결정된다.

**※ Charge in the channel($Q_{channel}$)**

![[Figure_60]_NMOS]({{site.url}}/images/2024-04-07-FET_basic/[Figure_60]_NMOS.jpg)

$Q_{channel}=C_g(V_{gc}-V_{TH})$

여기서 $V_{gc}$는 다음과 같이 정의된다.

$V_c = \frac{V_s + V_d}{2} = V_s + \frac{V_{ds}}{2}$

$\therefore V_{gc}=V_g - V_c = V_{gs} - \frac{V_{ds}}{2}$

또한, $C_g$는 다음과 같이 정의된다.

$C_g = k_{ox} \epsilon_0 \frac{WL}{t_{ox}}$

$=\epsilon_{ox} \frac{WL}{t_{ox}} = C_{ox}WL$

**※ Rate of charge in the channel(L/v)**

$v=\mu E = \mu \frac{V_{ds}}{L}$

channel-length($L$)을 $v$로 나누면, 채널 내 전하량의 비율이 도출된다.

**※ Current between source and drain**

$I_{ds}=\frac{Q_{channel}}{L/v}=\mu C_{ox} \frac{W}{L} \left( V_{gs}-V_{TH}-\frac{V_{ds}}{2} \right)$

$= \beta \left(V_{GT} -\frac{V_{ds}}{2} \right)$

$I_{ds}$가 linear(triode) region에 있으면 위에서 구한 값이지만, saturation region에 있으면 다음과 같다.

$I_{ds} = \frac{\beta}{2}V_{GT}^2$

지금까지 구한 식으로 I-V 특성을 NMOS와 PMOS 각각에 대해 그래프로 나타내면 다음과 같다.

![[Figure_61]_NMOS_PMOS_I-V_characteristics]({{site.url}}/images/2024-04-07-FET_basic/[Figure_61]_NMOS_PMOS_I-V_characteristics.jpg)

**1.3.5 C-V characteristics**

앞서 Gate Capacitor을 정의했다. 이는 Gate와 Channel 사이에 있는 것으로, $C_g$은 다음과 같다.

$C_g=C_{ox}WL=C_{permicron}W$

뿐만 아니라, Source와 Drain에도 capacitance가 존재한다. 이를 parasitic capacitors라 부르는데, 트랜지스터 구동에 기능적인 역할을 하지는 않지만, 성능에 영향을 미친다. 

Diffusion capacitance $C_{sb}$와 $C_{db}$은 Source/Drain diffusion과 Body 사이의 pn-junction에서 발생한다. 이러한 capacitance는 주로 확산 범위, 깊이, 도핑 레벨, 전압의 영향을 받는다.

**※ Area(AS) and Sidewall Perimeter(PS) of the diffusion region**

![[Figure_63]_area_&_perimeter_diffusion_region]({{site.url}}/images/2024-04-07-FET_basic/[Figure_63]_area_&_perimeter_diffusion_region.jpg)

Area(AS) = WD

Perimeter(PS) = 2W + 2D

Total source parasitic capacitance

$C_{sb}=AS /times C_{jbs}+ PS \times C_{jbssw}$

**※ Gate capacitance - intrinsic capacitance($C_{gc}$)**

$C_{gb}$: Gate to Body

$C_{gs}$: Gate to Source

$C_{gd}$: Gate to Drain

![[Figure_62]_MOS_gate_capacitance]({{site.url}}/images/2024-04-07-FET_basic/[Figure_62]_MOS_gate_capacitance-1713434009152-4.jpg)

**※ Gate capacitance - overap capacitance($C_gol$)**

$C_{gsol(overlap)}=C_{gsol}W$

$C_{gdol(overlap)}=C_{gdol}W$



**1.3.6 Nonideal I-V Effects**

지금까지 다룬 long channel I-V 모델(1 micron 초과)은 1 micron 이하 모델에 있어서 중요한 점을 무시할 수 있었다. short channel I-V 모델은, saturation current가 **$V_{gs}$에 따라 이차 이하의 그래프 형태로 증가**하며, **$V_{ds}$의 영향을 받는다.**

saturation current가 $V_{gs}$에 따라 이차 이하의 그래프 형태로 증가하는 것은 다음 두 가지 요소에 기인한 것이다.

① velocity saturation

② mobility degradation

또한, saturation current가 $V_{ds}$의 영향을 받는 것은 channel-length modulation에 기인한 것이다.

**※ Threshold Voltage Effect**

**① body effect**

**② Drain-Induced Barrier Lowering(DIBL)**

Drain voltage $V_{ds}$은 $V_{TH}$에 영향을 주는 전계를 형성한다. 또한, DIBL은 $V_{ds}$가 높을 때 subthreshold leakage을 증가시킨다.

**※ Leakage**

트랜지스터에서는 OFF일 때에도 적은 양의 전류를 유출한다. 중점적인 leakage path는 다음과 같다.

**① subthreshold leakage between Source & Drain** 

long-channel model은 $V_{gs} > V_{TH}$일 때, 전류가 Source에서 Drain으로만 흐른다고 가정한다. 그러나 현실적으로 $V_{TH}$ 이하가 되었을 때, 전류가 **급격히 꺼지는 것이 아니라, 기하급수적으로 감소**한다. 이러한 subthreshold leakage current는 DIBL 때문에 $V_{ds}$가 높을 때 크다.

subthreshold conduction은 **초저전력 회로**에서는 유용하다. 그러나 **dynamic circuit, DRAM 등은 OFF 일 때에도 capacitor를 방전**시킬 수 있다. 또한, **유휴상태의 회로가 전력을 더 소모**하도록 한다는 단점이 있다.

**② Gate Leakage from gate to body**

Gate oxide가 매우 얇을 때, Gate의 전자가 얇은 barrier을 거쳐 채널을 통과하는 **터널링**이라는 양자역학적 효과에 의한 것이다.

* Fowler-Nordheim (FN) tunneling
* Direct tunneling

**③ Junction Leakage from Source to Body & Drain to Body**

Source/Drain과 Body 사이의 pn-junction으로부터 유출되는 전류이다.

**※ Temperature Dependence**

- Carrier mobility
- Saturation velocity
- Threshold voltage
- 온도가 높아지면 OFF current는 증가하지만, ON current는 감소한다.



# 2.1 CMOS Fabrication and Layout



출처 및 참고)

강영국, 『디지털 전자회로』, 한빛아카데미, 2021

백광현 교수, 『전자회로』 강의자료, 중앙대학교 전자전기공학부, 2024

심용 교수, 『메모리및SoC설계』 강의자료, 중앙대학교 전자전기공학부, 2024