From d02302568d13c8f94f9f20fb6db08e8b72ff0e01 Mon Sep 17 00:00:00 2001
From: Hyun Kwon <hyun.kwon@xilinx.com>
Date: Thu, 10 Aug 2017 11:26:07 -0700
Subject: [PATCH 290/532] drm: xilinx: dp: Fix styles

commit 6ac629b1c1016ec610c11a1d168db8a0d5d99136 from
https://github.com/Xilinx/linux-xlnx.git

Fix warning below for static variable initialization,
BIT() macro, macro argument:

CHECK: Prefer using the BIT macro
+#define XILINX_DP_TX_SW_RESET_STREAM1                  (1 << 0)

...

CHECK: Macro argument reuse 'x' - possible side-effects?
+#define IN_RANGE(x, min, max) ((x) >= (min) && (x) <= (max))

Signed-off-by: Hyun Kwon <hyun.kwon@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>
Signed-off-by: Xulin Sun <xulin.sun@windriver.com>
---
 drivers/gpu/drm/xilinx/xilinx_drm_dp.c | 88 +++++++++++++++++-----------------
 1 file changed, 45 insertions(+), 43 deletions(-)

diff --git a/drivers/gpu/drm/xilinx/xilinx_drm_dp.c b/drivers/gpu/drm/xilinx/xilinx_drm_dp.c
index d2e4a90..911d640 100644
--- a/drivers/gpu/drm/xilinx/xilinx_drm_dp.c
+++ b/drivers/gpu/drm/xilinx/xilinx_drm_dp.c
@@ -49,11 +49,11 @@ MODULE_PARM_DESC(aux_timeout_ms,
 #define XILINX_DP_TX_SCRAMBLING_DISABLE			0x14
 #define XILINX_DP_TX_DOWNSPREAD_CTL			0x18
 #define XILINX_DP_TX_SW_RESET				0x1c
-#define XILINX_DP_TX_SW_RESET_STREAM1			(1 << 0)
-#define XILINX_DP_TX_SW_RESET_STREAM2			(1 << 1)
-#define XILINX_DP_TX_SW_RESET_STREAM3			(1 << 2)
-#define XILINX_DP_TX_SW_RESET_STREAM4			(1 << 3)
-#define XILINX_DP_TX_SW_RESET_AUX			(1 << 7)
+#define XILINX_DP_TX_SW_RESET_STREAM1			BIT(0)
+#define XILINX_DP_TX_SW_RESET_STREAM2			BIT(1)
+#define XILINX_DP_TX_SW_RESET_STREAM3			BIT(2)
+#define XILINX_DP_TX_SW_RESET_STREAM4			BIT(3)
+#define XILINX_DP_TX_SW_RESET_AUX			BIT(7)
 #define XILINX_DP_TX_SW_RESET_ALL			(XILINX_DP_TX_SW_RESET_STREAM1 | \
 							 XILINX_DP_TX_SW_RESET_STREAM2 | \
 							 XILINX_DP_TX_SW_RESET_STREAM3 | \
@@ -84,7 +84,7 @@ MODULE_PARM_DESC(aux_timeout_ms,
 #define XILINX_DP_TX_CORE_ID_MINOR_SHIFT		16
 #define XILINX_DP_TX_CORE_ID_REVISION_MASK		(0xff << 8)
 #define XILINX_DP_TX_CORE_ID_REVISION_SHIFT		8
-#define XILINX_DP_TX_CORE_ID_DIRECTION			(1 << 0)
+#define XILINX_DP_TX_CORE_ID_DIRECTION			BIT(0)
 
 /* AUX channel interface registers */
 #define XILINX_DP_TX_AUX_COMMAND			0x100
@@ -97,38 +97,38 @@ MODULE_PARM_DESC(aux_timeout_ms,
 #define XILINX_DP_TX_CLK_DIVIDER_MHZ			1000000
 #define XILINX_DP_TX_CLK_DIVIDER_AUX_FILTER_SHIFT	8
 #define XILINX_DP_TX_INTR_SIGNAL_STATE			0x130
-#define XILINX_DP_TX_INTR_SIGNAL_STATE_HPD		(1 << 0)
-#define XILINX_DP_TX_INTR_SIGNAL_STATE_REQUEST		(1 << 1)
-#define XILINX_DP_TX_INTR_SIGNAL_STATE_REPLY		(1 << 2)
-#define XILINX_DP_TX_INTR_SIGNAL_STATE_REPLY_TIMEOUT	(1 << 3)
+#define XILINX_DP_TX_INTR_SIGNAL_STATE_HPD		BIT(0)
+#define XILINX_DP_TX_INTR_SIGNAL_STATE_REQUEST		BIT(1)
+#define XILINX_DP_TX_INTR_SIGNAL_STATE_REPLY		BIT(2)
+#define XILINX_DP_TX_INTR_SIGNAL_STATE_REPLY_TIMEOUT	BIT(3)
 #define XILINX_DP_TX_AUX_REPLY_DATA			0x134
 #define XILINX_DP_TX_AUX_REPLY_CODE			0x138
 #define XILINX_DP_TX_AUX_REPLY_CODE_AUX_ACK		(0)
-#define XILINX_DP_TX_AUX_REPLY_CODE_AUX_NACK		(1 << 0)
-#define XILINX_DP_TX_AUX_REPLY_CODE_AUX_DEFER		(1 << 1)
+#define XILINX_DP_TX_AUX_REPLY_CODE_AUX_NACK		BIT(0)
+#define XILINX_DP_TX_AUX_REPLY_CODE_AUX_DEFER		BIT(1)
 #define XILINX_DP_TX_AUX_REPLY_CODE_I2C_ACK		(0)
-#define XILINX_DP_TX_AUX_REPLY_CODE_I2C_NACK		(1 << 2)
-#define XILINX_DP_TX_AUX_REPLY_CODE_I2C_DEFER		(1 << 3)
+#define XILINX_DP_TX_AUX_REPLY_CODE_I2C_NACK		BIT(2)
+#define XILINX_DP_TX_AUX_REPLY_CODE_I2C_DEFER		BIT(3)
 #define XILINX_DP_TX_AUX_REPLY_CNT			0x13c
 #define XILINX_DP_TX_AUX_REPLY_CNT_MASK			0xff
 #define XILINX_DP_TX_INTR_STATUS			0x140
 #define XILINX_DP_TX_INTR_MASK				0x144
-#define XILINX_DP_TX_INTR_HPD_IRQ			(1 << 0)
-#define XILINX_DP_TX_INTR_HPD_EVENT			(1 << 1)
-#define XILINX_DP_TX_INTR_REPLY_RECV			(1 << 2)
-#define XILINX_DP_TX_INTR_REPLY_TIMEOUT			(1 << 3)
-#define XILINX_DP_TX_INTR_HPD_PULSE			(1 << 4)
-#define XILINX_DP_TX_INTR_EXT_PKT_TXD			(1 << 5)
-#define XILINX_DP_TX_INTR_LIV_ABUF_UNDRFLW		(1 << 12)
-#define XILINX_DP_TX_INTR_VBLANK_START			(1 << 13)
-#define XILINX_DP_TX_INTR_PIXEL0_MATCH			(1 << 14)
-#define XILINX_DP_TX_INTR_PIXEL1_MATCH			(1 << 15)
+#define XILINX_DP_TX_INTR_HPD_IRQ			BIT(0)
+#define XILINX_DP_TX_INTR_HPD_EVENT			BIT(1)
+#define XILINX_DP_TX_INTR_REPLY_RECV			BIT(2)
+#define XILINX_DP_TX_INTR_REPLY_TIMEOUT			BIT(3)
+#define XILINX_DP_TX_INTR_HPD_PULSE			BIT(4)
+#define XILINX_DP_TX_INTR_EXT_PKT_TXD			BIT(5)
+#define XILINX_DP_TX_INTR_LIV_ABUF_UNDRFLW		BIT(12)
+#define XILINX_DP_TX_INTR_VBLANK_START			BIT(13)
+#define XILINX_DP_TX_INTR_PIXEL0_MATCH			BIT(14)
+#define XILINX_DP_TX_INTR_PIXEL1_MATCH			BIT(15)
 #define XILINX_DP_TX_INTR_CHBUF_UNDERFLW_MASK		0x3f0000
 #define XILINX_DP_TX_INTR_CHBUF_OVERFLW_MASK		0xfc00000
-#define XILINX_DP_TX_INTR_CUST_TS_2			(1 << 28)
-#define XILINX_DP_TX_INTR_CUST_TS			(1 << 29)
-#define XILINX_DP_TX_INTR_EXT_VSYNC_TS			(1 << 30)
-#define XILINX_DP_TX_INTR_VSYNC_TS			(1 << 31)
+#define XILINX_DP_TX_INTR_CUST_TS_2			BIT(28)
+#define XILINX_DP_TX_INTR_CUST_TS			BIT(29)
+#define XILINX_DP_TX_INTR_EXT_VSYNC_TS			BIT(30)
+#define XILINX_DP_TX_INTR_VSYNC_TS			BIT(31)
 #define XILINX_DP_TX_INTR_ALL				(XILINX_DP_TX_INTR_HPD_IRQ | \
 							 XILINX_DP_TX_INTR_HPD_EVENT | \
 							 XILINX_DP_TX_INTR_REPLY_RECV | \
@@ -158,13 +158,13 @@ MODULE_PARM_DESC(aux_timeout_ms,
 #define XILINX_DP_TX_MAIN_STREAM_HSTART			0x19c
 #define XILINX_DP_TX_MAIN_STREAM_VSTART			0x1a0
 #define XILINX_DP_TX_MAIN_STREAM_MISC0			0x1a4
-#define XILINX_DP_TX_MAIN_STREAM_MISC0_SYNC		(1 << 0)
+#define XILINX_DP_TX_MAIN_STREAM_MISC0_SYNC		BIT(0)
 #define XILINX_DP_TX_MAIN_STREAM_MISC0_FORMAT_SHIFT	1
-#define XILINX_DP_TX_MAIN_STREAM_MISC0_DYNAMIC_RANGE	(1 << 3)
-#define XILINX_DP_TX_MAIN_STREAM_MISC0_YCBCR_COLRIMETRY	(1 << 4)
+#define XILINX_DP_TX_MAIN_STREAM_MISC0_DYNAMIC_RANGE	BIT(3)
+#define XILINX_DP_TX_MAIN_STREAM_MISC0_YCBCR_COLRIMETRY	BIT(4)
 #define XILINX_DP_TX_MAIN_STREAM_MISC0_BPC_SHIFT	5
 #define XILINX_DP_TX_MAIN_STREAM_MISC1			0x1a8
-#define XILINX_DP_TX_MAIN_STREAM_MISC0_INTERLACED_VERT	(1 << 0)
+#define XILINX_DP_TX_MAIN_STREAM_MISC0_INTERLACED_VERT	BIT(0)
 #define XILINX_DP_TX_MAIN_STREAM_MISC0_STEREO_VID_SHIFT	1
 #define XILINX_DP_TX_M_VID				0x1ac
 #define XILINX_DP_TX_TRANSFER_UNIT_SIZE			0x1b0
@@ -178,10 +178,10 @@ MODULE_PARM_DESC(aux_timeout_ms,
 
 /* PHY configuration and status registers */
 #define XILINX_DP_TX_PHY_CONFIG				0x200
-#define XILINX_DP_TX_PHY_CONFIG_PHY_RESET		(1 << 0)
-#define XILINX_DP_TX_PHY_CONFIG_GTTX_RESET		(1 << 1)
-#define XILINX_DP_TX_PHY_CONFIG_PHY_PMA_RESET		(1 << 8)
-#define XILINX_DP_TX_PHY_CONFIG_PHY_PCS_RESET		(1 << 9)
+#define XILINX_DP_TX_PHY_CONFIG_PHY_RESET		BIT(0)
+#define XILINX_DP_TX_PHY_CONFIG_GTTX_RESET		BIT(1)
+#define XILINX_DP_TX_PHY_CONFIG_PHY_PMA_RESET		BIT(8)
+#define XILINX_DP_TX_PHY_CONFIG_PHY_PCS_RESET		BIT(9)
 #define XILINX_DP_TX_PHY_CONFIG_ALL_RESET		(XILINX_DP_TX_PHY_CONFIG_PHY_RESET | \
 							 XILINX_DP_TX_PHY_CONFIG_GTTX_RESET | \
 							 XILINX_DP_TX_PHY_CONFIG_PHY_PMA_RESET | \
@@ -199,10 +199,10 @@ MODULE_PARM_DESC(aux_timeout_ms,
 #define XILINX_DP_TX_PHY_CLOCK_FEEDBACK_SETTING_270	0x3
 #define XILINX_DP_TX_PHY_CLOCK_FEEDBACK_SETTING_540	0x5
 #define XILINX_DP_TX_PHY_POWER_DOWN			0x238
-#define XILINX_DP_TX_PHY_POWER_DOWN_LANE_0		(1 << 0)
-#define XILINX_DP_TX_PHY_POWER_DOWN_LANE_1		(1 << 1)
-#define XILINX_DP_TX_PHY_POWER_DOWN_LANE_2		(1 << 2)
-#define XILINX_DP_TX_PHY_POWER_DOWN_LANE_3		(1 << 3)
+#define XILINX_DP_TX_PHY_POWER_DOWN_LANE_0		BIT(0)
+#define XILINX_DP_TX_PHY_POWER_DOWN_LANE_1		BIT(1)
+#define XILINX_DP_TX_PHY_POWER_DOWN_LANE_2		BIT(2)
+#define XILINX_DP_TX_PHY_POWER_DOWN_LANE_3		BIT(3)
 #define XILINX_DP_TX_PHY_POWER_DOWN_ALL			0xf
 #define XILINX_DP_TX_PHY_PRECURSOR_LANE_0		0x23c
 #define XILINX_DP_TX_PHY_PRECURSOR_LANE_1		0x240
@@ -216,7 +216,7 @@ MODULE_PARM_DESC(aux_timeout_ms,
 #define XILINX_DP_SUB_TX_PHY_PRECURSOR_LANE_1		0x250
 #define XILINX_DP_TX_PHY_STATUS				0x280
 #define XILINX_DP_TX_PHY_STATUS_PLL_LOCKED_SHIFT	4
-#define XILINX_DP_TX_PHY_STATUS_FPGA_PLL_LOCKED		(1 << 6)
+#define XILINX_DP_TX_PHY_STATUS_FPGA_PLL_LOCKED		BIT(6)
 
 /* Audio registers */
 #define XILINX_DP_TX_AUDIO_CONTROL			0x300
@@ -346,7 +346,9 @@ static inline struct xilinx_drm_dp *to_dp(struct drm_encoder *encoder)
 #ifdef CONFIG_DRM_XILINX_DP_DEBUG_FS
 #define XILINX_DP_DEBUGFS_READ_MAX_SIZE	32
 #define XILINX_DP_DEBUGFS_UINT8_MAX_STR	"255"
-#define IN_RANGE(x, min, max) ((x) >= (min) && (x) <= (max))
+#define IN_RANGE(x, min, max) ({	\
+		typeof(x) _x = (x);	\
+		_x >= (min) && _x <= (max); })
 
 /* Match xilinx_dp_testcases vs dp_debugfs_reqs[] entry */
 enum xilinx_dp_testcases {
@@ -1311,7 +1313,7 @@ static int xilinx_drm_dp_init_aux(struct xilinx_drm_dp *dp)
 				  XILINX_DP_TX_INTR_ALL);
 	else
 		xilinx_drm_writel(dp->iomem, XILINX_DP_TX_INTR_MASK,
-				  ~XILINX_DP_TX_INTR_ALL);
+				  (u32)~XILINX_DP_TX_INTR_ALL);
 	xilinx_drm_writel(dp->iomem, XILINX_DP_TX_ENABLE, 1);
 
 	return 0;
-- 
2.7.4

