---
tags:
  - Note_done
  - Informatique
source: UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[../4 - Eléments de conception logique/4.6.4 - Registre|4.6.4 - Registre]]
1. [[../4 - Eléments de conception logique/4.6.6 - Mémoire à accès aléatoire (RAM)|4.6.6 - Mémoire à accès aléatoire (RAM)]]
2. [[../4 - Eléments de conception logique/4.6.6.3 - Modèle de mémoire|4.6.6.3 - Modèle de mémoire]]

_Fonctionnement des ordinateurs : Processeur_
1. [[../5 - Processeur/5.4.2 - Registre d'usage général (GPR)|5.4.2 - Registre d'usage général (GPR)]]
2. [[../5 - Processeur/5.4.2.1 - Banque de registre (MIPS)|5.4.2.1 - Banque de registre (MIPS)]]

_Fonctionnement des ordinateurs : Hiérarchie de mémoires_
1. [[8.1 - Mémoire SRAM]]
2. [[8.2 - Mémoire DRAM]]
3. [[8.4 - Principe de localité (Mémoire cache)]]
4. [[8.5 - Mémoire cache]]

# Définition
Un cache miss est un accès mémoire à une adresse dont le contenu n'est pas actuellement en cache. Il est nécessaire d'effectuer une lecture en mémoire principale (lente).
**Illustration** : ![[../../../../0 - Dossier Template/Dossier IMage/Pasted image 20240418202115.png]]
Dans l'exemple, la cellule mémoire d'adresse C est accédée par le processeur. Cette cellule ne se trouve pas encore en cache (c'est un miss). Un accès à la mémoire principale est requis. Après quoi, la donnée est placée en cache
## Types de cache misses
1. **Compulsory miss** :
	1. lors du 1er accès à un mot mémoire  
2. **Capacity miss** :
	1. donnée éjectée de la cache 
	2. en raison de la taille limitée de la cache 
3. **Conflict miss** 
	1. donnée éjectée de la cache 
	2. en raison de l’impossibilité de se trouver en cache en même temps qu’une autre donnée (voir plus loin « direct-mapped caches »