+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_Medipix_sopc|Medipix_sopc_reset_ram_phy_clk_out_domain_synch                                                                                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|Medipix_sopc_reset_ram_aux_half_rate_clk_out_domain_synch                                                                                                                                                          ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_uart_0|the_uart_0_regs                                                                                                                                                                                         ; 41    ; 12             ; 6            ; 12             ; 43     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_uart_0|the_uart_0_rx|the_uart_0_rx_stimulus_source                                                                                                                                                             ; 17    ; 0              ; 16           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_uart_0|the_uart_0_rx                                                                                                                                                                                           ; 19    ; 1              ; 0            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_uart_0|the_uart_0_tx                                                                                                                                                                                           ; 27    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_uart_0                                                                                                                                                                                                         ; 26    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_uart_0_s1                                                                                                                                                                                                      ; 54    ; 0              ; 11           ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_tx_table|tx_table|b2v_inst4                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_tx_table|tx_table|b2v_inst1|altsyncram_component|auto_generated                                                                                                                                                ; 52    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_tx_table|tx_table|b2v_inst1                                                                                                                                                                                    ; 52    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_tx_table|tx_table|b2v_inst                                                                                                                                                                                     ; 42    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_tx_table|tx_table                                                                                                                                                                                              ; 41    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_tx_table                                                                                                                                                                                                       ; 41    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_tx_table_avalon_slave_0                                                                                                                                                                                        ; 78    ; 0              ; 7            ; 0              ; 75     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_sys_clk_freq                                                                                                                                                                                                   ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_sys_clk_freq_s1                                                                                                                                                                                                ; 52    ; 0              ; 11           ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_spi_0                                                                                                                                                                                                          ; 25    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_spi_0_spi_control_port                                                                                                                                                                                         ; 55    ; 0              ; 11           ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|mmc                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|cs_n_clk_pipe_2x                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|write_clk_pipe                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|resync_clk_pipe                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|mem_clk_pipe                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|measure_clk_pipe                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|ac_clk_pipe_2x                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|mem_pipe                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|reset_rdp_phy_clk_pipe                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|DDR_CLK_OUT[0].ddr_clk_out_n|auto_generated                                                                                              ; 4     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 1                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|DDR_CLK_OUT[0].ddr_clk_out_p|auto_generated                                                                                              ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 1                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le5                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le4                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le2                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk|pll                                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|clk                                                                                                                                          ; 11    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|rdv_pipe|altsyncram_component|auto_generated                                                                                                 ; 13    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|rdv_pipe                                                                                                                                     ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|ctrl                                                                                                                    ; 108   ; 157            ; 0            ; 157            ; 114    ; 157             ; 157           ; 157             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|dgwb                                                                                                                    ; 145   ; 196            ; 21           ; 196            ; 173    ; 196             ; 196           ; 196             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|dgrb                                                                                                                    ; 173   ; 225            ; 3            ; 225            ; 186    ; 225             ; 225           ; 225             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|admin                                                                                                                   ; 86    ; 153            ; 8            ; 153            ; 138    ; 153             ; 153           ; 153             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|seq_wrapper|seq_inst                                                                                                                         ; 100   ; 72             ; 52           ; 72             ; 182    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|seq_wrapper                                                                                                                                  ; 100   ; 9              ; 0            ; 9              ; 145    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|we_n_struct|full_rate.addr_pin|auto_generated                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|we_n_struct                                                                                                            ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ras_n_struct|full_rate.addr_pin|auto_generated                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ras_n_struct                                                                                                           ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|gen_odt.odt[0].odt_struct|full_rate.addr_pin|auto_generated                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|gen_odt.odt[0].odt_struct                                                                                              ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cs_n[0].cs_n_struct|full_rate.addr_pin|auto_generated                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cs_n[0].cs_n_struct                                                                                                    ; 12    ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cke[0].cke_struct|full_rate.addr_pin|auto_generated                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cke[0].cke_struct                                                                                                      ; 12    ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cas_n_struct|full_rate.addr_pin|auto_generated                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cas_n_struct                                                                                                           ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[2].ba_struct|full_rate.addr_pin|auto_generated                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[2].ba_struct                                                                                                        ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[1].ba_struct|full_rate.addr_pin|auto_generated                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[1].ba_struct                                                                                                        ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[0].ba_struct|full_rate.addr_pin|auto_generated                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[0].ba_struct                                                                                                        ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[12].addr_struct|full_rate.addr_pin|auto_generated                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[12].addr_struct                                                                                                   ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[11].addr_struct|full_rate.addr_pin|auto_generated                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[11].addr_struct                                                                                                   ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[10].addr_struct|full_rate.addr_pin|auto_generated                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[10].addr_struct                                                                                                   ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[9].addr_struct|full_rate.addr_pin|auto_generated                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[9].addr_struct                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[8].addr_struct|full_rate.addr_pin|auto_generated                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[8].addr_struct                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[7].addr_struct|full_rate.addr_pin|auto_generated                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[7].addr_struct                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[6].addr_struct|full_rate.addr_pin|auto_generated                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[6].addr_struct                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[5].addr_struct|full_rate.addr_pin|auto_generated                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[5].addr_struct                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[4].addr_struct|full_rate.addr_pin|auto_generated                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[4].addr_struct                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[3].addr_struct|full_rate.addr_pin|auto_generated                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[3].addr_struct                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[2].addr_struct|full_rate.addr_pin|auto_generated                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[2].addr_struct                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[1].addr_struct|full_rate.addr_pin|auto_generated                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[1].addr_struct                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[0].addr_struct|full_rate.addr_pin|auto_generated                                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[0].addr_struct                                                                                                    ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_adc_gen.adc                                                                                                                        ; 54    ; 1              ; 1            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|full_rate_wdp_gen.wdp                                                                                                                        ; 87    ; 0              ; 6            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|rdp|full_rate_ram_gen.altsyncram_component|auto_generated                                                                                    ; 43    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|rdp                                                                                                                                          ; 39    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[7].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[6].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[5].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[4].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[3].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[2].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[1].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[0].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[7].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[6].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[5].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[4].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[3].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[2].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[1].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[0].dqi|auto_generated                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst|dpio                                                                                                                                         ; 60    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 18    ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst|ram_phy_alt_mem_phy_inst                                                                                                                                              ; 122   ; 0              ; 1            ; 0              ; 109    ; 0               ; 0             ; 0               ; 22    ; 0              ; 2            ; 0                ; 2                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_phy_inst                                                                                                                                                                       ; 122   ; 48             ; 0            ; 48             ; 108    ; 48              ; 48            ; 48              ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|csr_inst                                                                                                             ; 110   ; 151            ; 110          ; 151            ; 151    ; 151             ; 151           ; 151             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|ecc_inst                                                                                                             ; 119   ; 82             ; 49           ; 82             ; 152    ; 82              ; 82            ; 82              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|odt_gen_inst|F[0].odt_gen_inst                                                                                       ; 11    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|odt_gen_inst                                                                                                         ; 16    ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|afi_block_inst                                                                                                       ; 47    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|addr_cmd_inst                                                                                                        ; 42    ; 1              ; 2            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|state_machine_inst                                                                                                   ; 252   ; 0              ; 95           ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst|timing_param_inst                                                                            ; 91    ; 38             ; 4            ; 38             ; 286    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst|bypass_inst                                                                                  ; 332   ; 5              ; 241          ; 5              ; 44     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst|cache_inst                                                                                   ; 52    ; 1              ; 4            ; 1              ; 44     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst|rank_monitor_inst                                                                            ; 217   ; 0              ; 102          ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst|bank_timer_inst|bank_timer_info_per_chip[0].bank_timer_info_per_bank[7].bank_timer_info_inst ; 59    ; 13             ; 13           ; 13             ; 17     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst|bank_timer_inst|bank_timer_info_per_chip[0].bank_timer_info_per_bank[6].bank_timer_info_inst ; 59    ; 13             ; 13           ; 13             ; 17     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst|bank_timer_inst|bank_timer_info_per_chip[0].bank_timer_info_per_bank[5].bank_timer_info_inst ; 59    ; 13             ; 13           ; 13             ; 17     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst|bank_timer_inst|bank_timer_info_per_chip[0].bank_timer_info_per_bank[4].bank_timer_info_inst ; 59    ; 13             ; 13           ; 13             ; 17     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst|bank_timer_inst|bank_timer_info_per_chip[0].bank_timer_info_per_bank[3].bank_timer_info_inst ; 59    ; 13             ; 13           ; 13             ; 17     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst|bank_timer_inst|bank_timer_info_per_chip[0].bank_timer_info_per_bank[2].bank_timer_info_inst ; 59    ; 13             ; 13           ; 13             ; 17     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst|bank_timer_inst|bank_timer_info_per_chip[0].bank_timer_info_per_bank[1].bank_timer_info_inst ; 59    ; 13             ; 13           ; 13             ; 17     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst|bank_timer_inst|bank_timer_info_per_chip[0].bank_timer_info_per_bank[0].bank_timer_info_inst ; 59    ; 13             ; 13           ; 13             ; 17     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst|bank_timer_inst                                                                              ; 397   ; 6              ; 316          ; 6              ; 39     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|bank_timer_wrapper_inst                                                                                              ; 297   ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|input_if_inst|avalon_if_inst                                                                                         ; 108   ; 0              ; 4            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|input_if_inst|cmd_queue_inst                                                                                         ; 36    ; 84             ; 0            ; 84             ; 184    ; 84              ; 84            ; 84              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|input_if_inst|cmd_gen_inst                                                                                           ; 51    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|input_if_inst|wdata_fifo_inst|wdata_fifo|auto_generated|dpfifo|wr_ptr                                                ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|input_if_inst|wdata_fifo_inst|wdata_fifo|auto_generated|dpfifo|usedw_counter                                         ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|input_if_inst|wdata_fifo_inst|wdata_fifo|auto_generated|dpfifo|rd_ptr_msb                                            ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|input_if_inst|wdata_fifo_inst|wdata_fifo|auto_generated|dpfifo|two_comparison                                        ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|input_if_inst|wdata_fifo_inst|wdata_fifo|auto_generated|dpfifo|almost_full_comparer                                  ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|input_if_inst|wdata_fifo_inst|wdata_fifo|auto_generated|dpfifo|FIFOram                                               ; 56    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|input_if_inst|wdata_fifo_inst|wdata_fifo|auto_generated|dpfifo                                                       ; 41    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|input_if_inst|wdata_fifo_inst|wdata_fifo|auto_generated                                                              ; 41    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|input_if_inst|wdata_fifo_inst                                                                                        ; 40    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|input_if_inst                                                                                                        ; 131   ; 1              ; 1            ; 1              ; 268    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|clock_and_reset_inst|half_reset_sync_inst                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|clock_and_reset_inst|reset_sync_inst                                                                                 ; 2     ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst|clock_and_reset_inst                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller_inst                                                                                                                      ; 171   ; 112            ; 0            ; 112            ; 256    ; 112             ; 112           ; 112             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst|ram_alt_ddrx_controller_wrapper_inst                                                                                                                                               ; 171   ; 55             ; 0            ; 55             ; 144    ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram|ram_controller_phy_inst                                                                                                                                                                                    ; 170   ; 100            ; 0            ; 100            ; 66     ; 100             ; 100           ; 100             ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram                                                                                                                                                                                                            ; 70    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|Medipix_sopc_reset_clk_125_domain_synch                                                                                                                                                                            ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram_s1|rdv_fifo_for_clock_crossing_m1_to_ram_s1                                                                                                                                                                ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_ram_s1                                                                                                                                                                                                         ; 103   ; 3              ; 2            ; 3              ; 107    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                                                                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                                                                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_r                                                                                                                                                                           ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1                                                                                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0|the_jtag_uart_0_scfifo_w                                                                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0                                                                                                                                                                                                    ; 38    ; 10             ; 23           ; 10             ; 36     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_jtag_uart_0_avalon_jtag_slave                                                                                                                                                                                  ; 84    ; 0              ; 10           ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|macstatus1                                                                                                                                                                                   ; 94    ; 0              ; 2            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|tx_start_dc_reg                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|stat_ack_dc_reg                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|stat_ready_dc_reg                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe10                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|ws_dgrp                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|ws_bwp                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|ws_brp                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe7                                                                                                    ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|rs_dgwp                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|rs_bwp                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|rs_brp                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|fifo_ram                                                                                                            ; 51    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|wrptr_gp                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|wrptr_g1p                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|rdptr_g1p                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo|dcfifo_component|auto_generated                                                                                                                     ; 41    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst|data_fifo                                                                                                                                                     ; 41    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_txdma_inst                                                                                                                                                               ; 122   ; 1              ; 9            ; 1              ; 90     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|rx_busy_dc_reg                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                          ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                          ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                         ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                         ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                         ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                         ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                        ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                        ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe19                                                                                           ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|ws_dgrp                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|ws_bwp                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|ws_brp                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe16                                                                                           ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|rs_dgwp                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|rs_bwp                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|rs_brp                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|fifo_ram                                                                                                    ; 28    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|wrptr_gp                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|wrptr_g1p                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|rdptr_g1p                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                            ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                            ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                            ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                            ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo|dcfifo_component|auto_generated                                                                                                             ; 14    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_errfifo                                                                                                                                             ; 14    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                                         ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                                         ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                                        ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                                        ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                                        ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                                        ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                                       ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe19                                                                                          ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|ws_dgrp                                                                                                    ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|ws_bwp                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|ws_brp                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe16                                                                                          ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|rs_dgwp                                                                                                    ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|rs_bwp                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|rs_brp                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|fifo_ram                                                                                                   ; 61    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|wrptr_gp                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|wrptr_g1p                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|rdptr_g1p                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                           ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                           ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                           ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                           ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo|dcfifo_component|auto_generated                                                                                                            ; 41    ; 0              ; 0            ; 0              ; 58     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst|eth_rxdma_datafifo                                                                                                                                            ; 41    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|eth_rxdma_inst                                                                                                                                                               ; 98    ; 5              ; 30           ; 5              ; 113    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|desc_ram|altsyncram_component|auto_generated                                                                                                                                 ; 81    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|desc_ram                                                                                                                                                                     ; 83    ; 2              ; 0            ; 2              ; 64     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|ptr_ram|altsyncram_component|auto_generated                                                                                                                                  ; 81    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst|ptr_ram                                                                                                                                                                      ; 83    ; 35             ; 0            ; 35             ; 64     ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|eth_avalon_inst                                                                                                                                                                              ; 144   ; 0              ; 19           ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|rxethmac1|crcrx                                                                                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|rxethmac1|rxaddrcheck1                                                                                                                                                                       ; 144   ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|rxethmac1|rxcounters1                                                                                                                                                                        ; 30    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|rxethmac1|rxstatem1                                                                                                                                                                          ; 10    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|rxethmac1                                                                                                                                                                                    ; 143   ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|txethmac1|random1                                                                                                                                                                            ; 34    ; 0              ; 9            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|txethmac1|txcrc                                                                                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|txethmac1|txstatem1                                                                                                                                                                          ; 51    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|txethmac1|txcounters1                                                                                                                                                                        ; 55    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|txethmac1                                                                                                                                                                                    ; 85    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|maccontrol1|transmitcontrol1                                                                                                                                                                 ; 75    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|maccontrol1|receivecontrol1                                                                                                                                                                  ; 74    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|maccontrol1                                                                                                                                                                                  ; 103   ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|TXCTRL_2                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|TXCTRL_1                                                                                                                                                                             ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|TXCTRL_0                                                                                                                                                                             ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|RXHASH1_3                                                                                                                                                                            ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|RXHASH1_2                                                                                                                                                                            ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|RXHASH1_1                                                                                                                                                                            ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|RXHASH1_0                                                                                                                                                                            ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|RXHASH0_3                                                                                                                                                                            ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|RXHASH0_2                                                                                                                                                                            ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|RXHASH0_1                                                                                                                                                                            ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|RXHASH0_0                                                                                                                                                                            ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MAC_ADDR1_1                                                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MAC_ADDR1_0                                                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MAC_ADDR0_3                                                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MAC_ADDR0_2                                                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MAC_ADDR0_1                                                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MAC_ADDR0_0                                                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MIIRX_DATA                                                                                                                                                                           ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MIITX_DATA_1                                                                                                                                                                         ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MIITX_DATA_0                                                                                                                                                                         ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MIIADDRESS_1                                                                                                                                                                         ; 9     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MIIADDRESS_0                                                                                                                                                                         ; 9     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MIICOMMAND2                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MIICOMMAND1                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MIICOMMAND0                                                                                                                                                                          ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MIIMODER_1                                                                                                                                                                           ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MIIMODER_0                                                                                                                                                                           ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|CTRLMODER_0                                                                                                                                                                          ; 7     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|TX_BD_NUM_0                                                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|COLLCONF_2                                                                                                                                                                           ; 8     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|COLLCONF_0                                                                                                                                                                           ; 10    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|PACKETLEN_3                                                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|PACKETLEN_2                                                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|PACKETLEN_1                                                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|PACKETLEN_0                                                                                                                                                                          ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|IPGR2_0                                                                                                                                                                              ; 11    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|IPGR1_0                                                                                                                                                                              ; 11    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|IPGT_0                                                                                                                                                                               ; 11    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|INT_MASK_0                                                                                                                                                                           ; 11    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MODER_2                                                                                                                                                                              ; 5     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MODER_1                                                                                                                                                                              ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1|MODER_0                                                                                                                                                                              ; 12    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|ethreg1                                                                                                                                                                                      ; 77    ; 0              ; 0            ; 0              ; 289    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|miim1|outctrl                                                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|miim1|shftrg                                                                                                                                                                                 ; 37    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|miim1|clkgen                                                                                                                                                                                 ; 10    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac|miim1                                                                                                                                                                                        ; 41    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac|igor_mac                                                                                                                                                                                              ; 93    ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac                                                                                                                                                                                                       ; 93    ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac_tx_master                                                                                                                                                                                             ; 74    ; 5              ; 7            ; 5              ; 67     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac_rx_master                                                                                                                                                                                             ; 76    ; 5              ; 44           ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_igor_mac_control_port                                                                                                                                                                                          ; 88    ; 0              ; 7            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_epcs_controller|the_boot_copier_rom|auto_generated                                                                                                                                                             ; 9     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_epcs_controller|the_epcs_controller_sub                                                                                                                                                                        ; 25    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_epcs_controller                                                                                                                                                                                                ; 47    ; 0              ; 16           ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_epcs_controller_epcs_control_port                                                                                                                                                                              ; 140   ; 0              ; 6            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_cpu_linux                                                                                                                                                                                                      ; 151   ; 4              ; 26           ; 4              ; 137    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_cpu_linux_instruction_master                                                                                                                                                                                   ; 152   ; 0              ; 10           ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_cpu_linux_data_master                                                                                                                                                                                          ; 381   ; 26             ; 58           ; 26             ; 95     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_cpu_linux_jtag_debug_module                                                                                                                                                                                    ; 147   ; 0              ; 6            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp_msb                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp_lsb                                                                                                                               ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp1_msb                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp1_lsb                                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|rdempty_eq_comp_msb                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|rdempty_eq_comp_lsb                                                                                                                              ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|rdempty_eq_comp1_msb                                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|rdempty_eq_comp1_lsb                                                                                                                             ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|ws_dgrp|dffpipe19                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|ws_dgrp                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|ws_bwp                                                                                                                                           ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|ws_brp                                                                                                                                           ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|rs_dgwp|dffpipe15                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|rs_dgwp                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|fifo_ram                                                                                                                                         ; 51    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|wrptr_gp                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|wrptr_g1p                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|rdptr_g1p                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|ws_dgrp_gray2bin                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated|wrptr_g_gray2bin                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo|upstream_fifo|auto_generated                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_upstream_fifo                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp_msb_mux                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|rdemp_eq_comp_msb_mux                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp_msb                                                                                                                           ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp_lsb                                                                                                                           ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp1_msb                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp1_lsb                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|rdempty_eq_comp_msb                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|rdempty_eq_comp_lsb                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|rdempty_eq_comp1_msb                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|rdempty_eq_comp1_lsb                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|ws_dgrp|dffpipe18                                                                                                                            ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|ws_dgrp                                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|rs_dgwp|dffpipe15                                                                                                                            ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|rs_dgwp                                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|fifo_ram                                                                                                                                     ; 104   ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|wrptr_gp                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|wrptr_g1p                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated|rdptr_g1p                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo|downstream_fifo|auto_generated                                                                                                                                              ; 93    ; 0              ; 0            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing|the_downstream_fifo                                                                                                                                                                             ; 93    ; 0              ; 0            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing                                                                                                                                                                                                 ; 127   ; 3              ; 0            ; 3              ; 125    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing_m1                                                                                                                                                                                              ; 106   ; 1              ; 40           ; 1              ; 63     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing_s1|rdv_fifo_for_igor_mac_tx_master_to_clock_crossing_s1                                                                                                                                         ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_5_downstream_to_clock_crossing_s1                                                                                                                            ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing_s1|rdv_fifo_for_Medipix_sopc_burst_4_downstream_to_clock_crossing_s1                                                                                                                            ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_clock_crossing_s1                                                                                                                                                                                              ; 336   ; 0              ; 14           ; 0              ; 142    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_9                                                                                                                                                                                           ; 89    ; 0              ; 2            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_9_downstream                                                                                                                                                                                ; 82    ; 1              ; 39           ; 1              ; 40     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_9_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_9_upstream                                                                                                              ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_9_upstream|burstcount_fifo_for_Medipix_sopc_burst_9_upstream                                                                                                                                ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_9_upstream                                                                                                                                                                                  ; 116   ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_8                                                                                                                                                                                           ; 105   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_8_downstream                                                                                                                                                                                ; 91    ; 1              ; 40           ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_8_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_8_upstream                                                                                                              ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_8_upstream|burstcount_fifo_for_Medipix_sopc_burst_8_upstream                                                                                                                                ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_8_upstream                                                                                                                                                                                  ; 116   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_7                                                                                                                                                                                           ; 103   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_7_downstream                                                                                                                                                                                ; 89    ; 0              ; 37           ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_7_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_7_upstream                                                                                                              ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_7_upstream|burstcount_fifo_for_Medipix_sopc_burst_7_upstream                                                                                                                                ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_7_upstream                                                                                                                                                                                  ; 116   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_6                                                                                                                                                                                           ; 99    ; 32             ; 6            ; 32             ; 100    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_6_downstream                                                                                                                                                                                ; 89    ; 0              ; 37           ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_6_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_6_upstream                                                                                                       ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_6_upstream|burstcount_fifo_for_Medipix_sopc_burst_6_upstream                                                                                                                                ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_6_upstream                                                                                                                                                                                  ; 72    ; 6              ; 0            ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_5                                                                                                                                                                                           ; 135   ; 0              ; 2            ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_5_downstream                                                                                                                                                                                ; 107   ; 0              ; 39           ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_5_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_5_upstream                                                                                                              ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_5_upstream|burstcount_fifo_for_Medipix_sopc_burst_5_upstream                                                                                                                                ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_5_upstream                                                                                                                                                                                  ; 116   ; 1              ; 0            ; 1              ; 138    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_4                                                                                                                                                                                           ; 131   ; 32             ; 6            ; 32             ; 132    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_4_downstream                                                                                                                                                                                ; 107   ; 0              ; 39           ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_4_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_4_upstream                                                                                                       ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_4_upstream|burstcount_fifo_for_Medipix_sopc_burst_4_upstream                                                                                                                                ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_4_upstream                                                                                                                                                                                  ; 72    ; 7              ; 0            ; 7              ; 102    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_3                                                                                                                                                                                           ; 54    ; 0              ; 1            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_3_downstream                                                                                                                                                                                ; 48    ; 1              ; 21           ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_3_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_3_upstream                                                                                                              ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_3_upstream|burstcount_fifo_for_Medipix_sopc_burst_3_upstream                                                                                                                                ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_3_upstream                                                                                                                                                                                  ; 100   ; 0              ; 18           ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_2                                                                                                                                                                                           ; 87    ; 0              ; 2            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_2_downstream                                                                                                                                                                                ; 82    ; 1              ; 40           ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_2_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_2_upstream                                                                                                              ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_2_upstream|burstcount_fifo_for_Medipix_sopc_burst_2_upstream                                                                                                                                ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_2_upstream                                                                                                                                                                                  ; 116   ; 0              ; 0            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_11                                                                                                                                                                                          ; 54    ; 0              ; 1            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_11_downstream                                                                                                                                                                               ; 48    ; 1              ; 21           ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_11_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_11_upstream                                                                                                            ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_11_upstream|burstcount_fifo_for_Medipix_sopc_burst_11_upstream                                                                                                                              ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_11_upstream                                                                                                                                                                                 ; 100   ; 0              ; 18           ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_10                                                                                                                                                                                          ; 54    ; 0              ; 1            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_10_downstream                                                                                                                                                                               ; 48    ; 1              ; 21           ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_10_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_10_upstream                                                                                                            ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_10_upstream|burstcount_fifo_for_Medipix_sopc_burst_10_upstream                                                                                                                              ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_10_upstream                                                                                                                                                                                 ; 100   ; 0              ; 18           ; 0              ; 57     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_1                                                                                                                                                                                           ; 103   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_1_downstream                                                                                                                                                                                ; 89    ; 0              ; 37           ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_1_upstream|rdv_fifo_for_cpu_linux_data_master_to_Medipix_sopc_burst_1_upstream                                                                                                              ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_1_upstream|burstcount_fifo_for_Medipix_sopc_burst_1_upstream                                                                                                                                ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_1_upstream                                                                                                                                                                                  ; 116   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_0                                                                                                                                                                                           ; 99    ; 32             ; 6            ; 32             ; 100    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_0_downstream                                                                                                                                                                                ; 89    ; 0              ; 37           ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_0_upstream|rdv_fifo_for_cpu_linux_instruction_master_to_Medipix_sopc_burst_0_upstream                                                                                                       ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_0_upstream|burstcount_fifo_for_Medipix_sopc_burst_0_upstream                                                                                                                                ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc|the_Medipix_sopc_burst_0_upstream                                                                                                                                                                                  ; 72    ; 6              ; 0            ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_sopc                                                                                                                                                                                                                    ; 14    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; u_Eth_Share                                                                                                                                                                                                                       ; 12    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_Bridge|u_Gera_Rajada_Read_CounterH                                                                                                                                                                                      ; 52    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_Bridge|u_Gera_Rajada_Load_DAC                                                                                                                                                                                           ; 277   ; 0              ; 3            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_Bridge|u_Select_Output                                                                                                                                                                                                  ; 29    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_Bridge|u_Gera_Shutter                                                                                                                                                                                                   ; 21    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_Bridge|u_Gera_M                                                                                                                                                                                                         ; 10    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_Bridge|u_Decoder_Dacs                                                                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 227    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_Bridge|u_Decoder_Parametros                                                                                                                                                                                             ; 12    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Medipix_Bridge                                                                                                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_cpu_pll|altpll_component|auto_generated                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_cpu_pll                                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Rst_Syncronizer                                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
