#!/bin/sh -e
# This file is automatically generated by VCS.  Any changes you make
# to it will be overwritten the next time VCS is run.
vcs '-V' '-sverilog' '+vc' '-Mupdate' '-line' '-full64' '+vcs+vcdpluson' '-debug_pp' 'sys_defs.svh' 'ISA.svh' 'verilog/AMT.sv' 'verilog/MT_sim.sv' 'verilog/MT.sv' 'verilog/DP.sv' 'verilog/FU.sv' 'verilog/VFL_sim.sv' 'verilog/ROB.sv' 'verilog/binary_encoder.sv' 'verilog/freelist.sv' 'verilog/IB_channel.sv' 'verilog/IB_queue.sv' 'verilog/PRF.sv' 'verilog/IB.sv' 'verilog/icache.sv' 'verilog/RS.sv' 'verilog/VFL.sv' 'verilog/BC.sv' 'verilog/pe.sv' 'verilog/BC_sim.sv' 'verilog/FL_sim.sv' 'verilog/COD.sv' 'verilog/MT_SS.sv' 'verilog/IB_push_in_router.sv' 'verilog/pipeline_dp.sv' 'verilog/FL_SS.sv' 'verilog/adder.sv' 'verilog/IB_pop_out_router.sv' 'verilog/pe_mult.sv' 'testbench/pipeline_dp_tb.sv' '-o' 'simv' '-cm' 'line+tgl'  -static_dbgen_only -daidir=$1 2>&1
