<!doctype html>
<html lang="ja">
  <head>
    <meta charset="utf-8">
    <meta name="viewport" content="width=device-width">
    
    <title>CPUの合成 | Verylで作るCPU</title>

    <link rel="stylesheet" type="text/css" href="css/normalize.css" />
    <link rel="stylesheet" type="text/css" href="css/webstyle.css" />
    <link rel="next" title="あとがき" href="99-postface.html">
    <link rel="prev" title="CPUのパイプライン化" href="05a-pipeline.html">
    <meta name="generator" content="Re:VIEW Starter">

    <script async defer src="https://buttons.github.io/buttons.js"></script>

  </head>
  <body>
    <div class="page-outer">
      <div class="side-content">
                <a class="nav-title" href="index.html">Verylで作るCPU</a>

        <a class="github-button" href="https://github.com/nananapo/veryl-riscv-book" data-color-scheme="no-preference: light_high_contrast; light: light; dark: dark;" data-size="large" data-show-count="true" aria-label="Star nananapo/veryl-riscv-book on GitHub">Star</a>

        <ul class="toc toc-1">
    <li class="toc-chapter"><a href="./00-preface.html">まえがき</a></li>
<li class="toc-part">第I部 RV32I/RV64Iの実装
  <ul class="toc toc-2">
    <li class="toc-chapter"><a href="./02-setup.html">1 環境構築</a></li>
    <li class="toc-chapter"><a href="./03-veryl.html">2 ハードウェア記述言語 Veryl</a></li>
    <li class="toc-chapter"><a href="./04-impl-rv32i.html">3 RV32Iの実装</a></li>
    <li class="toc-chapter"><a href="./04a-zicsr.html">4 Zicsr拡張の実装</a></li>
    <li class="toc-chapter"><a href="./04b-riscvtests.html">5 riscv-testsによるテスト</a></li>
    <li class="toc-chapter"><a href="./05-impl-rv64i.html">6 RV64Iの実装</a></li>
    <li class="toc-chapter"><a href="./05a-pipeline.html">7 CPUのパイプライン化</a></li>
    <li class="toc-chapter"><a href="./05b-synth.html">8 CPUの合成</a>
      <ul class="toc toc-3">
        <li class="toc-section"><a href="./05b-synth.html#h8-1">8.1 FPGAとは何か？</a></li>
        <li class="toc-section"><a href="./05b-synth.html#h8-2">8.2 テスト用の最上位モジュールの作成</a></li>
        <li class="toc-section"><a href="./05b-synth.html#h8-3">8.3 FPGAへの合成① (TangMega138K)</a></li>
        <li class="toc-section"><a href="./05b-synth.html#h8-4">8.4 FPGAへの合成② (PYNQ-Z1)</a></li>
      </ul>
    </li>
  </ul>
</li>
    <li class="toc-chapter"><a href="./99-postface.html">あとがき</a></li>
    <li class="toc-chapter"><a href="./100-contribute.html">このプロジェクトに貢献する</a></li>
    <li class="toc-chapter"><a href="./bib.html">参考文献</a></li>
</ul>
      </div>
      <div class="page-inner">
        <header class="page-header">
        </header>
        <main class="page-main">
  <h1 class="boldlines center twolines"><a id="h8"></a><span class="secno">第8章</span> <br/>CPUの合成</h1>
<p>これまでの章では、RV64IのCPUを作成してパイプライン化しました。動作確認とテストはシミュレータで行いましたが、本章では実機(FPGA)でCPUを動かします。</p>
<div id="pynq_z1" class="image">
<img src="images/05b-synth/pynq_z1.png" alt="PYNQ-Z1" class="img" style="width:30%" />
<p class="caption">
図8.1: PYNQ-Z1
</p>
</div>
<div id="tangmega138k" class="image">
<img src="images/05b-synth/tangmega138k.png" alt="TangMega138K" class="img" style="width:30%" />
<p class="caption">
図8.2: TangMega138K
</p>
</div>

<h2 class="numbox"><a id="h8-1"></a><span class="secno">8.1</span> FPGAとは何か？</h2>
<p>執筆中...!</p>

<h2 class="numbox"><a id="h8-2"></a><span class="secno">8.2</span> テスト用の最上位モジュールの作成</h2>

<h2 class="numbox"><a id="h8-3"></a><span class="secno">8.3</span> FPGAへの合成① (TangMega138K)</h2>

<h2 class="numbox"><a id="h8-4"></a><span class="secno">8.4</span> FPGAへの合成② (PYNQ-Z1)</h2>
        </main>
        <nav class="page-navi">
          <a href="05a-pipeline.html" class="page-prev">&#9664;</a>
          <a href="99-postface.html" class="page-next">&#9654;</a>
        </nav>
        <br>
        <br>
        <footer style="background:#dddddd">
      <div style="padding: 20px 20px 20px 20px;">
          <div style="font-size:1.4rem"><b>コンピュータは、CPUを書けば理解できる！</b></div><br>
          コンピュータアーキテクチャは、CPUを作ることで理解することができます。
          「Verylで作るCPU」は、ハードウェア記述言語VerylでRISC-VのCPUを自作する方法を解説するプロジェクトです。<br>
          「Verylで作るCPU 基本編」では、ハードウェア記述言語の基礎から、OSを実行できる程度のCPUの実装方法までを解説します。<br>
          <br>
          キーワード: 自作CPU , RISC-V , Veryl , FPGA<br>
      <div>
        </footer>
      </div>
    </div>
  </body>
</html>
<!-- layout.html5.erb -->
