#-------------------------------------------------------------------------------
#-- Title      : Template for testcases
#-- Project    : DTP2
#-------------------------------------------------------------------------------
#-- File       : testcase.dat
#-- Author     : Hans-Joachim Gelke
#-- Company    : 
#-- Created    : 2018-10-21
#-- Last update: 2019-2-13
#-- Platform   : 
#-- Standard   : VHDL'08
#-------------------------------------------------------------------------------
#-- Description: For students as template
#-------------------------------------------------------------------------------
#-- Copyright (c) 2018 - 2019
#-------------------------------------------------------------------------------
#-- Revisions  :
#-- Date        Version  Author  Description
#-- 2019-02-13  1.0      Hans-Joachim    Created
#-------------------------------------------------------------------------------
#rst_sim
#uar_sim 37
#uar_ch0 07
#uar_ch1 03
#run_sim 00 00 00 60
#uar_sim 32
#run_sim 00 00 00 60

rst_sim
ini_cod 00 00 00 03
run_sim 00 00 9f ff
i2c_ch0 00 00 00 17
i2c_ch1 00 00 00 17
i2c_ch2 00 00 00 79
i2c_ch3 00 00 00 79
i2c_ch4 00 00 00 12
i2c_ch5 00 00 00 00
i2c_ch6 00 00 00 00
i2c_ch7 00 00 00 02
i2c_ch8 00 00 00 00
i2c_ch9 00 00 00 01



