NC_OVERRIDE_PREAM
LC3_CSR(STATE_CLEAR,		0x0000)
LC3_CSR(NODE_IDS,		0x0008)
LC3_CSR(ERROR_COUNT,		0x0180)
LC3_CSR(SYNC_INTERVAL,		0x0200)
LC3_CSR(SAVE_ID,		0x0208)
LC3_CSR(ROUT_LCTBL00,		0x0280)
LC3_CSR(ROUT_LCTBL15,		0x02BC)
LC3_CSR(ROUT_BXTBLL00,		0x02C0)
LC3_CSR(ROUT_BXTBLL15,		0x02FC)
LC3_CSR(ROUT_BLTBL00,		0x0300)
LC3_CSR(ROUT_BLTBL15,		0x033C)
LC3_CSR(ROUT_BXTBLH00,		0x0340)
LC3_CSR(ROUT_BXTBLH15,		0x037C)
LC3_CSR(ROUT_CTRL,		0x0380)
LC3_CSR(ROUT_MASK,		0x0384)
LC3_CSR(UID1,			0x0394)
LC3_CSR(UID2,			0x0398)
LC3_CSR(ELOG0,			0x03A0)
LC3_CSR(ELOG1,			0x03D8)
LC3_CSR(INIT_STATE,		0x03A8)
LC3_CSR(CONFIG1,		0x0388)
LC3_CSR(CONFIG2,		0x038C)
LC3_CSR(CONFIG3,		0x0390)
LC3_CSR(CONFIG4,		0x03D4)
LC3_CSR(SW_INFO,		0x03C4)
LC3_CSR(SW_INFO2,		0x03E0)
LC3_CSR(SW_INFO3,		0x03E4)
H2S_CSR(0, STATE_CLEAR,		0x000)
H2S_CSR(0, STATE_SET,		0x004)
H2S_CSR(0, NODE_IDS,		0x008)
H2S_CSR(0, RESET_START,		0x00C)
H2S_CSR(0, INDIRECT_ADDRESS,	0x010)
H2S_CSR(0, INDIRECT_DATA,	0x014)
H2S_CSR(0, INTERRUPT_TARGET,	0x080)
H2S_CSR(0, INTERRUPT_MASK,	0x084)
H2S_CSR(0, CHIP_ID,		0x3B0)
H2S_CSR(0, WATCH_SEL,		0x3B8)
H2S_CSR(0, ROUT_TABLE_CHUNK,	0x3C0)
H2S_CSR(0, ROUT_LCTBL00,	0x480)
H2S_CSR(0, ROUT_LCTBL15,	0x4BC)
H2S_CSR(0, ROUT_BXTBLL00,	0x4C0)
H2S_CSR(0, ROUT_BXTBLL15,	0x4FC)
H2S_CSR(0, ROUT_BLTBL00,	0x500)
H2S_CSR(0, ROUT_BLTBL15,	0x53C)
H2S_CSR(0, ROUT_BXTBLH00,	0x540)
H2S_CSR(0, ROUT_BXTBLH15,	0x57C)
H2S_CSR(0, MIB_IBX,		0xC00)
H2S_CSR(0, MIB_IBC,		0xC04)
H2S_CSR(0, MIB_IBD_HI,		0xC08)
H2S_CSR(0, MIB_IBD_LO,		0xC0C)
H2S_CSR(0, SEQ_INDEX,		0xC20)
H2S_CSR(0, WCS_ENTRY,		0xC24)
H2S_CSR(0, JUMP_ENTRY,		0xC28)
H2S_CSR(0, STACK_ENTRY,		0xC2C)
H2S_CSR(0, CNTXT_ENTRY,		0xC30)
H2S_CSR(0, SEQ_INFO,		0xC34)
H2S_CSR(0, MIU_NGCM0_LIMIT,	0xC40)
H2S_CSR(0, MIU_NGCM1_LIMIT,	0xC44)
H2S_CSR(0, MIU_CACHE_SIZE,	0xC48)
H2S_CSR(0, RAW_CONTROL,		0xC50)
H2S_CSR(0, RAW_INDEX,		0xC54)
H2S_CSR(0, RAW_ENTRY_LO,	0xC58)
H2S_CSR(0, RAW_ENTRY_HI,	0xC5C)
H2S_CSR(0, CHIP_RESET,		0xD00)
H2S_CSR(0, RESET_DELAY,		0xD04)
H2S_CSR(0, REG_PROTECT,		0xD08)
H2S_CSR(0, ERROR_FSTAT,		0xD10)
H2S_CSR(0, ERROR_FCLR,		0xD14)
H2S_CSR(0, ERROR_FMASK,		0xD18)
H2S_CSR(0, ERROR_NFSTAT,	0xD20)
H2S_CSR(0, ERROR_NFCLR,		0xD24)
H2S_CSR(0, ERROR_NFMASK,	0xD28)
H2S_CSR(0, PERF_COUNT1,		0xD30)
H2S_CSR(0, PERF_LIMIT1,		0xD34)
H2S_CSR(0, PERF_COMPARE1,	0xD38)
H2S_CSR(0, PERF_MASK1,		0xD3C)
H2S_CSR(0, PERF_COUNT2,		0xD40)
H2S_CSR(0, PERF_LIMIT2,		0xD44)
H2S_CSR(0, PERF_COMPARE2,	0xD48)
H2S_CSR(0, PERF_MASK2,		0xD4C)
H2S_CSR(0, TRANS_COUNT,		0xD50)
H2S_CSR(0, TRANS_COMPARE,	0xD54)
H2S_CSR(0, TRANS_MASK,		0xD58)
H2S_CSR(0, PERF_MCODE0,		0xD60)
H2S_CSR(0, PERF_MCODE1,		0xD64)
H2S_CSR(0, PERF_MCODE2,		0xD68)
H2S_CSR(0, PERF_MCODE3,		0xD6C)
H2S_CSR(0, AP_INDEX,		0xD80)
H2S_CSR(0, AP_ENTRY,		0xD84)
H2S_CSR(0, BIU_CONTROL,		0xD88)
H2S_CSR(0, AP_START,		0xD8C)
H2S_CSR(0, AP_END,		0xD90)
H2S_CSR(0, ATT_INDEX,		0xDC0)
H2S_CSR(0, ATT_ENTRY,		0xDC4)
H2S_CSR(1, PIC_INDIRECT_READ,   0x400)
H2S_CSR(1, PIC_RESET_CTRL,      0x404)
H2S_CSR(4, MCTAG_DENALI_CTL_00, 0x000)
H2S_CSR(4, CDATA_DENALI_CTL_00, 0x800)
