Fitter report for ARM
Tue May 24 11:09:27 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue May 24 11:09:27 2022           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; ARM                                             ;
; Top-level Entity Name              ; ARM                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5F256C7                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,677 / 4,608 ( 58 % )                          ;
;     Total combinational functions  ; 2,410 / 4,608 ( 52 % )                          ;
;     Dedicated logic registers      ; 783 / 4,608 ( 17 % )                            ;
; Total registers                    ; 783                                             ;
; Total pins                         ; 38 / 158 ( 24 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5F256C7                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.64        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  21.4%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3237 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3237 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3234    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/UT/S6/CALab/src/output_files/ARM.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,677 / 4,608 ( 58 % ) ;
;     -- Combinational with no register       ; 1894                   ;
;     -- Register only                        ; 267                    ;
;     -- Combinational with a register        ; 516                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1757                   ;
;     -- 3 input functions                    ; 484                    ;
;     -- <=2 input functions                  ; 169                    ;
;     -- Register only                        ; 267                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 2262                   ;
;     -- arithmetic mode                      ; 148                    ;
;                                             ;                        ;
; Total registers*                            ; 783 / 5,058 ( 15 % )   ;
;     -- Dedicated logic registers            ; 783 / 4,608 ( 17 % )   ;
;     -- I/O registers                        ; 0 / 450 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 190 / 288 ( 66 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 38 / 158 ( 24 % )      ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M4Ks                                        ; 0 / 26 ( 0 % )         ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 2 / 8 ( 25 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 26% / 26% / 27%        ;
; Peak interconnect usage (total/H/V)         ; 27% / 26% / 27%        ;
; Maximum fan-out                             ; 783                    ;
; Highest non-global fan-out                  ; 168                    ;
; Total fan-out                               ; 12220                  ;
; Average fan-out                             ; 3.59                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2677 / 4608 ( 58 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1894                 ; 0                              ;
;     -- Register only                        ; 267                  ; 0                              ;
;     -- Combinational with a register        ; 516                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1757                 ; 0                              ;
;     -- 3 input functions                    ; 484                  ; 0                              ;
;     -- <=2 input functions                  ; 169                  ; 0                              ;
;     -- Register only                        ; 267                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2262                 ; 0                              ;
;     -- arithmetic mode                      ; 148                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 783                  ; 0                              ;
;     -- Dedicated logic registers            ; 783 / 4608 ( 17 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 190 / 288 ( 66 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 38                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 10 ( 20 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 12220                ; 0                              ;
;     -- Registered Connections               ; 2941                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 3                    ; 0                              ;
;     -- Output Ports                         ; 19                   ; 0                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk        ; H2    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; forward_en ; J2    ; 1        ; 0            ; 6            ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; rst        ; H1    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; SRAM_ADDR[0]  ; B6    ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; T8    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; R8    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; T7    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; R9    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; L8    ; 4        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; T9    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; R7    ; 4        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; L7    ; 4        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; L9    ; 4        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; F9    ; 2        ; 17           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; P11   ; 4        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; R10   ; 4        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; N9    ; 4        ; 14           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; R11   ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; L10   ; 4        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; N10   ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; T11   ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; A10   ; 2        ; 17           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                       ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------+---------------------+
; SRAM_DQ[0]  ; K1    ; 1        ; 0            ; 5            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[10] ; A8    ; 2        ; 12           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[11] ; T6    ; 4        ; 7            ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[12] ; K5    ; 1        ; 0            ; 5            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[13] ; L1    ; 1        ; 0            ; 4            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[14] ; T5    ; 4        ; 5            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[15] ; R5    ; 4        ; 5            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[1]  ; K2    ; 1        ; 0            ; 5            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[2]  ; K4    ; 1        ; 0            ; 5            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[3]  ; M1    ; 1        ; 0            ; 4            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[4]  ; N2    ; 1        ; 0            ; 3            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[5]  ; A6    ; 2        ; 7            ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[6]  ; M2    ; 1        ; 0            ; 4            ; 4           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[7]  ; L2    ; 1        ; 0            ; 4            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[8]  ; J4    ; 1        ; 0            ; 4            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
; SRAM_DQ[9]  ; M3    ; 1        ; 0            ; 3            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17 ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 35 ( 46 % ) ; 3.3V          ; --           ;
; 2        ; 5 / 43 ( 12 % )  ; 3.3V          ; --           ;
; 3        ; 1 / 39 ( 3 % )   ; 3.3V          ; --           ;
; 4        ; 19 / 41 ( 46 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 155        ; 2        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 149        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 148        ; 2        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 146        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 141        ; 2        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 136        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 132        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 154        ; 2        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 147        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 140        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 133        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 131        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 123        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 124        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D15      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E16      ; 122        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 143        ; 2        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 142        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G7       ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G13      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 21         ; 1        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 20         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 116        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H12      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H13      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H16      ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 23         ; 1        ; forward_en                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 32         ; 1        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 115        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J16      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 26         ; 1        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 25         ; 1        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 27         ; 1        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 28         ; 1        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K12      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 30         ; 1        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 31         ; 1        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 55         ; 4        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 56         ; 4        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 66         ; 4        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 67         ; 4        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L11      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L13      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 96         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 29         ; 1        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 33         ; 1        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 34         ; 1        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M15      ; 93         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 94         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 36         ; 1        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N9       ; 61         ; 4        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 62         ; 4        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N12      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N13      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 91         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 92         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 65         ; 4        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 88         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 89         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 90         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 50         ; 4        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 54         ; 4        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 58         ; 4        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 60         ; 4        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 68         ; 4        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 64         ; 4        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 49         ; 4        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 51         ; 4        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 53         ; 4        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 57         ; 4        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 59         ; 4        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 63         ; 4        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                           ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                      ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------+--------------+
; |ARM                                  ; 2677 (1)    ; 783 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 38   ; 0            ; 1894 (1)     ; 267 (0)           ; 516 (0)          ; |ARM                                                                     ; work         ;
;    |EXE_reg:exe_reg|                  ; 71 (71)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 56 (56)          ; |ARM|EXE_reg:exe_reg                                                     ; work         ;
;    |EXE_stage:exe_stage|              ; 1409 (133)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1337 (101)   ; 0 (0)             ; 72 (32)          ; |ARM|EXE_stage:exe_stage                                                 ; work         ;
;       |ALU:alu|                       ; 423 (423)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 390 (390)    ; 0 (0)             ; 33 (33)          ; |ARM|EXE_stage:exe_stage|ALU:alu                                         ; work         ;
;       |Val2Gen:val2gen|               ; 853 (853)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 846 (846)    ; 0 (0)             ; 7 (7)            ; |ARM|EXE_stage:exe_stage|Val2Gen:val2gen                                 ; work         ;
;    |ForwardingUnit:forwarding_unit|   ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |ARM|ForwardingUnit:forwarding_unit                                      ; work         ;
;    |HazardDetection:hazard_detection| ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |ARM|HazardDetection:hazard_detection                                    ; work         ;
;    |ID_Reg:id_reg|                    ; 697 (697)   ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 347 (347)    ; 1 (1)             ; 349 (349)        ; |ARM|ID_Reg:id_reg                                                       ; work         ;
;    |ID_stage:id_stage|                ; 526 (12)    ; 480 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (9)       ; 205 (0)           ; 278 (3)          ; |ARM|ID_stage:id_stage                                                   ; work         ;
;       |ConditionCheck:CondCheck|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |ARM|ID_stage:id_stage|ConditionCheck:CondCheck                          ; work         ;
;       |ControlUnit:CtrlUnit|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ARM|ID_stage:id_stage|ControlUnit:CtrlUnit                              ; work         ;
;       |RegisterFile:RegFile|          ; 501 (501)   ; 480 (480)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 205 (205)         ; 275 (275)        ; |ARM|ID_stage:id_stage|RegisterFile:RegFile                              ; work         ;
;    |IF_stage:if_stage|                ; 127 (7)     ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (7)      ; 0 (0)             ; 10 (0)           ; |ARM|IF_stage:if_stage                                                   ; work         ;
;       |InstructionMemory:instmem|     ; 113 (113)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (110)    ; 0 (0)             ; 3 (3)            ; |ARM|IF_stage:if_stage|InstructionMemory:instmem                         ; work         ;
;       |PC_reg:pc_reg|                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ARM|IF_stage:if_stage|PC_reg:pc_reg                                     ; work         ;
;    |MEM_reg:mem_reg|                  ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 52 (52)          ; |ARM|MEM_reg:mem_reg                                                     ; work         ;
;    |MEM_stage:mem_stage|              ; 85 (1)      ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 28 (0)            ; 26 (1)           ; |ARM|MEM_stage:mem_stage                                                 ; work         ;
;       |SRAMController:sramCtrl|       ; 84 (36)     ; 52 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 28 (0)            ; 25 (21)          ; |ARM|MEM_stage:mem_stage|SRAMController:sramCtrl                         ; work         ;
;          |register:read_data_reg2|    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; |ARM|MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2 ; work         ;
;          |register:read_data_reg|     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ARM|MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg  ; work         ;
;    |WB_stage:wb_stage|                ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |ARM|WB_stage:wb_stage                                                   ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DQ[0]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; clk           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rst           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; forward_en    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                          ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; SRAM_DQ[0]                                                                                ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[16]        ; 1                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[0]~2                          ; 1                 ; 6       ;
; SRAM_DQ[1]                                                                                ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[1]~1                          ; 0                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[17]~feeder ; 0                 ; 6       ;
; SRAM_DQ[2]                                                                                ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[2]~0                          ; 0                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[18]~feeder ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[3]~5                          ; 0                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[19]~feeder ; 0                 ; 6       ;
; SRAM_DQ[4]                                                                                ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[4]~3                          ; 0                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[20]~feeder ; 0                 ; 6       ;
; SRAM_DQ[5]                                                                                ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[5]~4                          ; 0                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[21]~feeder ; 0                 ; 6       ;
; SRAM_DQ[6]                                                                                ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[6]~14                         ; 1                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[22]~feeder ; 1                 ; 6       ;
; SRAM_DQ[7]                                                                                ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[7]~15                         ; 0                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[23]~feeder ; 0                 ; 6       ;
; SRAM_DQ[8]                                                                                ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[8]~11                         ; 1                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[24]~feeder ; 1                 ; 6       ;
; SRAM_DQ[9]                                                                                ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[25]        ; 1                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[9]~10                         ; 1                 ; 6       ;
; SRAM_DQ[10]                                                                               ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[26]        ; 1                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[10]~9                         ; 1                 ; 6       ;
; SRAM_DQ[11]                                                                               ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[27]        ; 0                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[11]~8                         ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                               ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[12]~7                         ; 1                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[28]~feeder ; 1                 ; 6       ;
; SRAM_DQ[13]                                                                               ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[13]~6                         ; 1                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[29]~feeder ; 1                 ; 6       ;
; SRAM_DQ[14]                                                                               ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[14]~13                        ; 0                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[30]~feeder ; 0                 ; 6       ;
; SRAM_DQ[15]                                                                               ;                   ;         ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|low_temp[15]~12                        ; 0                 ; 6       ;
;      - MEM_stage:mem_stage|SRAMController:sramCtrl|register:read_data_reg2|out[31]~feeder ; 0                 ; 6       ;
; clk                                                                                       ;                   ;         ;
; rst                                                                                       ;                   ;         ;
; forward_en                                                                                ;                   ;         ;
+-------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                     ;
+-------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                        ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; ID_Reg:id_reg|B                                             ; LCFF_X17_Y10_N3    ; 106     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; ID_Reg:id_reg|PC[19]~0                                      ; LCCOMB_X17_Y11_N4  ; 102     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~10          ; LCCOMB_X20_Y5_N2   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~11          ; LCCOMB_X20_Y5_N24  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~12          ; LCCOMB_X20_Y5_N10  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~13          ; LCCOMB_X20_Y5_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~15          ; LCCOMB_X21_Y5_N2   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~17          ; LCCOMB_X21_Y5_N22  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~18          ; LCCOMB_X21_Y5_N4   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~19          ; LCCOMB_X21_Y5_N14  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~21          ; LCCOMB_X21_Y5_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~23          ; LCCOMB_X21_Y5_N12  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~24          ; LCCOMB_X21_Y5_N10  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~5           ; LCCOMB_X21_Y5_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~7           ; LCCOMB_X20_Y5_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~8           ; LCCOMB_X20_Y5_N20  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~9           ; LCCOMB_X21_Y5_N6   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|Equal1~0        ; LCCOMB_X6_Y4_N8    ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_ADDR[17]~0 ; LCCOMB_X17_Y11_N8  ; 19      ; Output enable           ; no     ; --                   ; --               ; --                        ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17  ; LCCOMB_X17_Y11_N14 ; 16      ; Output enable           ; no     ; --                   ; --               ; --                        ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|ps.00           ; LCFF_X17_Y11_N19   ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|ready~0         ; LCCOMB_X17_Y11_N12 ; 143     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; clk                                                         ; PIN_H2             ; 783     ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; f                                                           ; LCCOMB_X18_Y10_N30 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rst                                                         ; PIN_H1             ; 783     ; Async. clear            ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_H2   ; 783     ; Global Clock         ; GCLK2            ; --                        ;
; rst  ; PIN_H1   ; 783     ; Global Clock         ; GCLK1            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                        ;
+--------------------------------------------------------------+---------+
; Name                                                         ; Fan-Out ;
+--------------------------------------------------------------+---------+
; ID_Reg:id_reg|Shift_operand[9]                               ; 168     ;
; ID_stage:id_stage|src2[1]~0                                  ; 149     ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~54  ; 149     ;
; ID_stage:id_stage|src2[0]~1                                  ; 147     ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~50  ; 147     ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|ready~0          ; 143     ;
; ID_Reg:id_reg|Shift_operand[8]                               ; 122     ;
; ID_Reg:id_reg|Shift_operand[10]                              ; 120     ;
; ID_Reg:id_reg|Shift_operand[7]                               ; 118     ;
; ID_Reg:id_reg|B                                              ; 106     ;
; ID_Reg:id_reg|PC[19]~0                                       ; 102     ;
; ID_Reg:id_reg|EXE_CMD[1]                                     ; 76      ;
; ID_Reg:id_reg|EXE_CMD[0]                                     ; 71      ;
; ID_stage:id_stage|src2[3]~2                                  ; 67      ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~61  ; 67      ;
; EXE_stage:exe_stage|Equal3~1                                 ; 65      ;
; IF_stage:if_stage|PC_reg:pc_reg|pc[2]                        ; 62      ;
; IF_stage:if_stage|PC_reg:pc_reg|pc[3]                        ; 61      ;
; IF_stage:if_stage|PC_reg:pc_reg|pc[7]                        ; 58      ;
; IF_stage:if_stage|PC_reg:pc_reg|pc[5]                        ; 58      ;
; IF_stage:if_stage|PC_reg:pc_reg|pc[4]                        ; 57      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|LessThan35~0             ; 53      ;
; ID_Reg:id_reg|Val_Rm[25]~9                                   ; 48      ;
; ID_Reg:id_reg|Val_Rm[25]~6                                   ; 48      ;
; ID_Reg:id_reg|Val_Rn[16]~8                                   ; 48      ;
; ID_Reg:id_reg|Val_Rn[16]~7                                   ; 48      ;
; IF_stage:if_stage|PC_reg:pc_reg|pc[6]                        ; 48      ;
; ID_Reg:id_reg|EXE_CMD[3]                                     ; 42      ;
; ID_Reg:id_reg|Shift_operand[6]                               ; 42      ;
; IF_stage:if_stage|PC_reg:pc_reg|pc[8]                        ; 39      ;
; ID_stage:id_stage|src2[2]~3                                  ; 36      ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~59  ; 36      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|always0~2                ; 35      ;
; ID_Reg:id_reg|imm                                            ; 34      ;
; EXE_stage:exe_stage|Equal3~0                                 ; 33      ;
; EXE_stage:exe_stage|Equal0~1                                 ; 33      ;
; EXE_stage:exe_stage|Equal0~0                                 ; 33      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~24           ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~23           ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~21           ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~19           ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~18           ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~17           ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~15           ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~13           ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~12           ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~11           ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~10           ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~9            ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~8            ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~7            ; 32      ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~5            ; 32      ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|Equal1~0         ; 32      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~97                  ; 32      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~95                  ; 32      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~94                  ; 32      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|always0~5                ; 32      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~92                  ; 32      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|LessThan42~0             ; 32      ;
; MEM_reg:mem_reg|MEM_R_EN_out                                 ; 32      ;
; EXE_stage:exe_stage|ALU:alu|Mux9~2                           ; 30      ;
; EXE_stage:exe_stage|ALU:alu|Mux9~1                           ; 30      ;
; EXE_stage:exe_stage|ALU:alu|Mux9~0                           ; 30      ;
; EXE_stage:exe_stage|ALU:alu|Mux29~0                          ; 30      ;
; EXE_stage:exe_stage|alu_val2[24]~29                          ; 27      ;
; EXE_stage:exe_stage|alu_val2[25]~25                          ; 27      ;
; EXE_stage:exe_stage|alu_val2[28]~36                          ; 25      ;
; EXE_stage:exe_stage|alu_val2[26]~34                          ; 25      ;
; EXE_stage:exe_stage|alu_val2[27]~32                          ; 25      ;
; EXE_stage:exe_stage|alu_val2[23]~27                          ; 25      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~10            ; 25      ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[2]           ; 25      ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[0]           ; 25      ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|cnt[1]           ; 25      ;
; EXE_stage:exe_stage|alu_val2[7]~62                           ; 24      ;
; EXE_stage:exe_stage|alu_val2[29]~38                          ; 24      ;
; EXE_stage:exe_stage|alu_val2[31]~23                          ; 24      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|always0~3                ; 24      ;
; EXE_stage:exe_stage|alu_val2[0]~5                            ; 24      ;
; EXE_stage:exe_stage|alu_val2[2]~3                            ; 24      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~11            ; 24      ;
; EXE_stage:exe_stage|mem_en~0                                 ; 24      ;
; EXE_stage:exe_stage|alu_val2[6]~59                           ; 23      ;
; EXE_stage:exe_stage|alu_val2[16]~57                          ; 23      ;
; EXE_stage:exe_stage|alu_val2[8]~53                           ; 23      ;
; EXE_stage:exe_stage|alu_val2[9]~49                           ; 23      ;
; EXE_stage:exe_stage|alu_val2[22]~39                          ; 23      ;
; EXE_stage:exe_stage|alu_val2[10]~19                          ; 23      ;
; EXE_stage:exe_stage|alu_val2[11]~17                          ; 23      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|LessThan38~0             ; 23      ;
; EXE_stage:exe_stage|alu_val2[14]~60                          ; 22      ;
; EXE_stage:exe_stage|alu_val2[20]~45                          ; 22      ;
; EXE_stage:exe_stage|alu_val2[30]~21                          ; 22      ;
; EXE_stage:exe_stage|alu_val2[13]~13                          ; 22      ;
; EXE_stage:exe_stage|alu_val2[3]~11                           ; 22      ;
; EXE_stage:exe_stage|alu_val2[5]~9                            ; 22      ;
; EXE_stage:exe_stage|alu_val2[4]~7                            ; 22      ;
; EXE_stage:exe_stage|alu_val2[1]~1                            ; 22      ;
; EXE_stage:exe_stage|alu_val2[17]~51                          ; 21      ;
; EXE_stage:exe_stage|alu_val2[19]~43                          ; 21      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|always0~4                ; 21      ;
; EXE_stage:exe_stage|alu_val2[12]~15                          ; 21      ;
; EXE_reg:exe_reg|MEM_W_EN                                     ; 21      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|always0~6                ; 20      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|LessThan40~0             ; 20      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~280                 ; 20      ;
; EXE_stage:exe_stage|alu_val2[15]~63                          ; 20      ;
; EXE_stage:exe_stage|alu_val2[21]~41                          ; 20      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~291                 ; 19      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|LessThan32~0             ; 19      ;
; EXE_stage:exe_stage|alu_val2[18]~47                          ; 19      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~13            ; 19      ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_ADDR[17]~0  ; 19      ;
; ID_Reg:id_reg|MEM_R_EN                                       ; 19      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~285                 ; 17      ;
; WB_stage:wb_stage|out[7]~31                                  ; 17      ;
; WB_stage:wb_stage|out[6]~30                                  ; 17      ;
; WB_stage:wb_stage|out[16]~29                                 ; 17      ;
; WB_stage:wb_stage|out[14]~28                                 ; 17      ;
; WB_stage:wb_stage|out[15]~27                                 ; 17      ;
; WB_stage:wb_stage|out[8]~26                                  ; 17      ;
; WB_stage:wb_stage|out[17]~25                                 ; 17      ;
; WB_stage:wb_stage|out[9]~24                                  ; 17      ;
; WB_stage:wb_stage|out[18]~23                                 ; 17      ;
; WB_stage:wb_stage|out[20]~22                                 ; 17      ;
; WB_stage:wb_stage|out[19]~21                                 ; 17      ;
; WB_stage:wb_stage|out[21]~20                                 ; 17      ;
; WB_stage:wb_stage|out[29]~19                                 ; 17      ;
; WB_stage:wb_stage|out[28]~18                                 ; 17      ;
; WB_stage:wb_stage|out[26]~17                                 ; 17      ;
; WB_stage:wb_stage|out[27]~16                                 ; 17      ;
; WB_stage:wb_stage|out[22]~15                                 ; 17      ;
; WB_stage:wb_stage|out[24]~14                                 ; 17      ;
; WB_stage:wb_stage|out[23]~13                                 ; 17      ;
; WB_stage:wb_stage|out[25]~12                                 ; 17      ;
; WB_stage:wb_stage|out[31]~11                                 ; 17      ;
; WB_stage:wb_stage|out[30]~10                                 ; 17      ;
; WB_stage:wb_stage|out[10]~9                                  ; 17      ;
; WB_stage:wb_stage|out[11]~8                                  ; 17      ;
; WB_stage:wb_stage|out[12]~7                                  ; 17      ;
; WB_stage:wb_stage|out[13]~6                                  ; 17      ;
; WB_stage:wb_stage|out[3]~5                                   ; 17      ;
; WB_stage:wb_stage|out[5]~4                                   ; 17      ;
; WB_stage:wb_stage|out[4]~3                                   ; 17      ;
; WB_stage:wb_stage|out[0]~2                                   ; 17      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|LessThan43~0             ; 17      ;
; WB_stage:wb_stage|out[1]~1                                   ; 17      ;
; WB_stage:wb_stage|out[2]~0                                   ; 17      ;
; ID_Reg:id_reg|MEM_W_EN                                       ; 17      ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|Equal0~0         ; 17      ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|SRAM_DQ[15]~17   ; 16      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~212                 ; 16      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~333                 ; 15      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~85                  ; 15      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~84                  ; 15      ;
; MEM_reg:mem_reg|Dest_out[2]                                  ; 14      ;
; MEM_reg:mem_reg|Dest_out[0]                                  ; 14      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[31]~596             ; 13      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~88                  ; 13      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux29~4                  ; 13      ;
; ID_Reg:id_reg|EXE_CMD[2]                                     ; 13      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~226                 ; 12      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~96                  ; 12      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~89                  ; 12      ;
; MEM_reg:mem_reg|Dest_out[1]                                  ; 11      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~400                 ; 10      ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~15  ; 10      ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~14           ; 10      ;
; EXE_stage:exe_stage|alu_val1[31]~63                          ; 9       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux0~13                  ; 8       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|LessThan36~0             ; 8       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux0~5                   ; 8       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux0~4                   ; 8       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~284                 ; 8       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~282                 ; 8       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux20~0                  ; 8       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~16            ; 8       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~15            ; 8       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[1]~81               ; 8       ;
; ID_Reg:id_reg|Shift_operand[0]                               ; 8       ;
; MEM_reg:mem_reg|Dest_out[3]                                  ; 8       ;
; MEM_reg:mem_reg|WB_EN_out                                    ; 8       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux29~12                 ; 7       ;
; f                                                            ; 7       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~24  ; 7       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~276                 ; 7       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~221                 ; 7       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~200                 ; 7       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux29~11                 ; 7       ;
; ID_Reg:id_reg|Shift_operand[1]                               ; 7       ;
; ID_Reg:id_reg|Shift_operand[3]                               ; 7       ;
; EXE_reg:exe_reg|WB_en                                        ; 7       ;
; ID_Reg:id_reg|Shift_operand[4]                               ; 7       ;
; forward_en                                                   ; 6       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~113 ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~419                 ; 6       ;
; ID_stage:id_stage|ControlUnit:CtrlUnit|mem_wr~0              ; 6       ;
; ID_Reg:id_reg|Signed_imm_24~4                                ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[11]~274             ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[10]~258             ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[9]~240              ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[8]~220              ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[7]~199              ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[6]~185              ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~26            ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[5]~171              ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[3]~144              ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[0]~129              ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[1]~116              ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[2]~103              ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux29~2                  ; 6       ;
; ID_Reg:id_reg|Shift_operand[2]                               ; 6       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[26]~629             ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[27]~628             ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[28]~626             ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[29]~625             ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[18]~622             ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[16]~621             ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[15]~619             ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[13]~617             ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[12]~615             ; 5       ;
; ID_stage:id_stage|before_mux_sel                             ; 5       ;
; EXE_stage:exe_stage|ALU:alu|Mux0~5                           ; 5       ;
; EXE_stage:exe_stage|alu_val1[19]~61                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[20]~59                          ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[20]~565             ; 5       ;
; EXE_stage:exe_stage|alu_val1[21]~57                          ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[21]~550             ; 5       ;
; EXE_stage:exe_stage|alu_val1[22]~55                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[23]~53                          ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[23]~520             ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~502                 ; 5       ;
; EXE_stage:exe_stage|alu_val1[24]~51                          ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[24]~501             ; 5       ;
; EXE_stage:exe_stage|alu_val1[25]~49                          ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[25]~488             ; 5       ;
; EXE_stage:exe_stage|alu_val1[26]~47                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[27]~45                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[28]~43                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[29]~41                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[30]~39                          ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[30]~418             ; 5       ;
; ID_stage:id_stage|EXE_CMD[1]~2                               ; 5       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~14  ; 5       ;
; EXE_stage:exe_stage|alu_val1[18]~37                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[17]~35                          ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[17]~380             ; 5       ;
; EXE_stage:exe_stage|alu_val1[16]~33                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[15]~31                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[14]~29                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[13]~27                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[12]~25                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[11]~23                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[10]~21                          ; 5       ;
; EXE_stage:exe_stage|alu_val1[9]~19                           ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~215                 ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~86           ; 5       ;
; EXE_stage:exe_stage|alu_val1[8]~17                           ; 5       ;
; EXE_stage:exe_stage|alu_val1[7]~15                           ; 5       ;
; EXE_stage:exe_stage|alu_val1[6]~13                           ; 5       ;
; EXE_stage:exe_stage|alu_val1[5]~11                           ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[4]~158              ; 5       ;
; EXE_stage:exe_stage|alu_val1[4]~9                            ; 5       ;
; EXE_stage:exe_stage|alu_val1[3]~7                            ; 5       ;
; EXE_stage:exe_stage|alu_val1[1]~3                            ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux29~9                  ; 5       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~24           ; 5       ;
; EXE_stage:exe_stage|alu_val1[2]~1                            ; 5       ;
; EXE_reg:exe_reg|Dest[2]                                      ; 5       ;
; EXE_reg:exe_reg|Dest[3]                                      ; 5       ;
; EXE_reg:exe_reg|Dest[0]                                      ; 5       ;
; EXE_reg:exe_reg|Dest[1]                                      ; 5       ;
; EXE_reg:exe_reg|alu_result[10]                               ; 5       ;
; EXE_reg:exe_reg|MEM_R_EN                                     ; 5       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~124 ; 4       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[19]~635             ; 4       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[22]~632             ; 4       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~627                 ; 4       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[14]~618             ; 4       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~85            ; 4       ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~6            ; 4       ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~4            ; 4       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~35  ; 4       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~26  ; 4       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~311                 ; 4       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~33            ; 4       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~59           ; 4       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~58           ; 4       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~53           ; 4       ;
; EXE_stage:exe_stage|alu_val2[15]~54                          ; 4       ;
; EXE_stage:exe_stage|alu_val1[0]~5                            ; 4       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~17            ; 4       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux29~8                  ; 4       ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|ps.00            ; 4       ;
; EXE_reg:exe_reg|alu_result[18]                               ; 4       ;
; EXE_reg:exe_reg|alu_result[17]                               ; 4       ;
; EXE_reg:exe_reg|alu_result[16]                               ; 4       ;
; EXE_reg:exe_reg|alu_result[15]                               ; 4       ;
; EXE_reg:exe_reg|alu_result[14]                               ; 4       ;
; EXE_reg:exe_reg|alu_result[13]                               ; 4       ;
; EXE_reg:exe_reg|alu_result[12]                               ; 4       ;
; EXE_reg:exe_reg|alu_result[11]                               ; 4       ;
; EXE_reg:exe_reg|alu_result[9]                                ; 4       ;
; EXE_reg:exe_reg|alu_result[8]                                ; 4       ;
; EXE_reg:exe_reg|alu_result[7]                                ; 4       ;
; EXE_reg:exe_reg|alu_result[6]                                ; 4       ;
; EXE_reg:exe_reg|alu_result[5]                                ; 4       ;
; EXE_reg:exe_reg|alu_result[4]                                ; 4       ;
; EXE_reg:exe_reg|alu_result[3]                                ; 4       ;
; EXE_reg:exe_reg|alu_result[2]                                ; 4       ;
; EXE_stage:exe_stage|ALU:alu|Add0~0                           ; 4       ;
; ID_Reg:id_reg|Val_Rm[15]                                     ; 4       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~87            ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~90           ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Mux33~2                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|LessThan9~9                      ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Equal0~12                        ; 3       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~112 ; 3       ;
; ID_stage:id_stage|Two_src                                    ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Mux33~0                          ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~581                 ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~535                 ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~81            ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~414                 ; 3       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~109 ; 3       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~74  ; 3       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~65  ; 3       ;
; ID_Reg:id_reg|Signed_imm_24[14]                              ; 3       ;
; ID_Reg:id_reg|Signed_imm_24[15]                              ; 3       ;
; ID_Reg:id_reg|Signed_imm_24[12]                              ; 3       ;
; ID_Reg:id_reg|Signed_imm_24[13]                              ; 3       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~46  ; 3       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~41  ; 3       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~36  ; 3       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~34  ; 3       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~30  ; 3       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~25  ; 3       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~21  ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~66            ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~329                 ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~63            ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~60            ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~56            ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~51            ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~255                 ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~46            ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~238                 ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~23            ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~64           ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~131                 ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2[3]~130              ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~57           ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~49           ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~46           ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~117                 ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~38           ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~35           ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~32           ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~30           ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~27           ; 3       ;
; EXE_stage:exe_stage|alu_val2[18]~46                          ; 3       ;
; EXE_reg:exe_reg|alu_result[20]                               ; 3       ;
; EXE_reg:exe_reg|alu_result[19]                               ; 3       ;
; EXE_stage:exe_stage|alu_val2[21]~40                          ; 3       ;
; EXE_reg:exe_reg|alu_result[21]                               ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~18           ; 3       ;
; EXE_reg:exe_reg|alu_result[29]                               ; 3       ;
; EXE_reg:exe_reg|alu_result[28]                               ; 3       ;
; EXE_reg:exe_reg|alu_result[26]                               ; 3       ;
; EXE_reg:exe_reg|alu_result[27]                               ; 3       ;
; EXE_stage:exe_stage|alu_val2[22]~30                          ; 3       ;
; EXE_reg:exe_reg|alu_result[22]                               ; 3       ;
; EXE_reg:exe_reg|alu_result[24]                               ; 3       ;
; EXE_reg:exe_reg|alu_result[23]                               ; 3       ;
; EXE_reg:exe_reg|alu_result[25]                               ; 3       ;
; EXE_stage:exe_stage|alu_val2[31]~22                          ; 3       ;
; EXE_reg:exe_reg|alu_result[31]                               ; 3       ;
; EXE_stage:exe_stage|alu_val2[30]~20                          ; 3       ;
; EXE_reg:exe_reg|alu_result[30]                               ; 3       ;
; EXE_stage:exe_stage|alu_val2[12]~14                          ; 3       ;
; EXE_stage:exe_stage|alu_val2[3]~10                           ; 3       ;
; EXE_stage:exe_stage|alu_val2[4]~6                            ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|always0~1                ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|always0~0                ; 3       ;
; EXE_reg:exe_reg|alu_result[0]                                ; 3       ;
; EXE_reg:exe_reg|alu_result[1]                                ; 3       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~79                  ; 3       ;
; MEM_stage:mem_stage|SRAMController:sramCtrl|Equal2~0         ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~62                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~62                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~60                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~58                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~56                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~54                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~52                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~50                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~48                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~46                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~44                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~42                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~40                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~38                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~60                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~58                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~56                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~54                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~52                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~50                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~48                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~46                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~44                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~42                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~40                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~38                          ; 3       ;
; ID_Reg:id_reg|WB_EN                                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~36                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~36                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~34                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~34                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~32                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~32                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~30                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~30                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~28                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~28                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~26                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~26                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~24                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~24                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~22                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~22                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~20                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~20                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~18                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~18                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~16                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~16                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~14                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~14                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~12                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~12                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~10                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~10                          ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~8                           ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~8                           ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~6                           ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~6                           ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~4                           ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~2                           ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add2~0                           ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~4                           ; 3       ;
; EXE_stage:exe_stage|ALU:alu|Add0~2                           ; 3       ;
; ID_Reg:id_reg|Val_Rm[18]                                     ; 3       ;
; ID_Reg:id_reg|Val_Rm[21]                                     ; 3       ;
; ID_Reg:id_reg|Val_Rm[22]                                     ; 3       ;
; ID_Reg:id_reg|Val_Rm[31]                                     ; 3       ;
; ID_Reg:id_reg|Val_Rm[30]                                     ; 3       ;
; ID_Reg:id_reg|Val_Rm[12]                                     ; 3       ;
; ID_Reg:id_reg|Val_Rm[3]                                      ; 3       ;
; ID_Reg:id_reg|Val_Rm[4]                                      ; 3       ;
; SRAM_DQ[15]~15                                               ; 2       ;
; SRAM_DQ[14]~14                                               ; 2       ;
; SRAM_DQ[13]~13                                               ; 2       ;
; SRAM_DQ[12]~12                                               ; 2       ;
; SRAM_DQ[11]~11                                               ; 2       ;
; SRAM_DQ[10]~10                                               ; 2       ;
; SRAM_DQ[9]~9                                                 ; 2       ;
; SRAM_DQ[8]~8                                                 ; 2       ;
; SRAM_DQ[7]~7                                                 ; 2       ;
; SRAM_DQ[6]~6                                                 ; 2       ;
; SRAM_DQ[5]~5                                                 ; 2       ;
; SRAM_DQ[4]~4                                                 ; 2       ;
; SRAM_DQ[3]~3                                                 ; 2       ;
; SRAM_DQ[2]~2                                                 ; 2       ;
; SRAM_DQ[1]~1                                                 ; 2       ;
; SRAM_DQ[0]~0                                                 ; 2       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~126 ; 2       ;
; EXE_stage:exe_stage|ALU:alu|v~15                             ; 2       ;
; EXE_stage:exe_stage|ALU:alu|v~14                             ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~634                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~633                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~624                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~623                 ; 2       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~123 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~88            ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftRight0~89           ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~22           ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~16           ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|Decoder0~14           ; 2       ;
; IF_stage:if_stage|InstructionMemory:instmem|instructions~115 ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux32~2                          ; 2       ;
; EXE_stage:exe_stage|ALU:alu|LessThan7~13                     ; 2       ;
; EXE_stage:exe_stage|ALU:alu|LessThan7~3                      ; 2       ;
; EXE_stage:exe_stage|ALU:alu|v~6                              ; 2       ;
; HazardDetection:hazard_detection|hazard~5                    ; 2       ;
; HazardDetection:hazard_detection|always0~5                   ; 2       ;
; HazardDetection:hazard_detection|hazard~3                    ; 2       ;
; HazardDetection:hazard_detection|always0~2                   ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][7]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][7]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][7]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][7]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][7]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][7]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][7]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][7]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][7]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][7]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][7]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][7]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][7]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][7]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][7]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][6]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][6]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][6]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][6]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][6]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][6]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][6]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][6]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][6]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][6]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][6]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][6]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][6]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][6]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][6]          ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux32~1                          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][16]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][16]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][16]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][16]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][16]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][16]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][16]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][16]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][16]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][16]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][16]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][16]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][16]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][16]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][16]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][14]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][14]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][14]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][14]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][14]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][14]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][14]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][14]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][14]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][14]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][14]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][14]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][14]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][14]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][14]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][15]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][15]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][15]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][15]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][15]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][15]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][15]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][15]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][15]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][15]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][15]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][15]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][15]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][15]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][15]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][8]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][8]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][8]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][8]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][8]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][8]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][8]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][8]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][8]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][8]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][8]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][8]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][8]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][8]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][8]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][17]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][17]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][17]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][17]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][17]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][17]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][17]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][17]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][17]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][17]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][17]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][17]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][17]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][17]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][17]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][9]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][9]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][9]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][9]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][9]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][9]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][9]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][9]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][9]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][9]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][9]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][9]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][9]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][9]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][9]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][18]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][18]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][18]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][18]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][18]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][18]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][18]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][18]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][18]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][18]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][18]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][18]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][18]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][18]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][18]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][20]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][20]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][20]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][20]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][20]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][20]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][20]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][20]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][20]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][20]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][20]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][20]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][20]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][20]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][20]         ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux11~5                          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][19]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][19]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][19]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][19]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][19]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][19]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][19]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][19]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][19]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][19]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][19]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][19]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][19]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][19]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][19]         ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux12~5                          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][21]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][21]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][21]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][21]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][21]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][21]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][21]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][21]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][21]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][21]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][21]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][21]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][21]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][21]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][21]         ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux10~4                          ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux10~0                          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][29]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][29]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][29]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][29]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][29]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][29]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][29]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][29]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][29]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][29]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][29]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][29]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][29]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][29]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][29]         ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux2~4                           ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux2~0                           ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][28]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][28]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][28]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][28]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][28]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][28]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][28]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][28]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][28]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][28]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][28]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][28]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][28]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][28]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][28]         ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux3~5                           ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][26]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][26]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][26]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][26]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][26]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][26]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][26]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][26]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][26]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][26]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][26]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][26]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][26]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][26]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][26]         ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux5~5                           ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][27]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][27]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][27]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][27]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][27]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][27]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][27]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][27]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][27]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][27]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][27]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][27]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][27]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][27]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][27]         ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux4~5                           ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][22]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][22]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][22]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][22]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][22]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][22]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][22]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][22]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][22]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][22]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][22]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][22]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][22]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][22]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][22]         ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux9~8                           ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][24]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][24]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][24]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][24]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][24]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][24]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][24]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][24]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][24]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][24]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][24]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][24]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][24]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][24]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][24]         ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux7~5                           ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][23]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][23]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][23]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][23]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][23]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][23]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][23]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][23]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][23]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][23]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][23]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][23]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][23]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][23]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][23]         ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux8~5                           ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][25]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][25]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][25]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][25]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][25]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][25]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][25]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][25]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][25]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][25]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][25]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][25]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][25]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][25]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][25]         ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux6~5                           ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][31]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][31]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][31]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][31]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][31]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][31]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][31]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][31]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][31]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][31]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][31]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][31]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][31]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][31]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][31]         ; 2       ;
; EXE_stage:exe_stage|alu_val1[31]~62                          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][30]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][30]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][30]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][30]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][30]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][30]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][30]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][30]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][30]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][30]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][30]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][30]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][30]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][30]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][30]         ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux1~5                           ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~564                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~549                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~519                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~506                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~504                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~84            ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~500                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux7~5                   ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~487                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux6~5                   ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~474                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~461                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~447                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux3~0                   ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~79            ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~433                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux2~0                   ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~77            ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|val2~417                 ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|Mux1~5                   ; 2       ;
; EXE_stage:exe_stage|Val2Gen:val2gen|ShiftLeft0~75            ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][10]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][10]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][10]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][10]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][10]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][10]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][10]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][10]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][10]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][10]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][10]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][10]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][10]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][10]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][10]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][11]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][11]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][11]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][11]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][11]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][11]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][11]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][11]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][11]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][11]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][11]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][11]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][11]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][11]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][11]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][12]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][12]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][12]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][12]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][12]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][12]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][12]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][12]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][12]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][12]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][12]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][12]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][12]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][12]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][12]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][13]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][13]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][13]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][13]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][13]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][13]        ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][13]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][13]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][13]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][13]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][13]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][13]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][13]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][13]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][13]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][3]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][3]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][3]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][3]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][3]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][3]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][3]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][3]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][3]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][3]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][3]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][3]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][3]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][3]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][3]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][5]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][5]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][5]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][5]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][5]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][5]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][5]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][5]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][5]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][5]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][5]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][5]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][5]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][5]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][5]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][4]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][4]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][4]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][4]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][4]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][4]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][4]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][4]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][4]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][4]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][4]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][4]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][4]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][4]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][4]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][0]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][0]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][0]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][0]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][0]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][0]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][0]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][0]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][0]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][0]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][0]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][0]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][0]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][0]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[5][0]          ; 2       ;
; EXE_stage:exe_stage|ALU:alu|Mux31~6                          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[14][1]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[12][1]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[11][1]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[8][1]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[9][1]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[10][1]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[13][1]         ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[3][1]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[0][1]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[1][1]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[2][1]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[7][1]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[4][1]          ; 2       ;
; ID_stage:id_stage|RegisterFile:RegFile|rf_arr[6][1]          ; 2       ;
+--------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 4,736 / 15,666 ( 30 % ) ;
; C16 interconnects           ; 51 / 812 ( 6 % )        ;
; C4 interconnects            ; 2,968 / 11,424 ( 26 % ) ;
; Direct links                ; 446 / 15,666 ( 3 % )    ;
; Global clocks               ; 2 / 8 ( 25 % )          ;
; Local interconnects         ; 1,537 / 4,608 ( 33 % )  ;
; R24 interconnects           ; 77 / 652 ( 12 % )       ;
; R4 interconnects            ; 3,437 / 13,328 ( 26 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.09) ; Number of LABs  (Total = 190) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 1                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 4                             ;
; 11                                          ; 5                             ;
; 12                                          ; 9                             ;
; 13                                          ; 15                            ;
; 14                                          ; 17                            ;
; 15                                          ; 12                            ;
; 16                                          ; 111                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.08) ; Number of LABs  (Total = 190) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 127                           ;
; 1 Clock                            ; 127                           ;
; 1 Clock enable                     ; 59                            ;
; 1 Sync. clear                      ; 18                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 63                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.67) ; Number of LABs  (Total = 190) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 5                             ;
; 11                                           ; 3                             ;
; 12                                           ; 5                             ;
; 13                                           ; 8                             ;
; 14                                           ; 16                            ;
; 15                                           ; 8                             ;
; 16                                           ; 38                            ;
; 17                                           ; 7                             ;
; 18                                           ; 13                            ;
; 19                                           ; 14                            ;
; 20                                           ; 8                             ;
; 21                                           ; 8                             ;
; 22                                           ; 11                            ;
; 23                                           ; 6                             ;
; 24                                           ; 4                             ;
; 25                                           ; 2                             ;
; 26                                           ; 5                             ;
; 27                                           ; 1                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
; 32                                           ; 7                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.32) ; Number of LABs  (Total = 190) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 6                             ;
; 2                                               ; 1                             ;
; 3                                               ; 8                             ;
; 4                                               ; 7                             ;
; 5                                               ; 10                            ;
; 6                                               ; 15                            ;
; 7                                               ; 18                            ;
; 8                                               ; 28                            ;
; 9                                               ; 13                            ;
; 10                                              ; 16                            ;
; 11                                              ; 14                            ;
; 12                                              ; 11                            ;
; 13                                              ; 15                            ;
; 14                                              ; 4                             ;
; 15                                              ; 5                             ;
; 16                                              ; 11                            ;
; 17                                              ; 3                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 3                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.46) ; Number of LABs  (Total = 190) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 3                             ;
; 14                                           ; 0                             ;
; 15                                           ; 6                             ;
; 16                                           ; 6                             ;
; 17                                           ; 4                             ;
; 18                                           ; 8                             ;
; 19                                           ; 3                             ;
; 20                                           ; 4                             ;
; 21                                           ; 5                             ;
; 22                                           ; 6                             ;
; 23                                           ; 10                            ;
; 24                                           ; 5                             ;
; 25                                           ; 8                             ;
; 26                                           ; 6                             ;
; 27                                           ; 10                            ;
; 28                                           ; 11                            ;
; 29                                           ; 11                            ;
; 30                                           ; 35                            ;
; 31                                           ; 10                            ;
; 32                                           ; 21                            ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C5F256C7 for design "ARM"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C8F256C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C3
    Info (169125): Pin ~nCSO~ is reserved at location F4
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location N14
Critical Warning (169085): No exact pin location assignment(s) for 38 pins of 38 total pins
    Info (169086): Pin SRAM_ADDR[0] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[1] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[2] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[3] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[4] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[5] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[6] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[7] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[8] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[9] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[10] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[11] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[12] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[13] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[14] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[15] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[16] not assigned to an exact location on the device
    Info (169086): Pin SRAM_ADDR[17] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[0] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[1] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[2] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[3] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[4] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[5] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[6] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[7] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[8] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[9] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[10] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[11] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[12] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[13] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[14] not assigned to an exact location on the device
    Info (169086): Pin SRAM_DQ[15] not assigned to an exact location on the device
    Info (169086): Pin SRAM_WE_N not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin forward_en not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ARM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 11 nodes
    Warning (332126): Node "id_stage|EXE_CMD[1]~2|combout"
    Warning (332126): Node "id_stage|Two_src|dataa"
    Warning (332126): Node "id_stage|Two_src|combout"
    Warning (332126): Node "hazard_detection|hazard~4|dataa"
    Warning (332126): Node "hazard_detection|hazard~4|combout"
    Warning (332126): Node "hazard_detection|hazard~5|dataa"
    Warning (332126): Node "hazard_detection|hazard~5|combout"
    Warning (332126): Node "id_stage|before_mux_sel|datad"
    Warning (332126): Node "id_stage|before_mux_sel|combout"
    Warning (332126): Node "id_stage|EXE_CMD[1]~2|datad"
    Warning (332126): Node "id_stage|before_mux_sel|dataa"
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN H2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node rst (placed in PIN H1 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 36 (unused VREF, 3.3V VCCIO, 1 input, 19 output, 16 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 21% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.17 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 35 output pins without output pin load capacitance assignment
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file E:/UT/S6/CALab/src/output_files/ARM.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 5230 megabytes
    Info: Processing ended: Tue May 24 11:09:28 2022
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:00:44


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/UT/S6/CALab/src/output_files/ARM.fit.smsg.


