# 06 先进封装

> 突破摩尔定律的新路径，AI时代的关键技术

---

## 一、为什么需要先进封装？

### 摩尔定律放缓

```
传统思路：把芯片做小做快
─────────────────────────────────────
• 3nm → 2nm → 1nm... 越来越难
• 成本指数级上升
• 物理极限逼近

新思路：把多个芯片"拼"在一起
─────────────────────────────────────
• 不靠制程提升
• 通过封装技术实现性能提升
• 这就是"先进封装"
```

### 先进封装的价值

| 对比项 | 传统封装 | 先进封装 |
|--------|----------|----------|
| 芯片数量 | 单芯片 | 多芯片集成 |
| 互连密度 | 低 | 极高 |
| 带宽 | 有限 | 超高带宽 |
| 功耗 | 较高 | 更低 |
| 应用场景 | 普通芯片 | AI芯片、HBM |

---

## 二、先进封装技术分类

### 技术演进图

```
传统封装                        先进封装
────────────                   ────────────
Wire Bonding                   2.5D封装
(引线键合)                      (芯片并排+硅中介层)
    ↓                              ↓
Flip-Chip                      3D封装
(倒装焊)                       (芯片堆叠)
    ↓                              ↓
Fan-Out                        Chiplet
(扇出型封装)                   (小芯片拼接)
```

### 主要技术对比

| 技术 | 原理 | 优势 | 应用 |
|------|------|------|------|
| **2.5D封装** | 多芯片并排放在硅中介层上 | 高带宽互连 | GPU+HBM |
| **3D封装** | 芯片垂直堆叠 | 最高密度 | HBM存储 |
| **Chiplet** | 多个小芯片组合 | 良率高、灵活 | 大型SoC |
| **Fan-Out** | 引脚从芯片四周扇出 | 薄型化 | 手机芯片 |

---

## 三、2.5D封装详解

### 原理

```
┌─────────────────────────────────────────────────────────────┐
│                      2.5D封装结构                            │
├─────────────────────────────────────────────────────────────┤
│                                                             │
│       ┌─────────┐        ┌─────────┐                       │
│       │  GPU    │        │  HBM    │   ← 多个芯片并排       │
│       │  芯片   │        │  存储   │                       │
│       └────┬────┘        └────┬────┘                       │
│            │                  │                            │
│       ═════╧══════════════════╧═════                       │
│              硅中介层(Interposer)     ← 高密度互连层        │
│       ══════════════════════════════                       │
│                  封装基板                                   │
│       ══════════════════════════════                       │
│                   BGA焊球                                   │
│       ══════════════════════════════                       │
│                                                             │
└─────────────────────────────────────────────────────────────┘
```

### 关键技术

| 技术 | 作用 |
|------|------|
| **硅中介层(Interposer)** | 提供高密度金属互连 |
| **TSV(硅通孔)** | 垂直方向的电气连接 |
| **微凸点(Micro-bump)** | 芯片与中介层的连接 |

### 应用场景

- 英伟达 H100/H200 GPU
- AMD MI300X
- 所有需要HBM的AI芯片

---

## 四、3D封装详解

### 原理

```
┌─────────────────────────────────────────────────────────────┐
│                      3D封装结构                              │
├─────────────────────────────────────────────────────────────┤
│                                                             │
│           ┌─────────────┐                                  │
│           │   芯片 C    │   ← 顶层                         │
│           └──────┬──────┘                                  │
│                  │ TSV (硅通孔)                             │
│           ┌──────┴──────┐                                  │
│           │   芯片 B    │   ← 中层                         │
│           └──────┬──────┘                                  │
│                  │ TSV                                      │
│           ┌──────┴──────┐                                  │
│           │   芯片 A    │   ← 底层                         │
│           └─────────────┘                                  │
│                                                             │
│   优势：最短互连距离、最高密度                                │
│   挑战：散热困难、良率控制                                    │
│                                                             │
└─────────────────────────────────────────────────────────────┘
```

### 最典型应用：HBM

```
HBM (高带宽存储) 就是3D封装的典型代表：

        ┌───┐ ┌───┐ ┌───┐ ┌───┐
        │D8 │ │D8 │ │D8 │ │D8 │   ← 8~16层DRAM堆叠
        ├───┤ ├───┤ ├───┤ ├───┤
        │...│ │...│ │...│ │...│
        ├───┤ ├───┤ ├───┤ ├───┤
        │D1 │ │D1 │ │D1 │ │D1 │
        └─┬─┘ └─┬─┘ └─┬─┘ └─┬─┘
          │TSV  │TSV  │TSV  │TSV   ← 硅通孔连接
        ══╧═════╧═════╧═════╧══
             基础逻辑层
        ════════════════════════
```

---

## 五、Chiplet详解

### 什么是Chiplet？

> **Chiplet = 把大芯片拆成多个"小芯片"，分别制造后组装**

### 传统SoC vs Chiplet

```
传统SoC（单片集成）              Chiplet方案（多芯片组合）
┌─────────────────┐              ┌─────┬─────┬─────┐
│                 │              │ CPU │ GPU │ I/O │
│   一颗大芯片    │     vs       ├─────┼─────┼─────┤
│                 │              │ NPU │ 内存│ ... │
└─────────────────┘              └─────┴─────┴─────┘

问题：                           优势：
• 良率低（大芯片良率差）          • 良率高（小芯片良率高）
• 成本高                         • 成本低
• 灵活性差                       • 可灵活组合
• 全用同一工艺                    • 不同芯片可用不同工艺
```

### Chiplet互连标准

| 标准 | 提出者 | 带宽 | 说明 |
|------|--------|------|------|
| **UCIe** | Intel主导联盟 | 超高 | 行业统一标准 |
| **Infinity Fabric** | AMD | 高 | AMD私有 |
| **NVLink** | 英伟达 | 极高 | 英伟达私有 |

---

## 六、台积电先进封装

### 台积电封装技术品牌

| 技术 | 类型 | 说明 | 主要客户 |
|------|------|------|----------|
| **CoWoS** | 2.5D | 芯片+HBM集成，最高端 | 英伟达、AMD |
| **InFO** | Fan-Out | 扇出型封装 | 苹果 |
| **SoIC** | 3D | 芯片堆叠 | 高端客户 |

### CoWoS详解

```
CoWoS = Chip on Wafer on Substrate

结构：
┌─────────────────────────────────────────┐
│   ┌─────┐   ┌─────┐   ┌─────┐          │
│   │ GPU │   │ HBM │   │ HBM │   ...    │  ← Chip
│   └──┬──┘   └──┬──┘   └──┬──┘          │
│      │         │         │              │
│   ═══╧═════════╧═════════╧═══          │  ← on Wafer (硅中介层)
│                                         │
│   ═══════════════════════════          │  ← on Substrate (基板)
└─────────────────────────────────────────┘

代际演进：
CoWoS-S → CoWoS-R → CoWoS-L
(面积越来越大，支持更多HBM)
```

### CoWoS产能是AI芯片的瓶颈

```
现状（2025年）：

英伟达AI芯片需求：████████████████████████████████ 100%
CoWoS产能供给：    ████████████████ 50%

结论：CoWoS产能严重不足，是AI芯片出货的主要瓶颈！
```

---

## 七、先进封装供应链

### 谁在做先进封装？

| 公司 | 技术 | 市场地位 |
|------|------|----------|
| **台积电** | CoWoS、InFO、SoIC | 最高端，产能紧张 |
| **日月光** | Fo-EB、2.5D/3D | 最大OSAT |
| **Amkor** | 2.5D/3D | 北美市场 |
| **长电科技** | XDFOI | 国内最先进 |
| **通富微电** | 2.5D封装 | AMD供应商 |

### 先进封装产业链

```
┌─────────────────────────────────────────────────────────────┐
│                   先进封装产业链                             │
├─────────────────────────────────────────────────────────────┤
│                                                             │
│  【设备】          【材料】           【封装厂】             │
│  ┌─────────┐      ┌─────────┐       ┌─────────┐           │
│  │ 键合机  │      │ 硅中介层│       │ 台积电  │           │
│  │ 贴片机  │      │ 基板    │       │ 日月光  │           │
│  │ 检测设备│      │ 塑封料  │       │ 长电科技│           │
│  └─────────┘      └─────────┘       └─────────┘           │
│                                                             │
│  国内设备：北方华创、中微公司                                │
│  国内材料：深南电路（基板）、兴森科技                        │
│  国内封装：长电科技、通富微电                                │
│                                                             │
└─────────────────────────────────────────────────────────────┘
```

---

## 八、A股核心标的

### 先进封装

| 公司 | 代码 | 技术布局 | 看点 |
|------|------|----------|------|
| **长电科技** | 600584 | XDFOI | 国内最先进 |
| **通富微电** | 002156 | 2.5D | AMD供应商 |
| **华天科技** | 002185 | Fan-Out | 追赶中 |

### 配套材料

| 公司 | 代码 | 产品 | 看点 |
|------|------|------|------|
| **深南电路** | 002916 | IC基板 | 先进封装基板龙头 |
| **兴森科技** | 002436 | IC基板 | 基板 |
| **康强电子** | 002119 | 引线框架 | 封装材料 |

---

## 九、投资逻辑

### 核心逻辑

```
AI芯片需求爆发
    ↓
AI芯片需要HBM + 2.5D/3D封装
    ↓
先进封装产能成为瓶颈
    ↓
先进封装厂商受益：长电、通富
配套材料受益：深南电路、康强
```

### 风险提示

| 风险 | 说明 |
|------|------|
| ⚠️ 技术壁垒 | 与台积电差距较大 |
| ⚠️ 资本开支 | 先进封装投资大 |
| ⚠️ 客户验证 | 进入大客户供应链需要时间 |

---

[上一篇：封装测试](./05_封装测试.md) | [返回目录](./README.md) | [下一篇：存储芯片](./07_存储芯片.md)
