
VexiiRiscv.xlen = 32
VexiiRiscv.with_rvm = 1
VexiiRiscv.with_rva = 1
VexiiRiscv.with_rvf = 0
VexiiRiscv.with_rvd = 0
VexiiRiscv.with_rvc = 0
VexiiRiscv.with_lsu_software_prefetch = 0
VexiiRiscv.with_lsu_hardware_prefetch = "none"
VexiiRiscv.internal_bus_width = 64
