[Inputs]
clk
reset
a
b
[Outputs]
=count_reg[7:0]=
[BiDir]
[ATTRIBUTES]
VeriModel fsm

