# FSM en SystemVerilog

M√°quina de Estados Finitos tipo Mealy.

## Descripci√≥n
Se desarrolla un sem√°foro para este proyecto, el cual tiene dos carriles A y B, el cual va cambiando de estado dependiendo el carril que tenga carros, tiene un boton de reset y cuenta con una caracteristica extra que coloca todos los sem√°foros en rojo, en caso de una emergencia.<br><br>
Sem√°foro que se comporta como lo describen las siguientes tablas de estados y flujograma.<br>

![1](https://github.com/Vita224/FSM-SystemVerilog/assets/53021236/465a985d-6456-45bf-a65c-8ba836e26c17)
![2](https://github.com/Vita224/FSM-SystemVerilog/assets/53021236/f616c865-777f-4495-bcd1-e2c69a00e539)<br>
Imagen 1. Tablas de estados FSM.<br><br>

![3](https://github.com/Vita224/FSM-SystemVerilog/assets/53021236/d88ae852-b708-48a9-8ae4-96f0356f2d62)<br>
Imagen 2. Flujograma FSM<br><br>

Podemos ver que contamos con las siguientes entradas:<br>
TA, TB, E, RED.<br>

Donde si:<br>
TA = 1, tenemos verde en carril A y rojo en carril B.<br>
TB = 1, tenemos rojo en Carril A y verde en carril B.<br>
E = 1, no importa el estado actual, se regresa al estado S0 donde tenemos verde en carril A y rojo en carril B.<br>
RED = 1, tenemos rojo en los dos carriles A y B.<br>

## Registro del Development Flow üöÄ
Se describe a continuaci√≥n cada uno de los pasos del Development Flow, analizando los resultados obtenidos.<br>

## 1. RTL Code 
Aqu√≠ definimos en el c√≥digo de nuestro circuito, se realiza la descripci√≥n de Hardware en Software dentro de Vivado. Creamos nuestro Design Sources, Constraints y Simulation Sources, para poder realizar los esquem√°ticos, simulaciones sin placa y por ultimo el cargado del c√≥digo en nuestra placa Basys 3. En este proceso definimos las entradas, salidas y el clk de frecuencia de nuestro dise√±o.<br>

![Imagen1](https://github.com/Vita224/FSM-SystemVerilog/assets/53021236/7c87d28c-e5a8-4fa1-808e-80f7eda4e059) <br>
Imagen 3. Vemos los distintos archivos elaborados para nuestro dise√±o. <br><br>
![Imagen2](https://github.com/Vita224/FSM-SystemVerilog/assets/53021236/483fa536-9402-4dcf-b9b2-191548e6c310)  <br>
Imagen 4. Esquem√°tico de nuestro circuito, podemos ver las compuertas de su dise√±o.   <br>

## 2. Simulation
Para la simulaci√≥n se utiliza nuestro Testbench ‚ÄúSimulation Sources‚Äù, donde definimos las entradas que tendr√° nuestro dise√±o y corroborar si las salidas est√°n correcta con relaci√≥n al comportamiento definido. <br>

![Imagen3](https://github.com/Vita224/FSM-SystemVerilog/assets/53021236/b0950a8c-90ed-4b5e-9187-66694e24c9c5)  <br>
Imagen 5. Vemos los pulsos (1 y 0) de nuestras entradas y salidas. <br>

## 3. Synthesis
En esta parte vemos los componentes f√≠sicos que nos ayudaran a lograr la funci√≥n l√≥gica dentro de nuestro FPGA, donde vemos los MUX, Flip flops, Lookup tables y dem√°s componentes necesarios para poder elaborar nuestro circuito. <br>

![Imagen4](https://github.com/Vita224/FSM-SystemVerilog/assets/53021236/11aafeec-7767-47d0-98c0-588cf17e33e5) <br>
Imagen 6. Vemos encendidos los componentes dentro de nuestra FPGA necesarios para el circuito. <br><br>
![Imagen5](https://github.com/Vita224/FSM-SystemVerilog/assets/53021236/d94bdde6-1688-4fad-8b6e-c75b933127d9) <br>
Imagen 7. Se aprecia la diferencia entre los apagados y encendidos. <br><br>
![Imagen6](https://github.com/Vita224/FSM-SystemVerilog/assets/53021236/0a80f469-b667-4840-bdc7-641c0c0215f7) <br>
Imagen 8. Esquem√°tico con los componentes encendidos de nuestra FPGA. <br>

## 4 y 5.	Implementation y Static timing Analysis
Aqu√≠ creamos una netlist donde mapeamos las rutas para conectar los componentes f√≠sicos para elaborar nuestro dise√±o. En la imagen podemos ver las conexiones entre los distintos componentes y las lookup tables que tienen. <br>

![Imagen7](https://github.com/Vita224/FSM-SystemVerilog/assets/53021236/bcde87ea-aa82-4d01-9cab-c5d0766e172e) <br>
Imagen 9. Vemos las conexiones entre los componentes dentro de la FPGA. <br><br>
![Imagen8](https://github.com/Vita224/FSM-SystemVerilog/assets/53021236/db2589c7-bdb0-4277-853b-9757abece525) <br>
Imagen 10. Vemos las Lookup tables que definen el comportamiento que tienen entre si los componentes. <br>

## 6. Device Programming 
Por √∫ltimo, seleccionamos ‚ÄúGenerate Bitstream‚Äù para concerca y cargar el c√≥digo en nuestra placa para poder realizar las pruebas para lo que vendr√≠a siendo el prototipo de nuestro circuito antes de su futura producci√≥n. El funcionamiento de aprecia en el video indicado. <br>

![Imagen9](https://github.com/Vita224/FSM-SystemVerilog/assets/53021236/9d73491b-be42-459c-92f6-60f3a8c708f8) <br>
Imagen 11. Se carga c√≥digo en placa Basys3 para sus pruebas.<br>

## Video de Youtube
Aqu√≠ vemos la explicaci√≥n de elaboraci√≥n de proyecto y simulaci√≥n en placa Basys3.<br>
Video : https://www.youtube.com/watch?v=-6xYOpMH0-Q<br>

---
Desarrollado por Vitalino Guerra (091-19-1394)




