TimeQuest Timing Analyzer report for Cache
Thu Mar 24 17:14:30 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Setup: 'CacheController:Unit1|send_block_out'
 14. Slow 1200mV 85C Model Setup: 'reset'
 15. Slow 1200mV 85C Model Setup: 'CacheController:Unit1|replaceStatusOut'
 16. Slow 1200mV 85C Model Setup: 'MainMemory:Unit2|slowClock'
 17. Slow 1200mV 85C Model Hold: 'reset'
 18. Slow 1200mV 85C Model Hold: 'MainMemory:Unit2|slowClock'
 19. Slow 1200mV 85C Model Hold: 'clock'
 20. Slow 1200mV 85C Model Hold: 'CacheController:Unit1|replaceStatusOut'
 21. Slow 1200mV 85C Model Hold: 'CacheController:Unit1|send_block_out'
 22. Slow 1200mV 85C Model Recovery: 'clock'
 23. Slow 1200mV 85C Model Recovery: 'reset'
 24. Slow 1200mV 85C Model Removal: 'reset'
 25. Slow 1200mV 85C Model Removal: 'clock'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'reset'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'MainMemory:Unit2|slowClock'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'CacheController:Unit1|send_block_out'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'CacheController:Unit1|replaceStatusOut'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 85C Model Metastability Report
 36. Slow 1200mV 0C Model Fmax Summary
 37. Slow 1200mV 0C Model Setup Summary
 38. Slow 1200mV 0C Model Hold Summary
 39. Slow 1200mV 0C Model Recovery Summary
 40. Slow 1200mV 0C Model Removal Summary
 41. Slow 1200mV 0C Model Minimum Pulse Width Summary
 42. Slow 1200mV 0C Model Setup: 'clock'
 43. Slow 1200mV 0C Model Setup: 'CacheController:Unit1|send_block_out'
 44. Slow 1200mV 0C Model Setup: 'reset'
 45. Slow 1200mV 0C Model Setup: 'CacheController:Unit1|replaceStatusOut'
 46. Slow 1200mV 0C Model Setup: 'MainMemory:Unit2|slowClock'
 47. Slow 1200mV 0C Model Hold: 'reset'
 48. Slow 1200mV 0C Model Hold: 'MainMemory:Unit2|slowClock'
 49. Slow 1200mV 0C Model Hold: 'clock'
 50. Slow 1200mV 0C Model Hold: 'CacheController:Unit1|replaceStatusOut'
 51. Slow 1200mV 0C Model Hold: 'CacheController:Unit1|send_block_out'
 52. Slow 1200mV 0C Model Recovery: 'clock'
 53. Slow 1200mV 0C Model Recovery: 'reset'
 54. Slow 1200mV 0C Model Removal: 'reset'
 55. Slow 1200mV 0C Model Removal: 'clock'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'reset'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'MainMemory:Unit2|slowClock'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|send_block_out'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|replaceStatusOut'
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Slow 1200mV 0C Model Metastability Report
 66. Fast 1200mV 0C Model Setup Summary
 67. Fast 1200mV 0C Model Hold Summary
 68. Fast 1200mV 0C Model Recovery Summary
 69. Fast 1200mV 0C Model Removal Summary
 70. Fast 1200mV 0C Model Minimum Pulse Width Summary
 71. Fast 1200mV 0C Model Setup: 'clock'
 72. Fast 1200mV 0C Model Setup: 'CacheController:Unit1|send_block_out'
 73. Fast 1200mV 0C Model Setup: 'reset'
 74. Fast 1200mV 0C Model Setup: 'CacheController:Unit1|replaceStatusOut'
 75. Fast 1200mV 0C Model Setup: 'MainMemory:Unit2|slowClock'
 76. Fast 1200mV 0C Model Hold: 'reset'
 77. Fast 1200mV 0C Model Hold: 'MainMemory:Unit2|slowClock'
 78. Fast 1200mV 0C Model Hold: 'clock'
 79. Fast 1200mV 0C Model Hold: 'CacheController:Unit1|replaceStatusOut'
 80. Fast 1200mV 0C Model Hold: 'CacheController:Unit1|send_block_out'
 81. Fast 1200mV 0C Model Recovery: 'clock'
 82. Fast 1200mV 0C Model Recovery: 'reset'
 83. Fast 1200mV 0C Model Removal: 'reset'
 84. Fast 1200mV 0C Model Removal: 'clock'
 85. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 86. Fast 1200mV 0C Model Minimum Pulse Width: 'reset'
 87. Fast 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|send_block_out'
 88. Fast 1200mV 0C Model Minimum Pulse Width: 'MainMemory:Unit2|slowClock'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|replaceStatusOut'
 90. Setup Times
 91. Hold Times
 92. Clock to Output Times
 93. Minimum Clock to Output Times
 94. Fast 1200mV 0C Model Metastability Report
 95. Multicorner Timing Analysis Summary
 96. Setup Times
 97. Hold Times
 98. Clock to Output Times
 99. Minimum Clock to Output Times
100. Board Trace Model Assignments
101. Input Transition Times
102. Signal Integrity Metrics (Slow 1200mv 0c Model)
103. Signal Integrity Metrics (Slow 1200mv 85c Model)
104. Signal Integrity Metrics (Fast 1200mv 0c Model)
105. Setup Transfers
106. Hold Transfers
107. Recovery Transfers
108. Removal Transfers
109. Report TCCS
110. Report RSKM
111. Unconstrained Paths
112. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Cache                                                              ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; CacheController:Unit1|replaceStatusOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CacheController:Unit1|replaceStatusOut } ;
; CacheController:Unit1|send_block_out   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CacheController:Unit1|send_block_out }   ;
; clock                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                                  ;
; MainMemory:Unit2|slowClock             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MainMemory:Unit2|slowClock }             ;
; reset                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset }                                  ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 117.92 MHz ; 117.92 MHz      ; clock      ;      ;
; 147.45 MHz ; 147.45 MHz      ; reset      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                             ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -7.480 ; -3328.122     ;
; CacheController:Unit1|send_block_out   ; -6.255 ; -348.201      ;
; reset                                  ; -4.476 ; -1278.396     ;
; CacheController:Unit1|replaceStatusOut ; -2.338 ; -16.229       ;
; MainMemory:Unit2|slowClock             ; -0.594 ; -4.388        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; reset                                  ; -3.400 ; -312.757      ;
; MainMemory:Unit2|slowClock             ; -0.399 ; -2.753        ;
; clock                                  ; -0.163 ; -0.990        ;
; CacheController:Unit1|replaceStatusOut ; -0.026 ; -0.026        ;
; CacheController:Unit1|send_block_out   ; 0.869  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -4.833 ; -2263.389             ;
; reset ; -0.252 ; -0.626                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; reset ; -2.082 ; -805.356             ;
; clock ; -0.185 ; -18.777              ;
+-------+--------+----------------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -3.000 ; -1137.655     ;
; reset                                  ; -3.000 ; -3.000        ;
; MainMemory:Unit2|slowClock             ; -2.693 ; -86.176       ;
; CacheController:Unit1|send_block_out   ; -1.285 ; -82.240       ;
; CacheController:Unit1|replaceStatusOut ; 0.428  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                           ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.480 ; CacheController:Unit1|data_block[31]                      ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; clock        ; clock       ; 1.000        ; 0.349      ; 8.827      ;
; -7.480 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -4.158     ; 4.300      ;
; -7.343 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.827     ; 4.494      ;
; -7.343 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.997     ; 4.324      ;
; -7.283 ; CacheController:Unit1|data_block[8]                       ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; clock        ; clock       ; 1.000        ; 0.347      ; 8.628      ;
; -7.282 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.749     ; 4.511      ;
; -7.275 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.947     ; 4.306      ;
; -7.229 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -4.032     ; 4.175      ;
; -7.228 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.711     ; 4.495      ;
; -7.218 ; CacheController:Unit1|data_block[15]                      ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; clock        ; clock       ; 1.000        ; 0.347      ; 8.563      ;
; -7.191 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.984     ; 4.185      ;
; -7.186 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.752     ; 4.412      ;
; -7.140 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -4.047     ; 4.071      ;
; -7.132 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.939     ; 4.171      ;
; -7.129 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -4.109     ; 3.998      ;
; -7.104 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.914     ; 4.168      ;
; -7.095 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.743     ; 4.330      ;
; -7.083 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.781     ; 4.280      ;
; -7.080 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.948     ; 4.110      ;
; -7.075 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.751     ; 4.302      ;
; -7.064 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -4.046     ; 3.996      ;
; -7.031 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -3.946     ; 4.063      ;
; -7.025 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.715     ; 4.288      ;
; -7.023 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.748     ; 4.253      ;
; -7.020 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.722     ; 4.276      ;
; -7.016 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.762     ; 4.232      ;
; -7.008 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.937     ; 4.049      ;
; -7.001 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -4.021     ; 3.958      ;
; -6.997 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.980     ; 3.995      ;
; -6.994 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -4.097     ; 3.875      ;
; -6.993 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -4.042     ; 3.929      ;
; -6.990 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.789     ; 4.179      ;
; -6.977 ; CacheController:Unit1|data_block[50]                      ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; clock        ; clock       ; 1.000        ; 0.295      ; 8.270      ;
; -6.976 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.776     ; 4.178      ;
; -6.972 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.948     ; 4.002      ;
; -6.971 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.757     ; 4.192      ;
; -6.966 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -4.048     ; 3.896      ;
; -6.953 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.916     ; 4.015      ;
; -6.943 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -4.065     ; 3.856      ;
; -6.940 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.797     ; 4.121      ;
; -6.938 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.762     ; 4.154      ;
; -6.936 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.768     ; 4.146      ;
; -6.928 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.914     ; 3.992      ;
; -6.915 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.705     ; 4.188      ;
; -6.913 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.896     ; 3.995      ;
; -6.895 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.868     ; 4.005      ;
; -6.889 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.791     ; 4.076      ;
; -6.882 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.794     ; 4.066      ;
; -6.881 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.759     ; 4.100      ;
; -6.880 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -3.749     ; 4.109      ;
; -6.873 ; CacheController:Unit1|data_block[21]                      ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; clock        ; clock       ; 1.000        ; 0.331      ; 8.202      ;
; -6.870 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.732     ; 4.116      ;
; -6.870 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.728     ; 4.120      ;
; -6.863 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.940     ; 3.901      ;
; -6.856 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.743     ; 4.091      ;
; -6.843 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.753     ; 4.068      ;
; -6.842 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.770     ; 4.050      ;
; -6.840 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.746     ; 4.072      ;
; -6.833 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.739     ; 4.072      ;
; -6.831 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -4.098     ; 3.711      ;
; -6.831 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.745     ; 4.064      ;
; -6.830 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -3.774     ; 4.034      ;
; -6.829 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.983     ; 3.824      ;
; -6.827 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -4.029     ; 3.776      ;
; -6.826 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.727     ; 4.077      ;
; -6.824 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -3.797     ; 4.005      ;
; -6.810 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.780     ; 4.008      ;
; -6.801 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.760     ; 4.019      ;
; -6.800 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.782     ; 3.996      ;
; -6.795 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.730     ; 4.043      ;
; -6.794 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.783     ; 3.989      ;
; -6.792 ; CacheController:Unit1|data_block[38]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.299      ; 8.089      ;
; -6.788 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.755     ; 4.011      ;
; -6.785 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -3.784     ; 3.979      ;
; -6.784 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.878     ; 3.884      ;
; -6.779 ; CacheController:Unit1|data_block[22]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.294      ; 8.071      ;
; -6.779 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.772     ; 3.985      ;
; -6.775 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.731     ; 4.022      ;
; -6.773 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -3.735     ; 4.016      ;
; -6.773 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.763     ; 3.988      ;
; -6.766 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.761     ; 3.983      ;
; -6.764 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -3.761     ; 3.981      ;
; -6.763 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.762     ; 3.979      ;
; -6.761 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.790     ; 3.949      ;
; -6.756 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -3.728     ; 4.006      ;
; -6.756 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.758     ; 3.976      ;
; -6.754 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.733     ; 3.999      ;
; -6.751 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.728     ; 4.001      ;
; -6.746 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.750     ; 3.974      ;
; -6.745 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -4.087     ; 3.636      ;
; -6.745 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.938     ; 3.785      ;
; -6.741 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.744     ; 3.975      ;
; -6.737 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.760     ; 3.955      ;
; -6.736 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.800     ; 3.914      ;
; -6.736 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.758     ; 3.956      ;
; -6.735 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -3.752     ; 3.961      ;
; -6.731 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.756     ; 3.953      ;
; -6.726 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.732     ; 3.972      ;
; -6.726 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.794     ; 3.910      ;
; -6.725 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.718     ; 3.985      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CacheController:Unit1|send_block_out'                                                                                                                                                           ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -6.255 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.294     ; 3.949      ;
; -6.196 ; CacheController:Unit1|data_block[15]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.806      ; 7.990      ;
; -6.154 ; CacheController:Unit1|data_block[57]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.761      ; 7.903      ;
; -6.097 ; CacheController:Unit1|data_block[31]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.240      ; 8.325      ;
; -6.095 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.299     ; 3.784      ;
; -5.942 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.943     ; 3.987      ;
; -5.876 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.289     ; 3.575      ;
; -5.843 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.051     ; 3.780      ;
; -5.832 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.417     ; 3.403      ;
; -5.823 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.090     ; 3.721      ;
; -5.781 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.992     ; 3.777      ;
; -5.778 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.852     ; 3.914      ;
; -5.775 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.052     ; 3.711      ;
; -5.773 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.287     ; 3.474      ;
; -5.761 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.454     ; 3.295      ;
; -5.751 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.493     ; 3.246      ;
; -5.733 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.852     ; 3.869      ;
; -5.721 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.835     ; 3.874      ;
; -5.718 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.831     ; 3.875      ;
; -5.718 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.049     ; 3.657      ;
; -5.716 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.835     ; 3.869      ;
; -5.714 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.853     ; 3.849      ;
; -5.705 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.841     ; 3.852      ;
; -5.702 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.292     ; 3.398      ;
; -5.680 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.808     ; 3.860      ;
; -5.672 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.271     ; 3.389      ;
; -5.668 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.232     ; 3.424      ;
; -5.643 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.777     ; 3.854      ;
; -5.640 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.485     ; 3.143      ;
; -5.639 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.812     ; 3.815      ;
; -5.639 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.472     ; 3.155      ;
; -5.632 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.049     ; 3.571      ;
; -5.631 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.866     ; 3.753      ;
; -5.625 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.140     ; 3.473      ;
; -5.616 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.004     ; 3.600      ;
; -5.611 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.831     ; 3.768      ;
; -5.609 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.845     ; 3.752      ;
; -5.592 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.182     ; 3.398      ;
; -5.587 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.188     ; 3.387      ;
; -5.583 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.238     ; 3.333      ;
; -5.578 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.019     ; 3.547      ;
; -5.571 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.052     ; 3.507      ;
; -5.567 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.080     ; 3.475      ;
; -5.564 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.827     ; 3.725      ;
; -5.563 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.266     ; 3.285      ;
; -5.562 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.240     ; 3.310      ;
; -5.561 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.053     ; 3.496      ;
; -5.543 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.835     ; 3.696      ;
; -5.532 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.269     ; 3.251      ;
; -5.532 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.206     ; 3.314      ;
; -5.531 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.172     ; 3.347      ;
; -5.524 ; CacheController:Unit1|data_block[35]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.240      ; 7.752      ;
; -5.519 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.290     ; 3.217      ;
; -5.515 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.851     ; 3.652      ;
; -5.512 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.052     ; 3.448      ;
; -5.506 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.964     ; 3.530      ;
; -5.501 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.801     ; 3.688      ;
; -5.500 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.233     ; 3.255      ;
; -5.485 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.871     ; 3.602      ;
; -5.484 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.215     ; 3.257      ;
; -5.484 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.838     ; 3.634      ;
; -5.482 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.290     ; 3.180      ;
; -5.481 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.267     ; 3.202      ;
; -5.481 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.781     ; 3.688      ;
; -5.473 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.799     ; 3.662      ;
; -5.473 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.214     ; 3.247      ;
; -5.472 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.835     ; 3.625      ;
; -5.471 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.258     ; 3.201      ;
; -5.468 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.845     ; 3.611      ;
; -5.465 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.052     ; 3.401      ;
; -5.462 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.240     ; 3.210      ;
; -5.461 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.964     ; 3.485      ;
; -5.449 ; CacheController:Unit1|data_block[52]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.805      ; 7.242      ;
; -5.443 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.837     ; 3.594      ;
; -5.441 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.848     ; 3.581      ;
; -5.439 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.869     ; 3.558      ;
; -5.438 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.822     ; 3.604      ;
; -5.437 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.092     ; 3.333      ;
; -5.435 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.013     ; 3.410      ;
; -5.435 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.126     ; 3.297      ;
; -5.429 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.847     ; 3.570      ;
; -5.427 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.875     ; 3.540      ;
; -5.424 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.252     ; 3.160      ;
; -5.424 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.277     ; 3.135      ;
; -5.420 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.792     ; 3.616      ;
; -5.419 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.178     ; 3.229      ;
; -5.417 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.866     ; 3.539      ;
; -5.411 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.842     ; 3.557      ;
; -5.406 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.015     ; 3.379      ;
; -5.403 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.529     ; 2.862      ;
; -5.403 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.527     ; 2.864      ;
; -5.392 ; CacheController:Unit1|data_block[9]                       ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.802      ; 7.182      ;
; -5.388 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.237     ; 3.139      ;
; -5.388 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.846     ; 3.530      ;
; -5.387 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.825     ; 3.550      ;
; -5.387 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.234     ; 3.141      ;
; -5.386 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.131     ; 3.243      ;
; -5.377 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.282     ; 3.083      ;
; -5.373 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.833     ; 3.528      ;
; -5.372 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.843     ; 3.517      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reset'                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.476 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; reset        ; reset       ; 1.000        ; -0.066     ; 3.436      ;
; -4.381 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; reset        ; reset       ; 1.000        ; -0.061     ; 4.281      ;
; -4.161 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; reset        ; reset       ; 1.000        ; -0.069     ; 3.517      ;
; -3.891 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 3.481      ;
; -3.715 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 3.769      ;
; -3.661 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 3.716      ;
; -3.651 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 3.487      ;
; -3.647 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 3.689      ;
; -3.611 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][3][3]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 3.688      ;
; -3.596 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1  ; reset        ; reset       ; 1.000        ; -0.060     ; 3.494      ;
; -3.536 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; reset        ; reset       ; 1.000        ; -0.062     ; 3.763      ;
; -3.513 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~1 ; reset        ; reset       ; 1.000        ; -0.062     ; 3.731      ;
; -3.446 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; clock        ; reset       ; 1.000        ; 3.083      ; 5.535      ;
; -3.441 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~1 ; reset        ; reset       ; 1.000        ; -0.058     ; 3.474      ;
; -3.424 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][3][4]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 3.483      ;
; -3.419 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][1][5]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 3.484      ;
; -3.394 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ; reset        ; reset       ; 1.000        ; -0.054     ; 3.438      ;
; -3.390 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; reset        ; reset       ; 1.000        ; -0.062     ; 3.283      ;
; -3.367 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 3.414      ;
; -3.343 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 3.370      ;
; -3.323 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; reset        ; reset       ; 1.000        ; -0.064     ; 3.302      ;
; -3.323 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; reset        ; reset       ; 1.000        ; -0.063     ; 3.247      ;
; -3.311 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][3][9]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 3.137      ;
; -3.309 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[6][2][12]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 3.364      ;
; -3.292 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; reset        ; reset       ; 1.000        ; -0.065     ; 2.316      ;
; -3.255 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][0][12]~1 ; reset        ; reset       ; 1.000        ; -0.057     ; 3.312      ;
; -3.247 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1  ; reset        ; reset       ; 1.000        ; -0.069     ; 2.186      ;
; -3.193 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~1 ; reset        ; reset       ; 1.000        ; -0.057     ; 3.233      ;
; -3.146 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; clock        ; reset       ; 1.000        ; 3.498      ; 6.585      ;
; -3.139 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; clock        ; reset       ; 1.000        ; 2.951      ; 6.031      ;
; -3.135 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][0][6]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 3.179      ;
; -3.117 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][1][7]~1  ; reset        ; reset       ; 1.000        ; -0.054     ; 3.199      ;
; -3.112 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 3.153      ;
; -3.108 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][0][0]~1  ; reset        ; reset       ; 1.000        ; -0.061     ; 3.023      ;
; -3.101 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1  ; reset        ; reset       ; 1.000        ; -0.066     ; 2.845      ;
; -3.074 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ; reset        ; reset       ; 1.000        ; -0.054     ; 2.395      ;
; -3.044 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][2][3]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 3.086      ;
; -3.018 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 3.075      ;
; -3.012 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; reset        ; reset       ; 1.000        ; -0.053     ; 2.865      ;
; -3.006 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 3.061      ;
; -2.997 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1  ; reset        ; reset       ; 1.000        ; -0.062     ; 2.922      ;
; -2.980 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 3.022      ;
; -2.979 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][0][11]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 2.505      ;
; -2.970 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[7][0][13]~1 ; reset        ; reset       ; 1.000        ; -0.057     ; 2.858      ;
; -2.969 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; reset        ; reset       ; 1.000        ; -0.067     ; 2.310      ;
; -2.958 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][0][2]~1  ; reset        ; reset       ; 1.000        ; -0.054     ; 2.801      ;
; -2.952 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 3.002      ;
; -2.948 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; clock        ; reset       ; 1.000        ; 2.797      ; 5.370      ;
; -2.945 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; reset        ; reset       ; 1.000        ; -0.062     ; 2.865      ;
; -2.941 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 2.406      ;
; -2.923 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; clock        ; reset       ; 1.000        ; 3.129      ; 5.457      ;
; -2.920 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; reset        ; reset       ; 1.000        ; -0.071     ; 2.695      ;
; -2.916 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; reset        ; reset       ; 1.000        ; -0.061     ; 2.842      ;
; -2.914 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.054     ; 2.986      ;
; -2.914 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; reset        ; reset       ; 1.000        ; -0.054     ; 2.571      ;
; -2.894 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][3][9]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 2.949      ;
; -2.891 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; reset        ; reset       ; 0.500        ; 7.120      ; 8.537      ;
; -2.868 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1 ; reset        ; reset       ; 1.000        ; -0.057     ; 2.918      ;
; -2.845 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 2.900      ;
; -2.843 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; reset        ; reset       ; 1.000        ; -0.065     ; 2.587      ;
; -2.837 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 2.887      ;
; -2.828 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; reset        ; reset       ; 1.000        ; -0.063     ; 2.751      ;
; -2.826 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[6][1][15]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 2.862      ;
; -2.823 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 2.372      ;
; -2.822 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; clock        ; reset       ; 1.000        ; 3.613      ; 5.441      ;
; -2.817 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 2.699      ;
; -2.812 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 2.854      ;
; -2.805 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 2.849      ;
; -2.801 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 2.861      ;
; -2.795 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[5][0][12]~1 ; reset        ; reset       ; 1.000        ; -0.057     ; 2.458      ;
; -2.793 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ; reset        ; reset       ; 1.000        ; -0.054     ; 2.423      ;
; -2.793 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~1  ; reset        ; reset       ; 1.000        ; -0.054     ; 2.687      ;
; -2.787 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 2.843      ;
; -2.784 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][1][2]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 2.826      ;
; -2.779 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 2.828      ;
; -2.753 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 2.590      ;
; -2.743 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 2.808      ;
; -2.740 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 2.623      ;
; -2.733 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 2.616      ;
; -2.726 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1 ; reset        ; reset       ; 1.000        ; -0.062     ; 2.950      ;
; -2.725 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][0][13]~1 ; reset        ; reset       ; 1.000        ; -0.057     ; 2.787      ;
; -2.720 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~1  ; reset        ; reset       ; 1.000        ; -0.054     ; 2.605      ;
; -2.718 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ; reset        ; reset       ; 1.000        ; -0.054     ; 2.584      ;
; -2.703 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][2][9]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 2.763      ;
; -2.700 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 2.463      ;
; -2.694 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1  ; reset        ; reset       ; 1.000        ; -0.061     ; 2.600      ;
; -2.684 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 2.732      ;
; -2.681 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[2][1][11]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 2.579      ;
; -2.679 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][1][5]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 2.736      ;
; -2.673 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[7][0][10]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 2.564      ;
; -2.672 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[5][2][15]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 2.718      ;
; -2.662 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][2][10]~1 ; reset        ; reset       ; 1.000        ; -0.062     ; 2.876      ;
; -2.661 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; reset        ; reset       ; 0.500        ; 6.988      ; 9.110      ;
; -2.660 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 2.259      ;
; -2.656 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 2.299      ;
; -2.655 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 2.699      ;
; -2.648 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][3][12]~1 ; reset        ; reset       ; 1.000        ; -0.057     ; 2.536      ;
; -2.647 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~1 ; reset        ; reset       ; 1.000        ; -0.057     ; 2.415      ;
; -2.644 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][14]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][1][14]~1 ; reset        ; reset       ; 1.000        ; -0.062     ; 2.556      ;
; -2.638 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 2.706      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CacheController:Unit1|replaceStatusOut'                                                                                                                 ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -2.338 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.393      ; 1.602      ;
; -2.058 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.395      ; 1.613      ;
; -1.941 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.386      ; 1.613      ;
; -1.936 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.385      ; 1.607      ;
; -1.835 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.425      ; 1.570      ;
; -1.831 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.433      ; 1.573      ;
; -1.797 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.430      ; 1.569      ;
; -1.642 ; CacheController:Unit1|blockAddressOut[4] ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.894      ; 1.407      ;
; -1.236 ; CacheController:Unit1|blockAddressOut[6] ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.886      ; 1.408      ;
; -1.235 ; CacheController:Unit1|addressOUT[6]      ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.894      ; 1.000      ;
; -1.204 ; CacheController:Unit1|blockAddressOut[7] ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.926      ; 1.472      ;
; -1.158 ; CacheController:Unit1|addressOUT[3]      ; MainMemory:Unit2|blockAddress[1] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.690      ; 0.985      ;
; -1.138 ; CacheController:Unit1|blockAddressOut[3] ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.896      ; 1.194      ;
; -1.110 ; CacheController:Unit1|blockAddressOut[9] ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.921      ; 1.341      ;
; -1.101 ; CacheController:Unit1|blockAddressOut[8] ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.929      ; 1.339      ;
; -0.945 ; CacheController:Unit1|addressOUT[5]      ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.896      ; 1.001      ;
; -0.887 ; CacheController:Unit1|blockAddressOut[5] ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.887      ; 1.060      ;
; -0.829 ; CacheController:Unit1|addressOUT[8]      ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.886      ; 1.001      ;
; -0.828 ; CacheController:Unit1|addressOUT[7]      ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.887      ; 1.001      ;
; -0.771 ; CacheController:Unit1|addressOUT[11]     ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.921      ; 1.002      ;
; -0.766 ; CacheController:Unit1|addressOUT[10]     ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.929      ; 1.004      ;
; -0.733 ; CacheController:Unit1|addressOUT[9]      ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.926      ; 1.001      ;
; -0.692 ; CacheController:Unit1|addressOUT[2]      ; MainMemory:Unit2|blockAddress[0] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.962      ; 0.867      ;
; -0.643 ; CacheController:Unit1|addressOUT[4]      ; MainMemory:Unit2|blockAddress[2] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.883      ; 0.851      ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MainMemory:Unit2|slowClock'                                                                                                                                                                                                                   ;
+--------+----------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                          ; Launch Clock                           ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; -0.594 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.266      ; 1.398      ;
; -0.505 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.144      ; 1.187      ;
; -0.465 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.151      ; 1.154      ;
; -0.454 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.207      ; 1.199      ;
; -0.440 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.157      ; 1.135      ;
; -0.439 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.164      ; 1.141      ;
; -0.438 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.180      ; 1.156      ;
; -0.413 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.175      ; 1.126      ;
; -0.413 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.185      ; 1.136      ;
; -0.404 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.246      ; 1.188      ;
; -0.397 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.253      ; 1.188      ;
; -0.394 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.266      ; 1.198      ;
; -0.390 ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.229      ; 1.157      ;
; -0.388 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.243      ; 1.169      ;
; -0.384 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.259      ; 1.181      ;
; -0.383 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.238      ; 1.159      ;
; -0.375 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.253      ; 1.166      ;
; -0.374 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.256      ; 1.168      ;
; -0.370 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.169      ; 1.077      ;
; -0.366 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.259      ; 1.163      ;
; -0.365 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.246      ; 1.149      ;
; -0.364 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.236      ; 1.138      ;
; -0.358 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.257      ; 1.153      ;
; -0.357 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.287      ; 1.182      ;
; -0.355 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.282      ; 1.175      ;
; -0.346 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.285      ; 1.169      ;
; -0.345 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.280      ; 1.163      ;
; -0.344 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.249      ; 1.131      ;
; -0.343 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.245      ; 1.126      ;
; -0.338 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.251      ; 1.127      ;
; -0.337 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.275      ; 1.150      ;
; -0.335 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.244      ; 1.117      ;
; -0.332 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.277      ; 1.147      ;
; -0.329 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.279      ; 1.146      ;
; -0.329 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.287      ; 1.154      ;
; -0.327 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.251      ; 1.116      ;
; -0.327 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.272      ; 1.137      ;
; -0.327 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.223      ; 1.088      ;
; -0.325 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.277      ; 1.140      ;
; -0.324 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.282      ; 1.144      ;
; -0.319 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.269      ; 1.126      ;
; -0.318 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.213      ; 1.069      ;
; -0.311 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.267      ; 1.116      ;
; -0.310 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.258      ; 1.106      ;
; -0.307 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.264      ; 1.109      ;
; -0.296 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.274      ; 1.108      ;
; -0.295 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.277      ; 1.110      ;
; -0.294 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.218      ; 1.050      ;
; -0.266 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.271      ; 1.075      ;
; -0.253 ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.240      ; 1.031      ;
; -0.183 ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.453      ; 1.174      ;
; -0.177 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.220      ; 0.935      ;
; -0.170 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.186      ; 0.894      ;
; -0.157 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.192      ; 0.887      ;
; -0.156 ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.204      ; 0.898      ;
; -0.155 ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.460      ; 1.153      ;
; -0.146 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.182      ; 0.866      ;
; -0.144 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.179      ; 0.861      ;
; -0.141 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.215      ; 0.894      ;
; -0.141 ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.494      ; 1.173      ;
; -0.138 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.189      ; 0.865      ;
; -0.128 ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.473      ; 1.139      ;
; -0.127 ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.466      ; 1.131      ;
; -0.127 ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.217      ; 0.882      ;
; -0.120 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.199      ; 0.857      ;
; -0.117 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.195      ; 0.850      ;
; -0.114 ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.489      ; 1.141      ;
; -0.114 ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.211      ; 0.863      ;
; -0.113 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.838      ; 1.979      ;
; -0.108 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.827      ; 1.963      ;
; -0.103 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.210      ; 0.851      ;
; -0.099 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.815      ; 1.942      ;
; -0.085 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.833      ; 1.946      ;
; -0.083 ; data_in_mem[2]                   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.328      ; 2.439      ;
; -0.082 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.809      ; 1.919      ;
; -0.082 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.204      ; 0.824      ;
; -0.079 ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.484      ; 1.101      ;
; -0.078 ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.224      ; 0.840      ;
; -0.068 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.202      ; 0.808      ;
; -0.065 ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.245      ; 0.848      ;
; -0.055 ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.235      ; 0.828      ;
; -0.035 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.802      ; 1.865      ;
; -0.026 ; data_in_mem[27]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.315      ; 2.369      ;
; -0.026 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.843      ; 1.897      ;
; -0.026 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.261      ; 0.825      ;
; -0.022 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.271      ; 0.831      ;
; -0.014 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.263      ; 0.815      ;
; -0.009 ; data_in_mem[23]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.346      ; 2.383      ;
; 0.005  ; data_in_mem[6]                   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.328      ; 2.351      ;
; 0.014  ; data_in_mem[49]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.331      ; 2.345      ;
; 0.015  ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.269      ; 0.792      ;
; 0.029  ; data_in_mem[55]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.355      ; 2.354      ;
; 0.036  ; data_in_mem[53]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.337      ; 2.329      ;
; 0.038  ; data_in_mem[41]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.328      ; 2.318      ;
; 0.061  ; data_in_mem[29]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.336      ; 2.303      ;
; 0.077  ; data_in_mem[31]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.336      ; 2.287      ;
; 0.077  ; data_in_mem[34]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.336      ; 2.287      ;
; 0.082  ; data_in_mem[56]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.355      ; 2.301      ;
; 0.094  ; data_in_mem[37]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.348      ; 2.282      ;
; 0.109  ; data_in_mem[48]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.332      ; 2.251      ;
+--------+----------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reset'                                                                                                                                             ;
+--------+--------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.400 ; CacheController:Unit1|data_block[9]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; clock        ; reset       ; 0.000        ; 4.440      ; 1.080      ;
; -3.384 ; CacheController:Unit1|data_block[5]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; clock        ; reset       ; 0.000        ; 4.429      ; 1.085      ;
; -3.113 ; CacheController:Unit1|data_block[21] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; clock        ; reset       ; 0.000        ; 4.172      ; 1.099      ;
; -3.021 ; CacheController:Unit1|data_block[57] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; clock        ; reset       ; 0.000        ; 4.160      ; 1.179      ;
; -3.017 ; CacheController:Unit1|data_block[52] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~1  ; clock        ; reset       ; 0.000        ; 4.163      ; 1.186      ;
; -3.009 ; CacheController:Unit1|data_block[23] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~1  ; clock        ; reset       ; 0.000        ; 4.154      ; 1.185      ;
; -2.997 ; CacheController:Unit1|data_block[16] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~1  ; clock        ; reset       ; 0.000        ; 4.196      ; 1.239      ;
; -2.982 ; CacheController:Unit1|data_block[13] ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~1 ; clock        ; reset       ; 0.000        ; 4.181      ; 1.239      ;
; -2.981 ; CacheController:Unit1|data_block[15] ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ; clock        ; reset       ; 0.000        ; 4.171      ; 1.230      ;
; -2.973 ; CacheController:Unit1|data_block[2]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1  ; clock        ; reset       ; 0.000        ; 4.171      ; 1.238      ;
; -2.972 ; CacheController:Unit1|data_block[7]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1  ; clock        ; reset       ; 0.000        ; 4.173      ; 1.241      ;
; -2.966 ; CacheController:Unit1|data_block[6]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1  ; clock        ; reset       ; 0.000        ; 4.165      ; 1.239      ;
; -2.887 ; CacheController:Unit1|data_block[8]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; clock        ; reset       ; 0.000        ; 4.169      ; 1.322      ;
; -2.887 ; CacheController:Unit1|data_block[54] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~1  ; clock        ; reset       ; 0.000        ; 4.172      ; 1.325      ;
; -2.881 ; CacheController:Unit1|data_block[30] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; clock        ; reset       ; 0.000        ; 4.164      ; 1.323      ;
; -2.877 ; CacheController:Unit1|data_block[36] ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~1  ; clock        ; reset       ; 0.000        ; 4.163      ; 1.326      ;
; -2.869 ; CacheController:Unit1|data_block[18] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; clock        ; reset       ; 0.000        ; 4.160      ; 1.331      ;
; -2.863 ; CacheController:Unit1|data_block[53] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~1  ; clock        ; reset       ; 0.000        ; 4.165      ; 1.342      ;
; -2.840 ; CacheController:Unit1|data_block[40] ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; clock        ; reset       ; 0.000        ; 4.164      ; 1.364      ;
; -2.779 ; CacheController:Unit1|data_block[58] ; CacheController:Unit1|DataMemory:unit2|memory[5][3][10]~1 ; clock        ; reset       ; 0.000        ; 4.174      ; 1.435      ;
; -2.757 ; CacheController:Unit1|data_block[20] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; clock        ; reset       ; 0.000        ; 4.165      ; 1.448      ;
; -2.750 ; CacheController:Unit1|data_block[37] ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; clock        ; reset       ; 0.000        ; 4.169      ; 1.459      ;
; -2.747 ; CacheController:Unit1|data_block[51] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1  ; clock        ; reset       ; 0.000        ; 4.165      ; 1.458      ;
; -2.739 ; CacheController:Unit1|data_block[4]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; clock        ; reset       ; 0.000        ; 4.169      ; 1.470      ;
; -2.678 ; CacheController:Unit1|data_block[63] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~1 ; clock        ; reset       ; 0.000        ; 4.167      ; 1.529      ;
; -1.340 ; CacheController:Unit1|data_block[34] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][2]~1  ; clock        ; reset       ; 0.000        ; 4.226      ; 2.926      ;
; -1.174 ; CacheController:Unit1|data_block[5]  ; CacheController:Unit1|DataMemory:unit2|memory[6][0][5]~1  ; clock        ; reset       ; 0.000        ; 4.379      ; 3.245      ;
; -1.133 ; CacheController:Unit1|data_block[5]  ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~1  ; clock        ; reset       ; 0.000        ; 4.175      ; 3.082      ;
; -1.083 ; CacheController:Unit1|data_block[37] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][5]~1  ; clock        ; reset       ; 0.000        ; 4.172      ; 3.129      ;
; -1.004 ; CacheController:Unit1|data_block[2]  ; CacheController:Unit1|DataMemory:unit2|memory[5][0][2]~1  ; clock        ; reset       ; 0.000        ; 4.127      ; 3.163      ;
; -0.988 ; CacheController:Unit1|data_block[6]  ; CacheController:Unit1|DataMemory:unit2|memory[4][0][6]~1  ; clock        ; reset       ; 0.000        ; 4.332      ; 3.384      ;
; -0.988 ; CacheController:Unit1|data_block[1]  ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; clock        ; reset       ; 0.000        ; 4.359      ; 3.411      ;
; -0.982 ; CacheController:Unit1|data_block[22] ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; clock        ; reset       ; 0.000        ; 4.322      ; 3.380      ;
; -0.966 ; CacheController:Unit1|data_block[25] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; clock        ; reset       ; 0.000        ; 4.354      ; 3.428      ;
; -0.948 ; CacheController:Unit1|data_block[51] ; CacheController:Unit1|DataMemory:unit2|memory[4][3][3]~1  ; clock        ; reset       ; 0.000        ; 4.149      ; 3.241      ;
; -0.935 ; CacheController:Unit1|data_block[22] ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; clock        ; reset       ; 0.000        ; 4.357      ; 3.462      ;
; -0.923 ; CacheController:Unit1|data_block[47] ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ; clock        ; reset       ; 0.000        ; 4.505      ; 3.622      ;
; -0.915 ; CacheController:Unit1|data_block[4]  ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ; clock        ; reset       ; 0.000        ; 4.159      ; 3.284      ;
; -0.900 ; CacheController:Unit1|data_block[38] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~1  ; clock        ; reset       ; 0.000        ; 4.178      ; 3.318      ;
; -0.885 ; CacheController:Unit1|data_block[53] ; CacheController:Unit1|DataMemory:unit2|memory[1][3][5]~1  ; clock        ; reset       ; 0.000        ; 4.157      ; 3.312      ;
; -0.885 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][0][10]~1 ; reset        ; reset       ; 0.000        ; 7.417      ; 6.532      ;
; -0.883 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[2][0][12]~1 ; reset        ; reset       ; 0.000        ; 7.299      ; 6.416      ;
; -0.881 ; CacheController:Unit1|data_block[30] ; CacheController:Unit1|DataMemory:unit2|memory[7][1][14]~1 ; clock        ; reset       ; 0.000        ; 4.163      ; 3.322      ;
; -0.875 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[3][1][12]~1 ; reset        ; reset       ; 0.000        ; 7.297      ; 6.422      ;
; -0.871 ; CacheController:Unit1|data_block[59] ; CacheController:Unit1|DataMemory:unit2|memory[5][3][11]~1 ; clock        ; reset       ; 0.000        ; 4.198      ; 3.367      ;
; -0.854 ; CacheController:Unit1|data_block[10] ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ; clock        ; reset       ; 0.000        ; 4.163      ; 3.349      ;
; -0.848 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][0][4]~1  ; reset        ; reset       ; 0.000        ; 7.289      ; 6.441      ;
; -0.840 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.343      ; 6.503      ;
; -0.836 ; CacheController:Unit1|data_block[23] ; CacheController:Unit1|DataMemory:unit2|memory[6][1][7]~1  ; clock        ; reset       ; 0.000        ; 4.458      ; 3.662      ;
; -0.836 ; CacheController:Unit1|data_block[40] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; clock        ; reset       ; 0.000        ; 4.176      ; 3.380      ;
; -0.830 ; CacheController:Unit1|data_block[36] ; CacheController:Unit1|DataMemory:unit2|memory[1][2][4]~1  ; clock        ; reset       ; 0.000        ; 4.150      ; 3.360      ;
; -0.828 ; CacheController:Unit1|data_block[14] ; CacheController:Unit1|DataMemory:unit2|memory[5][0][14]~1 ; clock        ; reset       ; 0.000        ; 4.199      ; 3.411      ;
; -0.825 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[2][3][8]~1  ; reset        ; reset       ; 0.000        ; 7.102      ; 6.277      ;
; -0.823 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.302      ; 6.479      ;
; -0.822 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][0][13]~1 ; reset        ; reset       ; 0.000        ; 7.286      ; 6.464      ;
; -0.821 ; CacheController:Unit1|data_block[7]  ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~1  ; clock        ; reset       ; 0.000        ; 4.141      ; 3.360      ;
; -0.821 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~1 ; reset        ; reset       ; 0.000        ; 7.293      ; 6.472      ;
; -0.818 ; CacheController:Unit1|data_block[55] ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ; clock        ; reset       ; 0.000        ; 4.177      ; 3.399      ;
; -0.818 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ; reset        ; reset       ; 0.000        ; 7.093      ; 6.275      ;
; -0.817 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[3][1][10]~1 ; reset        ; reset       ; 0.000        ; 7.261      ; 6.444      ;
; -0.810 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[3][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.305      ; 6.495      ;
; -0.804 ; CacheController:Unit1|data_block[37] ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; clock        ; reset       ; 0.000        ; 4.170      ; 3.406      ;
; -0.800 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[1][2][12]~1 ; reset        ; reset       ; 0.000        ; 7.294      ; 6.494      ;
; -0.793 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; reset        ; reset       ; 0.000        ; 7.387      ; 6.594      ;
; -0.792 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ; reset        ; reset       ; 0.000        ; 7.067      ; 6.275      ;
; -0.789 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[6][3][9]~1  ; reset        ; reset       ; 0.000        ; 7.273      ; 6.484      ;
; -0.788 ; CacheController:Unit1|data_block[41] ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; clock        ; reset       ; 0.000        ; 4.409      ; 3.661      ;
; -0.775 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.271      ; 6.496      ;
; -0.773 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[7][0][2]~1  ; reset        ; reset       ; 0.000        ; 7.061      ; 6.288      ;
; -0.768 ; CacheController:Unit1|data_block[41] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1  ; clock        ; reset       ; 0.000        ; 4.164      ; 3.436      ;
; -0.765 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][2][2]~1  ; reset        ; reset       ; 0.000        ; 7.129      ; 6.364      ;
; -0.764 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[1][3][12]~1 ; reset        ; reset       ; 0.000        ; 7.266      ; 6.502      ;
; -0.759 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][1][2]~1  ; reset        ; reset       ; 0.000        ; 7.115      ; 6.356      ;
; -0.759 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~1 ; reset        ; reset       ; 0.000        ; 7.452      ; 6.693      ;
; -0.758 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[1][2][8]~1  ; reset        ; reset       ; 0.000        ; 7.265      ; 6.507      ;
; -0.757 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][2][10]~1 ; reset        ; reset       ; 0.000        ; 7.126      ; 6.369      ;
; -0.756 ; CacheController:Unit1|data_block[7]  ; CacheController:Unit1|DataMemory:unit2|memory[2][0][7]~1  ; clock        ; reset       ; 0.000        ; 4.500      ; 3.784      ;
; -0.755 ; CacheController:Unit1|data_block[32] ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~1  ; clock        ; reset       ; 0.000        ; 4.502      ; 3.787      ;
; -0.753 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[7][1][13]~1 ; reset        ; reset       ; 0.000        ; 7.124      ; 6.371      ;
; -0.752 ; CacheController:Unit1|data_block[0]  ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ; clock        ; reset       ; 0.000        ; 4.175      ; 3.463      ;
; -0.748 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; reset        ; reset       ; 0.000        ; 7.343      ; 6.595      ;
; -0.746 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[3][3][8]~1  ; reset        ; reset       ; 0.000        ; 7.240      ; 6.494      ;
; -0.746 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[4][3][6]~1  ; reset        ; reset       ; 0.000        ; 7.116      ; 6.370      ;
; -0.745 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[7][0][14]~1 ; reset        ; reset       ; 0.000        ; 7.296      ; 6.551      ;
; -0.744 ; CacheController:Unit1|data_block[23] ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ; clock        ; reset       ; 0.000        ; 4.514      ; 3.810      ;
; -0.742 ; CacheController:Unit1|data_block[48] ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~1  ; clock        ; reset       ; 0.000        ; 4.324      ; 3.622      ;
; -0.738 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[2][3][10]~1 ; reset        ; reset       ; 0.000        ; 7.112      ; 6.374      ;
; -0.737 ; CacheController:Unit1|data_block[55] ; CacheController:Unit1|DataMemory:unit2|memory[6][3][7]~1  ; clock        ; reset       ; 0.000        ; 4.164      ; 3.467      ;
; -0.737 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[2][0][7]~1  ; reset        ; reset       ; 0.000        ; 7.424      ; 6.687      ;
; -0.735 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ; reset        ; reset       ; 0.000        ; 7.086      ; 6.351      ;
; -0.733 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[7][1][10]~1 ; reset        ; reset       ; 0.000        ; 7.103      ; 6.370      ;
; -0.731 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~1 ; reset        ; reset       ; 0.000        ; 7.123      ; 6.392      ;
; -0.728 ; CacheController:Unit1|data_block[17] ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; clock        ; reset       ; 0.000        ; 4.162      ; 3.474      ;
; -0.726 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[4][0][10]~1 ; reset        ; reset       ; 0.000        ; 7.089      ; 6.363      ;
; -0.726 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[2][1][4]~1  ; reset        ; reset       ; 0.000        ; 7.108      ; 6.382      ;
; -0.724 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[2][1][3]~1  ; reset        ; reset       ; 0.000        ; 7.292      ; 6.568      ;
; -0.723 ; CacheController:Unit1|data_block[7]  ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; clock        ; reset       ; 0.000        ; 4.510      ; 3.827      ;
; -0.722 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[7][1][3]~1  ; reset        ; reset       ; 0.000        ; 7.275      ; 6.553      ;
; -0.716 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.302      ; 6.586      ;
; -0.715 ; CacheController:Unit1|data_block[63] ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; clock        ; reset       ; 0.000        ; 4.334      ; 3.659      ;
+--------+--------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MainMemory:Unit2|slowClock'                                                                                                                                                                                                                          ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                          ; Launch Clock                           ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; -0.399 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.563      ; 4.638      ;
; -0.393 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.569      ; 4.650      ;
; -0.389 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.558      ; 4.643      ;
; -0.382 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.552      ; 4.644      ;
; -0.355 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.540      ; 4.659      ;
; -0.343 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.526      ; 4.657      ;
; -0.334 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.533      ; 4.673      ;
; -0.158 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.547      ; 4.863      ;
; 0.010  ; data_in_mem[54]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.648      ; 1.910      ;
; 0.030  ; data_in_mem[15]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.630      ; 1.912      ;
; 0.050  ; data_in_mem[50]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.625      ; 1.927      ;
; 0.060  ; data_in_mem[51]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.635      ; 1.947      ;
; 0.061  ; data_in_mem[8]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.604      ; 1.917      ;
; 0.061  ; data_in_mem[57]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.654      ; 1.967      ;
; 0.062  ; data_in_mem[14]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.611      ; 1.925      ;
; 0.067  ; data_in_mem[43]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.665      ; 1.984      ;
; 0.071  ; data_in_mem[36]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.641      ; 1.964      ;
; 0.085  ; data_in_mem[11]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.634      ; 1.971      ;
; 0.085  ; data_in_mem[40]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.623      ; 1.960      ;
; 0.088  ; data_in_mem[59]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.654      ; 1.994      ;
; 0.092  ; data_in_mem[16]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.644      ; 1.988      ;
; 0.092  ; data_in_mem[28]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.604      ; 1.948      ;
; 0.097  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.540      ; 4.611      ;
; 0.109  ; data_in_mem[58]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.648      ; 2.009      ;
; 0.114  ; data_in_mem[7]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.621      ; 1.987      ;
; 0.114  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.533      ; 4.621      ;
; 0.115  ; data_in_mem[1]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.638      ; 2.005      ;
; 0.116  ; data_in_mem[0]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.637      ; 2.005      ;
; 0.116  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.526      ; 4.616      ;
; 0.119  ; data_in_mem[42]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.623      ; 1.994      ;
; 0.122  ; data_in_mem[22]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.639      ; 2.013      ;
; 0.124  ; data_in_mem[39]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.665      ; 2.041      ;
; 0.128  ; data_in_mem[19]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.599      ; 1.979      ;
; 0.129  ; data_in_mem[4]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.619      ; 2.000      ;
; 0.129  ; data_in_mem[20]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.609      ; 1.990      ;
; 0.133  ; data_in_mem[5]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.642      ; 2.027      ;
; 0.141  ; data_in_mem[21]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.652      ; 2.045      ;
; 0.145  ; data_in_mem[13]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.590      ; 1.987      ;
; 0.145  ; data_in_mem[52]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.609      ; 2.006      ;
; 0.152  ; data_in_mem[44]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.599      ; 2.003      ;
; 0.158  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.563      ; 4.695      ;
; 0.159  ; data_in_mem[3]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.576      ; 1.987      ;
; 0.160  ; data_in_mem[46]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.597      ; 2.009      ;
; 0.162  ; data_in_mem[10]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.627      ; 2.041      ;
; 0.164  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.569      ; 4.707      ;
; 0.166  ; data_in_mem[18]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.592      ; 2.010      ;
; 0.167  ; data_in_mem[35]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.586      ; 2.005      ;
; 0.169  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.558      ; 4.701      ;
; 0.176  ; data_in_mem[45]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.577      ; 2.005      ;
; 0.176  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.552      ; 4.702      ;
; 0.185  ; data_in_mem[47]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.593      ; 2.030      ;
; 0.193  ; data_in_mem[60]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.593      ; 2.038      ;
; 0.197  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.136      ; 1.585      ;
; 0.205  ; data_in_mem[12]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.588      ; 2.045      ;
; 0.207  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.816      ; 0.765      ;
; 0.211  ; data_in_mem[62]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.593      ; 2.056      ;
; 0.212  ; data_in_mem[17]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.625      ; 2.089      ;
; 0.222  ; data_in_mem[30]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.628      ; 2.102      ;
; 0.223  ; data_in_mem[61]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.593      ; 2.068      ;
; 0.225  ; data_in_mem[63]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.610      ; 2.087      ;
; 0.230  ; data_in_mem[25]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.639      ; 2.121      ;
; 0.233  ; data_in_mem[24]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.639      ; 2.124      ;
; 0.236  ; data_in_mem[9]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.628      ; 2.116      ;
; 0.240  ; data_in_mem[33]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.628      ; 2.120      ;
; 0.240  ; data_in_mem[38]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.623      ; 2.115      ;
; 0.264  ; data_in_mem[32]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.628      ; 2.144      ;
; 0.265  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.547      ; 4.786      ;
; 0.267  ; data_in_mem[48]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.624      ; 2.143      ;
; 0.269  ; data_in_mem[26]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.639      ; 2.160      ;
; 0.292  ; data_in_mem[37]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.642      ; 2.186      ;
; 0.299  ; data_in_mem[31]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.628      ; 2.179      ;
; 0.304  ; data_in_mem[56]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.648      ; 2.204      ;
; 0.320  ; data_in_mem[34]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.628      ; 2.200      ;
; 0.335  ; data_in_mem[29]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.628      ; 2.215      ;
; 0.340  ; data_in_mem[53]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.629      ; 2.221      ;
; 0.348  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.158      ; 1.758      ;
; 0.350  ; data_in_mem[41]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.623      ; 2.225      ;
; 0.356  ; data_in_mem[55]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.648      ; 2.256      ;
; 0.370  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.115      ; 1.737      ;
; 0.372  ; data_in_mem[49]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.623      ; 2.247      ;
; 0.392  ; data_in_mem[6]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.621      ; 2.265      ;
; 0.393  ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.623      ; 0.758      ;
; 0.401  ; data_in_mem[23]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.639      ; 2.292      ;
; 0.405  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.122      ; 1.779      ;
; 0.413  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.147      ; 1.812      ;
; 0.416  ; data_in_mem[27]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.607      ; 2.275      ;
; 0.420  ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.617      ; 0.779      ;
; 0.426  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.129      ; 1.807      ;
; 0.428  ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.624      ; 0.794      ;
; 0.431  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.152      ; 1.835      ;
; 0.434  ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.615      ; 0.791      ;
; 0.444  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.141      ; 1.837      ;
; 0.451  ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.575      ; 0.768      ;
; 0.453  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.591      ; 0.786      ;
; 0.459  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.602      ; 0.803      ;
; 0.471  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.577      ; 0.790      ;
; 0.474  ; data_in_mem[2]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.621      ; 2.347      ;
; 0.474  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.580      ; 0.796      ;
; 0.479  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.583      ; 0.804      ;
; 0.483  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.822      ; 1.047      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                         ;
+--------+------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                           ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.163 ; MainMemory:Unit2|slowClock                     ; MainMemory:Unit2|slowClock                                        ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 3.035      ; 3.320      ;
; -0.156 ; MainMemory:Unit2|slowClock                     ; state.s4                                                          ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 3.011      ; 3.303      ;
; -0.152 ; MainMemory:Unit2|slowClock                     ; state.s3                                                          ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 3.013      ; 3.309      ;
; -0.145 ; CacheController:Unit1|replaceStatusOut         ; nextState.s4                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.013      ; 3.316      ;
; -0.112 ; CacheController:Unit1|send_block_out           ; done_write_back                                                   ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 3.040      ; 3.376      ;
; -0.109 ; MainMemory:Unit2|slowClock                     ; state.sDelay3                                                     ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 3.013      ; 3.352      ;
; -0.059 ; MainMemory:Unit2|slowClock                     ; state.s1                                                          ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 3.013      ; 3.402      ;
; -0.043 ; CacheController:Unit1|replaceStatusOut         ; CacheController:Unit1|replaceStatusOut                            ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.082      ; 3.487      ;
; -0.041 ; MainMemory:Unit2|slowClock                     ; state.sDelay2                                                     ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 3.013      ; 3.420      ;
; -0.010 ; MainMemory:Unit2|slowClock                     ; state.s2                                                          ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 3.013      ; 3.451      ;
; 0.015  ; MainMemory:Unit2|slowClock                     ; state.Sdelay                                                      ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 3.013      ; 3.476      ;
; 0.043  ; CacheController:Unit1|send_block_out           ; state.s3                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 3.013      ; 3.504      ;
; 0.052  ; CacheController:Unit1|replaceStatusOut         ; nextState.s2                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.013      ; 3.513      ;
; 0.090  ; CacheController:Unit1|replaceStatusOut         ; state.Sdelay                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.013      ; 3.551      ;
; 0.092  ; CacheController:Unit1|replaceStatusOut         ; state.sDelay2                                                     ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.013      ; 3.553      ;
; 0.092  ; CacheController:Unit1|replaceStatusOut         ; state.sDelay3                                                     ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.013      ; 3.553      ;
; 0.093  ; CacheController:Unit1|replaceStatusOut         ; state.s2                                                          ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.013      ; 3.554      ;
; 0.098  ; CacheController:Unit1|replaceStatusOut         ; state.s3                                                          ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.013      ; 3.559      ;
; 0.121  ; CacheController:Unit1|send_block_out           ; CacheController:Unit1|send_block_out                              ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 3.027      ; 3.596      ;
; 0.160  ; CacheController:Unit1|send_block_out           ; state.sDelay2                                                     ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 3.013      ; 3.621      ;
; 0.160  ; CacheController:Unit1|send_block_out           ; state.sDelay3                                                     ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 3.013      ; 3.621      ;
; 0.161  ; CacheController:Unit1|send_block_out           ; state.s2                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 3.013      ; 3.622      ;
; 0.173  ; CacheController:Unit1|replaceStatusOut         ; state.s1                                                          ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 3.013      ; 3.634      ;
; 0.241  ; CacheController:Unit1|send_block_out           ; state.s1                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 3.013      ; 3.702      ;
; 0.254  ; CacheController:Unit1|send_block_out           ; state.Sdelay                                                      ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 3.013      ; 3.715      ;
; 0.328  ; CacheController:Unit1|send_block_out           ; done_write_back                                                   ; CacheController:Unit1|send_block_out   ; clock       ; -0.500       ; 3.040      ; 3.316      ;
; 0.331  ; MainMemory:Unit2|slowClock                     ; state.s4                                                          ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 3.011      ; 3.290      ;
; 0.380  ; MainMemory:Unit2|slowClock                     ; MainMemory:Unit2|slowClock                                        ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 3.035      ; 3.363      ;
; 0.402  ; CacheController:Unit1|nextState.sWait          ; CacheController:Unit1|nextState.sWait                             ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; CacheController:Unit1|delayReq                 ; CacheController:Unit1|delayReq                                    ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.404  ; CacheController:Unit1|state.s8                 ; CacheController:Unit1|state.s8                                    ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[0][0]       ; CacheController:Unit1|dirtybit_mem[0][0]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[0][1]       ; CacheController:Unit1|dirtybit_mem[0][1]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[0][2]       ; CacheController:Unit1|dirtybit_mem[0][2]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[0][3]       ; CacheController:Unit1|dirtybit_mem[0][3]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[3][2]       ; CacheController:Unit1|dirtybit_mem[3][2]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[4][1]       ; CacheController:Unit1|dirtybit_mem[4][1]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[4][0]       ; CacheController:Unit1|dirtybit_mem[4][0]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[4][2]       ; CacheController:Unit1|dirtybit_mem[4][2]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[4][3]       ; CacheController:Unit1|dirtybit_mem[4][3]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[5][3]       ; CacheController:Unit1|dirtybit_mem[5][3]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[5][0]       ; CacheController:Unit1|dirtybit_mem[5][0]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[5][2]       ; CacheController:Unit1|dirtybit_mem[5][2]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[5][1]       ; CacheController:Unit1|dirtybit_mem[5][1]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[7][1]       ; CacheController:Unit1|dirtybit_mem[7][1]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[7][3]       ; CacheController:Unit1|dirtybit_mem[7][3]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[7][2]       ; CacheController:Unit1|dirtybit_mem[7][2]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|dirtybit_mem[7][0]       ; CacheController:Unit1|dirtybit_mem[7][0]                          ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; done_write_back                                ; done_write_back                                                   ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; CacheController:Unit1|done                     ; CacheController:Unit1|done                                        ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.669      ;
; 0.405  ; CacheController:Unit1|dirtybit_mem[1][1]       ; CacheController:Unit1|dirtybit_mem[1][1]                          ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; CacheController:Unit1|dirtybit_mem[1][2]       ; CacheController:Unit1|dirtybit_mem[1][2]                          ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; CacheController:Unit1|dirtybit_mem[1][0]       ; CacheController:Unit1|dirtybit_mem[1][0]                          ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; CacheController:Unit1|dirtybit_mem[1][3]       ; CacheController:Unit1|dirtybit_mem[1][3]                          ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; CacheController:Unit1|dirtybit_mem[3][0]       ; CacheController:Unit1|dirtybit_mem[3][0]                          ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; CacheController:Unit1|dirtybit_mem[3][3]       ; CacheController:Unit1|dirtybit_mem[3][3]                          ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; CacheController:Unit1|dirtybit_mem[3][1]       ; CacheController:Unit1|dirtybit_mem[3][1]                          ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; nextState.s4                                   ; nextState.s4                                                      ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; state.Sdelay                                   ; state.Sdelay                                                      ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; state.sDelay2                                  ; state.sDelay2                                                     ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; state.sDelay3                                  ; state.sDelay3                                                     ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; state.s1                                       ; state.s1                                                          ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; state.s2                                       ; state.s2                                                          ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; state_d[0]~reg0                                ; state_d[0]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; state_d[1]~reg0                                ; state_d[1]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; state_d[2]~reg0                                ; state_d[2]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; state_d[3]~reg0                                ; state_d[3]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.078      ; 0.669      ;
; 0.406  ; CacheController:Unit1|dirtybit_mem[2][2]       ; CacheController:Unit1|dirtybit_mem[2][2]                          ; clock                                  ; clock       ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; CacheController:Unit1|dirtybit_mem[2][0]       ; CacheController:Unit1|dirtybit_mem[2][0]                          ; clock                                  ; clock       ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; CacheController:Unit1|dirtybit_mem[2][1]       ; CacheController:Unit1|dirtybit_mem[2][1]                          ; clock                                  ; clock       ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; CacheController:Unit1|dirtybit_mem[2][3]       ; CacheController:Unit1|dirtybit_mem[2][3]                          ; clock                                  ; clock       ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; CacheController:Unit1|dirtybit_mem[6][1]       ; CacheController:Unit1|dirtybit_mem[6][1]                          ; clock                                  ; clock       ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; CacheController:Unit1|dirtybit_mem[6][0]       ; CacheController:Unit1|dirtybit_mem[6][0]                          ; clock                                  ; clock       ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; CacheController:Unit1|dirtybit_mem[6][3]       ; CacheController:Unit1|dirtybit_mem[6][3]                          ; clock                                  ; clock       ; 0.000        ; 0.077      ; 0.669      ;
; 0.406  ; CacheController:Unit1|dirtybit_mem[6][2]       ; CacheController:Unit1|dirtybit_mem[6][2]                          ; clock                                  ; clock       ; 0.000        ; 0.077      ; 0.669      ;
; 0.419  ; MainMemory:Unit2|slowClock                     ; state.s3                                                          ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 3.013      ; 3.380      ;
; 0.419  ; MainMemory:Unit2|slowClock                     ; state.sDelay2                                                     ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 3.013      ; 3.380      ;
; 0.437  ; CacheController:Unit1|replaceStatusOut         ; CacheController:Unit1|replaceStatusOut                            ; CacheController:Unit1|replaceStatusOut ; clock       ; -0.500       ; 3.082      ; 3.467      ;
; 0.440  ; CacheController:Unit1|write_block              ; CacheController:Unit1|write_block                                 ; clock                                  ; clock       ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; write_to_mem                                   ; write_to_mem                                                      ; clock                                  ; clock       ; 0.000        ; 0.043      ; 0.669      ;
; 0.453  ; CacheController:Unit1|state.s4                 ; CacheController:Unit1|state.sWait                                 ; clock                                  ; clock       ; 0.000        ; 0.081      ; 0.720      ;
; 0.468  ; CacheController:Unit1|state.s2                 ; CacheController:Unit1|done                                        ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.733      ;
; 0.472  ; CacheController:Unit1|replaceStatusOut         ; nextState.s4                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; -0.500       ; 3.013      ; 3.433      ;
; 0.492  ; MainMemory:Unit2|slowClock                     ; state.Sdelay                                                      ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 3.013      ; 3.453      ;
; 0.501  ; MainMemory:Unit2|slowClock                     ; state.s2                                                          ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 3.013      ; 3.462      ;
; 0.518  ; CacheController:Unit1|send_block_out           ; state.s3                                                          ; CacheController:Unit1|send_block_out   ; clock       ; -0.500       ; 3.013      ; 3.479      ;
; 0.533  ; MainMemory:Unit2|slowClock                     ; state.s1                                                          ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 3.013      ; 3.494      ;
; 0.537  ; CacheController:Unit1|tempDataIn[2]            ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~_emulated  ; clock                                  ; clock       ; 0.000        ; 0.132      ; 0.855      ;
; 0.539  ; CacheController:Unit1|tempDataIn[12]           ; CacheController:Unit1|DataMemory:unit2|memory[4][1][12]~_emulated ; clock                                  ; clock       ; 0.000        ; 0.131      ; 0.856      ;
; 0.549  ; MainMemory:Unit2|slowClock                     ; state.sDelay3                                                     ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 3.013      ; 3.510      ;
; 0.563  ; CacheController:Unit1|send_block_out           ; CacheController:Unit1|send_block_out                              ; CacheController:Unit1|send_block_out   ; clock       ; -0.500       ; 3.027      ; 3.538      ;
; 0.577  ; CacheController:Unit1|TagMemory:unit1|hit~reg0 ; CacheController:Unit1|data_enable                                 ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.842      ;
; 0.583  ; CacheController:Unit1|state.s3                 ; CacheController:Unit1|state.sReset                                ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.848      ;
; 0.634  ; state.Sdelay                                   ; state_d[3]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.076      ; 0.896      ;
; 0.651  ; CacheController:Unit1|replaceStatusOut         ; state.Sdelay                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; -0.500       ; 3.013      ; 3.612      ;
; 0.654  ; state.sReset                                   ; state.s1                                                          ; clock                                  ; clock       ; 0.000        ; 0.080      ; 0.920      ;
; 0.656  ; MainMemory:Unit2|counter[3]                    ; MainMemory:Unit2|counter[3]                                       ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.921      ;
; 0.656  ; MainMemory:Unit2|counter[5]                    ; MainMemory:Unit2|counter[5]                                       ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.921      ;
; 0.656  ; MainMemory:Unit2|counter[13]                   ; MainMemory:Unit2|counter[13]                                      ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.921      ;
; 0.656  ; MainMemory:Unit2|counter[15]                   ; MainMemory:Unit2|counter[15]                                      ; clock                                  ; clock       ; 0.000        ; 0.079      ; 0.921      ;
+--------+------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CacheController:Unit1|replaceStatusOut'                                                                                                                  ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.026 ; CacheController:Unit1|addressOUT[2]      ; MainMemory:Unit2|blockAddress[0] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.265      ; 0.769      ;
; 0.113  ; CacheController:Unit1|addressOUT[4]      ; MainMemory:Unit2|blockAddress[2] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.165      ; 0.808      ;
; 0.175  ; CacheController:Unit1|addressOUT[10]     ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.230      ; 0.935      ;
; 0.175  ; CacheController:Unit1|addressOUT[9]      ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.227      ; 0.932      ;
; 0.198  ; CacheController:Unit1|addressOUT[11]     ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.205      ; 0.933      ;
; 0.224  ; CacheController:Unit1|addressOUT[6]      ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.176      ; 0.930      ;
; 0.224  ; CacheController:Unit1|addressOUT[5]      ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.178      ; 0.932      ;
; 0.234  ; CacheController:Unit1|addressOUT[8]      ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.168      ; 0.932      ;
; 0.235  ; CacheController:Unit1|addressOUT[7]      ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.168      ; 0.933      ;
; 0.295  ; CacheController:Unit1|blockAddressOut[5] ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.168      ; 0.993      ;
; 0.367  ; CacheController:Unit1|addressOUT[3]      ; MainMemory:Unit2|blockAddress[1] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.956      ; 0.853      ;
; 0.431  ; CacheController:Unit1|blockAddressOut[3] ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.178      ; 1.139      ;
; 0.446  ; CacheController:Unit1|blockAddressOut[8] ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.230      ; 1.206      ;
; 0.465  ; CacheController:Unit1|blockAddressOut[9] ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.205      ; 1.200      ;
; 0.491  ; CacheController:Unit1|blockAddressOut[4] ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.176      ; 1.197      ;
; 0.501  ; CacheController:Unit1|blockAddressOut[6] ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.168      ; 1.199      ;
; 0.603  ; CacheController:Unit1|blockAddressOut[7] ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.227      ; 1.360      ;
; 1.172  ; write_to_mem                             ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.751      ; 1.453      ;
; 1.173  ; write_to_mem                             ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.754      ; 1.457      ;
; 1.181  ; write_to_mem                             ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.695      ; 1.406      ;
; 1.184  ; write_to_mem                             ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.697      ; 1.411      ;
; 1.195  ; write_to_mem                             ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.729      ; 1.454      ;
; 1.195  ; write_to_mem                             ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.687      ; 1.412      ;
; 1.195  ; write_to_mem                             ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.687      ; 1.412      ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CacheController:Unit1|send_block_out'                                                                                                                                      ;
+-------+--------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                   ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 0.869 ; CacheController:Unit1|data_block[53] ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.523      ; 2.608      ;
; 1.225 ; CacheController:Unit1|data_block[23] ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.529      ; 2.970      ;
; 1.304 ; CacheController:Unit1|data_block[13] ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.095      ; 2.615      ;
; 1.360 ; CacheController:Unit1|data_block[20] ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.095      ; 2.671      ;
; 1.374 ; CacheController:Unit1|data_block[6]  ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.095      ; 2.685      ;
; 1.511 ; CacheController:Unit1|data_block[7]  ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.094      ; 2.821      ;
; 1.551 ; CacheController:Unit1|data_block[18] ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.094      ; 2.861      ;
; 1.577 ; CacheController:Unit1|data_block[52] ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.096      ; 2.889      ;
; 1.613 ; CacheController:Unit1|data_block[2]  ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.083      ; 2.912      ;
; 1.614 ; CacheController:Unit1|data_block[8]  ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.095      ; 2.925      ;
; 1.665 ; CacheController:Unit1|data_block[54] ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.491      ; 3.372      ;
; 1.678 ; CacheController:Unit1|data_block[9]  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.093      ; 2.987      ;
; 1.714 ; CacheController:Unit1|data_block[58] ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.495      ; 3.425      ;
; 1.743 ; CacheController:Unit1|data_block[40] ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.546      ; 3.505      ;
; 1.802 ; CacheController:Unit1|data_block[21] ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.531      ; 3.549      ;
; 1.817 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.439      ; 6.472      ;
; 1.865 ; CacheController:Unit1|data_block[36] ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.095      ; 3.176      ;
; 1.880 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.481      ; 6.577      ;
; 1.921 ; CacheController:Unit1|data_block[51] ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.095      ; 3.232      ;
; 1.938 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.517      ; 6.671      ;
; 1.985 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.480      ; 6.681      ;
; 2.017 ; CacheController:Unit1|data_block[15] ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.095      ; 3.328      ;
; 2.020 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.005      ; 6.241      ;
; 2.028 ; CacheController:Unit1|data_block[5]  ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.085      ; 3.329      ;
; 2.030 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.457      ; 6.703      ;
; 2.061 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.439      ; 6.716      ;
; 2.079 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.508      ; 6.803      ;
; 2.085 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.451      ; 6.752      ;
; 2.087 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.004      ; 6.307      ;
; 2.112 ; CacheController:Unit1|data_block[57] ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.051      ; 3.379      ;
; 2.113 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.481      ; 6.810      ;
; 2.129 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.028      ; 6.373      ;
; 2.131 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.471      ; 6.818      ;
; 2.146 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.451      ; 6.813      ;
; 2.147 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.508      ; 6.871      ;
; 2.152 ; CacheController:Unit1|data_block[4]  ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.528      ; 3.896      ;
; 2.167 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.508      ; 6.891      ;
; 2.175 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.432      ; 6.823      ;
; 2.181 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.042      ; 6.439      ;
; 2.194 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.465      ; 6.875      ;
; 2.199 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.059      ; 6.474      ;
; 2.218 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.457      ; 6.891      ;
; 2.222 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.508      ; 6.946      ;
; 2.232 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.432      ; 6.880      ;
; 2.246 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.450      ; 6.912      ;
; 2.275 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.471      ; 6.962      ;
; 2.298 ; CacheController:Unit1|data_block[30] ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.533      ; 4.047      ;
; 2.302 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.051      ; 6.569      ;
; 2.312 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.432      ; 6.960      ;
; 2.316 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.450      ; 6.982      ;
; 2.322 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.018      ; 6.556      ;
; 2.326 ; CacheController:Unit1|data_block[63] ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.590      ; 4.132      ;
; 2.330 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.461      ; 7.007      ;
; 2.331 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.046      ; 6.593      ;
; 2.337 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.012      ; 6.565      ;
; 2.355 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.471      ; 7.042      ;
; 2.367 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.033      ; 6.616      ;
; 2.368 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.007      ; 6.591      ;
; 2.370 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.026      ; 6.612      ;
; 2.371 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.054      ; 6.641      ;
; 2.411 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.457      ; 7.084      ;
; 2.418 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.439      ; 6.573      ;
; 2.424 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.016      ; 6.656      ;
; 2.431 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.517      ; 6.664      ;
; 2.442 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.457      ; 7.115      ;
; 2.449 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.471      ; 7.136      ;
; 2.468 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.019      ; 6.703      ;
; 2.469 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.030      ; 6.715      ;
; 2.485 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.018      ; 6.719      ;
; 2.490 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.997      ; 6.703      ;
; 2.504 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.480      ; 6.700      ;
; 2.509 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.017      ; 6.742      ;
; 2.530 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.457      ; 7.203      ;
; 2.530 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.481      ; 6.727      ;
; 2.542 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.013      ; 6.771      ;
; 2.552 ; CacheController:Unit1|data_block[16] ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.093      ; 3.861      ;
; 2.554 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.025      ; 6.795      ;
; 2.561 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.508      ; 6.785      ;
; 2.568 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.038      ; 6.822      ;
; 2.588 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.450      ; 7.254      ;
; 2.631 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.457      ; 7.304      ;
; 2.645 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.432      ; 7.293      ;
; 2.646 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.457      ; 6.819      ;
; 2.664 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.457      ; 7.337      ;
; 2.666 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.471      ; 6.853      ;
; 2.680 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.451      ; 6.847      ;
; 2.685 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.432      ; 7.333      ;
; 2.700 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.471      ; 7.387      ;
; 2.705 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.481      ; 6.902      ;
; 2.711 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.004      ; 6.431      ;
; 2.711 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.028      ; 6.455      ;
; 2.734 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.471      ; 7.421      ;
; 2.747 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.508      ; 6.971      ;
; 2.750 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.997      ; 6.963      ;
; 2.752 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.012      ; 6.480      ;
; 2.753 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.508      ; 6.977      ;
; 2.754 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.035      ; 7.005      ;
; 2.762 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.042      ; 6.520      ;
; 2.768 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.054      ; 6.538      ;
; 2.770 ; reset                                ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.439      ; 6.925      ;
+-------+--------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                                                              ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.833 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.759     ; 5.072      ;
; -4.806 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][1][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.731     ; 5.073      ;
; -4.805 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][0][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.742     ; 5.061      ;
; -4.763 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.698     ; 5.063      ;
; -4.419 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][1][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.704     ; 4.713      ;
; -4.417 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][3][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.737     ; 4.678      ;
; -4.415 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][0][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.735     ; 4.678      ;
; -4.415 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.734     ; 4.679      ;
; -4.415 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][0][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.746     ; 4.667      ;
; -4.411 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.706     ; 4.703      ;
; -4.409 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.743     ; 4.664      ;
; -4.409 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][0][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.691     ; 4.716      ;
; -4.409 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][0][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.728     ; 4.679      ;
; -4.408 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.710     ; 4.696      ;
; -4.407 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.725     ; 4.680      ;
; -4.407 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][1][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.725     ; 4.680      ;
; -4.407 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.712     ; 4.693      ;
; -4.407 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][1][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.725     ; 4.680      ;
; -4.407 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.724     ; 4.681      ;
; -4.407 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][1][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.693     ; 4.712      ;
; -4.407 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.731     ; 4.674      ;
; -4.407 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][2][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.725     ; 4.680      ;
; -4.407 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][3][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.704     ; 4.701      ;
; -4.407 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.711     ; 4.694      ;
; -4.407 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.707     ; 4.698      ;
; -4.407 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~_emulated  ; reset        ; clock       ; 0.500        ; 3.278      ; 8.163      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.705     ; 4.699      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.729     ; 4.675      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.726     ; 4.678      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.724     ; 4.680      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.718     ; 4.686      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.718     ; 4.686      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][1][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.718     ; 4.686      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.717     ; 4.687      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.718     ; 4.686      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.718     ; 4.686      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.718     ; 4.686      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][3][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.697     ; 4.707      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.709     ; 4.695      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.725     ; 4.679      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.714     ; 4.690      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.718     ; 4.686      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.709     ; 4.695      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.692     ; 4.712      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.690     ; 4.714      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][3][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.697     ; 4.707      ;
; -4.406 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.725     ; 4.679      ;
; -4.405 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.746     ; 4.657      ;
; -4.405 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][0][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.735     ; 4.668      ;
; -4.405 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.699     ; 4.704      ;
; -4.405 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.723     ; 4.680      ;
; -4.405 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][1][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.701     ; 4.702      ;
; -4.405 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.747     ; 4.656      ;
; -4.405 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.737     ; 4.666      ;
; -4.405 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.738     ; 4.665      ;
; -4.405 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.700     ; 4.703      ;
; -4.405 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.748     ; 4.655      ;
; -4.404 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.752     ; 4.650      ;
; -4.404 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.751     ; 4.651      ;
; -4.404 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][1][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.689     ; 4.713      ;
; -4.404 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.703     ; 4.699      ;
; -4.404 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.734     ; 4.668      ;
; -4.404 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.734     ; 4.668      ;
; -4.404 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.734     ; 4.668      ;
; -4.404 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.697     ; 4.705      ;
; -4.404 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.734     ; 4.668      ;
; -4.403 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.687     ; 4.714      ;
; -4.402 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.681     ; 4.719      ;
; -4.402 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][0][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.711     ; 4.689      ;
; -4.402 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.712     ; 4.688      ;
; -4.402 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][2][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.732     ; 4.668      ;
; -4.402 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.739     ; 4.661      ;
; -4.402 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.695     ; 4.705      ;
; -4.402 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.695     ; 4.705      ;
; -4.402 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.732     ; 4.668      ;
; -4.402 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.706     ; 4.694      ;
; -4.401 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][0][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.725     ; 4.674      ;
; -4.401 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.725     ; 4.674      ;
; -4.401 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.726     ; 4.673      ;
; -4.401 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.701     ; 4.698      ;
; -4.401 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][2][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.710     ; 4.689      ;
; -4.401 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.725     ; 4.674      ;
; -4.401 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.737     ; 4.662      ;
; -4.401 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][2][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.710     ; 4.689      ;
; -4.401 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.722     ; 4.677      ;
; -4.401 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.702     ; 4.697      ;
; -4.401 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][3][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.705     ; 4.694      ;
; -4.401 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.725     ; 4.674      ;
; -4.401 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.738     ; 4.661      ;
; -4.400 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][2][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.686     ; 4.712      ;
; -4.399 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.697     ; 4.700      ;
; -4.399 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.697     ; 4.700      ;
; -4.399 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.697     ; 4.700      ;
; -4.399 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.731     ; 4.666      ;
; -4.399 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.697     ; 4.700      ;
; -4.399 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.697     ; 4.700      ;
; -4.397 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.677     ; 4.718      ;
; -4.397 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.687     ; 4.708      ;
; -4.395 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][0][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.695     ; 4.698      ;
; -4.395 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][1][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.686     ; 4.707      ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'reset'                                                                                                              ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.252 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; reset        ; reset       ; 0.500        ; 7.120      ; 5.898      ;
; -0.202 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; reset        ; reset       ; 0.500        ; 7.079      ; 5.870      ;
; -0.089 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ; reset        ; reset       ; 0.500        ; 6.826      ; 5.790      ;
; -0.043 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1  ; reset        ; reset       ; 0.500        ; 7.166      ; 5.717      ;
; -0.040 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; reset        ; reset       ; 0.500        ; 6.859      ; 5.920      ;
; 0.049  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.829      ; 5.964      ;
; 0.107  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1 ; reset        ; reset       ; 0.500        ; 6.838      ; 5.835      ;
; 0.118  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~1  ; reset        ; reset       ; 0.500        ; 6.840      ; 6.121      ;
; 0.124  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][11]~1 ; reset        ; reset       ; 0.500        ; 6.849      ; 5.807      ;
; 0.131  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; reset        ; reset       ; 0.500        ; 7.121      ; 5.898      ;
; 0.166  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; reset        ; reset       ; 0.500        ; 6.834      ; 5.813      ;
; 0.194  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; reset        ; reset       ; 0.500        ; 6.861      ; 5.866      ;
; 0.212  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~1 ; reset        ; reset       ; 0.500        ; 6.847      ; 5.975      ;
; 0.216  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][2]~1  ; reset        ; reset       ; 0.500        ; 6.810      ; 5.991      ;
; 0.229  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][12]~1 ; reset        ; reset       ; 0.500        ; 6.879      ; 5.870      ;
; 0.234  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1  ; reset        ; reset       ; 0.500        ; 6.855      ; 5.775      ;
; 0.234  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; reset        ; reset       ; 0.500        ; 6.826      ; 5.803      ;
; 0.254  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][9]~1  ; reset        ; reset       ; 0.500        ; 6.854      ; 5.982      ;
; 0.266  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; reset        ; reset       ; 0.500        ; 7.166      ; 5.825      ;
; 0.284  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~1  ; reset        ; reset       ; 0.500        ; 6.852      ; 5.776      ;
; 0.326  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][15]~1 ; reset        ; reset       ; 0.500        ; 6.827      ; 5.940      ;
; 0.332  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][4]~1  ; reset        ; reset       ; 0.500        ; 6.840      ; 6.121      ;
; 0.336  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~1  ; reset        ; reset       ; 0.500        ; 6.821      ; 5.924      ;
; 0.341  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; reset        ; reset       ; 0.500        ; 6.851      ; 5.897      ;
; 0.346  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][11]~1 ; reset        ; reset       ; 0.500        ; 6.816      ; 5.724      ;
; 0.347  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][4]~1  ; reset        ; reset       ; 0.500        ; 6.852      ; 5.917      ;
; 0.352  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.830      ; 6.081      ;
; 0.356  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.849      ; 5.934      ;
; 0.359  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][9]~1  ; reset        ; reset       ; 0.500        ; 6.836      ; 6.088      ;
; 0.359  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~1  ; reset        ; reset       ; 0.500        ; 6.826      ; 6.077      ;
; 0.362  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][12]~1 ; reset        ; reset       ; 0.500        ; 6.865      ; 5.948      ;
; 0.365  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~1  ; reset        ; reset       ; 0.500        ; 6.808      ; 6.041      ;
; 0.370  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][9]~1  ; reset        ; reset       ; 0.500        ; 6.879      ; 6.126      ;
; 0.374  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][11]~1 ; reset        ; reset       ; 0.500        ; 6.809      ; 6.038      ;
; 0.375  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][6]~1  ; reset        ; reset       ; 0.500        ; 6.861      ; 5.939      ;
; 0.381  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][12]~1 ; reset        ; reset       ; 0.500        ; 6.867      ; 6.084      ;
; 0.381  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][8]~1  ; reset        ; reset       ; 0.500        ; 6.847      ; 5.878      ;
; 0.382  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][10]~1 ; reset        ; reset       ; 0.500        ; 6.856      ; 5.928      ;
; 0.385  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][11]~1 ; reset        ; reset       ; 0.500        ; 6.829      ; 5.897      ;
; 0.398  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.842      ; 6.051      ;
; 0.402  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][11]~1 ; reset        ; reset       ; 0.500        ; 6.826      ; 6.059      ;
; 0.404  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.843      ; 6.050      ;
; 0.404  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][5]~1  ; reset        ; reset       ; 0.500        ; 6.817      ; 6.023      ;
; 0.409  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][15]~1 ; reset        ; reset       ; 0.500        ; 6.841      ; 6.023      ;
; 0.410  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~1 ; reset        ; reset       ; 0.500        ; 6.811      ; 6.005      ;
; 0.410  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][15]~1 ; reset        ; reset       ; 0.500        ; 6.835      ; 5.746      ;
; 0.412  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~1 ; reset        ; reset       ; 0.500        ; 6.811      ; 6.004      ;
; 0.413  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][8]~1  ; reset        ; reset       ; 0.500        ; 6.834      ; 5.855      ;
; 0.413  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][3]~1  ; reset        ; reset       ; 0.500        ; 6.852      ; 5.892      ;
; 0.415  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; reset        ; reset       ; 0.500        ; 6.826      ; 5.803      ;
; 0.417  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; reset        ; reset       ; 1.000        ; 6.859      ; 5.963      ;
; 0.418  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][13]~1 ; reset        ; reset       ; 0.500        ; 6.884      ; 5.841      ;
; 0.418  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][13]~1 ; reset        ; reset       ; 0.500        ; 6.882      ; 5.879      ;
; 0.419  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; reset        ; reset       ; 1.000        ; 7.120      ; 5.727      ;
; 0.421  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][0]~1  ; reset        ; reset       ; 0.500        ; 6.794      ; 5.984      ;
; 0.425  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; reset        ; reset       ; 0.500        ; 6.988      ; 6.024      ;
; 0.425  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~1 ; reset        ; reset       ; 0.500        ; 6.830      ; 6.019      ;
; 0.425  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1  ; reset        ; reset       ; 0.500        ; 6.854      ; 6.026      ;
; 0.426  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.812      ; 5.791      ;
; 0.426  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; reset        ; reset       ; 0.500        ; 6.841      ; 6.022      ;
; 0.428  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][5]~1  ; reset        ; reset       ; 0.500        ; 6.853      ; 6.022      ;
; 0.430  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~1  ; reset        ; reset       ; 0.500        ; 6.844      ; 5.853      ;
; 0.431  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~1  ; reset        ; reset       ; 0.500        ; 6.809      ; 5.826      ;
; 0.432  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; reset        ; reset       ; 0.500        ; 6.869      ; 5.829      ;
; 0.434  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ; reset        ; reset       ; 0.500        ; 6.832      ; 5.995      ;
; 0.435  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ; reset        ; reset       ; 1.000        ; 6.829      ; 6.078      ;
; 0.436  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][14]~1 ; reset        ; reset       ; 0.500        ; 6.833      ; 5.995      ;
; 0.436  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~1  ; reset        ; reset       ; 0.500        ; 6.818      ; 5.996      ;
; 0.437  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][12]~1 ; reset        ; reset       ; 0.500        ; 6.867      ; 6.066      ;
; 0.438  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][0]~1  ; reset        ; reset       ; 0.500        ; 6.797      ; 5.806      ;
; 0.439  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][6]~1  ; reset        ; reset       ; 0.500        ; 6.847      ; 6.012      ;
; 0.439  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][1]~1  ; reset        ; reset       ; 0.500        ; 6.799      ; 5.966      ;
; 0.440  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][6]~1  ; reset        ; reset       ; 0.500        ; 6.852      ; 5.840      ;
; 0.440  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~1 ; reset        ; reset       ; 0.500        ; 6.849      ; 5.728      ;
; 0.441  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][14]~1 ; reset        ; reset       ; 0.500        ; 6.996      ; 6.029      ;
; 0.442  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][11]~1 ; reset        ; reset       ; 0.500        ; 6.828      ; 6.001      ;
; 0.444  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][2]~1  ; reset        ; reset       ; 0.500        ; 6.812      ; 5.988      ;
; 0.445  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][8]~1  ; reset        ; reset       ; 0.500        ; 6.834      ; 5.988      ;
; 0.446  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.867      ; 6.038      ;
; 0.446  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][1]~1  ; reset        ; reset       ; 0.500        ; 6.820      ; 5.977      ;
; 0.447  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][6]~1  ; reset        ; reset       ; 0.500        ; 6.847      ; 6.011      ;
; 0.447  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ; reset        ; reset       ; 0.500        ; 6.823      ; 5.796      ;
; 0.448  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][15]~1 ; reset        ; reset       ; 0.500        ; 6.806      ; 5.971      ;
; 0.448  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][12]~1 ; reset        ; reset       ; 0.500        ; 6.846      ; 6.008      ;
; 0.448  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][7]~1  ; reset        ; reset       ; 0.500        ; 6.809      ; 5.959      ;
; 0.450  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1  ; reset        ; reset       ; 0.500        ; 6.850      ; 6.007      ;
; 0.451  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~1 ; reset        ; reset       ; 0.500        ; 6.849      ; 6.005      ;
; 0.451  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][2]~1  ; reset        ; reset       ; 0.500        ; 6.834      ; 5.981      ;
; 0.451  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][14]~1 ; reset        ; reset       ; 0.500        ; 6.823      ; 5.977      ;
; 0.452  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][14]~1 ; reset        ; reset       ; 0.500        ; 6.824      ; 5.976      ;
; 0.455  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; reset        ; reset       ; 0.500        ; 6.882      ; 6.041      ;
; 0.456  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; reset        ; reset       ; 1.000        ; 7.079      ; 5.712      ;
; 0.456  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; reset        ; reset       ; 0.500        ; 6.802      ; 5.752      ;
; 0.458  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][0]~1  ; reset        ; reset       ; 0.500        ; 6.854      ; 5.980      ;
; 0.458  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; reset        ; reset       ; 0.500        ; 6.824      ; 5.804      ;
; 0.458  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][9]~1  ; reset        ; reset       ; 0.500        ; 6.838      ; 5.983      ;
; 0.459  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~1 ; reset        ; reset       ; 0.500        ; 6.864      ; 6.008      ;
; 0.461  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~1 ; reset        ; reset       ; 0.500        ; 6.865      ; 5.729      ;
; 0.461  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][14]~1 ; reset        ; reset       ; 0.500        ; 6.831      ; 6.011      ;
; 0.463  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][5]~1  ; reset        ; reset       ; 0.500        ; 6.816      ; 5.973      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'reset'                                                                                                               ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.082 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][7]~1  ; reset        ; reset       ; 0.000        ; 7.442      ; 5.360      ;
; -2.068 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; reset        ; reset       ; 0.000        ; 7.480      ; 5.412      ;
; -2.048 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1  ; reset        ; reset       ; 0.000        ; 7.434      ; 5.386      ;
; -1.999 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][15]~1 ; reset        ; reset       ; 0.000        ; 7.397      ; 5.398      ;
; -1.998 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1  ; reset        ; reset       ; 0.000        ; 7.384      ; 5.386      ;
; -1.975 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.305      ; 5.330      ;
; -1.970 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][10]~1 ; reset        ; reset       ; 0.000        ; 7.417      ; 5.447      ;
; -1.949 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][14]~1 ; reset        ; reset       ; 0.000        ; 7.296      ; 5.347      ;
; -1.923 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ; reset        ; reset       ; 0.000        ; 7.435      ; 5.512      ;
; -1.923 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][5]~1  ; reset        ; reset       ; 0.000        ; 7.392      ; 5.469      ;
; -1.914 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][9]~1  ; reset        ; reset       ; 0.000        ; 7.352      ; 5.438      ;
; -1.912 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.302      ; 5.390      ;
; -1.912 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.302      ; 5.390      ;
; -1.911 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][9]~1  ; reset        ; reset       ; 0.000        ; 7.273      ; 5.362      ;
; -1.910 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.305      ; 5.395      ;
; -1.906 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; reset        ; reset       ; 0.000        ; 7.387      ; 5.481      ;
; -1.904 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; reset        ; reset       ; 0.000        ; 7.385      ; 5.481      ;
; -1.898 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; reset        ; reset       ; 0.000        ; 7.272      ; 5.374      ;
; -1.897 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][6]~1  ; reset        ; reset       ; 0.000        ; 7.272      ; 5.375      ;
; -1.884 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; reset        ; reset       ; 0.000        ; 7.424      ; 5.540      ;
; -1.873 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; reset        ; reset       ; 0.000        ; 7.343      ; 5.470      ;
; -1.873 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.343      ; 5.470      ;
; -1.865 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.271      ; 5.406      ;
; -1.865 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][12]~1 ; reset        ; reset       ; 0.000        ; 7.297      ; 5.432      ;
; -1.864 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][0]~1  ; reset        ; reset       ; 0.000        ; 7.074      ; 5.210      ;
; -1.852 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~1  ; reset        ; reset       ; 0.000        ; 7.269      ; 5.417      ;
; -1.849 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][4]~1  ; reset        ; reset       ; 0.000        ; 7.293      ; 5.444      ;
; -1.846 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; reset        ; reset       ; 0.000        ; 7.307      ; 5.461      ;
; -1.845 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][6]~1  ; reset        ; reset       ; 0.000        ; 7.307      ; 5.462      ;
; -1.845 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][6]~1  ; reset        ; reset       ; 0.000        ; 7.264      ; 5.419      ;
; -1.838 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1  ; reset        ; reset       ; 0.000        ; 7.097      ; 5.259      ;
; -1.838 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][6]~1  ; reset        ; reset       ; 0.000        ; 7.304      ; 5.466      ;
; -1.838 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][5]~1  ; reset        ; reset       ; 0.000        ; 7.105      ; 5.267      ;
; -1.835 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][7]~1  ; reset        ; reset       ; 0.000        ; 7.095      ; 5.260      ;
; -1.825 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][14]~1 ; reset        ; reset       ; 0.000        ; 7.296      ; 5.471      ;
; -1.822 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; reset        ; reset       ; 0.000        ; 7.252      ; 5.430      ;
; -1.821 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 0.000        ; 7.095      ; 5.274      ;
; -1.820 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~1 ; reset        ; reset       ; 0.000        ; 7.293      ; 5.473      ;
; -1.815 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1 ; reset        ; reset       ; 0.000        ; 7.292      ; 5.477      ;
; -1.807 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][12]~1 ; reset        ; reset       ; 0.000        ; 7.292      ; 5.485      ;
; -1.805 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][3]~1  ; reset        ; reset       ; 0.000        ; 7.277      ; 5.472      ;
; -1.803 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][8]~1  ; reset        ; reset       ; 0.000        ; 7.288      ; 5.485      ;
; -1.802 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][2]~1  ; reset        ; reset       ; 0.000        ; 7.241      ; 5.439      ;
; -1.801 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1  ; reset        ; reset       ; 0.000        ; 7.272      ; 5.471      ;
; -1.801 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][8]~1  ; reset        ; reset       ; 0.000        ; 7.288      ; 5.487      ;
; -1.799 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][2]~1  ; reset        ; reset       ; 0.000        ; 7.216      ; 5.417      ;
; -1.798 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][9]~1  ; reset        ; reset       ; 0.000        ; 7.069      ; 5.271      ;
; -1.795 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][5]~1  ; reset        ; reset       ; 0.000        ; 7.089      ; 5.294      ;
; -1.788 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][3]~1  ; reset        ; reset       ; 0.000        ; 7.277      ; 5.489      ;
; -1.785 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][7]~1  ; reset        ; reset       ; 0.000        ; 7.253      ; 5.468      ;
; -1.784 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~1  ; reset        ; reset       ; 0.000        ; 7.242      ; 5.458      ;
; -1.781 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][2]~1  ; reset        ; reset       ; 0.000        ; 7.239      ; 5.458      ;
; -1.777 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1 ; reset        ; reset       ; 0.000        ; 7.266      ; 5.489      ;
; -1.774 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][3]~1  ; reset        ; reset       ; 0.000        ; 7.275      ; 5.501      ;
; -1.773 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][3]~1  ; reset        ; reset       ; 0.000        ; 7.274      ; 5.501      ;
; -1.773 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][4]~1  ; reset        ; reset       ; 0.000        ; 7.088      ; 5.315      ;
; -1.773 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][13]~1 ; reset        ; reset       ; 0.000        ; 7.254      ; 5.481      ;
; -1.771 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ; reset        ; reset       ; 0.000        ; 7.079      ; 5.308      ;
; -1.767 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; reset        ; reset       ; 0.000        ; 7.091      ; 5.324      ;
; -1.766 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; reset        ; reset       ; 0.000        ; 7.091      ; 5.325      ;
; -1.766 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][9]~1  ; reset        ; reset       ; 0.000        ; 7.118      ; 5.352      ;
; -1.765 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][6]~1  ; reset        ; reset       ; 0.000        ; 7.092      ; 5.327      ;
; -1.765 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1 ; reset        ; reset       ; 0.000        ; 7.119      ; 5.354      ;
; -1.762 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][14]~1 ; reset        ; reset       ; 0.000        ; 7.117      ; 5.355      ;
; -1.761 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~1 ; reset        ; reset       ; 0.000        ; 7.283      ; 5.522      ;
; -1.759 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][3]~1  ; reset        ; reset       ; 0.000        ; 7.277      ; 5.518      ;
; -1.758 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; reset        ; reset       ; 0.000        ; 7.101      ; 5.343      ;
; -1.758 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][7]~1  ; reset        ; reset       ; 0.000        ; 7.101      ; 5.343      ;
; -1.757 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][0]~1  ; reset        ; reset       ; 0.000        ; 7.050      ; 5.293      ;
; -1.756 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][3]~1  ; reset        ; reset       ; 0.000        ; 7.275      ; 5.519      ;
; -1.754 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~1 ; reset        ; reset       ; 0.000        ; 7.104      ; 5.350      ;
; -1.753 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][8]~1  ; reset        ; reset       ; 0.000        ; 7.279      ; 5.526      ;
; -1.753 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][12]~1 ; reset        ; reset       ; 0.000        ; 7.266      ; 5.513      ;
; -1.751 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][10]~1 ; reset        ; reset       ; 0.000        ; 7.293      ; 5.542      ;
; -1.749 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][12]~1 ; reset        ; reset       ; 0.000        ; 7.299      ; 5.550      ;
; -1.748 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1  ; reset        ; reset       ; 0.000        ; 7.243      ; 5.495      ;
; -1.748 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][10]~1 ; reset        ; reset       ; 0.000        ; 7.289      ; 5.541      ;
; -1.745 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][12]~1 ; reset        ; reset       ; 0.000        ; 7.299      ; 5.554      ;
; -1.744 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][8]~1  ; reset        ; reset       ; 0.000        ; 7.279      ; 5.535      ;
; -1.742 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; reset        ; reset       ; 0.000        ; 7.434      ; 5.692      ;
; -1.742 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][12]~1 ; reset        ; reset       ; 0.000        ; 7.296      ; 5.554      ;
; -1.741 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][9]~1  ; reset        ; reset       ; 0.000        ; 7.119      ; 5.378      ;
; -1.738 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][7]~1  ; reset        ; reset       ; 0.000        ; 7.424      ; 5.686      ;
; -1.737 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ; reset        ; reset       ; 0.000        ; 7.116      ; 5.379      ;
; -1.737 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][13]~1 ; reset        ; reset       ; 0.000        ; 7.127      ; 5.390      ;
; -1.736 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; reset        ; reset       ; 0.000        ; 7.282      ; 5.546      ;
; -1.731 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][5]~1  ; reset        ; reset       ; 0.000        ; 7.070      ; 5.339      ;
; -1.730 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; reset        ; reset       ; 0.000        ; 7.116      ; 5.386      ;
; -1.729 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][7]~1  ; reset        ; reset       ; 0.000        ; 7.360      ; 5.631      ;
; -1.725 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][8]~1  ; reset        ; reset       ; 0.000        ; 7.094      ; 5.369      ;
; -1.724 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][2]~1  ; reset        ; reset       ; 0.000        ; 7.085      ; 5.361      ;
; -1.721 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][6]~1  ; reset        ; reset       ; 0.000        ; 7.108      ; 5.387      ;
; -1.721 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][0]~1  ; reset        ; reset       ; 0.000        ; 7.352      ; 5.631      ;
; -1.719 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][6]~1  ; reset        ; reset       ; 0.000        ; 7.116      ; 5.397      ;
; -1.718 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][13]~1 ; reset        ; reset       ; 0.000        ; 7.294      ; 5.576      ;
; -1.718 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][7]~1  ; reset        ; reset       ; 0.000        ; 7.072      ; 5.354      ;
; -1.716 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~1  ; reset        ; reset       ; 0.000        ; 7.093      ; 5.377      ;
; -1.712 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][0]~1  ; reset        ; reset       ; 0.000        ; 7.087      ; 5.375      ;
; -1.712 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][0]~1  ; reset        ; reset       ; 0.000        ; 7.066      ; 5.354      ;
; -1.712 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][12]~1 ; reset        ; reset       ; 0.000        ; 7.294      ; 5.582      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                                                        ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.185 ; reset     ; CacheController:Unit1|state.s6                     ; reset        ; clock       ; 0.000        ; 3.061      ; 3.102      ;
; -0.185 ; reset     ; CacheController:Unit1|state.s6b                    ; reset        ; clock       ; 0.000        ; 3.061      ; 3.102      ;
; -0.185 ; reset     ; CacheController:Unit1|write_tag                    ; reset        ; clock       ; 0.000        ; 3.061      ; 3.102      ;
; -0.176 ; reset     ; CacheController:Unit1|state.s0                     ; reset        ; clock       ; 0.000        ; 3.079      ; 3.129      ;
; -0.176 ; reset     ; CacheController:Unit1|state.s1                     ; reset        ; clock       ; 0.000        ; 3.079      ; 3.129      ;
; -0.176 ; reset     ; CacheController:Unit1|state.s1c                    ; reset        ; clock       ; 0.000        ; 3.079      ; 3.129      ;
; -0.176 ; reset     ; CacheController:Unit1|state.s4                     ; reset        ; clock       ; 0.000        ; 3.079      ; 3.129      ;
; -0.176 ; reset     ; CacheController:Unit1|replaceStatusOut             ; reset        ; clock       ; 0.000        ; 3.082      ; 3.132      ;
; -0.176 ; reset     ; CacheController:Unit1|state.sWait                  ; reset        ; clock       ; 0.000        ; 3.079      ; 3.129      ;
; -0.176 ; reset     ; CacheController:Unit1|state.s5                     ; reset        ; clock       ; 0.000        ; 3.079      ; 3.129      ;
; -0.176 ; reset     ; CacheController:Unit1|state.s1b                    ; reset        ; clock       ; 0.000        ; 3.079      ; 3.129      ;
; -0.176 ; reset     ; CacheController:Unit1|delayReq                     ; reset        ; clock       ; 0.000        ; 3.079      ; 3.129      ;
; -0.174 ; reset     ; CacheController:Unit1|state.s7                     ; reset        ; clock       ; 0.000        ; 3.051      ; 3.103      ;
; -0.174 ; reset     ; CacheController:Unit1|state.s8                     ; reset        ; clock       ; 0.000        ; 3.051      ; 3.103      ;
; -0.174 ; reset     ; CacheController:Unit1|state.Sdelay                 ; reset        ; clock       ; 0.000        ; 3.051      ; 3.103      ;
; -0.174 ; reset     ; CacheController:Unit1|state.s3                     ; reset        ; clock       ; 0.000        ; 3.051      ; 3.103      ;
; -0.174 ; reset     ; CacheController:Unit1|state.sReset                 ; reset        ; clock       ; 0.000        ; 3.051      ; 3.103      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[0][0]           ; reset        ; clock       ; 0.000        ; 3.040      ; 3.092      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[0][1]           ; reset        ; clock       ; 0.000        ; 3.040      ; 3.092      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[0][2]           ; reset        ; clock       ; 0.000        ; 3.040      ; 3.092      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[0][3]           ; reset        ; clock       ; 0.000        ; 3.040      ; 3.092      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[3][2]           ; reset        ; clock       ; 0.000        ; 3.037      ; 3.089      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[4][1]           ; reset        ; clock       ; 0.000        ; 3.040      ; 3.092      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[4][0]           ; reset        ; clock       ; 0.000        ; 3.040      ; 3.092      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[4][2]           ; reset        ; clock       ; 0.000        ; 3.040      ; 3.092      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[4][3]           ; reset        ; clock       ; 0.000        ; 3.040      ; 3.092      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[5][3]           ; reset        ; clock       ; 0.000        ; 3.037      ; 3.089      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[5][0]           ; reset        ; clock       ; 0.000        ; 3.039      ; 3.091      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[5][2]           ; reset        ; clock       ; 0.000        ; 3.039      ; 3.091      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[5][1]           ; reset        ; clock       ; 0.000        ; 3.037      ; 3.089      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[7][1]           ; reset        ; clock       ; 0.000        ; 3.039      ; 3.091      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[7][3]           ; reset        ; clock       ; 0.000        ; 3.039      ; 3.091      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[7][2]           ; reset        ; clock       ; 0.000        ; 3.039      ; 3.091      ;
; -0.174 ; reset     ; CacheController:Unit1|dirtybit_mem[7][0]           ; reset        ; clock       ; 0.000        ; 3.039      ; 3.091      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][0] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][0] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][0] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][0] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][1] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][1] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][1] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][1] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][2] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][2] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][2] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][2] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][3] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][3] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][3] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][3] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][4] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][4] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][4] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][4] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][5] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][5] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][5] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][5] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][6] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][6] ; reset        ; clock       ; 0.000        ; 3.033      ; 3.085      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][6] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][6] ; reset        ; clock       ; 0.000        ; 3.032      ; 3.084      ;
; -0.174 ; reset     ; CacheController:Unit1|state.s2                     ; reset        ; clock       ; 0.000        ; 3.051      ; 3.103      ;
; -0.174 ; reset     ; CacheController:Unit1|done                         ; reset        ; clock       ; 0.000        ; 3.051      ; 3.103      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[1][1]           ; reset        ; clock       ; 0.000        ; 3.033      ; 3.086      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[1][2]           ; reset        ; clock       ; 0.000        ; 3.033      ; 3.086      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[1][0]           ; reset        ; clock       ; 0.000        ; 3.033      ; 3.086      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[1][3]           ; reset        ; clock       ; 0.000        ; 3.033      ; 3.086      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[3][0]           ; reset        ; clock       ; 0.000        ; 3.033      ; 3.086      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[3][3]           ; reset        ; clock       ; 0.000        ; 3.033      ; 3.086      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[3][1]           ; reset        ; clock       ; 0.000        ; 3.033      ; 3.086      ;
; -0.173 ; reset     ; CacheController:Unit1|send_block_out               ; reset        ; clock       ; 0.000        ; 3.027      ; 3.080      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][0] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][0] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][1] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][1] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][2] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][2] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][3] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][3] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][4] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][4] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][5] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][5] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][6] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][6] ; reset        ; clock       ; 0.000        ; 3.014      ; 3.067      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[2][2]           ; reset        ; clock       ; 0.000        ; 3.008      ; 3.062      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[2][0]           ; reset        ; clock       ; 0.000        ; 3.008      ; 3.062      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[2][1]           ; reset        ; clock       ; 0.000        ; 3.008      ; 3.062      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[2][3]           ; reset        ; clock       ; 0.000        ; 3.008      ; 3.062      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[6][1]           ; reset        ; clock       ; 0.000        ; 3.008      ; 3.062      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[6][0]           ; reset        ; clock       ; 0.000        ; 3.008      ; 3.062      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[6][3]           ; reset        ; clock       ; 0.000        ; 3.008      ; 3.062      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[6][2]           ; reset        ; clock       ; 0.000        ; 3.008      ; 3.062      ;
; -0.172 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][0] ; reset        ; clock       ; 0.000        ; 3.013      ; 3.067      ;
; -0.172 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][0] ; reset        ; clock       ; 0.000        ; 3.013      ; 3.067      ;
; -0.172 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][1] ; reset        ; clock       ; 0.000        ; 3.013      ; 3.067      ;
; -0.172 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][1] ; reset        ; clock       ; 0.000        ; 3.013      ; 3.067      ;
; -0.172 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][2] ; reset        ; clock       ; 0.000        ; 3.013      ; 3.067      ;
; -0.172 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][2] ; reset        ; clock       ; 0.000        ; 3.013      ; 3.067      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~_emulated ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                                     ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[9]$latch                                         ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[10]$latch                                        ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[11]$latch                                        ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[12]$latch                                        ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[15]$latch                                        ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[1]$latch                                         ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[3]$latch                                         ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[4]$latch                                         ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[8]$latch                                         ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; controller_en                                             ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o                                             ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[9]$latch|datad                                   ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[10]$latch|datad                                  ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[11]$latch|datad                                  ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[12]$latch|datad                                  ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[13]$latch                                        ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[15]$latch|datad                                  ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[1]$latch|datad                                   ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[3]$latch|datad                                   ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[4]$latch|datad                                   ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[8]$latch|datad                                   ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[14]$latch                                        ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[2]$latch                                         ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[7]$latch                                         ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[0]$latch                                         ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[5]$latch                                         ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[6]$latch                                         ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|inclk[0]                               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|outclk                                 ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[13]$latch|datad                                  ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[14]$latch|datad                                  ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[2]$latch|datad                                   ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[7]$latch|datad                                   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[0]$latch|datad                                   ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[5]$latch|datad                                   ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[6]$latch|datad                                   ;
; 0.422  ; 0.422        ; 0.000          ; High Pulse Width ; reset ; Fall       ; controller_en|datad                                       ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; reset ; Fall       ; nextState.s4~0|combout                                    ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; nextState.s4~0|datad                                      ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][7]~1  ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ;
; 0.454  ; 0.454        ; 0.000          ; High Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1  ;
; 0.460  ; 0.460        ; 0.000          ; High Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][7]~1  ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~1 ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~1  ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][10]~1 ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][5]~1  ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][15]~1 ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][4]~1  ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][1]~1  ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][0]~1  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][11]~1 ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][0]~1  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][8]~1  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][10]~1 ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][15]~1 ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~1 ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][14]~1 ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~1 ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~1  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][3][5]~1  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][2][10]~1 ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][7]~1  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][9]~1  ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; Unit1|unit2|memory[0][3][10]~1|dataa                      ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][15]~1 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][14]~1 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][1][15]~1 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][15]~1 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][3][12]~1 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][3][13]~1 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][5]~1  ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][2][0]~1  ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~1  ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][12]~1 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][8]~1  ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][1][11]~1 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][12]~1 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][3][0]~1  ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; Unit1|unit2|memory[0][0][15]~7|combout                    ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1 ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][3][9]~1  ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][11]~1 ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][14]~1 ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][1]~1  ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][4]~1  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'MainMemory:Unit2|slowClock'                                                                                                                                                ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.098  ; 0.333        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; 0.098  ; 0.333        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; 0.098  ; 0.333        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; 0.099  ; 0.334        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.099  ; 0.334        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; 0.099  ; 0.334        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.099  ; 0.334        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; 0.099  ; 0.334        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; 0.099  ; 0.334        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; 0.099  ; 0.334        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; 0.099  ; 0.334        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; 0.099  ; 0.334        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; 0.100  ; 0.335        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; 0.100  ; 0.335        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; 0.100  ; 0.335        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; 0.100  ; 0.335        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.101  ; 0.336        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.101  ; 0.336        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.101  ; 0.336        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.101  ; 0.336        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.101  ; 0.336        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 0.101  ; 0.336        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; 0.101  ; 0.336        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; 0.101  ; 0.336        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; 0.101  ; 0.336        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; 0.101  ; 0.336        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; 0.101  ; 0.336        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; 0.101  ; 0.336        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; 0.102  ; 0.337        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.103  ; 0.338        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.103  ; 0.338        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 0.103  ; 0.338        ; 0.235          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|slowClock~clkctrl|inclk[0]                                                                                 ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|slowClock~clkctrl|outclk                                                                                   ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a45|clk0                                                     ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a18|clk0                                                     ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a36|clk0                                                     ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a54|clk0                                                     ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a9|clk0                                                      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a27|clk0                                                     ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a63|clk0                                                     ;
; 0.401  ; 0.636        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; 0.402  ; 0.637        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.402  ; 0.637        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 0.403  ; 0.638        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.403  ; 0.638        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; 0.403  ; 0.638        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; 0.403  ; 0.638        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; 0.403  ; 0.638        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; 0.403  ; 0.638        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; 0.403  ; 0.638        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.404  ; 0.639        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.404  ; 0.639        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.404  ; 0.639        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.404  ; 0.639        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 0.404  ; 0.639        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; 0.404  ; 0.639        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; 0.404  ; 0.639        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; 0.405  ; 0.640        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.405  ; 0.640        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; 0.405  ; 0.640        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.405  ; 0.640        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; 0.405  ; 0.640        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; 0.405  ; 0.640        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; 0.405  ; 0.640        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; 0.405  ; 0.640        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; 0.405  ; 0.640        ; 0.235          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CacheController:Unit1|send_block_out'                                                                                        ;
+--------+--------------+----------------+-----------------+--------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+-----------------+--------------------------------------+------------+-----------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ;
; 0.266  ; 0.454        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ;
; 0.268  ; 0.456        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ;
; 0.268  ; 0.456        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ;
; 0.268  ; 0.456        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ;
; 0.272  ; 0.460        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ;
; 0.272  ; 0.460        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ;
; 0.272  ; 0.460        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ;
; 0.272  ; 0.460        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ;
; 0.273  ; 0.461        ; 0.188          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ;
+--------+--------------+----------------+-----------------+--------------------------------------+------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CacheController:Unit1|replaceStatusOut'                                                                      ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|datad           ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[6]        ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[5]        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[1]        ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|combout         ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[2]        ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[9]        ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[3]        ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[4]        ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[0]        ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|inclk[0] ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|outclk   ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[8]        ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[7]        ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]|datad             ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[5]|datab             ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[6]|datab             ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[2]|dataa             ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[4]|dataa             ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[0]|datab             ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[3]|dataa             ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[7]|datab             ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[8]|datab             ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[9]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit1|replaceStatusOut|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit1|replaceStatusOut|q                ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[7]|datab             ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[0]|datab             ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[3]|dataa             ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[4]|dataa             ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[8]|datab             ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[9]|datab             ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[7]        ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[8]        ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[2]|dataa             ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[5]|datab             ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]|datad             ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[6]|datab             ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[0]        ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|inclk[0] ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|outclk   ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[3]        ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[4]        ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[9]        ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[2]        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[1]        ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|combout         ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[6]        ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[5]        ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|datad           ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; 10.010 ; 10.460 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; 9.886  ; 10.354 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; 9.974  ; 10.433 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; 10.010 ; 10.460 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; 4.854  ; 4.797  ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; 2.755  ; 3.199  ; Rise       ; clock                                ;
; Mwe          ; clock                                ; 2.648  ; 3.111  ; Rise       ; clock                                ;
; address[*]   ; clock                                ; 11.501 ; 12.038 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; 8.012  ; 7.973  ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; 9.339  ; 9.831  ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; 10.925 ; 11.437 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; 11.465 ; 12.038 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; 11.501 ; 12.010 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; 3.137  ; 3.525  ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; 2.815  ; 3.200  ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; 3.886  ; 4.304  ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; 2.498  ; 2.916  ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; 2.651  ; 3.055  ; Rise       ; clock                                ;
;  address[10] ; clock                                ; 3.108  ; 3.601  ; Rise       ; clock                                ;
;  address[11] ; clock                                ; 3.295  ; 3.683  ; Rise       ; clock                                ;
; cache_en     ; clock                                ; 4.183  ; 4.023  ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; 2.210  ; 2.699  ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; 2.102  ; 2.570  ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; 2.209  ; 2.631  ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; 1.859  ; 2.254  ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; 1.233  ; 1.645  ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; 1.635  ; 2.070  ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; 1.652  ; 2.053  ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; 1.235  ; 1.614  ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; 1.708  ; 2.184  ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; 1.394  ; 1.778  ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; 2.076  ; 2.526  ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; 1.647  ; 2.045  ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; 1.867  ; 2.280  ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; 1.243  ; 1.645  ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; 2.210  ; 2.699  ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; 1.701  ; 2.101  ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; 1.402  ; 1.848  ; Rise       ; clock                                ;
; reset        ; clock                                ; 5.975  ; 5.898  ; Rise       ; clock                                ;
; address[*]   ; reset                                ; 5.864  ; 6.374  ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 5.291  ; 5.820  ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 5.742  ; 6.258  ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 5.864  ; 6.374  ; Rise       ; reset                                ;
; reset        ; reset                                ; 3.483  ; 3.371  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; -0.076 ; -0.508 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; -0.370 ; -0.789 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; -0.549 ; -0.965 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; -0.076 ; -0.508 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; -1.847 ; -1.948 ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; -2.271 ; -2.697 ; Rise       ; clock                                ;
; Mwe          ; clock                                ; -2.091 ; -2.520 ; Rise       ; clock                                ;
; address[*]   ; clock                                ; -1.029 ; -1.024 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; -1.029 ; -1.024 ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; -1.546 ; -1.962 ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; -1.496 ; -1.928 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; -1.577 ; -1.935 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; -1.304 ; -1.714 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; -1.502 ; -1.940 ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; -1.735 ; -2.101 ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; -1.729 ; -2.124 ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; -1.155 ; -1.545 ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; -1.171 ; -1.558 ; Rise       ; clock                                ;
;  address[10] ; clock                                ; -1.313 ; -1.735 ; Rise       ; clock                                ;
;  address[11] ; clock                                ; -1.633 ; -2.057 ; Rise       ; clock                                ;
; cache_en     ; clock                                ; -1.128 ; -1.102 ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; -0.753 ; -1.116 ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; -1.623 ; -2.068 ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; -1.738 ; -2.149 ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; -1.376 ; -1.755 ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; -0.753 ; -1.145 ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; -1.140 ; -1.555 ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; -1.161 ; -1.536 ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; -0.761 ; -1.116 ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; -1.208 ; -1.661 ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; -0.927 ; -1.295 ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; -1.598 ; -2.027 ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; -1.167 ; -1.555 ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; -1.382 ; -1.778 ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; -0.763 ; -1.146 ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; -1.709 ; -2.184 ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; -1.218 ; -1.608 ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; -0.928 ; -1.363 ; Rise       ; clock                                ;
; reset        ; clock                                ; -1.325 ; -1.230 ; Rise       ; clock                                ;
; address[*]   ; reset                                ; 1.594  ; 1.116  ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 1.594  ; 1.112  ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 1.575  ; 1.116  ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 1.104  ; 0.713  ; Rise       ; reset                                ;
; reset        ; reset                                ; 0.885  ; 0.903  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 4.599  ;        ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;        ; 4.607  ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; block_to_mem_d[*]       ; CacheController:Unit1|send_block_out   ; 14.387 ; 14.229 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[0]      ; CacheController:Unit1|send_block_out   ; 9.453  ; 9.430  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[1]      ; CacheController:Unit1|send_block_out   ; 10.764 ; 10.707 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[2]      ; CacheController:Unit1|send_block_out   ; 10.589 ; 10.645 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[3]      ; CacheController:Unit1|send_block_out   ; 10.183 ; 10.089 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[4]      ; CacheController:Unit1|send_block_out   ; 9.698  ; 9.689  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[5]      ; CacheController:Unit1|send_block_out   ; 11.913 ; 11.819 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[6]      ; CacheController:Unit1|send_block_out   ; 9.245  ; 9.259  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[7]      ; CacheController:Unit1|send_block_out   ; 11.641 ; 11.559 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[8]      ; CacheController:Unit1|send_block_out   ; 9.656  ; 9.635  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[9]      ; CacheController:Unit1|send_block_out   ; 9.221  ; 9.251  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[10]     ; CacheController:Unit1|send_block_out   ; 9.761  ; 9.870  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[11]     ; CacheController:Unit1|send_block_out   ; 11.474 ; 11.480 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[12]     ; CacheController:Unit1|send_block_out   ; 14.387 ; 14.229 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[13]     ; CacheController:Unit1|send_block_out   ; 9.519  ; 9.471  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[14]     ; CacheController:Unit1|send_block_out   ; 8.813  ; 8.767  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[15]     ; CacheController:Unit1|send_block_out   ; 9.675  ; 9.695  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[16]     ; CacheController:Unit1|send_block_out   ; 9.915  ; 9.836  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[17]     ; CacheController:Unit1|send_block_out   ; 11.647 ; 11.535 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[18]     ; CacheController:Unit1|send_block_out   ; 8.953  ; 8.996  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[19]     ; CacheController:Unit1|send_block_out   ; 9.455  ; 9.446  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[20]     ; CacheController:Unit1|send_block_out   ; 9.634  ; 9.592  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[21]     ; CacheController:Unit1|send_block_out   ; 9.482  ; 9.483  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[22]     ; CacheController:Unit1|send_block_out   ; 10.017 ; 10.060 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[23]     ; CacheController:Unit1|send_block_out   ; 10.103 ; 10.165 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[24]     ; CacheController:Unit1|send_block_out   ; 10.417 ; 10.383 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[25]     ; CacheController:Unit1|send_block_out   ; 10.648 ; 10.808 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[26]     ; CacheController:Unit1|send_block_out   ; 13.325 ; 13.305 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[27]     ; CacheController:Unit1|send_block_out   ; 10.285 ; 10.317 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[28]     ; CacheController:Unit1|send_block_out   ; 10.358 ; 10.319 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[29]     ; CacheController:Unit1|send_block_out   ; 8.981  ; 8.913  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[30]     ; CacheController:Unit1|send_block_out   ; 11.052 ; 11.085 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[31]     ; CacheController:Unit1|send_block_out   ; 10.540 ; 10.541 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[32]     ; CacheController:Unit1|send_block_out   ; 11.830 ; 11.852 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[33]     ; CacheController:Unit1|send_block_out   ; 9.132  ; 9.169  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[34]     ; CacheController:Unit1|send_block_out   ; 9.480  ; 9.561  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[35]     ; CacheController:Unit1|send_block_out   ; 10.092 ; 10.090 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[36]     ; CacheController:Unit1|send_block_out   ; 10.343 ; 10.476 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[37]     ; CacheController:Unit1|send_block_out   ; 9.777  ; 9.748  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[38]     ; CacheController:Unit1|send_block_out   ; 9.676  ; 9.694  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[39]     ; CacheController:Unit1|send_block_out   ; 10.545 ; 10.552 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[40]     ; CacheController:Unit1|send_block_out   ; 9.868  ; 9.881  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[41]     ; CacheController:Unit1|send_block_out   ; 9.777  ; 9.829  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[42]     ; CacheController:Unit1|send_block_out   ; 11.158 ; 10.979 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[43]     ; CacheController:Unit1|send_block_out   ; 10.862 ; 10.809 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[44]     ; CacheController:Unit1|send_block_out   ; 8.994  ; 8.964  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[45]     ; CacheController:Unit1|send_block_out   ; 9.150  ; 9.082  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[46]     ; CacheController:Unit1|send_block_out   ; 9.240  ; 9.157  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[47]     ; CacheController:Unit1|send_block_out   ; 9.828  ; 9.846  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[48]     ; CacheController:Unit1|send_block_out   ; 9.909  ; 9.877  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[49]     ; CacheController:Unit1|send_block_out   ; 10.174 ; 10.350 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[50]     ; CacheController:Unit1|send_block_out   ; 10.003 ; 9.938  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[51]     ; CacheController:Unit1|send_block_out   ; 11.805 ; 11.854 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[52]     ; CacheController:Unit1|send_block_out   ; 10.265 ; 10.192 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[53]     ; CacheController:Unit1|send_block_out   ; 11.316 ; 11.238 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[54]     ; CacheController:Unit1|send_block_out   ; 10.431 ; 10.403 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[55]     ; CacheController:Unit1|send_block_out   ; 12.471 ; 12.540 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[56]     ; CacheController:Unit1|send_block_out   ; 10.386 ; 10.319 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[57]     ; CacheController:Unit1|send_block_out   ; 9.048  ; 9.060  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[58]     ; CacheController:Unit1|send_block_out   ; 9.504  ; 9.524  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[59]     ; CacheController:Unit1|send_block_out   ; 9.376  ; 9.417  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[60]     ; CacheController:Unit1|send_block_out   ; 10.927 ; 10.816 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[61]     ; CacheController:Unit1|send_block_out   ; 10.500 ; 10.455 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[62]     ; CacheController:Unit1|send_block_out   ; 10.146 ; 10.093 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[63]     ; CacheController:Unit1|send_block_out   ; 10.033 ; 9.931  ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ; 5.026  ;        ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ;        ; 5.068  ; Fall       ; CacheController:Unit1|send_block_out   ;
; block_to_cache_d[*]     ; MainMemory:Unit2|slowClock             ; 16.767 ; 16.691 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[0]    ; MainMemory:Unit2|slowClock             ; 14.318 ; 14.361 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[1]    ; MainMemory:Unit2|slowClock             ; 12.692 ; 12.728 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[2]    ; MainMemory:Unit2|slowClock             ; 13.325 ; 13.378 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[3]    ; MainMemory:Unit2|slowClock             ; 12.842 ; 12.803 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[4]    ; MainMemory:Unit2|slowClock             ; 14.376 ; 14.345 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[5]    ; MainMemory:Unit2|slowClock             ; 13.890 ; 13.760 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[6]    ; MainMemory:Unit2|slowClock             ; 14.810 ; 14.696 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[7]    ; MainMemory:Unit2|slowClock             ; 16.767 ; 16.691 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[8]    ; MainMemory:Unit2|slowClock             ; 12.109 ; 12.030 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[9]    ; MainMemory:Unit2|slowClock             ; 14.262 ; 14.256 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[10]   ; MainMemory:Unit2|slowClock             ; 13.180 ; 13.134 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[11]   ; MainMemory:Unit2|slowClock             ; 12.786 ; 12.729 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[12]   ; MainMemory:Unit2|slowClock             ; 15.779 ; 15.630 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[13]   ; MainMemory:Unit2|slowClock             ; 14.898 ; 14.819 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[14]   ; MainMemory:Unit2|slowClock             ; 15.598 ; 15.427 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[15]   ; MainMemory:Unit2|slowClock             ; 14.007 ; 13.908 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[16]   ; MainMemory:Unit2|slowClock             ; 13.867 ; 13.805 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[17]   ; MainMemory:Unit2|slowClock             ; 14.685 ; 14.605 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[18]   ; MainMemory:Unit2|slowClock             ; 13.687 ; 13.598 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[19]   ; MainMemory:Unit2|slowClock             ; 12.977 ; 12.966 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[20]   ; MainMemory:Unit2|slowClock             ; 13.477 ; 13.446 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[21]   ; MainMemory:Unit2|slowClock             ; 13.231 ; 13.264 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[22]   ; MainMemory:Unit2|slowClock             ; 13.615 ; 13.464 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[23]   ; MainMemory:Unit2|slowClock             ; 13.760 ; 13.682 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[24]   ; MainMemory:Unit2|slowClock             ; 13.364 ; 13.269 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[25]   ; MainMemory:Unit2|slowClock             ; 12.937 ; 12.941 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[26]   ; MainMemory:Unit2|slowClock             ; 13.741 ; 13.705 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[27]   ; MainMemory:Unit2|slowClock             ; 14.366 ; 14.182 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[28]   ; MainMemory:Unit2|slowClock             ; 14.096 ; 14.093 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[29]   ; MainMemory:Unit2|slowClock             ; 13.349 ; 13.388 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[30]   ; MainMemory:Unit2|slowClock             ; 15.407 ; 15.367 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[31]   ; MainMemory:Unit2|slowClock             ; 13.523 ; 13.486 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[32]   ; MainMemory:Unit2|slowClock             ; 13.896 ; 13.773 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[33]   ; MainMemory:Unit2|slowClock             ; 13.083 ; 12.953 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[34]   ; MainMemory:Unit2|slowClock             ; 14.360 ; 14.243 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[35]   ; MainMemory:Unit2|slowClock             ; 13.390 ; 13.325 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[36]   ; MainMemory:Unit2|slowClock             ; 14.014 ; 13.917 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[37]   ; MainMemory:Unit2|slowClock             ; 15.253 ; 15.192 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[38]   ; MainMemory:Unit2|slowClock             ; 15.318 ; 15.155 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[39]   ; MainMemory:Unit2|slowClock             ; 12.930 ; 12.882 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[40]   ; MainMemory:Unit2|slowClock             ; 13.162 ; 13.131 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[41]   ; MainMemory:Unit2|slowClock             ; 15.171 ; 15.239 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[42]   ; MainMemory:Unit2|slowClock             ; 13.149 ; 13.107 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[43]   ; MainMemory:Unit2|slowClock             ; 12.900 ; 12.875 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[44]   ; MainMemory:Unit2|slowClock             ; 12.972 ; 12.981 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[45]   ; MainMemory:Unit2|slowClock             ; 13.733 ; 13.672 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[46]   ; MainMemory:Unit2|slowClock             ; 13.658 ; 13.564 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[47]   ; MainMemory:Unit2|slowClock             ; 13.186 ; 13.175 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[48]   ; MainMemory:Unit2|slowClock             ; 13.677 ; 13.562 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[49]   ; MainMemory:Unit2|slowClock             ; 14.811 ; 14.618 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[50]   ; MainMemory:Unit2|slowClock             ; 12.610 ; 12.565 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[51]   ; MainMemory:Unit2|slowClock             ; 14.212 ; 14.077 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[52]   ; MainMemory:Unit2|slowClock             ; 13.721 ; 13.538 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[53]   ; MainMemory:Unit2|slowClock             ; 13.084 ; 12.971 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[54]   ; MainMemory:Unit2|slowClock             ; 14.520 ; 14.591 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[55]   ; MainMemory:Unit2|slowClock             ; 15.280 ; 15.121 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[56]   ; MainMemory:Unit2|slowClock             ; 14.661 ; 14.543 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[57]   ; MainMemory:Unit2|slowClock             ; 14.856 ; 14.873 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[58]   ; MainMemory:Unit2|slowClock             ; 13.355 ; 13.367 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[59]   ; MainMemory:Unit2|slowClock             ; 14.750 ; 14.552 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[60]   ; MainMemory:Unit2|slowClock             ; 13.228 ; 13.250 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[61]   ; MainMemory:Unit2|slowClock             ; 15.275 ; 15.088 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[62]   ; MainMemory:Unit2|slowClock             ; 13.417 ; 13.375 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[63]   ; MainMemory:Unit2|slowClock             ; 14.533 ; 14.395 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 5.205  ;        ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;        ; 5.253  ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 8.783  ; 8.791  ; Rise       ; clock                                  ;
; done_out_d              ; clock                                  ; 10.095 ; 10.164 ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 9.924  ; 9.895  ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 7.439  ; 7.428  ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 8.983  ; 8.816  ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 8.030  ; 8.042  ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 7.470  ; 7.402  ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 8.668  ; 8.588  ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 8.983  ; 8.816  ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 9.304  ; 9.398  ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 7.798  ; 7.818  ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 8.341  ; 8.340  ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 8.974  ; 8.898  ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 9.304  ; 9.398  ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 10.839 ; 10.938 ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 9.743  ; 9.743  ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 9.386  ; 9.348  ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 10.839 ; 10.938 ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 8.193  ; 8.212  ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 8.485  ; 8.572  ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 9.225  ; 9.158  ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 10.394 ; 10.344 ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 8.856  ; 8.896  ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 8.321  ; 8.381  ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 8.877  ; 8.897  ; Rise       ; clock                                  ;
; write_to_mem_d          ; clock                                  ; 8.697  ; 8.686  ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 9.467  ; 9.367  ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 10.363 ; 10.347 ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 7.301  ; 7.314  ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 9.065  ; 8.902  ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 8.957  ; 8.824  ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 8.202  ; 8.131  ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 8.671  ; 8.589  ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 9.830  ; 9.813  ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 8.661  ; 8.513  ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 8.056  ; 8.129  ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 7.909  ; 7.908  ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 7.874  ; 7.839  ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 8.918  ; 8.814  ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 9.437  ; 9.309  ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 10.363 ; 10.347 ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 8.231  ; 8.324  ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 9.706  ; 9.790  ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 7.827  ; 7.794  ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 4.442  ;        ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;        ; 4.447  ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; block_to_mem_d[*]       ; CacheController:Unit1|send_block_out   ; 8.479  ; 8.432  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[0]      ; CacheController:Unit1|send_block_out   ; 9.091  ; 9.068  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[1]      ; CacheController:Unit1|send_block_out   ; 10.349 ; 10.294 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[2]      ; CacheController:Unit1|send_block_out   ; 10.183 ; 10.236 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[3]      ; CacheController:Unit1|send_block_out   ; 9.792  ; 9.701  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[4]      ; CacheController:Unit1|send_block_out   ; 9.327  ; 9.317  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[5]      ; CacheController:Unit1|send_block_out   ; 11.455 ; 11.362 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[6]      ; CacheController:Unit1|send_block_out   ; 8.892  ; 8.903  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[7]      ; CacheController:Unit1|send_block_out   ; 11.192 ; 11.112 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[8]      ; CacheController:Unit1|send_block_out   ; 9.287  ; 9.266  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[9]      ; CacheController:Unit1|send_block_out   ; 8.869  ; 8.897  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[10]     ; CacheController:Unit1|send_block_out   ; 9.390  ; 9.493  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[11]     ; CacheController:Unit1|send_block_out   ; 11.086 ; 11.095 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[12]     ; CacheController:Unit1|send_block_out   ; 13.829 ; 13.675 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[13]     ; CacheController:Unit1|send_block_out   ; 9.154  ; 9.107  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[14]     ; CacheController:Unit1|send_block_out   ; 8.479  ; 8.432  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[15]     ; CacheController:Unit1|send_block_out   ; 9.305  ; 9.323  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[16]     ; CacheController:Unit1|send_block_out   ; 9.533  ; 9.457  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[17]     ; CacheController:Unit1|send_block_out   ; 11.201 ; 11.091 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[18]     ; CacheController:Unit1|send_block_out   ; 8.613  ; 8.653  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[19]     ; CacheController:Unit1|send_block_out   ; 9.093  ; 9.084  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[20]     ; CacheController:Unit1|send_block_out   ; 9.268  ; 9.226  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[21]     ; CacheController:Unit1|send_block_out   ; 9.119  ; 9.119  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[22]     ; CacheController:Unit1|send_block_out   ; 9.634  ; 9.673  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[23]     ; CacheController:Unit1|send_block_out   ; 9.715  ; 9.773  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[24]     ; CacheController:Unit1|send_block_out   ; 10.018 ; 9.984  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[25]     ; CacheController:Unit1|send_block_out   ; 10.241 ; 10.393 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[26]     ; CacheController:Unit1|send_block_out   ; 12.811 ; 12.790 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[27]     ; CacheController:Unit1|send_block_out   ; 9.892  ; 9.920  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[28]     ; CacheController:Unit1|send_block_out   ; 9.963  ; 9.924  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[29]     ; CacheController:Unit1|send_block_out   ; 8.639  ; 8.572  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[30]     ; CacheController:Unit1|send_block_out   ; 10.629 ; 10.658 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[31]     ; CacheController:Unit1|send_block_out   ; 10.137 ; 10.136 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[32]     ; CacheController:Unit1|send_block_out   ; 11.373 ; 11.392 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[33]     ; CacheController:Unit1|send_block_out   ; 8.784  ; 8.818  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[34]     ; CacheController:Unit1|send_block_out   ; 9.117  ; 9.194  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[35]     ; CacheController:Unit1|send_block_out   ; 9.704  ; 9.701  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[36]     ; CacheController:Unit1|send_block_out   ; 9.949  ; 10.075 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[37]     ; CacheController:Unit1|send_block_out   ; 9.405  ; 9.375  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[38]     ; CacheController:Unit1|send_block_out   ; 9.307  ; 9.323  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[39]     ; CacheController:Unit1|send_block_out   ; 10.142 ; 10.147 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[40]     ; CacheController:Unit1|send_block_out   ; 9.491  ; 9.502  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[41]     ; CacheController:Unit1|send_block_out   ; 9.405  ; 9.454  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[42]     ; CacheController:Unit1|send_block_out   ; 10.728 ; 10.554 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[43]     ; CacheController:Unit1|send_block_out   ; 10.446 ; 10.393 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[44]     ; CacheController:Unit1|send_block_out   ; 8.653  ; 8.622  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[45]     ; CacheController:Unit1|send_block_out   ; 8.801  ; 8.734  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[46]     ; CacheController:Unit1|send_block_out   ; 8.890  ; 8.808  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[47]     ; CacheController:Unit1|send_block_out   ; 9.453  ; 9.469  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[48]     ; CacheController:Unit1|send_block_out   ; 9.529  ; 9.497  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[49]     ; CacheController:Unit1|send_block_out   ; 9.786  ; 9.953  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[50]     ; CacheController:Unit1|send_block_out   ; 9.622  ; 9.558  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[51]     ; CacheController:Unit1|send_block_out   ; 11.352 ; 11.397 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[52]     ; CacheController:Unit1|send_block_out   ; 9.871  ; 9.799  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[53]     ; CacheController:Unit1|send_block_out   ; 10.879 ; 10.803 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[54]     ; CacheController:Unit1|send_block_out   ; 10.031 ; 10.002 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[55]     ; CacheController:Unit1|send_block_out   ; 11.988 ; 12.054 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[56]     ; CacheController:Unit1|send_block_out   ; 9.987  ; 9.922  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[57]     ; CacheController:Unit1|send_block_out   ; 8.703  ; 8.713  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[58]     ; CacheController:Unit1|send_block_out   ; 9.140  ; 9.158  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[59]     ; CacheController:Unit1|send_block_out   ; 9.019  ; 9.057  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[60]     ; CacheController:Unit1|send_block_out   ; 10.507 ; 10.399 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[61]     ; CacheController:Unit1|send_block_out   ; 10.098 ; 10.054 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[62]     ; CacheController:Unit1|send_block_out   ; 9.760  ; 9.707  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[63]     ; CacheController:Unit1|send_block_out   ; 9.650  ; 9.551  ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ; 4.854  ;        ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ;        ; 4.892  ; Fall       ; CacheController:Unit1|send_block_out   ;
; block_to_cache_d[*]     ; MainMemory:Unit2|slowClock             ; 11.649 ; 11.571 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[0]    ; MainMemory:Unit2|slowClock             ; 13.819 ; 13.863 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[1]    ; MainMemory:Unit2|slowClock             ; 12.210 ; 12.242 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[2]    ; MainMemory:Unit2|slowClock             ; 12.816 ; 12.865 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[3]    ; MainMemory:Unit2|slowClock             ; 12.352 ; 12.312 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[4]    ; MainMemory:Unit2|slowClock             ; 13.826 ; 13.795 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[5]    ; MainMemory:Unit2|slowClock             ; 13.359 ; 13.233 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[6]    ; MainMemory:Unit2|slowClock             ; 14.244 ; 14.133 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[7]    ; MainMemory:Unit2|slowClock             ; 16.174 ; 16.104 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[8]    ; MainMemory:Unit2|slowClock             ; 11.649 ; 11.571 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[9]    ; MainMemory:Unit2|slowClock             ; 13.715 ; 13.709 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[10]   ; MainMemory:Unit2|slowClock             ; 12.678 ; 12.632 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[11]   ; MainMemory:Unit2|slowClock             ; 12.300 ; 12.244 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[12]   ; MainMemory:Unit2|slowClock             ; 15.173 ; 15.028 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[13]   ; MainMemory:Unit2|slowClock             ; 14.328 ; 14.251 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[14]   ; MainMemory:Unit2|slowClock             ; 14.998 ; 14.833 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[15]   ; MainMemory:Unit2|slowClock             ; 13.473 ; 13.375 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[16]   ; MainMemory:Unit2|slowClock             ; 13.335 ; 13.276 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[17]   ; MainMemory:Unit2|slowClock             ; 14.123 ; 14.044 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[18]   ; MainMemory:Unit2|slowClock             ; 13.164 ; 13.077 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[19]   ; MainMemory:Unit2|slowClock             ; 12.482 ; 12.470 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[20]   ; MainMemory:Unit2|slowClock             ; 12.964 ; 12.933 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[21]   ; MainMemory:Unit2|slowClock             ; 12.727 ; 12.757 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[22]   ; MainMemory:Unit2|slowClock             ; 13.095 ; 12.948 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[23]   ; MainMemory:Unit2|slowClock             ; 13.234 ; 13.158 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[24]   ; MainMemory:Unit2|slowClock             ; 12.855 ; 12.762 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[25]   ; MainMemory:Unit2|slowClock             ; 12.444 ; 12.447 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[26]   ; MainMemory:Unit2|slowClock             ; 13.216 ; 13.181 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[27]   ; MainMemory:Unit2|slowClock             ; 13.818 ; 13.640 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[28]   ; MainMemory:Unit2|slowClock             ; 13.611 ; 13.611 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[29]   ; MainMemory:Unit2|slowClock             ; 12.842 ; 12.878 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[30]   ; MainMemory:Unit2|slowClock             ; 14.818 ; 14.777 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[31]   ; MainMemory:Unit2|slowClock             ; 13.009 ; 12.972 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[32]   ; MainMemory:Unit2|slowClock             ; 13.367 ; 13.248 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[33]   ; MainMemory:Unit2|slowClock             ; 12.585 ; 12.459 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[34]   ; MainMemory:Unit2|slowClock             ; 13.810 ; 13.697 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[35]   ; MainMemory:Unit2|slowClock             ; 12.881 ; 12.817 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[36]   ; MainMemory:Unit2|slowClock             ; 13.479 ; 13.384 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[37]   ; MainMemory:Unit2|slowClock             ; 14.722 ; 14.666 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[38]   ; MainMemory:Unit2|slowClock             ; 14.730 ; 14.572 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[39]   ; MainMemory:Unit2|slowClock             ; 12.439 ; 12.391 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[40]   ; MainMemory:Unit2|slowClock             ; 12.662 ; 12.630 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[41]   ; MainMemory:Unit2|slowClock             ; 14.589 ; 14.653 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[42]   ; MainMemory:Unit2|slowClock             ; 12.650 ; 12.609 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[43]   ; MainMemory:Unit2|slowClock             ; 12.409 ; 12.384 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[44]   ; MainMemory:Unit2|slowClock             ; 12.480 ; 12.486 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[45]   ; MainMemory:Unit2|slowClock             ; 13.210 ; 13.150 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[46]   ; MainMemory:Unit2|slowClock             ; 13.138 ; 13.046 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[47]   ; MainMemory:Unit2|slowClock             ; 12.684 ; 12.671 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[48]   ; MainMemory:Unit2|slowClock             ; 13.154 ; 13.043 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[49]   ; MainMemory:Unit2|slowClock             ; 14.239 ; 14.052 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[50]   ; MainMemory:Unit2|slowClock             ; 12.133 ; 12.088 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[51]   ; MainMemory:Unit2|slowClock             ; 13.669 ; 13.537 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[52]   ; MainMemory:Unit2|slowClock             ; 13.198 ; 13.021 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[53]   ; MainMemory:Unit2|slowClock             ; 12.586 ; 12.476 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[54]   ; MainMemory:Unit2|slowClock             ; 13.962 ; 14.030 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[55]   ; MainMemory:Unit2|slowClock             ; 14.694 ; 14.539 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[56]   ; MainMemory:Unit2|slowClock             ; 14.101 ; 13.986 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[57]   ; MainMemory:Unit2|slowClock             ; 14.286 ; 14.301 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[58]   ; MainMemory:Unit2|slowClock             ; 12.846 ; 12.856 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[59]   ; MainMemory:Unit2|slowClock             ; 14.188 ; 13.996 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[60]   ; MainMemory:Unit2|slowClock             ; 12.719 ; 12.739 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[61]   ; MainMemory:Unit2|slowClock             ; 14.690 ; 14.509 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[62]   ; MainMemory:Unit2|slowClock             ; 12.904 ; 12.863 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[63]   ; MainMemory:Unit2|slowClock             ; 13.975 ; 13.841 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 5.023  ;        ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;        ; 5.067  ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 8.478  ; 8.484  ; Rise       ; clock                                  ;
; done_out_d              ; clock                                  ; 9.738  ; 9.803  ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 9.576  ; 9.547  ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 7.187  ; 7.174  ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 7.219  ; 7.153  ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 7.756  ; 7.766  ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 7.219  ; 7.153  ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 8.371  ; 8.293  ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 8.672  ; 8.510  ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 7.530  ; 7.549  ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 7.530  ; 7.549  ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 8.053  ; 8.051  ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 8.660  ; 8.586  ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 9.027  ; 9.120  ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 7.913  ; 7.930  ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 9.401  ; 9.400  ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 9.058  ; 9.020  ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 10.505 ; 10.603 ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 7.913  ; 7.930  ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 8.192  ; 8.274  ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 8.901  ; 8.836  ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 10.024 ; 9.974  ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 8.548  ; 8.584  ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 8.036  ; 8.093  ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 8.568  ; 8.586  ; Rise       ; clock                                  ;
; write_to_mem_d          ; clock                                  ; 8.395  ; 8.382  ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 9.142  ; 9.045  ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 7.066  ; 7.077  ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 7.066  ; 7.077  ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 8.757  ; 8.599  ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 8.654  ; 8.525  ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 7.929  ; 7.859  ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 8.381  ; 8.300  ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 9.542  ; 9.528  ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 8.369  ; 8.226  ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 7.789  ; 7.857  ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 7.648  ; 7.646  ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 7.615  ; 7.580  ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 8.616  ; 8.515  ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 9.116  ; 8.991  ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 10.058 ; 10.044 ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 7.958  ; 8.045  ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 9.374  ; 9.453  ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 7.569  ; 7.535  ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 126.37 MHz ; 126.37 MHz      ; clock      ;      ;
; 146.93 MHz ; 146.93 MHz      ; reset      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -6.913 ; -2979.972     ;
; CacheController:Unit1|send_block_out   ; -5.679 ; -311.454      ;
; reset                                  ; -4.115 ; -1129.549     ;
; CacheController:Unit1|replaceStatusOut ; -2.178 ; -15.170       ;
; MainMemory:Unit2|slowClock             ; -0.469 ; -3.170        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; reset                                  ; -3.061 ; -274.218      ;
; MainMemory:Unit2|slowClock             ; -0.261 ; -1.699        ;
; clock                                  ; -0.139 ; -0.519        ;
; CacheController:Unit1|replaceStatusOut ; 0.107  ; 0.000         ;
; CacheController:Unit1|send_block_out   ; 0.743  ; 0.000         ;
+----------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -4.261 ; -1985.577            ;
; reset ; -0.426 ; -2.103               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; reset ; -1.845 ; -709.134            ;
; clock ; -0.183 ; -18.710             ;
+-------+--------+---------------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -3.000 ; -1137.655     ;
; reset                                  ; -3.000 ; -3.000        ;
; MainMemory:Unit2|slowClock             ; -2.649 ; -84.768       ;
; CacheController:Unit1|send_block_out   ; -1.285 ; -82.240       ;
; CacheController:Unit1|replaceStatusOut ; 0.389  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                            ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.913 ; CacheController:Unit1|data_block[31]                      ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; clock        ; clock       ; 1.000        ; 0.324      ; 8.236      ;
; -6.682 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.728     ; 3.933      ;
; -6.654 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.434     ; 4.199      ;
; -6.638 ; CacheController:Unit1|data_block[15]                      ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; clock        ; clock       ; 1.000        ; 0.322      ; 7.959      ;
; -6.612 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.571     ; 4.020      ;
; -6.595 ; CacheController:Unit1|data_block[8]                       ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; clock        ; clock       ; 1.000        ; 0.323      ; 7.917      ;
; -6.568 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.358     ; 4.189      ;
; -6.558 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.542     ; 3.995      ;
; -6.488 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.323     ; 4.144      ;
; -6.449 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.613     ; 3.815      ;
; -6.441 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.357     ; 4.063      ;
; -6.439 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.539     ; 3.879      ;
; -6.421 ; CacheController:Unit1|data_block[50]                      ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; clock        ; clock       ; 1.000        ; 0.271      ; 7.691      ;
; -6.410 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.570     ; 3.819      ;
; -6.410 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -3.623     ; 3.766      ;
; -6.404 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.348     ; 4.035      ;
; -6.386 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.536     ; 3.829      ;
; -6.385 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -3.678     ; 3.686      ;
; -6.376 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.513     ; 3.842      ;
; -6.336 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -3.541     ; 3.774      ;
; -6.334 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.389     ; 3.924      ;
; -6.331 ; CacheController:Unit1|data_block[21]                      ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; clock        ; clock       ; 1.000        ; 0.306      ; 7.636      ;
; -6.328 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.360     ; 3.947      ;
; -6.319 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.325     ; 3.973      ;
; -6.319 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.327     ; 3.971      ;
; -6.299 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.373     ; 3.905      ;
; -6.277 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.536     ; 3.720      ;
; -6.276 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.372     ; 3.883      ;
; -6.275 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.566     ; 3.688      ;
; -6.273 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -3.618     ; 3.634      ;
; -6.266 ; CacheController:Unit1|data_block[38]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.275      ; 7.540      ;
; -6.261 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.627     ; 3.613      ;
; -6.254 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.531     ; 3.702      ;
; -6.251 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -3.665     ; 3.565      ;
; -6.249 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.374     ; 3.854      ;
; -6.247 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.399     ; 3.827      ;
; -6.244 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.373     ; 3.850      ;
; -6.238 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.386     ; 3.831      ;
; -6.233 ; CacheController:Unit1|data_block[54]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.280      ; 7.512      ;
; -6.225 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.603     ; 3.601      ;
; -6.223 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.510     ; 3.692      ;
; -6.215 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -3.313     ; 3.881      ;
; -6.214 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.404     ; 3.789      ;
; -6.213 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.357     ; 3.835      ;
; -6.209 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.643     ; 3.545      ;
; -6.209 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -3.358     ; 3.830      ;
; -6.198 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.623     ; 3.554      ;
; -6.197 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.366     ; 3.810      ;
; -6.183 ; CacheController:Unit1|data_block[22]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.271      ; 7.453      ;
; -6.176 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.512     ; 3.643      ;
; -6.166 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -3.404     ; 3.741      ;
; -6.164 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.339     ; 3.804      ;
; -6.159 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.468     ; 3.670      ;
; -6.158 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.348     ; 3.789      ;
; -6.157 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.485     ; 3.651      ;
; -6.157 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.398     ; 3.738      ;
; -6.153 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.347     ; 3.785      ;
; -6.153 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.531     ; 3.601      ;
; -6.143 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -3.377     ; 3.745      ;
; -6.140 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.381     ; 3.738      ;
; -6.138 ; CacheController:Unit1|data_block[41]                      ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; clock        ; clock       ; 1.000        ; 0.272      ; 7.409      ;
; -6.133 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.342     ; 3.770      ;
; -6.131 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.399     ; 3.711      ;
; -6.126 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.341     ; 3.764      ;
; -6.121 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.352     ; 3.748      ;
; -6.109 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.366     ; 3.722      ;
; -6.104 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.373     ; 3.710      ;
; -6.103 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -3.666     ; 3.416      ;
; -6.101 ; CacheController:Unit1|data_block[35]                      ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; clock        ; clock       ; 1.000        ; 0.385      ; 7.485      ;
; -6.093 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -3.337     ; 3.735      ;
; -6.092 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.353     ; 3.718      ;
; -6.086 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -3.342     ; 3.723      ;
; -6.085 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.611     ; 3.453      ;
; -6.080 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.349     ; 3.710      ;
; -6.079 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -3.344     ; 3.714      ;
; -6.077 ; CacheController:Unit1|data_block[57]                      ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; clock        ; clock       ; 1.000        ; 0.271      ; 7.347      ;
; -6.077 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.392     ; 3.664      ;
; -6.076 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.570     ; 3.485      ;
; -6.072 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -3.395     ; 3.656      ;
; -6.068 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.398     ; 3.649      ;
; -6.066 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.366     ; 3.679      ;
; -6.061 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.377     ; 3.663      ;
; -6.060 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.330     ; 3.709      ;
; -6.059 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -3.369     ; 3.669      ;
; -6.051 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.388     ; 3.642      ;
; -6.051 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.391     ; 3.639      ;
; -6.050 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.365     ; 3.664      ;
; -6.049 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.365     ; 3.663      ;
; -6.049 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -3.346     ; 3.682      ;
; -6.047 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -3.338     ; 3.688      ;
; -6.046 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.405     ; 3.620      ;
; -6.041 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.368     ; 3.652      ;
; -6.033 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -3.340     ; 3.672      ;
; -6.032 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.366     ; 3.645      ;
; -6.026 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -3.338     ; 3.667      ;
; -6.025 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -3.399     ; 3.605      ;
; -6.022 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -3.569     ; 3.432      ;
; -6.021 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -3.375     ; 3.625      ;
; -6.020 ; CacheController:Unit1|data_block[53]                      ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; clock        ; clock       ; 1.000        ; 0.333      ; 7.352      ;
; -6.019 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -3.367     ; 3.631      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CacheController:Unit1|send_block_out'                                                                                                                                                            ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -5.679 ; CacheController:Unit1|data_block[15]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.737      ; 7.405      ;
; -5.671 ; CacheController:Unit1|data_block[57]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.693      ; 7.353      ;
; -5.667 ; CacheController:Unit1|data_block[31]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.138      ; 7.794      ;
; -5.638 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.945     ; 3.682      ;
; -5.490 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.952     ; 3.527      ;
; -5.338 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.616     ; 3.711      ;
; -5.230 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.751     ; 3.468      ;
; -5.221 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.946     ; 3.264      ;
; -5.210 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.053     ; 3.146      ;
; -5.200 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.721     ; 3.468      ;
; -5.193 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.540     ; 3.642      ;
; -5.185 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.944     ; 3.230      ;
; -5.173 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.661     ; 3.501      ;
; -5.166 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.122     ; 3.033      ;
; -5.162 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.094     ; 3.057      ;
; -5.148 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.718     ; 3.419      ;
; -5.129 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.515     ; 3.603      ;
; -5.123 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.540     ; 3.572      ;
; -5.118 ; CacheController:Unit1|data_block[35]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.139      ; 7.246      ;
; -5.118 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.528     ; 3.579      ;
; -5.114 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.715     ; 3.388      ;
; -5.111 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.499     ; 3.601      ;
; -5.106 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.525     ; 3.570      ;
; -5.103 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.949     ; 3.143      ;
; -5.085 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.925     ; 3.149      ;
; -5.081 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.540     ; 3.530      ;
; -5.076 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.503     ; 3.562      ;
; -5.070 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.553     ; 3.506      ;
; -5.069 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.114     ; 2.944      ;
; -5.064 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.114     ; 2.939      ;
; -5.060 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.887     ; 3.162      ;
; -5.045 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.794     ; 3.240      ;
; -5.033 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.525     ; 3.497      ;
; -5.031 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.529     ; 3.491      ;
; -5.030 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.518     ; 3.501      ;
; -5.022 ; CacheController:Unit1|data_block[52]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.737      ; 6.748      ;
; -5.020 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.682     ; 3.327      ;
; -5.019 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.714     ; 3.294      ;
; -5.009 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.840     ; 3.158      ;
; -5.007 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.921     ; 3.075      ;
; -5.003 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.513     ; 3.479      ;
; -5.002 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.896     ; 3.095      ;
; -5.001 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.468     ; 3.522      ;
; -4.993 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.718     ; 3.264      ;
; -4.988 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.724     ; 3.253      ;
; -4.987 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.741     ; 3.235      ;
; -4.982 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.898     ; 3.073      ;
; -4.960 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.524     ; 3.425      ;
; -4.951 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.830     ; 3.110      ;
; -4.939 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.856     ; 3.072      ;
; -4.934 ; CacheController:Unit1|data_block[41]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.116      ; 7.039      ;
; -4.926 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.527     ; 3.388      ;
; -4.925 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.723     ; 3.191      ;
; -4.923 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.539     ; 3.373      ;
; -4.917 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.924     ; 2.982      ;
; -4.916 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.947     ; 2.958      ;
; -4.910 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.687     ; 3.212      ;
; -4.909 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.483     ; 3.415      ;
; -4.908 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.888     ; 3.009      ;
; -4.905 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.924     ; 2.970      ;
; -4.904 ; CacheController:Unit1|data_block[9]                       ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.734      ; 6.627      ;
; -4.900 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.723     ; 3.166      ;
; -4.899 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.531     ; 3.357      ;
; -4.893 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.485     ; 3.397      ;
; -4.889 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.910     ; 2.968      ;
; -4.886 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.873     ; 3.002      ;
; -4.886 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.821     ; 3.054      ;
; -4.886 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.511     ; 3.364      ;
; -4.880 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.472     ; 3.397      ;
; -4.872 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.638     ; 3.223      ;
; -4.871 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.552     ; 3.308      ;
; -4.870 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.558     ; 3.301      ;
; -4.870 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.947     ; 2.912      ;
; -4.867 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.638     ; 3.218      ;
; -4.865 ; CacheController:Unit1|data_block[33]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.731      ; 6.585      ;
; -4.863 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.873     ; 2.979      ;
; -4.861 ; CacheController:Unit1|data_block[53]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.115      ; 6.965      ;
; -4.861 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.526     ; 3.324      ;
; -4.861 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.525     ; 3.325      ;
; -4.855 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.482     ; 3.362      ;
; -4.853 ; CacheController:Unit1|data_block[63]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 1.180      ; 7.022      ;
; -4.849 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.537     ; 3.301      ;
; -4.849 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.747     ; 3.091      ;
; -4.844 ; CacheController:Unit1|data_block[8]                       ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.737      ; 6.570      ;
; -4.843 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.893     ; 2.939      ;
; -4.838 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.907     ; 2.920      ;
; -4.837 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.563     ; 3.263      ;
; -4.831 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.528     ; 3.292      ;
; -4.827 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.529     ; 3.287      ;
; -4.824 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.536     ; 3.277      ;
; -4.813 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.687     ; 3.115      ;
; -4.813 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.787     ; 3.015      ;
; -4.813 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.685     ; 3.117      ;
; -4.811 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.152     ; 2.648      ;
; -4.808 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.720     ; 3.077      ;
; -4.807 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.925     ; 2.871      ;
; -4.805 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.933     ; 2.861      ;
; -4.802 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.515     ; 3.276      ;
; -4.801 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.716     ; 3.074      ;
; -4.799 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -3.154     ; 2.634      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reset'                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.115 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; reset        ; reset       ; 1.000        ; -0.059     ; 3.221      ;
; -4.006 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 4.001      ;
; -3.787 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; reset        ; reset       ; 1.000        ; -0.061     ; 3.261      ;
; -3.547 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; reset        ; reset       ; 1.000        ; -0.050     ; 3.242      ;
; -3.359 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 3.494      ;
; -3.333 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 3.237      ;
; -3.320 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~1  ; reset        ; reset       ; 1.000        ; -0.049     ; 3.458      ;
; -3.286 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][3][3]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 3.428      ;
; -3.277 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 3.407      ;
; -3.205 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1  ; reset        ; reset       ; 1.000        ; -0.054     ; 3.205      ;
; -3.201 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 3.489      ;
; -3.182 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 3.462      ;
; -3.179 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; clock        ; reset       ; 1.000        ; 2.739      ; 5.063      ;
; -3.132 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][3][4]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 3.271      ;
; -3.129 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~1 ; reset        ; reset       ; 1.000        ; -0.052     ; 3.246      ;
; -3.092 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][1][5]~1  ; reset        ; reset       ; 1.000        ; -0.049     ; 3.227      ;
; -3.081 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ; reset        ; reset       ; 1.000        ; -0.050     ; 3.207      ;
; -3.069 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; reset        ; reset       ; 1.000        ; -0.055     ; 3.059      ;
; -3.053 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ; reset        ; reset       ; 1.000        ; -0.050     ; 3.183      ;
; -3.034 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 3.151      ;
; -3.027 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 3.087      ;
; -3.014 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 3.030      ;
; -3.007 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][3][9]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 2.910      ;
; -3.001 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; reset        ; reset       ; 1.000        ; -0.058     ; 2.146      ;
; -2.987 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; clock        ; reset       ; 1.000        ; 3.131      ; 6.148      ;
; -2.976 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[6][2][12]~1 ; reset        ; reset       ; 1.000        ; -0.050     ; 3.113      ;
; -2.942 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][0][12]~1 ; reset        ; reset       ; 1.000        ; -0.052     ; 3.080      ;
; -2.924 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; clock        ; reset       ; 1.000        ; 2.620      ; 5.574      ;
; -2.903 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; reset        ; reset       ; 0.500        ; 6.422      ; 7.990      ;
; -2.901 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1  ; reset        ; reset       ; 1.000        ; -0.062     ; 1.987      ;
; -2.888 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~1 ; reset        ; reset       ; 1.000        ; -0.051     ; 3.012      ;
; -2.827 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][0][6]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 2.959      ;
; -2.804 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][1][7]~1  ; reset        ; reset       ; 1.000        ; -0.049     ; 2.951      ;
; -2.803 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][0][0]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 2.811      ;
; -2.799 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 2.923      ;
; -2.791 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1  ; reset        ; reset       ; 1.000        ; -0.060     ; 2.652      ;
; -2.761 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ; reset        ; reset       ; 1.000        ; -0.049     ; 2.177      ;
; -2.760 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][2][3]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 2.884      ;
; -2.741 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; clock        ; reset       ; 1.000        ; 2.480      ; 4.946      ;
; -2.740 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 2.877      ;
; -2.713 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 2.729      ;
; -2.710 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][0][11]~1 ; reset        ; reset       ; 1.000        ; -0.051     ; 2.327      ;
; -2.709 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; reset        ; reset       ; 1.000        ; -0.049     ; 2.658      ;
; -2.706 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 2.844      ;
; -2.705 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; clock        ; reset       ; 1.000        ; 3.234      ; 5.084      ;
; -2.692 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; reset        ; reset       ; 1.000        ; -0.060     ; 2.143      ;
; -2.689 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; clock        ; reset       ; 1.000        ; 2.777      ; 4.981      ;
; -2.683 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][0][2]~1  ; reset        ; reset       ; 1.000        ; -0.049     ; 2.597      ;
; -2.671 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 2.803      ;
; -2.663 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; reset        ; reset       ; 0.500        ; 6.303      ; 8.516      ;
; -2.660 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; reset        ; reset       ; 1.000        ; -0.056     ; 2.675      ;
; -2.657 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[7][0][13]~1 ; reset        ; reset       ; 1.000        ; -0.052     ; 2.640      ;
; -2.655 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 2.786      ;
; -2.653 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 2.226      ;
; -2.644 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 2.660      ;
; -2.644 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.049     ; 2.782      ;
; -2.608 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][3][9]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 2.745      ;
; -2.592 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 2.343      ;
; -2.589 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1 ; reset        ; reset       ; 1.000        ; -0.052     ; 2.720      ;
; -2.563 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 2.700      ;
; -2.559 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; reset        ; reset       ; 1.000        ; -0.057     ; 2.574      ;
; -2.553 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; reset        ; reset       ; 1.000        ; -0.058     ; 2.415      ;
; -2.551 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 2.682      ;
; -2.549 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[6][1][15]~1 ; reset        ; reset       ; 1.000        ; -0.050     ; 2.668      ;
; -2.536 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1 ; reset        ; reset       ; 1.000        ; -0.050     ; 2.175      ;
; -2.534 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 2.512      ;
; -2.533 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ; reset        ; reset       ; 1.000        ; -0.049     ; 2.245      ;
; -2.531 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; reset        ; reset       ; 1.000        ; -0.064     ; 2.411      ;
; -2.523 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~1 ; reset        ; reset       ; 1.000        ; -0.049     ; 2.656      ;
; -2.515 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~1  ; reset        ; reset       ; 1.000        ; -0.049     ; 2.501      ;
; -2.513 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 2.654      ;
; -2.512 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][1][2]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 2.642      ;
; -2.505 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 2.643      ;
; -2.504 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~1 ; reset        ; reset       ; 1.000        ; -0.050     ; 2.634      ;
; -2.502 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1 ; reset        ; reset       ; 1.000        ; -0.049     ; 2.633      ;
; -2.480 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; reset        ; reset       ; 0.500        ; 6.163      ; 7.888      ;
; -2.474 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~1 ; reset        ; reset       ; 1.000        ; -0.050     ; 2.609      ;
; -2.473 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; clock        ; reset       ; 1.000        ; 2.516      ; 4.924      ;
; -2.465 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[5][0][12]~1 ; reset        ; reset       ; 1.000        ; -0.052     ; 2.220      ;
; -2.464 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1  ; clock        ; reset       ; 1.000        ; 2.498      ; 5.128      ;
; -2.456 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 2.742      ;
; -2.452 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][0][13]~1 ; reset        ; reset       ; 1.000        ; -0.053     ; 2.588      ;
; -2.438 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][2][9]~1  ; reset        ; reset       ; 1.000        ; -0.052     ; 2.578      ;
; -2.416 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~1  ; reset        ; reset       ; 1.000        ; -0.051     ; 2.547      ;
; -2.416 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~1  ; reset        ; reset       ; 1.000        ; -0.049     ; 2.399      ;
; -2.400 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][2][10]~1 ; reset        ; reset       ; 1.000        ; -0.056     ; 2.677      ;
; -2.396 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; clock        ; reset       ; 1.000        ; 2.943      ; 5.064      ;
; -2.395 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 2.327      ;
; -2.390 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|memory[5][3][3]~1  ; clock        ; reset       ; 1.000        ; 2.975      ; 5.538      ;
; -2.389 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~1 ; reset        ; reset       ; 1.000        ; -0.050     ; 2.243      ;
; -2.387 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1  ; reset        ; reset       ; 1.000        ; -0.049     ; 2.523      ;
; -2.385 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~1 ; reset        ; reset       ; 1.000        ; -0.051     ; 2.237      ;
; -2.381 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 2.507      ;
; -2.378 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1  ; reset        ; reset       ; 1.000        ; -0.055     ; 2.383      ;
; -2.374 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.460      ; 7.869      ;
; -2.370 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][1][5]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 2.501      ;
; -2.368 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~1         ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~1 ; reset        ; reset       ; 1.000        ; -0.051     ; 2.231      ;
; -2.365 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~1 ; reset        ; reset       ; 1.000        ; -0.050     ; 2.345      ;
; -2.360 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 2.342      ;
; -2.360 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~1  ; reset        ; reset       ; 1.000        ; -0.050     ; 2.499      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CacheController:Unit1|replaceStatusOut'                                                                                                                  ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -2.178 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.260      ; 1.434      ;
; -1.904 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.262      ; 1.453      ;
; -1.802 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.254      ; 1.455      ;
; -1.788 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.253      ; 1.440      ;
; -1.717 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.294      ; 1.425      ;
; -1.715 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.288      ; 1.423      ;
; -1.694 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.290      ; 1.422      ;
; -1.529 ; CacheController:Unit1|blockAddressOut[4] ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.740      ; 1.265      ;
; -1.174 ; CacheController:Unit1|addressOUT[6]      ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.740      ; 0.910      ;
; -1.135 ; CacheController:Unit1|blockAddressOut[6] ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.733      ; 1.267      ;
; -1.121 ; CacheController:Unit1|blockAddressOut[7] ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.764      ; 1.323      ;
; -1.075 ; CacheController:Unit1|addressOUT[3]      ; MainMemory:Unit2|blockAddress[1] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.554      ; 0.886      ;
; -1.064 ; CacheController:Unit1|blockAddressOut[3] ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.742      ; 1.093      ;
; -1.025 ; CacheController:Unit1|blockAddressOut[9] ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.762      ; 1.207      ;
; -1.024 ; CacheController:Unit1|blockAddressOut[8] ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.768      ; 1.206      ;
; -0.882 ; CacheController:Unit1|addressOUT[5]      ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.742      ; 0.911      ;
; -0.824 ; CacheController:Unit1|blockAddressOut[5] ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.734      ; 0.957      ;
; -0.780 ; CacheController:Unit1|addressOUT[8]      ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.733      ; 0.912      ;
; -0.779 ; CacheController:Unit1|addressOUT[7]      ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.734      ; 0.912      ;
; -0.732 ; CacheController:Unit1|addressOUT[10]     ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.768      ; 0.914      ;
; -0.731 ; CacheController:Unit1|addressOUT[11]     ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.762      ; 0.913      ;
; -0.710 ; CacheController:Unit1|addressOUT[9]      ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.764      ; 0.912      ;
; -0.681 ; CacheController:Unit1|addressOUT[2]      ; MainMemory:Unit2|blockAddress[0] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.800      ; 0.786      ;
; -0.616 ; CacheController:Unit1|addressOUT[4]      ; MainMemory:Unit2|blockAddress[2] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.729      ; 0.777      ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MainMemory:Unit2|slowClock'                                                                                                                                                                                                                    ;
+--------+----------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                          ; Launch Clock                           ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; -0.469 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.310      ; 1.309      ;
; -0.377 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.200      ; 1.107      ;
; -0.350 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.205      ; 1.085      ;
; -0.341 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.259      ; 1.130      ;
; -0.322 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.236      ; 1.088      ;
; -0.315 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.220      ; 1.065      ;
; -0.311 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.213      ; 1.054      ;
; -0.299 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.231      ; 1.060      ;
; -0.293 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.241      ; 1.064      ;
; -0.283 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.291      ; 1.104      ;
; -0.277 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.286      ; 1.093      ;
; -0.277 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.296      ; 1.103      ;
; -0.275 ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.279      ; 1.084      ;
; -0.274 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.311      ; 1.115      ;
; -0.272 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.283      ; 1.085      ;
; -0.262 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.304      ; 1.096      ;
; -0.261 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.295      ; 1.086      ;
; -0.261 ; MainMemory:Unit2|blockAddress[0] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.225      ; 1.016      ;
; -0.257 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.301      ; 1.088      ;
; -0.251 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.301      ; 1.082      ;
; -0.251 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.303      ; 1.084      ;
; -0.250 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.281      ; 1.061      ;
; -0.248 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.290      ; 1.068      ;
; -0.241 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.332      ; 1.103      ;
; -0.238 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.329      ; 1.097      ;
; -0.237 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.324      ; 1.091      ;
; -0.234 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.326      ; 1.090      ;
; -0.234 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.288      ; 1.052      ;
; -0.233 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.288      ; 1.051      ;
; -0.232 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.293      ; 1.055      ;
; -0.230 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.294      ; 1.054      ;
; -0.229 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.319      ; 1.078      ;
; -0.219 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.324      ; 1.073      ;
; -0.218 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.322      ; 1.070      ;
; -0.217 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.296      ; 1.043      ;
; -0.216 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.322      ; 1.068      ;
; -0.215 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.317      ; 1.062      ;
; -0.215 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.331      ; 1.076      ;
; -0.215 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.275      ; 1.020      ;
; -0.207 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.327      ; 1.064      ;
; -0.206 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.265      ; 1.001      ;
; -0.205 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.314      ; 1.049      ;
; -0.199 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.303      ; 1.032      ;
; -0.198 ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.308      ; 1.036      ;
; -0.198 ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.312      ; 1.040      ;
; -0.186 ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.319      ; 1.035      ;
; -0.184 ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.321      ; 1.035      ;
; -0.182 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.270      ; 0.982      ;
; -0.165 ; MainMemory:Unit2|blockAddress[6] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.316      ; 1.011      ;
; -0.143 ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.290      ; 0.963      ;
; -0.096 ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.475      ; 1.101      ;
; -0.079 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.731      ; 1.830      ;
; -0.077 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.720      ; 1.817      ;
; -0.070 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.708      ; 1.798      ;
; -0.068 ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.480      ; 1.078      ;
; -0.059 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.700      ; 1.779      ;
; -0.058 ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.516      ; 1.104      ;
; -0.057 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.271      ; 0.858      ;
; -0.056 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.235      ; 0.821      ;
; -0.055 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.726      ; 1.801      ;
; -0.046 ; data_in_mem[2]                   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.199      ; 2.265      ;
; -0.043 ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.254      ; 0.827      ;
; -0.042 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.243      ; 0.815      ;
; -0.038 ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.495      ; 1.063      ;
; -0.037 ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.488      ; 1.055      ;
; -0.037 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.234      ; 0.801      ;
; -0.032 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.239      ; 0.801      ;
; -0.030 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.230      ; 0.790      ;
; -0.023 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.266      ; 0.819      ;
; -0.022 ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.511      ; 1.063      ;
; -0.018 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.695      ; 1.733      ;
; -0.015 ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.267      ; 0.812      ;
; -0.012 ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.250      ; 0.792      ;
; -0.010 ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.247      ; 0.787      ;
; -0.004 ; write_to_mem                     ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.736      ; 1.760      ;
; -0.004 ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.259      ; 0.793      ;
; 0.001  ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.255      ; 0.784      ;
; 0.002  ; MainMemory:Unit2|blockAddress[1] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.506      ; 1.034      ;
; 0.008  ; data_in_mem[27]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.186      ; 2.198      ;
; 0.011  ; MainMemory:Unit2|blockAddress[8] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.261      ; 0.780      ;
; 0.017  ; data_in_mem[23]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.217      ; 2.220      ;
; 0.026  ; data_in_mem[6]                   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.199      ; 2.193      ;
; 0.031  ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.274      ; 0.773      ;
; 0.036  ; data_in_mem[49]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.200      ; 2.184      ;
; 0.036  ; MainMemory:Unit2|blockAddress[7] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.254      ; 0.748      ;
; 0.044  ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.295      ; 0.781      ;
; 0.052  ; data_in_mem[41]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.199      ; 2.167      ;
; 0.052  ; MainMemory:Unit2|blockAddress[9] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.285      ; 0.763      ;
; 0.055  ; data_in_mem[55]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.227      ; 2.192      ;
; 0.059  ; data_in_mem[53]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.207      ; 2.168      ;
; 0.062  ; MainMemory:Unit2|blockAddress[3] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.306      ; 0.774      ;
; 0.071  ; data_in_mem[29]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.207      ; 2.156      ;
; 0.073  ; MainMemory:Unit2|blockAddress[5] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.315      ; 0.772      ;
; 0.075  ; MainMemory:Unit2|blockAddress[4] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.308      ; 0.763      ;
; 0.091  ; data_in_mem[34]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.207      ; 2.136      ;
; 0.096  ; data_in_mem[31]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.207      ; 2.131      ;
; 0.096  ; data_in_mem[56]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.227      ; 2.151      ;
; 0.097  ; MainMemory:Unit2|blockAddress[2] ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.313      ; 0.746      ;
; 0.109  ; data_in_mem[37]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.219      ; 2.130      ;
; 0.117  ; data_in_mem[48]                  ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 1.201      ; 2.104      ;
+--------+----------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reset'                                                                                                                                              ;
+--------+--------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.061 ; CacheController:Unit1|data_block[9]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; clock        ; reset       ; 0.000        ; 3.985      ; 0.964      ;
; -3.042 ; CacheController:Unit1|data_block[5]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; clock        ; reset       ; 0.000        ; 3.971      ; 0.969      ;
; -2.784 ; CacheController:Unit1|data_block[21] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; clock        ; reset       ; 0.000        ; 3.746      ; 1.002      ;
; -2.719 ; CacheController:Unit1|data_block[57] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; clock        ; reset       ; 0.000        ; 3.736      ; 1.057      ;
; -2.713 ; CacheController:Unit1|data_block[52] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~1  ; clock        ; reset       ; 0.000        ; 3.738      ; 1.065      ;
; -2.703 ; CacheController:Unit1|data_block[23] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~1  ; clock        ; reset       ; 0.000        ; 3.727      ; 1.064      ;
; -2.696 ; CacheController:Unit1|data_block[16] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~1  ; clock        ; reset       ; 0.000        ; 3.768      ; 1.112      ;
; -2.683 ; CacheController:Unit1|data_block[15] ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ; clock        ; reset       ; 0.000        ; 3.744      ; 1.101      ;
; -2.683 ; CacheController:Unit1|data_block[13] ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~1 ; clock        ; reset       ; 0.000        ; 3.754      ; 1.111      ;
; -2.674 ; CacheController:Unit1|data_block[7]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1  ; clock        ; reset       ; 0.000        ; 3.745      ; 1.111      ;
; -2.674 ; CacheController:Unit1|data_block[2]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1  ; clock        ; reset       ; 0.000        ; 3.743      ; 1.109      ;
; -2.670 ; CacheController:Unit1|data_block[6]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1  ; clock        ; reset       ; 0.000        ; 3.740      ; 1.110      ;
; -2.606 ; CacheController:Unit1|data_block[8]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; clock        ; reset       ; 0.000        ; 3.743      ; 1.177      ;
; -2.600 ; CacheController:Unit1|data_block[54] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~1  ; clock        ; reset       ; 0.000        ; 3.743      ; 1.183      ;
; -2.599 ; CacheController:Unit1|data_block[30] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; clock        ; reset       ; 0.000        ; 3.737      ; 1.178      ;
; -2.596 ; CacheController:Unit1|data_block[36] ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~1  ; clock        ; reset       ; 0.000        ; 3.738      ; 1.182      ;
; -2.585 ; CacheController:Unit1|data_block[18] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; clock        ; reset       ; 0.000        ; 3.737      ; 1.192      ;
; -2.582 ; CacheController:Unit1|data_block[53] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~1  ; clock        ; reset       ; 0.000        ; 3.738      ; 1.196      ;
; -2.567 ; CacheController:Unit1|data_block[40] ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; clock        ; reset       ; 0.000        ; 3.743      ; 1.216      ;
; -2.501 ; CacheController:Unit1|data_block[58] ; CacheController:Unit1|DataMemory:unit2|memory[5][3][10]~1 ; clock        ; reset       ; 0.000        ; 3.746      ; 1.285      ;
; -2.483 ; CacheController:Unit1|data_block[20] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; clock        ; reset       ; 0.000        ; 3.740      ; 1.297      ;
; -2.480 ; CacheController:Unit1|data_block[37] ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; clock        ; reset       ; 0.000        ; 3.744      ; 1.304      ;
; -2.474 ; CacheController:Unit1|data_block[51] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1  ; clock        ; reset       ; 0.000        ; 3.738      ; 1.304      ;
; -2.472 ; CacheController:Unit1|data_block[4]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; clock        ; reset       ; 0.000        ; 3.744      ; 1.312      ;
; -2.416 ; CacheController:Unit1|data_block[63] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~1 ; clock        ; reset       ; 0.000        ; 3.740      ; 1.364      ;
; -1.234 ; CacheController:Unit1|data_block[34] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][2]~1  ; clock        ; reset       ; 0.000        ; 3.800      ; 2.606      ;
; -1.070 ; CacheController:Unit1|data_block[5]  ; CacheController:Unit1|DataMemory:unit2|memory[6][0][5]~1  ; clock        ; reset       ; 0.000        ; 3.942      ; 2.912      ;
; -1.026 ; CacheController:Unit1|data_block[5]  ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~1  ; clock        ; reset       ; 0.000        ; 3.748      ; 2.762      ;
; -0.983 ; CacheController:Unit1|data_block[37] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][5]~1  ; clock        ; reset       ; 0.000        ; 3.747      ; 2.804      ;
; -0.915 ; CacheController:Unit1|data_block[1]  ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; clock        ; reset       ; 0.000        ; 3.923      ; 3.048      ;
; -0.913 ; CacheController:Unit1|data_block[2]  ; CacheController:Unit1|DataMemory:unit2|memory[5][0][2]~1  ; clock        ; reset       ; 0.000        ; 3.701      ; 2.828      ;
; -0.892 ; CacheController:Unit1|data_block[22] ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; clock        ; reset       ; 0.000        ; 3.878      ; 3.026      ;
; -0.885 ; CacheController:Unit1|data_block[6]  ; CacheController:Unit1|DataMemory:unit2|memory[4][0][6]~1  ; clock        ; reset       ; 0.000        ; 3.887      ; 3.042      ;
; -0.878 ; CacheController:Unit1|data_block[25] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; clock        ; reset       ; 0.000        ; 3.907      ; 3.069      ;
; -0.869 ; CacheController:Unit1|data_block[51] ; CacheController:Unit1|DataMemory:unit2|memory[4][3][3]~1  ; clock        ; reset       ; 0.000        ; 3.722      ; 2.893      ;
; -0.836 ; CacheController:Unit1|data_block[47] ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ; clock        ; reset       ; 0.000        ; 4.041      ; 3.245      ;
; -0.833 ; CacheController:Unit1|data_block[4]  ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ; clock        ; reset       ; 0.000        ; 3.732      ; 2.939      ;
; -0.825 ; CacheController:Unit1|data_block[22] ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; clock        ; reset       ; 0.000        ; 3.911      ; 3.126      ;
; -0.800 ; CacheController:Unit1|data_block[53] ; CacheController:Unit1|DataMemory:unit2|memory[1][3][5]~1  ; clock        ; reset       ; 0.000        ; 3.730      ; 2.970      ;
; -0.793 ; CacheController:Unit1|data_block[59] ; CacheController:Unit1|DataMemory:unit2|memory[5][3][11]~1 ; clock        ; reset       ; 0.000        ; 3.768      ; 3.015      ;
; -0.781 ; CacheController:Unit1|data_block[30] ; CacheController:Unit1|DataMemory:unit2|memory[7][1][14]~1 ; clock        ; reset       ; 0.000        ; 3.736      ; 2.995      ;
; -0.770 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[2][0][12]~1 ; reset        ; reset       ; 0.000        ; 6.583      ; 5.813      ;
; -0.770 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][0][10]~1 ; reset        ; reset       ; 0.000        ; 6.686      ; 5.916      ;
; -0.767 ; CacheController:Unit1|data_block[10] ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ; clock        ; reset       ; 0.000        ; 3.739      ; 3.012      ;
; -0.764 ; CacheController:Unit1|data_block[14] ; CacheController:Unit1|DataMemory:unit2|memory[5][0][14]~1 ; clock        ; reset       ; 0.000        ; 3.773      ; 3.049      ;
; -0.762 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[3][1][12]~1 ; reset        ; reset       ; 0.000        ; 6.581      ; 5.819      ;
; -0.749 ; CacheController:Unit1|data_block[36] ; CacheController:Unit1|DataMemory:unit2|memory[1][2][4]~1  ; clock        ; reset       ; 0.000        ; 3.727      ; 3.018      ;
; -0.744 ; CacheController:Unit1|data_block[7]  ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~1  ; clock        ; reset       ; 0.000        ; 3.717      ; 3.013      ;
; -0.739 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][0][4]~1  ; reset        ; reset       ; 0.000        ; 6.573      ; 5.834      ;
; -0.733 ; CacheController:Unit1|data_block[38] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~1  ; clock        ; reset       ; 0.000        ; 3.753      ; 3.060      ;
; -0.732 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.584      ; 5.852      ;
; -0.731 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[2][3][8]~1  ; reset        ; reset       ; 0.000        ; 6.406      ; 5.675      ;
; -0.726 ; CacheController:Unit1|data_block[41] ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; clock        ; reset       ; 0.000        ; 3.956      ; 3.270      ;
; -0.723 ; CacheController:Unit1|data_block[37] ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; clock        ; reset       ; 0.000        ; 3.745      ; 3.062      ;
; -0.721 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][0][13]~1 ; reset        ; reset       ; 0.000        ; 6.578      ; 5.857      ;
; -0.719 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.621      ; 5.902      ;
; -0.719 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~1 ; reset        ; reset       ; 0.000        ; 6.577      ; 5.858      ;
; -0.717 ; CacheController:Unit1|data_block[23] ; CacheController:Unit1|DataMemory:unit2|memory[6][1][7]~1  ; clock        ; reset       ; 0.000        ; 4.001      ; 3.324      ;
; -0.716 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ; reset        ; reset       ; 0.000        ; 6.396      ; 5.680      ;
; -0.712 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[3][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.588      ; 5.876      ;
; -0.709 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[3][1][10]~1 ; reset        ; reset       ; 0.000        ; 6.547      ; 5.838      ;
; -0.705 ; CacheController:Unit1|data_block[41] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1  ; clock        ; reset       ; 0.000        ; 3.740      ; 3.075      ;
; -0.703 ; CacheController:Unit1|data_block[40] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; clock        ; reset       ; 0.000        ; 3.749      ; 3.086      ;
; -0.701 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[1][2][12]~1 ; reset        ; reset       ; 0.000        ; 6.582      ; 5.881      ;
; -0.699 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[6][3][9]~1  ; reset        ; reset       ; 0.000        ; 6.562      ; 5.863      ;
; -0.694 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; reset        ; reset       ; 0.000        ; 6.661      ; 5.967      ;
; -0.689 ; CacheController:Unit1|data_block[0]  ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ; clock        ; reset       ; 0.000        ; 3.748      ; 3.099      ;
; -0.689 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ; reset        ; reset       ; 0.000        ; 6.368      ; 5.679      ;
; -0.688 ; CacheController:Unit1|data_block[55] ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ; clock        ; reset       ; 0.000        ; 3.755      ; 3.107      ;
; -0.685 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.560      ; 5.875      ;
; -0.683 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[1][3][12]~1 ; reset        ; reset       ; 0.000        ; 6.557      ; 5.874      ;
; -0.677 ; CacheController:Unit1|data_block[48] ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~1  ; clock        ; reset       ; 0.000        ; 3.885      ; 3.248      ;
; -0.672 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][2][2]~1  ; reset        ; reset       ; 0.000        ; 6.433      ; 5.761      ;
; -0.671 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[7][0][2]~1  ; reset        ; reset       ; 0.000        ; 6.363      ; 5.692      ;
; -0.668 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[7][1][13]~1 ; reset        ; reset       ; 0.000        ; 6.428      ; 5.760      ;
; -0.666 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[1][2][8]~1  ; reset        ; reset       ; 0.000        ; 6.556      ; 5.890      ;
; -0.665 ; CacheController:Unit1|data_block[32] ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~1  ; clock        ; reset       ; 0.000        ; 4.042      ; 3.417      ;
; -0.659 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[7][0][14]~1 ; reset        ; reset       ; 0.000        ; 6.580      ; 5.921      ;
; -0.659 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~1 ; reset        ; reset       ; 0.000        ; 6.717      ; 6.058      ;
; -0.655 ; CacheController:Unit1|data_block[17] ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; clock        ; reset       ; 0.000        ; 3.736      ; 3.121      ;
; -0.654 ; CacheController:Unit1|data_block[1]  ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ; clock        ; reset       ; 0.000        ; 3.756      ; 3.142      ;
; -0.654 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][2][10]~1 ; reset        ; reset       ; 0.000        ; 6.425      ; 5.771      ;
; -0.652 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][1][2]~1  ; reset        ; reset       ; 0.000        ; 6.414      ; 5.762      ;
; -0.652 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[3][3][8]~1  ; reset        ; reset       ; 0.000        ; 6.532      ; 5.880      ;
; -0.651 ; CacheController:Unit1|data_block[63] ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; clock        ; reset       ; 0.000        ; 3.894      ; 3.283      ;
; -0.651 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; reset        ; reset       ; 0.000        ; 6.621      ; 5.970      ;
; -0.641 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[7][1][10]~1 ; reset        ; reset       ; 0.000        ; 6.406      ; 5.765      ;
; -0.641 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[2][1][3]~1  ; reset        ; reset       ; 0.000        ; 6.581      ; 5.940      ;
; -0.640 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[2][3][10]~1 ; reset        ; reset       ; 0.000        ; 6.414      ; 5.774      ;
; -0.639 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[6][2][13]~1 ; reset        ; reset       ; 0.000        ; 6.549      ; 5.910      ;
; -0.638 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[7][1][3]~1  ; reset        ; reset       ; 0.000        ; 6.566      ; 5.928      ;
; -0.638 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[4][3][6]~1  ; reset        ; reset       ; 0.000        ; 6.415      ; 5.777      ;
; -0.636 ; CacheController:Unit1|data_block[54] ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~1  ; clock        ; reset       ; 0.000        ; 3.698      ; 3.102      ;
; -0.634 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[4][0][10]~1 ; reset        ; reset       ; 0.000        ; 6.395      ; 5.761      ;
; -0.633 ; CacheController:Unit1|data_block[37] ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1  ; clock        ; reset       ; 0.000        ; 3.904      ; 3.311      ;
; -0.633 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~1 ; reset        ; reset       ; 0.000        ; 6.422      ; 5.789      ;
; -0.630 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[2][1][4]~1  ; reset        ; reset       ; 0.000        ; 6.414      ; 5.784      ;
; -0.630 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ; reset        ; reset       ; 0.000        ; 6.392      ; 5.762      ;
; -0.627 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.585      ; 5.958      ;
; -0.625 ; reset                                ; CacheController:Unit1|DataMemory:unit2|memory[2][0][7]~1  ; reset        ; reset       ; 0.000        ; 6.690      ; 6.065      ;
+--------+--------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MainMemory:Unit2|slowClock'                                                                                                                                                                                                                           ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                          ; Launch Clock                           ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; -0.261 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.141      ; 4.314      ;
; -0.255 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.146      ; 4.325      ;
; -0.250 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.135      ; 4.319      ;
; -0.243 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.130      ; 4.321      ;
; -0.232 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.117      ; 4.319      ;
; -0.216 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.103      ; 4.321      ;
; -0.204 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.109      ; 4.339      ;
; -0.038 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 4.124      ; 4.520      ;
; 0.009  ; data_in_mem[54]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.497      ; 1.737      ;
; 0.029  ; data_in_mem[50]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.470      ; 1.730      ;
; 0.040  ; data_in_mem[15]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.477      ; 1.748      ;
; 0.054  ; data_in_mem[8]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.450      ; 1.735      ;
; 0.056  ; data_in_mem[14]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.457      ; 1.744      ;
; 0.058  ; data_in_mem[43]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.512      ; 1.801      ;
; 0.059  ; data_in_mem[57]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.502      ; 1.792      ;
; 0.061  ; data_in_mem[51]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.480      ; 1.772      ;
; 0.062  ; data_in_mem[36]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.488      ; 1.781      ;
; 0.067  ; data_in_mem[16]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.491      ; 1.789      ;
; 0.076  ; data_in_mem[59]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.501      ; 1.808      ;
; 0.086  ; data_in_mem[40]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.470      ; 1.787      ;
; 0.090  ; data_in_mem[1]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.486      ; 1.807      ;
; 0.094  ; data_in_mem[11]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.482      ; 1.807      ;
; 0.094  ; data_in_mem[28]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.450      ; 1.775      ;
; 0.097  ; data_in_mem[58]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.497      ; 1.825      ;
; 0.105  ; data_in_mem[4]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.465      ; 1.801      ;
; 0.105  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.117      ; 4.156      ;
; 0.115  ; data_in_mem[21]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.498      ; 1.844      ;
; 0.116  ; data_in_mem[5]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.489      ; 1.836      ;
; 0.123  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.103      ; 4.160      ;
; 0.124  ; data_in_mem[7]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.468      ; 1.823      ;
; 0.126  ; data_in_mem[42]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.470      ; 1.827      ;
; 0.127  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.109      ; 4.170      ;
; 0.128  ; data_in_mem[0]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.484      ; 1.843      ;
; 0.140  ; data_in_mem[20]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.455      ; 1.826      ;
; 0.151  ; data_in_mem[39]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.512      ; 1.894      ;
; 0.157  ; data_in_mem[22]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.486      ; 1.874      ;
; 0.161  ; data_in_mem[13]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.437      ; 1.829      ;
; 0.165  ; data_in_mem[19]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.447      ; 1.843      ;
; 0.165  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.141      ; 4.240      ;
; 0.170  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.146      ; 4.250      ;
; 0.173  ; data_in_mem[3]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.423      ; 1.827      ;
; 0.176  ; data_in_mem[46]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.442      ; 1.849      ;
; 0.176  ; data_in_mem[52]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.455      ; 1.862      ;
; 0.177  ; data_in_mem[44]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.447      ; 1.855      ;
; 0.177  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.135      ; 4.246      ;
; 0.177  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.812      ; 0.710      ;
; 0.179  ; data_in_mem[17]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.471      ; 1.881      ;
; 0.183  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.130      ; 4.247      ;
; 0.184  ; data_in_mem[45]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.422      ; 1.837      ;
; 0.196  ; data_in_mem[10]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.473      ; 1.900      ;
; 0.197  ; data_in_mem[24]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.486      ; 1.914      ;
; 0.198  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.005      ; 1.434      ;
; 0.198  ; data_in_mem[25]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.486      ; 1.915      ;
; 0.198  ; data_in_mem[35]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.432      ; 1.861      ;
; 0.200  ; data_in_mem[33]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.475      ; 1.906      ;
; 0.202  ; data_in_mem[9]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.475      ; 1.908      ;
; 0.203  ; data_in_mem[12]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.435      ; 1.869      ;
; 0.204  ; data_in_mem[60]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.441      ; 1.876      ;
; 0.206  ; data_in_mem[18]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.439      ; 1.876      ;
; 0.212  ; data_in_mem[38]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.471      ; 1.914      ;
; 0.215  ; data_in_mem[47]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.438      ; 1.884      ;
; 0.220  ; data_in_mem[32]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.474      ; 1.925      ;
; 0.226  ; data_in_mem[30]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.474      ; 1.931      ;
; 0.229  ; data_in_mem[26]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.486      ; 1.946      ;
; 0.230  ; data_in_mem[61]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.441      ; 1.902      ;
; 0.231  ; data_in_mem[48]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.469      ; 1.931      ;
; 0.245  ; data_in_mem[62]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.441      ; 1.917      ;
; 0.248  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 4.124      ; 4.306      ;
; 0.254  ; data_in_mem[31]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.474      ; 1.959      ;
; 0.259  ; data_in_mem[37]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.489      ; 1.979      ;
; 0.259  ; data_in_mem[63]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.457      ; 1.947      ;
; 0.261  ; data_in_mem[56]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.497      ; 1.989      ;
; 0.283  ; data_in_mem[34]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.474      ; 1.988      ;
; 0.293  ; data_in_mem[53]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.476      ; 2.000      ;
; 0.295  ; data_in_mem[29]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.474      ; 2.000      ;
; 0.307  ; data_in_mem[55]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.497      ; 2.035      ;
; 0.309  ; data_in_mem[41]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.470      ; 2.010      ;
; 0.327  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.027      ; 1.585      ;
; 0.329  ; data_in_mem[49]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.469      ; 2.029      ;
; 0.331  ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.637      ; 0.689      ;
; 0.348  ; data_in_mem[6]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.468      ; 2.047      ;
; 0.352  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.984      ; 1.567      ;
; 0.356  ; data_in_mem[23]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.486      ; 2.073      ;
; 0.357  ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.632      ; 0.710      ;
; 0.369  ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.638      ; 0.728      ;
; 0.370  ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.630      ; 0.721      ;
; 0.380  ; data_in_mem[27]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.454      ; 2.065      ;
; 0.382  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.990      ; 1.603      ;
; 0.386  ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.596      ; 0.703      ;
; 0.389  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.016      ; 1.636      ;
; 0.392  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.609      ; 0.722      ;
; 0.397  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.598      ; 0.716      ;
; 0.398  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.620      ; 0.739      ;
; 0.402  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.998      ; 1.631      ;
; 0.403  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.022      ; 1.656      ;
; 0.409  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.817      ; 0.947      ;
; 0.413  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.598      ; 0.732      ;
; 0.418  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.011      ; 1.660      ;
; 0.419  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.603      ; 0.743      ;
; 0.423  ; data_in_mem[2]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 1.468      ; 2.122      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                          ;
+--------+------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                           ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.139 ; MainMemory:Unit2|slowClock                     ; MainMemory:Unit2|slowClock                                        ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 2.751      ; 3.026      ;
; -0.124 ; MainMemory:Unit2|slowClock                     ; state.s4                                                          ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 2.727      ; 3.017      ;
; -0.119 ; MainMemory:Unit2|slowClock                     ; state.s3                                                          ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 2.729      ; 3.024      ;
; -0.063 ; CacheController:Unit1|replaceStatusOut         ; nextState.s4                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.729      ; 3.080      ;
; -0.037 ; MainMemory:Unit2|slowClock                     ; state.s1                                                          ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 2.729      ; 3.106      ;
; -0.032 ; MainMemory:Unit2|slowClock                     ; state.sDelay3                                                     ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 2.729      ; 3.111      ;
; -0.005 ; CacheController:Unit1|send_block_out           ; done_write_back                                                   ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 2.758      ; 3.167      ;
; 0.043  ; CacheController:Unit1|replaceStatusOut         ; CacheController:Unit1|replaceStatusOut                            ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.799      ; 3.256      ;
; 0.045  ; MainMemory:Unit2|slowClock                     ; state.sDelay2                                                     ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 2.729      ; 3.188      ;
; 0.070  ; MainMemory:Unit2|slowClock                     ; state.s2                                                          ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 2.729      ; 3.213      ;
; 0.091  ; MainMemory:Unit2|slowClock                     ; state.Sdelay                                                      ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 2.729      ; 3.234      ;
; 0.133  ; CacheController:Unit1|replaceStatusOut         ; nextState.s2                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.729      ; 3.276      ;
; 0.150  ; CacheController:Unit1|send_block_out           ; state.s3                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 2.729      ; 3.293      ;
; 0.165  ; CacheController:Unit1|replaceStatusOut         ; state.sDelay2                                                     ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.729      ; 3.308      ;
; 0.167  ; CacheController:Unit1|replaceStatusOut         ; state.sDelay3                                                     ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.729      ; 3.310      ;
; 0.168  ; CacheController:Unit1|replaceStatusOut         ; state.s2                                                          ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.729      ; 3.311      ;
; 0.170  ; CacheController:Unit1|replaceStatusOut         ; state.Sdelay                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.729      ; 3.313      ;
; 0.177  ; CacheController:Unit1|replaceStatusOut         ; state.s3                                                          ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.729      ; 3.320      ;
; 0.182  ; CacheController:Unit1|send_block_out           ; CacheController:Unit1|send_block_out                              ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 2.744      ; 3.340      ;
; 0.228  ; CacheController:Unit1|replaceStatusOut         ; state.s1                                                          ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 2.729      ; 3.371      ;
; 0.238  ; CacheController:Unit1|send_block_out           ; state.sDelay2                                                     ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 2.729      ; 3.381      ;
; 0.240  ; CacheController:Unit1|send_block_out           ; state.sDelay3                                                     ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 2.729      ; 3.383      ;
; 0.241  ; CacheController:Unit1|send_block_out           ; state.s2                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 2.729      ; 3.384      ;
; 0.291  ; CacheController:Unit1|send_block_out           ; done_write_back                                                   ; CacheController:Unit1|send_block_out   ; clock       ; -0.500       ; 2.758      ; 2.963      ;
; 0.297  ; MainMemory:Unit2|slowClock                     ; state.s4                                                          ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 2.727      ; 2.938      ;
; 0.302  ; CacheController:Unit1|send_block_out           ; state.s1                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 2.729      ; 3.445      ;
; 0.321  ; CacheController:Unit1|send_block_out           ; state.Sdelay                                                      ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 2.729      ; 3.464      ;
; 0.351  ; MainMemory:Unit2|slowClock                     ; MainMemory:Unit2|slowClock                                        ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 2.751      ; 3.016      ;
; 0.354  ; CacheController:Unit1|nextState.sWait          ; CacheController:Unit1|nextState.sWait                             ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; CacheController:Unit1|delayReq                 ; CacheController:Unit1|delayReq                                    ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.355  ; done_write_back                                ; done_write_back                                                   ; clock                                  ; clock       ; 0.000        ; 0.071      ; 0.597      ;
; 0.356  ; CacheController:Unit1|state.s8                 ; CacheController:Unit1|state.s8                                    ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[0][0]       ; CacheController:Unit1|dirtybit_mem[0][0]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[0][1]       ; CacheController:Unit1|dirtybit_mem[0][1]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[0][2]       ; CacheController:Unit1|dirtybit_mem[0][2]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[0][3]       ; CacheController:Unit1|dirtybit_mem[0][3]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[1][1]       ; CacheController:Unit1|dirtybit_mem[1][1]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[1][2]       ; CacheController:Unit1|dirtybit_mem[1][2]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[1][0]       ; CacheController:Unit1|dirtybit_mem[1][0]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[1][3]       ; CacheController:Unit1|dirtybit_mem[1][3]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[3][0]       ; CacheController:Unit1|dirtybit_mem[3][0]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[3][2]       ; CacheController:Unit1|dirtybit_mem[3][2]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[3][3]       ; CacheController:Unit1|dirtybit_mem[3][3]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[3][1]       ; CacheController:Unit1|dirtybit_mem[3][1]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[4][1]       ; CacheController:Unit1|dirtybit_mem[4][1]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[4][0]       ; CacheController:Unit1|dirtybit_mem[4][0]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[4][2]       ; CacheController:Unit1|dirtybit_mem[4][2]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[4][3]       ; CacheController:Unit1|dirtybit_mem[4][3]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[5][3]       ; CacheController:Unit1|dirtybit_mem[5][3]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[5][0]       ; CacheController:Unit1|dirtybit_mem[5][0]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[5][2]       ; CacheController:Unit1|dirtybit_mem[5][2]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[5][1]       ; CacheController:Unit1|dirtybit_mem[5][1]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[7][1]       ; CacheController:Unit1|dirtybit_mem[7][1]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[7][3]       ; CacheController:Unit1|dirtybit_mem[7][3]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[7][2]       ; CacheController:Unit1|dirtybit_mem[7][2]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|dirtybit_mem[7][0]       ; CacheController:Unit1|dirtybit_mem[7][0]                          ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; CacheController:Unit1|done                     ; CacheController:Unit1|done                                        ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.597      ;
; 0.357  ; CacheController:Unit1|dirtybit_mem[2][2]       ; CacheController:Unit1|dirtybit_mem[2][2]                          ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; CacheController:Unit1|dirtybit_mem[2][0]       ; CacheController:Unit1|dirtybit_mem[2][0]                          ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; CacheController:Unit1|dirtybit_mem[2][1]       ; CacheController:Unit1|dirtybit_mem[2][1]                          ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; CacheController:Unit1|dirtybit_mem[2][3]       ; CacheController:Unit1|dirtybit_mem[2][3]                          ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; CacheController:Unit1|dirtybit_mem[6][1]       ; CacheController:Unit1|dirtybit_mem[6][1]                          ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; CacheController:Unit1|dirtybit_mem[6][0]       ; CacheController:Unit1|dirtybit_mem[6][0]                          ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; CacheController:Unit1|dirtybit_mem[6][3]       ; CacheController:Unit1|dirtybit_mem[6][3]                          ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; CacheController:Unit1|dirtybit_mem[6][2]       ; CacheController:Unit1|dirtybit_mem[6][2]                          ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; nextState.s4                                   ; nextState.s4                                                      ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; state.Sdelay                                   ; state.Sdelay                                                      ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; state.sDelay2                                  ; state.sDelay2                                                     ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; state.sDelay3                                  ; state.sDelay3                                                     ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; state.s1                                       ; state.s1                                                          ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; state.s2                                       ; state.s2                                                          ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; state_d[0]~reg0                                ; state_d[0]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; state_d[1]~reg0                                ; state_d[1]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; state_d[2]~reg0                                ; state_d[2]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; state_d[3]~reg0                                ; state_d[3]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.069      ; 0.597      ;
; 0.374  ; MainMemory:Unit2|slowClock                     ; state.sDelay2                                                     ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 2.729      ; 3.017      ;
; 0.387  ; CacheController:Unit1|write_block              ; CacheController:Unit1|write_block                                 ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; write_to_mem                                   ; write_to_mem                                                      ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.597      ;
; 0.388  ; CacheController:Unit1|replaceStatusOut         ; CacheController:Unit1|replaceStatusOut                            ; CacheController:Unit1|replaceStatusOut ; clock       ; -0.500       ; 2.799      ; 3.101      ;
; 0.402  ; MainMemory:Unit2|slowClock                     ; state.s3                                                          ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 2.729      ; 3.045      ;
; 0.419  ; CacheController:Unit1|state.s4                 ; CacheController:Unit1|state.sWait                                 ; clock                                  ; clock       ; 0.000        ; 0.072      ; 0.662      ;
; 0.432  ; CacheController:Unit1|state.s2                 ; CacheController:Unit1|done                                        ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.673      ;
; 0.435  ; CacheController:Unit1|replaceStatusOut         ; nextState.s4                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; -0.500       ; 2.729      ; 3.078      ;
; 0.442  ; MainMemory:Unit2|slowClock                     ; state.Sdelay                                                      ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 2.729      ; 3.085      ;
; 0.445  ; MainMemory:Unit2|slowClock                     ; state.s2                                                          ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 2.729      ; 3.088      ;
; 0.466  ; CacheController:Unit1|send_block_out           ; state.s3                                                          ; CacheController:Unit1|send_block_out   ; clock       ; -0.500       ; 2.729      ; 3.109      ;
; 0.483  ; CacheController:Unit1|tempDataIn[2]            ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~_emulated  ; clock                                  ; clock       ; 0.000        ; 0.122      ; 0.776      ;
; 0.484  ; CacheController:Unit1|tempDataIn[12]           ; CacheController:Unit1|DataMemory:unit2|memory[4][1][12]~_emulated ; clock                                  ; clock       ; 0.000        ; 0.120      ; 0.775      ;
; 0.491  ; MainMemory:Unit2|slowClock                     ; state.sDelay3                                                     ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 2.729      ; 3.134      ;
; 0.505  ; CacheController:Unit1|send_block_out           ; CacheController:Unit1|send_block_out                              ; CacheController:Unit1|send_block_out   ; clock       ; -0.500       ; 2.744      ; 3.163      ;
; 0.530  ; CacheController:Unit1|state.s3                 ; CacheController:Unit1|state.sReset                                ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.771      ;
; 0.530  ; CacheController:Unit1|TagMemory:unit1|hit~reg0 ; CacheController:Unit1|data_enable                                 ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.771      ;
; 0.538  ; MainMemory:Unit2|slowClock                     ; state.s1                                                          ; MainMemory:Unit2|slowClock             ; clock       ; -0.500       ; 2.729      ; 3.181      ;
; 0.586  ; state.Sdelay                                   ; state_d[3]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.067      ; 0.824      ;
; 0.600  ; MainMemory:Unit2|counter[3]                    ; MainMemory:Unit2|counter[3]                                       ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.841      ;
; 0.600  ; MainMemory:Unit2|counter[13]                   ; MainMemory:Unit2|counter[13]                                      ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.841      ;
; 0.600  ; MainMemory:Unit2|counter[15]                   ; MainMemory:Unit2|counter[15]                                      ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.841      ;
; 0.601  ; MainMemory:Unit2|counter[5]                    ; MainMemory:Unit2|counter[5]                                       ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.842      ;
; 0.601  ; MainMemory:Unit2|counter[11]                   ; MainMemory:Unit2|counter[11]                                      ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.842      ;
; 0.601  ; MainMemory:Unit2|counter[19]                   ; MainMemory:Unit2|counter[19]                                      ; clock                                  ; clock       ; 0.000        ; 0.070      ; 0.842      ;
+--------+------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CacheController:Unit1|replaceStatusOut'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.107 ; CacheController:Unit1|addressOUT[2]      ; MainMemory:Unit2|blockAddress[0] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.068      ; 0.705      ;
; 0.233 ; CacheController:Unit1|addressOUT[4]      ; MainMemory:Unit2|blockAddress[2] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.980      ; 0.743      ;
; 0.271 ; CacheController:Unit1|addressOUT[10]     ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.038      ; 0.839      ;
; 0.273 ; CacheController:Unit1|addressOUT[9]      ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.034      ; 0.837      ;
; 0.293 ; CacheController:Unit1|addressOUT[11]     ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.014      ; 0.837      ;
; 0.314 ; CacheController:Unit1|addressOUT[5]      ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.992      ; 0.836      ;
; 0.315 ; CacheController:Unit1|addressOUT[6]      ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.990      ; 0.835      ;
; 0.324 ; CacheController:Unit1|addressOUT[8]      ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.982      ; 0.836      ;
; 0.324 ; CacheController:Unit1|addressOUT[7]      ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.983      ; 0.837      ;
; 0.404 ; CacheController:Unit1|blockAddressOut[5] ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.983      ; 0.917      ;
; 0.457 ; CacheController:Unit1|addressOUT[3]      ; MainMemory:Unit2|blockAddress[1] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.793      ; 0.780      ;
; 0.513 ; CacheController:Unit1|blockAddressOut[3] ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.992      ; 1.035      ;
; 0.541 ; CacheController:Unit1|blockAddressOut[8] ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.038      ; 1.109      ;
; 0.558 ; CacheController:Unit1|blockAddressOut[9] ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.014      ; 1.102      ;
; 0.579 ; CacheController:Unit1|blockAddressOut[4] ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.990      ; 1.099      ;
; 0.588 ; CacheController:Unit1|blockAddressOut[6] ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.982      ; 1.100      ;
; 0.682 ; CacheController:Unit1|blockAddressOut[7] ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 1.034      ; 1.246      ;
; 1.224 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.584      ; 1.338      ;
; 1.225 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.580      ; 1.335      ;
; 1.238 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.531      ; 1.299      ;
; 1.240 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.533      ; 1.303      ;
; 1.245 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.560      ; 1.335      ;
; 1.250 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.523      ; 1.303      ;
; 1.251 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.524      ; 1.305      ;
+-------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CacheController:Unit1|send_block_out'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 0.743 ; CacheController:Unit1|data_block[53]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.392      ; 2.336      ;
; 1.058 ; CacheController:Unit1|data_block[23]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.399      ; 2.658      ;
; 1.148 ; CacheController:Unit1|data_block[13]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.999      ; 2.348      ;
; 1.183 ; CacheController:Unit1|data_block[20]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.000      ; 2.384      ;
; 1.214 ; CacheController:Unit1|data_block[6]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.998      ; 2.413      ;
; 1.330 ; CacheController:Unit1|data_block[7]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.997      ; 2.528      ;
; 1.397 ; CacheController:Unit1|data_block[52]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.000      ; 2.598      ;
; 1.400 ; CacheController:Unit1|data_block[18]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.998      ; 2.599      ;
; 1.411 ; CacheController:Unit1|data_block[2]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.987      ; 2.599      ;
; 1.461 ; CacheController:Unit1|data_block[8]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.999      ; 2.661      ;
; 1.467 ; CacheController:Unit1|data_block[9]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.998      ; 2.666      ;
; 1.467 ; CacheController:Unit1|data_block[54]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.359      ; 3.027      ;
; 1.516 ; CacheController:Unit1|data_block[58]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.362      ; 3.079      ;
; 1.543 ; CacheController:Unit1|data_block[40]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.417      ; 3.161      ;
; 1.576 ; CacheController:Unit1|data_block[21]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.399      ; 3.176      ;
; 1.627 ; CacheController:Unit1|data_block[36]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.999      ; 2.827      ;
; 1.627 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.039      ; 5.867      ;
; 1.671 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.080      ; 5.952      ;
; 1.716 ; CacheController:Unit1|data_block[51]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.998      ; 2.915      ;
; 1.733 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.115      ; 6.049      ;
; 1.768 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.079      ; 6.048      ;
; 1.801 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.055      ; 6.057      ;
; 1.803 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.639      ; 5.643      ;
; 1.813 ; CacheController:Unit1|data_block[5]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.991      ; 3.005      ;
; 1.832 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.039      ; 6.072      ;
; 1.836 ; CacheController:Unit1|data_block[15]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.999      ; 3.036      ;
; 1.841 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.106      ; 6.148      ;
; 1.865 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.051      ; 6.117      ;
; 1.874 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.637      ; 5.712      ;
; 1.880 ; CacheController:Unit1|data_block[4]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.398      ; 3.479      ;
; 1.884 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.080      ; 6.165      ;
; 1.900 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.071      ; 6.172      ;
; 1.903 ; CacheController:Unit1|data_block[57]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.955      ; 3.059      ;
; 1.906 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.051      ; 6.158      ;
; 1.915 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.661      ; 5.777      ;
; 1.923 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.106      ; 6.230      ;
; 1.927 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.106      ; 6.234      ;
; 1.951 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.675      ; 5.827      ;
; 1.957 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.029      ; 6.187      ;
; 1.962 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.063      ; 6.226      ;
; 1.963 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.106      ; 6.270      ;
; 1.971 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.692      ; 5.864      ;
; 1.977 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.029      ; 6.207      ;
; 1.997 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.055      ; 6.253      ;
; 2.006 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.050      ; 6.257      ;
; 2.020 ; CacheController:Unit1|data_block[30]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.401      ; 3.622      ;
; 2.028 ; CacheController:Unit1|data_block[63]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.460      ; 3.689      ;
; 2.030 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.071      ; 6.302      ;
; 2.047 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.686      ; 5.934      ;
; 2.060 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.050      ; 6.311      ;
; 2.066 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.029      ; 6.296      ;
; 2.074 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.057      ; 6.332      ;
; 2.081 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.680      ; 5.962      ;
; 2.088 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.651      ; 5.940      ;
; 2.100 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.646      ; 5.947      ;
; 2.103 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.071      ; 6.375      ;
; 2.116 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.640      ; 5.957      ;
; 2.123 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.659      ; 5.983      ;
; 2.124 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.687      ; 6.012      ;
; 2.128 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.667      ; 5.996      ;
; 2.143 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.055      ; 6.399      ;
; 2.170 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.055      ; 6.426      ;
; 2.170 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.650      ; 6.021      ;
; 2.186 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.071      ; 6.458      ;
; 2.201 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.663      ; 6.065      ;
; 2.212 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.652      ; 6.065      ;
; 2.229 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.631      ; 6.061      ;
; 2.238 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.652      ; 6.091      ;
; 2.246 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.650      ; 6.097      ;
; 2.252 ; CacheController:Unit1|data_block[16]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.997      ; 3.450      ;
; 2.264 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.055      ; 6.520      ;
; 2.294 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.644      ; 6.139      ;
; 2.295 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.672      ; 6.168      ;
; 2.301 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.050      ; 6.552      ;
; 2.305 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.658      ; 6.164      ;
; 2.347 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.055      ; 6.603      ;
; 2.367 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.029      ; 6.597      ;
; 2.375 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.039      ; 6.115      ;
; 2.390 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.055      ; 6.646      ;
; 2.397 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.115      ; 6.213      ;
; 2.405 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.029      ; 6.635      ;
; 2.419 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.071      ; 6.691      ;
; 2.426 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.071      ; 6.698      ;
; 2.472 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.668      ; 6.341      ;
; 2.475 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.079      ; 6.255      ;
; 2.483 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.631      ; 6.315      ;
; 2.495 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.050      ; 6.746      ;
; 2.496 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.080      ; 6.277      ;
; 2.498 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.075      ; 3.774      ;
; 2.510 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][2]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.019      ; 3.730      ;
; 2.525 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.106      ; 6.332      ;
; 2.526 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.050      ; 6.777      ;
; 2.529 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 3.631      ; 6.361      ;
; 2.534 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 4.050      ; 6.785      ;
; 2.559 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.041      ; 3.801      ;
; 2.560 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][1]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.040      ; 3.801      ;
; 2.599 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.029      ; 3.829      ;
; 2.610 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.969      ; 3.780      ;
; 2.611 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; reset        ; CacheController:Unit1|send_block_out ; -0.500       ; 4.055      ; 6.367      ;
; 2.614 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 1.034      ; 3.849      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                                                               ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.261 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.708     ; 4.552      ;
; -4.237 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][0][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.691     ; 4.545      ;
; -4.236 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][1][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.680     ; 4.555      ;
; -4.201 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.648     ; 4.552      ;
; -4.040 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~_emulated  ; reset        ; clock       ; 0.500        ; 2.975      ; 7.494      ;
; -4.016 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[3][0][14]~_emulated ; reset        ; clock       ; 0.500        ; 2.992      ; 7.487      ;
; -4.015 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][1][5]~_emulated  ; reset        ; clock       ; 0.500        ; 3.003      ; 7.497      ;
; -3.980 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~_emulated  ; reset        ; clock       ; 0.500        ; 3.035      ; 7.494      ;
; -3.875 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][1][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.652     ; 4.222      ;
; -3.874 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][0][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.684     ; 4.189      ;
; -3.873 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.684     ; 4.188      ;
; -3.873 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][0][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.695     ; 4.177      ;
; -3.873 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][3][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.686     ; 4.186      ;
; -3.870 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.656     ; 4.213      ;
; -3.869 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][0][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.678     ; 4.190      ;
; -3.868 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.642     ; 4.225      ;
; -3.867 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.692     ; 4.174      ;
; -3.867 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.651     ; 4.215      ;
; -3.867 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.652     ; 4.214      ;
; -3.867 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.644     ; 4.222      ;
; -3.867 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][3][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.655     ; 4.211      ;
; -3.867 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.658     ; 4.208      ;
; -3.866 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][0][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.640     ; 4.225      ;
; -3.866 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.674     ; 4.191      ;
; -3.866 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][1][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.652     ; 4.213      ;
; -3.866 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][1][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.641     ; 4.224      ;
; -3.866 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][1][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.644     ; 4.221      ;
; -3.866 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.649     ; 4.216      ;
; -3.866 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.662     ; 4.203      ;
; -3.865 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.655     ; 4.209      ;
; -3.865 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.662     ; 4.202      ;
; -3.865 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.675     ; 4.189      ;
; -3.865 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][8]~_emulated  ; clock        ; clock       ; 1.000        ; -0.660     ; 4.204      ;
; -3.865 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.654     ; 4.210      ;
; -3.865 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.685     ; 4.179      ;
; -3.865 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.685     ; 4.179      ;
; -3.865 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.685     ; 4.179      ;
; -3.865 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.685     ; 4.179      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.697     ; 4.166      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.675     ; 4.188      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][1][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.675     ; 4.188      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][0][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.686     ; 4.177      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.668     ; 4.195      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.668     ; 4.195      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.702     ; 4.161      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.688     ; 4.175      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.689     ; 4.174      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][1][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.675     ; 4.188      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.674     ; 4.189      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][1][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.669     ; 4.194      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.683     ; 4.180      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.668     ; 4.195      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~_emulated  ; clock        ; clock       ; 1.000        ; -0.668     ; 4.195      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.668     ; 4.195      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][2][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.675     ; 4.188      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][2][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.668     ; 4.195      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.660     ; 4.203      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.676     ; 4.187      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.665     ; 4.198      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.668     ; 4.195      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.660     ; 4.203      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][3][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.676     ; 4.187      ;
; -3.864 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.698     ; 4.165      ;
; -3.863 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.702     ; 4.160      ;
; -3.863 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.679     ; 4.183      ;
; -3.863 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.676     ; 4.186      ;
; -3.863 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.697     ; 4.165      ;
; -3.863 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][3][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.646     ; 4.216      ;
; -3.863 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][3][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.646     ; 4.216      ;
; -3.862 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.638     ; 4.223      ;
; -3.861 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][1][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.652     ; 4.208      ;
; -3.861 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.645     ; 4.215      ;
; -3.861 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.645     ; 4.215      ;
; -3.861 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][2][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.637     ; 4.223      ;
; -3.860 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.648     ; 4.211      ;
; -3.860 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~_emulated ; clock        ; clock       ; 1.000        ; -0.648     ; 4.211      ;
; -3.860 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][2][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.661     ; 4.198      ;
; -3.860 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.648     ; 4.211      ;
; -3.860 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][2][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.661     ; 4.198      ;
; -3.860 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.648     ; 4.211      ;
; -3.860 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.648     ; 4.211      ;
; -3.860 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.652     ; 4.207      ;
; -3.860 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][3][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.655     ; 4.204      ;
; -3.860 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.656     ; 4.203      ;
; -3.859 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][0][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.675     ; 4.183      ;
; -3.859 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~_emulated ; clock        ; clock       ; 1.000        ; -0.631     ; 4.227      ;
; -3.859 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][0][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.661     ; 4.197      ;
; -3.859 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][1][10]~_emulated ; clock        ; clock       ; 1.000        ; -0.662     ; 4.196      ;
; -3.859 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~_emulated  ; clock        ; clock       ; 1.000        ; -0.675     ; 4.183      ;
; -3.859 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.676     ; 4.182      ;
; -3.859 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.691     ; 4.167      ;
; -3.859 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][3]~_emulated  ; clock        ; clock       ; 1.000        ; -0.678     ; 4.180      ;
; -3.859 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[4][3][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.681     ; 4.177      ;
; -3.859 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][2][15]~_emulated ; clock        ; clock       ; 1.000        ; -0.675     ; 4.183      ;
; -3.859 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[2][3][11]~_emulated ; clock        ; clock       ; 1.000        ; -0.678     ; 4.180      ;
; -3.858 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][2][2]~_emulated  ; clock        ; clock       ; 1.000        ; -0.684     ; 4.173      ;
; -3.858 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.684     ; 4.173      ;
; -3.858 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[7][3][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.689     ; 4.168      ;
; -3.858 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~_emulated  ; clock        ; clock       ; 1.000        ; -0.690     ; 4.167      ;
; -3.857 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][0][4]~_emulated  ; clock        ; clock       ; 1.000        ; -0.647     ; 4.209      ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'reset'                                                                                                               ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.426 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; reset        ; reset       ; 0.500        ; 6.422      ; 5.513      ;
; -0.397 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; reset        ; reset       ; 0.500        ; 6.385      ; 5.485      ;
; -0.276 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ; reset        ; reset       ; 0.500        ; 6.157      ; 5.398      ;
; -0.245 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1  ; reset        ; reset       ; 0.500        ; 6.460      ; 5.353      ;
; -0.227 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; reset        ; reset       ; 0.500        ; 6.190      ; 5.541      ;
; -0.148 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.158      ; 5.567      ;
; -0.090 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~1  ; reset        ; reset       ; 0.500        ; 6.171      ; 5.724      ;
; -0.089 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1 ; reset        ; reset       ; 0.500        ; 6.168      ; 5.446      ;
; -0.079 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; reset        ; reset       ; 0.500        ; 6.423      ; 5.513      ;
; -0.076 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][11]~1 ; reset        ; reset       ; 0.500        ; 6.180      ; 5.424      ;
; -0.035 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; reset        ; reset       ; 0.500        ; 6.163      ; 5.443      ;
; -0.015 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; reset        ; reset       ; 0.500        ; 6.188      ; 5.483      ;
; 0.005  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~1 ; reset        ; reset       ; 0.500        ; 6.178      ; 5.587      ;
; 0.013  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][2]~1  ; reset        ; reset       ; 0.500        ; 6.139      ; 5.589      ;
; 0.017  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][12]~1 ; reset        ; reset       ; 0.500        ; 6.207      ; 5.497      ;
; 0.030  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; reset        ; reset       ; 0.500        ; 6.158      ; 5.429      ;
; 0.034  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.460      ; 5.461      ;
; 0.042  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1  ; reset        ; reset       ; 0.500        ; 6.186      ; 5.395      ;
; 0.052  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][9]~1  ; reset        ; reset       ; 0.500        ; 6.186      ; 5.588      ;
; 0.092  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~1  ; reset        ; reset       ; 0.500        ; 6.184      ; 5.396      ;
; 0.125  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; reset        ; reset       ; 0.500        ; 6.183      ; 5.511      ;
; 0.127  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][11]~1 ; reset        ; reset       ; 0.500        ; 6.145      ; 5.354      ;
; 0.127  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][4]~1  ; reset        ; reset       ; 0.500        ; 6.184      ; 5.532      ;
; 0.135  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][4]~1  ; reset        ; reset       ; 0.500        ; 6.171      ; 5.724      ;
; 0.145  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][15]~1 ; reset        ; reset       ; 0.500        ; 6.155      ; 5.547      ;
; 0.160  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~1  ; reset        ; reset       ; 0.500        ; 6.153      ; 5.525      ;
; 0.165  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][9]~1  ; reset        ; reset       ; 0.500        ; 6.169      ; 5.692      ;
; 0.169  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][8]~1  ; reset        ; reset       ; 0.500        ; 6.177      ; 5.483      ;
; 0.170  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.165      ; 5.675      ;
; 0.174  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.182      ; 5.545      ;
; 0.175  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~1  ; reset        ; reset       ; 0.500        ; 6.154      ; 5.666      ;
; 0.178  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][6]~1  ; reset        ; reset       ; 0.500        ; 6.186      ; 5.558      ;
; 0.179  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][12]~1 ; reset        ; reset       ; 0.500        ; 6.196      ; 5.557      ;
; 0.180  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~1  ; reset        ; reset       ; 0.500        ; 6.137      ; 5.633      ;
; 0.184  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][9]~1  ; reset        ; reset       ; 0.500        ; 6.210      ; 5.718      ;
; 0.187  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][8]~1  ; reset        ; reset       ; 0.500        ; 6.167      ; 5.475      ;
; 0.187  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][12]~1 ; reset        ; reset       ; 0.500        ; 6.198      ; 5.687      ;
; 0.189  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][11]~1 ; reset        ; reset       ; 0.500        ; 6.138      ; 5.628      ;
; 0.191  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][10]~1 ; reset        ; reset       ; 0.500        ; 6.184      ; 5.530      ;
; 0.191  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][15]~1 ; reset        ; reset       ; 0.500        ; 6.168      ; 5.374      ;
; 0.195  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][11]~1 ; reset        ; reset       ; 0.500        ; 6.161      ; 5.516      ;
; 0.195  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][11]~1 ; reset        ; reset       ; 0.500        ; 6.154      ; 5.653      ;
; 0.196  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][13]~1 ; reset        ; reset       ; 0.500        ; 6.213      ; 5.466      ;
; 0.198  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][13]~1 ; reset        ; reset       ; 0.500        ; 6.208      ; 5.488      ;
; 0.207  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][5]~1  ; reset        ; reset       ; 0.500        ; 6.145      ; 5.625      ;
; 0.208  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.169      ; 5.644      ;
; 0.211  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; reset        ; reset       ; 0.500        ; 6.199      ; 5.443      ;
; 0.211  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][3]~1  ; reset        ; reset       ; 0.500        ; 6.183      ; 5.516      ;
; 0.212  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; reset        ; reset       ; 0.500        ; 6.159      ; 5.429      ;
; 0.215  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][15]~1 ; reset        ; reset       ; 0.500        ; 6.167      ; 5.621      ;
; 0.216  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.171      ; 5.643      ;
; 0.218  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~1 ; reset        ; reset       ; 0.500        ; 6.145      ; 5.607      ;
; 0.219  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~1 ; reset        ; reset       ; 0.500        ; 6.145      ; 5.607      ;
; 0.220  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][12]~1 ; reset        ; reset       ; 0.500        ; 6.198      ; 5.673      ;
; 0.222  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~1  ; reset        ; reset       ; 0.500        ; 6.144      ; 5.416      ;
; 0.223  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][6]~1  ; reset        ; reset       ; 0.500        ; 6.178      ; 5.460      ;
; 0.225  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~1  ; reset        ; reset       ; 0.500        ; 6.171      ; 5.469      ;
; 0.225  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; reset        ; reset       ; 0.500        ; 6.169      ; 5.627      ;
; 0.228  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][2]~1  ; reset        ; reset       ; 0.500        ; 6.141      ; 5.598      ;
; 0.230  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~1 ; reset        ; reset       ; 0.500        ; 6.193      ; 5.366      ;
; 0.231  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; reset        ; reset       ; 0.500        ; 6.303      ; 5.622      ;
; 0.233  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][1]~1  ; reset        ; reset       ; 0.500        ; 6.153      ; 5.467      ;
; 0.233  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~1 ; reset        ; reset       ; 0.500        ; 6.181      ; 5.352      ;
; 0.234  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][1]~1  ; reset        ; reset       ; 0.500        ; 6.129      ; 5.577      ;
; 0.234  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~1 ; reset        ; reset       ; 0.500        ; 6.157      ; 5.613      ;
; 0.235  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][5]~1  ; reset        ; reset       ; 0.500        ; 6.182      ; 5.622      ;
; 0.235  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][11]~1 ; reset        ; reset       ; 0.500        ; 6.156      ; 5.598      ;
; 0.236  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][4]~1  ; reset        ; reset       ; 0.500        ; 6.198      ; 5.644      ;
; 0.236  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][0]~1  ; reset        ; reset       ; 0.500        ; 6.124      ; 5.575      ;
; 0.237  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~1  ; reset        ; reset       ; 0.500        ; 6.138      ; 5.436      ;
; 0.237  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][14]~1 ; reset        ; reset       ; 0.500        ; 6.160      ; 5.621      ;
; 0.237  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][14]~1 ; reset        ; reset       ; 0.500        ; 6.311      ; 5.635      ;
; 0.237  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~1  ; reset        ; reset       ; 0.500        ; 6.151      ; 5.605      ;
; 0.240  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][15]~1 ; reset        ; reset       ; 0.500        ; 6.137      ; 5.582      ;
; 0.241  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1  ; reset        ; reset       ; 0.500        ; 6.186      ; 5.620      ;
; 0.243  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][1]~1  ; reset        ; reset       ; 0.500        ; 6.152      ; 5.588      ;
; 0.243  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][7]~1  ; reset        ; reset       ; 0.500        ; 6.138      ; 5.570      ;
; 0.245  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ; reset        ; reset       ; 0.500        ; 6.157      ; 5.416      ;
; 0.246  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][6]~1  ; reset        ; reset       ; 0.500        ; 6.178      ; 5.612      ;
; 0.249  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; reset        ; reset       ; 0.500        ; 6.132      ; 5.381      ;
; 0.249  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][2]~1  ; reset        ; reset       ; 0.500        ; 6.164      ; 5.596      ;
; 0.250  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][15]~1 ; reset        ; reset       ; 0.500        ; 6.138      ; 5.582      ;
; 0.251  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][0]~1  ; reset        ; reset       ; 0.500        ; 6.132      ; 5.412      ;
; 0.251  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][6]~1  ; reset        ; reset       ; 0.500        ; 6.170      ; 5.599      ;
; 0.251  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][4]~1  ; reset        ; reset       ; 0.500        ; 6.196      ; 5.631      ;
; 0.252  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ; reset        ; reset       ; 0.500        ; 6.165      ; 5.588      ;
; 0.253  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][14]~1 ; reset        ; reset       ; 0.500        ; 6.156      ; 5.583      ;
; 0.253  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][14]~1 ; reset        ; reset       ; 0.500        ; 6.155      ; 5.583      ;
; 0.254  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][14]~1 ; reset        ; reset       ; 0.500        ; 6.166      ; 5.588      ;
; 0.254  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][6]~1  ; reset        ; reset       ; 0.500        ; 6.186      ; 5.381      ;
; 0.255  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][6]~1  ; reset        ; reset       ; 0.500        ; 6.179      ; 5.611      ;
; 0.257  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1  ; reset        ; reset       ; 0.500        ; 6.181      ; 5.607      ;
; 0.257  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; reset        ; reset       ; 0.500        ; 6.211      ; 5.643      ;
; 0.258  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][8]~1  ; reset        ; reset       ; 0.500        ; 6.166      ; 5.584      ;
; 0.258  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~1 ; reset        ; reset       ; 0.500        ; 6.194      ; 5.615      ;
; 0.258  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][12]~1 ; reset        ; reset       ; 0.500        ; 6.177      ; 5.606      ;
; 0.259  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; reset        ; reset       ; 0.500        ; 6.157      ; 5.430      ;
; 0.260  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; reset        ; reset       ; 0.500        ; 6.200      ; 5.469      ;
; 0.261  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~1 ; reset        ; reset       ; 0.500        ; 6.168      ; 5.437      ;
; 0.261  ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~1 ; reset        ; reset       ; 0.500        ; 6.180      ; 5.602      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'reset'                                                                                                                ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.845 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][7]~1  ; reset        ; reset       ; 0.000        ; 6.707      ; 4.862      ;
; -1.834 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; reset        ; reset       ; 0.000        ; 6.746      ; 4.912      ;
; -1.810 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1  ; reset        ; reset       ; 0.000        ; 6.700      ; 4.890      ;
; -1.769 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][15]~1 ; reset        ; reset       ; 0.000        ; 6.666      ; 4.897      ;
; -1.767 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1  ; reset        ; reset       ; 0.000        ; 6.657      ; 4.890      ;
; -1.746 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.588      ; 4.842      ;
; -1.739 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][10]~1 ; reset        ; reset       ; 0.000        ; 6.686      ; 4.947      ;
; -1.722 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][14]~1 ; reset        ; reset       ; 0.000        ; 6.580      ; 4.858      ;
; -1.698 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][5]~1  ; reset        ; reset       ; 0.000        ; 6.663      ; 4.965      ;
; -1.694 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][9]~1  ; reset        ; reset       ; 0.000        ; 6.630      ; 4.936      ;
; -1.694 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ; reset        ; reset       ; 0.000        ; 6.700      ; 5.006      ;
; -1.692 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.585      ; 4.893      ;
; -1.691 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.584      ; 4.893      ;
; -1.691 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][9]~1  ; reset        ; reset       ; 0.000        ; 6.562      ; 4.871      ;
; -1.690 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.588      ; 4.898      ;
; -1.681 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; reset        ; reset       ; 0.000        ; 6.661      ; 4.980      ;
; -1.680 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; reset        ; reset       ; 0.000        ; 6.659      ; 4.979      ;
; -1.670 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; reset        ; reset       ; 0.000        ; 6.557      ; 4.887      ;
; -1.669 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][6]~1  ; reset        ; reset       ; 0.000        ; 6.557      ; 4.888      ;
; -1.653 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][12]~1 ; reset        ; reset       ; 0.000        ; 6.581      ; 4.928      ;
; -1.651 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][0]~1  ; reset        ; reset       ; 0.000        ; 6.380      ; 4.729      ;
; -1.651 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.560      ; 4.909      ;
; -1.648 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~1  ; reset        ; reset       ; 0.000        ; 6.558      ; 4.910      ;
; -1.648 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; reset        ; reset       ; 0.000        ; 6.690      ; 5.042      ;
; -1.647 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; reset        ; reset       ; 0.000        ; 6.621      ; 4.974      ;
; -1.647 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.621      ; 4.974      ;
; -1.646 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; reset        ; reset       ; 0.000        ; 6.590      ; 4.944      ;
; -1.644 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][6]~1  ; reset        ; reset       ; 0.000        ; 6.590      ; 4.946      ;
; -1.641 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][4]~1  ; reset        ; reset       ; 0.000        ; 6.578      ; 4.937      ;
; -1.636 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][6]~1  ; reset        ; reset       ; 0.000        ; 6.586      ; 4.950      ;
; -1.636 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][5]~1  ; reset        ; reset       ; 0.000        ; 6.408      ; 4.772      ;
; -1.629 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][6]~1  ; reset        ; reset       ; 0.000        ; 6.552      ; 4.923      ;
; -1.622 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1  ; reset        ; reset       ; 0.000        ; 6.399      ; 4.777      ;
; -1.619 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][7]~1  ; reset        ; reset       ; 0.000        ; 6.397      ; 4.778      ;
; -1.619 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][14]~1 ; reset        ; reset       ; 0.000        ; 6.581      ; 4.962      ;
; -1.612 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~1 ; reset        ; reset       ; 0.000        ; 6.577      ; 4.965      ;
; -1.608 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; reset        ; reset       ; 0.000        ; 6.540      ; 4.932      ;
; -1.607 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][3]~1  ; reset        ; reset       ; 0.000        ; 6.568      ; 4.961      ;
; -1.607 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][12]~1 ; reset        ; reset       ; 0.000        ; 6.580      ; 4.973      ;
; -1.606 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 0.000        ; 6.398      ; 4.792      ;
; -1.597 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][5]~1  ; reset        ; reset       ; 0.000        ; 6.396      ; 4.799      ;
; -1.596 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][8]~1  ; reset        ; reset       ; 0.000        ; 6.573      ; 4.977      ;
; -1.594 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][2]~1  ; reset        ; reset       ; 0.000        ; 6.532      ; 4.938      ;
; -1.594 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][8]~1  ; reset        ; reset       ; 0.000        ; 6.573      ; 4.979      ;
; -1.593 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][3]~1  ; reset        ; reset       ; 0.000        ; 6.568      ; 4.975      ;
; -1.592 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][2]~1  ; reset        ; reset       ; 0.000        ; 6.511      ; 4.919      ;
; -1.591 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1  ; reset        ; reset       ; 0.000        ; 6.557      ; 4.966      ;
; -1.591 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~1 ; reset        ; reset       ; 0.000        ; 6.579      ; 4.988      ;
; -1.588 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][9]~1  ; reset        ; reset       ; 0.000        ; 6.376      ; 4.788      ;
; -1.584 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][4]~1  ; reset        ; reset       ; 0.000        ; 6.395      ; 4.811      ;
; -1.582 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~1  ; reset        ; reset       ; 0.000        ; 6.533      ; 4.951      ;
; -1.580 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1 ; reset        ; reset       ; 0.000        ; 6.557      ; 4.977      ;
; -1.579 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][2]~1  ; reset        ; reset       ; 0.000        ; 6.530      ; 4.951      ;
; -1.578 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][3]~1  ; reset        ; reset       ; 0.000        ; 6.566      ; 4.988      ;
; -1.578 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][13]~1 ; reset        ; reset       ; 0.000        ; 6.549      ; 4.971      ;
; -1.577 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][3]~1  ; reset        ; reset       ; 0.000        ; 6.565      ; 4.988      ;
; -1.574 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][7]~1  ; reset        ; reset       ; 0.000        ; 6.543      ; 4.969      ;
; -1.566 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; reset        ; reset       ; 0.000        ; 6.394      ; 4.828      ;
; -1.566 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][3]~1  ; reset        ; reset       ; 0.000        ; 6.568      ; 5.002      ;
; -1.565 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; reset        ; reset       ; 0.000        ; 6.394      ; 4.829      ;
; -1.565 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ; reset        ; reset       ; 0.000        ; 6.384      ; 4.819      ;
; -1.564 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~1 ; reset        ; reset       ; 0.000        ; 6.574      ; 5.010      ;
; -1.563 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][3]~1  ; reset        ; reset       ; 0.000        ; 6.566      ; 5.003      ;
; -1.562 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~1 ; reset        ; reset       ; 0.000        ; 6.409      ; 4.847      ;
; -1.560 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][12]~1 ; reset        ; reset       ; 0.000        ; 6.557      ; 4.997      ;
; -1.559 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][6]~1  ; reset        ; reset       ; 0.000        ; 6.399      ; 4.840      ;
; -1.559 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][9]~1  ; reset        ; reset       ; 0.000        ; 6.420      ; 4.861      ;
; -1.554 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1 ; reset        ; reset       ; 0.000        ; 6.423      ; 4.869      ;
; -1.552 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][0]~1  ; reset        ; reset       ; 0.000        ; 6.359      ; 4.807      ;
; -1.552 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][14]~1 ; reset        ; reset       ; 0.000        ; 6.421      ; 4.869      ;
; -1.551 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][12]~1 ; reset        ; reset       ; 0.000        ; 6.586      ; 5.035      ;
; -1.549 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; reset        ; reset       ; 0.000        ; 6.403      ; 4.854      ;
; -1.549 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][7]~1  ; reset        ; reset       ; 0.000        ; 6.403      ; 4.854      ;
; -1.548 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][12]~1 ; reset        ; reset       ; 0.000        ; 6.583      ; 5.035      ;
; -1.547 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; reset        ; reset       ; 0.000        ; 6.576      ; 5.029      ;
; -1.542 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1  ; reset        ; reset       ; 0.000        ; 6.534      ; 4.992      ;
; -1.542 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][12]~1 ; reset        ; reset       ; 0.000        ; 6.583      ; 5.041      ;
; -1.542 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][9]~1  ; reset        ; reset       ; 0.000        ; 6.421      ; 4.879      ;
; -1.540 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][8]~1  ; reset        ; reset       ; 0.000        ; 6.565      ; 5.025      ;
; -1.537 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][10]~1 ; reset        ; reset       ; 0.000        ; 6.577      ; 5.040      ;
; -1.535 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; reset        ; reset       ; 0.000        ; 6.699      ; 5.164      ;
; -1.535 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][10]~1 ; reset        ; reset       ; 0.000        ; 6.574      ; 5.039      ;
; -1.534 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][13]~1 ; reset        ; reset       ; 0.000        ; 6.428      ; 4.894      ;
; -1.533 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ; reset        ; reset       ; 0.000        ; 6.417      ; 4.884      ;
; -1.531 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][8]~1  ; reset        ; reset       ; 0.000        ; 6.566      ; 5.035      ;
; -1.528 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][2]~1  ; reset        ; reset       ; 0.000        ; 6.390      ; 4.862      ;
; -1.527 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; reset        ; reset       ; 0.000        ; 6.417      ; 4.890      ;
; -1.522 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][8]~1  ; reset        ; reset       ; 0.000        ; 6.398      ; 4.876      ;
; -1.521 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][7]~1  ; reset        ; reset       ; 0.000        ; 6.690      ; 5.169      ;
; -1.521 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][7]~1  ; reset        ; reset       ; 0.000        ; 6.635      ; 5.114      ;
; -1.520 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][5]~1  ; reset        ; reset       ; 0.000        ; 6.371      ; 4.851      ;
; -1.520 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][13]~1 ; reset        ; reset       ; 0.000        ; 6.580      ; 5.060      ;
; -1.517 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][7]~1  ; reset        ; reset       ; 0.000        ; 6.373      ; 4.856      ;
; -1.511 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][0]~1  ; reset        ; reset       ; 0.000        ; 6.390      ; 4.879      ;
; -1.511 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][0]~1  ; reset        ; reset       ; 0.000        ; 6.622      ; 5.111      ;
; -1.510 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][12]~1 ; reset        ; reset       ; 0.000        ; 6.582      ; 5.072      ;
; -1.509 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][0]~1  ; reset        ; reset       ; 0.000        ; 6.386      ; 4.877      ;
; -1.508 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][6]~1  ; reset        ; reset       ; 0.000        ; 6.414      ; 4.906      ;
; -1.508 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][3]~1  ; reset        ; reset       ; 0.000        ; 6.580      ; 5.072      ;
; -1.506 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~1  ; reset        ; reset       ; 0.000        ; 6.397      ; 4.891      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                                                         ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.183 ; reset     ; CacheController:Unit1|state.s6                     ; reset        ; clock       ; 0.000        ; 2.777      ; 2.805      ;
; -0.183 ; reset     ; CacheController:Unit1|state.s6b                    ; reset        ; clock       ; 0.000        ; 2.777      ; 2.805      ;
; -0.183 ; reset     ; CacheController:Unit1|write_tag                    ; reset        ; clock       ; 0.000        ; 2.777      ; 2.805      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s0                     ; reset        ; clock       ; 0.000        ; 2.796      ; 2.832      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s1                     ; reset        ; clock       ; 0.000        ; 2.796      ; 2.832      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s1c                    ; reset        ; clock       ; 0.000        ; 2.796      ; 2.832      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s4                     ; reset        ; clock       ; 0.000        ; 2.796      ; 2.832      ;
; -0.175 ; reset     ; CacheController:Unit1|replaceStatusOut             ; reset        ; clock       ; 0.000        ; 2.799      ; 2.835      ;
; -0.175 ; reset     ; CacheController:Unit1|state.sWait                  ; reset        ; clock       ; 0.000        ; 2.796      ; 2.832      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s5                     ; reset        ; clock       ; 0.000        ; 2.796      ; 2.832      ;
; -0.175 ; reset     ; CacheController:Unit1|state.s1b                    ; reset        ; clock       ; 0.000        ; 2.796      ; 2.832      ;
; -0.175 ; reset     ; CacheController:Unit1|delayReq                     ; reset        ; clock       ; 0.000        ; 2.796      ; 2.832      ;
; -0.173 ; reset     ; CacheController:Unit1|state.s7                     ; reset        ; clock       ; 0.000        ; 2.768      ; 2.806      ;
; -0.173 ; reset     ; CacheController:Unit1|state.s8                     ; reset        ; clock       ; 0.000        ; 2.768      ; 2.806      ;
; -0.173 ; reset     ; CacheController:Unit1|state.Sdelay                 ; reset        ; clock       ; 0.000        ; 2.768      ; 2.806      ;
; -0.173 ; reset     ; CacheController:Unit1|state.s3                     ; reset        ; clock       ; 0.000        ; 2.768      ; 2.806      ;
; -0.173 ; reset     ; CacheController:Unit1|state.sReset                 ; reset        ; clock       ; 0.000        ; 2.768      ; 2.806      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[0][0]           ; reset        ; clock       ; 0.000        ; 2.757      ; 2.795      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[0][1]           ; reset        ; clock       ; 0.000        ; 2.757      ; 2.795      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[0][2]           ; reset        ; clock       ; 0.000        ; 2.757      ; 2.795      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[0][3]           ; reset        ; clock       ; 0.000        ; 2.757      ; 2.795      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[1][1]           ; reset        ; clock       ; 0.000        ; 2.751      ; 2.789      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[1][2]           ; reset        ; clock       ; 0.000        ; 2.751      ; 2.789      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[1][0]           ; reset        ; clock       ; 0.000        ; 2.751      ; 2.789      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[1][3]           ; reset        ; clock       ; 0.000        ; 2.751      ; 2.789      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[3][0]           ; reset        ; clock       ; 0.000        ; 2.751      ; 2.789      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[3][2]           ; reset        ; clock       ; 0.000        ; 2.754      ; 2.792      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[3][3]           ; reset        ; clock       ; 0.000        ; 2.751      ; 2.789      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[3][1]           ; reset        ; clock       ; 0.000        ; 2.751      ; 2.789      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[4][1]           ; reset        ; clock       ; 0.000        ; 2.757      ; 2.795      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[4][0]           ; reset        ; clock       ; 0.000        ; 2.757      ; 2.795      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[4][2]           ; reset        ; clock       ; 0.000        ; 2.757      ; 2.795      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[4][3]           ; reset        ; clock       ; 0.000        ; 2.757      ; 2.795      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[5][3]           ; reset        ; clock       ; 0.000        ; 2.754      ; 2.792      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[5][0]           ; reset        ; clock       ; 0.000        ; 2.756      ; 2.794      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[5][2]           ; reset        ; clock       ; 0.000        ; 2.756      ; 2.794      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[5][1]           ; reset        ; clock       ; 0.000        ; 2.754      ; 2.792      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[7][1]           ; reset        ; clock       ; 0.000        ; 2.756      ; 2.794      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[7][3]           ; reset        ; clock       ; 0.000        ; 2.756      ; 2.794      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[7][2]           ; reset        ; clock       ; 0.000        ; 2.756      ; 2.794      ;
; -0.173 ; reset     ; CacheController:Unit1|dirtybit_mem[7][0]           ; reset        ; clock       ; 0.000        ; 2.756      ; 2.794      ;
; -0.173 ; reset     ; CacheController:Unit1|send_block_out               ; reset        ; clock       ; 0.000        ; 2.744      ; 2.782      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][0] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][0] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][0] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][0] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][0] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][0] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][1] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][1] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][1] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][1] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][1] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][1] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][2] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][2] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][2] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][2] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][2] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][2] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][3] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][3] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][3] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][3] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][3] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][3] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][4] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][4] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][4] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][4] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][4] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][4] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][5] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][5] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][5] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][5] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][5] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][5] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][6] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][6] ; reset        ; clock       ; 0.000        ; 2.750      ; 2.788      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][6] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][6] ; reset        ; clock       ; 0.000        ; 2.749      ; 2.787      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][6] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][6] ; reset        ; clock       ; 0.000        ; 2.730      ; 2.768      ;
; -0.173 ; reset     ; CacheController:Unit1|state.s2                     ; reset        ; clock       ; 0.000        ; 2.768      ; 2.806      ;
; -0.173 ; reset     ; CacheController:Unit1|done                         ; reset        ; clock       ; 0.000        ; 2.768      ; 2.806      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[2][2]           ; reset        ; clock       ; 0.000        ; 2.725      ; 2.764      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[2][0]           ; reset        ; clock       ; 0.000        ; 2.725      ; 2.764      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[2][1]           ; reset        ; clock       ; 0.000        ; 2.725      ; 2.764      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[2][3]           ; reset        ; clock       ; 0.000        ; 2.725      ; 2.764      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[6][1]           ; reset        ; clock       ; 0.000        ; 2.725      ; 2.764      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[6][0]           ; reset        ; clock       ; 0.000        ; 2.725      ; 2.764      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[6][3]           ; reset        ; clock       ; 0.000        ; 2.725      ; 2.764      ;
; -0.172 ; reset     ; CacheController:Unit1|dirtybit_mem[6][2]           ; reset        ; clock       ; 0.000        ; 2.725      ; 2.764      ;
; -0.172 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][0] ; reset        ; clock       ; 0.000        ; 2.729      ; 2.768      ;
; -0.172 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][0] ; reset        ; clock       ; 0.000        ; 2.729      ; 2.768      ;
; -0.172 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][1] ; reset        ; clock       ; 0.000        ; 2.729      ; 2.768      ;
; -0.172 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][1] ; reset        ; clock       ; 0.000        ; 2.729      ; 2.768      ;
; -0.172 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][2] ; reset        ; clock       ; 0.000        ; 2.729      ; 2.768      ;
; -0.172 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][2] ; reset        ; clock       ; 0.000        ; 2.729      ; 2.768      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][13]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][15]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][3]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~_emulated  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][10]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~_emulated ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                                     ;
; 0.276  ; 0.276        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; controller_en                                             ;
; 0.310  ; 0.310        ; 0.000          ; High Pulse Width ; reset ; Fall       ; controller_en|datad                                       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][5]~1  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][15]~1 ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][0]~1  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][2][0]~1  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][15]~1 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~1  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][14]~1 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][5]~1  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][15]~1 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][0]~1  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][15]~1 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][1][15]~1 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][15]~1 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][7]~1  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][5]~1  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][9]~1  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~1  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][12]~1 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][2]~1  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][1]~1  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][2]~1  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][3][0]~1  ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][3][2]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][11]~1 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][11]~1 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][14]~1 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][5]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][2][7]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][3][7]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][1]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][4]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][11]~1 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][1]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][2][1]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][3][1]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][3][7]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][1]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][2]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][3][13]~1 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][2]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][0]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][10]~1 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][2][2]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][10]~1 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][7]~1  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][1][11]~1 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][1]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][14]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][10]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][10]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][3][11]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][3][5]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][14]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][0]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][2][0]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][2][15]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][1][1]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][1]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][2]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][3][11]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][3][1]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][8]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][1]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][4]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][11]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][2][11]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][2][8]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][3][1]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][15]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][1]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][5]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][1][0]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][1][14]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][10]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][15]~1 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][5]~1  ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][3][11]~1 ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~1 ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'MainMemory:Unit2|slowClock'                                                                                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.184  ; 0.417        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.184  ; 0.417        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.184  ; 0.417        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.184  ; 0.417        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.184  ; 0.417        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; 0.184  ; 0.417        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.184  ; 0.417        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; 0.184  ; 0.417        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; 0.184  ; 0.417        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; 0.185  ; 0.418        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.185  ; 0.418        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.185  ; 0.418        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; 0.185  ; 0.418        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; 0.185  ; 0.418        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; 0.185  ; 0.418        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; 0.185  ; 0.418        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; 0.185  ; 0.418        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; 0.185  ; 0.418        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; 0.186  ; 0.419        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; 0.186  ; 0.419        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; 0.186  ; 0.419        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; 0.186  ; 0.419        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; 0.186  ; 0.419        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; 0.186  ; 0.419        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; 0.186  ; 0.419        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; 0.186  ; 0.419        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.187  ; 0.420        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 0.187  ; 0.420        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; 0.187  ; 0.420        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; 0.187  ; 0.420        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; 0.187  ; 0.420        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.188  ; 0.421        ; 0.233          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 0.341  ; 0.574        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 0.342  ; 0.575        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 0.342  ; 0.575        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; 0.342  ; 0.575        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; 0.342  ; 0.575        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.343  ; 0.576        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; 0.343  ; 0.576        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; 0.343  ; 0.576        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; 0.343  ; 0.576        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; 0.343  ; 0.576        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.344  ; 0.577        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.344  ; 0.577        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.344  ; 0.577        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; 0.344  ; 0.577        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; 0.344  ; 0.577        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; 0.344  ; 0.577        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; 0.344  ; 0.577        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; 0.344  ; 0.577        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; 0.344  ; 0.577        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; 0.344  ; 0.577        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; 0.345  ; 0.578        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.345  ; 0.578        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.345  ; 0.578        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.345  ; 0.578        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.345  ; 0.578        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; 0.345  ; 0.578        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.345  ; 0.578        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; 0.345  ; 0.578        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; 0.345  ; 0.578        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; 0.345  ; 0.578        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; 0.345  ; 0.578        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; 0.345  ; 0.578        ; 0.233          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|slowClock~clkctrl|inclk[0]                                                                                 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|slowClock~clkctrl|outclk                                                                                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a18|clk0                                                     ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|send_block_out'                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ;
; 0.218  ; 0.436        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ;
; 0.218  ; 0.436        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ;
; 0.218  ; 0.436        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ;
; 0.218  ; 0.436        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ;
; 0.218  ; 0.436        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ;
; 0.218  ; 0.436        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ;
; 0.218  ; 0.436        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ;
; 0.219  ; 0.437        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ;
; 0.219  ; 0.437        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ;
; 0.220  ; 0.438        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ;
; 0.221  ; 0.439        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ;
; 0.222  ; 0.440        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ;
; 0.222  ; 0.440        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ;
; 0.222  ; 0.440        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ;
; 0.222  ; 0.440        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ;
; 0.222  ; 0.440        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ;
; 0.222  ; 0.440        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ;
; 0.226  ; 0.444        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ;
; 0.226  ; 0.444        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ;
; 0.226  ; 0.444        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ;
; 0.226  ; 0.444        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ;
; 0.226  ; 0.444        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ;
; 0.226  ; 0.444        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ;
; 0.226  ; 0.444        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ;
; 0.226  ; 0.444        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ;
; 0.227  ; 0.445        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ;
; 0.229  ; 0.447        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ;
; 0.229  ; 0.447        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ;
; 0.229  ; 0.447        ; 0.218          ; High Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|replaceStatusOut'                                                                       ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[6]        ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[5]        ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[2]        ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[1]        ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[4]        ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[3]        ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[9]        ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[0]        ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[7]        ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[8]        ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[6]|datab             ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]|datad             ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[5]|datab             ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[2]|dataa             ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[0]|datab             ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[3]|dataa             ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[4]|dataa             ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[7]|datab             ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[9]|datab             ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[8]|datab             ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|datad           ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|inclk[0] ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|outclk   ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit1|replaceStatusOut|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit1|replaceStatusOut|q                ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|combout         ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|inclk[0] ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|outclk   ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|datad           ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[8]|datab             ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[9]|datab             ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[0]|datab             ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[3]|dataa             ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[7]|datab             ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[4]|dataa             ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[2]|dataa             ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]|datad             ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[5]|datab             ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[6]|datab             ;
; 0.577 ; 0.577        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[8]        ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[7]        ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[0]        ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[3]        ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[4]        ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[9]        ;
; 0.604 ; 0.604        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[1]        ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[2]        ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[5]        ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[6]        ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; 9.130  ; 9.494  ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; 8.972  ; 9.402  ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; 9.037  ; 9.494  ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; 9.130  ; 9.476  ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; 4.482  ; 4.592  ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; 2.461  ; 2.748  ; Rise       ; clock                                ;
; Mwe          ; clock                                ; 2.362  ; 2.651  ; Rise       ; clock                                ;
; address[*]   ; clock                                ; 10.416 ; 10.881 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; 7.362  ; 7.403  ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; 8.519  ; 8.805  ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; 9.932  ; 10.362 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; 10.374 ; 10.881 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; 10.416 ; 10.863 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; 2.786  ; 3.043  ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; 2.505  ; 2.743  ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; 3.528  ; 3.740  ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; 2.227  ; 2.518  ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; 2.348  ; 2.601  ; Rise       ; clock                                ;
;  address[10] ; clock                                ; 2.760  ; 3.143  ; Rise       ; clock                                ;
;  address[11] ; clock                                ; 2.963  ; 3.232  ; Rise       ; clock                                ;
; cache_en     ; clock                                ; 3.876  ; 3.740  ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; 1.960  ; 2.292  ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; 1.862  ; 2.171  ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; 1.947  ; 2.238  ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; 1.639  ; 1.892  ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; 1.053  ; 1.329  ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; 1.434  ; 1.711  ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; 1.451  ; 1.689  ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; 1.065  ; 1.300  ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; 1.497  ; 1.817  ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; 1.203  ; 1.458  ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; 1.842  ; 2.132  ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; 1.440  ; 1.705  ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; 1.640  ; 1.918  ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; 1.058  ; 1.327  ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; 1.960  ; 2.292  ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; 1.484  ; 1.755  ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; 1.203  ; 1.525  ; Rise       ; clock                                ;
; reset        ; clock                                ; 5.470  ; 5.551  ; Rise       ; clock                                ;
; address[*]   ; reset                                ; 5.482  ; 5.720  ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 4.795  ; 5.262  ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 5.171  ; 5.720  ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 5.482  ; 5.702  ; Rise       ; reset                                ;
; reset        ; reset                                ; 3.305  ; 3.383  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; 0.007  ; -0.301 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; -0.261 ; -0.561 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; -0.430 ; -0.725 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; 0.007  ; -0.301 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; -1.657 ; -1.905 ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; -2.029 ; -2.301 ; Rise       ; clock                                ;
; Mwe          ; clock                                ; -1.859 ; -2.126 ; Rise       ; clock                                ;
; address[*]   ; clock                                ; -0.934 ; -1.040 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; -0.934 ; -1.040 ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; -1.347 ; -1.611 ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; -1.303 ; -1.609 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; -1.358 ; -1.593 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; -1.133 ; -1.395 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; -1.305 ; -1.624 ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; -1.534 ; -1.771 ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; -1.525 ; -1.771 ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; -0.990 ; -1.249 ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; -1.007 ; -1.262 ; Rise       ; clock                                ;
;  address[10] ; clock                                ; -1.142 ; -1.430 ; Rise       ; clock                                ;
;  address[11] ; clock                                ; -1.445 ; -1.723 ; Rise       ; clock                                ;
; cache_en     ; clock                                ; -1.031 ; -1.115 ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; -0.627 ; -0.858 ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; -1.435 ; -1.725 ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; -1.528 ; -1.809 ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; -1.209 ; -1.450 ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; -0.627 ; -0.886 ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; -0.995 ; -1.255 ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; -1.013 ; -1.231 ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; -0.642 ; -0.858 ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; -1.052 ; -1.354 ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; -0.787 ; -1.030 ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; -1.417 ; -1.688 ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; -1.014 ; -1.270 ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; -1.207 ; -1.472 ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; -0.633 ; -0.885 ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; -1.515 ; -1.836 ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; -1.056 ; -1.319 ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; -0.782 ; -1.093 ; Rise       ; clock                                ;
; reset        ; clock                                ; -1.200 ; -1.237 ; Rise       ; clock                                ;
; address[*]   ; reset                                ; 1.454  ; 1.101  ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 1.454  ; 1.095  ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 1.444  ; 1.101  ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 1.026  ; 0.769  ; Rise       ; reset                                ;
; reset        ; reset                                ; 0.770  ; 0.610  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 4.148  ;        ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;        ; 4.109  ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; block_to_mem_d[*]       ; CacheController:Unit1|send_block_out   ; 13.187 ; 12.853 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[0]      ; CacheController:Unit1|send_block_out   ; 8.639  ; 8.460  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[1]      ; CacheController:Unit1|send_block_out   ; 9.868  ; 9.626  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[2]      ; CacheController:Unit1|send_block_out   ; 9.703  ; 9.553  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[3]      ; CacheController:Unit1|send_block_out   ; 9.256  ; 9.080  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[4]      ; CacheController:Unit1|send_block_out   ; 8.808  ; 8.717  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[5]      ; CacheController:Unit1|send_block_out   ; 10.879 ; 10.652 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[6]      ; CacheController:Unit1|send_block_out   ; 8.381  ; 8.341  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[7]      ; CacheController:Unit1|send_block_out   ; 10.626 ; 10.420 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[8]      ; CacheController:Unit1|send_block_out   ; 8.766  ; 8.667  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[9]      ; CacheController:Unit1|send_block_out   ; 8.404  ; 8.321  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[10]     ; CacheController:Unit1|send_block_out   ; 8.871  ; 8.886  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[11]     ; CacheController:Unit1|send_block_out   ; 10.379 ; 10.253 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[12]     ; CacheController:Unit1|send_block_out   ; 13.187 ; 12.853 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[13]     ; CacheController:Unit1|send_block_out   ; 8.667  ; 8.511  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[14]     ; CacheController:Unit1|send_block_out   ; 7.975  ; 7.893  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[15]     ; CacheController:Unit1|send_block_out   ; 8.786  ; 8.710  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[16]     ; CacheController:Unit1|send_block_out   ; 9.081  ; 8.831  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[17]     ; CacheController:Unit1|send_block_out   ; 10.677 ; 10.380 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[18]     ; CacheController:Unit1|send_block_out   ; 8.105  ; 8.100  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[19]     ; CacheController:Unit1|send_block_out   ; 8.567  ; 8.519  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[20]     ; CacheController:Unit1|send_block_out   ; 8.777  ; 8.639  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[21]     ; CacheController:Unit1|send_block_out   ; 8.645  ; 8.530  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[22]     ; CacheController:Unit1|send_block_out   ; 9.102  ; 9.062  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[23]     ; CacheController:Unit1|send_block_out   ; 9.173  ; 9.156  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[24]     ; CacheController:Unit1|send_block_out   ; 9.473  ; 9.343  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[25]     ; CacheController:Unit1|send_block_out   ; 9.702  ; 9.742  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[26]     ; CacheController:Unit1|send_block_out   ; 12.189 ; 11.972 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[27]     ; CacheController:Unit1|send_block_out   ; 9.349  ; 9.278  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[28]     ; CacheController:Unit1|send_block_out   ; 9.453  ; 9.284  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[29]     ; CacheController:Unit1|send_block_out   ; 8.132  ; 8.020  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[30]     ; CacheController:Unit1|send_block_out   ; 10.063 ; 9.987  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[31]     ; CacheController:Unit1|send_block_out   ; 9.638  ; 9.474  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[32]     ; CacheController:Unit1|send_block_out   ; 10.789 ; 10.669 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[33]     ; CacheController:Unit1|send_block_out   ; 8.291  ; 8.247  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[34]     ; CacheController:Unit1|send_block_out   ; 8.618  ; 8.611  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[35]     ; CacheController:Unit1|send_block_out   ; 9.221  ; 9.075  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[36]     ; CacheController:Unit1|send_block_out   ; 9.444  ; 9.422  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[37]     ; CacheController:Unit1|send_block_out   ; 8.883  ; 8.774  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[38]     ; CacheController:Unit1|send_block_out   ; 8.780  ; 8.736  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[39]     ; CacheController:Unit1|send_block_out   ; 9.617  ; 9.496  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[40]     ; CacheController:Unit1|send_block_out   ; 8.987  ; 8.901  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[41]     ; CacheController:Unit1|send_block_out   ; 8.884  ; 8.860  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[42]     ; CacheController:Unit1|send_block_out   ; 10.195 ; 9.873  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[43]     ; CacheController:Unit1|send_block_out   ; 9.876  ; 9.747  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[44]     ; CacheController:Unit1|send_block_out   ; 8.168  ; 8.065  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[45]     ; CacheController:Unit1|send_block_out   ; 8.286  ; 8.187  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[46]     ; CacheController:Unit1|send_block_out   ; 8.389  ; 8.235  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[47]     ; CacheController:Unit1|send_block_out   ; 8.929  ; 8.865  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[48]     ; CacheController:Unit1|send_block_out   ; 9.056  ; 8.874  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[49]     ; CacheController:Unit1|send_block_out   ; 9.251  ; 9.311  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[50]     ; CacheController:Unit1|send_block_out   ; 9.102  ; 8.958  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[51]     ; CacheController:Unit1|send_block_out   ; 10.776 ; 10.665 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[52]     ; CacheController:Unit1|send_block_out   ; 9.413  ; 9.151  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[53]     ; CacheController:Unit1|send_block_out   ; 10.412 ; 10.084 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[54]     ; CacheController:Unit1|send_block_out   ; 9.499  ; 9.363  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[55]     ; CacheController:Unit1|send_block_out   ; 11.466 ; 11.247 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[56]     ; CacheController:Unit1|send_block_out   ; 9.520  ; 9.269  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[57]     ; CacheController:Unit1|send_block_out   ; 8.207  ; 8.147  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[58]     ; CacheController:Unit1|send_block_out   ; 8.625  ; 8.571  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[59]     ; CacheController:Unit1|send_block_out   ; 8.537  ; 8.480  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[60]     ; CacheController:Unit1|send_block_out   ; 9.950  ; 9.743  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[61]     ; CacheController:Unit1|send_block_out   ; 9.600  ; 9.406  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[62]     ; CacheController:Unit1|send_block_out   ; 9.225  ; 9.103  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[63]     ; CacheController:Unit1|send_block_out   ; 9.110  ; 8.944  ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ; 4.553  ;        ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ;        ; 4.523  ; Fall       ; CacheController:Unit1|send_block_out   ;
; block_to_cache_d[*]     ; MainMemory:Unit2|slowClock             ; 15.244 ; 14.972 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[0]    ; MainMemory:Unit2|slowClock             ; 12.936 ; 12.860 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[1]    ; MainMemory:Unit2|slowClock             ; 11.505 ; 11.462 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[2]    ; MainMemory:Unit2|slowClock             ; 12.128 ; 12.037 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[3]    ; MainMemory:Unit2|slowClock             ; 11.642 ; 11.531 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[4]    ; MainMemory:Unit2|slowClock             ; 13.080 ; 12.906 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[5]    ; MainMemory:Unit2|slowClock             ; 12.705 ; 12.367 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[6]    ; MainMemory:Unit2|slowClock             ; 13.477 ; 13.232 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[7]    ; MainMemory:Unit2|slowClock             ; 15.244 ; 14.972 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[8]    ; MainMemory:Unit2|slowClock             ; 10.949 ; 10.828 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[9]    ; MainMemory:Unit2|slowClock             ; 13.022 ; 12.811 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[10]   ; MainMemory:Unit2|slowClock             ; 11.941 ; 11.830 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[11]   ; MainMemory:Unit2|slowClock             ; 11.585 ; 11.454 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[12]   ; MainMemory:Unit2|slowClock             ; 14.372 ; 14.088 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[13]   ; MainMemory:Unit2|slowClock             ; 13.562 ; 13.335 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[14]   ; MainMemory:Unit2|slowClock             ; 14.211 ; 13.911 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[15]   ; MainMemory:Unit2|slowClock             ; 12.716 ; 12.527 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[16]   ; MainMemory:Unit2|slowClock             ; 12.656 ; 12.407 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[17]   ; MainMemory:Unit2|slowClock             ; 13.379 ; 13.154 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[18]   ; MainMemory:Unit2|slowClock             ; 12.423 ; 12.232 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[19]   ; MainMemory:Unit2|slowClock             ; 11.760 ; 11.682 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[20]   ; MainMemory:Unit2|slowClock             ; 12.257 ; 12.106 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[21]   ; MainMemory:Unit2|slowClock             ; 12.047 ; 11.930 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[22]   ; MainMemory:Unit2|slowClock             ; 12.361 ; 12.138 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[23]   ; MainMemory:Unit2|slowClock             ; 12.537 ; 12.311 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[24]   ; MainMemory:Unit2|slowClock             ; 12.126 ; 11.938 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[25]   ; MainMemory:Unit2|slowClock             ; 11.736 ; 11.647 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[26]   ; MainMemory:Unit2|slowClock             ; 12.482 ; 12.342 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[27]   ; MainMemory:Unit2|slowClock             ; 13.163 ; 12.747 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[28]   ; MainMemory:Unit2|slowClock             ; 12.732 ; 12.627 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[29]   ; MainMemory:Unit2|slowClock             ; 12.110 ; 12.050 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[30]   ; MainMemory:Unit2|slowClock             ; 14.099 ; 13.821 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[31]   ; MainMemory:Unit2|slowClock             ; 12.266 ; 12.143 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[32]   ; MainMemory:Unit2|slowClock             ; 12.653 ; 12.406 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[33]   ; MainMemory:Unit2|slowClock             ; 11.846 ; 11.671 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[34]   ; MainMemory:Unit2|slowClock             ; 13.117 ; 12.814 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[35]   ; MainMemory:Unit2|slowClock             ; 12.170 ; 12.000 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[36]   ; MainMemory:Unit2|slowClock             ; 12.755 ; 12.525 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[37]   ; MainMemory:Unit2|slowClock             ; 13.805 ; 13.624 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[38]   ; MainMemory:Unit2|slowClock             ; 13.963 ; 13.679 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[39]   ; MainMemory:Unit2|slowClock             ; 11.717 ; 11.611 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[40]   ; MainMemory:Unit2|slowClock             ; 11.946 ; 11.822 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[41]   ; MainMemory:Unit2|slowClock             ; 13.808 ; 13.721 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[42]   ; MainMemory:Unit2|slowClock             ; 11.935 ; 11.799 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[43]   ; MainMemory:Unit2|slowClock             ; 11.724 ; 11.587 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[44]   ; MainMemory:Unit2|slowClock             ; 11.764 ; 11.692 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[45]   ; MainMemory:Unit2|slowClock             ; 12.473 ; 12.314 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[46]   ; MainMemory:Unit2|slowClock             ; 12.400 ; 12.222 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[47]   ; MainMemory:Unit2|slowClock             ; 11.947 ; 11.856 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[48]   ; MainMemory:Unit2|slowClock             ; 12.491 ; 12.191 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[49]   ; MainMemory:Unit2|slowClock             ; 13.557 ; 13.133 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[50]   ; MainMemory:Unit2|slowClock             ; 11.425 ; 11.316 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[51]   ; MainMemory:Unit2|slowClock             ; 12.913 ; 12.680 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[52]   ; MainMemory:Unit2|slowClock             ; 12.489 ; 12.187 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[53]   ; MainMemory:Unit2|slowClock             ; 11.873 ; 11.686 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[54]   ; MainMemory:Unit2|slowClock             ; 13.261 ; 13.118 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[55]   ; MainMemory:Unit2|slowClock             ; 13.922 ; 13.639 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[56]   ; MainMemory:Unit2|slowClock             ; 13.367 ; 13.101 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[57]   ; MainMemory:Unit2|slowClock             ; 13.511 ; 13.385 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[58]   ; MainMemory:Unit2|slowClock             ; 12.115 ; 12.046 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[59]   ; MainMemory:Unit2|slowClock             ; 13.417 ; 13.104 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[60]   ; MainMemory:Unit2|slowClock             ; 12.018 ; 11.920 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[61]   ; MainMemory:Unit2|slowClock             ; 13.897 ; 13.601 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[62]   ; MainMemory:Unit2|slowClock             ; 12.220 ; 12.034 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[63]   ; MainMemory:Unit2|slowClock             ; 13.293 ; 12.939 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 4.749  ;        ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;        ; 4.670  ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 7.989  ; 7.900  ; Rise       ; clock                                  ;
; done_out_d              ; clock                                  ; 9.247  ; 9.113  ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 9.068  ; 8.886  ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 6.719  ; 6.666  ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 8.157  ; 7.920  ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 7.264  ; 7.241  ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 6.741  ; 6.656  ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 7.869  ; 7.720  ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 8.157  ; 7.920  ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 8.392  ; 8.363  ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 7.080  ; 7.009  ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 7.595  ; 7.477  ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 8.208  ; 7.969  ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 8.392  ; 8.363  ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 9.815  ; 9.766  ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 8.859  ; 8.742  ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 8.532  ; 8.385  ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 9.815  ; 9.766  ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 7.421  ; 7.372  ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 7.685  ; 7.702  ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 8.400  ; 8.217  ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 9.474  ; 9.304  ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 8.036  ; 7.986  ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 7.546  ; 7.531  ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 8.053  ; 7.987  ; Rise       ; clock                                  ;
; write_to_mem_d          ; clock                                  ; 7.896  ; 7.833  ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 8.563  ; 8.426  ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 9.421  ; 9.201  ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 6.627  ; 6.561  ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 8.344  ; 7.961  ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 8.191  ; 7.911  ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 7.427  ; 7.301  ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 7.894  ; 7.708  ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 8.933  ; 8.720  ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 7.959  ; 7.612  ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 7.289  ; 7.285  ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 7.172  ; 7.092  ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 7.147  ; 7.034  ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 8.129  ; 7.906  ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 8.632  ; 8.350  ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 9.421  ; 9.201  ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 7.458  ; 7.473  ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 8.842  ; 8.784  ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 7.128  ; 6.981  ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 3.987  ;        ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;        ; 3.949  ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; block_to_mem_d[*]       ; CacheController:Unit1|send_block_out   ; 7.653  ; 7.573  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[0]      ; CacheController:Unit1|send_block_out   ; 8.291  ; 8.118  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[1]      ; CacheController:Unit1|send_block_out   ; 9.472  ; 9.238  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[2]      ; CacheController:Unit1|send_block_out   ; 9.314  ; 9.169  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[3]      ; CacheController:Unit1|send_block_out   ; 8.882  ; 8.712  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[4]      ; CacheController:Unit1|send_block_out   ; 8.450  ; 8.362  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[5]      ; CacheController:Unit1|send_block_out   ; 10.440 ; 10.221 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[6]      ; CacheController:Unit1|send_block_out   ; 8.041  ; 8.002  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[7]      ; CacheController:Unit1|send_block_out   ; 10.197 ; 9.998  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[8]      ; CacheController:Unit1|send_block_out   ; 8.411  ; 8.315  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[9]      ; CacheController:Unit1|send_block_out   ; 8.067  ; 7.985  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[10]     ; CacheController:Unit1|send_block_out   ; 8.514  ; 8.528  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[11]     ; CacheController:Unit1|send_block_out   ; 10.007 ; 9.888  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[12]     ; CacheController:Unit1|send_block_out   ; 12.656 ; 12.335 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[13]     ; CacheController:Unit1|send_block_out   ; 8.316  ; 8.165  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[14]     ; CacheController:Unit1|send_block_out   ; 7.653  ; 7.573  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[15]     ; CacheController:Unit1|send_block_out   ; 8.430  ; 8.356  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[16]     ; CacheController:Unit1|send_block_out   ; 8.716  ; 8.474  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[17]     ; CacheController:Unit1|send_block_out   ; 10.247 ; 9.961  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[18]     ; CacheController:Unit1|send_block_out   ; 7.777  ; 7.771  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[19]     ; CacheController:Unit1|send_block_out   ; 8.220  ; 8.173  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[20]     ; CacheController:Unit1|send_block_out   ; 8.423  ; 8.289  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[21]     ; CacheController:Unit1|send_block_out   ; 8.298  ; 8.186  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[22]     ; CacheController:Unit1|send_block_out   ; 8.735  ; 8.695  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[23]     ; CacheController:Unit1|send_block_out   ; 8.801  ; 8.784  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[24]     ; CacheController:Unit1|send_block_out   ; 9.091  ; 8.965  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[25]     ; CacheController:Unit1|send_block_out   ; 9.312  ; 9.349  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[26]     ; CacheController:Unit1|send_block_out   ; 11.699 ; 11.490 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[27]     ; CacheController:Unit1|send_block_out   ; 8.971  ; 8.903  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[28]     ; CacheController:Unit1|send_block_out   ; 9.072  ; 8.909  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[29]     ; CacheController:Unit1|send_block_out   ; 7.803  ; 7.695  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[30]     ; CacheController:Unit1|send_block_out   ; 9.658  ; 9.583  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[31]     ; CacheController:Unit1|send_block_out   ; 9.249  ; 9.091  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[32]     ; CacheController:Unit1|send_block_out   ; 10.352 ; 10.237 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[33]     ; CacheController:Unit1|send_block_out   ; 7.955  ; 7.912  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[34]     ; CacheController:Unit1|send_block_out   ; 8.272  ; 8.264  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[35]     ; CacheController:Unit1|send_block_out   ; 8.850  ; 8.708  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[36]     ; CacheController:Unit1|send_block_out   ; 9.064  ; 9.042  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[37]     ; CacheController:Unit1|send_block_out   ; 8.525  ; 8.419  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[38]     ; CacheController:Unit1|send_block_out   ; 8.425  ; 8.382  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[39]     ; CacheController:Unit1|send_block_out   ; 9.230  ; 9.113  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[40]     ; CacheController:Unit1|send_block_out   ; 8.627  ; 8.543  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[41]     ; CacheController:Unit1|send_block_out   ; 8.527  ; 8.502  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[42]     ; CacheController:Unit1|send_block_out   ; 9.784  ; 9.474  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[43]     ; CacheController:Unit1|send_block_out   ; 9.477  ; 9.353  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[44]     ; CacheController:Unit1|send_block_out   ; 7.838  ; 7.738  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[45]     ; CacheController:Unit1|send_block_out   ; 7.949  ; 7.853  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[46]     ; CacheController:Unit1|send_block_out   ; 8.051  ; 7.902  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[47]     ; CacheController:Unit1|send_block_out   ; 8.568  ; 8.505  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[48]     ; CacheController:Unit1|send_block_out   ; 8.691  ; 8.515  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[49]     ; CacheController:Unit1|send_block_out   ; 8.878  ; 8.934  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[50]     ; CacheController:Unit1|send_block_out   ; 8.735  ; 8.596  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[51]     ; CacheController:Unit1|send_block_out   ; 10.342 ; 10.234 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[52]     ; CacheController:Unit1|send_block_out   ; 9.036  ; 8.783  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[53]     ; CacheController:Unit1|send_block_out   ; 9.993  ; 9.677  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[54]     ; CacheController:Unit1|send_block_out   ; 9.115  ; 8.983  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[55]     ; CacheController:Unit1|send_block_out   ; 11.006 ; 10.795 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[56]     ; CacheController:Unit1|send_block_out   ; 9.138  ; 8.896  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[57]     ; CacheController:Unit1|send_block_out   ; 7.874  ; 7.816  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[58]     ; CacheController:Unit1|send_block_out   ; 8.275  ; 8.222  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[59]     ; CacheController:Unit1|send_block_out   ; 8.196  ; 8.140  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[60]     ; CacheController:Unit1|send_block_out   ; 9.548  ; 9.349  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[61]     ; CacheController:Unit1|send_block_out   ; 9.213  ; 9.026  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[62]     ; CacheController:Unit1|send_block_out   ; 8.854  ; 8.736  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[63]     ; CacheController:Unit1|send_block_out   ; 8.743  ; 8.582  ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ; 4.378  ;        ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ;        ; 4.348  ; Fall       ; CacheController:Unit1|send_block_out   ;
; block_to_cache_d[*]     ; MainMemory:Unit2|slowClock             ; 10.508 ; 10.390 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[0]    ; MainMemory:Unit2|slowClock             ; 12.460 ; 12.390 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[1]    ; MainMemory:Unit2|slowClock             ; 11.042 ; 11.000 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[2]    ; MainMemory:Unit2|slowClock             ; 11.642 ; 11.553 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[3]    ; MainMemory:Unit2|slowClock             ; 11.172 ; 11.065 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[4]    ; MainMemory:Unit2|slowClock             ; 12.554 ; 12.387 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[5]    ; MainMemory:Unit2|slowClock             ; 12.197 ; 11.871 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[6]    ; MainMemory:Unit2|slowClock             ; 12.937 ; 12.700 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[7]    ; MainMemory:Unit2|slowClock             ; 14.677 ; 14.418 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[8]    ; MainMemory:Unit2|slowClock             ; 10.508 ; 10.390 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[9]    ; MainMemory:Unit2|slowClock             ; 12.500 ; 12.296 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[10]   ; MainMemory:Unit2|slowClock             ; 11.460 ; 11.353 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[11]   ; MainMemory:Unit2|slowClock             ; 11.119 ; 10.992 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[12]   ; MainMemory:Unit2|slowClock             ; 13.793 ; 13.520 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[13]   ; MainMemory:Unit2|slowClock             ; 13.017 ; 12.799 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[14]   ; MainMemory:Unit2|slowClock             ; 13.639 ; 13.350 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[15]   ; MainMemory:Unit2|slowClock             ; 12.205 ; 12.022 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[16]   ; MainMemory:Unit2|slowClock             ; 12.149 ; 11.908 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[17]   ; MainMemory:Unit2|slowClock             ; 12.841 ; 12.624 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[18]   ; MainMemory:Unit2|slowClock             ; 11.923 ; 11.739 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[19]   ; MainMemory:Unit2|slowClock             ; 11.286 ; 11.211 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[20]   ; MainMemory:Unit2|slowClock             ; 11.765 ; 11.619 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[21]   ; MainMemory:Unit2|slowClock             ; 11.566 ; 11.452 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[22]   ; MainMemory:Unit2|slowClock             ; 11.863 ; 11.648 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[23]   ; MainMemory:Unit2|slowClock             ; 12.036 ; 11.817 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[24]   ; MainMemory:Unit2|slowClock             ; 11.639 ; 11.457 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[25]   ; MainMemory:Unit2|slowClock             ; 11.264 ; 11.177 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[26]   ; MainMemory:Unit2|slowClock             ; 11.980 ; 11.845 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[27]   ; MainMemory:Unit2|slowClock             ; 12.638 ; 12.237 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[28]   ; MainMemory:Unit2|slowClock             ; 12.267 ; 12.167 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[29]   ; MainMemory:Unit2|slowClock             ; 11.625 ; 11.567 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[30]   ; MainMemory:Unit2|slowClock             ; 13.535 ; 13.266 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[31]   ; MainMemory:Unit2|slowClock             ; 11.774 ; 11.655 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[32]   ; MainMemory:Unit2|slowClock             ; 12.145 ; 11.907 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[33]   ; MainMemory:Unit2|slowClock             ; 11.370 ; 11.201 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[34]   ; MainMemory:Unit2|slowClock             ; 12.593 ; 12.300 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[35]   ; MainMemory:Unit2|slowClock             ; 11.682 ; 11.518 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[36]   ; MainMemory:Unit2|slowClock             ; 12.241 ; 12.019 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[37]   ; MainMemory:Unit2|slowClock             ; 13.296 ; 13.124 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[38]   ; MainMemory:Unit2|slowClock             ; 13.400 ; 13.127 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[39]   ; MainMemory:Unit2|slowClock             ; 11.245 ; 11.143 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[40]   ; MainMemory:Unit2|slowClock             ; 11.466 ; 11.345 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[41]   ; MainMemory:Unit2|slowClock             ; 13.252 ; 13.167 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[42]   ; MainMemory:Unit2|slowClock             ; 11.456 ; 11.324 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[43]   ; MainMemory:Unit2|slowClock             ; 11.255 ; 11.122 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[44]   ; MainMemory:Unit2|slowClock             ; 11.291 ; 11.221 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[45]   ; MainMemory:Unit2|slowClock             ; 11.972 ; 11.818 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[46]   ; MainMemory:Unit2|slowClock             ; 11.901 ; 11.730 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[47]   ; MainMemory:Unit2|slowClock             ; 11.465 ; 11.377 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[48]   ; MainMemory:Unit2|slowClock             ; 11.990 ; 11.700 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[49]   ; MainMemory:Unit2|slowClock             ; 13.009 ; 12.602 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[50]   ; MainMemory:Unit2|slowClock             ; 10.966 ; 10.861 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[51]   ; MainMemory:Unit2|slowClock             ; 12.393 ; 12.168 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[52]   ; MainMemory:Unit2|slowClock             ; 11.987 ; 11.697 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[53]   ; MainMemory:Unit2|slowClock             ; 11.394 ; 11.214 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[54]   ; MainMemory:Unit2|slowClock             ; 12.728 ; 12.589 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[55]   ; MainMemory:Unit2|slowClock             ; 13.360 ; 13.088 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[56]   ; MainMemory:Unit2|slowClock             ; 12.830 ; 12.573 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[57]   ; MainMemory:Unit2|slowClock             ; 12.966 ; 12.845 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[58]   ; MainMemory:Unit2|slowClock             ; 11.626 ; 11.559 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[59]   ; MainMemory:Unit2|slowClock             ; 12.878 ; 12.578 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[60]   ; MainMemory:Unit2|slowClock             ; 11.532 ; 11.437 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[61]   ; MainMemory:Unit2|slowClock             ; 13.338 ; 13.053 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[62]   ; MainMemory:Unit2|slowClock             ; 11.729 ; 11.549 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[63]   ; MainMemory:Unit2|slowClock             ; 12.760 ; 12.419 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 4.567  ;        ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;        ; 4.490  ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 7.695  ; 7.609  ; Rise       ; clock                                  ;
; done_out_d              ; clock                                  ; 8.907  ; 8.778  ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 8.733  ; 8.558  ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 6.475  ; 6.423  ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 6.499  ; 6.416  ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 7.000  ; 6.977  ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 6.499  ; 6.416  ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 7.583  ; 7.439  ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 7.857  ; 7.629  ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 6.824  ; 6.754  ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 6.824  ; 6.754  ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 7.320  ; 7.205  ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 7.908  ; 7.678  ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 8.127  ; 8.102  ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 7.152  ; 7.104  ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 8.530  ; 8.418  ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 8.217  ; 8.075  ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 9.494  ; 9.449  ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 7.152  ; 7.104  ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 7.404  ; 7.419  ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 8.092  ; 7.915  ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 9.120  ; 8.956  ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 7.739  ; 7.690  ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 7.271  ; 7.256  ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 7.756  ; 7.692  ; Rise       ; clock                                  ;
; write_to_mem_d          ; clock                                  ; 7.603  ; 7.542  ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 8.252  ; 8.120  ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 6.400  ; 6.335  ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 6.400  ; 6.335  ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 8.046  ; 7.677  ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 7.897  ; 7.628  ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 7.164  ; 7.043  ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 7.614  ; 7.434  ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 8.655  ; 8.451  ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 7.677  ; 7.342  ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 7.030  ; 7.026  ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 6.920  ; 6.842  ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 6.896  ; 6.786  ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 7.838  ; 7.623  ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 8.322  ; 8.050  ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 9.124  ; 8.914  ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 7.195  ; 7.208  ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 8.523  ; 8.466  ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 6.881  ; 6.738  ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -3.504 ; -1339.012     ;
; CacheController:Unit1|send_block_out   ; -2.953 ; -159.684      ;
; reset                                  ; -1.739 ; -356.949      ;
; CacheController:Unit1|replaceStatusOut ; -0.900 ; -5.383        ;
; MainMemory:Unit2|slowClock             ; -0.151 ; -0.835        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; reset                                  ; -1.978 ; -279.382      ;
; MainMemory:Unit2|slowClock             ; -0.296 ; -2.375        ;
; clock                                  ; -0.275 ; -2.837        ;
; CacheController:Unit1|replaceStatusOut ; 0.156  ; 0.000         ;
; CacheController:Unit1|send_block_out   ; 0.347  ; 0.000         ;
+----------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -2.255 ; -1061.715            ;
; reset ; 0.145  ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; reset ; -1.088 ; -413.979            ;
; clock ; -0.109 ; -11.001             ;
+-------+--------+---------------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -3.000 ; -952.970      ;
; reset                                  ; -3.000 ; -3.000        ;
; CacheController:Unit1|send_block_out   ; -1.000 ; -64.000       ;
; MainMemory:Unit2|slowClock             ; -1.000 ; -32.000       ;
; CacheController:Unit1|replaceStatusOut ; 0.370  ; 0.000         ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                            ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.504 ; CacheController:Unit1|data_block[31]                      ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; clock        ; clock       ; 1.000        ; 0.163      ; 4.654      ;
; -3.476 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.159     ; 2.284      ;
; -3.456 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.306     ; 2.117      ;
; -3.408 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.106     ; 2.269      ;
; -3.397 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.222     ; 2.142      ;
; -3.379 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -2.098     ; 2.248      ;
; -3.378 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.219     ; 2.126      ;
; -3.366 ; CacheController:Unit1|data_block[8]                       ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; clock        ; clock       ; 1.000        ; 0.168      ; 4.521      ;
; -3.353 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.079     ; 2.241      ;
; -3.325 ; CacheController:Unit1|data_block[15]                      ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; clock        ; clock       ; 1.000        ; 0.162      ; 4.474      ;
; -3.320 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.108     ; 2.179      ;
; -3.316 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -2.245     ; 2.038      ;
; -3.315 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.206     ; 2.076      ;
; -3.312 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.219     ; 2.060      ;
; -3.310 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.243     ; 2.034      ;
; -3.296 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.099     ; 2.164      ;
; -3.291 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.105     ; 2.153      ;
; -3.285 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.075     ; 2.177      ;
; -3.280 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.081     ; 2.166      ;
; -3.277 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -2.201     ; 2.043      ;
; -3.277 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -2.286     ; 1.958      ;
; -3.267 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.260     ; 1.974      ;
; -3.258 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.189     ; 2.036      ;
; -3.252 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.119     ; 2.100      ;
; -3.249 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -2.102     ; 2.114      ;
; -3.245 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -2.119     ; 2.093      ;
; -3.243 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.191     ; 2.019      ;
; -3.242 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -2.160     ; 2.049      ;
; -3.233 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.124     ; 2.076      ;
; -3.227 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.122     ; 2.072      ;
; -3.222 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.172     ; 2.017      ;
; -3.222 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.122     ; 2.067      ;
; -3.210 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.121     ; 2.056      ;
; -3.205 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -2.110     ; 2.062      ;
; -3.204 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.214     ; 1.957      ;
; -3.204 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -2.245     ; 1.926      ;
; -3.199 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.191     ; 1.975      ;
; -3.197 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.254     ; 1.910      ;
; -3.196 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.114     ; 2.049      ;
; -3.192 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.186     ; 1.973      ;
; -3.191 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -2.269     ; 1.889      ;
; -3.189 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.235     ; 1.921      ;
; -3.188 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.187     ; 1.968      ;
; -3.181 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -2.126     ; 2.022      ;
; -3.179 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.077     ; 2.069      ;
; -3.175 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.114     ; 2.028      ;
; -3.168 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -2.087     ; 2.048      ;
; -3.162 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.115     ; 2.014      ;
; -3.161 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -2.097     ; 2.031      ;
; -3.161 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.127     ; 2.001      ;
; -3.160 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -2.157     ; 1.970      ;
; -3.155 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.112     ; 2.010      ;
; -3.151 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.261     ; 1.857      ;
; -3.151 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -2.175     ; 1.943      ;
; -3.151 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.127     ; 1.991      ;
; -3.149 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[8]  ; reset        ; clock       ; 1.000        ; -2.093     ; 2.023      ;
; -3.148 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -2.100     ; 2.015      ;
; -3.147 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -2.141     ; 1.973      ;
; -3.141 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[4]  ; reset        ; clock       ; 1.000        ; -2.069     ; 2.039      ;
; -3.140 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -2.137     ; 1.970      ;
; -3.138 ; CacheController:Unit1|data_block[50]                      ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; clock        ; clock       ; 1.000        ; 0.134      ; 4.259      ;
; -3.137 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.100     ; 2.004      ;
; -3.136 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -2.089     ; 2.014      ;
; -3.132 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.105     ; 1.994      ;
; -3.129 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -2.113     ; 1.983      ;
; -3.129 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -2.121     ; 1.975      ;
; -3.127 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.219     ; 1.875      ;
; -3.126 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.087     ; 2.006      ;
; -3.126 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.121     ; 1.972      ;
; -3.126 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -2.091     ; 2.002      ;
; -3.125 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.137     ; 1.955      ;
; -3.124 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.105     ; 1.986      ;
; -3.123 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -2.105     ; 1.985      ;
; -3.120 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -2.125     ; 1.962      ;
; -3.120 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.111     ; 1.976      ;
; -3.118 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.123     ; 1.962      ;
; -3.115 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.124     ; 1.958      ;
; -3.115 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.102     ; 1.980      ;
; -3.113 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.218     ; 1.862      ;
; -3.113 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -2.097     ; 1.983      ;
; -3.111 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[0]  ; reset        ; clock       ; 1.000        ; -2.127     ; 1.951      ;
; -3.109 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.108     ; 1.968      ;
; -3.106 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[9]  ; reset        ; clock       ; 1.000        ; -2.239     ; 1.834      ;
; -3.105 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -2.113     ; 1.959      ;
; -3.105 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[1]  ; reset        ; clock       ; 1.000        ; -2.115     ; 1.957      ;
; -3.104 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.100     ; 1.971      ;
; -3.101 ; CacheController:Unit1|data_block[38]                      ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; clock        ; clock       ; 1.000        ; 0.138      ; 4.226      ;
; -3.101 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.095     ; 1.973      ;
; -3.100 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[6]  ; reset        ; clock       ; 1.000        ; -2.109     ; 1.958      ;
; -3.100 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[10] ; reset        ; clock       ; 1.000        ; -2.092     ; 1.975      ;
; -3.098 ; CacheController:Unit1|data_block[21]                      ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; clock        ; clock       ; 1.000        ; 0.145      ; 4.230      ;
; -3.098 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -2.031     ; 2.034      ;
; -3.096 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -2.269     ; 1.794      ;
; -3.096 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[5]  ; reset        ; clock       ; 1.000        ; -2.098     ; 1.965      ;
; -3.095 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[2]  ; reset        ; clock       ; 1.000        ; -2.136     ; 1.926      ;
; -3.095 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[15] ; reset        ; clock       ; 1.000        ; -2.112     ; 1.950      ;
; -3.094 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[3]  ; reset        ; clock       ; 1.000        ; -2.095     ; 1.966      ;
; -3.093 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[13] ; reset        ; clock       ; 1.000        ; -2.115     ; 1.945      ;
; -3.093 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_out[14] ; reset        ; clock       ; 1.000        ; -2.117     ; 1.943      ;
; -3.093 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_out[7]  ; reset        ; clock       ; 1.000        ; -2.098     ; 1.962      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CacheController:Unit1|send_block_out'                                                                                                                                                            ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -2.953 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.910     ; 2.020      ;
; -2.874 ; CacheController:Unit1|data_block[15]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.363      ; 4.214      ;
; -2.864 ; CacheController:Unit1|data_block[57]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.320      ; 4.161      ;
; -2.864 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.916     ; 1.925      ;
; -2.852 ; CacheController:Unit1|data_block[31]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.565      ; 4.394      ;
; -2.762 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.710     ; 2.029      ;
; -2.738 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.920     ; 1.795      ;
; -2.727 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.698     ; 2.006      ;
; -2.717 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.672     ; 2.022      ;
; -2.714 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.794     ; 1.897      ;
; -2.709 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.746     ; 1.940      ;
; -2.706 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.670     ; 2.013      ;
; -2.686 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.918     ; 1.745      ;
; -2.681 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.918     ; 1.740      ;
; -2.680 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.696     ; 1.961      ;
; -2.679 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.696     ; 1.960      ;
; -2.673 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.813     ; 1.837      ;
; -2.672 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.796     ; 1.853      ;
; -2.667 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.680     ; 1.964      ;
; -2.665 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.994     ; 1.648      ;
; -2.662 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.951     ; 1.688      ;
; -2.662 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.683     ; 1.956      ;
; -2.638 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.793     ; 1.822      ;
; -2.633 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.705     ; 1.905      ;
; -2.632 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.639     ; 1.970      ;
; -2.631 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.695     ; 1.913      ;
; -2.630 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.666     ; 1.941      ;
; -2.628 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.768     ; 1.837      ;
; -2.625 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.679     ; 1.923      ;
; -2.611 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.673     ; 1.915      ;
; -2.610 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.683     ; 1.904      ;
; -2.603 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.868     ; 1.712      ;
; -2.601 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.730     ; 1.848      ;
; -2.601 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.792     ; 1.786      ;
; -2.600 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.996     ; 1.581      ;
; -2.599 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][1]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.868     ; 1.708      ;
; -2.599 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.917     ; 1.659      ;
; -2.596 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -2.010     ; 1.563      ;
; -2.595 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.896     ; 1.676      ;
; -2.588 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.872     ; 1.693      ;
; -2.584 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.795     ; 1.766      ;
; -2.583 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.679     ; 1.881      ;
; -2.580 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.647     ; 1.910      ;
; -2.579 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.646     ; 1.910      ;
; -2.574 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.866     ; 1.685      ;
; -2.574 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.796     ; 1.755      ;
; -2.571 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.836     ; 1.712      ;
; -2.569 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.697     ; 1.849      ;
; -2.561 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.921     ; 1.617      ;
; -2.560 ; CacheController:Unit1|data_block[35]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.580      ; 4.117      ;
; -2.560 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.642     ; 1.895      ;
; -2.559 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.795     ; 1.741      ;
; -2.554 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.771     ; 1.760      ;
; -2.551 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.710     ; 1.818      ;
; -2.550 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][4]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.897     ; 1.630      ;
; -2.550 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.803     ; 1.724      ;
; -2.548 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.898     ; 1.627      ;
; -2.547 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.876     ; 1.648      ;
; -2.542 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.681     ; 1.838      ;
; -2.541 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.992     ; 1.526      ;
; -2.538 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.796     ; 1.719      ;
; -2.537 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.680     ; 1.834      ;
; -2.533 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.712     ; 1.798      ;
; -2.530 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][13]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.657     ; 1.850      ;
; -2.529 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.691     ; 1.815      ;
; -2.529 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.701     ; 1.805      ;
; -2.527 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.671     ; 1.833      ;
; -2.527 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.694     ; 1.810      ;
; -2.526 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.703     ; 1.800      ;
; -2.522 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.783     ; 1.716      ;
; -2.521 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.680     ; 1.818      ;
; -2.518 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.862     ; 1.633      ;
; -2.515 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][12]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.785     ; 1.707      ;
; -2.509 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.798     ; 1.688      ;
; -2.506 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.843     ; 1.640      ;
; -2.504 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.835     ; 1.646      ;
; -2.501 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.679     ; 1.799      ;
; -2.499 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.896     ; 1.580      ;
; -2.495 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.684     ; 1.788      ;
; -2.494 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.924     ; 1.547      ;
; -2.492 ; CacheController:Unit1|data_block[52]                      ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; clock        ; CacheController:Unit1|send_block_out ; 1.000        ; 0.362      ; 3.831      ;
; -2.491 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.884     ; 1.584      ;
; -2.490 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.705     ; 1.762      ;
; -2.490 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.738     ; 1.729      ;
; -2.488 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][5]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.883     ; 1.582      ;
; -2.488 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.796     ; 1.669      ;
; -2.482 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.665     ; 1.794      ;
; -2.481 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.869     ; 1.589      ;
; -2.479 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.899     ; 1.557      ;
; -2.477 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.850     ; 1.604      ;
; -2.477 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][9]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.776     ; 1.678      ;
; -2.475 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.689     ; 1.763      ;
; -2.474 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][3]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.764     ; 1.687      ;
; -2.473 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.707     ; 1.743      ;
; -2.473 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.850     ; 1.600      ;
; -2.472 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][8]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.712     ; 1.737      ;
; -2.469 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][11]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.668     ; 1.778      ;
; -2.468 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][2]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.687     ; 1.758      ;
; -2.468 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][6]~1  ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.799     ; 1.646      ;
; -2.468 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][10]~1 ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; reset        ; CacheController:Unit1|send_block_out ; 1.000        ; -1.709     ; 1.736      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reset'                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.739 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; reset        ; reset       ; 1.000        ; -0.035     ; 1.703      ;
; -1.707 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; reset        ; reset       ; 1.000        ; -0.032     ; 2.171      ;
; -1.591 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; reset        ; reset       ; 1.000        ; -0.036     ; 1.776      ;
; -1.455 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; reset        ; reset       ; 1.000        ; -0.028     ; 1.750      ;
; -1.347 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.885      ;
; -1.347 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.871      ;
; -1.331 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][3][3]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 1.874      ;
; -1.327 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 1.867      ;
; -1.326 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; reset        ; reset       ; 1.000        ; -0.031     ; 1.744      ;
; -1.312 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 1.773      ;
; -1.241 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~1 ; reset        ; reset       ; 1.000        ; -0.033     ; 1.864      ;
; -1.238 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; reset        ; reset       ; 1.000        ; -0.033     ; 1.866      ;
; -1.238 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; reset        ; reset       ; 0.500        ; 3.859      ; 4.596      ;
; -1.225 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~1 ; reset        ; reset       ; 1.000        ; -0.030     ; 1.752      ;
; -1.222 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; clock        ; reset       ; 1.000        ; 1.681      ; 2.882      ;
; -1.221 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][1][5]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 1.759      ;
; -1.218 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][3][4]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.758      ;
; -1.197 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ; reset        ; reset       ; 1.000        ; -0.028     ; 1.731      ;
; -1.180 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; reset        ; reset       ; 1.000        ; -0.033     ; 1.681      ;
; -1.170 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; reset        ; reset       ; 1.000        ; -0.032     ; 1.631      ;
; -1.162 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[6][2][12]~1 ; reset        ; reset       ; 1.000        ; -0.029     ; 1.701      ;
; -1.151 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 1.670      ;
; -1.145 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][3][9]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 1.563      ;
; -1.142 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; reset        ; reset       ; 1.000        ; -0.033     ; 1.619      ;
; -1.136 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1  ; reset        ; reset       ; 1.000        ; -0.036     ; 1.069      ;
; -1.130 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ; reset        ; reset       ; 1.000        ; -0.028     ; 1.667      ;
; -1.122 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; reset        ; reset       ; 0.500        ; 3.768      ; 4.886      ;
; -1.113 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~1 ; reset        ; reset       ; 1.000        ; -0.030     ; 1.645      ;
; -1.111 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][0][12]~1 ; reset        ; reset       ; 1.000        ; -0.031     ; 1.649      ;
; -1.111 ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; reset        ; reset       ; 1.000        ; -0.034     ; 1.125      ;
; -1.097 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; clock        ; reset       ; 1.000        ; 1.590      ; 3.163      ;
; -1.083 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][1][7]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 1.630      ;
; -1.063 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][0][6]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.587      ;
; -1.043 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~_emulated ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; clock        ; reset       ; 1.000        ; 1.941      ; 3.460      ;
; -1.041 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.573      ;
; -1.034 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][0][0]~1  ; reset        ; reset       ; 1.000        ; -0.031     ; 1.506      ;
; -1.022 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; reset        ; reset       ; 0.500        ; 3.710      ; 4.555      ;
; -1.018 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; reset        ; reset       ; 0.500        ; 3.864      ; 4.603      ;
; -1.010 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 1.170      ;
; -1.008 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1  ; reset        ; reset       ; 1.000        ; -0.035     ; 1.388      ;
; -1.001 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; clock        ; reset       ; 1.000        ; 1.686      ; 2.888      ;
; -0.992 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.527      ;
; -0.986 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][2][3]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 1.518      ;
; -0.978 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][0][3]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 1.517      ;
; -0.972 ; CacheController:Unit1|write_block                                 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; clock        ; reset       ; 1.000        ; 1.532      ; 2.807      ;
; -0.971 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; reset        ; reset       ; 1.000        ; -0.027     ; 1.399      ;
; -0.970 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[7][0][13]~1 ; reset        ; reset       ; 1.000        ; -0.031     ; 1.411      ;
; -0.961 ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; reset        ; reset       ; 1.000        ; -0.035     ; 1.139      ;
; -0.961 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1          ; CacheController:Unit1|DataMemory:unit2|memory[5][2][3]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 1.489      ;
; -0.961 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1  ; reset        ; reset       ; 1.000        ; -0.033     ; 1.437      ;
; -0.952 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 1.490      ;
; -0.939 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][0][11]~1 ; reset        ; reset       ; 1.000        ; -0.029     ; 1.216      ;
; -0.937 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][0][2]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 1.370      ;
; -0.936 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.166      ;
; -0.933 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; reset        ; reset       ; 1.000        ; -0.039     ; 1.327      ;
; -0.928 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 1.254      ;
; -0.928 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][3][9]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 1.466      ;
; -0.911 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; reset        ; reset       ; 1.000        ; -0.033     ; 1.386      ;
; -0.910 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 1.451      ;
; -0.909 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~1 ; reset        ; reset       ; 1.000        ; -0.032     ; 1.386      ;
; -0.904 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; reset        ; reset       ; 1.000        ; -0.032     ; 1.380      ;
; -0.894 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~1 ; reset        ; reset       ; 1.000        ; -0.030     ; 1.429      ;
; -0.889 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~1 ; reset        ; reset       ; 1.000        ; -0.029     ; 1.413      ;
; -0.888 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 1.422      ;
; -0.886 ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][3][15]~1 ; reset        ; reset       ; 1.000        ; -0.029     ; 1.410      ;
; -0.880 ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.421      ;
; -0.880 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1 ; reset        ; reset       ; 1.000        ; -0.029     ; 1.153      ;
; -0.878 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.320      ;
; -0.876 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; reset        ; reset       ; 1.000        ; -0.034     ; 1.257      ;
; -0.872 ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][3][2]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 1.412      ;
; -0.869 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[5][0][12]~1 ; reset        ; reset       ; 1.000        ; -0.030     ; 1.203      ;
; -0.867 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.194      ;
; -0.862 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[6][1][15]~1 ; reset        ; reset       ; 1.000        ; -0.029     ; 1.390      ;
; -0.855 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 1.308      ;
; -0.855 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][1][2]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.379      ;
; -0.851 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 1.271      ;
; -0.848 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 1.287      ;
; -0.846 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~1 ; reset        ; reset       ; 1.000        ; -0.029     ; 1.289      ;
; -0.838 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.377      ;
; -0.836 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1          ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 1.270      ;
; -0.835 ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~1  ; reset        ; reset       ; 1.000        ; -0.028     ; 1.283      ;
; -0.831 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[4][2][9]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 1.371      ;
; -0.829 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][13]~1         ; CacheController:Unit1|DataMemory:unit2|memory[4][0][13]~1 ; reset        ; reset       ; 1.000        ; -0.031     ; 1.363      ;
; -0.829 ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1 ; reset        ; reset       ; 1.000        ; -0.028     ; 1.365      ;
; -0.817 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[6][1][10]~1 ; reset        ; reset       ; 1.000        ; -0.028     ; 1.355      ;
; -0.817 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][11]~1         ; CacheController:Unit1|DataMemory:unit2|memory[2][1][11]~1 ; reset        ; reset       ; 1.000        ; -0.029     ; 1.265      ;
; -0.815 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1          ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~1  ; reset        ; reset       ; 1.000        ; -0.032     ; 1.275      ;
; -0.813 ; CacheController:Unit1|DataMemory:unit2|memory[7][0][10]~1         ; CacheController:Unit1|DataMemory:unit2|memory[7][0][10]~1 ; reset        ; reset       ; 1.000        ; -0.029     ; 1.256      ;
; -0.813 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~1  ; reset        ; reset       ; 0.500        ; 3.753      ; 4.557      ;
; -0.813 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~1  ; reset        ; reset       ; 0.500        ; 3.712      ; 4.578      ;
; -0.811 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][5]~1          ; CacheController:Unit1|DataMemory:unit2|memory[3][1][5]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.344      ;
; -0.810 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1          ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1  ; reset        ; reset       ; 1.000        ; -0.029     ; 1.112      ;
; -0.809 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][15]~1         ; CacheController:Unit1|DataMemory:unit2|memory[5][2][15]~1 ; reset        ; reset       ; 1.000        ; -0.029     ; 1.336      ;
; -0.807 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[6][0][4]~1  ; reset        ; reset       ; 0.500        ; 3.727      ; 4.601      ;
; -0.805 ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~1 ; reset        ; reset       ; 1.000        ; -0.030     ; 1.199      ;
; -0.801 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[5][3][3]~1  ; reset        ; reset       ; 0.500        ; 3.723      ; 4.597      ;
; -0.797 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; reset        ; reset       ; 0.500        ; 3.743      ; 4.489      ;
; -0.794 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1          ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; reset        ; reset       ; 1.000        ; -0.030     ; 1.119      ;
; -0.793 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~1 ; reset        ; reset       ; 1.000        ; -0.030     ; 1.183      ;
; -0.793 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1         ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1 ; reset        ; reset       ; 1.000        ; -0.033     ; 1.420      ;
+--------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CacheController:Unit1|replaceStatusOut'                                                                                                                  ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.900 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.193      ; 0.782      ;
; -0.752 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.195      ; 0.777      ;
; -0.699 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.188      ; 0.785      ;
; -0.693 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.188      ; 0.779      ;
; -0.663 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.213      ; 0.781      ;
; -0.658 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.210      ; 0.778      ;
; -0.646 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.209      ; 0.776      ;
; -0.514 ; CacheController:Unit1|blockAddressOut[4] ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.470      ; 0.673      ;
; -0.314 ; CacheController:Unit1|blockAddressOut[7] ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.484      ; 0.719      ;
; -0.312 ; CacheController:Unit1|addressOUT[6]      ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.470      ; 0.471      ;
; -0.310 ; CacheController:Unit1|blockAddressOut[6] ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.465      ; 0.673      ;
; -0.293 ; CacheController:Unit1|addressOUT[3]      ; MainMemory:Unit2|blockAddress[1] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.371      ; 0.472      ;
; -0.278 ; CacheController:Unit1|blockAddressOut[3] ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.472      ; 0.580      ;
; -0.256 ; CacheController:Unit1|blockAddressOut[8] ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.488      ; 0.649      ;
; -0.251 ; CacheController:Unit1|blockAddressOut[9] ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.485      ; 0.646      ;
; -0.169 ; CacheController:Unit1|addressOUT[5]      ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.472      ; 0.471      ;
; -0.144 ; CacheController:Unit1|blockAddressOut[5] ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.465      ; 0.507      ;
; -0.110 ; CacheController:Unit1|addressOUT[7]      ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.465      ; 0.473      ;
; -0.107 ; CacheController:Unit1|addressOUT[8]      ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.465      ; 0.470      ;
; -0.082 ; CacheController:Unit1|addressOUT[10]     ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.488      ; 0.475      ;
; -0.078 ; CacheController:Unit1|addressOUT[11]     ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.485      ; 0.473      ;
; -0.066 ; CacheController:Unit1|addressOUT[9]      ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.484      ; 0.471      ;
; -0.050 ; CacheController:Unit1|addressOUT[2]      ; MainMemory:Unit2|blockAddress[0] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.503      ; 0.408      ;
; -0.029 ; CacheController:Unit1|addressOUT[4]      ; MainMemory:Unit2|blockAddress[2] ; clock        ; CacheController:Unit1|replaceStatusOut ; 0.500        ; 0.464      ; 0.412      ;
+--------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MainMemory:Unit2|slowClock'                                                                                                                                                                                                                          ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                          ; Launch Clock                           ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; -0.151 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.078      ; 0.738      ;
; -0.149 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.003      ; 0.661      ;
; -0.119 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.010      ; 0.638      ;
; -0.106 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.016      ; 0.631      ;
; -0.096 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.023      ; 0.628      ;
; -0.091 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.039      ; 0.639      ;
; -0.090 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.059      ; 0.658      ;
; -0.082 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.066      ; 0.657      ;
; -0.080 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.054      ; 0.643      ;
; -0.078 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.059      ; 0.646      ;
; -0.078 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.043      ; 0.630      ;
; -0.071 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.065      ; 0.645      ;
; -0.071 ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.061      ; 0.641      ;
; -0.070 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.034      ; 0.613      ;
; -0.069 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.072      ; 0.650      ;
; -0.068 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.058      ; 0.635      ;
; -0.067 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.079      ; 0.655      ;
; -0.066 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.052      ; 0.627      ;
; -0.066 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.046      ; 0.621      ;
; -0.056 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.072      ; 0.637      ;
; -0.054 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.071      ; 0.634      ;
; -0.054 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.058      ; 0.621      ;
; -0.054 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.061      ; 0.624      ;
; -0.046 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.065      ; 0.620      ;
; -0.040 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.094      ; 0.643      ;
; -0.037 ; MainMemory:Unit2|blockAddress[0]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.028      ; 0.574      ;
; -0.036 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.071      ; 0.616      ;
; -0.036 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.099      ; 0.644      ;
; -0.034 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.067      ; 0.610      ;
; -0.031 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.088      ; 0.628      ;
; -0.030 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.092      ; 0.631      ;
; -0.030 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.094      ; 0.633      ;
; -0.030 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.098      ; 0.637      ;
; -0.029 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.065      ; 0.603      ;
; -0.025 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.090      ; 0.624      ;
; -0.023 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.098      ; 0.630      ;
; -0.021 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.074      ; 0.604      ;
; -0.020 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.085      ; 0.614      ;
; -0.020 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.094      ; 0.623      ;
; -0.018 ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.095      ; 0.622      ;
; -0.016 ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.083      ; 0.608      ;
; -0.012 ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.089      ; 0.610      ;
; -0.011 ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.090      ; 0.610      ;
; -0.011 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.061      ; 0.581      ;
; -0.005 ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.089      ; 0.603      ;
; -0.001 ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.052      ; 0.562      ;
; 0.001  ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.078      ; 0.586      ;
; 0.010  ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.057      ; 0.556      ;
; 0.018  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.157      ; 0.648      ;
; 0.022  ; MainMemory:Unit2|blockAddress[6]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.084      ; 0.571      ;
; 0.031  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.072      ; 0.550      ;
; 0.031  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.164      ; 0.642      ;
; 0.043  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.024      ; 0.490      ;
; 0.051  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.170      ; 0.628      ;
; 0.051  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.036      ; 0.494      ;
; 0.052  ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.021      ; 0.478      ;
; 0.054  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.057      ; 0.512      ;
; 0.055  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.017      ; 0.471      ;
; 0.057  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.030      ; 0.482      ;
; 0.059  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.197      ; 0.647      ;
; 0.060  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.177      ; 0.626      ;
; 0.060  ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.028      ; 0.477      ;
; 0.070  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.193      ; 0.632      ;
; 0.076  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.053      ; 0.486      ;
; 0.078  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.049      ; 0.480      ;
; 0.078  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.043      ; 0.474      ;
; 0.079  ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.034      ; 0.464      ;
; 0.085  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.037      ; 0.461      ;
; 0.097  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.188      ; 0.600      ;
; 0.097  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.048      ; 0.460      ;
; 0.105  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.042      ; 0.446      ;
; 0.112  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.056      ; 0.453      ;
; 0.113  ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.041      ; 0.437      ;
; 0.117  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.248      ; 2.745      ;
; 0.120  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.076      ; 0.465      ;
; 0.129  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.067      ; 0.447      ;
; 0.135  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.253      ; 2.732      ;
; 0.136  ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.077      ; 0.450      ;
; 0.141  ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.083      ; 0.451      ;
; 0.142  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.259      ; 2.731      ;
; 0.148  ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.079      ; 0.440      ;
; 0.154  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.264      ; 2.724      ;
; 0.156  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.268      ; 2.726      ;
; 0.157  ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.083      ; 0.435      ;
; 0.176  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.228      ; 2.666      ;
; 0.183  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.235      ; 2.666      ;
; 0.200  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 2.241      ; 2.655      ;
; 0.246  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.500        ; 0.182      ; 0.445      ;
; 0.315  ; data_in_mem[2]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.634      ; 1.318      ;
; 0.341  ; data_in_mem[27]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.621      ; 1.279      ;
; 0.350  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.360      ; 1.009      ;
; 0.354  ; data_in_mem[23]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.652      ; 1.297      ;
; 0.360  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.348      ; 0.987      ;
; 0.365  ; data_in_mem[6]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.634      ; 1.268      ;
; 0.367  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.371      ; 1.003      ;
; 0.373  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.342      ; 0.968      ;
; 0.376  ; data_in_mem[49]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.638      ; 1.261      ;
; 0.379  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.366      ; 0.986      ;
; 0.390  ; data_in_mem[41]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.638      ; 1.247      ;
; 0.391  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 1.000        ; 0.335      ; 0.943      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reset'                                                                                                                                              ;
+--------+--------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.978 ; CacheController:Unit1|data_block[9]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; clock        ; reset       ; 0.000        ; 2.436      ; 0.498      ;
; -1.965 ; CacheController:Unit1|data_block[5]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~1  ; clock        ; reset       ; 0.000        ; 2.427      ; 0.502      ;
; -1.843 ; CacheController:Unit1|data_block[21] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; clock        ; reset       ; 0.000        ; 2.303      ; 0.500      ;
; -1.799 ; CacheController:Unit1|data_block[16] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~1  ; clock        ; reset       ; 0.000        ; 2.317      ; 0.558      ;
; -1.796 ; CacheController:Unit1|data_block[57] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; clock        ; reset       ; 0.000        ; 2.299      ; 0.543      ;
; -1.790 ; CacheController:Unit1|data_block[13] ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~1 ; clock        ; reset       ; 0.000        ; 2.309      ; 0.559      ;
; -1.790 ; CacheController:Unit1|data_block[52] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~1  ; clock        ; reset       ; 0.000        ; 2.298      ; 0.548      ;
; -1.786 ; CacheController:Unit1|data_block[23] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~1  ; clock        ; reset       ; 0.000        ; 2.293      ; 0.547      ;
; -1.785 ; CacheController:Unit1|data_block[15] ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~1 ; clock        ; reset       ; 0.000        ; 2.303      ; 0.558      ;
; -1.784 ; CacheController:Unit1|data_block[7]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1  ; clock        ; reset       ; 0.000        ; 2.304      ; 0.560      ;
; -1.781 ; CacheController:Unit1|data_block[6]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1  ; clock        ; reset       ; 0.000        ; 2.300      ; 0.559      ;
; -1.780 ; CacheController:Unit1|data_block[2]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1  ; clock        ; reset       ; 0.000        ; 2.301      ; 0.561      ;
; -1.743 ; CacheController:Unit1|data_block[8]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~1  ; clock        ; reset       ; 0.000        ; 2.302      ; 0.599      ;
; -1.739 ; CacheController:Unit1|data_block[30] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; clock        ; reset       ; 0.000        ; 2.299      ; 0.600      ;
; -1.738 ; CacheController:Unit1|data_block[36] ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~1  ; clock        ; reset       ; 0.000        ; 2.299      ; 0.601      ;
; -1.736 ; CacheController:Unit1|data_block[18] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~1  ; clock        ; reset       ; 0.000        ; 2.298      ; 0.602      ;
; -1.733 ; CacheController:Unit1|data_block[54] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~1  ; clock        ; reset       ; 0.000        ; 2.301      ; 0.608      ;
; -1.727 ; CacheController:Unit1|data_block[53] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~1  ; clock        ; reset       ; 0.000        ; 2.299      ; 0.612      ;
; -1.721 ; CacheController:Unit1|data_block[40] ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ; clock        ; reset       ; 0.000        ; 2.300      ; 0.619      ;
; -1.684 ; CacheController:Unit1|data_block[58] ; CacheController:Unit1|DataMemory:unit2|memory[5][3][10]~1 ; clock        ; reset       ; 0.000        ; 2.304      ; 0.660      ;
; -1.679 ; CacheController:Unit1|data_block[37] ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~1  ; clock        ; reset       ; 0.000        ; 2.302      ; 0.663      ;
; -1.675 ; CacheController:Unit1|data_block[20] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~1  ; clock        ; reset       ; 0.000        ; 2.301      ; 0.666      ;
; -1.673 ; CacheController:Unit1|data_block[4]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~1  ; clock        ; reset       ; 0.000        ; 2.303      ; 0.670      ;
; -1.670 ; CacheController:Unit1|data_block[51] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1  ; clock        ; reset       ; 0.000        ; 2.298      ; 0.668      ;
; -1.633 ; CacheController:Unit1|data_block[63] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~1 ; clock        ; reset       ; 0.000        ; 2.300      ; 0.707      ;
; -1.042 ; CacheController:Unit1|data_block[34] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][2]~1  ; clock        ; reset       ; 0.000        ; 2.358      ; 1.356      ;
; -0.923 ; CacheController:Unit1|data_block[5]  ; CacheController:Unit1|DataMemory:unit2|memory[6][0][5]~1  ; clock        ; reset       ; 0.000        ; 2.424      ; 1.541      ;
; -0.900 ; CacheController:Unit1|data_block[5]  ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~1  ; clock        ; reset       ; 0.000        ; 2.304      ; 1.444      ;
; -0.856 ; CacheController:Unit1|data_block[37] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][5]~1  ; clock        ; reset       ; 0.000        ; 2.305      ; 1.489      ;
; -0.829 ; CacheController:Unit1|data_block[1]  ; CacheController:Unit1|DataMemory:unit2|memory[6][0][1]~1  ; clock        ; reset       ; 0.000        ; 2.402      ; 1.613      ;
; -0.823 ; CacheController:Unit1|data_block[2]  ; CacheController:Unit1|DataMemory:unit2|memory[5][0][2]~1  ; clock        ; reset       ; 0.000        ; 2.263      ; 1.480      ;
; -0.810 ; CacheController:Unit1|data_block[51] ; CacheController:Unit1|DataMemory:unit2|memory[4][3][3]~1  ; clock        ; reset       ; 0.000        ; 2.284      ; 1.514      ;
; -0.806 ; CacheController:Unit1|data_block[4]  ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ; clock        ; reset       ; 0.000        ; 2.297      ; 1.531      ;
; -0.806 ; CacheController:Unit1|data_block[47] ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~1 ; clock        ; reset       ; 0.000        ; 2.456      ; 1.690      ;
; -0.802 ; CacheController:Unit1|data_block[25] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; clock        ; reset       ; 0.000        ; 2.387      ; 1.625      ;
; -0.792 ; CacheController:Unit1|data_block[22] ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; clock        ; reset       ; 0.000        ; 2.363      ; 1.611      ;
; -0.788 ; CacheController:Unit1|data_block[59] ; CacheController:Unit1|DataMemory:unit2|memory[5][3][11]~1 ; clock        ; reset       ; 0.000        ; 2.325      ; 1.577      ;
; -0.785 ; CacheController:Unit1|data_block[14] ; CacheController:Unit1|DataMemory:unit2|memory[5][0][14]~1 ; clock        ; reset       ; 0.000        ; 2.327      ; 1.582      ;
; -0.778 ; CacheController:Unit1|data_block[6]  ; CacheController:Unit1|DataMemory:unit2|memory[4][0][6]~1  ; clock        ; reset       ; 0.000        ; 2.372      ; 1.634      ;
; -0.767 ; CacheController:Unit1|data_block[22] ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; clock        ; reset       ; 0.000        ; 2.391      ; 1.664      ;
; -0.767 ; CacheController:Unit1|data_block[30] ; CacheController:Unit1|DataMemory:unit2|memory[7][1][14]~1 ; clock        ; reset       ; 0.000        ; 2.296      ; 1.569      ;
; -0.766 ; CacheController:Unit1|data_block[53] ; CacheController:Unit1|DataMemory:unit2|memory[1][3][5]~1  ; clock        ; reset       ; 0.000        ; 2.289      ; 1.563      ;
; -0.764 ; CacheController:Unit1|data_block[55] ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ; clock        ; reset       ; 0.000        ; 2.318      ; 1.594      ;
; -0.759 ; CacheController:Unit1|data_block[38] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~1  ; clock        ; reset       ; 0.000        ; 2.315      ; 1.596      ;
; -0.753 ; CacheController:Unit1|data_block[10] ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~1 ; clock        ; reset       ; 0.000        ; 2.300      ; 1.587      ;
; -0.753 ; CacheController:Unit1|data_block[37] ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~1  ; clock        ; reset       ; 0.000        ; 2.303      ; 1.590      ;
; -0.749 ; CacheController:Unit1|data_block[0]  ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~1  ; clock        ; reset       ; 0.000        ; 2.310      ; 1.601      ;
; -0.749 ; CacheController:Unit1|data_block[41] ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~1  ; clock        ; reset       ; 0.000        ; 2.418      ; 1.709      ;
; -0.738 ; CacheController:Unit1|data_block[41] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1  ; clock        ; reset       ; 0.000        ; 2.301      ; 1.603      ;
; -0.736 ; CacheController:Unit1|data_block[32] ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~1  ; clock        ; reset       ; 0.000        ; 2.472      ; 1.776      ;
; -0.736 ; CacheController:Unit1|data_block[40] ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; clock        ; reset       ; 0.000        ; 2.305      ; 1.609      ;
; -0.730 ; CacheController:Unit1|data_block[7]  ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~1  ; clock        ; reset       ; 0.000        ; 2.286      ; 1.596      ;
; -0.730 ; CacheController:Unit1|data_block[36] ; CacheController:Unit1|DataMemory:unit2|memory[1][2][4]~1  ; clock        ; reset       ; 0.000        ; 2.289      ; 1.599      ;
; -0.727 ; CacheController:Unit1|data_block[23] ; CacheController:Unit1|DataMemory:unit2|memory[6][1][7]~1  ; clock        ; reset       ; 0.000        ; 2.441      ; 1.754      ;
; -0.725 ; CacheController:Unit1|data_block[1]  ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ; clock        ; reset       ; 0.000        ; 2.318      ; 1.633      ;
; -0.705 ; CacheController:Unit1|data_block[55] ; CacheController:Unit1|DataMemory:unit2|memory[6][3][7]~1  ; clock        ; reset       ; 0.000        ; 2.298      ; 1.633      ;
; -0.701 ; CacheController:Unit1|data_block[29] ; CacheController:Unit1|DataMemory:unit2|memory[7][1][13]~1 ; clock        ; reset       ; 0.000        ; 2.327      ; 1.666      ;
; -0.700 ; CacheController:Unit1|data_block[29] ; CacheController:Unit1|DataMemory:unit2|memory[6][1][13]~1 ; clock        ; reset       ; 0.000        ; 2.331      ; 1.671      ;
; -0.685 ; CacheController:Unit1|data_block[48] ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~1  ; clock        ; reset       ; 0.000        ; 2.374      ; 1.729      ;
; -0.684 ; CacheController:Unit1|data_block[7]  ; CacheController:Unit1|DataMemory:unit2|memory[2][0][7]~1  ; clock        ; reset       ; 0.000        ; 2.458      ; 1.814      ;
; -0.679 ; CacheController:Unit1|data_block[32] ; CacheController:Unit1|DataMemory:unit2|memory[1][2][0]~1  ; clock        ; reset       ; 0.000        ; 2.440      ; 1.801      ;
; -0.676 ; CacheController:Unit1|data_block[39] ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~1  ; clock        ; reset       ; 0.000        ; 2.271      ; 1.635      ;
; -0.675 ; CacheController:Unit1|data_block[14] ; CacheController:Unit1|DataMemory:unit2|memory[6][0][14]~1 ; clock        ; reset       ; 0.000        ; 2.326      ; 1.691      ;
; -0.674 ; CacheController:Unit1|data_block[7]  ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; clock        ; reset       ; 0.000        ; 2.461      ; 1.827      ;
; -0.671 ; CacheController:Unit1|data_block[23] ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1  ; clock        ; reset       ; 0.000        ; 2.441      ; 1.810      ;
; -0.670 ; CacheController:Unit1|data_block[23] ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ; clock        ; reset       ; 0.000        ; 2.465      ; 1.835      ;
; -0.669 ; CacheController:Unit1|data_block[24] ; CacheController:Unit1|DataMemory:unit2|memory[6][1][8]~1  ; clock        ; reset       ; 0.000        ; 2.281      ; 1.652      ;
; -0.668 ; CacheController:Unit1|data_block[17] ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; clock        ; reset       ; 0.000        ; 2.297      ; 1.669      ;
; -0.666 ; CacheController:Unit1|data_block[63] ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; clock        ; reset       ; 0.000        ; 2.375      ; 1.749      ;
; -0.664 ; CacheController:Unit1|data_block[24] ; CacheController:Unit1|DataMemory:unit2|memory[7][1][8]~1  ; clock        ; reset       ; 0.000        ; 2.348      ; 1.724      ;
; -0.663 ; CacheController:Unit1|data_block[63] ; CacheController:Unit1|DataMemory:unit2|memory[3][3][15]~1 ; clock        ; reset       ; 0.000        ; 2.335      ; 1.712      ;
; -0.662 ; CacheController:Unit1|data_block[32] ; CacheController:Unit1|DataMemory:unit2|memory[2][2][0]~1  ; clock        ; reset       ; 0.000        ; 2.318      ; 1.696      ;
; -0.662 ; CacheController:Unit1|data_block[37] ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1  ; clock        ; reset       ; 0.000        ; 2.389      ; 1.767      ;
; -0.662 ; CacheController:Unit1|data_block[54] ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~1  ; clock        ; reset       ; 0.000        ; 2.260      ; 1.638      ;
; -0.659 ; CacheController:Unit1|data_block[10] ; CacheController:Unit1|DataMemory:unit2|memory[4][0][10]~1 ; clock        ; reset       ; 0.000        ; 2.301      ; 1.682      ;
; -0.657 ; CacheController:Unit1|data_block[40] ; CacheController:Unit1|DataMemory:unit2|memory[1][2][8]~1  ; clock        ; reset       ; 0.000        ; 2.382      ; 1.765      ;
; -0.656 ; CacheController:Unit1|data_block[5]  ; CacheController:Unit1|DataMemory:unit2|memory[3][0][5]~1  ; clock        ; reset       ; 0.000        ; 2.305      ; 1.689      ;
; -0.655 ; CacheController:Unit1|data_block[1]  ; CacheController:Unit1|DataMemory:unit2|memory[3][0][1]~1  ; clock        ; reset       ; 0.000        ; 2.312      ; 1.697      ;
; -0.655 ; CacheController:Unit1|data_block[0]  ; CacheController:Unit1|DataMemory:unit2|memory[6][0][0]~1  ; clock        ; reset       ; 0.000        ; 2.281      ; 1.666      ;
; -0.650 ; CacheController:Unit1|data_block[33] ; CacheController:Unit1|DataMemory:unit2|memory[3][2][1]~1  ; clock        ; reset       ; 0.000        ; 2.313      ; 1.703      ;
; -0.649 ; CacheController:Unit1|data_block[41] ; CacheController:Unit1|DataMemory:unit2|memory[7][2][9]~1  ; clock        ; reset       ; 0.000        ; 2.289      ; 1.680      ;
; -0.648 ; CacheController:Unit1|data_block[56] ; CacheController:Unit1|DataMemory:unit2|memory[6][3][8]~1  ; clock        ; reset       ; 0.000        ; 2.389      ; 1.781      ;
; -0.647 ; CacheController:Unit1|data_block[1]  ; CacheController:Unit1|DataMemory:unit2|memory[7][0][1]~1  ; clock        ; reset       ; 0.000        ; 2.311      ; 1.704      ;
; -0.647 ; CacheController:Unit1|data_block[22] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~1  ; clock        ; reset       ; 0.000        ; 2.391      ; 1.784      ;
; -0.644 ; CacheController:Unit1|data_block[6]  ; CacheController:Unit1|DataMemory:unit2|memory[3][0][6]~1  ; clock        ; reset       ; 0.000        ; 2.305      ; 1.701      ;
; -0.643 ; CacheController:Unit1|data_block[48] ; CacheController:Unit1|DataMemory:unit2|memory[2][3][0]~1  ; clock        ; reset       ; 0.000        ; 2.317      ; 1.714      ;
; -0.642 ; CacheController:Unit1|data_block[41] ; CacheController:Unit1|DataMemory:unit2|memory[2][2][9]~1  ; clock        ; reset       ; 0.000        ; 2.286      ; 1.684      ;
; -0.641 ; CacheController:Unit1|data_block[41] ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~1  ; clock        ; reset       ; 0.000        ; 2.299      ; 1.698      ;
; -0.640 ; CacheController:Unit1|data_block[22] ; CacheController:Unit1|DataMemory:unit2|memory[6][1][6]~1  ; clock        ; reset       ; 0.000        ; 2.281      ; 1.681      ;
; -0.639 ; CacheController:Unit1|data_block[17] ; CacheController:Unit1|DataMemory:unit2|memory[4][1][1]~1  ; clock        ; reset       ; 0.000        ; 2.298      ; 1.699      ;
; -0.636 ; CacheController:Unit1|data_block[17] ; CacheController:Unit1|DataMemory:unit2|memory[1][1][1]~1  ; clock        ; reset       ; 0.000        ; 2.436      ; 1.840      ;
; -0.636 ; CacheController:Unit1|data_block[41] ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; clock        ; reset       ; 0.000        ; 2.481      ; 1.885      ;
; -0.635 ; CacheController:Unit1|data_block[35] ; CacheController:Unit1|DataMemory:unit2|memory[6][2][3]~1  ; clock        ; reset       ; 0.000        ; 2.338      ; 1.743      ;
; -0.635 ; CacheController:Unit1|data_block[29] ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~1 ; clock        ; reset       ; 0.000        ; 2.299      ; 1.704      ;
; -0.631 ; CacheController:Unit1|data_block[17] ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; clock        ; reset       ; 0.000        ; 2.297      ; 1.706      ;
; -0.631 ; CacheController:Unit1|data_block[37] ; CacheController:Unit1|DataMemory:unit2|memory[3][2][5]~1  ; clock        ; reset       ; 0.000        ; 2.295      ; 1.704      ;
; -0.629 ; CacheController:Unit1|data_block[39] ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~1  ; clock        ; reset       ; 0.000        ; 2.298      ; 1.709      ;
; -0.627 ; CacheController:Unit1|data_block[44] ; CacheController:Unit1|DataMemory:unit2|memory[1][2][12]~1 ; clock        ; reset       ; 0.000        ; 2.392      ; 1.805      ;
; -0.626 ; CacheController:Unit1|data_block[58] ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; clock        ; reset       ; 0.000        ; 2.460      ; 1.874      ;
; -0.625 ; CacheController:Unit1|data_block[0]  ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~1  ; clock        ; reset       ; 0.000        ; 2.300      ; 1.715      ;
+--------+--------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MainMemory:Unit2|slowClock'                                                                                                                                                                                                                           ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                          ; Launch Clock                           ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+
; -0.296 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.345      ; 2.278      ;
; -0.296 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.374      ; 2.307      ;
; -0.289 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.369      ; 2.309      ;
; -0.280 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.365      ; 2.314      ;
; -0.279 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.339      ; 2.289      ;
; -0.276 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.332      ; 2.285      ;
; -0.272 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.358      ; 2.315      ;
; -0.227 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; 0.000        ; 2.353      ; 2.355      ;
; -0.048 ; data_in_mem[54]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.825      ; 0.911      ;
; -0.038 ; data_in_mem[15]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.816      ; 0.912      ;
; -0.037 ; data_in_mem[43]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.841      ; 0.938      ;
; -0.037 ; data_in_mem[50]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.803      ; 0.900      ;
; -0.022 ; data_in_mem[16]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.825      ; 0.937      ;
; -0.022 ; data_in_mem[59]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.830      ; 0.942      ;
; -0.021 ; data_in_mem[57]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.831      ; 0.944      ;
; -0.020 ; data_in_mem[51]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.811      ; 0.925      ;
; -0.008 ; data_in_mem[14]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.790      ; 0.916      ;
; -0.004 ; data_in_mem[36]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.818      ; 0.948      ;
; -0.003 ; data_in_mem[58]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.825      ; 0.956      ;
; 0.000  ; data_in_mem[8]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.782      ; 0.916      ;
; 0.003  ; data_in_mem[1]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.815      ; 0.952      ;
; 0.006  ; data_in_mem[0]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.817      ; 0.957      ;
; 0.007  ; data_in_mem[11]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.815      ; 0.956      ;
; 0.008  ; data_in_mem[21]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.832      ; 0.974      ;
; 0.011  ; data_in_mem[5]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.818      ; 0.963      ;
; 0.011  ; data_in_mem[39]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.841      ; 0.986      ;
; 0.011  ; data_in_mem[40]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.802      ; 0.947      ;
; 0.017  ; data_in_mem[42]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.802      ; 0.953      ;
; 0.024  ; data_in_mem[4]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.795      ; 0.953      ;
; 0.024  ; data_in_mem[28]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.781      ; 0.939      ;
; 0.027  ; data_in_mem[22]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.817      ; 0.978      ;
; 0.028  ; data_in_mem[7]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.797      ; 0.959      ;
; 0.029  ; data_in_mem[19]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.786      ; 0.949      ;
; 0.029  ; data_in_mem[20]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.788      ; 0.951      ;
; 0.040  ; data_in_mem[52]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.788      ; 0.962      ;
; 0.042  ; data_in_mem[44]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.784      ; 0.960      ;
; 0.044  ; data_in_mem[13]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.770      ; 0.948      ;
; 0.048  ; data_in_mem[10]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.808      ; 0.990      ;
; 0.051  ; data_in_mem[35]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.765      ; 0.950      ;
; 0.056  ; data_in_mem[33]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.805      ; 0.995      ;
; 0.057  ; data_in_mem[9]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.805      ; 0.996      ;
; 0.058  ; data_in_mem[32]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.804      ; 0.996      ;
; 0.060  ; data_in_mem[25]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.817      ; 1.011      ;
; 0.061  ; data_in_mem[24]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.817      ; 1.012      ;
; 0.064  ; data_in_mem[18]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.779      ; 0.977      ;
; 0.064  ; data_in_mem[46]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.776      ; 0.974      ;
; 0.068  ; data_in_mem[17]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.802      ; 1.004      ;
; 0.071  ; data_in_mem[3]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.760      ; 0.965      ;
; 0.072  ; data_in_mem[26]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.817      ; 1.023      ;
; 0.073  ; data_in_mem[38]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.803      ; 1.010      ;
; 0.075  ; data_in_mem[12]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.770      ; 0.979      ;
; 0.075  ; data_in_mem[47]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.772      ; 0.981      ;
; 0.078  ; data_in_mem[30]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.804      ; 1.016      ;
; 0.080  ; data_in_mem[45]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.757      ; 0.971      ;
; 0.083  ; data_in_mem[48]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.802      ; 1.019      ;
; 0.084  ; data_in_mem[60]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.775      ; 0.993      ;
; 0.086  ; data_in_mem[31]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.804      ; 1.024      ;
; 0.088  ; data_in_mem[56]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.825      ; 1.047      ;
; 0.091  ; data_in_mem[63]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.791      ; 1.016      ;
; 0.096  ; data_in_mem[37]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.819      ; 1.049      ;
; 0.096  ; data_in_mem[61]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.775      ; 1.005      ;
; 0.096  ; data_in_mem[62]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.775      ; 1.005      ;
; 0.100  ; data_in_mem[34]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.804      ; 1.038      ;
; 0.100  ; data_in_mem[53]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.806      ; 1.040      ;
; 0.109  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.531      ; 0.774      ;
; 0.114  ; data_in_mem[55]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.825      ; 1.073      ;
; 0.116  ; data_in_mem[29]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.804      ; 1.054      ;
; 0.120  ; data_in_mem[41]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.802      ; 1.056      ;
; 0.137  ; data_in_mem[6]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.797      ; 1.068      ;
; 0.138  ; data_in_mem[49]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.801      ; 1.073      ;
; 0.144  ; data_in_mem[23]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.817      ; 1.095      ;
; 0.171  ; data_in_mem[27]                        ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.784      ; 1.089      ;
; 0.180  ; data_in_mem[2]                         ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.797      ; 1.111      ;
; 0.183  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.552      ; 0.869      ;
; 0.216  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.543      ; 0.893      ;
; 0.217  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.510      ; 0.861      ;
; 0.227  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.517      ; 0.878      ;
; 0.228  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.547      ; 0.909      ;
; 0.242  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.523      ; 0.899      ;
; 0.242  ; write_to_mem                           ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ; clock                                  ; MainMemory:Unit2|slowClock ; 0.000        ; 0.536      ; 0.912      ;
; 0.376  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.369      ; 0.369      ;
; 0.461  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 2.345      ; 2.535      ;
; 0.463  ; MainMemory:Unit2|blockAddress[2]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.276      ; 0.363      ;
; 0.474  ; MainMemory:Unit2|blockAddress[4]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.272      ; 0.370      ;
; 0.477  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 2.339      ; 2.545      ;
; 0.480  ; MainMemory:Unit2|blockAddress[5]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.277      ; 0.381      ;
; 0.482  ; MainMemory:Unit2|blockAddress[3]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.270      ; 0.376      ;
; 0.483  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.262      ; 0.369      ;
; 0.484  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 2.332      ; 2.545      ;
; 0.485  ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.251      ; 0.360      ;
; 0.490  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.271      ; 0.385      ;
; 0.495  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.252      ; 0.371      ;
; 0.496  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.259      ; 0.379      ;
; 0.500  ; MainMemory:Unit2|blockAddress[9]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.250      ; 0.374      ;
; 0.500  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 2.374      ; 2.603      ;
; 0.504  ; MainMemory:Unit2|blockAddress[1]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.376      ; 0.504      ;
; 0.504  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 2.369      ; 2.602      ;
; 0.508  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.247      ; 0.379      ;
; 0.513  ; MainMemory:Unit2|blockAddress[8]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.263      ; 0.400      ;
; 0.514  ; MainMemory:Unit2|blockAddress[7]       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock ; -0.500       ; 0.243      ; 0.381      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                          ;
+--------+------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                           ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.275 ; MainMemory:Unit2|slowClock                     ; MainMemory:Unit2|slowClock                                        ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 1.605      ; 1.549      ;
; -0.271 ; CacheController:Unit1|send_block_out           ; done_write_back                                                   ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 1.615      ; 1.563      ;
; -0.260 ; MainMemory:Unit2|slowClock                     ; state.s4                                                          ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 1.581      ; 1.540      ;
; -0.252 ; CacheController:Unit1|replaceStatusOut         ; CacheController:Unit1|replaceStatusOut                            ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.655      ; 1.622      ;
; -0.227 ; MainMemory:Unit2|slowClock                     ; state.s3                                                          ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 1.583      ; 1.575      ;
; -0.226 ; MainMemory:Unit2|slowClock                     ; state.sDelay2                                                     ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 1.583      ; 1.576      ;
; -0.220 ; CacheController:Unit1|replaceStatusOut         ; nextState.s4                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.583      ; 1.582      ;
; -0.215 ; MainMemory:Unit2|slowClock                     ; state.s2                                                          ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 1.583      ; 1.587      ;
; -0.207 ; MainMemory:Unit2|slowClock                     ; state.sDelay3                                                     ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 1.583      ; 1.595      ;
; -0.204 ; MainMemory:Unit2|slowClock                     ; state.Sdelay                                                      ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 1.583      ; 1.598      ;
; -0.181 ; CacheController:Unit1|send_block_out           ; CacheController:Unit1|send_block_out                              ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 1.601      ; 1.639      ;
; -0.178 ; CacheController:Unit1|send_block_out           ; state.s3                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 1.583      ; 1.624      ;
; -0.173 ; MainMemory:Unit2|slowClock                     ; state.s1                                                          ; MainMemory:Unit2|slowClock             ; clock       ; 0.000        ; 1.583      ; 1.629      ;
; -0.126 ; CacheController:Unit1|replaceStatusOut         ; nextState.s2                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.583      ; 1.676      ;
; -0.116 ; CacheController:Unit1|replaceStatusOut         ; state.s3                                                          ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.583      ; 1.686      ;
; -0.110 ; CacheController:Unit1|replaceStatusOut         ; state.sDelay3                                                     ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.583      ; 1.692      ;
; -0.109 ; CacheController:Unit1|send_block_out           ; state.sDelay3                                                     ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 1.583      ; 1.693      ;
; -0.109 ; CacheController:Unit1|replaceStatusOut         ; state.sDelay2                                                     ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.583      ; 1.693      ;
; -0.109 ; CacheController:Unit1|replaceStatusOut         ; state.s2                                                          ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.583      ; 1.693      ;
; -0.108 ; CacheController:Unit1|send_block_out           ; state.sDelay2                                                     ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 1.583      ; 1.694      ;
; -0.108 ; CacheController:Unit1|send_block_out           ; state.s2                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 1.583      ; 1.694      ;
; -0.104 ; CacheController:Unit1|replaceStatusOut         ; state.Sdelay                                                      ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.583      ; 1.698      ;
; -0.067 ; CacheController:Unit1|replaceStatusOut         ; state.s1                                                          ; CacheController:Unit1|replaceStatusOut ; clock       ; 0.000        ; 1.583      ; 1.735      ;
; -0.066 ; CacheController:Unit1|send_block_out           ; state.s1                                                          ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 1.583      ; 1.736      ;
; -0.062 ; CacheController:Unit1|send_block_out           ; state.Sdelay                                                      ; CacheController:Unit1|send_block_out   ; clock       ; 0.000        ; 1.583      ; 1.740      ;
; 0.182  ; CacheController:Unit1|state.s8                 ; CacheController:Unit1|state.s8                                    ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; CacheController:Unit1|nextState.sWait          ; CacheController:Unit1|nextState.sWait                             ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; CacheController:Unit1|done                     ; CacheController:Unit1|done                                        ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; CacheController:Unit1|delayReq                 ; CacheController:Unit1|delayReq                                    ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[0][0]       ; CacheController:Unit1|dirtybit_mem[0][0]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[0][1]       ; CacheController:Unit1|dirtybit_mem[0][1]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[0][2]       ; CacheController:Unit1|dirtybit_mem[0][2]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[0][3]       ; CacheController:Unit1|dirtybit_mem[0][3]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[1][1]       ; CacheController:Unit1|dirtybit_mem[1][1]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[1][2]       ; CacheController:Unit1|dirtybit_mem[1][2]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[1][0]       ; CacheController:Unit1|dirtybit_mem[1][0]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[1][3]       ; CacheController:Unit1|dirtybit_mem[1][3]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[3][0]       ; CacheController:Unit1|dirtybit_mem[3][0]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[3][3]       ; CacheController:Unit1|dirtybit_mem[3][3]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[3][1]       ; CacheController:Unit1|dirtybit_mem[3][1]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[4][1]       ; CacheController:Unit1|dirtybit_mem[4][1]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[4][0]       ; CacheController:Unit1|dirtybit_mem[4][0]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[4][2]       ; CacheController:Unit1|dirtybit_mem[4][2]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[4][3]       ; CacheController:Unit1|dirtybit_mem[4][3]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[5][0]       ; CacheController:Unit1|dirtybit_mem[5][0]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[5][2]       ; CacheController:Unit1|dirtybit_mem[5][2]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[7][1]       ; CacheController:Unit1|dirtybit_mem[7][1]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[7][3]       ; CacheController:Unit1|dirtybit_mem[7][3]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[7][2]       ; CacheController:Unit1|dirtybit_mem[7][2]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; CacheController:Unit1|dirtybit_mem[7][0]       ; CacheController:Unit1|dirtybit_mem[7][0]                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; done_write_back                                ; done_write_back                                                   ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.307      ;
; 0.184  ; CacheController:Unit1|dirtybit_mem[3][2]       ; CacheController:Unit1|dirtybit_mem[3][2]                          ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; CacheController:Unit1|dirtybit_mem[2][2]       ; CacheController:Unit1|dirtybit_mem[2][2]                          ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; CacheController:Unit1|dirtybit_mem[2][0]       ; CacheController:Unit1|dirtybit_mem[2][0]                          ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; CacheController:Unit1|dirtybit_mem[2][1]       ; CacheController:Unit1|dirtybit_mem[2][1]                          ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; CacheController:Unit1|dirtybit_mem[2][3]       ; CacheController:Unit1|dirtybit_mem[2][3]                          ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; CacheController:Unit1|dirtybit_mem[6][1]       ; CacheController:Unit1|dirtybit_mem[6][1]                          ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; CacheController:Unit1|dirtybit_mem[6][0]       ; CacheController:Unit1|dirtybit_mem[6][0]                          ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; CacheController:Unit1|dirtybit_mem[6][3]       ; CacheController:Unit1|dirtybit_mem[6][3]                          ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; CacheController:Unit1|dirtybit_mem[6][2]       ; CacheController:Unit1|dirtybit_mem[6][2]                          ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; CacheController:Unit1|dirtybit_mem[5][3]       ; CacheController:Unit1|dirtybit_mem[5][3]                          ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; CacheController:Unit1|dirtybit_mem[5][1]       ; CacheController:Unit1|dirtybit_mem[5][1]                          ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.185  ; nextState.s4                                   ; nextState.s4                                                      ; clock                                  ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; state.Sdelay                                   ; state.Sdelay                                                      ; clock                                  ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; state.sDelay2                                  ; state.sDelay2                                                     ; clock                                  ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; state.sDelay3                                  ; state.sDelay3                                                     ; clock                                  ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; state.s1                                       ; state.s1                                                          ; clock                                  ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; state.s2                                       ; state.s2                                                          ; clock                                  ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; state_d[0]~reg0                                ; state_d[0]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; state_d[1]~reg0                                ; state_d[1]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; state_d[2]~reg0                                ; state_d[2]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; state_d[3]~reg0                                ; state_d[3]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.201  ; write_to_mem                                   ; write_to_mem                                                      ; clock                                  ; clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; CacheController:Unit1|write_block              ; CacheController:Unit1|write_block                                 ; clock                                  ; clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.203  ; CacheController:Unit1|state.s4                 ; CacheController:Unit1|state.sWait                                 ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.328      ;
; 0.209  ; CacheController:Unit1|state.s2                 ; CacheController:Unit1|done                                        ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.334      ;
; 0.248  ; CacheController:Unit1|tempDataIn[12]           ; CacheController:Unit1|DataMemory:unit2|memory[4][1][12]~_emulated ; clock                                  ; clock       ; 0.000        ; 0.064      ; 0.396      ;
; 0.249  ; CacheController:Unit1|tempDataIn[2]            ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~_emulated  ; clock                                  ; clock       ; 0.000        ; 0.064      ; 0.397      ;
; 0.262  ; CacheController:Unit1|TagMemory:unit1|hit~reg0 ; CacheController:Unit1|data_enable                                 ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.386      ;
; 0.268  ; CacheController:Unit1|state.s3                 ; CacheController:Unit1|state.sReset                                ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.393      ;
; 0.281  ; state.Sdelay                                   ; state_d[3]~reg0                                                   ; clock                                  ; clock       ; 0.000        ; 0.036      ; 0.401      ;
; 0.299  ; state.sReset                                   ; state.s1                                                          ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.423      ;
; 0.300  ; MainMemory:Unit2|counter[15]                   ; MainMemory:Unit2|counter[15]                                      ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.423      ;
; 0.300  ; MainMemory:Unit2|counter[31]                   ; MainMemory:Unit2|counter[31]                                      ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.424      ;
; 0.301  ; CacheController:Unit1|state.s6                 ; CacheController:Unit1|state.s6b                                   ; clock                                  ; clock       ; 0.000        ; 0.041      ; 0.426      ;
; 0.301  ; MainMemory:Unit2|counter[3]                    ; MainMemory:Unit2|counter[3]                                       ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.424      ;
; 0.301  ; MainMemory:Unit2|counter[5]                    ; MainMemory:Unit2|counter[5]                                       ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.424      ;
; 0.301  ; MainMemory:Unit2|counter[13]                   ; MainMemory:Unit2|counter[13]                                      ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.424      ;
; 0.301  ; MainMemory:Unit2|counter[17]                   ; MainMemory:Unit2|counter[17]                                      ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; MainMemory:Unit2|counter[19]                   ; MainMemory:Unit2|counter[19]                                      ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; MainMemory:Unit2|counter[21]                   ; MainMemory:Unit2|counter[21]                                      ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; MainMemory:Unit2|counter[27]                   ; MainMemory:Unit2|counter[27]                                      ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; MainMemory:Unit2|counter[29]                   ; MainMemory:Unit2|counter[29]                                      ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.425      ;
; 0.302  ; MainMemory:Unit2|counter[1]                    ; MainMemory:Unit2|counter[1]                                       ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.425      ;
; 0.302  ; MainMemory:Unit2|counter[6]                    ; MainMemory:Unit2|counter[6]                                       ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.425      ;
; 0.302  ; MainMemory:Unit2|counter[7]                    ; MainMemory:Unit2|counter[7]                                       ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.425      ;
; 0.302  ; MainMemory:Unit2|counter[11]                   ; MainMemory:Unit2|counter[11]                                      ; clock                                  ; clock       ; 0.000        ; 0.039      ; 0.425      ;
; 0.302  ; MainMemory:Unit2|counter[16]                   ; MainMemory:Unit2|counter[16]                                      ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.426      ;
; 0.302  ; MainMemory:Unit2|counter[22]                   ; MainMemory:Unit2|counter[22]                                      ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.426      ;
; 0.302  ; MainMemory:Unit2|counter[23]                   ; MainMemory:Unit2|counter[23]                                      ; clock                                  ; clock       ; 0.000        ; 0.040      ; 0.426      ;
+--------+------------------------------------------------+-------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CacheController:Unit1|replaceStatusOut'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.156 ; CacheController:Unit1|addressOUT[2]      ; MainMemory:Unit2|blockAddress[0] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.667      ; 0.353      ;
; 0.219 ; CacheController:Unit1|addressOUT[4]      ; MainMemory:Unit2|blockAddress[2] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.612      ; 0.361      ;
; 0.247 ; CacheController:Unit1|addressOUT[10]     ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.653      ; 0.430      ;
; 0.249 ; CacheController:Unit1|addressOUT[9]      ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.649      ; 0.428      ;
; 0.265 ; CacheController:Unit1|addressOUT[11]     ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.634      ; 0.429      ;
; 0.278 ; CacheController:Unit1|addressOUT[5]      ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.620      ; 0.428      ;
; 0.279 ; CacheController:Unit1|addressOUT[6]      ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.618      ; 0.427      ;
; 0.285 ; CacheController:Unit1|addressOUT[8]      ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.613      ; 0.428      ;
; 0.285 ; CacheController:Unit1|addressOUT[7]      ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.614      ; 0.429      ;
; 0.303 ; CacheController:Unit1|blockAddressOut[5] ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.614      ; 0.447      ;
; 0.351 ; CacheController:Unit1|addressOUT[3]      ; MainMemory:Unit2|blockAddress[1] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.513      ; 0.394      ;
; 0.357 ; CacheController:Unit1|blockAddressOut[3] ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.620      ; 0.507      ;
; 0.369 ; CacheController:Unit1|blockAddressOut[8] ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.653      ; 0.552      ;
; 0.384 ; CacheController:Unit1|blockAddressOut[9] ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.634      ; 0.548      ;
; 0.397 ; CacheController:Unit1|blockAddressOut[4] ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.618      ; 0.545      ;
; 0.403 ; CacheController:Unit1|blockAddressOut[6] ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.613      ; 0.546      ;
; 0.433 ; CacheController:Unit1|blockAddressOut[7] ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.649      ; 0.612      ;
; 0.755 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[4] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.352      ; 0.637      ;
; 0.758 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[3] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.354      ; 0.642      ;
; 0.762 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[8] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.389      ; 0.681      ;
; 0.763 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[7] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.385      ; 0.678      ;
; 0.765 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[6] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.347      ; 0.642      ;
; 0.766 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[5] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.348      ; 0.644      ;
; 0.779 ; write_to_mem                             ; MainMemory:Unit2|blockAddress[9] ; clock        ; CacheController:Unit1|replaceStatusOut ; -0.500       ; 0.370      ; 0.679      ;
+-------+------------------------------------------+----------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CacheController:Unit1|send_block_out'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                   ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 0.347 ; CacheController:Unit1|data_block[53]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.717      ; 1.178      ;
; 0.525 ; CacheController:Unit1|data_block[23]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.723      ; 1.362      ;
; 0.552 ; CacheController:Unit1|data_block[13]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.516      ; 1.182      ;
; 0.576 ; CacheController:Unit1|data_block[6]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.515      ; 1.205      ;
; 0.578 ; CacheController:Unit1|data_block[20]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.516      ; 1.208      ;
; 0.651 ; CacheController:Unit1|data_block[7]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.514      ; 1.279      ;
; 0.667 ; CacheController:Unit1|data_block[18]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.514      ; 1.295      ;
; 0.685 ; CacheController:Unit1|data_block[52]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.517      ; 1.316      ;
; 0.694 ; CacheController:Unit1|data_block[8]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.515      ; 1.323      ;
; 0.722 ; CacheController:Unit1|data_block[2]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.503      ; 1.339      ;
; 0.748 ; CacheController:Unit1|data_block[9]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.514      ; 1.376      ;
; 0.751 ; CacheController:Unit1|data_block[54]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.687      ; 1.552      ;
; 0.766 ; CacheController:Unit1|data_block[40]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.740      ; 1.620      ;
; 0.774 ; CacheController:Unit1|data_block[58]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.692      ; 1.580      ;
; 0.831 ; CacheController:Unit1|data_block[36]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.515      ; 1.460      ;
; 0.835 ; CacheController:Unit1|data_block[21]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.705      ; 1.654      ;
; 0.835 ; CacheController:Unit1|data_block[51]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.514      ; 1.463      ;
; 0.886 ; CacheController:Unit1|data_block[5]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.506      ; 1.506      ;
; 0.886 ; CacheController:Unit1|data_block[15]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.515      ; 1.515      ;
; 0.963 ; CacheController:Unit1|data_block[4]                               ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.723      ; 1.800      ;
; 0.974 ; CacheController:Unit1|data_block[57]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.473      ; 1.561      ;
; 1.026 ; CacheController:Unit1|data_block[63]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.767      ; 1.907      ;
; 1.068 ; CacheController:Unit1|data_block[30]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.708      ; 1.890      ;
; 1.112 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.255      ; 3.481      ;
; 1.130 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.280      ; 3.524      ;
; 1.146 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.313      ; 3.573      ;
; 1.149 ; CacheController:Unit1|data_block[16]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.513      ; 1.776      ;
; 1.177 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.048      ; 3.339      ;
; 1.200 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.292      ; 3.606      ;
; 1.218 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.307      ; 3.639      ;
; 1.232 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.268      ; 3.614      ;
; 1.237 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.257      ; 3.608      ;
; 1.250 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.073      ; 3.437      ;
; 1.256 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.045      ; 3.415      ;
; 1.256 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.257      ; 3.627      ;
; 1.267 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.554      ; 1.935      ;
; 1.278 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.101      ; 3.493      ;
; 1.279 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.268      ; 3.661      ;
; 1.279 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.084      ; 3.477      ;
; 1.282 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.532      ; 1.928      ;
; 1.285 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.286      ; 3.685      ;
; 1.285 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.255      ; 3.654      ;
; 1.286 ; CacheController:Unit1|DataMemory:unit2|memory[2][3][2]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.525      ; 1.925      ;
; 1.289 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.280      ; 3.683      ;
; 1.291 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.307      ; 3.712      ;
; 1.294 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.307      ; 3.715      ;
; 1.295 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][1]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.533      ; 1.942      ;
; 1.314 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.063      ; 3.491      ;
; 1.315 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.286      ; 3.715      ;
; 1.324 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.529      ; 1.967      ;
; 1.324 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.527      ; 1.965      ;
; 1.326 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.533      ; 1.973      ;
; 1.328 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.251      ; 3.693      ;
; 1.333 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.307      ; 3.754      ;
; 1.335 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.078      ; 3.527      ;
; 1.337 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][13]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.555      ; 2.006      ;
; 1.339 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.251      ; 3.704      ;
; 1.350 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.096      ; 3.560      ;
; 1.350 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.091      ; 3.555      ;
; 1.352 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.262      ; 3.728      ;
; 1.357 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.068      ; 3.539      ;
; 1.358 ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.497      ; 1.969      ;
; 1.358 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.097      ; 3.569      ;
; 1.361 ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.335      ; 1.810      ;
; 1.363 ; CacheController:Unit1|DataMemory:unit2|memory[7][3][7]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.522      ; 1.999      ;
; 1.363 ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.521      ; 1.998      ;
; 1.365 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][13]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.531      ; 2.010      ;
; 1.368 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.268      ; 3.750      ;
; 1.375 ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.492      ; 1.981      ;
; 1.377 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][15]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.530      ; 2.021      ;
; 1.377 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.048      ; 3.539      ;
; 1.378 ; CacheController:Unit1|DataMemory:unit2|memory[1][2][13]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.522      ; 2.014      ;
; 1.382 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][6]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.515      ; 2.011      ;
; 1.386 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.268      ; 3.768      ;
; 1.387 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.259      ; 3.760      ;
; 1.389 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.286      ; 3.789      ;
; 1.393 ; CacheController:Unit1|DataMemory:unit2|memory[7][1][2]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.304      ; 1.811      ;
; 1.393 ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.543      ; 2.050      ;
; 1.396 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][4]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.324      ; 1.834      ;
; 1.396 ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.506      ; 2.016      ;
; 1.397 ; CacheController:Unit1|DataMemory:unit2|memory[4][0][1]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.506      ; 2.017      ;
; 1.397 ; CacheController:Unit1|DataMemory:unit2|memory[3][1][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.508      ; 2.019      ;
; 1.397 ; CacheController:Unit1|data_block[50]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.702      ; 2.213      ;
; 1.398 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][13]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.545      ; 2.057      ;
; 1.401 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.043      ; 3.558      ;
; 1.402 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][1]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.336      ; 1.852      ;
; 1.402 ; CacheController:Unit1|DataMemory:unit2|memory[5][2][14]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.333      ; 1.849      ;
; 1.402 ; CacheController:Unit1|DataMemory:unit2|memory[5][1][1]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.551      ; 2.067      ;
; 1.403 ; CacheController:Unit1|data_block[17]                              ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.726      ; 2.243      ;
; 1.404 ; CacheController:Unit1|DataMemory:unit2|memory[6][2][10]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.531      ; 2.049      ;
; 1.408 ; CacheController:Unit1|DataMemory:unit2|memory[2][0][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.529      ; 2.051      ;
; 1.408 ; CacheController:Unit1|DataMemory:unit2|memory[3][3][12]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.533      ; 2.055      ;
; 1.410 ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.534      ; 2.058      ;
; 1.410 ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.516      ; 2.040      ;
; 1.411 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.251      ; 3.776      ;
; 1.412 ; CacheController:Unit1|DataMemory:unit2|memory[4][2][10]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.545      ; 2.071      ;
; 1.415 ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.519      ; 2.048      ;
; 1.415 ; reset                                                             ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ; reset        ; CacheController:Unit1|send_block_out ; 0.000        ; 2.057      ; 3.586      ;
; 1.416 ; CacheController:Unit1|DataMemory:unit2|memory[5][0][13]~_emulated ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.321      ; 1.851      ;
; 1.417 ; CacheController:Unit1|DataMemory:unit2|memory[2][1][7]~_emulated  ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ; clock        ; CacheController:Unit1|send_block_out ; 0.000        ; 0.537      ; 2.068      ;
+-------+-------------------------------------------------------------------+-----------------------------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                                                               ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.255 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.701      ; 4.423      ;
; -2.246 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[3][0][14]~_emulated ; reset        ; clock       ; 0.500        ; 1.720      ; 4.433      ;
; -2.246 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][1][5]~_emulated  ; reset        ; clock       ; 0.500        ; 1.730      ; 4.443      ;
; -2.230 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~_emulated  ; reset        ; clock       ; 0.500        ; 1.744      ; 4.441      ;
; -2.111 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~_emulated  ; clock        ; clock       ; 1.000        ; -0.477     ; 2.621      ;
; -2.100 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[3][0][14]~_emulated ; clock        ; clock       ; 1.000        ; -0.458     ; 2.629      ;
; -2.099 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[6][1][5]~_emulated  ; clock        ; clock       ; 1.000        ; -0.448     ; 2.638      ;
; -2.080 ; CacheController:Unit1|write_block ; CacheController:Unit1|DataMemory:unit2|memory[1][3][1]~_emulated  ; clock        ; clock       ; 1.000        ; -0.434     ; 2.633      ;
; -2.059 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[1][1][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.758      ; 4.284      ;
; -2.058 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][0][8]~_emulated  ; reset        ; clock       ; 0.500        ; 1.724      ; 4.249      ;
; -2.058 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][0][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.712      ; 4.237      ;
; -2.058 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[5][3][1]~_emulated  ; reset        ; clock       ; 0.500        ; 1.725      ; 4.250      ;
; -2.057 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~_emulated  ; reset        ; clock       ; 0.500        ; 1.728      ; 4.252      ;
; -2.055 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][0][10]~_emulated ; reset        ; clock       ; 0.500        ; 1.728      ; 4.250      ;
; -2.055 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][14]~_emulated ; reset        ; clock       ; 0.500        ; 1.751      ; 4.273      ;
; -2.054 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[5][1][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.713      ; 4.234      ;
; -2.054 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][0][12]~_emulated ; reset        ; clock       ; 0.500        ; 1.768      ; 4.289      ;
; -2.054 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~_emulated  ; reset        ; clock       ; 0.500        ; 1.757      ; 4.278      ;
; -2.054 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~_emulated  ; reset        ; clock       ; 0.500        ; 1.751      ; 4.272      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[7][1][1]~_emulated  ; reset        ; clock       ; 0.500        ; 1.730      ; 4.250      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[7][1][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.730      ; 4.250      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][1][8]~_emulated  ; reset        ; clock       ; 0.500        ; 1.743      ; 4.263      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][1][8]~_emulated  ; reset        ; clock       ; 0.500        ; 1.730      ; 4.250      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][1][5]~_emulated  ; reset        ; clock       ; 0.500        ; 1.731      ; 4.251      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[7][1][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.755      ; 4.275      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[7][1][14]~_emulated ; reset        ; clock       ; 0.500        ; 1.730      ; 4.250      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][1][14]~_emulated ; reset        ; clock       ; 0.500        ; 1.734      ; 4.254      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][1][13]~_emulated ; reset        ; clock       ; 0.500        ; 1.763      ; 4.283      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][1][12]~_emulated ; reset        ; clock       ; 0.500        ; 1.756      ; 4.276      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][2][8]~_emulated  ; reset        ; clock       ; 0.500        ; 1.744      ; 4.264      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][2][7]~_emulated  ; reset        ; clock       ; 0.500        ; 1.730      ; 4.250      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.751      ; 4.271      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[3][3][13]~_emulated ; reset        ; clock       ; 0.500        ; 1.762      ; 4.282      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~_emulated ; reset        ; clock       ; 0.500        ; 1.763      ; 4.283      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[1][3][10]~_emulated ; reset        ; clock       ; 0.500        ; 1.750      ; 4.270      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][3][8]~_emulated  ; reset        ; clock       ; 0.500        ; 1.743      ; 4.263      ;
; -2.053 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][3][6]~_emulated  ; reset        ; clock       ; 0.500        ; 1.748      ; 4.268      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~_emulated  ; reset        ; clock       ; 0.500        ; 1.711      ; 4.230      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.702      ; 4.221      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.718      ; 4.237      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][1][7]~_emulated  ; reset        ; clock       ; 0.500        ; 1.731      ; 4.250      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[7][2][2]~_emulated  ; reset        ; clock       ; 0.500        ; 1.710      ; 4.229      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[1][2][2]~_emulated  ; reset        ; clock       ; 0.500        ; 1.737      ; 4.256      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[3][2][1]~_emulated  ; reset        ; clock       ; 0.500        ; 1.737      ; 4.256      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][2][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.703      ; 4.222      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][1][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.717      ; 4.236      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][1][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.716      ; 4.235      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[3][1][13]~_emulated ; reset        ; clock       ; 0.500        ; 1.740      ; 4.259      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][1][12]~_emulated ; reset        ; clock       ; 0.500        ; 1.764      ; 4.283      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[5][1][11]~_emulated ; reset        ; clock       ; 0.500        ; 1.724      ; 4.243      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[7][2][11]~_emulated ; reset        ; clock       ; 0.500        ; 1.738      ; 4.257      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[1][2][9]~_emulated  ; reset        ; clock       ; 0.500        ; 1.737      ; 4.256      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~_emulated  ; reset        ; clock       ; 0.500        ; 1.737      ; 4.256      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[3][2][5]~_emulated  ; reset        ; clock       ; 0.500        ; 1.737      ; 4.256      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][3][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.722      ; 4.241      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][3][3]~_emulated  ; reset        ; clock       ; 0.500        ; 1.722      ; 4.241      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[7][3][3]~_emulated  ; reset        ; clock       ; 0.500        ; 1.744      ; 4.263      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[3][3][1]~_emulated  ; reset        ; clock       ; 0.500        ; 1.732      ; 4.251      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][3][1]~_emulated  ; reset        ; clock       ; 0.500        ; 1.722      ; 4.241      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[7][2][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.739      ; 4.258      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[1][2][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.737      ; 4.256      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~_emulated ; reset        ; clock       ; 0.500        ; 1.760      ; 4.279      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[7][3][14]~_emulated ; reset        ; clock       ; 0.500        ; 1.744      ; 4.263      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][3][7]~_emulated  ; reset        ; clock       ; 0.500        ; 1.722      ; 4.241      ;
; -2.052 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[3][3][7]~_emulated  ; reset        ; clock       ; 0.500        ; 1.732      ; 4.251      ;
; -2.051 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~_emulated  ; reset        ; clock       ; 0.500        ; 1.727      ; 4.245      ;
; -2.051 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][6]~_emulated  ; reset        ; clock       ; 0.500        ; 1.768      ; 4.286      ;
; -2.051 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[1][3][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.760      ; 4.278      ;
; -2.051 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[5][2][13]~_emulated ; reset        ; clock       ; 0.500        ; 1.765      ; 4.283      ;
; -2.051 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[1][3][12]~_emulated ; reset        ; clock       ; 0.500        ; 1.760      ; 4.278      ;
; -2.051 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][3][7]~_emulated  ; reset        ; clock       ; 0.500        ; 1.709      ; 4.227      ;
; -2.050 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][2][10]~_emulated ; reset        ; clock       ; 0.500        ; 1.741      ; 4.258      ;
; -2.050 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][2][10]~_emulated ; reset        ; clock       ; 0.500        ; 1.757      ; 4.274      ;
; -2.050 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][2][6]~_emulated  ; reset        ; clock       ; 0.500        ; 1.757      ; 4.274      ;
; -2.050 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][2][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.741      ; 4.258      ;
; -2.050 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~_emulated ; reset        ; clock       ; 0.500        ; 1.753      ; 4.270      ;
; -2.050 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[5][3][13]~_emulated ; reset        ; clock       ; 0.500        ; 1.749      ; 4.266      ;
; -2.050 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][3][6]~_emulated  ; reset        ; clock       ; 0.500        ; 1.748      ; 4.265      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][5]~_emulated  ; reset        ; clock       ; 0.500        ; 1.728      ; 4.244      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~_emulated ; reset        ; clock       ; 0.500        ; 1.771      ; 4.287      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[5][0][10]~_emulated ; reset        ; clock       ; 0.500        ; 1.741      ; 4.257      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][1][10]~_emulated ; reset        ; clock       ; 0.500        ; 1.741      ; 4.257      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~_emulated  ; reset        ; clock       ; 0.500        ; 1.728      ; 4.244      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~_emulated  ; reset        ; clock       ; 0.500        ; 1.758      ; 4.274      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][2][2]~_emulated  ; reset        ; clock       ; 0.500        ; 1.724      ; 4.240      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][2][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.727      ; 4.243      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][1][11]~_emulated ; reset        ; clock       ; 0.500        ; 1.752      ; 4.268      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~_emulated ; reset        ; clock       ; 0.500        ; 1.758      ; 4.274      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][2][5]~_emulated  ; reset        ; clock       ; 0.500        ; 1.724      ; 4.240      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.758      ; 4.274      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][3][3]~_emulated  ; reset        ; clock       ; 0.500        ; 1.727      ; 4.243      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[4][3][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.722      ; 4.238      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[7][3][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.716      ; 4.232      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][2][15]~_emulated ; reset        ; clock       ; 0.500        ; 1.729      ; 4.245      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~_emulated ; reset        ; clock       ; 0.500        ; 1.758      ; 4.274      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[0][2][13]~_emulated ; reset        ; clock       ; 0.500        ; 1.758      ; 4.274      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[2][3][11]~_emulated ; reset        ; clock       ; 0.500        ; 1.727      ; 4.243      ;
; -2.049 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[6][3][6]~_emulated  ; reset        ; clock       ; 0.500        ; 1.715      ; 4.231      ;
; -2.048 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[7][2][0]~_emulated  ; reset        ; clock       ; 0.500        ; 1.714      ; 4.229      ;
; -2.047 ; reset                             ; CacheController:Unit1|DataMemory:unit2|memory[3][0][4]~_emulated  ; reset        ; clock       ; 0.500        ; 1.757      ; 4.271      ;
+--------+-----------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'reset'                                                                                                              ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.145 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; reset        ; reset       ; 0.500        ; 3.859      ; 3.213      ;
; 0.175 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; reset        ; reset       ; 0.500        ; 3.836      ; 3.209      ;
; 0.185 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1  ; reset        ; reset       ; 0.500        ; 3.862      ; 3.146      ;
; 0.196 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][6]~1  ; reset        ; reset       ; 0.500        ; 3.732      ; 3.295      ;
; 0.225 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][11]~1 ; reset        ; reset       ; 0.500        ; 3.711      ; 3.288      ;
; 0.226 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~1  ; reset        ; reset       ; 0.500        ; 3.703      ; 3.333      ;
; 0.234 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ; reset        ; reset       ; 0.500        ; 3.706      ; 3.160      ;
; 0.274 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][11]~1 ; reset        ; reset       ; 0.500        ; 3.723      ; 3.255      ;
; 0.274 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~1  ; reset        ; reset       ; 0.500        ; 3.715      ; 3.397      ;
; 0.325 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][6]~1  ; reset        ; reset       ; 0.500        ; 3.729      ; 3.235      ;
; 0.333 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][7]~1  ; reset        ; reset       ; 0.500        ; 3.864      ; 3.252      ;
; 0.349 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~1  ; reset        ; reset       ; 0.500        ; 3.727      ; 3.236      ;
; 0.350 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][12]~1 ; reset        ; reset       ; 0.500        ; 3.747      ; 3.261      ;
; 0.351 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][11]~1 ; reset        ; reset       ; 0.500        ; 3.692      ; 3.216      ;
; 0.352 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][9]~1  ; reset        ; reset       ; 0.500        ; 3.728      ; 3.324      ;
; 0.360 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; reset        ; reset       ; 0.500        ; 3.861      ; 3.214      ;
; 0.367 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~1 ; reset        ; reset       ; 0.500        ; 3.710      ; 3.166      ;
; 0.377 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~1  ; reset        ; reset       ; 0.500        ; 3.704      ; 3.181      ;
; 0.379 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][4]~1  ; reset        ; reset       ; 0.500        ; 3.715      ; 3.398      ;
; 0.380 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][2]~1  ; reset        ; reset       ; 0.500        ; 3.686      ; 3.267      ;
; 0.383 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][4]~1  ; reset        ; reset       ; 0.500        ; 3.730      ; 3.309      ;
; 0.384 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][15]~1 ; reset        ; reset       ; 0.500        ; 3.702      ; 3.375      ;
; 0.387 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][8]~1  ; reset        ; reset       ; 0.500        ; 3.708      ; 3.292      ;
; 0.387 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][11]~1 ; reset        ; reset       ; 0.500        ; 3.689      ; 3.365      ;
; 0.388 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][4]~1  ; reset        ; reset       ; 0.500        ; 3.727      ; 3.316      ;
; 0.388 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~1 ; reset        ; reset       ; 0.500        ; 3.768      ; 3.376      ;
; 0.390 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][2]~1  ; reset        ; reset       ; 0.500        ; 3.691      ; 3.368      ;
; 0.393 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][6]~1  ; reset        ; reset       ; 0.500        ; 3.724      ; 3.394      ;
; 0.395 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][8]~1  ; reset        ; reset       ; 0.500        ; 3.702      ; 3.269      ;
; 0.397 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][9]~1  ; reset        ; reset       ; 0.500        ; 3.732      ; 3.396      ;
; 0.399 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][6]~1  ; reset        ; reset       ; 0.500        ; 3.724      ; 3.393      ;
; 0.399 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; reset        ; reset       ; 0.500        ; 3.732      ; 3.188      ;
; 0.399 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~1 ; reset        ; reset       ; 0.500        ; 3.699      ; 3.365      ;
; 0.399 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][11]~1 ; reset        ; reset       ; 0.500        ; 3.699      ; 3.366      ;
; 0.399 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][8]~1  ; reset        ; reset       ; 0.500        ; 3.720      ; 3.283      ;
; 0.400 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][14]~1 ; reset        ; reset       ; 0.500        ; 3.702      ; 3.365      ;
; 0.400 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][14]~1 ; reset        ; reset       ; 0.500        ; 3.701      ; 3.365      ;
; 0.401 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][9]~1  ; reset        ; reset       ; 0.500        ; 3.718      ; 3.385      ;
; 0.402 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][6]~1  ; reset        ; reset       ; 0.500        ; 3.723      ; 3.293      ;
; 0.403 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~1  ; reset        ; reset       ; 0.500        ; 3.727      ; 3.389      ;
; 0.411 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][14]~1 ; reset        ; reset       ; 0.500        ; 3.724      ; 3.240      ;
; 0.411 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][15]~1 ; reset        ; reset       ; 0.500        ; 3.709      ; 3.197      ;
; 0.412 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][13]~1 ; reset        ; reset       ; 0.500        ; 3.751      ; 3.291      ;
; 0.414 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][14]~1 ; reset        ; reset       ; 0.500        ; 3.696      ; 3.346      ;
; 0.419 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][11]~1 ; reset        ; reset       ; 0.500        ; 3.693      ; 3.339      ;
; 0.420 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][0]~1  ; reset        ; reset       ; 0.500        ; 3.766      ; 3.349      ;
; 0.424 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][6]~1  ; reset        ; reset       ; 0.500        ; 3.694      ; 3.331      ;
; 0.426 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][13]~1 ; reset        ; reset       ; 0.500        ; 3.745      ; 3.284      ;
; 0.427 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][14]~1 ; reset        ; reset       ; 0.500        ; 3.714      ; 3.348      ;
; 0.427 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][6]~1  ; reset        ; reset       ; 0.500        ; 3.743      ; 3.265      ;
; 0.427 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][1]~1  ; reset        ; reset       ; 0.500        ; 3.706      ; 3.340      ;
; 0.428 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ; reset        ; reset       ; 0.500        ; 3.713      ; 3.347      ;
; 0.429 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~1 ; reset        ; reset       ; 0.500        ; 3.737      ; 3.228      ;
; 0.429 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][12]~1 ; reset        ; reset       ; 0.500        ; 3.723      ; 3.362      ;
; 0.429 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][9]~1  ; reset        ; reset       ; 0.500        ; 3.720      ; 3.355      ;
; 0.431 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~1  ; reset        ; reset       ; 0.500        ; 3.711      ; 3.350      ;
; 0.431 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][1]~1  ; reset        ; reset       ; 0.500        ; 3.706      ; 3.341      ;
; 0.432 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~1 ; reset        ; reset       ; 0.500        ; 3.726      ; 3.359      ;
; 0.432 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][2]~1  ; reset        ; reset       ; 0.500        ; 3.710      ; 3.331      ;
; 0.438 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][14]~1 ; reset        ; reset       ; 0.500        ; 3.698      ; 3.321      ;
; 0.440 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][10]~1 ; reset        ; reset       ; 0.500        ; 3.717      ; 3.340      ;
; 0.441 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~1  ; reset        ; reset       ; 0.500        ; 3.713      ; 3.337      ;
; 0.443 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][15]~1 ; reset        ; reset       ; 0.500        ; 3.695      ; 3.228      ;
; 0.444 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~1  ; reset        ; reset       ; 0.500        ; 3.700      ; 3.317      ;
; 0.444 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ; reset        ; reset       ; 0.500        ; 3.712      ; 3.328      ;
; 0.445 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][6]~1  ; reset        ; reset       ; 0.500        ; 3.717      ; 3.335      ;
; 0.446 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][8]~1  ; reset        ; reset       ; 0.500        ; 3.695      ; 3.324      ;
; 0.446 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][3]~1  ; reset        ; reset       ; 0.500        ; 3.700      ; 3.316      ;
; 0.447 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][0]~1  ; reset        ; reset       ; 0.500        ; 3.685      ; 3.304      ;
; 0.448 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~1  ; reset        ; reset       ; 0.500        ; 3.721      ; 3.340      ;
; 0.448 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][0]~1  ; reset        ; reset       ; 0.500        ; 3.685      ; 3.303      ;
; 0.448 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][10]~1 ; reset        ; reset       ; 0.500        ; 3.724      ; 3.260      ;
; 0.449 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~1  ; reset        ; reset       ; 0.500        ; 3.729      ; 3.226      ;
; 0.451 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][14]~1 ; reset        ; reset       ; 0.500        ; 3.702      ; 3.310      ;
; 0.451 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ; reset        ; reset       ; 0.500        ; 3.683      ; 3.187      ;
; 0.451 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~1  ; reset        ; reset       ; 0.500        ; 3.701      ; 3.320      ;
; 0.453 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][10]~1 ; reset        ; reset       ; 0.500        ; 3.696      ; 3.219      ;
; 0.453 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~1  ; reset        ; reset       ; 0.500        ; 3.742      ; 3.271      ;
; 0.453 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][7]~1  ; reset        ; reset       ; 0.500        ; 3.693      ; 3.302      ;
; 0.454 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][2]~1  ; reset        ; reset       ; 0.500        ; 3.699      ; 3.221      ;
; 0.455 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][2]~1  ; reset        ; reset       ; 0.500        ; 3.721      ; 3.332      ;
; 0.455 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~1  ; reset        ; reset       ; 0.500        ; 3.693      ; 3.302      ;
; 0.456 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][14]~1 ; reset        ; reset       ; 0.500        ; 3.725      ; 3.328      ;
; 0.458 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][8]~1  ; reset        ; reset       ; 0.500        ; 3.698      ; 3.308      ;
; 0.459 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][0]~1  ; reset        ; reset       ; 0.500        ; 3.671      ; 3.280      ;
; 0.459 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][4]~1  ; reset        ; reset       ; 0.500        ; 3.718      ; 3.309      ;
; 0.460 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][0]~1  ; reset        ; reset       ; 0.500        ; 3.674      ; 3.279      ;
; 0.461 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~1  ; reset        ; reset       ; 0.500        ; 3.687      ; 3.288      ;
; 0.461 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][11]~1 ; reset        ; reset       ; 0.500        ; 3.706      ; 3.222      ;
; 0.461 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][5]~1  ; reset        ; reset       ; 0.500        ; 3.691      ; 3.297      ;
; 0.461 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][14]~1 ; reset        ; reset       ; 0.500        ; 3.703      ; 3.303      ;
; 0.463 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][15]~1 ; reset        ; reset       ; 0.500        ; 3.708      ; 3.273      ;
; 0.463 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][13]~1 ; reset        ; reset       ; 0.500        ; 3.713      ; 3.314      ;
; 0.463 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~1 ; reset        ; reset       ; 0.500        ; 3.716      ; 3.318      ;
; 0.463 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][12]~1 ; reset        ; reset       ; 0.500        ; 3.725      ; 3.323      ;
; 0.463 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][15]~1 ; reset        ; reset       ; 0.500        ; 3.703      ; 3.301      ;
; 0.464 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][10]~1 ; reset        ; reset       ; 0.500        ; 3.713      ; 3.221      ;
; 0.464 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][8]~1  ; reset        ; reset       ; 0.500        ; 3.707      ; 3.305      ;
; 0.464 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][3][12]~1 ; reset        ; reset       ; 0.500        ; 3.739      ; 3.254      ;
; 0.465 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][8]~1  ; reset        ; reset       ; 0.500        ; 3.697      ; 3.303      ;
+-------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'reset'                                                                                                                ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.088 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][7]~1  ; reset        ; reset       ; 0.000        ; 4.017      ; 2.929      ;
; -1.067 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][9]~1  ; reset        ; reset       ; 0.000        ; 4.051      ; 2.984      ;
; -1.050 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][9]~1  ; reset        ; reset       ; 0.000        ; 3.963      ; 2.913      ;
; -1.035 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][14]~1 ; reset        ; reset       ; 0.000        ; 3.959      ; 2.924      ;
; -1.031 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][7]~1  ; reset        ; reset       ; 0.000        ; 4.008      ; 2.977      ;
; -1.022 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][15]~1 ; reset        ; reset       ; 0.000        ; 3.988      ; 2.966      ;
; -1.012 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][9]~1  ; reset        ; reset       ; 0.000        ; 3.945      ; 2.933      ;
; -1.011 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][9]~1  ; reset        ; reset       ; 0.000        ; 3.960      ; 2.949      ;
; -1.010 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~1  ; reset        ; reset       ; 0.000        ; 3.959      ; 2.949      ;
; -1.009 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][9]~1  ; reset        ; reset       ; 0.000        ; 3.963      ; 2.954      ;
; -1.008 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][7]~1  ; reset        ; reset       ; 0.000        ; 3.986      ; 2.978      ;
; -1.003 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][10]~1 ; reset        ; reset       ; 0.000        ; 4.008      ; 3.005      ;
; -1.003 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][5]~1  ; reset        ; reset       ; 0.000        ; 3.859      ; 2.856      ;
; -1.001 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][9]~1  ; reset        ; reset       ; 0.000        ; 4.006      ; 3.005      ;
; -1.001 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][6]~1  ; reset        ; reset       ; 0.000        ; 3.966      ; 2.965      ;
; -1.000 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][6]~1  ; reset        ; reset       ; 0.000        ; 3.966      ; 2.966      ;
; -0.999 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~1  ; reset        ; reset       ; 0.000        ; 4.004      ; 3.005      ;
; -0.997 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][0][9]~1  ; reset        ; reset       ; 0.000        ; 3.985      ; 2.988      ;
; -0.993 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][2][5]~1  ; reset        ; reset       ; 0.000        ; 3.996      ; 3.003      ;
; -0.992 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][6]~1  ; reset        ; reset       ; 0.000        ; 3.963      ; 2.971      ;
; -0.990 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][4]~1  ; reset        ; reset       ; 0.000        ; 3.941      ; 2.951      ;
; -0.989 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][0]~1  ; reset        ; reset       ; 0.000        ; 3.834      ; 2.845      ;
; -0.989 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][9]~1  ; reset        ; reset       ; 0.000        ; 3.943      ; 2.954      ;
; -0.988 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][12]~1 ; reset        ; reset       ; 0.000        ; 3.956      ; 2.968      ;
; -0.984 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][5]~1  ; reset        ; reset       ; 0.000        ; 3.853      ; 2.869      ;
; -0.982 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][4]~1  ; reset        ; reset       ; 0.000        ; 3.955      ; 2.973      ;
; -0.980 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][9]~1  ; reset        ; reset       ; 0.000        ; 3.980      ; 3.000      ;
; -0.979 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][9]~1  ; reset        ; reset       ; 0.000        ; 3.980      ; 3.001      ;
; -0.977 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][7]~1  ; reset        ; reset       ; 0.000        ; 4.010      ; 3.033      ;
; -0.976 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][0][6]~1  ; reset        ; reset       ; 0.000        ; 3.938      ; 2.962      ;
; -0.976 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][6]~1  ; reset        ; reset       ; 0.000        ; 3.938      ; 2.962      ;
; -0.974 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~1  ; reset        ; reset       ; 0.000        ; 3.853      ; 2.879      ;
; -0.972 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][7]~1  ; reset        ; reset       ; 0.000        ; 3.852      ; 2.880      ;
; -0.970 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][2][4]~1  ; reset        ; reset       ; 0.000        ; 3.852      ; 2.882      ;
; -0.966 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][14]~1 ; reset        ; reset       ; 0.000        ; 3.959      ; 2.993      ;
; -0.961 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][14]~1 ; reset        ; reset       ; 0.000        ; 3.956      ; 2.995      ;
; -0.960 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][12]~1 ; reset        ; reset       ; 0.000        ; 3.956      ; 2.996      ;
; -0.959 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~1 ; reset        ; reset       ; 0.000        ; 3.851      ; 2.892      ;
; -0.958 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][3][6]~1  ; reset        ; reset       ; 0.000        ; 3.933      ; 2.975      ;
; -0.957 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][3]~1  ; reset        ; reset       ; 0.000        ; 3.949      ; 2.992      ;
; -0.954 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][9]~1  ; reset        ; reset       ; 0.000        ; 3.840      ; 2.886      ;
; -0.953 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][14]~1 ; reset        ; reset       ; 0.000        ; 3.866      ; 2.913      ;
; -0.951 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][9]~1  ; reset        ; reset       ; 0.000        ; 3.875      ; 2.924      ;
; -0.947 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~1 ; reset        ; reset       ; 0.000        ; 4.019      ; 3.072      ;
; -0.943 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][3]~1  ; reset        ; reset       ; 0.000        ; 3.948      ; 3.005      ;
; -0.942 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~1 ; reset        ; reset       ; 0.000        ; 3.944      ; 3.002      ;
; -0.941 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][2]~1  ; reset        ; reset       ; 0.000        ; 3.916      ; 2.975      ;
; -0.938 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][8]~1  ; reset        ; reset       ; 0.000        ; 3.947      ; 3.009      ;
; -0.936 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][3][8]~1  ; reset        ; reset       ; 0.000        ; 3.946      ; 3.010      ;
; -0.935 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][9]~1  ; reset        ; reset       ; 0.000        ; 3.876      ; 2.941      ;
; -0.934 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][1]~1  ; reset        ; reset       ; 0.000        ; 3.851      ; 2.917      ;
; -0.934 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][3][2]~1  ; reset        ; reset       ; 0.000        ; 3.899      ; 2.965      ;
; -0.933 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][1]~1  ; reset        ; reset       ; 0.000        ; 3.851      ; 2.918      ;
; -0.933 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][13]~1 ; reset        ; reset       ; 0.000        ; 3.934      ; 3.001      ;
; -0.932 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][3]~1  ; reset        ; reset       ; 0.000        ; 3.946      ; 3.014      ;
; -0.932 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][3]~1  ; reset        ; reset       ; 0.000        ; 3.946      ; 3.014      ;
; -0.931 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][1][9]~1  ; reset        ; reset       ; 0.000        ; 3.872      ; 2.941      ;
; -0.931 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][6]~1  ; reset        ; reset       ; 0.000        ; 3.858      ; 2.927      ;
; -0.931 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][0]~1  ; reset        ; reset       ; 0.000        ; 3.917      ; 2.986      ;
; -0.931 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][12]~1 ; reset        ; reset       ; 0.000        ; 3.944      ; 3.013      ;
; -0.930 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][3]~1  ; reset        ; reset       ; 0.000        ; 3.949      ; 3.019      ;
; -0.930 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][2][5]~1  ; reset        ; reset       ; 0.000        ; 3.934      ; 3.004      ;
; -0.930 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~1 ; reset        ; reset       ; 0.000        ; 3.873      ; 2.943      ;
; -0.929 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][14]~1 ; reset        ; reset       ; 0.000        ; 3.872      ; 2.943      ;
; -0.928 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][3]~1  ; reset        ; reset       ; 0.000        ; 3.947      ; 3.019      ;
; -0.928 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][9]~1  ; reset        ; reset       ; 0.000        ; 3.872      ; 2.944      ;
; -0.928 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[4][1][2]~1  ; reset        ; reset       ; 0.000        ; 3.914      ; 2.986      ;
; -0.928 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][15]~1 ; reset        ; reset       ; 0.000        ; 3.915      ; 2.987      ;
; -0.927 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][12]~1 ; reset        ; reset       ; 0.000        ; 3.953      ; 3.026      ;
; -0.926 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][0]~1  ; reset        ; reset       ; 0.000        ; 3.819      ; 2.893      ;
; -0.925 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][2][7]~1  ; reset        ; reset       ; 0.000        ; 3.844      ; 2.919      ;
; -0.921 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][12]~1 ; reset        ; reset       ; 0.000        ; 3.964      ; 3.043      ;
; -0.917 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][12]~1 ; reset        ; reset       ; 0.000        ; 3.961      ; 3.044      ;
; -0.915 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][2][13]~1 ; reset        ; reset       ; 0.000        ; 3.880      ; 2.965      ;
; -0.914 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][0][4]~1  ; reset        ; reset       ; 0.000        ; 3.872      ; 2.958      ;
; -0.914 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][1][3]~1  ; reset        ; reset       ; 0.000        ; 3.950      ; 3.036      ;
; -0.913 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][0][2]~1  ; reset        ; reset       ; 0.000        ; 3.823      ; 2.910      ;
; -0.907 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][3][4]~1  ; reset        ; reset       ; 0.000        ; 3.868      ; 2.961      ;
; -0.907 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][7]~1  ; reset        ; reset       ; 0.000        ; 3.830      ; 2.923      ;
; -0.904 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][8]~1  ; reset        ; reset       ; 0.000        ; 3.849      ; 2.945      ;
; -0.903 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][2]~1  ; reset        ; reset       ; 0.000        ; 3.843      ; 2.940      ;
; -0.900 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~1  ; reset        ; reset       ; 0.000        ; 3.847      ; 2.947      ;
; -0.900 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][7]~1  ; reset        ; reset       ; 0.000        ; 3.919      ; 3.019      ;
; -0.899 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][2]~1  ; reset        ; reset       ; 0.000        ; 3.823      ; 2.924      ;
; -0.899 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][3][13]~1 ; reset        ; reset       ; 0.000        ; 3.957      ; 3.058      ;
; -0.897 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~1  ; reset        ; reset       ; 0.000        ; 3.869      ; 2.972      ;
; -0.896 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][0]~1  ; reset        ; reset       ; 0.000        ; 3.823      ; 2.927      ;
; -0.896 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][0][13]~1 ; reset        ; reset       ; 0.000        ; 3.883      ; 2.987      ;
; -0.896 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][12]~1 ; reset        ; reset       ; 0.000        ; 3.958      ; 3.062      ;
; -0.895 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~1 ; reset        ; reset       ; 0.000        ; 3.843      ; 2.948      ;
; -0.894 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[2][0][6]~1  ; reset        ; reset       ; 0.000        ; 3.863      ; 2.969      ;
; -0.894 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][1][5]~1  ; reset        ; reset       ; 0.000        ; 3.863      ; 2.969      ;
; -0.893 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][2][8]~1  ; reset        ; reset       ; 0.000        ; 3.851      ; 2.958      ;
; -0.893 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[6][2][7]~1  ; reset        ; reset       ; 0.000        ; 3.851      ; 2.958      ;
; -0.893 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][3][5]~1  ; reset        ; reset       ; 0.000        ; 3.827      ; 2.934      ;
; -0.890 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[7][1][6]~1  ; reset        ; reset       ; 0.000        ; 3.866      ; 2.976      ;
; -0.890 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[1][1][3]~1  ; reset        ; reset       ; 0.000        ; 3.960      ; 3.070      ;
; -0.890 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[5][3][13]~1 ; reset        ; reset       ; 0.000        ; 3.862      ; 2.972      ;
; -0.887 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~1  ; reset        ; reset       ; 0.000        ; 3.860      ; 2.973      ;
; -0.886 ; reset     ; CacheController:Unit1|DataMemory:unit2|memory[3][0][0]~1  ; reset        ; reset       ; 0.000        ; 3.844      ; 2.958      ;
+--------+-----------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                                                         ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.109 ; reset     ; CacheController:Unit1|state.s6                     ; reset        ; clock       ; 0.000        ; 1.628      ; 1.643      ;
; -0.109 ; reset     ; CacheController:Unit1|state.s6b                    ; reset        ; clock       ; 0.000        ; 1.628      ; 1.643      ;
; -0.109 ; reset     ; CacheController:Unit1|write_tag                    ; reset        ; clock       ; 0.000        ; 1.628      ; 1.643      ;
; -0.104 ; reset     ; CacheController:Unit1|replaceStatusOut             ; reset        ; clock       ; 0.000        ; 1.655      ; 1.675      ;
; -0.103 ; reset     ; CacheController:Unit1|state.s7                     ; reset        ; clock       ; 0.000        ; 1.626      ; 1.647      ;
; -0.103 ; reset     ; CacheController:Unit1|state.s8                     ; reset        ; clock       ; 0.000        ; 1.626      ; 1.647      ;
; -0.103 ; reset     ; CacheController:Unit1|state.Sdelay                 ; reset        ; clock       ; 0.000        ; 1.626      ; 1.647      ;
; -0.103 ; reset     ; CacheController:Unit1|state.s3                     ; reset        ; clock       ; 0.000        ; 1.626      ; 1.647      ;
; -0.103 ; reset     ; CacheController:Unit1|state.sReset                 ; reset        ; clock       ; 0.000        ; 1.626      ; 1.647      ;
; -0.103 ; reset     ; CacheController:Unit1|state.s0                     ; reset        ; clock       ; 0.000        ; 1.651      ; 1.672      ;
; -0.103 ; reset     ; CacheController:Unit1|state.s1                     ; reset        ; clock       ; 0.000        ; 1.651      ; 1.672      ;
; -0.103 ; reset     ; CacheController:Unit1|state.s1c                    ; reset        ; clock       ; 0.000        ; 1.651      ; 1.672      ;
; -0.103 ; reset     ; CacheController:Unit1|state.s4                     ; reset        ; clock       ; 0.000        ; 1.651      ; 1.672      ;
; -0.103 ; reset     ; CacheController:Unit1|state.sWait                  ; reset        ; clock       ; 0.000        ; 1.651      ; 1.672      ;
; -0.103 ; reset     ; CacheController:Unit1|state.s5                     ; reset        ; clock       ; 0.000        ; 1.651      ; 1.672      ;
; -0.103 ; reset     ; CacheController:Unit1|state.s1b                    ; reset        ; clock       ; 0.000        ; 1.651      ; 1.672      ;
; -0.103 ; reset     ; CacheController:Unit1|state.s2                     ; reset        ; clock       ; 0.000        ; 1.626      ; 1.647      ;
; -0.103 ; reset     ; CacheController:Unit1|done                         ; reset        ; clock       ; 0.000        ; 1.626      ; 1.647      ;
; -0.103 ; reset     ; CacheController:Unit1|delayReq                     ; reset        ; clock       ; 0.000        ; 1.651      ; 1.672      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[0][0]           ; reset        ; clock       ; 0.000        ; 1.612      ; 1.634      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[0][1]           ; reset        ; clock       ; 0.000        ; 1.612      ; 1.634      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[0][2]           ; reset        ; clock       ; 0.000        ; 1.612      ; 1.634      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[0][3]           ; reset        ; clock       ; 0.000        ; 1.612      ; 1.634      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[1][1]           ; reset        ; clock       ; 0.000        ; 1.605      ; 1.627      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[1][2]           ; reset        ; clock       ; 0.000        ; 1.605      ; 1.627      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[1][0]           ; reset        ; clock       ; 0.000        ; 1.605      ; 1.627      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[1][3]           ; reset        ; clock       ; 0.000        ; 1.605      ; 1.627      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[3][0]           ; reset        ; clock       ; 0.000        ; 1.605      ; 1.627      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[3][3]           ; reset        ; clock       ; 0.000        ; 1.605      ; 1.627      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[3][1]           ; reset        ; clock       ; 0.000        ; 1.605      ; 1.627      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[4][1]           ; reset        ; clock       ; 0.000        ; 1.612      ; 1.634      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[4][0]           ; reset        ; clock       ; 0.000        ; 1.612      ; 1.634      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[4][2]           ; reset        ; clock       ; 0.000        ; 1.612      ; 1.634      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[4][3]           ; reset        ; clock       ; 0.000        ; 1.612      ; 1.634      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[5][0]           ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[5][2]           ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[7][1]           ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[7][3]           ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[7][2]           ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|dirtybit_mem[7][0]           ; reset        ; clock       ; 0.000        ; 1.611      ; 1.633      ;
; -0.102 ; reset     ; CacheController:Unit1|send_block_out               ; reset        ; clock       ; 0.000        ; 1.601      ; 1.623      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][0] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][0] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][0] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][0] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][1] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][1] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][1] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][1] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][2] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][2] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][2] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][2] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][3] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][3] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][3] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][3] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][4] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][4] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][4] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][4] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][5] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][5] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][5] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][5] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[5][6] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[7][6] ; reset        ; clock       ; 0.000        ; 1.604      ; 1.626      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[6][6] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.102 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[4][6] ; reset        ; clock       ; 0.000        ; 1.602      ; 1.624      ;
; -0.101 ; reset     ; CacheController:Unit1|dirtybit_mem[3][2]           ; reset        ; clock       ; 0.000        ; 1.610      ; 1.633      ;
; -0.101 ; reset     ; CacheController:Unit1|dirtybit_mem[2][2]           ; reset        ; clock       ; 0.000        ; 1.580      ; 1.603      ;
; -0.101 ; reset     ; CacheController:Unit1|dirtybit_mem[2][0]           ; reset        ; clock       ; 0.000        ; 1.580      ; 1.603      ;
; -0.101 ; reset     ; CacheController:Unit1|dirtybit_mem[2][1]           ; reset        ; clock       ; 0.000        ; 1.580      ; 1.603      ;
; -0.101 ; reset     ; CacheController:Unit1|dirtybit_mem[2][3]           ; reset        ; clock       ; 0.000        ; 1.580      ; 1.603      ;
; -0.101 ; reset     ; CacheController:Unit1|dirtybit_mem[6][1]           ; reset        ; clock       ; 0.000        ; 1.580      ; 1.603      ;
; -0.101 ; reset     ; CacheController:Unit1|dirtybit_mem[6][0]           ; reset        ; clock       ; 0.000        ; 1.580      ; 1.603      ;
; -0.101 ; reset     ; CacheController:Unit1|dirtybit_mem[6][3]           ; reset        ; clock       ; 0.000        ; 1.580      ; 1.603      ;
; -0.101 ; reset     ; CacheController:Unit1|dirtybit_mem[6][2]           ; reset        ; clock       ; 0.000        ; 1.580      ; 1.603      ;
; -0.101 ; reset     ; CacheController:Unit1|dirtybit_mem[5][3]           ; reset        ; clock       ; 0.000        ; 1.610      ; 1.633      ;
; -0.101 ; reset     ; CacheController:Unit1|dirtybit_mem[5][1]           ; reset        ; clock       ; 0.000        ; 1.610      ; 1.633      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][0] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][0] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][1] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][1] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][2] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][2] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][3] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][3] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][4] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][4] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][5] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][5] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[0][6] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.101 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[1][6] ; reset        ; clock       ; 0.000        ; 1.584      ; 1.607      ;
; -0.100 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][0] ; reset        ; clock       ; 0.000        ; 1.585      ; 1.609      ;
; -0.100 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][0] ; reset        ; clock       ; 0.000        ; 1.585      ; 1.609      ;
; -0.100 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][1] ; reset        ; clock       ; 0.000        ; 1.585      ; 1.609      ;
; -0.100 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][1] ; reset        ; clock       ; 0.000        ; 1.585      ; 1.609      ;
; -0.100 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[3][2] ; reset        ; clock       ; 0.000        ; 1.585      ; 1.609      ;
; -0.100 ; reset     ; CacheController:Unit1|TagMemory:unit1|memory[2][2] ; reset        ; clock       ; 0.000        ; 1.585      ; 1.609      ;
+--------+-----------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_out[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][11]~_emulated ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                                                     ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[10]$latch                                        ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[11]$latch                                        ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[12]$latch                                        ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[15]$latch                                        ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[1]$latch                                         ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[3]$latch                                         ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[4]$latch                                         ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[8]$latch                                         ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[9]$latch                                         ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[10]$latch|datad                                  ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[11]$latch|datad                                  ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[12]$latch|datad                                  ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[15]$latch|datad                                  ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[1]$latch|datad                                   ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[3]$latch|datad                                   ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[4]$latch|datad                                   ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[8]$latch|datad                                   ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[9]$latch|datad                                   ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[13]$latch                                        ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[2]$latch                                         ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[14]$latch                                        ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[6]$latch                                         ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[7]$latch                                         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[0]$latch                                         ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[5]$latch                                         ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[13]$latch|datad                                  ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[2]$latch|datad                                   ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[14]$latch|datad                                  ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[6]$latch|datad                                   ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[7]$latch|datad                                   ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[0]$latch|datad                                   ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; data_out[5]$latch|datad                                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o                                             ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|inclk[0]                               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~inputclkctrl|outclk                                 ;
; 0.273  ; 0.273        ; 0.000          ; High Pulse Width ; reset ; Fall       ; nextState.s4~0|combout                                    ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; nextState.s4~0|datad                                      ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; Unit1|unit2|memory[0][0][15]~7|datac                      ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; reset ; Fall       ; Unit1|unit2|memory[0][0][15]~7|combout                    ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; controller_en                                             ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; reset ; Fall       ; controller_en|datad                                       ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; reset ; Fall       ; Unit1|unit2|memory[0][0][15]~7clkctrl|inclk[0]            ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; reset ; Fall       ; Unit1|unit2|memory[0][0][15]~7clkctrl|outclk              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][7]~1  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][7]~1  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][0][5]~1  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][1][11]~1 ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][2][1]~1  ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][3][0]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][0][1]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][2]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][1]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][2][1]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][11]~1 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][14]~1 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][11]~1 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][15]~1 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][5]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][2][11]~1 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][2][10]~1 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][2][1]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][3][1]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][15]~1 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][15]~1 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][2]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][3][13]~1 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][1][0]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][2][0]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][7]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[5][3][9]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][15]~1 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][0][7]~1  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[6][2][11]~1 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][0][12]~1 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[7][3][11]~1 ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][1][7]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][1]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][2][8]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[0][3][2]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][0][3]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[1][1][8]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][10]~1 ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][15]~1 ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][0][5]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][10]~1 ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][1][14]~1 ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][3][11]~1 ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[2][3][5]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][1]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][0][4]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][11]~1 ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][1]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[3][1][8]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][0]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][14]~1 ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][0][1]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][1][15]~1 ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][2][1]~1  ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; CacheController:Unit1|DataMemory:unit2|memory[4][3][11]~1 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|send_block_out'                                                                                         ;
+--------+--------------+----------------+-----------------+--------------------------------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+-----------------+--------------------------------------+------------+-----------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[33] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[36] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[44] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[46] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[49] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[51] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[52] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[55] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[56] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[57] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[58] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[9]  ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[19] ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[35] ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[38] ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[40] ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[41] ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[42] ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[45] ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[47] ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[48] ;
; 0.155  ; 0.339        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[50] ;
; 0.156  ; 0.340        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[12] ;
; 0.156  ; 0.340        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[17] ;
; 0.156  ; 0.340        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[21] ;
; 0.156  ; 0.340        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[28] ;
; 0.156  ; 0.340        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[37] ;
; 0.156  ; 0.340        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[4]  ;
; 0.156  ; 0.340        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[60] ;
; 0.156  ; 0.340        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[61] ;
; 0.156  ; 0.340        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[62] ;
; 0.156  ; 0.340        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[63] ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[1]  ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[22] ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[23] ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[24] ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[25] ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[26] ;
; 0.157  ; 0.341        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[27] ;
; 0.158  ; 0.342        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[30] ;
; 0.158  ; 0.342        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[31] ;
; 0.158  ; 0.342        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[32] ;
; 0.158  ; 0.342        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[34] ;
; 0.158  ; 0.342        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[39] ;
; 0.158  ; 0.342        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[43] ;
; 0.158  ; 0.342        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[59] ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[53] ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width ; CacheController:Unit1|send_block_out ; Rise       ; CacheController:Unit1|DataMemory:unit2|data_block_out[54] ;
+--------+--------------+----------------+-----------------+--------------------------------------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'MainMemory:Unit2|slowClock'                                                                                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.097  ; 0.327        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.097  ; 0.327        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.097  ; 0.327        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.097  ; 0.327        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.097  ; 0.327        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; 0.097  ; 0.327        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; 0.097  ; 0.327        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; 0.097  ; 0.327        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
; 0.097  ; 0.327        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_address_reg0 ;
; 0.097  ; 0.327        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; 0.097  ; 0.327        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_re_reg       ;
; 0.097  ; 0.327        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_we_reg       ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_address_reg0 ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_re_reg       ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_we_reg       ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; 0.098  ; 0.328        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.099  ; 0.329        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.099  ; 0.329        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.099  ; 0.329        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; 0.099  ; 0.329        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.099  ; 0.329        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 0.099  ; 0.329        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 0.099  ; 0.329        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; 0.099  ; 0.329        ; 0.230          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a36|clk0                                                     ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a63|clk0                                                     ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a45|clk0                                                     ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a54|clk0                                                     ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a9|clk0                                                      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a18|clk0                                                     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|altsyncram_component|auto_generated|ram_block1a27|clk0                                                     ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|slowClock~clkctrl|inclk[0]                                                                                 ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; MainMemory:Unit2|slowClock ; Rise       ; Unit2|slowClock~clkctrl|outclk                                                                                   ;
; 0.437  ; 0.667        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 0.437  ; 0.667        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_datain_reg0  ;
; 0.437  ; 0.667        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_datain_reg0  ;
; 0.437  ; 0.667        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.438  ; 0.668        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.438  ; 0.668        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_datain_reg0  ;
; 0.438  ; 0.668        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a54~porta_datain_reg0  ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_re_reg       ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a18~porta_we_reg       ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_address_reg0 ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_re_reg       ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a27~porta_we_reg       ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_address_reg0 ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_re_reg       ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a45~porta_we_reg       ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a63~porta_datain_reg0  ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_address_reg0  ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_re_reg        ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.440  ; 0.670        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.440  ; 0.670        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_re_reg        ;
; 0.440  ; 0.670        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.440  ; 0.670        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_address_reg0 ;
; 0.440  ; 0.670        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_re_reg       ;
; 0.440  ; 0.670        ; 0.230          ; High Pulse Width ; MainMemory:Unit2|slowClock ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_9ct3:auto_generated|ram_block1a36~porta_we_reg       ;
+--------+--------------+----------------+------------------+----------------------------+------------+------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CacheController:Unit1|replaceStatusOut'                                                                       ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[7]        ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[8]        ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[0]        ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[0]|datab             ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[3]|dataa             ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[7]|datab             ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[8]|datab             ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[9]|datab             ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[4]|dataa             ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[2]|dataa             ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[5]|datab             ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[6]|datab             ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[3]        ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[4]        ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[2]        ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[9]        ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]|datad             ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[5]        ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[6]        ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[1]        ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|inclk[0] ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|outclk   ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|datad           ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit1|replaceStatusOut|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit1|replaceStatusOut|q                ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|combout         ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0|datad           ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|inclk[0] ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]~0clkctrl|outclk   ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[1]        ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[5]        ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[6]        ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[2]        ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[9]        ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[1]|datad             ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[3]        ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[4]        ;
; 0.611 ; 0.611        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[0]        ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[5]|datab             ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[6]|datab             ;
; 0.613 ; 0.613        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[7]        ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[2]|dataa             ;
; 0.614 ; 0.614        ; 0.000          ; Low Pulse Width  ; CacheController:Unit1|replaceStatusOut ; Fall       ; MainMemory:Unit2|blockAddress[8]        ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[3]|dataa             ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[4]|dataa             ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[7]|datab             ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[9]|datab             ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[0]|datab             ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; CacheController:Unit1|replaceStatusOut ; Rise       ; Unit2|blockAddress[8]|datab             ;
+-------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                             ;
+--------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; 5.303 ; 6.062 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; 5.126 ; 5.831 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; 5.301 ; 5.725 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; 5.303 ; 6.062 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; 2.677 ; 2.687 ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; 1.319 ; 2.013 ; Rise       ; clock                                ;
; Mwe          ; clock                                ; 1.250 ; 1.960 ; Rise       ; clock                                ;
; address[*]   ; clock                                ; 6.031 ; 6.615 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; 4.216 ; 4.438 ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; 4.710 ; 5.558 ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; 5.722 ; 6.174 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; 6.029 ; 6.485 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; 6.031 ; 6.615 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; 1.521 ; 2.209 ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; 1.330 ; 1.990 ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; 1.852 ; 2.580 ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; 1.193 ; 1.824 ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; 1.241 ; 1.893 ; Rise       ; clock                                ;
;  address[10] ; clock                                ; 1.543 ; 2.182 ; Rise       ; clock                                ;
;  address[11] ; clock                                ; 1.620 ; 2.299 ; Rise       ; clock                                ;
; cache_en     ; clock                                ; 2.090 ; 2.382 ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; 1.088 ; 1.793 ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; 1.031 ; 1.727 ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; 1.055 ; 1.719 ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; 0.876 ; 1.526 ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; 0.562 ; 1.209 ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; 0.785 ; 1.462 ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; 0.797 ; 1.459 ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; 0.598 ; 1.227 ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; 0.864 ; 1.561 ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; 0.655 ; 1.269 ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; 1.018 ; 1.702 ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; 0.772 ; 1.419 ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; 0.908 ; 1.566 ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; 0.565 ; 1.213 ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; 1.088 ; 1.793 ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; 0.801 ; 1.451 ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; 0.642 ; 1.294 ; Rise       ; clock                                ;
; reset        ; clock                                ; 3.261 ; 3.233 ; Rise       ; clock                                ;
; address[*]   ; reset                                ; 2.914 ; 3.708 ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 2.605 ; 3.160 ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 2.912 ; 3.265 ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 2.914 ; 3.708 ; Rise       ; reset                                ;
; reset        ; reset                                ; 1.749 ; 1.718 ; Rise       ; reset                                ;
+--------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; -0.045 ; -0.669 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; -0.174 ; -0.817 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; -0.267 ; -0.904 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; -0.045 ; -0.669 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; -1.142 ; -1.181 ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; -1.075 ; -1.758 ; Rise       ; clock                                ;
; Mwe          ; clock                                ; -0.977 ; -1.658 ; Rise       ; clock                                ;
; address[*]   ; clock                                ; -0.526 ; -0.718 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; -0.550 ; -0.718 ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; -0.701 ; -1.346 ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; -0.714 ; -1.376 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; -0.692 ; -1.309 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; -0.602 ; -1.257 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; -0.722 ; -1.375 ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; -0.801 ; -1.451 ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; -0.810 ; -1.463 ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; -0.526 ; -1.151 ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; -0.539 ; -1.163 ; Rise       ; clock                                ;
;  address[10] ; clock                                ; -0.644 ; -1.290 ; Rise       ; clock                                ;
;  address[11] ; clock                                ; -0.802 ; -1.483 ; Rise       ; clock                                ;
; cache_en     ; clock                                ; -0.676 ; -0.818 ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; -0.326 ; -0.955 ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; -0.794 ; -1.471 ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; -0.820 ; -1.473 ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; -0.632 ; -1.273 ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; -0.326 ; -0.955 ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; -0.542 ; -1.199 ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; -0.551 ; -1.197 ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; -0.360 ; -0.974 ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; -0.618 ; -1.295 ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; -0.419 ; -1.025 ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; -0.781 ; -1.446 ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; -0.534 ; -1.170 ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; -0.662 ; -1.310 ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; -0.330 ; -0.960 ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; -0.839 ; -1.530 ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; -0.561 ; -1.201 ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; -0.407 ; -1.048 ; Rise       ; clock                                ;
; reset        ; clock                                ; -0.705 ; -0.793 ; Rise       ; clock                                ;
; address[*]   ; reset                                ; 1.054  ; 0.417  ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 1.040  ; 0.406  ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 1.054  ; 0.417  ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 0.880  ; 0.228  ; Rise       ; reset                                ;
; reset        ; reset                                ; 0.559  ; 0.466  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 2.438 ;       ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;       ; 2.577 ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; block_to_mem_d[*]       ; CacheController:Unit1|send_block_out   ; 7.399 ; 7.803 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[0]      ; CacheController:Unit1|send_block_out   ; 4.865 ; 5.046 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[1]      ; CacheController:Unit1|send_block_out   ; 5.497 ; 5.730 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[2]      ; CacheController:Unit1|send_block_out   ; 5.461 ; 5.734 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[3]      ; CacheController:Unit1|send_block_out   ; 5.252 ; 5.443 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[4]      ; CacheController:Unit1|send_block_out   ; 4.979 ; 5.140 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[5]      ; CacheController:Unit1|send_block_out   ; 6.135 ; 6.449 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[6]      ; CacheController:Unit1|send_block_out   ; 4.816 ; 4.984 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[7]      ; CacheController:Unit1|send_block_out   ; 6.015 ; 6.308 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[8]      ; CacheController:Unit1|send_block_out   ; 4.989 ; 5.170 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[9]      ; CacheController:Unit1|send_block_out   ; 4.806 ; 4.986 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[10]     ; CacheController:Unit1|send_block_out   ; 5.111 ; 5.334 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[11]     ; CacheController:Unit1|send_block_out   ; 6.107 ; 6.347 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[12]     ; CacheController:Unit1|send_block_out   ; 7.399 ; 7.803 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[13]     ; CacheController:Unit1|send_block_out   ; 4.904 ; 5.067 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[14]     ; CacheController:Unit1|send_block_out   ; 4.584 ; 4.696 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[15]     ; CacheController:Unit1|send_block_out   ; 4.998 ; 5.180 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[16]     ; CacheController:Unit1|send_block_out   ; 5.092 ; 5.278 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[17]     ; CacheController:Unit1|send_block_out   ; 5.944 ; 6.199 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[18]     ; CacheController:Unit1|send_block_out   ; 4.677 ; 4.827 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[19]     ; CacheController:Unit1|send_block_out   ; 4.914 ; 5.061 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[20]     ; CacheController:Unit1|send_block_out   ; 5.016 ; 5.178 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[21]     ; CacheController:Unit1|send_block_out   ; 4.884 ; 5.038 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[22]     ; CacheController:Unit1|send_block_out   ; 5.202 ; 5.389 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[23]     ; CacheController:Unit1|send_block_out   ; 5.229 ; 5.434 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[24]     ; CacheController:Unit1|send_block_out   ; 5.367 ; 5.554 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[25]     ; CacheController:Unit1|send_block_out   ; 5.565 ; 5.827 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[26]     ; CacheController:Unit1|send_block_out   ; 6.809 ; 7.204 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[27]     ; CacheController:Unit1|send_block_out   ; 5.291 ; 5.496 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[28]     ; CacheController:Unit1|send_block_out   ; 5.308 ; 5.494 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[29]     ; CacheController:Unit1|send_block_out   ; 4.654 ; 4.763 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[30]     ; CacheController:Unit1|send_block_out   ; 5.702 ; 5.976 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[31]     ; CacheController:Unit1|send_block_out   ; 5.408 ; 5.615 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[32]     ; CacheController:Unit1|send_block_out   ; 6.066 ; 6.376 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[33]     ; CacheController:Unit1|send_block_out   ; 4.731 ; 4.900 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[34]     ; CacheController:Unit1|send_block_out   ; 4.927 ; 5.106 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[35]     ; CacheController:Unit1|send_block_out   ; 5.187 ; 5.383 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[36]     ; CacheController:Unit1|send_block_out   ; 5.415 ; 5.670 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[37]     ; CacheController:Unit1|send_block_out   ; 5.033 ; 5.182 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[38]     ; CacheController:Unit1|send_block_out   ; 5.019 ; 5.183 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[39]     ; CacheController:Unit1|send_block_out   ; 5.402 ; 5.632 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[40]     ; CacheController:Unit1|send_block_out   ; 5.127 ; 5.313 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[41]     ; CacheController:Unit1|send_block_out   ; 5.105 ; 5.275 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[42]     ; CacheController:Unit1|send_block_out   ; 5.677 ; 5.883 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[43]     ; CacheController:Unit1|send_block_out   ; 5.587 ; 5.814 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[44]     ; CacheController:Unit1|send_block_out   ; 4.663 ; 4.792 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[45]     ; CacheController:Unit1|send_block_out   ; 4.726 ; 4.823 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[46]     ; CacheController:Unit1|send_block_out   ; 4.784 ; 4.910 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[47]     ; CacheController:Unit1|send_block_out   ; 5.079 ; 5.243 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[48]     ; CacheController:Unit1|send_block_out   ; 5.075 ; 5.251 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[49]     ; CacheController:Unit1|send_block_out   ; 5.323 ; 5.588 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[50]     ; CacheController:Unit1|send_block_out   ; 5.169 ; 5.329 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[51]     ; CacheController:Unit1|send_block_out   ; 6.081 ; 6.427 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[52]     ; CacheController:Unit1|send_block_out   ; 5.270 ; 5.493 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[53]     ; CacheController:Unit1|send_block_out   ; 5.762 ; 6.007 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[54]     ; CacheController:Unit1|send_block_out   ; 5.351 ; 5.559 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[55]     ; CacheController:Unit1|send_block_out   ; 6.359 ; 6.730 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[56]     ; CacheController:Unit1|send_block_out   ; 5.321 ; 5.521 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[57]     ; CacheController:Unit1|send_block_out   ; 4.670 ; 4.823 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[58]     ; CacheController:Unit1|send_block_out   ; 4.902 ; 5.053 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[59]     ; CacheController:Unit1|send_block_out   ; 4.861 ; 5.025 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[60]     ; CacheController:Unit1|send_block_out   ; 5.613 ; 5.811 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[61]     ; CacheController:Unit1|send_block_out   ; 5.405 ; 5.591 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[62]     ; CacheController:Unit1|send_block_out   ; 5.265 ; 5.427 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[63]     ; CacheController:Unit1|send_block_out   ; 5.171 ; 5.312 ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ; 2.681 ;       ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ;       ; 2.851 ; Fall       ; CacheController:Unit1|send_block_out   ;
; block_to_cache_d[*]     ; MainMemory:Unit2|slowClock             ; 8.544 ; 8.887 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[0]    ; MainMemory:Unit2|slowClock             ; 7.322 ; 7.540 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[1]    ; MainMemory:Unit2|slowClock             ; 6.297 ; 6.473 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[2]    ; MainMemory:Unit2|slowClock             ; 6.605 ; 6.844 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[3]    ; MainMemory:Unit2|slowClock             ; 6.338 ; 6.504 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[4]    ; MainMemory:Unit2|slowClock             ; 7.085 ; 7.357 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[5]    ; MainMemory:Unit2|slowClock             ; 6.833 ; 7.050 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[6]    ; MainMemory:Unit2|slowClock             ; 7.325 ; 7.592 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[7]    ; MainMemory:Unit2|slowClock             ; 8.544 ; 8.887 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[8]    ; MainMemory:Unit2|slowClock             ; 5.957 ; 6.059 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[9]    ; MainMemory:Unit2|slowClock             ; 7.045 ; 7.322 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[10]   ; MainMemory:Unit2|slowClock             ; 6.517 ; 6.699 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[11]   ; MainMemory:Unit2|slowClock             ; 6.301 ; 6.451 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[12]   ; MainMemory:Unit2|slowClock             ; 7.807 ; 8.127 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[13]   ; MainMemory:Unit2|slowClock             ; 7.361 ; 7.638 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[14]   ; MainMemory:Unit2|slowClock             ; 7.730 ; 8.033 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[15]   ; MainMemory:Unit2|slowClock             ; 6.926 ; 7.147 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[16]   ; MainMemory:Unit2|slowClock             ; 6.814 ; 7.059 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[17]   ; MainMemory:Unit2|slowClock             ; 7.266 ; 7.543 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[18]   ; MainMemory:Unit2|slowClock             ; 6.744 ; 6.948 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[19]   ; MainMemory:Unit2|slowClock             ; 6.435 ; 6.618 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[20]   ; MainMemory:Unit2|slowClock             ; 6.674 ; 6.877 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[21]   ; MainMemory:Unit2|slowClock             ; 6.558 ; 6.780 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[22]   ; MainMemory:Unit2|slowClock             ; 6.719 ; 6.894 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[23]   ; MainMemory:Unit2|slowClock             ; 6.774 ; 7.012 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[24]   ; MainMemory:Unit2|slowClock             ; 6.572 ; 6.751 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[25]   ; MainMemory:Unit2|slowClock             ; 6.394 ; 6.576 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[26]   ; MainMemory:Unit2|slowClock             ; 6.803 ; 7.030 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[27]   ; MainMemory:Unit2|slowClock             ; 7.054 ; 7.293 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[28]   ; MainMemory:Unit2|slowClock             ; 7.203 ; 7.392 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[29]   ; MainMemory:Unit2|slowClock             ; 6.629 ; 6.843 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[30]   ; MainMemory:Unit2|slowClock             ; 7.616 ; 7.949 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[31]   ; MainMemory:Unit2|slowClock             ; 6.697 ; 6.903 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[32]   ; MainMemory:Unit2|slowClock             ; 6.853 ; 7.072 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[33]   ; MainMemory:Unit2|slowClock             ; 6.442 ; 6.590 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[34]   ; MainMemory:Unit2|slowClock             ; 7.074 ; 7.328 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[35]   ; MainMemory:Unit2|slowClock             ; 6.625 ; 6.812 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[36]   ; MainMemory:Unit2|slowClock             ; 6.894 ; 7.124 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[37]   ; MainMemory:Unit2|slowClock             ; 7.796 ; 8.035 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[38]   ; MainMemory:Unit2|slowClock             ; 7.599 ; 7.877 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[39]   ; MainMemory:Unit2|slowClock             ; 6.406 ; 6.567 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[40]   ; MainMemory:Unit2|slowClock             ; 6.517 ; 6.696 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[41]   ; MainMemory:Unit2|slowClock             ; 7.538 ; 7.889 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[42]   ; MainMemory:Unit2|slowClock             ; 6.516 ; 6.689 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[43]   ; MainMemory:Unit2|slowClock             ; 6.367 ; 6.561 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[44]   ; MainMemory:Unit2|slowClock             ; 6.445 ; 6.625 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[45]   ; MainMemory:Unit2|slowClock             ; 6.798 ; 7.009 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[46]   ; MainMemory:Unit2|slowClock             ; 6.745 ; 6.940 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[47]   ; MainMemory:Unit2|slowClock             ; 6.505 ; 6.700 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[48]   ; MainMemory:Unit2|slowClock             ; 6.706 ; 6.928 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[49]   ; MainMemory:Unit2|slowClock             ; 7.235 ; 7.495 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[50]   ; MainMemory:Unit2|slowClock             ; 6.239 ; 6.388 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[51]   ; MainMemory:Unit2|slowClock             ; 7.013 ; 7.235 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[52]   ; MainMemory:Unit2|slowClock             ; 6.732 ; 6.911 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[53]   ; MainMemory:Unit2|slowClock             ; 6.449 ; 6.609 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[54]   ; MainMemory:Unit2|slowClock             ; 7.164 ; 7.492 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[55]   ; MainMemory:Unit2|slowClock             ; 7.574 ; 7.855 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[56]   ; MainMemory:Unit2|slowClock             ; 7.251 ; 7.517 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[57]   ; MainMemory:Unit2|slowClock             ; 7.351 ; 7.660 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[58]   ; MainMemory:Unit2|slowClock             ; 6.633 ; 6.843 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[59]   ; MainMemory:Unit2|slowClock             ; 7.268 ; 7.508 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[60]   ; MainMemory:Unit2|slowClock             ; 6.544 ; 6.752 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[61]   ; MainMemory:Unit2|slowClock             ; 7.543 ; 7.833 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[62]   ; MainMemory:Unit2|slowClock             ; 6.626 ; 6.844 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[63]   ; MainMemory:Unit2|slowClock             ; 7.134 ; 7.389 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 2.730 ;       ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;       ; 2.934 ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 4.628 ; 4.826 ; Rise       ; clock                                  ;
; done_out_d              ; clock                                  ; 5.278 ; 5.592 ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 5.178 ; 5.440 ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 3.924 ; 4.013 ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 4.694 ; 4.832 ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 4.276 ; 4.429 ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 3.962 ; 4.045 ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 4.569 ; 4.719 ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 4.694 ; 4.832 ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 5.058 ; 5.268 ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 4.079 ; 4.244 ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 4.367 ; 4.558 ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 4.644 ; 4.852 ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 5.058 ; 5.268 ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 5.892 ; 6.191 ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 5.068 ; 5.324 ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 4.880 ; 5.110 ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 5.892 ; 6.191 ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 4.329 ; 4.483 ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 4.491 ; 4.693 ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 4.799 ; 5.020 ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 5.414 ; 5.705 ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 4.640 ; 4.857 ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 4.413 ; 4.585 ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 4.647 ; 4.857 ; Rise       ; clock                                  ;
; write_to_mem_d          ; clock                                  ; 4.578 ; 4.734 ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 5.035 ; 5.150 ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 5.584 ; 5.819 ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 3.894 ; 4.023 ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 4.689 ; 4.878 ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 4.662 ; 4.841 ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 4.309 ; 4.455 ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 4.547 ; 4.720 ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 5.310 ; 5.521 ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 4.479 ; 4.645 ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 4.252 ; 4.437 ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 4.177 ; 4.318 ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 4.158 ; 4.293 ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 4.646 ; 4.837 ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 4.900 ; 5.118 ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 5.584 ; 5.819 ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 4.379 ; 4.578 ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 5.099 ; 5.396 ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 4.132 ; 4.275 ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 2.359 ;       ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;       ; 2.492 ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; block_to_mem_d[*]       ; CacheController:Unit1|send_block_out   ; 4.414 ; 4.522 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[0]      ; CacheController:Unit1|send_block_out   ; 4.686 ; 4.860 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[1]      ; CacheController:Unit1|send_block_out   ; 5.293 ; 5.517 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[2]      ; CacheController:Unit1|send_block_out   ; 5.259 ; 5.523 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[3]      ; CacheController:Unit1|send_block_out   ; 5.054 ; 5.238 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[4]      ; CacheController:Unit1|send_block_out   ; 4.791 ; 4.946 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[5]      ; CacheController:Unit1|send_block_out   ; 5.902 ; 6.204 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[6]      ; CacheController:Unit1|send_block_out   ; 4.635 ; 4.796 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[7]      ; CacheController:Unit1|send_block_out   ; 5.787 ; 6.068 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[8]      ; CacheController:Unit1|send_block_out   ; 4.802 ; 4.976 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[9]      ; CacheController:Unit1|send_block_out   ; 4.630 ; 4.804 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[10]     ; CacheController:Unit1|send_block_out   ; 4.921 ; 5.135 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[11]     ; CacheController:Unit1|send_block_out   ; 5.912 ; 6.145 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[12]     ; CacheController:Unit1|send_block_out   ; 7.117 ; 7.504 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[13]     ; CacheController:Unit1|send_block_out   ; 4.719 ; 4.876 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[14]     ; CacheController:Unit1|send_block_out   ; 4.414 ; 4.522 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[15]     ; CacheController:Unit1|send_block_out   ; 4.810 ; 4.985 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[16]     ; CacheController:Unit1|send_block_out   ; 4.905 ; 5.084 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[17]     ; CacheController:Unit1|send_block_out   ; 5.721 ; 5.965 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[18]     ; CacheController:Unit1|send_block_out   ; 4.504 ; 4.648 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[19]     ; CacheController:Unit1|send_block_out   ; 4.729 ; 4.871 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[20]     ; CacheController:Unit1|send_block_out   ; 4.830 ; 4.985 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[21]     ; CacheController:Unit1|send_block_out   ; 4.705 ; 4.854 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[22]     ; CacheController:Unit1|send_block_out   ; 5.008 ; 5.187 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[23]     ; CacheController:Unit1|send_block_out   ; 5.032 ; 5.229 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[24]     ; CacheController:Unit1|send_block_out   ; 5.166 ; 5.345 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[25]     ; CacheController:Unit1|send_block_out   ; 5.357 ; 5.609 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[26]     ; CacheController:Unit1|send_block_out   ; 6.551 ; 6.930 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[27]     ; CacheController:Unit1|send_block_out   ; 5.092 ; 5.289 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[28]     ; CacheController:Unit1|send_block_out   ; 5.109 ; 5.289 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[29]     ; CacheController:Unit1|send_block_out   ; 4.481 ; 4.586 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[30]     ; CacheController:Unit1|send_block_out   ; 5.488 ; 5.750 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[31]     ; CacheController:Unit1|send_block_out   ; 5.205 ; 5.404 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[32]     ; CacheController:Unit1|send_block_out   ; 5.835 ; 6.133 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[33]     ; CacheController:Unit1|send_block_out   ; 4.554 ; 4.716 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[34]     ; CacheController:Unit1|send_block_out   ; 4.746 ; 4.918 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[35]     ; CacheController:Unit1|send_block_out   ; 4.996 ; 5.185 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[36]     ; CacheController:Unit1|send_block_out   ; 5.214 ; 5.459 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[37]     ; CacheController:Unit1|send_block_out   ; 4.845 ; 4.988 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[38]     ; CacheController:Unit1|send_block_out   ; 4.832 ; 4.990 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[39]     ; CacheController:Unit1|send_block_out   ; 5.200 ; 5.420 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[40]     ; CacheController:Unit1|send_block_out   ; 4.940 ; 5.119 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[41]     ; CacheController:Unit1|send_block_out   ; 4.916 ; 5.080 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[42]     ; CacheController:Unit1|send_block_out   ; 5.466 ; 5.665 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[43]     ; CacheController:Unit1|send_block_out   ; 5.376 ; 5.595 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[44]     ; CacheController:Unit1|send_block_out   ; 4.489 ; 4.614 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[45]     ; CacheController:Unit1|send_block_out   ; 4.549 ; 4.642 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[46]     ; CacheController:Unit1|send_block_out   ; 4.608 ; 4.729 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[47]     ; CacheController:Unit1|send_block_out   ; 4.890 ; 5.047 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[48]     ; CacheController:Unit1|send_block_out   ; 4.888 ; 5.058 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[49]     ; CacheController:Unit1|send_block_out   ; 5.124 ; 5.378 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[50]     ; CacheController:Unit1|send_block_out   ; 4.977 ; 5.131 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[51]     ; CacheController:Unit1|send_block_out   ; 5.853 ; 6.185 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[52]     ; CacheController:Unit1|send_block_out   ; 5.075 ; 5.291 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[53]     ; CacheController:Unit1|send_block_out   ; 5.548 ; 5.784 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[54]     ; CacheController:Unit1|send_block_out   ; 5.149 ; 5.349 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[55]     ; CacheController:Unit1|send_block_out   ; 6.121 ; 6.478 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[56]     ; CacheController:Unit1|send_block_out   ; 5.126 ; 5.318 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[57]     ; CacheController:Unit1|send_block_out   ; 4.495 ; 4.642 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[58]     ; CacheController:Unit1|send_block_out   ; 4.718 ; 4.863 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[59]     ; CacheController:Unit1|send_block_out   ; 4.684 ; 4.843 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[60]     ; CacheController:Unit1|send_block_out   ; 5.402 ; 5.592 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[61]     ; CacheController:Unit1|send_block_out   ; 5.203 ; 5.381 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[62]     ; CacheController:Unit1|send_block_out   ; 5.070 ; 5.225 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[63]     ; CacheController:Unit1|send_block_out   ; 4.979 ; 5.114 ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ; 2.595 ;       ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ;       ; 2.757 ; Fall       ; CacheController:Unit1|send_block_out   ;
; block_to_cache_d[*]     ; MainMemory:Unit2|slowClock             ; 5.689 ; 5.787 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[0]    ; MainMemory:Unit2|slowClock             ; 7.038 ; 7.250 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[1]    ; MainMemory:Unit2|slowClock             ; 6.017 ; 6.186 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[2]    ; MainMemory:Unit2|slowClock             ; 6.315 ; 6.546 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[3]    ; MainMemory:Unit2|slowClock             ; 6.054 ; 6.214 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[4]    ; MainMemory:Unit2|slowClock             ; 6.773 ; 7.034 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[5]    ; MainMemory:Unit2|slowClock             ; 6.536 ; 6.745 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[6]    ; MainMemory:Unit2|slowClock             ; 7.005 ; 7.261 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[7]    ; MainMemory:Unit2|slowClock             ; 8.210 ; 8.541 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[8]    ; MainMemory:Unit2|slowClock             ; 5.689 ; 5.787 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[9]    ; MainMemory:Unit2|slowClock             ; 6.736 ; 7.004 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[10]   ; MainMemory:Unit2|slowClock             ; 6.227 ; 6.402 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[11]   ; MainMemory:Unit2|slowClock             ; 6.020 ; 6.164 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[12]   ; MainMemory:Unit2|slowClock             ; 7.464 ; 7.772 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[13]   ; MainMemory:Unit2|slowClock             ; 7.037 ; 7.304 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[14]   ; MainMemory:Unit2|slowClock             ; 7.391 ; 7.682 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[15]   ; MainMemory:Unit2|slowClock             ; 6.620 ; 6.832 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[16]   ; MainMemory:Unit2|slowClock             ; 6.515 ; 6.752 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[17]   ; MainMemory:Unit2|slowClock             ; 6.946 ; 7.211 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[18]   ; MainMemory:Unit2|slowClock             ; 6.443 ; 6.639 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[19]   ; MainMemory:Unit2|slowClock             ; 6.146 ; 6.322 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[20]   ; MainMemory:Unit2|slowClock             ; 6.378 ; 6.573 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[21]   ; MainMemory:Unit2|slowClock             ; 6.269 ; 6.484 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[22]   ; MainMemory:Unit2|slowClock             ; 6.419 ; 6.588 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[23]   ; MainMemory:Unit2|slowClock             ; 6.477 ; 6.706 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[24]   ; MainMemory:Unit2|slowClock             ; 6.280 ; 6.451 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[25]   ; MainMemory:Unit2|slowClock             ; 6.107 ; 6.282 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[26]   ; MainMemory:Unit2|slowClock             ; 6.501 ; 6.719 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[27]   ; MainMemory:Unit2|slowClock             ; 6.748 ; 6.978 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[28]   ; MainMemory:Unit2|slowClock             ; 6.922 ; 7.106 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[29]   ; MainMemory:Unit2|slowClock             ; 6.336 ; 6.542 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[30]   ; MainMemory:Unit2|slowClock             ; 7.283 ; 7.604 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[31]   ; MainMemory:Unit2|slowClock             ; 6.401 ; 6.599 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[32]   ; MainMemory:Unit2|slowClock             ; 6.551 ; 6.761 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[33]   ; MainMemory:Unit2|slowClock             ; 6.155 ; 6.297 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[34]   ; MainMemory:Unit2|slowClock             ; 6.766 ; 7.011 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[35]   ; MainMemory:Unit2|slowClock             ; 6.332 ; 6.512 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[36]   ; MainMemory:Unit2|slowClock             ; 6.589 ; 6.810 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[37]   ; MainMemory:Unit2|slowClock             ; 7.491 ; 7.723 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[38]   ; MainMemory:Unit2|slowClock             ; 7.266 ; 7.533 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[39]   ; MainMemory:Unit2|slowClock             ; 6.121 ; 6.276 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[40]   ; MainMemory:Unit2|slowClock             ; 6.228 ; 6.400 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[41]   ; MainMemory:Unit2|slowClock             ; 7.207 ; 7.544 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[42]   ; MainMemory:Unit2|slowClock             ; 6.228 ; 6.394 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[43]   ; MainMemory:Unit2|slowClock             ; 6.088 ; 6.275 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[44]   ; MainMemory:Unit2|slowClock             ; 6.159 ; 6.332 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[45]   ; MainMemory:Unit2|slowClock             ; 6.498 ; 6.701 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[46]   ; MainMemory:Unit2|slowClock             ; 6.446 ; 6.634 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[47]   ; MainMemory:Unit2|slowClock             ; 6.215 ; 6.403 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[48]   ; MainMemory:Unit2|slowClock             ; 6.412 ; 6.626 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[49]   ; MainMemory:Unit2|slowClock             ; 6.918 ; 7.168 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[50]   ; MainMemory:Unit2|slowClock             ; 5.962 ; 6.105 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[51]   ; MainMemory:Unit2|slowClock             ; 6.702 ; 6.916 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[52]   ; MainMemory:Unit2|slowClock             ; 6.434 ; 6.607 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[53]   ; MainMemory:Unit2|slowClock             ; 6.161 ; 6.315 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[54]   ; MainMemory:Unit2|slowClock             ; 6.851 ; 7.167 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[55]   ; MainMemory:Unit2|slowClock             ; 7.241 ; 7.511 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[56]   ; MainMemory:Unit2|slowClock             ; 6.932 ; 7.188 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[57]   ; MainMemory:Unit2|slowClock             ; 7.027 ; 7.323 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[58]   ; MainMemory:Unit2|slowClock             ; 6.338 ; 6.540 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[59]   ; MainMemory:Unit2|slowClock             ; 6.949 ; 7.180 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[60]   ; MainMemory:Unit2|slowClock             ; 6.254 ; 6.454 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[61]   ; MainMemory:Unit2|slowClock             ; 7.212 ; 7.491 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[62]   ; MainMemory:Unit2|slowClock             ; 6.335 ; 6.544 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[63]   ; MainMemory:Unit2|slowClock             ; 6.822 ; 7.067 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 2.643 ;       ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;       ; 2.840 ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 4.471 ; 4.662 ; Rise       ; clock                                  ;
; done_out_d              ; clock                                  ; 5.099 ; 5.402 ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 5.001 ; 5.252 ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 3.794 ; 3.880 ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 3.832 ; 3.912 ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 4.133 ; 4.280 ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 3.832 ; 3.912 ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 4.415 ; 4.560 ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 4.534 ; 4.667 ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 3.947 ; 4.106 ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 3.947 ; 4.106 ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 4.225 ; 4.408 ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 4.490 ; 4.691 ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 4.921 ; 5.126 ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 4.185 ; 4.333 ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 4.894 ; 5.139 ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 4.713 ; 4.934 ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 5.720 ; 6.009 ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 4.185 ; 4.333 ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 4.339 ; 4.534 ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 4.639 ; 4.851 ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 5.224 ; 5.503 ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 4.482 ; 4.689 ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 4.265 ; 4.431 ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 4.489 ; 4.690 ; Rise       ; clock                                  ;
; write_to_mem_d          ; clock                                  ; 4.421 ; 4.572 ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 4.867 ; 4.977 ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 3.777 ; 3.902 ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 3.777 ; 3.902 ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 4.539 ; 4.721 ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 4.508 ; 4.680 ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 4.171 ; 4.310 ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 4.401 ; 4.567 ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 5.168 ; 5.373 ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 4.336 ; 4.497 ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 4.115 ; 4.292 ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 4.045 ; 4.180 ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 4.025 ; 4.155 ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 4.493 ; 4.678 ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 4.739 ; 4.949 ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 5.431 ; 5.659 ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 4.239 ; 4.429 ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 4.928 ; 5.214 ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 4.004 ; 4.142 ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+-----------------------------------------+-----------+----------+-----------+----------+---------------------+
; Clock                                   ; Setup     ; Hold     ; Recovery  ; Removal  ; Minimum Pulse Width ;
+-----------------------------------------+-----------+----------+-----------+----------+---------------------+
; Worst-case Slack                        ; -7.480    ; -3.400   ; -4.833    ; -2.082   ; -3.000              ;
;  CacheController:Unit1|replaceStatusOut ; -2.338    ; -0.026   ; N/A       ; N/A      ; 0.370               ;
;  CacheController:Unit1|send_block_out   ; -6.255    ; 0.347    ; N/A       ; N/A      ; -1.285              ;
;  MainMemory:Unit2|slowClock             ; -0.594    ; -0.399   ; N/A       ; N/A      ; -2.693              ;
;  clock                                  ; -7.480    ; -0.275   ; -4.833    ; -0.185   ; -3.000              ;
;  reset                                  ; -4.476    ; -3.400   ; -0.426    ; -2.082   ; -3.000              ;
; Design-wide TNS                         ; -4975.336 ; -316.526 ; -2264.015 ; -824.133 ; -1309.071           ;
;  CacheController:Unit1|replaceStatusOut ; -16.229   ; -0.026   ; N/A       ; N/A      ; 0.000               ;
;  CacheController:Unit1|send_block_out   ; -348.201  ; 0.000    ; N/A       ; N/A      ; -82.240             ;
;  MainMemory:Unit2|slowClock             ; -4.388    ; -2.753   ; N/A       ; N/A      ; -86.176             ;
;  clock                                  ; -3328.122 ; -2.837   ; -2263.389 ; -18.777  ; -1137.655           ;
;  reset                                  ; -1278.396 ; -312.757 ; -2.103    ; -805.356 ; -3.000              ;
+-----------------------------------------+-----------+----------+-----------+----------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; 10.010 ; 10.460 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; 9.886  ; 10.354 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; 9.974  ; 10.433 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; 10.010 ; 10.460 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; 4.854  ; 4.797  ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; 2.755  ; 3.199  ; Rise       ; clock                                ;
; Mwe          ; clock                                ; 2.648  ; 3.111  ; Rise       ; clock                                ;
; address[*]   ; clock                                ; 11.501 ; 12.038 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; 8.012  ; 7.973  ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; 9.339  ; 9.831  ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; 10.925 ; 11.437 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; 11.465 ; 12.038 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; 11.501 ; 12.010 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; 3.137  ; 3.525  ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; 2.815  ; 3.200  ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; 3.886  ; 4.304  ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; 2.498  ; 2.916  ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; 2.651  ; 3.055  ; Rise       ; clock                                ;
;  address[10] ; clock                                ; 3.108  ; 3.601  ; Rise       ; clock                                ;
;  address[11] ; clock                                ; 3.295  ; 3.683  ; Rise       ; clock                                ;
; cache_en     ; clock                                ; 4.183  ; 4.023  ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; 2.210  ; 2.699  ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; 2.102  ; 2.570  ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; 2.209  ; 2.631  ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; 1.859  ; 2.254  ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; 1.233  ; 1.645  ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; 1.635  ; 2.070  ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; 1.652  ; 2.053  ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; 1.235  ; 1.614  ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; 1.708  ; 2.184  ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; 1.394  ; 1.778  ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; 2.076  ; 2.526  ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; 1.647  ; 2.045  ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; 1.867  ; 2.280  ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; 1.243  ; 1.645  ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; 2.210  ; 2.699  ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; 1.701  ; 2.101  ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; 1.402  ; 1.848  ; Rise       ; clock                                ;
; reset        ; clock                                ; 5.975  ; 5.898  ; Rise       ; clock                                ;
; address[*]   ; reset                                ; 5.864  ; 6.374  ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 5.291  ; 5.820  ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 5.742  ; 6.258  ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 5.864  ; 6.374  ; Rise       ; reset                                ;
; reset        ; reset                                ; 3.483  ; 3.383  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; Data Port    ; Clock Port                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+
; address[*]   ; CacheController:Unit1|send_block_out ; 0.007  ; -0.301 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[2]  ; CacheController:Unit1|send_block_out ; -0.174 ; -0.561 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[3]  ; CacheController:Unit1|send_block_out ; -0.267 ; -0.725 ; Rise       ; CacheController:Unit1|send_block_out ;
;  address[4]  ; CacheController:Unit1|send_block_out ; 0.007  ; -0.301 ; Rise       ; CacheController:Unit1|send_block_out ;
; reset        ; CacheController:Unit1|send_block_out ; -1.142 ; -1.181 ; Rise       ; CacheController:Unit1|send_block_out ;
; Mre          ; clock                                ; -1.075 ; -1.758 ; Rise       ; clock                                ;
; Mwe          ; clock                                ; -0.977 ; -1.658 ; Rise       ; clock                                ;
; address[*]   ; clock                                ; -0.526 ; -0.718 ; Rise       ; clock                                ;
;  address[0]  ; clock                                ; -0.550 ; -0.718 ; Rise       ; clock                                ;
;  address[1]  ; clock                                ; -0.701 ; -1.346 ; Rise       ; clock                                ;
;  address[2]  ; clock                                ; -0.714 ; -1.376 ; Rise       ; clock                                ;
;  address[3]  ; clock                                ; -0.692 ; -1.309 ; Rise       ; clock                                ;
;  address[4]  ; clock                                ; -0.602 ; -1.257 ; Rise       ; clock                                ;
;  address[5]  ; clock                                ; -0.722 ; -1.375 ; Rise       ; clock                                ;
;  address[6]  ; clock                                ; -0.801 ; -1.451 ; Rise       ; clock                                ;
;  address[7]  ; clock                                ; -0.810 ; -1.463 ; Rise       ; clock                                ;
;  address[8]  ; clock                                ; -0.526 ; -1.151 ; Rise       ; clock                                ;
;  address[9]  ; clock                                ; -0.539 ; -1.163 ; Rise       ; clock                                ;
;  address[10] ; clock                                ; -0.644 ; -1.290 ; Rise       ; clock                                ;
;  address[11] ; clock                                ; -0.802 ; -1.483 ; Rise       ; clock                                ;
; cache_en     ; clock                                ; -0.676 ; -0.818 ; Rise       ; clock                                ;
; data_in[*]   ; clock                                ; -0.326 ; -0.858 ; Rise       ; clock                                ;
;  data_in[0]  ; clock                                ; -0.794 ; -1.471 ; Rise       ; clock                                ;
;  data_in[1]  ; clock                                ; -0.820 ; -1.473 ; Rise       ; clock                                ;
;  data_in[2]  ; clock                                ; -0.632 ; -1.273 ; Rise       ; clock                                ;
;  data_in[3]  ; clock                                ; -0.326 ; -0.886 ; Rise       ; clock                                ;
;  data_in[4]  ; clock                                ; -0.542 ; -1.199 ; Rise       ; clock                                ;
;  data_in[5]  ; clock                                ; -0.551 ; -1.197 ; Rise       ; clock                                ;
;  data_in[6]  ; clock                                ; -0.360 ; -0.858 ; Rise       ; clock                                ;
;  data_in[7]  ; clock                                ; -0.618 ; -1.295 ; Rise       ; clock                                ;
;  data_in[8]  ; clock                                ; -0.419 ; -1.025 ; Rise       ; clock                                ;
;  data_in[9]  ; clock                                ; -0.781 ; -1.446 ; Rise       ; clock                                ;
;  data_in[10] ; clock                                ; -0.534 ; -1.170 ; Rise       ; clock                                ;
;  data_in[11] ; clock                                ; -0.662 ; -1.310 ; Rise       ; clock                                ;
;  data_in[12] ; clock                                ; -0.330 ; -0.885 ; Rise       ; clock                                ;
;  data_in[13] ; clock                                ; -0.839 ; -1.530 ; Rise       ; clock                                ;
;  data_in[14] ; clock                                ; -0.561 ; -1.201 ; Rise       ; clock                                ;
;  data_in[15] ; clock                                ; -0.407 ; -1.048 ; Rise       ; clock                                ;
; reset        ; clock                                ; -0.705 ; -0.793 ; Rise       ; clock                                ;
; address[*]   ; reset                                ; 1.594  ; 1.116  ; Rise       ; reset                                ;
;  address[2]  ; reset                                ; 1.594  ; 1.112  ; Rise       ; reset                                ;
;  address[3]  ; reset                                ; 1.575  ; 1.116  ; Rise       ; reset                                ;
;  address[4]  ; reset                                ; 1.104  ; 0.769  ; Rise       ; reset                                ;
; reset        ; reset                                ; 0.885  ; 0.903  ; Rise       ; reset                                ;
+--------------+--------------------------------------+--------+--------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 4.599  ;        ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;        ; 4.607  ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; block_to_mem_d[*]       ; CacheController:Unit1|send_block_out   ; 14.387 ; 14.229 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[0]      ; CacheController:Unit1|send_block_out   ; 9.453  ; 9.430  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[1]      ; CacheController:Unit1|send_block_out   ; 10.764 ; 10.707 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[2]      ; CacheController:Unit1|send_block_out   ; 10.589 ; 10.645 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[3]      ; CacheController:Unit1|send_block_out   ; 10.183 ; 10.089 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[4]      ; CacheController:Unit1|send_block_out   ; 9.698  ; 9.689  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[5]      ; CacheController:Unit1|send_block_out   ; 11.913 ; 11.819 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[6]      ; CacheController:Unit1|send_block_out   ; 9.245  ; 9.259  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[7]      ; CacheController:Unit1|send_block_out   ; 11.641 ; 11.559 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[8]      ; CacheController:Unit1|send_block_out   ; 9.656  ; 9.635  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[9]      ; CacheController:Unit1|send_block_out   ; 9.221  ; 9.251  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[10]     ; CacheController:Unit1|send_block_out   ; 9.761  ; 9.870  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[11]     ; CacheController:Unit1|send_block_out   ; 11.474 ; 11.480 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[12]     ; CacheController:Unit1|send_block_out   ; 14.387 ; 14.229 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[13]     ; CacheController:Unit1|send_block_out   ; 9.519  ; 9.471  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[14]     ; CacheController:Unit1|send_block_out   ; 8.813  ; 8.767  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[15]     ; CacheController:Unit1|send_block_out   ; 9.675  ; 9.695  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[16]     ; CacheController:Unit1|send_block_out   ; 9.915  ; 9.836  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[17]     ; CacheController:Unit1|send_block_out   ; 11.647 ; 11.535 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[18]     ; CacheController:Unit1|send_block_out   ; 8.953  ; 8.996  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[19]     ; CacheController:Unit1|send_block_out   ; 9.455  ; 9.446  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[20]     ; CacheController:Unit1|send_block_out   ; 9.634  ; 9.592  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[21]     ; CacheController:Unit1|send_block_out   ; 9.482  ; 9.483  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[22]     ; CacheController:Unit1|send_block_out   ; 10.017 ; 10.060 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[23]     ; CacheController:Unit1|send_block_out   ; 10.103 ; 10.165 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[24]     ; CacheController:Unit1|send_block_out   ; 10.417 ; 10.383 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[25]     ; CacheController:Unit1|send_block_out   ; 10.648 ; 10.808 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[26]     ; CacheController:Unit1|send_block_out   ; 13.325 ; 13.305 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[27]     ; CacheController:Unit1|send_block_out   ; 10.285 ; 10.317 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[28]     ; CacheController:Unit1|send_block_out   ; 10.358 ; 10.319 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[29]     ; CacheController:Unit1|send_block_out   ; 8.981  ; 8.913  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[30]     ; CacheController:Unit1|send_block_out   ; 11.052 ; 11.085 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[31]     ; CacheController:Unit1|send_block_out   ; 10.540 ; 10.541 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[32]     ; CacheController:Unit1|send_block_out   ; 11.830 ; 11.852 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[33]     ; CacheController:Unit1|send_block_out   ; 9.132  ; 9.169  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[34]     ; CacheController:Unit1|send_block_out   ; 9.480  ; 9.561  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[35]     ; CacheController:Unit1|send_block_out   ; 10.092 ; 10.090 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[36]     ; CacheController:Unit1|send_block_out   ; 10.343 ; 10.476 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[37]     ; CacheController:Unit1|send_block_out   ; 9.777  ; 9.748  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[38]     ; CacheController:Unit1|send_block_out   ; 9.676  ; 9.694  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[39]     ; CacheController:Unit1|send_block_out   ; 10.545 ; 10.552 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[40]     ; CacheController:Unit1|send_block_out   ; 9.868  ; 9.881  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[41]     ; CacheController:Unit1|send_block_out   ; 9.777  ; 9.829  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[42]     ; CacheController:Unit1|send_block_out   ; 11.158 ; 10.979 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[43]     ; CacheController:Unit1|send_block_out   ; 10.862 ; 10.809 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[44]     ; CacheController:Unit1|send_block_out   ; 8.994  ; 8.964  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[45]     ; CacheController:Unit1|send_block_out   ; 9.150  ; 9.082  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[46]     ; CacheController:Unit1|send_block_out   ; 9.240  ; 9.157  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[47]     ; CacheController:Unit1|send_block_out   ; 9.828  ; 9.846  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[48]     ; CacheController:Unit1|send_block_out   ; 9.909  ; 9.877  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[49]     ; CacheController:Unit1|send_block_out   ; 10.174 ; 10.350 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[50]     ; CacheController:Unit1|send_block_out   ; 10.003 ; 9.938  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[51]     ; CacheController:Unit1|send_block_out   ; 11.805 ; 11.854 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[52]     ; CacheController:Unit1|send_block_out   ; 10.265 ; 10.192 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[53]     ; CacheController:Unit1|send_block_out   ; 11.316 ; 11.238 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[54]     ; CacheController:Unit1|send_block_out   ; 10.431 ; 10.403 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[55]     ; CacheController:Unit1|send_block_out   ; 12.471 ; 12.540 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[56]     ; CacheController:Unit1|send_block_out   ; 10.386 ; 10.319 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[57]     ; CacheController:Unit1|send_block_out   ; 9.048  ; 9.060  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[58]     ; CacheController:Unit1|send_block_out   ; 9.504  ; 9.524  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[59]     ; CacheController:Unit1|send_block_out   ; 9.376  ; 9.417  ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[60]     ; CacheController:Unit1|send_block_out   ; 10.927 ; 10.816 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[61]     ; CacheController:Unit1|send_block_out   ; 10.500 ; 10.455 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[62]     ; CacheController:Unit1|send_block_out   ; 10.146 ; 10.093 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[63]     ; CacheController:Unit1|send_block_out   ; 10.033 ; 9.931  ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ; 5.026  ;        ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ;        ; 5.068  ; Fall       ; CacheController:Unit1|send_block_out   ;
; block_to_cache_d[*]     ; MainMemory:Unit2|slowClock             ; 16.767 ; 16.691 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[0]    ; MainMemory:Unit2|slowClock             ; 14.318 ; 14.361 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[1]    ; MainMemory:Unit2|slowClock             ; 12.692 ; 12.728 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[2]    ; MainMemory:Unit2|slowClock             ; 13.325 ; 13.378 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[3]    ; MainMemory:Unit2|slowClock             ; 12.842 ; 12.803 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[4]    ; MainMemory:Unit2|slowClock             ; 14.376 ; 14.345 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[5]    ; MainMemory:Unit2|slowClock             ; 13.890 ; 13.760 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[6]    ; MainMemory:Unit2|slowClock             ; 14.810 ; 14.696 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[7]    ; MainMemory:Unit2|slowClock             ; 16.767 ; 16.691 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[8]    ; MainMemory:Unit2|slowClock             ; 12.109 ; 12.030 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[9]    ; MainMemory:Unit2|slowClock             ; 14.262 ; 14.256 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[10]   ; MainMemory:Unit2|slowClock             ; 13.180 ; 13.134 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[11]   ; MainMemory:Unit2|slowClock             ; 12.786 ; 12.729 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[12]   ; MainMemory:Unit2|slowClock             ; 15.779 ; 15.630 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[13]   ; MainMemory:Unit2|slowClock             ; 14.898 ; 14.819 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[14]   ; MainMemory:Unit2|slowClock             ; 15.598 ; 15.427 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[15]   ; MainMemory:Unit2|slowClock             ; 14.007 ; 13.908 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[16]   ; MainMemory:Unit2|slowClock             ; 13.867 ; 13.805 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[17]   ; MainMemory:Unit2|slowClock             ; 14.685 ; 14.605 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[18]   ; MainMemory:Unit2|slowClock             ; 13.687 ; 13.598 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[19]   ; MainMemory:Unit2|slowClock             ; 12.977 ; 12.966 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[20]   ; MainMemory:Unit2|slowClock             ; 13.477 ; 13.446 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[21]   ; MainMemory:Unit2|slowClock             ; 13.231 ; 13.264 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[22]   ; MainMemory:Unit2|slowClock             ; 13.615 ; 13.464 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[23]   ; MainMemory:Unit2|slowClock             ; 13.760 ; 13.682 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[24]   ; MainMemory:Unit2|slowClock             ; 13.364 ; 13.269 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[25]   ; MainMemory:Unit2|slowClock             ; 12.937 ; 12.941 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[26]   ; MainMemory:Unit2|slowClock             ; 13.741 ; 13.705 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[27]   ; MainMemory:Unit2|slowClock             ; 14.366 ; 14.182 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[28]   ; MainMemory:Unit2|slowClock             ; 14.096 ; 14.093 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[29]   ; MainMemory:Unit2|slowClock             ; 13.349 ; 13.388 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[30]   ; MainMemory:Unit2|slowClock             ; 15.407 ; 15.367 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[31]   ; MainMemory:Unit2|slowClock             ; 13.523 ; 13.486 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[32]   ; MainMemory:Unit2|slowClock             ; 13.896 ; 13.773 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[33]   ; MainMemory:Unit2|slowClock             ; 13.083 ; 12.953 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[34]   ; MainMemory:Unit2|slowClock             ; 14.360 ; 14.243 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[35]   ; MainMemory:Unit2|slowClock             ; 13.390 ; 13.325 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[36]   ; MainMemory:Unit2|slowClock             ; 14.014 ; 13.917 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[37]   ; MainMemory:Unit2|slowClock             ; 15.253 ; 15.192 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[38]   ; MainMemory:Unit2|slowClock             ; 15.318 ; 15.155 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[39]   ; MainMemory:Unit2|slowClock             ; 12.930 ; 12.882 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[40]   ; MainMemory:Unit2|slowClock             ; 13.162 ; 13.131 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[41]   ; MainMemory:Unit2|slowClock             ; 15.171 ; 15.239 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[42]   ; MainMemory:Unit2|slowClock             ; 13.149 ; 13.107 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[43]   ; MainMemory:Unit2|slowClock             ; 12.900 ; 12.875 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[44]   ; MainMemory:Unit2|slowClock             ; 12.972 ; 12.981 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[45]   ; MainMemory:Unit2|slowClock             ; 13.733 ; 13.672 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[46]   ; MainMemory:Unit2|slowClock             ; 13.658 ; 13.564 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[47]   ; MainMemory:Unit2|slowClock             ; 13.186 ; 13.175 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[48]   ; MainMemory:Unit2|slowClock             ; 13.677 ; 13.562 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[49]   ; MainMemory:Unit2|slowClock             ; 14.811 ; 14.618 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[50]   ; MainMemory:Unit2|slowClock             ; 12.610 ; 12.565 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[51]   ; MainMemory:Unit2|slowClock             ; 14.212 ; 14.077 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[52]   ; MainMemory:Unit2|slowClock             ; 13.721 ; 13.538 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[53]   ; MainMemory:Unit2|slowClock             ; 13.084 ; 12.971 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[54]   ; MainMemory:Unit2|slowClock             ; 14.520 ; 14.591 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[55]   ; MainMemory:Unit2|slowClock             ; 15.280 ; 15.121 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[56]   ; MainMemory:Unit2|slowClock             ; 14.661 ; 14.543 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[57]   ; MainMemory:Unit2|slowClock             ; 14.856 ; 14.873 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[58]   ; MainMemory:Unit2|slowClock             ; 13.355 ; 13.367 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[59]   ; MainMemory:Unit2|slowClock             ; 14.750 ; 14.552 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[60]   ; MainMemory:Unit2|slowClock             ; 13.228 ; 13.250 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[61]   ; MainMemory:Unit2|slowClock             ; 15.275 ; 15.088 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[62]   ; MainMemory:Unit2|slowClock             ; 13.417 ; 13.375 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[63]   ; MainMemory:Unit2|slowClock             ; 14.533 ; 14.395 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 5.205  ;        ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;        ; 5.253  ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 8.783  ; 8.791  ; Rise       ; clock                                  ;
; done_out_d              ; clock                                  ; 10.095 ; 10.164 ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 9.924  ; 9.895  ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 7.439  ; 7.428  ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 8.983  ; 8.816  ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 8.030  ; 8.042  ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 7.470  ; 7.402  ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 8.668  ; 8.588  ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 8.983  ; 8.816  ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 9.304  ; 9.398  ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 7.798  ; 7.818  ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 8.341  ; 8.340  ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 8.974  ; 8.898  ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 9.304  ; 9.398  ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 10.839 ; 10.938 ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 9.743  ; 9.743  ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 9.386  ; 9.348  ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 10.839 ; 10.938 ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 8.193  ; 8.212  ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 8.485  ; 8.572  ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 9.225  ; 9.158  ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 10.394 ; 10.344 ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 8.856  ; 8.896  ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 8.321  ; 8.381  ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 8.877  ; 8.897  ; Rise       ; clock                                  ;
; write_to_mem_d          ; clock                                  ; 8.697  ; 8.686  ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 9.467  ; 9.367  ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 10.363 ; 10.347 ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 7.301  ; 7.314  ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 9.065  ; 8.902  ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 8.957  ; 8.824  ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 8.202  ; 8.131  ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 8.671  ; 8.589  ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 9.830  ; 9.813  ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 8.661  ; 8.513  ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 8.056  ; 8.129  ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 7.909  ; 7.908  ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 7.874  ; 7.839  ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 8.918  ; 8.814  ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 9.437  ; 9.309  ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 10.363 ; 10.347 ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 8.231  ; 8.324  ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 9.706  ; 9.790  ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 7.827  ; 7.794  ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port               ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ; 2.359 ;       ; Rise       ; CacheController:Unit1|replaceStatusOut ;
; replaceStatusOut_d      ; CacheController:Unit1|replaceStatusOut ;       ; 2.492 ; Fall       ; CacheController:Unit1|replaceStatusOut ;
; block_to_mem_d[*]       ; CacheController:Unit1|send_block_out   ; 4.414 ; 4.522 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[0]      ; CacheController:Unit1|send_block_out   ; 4.686 ; 4.860 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[1]      ; CacheController:Unit1|send_block_out   ; 5.293 ; 5.517 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[2]      ; CacheController:Unit1|send_block_out   ; 5.259 ; 5.523 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[3]      ; CacheController:Unit1|send_block_out   ; 5.054 ; 5.238 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[4]      ; CacheController:Unit1|send_block_out   ; 4.791 ; 4.946 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[5]      ; CacheController:Unit1|send_block_out   ; 5.902 ; 6.204 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[6]      ; CacheController:Unit1|send_block_out   ; 4.635 ; 4.796 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[7]      ; CacheController:Unit1|send_block_out   ; 5.787 ; 6.068 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[8]      ; CacheController:Unit1|send_block_out   ; 4.802 ; 4.976 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[9]      ; CacheController:Unit1|send_block_out   ; 4.630 ; 4.804 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[10]     ; CacheController:Unit1|send_block_out   ; 4.921 ; 5.135 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[11]     ; CacheController:Unit1|send_block_out   ; 5.912 ; 6.145 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[12]     ; CacheController:Unit1|send_block_out   ; 7.117 ; 7.504 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[13]     ; CacheController:Unit1|send_block_out   ; 4.719 ; 4.876 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[14]     ; CacheController:Unit1|send_block_out   ; 4.414 ; 4.522 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[15]     ; CacheController:Unit1|send_block_out   ; 4.810 ; 4.985 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[16]     ; CacheController:Unit1|send_block_out   ; 4.905 ; 5.084 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[17]     ; CacheController:Unit1|send_block_out   ; 5.721 ; 5.965 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[18]     ; CacheController:Unit1|send_block_out   ; 4.504 ; 4.648 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[19]     ; CacheController:Unit1|send_block_out   ; 4.729 ; 4.871 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[20]     ; CacheController:Unit1|send_block_out   ; 4.830 ; 4.985 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[21]     ; CacheController:Unit1|send_block_out   ; 4.705 ; 4.854 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[22]     ; CacheController:Unit1|send_block_out   ; 5.008 ; 5.187 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[23]     ; CacheController:Unit1|send_block_out   ; 5.032 ; 5.229 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[24]     ; CacheController:Unit1|send_block_out   ; 5.166 ; 5.345 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[25]     ; CacheController:Unit1|send_block_out   ; 5.357 ; 5.609 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[26]     ; CacheController:Unit1|send_block_out   ; 6.551 ; 6.930 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[27]     ; CacheController:Unit1|send_block_out   ; 5.092 ; 5.289 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[28]     ; CacheController:Unit1|send_block_out   ; 5.109 ; 5.289 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[29]     ; CacheController:Unit1|send_block_out   ; 4.481 ; 4.586 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[30]     ; CacheController:Unit1|send_block_out   ; 5.488 ; 5.750 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[31]     ; CacheController:Unit1|send_block_out   ; 5.205 ; 5.404 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[32]     ; CacheController:Unit1|send_block_out   ; 5.835 ; 6.133 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[33]     ; CacheController:Unit1|send_block_out   ; 4.554 ; 4.716 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[34]     ; CacheController:Unit1|send_block_out   ; 4.746 ; 4.918 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[35]     ; CacheController:Unit1|send_block_out   ; 4.996 ; 5.185 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[36]     ; CacheController:Unit1|send_block_out   ; 5.214 ; 5.459 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[37]     ; CacheController:Unit1|send_block_out   ; 4.845 ; 4.988 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[38]     ; CacheController:Unit1|send_block_out   ; 4.832 ; 4.990 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[39]     ; CacheController:Unit1|send_block_out   ; 5.200 ; 5.420 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[40]     ; CacheController:Unit1|send_block_out   ; 4.940 ; 5.119 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[41]     ; CacheController:Unit1|send_block_out   ; 4.916 ; 5.080 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[42]     ; CacheController:Unit1|send_block_out   ; 5.466 ; 5.665 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[43]     ; CacheController:Unit1|send_block_out   ; 5.376 ; 5.595 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[44]     ; CacheController:Unit1|send_block_out   ; 4.489 ; 4.614 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[45]     ; CacheController:Unit1|send_block_out   ; 4.549 ; 4.642 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[46]     ; CacheController:Unit1|send_block_out   ; 4.608 ; 4.729 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[47]     ; CacheController:Unit1|send_block_out   ; 4.890 ; 5.047 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[48]     ; CacheController:Unit1|send_block_out   ; 4.888 ; 5.058 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[49]     ; CacheController:Unit1|send_block_out   ; 5.124 ; 5.378 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[50]     ; CacheController:Unit1|send_block_out   ; 4.977 ; 5.131 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[51]     ; CacheController:Unit1|send_block_out   ; 5.853 ; 6.185 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[52]     ; CacheController:Unit1|send_block_out   ; 5.075 ; 5.291 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[53]     ; CacheController:Unit1|send_block_out   ; 5.548 ; 5.784 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[54]     ; CacheController:Unit1|send_block_out   ; 5.149 ; 5.349 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[55]     ; CacheController:Unit1|send_block_out   ; 6.121 ; 6.478 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[56]     ; CacheController:Unit1|send_block_out   ; 5.126 ; 5.318 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[57]     ; CacheController:Unit1|send_block_out   ; 4.495 ; 4.642 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[58]     ; CacheController:Unit1|send_block_out   ; 4.718 ; 4.863 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[59]     ; CacheController:Unit1|send_block_out   ; 4.684 ; 4.843 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[60]     ; CacheController:Unit1|send_block_out   ; 5.402 ; 5.592 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[61]     ; CacheController:Unit1|send_block_out   ; 5.203 ; 5.381 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[62]     ; CacheController:Unit1|send_block_out   ; 5.070 ; 5.225 ; Rise       ; CacheController:Unit1|send_block_out   ;
;  block_to_mem_d[63]     ; CacheController:Unit1|send_block_out   ; 4.979 ; 5.114 ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ; 2.595 ;       ; Rise       ; CacheController:Unit1|send_block_out   ;
; send_to_mem_d           ; CacheController:Unit1|send_block_out   ;       ; 2.757 ; Fall       ; CacheController:Unit1|send_block_out   ;
; block_to_cache_d[*]     ; MainMemory:Unit2|slowClock             ; 5.689 ; 5.787 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[0]    ; MainMemory:Unit2|slowClock             ; 7.038 ; 7.250 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[1]    ; MainMemory:Unit2|slowClock             ; 6.017 ; 6.186 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[2]    ; MainMemory:Unit2|slowClock             ; 6.315 ; 6.546 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[3]    ; MainMemory:Unit2|slowClock             ; 6.054 ; 6.214 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[4]    ; MainMemory:Unit2|slowClock             ; 6.773 ; 7.034 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[5]    ; MainMemory:Unit2|slowClock             ; 6.536 ; 6.745 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[6]    ; MainMemory:Unit2|slowClock             ; 7.005 ; 7.261 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[7]    ; MainMemory:Unit2|slowClock             ; 8.210 ; 8.541 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[8]    ; MainMemory:Unit2|slowClock             ; 5.689 ; 5.787 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[9]    ; MainMemory:Unit2|slowClock             ; 6.736 ; 7.004 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[10]   ; MainMemory:Unit2|slowClock             ; 6.227 ; 6.402 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[11]   ; MainMemory:Unit2|slowClock             ; 6.020 ; 6.164 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[12]   ; MainMemory:Unit2|slowClock             ; 7.464 ; 7.772 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[13]   ; MainMemory:Unit2|slowClock             ; 7.037 ; 7.304 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[14]   ; MainMemory:Unit2|slowClock             ; 7.391 ; 7.682 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[15]   ; MainMemory:Unit2|slowClock             ; 6.620 ; 6.832 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[16]   ; MainMemory:Unit2|slowClock             ; 6.515 ; 6.752 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[17]   ; MainMemory:Unit2|slowClock             ; 6.946 ; 7.211 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[18]   ; MainMemory:Unit2|slowClock             ; 6.443 ; 6.639 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[19]   ; MainMemory:Unit2|slowClock             ; 6.146 ; 6.322 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[20]   ; MainMemory:Unit2|slowClock             ; 6.378 ; 6.573 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[21]   ; MainMemory:Unit2|slowClock             ; 6.269 ; 6.484 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[22]   ; MainMemory:Unit2|slowClock             ; 6.419 ; 6.588 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[23]   ; MainMemory:Unit2|slowClock             ; 6.477 ; 6.706 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[24]   ; MainMemory:Unit2|slowClock             ; 6.280 ; 6.451 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[25]   ; MainMemory:Unit2|slowClock             ; 6.107 ; 6.282 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[26]   ; MainMemory:Unit2|slowClock             ; 6.501 ; 6.719 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[27]   ; MainMemory:Unit2|slowClock             ; 6.748 ; 6.978 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[28]   ; MainMemory:Unit2|slowClock             ; 6.922 ; 7.106 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[29]   ; MainMemory:Unit2|slowClock             ; 6.336 ; 6.542 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[30]   ; MainMemory:Unit2|slowClock             ; 7.283 ; 7.604 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[31]   ; MainMemory:Unit2|slowClock             ; 6.401 ; 6.599 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[32]   ; MainMemory:Unit2|slowClock             ; 6.551 ; 6.761 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[33]   ; MainMemory:Unit2|slowClock             ; 6.155 ; 6.297 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[34]   ; MainMemory:Unit2|slowClock             ; 6.766 ; 7.011 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[35]   ; MainMemory:Unit2|slowClock             ; 6.332 ; 6.512 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[36]   ; MainMemory:Unit2|slowClock             ; 6.589 ; 6.810 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[37]   ; MainMemory:Unit2|slowClock             ; 7.491 ; 7.723 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[38]   ; MainMemory:Unit2|slowClock             ; 7.266 ; 7.533 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[39]   ; MainMemory:Unit2|slowClock             ; 6.121 ; 6.276 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[40]   ; MainMemory:Unit2|slowClock             ; 6.228 ; 6.400 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[41]   ; MainMemory:Unit2|slowClock             ; 7.207 ; 7.544 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[42]   ; MainMemory:Unit2|slowClock             ; 6.228 ; 6.394 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[43]   ; MainMemory:Unit2|slowClock             ; 6.088 ; 6.275 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[44]   ; MainMemory:Unit2|slowClock             ; 6.159 ; 6.332 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[45]   ; MainMemory:Unit2|slowClock             ; 6.498 ; 6.701 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[46]   ; MainMemory:Unit2|slowClock             ; 6.446 ; 6.634 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[47]   ; MainMemory:Unit2|slowClock             ; 6.215 ; 6.403 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[48]   ; MainMemory:Unit2|slowClock             ; 6.412 ; 6.626 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[49]   ; MainMemory:Unit2|slowClock             ; 6.918 ; 7.168 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[50]   ; MainMemory:Unit2|slowClock             ; 5.962 ; 6.105 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[51]   ; MainMemory:Unit2|slowClock             ; 6.702 ; 6.916 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[52]   ; MainMemory:Unit2|slowClock             ; 6.434 ; 6.607 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[53]   ; MainMemory:Unit2|slowClock             ; 6.161 ; 6.315 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[54]   ; MainMemory:Unit2|slowClock             ; 6.851 ; 7.167 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[55]   ; MainMemory:Unit2|slowClock             ; 7.241 ; 7.511 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[56]   ; MainMemory:Unit2|slowClock             ; 6.932 ; 7.188 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[57]   ; MainMemory:Unit2|slowClock             ; 7.027 ; 7.323 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[58]   ; MainMemory:Unit2|slowClock             ; 6.338 ; 6.540 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[59]   ; MainMemory:Unit2|slowClock             ; 6.949 ; 7.180 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[60]   ; MainMemory:Unit2|slowClock             ; 6.254 ; 6.454 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[61]   ; MainMemory:Unit2|slowClock             ; 7.212 ; 7.491 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[62]   ; MainMemory:Unit2|slowClock             ; 6.335 ; 6.544 ; Rise       ; MainMemory:Unit2|slowClock             ;
;  block_to_cache_d[63]   ; MainMemory:Unit2|slowClock             ; 6.822 ; 7.067 ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ; 2.643 ;       ; Rise       ; MainMemory:Unit2|slowClock             ;
; slowClock_d             ; MainMemory:Unit2|slowClock             ;       ; 2.840 ; Fall       ; MainMemory:Unit2|slowClock             ;
; delayReq                ; clock                                  ; 4.471 ; 4.662 ; Rise       ; clock                                  ;
; done_out_d              ; clock                                  ; 5.099 ; 5.402 ; Rise       ; clock                                  ;
; done_write_back_d       ; clock                                  ; 5.001 ; 5.252 ; Rise       ; clock                                  ;
; replaceStatusIn_d       ; clock                                  ; 3.794 ; 3.880 ; Rise       ; clock                                  ;
; state_con_d[*]          ; clock                                  ; 3.832 ; 3.912 ; Rise       ; clock                                  ;
;  state_con_d[0]         ; clock                                  ; 4.133 ; 4.280 ; Rise       ; clock                                  ;
;  state_con_d[1]         ; clock                                  ; 3.832 ; 3.912 ; Rise       ; clock                                  ;
;  state_con_d[2]         ; clock                                  ; 4.415 ; 4.560 ; Rise       ; clock                                  ;
;  state_con_d[3]         ; clock                                  ; 4.534 ; 4.667 ; Rise       ; clock                                  ;
; state_d[*]              ; clock                                  ; 3.947 ; 4.106 ; Rise       ; clock                                  ;
;  state_d[0]             ; clock                                  ; 3.947 ; 4.106 ; Rise       ; clock                                  ;
;  state_d[1]             ; clock                                  ; 4.225 ; 4.408 ; Rise       ; clock                                  ;
;  state_d[2]             ; clock                                  ; 4.490 ; 4.691 ; Rise       ; clock                                  ;
;  state_d[3]             ; clock                                  ; 4.921 ; 5.126 ; Rise       ; clock                                  ;
; write_address_mem_d[*]  ; clock                                  ; 4.185 ; 4.333 ; Rise       ; clock                                  ;
;  write_address_mem_d[0] ; clock                                  ; 4.894 ; 5.139 ; Rise       ; clock                                  ;
;  write_address_mem_d[1] ; clock                                  ; 4.713 ; 4.934 ; Rise       ; clock                                  ;
;  write_address_mem_d[2] ; clock                                  ; 5.720 ; 6.009 ; Rise       ; clock                                  ;
;  write_address_mem_d[3] ; clock                                  ; 4.185 ; 4.333 ; Rise       ; clock                                  ;
;  write_address_mem_d[4] ; clock                                  ; 4.339 ; 4.534 ; Rise       ; clock                                  ;
;  write_address_mem_d[5] ; clock                                  ; 4.639 ; 4.851 ; Rise       ; clock                                  ;
;  write_address_mem_d[6] ; clock                                  ; 5.224 ; 5.503 ; Rise       ; clock                                  ;
;  write_address_mem_d[7] ; clock                                  ; 4.482 ; 4.689 ; Rise       ; clock                                  ;
;  write_address_mem_d[8] ; clock                                  ; 4.265 ; 4.431 ; Rise       ; clock                                  ;
;  write_address_mem_d[9] ; clock                                  ; 4.489 ; 4.690 ; Rise       ; clock                                  ;
; write_to_mem_d          ; clock                                  ; 4.421 ; 4.572 ; Rise       ; clock                                  ;
; controller_en_d         ; reset                                  ; 4.867 ; 4.977 ; Rise       ; reset                                  ;
; data_out[*]             ; reset                                  ; 3.777 ; 3.902 ; Rise       ; reset                                  ;
;  data_out[0]            ; reset                                  ; 3.777 ; 3.902 ; Rise       ; reset                                  ;
;  data_out[1]            ; reset                                  ; 4.539 ; 4.721 ; Rise       ; reset                                  ;
;  data_out[2]            ; reset                                  ; 4.508 ; 4.680 ; Rise       ; reset                                  ;
;  data_out[3]            ; reset                                  ; 4.171 ; 4.310 ; Rise       ; reset                                  ;
;  data_out[4]            ; reset                                  ; 4.401 ; 4.567 ; Rise       ; reset                                  ;
;  data_out[5]            ; reset                                  ; 5.168 ; 5.373 ; Rise       ; reset                                  ;
;  data_out[6]            ; reset                                  ; 4.336 ; 4.497 ; Rise       ; reset                                  ;
;  data_out[7]            ; reset                                  ; 4.115 ; 4.292 ; Rise       ; reset                                  ;
;  data_out[8]            ; reset                                  ; 4.045 ; 4.180 ; Rise       ; reset                                  ;
;  data_out[9]            ; reset                                  ; 4.025 ; 4.155 ; Rise       ; reset                                  ;
;  data_out[10]           ; reset                                  ; 4.493 ; 4.678 ; Rise       ; reset                                  ;
;  data_out[11]           ; reset                                  ; 4.739 ; 4.949 ; Rise       ; reset                                  ;
;  data_out[12]           ; reset                                  ; 5.431 ; 5.659 ; Rise       ; reset                                  ;
;  data_out[13]           ; reset                                  ; 4.239 ; 4.429 ; Rise       ; reset                                  ;
;  data_out[14]           ; reset                                  ; 4.928 ; 5.214 ; Rise       ; reset                                  ;
;  data_out[15]           ; reset                                  ; 4.004 ; 4.142 ; Rise       ; reset                                  ;
+-------------------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                    ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out[0]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[8]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[9]            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[10]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[11]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[12]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[13]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[14]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[15]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; delayReq               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_con_d[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_con_d[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_con_d[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_con_d[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_d[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_d[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_d[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_d[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done_cache             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done_out_d             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; controller_en_d        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; replaceStatusOut_d     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; replaceStatusIn_d      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[28]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[29]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[30]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[31]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[32]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[33]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[34]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[35]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[36]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[37]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[38]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[39]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[40]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[41]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[42]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[43]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[44]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[45]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[46]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[47]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[48]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[49]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[50]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[51]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[52]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[53]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[54]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[55]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[56]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[57]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[58]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[59]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[60]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[61]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[62]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_cache_d[63]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; slowClock_d            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; send_to_mem_d          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[16]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[17]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[18]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[19]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[20]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[21]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[22]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[23]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[24]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[25]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[26]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[27]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[28]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[29]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[30]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[31]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[32]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[33]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[34]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[35]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[36]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[37]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[38]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[39]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[40]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[41]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[42]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[43]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[44]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[45]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[46]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[47]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[48]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[49]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[50]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[51]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[52]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[53]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[54]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[55]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[56]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[57]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[58]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[59]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[60]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[61]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[62]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; block_to_mem_d[63]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_to_mem_d         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done_write_back_d      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[8] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; write_address_mem_d[9] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cache_en                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mre                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mwe                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; data_out[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[8]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[9]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[10]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[11]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[12]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; data_out[13]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[14]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; data_out[15]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; delayReq               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_con_d[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_con_d[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_con_d[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_con_d[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; state_d[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; state_d[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; state_d[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; state_d[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; done_cache             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; done_out_d             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; controller_en_d        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; replaceStatusOut_d     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; replaceStatusIn_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[32]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[33]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[34]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[35]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[36]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[37]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[38]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[39]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[40]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[41]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[42]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[43]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[44]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[45]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[46]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[47]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[48]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[49]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[50]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[51]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[52]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[53]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[54]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[55]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[56]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[57]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[58]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[59]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[60]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[61]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[62]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[63]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; slowClock_d            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; send_to_mem_d          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[32]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[33]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[34]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[35]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[36]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[37]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[38]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[39]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[40]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[41]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[42]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[43]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[44]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[45]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[46]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[47]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[48]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[49]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[50]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[51]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[52]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[53]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[54]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[55]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[56]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[57]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[58]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[59]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[60]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[61]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[62]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[63]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_to_mem_d         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; done_write_back_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; data_out[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[8]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[9]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[10]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[11]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[12]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; data_out[13]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[14]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; data_out[15]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; delayReq               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; state_d[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; state_d[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; state_d[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; state_d[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; done_cache             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; done_out_d             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; controller_en_d        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; replaceStatusOut_d     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; replaceStatusIn_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[32]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[33]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[34]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[35]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[36]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[37]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[38]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[39]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[40]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[41]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[42]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[43]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[44]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[45]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[46]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[47]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[48]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[49]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[50]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[51]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[52]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[53]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[54]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[55]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[56]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[57]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[58]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[59]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[60]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[61]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[62]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[63]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; slowClock_d            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; send_to_mem_d          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[32]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[33]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[34]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[35]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[36]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[37]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[38]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[39]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[40]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[41]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[42]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[43]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[44]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[45]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[46]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[47]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[48]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[49]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[50]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[51]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[52]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[53]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[54]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[55]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[56]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[57]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[58]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[59]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[60]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[61]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[62]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[63]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_to_mem_d         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; done_write_back_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_out[1]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_out[2]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; data_out[6]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_out[7]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[8]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[9]            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[10]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[11]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[12]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; data_out[13]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[14]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[15]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; delayReq               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_con_d[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_d[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; state_d[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; state_d[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; state_d[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; done_cache             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; done_out_d             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; controller_en_d        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; replaceStatusOut_d     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; replaceStatusIn_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; block_to_cache_d[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; block_to_cache_d[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; block_to_cache_d[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[32]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[33]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[34]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[35]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[36]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[37]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; block_to_cache_d[38]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[39]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[40]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[41]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[42]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[43]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[44]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[45]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[46]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[47]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[48]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[49]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[50]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[51]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[52]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[53]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[54]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[55]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[56]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[57]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[58]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[59]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[60]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[61]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_cache_d[62]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_cache_d[63]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; slowClock_d            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; send_to_mem_d          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; block_to_mem_d[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[16]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[17]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[18]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[19]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[20]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[21]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[22]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[23]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[24]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[25]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[26]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[27]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[28]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[29]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[30]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[31]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[32]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[33]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[34]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[35]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[36]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[37]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[38]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[39]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[40]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[41]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[42]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[43]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[44]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[45]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[46]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[47]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[48]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[49]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[50]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[51]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[52]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[53]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[54]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[55]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[56]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[57]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[58]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[59]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; block_to_mem_d[60]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[61]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[62]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; block_to_mem_d[63]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_to_mem_d         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; done_write_back_d      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; write_address_mem_d[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; write_address_mem_d[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[8] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; write_address_mem_d[9] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clock                                  ; CacheController:Unit1|replaceStatusOut ; 0        ; 0        ; 24       ; 0        ;
; clock                                  ; CacheController:Unit1|send_block_out   ; 1536     ; 0        ; 0        ; 0        ;
; reset                                  ; CacheController:Unit1|send_block_out   ; 1536     ; 1024     ; 0        ; 0        ;
; CacheController:Unit1|replaceStatusOut ; clock                                  ; 10       ; 10       ; 0        ; 0        ;
; CacheController:Unit1|send_block_out   ; clock                                  ; 73       ; 9        ; 0        ; 0        ;
; clock                                  ; clock                                  ; 5185     ; 0        ; 0        ; 0        ;
; MainMemory:Unit2|slowClock             ; clock                                  ; 80       ; 16       ; 0        ; 0        ;
; reset                                  ; clock                                  ; 2456     ; 1223     ; 0        ; 0        ;
; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock             ; 8        ; 88       ; 0        ; 0        ;
; clock                                  ; MainMemory:Unit2|slowClock             ; 72       ; 0        ; 0        ; 0        ;
; clock                                  ; reset                                  ; 1553     ; 0        ; 0        ; 0        ;
; reset                                  ; reset                                  ; 1536     ; 1024     ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clock                                  ; CacheController:Unit1|replaceStatusOut ; 0        ; 0        ; 24       ; 0        ;
; clock                                  ; CacheController:Unit1|send_block_out   ; 1536     ; 0        ; 0        ; 0        ;
; reset                                  ; CacheController:Unit1|send_block_out   ; 1536     ; 1024     ; 0        ; 0        ;
; CacheController:Unit1|replaceStatusOut ; clock                                  ; 10       ; 10       ; 0        ; 0        ;
; CacheController:Unit1|send_block_out   ; clock                                  ; 73       ; 9        ; 0        ; 0        ;
; clock                                  ; clock                                  ; 5185     ; 0        ; 0        ; 0        ;
; MainMemory:Unit2|slowClock             ; clock                                  ; 80       ; 16       ; 0        ; 0        ;
; reset                                  ; clock                                  ; 2456     ; 1223     ; 0        ; 0        ;
; CacheController:Unit1|replaceStatusOut ; MainMemory:Unit2|slowClock             ; 8        ; 88       ; 0        ; 0        ;
; clock                                  ; MainMemory:Unit2|slowClock             ; 72       ; 0        ; 0        ; 0        ;
; clock                                  ; reset                                  ; 1553     ; 0        ; 0        ; 0        ;
; reset                                  ; reset                                  ; 1536     ; 1024     ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 512      ; 0        ; 0        ; 0        ;
; reset      ; clock    ; 1143     ; 1143     ; 0        ; 0        ;
; reset      ; reset    ; 512      ; 512      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 512      ; 0        ; 0        ; 0        ;
; reset      ; clock    ; 1143     ; 1143     ; 0        ; 0        ;
; reset      ; reset    ; 512      ; 512      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 31    ; 31   ;
; Unconstrained Input Port Paths  ; 4897  ; 4897 ;
; Unconstrained Output Ports      ; 171   ; 171  ;
; Unconstrained Output Port Paths ; 171   ; 171  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Mar 24 17:14:23 2016
Info: Command: quartus_sta Cache -c Cache
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 539 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Cache.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name reset reset
    Info (332105): create_clock -period 1.000 -name MainMemory:Unit2|slowClock MainMemory:Unit2|slowClock
    Info (332105): create_clock -period 1.000 -name CacheController:Unit1|send_block_out CacheController:Unit1|send_block_out
    Info (332105): create_clock -period 1.000 -name CacheController:Unit1|replaceStatusOut CacheController:Unit1|replaceStatusOut
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~508|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~508|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~511|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~511|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~510|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~510|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~509|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~509|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~507|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~507|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~506|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~506|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~505|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~505|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~504|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][3][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~504|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~439|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~439|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~436|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~436|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~437|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~437|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~438|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~438|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~432|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~432|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~435|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~435|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~434|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~434|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~433|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~433|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~444|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][7]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~444|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~446|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~446|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~445|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~445|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~447|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~447|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~443|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~443|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~441|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][7]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~441|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~442|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~442|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~440|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][7]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[5][3][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~440|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~455|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~455|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~453|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][8]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~453|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~454|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~454|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~452|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~452|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~451|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~451|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~448|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~448|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~450|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][8]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[4][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~450|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~449|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~449|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~463|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~463|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~461|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~461|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~462|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~462|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~460|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~460|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~456|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~456|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~459|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~459|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~457|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~457|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~458|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][3][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~458|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~464|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][10]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[5][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~464|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~467|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~467|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~466|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~466|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~465|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~465|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~471|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][10]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~471|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~469|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~469|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~470|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~470|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~468|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][3][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~468|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~475|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~475|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~472|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~472|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~474|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~474|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~473|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][11]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~473|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~479|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~479|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~478|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][11]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~478|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~477|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][11]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~477|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~476|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][3][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~476|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~483|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~483|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~480|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][12]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[5][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~480|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~482|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~482|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~481|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~481|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~484|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][12]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[2][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~484|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~487|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~487|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~485|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][12]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~485|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~486|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][12]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[0][3][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~486|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~491|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~491|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~490|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~490|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~489|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~489|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~488|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][13]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[5][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~488|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~492|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~492|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~493|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~493|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~494|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~494|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~495|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][3][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~495|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~499|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~499|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~496|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~496|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~498|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][14]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~498|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~497|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~497|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~503|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~503|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~500|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][14]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~500|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~501|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~501|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~502|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~502|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~367|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~367|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~364|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~364|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~366|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~366|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~365|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~365|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~360|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~360|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~363|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~363|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~362|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~362|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~361|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~361|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~375|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~375|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~372|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~372|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~373|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~373|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~374|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~374|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~368|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~368|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~369|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~369|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~370|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~370|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~371|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][2][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~371|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~381|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~381|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~382|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][15]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~382|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~380|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~380|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~383|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~383|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~379|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][15]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[7][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~379|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~376|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][15]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[5][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~376|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~377|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~377|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~378|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][2][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~378|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~384|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][0]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[5][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~384|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~387|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~387|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~386|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~386|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~385|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~385|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~391|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][0]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[3][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~391|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~389|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~389|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~390|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][0]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[0][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~390|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~388|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][3][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~388|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~395|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~395|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~394|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~394|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~393|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~393|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~392|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~392|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~396|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][1]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[2][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~396|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~399|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~399|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~397|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~397|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~398|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][3][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~398|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~400|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~400|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~403|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~403|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~402|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~402|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~401|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~401|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~407|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~407|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~404|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][2]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[2][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~404|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~406|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~406|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~405|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~405|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~412|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~412|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~414|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~414|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~413|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~413|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~415|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~415|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~408|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~408|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~411|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~411|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~409|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~409|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~410|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~410|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~423|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~423|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~421|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~421|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~422|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~422|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~420|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~420|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~419|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~419|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~416|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~416|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~418|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~418|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~417|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~417|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~431|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][3][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~431|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~428|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][3][5]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[2][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~428|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~430|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][3][5]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[0][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~430|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~429|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][3][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~429|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~427|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][3][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~427|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~424|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][3][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~424|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~426|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][3][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~426|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~425|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][3][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][3][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~425|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~291|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~291|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~289|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~289|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~290|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~290|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~288|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~288|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~295|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~295|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~292|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~292|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~293|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~293|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~294|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~294|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~300|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~300|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~303|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][5]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~303|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~301|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~301|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~302|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~302|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~299|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~299|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~296|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~296|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~298|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][5]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~298|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~297|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~297|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~309|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~309|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~310|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~310|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~308|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~308|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~311|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][6]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~311|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~307|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][6]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[7][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~307|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~304|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~304|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~305|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][6]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~305|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~306|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~306|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~315|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~315|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~312|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~312|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~313|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~313|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~314|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~314|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~319|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~319|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~316|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~316|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~318|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~318|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~317|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~317|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~327|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][8]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~327|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~325|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~325|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~326|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~326|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~324|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~324|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~323|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~323|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~322|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][8]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~322|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~321|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][8]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[6][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~321|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~320|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][2][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~320|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~331|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~331|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~328|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~328|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~330|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~330|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~329|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~329|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~335|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~335|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~332|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~332|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~333|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~333|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~334|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~334|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~342|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~342|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~341|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~341|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~340|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~340|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~343|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~343|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~336|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][10]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[5][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~336|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~339|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][10]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~339|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~338|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~338|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~337|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~337|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~344|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~344|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~347|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~347|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~345|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~345|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~346|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][11]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~346|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~351|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~351|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~348|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][11]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[2][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~348|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~349|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][11]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[1][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~349|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~350|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~350|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~355|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~355|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~352|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~352|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~354|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~354|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~353|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~353|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~356|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~356|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~359|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~359|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~357|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~357|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~358|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][2][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~358|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~217|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~217|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~218|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~218|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~219|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~219|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~216|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~216|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~220|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~220|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~223|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~223|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~222|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][11]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[0][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~222|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~221|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][1][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~221|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~227|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][12]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~227|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~224|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~224|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~226|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~226|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~225|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~225|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~231|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][12]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~231|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~228|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~228|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~229|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~229|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~230|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][1][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~230|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~239|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][13]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~239|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~238|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~238|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~237|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~237|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~236|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~236|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~235|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~235|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~232|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~232|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~234|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~234|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~233|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~233|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~244|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][14]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~244|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~247|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~247|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~246|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~246|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~245|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~245|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~243|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~243|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~240|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~240|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~242|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~242|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~241|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][14]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][1][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~241|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~250|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~250|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~249|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~249|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~251|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][15]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~251|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~248|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~248|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~252|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~252|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~255|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~255|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~253|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][15]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~253|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~254|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][15]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][1][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~254|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~262|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~262|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~261|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~261|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~263|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~263|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~260|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][0]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~260|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~256|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~256|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~259|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][0]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~259|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~257|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~257|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~258|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~258|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~264|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~264|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~267|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~267|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~265|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~265|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~266|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~266|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~268|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~268|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~271|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~271|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~270|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~270|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~269|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][2][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~269|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~279|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~279|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~277|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~277|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~278|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~278|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~276|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~276|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~273|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~273|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~274|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~274|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~272|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~272|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~275|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~275|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~284|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][2][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~284|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~287|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][2][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~287|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~285|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][2][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~285|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~286|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][2][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~286|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~283|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][2][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~283|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~280|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][2][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~280|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~282|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][2][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~282|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~281|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][2][3]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][2][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~281|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~151|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~151|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~150|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~150|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~149|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~149|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~148|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~148|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~144|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~144|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~147|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~147|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~146|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~146|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~145|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][1][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~145|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~155|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~155|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~152|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~152|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~154|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~154|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~153|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][3]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[6][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~153|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~156|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~156|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~159|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~159|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~158|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~158|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~157|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][1][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~157|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~163|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][4]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~163|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~160|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~160|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~162|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~162|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~161|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][4]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[6][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~161|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~167|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~167|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~164|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][4]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~164|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~165|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][4]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[1][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~165|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~166|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~166|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~171|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~171|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~168|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~168|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~169|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~169|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~170|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~170|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~172|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~172|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~175|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~175|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~173|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~173|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~174|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][5]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][1][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~174|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~176|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~176|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~178|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~178|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~177|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~177|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~179|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~179|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~180|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~180|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~183|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][6]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~183|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~182|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~182|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~181|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][1][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~181|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~191|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~191|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~188|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~188|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~189|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~189|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~190|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~190|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~186|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~186|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~185|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~185|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~184|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~184|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~187|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][1][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~187|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~195|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][8]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[7][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~195|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~194|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][8]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[4][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~194|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~193|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~193|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~192|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~192|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~196|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~196|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~199|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][8]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~199|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~198|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][8]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~198|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~197|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][1][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~197|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~200|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~200|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~203|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~203|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~201|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~201|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~202|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][9]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~202|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~204|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~204|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~207|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][9]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[3][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~207|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~205|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~205|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~206|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~206|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~215|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~215|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~212|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][10]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~212|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~214|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~214|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~213|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~213|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~210|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~210|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~209|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~209|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~208|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~208|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~211|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~211|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~79|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~79|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~76|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][9]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~76|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~77|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~77|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~78|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~78|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~75|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][9]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~75|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~72|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~72|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~73|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~73|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~74|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][9]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][0][9]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~74|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~87|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][10]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~87|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~85|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~85|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~86|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~86|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~84|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][10]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~84|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~83|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][10]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~83|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~80|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][10]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~80|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~81|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][10]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~81|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~82|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][10]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][0][10]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~82|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~88|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][11]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[5][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~88|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~91|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~91|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~89|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~89|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~90|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~90|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~95|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~95|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~92|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][11]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~92|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~94|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~94|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~93|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][11]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][0][11]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~93|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~100|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~100|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~101|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~101|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~102|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~102|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~103|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~103|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~99|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~99|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~96|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~96|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~97|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][12]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~97|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~98|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][12]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][0][12]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~98|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~111|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~111|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~108|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~108|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~109|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~109|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~110|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~110|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~107|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~107|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~104|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~104|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~106|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][13]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~106|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~105|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][13]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][0][13]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~105|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~119|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~119|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~117|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~117|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~118|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~118|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~116|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~116|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~115|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~115|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~112|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~112|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~114|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][14]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~114|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~113|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][14]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][0][14]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~113|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~127|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][15]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~127|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~126|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~126|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~125|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~125|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~124|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~124|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~120|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][15]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[5][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~120|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~123|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~123|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~121|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][15]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~121|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~122|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][15]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][0][15]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~122|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~132|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~132|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~135|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~135|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~133|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~133|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~134|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~134|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~131|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[7][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~131|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~128|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~128|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~130|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~130|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~129|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][0]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][1][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~129|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~143|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][1][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~143|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~140|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][1][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[2][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~140|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~141|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][1][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~141|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~142|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][1][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~142|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~139|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][1][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~139|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~136|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][1][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~136|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~137|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][1][1]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~137|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~138|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][1][1]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][1][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~138|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~3|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][0]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~3|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~1|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~1|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~2|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~0|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~0|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~4|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~4|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~7|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~7|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~6|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][0]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~6|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~5|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][0]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][0]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~5|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~12|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~12|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~14|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~14|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~13|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][1]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~13|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~15|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~15|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~8|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~8|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~11|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~11|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~10|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[4][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~10|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~9|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][1]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][0][1]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~9|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~19|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~19|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~16|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~16|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~17|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~17|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~18|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[4][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~18|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~23|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~23|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~20|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][2]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~20|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~21|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][2]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~21|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~22|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][2]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][0][2]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~22|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~27|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~27|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~26|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~26|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~25|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~25|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~24|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][3]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[5][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~24|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~28|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~28|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~31|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[3][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~31|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~29|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][3]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~29|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~30|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][3]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][0][3]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~30|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~35|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][4]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[7][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~35|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~32|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~32|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~33|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][4]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[6][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~33|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~34|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~34|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~39|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~39|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~36|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~36|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~38|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][4]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[0][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~38|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~37|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][4]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][4]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~37|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~47|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][5]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~47|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~44|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][5]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~44|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~46|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~46|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~45|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[1][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~45|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~43|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~43|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~40|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][5]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~40|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~42|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~42|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~41|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][5]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][0][5]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~41|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~48|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[5][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~48|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~49|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~49|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~50|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~50|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~51|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][6]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[7][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~51|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~55|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[3][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~55|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~52|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][6]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[2][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~52|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~54|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][6]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[0][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~54|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~53|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][6]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][6]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~53|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~63|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][7]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[3][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~63|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~60|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][7]~2|datac"
    Warning (332126): Node "Unit1|unit2|memory[2][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~60|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~61|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[1][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~61|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~62|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[0][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~62|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~59|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][7]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[7][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~59|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~56|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[5][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~56|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~57|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[6][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~57|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~58|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][7]~2|dataa"
    Warning (332126): Node "Unit1|unit2|memory[4][0][7]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~58|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory[3][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~71|datab"
    Warning (332126): Node "Unit1|unit2|memory~71|combout"
    Warning (332126): Node "Unit1|unit2|memory[3][0][8]~2|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory[2][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~68|datab"
    Warning (332126): Node "Unit1|unit2|memory~68|combout"
    Warning (332126): Node "Unit1|unit2|memory[2][0][8]~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory[0][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~70|datad"
    Warning (332126): Node "Unit1|unit2|memory~70|combout"
    Warning (332126): Node "Unit1|unit2|memory[0][0][8]~2|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory[1][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~69|datac"
    Warning (332126): Node "Unit1|unit2|memory~69|combout"
    Warning (332126): Node "Unit1|unit2|memory[1][0][8]~2|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory[7][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~67|datab"
    Warning (332126): Node "Unit1|unit2|memory~67|combout"
    Warning (332126): Node "Unit1|unit2|memory[7][0][8]~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory[5][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~64|datab"
    Warning (332126): Node "Unit1|unit2|memory~64|combout"
    Warning (332126): Node "Unit1|unit2|memory[5][0][8]~2|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~65|combout"
    Warning (332126): Node "Unit1|unit2|memory[6][0][8]~2|datab"
    Warning (332126): Node "Unit1|unit2|memory[6][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~65|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Unit1|unit2|memory~66|combout"
    Warning (332126): Node "Unit1|unit2|memory[4][0][8]~2|datad"
    Warning (332126): Node "Unit1|unit2|memory[4][0][8]~2|combout"
    Warning (332126): Node "Unit1|unit2|memory~66|datad"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.480
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.480     -3328.122 clock 
    Info (332119):    -6.255      -348.201 CacheController:Unit1|send_block_out 
    Info (332119):    -4.476     -1278.396 reset 
    Info (332119):    -2.338       -16.229 CacheController:Unit1|replaceStatusOut 
    Info (332119):    -0.594        -4.388 MainMemory:Unit2|slowClock 
Info (332146): Worst-case hold slack is -3.400
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.400      -312.757 reset 
    Info (332119):    -0.399        -2.753 MainMemory:Unit2|slowClock 
    Info (332119):    -0.163        -0.990 clock 
    Info (332119):    -0.026        -0.026 CacheController:Unit1|replaceStatusOut 
    Info (332119):     0.869         0.000 CacheController:Unit1|send_block_out 
Info (332146): Worst-case recovery slack is -4.833
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.833     -2263.389 clock 
    Info (332119):    -0.252        -0.626 reset 
Info (332146): Worst-case removal slack is -2.082
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.082      -805.356 reset 
    Info (332119):    -0.185       -18.777 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1137.655 clock 
    Info (332119):    -3.000        -3.000 reset 
    Info (332119):    -2.693       -86.176 MainMemory:Unit2|slowClock 
    Info (332119):    -1.285       -82.240 CacheController:Unit1|send_block_out 
    Info (332119):     0.428         0.000 CacheController:Unit1|replaceStatusOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.913
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.913     -2979.972 clock 
    Info (332119):    -5.679      -311.454 CacheController:Unit1|send_block_out 
    Info (332119):    -4.115     -1129.549 reset 
    Info (332119):    -2.178       -15.170 CacheController:Unit1|replaceStatusOut 
    Info (332119):    -0.469        -3.170 MainMemory:Unit2|slowClock 
Info (332146): Worst-case hold slack is -3.061
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.061      -274.218 reset 
    Info (332119):    -0.261        -1.699 MainMemory:Unit2|slowClock 
    Info (332119):    -0.139        -0.519 clock 
    Info (332119):     0.107         0.000 CacheController:Unit1|replaceStatusOut 
    Info (332119):     0.743         0.000 CacheController:Unit1|send_block_out 
Info (332146): Worst-case recovery slack is -4.261
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.261     -1985.577 clock 
    Info (332119):    -0.426        -2.103 reset 
Info (332146): Worst-case removal slack is -1.845
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.845      -709.134 reset 
    Info (332119):    -0.183       -18.710 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1137.655 clock 
    Info (332119):    -3.000        -3.000 reset 
    Info (332119):    -2.649       -84.768 MainMemory:Unit2|slowClock 
    Info (332119):    -1.285       -82.240 CacheController:Unit1|send_block_out 
    Info (332119):     0.389         0.000 CacheController:Unit1|replaceStatusOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.504
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.504     -1339.012 clock 
    Info (332119):    -2.953      -159.684 CacheController:Unit1|send_block_out 
    Info (332119):    -1.739      -356.949 reset 
    Info (332119):    -0.900        -5.383 CacheController:Unit1|replaceStatusOut 
    Info (332119):    -0.151        -0.835 MainMemory:Unit2|slowClock 
Info (332146): Worst-case hold slack is -1.978
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.978      -279.382 reset 
    Info (332119):    -0.296        -2.375 MainMemory:Unit2|slowClock 
    Info (332119):    -0.275        -2.837 clock 
    Info (332119):     0.156         0.000 CacheController:Unit1|replaceStatusOut 
    Info (332119):     0.347         0.000 CacheController:Unit1|send_block_out 
Info (332146): Worst-case recovery slack is -2.255
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.255     -1061.715 clock 
    Info (332119):     0.145         0.000 reset 
Info (332146): Worst-case removal slack is -1.088
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.088      -413.979 reset 
    Info (332119):    -0.109       -11.001 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -952.970 clock 
    Info (332119):    -3.000        -3.000 reset 
    Info (332119):    -1.000       -64.000 CacheController:Unit1|send_block_out 
    Info (332119):    -1.000       -32.000 MainMemory:Unit2|slowClock 
    Info (332119):     0.370         0.000 CacheController:Unit1|replaceStatusOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2565 warnings
    Info: Peak virtual memory: 587 megabytes
    Info: Processing ended: Thu Mar 24 17:14:30 2016
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


