module tb;

  reg clk, rst;
  wire q0,q1,q2;
  async_up_counter_3bit_ff DUT ( .clk(clk),.rst(rst),.q0(q0),.q1(q1),.q2(q2));
  initial begin
      clk=0;
      forever #5 clk= ~clk;
  end
  initial begin 
       $monitor("t=%0t:q0=%b,q1=%b,q2=%b",$time,q0,q1,q2);    
       rst=1'b0;
       #10 rst=1'b1;
       #100 $finish;
  end
endmodule
