+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; ck3                                                                     ; 33    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ck2                                                                     ; 33    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ck1                                                                     ; 33    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uFps                                                                    ; 2     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1                                                                      ; 26    ; 1              ; 0            ; 1              ; 55     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adl|i2c2|DY                                                             ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adl|i2c2|rd                                                             ; 20    ; 8              ; 0            ; 8              ; 19     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adl|i2c2|wpt                                                            ; 36    ; 16             ; 0            ; 16             ; 3      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adl|i2c2|wrd                                                            ; 52    ; 24             ; 0            ; 24             ; 28     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adl|i2c2|c1                                                             ; 33    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adl|i2c2                                                                ; 21    ; 1              ; 1            ; 1              ; 1      ; 1               ; 1             ; 1               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; adl|i2c                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adl|pp|f                                                                ; 12    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adl|pp                                                                  ; 31    ; 6              ; 1            ; 6              ; 53     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adl|cv1                                                                 ; 4     ; 30             ; 0            ; 30             ; 35     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adl|RE|hs                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adl|RE|vs                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adl|RE                                                                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adl                                                                     ; 36    ; 2              ; 1            ; 2              ; 26     ; 2               ; 2             ; 2               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; vd                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4|bin                                                                  ; 24    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4|u0|d3|altsyncram_component|auto_generated                            ; 37    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4|u0|d3                                                                ; 37    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4|u0|d2|altsyncram_component|auto_generated                            ; 37    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4|u0|d2                                                                ; 37    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4|u0|d1|altsyncram_component|auto_generated                            ; 37    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4|u0|d1                                                                ; 37    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4|u0                                                                   ; 58    ; 9              ; 12           ; 9              ; 20     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4|tr                                                                   ; 3     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4                                                                      ; 15    ; 0              ; 1            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb      ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe14       ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|ws_dgrp                 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|ws_bwp                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|ws_brp                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe5        ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|rs_dgwp                 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|fifo_ram                ; 41    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|wrptr_g1p               ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|rdptr_g1p               ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|ws_dgrp_gray2bin        ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated|wrptr_g_gray2bin        ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo|dcfifo_component|auto_generated                         ; 21    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read2_fifo                                                         ; 21    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb      ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe14       ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|ws_dgrp                 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|ws_bwp                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|ws_brp                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe5        ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|rs_dgwp                 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|fifo_ram                ; 41    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|wrptr_g1p               ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|rdptr_g1p               ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|ws_dgrp_gray2bin        ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated|wrptr_g_gray2bin        ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo|dcfifo_component|auto_generated                         ; 21    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_read1_fifo                                                         ; 21    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe22      ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|ws_dgrp                ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe13      ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|rs_dgwp                ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|rs_bwp                 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|rs_brp                 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|fifo_ram               ; 41    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|rs_dgwp_gray2bin       ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated|rdptr_g_gray2bin       ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo|dcfifo_component|auto_generated                        ; 21    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_write1_fifo                                                        ; 21    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_sdr_data_path                                                      ; 20    ; 2              ; 0            ; 2              ; 18     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_command                                                            ; 35    ; 0              ; 2            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7|u_control_interface                                                  ; 30    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u7                                                                      ; 138   ; 128            ; 0            ; 128            ; 39     ; 128             ; 128           ; 128             ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u6|altpll_component|auto_generated                                      ; 3     ; 3              ; 1            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_ref1|altpll_component|auto_generated                                ; 3     ; 4              ; 1            ; 4              ; 6      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_ref1                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_ref|altpll_component|auto_generated                                 ; 3     ; 3              ; 1            ; 3              ; 5      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_ref                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cfin|mpiv|DY                                                            ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cfin|mpiv|rd                                                            ; 20    ; 8              ; 0            ; 8              ; 19     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cfin|mpiv|wpt                                                           ; 36    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cfin|mpiv|wrd                                                           ; 52    ; 8              ; 0            ; 8              ; 28     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cfin|mpiv|c1                                                            ; 33    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cfin|mpiv                                                               ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cfin|camiv|DY                                                           ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cfin|camiv|rd                                                           ; 20    ; 8              ; 0            ; 8              ; 19     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cfin|camiv|wpt                                                          ; 36    ; 8              ; 0            ; 8              ; 3      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cfin|camiv|wrd                                                          ; 52    ; 16             ; 0            ; 16             ; 28     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cfin|camiv|c1                                                           ; 33    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cfin|camiv                                                              ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cfin                                                                    ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u2                                                                      ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; duram|twoportram_inst|altsyncram_component|auto_generated|mux3          ; 74    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; duram|twoportram_inst|altsyncram_component|auto_generated|wren_decode_a ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; duram|twoportram_inst|altsyncram_component|auto_generated|rden_decode_b ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; duram|twoportram_inst|altsyncram_component|auto_generated|decode2       ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; duram|twoportram_inst|altsyncram_component|auto_generated               ; 57    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; duram|twoportram_inst                                                   ; 57    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; duram                                                                   ; 69    ; 0              ; 3            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wifi_rtl_inst|BaudRateGenerator0                                        ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wifi_rtl_inst|Uart8Transmitter0                                         ; 11    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wifi_rtl_inst                                                           ; 30    ; 10             ; 0            ; 10             ; 4      ; 10              ; 10            ; 10              ; 36    ; 0              ; 35           ; 0                ; 35                ;
; del1                                                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
