TimeQuest Timing Analyzer report for Multiciclo
Tue Dec 11 17:55:05 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Multiciclo                                       ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 64.58 MHz  ; 64.58 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -14.484 ; -1770.851     ;
; clk_rom ; -3.910  ; -223.053      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.521 ; 0.000         ;
; clk_rom ; 1.522 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -729.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -14.484 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 15.505     ;
; -14.462 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 15.482     ;
; -14.431 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.013     ; 15.454     ;
; -14.427 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.018     ; 15.445     ;
; -14.409 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.014     ; 15.431     ;
; -14.405 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.019     ; 15.422     ;
; -14.401 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 15.422     ;
; -14.348 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.013     ; 15.371     ;
; -14.344 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.018     ; 15.362     ;
; -14.330 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.013     ; 15.353     ;
; -14.327 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 15.348     ;
; -14.277 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.011     ; 15.302     ;
; -14.274 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.013     ; 15.297     ;
; -14.273 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.016     ; 15.293     ;
; -14.270 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.018     ; 15.288     ;
; -14.252 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.017      ; 15.305     ;
; -14.243 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 15.263     ;
; -14.237 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.046     ; 15.227     ;
; -14.234 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 15.254     ;
; -14.232 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.026     ; 15.242     ;
; -14.232 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.023      ; 15.291     ;
; -14.230 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.016      ; 15.282     ;
; -14.215 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.047     ; 15.204     ;
; -14.210 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.027     ; 15.219     ;
; -14.210 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.022      ; 15.268     ;
; -14.207 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 15.204     ;
; -14.190 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 15.211     ;
; -14.190 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.014     ; 15.212     ;
; -14.186 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.019     ; 15.203     ;
; -14.185 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.009     ; 15.212     ;
; -14.185 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 15.181     ;
; -14.181 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.014     ; 15.203     ;
; -14.177 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.019     ; 15.194     ;
; -14.170 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.013     ; 15.193     ;
; -14.169 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.019      ; 15.224     ;
; -14.169 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.017      ; 15.222     ;
; -14.163 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.189     ;
; -14.154 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.046     ; 15.144     ;
; -14.149 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.026     ; 15.159     ;
; -14.149 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.023      ; 15.208     ;
; -14.147 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.018      ; 15.201     ;
; -14.137 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.013     ; 15.160     ;
; -14.133 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.018     ; 15.151     ;
; -14.124 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 15.121     ;
; -14.117 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.011     ; 15.142     ;
; -14.115 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.013     ; 15.138     ;
; -14.113 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.016     ; 15.133     ;
; -14.102 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.009     ; 15.129     ;
; -14.098 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.019      ; 15.153     ;
; -14.095 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.017      ; 15.148     ;
; -14.086 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 15.107     ;
; -14.086 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.019      ; 15.141     ;
; -14.083 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.044     ; 15.075     ;
; -14.080 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.046     ; 15.070     ;
; -14.078 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.024     ; 15.090     ;
; -14.078 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.025      ; 15.139     ;
; -14.075 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 15.095     ;
; -14.075 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.026     ; 15.085     ;
; -14.075 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.023      ; 15.134     ;
; -14.062 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.011     ; 15.087     ;
; -14.058 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.016     ; 15.078     ;
; -14.053 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 15.052     ;
; -14.050 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 15.047     ;
; -14.042 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 15.063     ;
; -14.033 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.013     ; 15.056     ;
; -14.031 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.007     ; 15.060     ;
; -14.029 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.018     ; 15.047     ;
; -14.028 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.009     ; 15.055     ;
; -14.022 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.014     ; 15.044     ;
; -14.018 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.019     ; 15.035     ;
; -14.015 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.021      ; 15.072     ;
; -14.012 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.019      ; 15.067     ;
; -14.011 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.016      ; 15.063     ;
; -14.002 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.016      ; 15.054     ;
; -13.996 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.047     ; 14.985     ;
; -13.991 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.027     ; 15.000     ;
; -13.991 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.022      ; 15.049     ;
; -13.990 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.044     ; 14.982     ;
; -13.990 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.044     ; 14.982     ;
; -13.989 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.013     ; 15.012     ;
; -13.987 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.047     ; 14.976     ;
; -13.985 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.018     ; 15.003     ;
; -13.982 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.027     ; 14.991     ;
; -13.982 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.022      ; 15.040     ;
; -13.968 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.045     ; 14.959     ;
; -13.968 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.045     ; 14.959     ;
; -13.966 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 14.962     ;
; -13.964 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.998     ;
; -13.964 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.012      ; 15.012     ;
; -13.958 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.017      ; 15.011     ;
; -13.957 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 14.953     ;
; -13.951 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.011     ; 14.976     ;
; -13.947 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 14.948     ;
; -13.947 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.013     ; 14.970     ;
; -13.944 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.970     ;
; -13.943 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.046     ; 14.933     ;
; -13.942 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.975     ;
; -13.942 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.989     ;
; -13.938 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.026     ; 14.948     ;
; -13.938 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.023      ; 14.997     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.910 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.921      ;
; -3.889 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.893      ;
; -3.884 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.895      ;
; -3.880 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.906      ;
; -3.859 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.878      ;
; -3.845 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.856      ;
; -3.827 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.831      ;
; -3.825 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.829      ;
; -3.824 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.828      ;
; -3.814 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.818      ;
; -3.800 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.811      ;
; -3.797 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.816      ;
; -3.795 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.814      ;
; -3.794 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.813      ;
; -3.793 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.804      ;
; -3.784 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.803      ;
; -3.763 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.789      ;
; -3.761 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.772      ;
; -3.674 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.678      ;
; -3.665 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.669      ;
; -3.635 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.639      ;
; -3.635 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.654      ;
; -3.623 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.627      ;
; -3.596 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 4.596      ;
; -3.584 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.588      ;
; -3.579 ; reg:ir|sr_out[28]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.590      ;
; -3.561 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.565      ;
; -3.559 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.563      ;
; -3.558 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.562      ;
; -3.557 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 4.557      ;
; -3.548 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.552      ;
; -3.522 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.526      ;
; -3.520 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.524      ;
; -3.519 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.523      ;
; -3.509 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.513      ;
; -3.495 ; reg:ir|sr_out[28]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.506      ;
; -3.486 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.497      ;
; -3.483 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.494      ;
; -3.457 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.468      ;
; -3.457 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.468      ;
; -3.456 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.467      ;
; -3.456 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.482      ;
; -3.455 ; reg:ir|sr_out[28]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.459      ;
; -3.444 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.455      ;
; -3.441 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.452      ;
; -3.441 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.452      ;
; -3.427 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.453      ;
; -3.427 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.453      ;
; -3.426 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.452      ;
; -3.417 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.421      ;
; -3.416 ; reg:ir|sr_out[31]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.427      ;
; -3.411 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.437      ;
; -3.411 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.437      ;
; -3.393 ; reg:ir|sr_out[28]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.397      ;
; -3.392 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.403      ;
; -3.391 ; reg:ir|sr_out[28]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.395      ;
; -3.390 ; reg:ir|sr_out[28]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.394      ;
; -3.380 ; reg:ir|sr_out[28]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.384      ;
; -3.378 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.382      ;
; -3.376 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.387      ;
; -3.369 ; reg:ir|sr_out[28]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.373      ;
; -3.362 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.388      ;
; -3.358 ; reg:ir|sr_out[30]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.369      ;
; -3.353 ; regbuf:regULA|sr_out[1]                   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 4.351      ;
; -3.351 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.362      ;
; -3.347 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.358      ;
; -3.347 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.358      ;
; -3.346 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.357      ;
; -3.343 ; reg:ir|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.354      ;
; -3.343 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.354      ;
; -3.340 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.351      ;
; -3.337 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.348      ;
; -3.334 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.345      ;
; -3.332 ; reg:ir|sr_out[31]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.343      ;
; -3.331 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.342      ;
; -3.331 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.342      ;
; -3.330 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.341      ;
; -3.328 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.339      ;
; -3.328 ; regbuf:regULA|sr_out[1]                   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 4.319      ;
; -3.319 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.326      ;
; -3.317 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.328      ;
; -3.313 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 4.339      ;
; -3.312 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.323      ;
; -3.308 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.319      ;
; -3.308 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.319      ;
; -3.307 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.318      ;
; -3.304 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.315      ;
; -3.301 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.312      ;
; -3.296 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.300      ;
; -3.295 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.306      ;
; -3.292 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.303      ;
; -3.292 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.303      ;
; -3.291 ; reg:ir|sr_out[28]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 4.291      ;
; -3.291 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.302      ;
; -3.290 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.297      ;
; -3.289 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.300      ;
; -3.283 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.035      ; 4.283      ;
; -3.280 ; reg:ir|sr_out[27]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.287      ;
; -3.277 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.281      ;
; -3.274 ; reg:ir|sr_out[26]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.278      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.521 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.527 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.672 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.715 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.981      ;
; 0.768 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.032      ;
; 0.801 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.810 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.815 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.815 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.835 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.842 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.860 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.919 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.185      ;
; 0.949 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.217      ;
; 0.980 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.989 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 1.000 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.029      ; 1.295      ;
; 1.002 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.268      ;
; 1.010 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgA|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.278      ;
; 1.025 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.291      ;
; 1.038 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.012     ; 1.292      ;
; 1.061 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.327      ;
; 1.063 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.329      ;
; 1.075 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 1.344      ;
; 1.085 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.rtype_ex_st                                                           ; clk          ; clk         ; 0.000        ; -0.014     ; 1.337      ;
; 1.085 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.010      ; 1.361      ;
; 1.101 ; reg:ir|sr_out[18]                         ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.015      ; 1.382      ;
; 1.110 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.374      ;
; 1.134 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.400      ;
; 1.169 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.437      ;
; 1.177 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.465      ;
; 1.183 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.449      ;
; 1.211 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.475      ;
; 1.229 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.245 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.249 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.249 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 1.527      ;
; 1.262 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.526      ;
; 1.264 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.029      ; 1.559      ;
; 1.265 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.268 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.015     ; 1.519      ;
; 1.268 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.536      ;
; 1.273 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.027      ; 1.566      ;
; 1.273 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.029      ; 1.568      ;
; 1.275 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.026     ; 1.515      ;
; 1.296 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; -0.028     ; 1.534      ;
; 1.308 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.595      ;
; 1.308 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; -0.012     ; 1.562      ;
; 1.311 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.018      ; 1.595      ;
; 1.312 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.600      ;
; 1.313 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.579      ;
; 1.322 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.023     ; 1.565      ;
; 1.322 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.588      ;
; 1.323 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.610      ;
; 1.329 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.594      ;
; 1.332 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.598      ;
; 1.343 ; regbuf:regULA|sr_out[0]                   ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.609      ;
; 1.352 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.045      ; 1.631      ;
; 1.365 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; -0.014     ; 1.617      ;
; 1.366 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 1.637      ;
; 1.374 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.642      ;
; 1.374 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.642      ;
; 1.374 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.642      ;
; 1.374 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.642      ;
; 1.374 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.642      ;
; 1.374 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.642      ;
; 1.387 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.685      ;
; 1.390 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 1.659      ;
; 1.390 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 1.659      ;
; 1.390 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 1.659      ;
; 1.390 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 1.659      ;
; 1.390 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 1.659      ;
; 1.402 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.668      ;
; 1.407 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.015     ; 1.658      ;
; 1.432 ; reg:ir|sr_out[7]                          ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.023     ; 1.675      ;
; 1.461 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.046      ; 1.773      ;
; 1.465 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.475 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.750      ;
; 1.476 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.015     ; 1.727      ;
; 1.485 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.508 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 1.780      ;
; 1.511 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.013      ; 1.790      ;
; 1.513 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.015     ; 1.764      ;
; 1.520 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; 0.019      ; 1.805      ;
; 1.521 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.827      ;
; 1.522 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.015      ; 1.803      ;
; 1.536 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.012      ; 1.814      ;
; 1.542 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.026      ; 1.834      ;
; 1.542 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.806      ;
; 1.546 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.812      ;
; 1.577 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.066      ; 1.877      ;
; 1.579 ; breg:bcoreg|breg32_rtl_1_bypass[26]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.014      ; 1.859      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.522 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.814      ;
; 1.543 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.842      ;
; 1.571 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.846      ;
; 1.810 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 2.082      ;
; 1.822 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.103      ;
; 1.835 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.108      ;
; 1.837 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 2.112      ;
; 1.872 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.146      ;
; 1.915 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.211      ;
; 1.920 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.201      ;
; 1.940 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.231      ;
; 1.952 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.241      ;
; 1.952 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.235      ;
; 1.962 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.258      ;
; 2.007 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.288      ;
; 2.037 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 2.309      ;
; 2.061 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.344      ;
; 2.094 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.376      ;
; 2.100 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.383      ;
; 2.104 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 2.410      ;
; 2.117 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.391      ;
; 2.120 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.403      ;
; 2.127 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.391      ;
; 2.134 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.417      ;
; 2.152 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.459      ;
; 2.157 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.433      ;
; 2.163 ; regbuf:rgB|sr_out[20]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 2.426      ;
; 2.167 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.463      ;
; 2.175 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.471      ;
; 2.185 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.461      ;
; 2.189 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.474      ;
; 2.189 ; regbuf:rgB|sr_out[17]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.453      ;
; 2.190 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.486      ;
; 2.191 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.483      ;
; 2.200 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.489      ;
; 2.218 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 2.490      ;
; 2.245 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.518      ;
; 2.255 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.528      ;
; 2.257 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.530      ;
; 2.270 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.544      ;
; 2.295 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.575      ;
; 2.300 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.580      ;
; 2.304 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.592      ;
; 2.313 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.593      ;
; 2.314 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.602      ;
; 2.316 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.604      ;
; 2.322 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.586      ;
; 2.324 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.622      ;
; 2.327 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.607      ;
; 2.328 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.608      ;
; 2.334 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.622      ;
; 2.334 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.622      ;
; 2.334 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.622      ;
; 2.338 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.626      ;
; 2.339 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.627      ;
; 2.344 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.632      ;
; 2.344 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 2.605      ;
; 2.345 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.633      ;
; 2.345 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.635      ;
; 2.372 ; regbuf:regULA|sr_out[3]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.630      ;
; 2.383 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.663      ;
; 2.384 ; regbuf:rgB|sr_out[22]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.646      ;
; 2.389 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.688      ;
; 2.398 ; regbuf:regULA|sr_out[5]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.705      ;
; 2.401 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.677      ;
; 2.402 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 2.676      ;
; 2.403 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.693      ;
; 2.406 ; regbuf:rgB|sr_out[28]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 2.662      ;
; 2.408 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.028      ; 2.670      ;
; 2.409 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.674      ;
; 2.412 ; regbuf:rgB|sr_out[31]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.670      ;
; 2.415 ; regbuf:rgB|sr_out[27]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 2.671      ;
; 2.422 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.687      ;
; 2.429 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.705      ;
; 2.437 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.717      ;
; 2.439 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 2.702      ;
; 2.442 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.722      ;
; 2.444 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.734      ;
; 2.449 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.738      ;
; 2.449 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.729      ;
; 2.454 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.734      ;
; 2.458 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.738      ;
; 2.458 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.738      ;
; 2.458 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.746      ;
; 2.463 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.732      ;
; 2.468 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.756      ;
; 2.469 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.749      ;
; 2.470 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.770      ;
; 2.470 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.758      ;
; 2.485 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.774      ;
; 2.488 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.776      ;
; 2.488 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.776      ;
; 2.488 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.776      ;
; 2.490 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.779      ;
; 2.492 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.780      ;
; 2.493 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.781      ;
; 2.493 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.775      ;
; 2.496 ; regbuf:regULA|sr_out[4]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 2.802      ;
; 2.498 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.786      ;
; 2.499 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.787      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.690 ; 3.690 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.345 ; -0.345 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.522 ; 21.522 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.945 ; 18.945 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.277 ; 19.277 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.410 ; 20.410 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.522 ; 17.522 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.749 ; 18.749 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.680 ; 19.680 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 19.596 ; 19.596 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.365 ; 19.365 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.642 ; 19.642 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.563 ; 18.563 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.238 ; 19.238 ; Rise       ; clk             ;
;  data[11] ; clk        ; 20.008 ; 20.008 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.251 ; 20.251 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.771 ; 18.771 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.539 ; 19.539 ; Rise       ; clk             ;
;  data[15] ; clk        ; 18.697 ; 18.697 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.602 ; 18.602 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.183 ; 17.183 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.502 ; 18.502 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.557 ; 18.557 ; Rise       ; clk             ;
;  data[20] ; clk        ; 20.114 ; 20.114 ; Rise       ; clk             ;
;  data[21] ; clk        ; 17.808 ; 17.808 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.680 ; 18.680 ; Rise       ; clk             ;
;  data[23] ; clk        ; 17.702 ; 17.702 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.522 ; 21.522 ; Rise       ; clk             ;
;  data[25] ; clk        ; 17.934 ; 17.934 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.066 ; 20.066 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.535 ; 19.535 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.343 ; 19.343 ; Rise       ; clk             ;
;  data[29] ; clk        ; 17.734 ; 17.734 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.701 ; 19.701 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.305 ; 17.305 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.651 ; 13.651 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.203 ; 12.203 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.507 ; 12.507 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.457 ; 12.457 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.405 ; 12.405 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.686 ; 12.686 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.472 ; 13.472 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.566 ; 12.566 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.363 ; 12.363 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.973 ; 11.973 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.389 ; 12.389 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.888 ; 11.888 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.182 ; 12.182 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.147 ; 12.147 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.476 ; 11.476 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.759 ; 11.759 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.680 ; 12.680 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.137 ; 12.137 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.955 ; 12.955 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.167 ; 12.167 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.004 ; 12.004 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.276 ; 12.276 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.001 ; 12.001 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.160 ; 12.160 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.456 ; 12.456 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 13.248 ; 13.248 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.317 ; 12.317 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.436 ; 12.436 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.141 ; 12.141 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.144 ; 12.144 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.024 ; 13.024 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.535 ; 13.535 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.651 ; 13.651 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 7.946  ; 7.946  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.349  ; 9.349  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 10.083 ; 10.083 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 10.326 ; 10.326 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.700  ; 9.700  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 10.327 ; 10.327 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.953  ; 9.953  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 8.987  ; 8.987  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.889  ; 8.889  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 10.215 ; 10.215 ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.745  ; 9.745  ; Rise       ; clk             ;
;  data[11] ; clk        ; 8.326  ; 8.326  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.739  ; 9.739  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.111  ; 9.111  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.091  ; 9.091  ; Rise       ; clk             ;
;  data[15] ; clk        ; 10.162 ; 10.162 ; Rise       ; clk             ;
;  data[16] ; clk        ; 7.946  ; 7.946  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.927  ; 8.927  ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.265  ; 8.265  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.991  ; 8.991  ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.440  ; 8.440  ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.367  ; 8.367  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.085  ; 9.085  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.677  ; 9.677  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.988  ; 9.988  ; Rise       ; clk             ;
;  data[26] ; clk        ; 10.080 ; 10.080 ; Rise       ; clk             ;
;  data[27] ; clk        ; 10.227 ; 10.227 ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.164 ; 10.164 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.415  ; 9.415  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.706  ; 9.706  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.346  ; 8.346  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.476 ; 11.476 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.203 ; 12.203 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.507 ; 12.507 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.457 ; 12.457 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.405 ; 12.405 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.686 ; 12.686 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.472 ; 13.472 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.566 ; 12.566 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.363 ; 12.363 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.973 ; 11.973 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.389 ; 12.389 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.888 ; 11.888 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.182 ; 12.182 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.147 ; 12.147 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.476 ; 11.476 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.759 ; 11.759 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.680 ; 12.680 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.137 ; 12.137 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.955 ; 12.955 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.167 ; 12.167 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.004 ; 12.004 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.276 ; 12.276 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.001 ; 12.001 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.160 ; 12.160 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.456 ; 12.456 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 13.248 ; 13.248 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.317 ; 12.317 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.436 ; 12.436 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.141 ; 12.141 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.144 ; 12.144 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.024 ; 13.024 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.535 ; 13.535 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.651 ; 13.651 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 7.591  ; 7.591  ; 7.591  ; 7.591  ;
; debug[0]   ; data[1]     ; 9.081  ; 9.081  ; 9.081  ; 9.081  ;
; debug[0]   ; data[2]     ; 9.973  ; 9.973  ; 9.973  ; 9.973  ;
; debug[0]   ; data[3]     ; 8.837  ; 8.837  ; 8.837  ; 8.837  ;
; debug[0]   ; data[4]     ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; debug[0]   ; data[5]     ; 9.559  ; 9.559  ; 9.559  ; 9.559  ;
; debug[0]   ; data[6]     ; 9.833  ; 9.833  ; 9.833  ; 9.833  ;
; debug[0]   ; data[7]     ; 8.503  ; 8.503  ; 8.503  ; 8.503  ;
; debug[0]   ; data[8]     ; 8.520  ; 8.520  ; 8.520  ; 8.520  ;
; debug[0]   ; data[9]     ; 8.962  ; 8.962  ; 8.962  ; 8.962  ;
; debug[0]   ; data[10]    ; 9.339  ; 9.339  ; 9.339  ; 9.339  ;
; debug[0]   ; data[11]    ; 8.899  ; 8.899  ; 8.899  ; 8.899  ;
; debug[0]   ; data[12]    ; 9.219  ; 9.219  ; 9.219  ; 9.219  ;
; debug[0]   ; data[13]    ; 7.953  ; 7.953  ; 7.953  ; 7.953  ;
; debug[0]   ; data[14]    ; 8.334  ; 8.334  ; 8.334  ; 8.334  ;
; debug[0]   ; data[15]    ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; debug[0]   ; data[16]    ; 9.450  ; 9.450  ; 9.450  ; 9.450  ;
; debug[0]   ; data[17]    ; 8.096  ; 8.096  ; 8.096  ; 8.096  ;
; debug[0]   ; data[18]    ; 8.588  ; 8.588  ; 8.588  ; 8.588  ;
; debug[0]   ; data[19]    ; 8.426  ; 8.426  ; 8.426  ; 8.426  ;
; debug[0]   ; data[20]    ; 8.878  ; 8.878  ; 8.878  ; 8.878  ;
; debug[0]   ; data[21]    ; 8.017  ; 8.017  ; 8.017  ; 8.017  ;
; debug[0]   ; data[22]    ; 9.727  ; 9.727  ; 9.727  ; 9.727  ;
; debug[0]   ; data[23]    ; 7.952  ; 7.952  ; 7.952  ; 7.952  ;
; debug[0]   ; data[24]    ; 10.784 ; 10.784 ; 10.784 ; 10.784 ;
; debug[0]   ; data[25]    ; 7.956  ; 7.956  ; 7.956  ; 7.956  ;
; debug[0]   ; data[26]    ; 9.845  ; 9.845  ; 9.845  ; 9.845  ;
; debug[0]   ; data[27]    ; 8.231  ; 8.231  ; 8.231  ; 8.231  ;
; debug[0]   ; data[28]    ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; debug[0]   ; data[29]    ; 8.411  ; 8.411  ; 8.411  ; 8.411  ;
; debug[0]   ; data[30]    ; 9.789  ; 9.789  ; 9.789  ; 9.789  ;
; debug[0]   ; data[31]    ; 8.575  ; 8.575  ; 8.575  ; 8.575  ;
; debug[1]   ; data[0]     ; 8.753  ; 8.753  ; 8.753  ; 8.753  ;
; debug[1]   ; data[1]     ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; debug[1]   ; data[2]     ; 10.354 ; 10.354 ; 10.354 ; 10.354 ;
; debug[1]   ; data[3]     ; 8.549  ; 8.549  ; 8.549  ; 8.549  ;
; debug[1]   ; data[4]     ; 9.765  ; 9.765  ; 9.765  ; 9.765  ;
; debug[1]   ; data[5]     ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; debug[1]   ; data[6]     ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; debug[1]   ; data[7]     ; 8.358  ; 8.358  ; 8.358  ; 8.358  ;
; debug[1]   ; data[8]     ; 9.157  ; 9.157  ; 9.157  ; 9.157  ;
; debug[1]   ; data[9]     ; 9.595  ; 9.595  ; 9.595  ; 9.595  ;
; debug[1]   ; data[10]    ; 9.901  ; 9.901  ; 9.901  ; 9.901  ;
; debug[1]   ; data[11]    ; 8.868  ; 8.868  ; 8.868  ; 8.868  ;
; debug[1]   ; data[12]    ; 9.413  ; 9.413  ; 9.413  ; 9.413  ;
; debug[1]   ; data[13]    ; 8.255  ; 8.255  ; 8.255  ; 8.255  ;
; debug[1]   ; data[14]    ; 9.314  ; 9.314  ; 9.314  ; 9.314  ;
; debug[1]   ; data[15]    ; 9.586  ; 9.586  ; 9.586  ; 9.586  ;
; debug[1]   ; data[16]    ; 9.978  ; 9.978  ; 9.978  ; 9.978  ;
; debug[1]   ; data[17]    ; 9.574  ; 9.574  ; 9.574  ; 9.574  ;
; debug[1]   ; data[18]    ; 9.745  ; 9.745  ; 9.745  ; 9.745  ;
; debug[1]   ; data[19]    ; 9.232  ; 9.232  ; 9.232  ; 9.232  ;
; debug[1]   ; data[20]    ; 10.039 ; 10.039 ; 10.039 ; 10.039 ;
; debug[1]   ; data[21]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; debug[1]   ; data[22]    ; 9.427  ; 9.427  ; 9.427  ; 9.427  ;
; debug[1]   ; data[23]    ; 8.971  ; 8.971  ; 8.971  ; 8.971  ;
; debug[1]   ; data[24]    ; 11.717 ; 11.717 ; 11.717 ; 11.717 ;
; debug[1]   ; data[25]    ; 8.146  ; 8.146  ; 8.146  ; 8.146  ;
; debug[1]   ; data[26]    ; 10.866 ; 10.866 ; 10.866 ; 10.866 ;
; debug[1]   ; data[27]    ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; debug[1]   ; data[28]    ; 9.869  ; 9.869  ; 9.869  ; 9.869  ;
; debug[1]   ; data[29]    ; 8.976  ; 8.976  ; 8.976  ; 8.976  ;
; debug[1]   ; data[30]    ; 10.168 ; 10.168 ; 10.168 ; 10.168 ;
; debug[1]   ; data[31]    ; 8.661  ; 8.661  ; 8.661  ; 8.661  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 7.591  ; 7.591  ; 7.591  ; 7.591  ;
; debug[0]   ; data[1]     ; 8.563  ; 8.563  ; 8.563  ; 8.563  ;
; debug[0]   ; data[2]     ; 9.973  ; 9.973  ; 9.973  ; 9.973  ;
; debug[0]   ; data[3]     ; 8.133  ; 8.133  ; 8.133  ; 8.133  ;
; debug[0]   ; data[4]     ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; debug[0]   ; data[5]     ; 9.178  ; 9.178  ; 9.178  ; 9.178  ;
; debug[0]   ; data[6]     ; 9.833  ; 9.833  ; 9.833  ; 9.833  ;
; debug[0]   ; data[7]     ; 8.105  ; 8.105  ; 8.105  ; 8.105  ;
; debug[0]   ; data[8]     ; 8.520  ; 8.520  ; 8.520  ; 8.520  ;
; debug[0]   ; data[9]     ; 7.808  ; 7.808  ; 7.808  ; 7.808  ;
; debug[0]   ; data[10]    ; 9.339  ; 9.339  ; 9.339  ; 9.339  ;
; debug[0]   ; data[11]    ; 8.506  ; 8.506  ; 8.506  ; 8.506  ;
; debug[0]   ; data[12]    ; 9.219  ; 9.219  ; 9.219  ; 9.219  ;
; debug[0]   ; data[13]    ; 7.858  ; 7.858  ; 7.858  ; 7.858  ;
; debug[0]   ; data[14]    ; 8.334  ; 8.334  ; 8.334  ; 8.334  ;
; debug[0]   ; data[15]    ; 8.326  ; 8.326  ; 8.326  ; 8.326  ;
; debug[0]   ; data[16]    ; 9.450  ; 9.450  ; 9.450  ; 9.450  ;
; debug[0]   ; data[17]    ; 7.844  ; 7.844  ; 7.844  ; 7.844  ;
; debug[0]   ; data[18]    ; 8.588  ; 8.588  ; 8.588  ; 8.588  ;
; debug[0]   ; data[19]    ; 7.315  ; 7.315  ; 7.315  ; 7.315  ;
; debug[0]   ; data[20]    ; 8.878  ; 8.878  ; 8.878  ; 8.878  ;
; debug[0]   ; data[21]    ; 7.573  ; 7.573  ; 7.573  ; 7.573  ;
; debug[0]   ; data[22]    ; 9.727  ; 9.727  ; 9.727  ; 9.727  ;
; debug[0]   ; data[23]    ; 7.407  ; 7.407  ; 7.407  ; 7.407  ;
; debug[0]   ; data[24]    ; 10.784 ; 10.784 ; 10.784 ; 10.784 ;
; debug[0]   ; data[25]    ; 7.524  ; 7.524  ; 7.524  ; 7.524  ;
; debug[0]   ; data[26]    ; 9.845  ; 9.845  ; 9.845  ; 9.845  ;
; debug[0]   ; data[27]    ; 7.879  ; 7.879  ; 7.879  ; 7.879  ;
; debug[0]   ; data[28]    ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; debug[0]   ; data[29]    ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; debug[0]   ; data[30]    ; 9.789  ; 9.789  ; 9.789  ; 9.789  ;
; debug[0]   ; data[31]    ; 7.738  ; 7.738  ; 7.738  ; 7.738  ;
; debug[1]   ; data[0]     ; 8.628  ; 8.628  ; 8.628  ; 8.628  ;
; debug[1]   ; data[1]     ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; debug[1]   ; data[2]     ; 8.451  ; 8.451  ; 8.451  ; 8.451  ;
; debug[1]   ; data[3]     ; 8.549  ; 8.549  ; 8.549  ; 8.549  ;
; debug[1]   ; data[4]     ; 9.091  ; 9.091  ; 9.091  ; 9.091  ;
; debug[1]   ; data[5]     ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; debug[1]   ; data[6]     ; 8.434  ; 8.434  ; 8.434  ; 8.434  ;
; debug[1]   ; data[7]     ; 8.358  ; 8.358  ; 8.358  ; 8.358  ;
; debug[1]   ; data[8]     ; 8.474  ; 8.474  ; 8.474  ; 8.474  ;
; debug[1]   ; data[9]     ; 9.595  ; 9.595  ; 9.595  ; 9.595  ;
; debug[1]   ; data[10]    ; 8.525  ; 8.525  ; 8.525  ; 8.525  ;
; debug[1]   ; data[11]    ; 8.868  ; 8.868  ; 8.868  ; 8.868  ;
; debug[1]   ; data[12]    ; 8.330  ; 8.330  ; 8.330  ; 8.330  ;
; debug[1]   ; data[13]    ; 8.255  ; 8.255  ; 8.255  ; 8.255  ;
; debug[1]   ; data[14]    ; 8.329  ; 8.329  ; 8.329  ; 8.329  ;
; debug[1]   ; data[15]    ; 9.586  ; 9.586  ; 9.586  ; 9.586  ;
; debug[1]   ; data[16]    ; 8.920  ; 8.920  ; 8.920  ; 8.920  ;
; debug[1]   ; data[17]    ; 9.574  ; 9.574  ; 9.574  ; 9.574  ;
; debug[1]   ; data[18]    ; 8.953  ; 8.953  ; 8.953  ; 8.953  ;
; debug[1]   ; data[19]    ; 9.232  ; 9.232  ; 9.232  ; 9.232  ;
; debug[1]   ; data[20]    ; 8.877  ; 8.877  ; 8.877  ; 8.877  ;
; debug[1]   ; data[21]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; debug[1]   ; data[22]    ; 8.391  ; 8.391  ; 8.391  ; 8.391  ;
; debug[1]   ; data[23]    ; 8.971  ; 8.971  ; 8.971  ; 8.971  ;
; debug[1]   ; data[24]    ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; debug[1]   ; data[25]    ; 8.146  ; 8.146  ; 8.146  ; 8.146  ;
; debug[1]   ; data[26]    ; 8.611  ; 8.611  ; 8.611  ; 8.611  ;
; debug[1]   ; data[27]    ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; debug[1]   ; data[28]    ; 8.125  ; 8.125  ; 8.125  ; 8.125  ;
; debug[1]   ; data[29]    ; 8.976  ; 8.976  ; 8.976  ; 8.976  ;
; debug[1]   ; data[30]    ; 9.806  ; 9.806  ; 9.806  ; 9.806  ;
; debug[1]   ; data[31]    ; 8.661  ; 8.661  ; 8.661  ; 8.661  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -6.118 ; -737.936      ;
; clk_rom ; -1.460 ; -88.684       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.238 ; 0.000         ;
; clk_rom ; 0.652 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -729.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -6.118 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 7.134      ;
; -6.103 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 7.120      ;
; -6.084 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.013     ; 7.103      ;
; -6.072 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.017     ; 7.087      ;
; -6.069 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 7.086      ;
; -6.069 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.012     ; 7.089      ;
; -6.057 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.016     ; 7.073      ;
; -6.056 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.014     ; 7.074      ;
; -6.035 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.012     ; 7.055      ;
; -6.023 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.016     ; 7.039      ;
; -6.022 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.011     ; 7.043      ;
; -6.012 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 7.029      ;
; -6.010 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.015     ; 7.027      ;
; -6.009 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.044     ; 6.997      ;
; -6.005 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 7.021      ;
; -6.001 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 7.017      ;
; -5.998 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.026     ; 7.004      ;
; -5.994 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 6.983      ;
; -5.993 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.988      ;
; -5.988 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.016      ; 7.036      ;
; -5.983 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.990      ;
; -5.982 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.021      ; 7.035      ;
; -5.978 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.998      ;
; -5.978 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 6.974      ;
; -5.973 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.017      ; 7.022      ;
; -5.971 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.013     ; 6.990      ;
; -5.967 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.013     ; 6.986      ;
; -5.967 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.022      ; 7.021      ;
; -5.966 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.982      ;
; -5.965 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.014     ; 6.983      ;
; -5.960 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 6.949      ;
; -5.959 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.983      ;
; -5.959 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.017     ; 6.974      ;
; -5.958 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.975      ;
; -5.955 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.017     ; 6.970      ;
; -5.949 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.956      ;
; -5.947 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.042     ; 6.937      ;
; -5.944 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 6.940      ;
; -5.944 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.969      ;
; -5.939 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.988      ;
; -5.936 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.024     ; 6.944      ;
; -5.933 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.022      ; 6.987      ;
; -5.932 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.981      ;
; -5.931 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.011     ; 6.952      ;
; -5.931 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.947      ;
; -5.931 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 6.928      ;
; -5.926 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.018      ; 6.976      ;
; -5.924 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.944      ;
; -5.920 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.023      ; 6.975      ;
; -5.919 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.014     ; 6.937      ;
; -5.919 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.936      ;
; -5.917 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.018      ; 6.967      ;
; -5.912 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.929      ;
; -5.912 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.928      ;
; -5.910 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.935      ;
; -5.903 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 6.892      ;
; -5.897 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.013     ; 6.916      ;
; -5.897 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.923      ;
; -5.896 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.044     ; 6.884      ;
; -5.894 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 6.885      ;
; -5.894 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 6.885      ;
; -5.893 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.910      ;
; -5.892 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.044     ; 6.880      ;
; -5.892 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.899      ;
; -5.887 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 6.883      ;
; -5.885 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.011     ; 6.906      ;
; -5.885 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.026     ; 6.891      ;
; -5.885 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.017     ; 6.900      ;
; -5.883 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.018      ; 6.933      ;
; -5.882 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.931      ;
; -5.881 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.026     ; 6.887      ;
; -5.880 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.875      ;
; -5.879 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.871      ;
; -5.879 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.871      ;
; -5.878 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.898      ;
; -5.876 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.871      ;
; -5.876 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.022      ; 6.930      ;
; -5.875 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.016      ; 6.923      ;
; -5.873 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.890      ;
; -5.872 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.870      ;
; -5.871 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.016      ; 6.919      ;
; -5.870 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.019      ; 6.921      ;
; -5.869 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.021      ; 6.922      ;
; -5.866 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.909      ;
; -5.866 ; reg:ir|sr_out[29]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.882      ;
; -5.865 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.896      ;
; -5.865 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.021      ; 6.918      ;
; -5.860 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.031     ; 6.861      ;
; -5.859 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.879      ;
; -5.857 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.033     ; 6.856      ;
; -5.856 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.042     ; 6.846      ;
; -5.855 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.029     ; 6.858      ;
; -5.855 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.029     ; 6.858      ;
; -5.854 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.876      ;
; -5.853 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.878      ;
; -5.852 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.024     ; 6.860      ;
; -5.852 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.024     ; 6.860      ;
; -5.851 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.861      ;
; -5.851 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.012      ; 6.895      ;
; -5.850 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.882      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.193 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.237      ;
; -1.183 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.233      ;
; -1.161 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.220      ;
; -1.156 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.200      ;
; -1.153 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.197      ;
; -1.153 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.197      ;
; -1.151 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.195      ;
; -1.151 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.216      ;
; -1.139 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.189      ;
; -1.135 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.185      ;
; -1.124 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.183      ;
; -1.121 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.180      ;
; -1.121 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.180      ;
; -1.121 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.171      ;
; -1.119 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.169      ;
; -1.119 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.178      ;
; -1.103 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.168      ;
; -1.101 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.151      ;
; -1.088 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.132      ;
; -1.084 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.128      ;
; -1.066 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.110      ;
; -1.058 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.102      ;
; -1.056 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.115      ;
; -1.051 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 2.092      ;
; -1.040 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.084      ;
; -1.033 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 2.074      ;
; -1.021 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.065      ;
; -1.018 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.062      ;
; -1.018 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.062      ;
; -1.016 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.060      ;
; -1.005 ; reg:ir|sr_out[28]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.055      ;
; -1.003 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.047      ;
; -1.000 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.044      ;
; -1.000 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.044      ;
; -0.998 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.042      ;
; -0.991 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.041      ;
; -0.985 ; reg:ir|sr_out[28]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.035      ;
; -0.975 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.025      ;
; -0.975 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.025      ;
; -0.974 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.024      ;
; -0.970 ; reg:ir|sr_out[28]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.014      ;
; -0.967 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.017      ;
; -0.966 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.016      ;
; -0.962 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.012      ;
; -0.959 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.024      ;
; -0.951 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.001      ;
; -0.950 ; reg:ir|sr_out[28]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.994      ;
; -0.947 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 1.997      ;
; -0.944 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.988      ;
; -0.943 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.008      ;
; -0.943 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.008      ;
; -0.942 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 1.992      ;
; -0.942 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.007      ;
; -0.935 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.000      ;
; -0.934 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 1.966      ;
; -0.934 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 1.999      ;
; -0.933 ; reg:ir|sr_out[28]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.977      ;
; -0.933 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 1.983      ;
; -0.932 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 1.982      ;
; -0.930 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 1.980      ;
; -0.930 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 1.968      ;
; -0.930 ; reg:ir|sr_out[28]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.974      ;
; -0.930 ; reg:ir|sr_out[28]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.974      ;
; -0.928 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 1.975      ;
; -0.928 ; reg:ir|sr_out[28]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.972      ;
; -0.927 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 1.977      ;
; -0.926 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.970      ;
; -0.925 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 1.966      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.241 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.300 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.452      ;
; 0.328 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.354 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.505      ;
; 0.363 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.406 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.558      ;
; 0.446 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.599      ;
; 0.448 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.028      ; 0.629      ;
; 0.450 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.454 ; breg:bcoreg|breg32_rtl_1_bypass[12]       ; regbuf:rgA|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.003      ; 0.609      ;
; 0.457 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.458 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.610      ;
; 0.472 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.624      ;
; 0.475 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.671      ;
; 0.478 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.633      ;
; 0.481 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.010     ; 0.623      ;
; 0.482 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 0.645      ;
; 0.493 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.511 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.rtype_ex_st                                                           ; clk          ; clk         ; 0.000        ; -0.011     ; 0.652      ;
; 0.518 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.669      ;
; 0.522 ; reg:ir|sr_out[18]                         ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 0.688      ;
; 0.533 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.545 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.058      ; 0.741      ;
; 0.549 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.744      ;
; 0.551 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.746      ;
; 0.551 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.705      ;
; 0.552 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.555 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.564 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.014      ; 0.730      ;
; 0.569 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.028      ; 0.749      ;
; 0.569 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.720      ;
; 0.570 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.775      ;
; 0.570 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.757      ;
; 0.570 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.028      ; 0.750      ;
; 0.571 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.722      ;
; 0.571 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.027      ; 0.750      ;
; 0.576 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.003      ; 0.731      ;
; 0.594 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.015     ; 0.731      ;
; 0.598 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.609 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; -0.027     ; 0.734      ;
; 0.611 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.763      ;
; 0.611 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 0.769      ;
; 0.613 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.765      ;
; 0.613 ; regbuf:regULA|sr_out[0]                   ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.765      ;
; 0.614 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.766      ;
; 0.618 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.770      ;
; 0.621 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; -0.010     ; 0.763      ;
; 0.626 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.019      ; 0.797      ;
; 0.627 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.022     ; 0.757      ;
; 0.633 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ; clk          ; clk         ; 0.000        ; 0.075      ; 0.846      ;
; 0.638 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.024     ; 0.766      ;
; 0.639 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.645 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; -0.011     ; 0.786      ;
; 0.655 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.015     ; 0.792      ;
; 0.655 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.852      ;
; 0.656 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.659 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.662 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.869      ;
; 0.662 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 0.823      ;
; 0.671 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.886      ;
; 0.674 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.825      ;
; 0.675 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.024      ; 0.851      ;
; 0.678 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.836      ;
; 0.679 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.873      ;
; 0.684 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.075      ; 0.897      ;
; 0.687 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.012      ; 0.851      ;
; 0.690 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[27]                                                                ; clk          ; clk         ; 0.000        ; 0.018      ; 0.860      ;
; 0.692 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.879      ;
; 0.694 ; reg:ir|sr_out[7]                          ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.019     ; 0.827      ;
; 0.694 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 0.858      ;
; 0.701 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.015      ; 0.868      ;
; 0.702 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.014      ; 0.868      ;
; 0.703 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.020      ; 0.875      ;
; 0.704 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.857      ;
; 0.704 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.857      ;
; 0.704 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.857      ;
; 0.704 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.857      ;
; 0.704 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.857      ;
; 0.704 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.857      ;
; 0.705 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.020      ; 0.877      ;
; 0.708 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.860      ;
; 0.708 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; 0.020      ; 0.880      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.652 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.852      ;
; 0.664 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 0.870      ;
; 0.683 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.867      ;
; 0.773 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.964      ;
; 0.779 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 0.961      ;
; 0.784 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.968      ;
; 0.795 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 0.978      ;
; 0.798 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 0.983      ;
; 0.804 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.995      ;
; 0.830 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.029      ;
; 0.836 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.027      ;
; 0.844 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.049      ;
; 0.871 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.070      ;
; 0.878 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.069      ;
; 0.878 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.083      ;
; 0.885 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.067      ;
; 0.885 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.076      ;
; 0.902 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.093      ;
; 0.905 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.095      ;
; 0.913 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.104      ;
; 0.918 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.131      ;
; 0.920 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.095      ;
; 0.930 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.116      ;
; 0.935 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.120      ;
; 0.937 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.142      ;
; 0.940 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.131      ;
; 0.946 ; regbuf:rgB|sr_out[20]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.119      ;
; 0.947 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.133      ;
; 0.949 ; regbuf:rgB|sr_out[17]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.124      ;
; 0.950 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.132      ;
; 0.955 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.160      ;
; 0.960 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.158      ;
; 0.961 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.176      ;
; 0.964 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.162      ;
; 0.966 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.164      ;
; 0.970 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.163      ;
; 0.973 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.172      ;
; 0.974 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.179      ;
; 0.974 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.173      ;
; 0.978 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.176      ;
; 0.979 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.177      ;
; 0.980 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.178      ;
; 0.980 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.178      ;
; 0.982 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.180      ;
; 0.985 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.183      ;
; 0.987 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.185      ;
; 0.992 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.197      ;
; 0.996 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.179      ;
; 1.000 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.183      ;
; 1.002 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.185      ;
; 1.009 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.206      ;
; 1.027 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.216      ;
; 1.028 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.217      ;
; 1.032 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.218      ;
; 1.036 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.234      ;
; 1.040 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.229      ;
; 1.040 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.238      ;
; 1.041 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.238      ;
; 1.041 ; regbuf:regULA|sr_out[3]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.209      ;
; 1.041 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.239      ;
; 1.042 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.227      ;
; 1.042 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.240      ;
; 1.044 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.241      ;
; 1.045 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.243      ;
; 1.047 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.245      ;
; 1.048 ; regbuf:rgB|sr_out[22]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.220      ;
; 1.048 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.237      ;
; 1.048 ; regbuf:regULA|sr_out[7]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 1.255      ;
; 1.049 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.238      ;
; 1.049 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.235      ;
; 1.054 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.252      ;
; 1.055 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.253      ;
; 1.056 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.229      ;
; 1.056 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 1.229      ;
; 1.056 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.254      ;
; 1.056 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.254      ;
; 1.056 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.228      ;
; 1.058 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.256      ;
; 1.059 ; regbuf:regULA|sr_out[5]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.274      ;
; 1.059 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.257      ;
; 1.060 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.258      ;
; 1.061 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.259      ;
; 1.061 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.259      ;
; 1.061 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.259      ;
; 1.063 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.261      ;
; 1.063 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.261      ;
; 1.064 ; regbuf:rgB|sr_out[28]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.229      ;
; 1.065 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.254      ;
; 1.066 ; regbuf:rgB|sr_out[31]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.233      ;
; 1.066 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.264      ;
; 1.067 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.257      ;
; 1.068 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.266      ;
; 1.071 ; regbuf:rgB|sr_out[27]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.236      ;
; 1.072 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.252      ;
; 1.076 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.252      ;
; 1.084 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.285      ;
; 1.085 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.282      ;
; 1.086 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 1.263      ;
; 1.086 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.271      ;
; 1.086 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.262      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.523 ; 1.523 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.079 ; 0.079 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.544 ; 10.544 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.443  ; 9.443  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.470  ; 9.470  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.916  ; 9.916  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.574  ; 8.574  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.129  ; 9.129  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.580  ; 9.580  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.527  ; 9.527  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.451  ; 9.451  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.602  ; 9.602  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.067  ; 9.067  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.372  ; 9.372  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.673  ; 9.673  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.840  ; 9.840  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.199  ; 9.199  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.580  ; 9.580  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.286  ; 9.286  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.183  ; 9.183  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.543  ; 8.543  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.136  ; 9.136  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.154  ; 9.154  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.925  ; 9.925  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.877  ; 8.877  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.233  ; 9.233  ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.849  ; 8.849  ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.544 ; 10.544 ; Rise       ; clk             ;
;  data[25] ; clk        ; 8.916  ; 8.916  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.884  ; 9.884  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.648  ; 9.648  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.586  ; 9.586  ; Rise       ; clk             ;
;  data[29] ; clk        ; 8.868  ; 8.868  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.774  ; 9.774  ; Rise       ; clk             ;
;  data[31] ; clk        ; 8.730  ; 8.730  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.719  ; 7.719  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.932  ; 6.932  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.093  ; 7.093  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.033  ; 7.033  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.961  ; 6.961  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.201  ; 7.201  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.559  ; 7.559  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.107  ; 7.107  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.024  ; 7.024  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.839  ; 6.839  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.018  ; 7.018  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.769  ; 6.769  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.923  ; 6.923  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.918  ; 6.918  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.593  ; 6.593  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.749  ; 6.749  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.160  ; 7.160  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.900  ; 6.900  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.278  ; 7.278  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.928  ; 6.928  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.827  ; 6.827  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.026  ; 7.026  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.823  ; 6.823  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.922  ; 6.922  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.061  ; 7.061  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.428  ; 7.428  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.983  ; 6.983  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.046  ; 7.046  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.924  ; 6.924  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.910  ; 6.910  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.344  ; 7.344  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.562  ; 7.562  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.719  ; 7.719  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.044 ; 5.044 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.377 ; 5.377 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.484 ; 5.484 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.597 ; 4.597 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.220 ; 5.220 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.484 ; 5.484 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.302 ; 5.302 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.880 ; 4.880 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.868 ; 4.868 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.435 ; 5.435 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.168 ; 5.168 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.584 ; 4.584 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.290 ; 5.290 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.911 ; 4.911 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.912 ; 4.912 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.441 ; 5.441 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.844 ; 4.844 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.644 ; 4.644 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.560 ; 4.560 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.885 ; 4.885 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.191 ; 5.191 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.283 ; 5.283 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.350 ; 5.350 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.479 ; 5.479 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.393 ; 5.393 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.053 ; 5.053 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.223 ; 5.223 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.616 ; 4.616 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.593 ; 6.593 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.932 ; 6.932 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.093 ; 7.093 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.033 ; 7.033 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.961 ; 6.961 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.201 ; 7.201 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.559 ; 7.559 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.107 ; 7.107 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.024 ; 7.024 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.839 ; 6.839 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.018 ; 7.018 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.769 ; 6.769 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.923 ; 6.923 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.918 ; 6.918 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.593 ; 6.593 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.749 ; 6.749 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.160 ; 7.160 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.900 ; 6.900 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.278 ; 7.278 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.928 ; 6.928 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.827 ; 6.827 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.026 ; 7.026 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.823 ; 6.823 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.922 ; 6.922 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.061 ; 7.061 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.428 ; 7.428 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.983 ; 6.983 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.046 ; 7.046 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.924 ; 6.924 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.910 ; 6.910 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.344 ; 7.344 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.562 ; 7.562 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.719 ; 7.719 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; debug[0]   ; data[1]     ; 4.627 ; 4.627 ; 4.627 ; 4.627 ;
; debug[0]   ; data[2]     ; 4.997 ; 4.997 ; 4.997 ; 4.997 ;
; debug[0]   ; data[3]     ; 4.411 ; 4.411 ; 4.411 ; 4.411 ;
; debug[0]   ; data[4]     ; 4.230 ; 4.230 ; 4.230 ; 4.230 ;
; debug[0]   ; data[5]     ; 4.799 ; 4.799 ; 4.799 ; 4.799 ;
; debug[0]   ; data[6]     ; 4.915 ; 4.915 ; 4.915 ; 4.915 ;
; debug[0]   ; data[7]     ; 4.324 ; 4.324 ; 4.324 ; 4.324 ;
; debug[0]   ; data[8]     ; 4.376 ; 4.376 ; 4.376 ; 4.376 ;
; debug[0]   ; data[9]     ; 4.569 ; 4.569 ; 4.569 ; 4.569 ;
; debug[0]   ; data[10]    ; 4.658 ; 4.658 ; 4.658 ; 4.658 ;
; debug[0]   ; data[11]    ; 4.516 ; 4.516 ; 4.516 ; 4.516 ;
; debug[0]   ; data[12]    ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; debug[0]   ; data[13]    ; 4.065 ; 4.065 ; 4.065 ; 4.065 ;
; debug[0]   ; data[14]    ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; debug[0]   ; data[15]    ; 4.335 ; 4.335 ; 4.335 ; 4.335 ;
; debug[0]   ; data[16]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; debug[0]   ; data[17]    ; 4.121 ; 4.121 ; 4.121 ; 4.121 ;
; debug[0]   ; data[18]    ; 4.350 ; 4.350 ; 4.350 ; 4.350 ;
; debug[0]   ; data[19]    ; 4.276 ; 4.276 ; 4.276 ; 4.276 ;
; debug[0]   ; data[20]    ; 4.541 ; 4.541 ; 4.541 ; 4.541 ;
; debug[0]   ; data[21]    ; 4.076 ; 4.076 ; 4.076 ; 4.076 ;
; debug[0]   ; data[22]    ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; debug[0]   ; data[23]    ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; debug[0]   ; data[24]    ; 5.377 ; 5.377 ; 5.377 ; 5.377 ;
; debug[0]   ; data[25]    ; 4.042 ; 4.042 ; 4.042 ; 4.042 ;
; debug[0]   ; data[26]    ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[0]   ; data[27]    ; 4.204 ; 4.204 ; 4.204 ; 4.204 ;
; debug[0]   ; data[28]    ; 4.776 ; 4.776 ; 4.776 ; 4.776 ;
; debug[0]   ; data[29]    ; 4.280 ; 4.280 ; 4.280 ; 4.280 ;
; debug[0]   ; data[30]    ; 4.934 ; 4.934 ; 4.934 ; 4.934 ;
; debug[0]   ; data[31]    ; 4.371 ; 4.371 ; 4.371 ; 4.371 ;
; debug[1]   ; data[0]     ; 4.426 ; 4.426 ; 4.426 ; 4.426 ;
; debug[1]   ; data[1]     ; 4.714 ; 4.714 ; 4.714 ; 4.714 ;
; debug[1]   ; data[2]     ; 5.210 ; 5.210 ; 5.210 ; 5.210 ;
; debug[1]   ; data[3]     ; 4.288 ; 4.288 ; 4.288 ; 4.288 ;
; debug[1]   ; data[4]     ; 4.882 ; 4.882 ; 4.882 ; 4.882 ;
; debug[1]   ; data[5]     ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; debug[1]   ; data[6]     ; 5.137 ; 5.137 ; 5.137 ; 5.137 ;
; debug[1]   ; data[7]     ; 4.258 ; 4.258 ; 4.258 ; 4.258 ;
; debug[1]   ; data[8]     ; 4.620 ; 4.620 ; 4.620 ; 4.620 ;
; debug[1]   ; data[9]     ; 4.813 ; 4.813 ; 4.813 ; 4.813 ;
; debug[1]   ; data[10]    ; 4.923 ; 4.923 ; 4.923 ; 4.923 ;
; debug[1]   ; data[11]    ; 4.537 ; 4.537 ; 4.537 ; 4.537 ;
; debug[1]   ; data[12]    ; 4.713 ; 4.713 ; 4.713 ; 4.713 ;
; debug[1]   ; data[13]    ; 4.202 ; 4.202 ; 4.202 ; 4.202 ;
; debug[1]   ; data[14]    ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; debug[1]   ; data[15]    ; 4.823 ; 4.823 ; 4.823 ; 4.823 ;
; debug[1]   ; data[16]    ; 4.986 ; 4.986 ; 4.986 ; 4.986 ;
; debug[1]   ; data[17]    ; 4.774 ; 4.774 ; 4.774 ; 4.774 ;
; debug[1]   ; data[18]    ; 4.883 ; 4.883 ; 4.883 ; 4.883 ;
; debug[1]   ; data[19]    ; 4.639 ; 4.639 ; 4.639 ; 4.639 ;
; debug[1]   ; data[20]    ; 5.069 ; 5.069 ; 5.069 ; 5.069 ;
; debug[1]   ; data[21]    ; 4.704 ; 4.704 ; 4.704 ; 4.704 ;
; debug[1]   ; data[22]    ; 4.702 ; 4.702 ; 4.702 ; 4.702 ;
; debug[1]   ; data[23]    ; 4.514 ; 4.514 ; 4.514 ; 4.514 ;
; debug[1]   ; data[24]    ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; debug[1]   ; data[25]    ; 4.134 ; 4.134 ; 4.134 ; 4.134 ;
; debug[1]   ; data[26]    ; 5.377 ; 5.377 ; 5.377 ; 5.377 ;
; debug[1]   ; data[27]    ; 4.675 ; 4.675 ; 4.675 ; 4.675 ;
; debug[1]   ; data[28]    ; 4.976 ; 4.976 ; 4.976 ; 4.976 ;
; debug[1]   ; data[29]    ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; debug[1]   ; data[30]    ; 5.144 ; 5.144 ; 5.144 ; 5.144 ;
; debug[1]   ; data[31]    ; 4.440 ; 4.440 ; 4.440 ; 4.440 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; debug[0]   ; data[1]     ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; debug[0]   ; data[2]     ; 4.997 ; 4.997 ; 4.997 ; 4.997 ;
; debug[0]   ; data[3]     ; 4.118 ; 4.118 ; 4.118 ; 4.118 ;
; debug[0]   ; data[4]     ; 4.230 ; 4.230 ; 4.230 ; 4.230 ;
; debug[0]   ; data[5]     ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; debug[0]   ; data[6]     ; 4.915 ; 4.915 ; 4.915 ; 4.915 ;
; debug[0]   ; data[7]     ; 4.155 ; 4.155 ; 4.155 ; 4.155 ;
; debug[0]   ; data[8]     ; 4.376 ; 4.376 ; 4.376 ; 4.376 ;
; debug[0]   ; data[9]     ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; debug[0]   ; data[10]    ; 4.658 ; 4.658 ; 4.658 ; 4.658 ;
; debug[0]   ; data[11]    ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; debug[0]   ; data[12]    ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; debug[0]   ; data[13]    ; 4.021 ; 4.021 ; 4.021 ; 4.021 ;
; debug[0]   ; data[14]    ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; debug[0]   ; data[15]    ; 4.291 ; 4.291 ; 4.291 ; 4.291 ;
; debug[0]   ; data[16]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; debug[0]   ; data[17]    ; 4.027 ; 4.027 ; 4.027 ; 4.027 ;
; debug[0]   ; data[18]    ; 4.350 ; 4.350 ; 4.350 ; 4.350 ;
; debug[0]   ; data[19]    ; 3.785 ; 3.785 ; 3.785 ; 3.785 ;
; debug[0]   ; data[20]    ; 4.541 ; 4.541 ; 4.541 ; 4.541 ;
; debug[0]   ; data[21]    ; 3.892 ; 3.892 ; 3.892 ; 3.892 ;
; debug[0]   ; data[22]    ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; debug[0]   ; data[23]    ; 3.812 ; 3.812 ; 3.812 ; 3.812 ;
; debug[0]   ; data[24]    ; 5.377 ; 5.377 ; 5.377 ; 5.377 ;
; debug[0]   ; data[25]    ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; debug[0]   ; data[26]    ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[0]   ; data[27]    ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; debug[0]   ; data[28]    ; 4.776 ; 4.776 ; 4.776 ; 4.776 ;
; debug[0]   ; data[29]    ; 4.078 ; 4.078 ; 4.078 ; 4.078 ;
; debug[0]   ; data[30]    ; 4.934 ; 4.934 ; 4.934 ; 4.934 ;
; debug[0]   ; data[31]    ; 4.029 ; 4.029 ; 4.029 ; 4.029 ;
; debug[1]   ; data[0]     ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
; debug[1]   ; data[1]     ; 4.714 ; 4.714 ; 4.714 ; 4.714 ;
; debug[1]   ; data[2]     ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; debug[1]   ; data[3]     ; 4.288 ; 4.288 ; 4.288 ; 4.288 ;
; debug[1]   ; data[4]     ; 4.590 ; 4.590 ; 4.590 ; 4.590 ;
; debug[1]   ; data[5]     ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; debug[1]   ; data[6]     ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; debug[1]   ; data[7]     ; 4.258 ; 4.258 ; 4.258 ; 4.258 ;
; debug[1]   ; data[8]     ; 4.337 ; 4.337 ; 4.337 ; 4.337 ;
; debug[1]   ; data[9]     ; 4.813 ; 4.813 ; 4.813 ; 4.813 ;
; debug[1]   ; data[10]    ; 4.319 ; 4.319 ; 4.319 ; 4.319 ;
; debug[1]   ; data[11]    ; 4.537 ; 4.537 ; 4.537 ; 4.537 ;
; debug[1]   ; data[12]    ; 4.256 ; 4.256 ; 4.256 ; 4.256 ;
; debug[1]   ; data[13]    ; 4.202 ; 4.202 ; 4.202 ; 4.202 ;
; debug[1]   ; data[14]    ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; debug[1]   ; data[15]    ; 4.823 ; 4.823 ; 4.823 ; 4.823 ;
; debug[1]   ; data[16]    ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; debug[1]   ; data[17]    ; 4.774 ; 4.774 ; 4.774 ; 4.774 ;
; debug[1]   ; data[18]    ; 4.533 ; 4.533 ; 4.533 ; 4.533 ;
; debug[1]   ; data[19]    ; 4.639 ; 4.639 ; 4.639 ; 4.639 ;
; debug[1]   ; data[20]    ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; debug[1]   ; data[21]    ; 4.704 ; 4.704 ; 4.704 ; 4.704 ;
; debug[1]   ; data[22]    ; 4.267 ; 4.267 ; 4.267 ; 4.267 ;
; debug[1]   ; data[23]    ; 4.514 ; 4.514 ; 4.514 ; 4.514 ;
; debug[1]   ; data[24]    ; 4.858 ; 4.858 ; 4.858 ; 4.858 ;
; debug[1]   ; data[25]    ; 4.134 ; 4.134 ; 4.134 ; 4.134 ;
; debug[1]   ; data[26]    ; 4.382 ; 4.382 ; 4.382 ; 4.382 ;
; debug[1]   ; data[27]    ; 4.675 ; 4.675 ; 4.675 ; 4.675 ;
; debug[1]   ; data[28]    ; 4.167 ; 4.167 ; 4.167 ; 4.167 ;
; debug[1]   ; data[29]    ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; debug[1]   ; data[30]    ; 4.984 ; 4.984 ; 4.984 ; 4.984 ;
; debug[1]   ; data[31]    ; 4.440 ; 4.440 ; 4.440 ; 4.440 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.484   ; 0.238 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -14.484   ; 0.238 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -3.910    ; 0.652 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1993.904 ; 0.0   ; 0.0      ; 0.0     ; -1074.86            ;
;  clk             ; -1770.851 ; 0.000 ; N/A      ; N/A     ; -729.480            ;
;  clk_rom         ; -223.053  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.690 ; 3.690 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.079 ; 0.079 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.522 ; 21.522 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 18.945 ; 18.945 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.277 ; 19.277 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.410 ; 20.410 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 17.522 ; 17.522 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.749 ; 18.749 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.680 ; 19.680 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 19.596 ; 19.596 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.365 ; 19.365 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 19.642 ; 19.642 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.563 ; 18.563 ; Rise       ; clk             ;
;  data[10] ; clk        ; 19.238 ; 19.238 ; Rise       ; clk             ;
;  data[11] ; clk        ; 20.008 ; 20.008 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.251 ; 20.251 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.771 ; 18.771 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.539 ; 19.539 ; Rise       ; clk             ;
;  data[15] ; clk        ; 18.697 ; 18.697 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.602 ; 18.602 ; Rise       ; clk             ;
;  data[17] ; clk        ; 17.183 ; 17.183 ; Rise       ; clk             ;
;  data[18] ; clk        ; 18.502 ; 18.502 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.557 ; 18.557 ; Rise       ; clk             ;
;  data[20] ; clk        ; 20.114 ; 20.114 ; Rise       ; clk             ;
;  data[21] ; clk        ; 17.808 ; 17.808 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.680 ; 18.680 ; Rise       ; clk             ;
;  data[23] ; clk        ; 17.702 ; 17.702 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.522 ; 21.522 ; Rise       ; clk             ;
;  data[25] ; clk        ; 17.934 ; 17.934 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.066 ; 20.066 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.535 ; 19.535 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.343 ; 19.343 ; Rise       ; clk             ;
;  data[29] ; clk        ; 17.734 ; 17.734 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.701 ; 19.701 ; Rise       ; clk             ;
;  data[31] ; clk        ; 17.305 ; 17.305 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.651 ; 13.651 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.203 ; 12.203 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.507 ; 12.507 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.457 ; 12.457 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.405 ; 12.405 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.686 ; 12.686 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.472 ; 13.472 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.566 ; 12.566 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.363 ; 12.363 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.973 ; 11.973 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.389 ; 12.389 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.888 ; 11.888 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.182 ; 12.182 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.147 ; 12.147 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.476 ; 11.476 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.759 ; 11.759 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.680 ; 12.680 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.137 ; 12.137 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.955 ; 12.955 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.167 ; 12.167 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.004 ; 12.004 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.276 ; 12.276 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.001 ; 12.001 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.160 ; 12.160 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.456 ; 12.456 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 13.248 ; 13.248 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.317 ; 12.317 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.436 ; 12.436 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.141 ; 12.141 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.144 ; 12.144 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.024 ; 13.024 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.535 ; 13.535 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.651 ; 13.651 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.044 ; 5.044 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.377 ; 5.377 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.484 ; 5.484 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.597 ; 4.597 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.220 ; 5.220 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.484 ; 5.484 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.302 ; 5.302 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.880 ; 4.880 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.868 ; 4.868 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.435 ; 5.435 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.168 ; 5.168 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.584 ; 4.584 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.290 ; 5.290 ; Rise       ; clk             ;
;  data[13] ; clk        ; 4.911 ; 4.911 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.912 ; 4.912 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.441 ; 5.441 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.844 ; 4.844 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.644 ; 4.644 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.560 ; 4.560 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.885 ; 4.885 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.191 ; 5.191 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.283 ; 5.283 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.350 ; 5.350 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.479 ; 5.479 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.393 ; 5.393 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.053 ; 5.053 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.223 ; 5.223 ; Rise       ; clk             ;
;  data[31] ; clk        ; 4.616 ; 4.616 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.593 ; 6.593 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.932 ; 6.932 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.093 ; 7.093 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.033 ; 7.033 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.961 ; 6.961 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.201 ; 7.201 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.559 ; 7.559 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.107 ; 7.107 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.024 ; 7.024 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.839 ; 6.839 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.018 ; 7.018 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.769 ; 6.769 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 6.923 ; 6.923 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.918 ; 6.918 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.593 ; 6.593 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.749 ; 6.749 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.160 ; 7.160 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.900 ; 6.900 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.278 ; 7.278 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.928 ; 6.928 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.827 ; 6.827 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.026 ; 7.026 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.823 ; 6.823 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.922 ; 6.922 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.061 ; 7.061 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.428 ; 7.428 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.983 ; 6.983 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 7.046 ; 7.046 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.924 ; 6.924 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.910 ; 6.910 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.344 ; 7.344 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.562 ; 7.562 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.719 ; 7.719 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 7.591  ; 7.591  ; 7.591  ; 7.591  ;
; debug[0]   ; data[1]     ; 9.081  ; 9.081  ; 9.081  ; 9.081  ;
; debug[0]   ; data[2]     ; 9.973  ; 9.973  ; 9.973  ; 9.973  ;
; debug[0]   ; data[3]     ; 8.837  ; 8.837  ; 8.837  ; 8.837  ;
; debug[0]   ; data[4]     ; 8.312  ; 8.312  ; 8.312  ; 8.312  ;
; debug[0]   ; data[5]     ; 9.559  ; 9.559  ; 9.559  ; 9.559  ;
; debug[0]   ; data[6]     ; 9.833  ; 9.833  ; 9.833  ; 9.833  ;
; debug[0]   ; data[7]     ; 8.503  ; 8.503  ; 8.503  ; 8.503  ;
; debug[0]   ; data[8]     ; 8.520  ; 8.520  ; 8.520  ; 8.520  ;
; debug[0]   ; data[9]     ; 8.962  ; 8.962  ; 8.962  ; 8.962  ;
; debug[0]   ; data[10]    ; 9.339  ; 9.339  ; 9.339  ; 9.339  ;
; debug[0]   ; data[11]    ; 8.899  ; 8.899  ; 8.899  ; 8.899  ;
; debug[0]   ; data[12]    ; 9.219  ; 9.219  ; 9.219  ; 9.219  ;
; debug[0]   ; data[13]    ; 7.953  ; 7.953  ; 7.953  ; 7.953  ;
; debug[0]   ; data[14]    ; 8.334  ; 8.334  ; 8.334  ; 8.334  ;
; debug[0]   ; data[15]    ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; debug[0]   ; data[16]    ; 9.450  ; 9.450  ; 9.450  ; 9.450  ;
; debug[0]   ; data[17]    ; 8.096  ; 8.096  ; 8.096  ; 8.096  ;
; debug[0]   ; data[18]    ; 8.588  ; 8.588  ; 8.588  ; 8.588  ;
; debug[0]   ; data[19]    ; 8.426  ; 8.426  ; 8.426  ; 8.426  ;
; debug[0]   ; data[20]    ; 8.878  ; 8.878  ; 8.878  ; 8.878  ;
; debug[0]   ; data[21]    ; 8.017  ; 8.017  ; 8.017  ; 8.017  ;
; debug[0]   ; data[22]    ; 9.727  ; 9.727  ; 9.727  ; 9.727  ;
; debug[0]   ; data[23]    ; 7.952  ; 7.952  ; 7.952  ; 7.952  ;
; debug[0]   ; data[24]    ; 10.784 ; 10.784 ; 10.784 ; 10.784 ;
; debug[0]   ; data[25]    ; 7.956  ; 7.956  ; 7.956  ; 7.956  ;
; debug[0]   ; data[26]    ; 9.845  ; 9.845  ; 9.845  ; 9.845  ;
; debug[0]   ; data[27]    ; 8.231  ; 8.231  ; 8.231  ; 8.231  ;
; debug[0]   ; data[28]    ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; debug[0]   ; data[29]    ; 8.411  ; 8.411  ; 8.411  ; 8.411  ;
; debug[0]   ; data[30]    ; 9.789  ; 9.789  ; 9.789  ; 9.789  ;
; debug[0]   ; data[31]    ; 8.575  ; 8.575  ; 8.575  ; 8.575  ;
; debug[1]   ; data[0]     ; 8.753  ; 8.753  ; 8.753  ; 8.753  ;
; debug[1]   ; data[1]     ; 9.228  ; 9.228  ; 9.228  ; 9.228  ;
; debug[1]   ; data[2]     ; 10.354 ; 10.354 ; 10.354 ; 10.354 ;
; debug[1]   ; data[3]     ; 8.549  ; 8.549  ; 8.549  ; 8.549  ;
; debug[1]   ; data[4]     ; 9.765  ; 9.765  ; 9.765  ; 9.765  ;
; debug[1]   ; data[5]     ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; debug[1]   ; data[6]     ; 10.232 ; 10.232 ; 10.232 ; 10.232 ;
; debug[1]   ; data[7]     ; 8.358  ; 8.358  ; 8.358  ; 8.358  ;
; debug[1]   ; data[8]     ; 9.157  ; 9.157  ; 9.157  ; 9.157  ;
; debug[1]   ; data[9]     ; 9.595  ; 9.595  ; 9.595  ; 9.595  ;
; debug[1]   ; data[10]    ; 9.901  ; 9.901  ; 9.901  ; 9.901  ;
; debug[1]   ; data[11]    ; 8.868  ; 8.868  ; 8.868  ; 8.868  ;
; debug[1]   ; data[12]    ; 9.413  ; 9.413  ; 9.413  ; 9.413  ;
; debug[1]   ; data[13]    ; 8.255  ; 8.255  ; 8.255  ; 8.255  ;
; debug[1]   ; data[14]    ; 9.314  ; 9.314  ; 9.314  ; 9.314  ;
; debug[1]   ; data[15]    ; 9.586  ; 9.586  ; 9.586  ; 9.586  ;
; debug[1]   ; data[16]    ; 9.978  ; 9.978  ; 9.978  ; 9.978  ;
; debug[1]   ; data[17]    ; 9.574  ; 9.574  ; 9.574  ; 9.574  ;
; debug[1]   ; data[18]    ; 9.745  ; 9.745  ; 9.745  ; 9.745  ;
; debug[1]   ; data[19]    ; 9.232  ; 9.232  ; 9.232  ; 9.232  ;
; debug[1]   ; data[20]    ; 10.039 ; 10.039 ; 10.039 ; 10.039 ;
; debug[1]   ; data[21]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; debug[1]   ; data[22]    ; 9.427  ; 9.427  ; 9.427  ; 9.427  ;
; debug[1]   ; data[23]    ; 8.971  ; 8.971  ; 8.971  ; 8.971  ;
; debug[1]   ; data[24]    ; 11.717 ; 11.717 ; 11.717 ; 11.717 ;
; debug[1]   ; data[25]    ; 8.146  ; 8.146  ; 8.146  ; 8.146  ;
; debug[1]   ; data[26]    ; 10.866 ; 10.866 ; 10.866 ; 10.866 ;
; debug[1]   ; data[27]    ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; debug[1]   ; data[28]    ; 9.869  ; 9.869  ; 9.869  ; 9.869  ;
; debug[1]   ; data[29]    ; 8.976  ; 8.976  ; 8.976  ; 8.976  ;
; debug[1]   ; data[30]    ; 10.168 ; 10.168 ; 10.168 ; 10.168 ;
; debug[1]   ; data[31]    ; 8.661  ; 8.661  ; 8.661  ; 8.661  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; debug[0]   ; data[1]     ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; debug[0]   ; data[2]     ; 4.997 ; 4.997 ; 4.997 ; 4.997 ;
; debug[0]   ; data[3]     ; 4.118 ; 4.118 ; 4.118 ; 4.118 ;
; debug[0]   ; data[4]     ; 4.230 ; 4.230 ; 4.230 ; 4.230 ;
; debug[0]   ; data[5]     ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; debug[0]   ; data[6]     ; 4.915 ; 4.915 ; 4.915 ; 4.915 ;
; debug[0]   ; data[7]     ; 4.155 ; 4.155 ; 4.155 ; 4.155 ;
; debug[0]   ; data[8]     ; 4.376 ; 4.376 ; 4.376 ; 4.376 ;
; debug[0]   ; data[9]     ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; debug[0]   ; data[10]    ; 4.658 ; 4.658 ; 4.658 ; 4.658 ;
; debug[0]   ; data[11]    ; 4.354 ; 4.354 ; 4.354 ; 4.354 ;
; debug[0]   ; data[12]    ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; debug[0]   ; data[13]    ; 4.021 ; 4.021 ; 4.021 ; 4.021 ;
; debug[0]   ; data[14]    ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; debug[0]   ; data[15]    ; 4.291 ; 4.291 ; 4.291 ; 4.291 ;
; debug[0]   ; data[16]    ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; debug[0]   ; data[17]    ; 4.027 ; 4.027 ; 4.027 ; 4.027 ;
; debug[0]   ; data[18]    ; 4.350 ; 4.350 ; 4.350 ; 4.350 ;
; debug[0]   ; data[19]    ; 3.785 ; 3.785 ; 3.785 ; 3.785 ;
; debug[0]   ; data[20]    ; 4.541 ; 4.541 ; 4.541 ; 4.541 ;
; debug[0]   ; data[21]    ; 3.892 ; 3.892 ; 3.892 ; 3.892 ;
; debug[0]   ; data[22]    ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; debug[0]   ; data[23]    ; 3.812 ; 3.812 ; 3.812 ; 3.812 ;
; debug[0]   ; data[24]    ; 5.377 ; 5.377 ; 5.377 ; 5.377 ;
; debug[0]   ; data[25]    ; 3.879 ; 3.879 ; 3.879 ; 3.879 ;
; debug[0]   ; data[26]    ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[0]   ; data[27]    ; 4.053 ; 4.053 ; 4.053 ; 4.053 ;
; debug[0]   ; data[28]    ; 4.776 ; 4.776 ; 4.776 ; 4.776 ;
; debug[0]   ; data[29]    ; 4.078 ; 4.078 ; 4.078 ; 4.078 ;
; debug[0]   ; data[30]    ; 4.934 ; 4.934 ; 4.934 ; 4.934 ;
; debug[0]   ; data[31]    ; 4.029 ; 4.029 ; 4.029 ; 4.029 ;
; debug[1]   ; data[0]     ; 4.379 ; 4.379 ; 4.379 ; 4.379 ;
; debug[1]   ; data[1]     ; 4.714 ; 4.714 ; 4.714 ; 4.714 ;
; debug[1]   ; data[2]     ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; debug[1]   ; data[3]     ; 4.288 ; 4.288 ; 4.288 ; 4.288 ;
; debug[1]   ; data[4]     ; 4.590 ; 4.590 ; 4.590 ; 4.590 ;
; debug[1]   ; data[5]     ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; debug[1]   ; data[6]     ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; debug[1]   ; data[7]     ; 4.258 ; 4.258 ; 4.258 ; 4.258 ;
; debug[1]   ; data[8]     ; 4.337 ; 4.337 ; 4.337 ; 4.337 ;
; debug[1]   ; data[9]     ; 4.813 ; 4.813 ; 4.813 ; 4.813 ;
; debug[1]   ; data[10]    ; 4.319 ; 4.319 ; 4.319 ; 4.319 ;
; debug[1]   ; data[11]    ; 4.537 ; 4.537 ; 4.537 ; 4.537 ;
; debug[1]   ; data[12]    ; 4.256 ; 4.256 ; 4.256 ; 4.256 ;
; debug[1]   ; data[13]    ; 4.202 ; 4.202 ; 4.202 ; 4.202 ;
; debug[1]   ; data[14]    ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; debug[1]   ; data[15]    ; 4.823 ; 4.823 ; 4.823 ; 4.823 ;
; debug[1]   ; data[16]    ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; debug[1]   ; data[17]    ; 4.774 ; 4.774 ; 4.774 ; 4.774 ;
; debug[1]   ; data[18]    ; 4.533 ; 4.533 ; 4.533 ; 4.533 ;
; debug[1]   ; data[19]    ; 4.639 ; 4.639 ; 4.639 ; 4.639 ;
; debug[1]   ; data[20]    ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; debug[1]   ; data[21]    ; 4.704 ; 4.704 ; 4.704 ; 4.704 ;
; debug[1]   ; data[22]    ; 4.267 ; 4.267 ; 4.267 ; 4.267 ;
; debug[1]   ; data[23]    ; 4.514 ; 4.514 ; 4.514 ; 4.514 ;
; debug[1]   ; data[24]    ; 4.858 ; 4.858 ; 4.858 ; 4.858 ;
; debug[1]   ; data[25]    ; 4.134 ; 4.134 ; 4.134 ; 4.134 ;
; debug[1]   ; data[26]    ; 4.382 ; 4.382 ; 4.382 ; 4.382 ;
; debug[1]   ; data[27]    ; 4.675 ; 4.675 ; 4.675 ; 4.675 ;
; debug[1]   ; data[28]    ; 4.167 ; 4.167 ; 4.167 ; 4.167 ;
; debug[1]   ; data[29]    ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; debug[1]   ; data[30]    ; 4.984 ; 4.984 ; 4.984 ; 4.984 ;
; debug[1]   ; data[31]    ; 4.440 ; 4.440 ; 4.440 ; 4.440 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9439643  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1273     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9439643  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1273     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4238  ; 4238 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Tue Dec 11 17:55:02 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.484
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.484     -1770.851 clk 
    Info (332119):    -3.910      -223.053 clk_rom 
Info (332146): Worst-case hold slack is 0.521
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.521         0.000 clk 
    Info (332119):     1.522         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -729.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.118
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.118      -737.936 clk 
    Info (332119):    -1.460       -88.684 clk_rom 
Info (332146): Worst-case hold slack is 0.238
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.238         0.000 clk 
    Info (332119):     0.652         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -729.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4704 megabytes
    Info: Processing ended: Tue Dec 11 17:55:05 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


