# Progetto reti logiche 2020
### Descrizione
Progetto universitario relativo al corso di Reti Logiche dell'anno accademico 2019/2020 con l'obiettivo di progettare in linguaggio VHDL un modulo in grado di leggere indirizzi dalla memomira RAM e tradurli secondo le [specifiche](https://github.com/Aldox890/Progetto-reti-logiche-2020/blob/main/Specifiche.pdf)
