# ASCON-128 en Verilog

## Description
Ce projet propose une implémentation matérielle en Verilog de l’algorithme de chiffrement authentifié **ASCON-128**, finaliste du NIST Lightweight Cryptography Project.  
Le dépôt contient l’ensemble du code source, les bancs de test ainsi qu’un rapport détaillé au format PDF.

## Contenu du dépôt
- `RTL/` : code source Verilog de l’algorithme
- `BENCH/` : bancs de test pour valider le fonctionnement
- `Rapport_Ascon128_Osman_Farès` : rapport explicatif détaillant l’implémentation et les résultats

## Fonctionnalités
- Implémentation complète du chiffrement et du déchiffrement
- Gestion de l’authentification
- Simulation et validation via bancs de test
- Conception orientée FPGA

## Technologies utilisées
- Verilog
- Simulateurs (ModelSim / Vivado)
- Spécifications NIST pour l’ASCON-128

## Auteur
Fares Osman – Étudiant ISMIN, Mines de Saint-Étienne
