1バイトは8ビット
K、M、G、T
制御装置と演算装置を合わせて「中央処理装置（CPU）」という
主記憶に記憶されたプログラムをCPUが順に読み出しながら実行する方式を「プログラム記憶装置」という
クロック周波数が大きく、バス幅が広いものほど高速にデータを送受信できる
命令実行サイクル：
命令の取り出し→命令の解読→実行アドレス計算→オペランドの取り出し→命令の実行→演算結果の格納
アドレス指定方式：
即値＝命令のアドレス部の値はデータそのまま
直接＝アドレス部の値→実効アドレス
間接＝アドレス部の値が示すアドレスに格納されている値→実効アドレス
相対＝アドレス部の値＋プログラムカウンタの値→実効アドレス
指標＝アドレス部の値＋指標レジスタの値→実効アドレス
基底＝アドレス部の値＋基底レジスタの値→実効アドレス
CPUの高速化のためにパイプライン方式がある。複数の命令を１ステージずつずらしながら並行処理するが、処理の順序が乱れることをパイプラインハザードといい、それの対処法として分岐予測や投機実行などの技術がある
さらに細分化した方式をスーパーパイプライン方式という
複数のパイプラインを使用して同時に複数の命令を実行することをスーパースカラ方式という
複雑な命令体系でPCのCPUに使われているのが「CISC」で、単純な命令体系でスマホなどのCPUに使われているのが「RISC」という
CPUに複数のコアを備えたものを「マルチコアプロセッサ」という
画像処理を高速に実行する装置を「GPU」という
RAMは読み書きできる揮発性、ROMは読み出し専用の不揮発性
DRAMは主記憶に用いられ、リフレッシュ動作が必要な大容量で安価
SRAMはキャッシュメモリに用いられ、リフレッシュ動作が不要で小容量で高価
SRAMはフリップフロップ回路で二つの安定した状態を持ち、１ビットの情報を記録する回路
主記憶とCPUの間に位置し、実行アクセス時間の短縮を図るために、「キャッシュメモリ」がある
アクセスするデータがキャッシュメモリに存在する確率をヒット率という
キャッシュメモリを使った実行アクセス時間の式↓
ヒット率✖️キャッシュメモリのアクセス時間＋（１ーヒット率）✖️主記憶のアクセス時間
ライトスルー方式ではキャッシュメモリと主記憶の両方を書き込む方式で一貫性が保たれるが低速化する
ライトバック方式では、キャッシュメモリにだけ書き込み、主記憶にはキャッシュメモリから追い出されるときに書き込む方式。一貫性はないが、高速化する。
主記憶装置を複数の区画に分け、連続するアドレスの内容を並列アクセスすることで高速化を図る方式を「メモリインタリーブ」という
アクセス速度の速い順・・・
レジスタ＞一次キャッシュ＞二次キャッシュ＞主記憶＞補助記憶（SSD）＞補助記憶（HDD）

