Fitter report for project
Mon Dec 04 17:34:17 2023
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |top_level|frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ALTSYNCRAM
 25. |top_level|rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ALTSYNCRAM
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 04 17:34:17 2023       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; project                                     ;
; Top-level Entity Name              ; top_level                                   ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 406 / 10,320 ( 4 % )                        ;
;     Total combinational functions  ; 387 / 10,320 ( 4 % )                        ;
;     Dedicated logic registers      ; 202 / 10,320 ( 2 % )                        ;
; Total registers                    ; 202                                         ;
; Total pins                         ; 2 / 180 ( 1 % )                             ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 4,224 / 423,936 ( < 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  33.3%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; spk      ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 641 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 641 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 432     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 199     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/LearnNote/collegeNote/test_all/test18/output_files/project.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 406 / 10,320 ( 4 % )      ;
;     -- Combinational with no register       ; 204                       ;
;     -- Register only                        ; 19                        ;
;     -- Combinational with a register        ; 183                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 104                       ;
;     -- 3 input functions                    ; 53                        ;
;     -- <=2 input functions                  ; 230                       ;
;     -- Register only                        ; 19                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 269                       ;
;     -- arithmetic mode                      ; 118                       ;
;                                             ;                           ;
; Total registers*                            ; 202 / 11,172 ( 2 % )      ;
;     -- Dedicated logic registers            ; 202 / 10,320 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 37 / 645 ( 6 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 2 / 180 ( 1 % )           ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )            ;
;                                             ;                           ;
; Global signals                              ; 3                         ;
; M9Ks                                        ; 2 / 46 ( 4 % )            ;
; Total block memory bits                     ; 4,224 / 423,936 ( < 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 423,936 ( 4 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 3 / 10 ( 30 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%              ;
; Maximum fan-out                             ; 115                       ;
; Highest non-global fan-out                  ; 30                        ;
; Total fan-out                               ; 1659                      ;
; Average fan-out                             ; 2.65                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                               ;
+---------------------------------------------+---------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                 ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                  ; Low                            ;
;                                             ;                     ;                      ;                                ;
; Total logic elements                        ; 272 / 10320 ( 3 % ) ; 134 / 10320 ( 1 % )  ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 150                 ; 54                   ; 0                              ;
;     -- Register only                        ; 4                   ; 15                   ; 0                              ;
;     -- Combinational with a register        ; 118                 ; 65                   ; 0                              ;
;                                             ;                     ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                      ;                                ;
;     -- 4 input functions                    ; 53                  ; 51                   ; 0                              ;
;     -- 3 input functions                    ; 24                  ; 29                   ; 0                              ;
;     -- <=2 input functions                  ; 191                 ; 39                   ; 0                              ;
;     -- Register only                        ; 4                   ; 15                   ; 0                              ;
;                                             ;                     ;                      ;                                ;
; Logic elements by mode                      ;                     ;                      ;                                ;
;     -- normal mode                          ; 158                 ; 111                  ; 0                              ;
;     -- arithmetic mode                      ; 110                 ; 8                    ; 0                              ;
;                                             ;                     ;                      ;                                ;
; Total registers                             ; 122                 ; 80                   ; 0                              ;
;     -- Dedicated logic registers            ; 122 / 10320 ( 1 % ) ; 80 / 10320 ( < 1 % ) ; 0 / 10320 ( 0 % )              ;
;                                             ;                     ;                      ;                                ;
; Total LABs:  partially or completely used   ; 25 / 645 ( 4 % )    ; 14 / 645 ( 2 % )     ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                      ;                                ;
; Virtual pins                                ; 0                   ; 0                    ; 0                              ;
; I/O pins                                    ; 2                   ; 0                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 4224                ; 0                    ; 0                              ;
; Total RAM block bits                        ; 18432               ; 0                    ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 2 / 46 ( 4 % )      ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 3 / 12 ( 25 % )     ; 0 / 12 ( 0 % )       ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                      ;                                ;
; Connections                                 ;                     ;                      ;                                ;
;     -- Input Connections                    ; 106                 ; 118                  ; 0                              ;
;     -- Registered Input Connections         ; 48                  ; 91                   ; 0                              ;
;     -- Output Connections                   ; 157                 ; 67                   ; 0                              ;
;     -- Registered Output Connections        ; 5                   ; 66                   ; 0                              ;
;                                             ;                     ;                      ;                                ;
; Internal Connections                        ;                     ;                      ;                                ;
;     -- Total Connections                    ; 1141                ; 705                  ; 5                              ;
;     -- Registered Connections               ; 219                 ; 479                  ; 0                              ;
;                                             ;                     ;                      ;                                ;
; External Connections                        ;                     ;                      ;                                ;
;     -- Top                                  ; 78                  ; 185                  ; 0                              ;
;     -- sld_hub:auto_hub                     ; 185                 ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                    ; 0                              ;
;                                             ;                     ;                      ;                                ;
; Partition Interface                         ;                     ;                      ;                                ;
;     -- Input Ports                          ; 19                  ; 16                   ; 0                              ;
;     -- Output Ports                         ; 8                   ; 34                   ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                    ; 0                              ;
;                                             ;                     ;                      ;                                ;
; Registered Ports                            ;                     ;                      ;                                ;
;     -- Registered Input Ports               ; 0                   ; 4                    ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 23                   ; 0                              ;
;                                             ;                     ;                      ;                                ;
; Port Connectivity                           ;                     ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 1                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 1                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 1                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 2                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 19                   ; 0                              ;
+---------------------------------------------+---------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clock ; M1    ; 2        ; 0            ; 11           ; 21           ; 57                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; spk  ; F7    ; 8        ; 11           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 17 ( 24 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 19 ( 5 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 1 / 26 ( 4 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; spk                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 18         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 20         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                           ; Library Name ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top_level                                                          ; 406 (73)    ; 202 (32)                  ; 0 (0)         ; 4224        ; 2    ; 0            ; 0       ; 0         ; 2    ; 0            ; 204 (41)     ; 19 (0)            ; 183 (32)         ; |top_level                                                                                                                                                                    ;              ;
;    |clock_generator:clock_generator_inst|                           ; 51 (51)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 23 (23)          ; |top_level|clock_generator:clock_generator_inst                                                                                                                               ;              ;
;    |frequency_counter:frequency_counter_inst|                       ; 86 (86)     ; 33 (33)                   ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 33 (33)          ; |top_level|frequency_counter:frequency_counter_inst                                                                                                                           ;              ;
;       |altsyncram:Mux16_rtl_0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0                                                                                                    ;              ;
;          |altsyncram_5sv:auto_generated|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated                                                                      ;              ;
;    |rom_read:rom_read_inst|                                         ; 62 (0)      ; 34 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 30 (0)           ; |top_level|rom_read:rom_read_inst                                                                                                                                             ;              ;
;       |altsyncram:altsyncram_component|                             ; 62 (0)      ; 34 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 30 (0)           ; |top_level|rom_read:rom_read_inst|altsyncram:altsyncram_component                                                                                                             ;              ;
;          |altsyncram_1bc1:auto_generated|                           ; 62 (0)      ; 34 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 30 (0)           ; |top_level|rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated                                                                              ;              ;
;             |altsyncram_epd2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_level|rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1                                                  ;              ;
;             |sld_mod_ram_rom:mgl_prim2|                             ; 62 (38)     ; 34 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (13)      ; 4 (4)             ; 30 (21)          ; |top_level|rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ;              ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |top_level|rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ;              ;
;    |sld_hub:auto_hub|                                               ; 134 (1)     ; 80 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (1)       ; 15 (0)            ; 65 (0)           ; |top_level|sld_hub:auto_hub                                                                                                                                                   ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                ; 133 (93)    ; 80 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (41)      ; 15 (15)           ; 65 (40)          ; |top_level|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                      ;              ;
;          |sld_rom_sr:hub_info_reg|                                  ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |top_level|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                              ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |top_level|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                            ;              ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; Name  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; spk   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clock               ;                   ;         ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                          ; JTAG_X1_Y12_N0     ; 115     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                          ; JTAG_X1_Y12_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clock                                                                                                                                                                                 ; PIN_M1             ; 57      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clock_generator:clock_generator_inst|tmp_clock_4hz                                                                                                                                    ; FF_X18_Y19_N25     ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; LCCOMB_X17_Y14_N18 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; LCCOMB_X18_Y14_N2  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; LCCOMB_X17_Y14_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                           ; LCCOMB_X16_Y14_N0  ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]~10                                                ; LCCOMB_X16_Y14_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~1                                                 ; LCCOMB_X14_Y14_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~1       ; LCCOMB_X16_Y16_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~18 ; LCCOMB_X16_Y16_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~19 ; LCCOMB_X17_Y16_N12 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                 ; FF_X19_Y15_N17     ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                      ; LCCOMB_X22_Y14_N18 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                        ; LCCOMB_X22_Y14_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                      ; LCCOMB_X21_Y14_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                         ; LCCOMB_X21_Y15_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                        ; LCCOMB_X21_Y15_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                           ; FF_X17_Y14_N21     ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                         ; LCCOMB_X17_Y14_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                           ; FF_X17_Y14_N27     ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                           ; LCCOMB_X19_Y14_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~18                                                                                                    ; LCCOMB_X24_Y14_N2  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~9                                                                                                     ; LCCOMB_X24_Y14_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~15                                                                                   ; LCCOMB_X21_Y15_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                              ; LCCOMB_X22_Y15_N2  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                              ; LCCOMB_X21_Y15_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                      ; FF_X18_Y15_N29     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                     ; FF_X19_Y15_N27     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                      ; FF_X18_Y15_N31     ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                      ; FF_X21_Y14_N25     ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                               ; LCCOMB_X19_Y15_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                     ; FF_X23_Y15_N17     ; 19      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                ;
+----------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                               ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                       ; JTAG_X1_Y12_N0 ; 115     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; clock                                              ; PIN_M1         ; 57      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; clock_generator:clock_generator_inst|tmp_clock_4hz ; FF_X18_Y19_N25 ; 33      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+----------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                      ; 30      ;
; Add0~62                                                                                                                                                                               ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                          ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                      ; 21      ;
; clock_generator:clock_generator_inst|LessThan0~5                                                                                                                                      ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                     ; 19      ;
; frequency_counter:frequency_counter_inst|LessThan0~38                                                                                                                                 ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                 ; 17      ;
; frequency_counter:frequency_counter_inst|Add0~62                                                                                                                                      ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                      ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                           ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                             ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                      ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                     ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                           ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                       ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                       ; 9       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~4                                                           ; 9       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                           ; 9       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]    ; 9       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]    ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                             ; 8       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]~10                                                ; 8       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]~1                                                 ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                        ; 7       ;
; LessThan0~8                                                                                                                                                                           ; 7       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]    ; 7       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                 ; 6       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|clear_signal       ; 6       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]    ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~18                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~9                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                             ; 5       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~19 ; 5       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~18 ; 5       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]                                        ; 5       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]                                        ; 5       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~15                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~8                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                 ; 4       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                           ; 4       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~1       ; 4       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                           ; 4       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                           ; 4       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                   ; 4       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                   ; 4       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~10                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                      ; 3       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~0                                                   ; 3       ;
; clock_generator:clock_generator_inst|Add0~42                                                                                                                                          ; 3       ;
; clock_generator:clock_generator_inst|Add0~40                                                                                                                                          ; 3       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                   ; 3       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                   ; 3       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                   ; 3       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                   ; 3       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~13                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~7                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~4                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                      ; 2       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                   ; 2       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~7          ; 2       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~5          ; 2       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                   ; 2       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                   ; 2       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                   ; 2       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                   ; 2       ;
; clock_generator:clock_generator_inst|LessThan0~0                                                                                                                                      ; 2       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                   ; 2       ;
; address_cnt[7]                                                                                                                                                                        ; 2       ;
; address_cnt[6]                                                                                                                                                                        ; 2       ;
; address_cnt[5]                                                                                                                                                                        ; 2       ;
; address_cnt[4]                                                                                                                                                                        ; 2       ;
; address_cnt[3]                                                                                                                                                                        ; 2       ;
; address_cnt[2]                                                                                                                                                                        ; 2       ;
; address_cnt[1]                                                                                                                                                                        ; 2       ;
; address_cnt[0]                                                                                                                                                                        ; 2       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                   ; 2       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out                                                        ; 2       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                   ; 2       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg                                                         ; 2       ;
; frequency_counter:frequency_counter_inst|tmp_spk                                                                                                                                      ; 2       ;
; Add0~60                                                                                                                                                                               ; 2       ;
; Add0~58                                                                                                                                                                               ; 2       ;
; Add0~56                                                                                                                                                                               ; 2       ;
; Add0~54                                                                                                                                                                               ; 2       ;
; Add0~52                                                                                                                                                                               ; 2       ;
; Add0~50                                                                                                                                                                               ; 2       ;
; Add0~48                                                                                                                                                                               ; 2       ;
; Add0~46                                                                                                                                                                               ; 2       ;
; Add0~44                                                                                                                                                                               ; 2       ;
; Add0~42                                                                                                                                                                               ; 2       ;
; Add0~40                                                                                                                                                                               ; 2       ;
; Add0~38                                                                                                                                                                               ; 2       ;
; Add0~36                                                                                                                                                                               ; 2       ;
; Add0~34                                                                                                                                                                               ; 2       ;
; Add0~32                                                                                                                                                                               ; 2       ;
; Add0~30                                                                                                                                                                               ; 2       ;
; Add0~28                                                                                                                                                                               ; 2       ;
; Add0~26                                                                                                                                                                               ; 2       ;
; Add0~24                                                                                                                                                                               ; 2       ;
; Add0~22                                                                                                                                                                               ; 2       ;
; Add0~20                                                                                                                                                                               ; 2       ;
; Add0~18                                                                                                                                                                               ; 2       ;
; Add0~16                                                                                                                                                                               ; 2       ;
; Add0~14                                                                                                                                                                               ; 2       ;
; Add0~12                                                                                                                                                                               ; 2       ;
; Add0~10                                                                                                                                                                               ; 2       ;
; Add0~8                                                                                                                                                                                ; 2       ;
; clock_generator:clock_generator_inst|Add0~38                                                                                                                                          ; 2       ;
; clock_generator:clock_generator_inst|Add0~36                                                                                                                                          ; 2       ;
; clock_generator:clock_generator_inst|Add0~34                                                                                                                                          ; 2       ;
; clock_generator:clock_generator_inst|Add0~32                                                                                                                                          ; 2       ;
; clock_generator:clock_generator_inst|Add0~30                                                                                                                                          ; 2       ;
; clock_generator:clock_generator_inst|Add0~28                                                                                                                                          ; 2       ;
; clock_generator:clock_generator_inst|Add0~26                                                                                                                                          ; 2       ;
; clock_generator:clock_generator_inst|Add0~24                                                                                                                                          ; 2       ;
; clock_generator:clock_generator_inst|Add0~22                                                                                                                                          ; 2       ;
; clock_generator:clock_generator_inst|Add0~20                                                                                                                                          ; 2       ;
; clock_generator:clock_generator_inst|Add0~18                                                                                                                                          ; 2       ;
; clock_generator:clock_generator_inst|Add0~16                                                                                                                                          ; 2       ;
; clock_generator:clock_generator_inst|Add0~14                                                                                                                                          ; 2       ;
; clock_generator:clock_generator_inst|Add0~12                                                                                                                                          ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~60                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~58                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~56                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~54                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~52                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~50                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~48                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~46                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~44                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~42                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~40                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~38                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~36                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~34                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~32                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~30                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~28                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~26                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~24                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~22                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~20                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~18                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~16                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~14                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~12                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~10                                                                                                                                      ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~8                                                                                                                                       ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~6                                                                                                                                       ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~4                                                                                                                                       ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~2                                                                                                                                       ; 2       ;
; frequency_counter:frequency_counter_inst|Add0~0                                                                                                                                       ; 2       ;
; ~QIC_CREATED_GND~I                                                                                                                                                                    ; 1       ;
; altera_reserved_tdi~input                                                                                                                                                             ; 1       ;
; altera_reserved_tck~input                                                                                                                                                             ; 1       ;
; altera_reserved_tms~input                                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~_wirecell                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]~1                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]~0                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~16                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~14                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~13                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~3                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~21                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~20                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~19                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~18                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~12                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~11                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~10                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~2                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~17                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~16                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~15                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~2                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~1                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~17                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~1                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]~4                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal3~0                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~14                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~12                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~11                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~9                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~0                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~3                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~2                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~2                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~1                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~0                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~9                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~8                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~7                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~6                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~7                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~5                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~0                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~2                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg~0                                                                                                        ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~6                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~5                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~12                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~11                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~10                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~9                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~8                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~7                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~6                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~5                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~4                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~3                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~2                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal1~0                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg_proc~0                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~1                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~5                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~4                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~3                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~2                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~3                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]~2                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~20                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~18                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~16                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~15                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~14                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~13                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~12                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~11                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~1                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~16                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~15                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~14                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~13                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~12                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~11                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~10                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                     ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]~0                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~0                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                      ; 1       ;
; altera_internal_jtag~TDO                                                                                                                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~14         ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~13         ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~8                                                    ; 1       ;
; address_cnt~30                                                                                                                                                                        ; 1       ;
; address_cnt~29                                                                                                                                                                        ; 1       ;
; address_cnt~28                                                                                                                                                                        ; 1       ;
; address_cnt~27                                                                                                                                                                        ; 1       ;
; address_cnt~26                                                                                                                                                                        ; 1       ;
; address_cnt~25                                                                                                                                                                        ; 1       ;
; address_cnt~24                                                                                                                                                                        ; 1       ;
; address_cnt~23                                                                                                                                                                        ; 1       ;
; address_cnt~22                                                                                                                                                                        ; 1       ;
; address_cnt~21                                                                                                                                                                        ; 1       ;
; address_cnt~20                                                                                                                                                                        ; 1       ;
; address_cnt~19                                                                                                                                                                        ; 1       ;
; address_cnt~18                                                                                                                                                                        ; 1       ;
; address_cnt~17                                                                                                                                                                        ; 1       ;
; address_cnt~16                                                                                                                                                                        ; 1       ;
; address_cnt~15                                                                                                                                                                        ; 1       ;
; address_cnt~14                                                                                                                                                                        ; 1       ;
; address_cnt~13                                                                                                                                                                        ; 1       ;
; address_cnt~12                                                                                                                                                                        ; 1       ;
; address_cnt~11                                                                                                                                                                        ; 1       ;
; address_cnt~10                                                                                                                                                                        ; 1       ;
; address_cnt~9                                                                                                                                                                         ; 1       ;
; address_cnt~8                                                                                                                                                                         ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~12         ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~11         ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~10         ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~7                                                    ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~6                                                    ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~5                                                    ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~4                                                    ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~21                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~20                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~19                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~18                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~17                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~16                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~15                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~14                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~13                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~12                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~11                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~10                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~9                                                                                                                                ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~8                                                                                                                                ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~7                                                                                                                                ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~6                                                                                                                                ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~5                                                                                                                                ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~4                                                                                                                                ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~3                                                                                                                                ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~2                                                                                                                                ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~1                                                                                                                                ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz~0                                                                                                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~3                                                    ; 1       ;
; address_cnt~7                                                                                                                                                                         ; 1       ;
; address_cnt~6                                                                                                                                                                         ; 1       ;
; address_cnt~5                                                                                                                                                                         ; 1       ;
; address_cnt~4                                                                                                                                                                         ; 1       ;
; address_cnt~3                                                                                                                                                                         ; 1       ;
; address_cnt~2                                                                                                                                                                         ; 1       ;
; address_cnt~1                                                                                                                                                                         ; 1       ;
; address_cnt~0                                                                                                                                                                         ; 1       ;
; LessThan0~7                                                                                                                                                                           ; 1       ;
; LessThan0~6                                                                                                                                                                           ; 1       ;
; LessThan0~5                                                                                                                                                                           ; 1       ;
; LessThan0~4                                                                                                                                                                           ; 1       ;
; LessThan0~3                                                                                                                                                                           ; 1       ;
; LessThan0~2                                                                                                                                                                           ; 1       ;
; LessThan0~1                                                                                                                                                                           ; 1       ;
; LessThan0~0                                                                                                                                                                           ; 1       ;
; address_cnt[8]                                                                                                                                                                        ; 1       ;
; address_cnt[9]                                                                                                                                                                        ; 1       ;
; address_cnt[10]                                                                                                                                                                       ; 1       ;
; address_cnt[11]                                                                                                                                                                       ; 1       ;
; address_cnt[12]                                                                                                                                                                       ; 1       ;
; address_cnt[13]                                                                                                                                                                       ; 1       ;
; address_cnt[14]                                                                                                                                                                       ; 1       ;
; address_cnt[15]                                                                                                                                                                       ; 1       ;
; address_cnt[16]                                                                                                                                                                       ; 1       ;
; address_cnt[17]                                                                                                                                                                       ; 1       ;
; address_cnt[18]                                                                                                                                                                       ; 1       ;
; address_cnt[19]                                                                                                                                                                       ; 1       ;
; address_cnt[20]                                                                                                                                                                       ; 1       ;
; address_cnt[21]                                                                                                                                                                       ; 1       ;
; address_cnt[22]                                                                                                                                                                       ; 1       ;
; address_cnt[23]                                                                                                                                                                       ; 1       ;
; address_cnt[24]                                                                                                                                                                       ; 1       ;
; address_cnt[25]                                                                                                                                                                       ; 1       ;
; address_cnt[26]                                                                                                                                                                       ; 1       ;
; address_cnt[27]                                                                                                                                                                       ; 1       ;
; address_cnt[28]                                                                                                                                                                       ; 1       ;
; address_cnt[29]                                                                                                                                                                       ; 1       ;
; address_cnt[30]                                                                                                                                                                       ; 1       ;
; address_cnt[31]                                                                                                                                                                       ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~9          ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~8          ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~6          ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]         ; 1       ;
; clock_generator:clock_generator_inst|tmp_clock_4hz~0                                                                                                                                  ; 1       ;
; clock_generator:clock_generator_inst|LessThan0~4                                                                                                                                      ; 1       ;
; clock_generator:clock_generator_inst|LessThan0~3                                                                                                                                      ; 1       ;
; clock_generator:clock_generator_inst|LessThan0~2                                                                                                                                      ; 1       ;
; clock_generator:clock_generator_inst|LessThan0~1                                                                                                                                      ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[21]                                                                                                                              ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[20]                                                                                                                              ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[19]                                                                                                                              ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[0]                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[1]                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[2]                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[3]                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[4]                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[5]                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[6]                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[7]                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[8]                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[9]                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[10]                                                                                                                              ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[11]                                                                                                                              ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[12]                                                                                                                              ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[13]                                                                                                                              ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[14]                                                                                                                              ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[15]                                                                                                                              ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[16]                                                                                                                              ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[17]                                                                                                                              ; 1       ;
; clock_generator:clock_generator_inst|tmp_counter_4hz[18]                                                                                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[0]~2                                      ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[2]~1                                      ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]~0                                      ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~2                                                    ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                        ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~17 ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~4          ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~3          ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~2          ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]         ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~2                                                   ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_incr_addr~1                                                   ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~30                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~29                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~28                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~27                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~26                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~25                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~24                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~23                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~22                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~21                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~20                                                                                                                               ; 1       ;
; clock_generator:clock_generator_inst|tmp_clock_4hz                                                                                                                                    ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~19                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~18                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~17                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~16                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~15                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~14                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~13                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~12                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~11                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~10                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~9                                                                                                                                ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~8                                                                                                                                ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~7                                                                                                                                ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~6                                                                                                                                ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~5                                                                                                                                ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~4                                                                                                                                ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~3                                                                                                                                ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~2                                                                                                                                ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~1                                                                                                                                ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter~0                                                                                                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|bypass_reg_out~0                                                      ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg~0                                                    ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR~0          ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]         ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|is_in_use_reg~0                                                       ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_spk~0                                                                                                                                    ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[31]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~37                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~36                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[30]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[29]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[24]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[25]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[26]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[27]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[28]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~35                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[23]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[22]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[21]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[20]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~34                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[19]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[18]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[0]                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[1]                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[2]                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[3]                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[4]                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[5]                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[6]                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[7]                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[8]                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[9]                                                                                                                               ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[10]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[11]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[12]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[13]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[14]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[15]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[16]                                                                                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|tmp_counter[17]                                                                                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~1                                                                 ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|tdo~0                                                                 ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]         ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[3]                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[2]                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[1]                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ir_loaded_address_reg[0]                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]~23                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]~22                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]~21                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]~20                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]~19                                                ; 1       ;
; Add0~61                                                                                                                                                                               ; 1       ;
; Add0~59                                                                                                                                                                               ; 1       ;
; Add0~57                                                                                                                                                                               ; 1       ;
; Add0~55                                                                                                                                                                               ; 1       ;
; Add0~53                                                                                                                                                                               ; 1       ;
; Add0~51                                                                                                                                                                               ; 1       ;
; Add0~49                                                                                                                                                                               ; 1       ;
; Add0~47                                                                                                                                                                               ; 1       ;
; Add0~45                                                                                                                                                                               ; 1       ;
; Add0~43                                                                                                                                                                               ; 1       ;
; Add0~41                                                                                                                                                                               ; 1       ;
; Add0~39                                                                                                                                                                               ; 1       ;
; Add0~37                                                                                                                                                                               ; 1       ;
; Add0~35                                                                                                                                                                               ; 1       ;
; Add0~33                                                                                                                                                                               ; 1       ;
; Add0~31                                                                                                                                                                               ; 1       ;
; Add0~29                                                                                                                                                                               ; 1       ;
; Add0~27                                                                                                                                                                               ; 1       ;
; Add0~25                                                                                                                                                                               ; 1       ;
; Add0~23                                                                                                                                                                               ; 1       ;
; Add0~21                                                                                                                                                                               ; 1       ;
; Add0~19                                                                                                                                                                               ; 1       ;
; Add0~17                                                                                                                                                                               ; 1       ;
; Add0~15                                                                                                                                                                               ; 1       ;
; Add0~13                                                                                                                                                                               ; 1       ;
; Add0~11                                                                                                                                                                               ; 1       ;
; Add0~9                                                                                                                                                                                ; 1       ;
; Add0~7                                                                                                                                                                                ; 1       ;
; Add0~6                                                                                                                                                                                ; 1       ;
; Add0~5                                                                                                                                                                                ; 1       ;
; Add0~4                                                                                                                                                                                ; 1       ;
; Add0~3                                                                                                                                                                                ; 1       ;
; Add0~2                                                                                                                                                                                ; 1       ;
; Add0~1                                                                                                                                                                                ; 1       ;
; Add0~0                                                                                                                                                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~18                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]~17                                                ; 1       ;
; clock_generator:clock_generator_inst|Add0~41                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~39                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~37                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~35                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~33                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~31                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~29                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~27                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~25                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~23                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~21                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~19                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~17                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~15                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~13                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~11                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~10                                                                                                                                          ; 1       ;
; clock_generator:clock_generator_inst|Add0~9                                                                                                                                           ; 1       ;
; clock_generator:clock_generator_inst|Add0~8                                                                                                                                           ; 1       ;
; clock_generator:clock_generator_inst|Add0~7                                                                                                                                           ; 1       ;
; clock_generator:clock_generator_inst|Add0~6                                                                                                                                           ; 1       ;
; clock_generator:clock_generator_inst|Add0~5                                                                                                                                           ; 1       ;
; clock_generator:clock_generator_inst|Add0~4                                                                                                                                           ; 1       ;
; clock_generator:clock_generator_inst|Add0~3                                                                                                                                           ; 1       ;
; clock_generator:clock_generator_inst|Add0~2                                                                                                                                           ; 1       ;
; clock_generator:clock_generator_inst|Add0~1                                                                                                                                           ; 1       ;
; clock_generator:clock_generator_inst|Add0~0                                                                                                                                           ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~15 ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~14 ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~13 ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~12 ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~11 ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~10 ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~9  ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~8  ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~7  ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~16                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]~15                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]~14                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]~13                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~12                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]~11                                                ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~9                                                 ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]~8                                                 ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_b[1]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_b[2]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_b[3]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_b[4]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_b[5]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_b[6]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_b[7]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_a[1]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_a[2]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_a[3]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_a[4]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_a[5]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_a[6]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_b[0]                                                              ; 1       ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|q_a[0]                                                              ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~61                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~59                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~57                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~55                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~53                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~51                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~49                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~47                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~45                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~43                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~41                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~32                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~31                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~29                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~27                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~25                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~23                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~21                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~19                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~17                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~15                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~13                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~11                                                                                                                                 ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~9                                                                                                                                  ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~7                                                                                                                                  ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~5                                                                                                                                  ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~3                                                                                                                                  ; 1       ;
; frequency_counter:frequency_counter_inst|LessThan0~1                                                                                                                                  ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a1                                                                            ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a2                                                                            ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a3                                                                            ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a4                                                                            ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a5                                                                            ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a6                                                                            ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a7                                                                            ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a8                                                                            ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a9                                                                            ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a10                                                                           ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a11                                                                           ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a12                                                                           ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a13                                                                           ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a14                                                                           ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a15                                                                           ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a16                                                                           ; 1       ;
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ram_block1a0                                                                            ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~39                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~37                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~35                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~33                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~31                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~29                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~27                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~25                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~23                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~21                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~19                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~17                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~15                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~13                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~11                                                                                                                                      ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~9                                                                                                                                       ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~7                                                                                                                                       ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~5                                                                                                                                       ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~3                                                                                                                                       ; 1       ;
; frequency_counter:frequency_counter_inst|Add0~1                                                                                                                                       ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                                                         ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                        ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+----------------+----------------------+-----------------+-----------------+
; frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ALTSYNCRAM                     ; AUTO ; ROM            ; Single Clock ; 128          ; 17           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2176 ; 128                         ; 17                          ; --                          ; --                          ; 2176                ; 1    ; project.top_level0.rtl.mif ; M9K_X15_Y20_N0 ; Don't care           ; Old data        ; Old data        ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks  ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; ../src/music.mif           ; M9K_X15_Y14_N0 ; Don't care           ; Old data        ; Old data        ;
+------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top_level|frequency_counter:frequency_counter_inst|altsyncram:Mux16_rtl_0|altsyncram_5sv:auto_generated|ALTSYNCRAM                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10110011100110010) (263462) (91954) (16732)    ;(10110011100110010) (263462) (91954) (16732)   ;(10011111111110111) (237767) (81911) (13FF7)   ;(10001110011110100) (216364) (72948) (11CF4)   ;(10000110010011111) (206237) (68767) (10C9F)   ;(01110111100101000) (167450) (61224) (EF28)   ;(01101010100010001) (152421) (54545) (D511)   ;(01011101111100000) (135740) (48096) (BBE0)   ;
;8;(10110011100110010) (263462) (91954) (16732)    ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(01011001101000001) (131501) (45889) (B341)   ;(01001111110110101) (117665) (40885) (9FB5)   ;(01000111001000010) (107102) (36418) (8E42)   ;(01000011001001111) (103117) (34383) (864F)   ;(00111011110010100) (73624) (30612) (7794)   ;
;16;(00110101010001000) (65210) (27272) (6A88)    ;(00101110111110000) (56760) (24048) (5DF0)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(00101100110100000) (54640) (22944) (59A0)   ;(00100111111011010) (47732) (20442) (4FDA)   ;(00100011100100001) (43441) (18209) (4721)   ;
;24;(00100001100100111) (41447) (17191) (4327)    ;(00011101111001010) (35712) (15306) (3BCA)   ;(00011010101000100) (32504) (13636) (3544)   ;(00010111101110001) (27561) (12145) (2F71)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(00010110011001010) (26312) (11466) (2CCA)   ;
;32;(00010011111101001) (23751) (10217) (27E9)    ;(00010001110001101) (21615) (9101) (238D)   ;(00010000110001101) (20615) (8589) (218D)   ;(00001110111100101) (16745) (7653) (1DE5)   ;(00001101010100010) (15242) (6818) (1AA2)   ;(00001011110111010) (13672) (6074) (17BA)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;
;40;(10110011100110010) (263462) (91954) (16732)    ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;
;48;(10110011100110010) (263462) (91954) (16732)    ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;
;56;(10110011100110010) (263462) (91954) (16732)    ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;
;64;(10110011100110010) (263462) (91954) (16732)    ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;
;72;(10110011100110010) (263462) (91954) (16732)    ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;
;80;(10110011100110010) (263462) (91954) (16732)    ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;
;88;(10110011100110010) (263462) (91954) (16732)    ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;
;96;(10110011100110010) (263462) (91954) (16732)    ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;
;104;(10110011100110010) (263462) (91954) (16732)    ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;
;112;(10110011100110010) (263462) (91954) (16732)    ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;
;120;(10110011100110010) (263462) (91954) (16732)    ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;(10110011100110010) (263462) (91954) (16732)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top_level|rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ALTSYNCRAM                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00010101) (25) (21) (15)   ;(00010110) (26) (22) (16)   ;(00010111) (27) (23) (17)   ;(00011001) (31) (25) (19)   ;(00011001) (31) (25) (19)   ;(00011001) (31) (25) (19)   ;
;8;(00010111) (27) (23) (17)    ;(00010110) (26) (22) (16)   ;(00010101) (25) (21) (15)   ;(00010110) (26) (22) (16)   ;(00010111) (27) (23) (17)   ;(00010111) (27) (23) (17)   ;(00010101) (25) (21) (15)   ;(00010110) (26) (22) (16)   ;
;16;(00010111) (27) (23) (17)    ;(00011111) (37) (31) (1F)   ;(00011111) (37) (31) (1F)   ;(00011111) (37) (31) (1F)   ;(00011011) (33) (27) (1B)   ;(00011111) (37) (31) (1F)   ;(00011111) (37) (31) (1F)   ;(00011011) (33) (27) (1B)   ;
;24;(00011111) (37) (31) (1F)    ;(00011011) (33) (27) (1B)   ;(00011011) (33) (27) (1B)   ;(00011001) (31) (25) (19)   ;(00011010) (32) (26) (1A)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000100) (4) (4) (04)   ;(00001011) (13) (11) (0B)   ;(00001110) (16) (14) (0E)   ;(00001011) (13) (11) (0B)   ;(00000101) (5) (5) (05)   ;(00001100) (14) (12) (0C)   ;(00001111) (17) (15) (0F)   ;
;40;(00001100) (14) (12) (0C)    ;(00000001) (1) (1) (01)   ;(00000101) (5) (5) (05)   ;(00001011) (13) (11) (0B)   ;(00000101) (5) (5) (05)   ;(00001011) (13) (11) (0B)   ;(00000101) (5) (5) (05)   ;(00001011) (13) (11) (0B)   ;
;48;(00000101) (5) (5) (05)    ;(00000100) (4) (4) (04)   ;(00001011) (13) (11) (0B)   ;(00001110) (16) (14) (0E)   ;(00001011) (13) (11) (0B)   ;(00000101) (5) (5) (05)   ;(00001100) (14) (12) (0C)   ;(00001111) (17) (15) (0F)   ;
;56;(00001100) (14) (12) (0C)    ;(00011010) (32) (26) (1A)   ;(00011001) (31) (25) (19)   ;(00011001) (31) (25) (19)   ;(00010101) (25) (21) (15)   ;(00010110) (26) (22) (16)   ;(00010111) (27) (23) (17)   ;(00011001) (31) (25) (19)   ;
;64;(00011001) (31) (25) (19)    ;(00011001) (31) (25) (19)   ;(00010111) (27) (23) (17)   ;(00010110) (26) (22) (16)   ;(00010101) (25) (21) (15)   ;(00010110) (26) (22) (16)   ;(00010101) (25) (21) (15)   ;(00010101) (25) (21) (15)   ;
;72;(00010101) (25) (21) (15)    ;(00010110) (26) (22) (16)   ;(00010111) (27) (23) (17)   ;(00011001) (31) (25) (19)   ;(00010101) (25) (21) (15)   ;(00010101) (25) (21) (15)   ;(00010101) (25) (21) (15)   ;(00010101) (25) (21) (15)   ;
;80;(00010001) (21) (17) (11)    ;(00010000) (20) (16) (10)   ;(00010001) (21) (17) (11)   ;(00000001) (1) (1) (01)   ;(00000101) (5) (5) (05)   ;(00001011) (13) (11) (0B)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;
;88;(00000101) (5) (5) (05)    ;(00001011) (13) (11) (0B)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00001011) (13) (11) (0B)   ;(00001110) (16) (14) (0E)   ;(00001011) (13) (11) (0B)   ;(00000011) (3) (3) (03)   ;
;96;(00000111) (7) (7) (07)    ;(00001101) (15) (13) (0D)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000011) (3) (3) (03)   ;(00000110) (6) (6) (06)   ;(00000011) (3) (3) (03)   ;(00000010) (2) (2) (02)   ;
;104;(00000010) (2) (2) (02)    ;(00000110) (6) (6) (06)   ;(00001011) (13) (11) (0B)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000010) (2) (2) (02)   ;(00000101) (5) (5) (05)   ;(00000010) (2) (2) (02)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 438 / 32,401 ( 1 % )   ;
; C16 interconnects           ; 1 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 124 / 21,816 ( < 1 % ) ;
; Direct links                ; 158 / 32,401 ( < 1 % ) ;
; Global clocks               ; 3 / 10 ( 30 % )        ;
; Local interconnects         ; 149 / 10,320 ( 1 % )   ;
; R24 interconnects           ; 2 / 1,289 ( < 1 % )    ;
; R4 interconnects            ; 199 / 28,186 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.97) ; Number of LABs  (Total = 37) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 0                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 3                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
; 14                                          ; 2                            ;
; 15                                          ; 1                            ;
; 16                                          ; 14                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.32) ; Number of LABs  (Total = 37) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 7                            ;
; 1 Clock                            ; 32                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clock enables                    ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.68) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 4                            ;
; 16                                           ; 4                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.19) ; Number of LABs  (Total = 37) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 3                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 5                            ;
; 6                                               ; 4                            ;
; 7                                               ; 2                            ;
; 8                                               ; 4                            ;
; 9                                               ; 3                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 2                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 4                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.57) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 4                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 3                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 4                            ;
; 16                                           ; 3                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 2            ; 0            ; 2            ; 0            ; 0            ; 6         ; 2            ; 0            ; 6         ; 6         ; 0            ; 1            ; 0            ; 0            ; 1            ; 0            ; 1            ; 1            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 6         ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 6            ; 4            ; 6            ; 6            ; 0         ; 4            ; 6            ; 0         ; 0         ; 6            ; 5            ; 6            ; 6            ; 5            ; 6            ; 5            ; 5            ; 6            ; 6            ; 6            ; 5            ; 6            ; 6            ; 6            ; 6            ; 6            ; 0         ; 6            ; 6            ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; spk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 3.0               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                     ; Destination Register                                                                                                                              ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7] ; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ram_block3a7~portb_datain_reg0  ; 0.209             ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5] ; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ram_block3a5~portb_datain_reg0  ; 0.209             ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4] ; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ram_block3a4~portb_datain_reg0  ; 0.209             ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3] ; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ram_block3a3~portb_datain_reg0  ; 0.209             ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2] ; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ram_block3a2~portb_datain_reg0  ; 0.209             ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1] ; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ram_block3a1~portb_datain_reg0  ; 0.209             ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0] ; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ram_block3a0~portb_datain_reg0  ; 0.209             ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2] ; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ram_block3a7~portb_address_reg0 ; 0.188             ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1] ; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ram_block3a7~portb_address_reg0 ; 0.188             ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6] ; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ram_block3a7~portb_address_reg0 ; 0.188             ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5] ; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ram_block3a7~portb_address_reg0 ; 0.188             ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4] ; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ram_block3a7~portb_address_reg0 ; 0.186             ;
; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3] ; rom_read:rom_read_inst|altsyncram:altsyncram_component|altsyncram_1bc1:auto_generated|altsyncram_epd2:altsyncram1|ram_block3a7~portb_address_reg0 ; 0.186             ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 13 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "project"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clock was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clock_generator:clock_generator_inst|tmp_clock_4hz was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clock~input (placed in PIN M1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clock_generator:clock_generator_inst|tmp_clock_4hz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_generator:clock_generator_inst|tmp_clock_4hz~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.11 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/LearnNote/collegeNote/test_all/test18/output_files/project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5304 megabytes
    Info: Processing ended: Mon Dec 04 17:34:17 2023
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/LearnNote/collegeNote/test_all/test18/output_files/project.fit.smsg.


