// Seed: 2802002287
module module_0;
  parameter time id_1 = (-1), id_2 = 1, id_3 = -1, id_4 = id_3 & 1, id_5 = id_2 - id_2(
      ~id_3 == 1'b0
  ), id_6 = id_6, id_7 = 1;
  wire id_8;
  ;
endmodule
module module_1 #(
    parameter id_0 = 32'd37,
    parameter id_3 = 32'd5
) (
    input  uwire _id_0,
    output wire  id_1
);
  uwire _id_3 = 1'h0;
  wand [id_3  ^  id_3 : id_0  <=  id_3  -  -1] id_4 = -1;
  logic [-1 'b0 : -1  *  id_3] id_5;
  module_0 modCall_1 ();
endmodule
