TimeQuest Timing Analyzer report for portable_coleco
Thu Jan  4 17:48:04 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'ntsc_clock'
 13. Hold: 'ntsc_clock'
 14. Minimum Pulse Width: 'ntsc_clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Setup Transfers
 22. Hold Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths
 26. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; portable_coleco                                                   ;
; Device Family      ; MAX7000S                                                          ;
; Device Name        ; EPM7064SLC84-10                                                   ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-16        ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------+
; SDC File List                                                                       ;
+-------------------------------------------------+--------+--------------------------+
; SDC File Path                                   ; Status ; Read at                  ;
+-------------------------------------------------+--------+--------------------------+
; ../portable_coleco/constr/porta_glue_coleco.sdc ; OK     ; Thu Jan  4 17:48:04 2024 ;
+-------------------------------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+---------+----------+-----------+-------+----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type    ; Period   ; Frequency ; Rise  ; Fall     ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+---------+----------+-----------+-------+----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; baud_rate  ; Virtual ; 8680.000 ; 0.12 MHz  ; 0.000 ; 4340.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { }     ;
; ntsc_clock ; Base    ; 279.365  ; 3.58 MHz  ; 0.000 ; 139.682  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+---------+----------+-----------+-------+----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Fmax Summary                                   ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 4.17 MHz ; 4.17 MHz        ; ntsc_clock ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Setup Summary                       ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ntsc_clock ; 39.365 ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Hold Summary                       ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; ntsc_clock ; 5.000 ; 0.000         ;
+------------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------------+
; Minimum Pulse Width Summary          ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; ntsc_clock ; 135.682 ; 0.000         ;
+------------+---------+---------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup: 'ntsc_clock'                                                                                                   ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 39.365  ; RFSH              ; CS_h8000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 39.365  ; RFSH              ; CS_hA000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 39.365  ; RFSH              ; CS_hC000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 39.365  ; RFSH              ; CS_hE000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 39.365  ; RFSH              ; ROM_ENABLEn       ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[6]              ; SND_ENABLEn       ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[15]             ; CS_h8000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; MREQn             ; CS_h8000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[13]             ; CS_h8000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[14]             ; CS_h8000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[14]             ; CS_hA000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[13]             ; CS_hA000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[15]             ; CS_hA000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; MREQn             ; CS_hA000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[13]             ; CS_hC000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[14]             ; CS_hC000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[15]             ; CS_hC000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; MREQn             ; CS_hC000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[14]             ; CS_hE000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[13]             ; CS_hE000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[15]             ; CS_hE000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; MREQn             ; CS_hE000n         ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[15]             ; ROM_ENABLEn       ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; MREQn             ; ROM_ENABLEn       ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[13]             ; ROM_ENABLEn       ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[14]             ; ROM_ENABLEn       ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[5]              ; SND_ENABLEn       ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 54.365  ; A[7]              ; SND_ENABLEn       ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 64.365  ; WRn               ; SND_ENABLEn       ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 64.365  ; IORQn             ; SND_ENABLEn       ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 67.682  ; M1n               ; r_wait            ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[1]  ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[2]  ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[3]  ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[4]  ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[5]  ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[6]  ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[7]  ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[8]  ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[9]  ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[10] ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[12] ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[13] ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[14] ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[15] ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[16] ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[17] ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[18] ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[19] ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[20] ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[21] ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 92.682  ; RESETn_SW         ; reset_counter[0]  ; ntsc_clock   ; ntsc_clock  ; 139.682      ; 1.500      ; 6.500      ;
; 94.683  ; reset_counter[21] ; RESETn            ; ntsc_clock   ; ntsc_clock  ; 139.683      ; -1.500     ; 3.500      ;
; 95.565  ; A[5]              ; C2_4              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 18.800     ;
; 96.365  ; A[7]              ; C2_7              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 18.000     ;
; 96.365  ; A[7]              ; C2_4              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 18.000     ;
; 96.365  ; A[6]              ; C2_4              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 18.000     ;
; 96.365  ; A[5]              ; C2_7              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 18.000     ;
; 96.365  ; A[6]              ; C2_7              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 18.000     ;
; 103.565 ; A[5]              ; C1_4              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.800     ;
; 104.365 ; A[7]              ; C1_7              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 104.365 ; A[6]              ; CSRn              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 104.365 ; A[6]              ; CSWn              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 104.365 ; A[7]              ; C1_4              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 104.365 ; A[6]              ; C1_4              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 104.365 ; A[5]              ; C1_7              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 104.365 ; A[6]              ; C1_7              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 104.365 ; A[5]              ; CSRn              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 104.365 ; A[7]              ; CSRn              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 104.365 ; A[5]              ; CSWn              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 104.365 ; A[7]              ; CSWn              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 105.565 ; IORQn             ; C2_7              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 18.800     ;
; 106.365 ; WRn               ; C2_4              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 18.000     ;
; 106.365 ; IORQn             ; C2_4              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 18.000     ;
; 106.365 ; WRn               ; C2_7              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 18.000     ;
; 106.683 ; r_wait            ; WAITn             ; ntsc_clock   ; ntsc_clock  ; 139.683      ; -1.500     ; 11.500     ;
; 113.565 ; IORQn             ; C1_7              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.800     ;
; 114.365 ; WRn               ; C1_4              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 114.365 ; IORQn             ; C1_4              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 114.365 ; WRn               ; C1_7              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 114.365 ; WRn               ; CSRn              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 114.365 ; IORQn             ; CSRn              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 114.365 ; WRn               ; CSWn              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 114.365 ; IORQn             ; CSWn              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 144.365 ; C2_0              ; D[0]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 144.365 ; C2_3              ; D[1]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 144.365 ; C2_1              ; D[2]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 144.365 ; C2_2              ; D[3]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 144.365 ; C2_6              ; D[5]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 144.365 ; C2_5              ; D[6]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 144.365 ; C1_0              ; D[0]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 144.365 ; C1_3              ; D[1]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 144.365 ; C1_1              ; D[2]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 144.365 ; C1_2              ; D[3]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 144.365 ; C1_6              ; D[5]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 144.365 ; C1_5              ; D[6]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 10.000     ;
; 164.865 ; A[6]              ; D[0]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 24.500     ;
; 164.865 ; A[6]              ; D[1]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 24.500     ;
; 164.865 ; A[6]              ; D[2]              ; ntsc_clock   ; ntsc_clock  ; 279.365      ; 0.000      ; 24.500     ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Hold: 'ntsc_clock'                                                                                                  ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 5.000 ; r_wait            ; r_wait            ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[1]  ; reset_counter[1]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[21] ; reset_counter[1]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[0]  ; reset_counter[1]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[2]  ; reset_counter[2]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[21] ; reset_counter[2]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[0]  ; reset_counter[2]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[1]  ; reset_counter[2]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[3]  ; reset_counter[3]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[21] ; reset_counter[3]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[2]  ; reset_counter[3]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[0]  ; reset_counter[3]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[1]  ; reset_counter[3]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[4]  ; reset_counter[4]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[21] ; reset_counter[4]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[3]  ; reset_counter[4]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[2]  ; reset_counter[4]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[0]  ; reset_counter[4]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[1]  ; reset_counter[4]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[5]  ; reset_counter[5]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[21] ; reset_counter[5]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[4]  ; reset_counter[5]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[3]  ; reset_counter[5]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[2]  ; reset_counter[5]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[0]  ; reset_counter[5]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[1]  ; reset_counter[5]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[6]  ; reset_counter[6]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[21] ; reset_counter[6]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[5]  ; reset_counter[6]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[4]  ; reset_counter[6]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[3]  ; reset_counter[6]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[2]  ; reset_counter[6]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[0]  ; reset_counter[6]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[1]  ; reset_counter[6]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[7]  ; reset_counter[7]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[21] ; reset_counter[7]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[6]  ; reset_counter[7]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[5]  ; reset_counter[7]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[4]  ; reset_counter[7]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[3]  ; reset_counter[7]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[2]  ; reset_counter[7]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[0]  ; reset_counter[7]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[1]  ; reset_counter[7]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[8]  ; reset_counter[8]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[21] ; reset_counter[8]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[6]  ; reset_counter[8]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[7]  ; reset_counter[8]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[4]  ; reset_counter[8]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[5]  ; reset_counter[8]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[2]  ; reset_counter[8]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[3]  ; reset_counter[8]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[0]  ; reset_counter[8]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[1]  ; reset_counter[8]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[9]  ; reset_counter[9]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[21] ; reset_counter[9]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[8]  ; reset_counter[9]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[6]  ; reset_counter[9]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[7]  ; reset_counter[9]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[4]  ; reset_counter[9]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[5]  ; reset_counter[9]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[2]  ; reset_counter[9]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[3]  ; reset_counter[9]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[0]  ; reset_counter[9]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[1]  ; reset_counter[9]  ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[10] ; reset_counter[10] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[21] ; reset_counter[10] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[9]  ; reset_counter[10] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[8]  ; reset_counter[10] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[6]  ; reset_counter[10] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[7]  ; reset_counter[10] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[4]  ; reset_counter[10] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[5]  ; reset_counter[10] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[2]  ; reset_counter[10] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[3]  ; reset_counter[10] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[0]  ; reset_counter[10] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[1]  ; reset_counter[10] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[11] ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[21] ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[10] ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[9]  ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[8]  ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[6]  ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[7]  ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[4]  ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[5]  ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[2]  ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[3]  ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[0]  ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[1]  ; reset_counter[11] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[12] ; reset_counter[12] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[21] ; reset_counter[12] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[11] ; reset_counter[12] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[10] ; reset_counter[12] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[9]  ; reset_counter[12] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[8]  ; reset_counter[12] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[6]  ; reset_counter[12] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[7]  ; reset_counter[12] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[4]  ; reset_counter[12] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[5]  ; reset_counter[12] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
; 5.000 ; reset_counter[2]  ; reset_counter[12] ; ntsc_clock   ; ntsc_clock  ; 0.000        ; 0.000      ; 8.000      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'ntsc_clock'                                                                            ;
+---------+--------------+----------------+------------------+------------+------------+-----------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                ;
+---------+--------------+----------------+------------------+------------+------------+-----------------------+
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; r_wait                ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[0]      ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[10]     ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[11]     ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[12]     ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[13]     ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[14]     ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[15]     ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[16]     ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[17]     ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[18]     ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[19]     ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[1]      ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[20]     ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[21]     ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[2]      ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[3]      ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[4]      ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[5]      ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[6]      ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[7]      ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[8]      ;
; 135.682 ; 139.682      ; 4.000          ; Low Pulse Width  ; ntsc_clock ; Fall       ; reset_counter[9]      ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; r_wait                ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[0]      ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[10]     ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[11]     ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[12]     ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[13]     ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[14]     ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[15]     ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[16]     ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[17]     ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[18]     ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[19]     ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[1]      ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[20]     ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[21]     ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[2]      ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[3]      ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[4]      ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[5]      ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[6]      ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[7]      ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[8]      ;
; 135.683 ; 139.683      ; 4.000          ; High Pulse Width ; ntsc_clock ; Fall       ; reset_counter[9]      ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; clk|dataout           ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; r_wait|clk            ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[0]|clk  ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[10]|clk ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[11]|clk ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[12]|clk ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[13]|clk ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[14]|clk ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[15]|clk ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[16]|clk ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[17]|clk ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[18]|clk ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[19]|clk ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[1]|clk  ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[20]|clk ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[21]|clk ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[2]|clk  ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[3]|clk  ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[4]|clk  ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[5]|clk  ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[6]|clk  ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[7]|clk  ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[8]|clk  ;
; 139.682 ; 139.682      ; 0.000          ; High Pulse Width ; ntsc_clock ; Rise       ; reset_counter[9]|clk  ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; clk|dataout           ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; r_wait|clk            ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[0]|clk  ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[10]|clk ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[11]|clk ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[12]|clk ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[13]|clk ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[14]|clk ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[15]|clk ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[16]|clk ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[17]|clk ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[18]|clk ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[19]|clk ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[1]|clk  ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[20]|clk ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[21]|clk ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[2]|clk  ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[3]|clk  ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[4]|clk  ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[5]|clk  ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[6]|clk  ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[7]|clk  ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[8]|clk  ;
; 139.683 ; 139.683      ; 0.000          ; Low Pulse Width  ; ntsc_clock ; Rise       ; reset_counter[9]|clk  ;
+---------+--------------+----------------+------------------+------------+------------+-----------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; M1n       ; ntsc_clock ; 7.000 ; 7.000 ; Fall       ; ntsc_clock      ;
; RESETn_SW ; ntsc_clock ; 7.000 ; 7.000 ; Fall       ; ntsc_clock      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; M1n       ; ntsc_clock ; -2.000 ; -2.000 ; Fall       ; ntsc_clock      ;
; RESETn_SW ; ntsc_clock ; -2.000 ; -2.000 ; Fall       ; ntsc_clock      ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESETn    ; ntsc_clock ; 5.000  ; 5.000  ; Fall       ; ntsc_clock      ;
; WAITn     ; ntsc_clock ; 13.000 ; 13.000 ; Fall       ; ntsc_clock      ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESETn    ; ntsc_clock ; 5.000  ; 5.000  ; Fall       ; ntsc_clock      ;
; WAITn     ; ntsc_clock ; 13.000 ; 13.000 ; Fall       ; ntsc_clock      ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; D[0]        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[1]       ; D[1]        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[1]       ; D[2]        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[1]       ; D[3]        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[1]       ; D[5]        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[1]       ; D[6]        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[5]       ; C1_4        ; 10.800 ;        ;        ; 10.800 ;
; A[5]       ; C1_7        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[5]       ; C2_4        ; 18.800 ;        ;        ; 18.800 ;
; A[5]       ; C2_7        ; 18.000 ; 18.000 ; 18.000 ; 18.000 ;
; A[5]       ; CSRn        ; 10.000 ;        ;        ; 10.000 ;
; A[5]       ; CSWn        ; 10.000 ;        ;        ; 10.000 ;
; A[5]       ; D[0]        ; 24.500 ;        ;        ; 24.500 ;
; A[5]       ; D[1]        ; 24.500 ;        ;        ; 24.500 ;
; A[5]       ; D[2]        ; 24.500 ;        ;        ; 24.500 ;
; A[5]       ; D[3]        ; 24.500 ;        ;        ; 24.500 ;
; A[5]       ; D[4]        ; 24.500 ;        ;        ; 24.500 ;
; A[5]       ; D[5]        ; 24.500 ;        ;        ; 24.500 ;
; A[5]       ; D[6]        ; 24.500 ;        ;        ; 24.500 ;
; A[5]       ; D[7]        ; 10.000 ;        ;        ; 10.000 ;
; A[5]       ; SND_ENABLEn ; 10.000 ;        ;        ; 10.000 ;
; A[6]       ; C1_4        ; 10.000 ;        ;        ; 10.000 ;
; A[6]       ; C1_7        ;        ; 10.000 ; 10.000 ;        ;
; A[6]       ; C2_4        ; 18.000 ;        ;        ; 18.000 ;
; A[6]       ; C2_7        ;        ; 18.000 ; 18.000 ;        ;
; A[6]       ; CSRn        ;        ; 10.000 ; 10.000 ;        ;
; A[6]       ; CSWn        ;        ; 10.000 ; 10.000 ;        ;
; A[6]       ; D[0]        ; 24.500 ;        ;        ; 24.500 ;
; A[6]       ; D[1]        ; 24.500 ;        ;        ; 24.500 ;
; A[6]       ; D[2]        ; 24.500 ;        ;        ; 24.500 ;
; A[6]       ; D[3]        ; 24.500 ;        ;        ; 24.500 ;
; A[6]       ; D[4]        ; 24.500 ;        ;        ; 24.500 ;
; A[6]       ; D[5]        ; 24.500 ;        ;        ; 24.500 ;
; A[6]       ; D[6]        ; 24.500 ;        ;        ; 24.500 ;
; A[6]       ; D[7]        ; 10.000 ;        ;        ; 10.000 ;
; A[6]       ; SND_ENABLEn ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; C1_4        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[7]       ; C1_7        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[7]       ; C2_4        ; 18.000 ; 18.000 ; 18.000 ; 18.000 ;
; A[7]       ; C2_7        ; 18.000 ; 18.000 ; 18.000 ; 18.000 ;
; A[7]       ; CSRn        ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; CSWn        ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; D[0]        ; 24.500 ;        ;        ; 24.500 ;
; A[7]       ; D[1]        ; 24.500 ;        ;        ; 24.500 ;
; A[7]       ; D[2]        ; 24.500 ;        ;        ; 24.500 ;
; A[7]       ; D[3]        ; 24.500 ;        ;        ; 24.500 ;
; A[7]       ; D[4]        ; 24.500 ;        ;        ; 24.500 ;
; A[7]       ; D[5]        ; 24.500 ;        ;        ; 24.500 ;
; A[7]       ; D[6]        ; 24.500 ;        ;        ; 24.500 ;
; A[7]       ; D[7]        ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; SND_ENABLEn ; 10.000 ;        ;        ; 10.000 ;
; A[13]      ; CS_h8000n   ;        ; 10.000 ; 10.000 ;        ;
; A[13]      ; CS_hA000n   ; 10.000 ;        ;        ; 10.000 ;
; A[13]      ; CS_hC000n   ;        ; 10.000 ; 10.000 ;        ;
; A[13]      ; CS_hE000n   ; 10.000 ;        ;        ; 10.000 ;
; A[13]      ; RAM_CSn     ; 10.000 ;        ;        ; 10.000 ;
; A[13]      ; ROM_ENABLEn ;        ; 10.000 ; 10.000 ;        ;
; A[14]      ; CS_h8000n   ;        ; 10.000 ; 10.000 ;        ;
; A[14]      ; CS_hA000n   ;        ; 10.000 ; 10.000 ;        ;
; A[14]      ; CS_hC000n   ; 10.000 ;        ;        ; 10.000 ;
; A[14]      ; CS_hE000n   ; 10.000 ;        ;        ; 10.000 ;
; A[14]      ; RAM_CSn     ; 10.000 ;        ;        ; 10.000 ;
; A[14]      ; ROM_ENABLEn ;        ; 10.000 ; 10.000 ;        ;
; A[15]      ; CS_h8000n   ; 10.000 ;        ;        ; 10.000 ;
; A[15]      ; CS_hA000n   ; 10.000 ;        ;        ; 10.000 ;
; A[15]      ; CS_hC000n   ; 10.000 ;        ;        ; 10.000 ;
; A[15]      ; CS_hE000n   ; 10.000 ;        ;        ; 10.000 ;
; A[15]      ; RAM_CSn     ;        ; 10.000 ; 10.000 ;        ;
; A[15]      ; ROM_ENABLEn ;        ; 10.000 ; 10.000 ;        ;
; C1_0       ; D[0]        ;        ; 10.000 ; 10.000 ;        ;
; C1_1       ; D[2]        ;        ; 10.000 ; 10.000 ;        ;
; C1_2       ; D[3]        ;        ; 10.000 ; 10.000 ;        ;
; C1_3       ; D[1]        ;        ; 10.000 ; 10.000 ;        ;
; C1_5       ; D[6]        ;        ; 10.000 ; 10.000 ;        ;
; C1_6       ; D[5]        ;        ; 10.000 ; 10.000 ;        ;
; C2_0       ; D[0]        ;        ; 10.000 ; 10.000 ;        ;
; C2_1       ; D[2]        ;        ; 10.000 ; 10.000 ;        ;
; C2_2       ; D[3]        ;        ; 10.000 ; 10.000 ;        ;
; C2_3       ; D[1]        ;        ; 10.000 ; 10.000 ;        ;
; C2_5       ; D[6]        ;        ; 10.000 ; 10.000 ;        ;
; C2_6       ; D[5]        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; C1_4        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; IORQn      ; C1_7        ; 10.800 ; 10.000 ; 10.000 ; 10.800 ;
; IORQn      ; C2_4        ; 18.000 ; 18.000 ; 18.000 ; 18.000 ;
; IORQn      ; C2_7        ; 18.800 ; 18.000 ; 18.000 ; 18.800 ;
; IORQn      ; CSRn        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; CSWn        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; D[0]        ;        ; 24.500 ; 24.500 ;        ;
; IORQn      ; D[1]        ;        ; 24.500 ; 24.500 ;        ;
; IORQn      ; D[2]        ;        ; 24.500 ; 24.500 ;        ;
; IORQn      ; D[3]        ;        ; 24.500 ; 24.500 ;        ;
; IORQn      ; D[4]        ;        ; 24.500 ; 24.500 ;        ;
; IORQn      ; D[5]        ;        ; 24.500 ; 24.500 ;        ;
; IORQn      ; D[6]        ;        ; 24.500 ; 24.500 ;        ;
; IORQn      ; D[7]        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; SND_ENABLEn ;        ; 10.000 ; 10.000 ;        ;
; MREQn      ; CS_h8000n   ;        ; 10.000 ; 10.000 ;        ;
; MREQn      ; CS_hA000n   ;        ; 10.000 ; 10.000 ;        ;
; MREQn      ; CS_hC000n   ;        ; 10.000 ; 10.000 ;        ;
; MREQn      ; CS_hE000n   ;        ; 10.000 ; 10.000 ;        ;
; MREQn      ; RAM_CSn     ;        ; 10.000 ; 10.000 ;        ;
; MREQn      ; ROM_ENABLEn ;        ; 10.000 ; 10.000 ;        ;
; RFSH       ; CS_h8000n   ; 10.000 ;        ;        ; 10.000 ;
; RFSH       ; CS_hA000n   ; 10.000 ;        ;        ; 10.000 ;
; RFSH       ; CS_hC000n   ; 10.000 ;        ;        ; 10.000 ;
; RFSH       ; CS_hE000n   ; 10.000 ;        ;        ; 10.000 ;
; RFSH       ; RAM_CSn     ; 10.000 ;        ;        ; 10.000 ;
; RFSH       ; ROM_ENABLEn ; 10.000 ;        ;        ; 10.000 ;
; WRn        ; C1_4        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; WRn        ; C1_7        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; WRn        ; C2_4        ; 18.000 ; 18.000 ; 18.000 ; 18.000 ;
; WRn        ; C2_7        ; 18.000 ; 18.000 ; 18.000 ; 18.000 ;
; WRn        ; CSRn        ; 10.000 ;        ;        ; 10.000 ;
; WRn        ; CSWn        ;        ; 10.000 ; 10.000 ;        ;
; WRn        ; D[0]        ; 24.500 ;        ;        ; 24.500 ;
; WRn        ; D[1]        ; 24.500 ;        ;        ; 24.500 ;
; WRn        ; D[2]        ; 24.500 ;        ;        ; 24.500 ;
; WRn        ; D[3]        ; 24.500 ;        ;        ; 24.500 ;
; WRn        ; D[4]        ; 24.500 ;        ;        ; 24.500 ;
; WRn        ; D[5]        ; 24.500 ;        ;        ; 24.500 ;
; WRn        ; D[6]        ; 24.500 ;        ;        ; 24.500 ;
; WRn        ; D[7]        ; 10.000 ;        ;        ; 10.000 ;
; WRn        ; SND_ENABLEn ;        ; 10.000 ; 10.000 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; D[0]        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[1]       ; D[1]        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[1]       ; D[2]        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[1]       ; D[3]        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[1]       ; D[5]        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[1]       ; D[6]        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[5]       ; C1_4        ; 10.800 ;        ;        ; 10.800 ;
; A[5]       ; C1_7        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[5]       ; C2_4        ; 18.800 ;        ;        ; 18.800 ;
; A[5]       ; C2_7        ; 18.000 ; 18.000 ; 18.000 ; 18.000 ;
; A[5]       ; CSRn        ; 10.000 ;        ;        ; 10.000 ;
; A[5]       ; CSWn        ; 10.000 ;        ;        ; 10.000 ;
; A[5]       ; D[0]        ; 10.000 ;        ;        ; 10.000 ;
; A[5]       ; D[1]        ; 10.000 ;        ;        ; 10.000 ;
; A[5]       ; D[2]        ; 10.000 ;        ;        ; 10.000 ;
; A[5]       ; D[3]        ; 10.000 ;        ;        ; 10.000 ;
; A[5]       ; D[4]        ; 24.500 ;        ;        ; 24.500 ;
; A[5]       ; D[5]        ; 10.000 ;        ;        ; 10.000 ;
; A[5]       ; D[6]        ; 10.000 ;        ;        ; 10.000 ;
; A[5]       ; D[7]        ; 10.000 ;        ;        ; 10.000 ;
; A[5]       ; SND_ENABLEn ; 10.000 ;        ;        ; 10.000 ;
; A[6]       ; C1_4        ; 10.000 ;        ;        ; 10.000 ;
; A[6]       ; C1_7        ;        ; 10.000 ; 10.000 ;        ;
; A[6]       ; C2_4        ; 18.000 ;        ;        ; 18.000 ;
; A[6]       ; C2_7        ;        ; 18.000 ; 18.000 ;        ;
; A[6]       ; CSRn        ;        ; 10.000 ; 10.000 ;        ;
; A[6]       ; CSWn        ;        ; 10.000 ; 10.000 ;        ;
; A[6]       ; D[0]        ; 10.000 ;        ;        ; 10.000 ;
; A[6]       ; D[1]        ; 10.000 ;        ;        ; 10.000 ;
; A[6]       ; D[2]        ; 10.000 ;        ;        ; 10.000 ;
; A[6]       ; D[3]        ; 10.000 ;        ;        ; 10.000 ;
; A[6]       ; D[4]        ; 24.500 ;        ;        ; 24.500 ;
; A[6]       ; D[5]        ; 10.000 ;        ;        ; 10.000 ;
; A[6]       ; D[6]        ; 10.000 ;        ;        ; 10.000 ;
; A[6]       ; D[7]        ; 10.000 ;        ;        ; 10.000 ;
; A[6]       ; SND_ENABLEn ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; C1_4        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[7]       ; C1_7        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; A[7]       ; C2_4        ; 18.000 ; 18.000 ; 18.000 ; 18.000 ;
; A[7]       ; C2_7        ; 18.000 ; 18.000 ; 18.000 ; 18.000 ;
; A[7]       ; CSRn        ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; CSWn        ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; D[0]        ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; D[1]        ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; D[2]        ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; D[3]        ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; D[4]        ; 24.500 ;        ;        ; 24.500 ;
; A[7]       ; D[5]        ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; D[6]        ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; D[7]        ; 10.000 ;        ;        ; 10.000 ;
; A[7]       ; SND_ENABLEn ; 10.000 ;        ;        ; 10.000 ;
; A[13]      ; CS_h8000n   ;        ; 10.000 ; 10.000 ;        ;
; A[13]      ; CS_hA000n   ; 10.000 ;        ;        ; 10.000 ;
; A[13]      ; CS_hC000n   ;        ; 10.000 ; 10.000 ;        ;
; A[13]      ; CS_hE000n   ; 10.000 ;        ;        ; 10.000 ;
; A[13]      ; RAM_CSn     ; 10.000 ;        ;        ; 10.000 ;
; A[13]      ; ROM_ENABLEn ;        ; 10.000 ; 10.000 ;        ;
; A[14]      ; CS_h8000n   ;        ; 10.000 ; 10.000 ;        ;
; A[14]      ; CS_hA000n   ;        ; 10.000 ; 10.000 ;        ;
; A[14]      ; CS_hC000n   ; 10.000 ;        ;        ; 10.000 ;
; A[14]      ; CS_hE000n   ; 10.000 ;        ;        ; 10.000 ;
; A[14]      ; RAM_CSn     ; 10.000 ;        ;        ; 10.000 ;
; A[14]      ; ROM_ENABLEn ;        ; 10.000 ; 10.000 ;        ;
; A[15]      ; CS_h8000n   ; 10.000 ;        ;        ; 10.000 ;
; A[15]      ; CS_hA000n   ; 10.000 ;        ;        ; 10.000 ;
; A[15]      ; CS_hC000n   ; 10.000 ;        ;        ; 10.000 ;
; A[15]      ; CS_hE000n   ; 10.000 ;        ;        ; 10.000 ;
; A[15]      ; RAM_CSn     ;        ; 10.000 ; 10.000 ;        ;
; A[15]      ; ROM_ENABLEn ;        ; 10.000 ; 10.000 ;        ;
; C1_0       ; D[0]        ;        ; 10.000 ; 10.000 ;        ;
; C1_1       ; D[2]        ;        ; 10.000 ; 10.000 ;        ;
; C1_2       ; D[3]        ;        ; 10.000 ; 10.000 ;        ;
; C1_3       ; D[1]        ;        ; 10.000 ; 10.000 ;        ;
; C1_5       ; D[6]        ;        ; 10.000 ; 10.000 ;        ;
; C1_6       ; D[5]        ;        ; 10.000 ; 10.000 ;        ;
; C2_0       ; D[0]        ;        ; 10.000 ; 10.000 ;        ;
; C2_1       ; D[2]        ;        ; 10.000 ; 10.000 ;        ;
; C2_2       ; D[3]        ;        ; 10.000 ; 10.000 ;        ;
; C2_3       ; D[1]        ;        ; 10.000 ; 10.000 ;        ;
; C2_5       ; D[6]        ;        ; 10.000 ; 10.000 ;        ;
; C2_6       ; D[5]        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; C1_4        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; IORQn      ; C1_7        ; 10.800 ; 10.000 ; 10.000 ; 10.800 ;
; IORQn      ; C2_4        ; 18.000 ; 18.000 ; 18.000 ; 18.000 ;
; IORQn      ; C2_7        ; 18.800 ; 18.000 ; 18.000 ; 18.800 ;
; IORQn      ; CSRn        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; CSWn        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; D[0]        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; D[1]        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; D[2]        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; D[3]        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; D[4]        ;        ; 24.500 ; 24.500 ;        ;
; IORQn      ; D[5]        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; D[6]        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; D[7]        ;        ; 10.000 ; 10.000 ;        ;
; IORQn      ; SND_ENABLEn ;        ; 10.000 ; 10.000 ;        ;
; MREQn      ; CS_h8000n   ;        ; 10.000 ; 10.000 ;        ;
; MREQn      ; CS_hA000n   ;        ; 10.000 ; 10.000 ;        ;
; MREQn      ; CS_hC000n   ;        ; 10.000 ; 10.000 ;        ;
; MREQn      ; CS_hE000n   ;        ; 10.000 ; 10.000 ;        ;
; MREQn      ; RAM_CSn     ;        ; 10.000 ; 10.000 ;        ;
; MREQn      ; ROM_ENABLEn ;        ; 10.000 ; 10.000 ;        ;
; RFSH       ; CS_h8000n   ; 10.000 ;        ;        ; 10.000 ;
; RFSH       ; CS_hA000n   ; 10.000 ;        ;        ; 10.000 ;
; RFSH       ; CS_hC000n   ; 10.000 ;        ;        ; 10.000 ;
; RFSH       ; CS_hE000n   ; 10.000 ;        ;        ; 10.000 ;
; RFSH       ; RAM_CSn     ; 10.000 ;        ;        ; 10.000 ;
; RFSH       ; ROM_ENABLEn ; 10.000 ;        ;        ; 10.000 ;
; WRn        ; C1_4        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; WRn        ; C1_7        ; 10.000 ; 10.000 ; 10.000 ; 10.000 ;
; WRn        ; C2_4        ; 18.000 ; 18.000 ; 18.000 ; 18.000 ;
; WRn        ; C2_7        ; 18.000 ; 18.000 ; 18.000 ; 18.000 ;
; WRn        ; CSRn        ; 10.000 ;        ;        ; 10.000 ;
; WRn        ; CSWn        ;        ; 10.000 ; 10.000 ;        ;
; WRn        ; D[0]        ; 10.000 ;        ;        ; 10.000 ;
; WRn        ; D[1]        ; 10.000 ;        ;        ; 10.000 ;
; WRn        ; D[2]        ; 10.000 ;        ;        ; 10.000 ;
; WRn        ; D[3]        ; 10.000 ;        ;        ; 10.000 ;
; WRn        ; D[4]        ; 24.500 ;        ;        ; 24.500 ;
; WRn        ; D[5]        ; 10.000 ;        ;        ; 10.000 ;
; WRn        ; D[6]        ; 10.000 ;        ;        ; 10.000 ;
; WRn        ; D[7]        ; 10.000 ;        ;        ; 10.000 ;
; WRn        ; SND_ENABLEn ;        ; 10.000 ; 10.000 ;        ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ntsc_clock ; ntsc_clock ; 205      ; 2        ; 45       ; 297      ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ntsc_clock ; ntsc_clock ; 205      ; 2        ; 45       ; 297      ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jan  4 17:48:03 2024
Info: Command: quartus_sta portable_coleco -c portable_coleco
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Info (332104): Reading SDC File: '../portable_coleco/constr/porta_glue_coleco.sdc'
Warning (332125): Found combinational loop of 5 nodes
    Warning (332126): Node "r_ctrl_fire~7|pexpin"
    Warning (332126): Node "r_ctrl_fire~7|dataout"
    Warning (332126): Node "r_ctrl_fire~14|[1]"
    Warning (332126): Node "r_ctrl_fire~14|pexpout"
    Warning (332126): Node "r_ctrl_fire~7|[0]"
Warning (332125): Found combinational loop of 5 nodes
    Warning (332126): Node "r_ctrl_arm~7|pexpin"
    Warning (332126): Node "r_ctrl_arm~7|dataout"
    Warning (332126): Node "r_ctrl_arm~14|[0]"
    Warning (332126): Node "r_ctrl_arm~14|pexpout"
    Warning (332126): Node "r_ctrl_arm~7|[0]"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 39.365
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    39.365         0.000 ntsc_clock 
Info (332146): Worst-case hold slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 ntsc_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 135.682
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   135.682         0.000 ntsc_clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 477 megabytes
    Info: Processing ended: Thu Jan  4 17:48:04 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


