F:/Verilog_file/lab2/alu/ALU_up_tb.sv {1 {vlog -work work -vopt -sv -stats=none F:/Verilog_file/lab2/alu/ALU_up_tb.sv
QuestaSim-64 vlog 10.6c Compiler 2017.07 Jul 26 2017
-- Compiling module ALU_TB

Top level modules:
	ALU_TB

} {} {}} F:/Verilog_file/lab2/alu/ALU_up.sv {1 {vlog -work work -vopt -sv -stats=none F:/Verilog_file/lab2/alu/ALU_up.sv
QuestaSim-64 vlog 10.6c Compiler 2017.07 Jul 26 2017
-- Compiling module ALU

Top level modules:
	ALU

} {} {}}
