# üö¶ Proyecto Sem√°foro en Verilog con Display de 7 Segmentos

Este proyecto implementa un sistema de sem√°foro utilizando dise√±o jer√°rquico en Verilog. El sistema incluye un contador de tiempo que se muestra en un display de 7 segmentos. El dise√±o est√° dividido en m√≥dulos para mejorar la legibilidad, la reutilizaci√≥n y la organizaci√≥n del c√≥digo.

## üìÅ Estructura de m√≥dulos

### 1. `top_semaforo.v`

Este es el m√≥dulo principal que integra todos los subm√≥dulos:

- `divi`: divisor de frecuencia.
- `semaforo`: controlador de luces (rojo y verde).
- `tiempo`: controlador del display de 7 segmentos.

```verilog
module top_semaforo(clk_in, rest, lr, lg, seg7);
```

- `clk_in`: reloj principal del sistema.
- `rest`: se√±al de reset.
- `lr`, `lg`: salidas del sem√°foro (luces roja y verde).
- `seg7`: salida del display de 7 segmentos.

---

### 2. `divi.v`

Este m√≥dulo divide la frecuencia del reloj de entrada (`clk_in`) para reducir su velocidad y hacerlo usable por los otros m√≥dulos.

```verilog
module divi(CLK_IN, CLK_OUT, rst);
```

- Divide la frecuencia del reloj con un contador de 24 bits.
- Invierte `CLK_OUT` cada vez que el contador llega a 13_499_999.

---

### 3. `semaforo.v`

Controla las salidas de las luces del sem√°foro (`lr`, `lg`) seg√∫n el estado del contador `y`.

```verilog
module smaforo(clk, rst, lr, lg);
```

- Usa un contador de 4 bits (`y`) que avanza en cada pulso de reloj.
- Controla cu√°ndo debe estar la luz roja (`lr`) o la verde (`lg`) activada.
- El ciclo se reinicia despu√©s de 8 estados.

---

### 4. `tiempo.v`

Controla el valor que se muestra en el display de 7 segmentos, representando el tiempo transcurrido en n√∫meros del 0 al 9.

```verilog
module tiempo(clk, rst, seg7);
```

- Usa el mismo contador de 4 bits que `smaforo.v`.
- Mapea cada valor del contador a un patr√≥n binario correspondiente a un d√≠gito decimal en el display de 7 segmentos.

---

## üí° Ejecuci√≥n del sistema

1. La se√±al de reloj (`clk_in`) se divide usando `divi.v`.
2. El reloj reducido se usa para avanzar un contador en los m√≥dulos `smaforo` y `tiempo`.
3. `smaforo` controla las salidas del sem√°foro (luces).
4. `tiempo` visualiza el estado del contador en un display de 7 segmentos.

---

## üß™ Simulaci√≥n y prueba

- El sistema puede probarse en entornos como **ModelSim**, **Vivado**, o **Icarus Verilog**.
- Se recomienda simular cada m√≥dulo por separado antes de integrar.

---

## üîß Posibles mejoras

- Agregar luz amarilla (LED adicional).
- Incluir control manual o autom√°tico de cambio.
- A√±adir tiempo configurable mediante switches externos.

---

## üìÅ Archivos

- `top_semaforo.v` ‚Äì m√≥dulo principal.
- `divi.v` ‚Äì divisor de reloj.
- `smaforo.v` ‚Äì controlador del sem√°foro.
- `tiempo.v` ‚Äì visualizaci√≥n de tiempo en display de 7 segmentos.

---

## üìù Licencia

Este proyecto es libre de uso acad√©mico y educativo. Si lo usas en un proyecto m√°s grande, por favor proporciona cr√©dito.
