TimeQuest Timing Analyzer report for data_d
Sat Apr 02 13:46:40 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Signal Integrity Metrics (Slow 1200mv 0c Model)
 49. Signal Integrity Metrics (Slow 1200mv 85c Model)
 50. Signal Integrity Metrics (Fast 1200mv 0c Model)
 51. Clock Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; data_d                                                            ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE22F17C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -11.696                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.073  ; 0.303        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.073  ; 0.303        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.073  ; 0.303        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.086  ; 0.316        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_rtl_0|auto_generated|ram_block1a0|clk0                                          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_rtl_0|auto_generated|ram_block1a0|clk1                                          ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                             ;
; 0.444  ; 0.674        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.449  ; 0.679        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.451  ; 0.681        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.451  ; 0.681        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                         ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                           ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                             ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_rtl_0|auto_generated|ram_block1a0|clk0                                          ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_rtl_0|auto_generated|ram_block1a0|clk1                                          ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; W_data[*]   ; clk        ; 1.729  ; 2.227  ; Rise       ; clk             ;
;  W_data[0]  ; clk        ; 1.300  ; 1.723  ; Rise       ; clk             ;
;  W_data[1]  ; clk        ; 1.516  ; 2.044  ; Rise       ; clk             ;
;  W_data[2]  ; clk        ; 1.067  ; 1.489  ; Rise       ; clk             ;
;  W_data[3]  ; clk        ; 1.446  ; 1.931  ; Rise       ; clk             ;
;  W_data[4]  ; clk        ; 1.478  ; 1.917  ; Rise       ; clk             ;
;  W_data[5]  ; clk        ; -0.665 ; -0.509 ; Rise       ; clk             ;
;  W_data[6]  ; clk        ; -0.210 ; -0.132 ; Rise       ; clk             ;
;  W_data[7]  ; clk        ; 1.404  ; 1.886  ; Rise       ; clk             ;
;  W_data[8]  ; clk        ; -0.480 ; -0.315 ; Rise       ; clk             ;
;  W_data[9]  ; clk        ; -0.563 ; -0.432 ; Rise       ; clk             ;
;  W_data[10] ; clk        ; 1.632  ; 2.102  ; Rise       ; clk             ;
;  W_data[11] ; clk        ; 1.084  ; 1.506  ; Rise       ; clk             ;
;  W_data[12] ; clk        ; 1.729  ; 2.227  ; Rise       ; clk             ;
;  W_data[13] ; clk        ; 1.460  ; 1.917  ; Rise       ; clk             ;
;  W_data[14] ; clk        ; 1.377  ; 1.859  ; Rise       ; clk             ;
;  W_data[15] ; clk        ; 1.412  ; 1.844  ; Rise       ; clk             ;
; addr[*]     ; clk        ; 1.780  ; 2.277  ; Rise       ; clk             ;
;  addr[0]    ; clk        ; 1.525  ; 1.963  ; Rise       ; clk             ;
;  addr[1]    ; clk        ; 1.404  ; 1.888  ; Rise       ; clk             ;
;  addr[2]    ; clk        ; 1.780  ; 2.277  ; Rise       ; clk             ;
;  addr[3]    ; clk        ; 1.182  ; 1.628  ; Rise       ; clk             ;
;  addr[4]    ; clk        ; 1.379  ; 1.812  ; Rise       ; clk             ;
;  addr[5]    ; clk        ; 1.296  ; 1.732  ; Rise       ; clk             ;
;  addr[6]    ; clk        ; 1.452  ; 1.920  ; Rise       ; clk             ;
;  addr[7]    ; clk        ; 0.812  ; 1.236  ; Rise       ; clk             ;
; rd          ; clk        ; 2.213  ; 2.635  ; Rise       ; clk             ;
; wr          ; clk        ; 1.813  ; 2.199  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; W_data[*]   ; clk        ; 0.939  ; 0.783  ; Rise       ; clk             ;
;  W_data[0]  ; clk        ; -0.938 ; -1.351 ; Rise       ; clk             ;
;  W_data[1]  ; clk        ; -1.145 ; -1.659 ; Rise       ; clk             ;
;  W_data[2]  ; clk        ; -0.714 ; -1.127 ; Rise       ; clk             ;
;  W_data[3]  ; clk        ; -1.079 ; -1.551 ; Rise       ; clk             ;
;  W_data[4]  ; clk        ; -1.112 ; -1.539 ; Rise       ; clk             ;
;  W_data[5]  ; clk        ; 0.939  ; 0.783  ; Rise       ; clk             ;
;  W_data[6]  ; clk        ; 0.503  ; 0.422  ; Rise       ; clk             ;
;  W_data[7]  ; clk        ; -1.038 ; -1.508 ; Rise       ; clk             ;
;  W_data[8]  ; clk        ; 0.762  ; 0.597  ; Rise       ; clk             ;
;  W_data[9]  ; clk        ; 0.841  ; 0.710  ; Rise       ; clk             ;
;  W_data[10] ; clk        ; -1.257 ; -1.715 ; Rise       ; clk             ;
;  W_data[11] ; clk        ; -0.731 ; -1.144 ; Rise       ; clk             ;
;  W_data[12] ; clk        ; -1.354 ; -1.836 ; Rise       ; clk             ;
;  W_data[13] ; clk        ; -1.095 ; -1.539 ; Rise       ; clk             ;
;  W_data[14] ; clk        ; -1.012 ; -1.482 ; Rise       ; clk             ;
;  W_data[15] ; clk        ; -1.049 ; -1.469 ; Rise       ; clk             ;
; addr[*]     ; clk        ; -0.468 ; -0.884 ; Rise       ; clk             ;
;  addr[0]    ; clk        ; -1.156 ; -1.583 ; Rise       ; clk             ;
;  addr[1]    ; clk        ; -1.036 ; -1.509 ; Rise       ; clk             ;
;  addr[2]    ; clk        ; -1.401 ; -1.883 ; Rise       ; clk             ;
;  addr[3]    ; clk        ; -0.823 ; -1.260 ; Rise       ; clk             ;
;  addr[4]    ; clk        ; -1.016 ; -1.437 ; Rise       ; clk             ;
;  addr[5]    ; clk        ; -0.933 ; -1.359 ; Rise       ; clk             ;
;  addr[6]    ; clk        ; -1.086 ; -1.541 ; Rise       ; clk             ;
;  addr[7]    ; clk        ; -0.468 ; -0.884 ; Rise       ; clk             ;
; rd          ; clk        ; -1.749 ; -2.092 ; Rise       ; clk             ;
; wr          ; clk        ; -0.943 ; -1.276 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R_data[*]   ; clk        ; 9.766 ; 9.722 ; Rise       ; clk             ;
;  R_data[0]  ; clk        ; 9.163 ; 9.118 ; Rise       ; clk             ;
;  R_data[1]  ; clk        ; 9.064 ; 9.041 ; Rise       ; clk             ;
;  R_data[2]  ; clk        ; 9.153 ; 9.173 ; Rise       ; clk             ;
;  R_data[3]  ; clk        ; 9.293 ; 9.282 ; Rise       ; clk             ;
;  R_data[4]  ; clk        ; 8.955 ; 8.889 ; Rise       ; clk             ;
;  R_data[5]  ; clk        ; 8.334 ; 8.294 ; Rise       ; clk             ;
;  R_data[6]  ; clk        ; 8.685 ; 8.616 ; Rise       ; clk             ;
;  R_data[7]  ; clk        ; 8.951 ; 8.893 ; Rise       ; clk             ;
;  R_data[8]  ; clk        ; 8.781 ; 8.735 ; Rise       ; clk             ;
;  R_data[9]  ; clk        ; 9.080 ; 9.035 ; Rise       ; clk             ;
;  R_data[10] ; clk        ; 9.252 ; 9.185 ; Rise       ; clk             ;
;  R_data[11] ; clk        ; 9.766 ; 9.722 ; Rise       ; clk             ;
;  R_data[12] ; clk        ; 9.005 ; 8.928 ; Rise       ; clk             ;
;  R_data[13] ; clk        ; 8.878 ; 8.855 ; Rise       ; clk             ;
;  R_data[14] ; clk        ; 8.896 ; 8.892 ; Rise       ; clk             ;
;  R_data[15] ; clk        ; 8.839 ; 8.804 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R_data[*]   ; clk        ; 8.054 ; 8.014 ; Rise       ; clk             ;
;  R_data[0]  ; clk        ; 8.847 ; 8.803 ; Rise       ; clk             ;
;  R_data[1]  ; clk        ; 8.756 ; 8.732 ; Rise       ; clk             ;
;  R_data[2]  ; clk        ; 8.839 ; 8.857 ; Rise       ; clk             ;
;  R_data[3]  ; clk        ; 8.975 ; 8.964 ; Rise       ; clk             ;
;  R_data[4]  ; clk        ; 8.649 ; 8.584 ; Rise       ; clk             ;
;  R_data[5]  ; clk        ; 8.054 ; 8.014 ; Rise       ; clk             ;
;  R_data[6]  ; clk        ; 8.390 ; 8.323 ; Rise       ; clk             ;
;  R_data[7]  ; clk        ; 8.646 ; 8.588 ; Rise       ; clk             ;
;  R_data[8]  ; clk        ; 8.482 ; 8.437 ; Rise       ; clk             ;
;  R_data[9]  ; clk        ; 8.770 ; 8.725 ; Rise       ; clk             ;
;  R_data[10] ; clk        ; 8.934 ; 8.868 ; Rise       ; clk             ;
;  R_data[11] ; clk        ; 9.429 ; 9.386 ; Rise       ; clk             ;
;  R_data[12] ; clk        ; 8.698 ; 8.623 ; Rise       ; clk             ;
;  R_data[13] ; clk        ; 8.575 ; 8.552 ; Rise       ; clk             ;
;  R_data[14] ; clk        ; 8.593 ; 8.588 ; Rise       ; clk             ;
;  R_data[15] ; clk        ; 8.538 ; 8.503 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -11.696                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.095  ; 0.325        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.095  ; 0.325        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.097  ; 0.327        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                         ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_rtl_0|auto_generated|ram_block1a0|clk0                                          ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_rtl_0|auto_generated|ram_block1a0|clk1                                          ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                             ;
; 0.434  ; 0.664        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.440  ; 0.670        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.442  ; 0.672        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                         ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                           ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                             ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_rtl_0|auto_generated|ram_block1a0|clk0                                          ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_rtl_0|auto_generated|ram_block1a0|clk1                                          ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; W_data[*]   ; clk        ; 1.511  ; 1.878  ; Rise       ; clk             ;
;  W_data[0]  ; clk        ; 1.112  ; 1.442  ; Rise       ; clk             ;
;  W_data[1]  ; clk        ; 1.315  ; 1.723  ; Rise       ; clk             ;
;  W_data[2]  ; clk        ; 0.902  ; 1.230  ; Rise       ; clk             ;
;  W_data[3]  ; clk        ; 1.247  ; 1.619  ; Rise       ; clk             ;
;  W_data[4]  ; clk        ; 1.278  ; 1.607  ; Rise       ; clk             ;
;  W_data[5]  ; clk        ; -0.559 ; -0.390 ; Rise       ; clk             ;
;  W_data[6]  ; clk        ; -0.155 ; -0.041 ; Rise       ; clk             ;
;  W_data[7]  ; clk        ; 1.210  ; 1.583  ; Rise       ; clk             ;
;  W_data[8]  ; clk        ; -0.391 ; -0.207 ; Rise       ; clk             ;
;  W_data[9]  ; clk        ; -0.478 ; -0.316 ; Rise       ; clk             ;
;  W_data[10] ; clk        ; 1.421  ; 1.772  ; Rise       ; clk             ;
;  W_data[11] ; clk        ; 0.914  ; 1.246  ; Rise       ; clk             ;
;  W_data[12] ; clk        ; 1.511  ; 1.878  ; Rise       ; clk             ;
;  W_data[13] ; clk        ; 1.263  ; 1.609  ; Rise       ; clk             ;
;  W_data[14] ; clk        ; 1.185  ; 1.570  ; Rise       ; clk             ;
;  W_data[15] ; clk        ; 1.214  ; 1.542  ; Rise       ; clk             ;
; addr[*]     ; clk        ; 1.561  ; 1.939  ; Rise       ; clk             ;
;  addr[0]    ; clk        ; 1.318  ; 1.658  ; Rise       ; clk             ;
;  addr[1]    ; clk        ; 1.205  ; 1.585  ; Rise       ; clk             ;
;  addr[2]    ; clk        ; 1.561  ; 1.939  ; Rise       ; clk             ;
;  addr[3]    ; clk        ; 1.003  ; 1.356  ; Rise       ; clk             ;
;  addr[4]    ; clk        ; 1.183  ; 1.514  ; Rise       ; clk             ;
;  addr[5]    ; clk        ; 1.116  ; 1.447  ; Rise       ; clk             ;
;  addr[6]    ; clk        ; 1.251  ; 1.599  ; Rise       ; clk             ;
;  addr[7]    ; clk        ; 0.659  ; 1.002  ; Rise       ; clk             ;
; rd          ; clk        ; 1.921  ; 2.237  ; Rise       ; clk             ;
; wr          ; clk        ; 1.547  ; 1.848  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; W_data[*]   ; clk        ; 0.816  ; 0.649  ; Rise       ; clk             ;
;  W_data[0]  ; clk        ; -0.784 ; -1.105 ; Rise       ; clk             ;
;  W_data[1]  ; clk        ; -0.979 ; -1.375 ; Rise       ; clk             ;
;  W_data[2]  ; clk        ; -0.582 ; -0.901 ; Rise       ; clk             ;
;  W_data[3]  ; clk        ; -0.913 ; -1.275 ; Rise       ; clk             ;
;  W_data[4]  ; clk        ; -0.946 ; -1.264 ; Rise       ; clk             ;
;  W_data[5]  ; clk        ; 0.816  ; 0.649  ; Rise       ; clk             ;
;  W_data[6]  ; clk        ; 0.428  ; 0.314  ; Rise       ; clk             ;
;  W_data[7]  ; clk        ; -0.878 ; -1.240 ; Rise       ; clk             ;
;  W_data[8]  ; clk        ; 0.655  ; 0.472  ; Rise       ; clk             ;
;  W_data[9]  ; clk        ; 0.739  ; 0.577  ; Rise       ; clk             ;
;  W_data[10] ; clk        ; -1.080 ; -1.422 ; Rise       ; clk             ;
;  W_data[11] ; clk        ; -0.594 ; -0.916 ; Rise       ; clk             ;
;  W_data[12] ; clk        ; -1.169 ; -1.524 ; Rise       ; clk             ;
;  W_data[13] ; clk        ; -0.931 ; -1.266 ; Rise       ; clk             ;
;  W_data[14] ; clk        ; -0.854 ; -1.228 ; Rise       ; clk             ;
;  W_data[15] ; clk        ; -0.884 ; -1.202 ; Rise       ; clk             ;
; addr[*]     ; clk        ; -0.347 ; -0.682 ; Rise       ; clk             ;
;  addr[0]    ; clk        ; -0.983 ; -1.313 ; Rise       ; clk             ;
;  addr[1]    ; clk        ; -0.872 ; -1.243 ; Rise       ; clk             ;
;  addr[2]    ; clk        ; -1.216 ; -1.583 ; Rise       ; clk             ;
;  addr[3]    ; clk        ; -0.677 ; -1.023 ; Rise       ; clk             ;
;  addr[4]    ; clk        ; -0.853 ; -1.175 ; Rise       ; clk             ;
;  addr[5]    ; clk        ; -0.787 ; -1.109 ; Rise       ; clk             ;
;  addr[6]    ; clk        ; -0.919 ; -1.257 ; Rise       ; clk             ;
;  addr[7]    ; clk        ; -0.347 ; -0.682 ; Rise       ; clk             ;
; rd          ; clk        ; -1.513 ; -1.769 ; Rise       ; clk             ;
; wr          ; clk        ; -0.773 ; -1.030 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R_data[*]   ; clk        ; 8.808 ; 8.722 ; Rise       ; clk             ;
;  R_data[0]  ; clk        ; 8.233 ; 8.166 ; Rise       ; clk             ;
;  R_data[1]  ; clk        ; 8.157 ; 8.081 ; Rise       ; clk             ;
;  R_data[2]  ; clk        ; 8.227 ; 8.210 ; Rise       ; clk             ;
;  R_data[3]  ; clk        ; 8.373 ; 8.290 ; Rise       ; clk             ;
;  R_data[4]  ; clk        ; 8.039 ; 7.975 ; Rise       ; clk             ;
;  R_data[5]  ; clk        ; 7.459 ; 7.433 ; Rise       ; clk             ;
;  R_data[6]  ; clk        ; 7.790 ; 7.719 ; Rise       ; clk             ;
;  R_data[7]  ; clk        ; 8.034 ; 7.951 ; Rise       ; clk             ;
;  R_data[8]  ; clk        ; 7.876 ; 7.836 ; Rise       ; clk             ;
;  R_data[9]  ; clk        ; 8.157 ; 8.092 ; Rise       ; clk             ;
;  R_data[10] ; clk        ; 8.307 ; 8.207 ; Rise       ; clk             ;
;  R_data[11] ; clk        ; 8.808 ; 8.722 ; Rise       ; clk             ;
;  R_data[12] ; clk        ; 8.083 ; 8.017 ; Rise       ; clk             ;
;  R_data[13] ; clk        ; 7.969 ; 7.931 ; Rise       ; clk             ;
;  R_data[14] ; clk        ; 7.986 ; 7.967 ; Rise       ; clk             ;
;  R_data[15] ; clk        ; 7.924 ; 7.864 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R_data[*]   ; clk        ; 7.192 ; 7.166 ; Rise       ; clk             ;
;  R_data[0]  ; clk        ; 7.933 ; 7.869 ; Rise       ; clk             ;
;  R_data[1]  ; clk        ; 7.865 ; 7.790 ; Rise       ; clk             ;
;  R_data[2]  ; clk        ; 7.929 ; 7.912 ; Rise       ; clk             ;
;  R_data[3]  ; clk        ; 8.072 ; 7.991 ; Rise       ; clk             ;
;  R_data[4]  ; clk        ; 7.749 ; 7.687 ; Rise       ; clk             ;
;  R_data[5]  ; clk        ; 7.192 ; 7.166 ; Rise       ; clk             ;
;  R_data[6]  ; clk        ; 7.510 ; 7.441 ; Rise       ; clk             ;
;  R_data[7]  ; clk        ; 7.744 ; 7.663 ; Rise       ; clk             ;
;  R_data[8]  ; clk        ; 7.592 ; 7.553 ; Rise       ; clk             ;
;  R_data[9]  ; clk        ; 7.862 ; 7.799 ; Rise       ; clk             ;
;  R_data[10] ; clk        ; 8.006 ; 7.909 ; Rise       ; clk             ;
;  R_data[11] ; clk        ; 8.489 ; 8.406 ; Rise       ; clk             ;
;  R_data[12] ; clk        ; 7.791 ; 7.727 ; Rise       ; clk             ;
;  R_data[13] ; clk        ; 7.681 ; 7.645 ; Rise       ; clk             ;
;  R_data[14] ; clk        ; 7.697 ; 7.679 ; Rise       ; clk             ;
;  R_data[15] ; clk        ; 7.638 ; 7.580 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -7.475                          ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.118 ; 0.112        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.117 ; 0.113        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_rtl_0|auto_generated|ram_block1a0|clk0                                          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mem_rtl_0|auto_generated|ram_block1a0|clk1                                          ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                           ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                         ;
; 0.653  ; 0.883        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.656  ; 0.886        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.656  ; 0.886        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.656  ; 0.886        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; altsyncram:mem_rtl_0|altsyncram_usd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                           ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                             ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_rtl_0|auto_generated|ram_block1a0|clk0                                          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; mem_rtl_0|auto_generated|ram_block1a0|clk1                                          ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; W_data[*]   ; clk        ; 0.982  ; 1.636  ; Rise       ; clk             ;
;  W_data[0]  ; clk        ; 0.746  ; 1.336  ; Rise       ; clk             ;
;  W_data[1]  ; clk        ; 0.886  ; 1.545  ; Rise       ; clk             ;
;  W_data[2]  ; clk        ; 0.611  ; 1.191  ; Rise       ; clk             ;
;  W_data[3]  ; clk        ; 0.819  ; 1.467  ; Rise       ; clk             ;
;  W_data[4]  ; clk        ; 0.819  ; 1.444  ; Rise       ; clk             ;
;  W_data[5]  ; clk        ; -0.357 ; -0.047 ; Rise       ; clk             ;
;  W_data[6]  ; clk        ; -0.083 ; 0.171  ; Rise       ; clk             ;
;  W_data[7]  ; clk        ; 0.789  ; 1.432  ; Rise       ; clk             ;
;  W_data[8]  ; clk        ; -0.244 ; 0.054  ; Rise       ; clk             ;
;  W_data[9]  ; clk        ; -0.300 ; 0.004  ; Rise       ; clk             ;
;  W_data[10] ; clk        ; 0.923  ; 1.575  ; Rise       ; clk             ;
;  W_data[11] ; clk        ; 0.616  ; 1.200  ; Rise       ; clk             ;
;  W_data[12] ; clk        ; 0.982  ; 1.636  ; Rise       ; clk             ;
;  W_data[13] ; clk        ; 0.820  ; 1.447  ; Rise       ; clk             ;
;  W_data[14] ; clk        ; 0.796  ; 1.431  ; Rise       ; clk             ;
;  W_data[15] ; clk        ; 0.787  ; 1.404  ; Rise       ; clk             ;
; addr[*]     ; clk        ; 1.017  ; 1.683  ; Rise       ; clk             ;
;  addr[0]    ; clk        ; 0.870  ; 1.505  ; Rise       ; clk             ;
;  addr[1]    ; clk        ; 0.805  ; 1.448  ; Rise       ; clk             ;
;  addr[2]    ; clk        ; 1.017  ; 1.683  ; Rise       ; clk             ;
;  addr[3]    ; clk        ; 0.694  ; 1.295  ; Rise       ; clk             ;
;  addr[4]    ; clk        ; 0.777  ; 1.391  ; Rise       ; clk             ;
;  addr[5]    ; clk        ; 0.740  ; 1.340  ; Rise       ; clk             ;
;  addr[6]    ; clk        ; 0.839  ; 1.459  ; Rise       ; clk             ;
;  addr[7]    ; clk        ; 0.466  ; 1.034  ; Rise       ; clk             ;
; rd          ; clk        ; 1.248  ; 1.844  ; Rise       ; clk             ;
; wr          ; clk        ; 1.022  ; 1.570  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; W_data[*]   ; clk        ; 0.522  ; 0.210  ; Rise       ; clk             ;
;  W_data[0]  ; clk        ; -0.534 ; -1.114 ; Rise       ; clk             ;
;  W_data[1]  ; clk        ; -0.668 ; -1.315 ; Rise       ; clk             ;
;  W_data[2]  ; clk        ; -0.403 ; -0.975 ; Rise       ; clk             ;
;  W_data[3]  ; clk        ; -0.604 ; -1.240 ; Rise       ; clk             ;
;  W_data[4]  ; clk        ; -0.601 ; -1.218 ; Rise       ; clk             ;
;  W_data[5]  ; clk        ; 0.522  ; 0.210  ; Rise       ; clk             ;
;  W_data[6]  ; clk        ; 0.259  ; 0.001  ; Rise       ; clk             ;
;  W_data[7]  ; clk        ; -0.575 ; -1.207 ; Rise       ; clk             ;
;  W_data[8]  ; clk        ; 0.414  ; 0.113  ; Rise       ; clk             ;
;  W_data[9]  ; clk        ; 0.468  ; 0.161  ; Rise       ; clk             ;
;  W_data[10] ; clk        ; -0.703 ; -1.343 ; Rise       ; clk             ;
;  W_data[11] ; clk        ; -0.409 ; -0.983 ; Rise       ; clk             ;
;  W_data[12] ; clk        ; -0.758 ; -1.403 ; Rise       ; clk             ;
;  W_data[13] ; clk        ; -0.603 ; -1.220 ; Rise       ; clk             ;
;  W_data[14] ; clk        ; -0.582 ; -1.205 ; Rise       ; clk             ;
;  W_data[15] ; clk        ; -0.571 ; -1.180 ; Rise       ; clk             ;
; addr[*]     ; clk        ; -0.264 ; -0.823 ; Rise       ; clk             ;
;  addr[0]    ; clk        ; -0.650 ; -1.276 ; Rise       ; clk             ;
;  addr[1]    ; clk        ; -0.590 ; -1.221 ; Rise       ; clk             ;
;  addr[2]    ; clk        ; -0.791 ; -1.447 ; Rise       ; clk             ;
;  addr[3]    ; clk        ; -0.483 ; -1.074 ; Rise       ; clk             ;
;  addr[4]    ; clk        ; -0.560 ; -1.166 ; Rise       ; clk             ;
;  addr[5]    ; clk        ; -0.527 ; -1.117 ; Rise       ; clk             ;
;  addr[6]    ; clk        ; -0.620 ; -1.232 ; Rise       ; clk             ;
;  addr[7]    ; clk        ; -0.264 ; -0.823 ; Rise       ; clk             ;
; rd          ; clk        ; -0.994 ; -1.546 ; Rise       ; clk             ;
; wr          ; clk        ; -0.538 ; -1.050 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R_data[*]   ; clk        ; 5.391 ; 5.533 ; Rise       ; clk             ;
;  R_data[0]  ; clk        ; 5.034 ; 5.125 ; Rise       ; clk             ;
;  R_data[1]  ; clk        ; 4.990 ; 5.097 ; Rise       ; clk             ;
;  R_data[2]  ; clk        ; 5.048 ; 5.153 ; Rise       ; clk             ;
;  R_data[3]  ; clk        ; 5.110 ; 5.230 ; Rise       ; clk             ;
;  R_data[4]  ; clk        ; 4.930 ; 4.994 ; Rise       ; clk             ;
;  R_data[5]  ; clk        ; 4.583 ; 4.617 ; Rise       ; clk             ;
;  R_data[6]  ; clk        ; 4.763 ; 4.808 ; Rise       ; clk             ;
;  R_data[7]  ; clk        ; 4.917 ; 4.980 ; Rise       ; clk             ;
;  R_data[8]  ; clk        ; 4.837 ; 4.895 ; Rise       ; clk             ;
;  R_data[9]  ; clk        ; 4.998 ; 5.082 ; Rise       ; clk             ;
;  R_data[10] ; clk        ; 5.079 ; 5.162 ; Rise       ; clk             ;
;  R_data[11] ; clk        ; 5.391 ; 5.533 ; Rise       ; clk             ;
;  R_data[12] ; clk        ; 4.945 ; 5.015 ; Rise       ; clk             ;
;  R_data[13] ; clk        ; 4.896 ; 4.969 ; Rise       ; clk             ;
;  R_data[14] ; clk        ; 4.902 ; 4.993 ; Rise       ; clk             ;
;  R_data[15] ; clk        ; 4.856 ; 4.915 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R_data[*]   ; clk        ; 4.389 ; 4.422 ; Rise       ; clk             ;
;  R_data[0]  ; clk        ; 4.823 ; 4.911 ; Rise       ; clk             ;
;  R_data[1]  ; clk        ; 4.784 ; 4.887 ; Rise       ; clk             ;
;  R_data[2]  ; clk        ; 4.836 ; 4.937 ; Rise       ; clk             ;
;  R_data[3]  ; clk        ; 4.899 ; 5.015 ; Rise       ; clk             ;
;  R_data[4]  ; clk        ; 4.722 ; 4.784 ; Rise       ; clk             ;
;  R_data[5]  ; clk        ; 4.389 ; 4.422 ; Rise       ; clk             ;
;  R_data[6]  ; clk        ; 4.563 ; 4.605 ; Rise       ; clk             ;
;  R_data[7]  ; clk        ; 4.710 ; 4.771 ; Rise       ; clk             ;
;  R_data[8]  ; clk        ; 4.633 ; 4.689 ; Rise       ; clk             ;
;  R_data[9]  ; clk        ; 4.788 ; 4.868 ; Rise       ; clk             ;
;  R_data[10] ; clk        ; 4.865 ; 4.946 ; Rise       ; clk             ;
;  R_data[11] ; clk        ; 5.169 ; 5.306 ; Rise       ; clk             ;
;  R_data[12] ; clk        ; 4.737 ; 4.805 ; Rise       ; clk             ;
;  R_data[13] ; clk        ; 4.690 ; 4.761 ; Rise       ; clk             ;
;  R_data[14] ; clk        ; 4.696 ; 4.783 ; Rise       ; clk             ;
;  R_data[15] ; clk        ; 4.652 ; 4.708 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clk             ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -11.696             ;
;  clk             ; N/A   ; N/A  ; N/A      ; N/A     ; -11.696             ;
+------------------+-------+------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; W_data[*]   ; clk        ; 1.729  ; 2.227  ; Rise       ; clk             ;
;  W_data[0]  ; clk        ; 1.300  ; 1.723  ; Rise       ; clk             ;
;  W_data[1]  ; clk        ; 1.516  ; 2.044  ; Rise       ; clk             ;
;  W_data[2]  ; clk        ; 1.067  ; 1.489  ; Rise       ; clk             ;
;  W_data[3]  ; clk        ; 1.446  ; 1.931  ; Rise       ; clk             ;
;  W_data[4]  ; clk        ; 1.478  ; 1.917  ; Rise       ; clk             ;
;  W_data[5]  ; clk        ; -0.357 ; -0.047 ; Rise       ; clk             ;
;  W_data[6]  ; clk        ; -0.083 ; 0.171  ; Rise       ; clk             ;
;  W_data[7]  ; clk        ; 1.404  ; 1.886  ; Rise       ; clk             ;
;  W_data[8]  ; clk        ; -0.244 ; 0.054  ; Rise       ; clk             ;
;  W_data[9]  ; clk        ; -0.300 ; 0.004  ; Rise       ; clk             ;
;  W_data[10] ; clk        ; 1.632  ; 2.102  ; Rise       ; clk             ;
;  W_data[11] ; clk        ; 1.084  ; 1.506  ; Rise       ; clk             ;
;  W_data[12] ; clk        ; 1.729  ; 2.227  ; Rise       ; clk             ;
;  W_data[13] ; clk        ; 1.460  ; 1.917  ; Rise       ; clk             ;
;  W_data[14] ; clk        ; 1.377  ; 1.859  ; Rise       ; clk             ;
;  W_data[15] ; clk        ; 1.412  ; 1.844  ; Rise       ; clk             ;
; addr[*]     ; clk        ; 1.780  ; 2.277  ; Rise       ; clk             ;
;  addr[0]    ; clk        ; 1.525  ; 1.963  ; Rise       ; clk             ;
;  addr[1]    ; clk        ; 1.404  ; 1.888  ; Rise       ; clk             ;
;  addr[2]    ; clk        ; 1.780  ; 2.277  ; Rise       ; clk             ;
;  addr[3]    ; clk        ; 1.182  ; 1.628  ; Rise       ; clk             ;
;  addr[4]    ; clk        ; 1.379  ; 1.812  ; Rise       ; clk             ;
;  addr[5]    ; clk        ; 1.296  ; 1.732  ; Rise       ; clk             ;
;  addr[6]    ; clk        ; 1.452  ; 1.920  ; Rise       ; clk             ;
;  addr[7]    ; clk        ; 0.812  ; 1.236  ; Rise       ; clk             ;
; rd          ; clk        ; 2.213  ; 2.635  ; Rise       ; clk             ;
; wr          ; clk        ; 1.813  ; 2.199  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; W_data[*]   ; clk        ; 0.939  ; 0.783  ; Rise       ; clk             ;
;  W_data[0]  ; clk        ; -0.534 ; -1.105 ; Rise       ; clk             ;
;  W_data[1]  ; clk        ; -0.668 ; -1.315 ; Rise       ; clk             ;
;  W_data[2]  ; clk        ; -0.403 ; -0.901 ; Rise       ; clk             ;
;  W_data[3]  ; clk        ; -0.604 ; -1.240 ; Rise       ; clk             ;
;  W_data[4]  ; clk        ; -0.601 ; -1.218 ; Rise       ; clk             ;
;  W_data[5]  ; clk        ; 0.939  ; 0.783  ; Rise       ; clk             ;
;  W_data[6]  ; clk        ; 0.503  ; 0.422  ; Rise       ; clk             ;
;  W_data[7]  ; clk        ; -0.575 ; -1.207 ; Rise       ; clk             ;
;  W_data[8]  ; clk        ; 0.762  ; 0.597  ; Rise       ; clk             ;
;  W_data[9]  ; clk        ; 0.841  ; 0.710  ; Rise       ; clk             ;
;  W_data[10] ; clk        ; -0.703 ; -1.343 ; Rise       ; clk             ;
;  W_data[11] ; clk        ; -0.409 ; -0.916 ; Rise       ; clk             ;
;  W_data[12] ; clk        ; -0.758 ; -1.403 ; Rise       ; clk             ;
;  W_data[13] ; clk        ; -0.603 ; -1.220 ; Rise       ; clk             ;
;  W_data[14] ; clk        ; -0.582 ; -1.205 ; Rise       ; clk             ;
;  W_data[15] ; clk        ; -0.571 ; -1.180 ; Rise       ; clk             ;
; addr[*]     ; clk        ; -0.264 ; -0.682 ; Rise       ; clk             ;
;  addr[0]    ; clk        ; -0.650 ; -1.276 ; Rise       ; clk             ;
;  addr[1]    ; clk        ; -0.590 ; -1.221 ; Rise       ; clk             ;
;  addr[2]    ; clk        ; -0.791 ; -1.447 ; Rise       ; clk             ;
;  addr[3]    ; clk        ; -0.483 ; -1.023 ; Rise       ; clk             ;
;  addr[4]    ; clk        ; -0.560 ; -1.166 ; Rise       ; clk             ;
;  addr[5]    ; clk        ; -0.527 ; -1.109 ; Rise       ; clk             ;
;  addr[6]    ; clk        ; -0.620 ; -1.232 ; Rise       ; clk             ;
;  addr[7]    ; clk        ; -0.264 ; -0.682 ; Rise       ; clk             ;
; rd          ; clk        ; -0.994 ; -1.546 ; Rise       ; clk             ;
; wr          ; clk        ; -0.538 ; -1.030 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R_data[*]   ; clk        ; 9.766 ; 9.722 ; Rise       ; clk             ;
;  R_data[0]  ; clk        ; 9.163 ; 9.118 ; Rise       ; clk             ;
;  R_data[1]  ; clk        ; 9.064 ; 9.041 ; Rise       ; clk             ;
;  R_data[2]  ; clk        ; 9.153 ; 9.173 ; Rise       ; clk             ;
;  R_data[3]  ; clk        ; 9.293 ; 9.282 ; Rise       ; clk             ;
;  R_data[4]  ; clk        ; 8.955 ; 8.889 ; Rise       ; clk             ;
;  R_data[5]  ; clk        ; 8.334 ; 8.294 ; Rise       ; clk             ;
;  R_data[6]  ; clk        ; 8.685 ; 8.616 ; Rise       ; clk             ;
;  R_data[7]  ; clk        ; 8.951 ; 8.893 ; Rise       ; clk             ;
;  R_data[8]  ; clk        ; 8.781 ; 8.735 ; Rise       ; clk             ;
;  R_data[9]  ; clk        ; 9.080 ; 9.035 ; Rise       ; clk             ;
;  R_data[10] ; clk        ; 9.252 ; 9.185 ; Rise       ; clk             ;
;  R_data[11] ; clk        ; 9.766 ; 9.722 ; Rise       ; clk             ;
;  R_data[12] ; clk        ; 9.005 ; 8.928 ; Rise       ; clk             ;
;  R_data[13] ; clk        ; 8.878 ; 8.855 ; Rise       ; clk             ;
;  R_data[14] ; clk        ; 8.896 ; 8.892 ; Rise       ; clk             ;
;  R_data[15] ; clk        ; 8.839 ; 8.804 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R_data[*]   ; clk        ; 4.389 ; 4.422 ; Rise       ; clk             ;
;  R_data[0]  ; clk        ; 4.823 ; 4.911 ; Rise       ; clk             ;
;  R_data[1]  ; clk        ; 4.784 ; 4.887 ; Rise       ; clk             ;
;  R_data[2]  ; clk        ; 4.836 ; 4.937 ; Rise       ; clk             ;
;  R_data[3]  ; clk        ; 4.899 ; 5.015 ; Rise       ; clk             ;
;  R_data[4]  ; clk        ; 4.722 ; 4.784 ; Rise       ; clk             ;
;  R_data[5]  ; clk        ; 4.389 ; 4.422 ; Rise       ; clk             ;
;  R_data[6]  ; clk        ; 4.563 ; 4.605 ; Rise       ; clk             ;
;  R_data[7]  ; clk        ; 4.710 ; 4.771 ; Rise       ; clk             ;
;  R_data[8]  ; clk        ; 4.633 ; 4.689 ; Rise       ; clk             ;
;  R_data[9]  ; clk        ; 4.788 ; 4.868 ; Rise       ; clk             ;
;  R_data[10] ; clk        ; 4.865 ; 4.946 ; Rise       ; clk             ;
;  R_data[11] ; clk        ; 5.169 ; 5.306 ; Rise       ; clk             ;
;  R_data[12] ; clk        ; 4.737 ; 4.805 ; Rise       ; clk             ;
;  R_data[13] ; clk        ; 4.690 ; 4.761 ; Rise       ; clk             ;
;  R_data[14] ; clk        ; 4.696 ; 4.783 ; Rise       ; clk             ;
;  R_data[15] ; clk        ; 4.652 ; 4.708 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; R_data[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R_data[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; wr                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; W_data[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; R_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; R_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; R_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R_data[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R_data[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R_data[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R_data[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; R_data[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R_data[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R_data[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; R_data[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; R_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; R_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R_data[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R_data[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R_data[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R_data[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; R_data[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R_data[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R_data[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R_data[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; R_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; R_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; R_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R_data[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R_data[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R_data[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R_data[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; R_data[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R_data[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R_data[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R_data[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Apr 02 13:46:36 2022
Info: Command: quartus_sta data_d -c data_d
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'data_d.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -11.696 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -11.696 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -7.475 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4609 megabytes
    Info: Processing ended: Sat Apr 02 13:46:40 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


