/*--------------------------------------------------------------------------
N76E003.H

Header file for Nuvoton N76E003
--------------------------------------------------------------------------*/

__sfr __at (0x80) P0;
__sfr __at (0x81) SP;
__sfr __at (0x82) DPL;
__sfr __at (0x83) DPH;
__sfr __at (0x84) RCTRIM0;
__sfr __at (0x85) RCTRIM1;	
__sfr __at (0x86) RWK;
__sfr __at (0x87) PCON;

__sfr __at (0x88) TCON;
__sfr __at (0x89) TMOD;
__sfr __at (0x8A) TL0;
__sfr __at (0x8B) TL1;
__sfr __at (0x8C) TH0;
__sfr __at (0x8D) TH1;
__sfr __at (0x8E) CKCON;
__sfr __at (0x8F) WKCON;

__sfr __at (0x90) P1;
__sfr __at (0x91) SFRS; //TA Protection
__sfr __at (0x92) CAPCON0;
__sfr __at (0x93) CAPCON1;
__sfr __at (0x94) CAPCON2;
__sfr __at (0x95) CKDIV;
__sfr __at (0x96) CKSWT; //TA Protection
__sfr __at (0x97) CKEN; //TA Protection

__sfr __at (0x98) SCON;
__sfr __at (0x99) SBUF;
__sfr __at (0x9A) SBUF_1;
__sfr __at (0x9B) EIE;
__sfr __at (0x9C) EIE1;
__sfr __at (0x9F) CHPCON; //TA Protection

__sfr __at (0xA0) P2;
__sfr __at (0xA2) AUXR1;
__sfr __at (0xA3) BODCON0; //TA Protection
__sfr __at (0xA4) IAPTRG; //TA Protection
__sfr __at (0xA5) IAPUEN;	//TA Protection
__sfr __at (0xA6) IAPAL;
__sfr __at (0xA7) IAPAH;

__sfr __at (0xA8) IE;
__sfr __at (0xA9) SADDR;
__sfr __at (0xAA) WDCON; //TA Protection
__sfr __at (0xAB) BODCON1; //TA Protection
__sfr __at (0xAC) P3M1;
__sfr __at (0xAC) P3S; //Page1
__sfr __at (0xAD) P3M2;
__sfr __at (0xAD) P3SR; //Page1
__sfr __at (0xAE) IAPFD;
__sfr __at (0xAF) IAPCN;

__sfr __at (0xB0) P3;
__sfr __at (0xB1) P0M1;
__sfr __at (0xB1) P0S; //Page1
__sfr __at (0xB2) P0M2;
__sfr __at (0xB2) P0SR; //Page1
__sfr __at (0xB3) P1M1;
__sfr __at (0xB3) P1S; //Page1
__sfr __at (0xB4) P1M2;
__sfr __at (0xB4) P1SR; //Page1
__sfr __at (0xB5) P2S; 
__sfr __at (0xB7) IPH;
__sfr __at (0xB7) PWMINTC;	//Page1

__sfr __at (0xB8) IP;
__sfr __at (0xB9) SADEN;
__sfr __at (0xBA) SADEN_1;
__sfr __at (0xBB) SADDR_1;
__sfr __at (0xBC) I2DAT;
__sfr __at (0xBD) I2STAT;
__sfr __at (0xBE) I2CLK;
__sfr __at (0xBF) I2TOC;

__sfr __at (0xC0) I2CON;
__sfr __at (0xC1) I2ADDR;
__sfr __at (0xC2) ADCRL;
__sfr __at (0xC3) ADCRH;
__sfr __at (0xC4) T3CON;
__sfr __at (0xC4) PWM4H; //Page1
__sfr __at (0xC5) RL3;
__sfr __at (0xC5) PWM5H;	//Page1
__sfr __at (0xC6) RH3;
__sfr __at (0xC6) PIOCON1; //Page1
__sfr __at (0xC7) TA;

__sfr __at (0xC8) T2CON;
__sfr __at (0xC9) T2MOD;
__sfr __at (0xCA) RCMP2L;
__sfr __at (0xCB) RCMP2H;
__sfr __at (0xCC) TL2; 
__sfr __at (0xCC) PWM4L; //Page1
__sfr __at (0xCD) TH2;
__sfr __at (0xCD) PWM5L; //Page1
__sfr __at (0xCE) ADCMPL;
__sfr __at (0xCF) ADCMPH;

__sfr __at (0xD0) PSW;
__sfr __at (0xD1) PWMPH;
__sfr __at (0xD2) PWM0H;
__sfr __at (0xD3) PWM1H;
__sfr __at (0xD4) PWM2H;
__sfr __at (0xD5) PWM3H;
__sfr __at (0xD6) PNP;
__sfr __at (0xD7) FBD;

__sfr __at (0xD8) PWMCON0;
__sfr __at (0xD9) PWMPL;
__sfr __at (0xDA) PWM0L;
__sfr __at (0xDB) PWM1L;
__sfr __at (0xDC) PWM2L;
__sfr __at (0xDD) PWM3L;
__sfr __at (0xDE) PIOCON0;
__sfr __at (0xDF) PWMCON1;

__sfr __at (0xE0) ACC;
__sfr __at (0xE1) ADCCON1;
__sfr __at (0xE2) ADCCON2;
__sfr __at (0xE3) ADCDLY;
__sfr __at (0xE4) C0L;
__sfr __at (0xE5) C0H;
__sfr __at (0xE6) C1L;
__sfr __at (0xE7) C1H;

__sfr __at (0xE8) ADCCON0;
__sfr __at (0xE9) PICON;
__sfr __at (0xEA) PINEN;
__sfr __at (0xEB) PIPEN;
__sfr __at (0xEC) PIF;
__sfr __at (0xED) C2L;
__sfr __at (0xEE) C2H;
__sfr __at (0xEF) EIP;

__sfr __at (0xF0) B;
__sfr __at (0xF1) CAPCON3;
__sfr __at (0xF2) CAPCON4;
__sfr __at (0xF3) SPCR;
__sfr __at (0xF3) SPCR2; //Page1
__sfr __at (0xF4) SPSR;
__sfr __at (0xF5) SPDR;
__sfr __at (0xF6) AINDIDS;
__sfr __at (0xF7) EIPH;

__sfr __at (0xF8) SCON_1;
__sfr __at (0xF9) PDTEN; //TA Protection
__sfr __at (0xFA) PDTCNT; //TA Protection
__sfr __at (0xFB) PMEN;
__sfr __at (0xFC) PMD;
__sfr __at (0xFE) EIP1;
__sfr __at (0xFF) EIPH1;

/*  BIT Registers  */
/*  SCON_1  */
__sbit __at 0xF8^7 SM0_1;
__sbit __at 0xF8^7 FE_1; 
__sbit __at 0xF8^6 SM1_1; 
__sbit __at 0xF8^5 SM2_1; 
__sbit __at 0xF8^4 REN_1; 
__sbit __at 0xF8^3 TB8_1; 
__sbit __at 0xF8^2 RB8_1; 
__sbit __at 0xF8^1 TI_1; 
__sbit __at 0xF8^0 RI_1; 

/*  ADCCON0  */
__sbit __at 0xE8^7 ADCF;
__sbit __at 0xE8^6 ADCS;
__sbit __at 0xE8^5 ETGSEL1;
__sbit __at 0xE8^4 ETGSEL0;
__sbit __at 0xE8^3 ADCHS3;
__sbit __at 0xE8^2 ADCHS2;
__sbit __at 0xE8^1 ADCHS1;
__sbit __at 0xE8^0 ADCHS0;

/*  PWMCON0  */
__sbit __at 0xD8^7 PWMRUN;
__sbit __at 0xD8^6 LOAD;
__sbit __at 0xD8^5 PWMF;
__sbit __at 0xD8^4 CLRPWM;


/*  PSW */
__sbit __at 0xD0^7 CY;
__sbit __at 0xD0^6 AC;
__sbit __at 0xD0^5 F0;
__sbit __at 0xD0^4 RS1;
__sbit __at 0xD0^3 RS0;
__sbit __at 0xD0^2 OV;
__sbit __at 0xD0^0 P;

/*  T2CON  */
__sbit __at 0xC8^7 TF2;
__sbit __at 0xC8^2 TR2;
__sbit __at 0xC8^0 CM_RL2;
 
/*  I2CON  */
__sbit __at 0xC0^6 I2CEN;
__sbit __at 0xC0^5 STA;
__sbit __at 0xC0^4 STO;
__sbit __at 0xC0^3 SI;
__sbit __at 0xC0^2 AA;
__sbit __at 0xC0^0 I2CPX;

/*  IP  */  
__sbit __at 0xB8^6 PADC;
__sbit __at 0xB8^5 PBOD;
__sbit __at 0xB8^4 PS;
__sbit __at 0xB8^3 PT1;
__sbit __at 0xB8^2 PX1;
__sbit __at 0xB8^1 PT0;
__sbit __at 0xB8^0 PX0;

/*  P3  */  
__sbit __at 0xB0^0 P30;


/*  IE  */
__sbit __at 0xA8^7 EA;
__sbit __at 0xA8^6 EADC;
__sbit __at 0xA8^5 EBOD;
__sbit __at 0xA8^4 ES;
__sbit __at 0xA8^3 ET1;
__sbit __at 0xA8^2 EX1;
__sbit __at 0xA8^1 ET0;
__sbit __at 0xA8^0 EX0;

/*  P2  */ 
__sbit __at 0xA0^0 P20;

/*  SCON  */
__sbit __at 0x98^7 SM0;
__sbit __at 0x98^7 FE; 
__sbit __at 0x98^6 SM1; 
__sbit __at 0x98^5 SM2; 
__sbit __at 0x98^4 REN; 
__sbit __at 0x98^3 TB8; 
__sbit __at 0x98^2 RB8; 
__sbit __at 0x98^1 TI; 
__sbit __at 0x98^0 RI; 

/*  P1  */     
__sbit __at 0x90^7 P17;
__sbit __at 0x90^6 P16;
__sbit __at 0x90^6 TXD_1; 
__sbit __at 0x90^5 P15;
__sbit __at 0x90^4 P14;
__sbit __at 0x90^4 SDA;    
__sbit __at 0x90^3 P13;
__sbit __at 0x90^3 SCL;  
__sbit __at 0x90^2 P12; 
__sbit __at 0x90^1 P11;
__sbit __at 0x90^0 P10;

/*  TCON  */
__sbit __at 0x88^7 TF1;
__sbit __at 0x88^6 TR1;
__sbit __at 0x88^5 TF0;
__sbit __at 0x88^4 TR0;
__sbit __at 0x88^3 IE1;
__sbit __at 0x88^2 IT1;
__sbit __at 0x88^1 IE0;
__sbit __at 0x88^0 IT0;

/*  P0  */  

__sbit __at 0x80^7 P07;
__sbit __at 0x80^7 RXD;
__sbit __at 0x80^6 P06;
__sbit __at 0x80^6 TXD;
__sbit __at 0x80^5 P05;
__sbit __at 0x80^4 P04;
__sbit __at 0x80^4 STADC;
__sbit __at 0x80^3 P03;
__sbit __at 0x80^2 P02;
__sbit __at 0x80^2 RXD_1;
__sbit __at 0x80^1 P01;
__sbit __at 0x80^1 MISO;
__sbit __at 0x80^0 P00;
__sbit __at 0x80^0 MOSI;



















