TimeQuest Timing Analyzer report for wsprberry
Thu Mar 22 19:37:01 2018
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ad9866_clk'
 13. Slow 1200mV 85C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 14. Slow 1200mV 85C Model Setup: 'spi_sck'
 15. Slow 1200mV 85C Model Setup: 'spi_ce[0]'
 16. Slow 1200mV 85C Model Setup: 'clk_10mhz'
 17. Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 18. Slow 1200mV 85C Model Hold: 'ad9866_clk'
 19. Slow 1200mV 85C Model Hold: 'spi_sck'
 20. Slow 1200mV 85C Model Hold: 'clk_10mhz'
 21. Slow 1200mV 85C Model Hold: 'spi_ce[0]'
 22. Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 23. Slow 1200mV 85C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 24. Slow 1200mV 85C Model Recovery: 'spi_ce[0]'
 25. Slow 1200mV 85C Model Recovery: 'spi_sck'
 26. Slow 1200mV 85C Model Recovery: 'clk_10mhz'
 27. Slow 1200mV 85C Model Recovery: 'ad9866_clk'
 28. Slow 1200mV 85C Model Removal: 'ad9866_clk'
 29. Slow 1200mV 85C Model Removal: 'spi_sck'
 30. Slow 1200mV 85C Model Removal: 'clk_10mhz'
 31. Slow 1200mV 85C Model Removal: 'spi_ce[0]'
 32. Slow 1200mV 85C Model Metastability Summary
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'ad9866_clk'
 40. Slow 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 41. Slow 1200mV 0C Model Setup: 'spi_sck'
 42. Slow 1200mV 0C Model Setup: 'spi_ce[0]'
 43. Slow 1200mV 0C Model Setup: 'clk_10mhz'
 44. Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 45. Slow 1200mV 0C Model Hold: 'ad9866_clk'
 46. Slow 1200mV 0C Model Hold: 'spi_sck'
 47. Slow 1200mV 0C Model Hold: 'clk_10mhz'
 48. Slow 1200mV 0C Model Hold: 'spi_ce[0]'
 49. Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 50. Slow 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 51. Slow 1200mV 0C Model Recovery: 'spi_ce[0]'
 52. Slow 1200mV 0C Model Recovery: 'spi_sck'
 53. Slow 1200mV 0C Model Recovery: 'clk_10mhz'
 54. Slow 1200mV 0C Model Recovery: 'ad9866_clk'
 55. Slow 1200mV 0C Model Removal: 'ad9866_clk'
 56. Slow 1200mV 0C Model Removal: 'spi_sck'
 57. Slow 1200mV 0C Model Removal: 'clk_10mhz'
 58. Slow 1200mV 0C Model Removal: 'spi_ce[0]'
 59. Slow 1200mV 0C Model Metastability Summary
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'ad9866_clk'
 66. Fast 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'
 67. Fast 1200mV 0C Model Setup: 'spi_sck'
 68. Fast 1200mV 0C Model Setup: 'clk_10mhz'
 69. Fast 1200mV 0C Model Setup: 'spi_ce[0]'
 70. Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 71. Fast 1200mV 0C Model Hold: 'ad9866_clk'
 72. Fast 1200mV 0C Model Hold: 'spi_sck'
 73. Fast 1200mV 0C Model Hold: 'spi_ce[0]'
 74. Fast 1200mV 0C Model Hold: 'clk_10mhz'
 75. Fast 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'
 76. Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 77. Fast 1200mV 0C Model Recovery: 'spi_ce[0]'
 78. Fast 1200mV 0C Model Recovery: 'clk_10mhz'
 79. Fast 1200mV 0C Model Recovery: 'spi_sck'
 80. Fast 1200mV 0C Model Recovery: 'ad9866_clk'
 81. Fast 1200mV 0C Model Removal: 'ad9866_clk'
 82. Fast 1200mV 0C Model Removal: 'spi_sck'
 83. Fast 1200mV 0C Model Removal: 'spi_ce[0]'
 84. Fast 1200mV 0C Model Removal: 'clk_10mhz'
 85. Fast 1200mV 0C Model Metastability Summary
 86. Multicorner Timing Analysis Summary
 87. Board Trace Model Assignments
 88. Input Transition Times
 89. Signal Integrity Metrics (Slow 1200mv 0c Model)
 90. Signal Integrity Metrics (Slow 1200mv 85c Model)
 91. Signal Integrity Metrics (Fast 1200mv 0c Model)
 92. Setup Transfers
 93. Hold Transfers
 94. Recovery Transfers
 95. Removal Transfers
 96. Report TCCS
 97. Report RSKM
 98. Unconstrained Paths Summary
 99. Clock Status Summary
100. Unconstrained Input Ports
101. Unconstrained Output Ports
102. Unconstrained Input Ports
103. Unconstrained Output Ports
104. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest Spectra-Q                                 ;
; Revision Name         ; wsprberry                                           ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL025YE144C8G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  28.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; ad9866:ad9866_inst|dut1_pc[0]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866:ad9866_inst|dut1_pc[0] }    ;
; ad9866_clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866_clk }                       ;
; clk_10mhz                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_10mhz }                        ;
; spi_ce[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_ce[0] }                        ;
; spi_sck                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_sck }                          ;
; spi_slave:spi_slave_rx_inst|done ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_slave:spi_slave_rx_inst|done } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                  ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                              ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; 113.92 MHz ; 113.92 MHz      ; spi_sck                          ;                                                   ;
; 131.87 MHz ; 63.75 MHz       ; ad9866_clk                       ; limit due to minimum port rate restriction (tmin) ;
; 135.28 MHz ; 135.28 MHz      ; spi_slave:spi_slave_rx_inst|done ;                                                   ;
; 136.57 MHz ; 136.57 MHz      ; ad9866:ad9866_inst|dut1_pc[0]    ;                                                   ;
; 186.46 MHz ; 186.46 MHz      ; clk_10mhz                        ;                                                   ;
; 273.3 MHz  ; 63.75 MHz       ; spi_ce[0]                        ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.142 ; -59359.755    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -6.511  ; -60.879       ;
; spi_sck                          ; -5.766  ; -449.773      ;
; spi_ce[0]                        ; -4.751  ; -887.043      ;
; clk_10mhz                        ; -4.363  ; -219.377      ;
; spi_slave:spi_slave_rx_inst|done ; -3.196  ; -562.383      ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -0.039 ; -0.047        ;
; spi_sck                          ; 0.267  ; 0.000         ;
; clk_10mhz                        ; 0.455  ; 0.000         ;
; spi_ce[0]                        ; 0.476  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.743  ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.989  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; spi_ce[0]  ; -3.436 ; -691.423         ;
; spi_sck    ; -2.600 ; -305.425         ;
; clk_10mhz  ; -2.562 ; -73.557          ;
; ad9866_clk ; -1.129 ; -301.852         ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; ad9866_clk ; 1.050 ; 0.000            ;
; spi_sck    ; 2.191 ; 0.000            ;
; clk_10mhz  ; 2.768 ; 0.000            ;
; spi_ce[0]  ; 2.942 ; 0.000            ;
+------------+-------+------------------+


+------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary          ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.686 ; -32999.527    ;
; spi_ce[0]                        ; -14.686 ; -595.978      ;
; spi_slave:spi_slave_rx_inst|done ; -4.000  ; -827.192      ;
; spi_sck                          ; -3.000  ; -209.693      ;
; clk_10mhz                        ; -3.000  ; -127.908      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.141   ; 0.000         ;
+----------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866_clk'                                                                                                                                       ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -14.142 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.142 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.142 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.142 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.142 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.142 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.142 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.142 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.142 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.142 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.142 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.142 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.142 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.142 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.840     ;
; -14.138 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -14.138 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -14.138 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -14.138 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -14.138 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -14.138 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -14.138 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -14.138 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -14.138 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -14.138 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -14.138 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -14.138 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -14.138 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -14.138 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.836     ;
; -13.996 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.996 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.996 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.996 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.996 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.996 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.996 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.996 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.996 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.996 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.996 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.996 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.996 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.996 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.694     ;
; -13.992 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.992 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.992 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.992 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.992 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.992 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.992 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.992 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.992 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.992 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.992 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.992 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.992 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.992 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.690     ;
; -13.990 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.990 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.150      ; 14.631     ;
; -13.850 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.850 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.850 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.850 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.850 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.850 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.850 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.850 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.850 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.850 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.850 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.850 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.850 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.850 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.548     ;
; -13.846 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[26] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.544     ;
; -13.846 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[26] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.544     ;
; -13.846 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[26] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.544     ;
; -13.846 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[26] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.544     ;
; -13.846 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[26] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.544     ;
; -13.846 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[26] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.544     ;
; -13.846 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[26] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.544     ;
; -13.846 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[26] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.544     ;
; -13.846 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[26] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.544     ;
; -13.846 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[26] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.544     ;
; -13.846 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[26] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.544     ;
; -13.846 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[26] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.207      ; 14.544     ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                       ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -6.511 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.423      ; 8.929      ;
; -6.508 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.466      ; 8.976      ;
; -6.488 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.421      ; 8.903      ;
; -6.435 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.468      ; 8.897      ;
; -6.402 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.401      ; 8.796      ;
; -6.341 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.607      ; 8.801      ;
; -6.290 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.423      ; 8.708      ;
; -6.287 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.466      ; 8.755      ;
; -6.272 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.422      ; 8.873      ;
; -6.267 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.421      ; 8.682      ;
; -6.214 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.468      ; 8.676      ;
; -6.181 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.401      ; 8.575      ;
; -6.132 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.423      ; 8.550      ;
; -6.129 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.466      ; 8.597      ;
; -6.120 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.607      ; 8.580      ;
; -6.109 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.421      ; 8.524      ;
; -6.056 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.468      ; 8.518      ;
; -6.051 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.422      ; 8.652      ;
; -6.023 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.401      ; 8.417      ;
; -5.962 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.607      ; 8.422      ;
; -5.893 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.422      ; 8.494      ;
; -5.844 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.434      ; 8.273      ;
; -5.841 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.477      ; 8.320      ;
; -5.821 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.432      ; 8.247      ;
; -5.768 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.479      ; 8.241      ;
; -5.735 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.412      ; 8.140      ;
; -5.674 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.618      ; 8.145      ;
; -5.605 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.433      ; 8.217      ;
; -3.164 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.160      ; 6.329      ;
; -3.161 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.123      ; 8.050      ;
; -3.138 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.121      ; 8.024      ;
; -3.134 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.166      ; 8.073      ;
; -3.070 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.138      ; 6.211      ;
; -3.058 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.158      ; 6.220      ;
; -3.027 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.101      ; 7.892      ;
; -3.017 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.122      ; 8.089      ;
; -2.991 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.307      ; 7.922      ;
; -2.927 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.159      ; 6.275      ;
; -2.916 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.344      ; 6.123      ;
; -2.905 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.539      ; 5.437      ;
; -2.893 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 3.203      ; 6.108      ;
; -2.850 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.606      ; 5.450      ;
; -2.828 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.560      ; 5.567      ;
; -2.819 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.604      ; 5.425      ;
; -2.801 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.559      ; 5.354      ;
; -2.783 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.168      ; 7.716      ;
; -2.775 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.561      ; 5.331      ;
; -2.774 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.174      ; 8.214      ;
; -2.772 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.468      ; 5.427      ;
; -2.771 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.217      ; 8.261      ;
; -2.751 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.172      ; 8.188      ;
; -2.747 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.539      ; 5.279      ;
; -2.731 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.468      ; 5.191      ;
; -2.716 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.468      ; 5.179      ;
; -2.710 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.468      ; 5.170      ;
; -2.698 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.219      ; 8.182      ;
; -2.687 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.560      ; 5.426      ;
; -2.669 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.606      ; 5.269      ;
; -2.665 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.152      ; 8.081      ;
; -2.660 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.604      ; 5.266      ;
; -2.660 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.559      ; 5.213      ;
; -2.660 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.470      ; 5.131      ;
; -2.658 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.745      ; 5.256      ;
; -2.634 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.561      ; 5.190      ;
; -2.612 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.470      ; 5.086      ;
; -2.604 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.358      ; 8.086      ;
; -2.551 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.468      ; 5.206      ;
; -2.545 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.468      ; 5.005      ;
; -2.535 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.173      ; 8.158      ;
; -2.517 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.745      ; 5.115      ;
; -2.517 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.168      ; 7.451      ;
; -2.510 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.468      ; 4.973      ;
; -2.486 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.170      ; 7.428      ;
; -2.460 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.479      ; 5.126      ;
; -2.454 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.470      ; 4.925      ;
; -2.431 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.402      ; 5.011      ;
; -2.428 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.170      ; 7.373      ;
; -2.406 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.470      ; 4.880      ;
; -2.393 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.468      ; 5.048      ;
; -2.370 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.168      ; 7.301      ;
; -2.343 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.468      ; 4.806      ;
; -2.337 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.606      ; 4.935      ;
; -2.331 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.479      ; 4.802      ;
; -2.307 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.168      ; 7.433      ;
; -2.287 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.470      ; 4.758      ;
; -2.239 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.470      ; 4.713      ;
; -2.225 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.402      ; 4.805      ;
; -2.209 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 5.102      ; 7.260      ;
; -2.191 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.479      ; 4.665      ;
; -2.142 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.481      ; 4.624      ;
; -2.133 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.168      ; 7.759      ;
; -2.085 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.481      ; 4.570      ;
; -2.084 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.608      ; 4.696      ;
; -2.058 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.402      ; 4.638      ;
; -1.919 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.168      ; 7.353      ;
; -1.917 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.606      ; 4.515      ;
; -1.908 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.170      ; 7.350      ;
; -1.865 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.413      ; 4.456      ;
; -1.861 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.168      ; 7.292      ;
; -1.839 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 5.170      ; 7.284      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_sck'                                                                                                                   ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.766 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.716      ;
; -5.715 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.045      ; 6.781      ;
; -5.715 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.045      ; 6.781      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.700 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.650      ;
; -5.673 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.061     ; 6.633      ;
; -5.649 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.045      ; 6.715      ;
; -5.649 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.045      ; 6.715      ;
; -5.648 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.229     ; 6.440      ;
; -5.648 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.229     ; 6.440      ;
; -5.648 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.229     ; 6.440      ;
; -5.648 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.229     ; 6.440      ;
; -5.648 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.229     ; 6.440      ;
; -5.648 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.229     ; 6.440      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.634 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.584      ;
; -5.607 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.061     ; 6.567      ;
; -5.584 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 6.536      ;
; -5.584 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 6.536      ;
; -5.584 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 6.536      ;
; -5.584 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 6.536      ;
; -5.584 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 6.536      ;
; -5.584 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 6.536      ;
; -5.583 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.045      ; 6.649      ;
; -5.583 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.045      ; 6.649      ;
; -5.582 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.229     ; 6.374      ;
; -5.582 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.229     ; 6.374      ;
; -5.582 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.229     ; 6.374      ;
; -5.582 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.229     ; 6.374      ;
; -5.582 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.229     ; 6.374      ;
; -5.582 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.229     ; 6.374      ;
; -5.556 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.040     ; 6.537      ;
; -5.556 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.040     ; 6.537      ;
; -5.556 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.040     ; 6.537      ;
; -5.556 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.040     ; 6.537      ;
; -5.556 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.040     ; 6.537      ;
; -5.556 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.040     ; 6.537      ;
; -5.556 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.040     ; 6.537      ;
; -5.541 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.061     ; 6.501      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.472      ;
; -5.518 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 6.470      ;
; -5.518 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.069     ; 6.470      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                              ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                                ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -4.751 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.347     ; 3.942      ;
; -4.635 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.347     ; 3.826      ;
; -4.620 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.340     ; 3.771      ;
; -4.620 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.340     ; 3.771      ;
; -4.620 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.340     ; 3.771      ;
; -4.617 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.340     ; 3.768      ;
; -4.617 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.340     ; 3.768      ;
; -4.617 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.340     ; 3.768      ;
; -4.420 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.357     ; 3.601      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.416 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.364     ; 3.458      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.413 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.384      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
; -4.410 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.435     ; 3.381      ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_10mhz'                                                                                                        ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.363 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.188     ; 5.176      ;
; -4.310 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.119      ;
; -4.310 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.119      ;
; -4.310 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.119      ;
; -4.310 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.119      ;
; -4.310 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.119      ;
; -4.310 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.119      ;
; -4.310 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.119      ;
; -4.305 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.194     ; 5.112      ;
; -4.291 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.237     ; 5.055      ;
; -4.265 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 5.073      ;
; -4.265 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 5.073      ;
; -4.265 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 5.073      ;
; -4.265 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 5.073      ;
; -4.265 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 5.073      ;
; -4.265 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 5.073      ;
; -4.265 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 5.073      ;
; -4.265 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 5.073      ;
; -4.257 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 5.186      ;
; -4.252 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.188     ; 5.065      ;
; -4.238 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.998      ;
; -4.238 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.998      ;
; -4.238 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.998      ;
; -4.238 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.998      ;
; -4.238 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.998      ;
; -4.238 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.998      ;
; -4.238 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.998      ;
; -4.233 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.243     ; 4.991      ;
; -4.199 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.008      ;
; -4.199 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.008      ;
; -4.199 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.008      ;
; -4.199 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.008      ;
; -4.199 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.008      ;
; -4.199 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.008      ;
; -4.199 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 5.008      ;
; -4.194 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.194     ; 5.001      ;
; -4.193 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.952      ;
; -4.193 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.952      ;
; -4.193 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.952      ;
; -4.193 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.952      ;
; -4.193 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.952      ;
; -4.193 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.952      ;
; -4.193 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.952      ;
; -4.193 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.952      ;
; -4.154 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.962      ;
; -4.154 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.962      ;
; -4.154 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.962      ;
; -4.154 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.962      ;
; -4.154 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.962      ;
; -4.154 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.962      ;
; -4.154 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.962      ;
; -4.154 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.962      ;
; -4.070 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.237     ; 4.834      ;
; -4.040 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.188     ; 4.853      ;
; -4.023 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.188     ; 4.836      ;
; -4.017 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.777      ;
; -4.017 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.777      ;
; -4.017 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.777      ;
; -4.017 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.777      ;
; -4.017 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.777      ;
; -4.017 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.777      ;
; -4.017 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.777      ;
; -4.012 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.243     ; 4.770      ;
; -3.987 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.796      ;
; -3.987 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.796      ;
; -3.987 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.796      ;
; -3.987 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.796      ;
; -3.987 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.796      ;
; -3.987 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.796      ;
; -3.987 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.796      ;
; -3.982 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.072     ; 4.911      ;
; -3.982 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.194     ; 4.789      ;
; -3.972 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.731      ;
; -3.972 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.731      ;
; -3.972 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.731      ;
; -3.972 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.731      ;
; -3.972 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.731      ;
; -3.972 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.731      ;
; -3.972 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.731      ;
; -3.972 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.242     ; 4.731      ;
; -3.970 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.779      ;
; -3.970 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.779      ;
; -3.970 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.779      ;
; -3.970 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.779      ;
; -3.970 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.779      ;
; -3.970 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.779      ;
; -3.970 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.192     ; 4.779      ;
; -3.965 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.194     ; 4.772      ;
; -3.942 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.750      ;
; -3.942 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.750      ;
; -3.942 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.750      ;
; -3.942 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.750      ;
; -3.942 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.750      ;
; -3.942 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.750      ;
; -3.942 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.750      ;
; -3.942 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.750      ;
; -3.925 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.733      ;
; -3.925 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.733      ;
; -3.925 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.733      ;
; -3.925 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.193     ; 4.733      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                 ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.196 ; nnrx[1]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.196 ; nnrx[1]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.067      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.145 ; nnrx[1]   ; rx_freq[0][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 3.016      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.074 ; nnrx[1]   ; rx_freq[2][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.947      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.071 ; nnrx[0]   ; rx_freq[2][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.379     ; 2.944      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.038 ; nnrx[0]   ; rx_freq[0][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.909      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -3.028 ; nnrx[0]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.381     ; 2.899      ;
; -2.895 ; nnrx[1]   ; rx_freq[1][16]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.382     ; 2.765      ;
; -2.895 ; nnrx[1]   ; rx_freq[1][11]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.382     ; 2.765      ;
; -2.895 ; nnrx[1]   ; rx_freq[1][7]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.382     ; 2.765      ;
; -2.895 ; nnrx[1]   ; rx_freq[1][13]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.382     ; 2.765      ;
; -2.895 ; nnrx[1]   ; rx_freq[1][9]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.382     ; 2.765      ;
; -2.895 ; nnrx[1]   ; rx_freq[1][8]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.382     ; 2.765      ;
; -2.895 ; nnrx[1]   ; rx_freq[1][6]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.382     ; 2.765      ;
; -2.895 ; nnrx[1]   ; rx_freq[1][5]               ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.382     ; 2.765      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                               ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.039 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.556      ; 1.259      ;
; -0.008 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.865      ; 1.599      ;
; 0.044  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.464      ; 1.250      ;
; 0.072  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.556      ; 1.370      ;
; 0.091  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.446      ; 1.279      ;
; 0.102  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.510      ; 1.354      ;
; 0.120  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.507      ; 1.369      ;
; 0.123  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.556      ; 1.421      ;
; 0.141  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.702      ; 1.585      ;
; 0.157  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.545      ; 1.444      ;
; 0.196  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.510      ; 1.448      ;
; 0.200  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.545      ; 1.487      ;
; 0.220  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.453      ; 1.415      ;
; 0.220  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.663      ; 1.625      ;
; 0.240  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.545      ; 1.527      ;
; 0.240  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.381      ; 1.363      ;
; 0.249  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.453      ; 1.444      ;
; 0.263  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.390      ; 1.395      ;
; 0.270  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.442      ; 1.454      ;
; 0.306  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.380      ; 1.428      ;
; 0.314  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.278      ; 0.804      ;
; 0.315  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.278      ; 0.805      ;
; 0.332  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[6]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.597      ; 1.183      ;
; 0.332  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[10]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.597      ; 1.183      ;
; 0.333  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.609      ; 1.684      ;
; 0.339  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.300      ; 1.381      ;
; 0.342  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[11]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.597      ; 1.193      ;
; 0.353  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[13]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.597      ; 1.204      ;
; 0.357  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[9]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.597      ; 1.208      ;
; 0.372  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.300      ; 1.414      ;
; 0.372  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[8]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.597      ; 1.223      ;
; 0.377  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[15]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.597      ; 1.228      ;
; 0.379  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.300      ; 1.421      ;
; 0.380  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.300      ; 1.422      ;
; 0.386  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.380      ; 1.508      ;
; 0.397  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[7]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.597      ; 1.248      ;
; 0.398  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[38]                                  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[38]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.369      ; 0.979      ;
; 0.398  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.595      ; 1.735      ;
; 0.402  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[14]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[14]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.384      ; 0.998      ;
; 0.402  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[19]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[19]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.384      ; 0.998      ;
; 0.407  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[25]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[25]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.384      ; 1.003      ;
; 0.410  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[12]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[12]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.384      ; 1.006      ;
; 0.422  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[35]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[35]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.366      ; 1.000      ;
; 0.425  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.341      ; 0.978      ;
; 0.428  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[28]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[28]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.366      ; 1.006      ;
; 0.431  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[23]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[23]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.384      ; 1.027      ;
; 0.431  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[31]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[31]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.343      ; 0.986      ;
; 0.432  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[22]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[22]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.384      ; 1.028      ;
; 0.451  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[34]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[34]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.343      ; 1.006      ;
; 0.452  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[29]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[29]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.366      ; 1.030      ;
; 0.452  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.278      ; 0.942      ;
; 0.457  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[33]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[33]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.343      ; 1.012      ;
; 0.457  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[37]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[37]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.343      ; 1.012      ;
; 0.477  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.746      ;
; 0.477  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.746      ;
; 0.478  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.478  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.746      ;
; 0.479  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[13]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.431      ; 1.164      ;
; 0.479  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.479  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.746      ;
; 0.480  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.480  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.746      ;
; 0.481  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.746      ;
; 0.481  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[7]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.431      ; 1.166      ;
; 0.482  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[14]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.431      ; 1.167      ;
; 0.482  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.746      ;
; 0.482  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.746      ;
; 0.482  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.746      ;
; 0.483  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[5]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.431      ; 1.168      ;
; 0.483  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.292      ; 0.987      ;
; 0.488  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.101      ; 0.801      ;
; 0.490  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.101      ; 0.803      ;
; 0.491  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[17]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[17]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.503      ; 1.206      ;
; 0.495  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[35]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[35]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.302      ; 1.009      ;
; 0.499  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[15]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.431      ; 1.184      ;
; 0.499  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.108      ; 0.819      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_sck'                                                                                                                                                                                              ;
+-------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.267 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.223      ; 3.732      ;
; 0.267 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.223      ; 3.732      ;
; 0.267 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.223      ; 3.732      ;
; 0.267 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.223      ; 3.732      ;
; 0.267 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.223      ; 3.732      ;
; 0.267 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.223      ; 3.732      ;
; 0.389 ; spi_slave:spi_slave_rx_inst|rreg[24]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 0.000        ; 0.219      ; 0.820      ;
; 0.389 ; spi_slave:spi_slave_rx_inst|rreg[30]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 0.000        ; 0.219      ; 0.820      ;
; 0.391 ; spi_slave:spi_slave_rx_inst|rreg[25]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 0.000        ; 0.219      ; 0.822      ;
; 0.391 ; spi_slave:spi_slave_rx_inst|rreg[27]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 0.000        ; 0.219      ; 0.822      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.404 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.471      ; 4.117      ;
; 0.435 ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 0.000        ; 0.154      ; 0.801      ;
; 0.436 ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 0.000        ; 0.154      ; 0.802      ;
; 0.437 ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 0.000        ; 0.154      ; 0.803      ;
; 0.438 ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 0.000        ; 0.154      ; 0.804      ;
; 0.439 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.378      ; 4.059      ;
; 0.439 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.378      ; 4.059      ;
; 0.439 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.378      ; 4.059      ;
; 0.439 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.378      ; 4.059      ;
; 0.439 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.378      ; 4.059      ;
; 0.439 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.378      ; 4.059      ;
; 0.439 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.378      ; 4.059      ;
; 0.439 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.378      ; 4.059      ;
; 0.448 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.402      ; 4.092      ;
; 0.448 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.402      ; 4.092      ;
; 0.448 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.402      ; 4.092      ;
; 0.448 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.402      ; 4.092      ;
; 0.448 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.402      ; 4.092      ;
; 0.457 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.325      ; 4.024      ;
; 0.457 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.325      ; 4.024      ;
; 0.457 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.325      ; 4.024      ;
; 0.457 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.325      ; 4.024      ;
; 0.457 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.325      ; 4.024      ;
; 0.504 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.361      ; 4.107      ;
; 0.525 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.375      ; 4.142      ;
; 0.525 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.375      ; 4.142      ;
; 0.525 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.375      ; 4.142      ;
; 0.525 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.375      ; 4.142      ;
; 0.525 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.375      ; 4.142      ;
; 0.525 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.375      ; 4.142      ;
; 0.525 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.375      ; 4.142      ;
; 0.525 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.375      ; 4.142      ;
; 0.525 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.375      ; 4.142      ;
; 0.538 ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.803      ;
; 0.538 ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.803      ;
; 0.538 ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.803      ;
; 0.538 ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.803      ;
; 0.551 ; spi_slave:spi_slave_rx_inst|rreg[7]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.819      ;
; 0.551 ; spi_slave:spi_slave_rx_inst|rreg[17]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.819      ;
; 0.551 ; spi_slave:spi_slave_rx_inst|rreg[15]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.819      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rreg[9]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.820      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rreg[8]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.820      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rreg[5]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.820      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rreg[4]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.820      ;
; 0.556 ; spi_slave:spi_slave_rx_inst|rreg[20]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.822      ;
; 0.569 ; spi_slave:spi_slave_rx_inst|rreg[26]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 0.000        ; 0.219      ; 1.000      ;
; 0.582 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.420      ; 4.244      ;
; 0.593 ; spi_slave:spi_slave_rx_inst|rreg[42]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 0.000        ; 0.186      ; 0.991      ;
; 0.631 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.412      ; 4.285      ;
; 0.631 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.412      ; 4.285      ;
; 0.635 ; spi_slave:spi_slave_rx_inst|rreg[35]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 0.000        ; 0.154      ; 1.001      ;
; 0.650 ; spi_slave:spi_slave_rx_inst|rreg[36]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 0.000        ; 0.154      ; 1.016      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|treg[26]                                                                         ; spi_slave:spi_slave_rx_inst|treg[27]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.935      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|treg[17]                                                                         ; spi_slave:spi_slave_rx_inst|treg[18]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.934      ;
; 0.667 ; spi_slave:spi_slave_rx_inst|treg[27]                                                                         ; spi_slave:spi_slave_rx_inst|treg[28]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.057      ; 0.936      ;
; 0.668 ; spi_slave:spi_slave_rx_inst|treg[34]                                                                         ; spi_slave:spi_slave_rx_inst|treg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.936      ;
; 0.668 ; spi_slave:spi_slave_rx_inst|treg[16]                                                                         ; spi_slave:spi_slave_rx_inst|treg[17]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.936      ;
; 0.683 ; spi_slave:spi_slave_rx_inst|rreg[22]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 0.000        ; 0.144      ; 1.039      ;
; 0.711 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8] ; spi_slave:spi_slave_rx_inst|treg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 0.462      ; 1.415      ;
; 0.724 ; spi_slave:spi_slave_rx_inst|rreg[37]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.990      ;
; 0.725 ; spi_slave:spi_slave_rx_inst|rreg[39]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.991      ;
; 0.725 ; spi_slave:spi_slave_rx_inst|rreg[16]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.993      ;
; 0.727 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.223      ; 3.692      ;
; 0.727 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.223      ; 3.692      ;
; 0.727 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.223      ; 3.692      ;
; 0.727 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.223      ; 3.692      ;
; 0.727 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.223      ; 3.692      ;
; 0.727 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.223      ; 3.692      ;
; 0.728 ; spi_slave:spi_slave_rx_inst|rreg[38]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.054      ; 0.994      ;
; 0.731 ; spi_slave:spi_slave_rx_inst|rreg[26]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 0.999      ;
; 0.733 ; spi_slave:spi_slave_rx_inst|rreg[35]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.053      ; 0.998      ;
; 0.749 ; spi_slave:spi_slave_rx_inst|rreg[2]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.017      ;
; 0.749 ; spi_slave:spi_slave_rx_inst|rreg[28]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.017      ;
; 0.749 ; spi_slave:spi_slave_rx_inst|rreg[1]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.017      ;
; 0.750 ; spi_slave:spi_slave_rx_inst|rreg[6]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.056      ; 1.018      ;
+-------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_10mhz'                                                                                                                                                                   ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.455 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.758      ;
; 0.508 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.799      ;
; 0.543 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.834      ;
; 0.546 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.837      ;
; 0.644 ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.935      ;
; 0.645 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.936      ;
; 0.647 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 0.938      ;
; 0.652 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.689      ; 3.844      ;
; 0.736 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.028      ;
; 0.737 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.029      ;
; 0.737 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.029      ;
; 0.737 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.029      ;
; 0.738 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.030      ;
; 0.739 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.031      ;
; 0.739 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.031      ;
; 0.740 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.740 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.032      ;
; 0.741 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.033      ;
; 0.742 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.034      ;
; 0.743 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.034      ;
; 0.743 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.034      ;
; 0.743 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.034      ;
; 0.744 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.035      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.037      ;
; 0.746 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.038      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.040      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.041      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.042      ;
; 0.763 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.055      ;
; 0.765 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.785 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.076      ;
; 0.791 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.082      ;
; 0.797 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.088      ;
; 0.809 ; rx_gain[5]                                         ; prev_rx_gain[5]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.789      ; 1.840      ;
; 0.822 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.056      ; 1.090      ;
; 0.824 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.115      ;
; 0.825 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.116      ;
; 0.830 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.121      ;
; 0.833 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.124      ;
; 0.837 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.056      ; 1.105      ;
; 0.840 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.056      ; 1.108      ;
; 0.875 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.167      ;
; 0.884 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.176      ;
; 0.897 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.078      ; 1.187      ;
; 0.911 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.202      ;
; 0.946 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.237      ;
; 0.950 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.242      ;
; 0.960 ; rx_gain[1]                                         ; prev_rx_gain[1]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.789      ; 1.991      ;
; 0.962 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sclk                            ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.253      ;
; 0.980 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.569      ; 4.052      ;
; 0.994 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.789      ; 2.025      ;
; 1.020 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.244      ; 1.476      ;
; 1.029 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.244      ; 1.485      ;
; 1.034 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.325      ;
; 1.050 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.341      ;
; 1.062 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|sclk                            ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.079      ; 1.353      ;
; 1.091 ; counter[11]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.383      ;
; 1.092 ; counter[7]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.384      ;
; 1.092 ; counter[1]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.384      ;
; 1.092 ; counter[9]                                         ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.384      ;
; 1.092 ; counter[13]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.384      ;
; 1.093 ; counter[15]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.385      ;
; 1.093 ; counter[5]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.080      ; 1.385      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.476 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.476 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.476 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.476 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.476 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 0.746      ;
; 0.477 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.161      ; 0.850      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.478 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.746      ;
; 0.479 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.746      ;
; 0.496 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.458      ; 1.166      ;
; 0.509 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.777      ;
; 0.572 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.458      ; 1.242      ;
; 0.572 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.161      ; 0.945      ;
; 0.590 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.058      ; 0.860      ;
; 0.601 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.161      ; 0.974      ;
; 0.650 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 0.918      ;
; 0.651 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 0.918      ;
; 0.695 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.080     ; 0.827      ;
; 0.706 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.161      ; 1.079      ;
; 0.725 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.124      ; 1.061      ;
; 0.765 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.033      ;
; 0.766 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.035      ;
; 0.789 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.015      ; 1.016      ;
; 0.798 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.005      ; 1.015      ;
; 0.809 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.063      ; 1.084      ;
; 0.817 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.087      ; 1.116      ;
; 0.820 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.087      ; 1.119      ;
; 0.826 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.080     ; 0.958      ;
; 0.833 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.343      ; 1.388      ;
; 0.836 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.087      ; 1.135      ;
; 0.853 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.343      ; 1.408      ;
; 0.854 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.343      ; 1.409      ;
; 0.858 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.127      ;
; 0.872 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.140      ;
; 0.874 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.142      ;
; 0.874 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.142      ;
; 0.875 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 1.139      ;
; 0.882 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.285      ; 1.379      ;
; 0.883 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.189      ; 1.284      ;
; 0.886 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.154      ;
; 0.886 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.285      ; 1.383      ;
; 0.889 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.157      ;
; 0.903 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.171      ;
; 0.906 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.343      ; 1.461      ;
; 0.913 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.010      ; 1.177      ;
; 0.914 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.124      ; 1.250      ;
; 0.921 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.087      ; 1.220      ;
; 0.928 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.087      ; 1.227      ;
; 0.931 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.022      ; 1.207      ;
; 0.940 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.010      ; 1.204      ;
; 0.941 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.209      ;
; 0.941 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.124      ; 1.277      ;
; 0.942 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.022      ; 1.218      ;
; 0.944 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.285      ; 1.441      ;
; 0.952 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.087      ; 1.251      ;
; 0.958 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.343      ; 1.513      ;
; 0.963 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.087      ; 1.262      ;
; 0.975 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 1.239      ;
; 0.976 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 1.240      ;
; 0.980 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.174     ; 1.018      ;
; 0.983 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.146     ; 1.049      ;
; 0.995 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.099      ; 1.306      ;
; 1.004 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.179     ; 1.037      ;
; 1.010 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.124      ; 1.346      ;
; 1.015 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.179     ; 1.048      ;
; 1.030 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.299      ;
; 1.035 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.174     ; 1.073      ;
; 1.044 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.118      ; 1.374      ;
; 1.051 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.320      ;
; 1.053 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.084      ; 1.349      ;
; 1.054 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.355      ; 1.621      ;
; 1.060 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.178      ; 1.450      ;
; 1.071 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.339      ;
; 1.074 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.080      ; 1.366      ;
; 1.076 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.118      ; 1.406      ;
; 1.077 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.056      ; 1.345      ;
; 1.078 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 1.342      ;
; 1.078 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.099      ; 1.389      ;
; 1.079 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.005      ; 1.296      ;
; 1.079 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.375      ; 1.666      ;
; 1.087 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.055      ; 1.354      ;
; 1.094 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.087      ; 1.393      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                         ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.743 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.015      ;
; 0.753 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.025      ;
; 0.757 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.029      ;
; 0.766 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.038      ;
; 0.767 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.039      ;
; 0.769 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.041      ;
; 0.781 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.053      ;
; 0.784 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.056      ;
; 0.791 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.063      ;
; 0.791 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.063      ;
; 0.801 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.073      ;
; 0.810 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[1][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.055      ;
; 0.872 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[1][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.852      ; 1.033      ;
; 0.976 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.959      ; 1.244      ;
; 0.987 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.259      ;
; 0.995 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.979      ; 1.283      ;
; 1.002 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.274      ;
; 1.007 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.977      ; 1.293      ;
; 1.030 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.960      ; 1.299      ;
; 1.033 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.305      ;
; 1.035 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.280      ;
; 1.036 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.281      ;
; 1.040 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.285      ;
; 1.041 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[1][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.286      ;
; 1.046 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.291      ;
; 1.056 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.936      ; 1.301      ;
; 1.057 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.329      ;
; 1.065 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.961      ; 1.335      ;
; 1.066 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.979      ; 1.354      ;
; 1.075 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.979      ; 1.363      ;
; 1.076 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.958      ; 1.343      ;
; 1.088 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.966      ; 1.363      ;
; 1.095 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.372      ;
; 1.100 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.979      ; 1.388      ;
; 1.108 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.382      ;
; 1.109 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.383      ;
; 1.115 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.392      ;
; 1.116 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[1][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.969      ; 1.394      ;
; 1.116 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.393      ;
; 1.119 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.396      ;
; 1.122 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.969      ; 1.400      ;
; 1.131 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.966      ; 1.406      ;
; 1.140 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.953      ; 1.402      ;
; 1.142 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[2][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.419      ;
; 1.143 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.415      ;
; 1.143 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.415      ;
; 1.144 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.966      ; 1.419      ;
; 1.146 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[2][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.418      ;
; 1.147 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[1][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.966      ; 1.422      ;
; 1.152 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.429      ;
; 1.152 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.429      ;
; 1.152 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.969      ; 1.430      ;
; 1.152 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[2][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.429      ;
; 1.154 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[1][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.431      ;
; 1.155 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.969      ; 1.433      ;
; 1.156 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.433      ;
; 1.156 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[2][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.428      ;
; 1.157 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.429      ;
; 1.170 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.447      ;
; 1.174 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.446      ;
; 1.175 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.452      ;
; 1.176 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.938      ; 1.423      ;
; 1.181 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[0][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.931      ; 1.421      ;
; 1.185 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.931      ; 1.425      ;
; 1.188 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.969      ; 1.466      ;
; 1.194 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.468      ;
; 1.243 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.846      ; 1.398      ;
; 1.283 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.979      ; 1.571      ;
; 1.295 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.979      ; 1.583      ;
; 1.296 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.573      ;
; 1.307 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.581      ;
; 1.308 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.133      ; 2.683      ;
; 1.314 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.979      ; 1.602      ;
; 1.317 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.979      ; 1.605      ;
; 1.320 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.979      ; 1.608      ;
; 1.322 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.979      ; 1.610      ;
; 1.322 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.599      ;
; 1.323 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[2][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.600      ;
; 1.325 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.597      ;
; 1.332 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.937      ; 1.578      ;
; 1.332 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.979      ; 1.620      ;
; 1.332 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.609      ;
; 1.334 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.606      ;
; 1.337 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.969      ; 1.615      ;
; 1.338 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[1][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.965      ; 1.612      ;
; 1.340 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 1.133      ; 2.715      ;
; 1.341 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.979      ; 1.629      ;
; 1.344 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.969      ; 1.622      ;
; 1.344 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.621      ;
; 1.347 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[1][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.624      ;
; 1.349 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[0][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.938      ; 1.596      ;
; 1.352 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.629      ;
; 1.352 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.629      ;
; 1.353 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[2][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.625      ;
; 1.353 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.630      ;
; 1.355 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.969      ; 1.633      ;
; 1.355 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[2][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.963      ; 1.627      ;
; 1.355 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.632      ;
; 1.358 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.931      ; 1.598      ;
; 1.360 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.968      ; 1.637      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                       ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 0.989 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.944      ; 3.963      ;
; 1.175 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.944      ; 4.149      ;
; 1.235 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.947      ; 4.212      ;
; 1.288 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.332      ; 6.881      ;
; 1.339 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.403      ; 7.003      ;
; 1.350 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.400      ; 7.011      ;
; 1.376 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.753      ; 4.159      ;
; 1.404 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.402      ; 7.067      ;
; 1.408 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.400      ; 7.069      ;
; 1.418 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.944      ; 4.392      ;
; 1.429 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.824      ; 4.283      ;
; 1.480 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.821      ; 4.331      ;
; 1.492 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.823      ; 4.345      ;
; 1.522 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.821      ; 4.373      ;
; 1.538 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.812      ; 4.380      ;
; 1.550 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.810      ; 4.390      ;
; 1.558 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.089      ; 4.677      ;
; 1.591 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.743      ; 4.364      ;
; 1.600 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.089      ; 4.719      ;
; 1.602 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.813      ; 4.445      ;
; 1.614 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.764      ; 4.408      ;
; 1.623 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.743      ; 4.396      ;
; 1.645 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.814      ; 4.489      ;
; 1.648 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.812      ; 4.490      ;
; 1.648 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.741      ; 4.419      ;
; 1.702 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.813      ; 4.545      ;
; 1.702 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.811      ; 4.543      ;
; 1.714 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.897      ; 4.641      ;
; 1.730 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.945      ; 4.705      ;
; 1.730 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.956      ; 4.716      ;
; 1.735 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.897      ; 4.662      ;
; 1.742 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.822      ; 4.594      ;
; 1.747 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.811      ; 4.588      ;
; 1.758 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.897      ; 4.685      ;
; 1.771 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.945      ; 4.746      ;
; 1.773 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.810      ; 4.613      ;
; 1.774 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.743      ; 4.547      ;
; 1.775 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.401      ; 7.437      ;
; 1.793 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.764      ; 4.587      ;
; 1.793 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.874      ; 4.697      ;
; 1.796 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.814      ; 4.640      ;
; 1.798 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.897      ; 4.725      ;
; 1.802 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.811      ; 4.643      ;
; 1.832 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.494      ; 7.587      ;
; 1.834 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.956      ; 4.820      ;
; 1.835 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.874      ; 4.739      ;
; 1.838 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.400      ; 7.019      ;
; 1.843 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.683      ; 5.546      ;
; 1.845 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.332      ; 6.958      ;
; 1.858 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.812      ; 4.700      ;
; 1.882 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.764      ; 4.676      ;
; 1.898 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.811      ; 4.739      ;
; 1.898 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.943      ; 4.871      ;
; 1.900 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.956      ; 4.886      ;
; 1.905 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.403      ; 7.089      ;
; 1.923 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.537      ; 5.480      ;
; 1.932 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.764      ; 4.726      ;
; 1.933 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.401      ; 7.115      ;
; 1.935 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.896      ; 4.861      ;
; 1.942 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.814      ; 4.786      ;
; 1.944 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.812      ; 4.786      ;
; 1.944 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.279      ; 7.484      ;
; 1.959 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.402      ; 7.142      ;
; 1.976 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.896      ; 4.902      ;
; 1.983 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.400      ; 7.164      ;
; 1.987 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.812      ; 4.829      ;
; 1.989 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.741      ; 4.760      ;
; 1.999 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.813      ; 4.842      ;
; 2.004 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.812      ; 4.846      ;
; 2.011 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.491      ; 5.522      ;
; 2.038 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.943      ; 5.011      ;
; 2.039 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.764      ; 4.833      ;
; 2.044 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.811      ; 4.885      ;
; 2.057 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.810      ; 4.897      ;
; 2.062 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.348      ; 7.671      ;
; 2.067 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.741      ; 4.838      ;
; 2.076 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.811      ; 4.917      ;
; 2.081 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.302      ; 7.644      ;
; 2.082 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.764      ; 4.876      ;
; 2.082 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.302      ; 7.645      ;
; 2.083 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.468      ; 5.571      ;
; 2.093 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.545      ; 7.419      ;
; 2.142 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.491      ; 5.653      ;
; 2.149 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.763      ; 4.942      ;
; 2.172 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.763      ; 4.965      ;
; 2.180 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.330      ; 7.291      ;
; 2.209 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.763      ; 5.002      ;
; 2.212 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.301      ; 7.774      ;
; 2.214 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.401      ; 7.396      ;
; 2.228 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.490      ; 5.738      ;
; 2.237 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 5.350      ; 7.848      ;
; 2.254 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.353      ; 7.388      ;
; 2.299 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.399      ; 7.479      ;
; 2.341 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.353      ; 7.475      ;
; 2.473 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.352      ; 7.606      ;
; 4.429 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.966      ; 7.425      ;
; 4.516 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.751      ; 7.297      ;
; 4.550 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.822      ; 7.402      ;
; 4.590 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.774      ; 7.394      ;
; 4.635 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.820      ; 7.485      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                           ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.436 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.123      ; 3.965      ;
; -3.403 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.155      ; 3.964      ;
; -3.403 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.155      ; 3.964      ;
; -3.403 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.155      ; 3.964      ;
; -3.403 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.155      ; 3.964      ;
; -3.403 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.155      ; 3.964      ;
; -3.403 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.155      ; 3.964      ;
; -3.403 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.155      ; 3.964      ;
; -3.403 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.155      ; 3.964      ;
; -3.403 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.155      ; 3.964      ;
; -3.403 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.155      ; 3.964      ;
; -3.403 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.155      ; 3.964      ;
; -3.403 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.155      ; 3.964      ;
; -3.373 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.963      ;
; -3.373 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.963      ;
; -3.373 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.963      ;
; -3.373 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.963      ;
; -3.373 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.963      ;
; -3.373 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.963      ;
; -3.373 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.963      ;
; -3.373 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.963      ;
; -3.373 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.963      ;
; -3.373 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.963      ;
; -3.373 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.963      ;
; -3.373 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.963      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.366 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.184      ; 3.956      ;
; -3.357 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.957      ;
; -3.357 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.957      ;
; -3.357 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.957      ;
; -3.357 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.194      ; 3.957      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_sck'                                                                                                                     ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.600 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.355      ; 3.446      ;
; -2.600 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.355      ; 3.446      ;
; -2.600 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.355      ; 3.446      ;
; -2.600 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.355      ; 3.446      ;
; -2.517 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.438      ; 3.446      ;
; -2.507 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.443      ; 3.441      ;
; -2.507 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.443      ; 3.441      ;
; -2.507 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.443      ; 3.441      ;
; -2.505 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.462      ; 3.458      ;
; -2.491 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.451      ; 3.433      ;
; -2.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.484      ; 3.459      ;
; -2.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.484      ; 3.459      ;
; -2.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.484      ; 3.459      ;
; -2.476 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.480      ; 3.447      ;
; -2.476 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.480      ; 3.447      ;
; -2.476 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.480      ; 3.447      ;
; -2.476 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.480      ; 3.447      ;
; -2.476 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.480      ; 3.447      ;
; -2.474 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.434      ;
; -2.474 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.434      ;
; -2.474 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.434      ;
; -2.474 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.434      ;
; -2.474 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 3.434      ;
; -2.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.488      ; 3.442      ;
; -2.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.488      ; 3.442      ;
; -2.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.488      ; 3.442      ;
; -2.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.488      ; 3.442      ;
; -2.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.488      ; 3.442      ;
; -2.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.488      ; 3.442      ;
; -2.460 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.492      ; 3.443      ;
; -2.460 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.492      ; 3.443      ;
; -2.460 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.492      ; 3.443      ;
; -2.460 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.492      ; 3.443      ;
; -2.460 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.492      ; 3.443      ;
; -2.460 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.492      ; 3.443      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.528      ; 3.448      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.528      ; 3.448      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.528      ; 3.448      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.528      ; 3.448      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.528      ; 3.448      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.528      ; 3.448      ;
; -2.429 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.528      ; 3.448      ;
; -2.427 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.528      ; 3.446      ;
; -2.427 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.528      ; 3.446      ;
; -2.427 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.528      ; 3.446      ;
; -2.427 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.528      ; 3.446      ;
; -2.427 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.528      ; 3.446      ;
; -2.367 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.584      ; 3.442      ;
; -2.209 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.244      ; 3.444      ;
; -2.209 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.244      ; 3.444      ;
; -2.209 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.244      ; 3.444      ;
; -2.209 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.244      ; 3.444      ;
; -2.209 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.244      ; 3.444      ;
; -2.209 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.244      ; 3.444      ;
; -2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.299      ; 3.444      ;
; -2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.299      ; 3.444      ;
; -2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.299      ; 3.444      ;
; -2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.299      ; 3.444      ;
; -2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.299      ; 3.444      ;
; -2.154 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.299      ; 3.444      ;
; -2.114 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.341      ; 3.446      ;
; -2.114 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.341      ; 3.446      ;
; -2.114 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.341      ; 3.446      ;
; -2.114 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.341      ; 3.446      ;
; -2.114 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.341      ; 3.446      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.389      ; 3.463      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.389      ; 3.463      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.389      ; 3.463      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.389      ; 3.463      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.389      ; 3.463      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.389      ; 3.463      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.389      ; 3.463      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.389      ; 3.463      ;
; -2.083 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.389      ; 3.463      ;
; -2.076 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.376      ; 3.443      ;
; -2.058 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.392      ; 3.441      ;
; -2.058 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.392      ; 3.441      ;
; -2.058 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.392      ; 3.441      ;
; -2.058 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.392      ; 3.441      ;
; -2.058 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.392      ; 3.441      ;
; -2.058 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.392      ; 3.441      ;
; -2.058 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.392      ; 3.441      ;
; -2.058 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.392      ; 3.441      ;
; -2.052 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.415      ; 3.458      ;
; -2.052 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.415      ; 3.458      ;
; -2.052 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.415      ; 3.458      ;
; -2.052 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.415      ; 3.458      ;
; -2.052 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.415      ; 3.458      ;
; -2.032 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.438      ; 3.461      ;
; -2.032 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.438      ; 3.461      ;
; -2.032 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.438      ; 3.461      ;
; -2.032 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.438      ; 3.461      ;
; -2.032 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.438      ; 3.461      ;
; -2.032 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.438      ; 3.461      ;
; -2.032 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.438      ; 3.461      ;
; -2.032 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.438      ; 3.461      ;
; -2.032 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.438      ; 3.461      ;
; -2.032 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.438      ; 3.461      ;
; -2.032 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.438      ; 3.461      ;
; -2.032 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.438      ; 3.461      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_10mhz'                                                                                                                 ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.562 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.118     ; 3.445      ;
; -2.562 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.118     ; 3.445      ;
; -2.562 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.118     ; 3.445      ;
; -2.562 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.118     ; 3.445      ;
; -2.562 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.118     ; 3.445      ;
; -2.562 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.118     ; 3.445      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.125     ; 3.427      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.123     ; 3.429      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.123     ; 3.429      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 3.430      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 3.430      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.124     ; 3.428      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.124     ; 3.428      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.123     ; 3.429      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.123     ; 3.429      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 3.430      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 3.430      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.123     ; 3.429      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.123     ; 3.429      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.123     ; 3.429      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 3.430      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.125     ; 3.427      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.123     ; 3.429      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 3.430      ;
; -2.551 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 3.430      ;
; -2.438 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.010     ; 3.429      ;
; -2.426 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.000      ; 3.427      ;
; -2.426 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.000      ; 3.427      ;
; -2.426 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.000      ; 3.427      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                    ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.325      ; 3.445      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.325      ; 3.445      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.325      ; 3.445      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.325      ; 3.445      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.325      ; 3.445      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.325      ; 3.445      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.325      ; 3.445      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.325      ; 3.445      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.325      ; 3.445      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.325      ; 3.445      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.325      ; 3.445      ;
; -1.129 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.325      ; 3.445      ;
; -1.124 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.336      ; 3.451      ;
; -1.124 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.336      ; 3.451      ;
; -1.124 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.336      ; 3.451      ;
; -1.124 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.336      ; 3.451      ;
; -1.124 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.336      ; 3.451      ;
; -1.124 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.336      ; 3.451      ;
; -1.124 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.336      ; 3.451      ;
; -1.124 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.336      ; 3.451      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.351      ; 3.440      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.351      ; 3.440      ;
; -1.098 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.351      ; 3.440      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.436      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.436      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.436      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.436      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.436      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.436      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.436      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.436      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.436      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.436      ;
; -1.075 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.436      ;
; -1.070 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.382      ; 3.443      ;
; -1.070 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.382      ; 3.443      ;
; -1.061 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.388      ; 3.440      ;
; -1.061 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.388      ; 3.440      ;
; -1.061 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.388      ; 3.440      ;
; -1.061 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.388      ; 3.440      ;
; -1.061 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.388      ; 3.440      ;
; -1.061 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.388      ; 3.440      ;
; -1.061 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.388      ; 3.440      ;
; -1.061 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.388      ; 3.440      ;
; -1.061 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.388      ; 3.440      ;
; -1.045 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.411      ; 3.447      ;
; -1.045 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.411      ; 3.447      ;
; -1.045 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.411      ; 3.447      ;
; -1.045 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.411      ; 3.447      ;
; -1.045 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.411      ; 3.447      ;
; -1.045 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.411      ; 3.447      ;
; -1.045 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.411      ; 3.447      ;
; -1.045 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.411      ; 3.447      ;
; -1.045 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.411      ; 3.447      ;
; -1.045 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.411      ; 3.447      ;
; -1.045 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.411      ; 3.447      ;
; -1.045 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.411      ; 3.447      ;
; -1.043 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.396      ; 3.430      ;
; -1.043 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.396      ; 3.430      ;
; -1.043 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.396      ; 3.430      ;
; -1.043 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.396      ; 3.430      ;
; -1.043 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.396      ; 3.430      ;
; -1.043 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.396      ; 3.430      ;
; -1.043 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.396      ; 3.430      ;
; -1.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.419      ; 3.448      ;
; -1.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.419      ; 3.448      ;
; -1.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.419      ; 3.448      ;
; -1.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.419      ; 3.448      ;
; -1.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.419      ; 3.448      ;
; -1.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.419      ; 3.448      ;
; -1.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.419      ; 3.448      ;
; -1.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.419      ; 3.448      ;
; -1.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.419      ; 3.448      ;
; -1.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.419      ; 3.448      ;
; -1.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.419      ; 3.448      ;
; -1.038 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.419      ; 3.448      ;
; -1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.421      ; 3.449      ;
; -1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.421      ; 3.449      ;
; -1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.421      ; 3.449      ;
; -1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.421      ; 3.449      ;
; -1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.421      ; 3.449      ;
; -1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.421      ; 3.449      ;
; -1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.421      ; 3.449      ;
; -1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.421      ; 3.449      ;
; -1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.421      ; 3.449      ;
; -1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.421      ; 3.449      ;
; -1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.421      ; 3.449      ;
; -1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.421      ; 3.449      ;
; -1.037 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.421      ; 3.449      ;
; -1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.434      ; 3.460      ;
; -1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.434      ; 3.460      ;
; -1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.434      ; 3.460      ;
; -1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.434      ; 3.460      ;
; -1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.434      ; 3.460      ;
; -1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.434      ; 3.460      ;
; -1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.434      ; 3.460      ;
; -1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.434      ; 3.460      ;
; -1.035 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.434      ; 3.460      ;
; -1.026 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.434      ; 3.451      ;
; -1.026 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.434      ; 3.451      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                    ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.050 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.912      ; 3.204      ;
; 1.050 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.912      ; 3.204      ;
; 1.050 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.912      ; 3.204      ;
; 1.050 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.912      ; 3.204      ;
; 1.050 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.912      ; 3.204      ;
; 1.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.917      ; 3.210      ;
; 1.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.917      ; 3.210      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.921      ; 3.220      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.921      ; 3.220      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.921      ; 3.220      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.921      ; 3.220      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.921      ; 3.220      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.921      ; 3.220      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.921      ; 3.220      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.921      ; 3.220      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.921      ; 3.220      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.921      ; 3.220      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.921      ; 3.220      ;
; 1.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.921      ; 3.220      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.904      ; 3.212      ;
; 1.083 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.884      ; 3.209      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.881      ; 3.207      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.881      ; 3.207      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.881      ; 3.207      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.881      ; 3.207      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.881      ; 3.207      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.881      ; 3.207      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.881      ; 3.207      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.881      ; 3.207      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.881      ; 3.207      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.881      ; 3.207      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.881      ; 3.207      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.881      ; 3.207      ;
; 1.084 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.881      ; 3.207      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.885      ; 3.219      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.885      ; 3.219      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.885      ; 3.219      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.885      ; 3.219      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.885      ; 3.219      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.885      ; 3.219      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.885      ; 3.219      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.885      ; 3.219      ;
; 1.100 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.868      ; 3.210      ;
; 1.101 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.204      ;
; 1.101 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.204      ;
; 1.101 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.204      ;
; 1.101 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.204      ;
; 1.101 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.861      ; 3.204      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.871      ; 3.218      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 3.224      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.871      ; 3.218      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.871      ; 3.218      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 3.224      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.871      ; 3.218      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 3.224      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 3.224      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.871      ; 3.218      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.871      ; 3.218      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.871      ; 3.218      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 3.224      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 3.224      ;
; 1.105 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.871      ; 3.218      ;
; 1.141 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.840      ; 3.223      ;
; 1.141 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.840      ; 3.223      ;
; 1.141 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.840      ; 3.223      ;
; 1.141 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.840      ; 3.223      ;
; 1.141 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.840      ; 3.223      ;
; 1.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.829      ; 3.218      ;
; 1.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.829      ; 3.218      ;
; 1.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.829      ; 3.218      ;
; 1.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.829      ; 3.218      ;
; 1.147 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.829      ; 3.218      ;
; 1.152 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 3.222      ;
; 1.152 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 3.222      ;
; 1.152 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 3.222      ;
; 1.152 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 3.222      ;
; 1.172 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.806      ; 3.220      ;
; 1.172 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.806      ; 3.220      ;
; 1.172 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.806      ; 3.220      ;
; 1.172 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.806      ; 3.220      ;
; 1.172 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.806      ; 3.220      ;
; 1.172 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.806      ; 3.220      ;
; 1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.801      ; 3.219      ;
; 1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.801      ; 3.219      ;
; 1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.801      ; 3.219      ;
; 1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.801      ; 3.219      ;
; 1.176 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.801      ; 3.219      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_sck'                                                                                                                     ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.191 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.802      ; 3.235      ;
; 2.191 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.802      ; 3.235      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.263 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.727      ; 3.232      ;
; 2.278 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.234      ;
; 2.278 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.234      ;
; 2.278 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.234      ;
; 2.278 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.234      ;
; 2.278 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.234      ;
; 2.278 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.234      ;
; 2.278 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.714      ; 3.234      ;
; 2.298 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.676      ; 3.216      ;
; 2.303 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.692      ; 3.237      ;
; 2.305 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.684      ; 3.231      ;
; 2.305 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.684      ; 3.231      ;
; 2.305 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.684      ; 3.231      ;
; 2.305 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.684      ; 3.231      ;
; 2.305 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.684      ; 3.231      ;
; 2.305 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.684      ; 3.231      ;
; 2.307 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.668      ; 3.217      ;
; 2.307 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.668      ; 3.217      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.309 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.682      ; 3.233      ;
; 2.330 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.658      ; 3.230      ;
; 2.330 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.658      ; 3.230      ;
; 2.330 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.658      ; 3.230      ;
; 2.330 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.658      ; 3.230      ;
; 2.330 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.658      ; 3.230      ;
; 2.338 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.214      ;
; 2.338 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.214      ;
; 2.338 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.214      ;
; 2.338 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.214      ;
; 2.338 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.214      ;
; 2.338 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.214      ;
; 2.338 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.214      ;
; 2.338 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.634      ; 3.214      ;
; 2.358 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.617      ; 3.217      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.631      ; 3.234      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.631      ; 3.234      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.631      ; 3.234      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.631      ; 3.234      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.631      ; 3.234      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.631      ; 3.234      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.631      ; 3.234      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.631      ; 3.234      ;
; 2.361 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.631      ; 3.234      ;
; 2.397 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.581      ; 3.220      ;
; 2.397 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.581      ; 3.220      ;
; 2.397 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.581      ; 3.220      ;
; 2.397 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.581      ; 3.220      ;
; 2.397 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.581      ; 3.220      ;
; 2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.537      ; 3.217      ;
; 2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.537      ; 3.217      ;
; 2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.537      ; 3.217      ;
; 2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.537      ; 3.217      ;
; 2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.537      ; 3.217      ;
; 2.438 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.537      ; 3.217      ;
; 2.496 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.479      ; 3.217      ;
; 2.496 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.479      ; 3.217      ;
; 2.496 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.479      ; 3.217      ;
; 2.496 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.479      ; 3.217      ;
; 2.496 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.479      ; 3.217      ;
; 2.496 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.479      ; 3.217      ;
; 2.644 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.830      ; 3.216      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.771      ; 3.220      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.771      ; 3.220      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.772      ; 3.221      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.772      ; 3.221      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.772      ; 3.221      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.771      ; 3.220      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.772      ; 3.221      ;
; 2.707 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.771      ; 3.220      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_10mhz'                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.768 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.217      ; 3.197      ;
; 2.768 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.217      ; 3.197      ;
; 2.768 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.217      ; 3.197      ;
; 2.781 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.206      ; 3.199      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.073      ; 3.199      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.073      ; 3.199      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 3.197      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.074      ; 3.200      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.073      ; 3.199      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.074      ; 3.200      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.073      ; 3.199      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.074      ; 3.200      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.073      ; 3.199      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.074      ; 3.200      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 3.198      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.074      ; 3.200      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.073      ; 3.199      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 3.198      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.073      ; 3.199      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 3.197      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.074      ; 3.200      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.074      ; 3.200      ;
; 2.914 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.073      ; 3.199      ;
; 2.928 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 3.218      ;
; 2.928 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 3.218      ;
; 2.928 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 3.218      ;
; 2.928 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 3.218      ;
; 2.928 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 3.218      ;
; 2.928 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.078      ; 3.218      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                      ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.942 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.533      ; 3.217      ;
; 2.942 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.533      ; 3.217      ;
; 2.942 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.533      ; 3.217      ;
; 2.942 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.533      ; 3.217      ;
; 2.956 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.523      ; 3.221      ;
; 2.956 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.523      ; 3.221      ;
; 2.956 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.523      ; 3.221      ;
; 2.956 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.523      ; 3.221      ;
; 2.972 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.503      ; 3.217      ;
; 2.972 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.503      ; 3.217      ;
; 2.972 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.503      ; 3.217      ;
; 2.972 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.503      ; 3.217      ;
; 2.972 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.503      ; 3.217      ;
; 2.981 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.498      ; 3.221      ;
; 3.007 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.472      ; 3.221      ;
; 3.016 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.460      ; 3.218      ;
; 3.016 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.460      ; 3.218      ;
; 3.016 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.460      ; 3.218      ;
; 3.016 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.460      ; 3.218      ;
; 3.026 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.450      ; 3.218      ;
; 3.026 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.450      ; 3.218      ;
; 3.026 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.450      ; 3.218      ;
; 3.026 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.450      ; 3.218      ;
; 3.028 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.447      ; 3.217      ;
; 3.028 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.447      ; 3.217      ;
; 3.028 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.447      ; 3.217      ;
; 3.028 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.447      ; 3.217      ;
; 3.029 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.449      ; 3.220      ;
; 3.029 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.449      ; 3.220      ;
; 3.029 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.449      ; 3.220      ;
; 3.053 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.426      ; 3.221      ;
; 3.091 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.383      ; 3.216      ;
; 3.091 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.383      ; 3.216      ;
; 3.091 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.383      ; 3.216      ;
; 3.091 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.383      ; 3.216      ;
; 3.091 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.383      ; 3.216      ;
; 3.091 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.383      ; 3.216      ;
; 3.091 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.383      ; 3.216      ;
; 3.091 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.383      ; 3.216      ;
; 3.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.395      ; 3.232      ;
; 3.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.395      ; 3.232      ;
; 3.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.395      ; 3.232      ;
; 3.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.395      ; 3.232      ;
; 3.095 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.395      ; 3.232      ;
; 3.110 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.367      ; 3.219      ;
; 3.110 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.367      ; 3.219      ;
; 3.110 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.367      ; 3.219      ;
; 3.113 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.351      ; 3.206      ;
; 3.143 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.333      ; 3.218      ;
; 3.143 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.333      ; 3.218      ;
; 3.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.319      ; 3.206      ;
; 3.145 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.319      ; 3.206      ;
; 3.212 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.264      ; 3.218      ;
; 3.212 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.264      ; 3.218      ;
; 3.212 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.264      ; 3.218      ;
; 3.212 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.264      ; 3.218      ;
; 3.302 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.175      ; 3.219      ;
; 3.302 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.175      ; 3.219      ;
; 3.302 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.175      ; 3.219      ;
; 3.302 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.175      ; 3.219      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.170      ; 3.217      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.170      ; 3.217      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.170      ; 3.217      ;
; 3.305 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.170      ; 3.217      ;
; 3.340 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.134      ; 3.216      ;
; 3.340 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.134      ; 3.216      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
; 3.490 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.411      ; 3.642      ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                   ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                              ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
; 118.06 MHz ; 118.06 MHz      ; spi_sck                          ;                                                   ;
; 139.51 MHz ; 139.51 MHz      ; spi_slave:spi_slave_rx_inst|done ;                                                   ;
; 141.92 MHz ; 63.75 MHz       ; ad9866_clk                       ; limit due to minimum port rate restriction (tmin) ;
; 144.51 MHz ; 144.51 MHz      ; ad9866:ad9866_inst|dut1_pc[0]    ;                                                   ;
; 197.71 MHz ; 197.71 MHz      ; clk_10mhz                        ;                                                   ;
; 301.84 MHz ; 63.75 MHz       ; spi_ce[0]                        ; limit due to minimum port rate restriction (tmin) ;
+------------+-----------------+----------------------------------+---------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -12.638 ; -54107.952    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -6.306  ; -58.577       ;
; spi_sck                          ; -5.347  ; -414.475      ;
; spi_ce[0]                        ; -4.360  ; -822.954      ;
; clk_10mhz                        ; -4.058  ; -199.423      ;
; spi_slave:spi_slave_rx_inst|done ; -3.084  ; -545.659      ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -0.189 ; -0.753        ;
; spi_sck                          ; 0.264  ; 0.000         ;
; clk_10mhz                        ; 0.402  ; 0.000         ;
; spi_ce[0]                        ; 0.422  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.926  ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.966  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_ce[0]  ; -3.066 ; -618.552        ;
; spi_sck    ; -2.332 ; -257.835        ;
; clk_10mhz  ; -2.254 ; -64.637         ;
; ad9866_clk ; -0.791 ; -201.570        ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 0.740 ; 0.000           ;
; spi_sck    ; 1.810 ; 0.000           ;
; clk_10mhz  ; 2.450 ; 0.000           ;
; spi_ce[0]  ; 2.684 ; 0.000           ;
+------------+-------+-----------------+


+------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary           ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -14.686 ; -32925.723    ;
; spi_ce[0]                        ; -14.686 ; -595.978      ;
; spi_slave:spi_slave_rx_inst|done ; -4.000  ; -838.584      ;
; spi_sck                          ; -3.000  ; -209.693      ;
; clk_10mhz                        ; -3.000  ; -127.908      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.127   ; 0.000         ;
+----------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                                        ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -12.638 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.638 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.638 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.638 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.638 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.638 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.638 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.638 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.638 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.638 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.638 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.638 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.638 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.638 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.563     ;
; -12.560 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.560 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.560 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.560 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.560 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.560 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.560 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.560 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.560 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.560 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.560 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.560 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.560 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.560 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.485     ;
; -12.512 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.512 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.512 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.512 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.512 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.512 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.512 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.512 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.512 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.512 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.512 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.512 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.512 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.512 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.437     ;
; -12.434 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.434 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.434 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.434 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.434 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.434 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.434 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.434 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.434 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.434 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.434 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.434 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.434 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.434 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.359     ;
; -12.405 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.405 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.381      ; 13.278     ;
; -12.386 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.386 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.386 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.386 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.386 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.386 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.386 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.386 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.386 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.386 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.386 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.386 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.386 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.386 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.433      ; 13.311     ;
; -12.320 ; rx_freq[1][17] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.432      ; 13.244     ;
; -12.320 ; rx_freq[1][16] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.432      ; 13.244     ;
; -12.320 ; rx_freq[1][15] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.432      ; 13.244     ;
; -12.320 ; rx_freq[1][14] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.432      ; 13.244     ;
; -12.320 ; rx_freq[1][13] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.432      ; 13.244     ;
; -12.320 ; rx_freq[1][12] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.432      ; 13.244     ;
; -12.320 ; rx_freq[1][11] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.432      ; 13.244     ;
; -12.320 ; rx_freq[1][10] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.432      ; 13.244     ;
; -12.320 ; rx_freq[1][9]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.432      ; 13.244     ;
; -12.320 ; rx_freq[1][8]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.432      ; 13.244     ;
; -12.320 ; rx_freq[1][7]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.432      ; 13.244     ;
; -12.320 ; rx_freq[1][6]  ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; 0.432      ; 13.244     ;
+---------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -6.306 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.209      ; 8.592      ;
; -6.284 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.172      ; 8.526      ;
; -6.283 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.173      ; 8.527      ;
; -6.247 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.211      ; 8.532      ;
; -6.206 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.153      ; 8.431      ;
; -6.136 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.342      ; 8.420      ;
; -6.089 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.209      ; 8.375      ;
; -6.075 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.172      ; 8.483      ;
; -6.067 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.172      ; 8.309      ;
; -6.066 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.173      ; 8.310      ;
; -6.030 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.211      ; 8.315      ;
; -5.989 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.153      ; 8.214      ;
; -5.944 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.209      ; 8.230      ;
; -5.922 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.172      ; 8.164      ;
; -5.921 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.173      ; 8.165      ;
; -5.919 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.342      ; 8.203      ;
; -5.885 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.211      ; 8.170      ;
; -5.858 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.172      ; 8.266      ;
; -5.844 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.153      ; 8.069      ;
; -5.774 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.342      ; 8.058      ;
; -5.713 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.172      ; 8.121      ;
; -5.674 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.221      ; 7.972      ;
; -5.652 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.184      ; 7.906      ;
; -5.651 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.185      ; 7.907      ;
; -5.615 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.223      ; 7.912      ;
; -5.574 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.165      ; 7.811      ;
; -5.504 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.354      ; 7.800      ;
; -5.443 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.184      ; 7.863      ;
; -3.186 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.800      ; 6.067      ;
; -3.117 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.799      ; 5.996      ;
; -3.101 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.780      ; 5.963      ;
; -2.994 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.799      ; 6.039      ;
; -2.960 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.659      ; 7.440      ;
; -2.960 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.658      ; 7.438      ;
; -2.959 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.969      ; 5.880      ;
; -2.949 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.695      ; 7.471      ;
; -2.941 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.836      ; 5.864      ;
; -2.848 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.639      ; 7.309      ;
; -2.823 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.748      ; 7.898      ;
; -2.820 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.658      ; 7.464      ;
; -2.812 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.828      ; 7.332      ;
; -2.801 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.711      ; 7.832      ;
; -2.800 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.712      ; 7.833      ;
; -2.796 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.301      ; 5.169      ;
; -2.764 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.750      ; 7.838      ;
; -2.750 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.357      ; 5.184      ;
; -2.742 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.359      ; 5.175      ;
; -2.740 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.212      ; 5.195      ;
; -2.723 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.692      ; 7.737      ;
; -2.718 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.320      ; 5.274      ;
; -2.699 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.320      ; 5.089      ;
; -2.653 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.881      ; 7.726      ;
; -2.651 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.301      ; 5.024      ;
; -2.649 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.321      ; 5.041      ;
; -2.616 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.211      ; 4.898      ;
; -2.610 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.320      ; 5.166      ;
; -2.596 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.357      ; 5.030      ;
; -2.592 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.711      ; 7.789      ;
; -2.575 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.359      ; 5.008      ;
; -2.575 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.211      ; 4.857      ;
; -2.573 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.320      ; 4.963      ;
; -2.556 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.490      ; 4.988      ;
; -2.541 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.321      ; 4.933      ;
; -2.527 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.211      ; 4.812      ;
; -2.523 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.212      ; 4.978      ;
; -2.483 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.213      ; 4.773      ;
; -2.466 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.211      ; 4.748      ;
; -2.447 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.490      ; 4.879      ;
; -2.439 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.224      ; 4.906      ;
; -2.422 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.214      ; 4.715      ;
; -2.411 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.697      ; 6.932      ;
; -2.382 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.213      ; 4.672      ;
; -2.378 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.212      ; 4.833      ;
; -2.310 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.211      ; 4.595      ;
; -2.291 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.697      ; 6.812      ;
; -2.273 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.699      ; 6.799      ;
; -2.266 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.698      ; 7.457      ;
; -2.261 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.359      ; 4.691      ;
; -2.252 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.154      ; 4.641      ;
; -2.226 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.223      ; 4.520      ;
; -2.216 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.214      ; 4.509      ;
; -2.211 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.700      ; 6.740      ;
; -2.165 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.211      ; 4.450      ;
; -2.139 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.697      ; 6.657      ;
; -2.121 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.213      ; 4.411      ;
; -2.060 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.214      ; 4.353      ;
; -2.059 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.362      ; 4.500      ;
; -2.044 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.154      ; 4.433      ;
; -2.023 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.223      ; 4.320      ;
; -1.996 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.640      ; 6.621      ;
; -1.991 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.225      ; 4.293      ;
; -1.957 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 4.698      ; 6.648      ;
; -1.930 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.226      ; 4.235      ;
; -1.890 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.154      ; 4.279      ;
; -1.883 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.697      ; 6.904      ;
; -1.877 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.699      ; 6.903      ;
; -1.869 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.697      ; 6.887      ;
; -1.842 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.359      ; 4.272      ;
; -1.806 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 4.700      ; 6.835      ;
; -1.714 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.166      ; 4.115      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.347 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.302      ;
; -5.298 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.041      ; 6.361      ;
; -5.298 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.041      ; 6.361      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.285 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.240      ;
; -5.264 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.070     ; 6.216      ;
; -5.236 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.041      ; 6.299      ;
; -5.236 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.041      ; 6.299      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.233 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.188      ;
; -5.207 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.210     ; 6.019      ;
; -5.207 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.210     ; 6.019      ;
; -5.207 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.210     ; 6.019      ;
; -5.207 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.210     ; 6.019      ;
; -5.207 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.210     ; 6.019      ;
; -5.207 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.210     ; 6.019      ;
; -5.202 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.070     ; 6.154      ;
; -5.184 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.041      ; 6.247      ;
; -5.184 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.041      ; 6.247      ;
; -5.167 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.118      ;
; -5.167 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.118      ;
; -5.167 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.118      ;
; -5.167 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.118      ;
; -5.167 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.118      ;
; -5.167 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.118      ;
; -5.150 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.070     ; 6.102      ;
; -5.145 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.210     ; 5.957      ;
; -5.145 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.210     ; 5.957      ;
; -5.145 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.210     ; 5.957      ;
; -5.145 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.210     ; 5.957      ;
; -5.145 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.210     ; 5.957      ;
; -5.145 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.210     ; 5.957      ;
; -5.145 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 6.123      ;
; -5.145 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 6.123      ;
; -5.145 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 6.123      ;
; -5.145 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 6.123      ;
; -5.145 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 6.123      ;
; -5.145 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 6.123      ;
; -5.145 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.044     ; 6.123      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.131 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.067     ; 6.086      ;
; -5.105 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.056      ;
; -5.105 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.071     ; 6.056      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                              ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                               ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -4.360 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.271     ; 3.618      ;
; -4.353 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.277     ; 3.568      ;
; -4.353 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.277     ; 3.568      ;
; -4.353 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.277     ; 3.568      ;
; -4.331 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.277     ; 3.546      ;
; -4.331 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.277     ; 3.546      ;
; -4.331 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.277     ; 3.546      ;
; -4.255 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.271     ; 3.513      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.084 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.286     ; 3.212      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.082 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.146      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
; -4.060 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                         ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -1.350     ; 3.124      ;
+--------+-----------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                         ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.058 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.236     ; 4.824      ;
; -4.036 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.191     ; 4.847      ;
; -4.006 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.767      ;
; -4.000 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.762      ;
; -4.000 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.762      ;
; -4.000 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.762      ;
; -4.000 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.762      ;
; -4.000 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.762      ;
; -4.000 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.762      ;
; -4.000 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.762      ;
; -3.984 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.790      ;
; -3.978 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.785      ;
; -3.978 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.785      ;
; -3.978 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.785      ;
; -3.978 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.785      ;
; -3.978 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.785      ;
; -3.978 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.785      ;
; -3.978 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.785      ;
; -3.962 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.065     ; 4.899      ;
; -3.955 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.716      ;
; -3.955 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.716      ;
; -3.955 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.716      ;
; -3.955 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.716      ;
; -3.955 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.716      ;
; -3.955 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.716      ;
; -3.955 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.716      ;
; -3.955 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.716      ;
; -3.936 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.191     ; 4.747      ;
; -3.933 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.739      ;
; -3.933 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.739      ;
; -3.933 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.739      ;
; -3.933 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.739      ;
; -3.933 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.739      ;
; -3.933 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.739      ;
; -3.933 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.739      ;
; -3.933 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.739      ;
; -3.884 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.690      ;
; -3.878 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.685      ;
; -3.878 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.685      ;
; -3.878 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.685      ;
; -3.878 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.685      ;
; -3.878 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.685      ;
; -3.878 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.685      ;
; -3.878 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.685      ;
; -3.841 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.236     ; 4.607      ;
; -3.833 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.639      ;
; -3.833 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.639      ;
; -3.833 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.639      ;
; -3.833 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.639      ;
; -3.833 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.639      ;
; -3.833 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.639      ;
; -3.833 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.639      ;
; -3.833 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.639      ;
; -3.789 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.550      ;
; -3.783 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.545      ;
; -3.783 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.545      ;
; -3.783 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.545      ;
; -3.783 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.545      ;
; -3.783 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.545      ;
; -3.783 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.545      ;
; -3.783 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.545      ;
; -3.752 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.191     ; 4.563      ;
; -3.738 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.499      ;
; -3.738 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.499      ;
; -3.738 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.499      ;
; -3.738 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.499      ;
; -3.738 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.499      ;
; -3.738 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.499      ;
; -3.738 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.499      ;
; -3.738 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.499      ;
; -3.720 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.065     ; 4.657      ;
; -3.709 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.236     ; 4.475      ;
; -3.700 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.506      ;
; -3.696 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.191     ; 4.507      ;
; -3.694 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.501      ;
; -3.694 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.501      ;
; -3.694 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.501      ;
; -3.694 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.501      ;
; -3.694 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.501      ;
; -3.694 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.501      ;
; -3.694 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.501      ;
; -3.649 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.455      ;
; -3.649 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.455      ;
; -3.649 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.455      ;
; -3.649 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.455      ;
; -3.649 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.455      ;
; -3.649 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.455      ;
; -3.649 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.455      ;
; -3.649 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.455      ;
; -3.644 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.196     ; 4.450      ;
; -3.644 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.241     ; 4.405      ;
; -3.638 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.445      ;
; -3.638 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.400      ;
; -3.638 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.445      ;
; -3.638 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.445      ;
; -3.638 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.445      ;
; -3.638 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.445      ;
; -3.638 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.445      ;
; -3.638 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.195     ; 4.445      ;
; -3.638 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.240     ; 4.400      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                  ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.084 ; nnrx[1]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.084 ; nnrx[1]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.876      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -3.053 ; nnrx[1]   ; rx_freq[0][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.846      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.991 ; nnrx[1]   ; rx_freq[2][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.788      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.969 ; nnrx[0]   ; rx_freq[2][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.472     ; 2.766      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.959 ; nnrx[0]   ; rx_freq[0][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.476     ; 2.752      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.953 ; nnrx[0]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.745      ;
; -2.807 ; nnrx[1]   ; rx_freq[2][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.599      ;
; -2.807 ; nnrx[1]   ; rx_freq[2][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.599      ;
; -2.807 ; nnrx[1]   ; rx_freq[2][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.599      ;
; -2.807 ; nnrx[1]   ; rx_freq[2][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.599      ;
; -2.807 ; nnrx[1]   ; rx_freq[2][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.599      ;
; -2.807 ; nnrx[1]   ; rx_freq[2][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.599      ;
; -2.807 ; nnrx[1]   ; rx_freq[2][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.599      ;
; -2.807 ; nnrx[1]   ; rx_freq[2][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.477     ; 2.599      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                               ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.189 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.589      ; 1.125      ;
; -0.153 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.856      ; 1.428      ;
; -0.107 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.499      ; 1.117      ;
; -0.088 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.589      ; 1.226      ;
; -0.063 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.549      ; 1.211      ;
; -0.051 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.550      ; 1.224      ;
; -0.040 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.483      ; 1.168      ;
; -0.029 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.589      ; 1.285      ;
; -0.024 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.719      ; 1.420      ;
; -0.009 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.573      ; 1.289      ;
; 0.024  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.573      ; 1.322      ;
; 0.028  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.549      ; 1.302      ;
; 0.054  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.491      ; 1.270      ;
; 0.066  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.663      ; 1.454      ;
; 0.066  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.429      ; 1.220      ;
; 0.069  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.573      ; 1.367      ;
; 0.081  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.491      ; 1.297      ;
; 0.096  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.431      ; 1.252      ;
; 0.104  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.476      ; 1.305      ;
; 0.133  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.417      ; 1.275      ;
; 0.169  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.345      ; 1.239      ;
; 0.173  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.621      ; 1.519      ;
; 0.201  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.345      ; 1.271      ;
; 0.203  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.417      ; 1.345      ;
; 0.207  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.345      ; 1.277      ;
; 0.208  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.345      ; 1.278      ;
; 0.211  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[5]                         ; spi_ce[0]    ; ad9866_clk  ; -0.500       ; 1.620      ; 1.556      ;
; 0.312  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.239      ; 0.746      ;
; 0.313  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.239      ; 0.747      ;
; 0.322  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[35]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[35]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.381      ; 0.898      ;
; 0.326  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[14]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[14]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.375      ; 0.896      ;
; 0.326  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[19]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[19]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.375      ; 0.896      ;
; 0.329  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[38]                                  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[38]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.352      ; 0.876      ;
; 0.329  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[28]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[28]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.381      ; 0.905      ;
; 0.329  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[10]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.523      ; 1.082      ;
; 0.330  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[25]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[25]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.375      ; 0.900      ;
; 0.334  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[12]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[12]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.375      ; 0.904      ;
; 0.334  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[6]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.523      ; 1.087      ;
; 0.343  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[11]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.523      ; 1.096      ;
; 0.348  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[29]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[29]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.381      ; 0.924      ;
; 0.350  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[23]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[23]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.375      ; 0.920      ;
; 0.350  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[9]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.523      ; 1.103      ;
; 0.351  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[22]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[22]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.375      ; 0.921      ;
; 0.352  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[13]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.523      ; 1.105      ;
; 0.364  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[8]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.523      ; 1.117      ;
; 0.366  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[31]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[31]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.320      ; 0.881      ;
; 0.373  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.307      ; 0.875      ;
; 0.384  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[15]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.523      ; 1.137      ;
; 0.385  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[34]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[34]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.320      ; 0.900      ;
; 0.387  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[33]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[33]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.320      ; 0.902      ;
; 0.387  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[37]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[37]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.320      ; 0.902      ;
; 0.393  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[7]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.523      ; 1.146      ;
; 0.400  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[17]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[17]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.483      ; 1.078      ;
; 0.422  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.669      ;
; 0.423  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.423  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.669      ;
; 0.424  ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.424  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.669      ;
; 0.425  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.425  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.669      ;
; 0.427  ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.427  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.669      ;
; 0.432  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[25]                                   ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[25]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.483      ; 1.110      ;
; 0.432  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.257      ; 0.884      ;
; 0.439  ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.239      ; 0.873      ;
; 0.443  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.274      ; 0.912      ;
; 0.444  ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.274      ; 0.913      ;
; 0.445  ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:H|Rmult[35]                                                                           ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:H|Raccum[23]                                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.255      ; 0.895      ;
; 0.447  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[35]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[35]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.262      ; 0.904      ;
; 0.450  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|out_data[37]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|prev_data[37]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.449      ; 1.094      ;
; 0.451  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[6]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[6]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.486      ; 1.132      ;
; 0.452  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[4]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[4]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.486      ; 1.133      ;
; 0.454  ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.095      ; 0.744      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_sck'                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.264 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.068      ; 3.557      ;
; 0.264 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.068      ; 3.557      ;
; 0.264 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.068      ; 3.557      ;
; 0.264 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.068      ; 3.557      ;
; 0.264 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.068      ; 3.557      ;
; 0.264 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.068      ; 3.557      ;
; 0.376 ; spi_slave:spi_slave_rx_inst|rreg[24]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 0.000        ; 0.189      ; 0.760      ;
; 0.376 ; spi_slave:spi_slave_rx_inst|rreg[30]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 0.000        ; 0.189      ; 0.760      ;
; 0.377 ; spi_slave:spi_slave_rx_inst|rreg[27]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 0.000        ; 0.189      ; 0.761      ;
; 0.378 ; spi_slave:spi_slave_rx_inst|rreg[25]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 0.000        ; 0.189      ; 0.762      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.382 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.311      ; 3.918      ;
; 0.398 ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 0.000        ; 0.151      ; 0.744      ;
; 0.399 ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 0.000        ; 0.151      ; 0.745      ;
; 0.399 ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 0.000        ; 0.151      ; 0.745      ;
; 0.400 ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 0.000        ; 0.151      ; 0.746      ;
; 0.423 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.216      ; 3.864      ;
; 0.423 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.216      ; 3.864      ;
; 0.423 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.216      ; 3.864      ;
; 0.423 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.216      ; 3.864      ;
; 0.423 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.216      ; 3.864      ;
; 0.423 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.216      ; 3.864      ;
; 0.423 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.216      ; 3.864      ;
; 0.423 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.216      ; 3.864      ;
; 0.429 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.239      ; 3.893      ;
; 0.429 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.239      ; 3.893      ;
; 0.429 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.239      ; 3.893      ;
; 0.429 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.239      ; 3.893      ;
; 0.429 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.239      ; 3.893      ;
; 0.432 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.177      ; 3.834      ;
; 0.432 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.177      ; 3.834      ;
; 0.432 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.177      ; 3.834      ;
; 0.432 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.177      ; 3.834      ;
; 0.432 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.177      ; 3.834      ;
; 0.497 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.221      ; 3.943      ;
; 0.497 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.221      ; 3.943      ;
; 0.497 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.221      ; 3.943      ;
; 0.497 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.221      ; 3.943      ;
; 0.497 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.221      ; 3.943      ;
; 0.497 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.221      ; 3.943      ;
; 0.497 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.221      ; 3.943      ;
; 0.497 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.221      ; 3.943      ;
; 0.497 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.221      ; 3.943      ;
; 0.502 ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.745      ;
; 0.503 ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.746      ;
; 0.503 ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.746      ;
; 0.503 ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.048      ; 0.746      ;
; 0.511 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.202      ; 3.938      ;
; 0.513 ; spi_slave:spi_slave_rx_inst|rreg[17]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.758      ;
; 0.514 ; spi_slave:spi_slave_rx_inst|rreg[9]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.759      ;
; 0.514 ; spi_slave:spi_slave_rx_inst|rreg[7]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.759      ;
; 0.514 ; spi_slave:spi_slave_rx_inst|rreg[15]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.759      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rreg[8]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.760      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rreg[5]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.760      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rreg[4]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.760      ;
; 0.517 ; spi_slave:spi_slave_rx_inst|rreg[20]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.762      ;
; 0.537 ; spi_slave:spi_slave_rx_inst|rreg[26]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 0.000        ; 0.189      ; 0.921      ;
; 0.539 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rdata[42] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.254      ; 4.018      ;
; 0.539 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.254      ; 4.018      ;
; 0.540 ; spi_slave:spi_slave_rx_inst|rreg[42]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[43] ; spi_sck      ; spi_sck     ; 0.000        ; 0.178      ; 0.913      ;
; 0.576 ; spi_slave:spi_slave_rx_inst|rreg[35]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 0.000        ; 0.151      ; 0.922      ;
; 0.581 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 3.252      ; 4.058      ;
; 0.587 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.068      ; 3.380      ;
; 0.587 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.068      ; 3.380      ;
; 0.587 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.068      ; 3.380      ;
; 0.587 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.068      ; 3.380      ;
; 0.587 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.068      ; 3.380      ;
; 0.587 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.068      ; 3.380      ;
; 0.588 ; spi_slave:spi_slave_rx_inst|rreg[36]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 0.000        ; 0.151      ; 0.934      ;
; 0.612 ; spi_slave:spi_slave_rx_inst|rreg[22]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 0.000        ; 0.126      ; 0.933      ;
; 0.619 ; spi_slave:spi_slave_rx_inst|treg[17]                                                                         ; spi_slave:spi_slave_rx_inst|treg[18]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.865      ;
; 0.622 ; spi_slave:spi_slave_rx_inst|treg[34]                                                                         ; spi_slave:spi_slave_rx_inst|treg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.867      ;
; 0.622 ; spi_slave:spi_slave_rx_inst|treg[26]                                                                         ; spi_slave:spi_slave_rx_inst|treg[27]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.866      ;
; 0.622 ; spi_slave:spi_slave_rx_inst|treg[16]                                                                         ; spi_slave:spi_slave_rx_inst|treg[17]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.868      ;
; 0.623 ; spi_slave:spi_slave_rx_inst|treg[27]                                                                         ; spi_slave:spi_slave_rx_inst|treg[28]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.867      ;
; 0.626 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8] ; spi_slave:spi_slave_rx_inst|treg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 0.406      ; 1.257      ;
; 0.642 ; spi_slave:spi_slave_rx_inst|rreg[37]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.888      ;
; 0.644 ; spi_slave:spi_slave_rx_inst|rreg[16]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.050      ; 0.889      ;
; 0.666 ; spi_slave:spi_slave_rx_inst|rreg[39]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.912      ;
; 0.670 ; spi_slave:spi_slave_rx_inst|rreg[38]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.051      ; 0.916      ;
; 0.676 ; spi_slave:spi_slave_rx_inst|rreg[26]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.049      ; 0.920      ;
; 0.677 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.177      ; 3.579      ;
; 0.677 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.177      ; 3.579      ;
; 0.677 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.177      ; 3.579      ;
; 0.677 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.177      ; 3.579      ;
; 0.677 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 3.177      ; 3.579      ;
+-------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.402 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.684      ;
; 0.472 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.738      ;
; 0.500 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.766      ;
; 0.504 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.770      ;
; 0.601 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.867      ;
; 0.601 ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.867      ;
; 0.603 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.869      ;
; 0.614 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.474      ; 3.553      ;
; 0.684 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.951      ;
; 0.685 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.952      ;
; 0.686 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.953      ;
; 0.687 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.688 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.688 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.955      ;
; 0.689 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.689 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.956      ;
; 0.690 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.958      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.693 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.960      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.961      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.963      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.963      ;
; 0.698 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.965      ;
; 0.700 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.966      ;
; 0.700 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.966      ;
; 0.701 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 0.967      ;
; 0.708 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.712 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.980      ;
; 0.714 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.981      ;
; 0.717 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.984      ;
; 0.719 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 0.986      ;
; 0.737 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.003      ;
; 0.741 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.007      ;
; 0.742 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.008      ;
; 0.744 ; rx_gain[5]                                         ; prev_rx_gain[5]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.676      ; 1.645      ;
; 0.763 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.050      ; 1.008      ;
; 0.768 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.034      ;
; 0.769 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.035      ;
; 0.773 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.039      ;
; 0.778 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.050      ; 1.023      ;
; 0.782 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.048      ;
; 0.783 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.050      ; 1.028      ;
; 0.795 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.061      ;
; 0.798 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.065      ;
; 0.816 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.070      ; 1.081      ;
; 0.844 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.110      ;
; 0.862 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.129      ;
; 0.867 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.133      ;
; 0.879 ; rx_gain[1]                                         ; prev_rx_gain[1]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.676      ; 1.780      ;
; 0.882 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sclk                            ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.148      ;
; 0.912 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 2.344      ; 3.721      ;
; 0.914 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.676      ; 1.815      ;
; 0.917 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.242      ; 1.354      ;
; 0.932 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.242      ; 1.369      ;
; 0.953 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.219      ;
; 0.987 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.253      ;
; 0.988 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|sclk                            ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.254      ;
; 1.006 ; counter[2]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; counter[1]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; counter[10]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; counter[12]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; counter[9]                                         ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.273      ;
; 1.007 ; counter[7]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; counter[11]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.071      ; 1.273      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.422 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 0.669      ;
; 0.422 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 0.669      ;
; 0.422 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 0.669      ;
; 0.422 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.424 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.425 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.426 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.427 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.669      ;
; 0.461 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.129      ; 0.785      ;
; 0.474 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.716      ;
; 0.490 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.401      ; 1.086      ;
; 0.545 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.129      ; 0.869      ;
; 0.549 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.052      ; 0.796      ;
; 0.562 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.401      ; 1.158      ;
; 0.573 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.129      ; 0.897      ;
; 0.604 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.846      ;
; 0.605 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.847      ;
; 0.642 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.072     ; 0.765      ;
; 0.650 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.109      ; 0.954      ;
; 0.677 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.129      ; 1.001      ;
; 0.705 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.016      ; 0.916      ;
; 0.713 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 0.958      ;
; 0.714 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 0.956      ;
; 0.716 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.003      ; 0.914      ;
; 0.747 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.079      ; 1.021      ;
; 0.748 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 0.994      ;
; 0.750 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.079      ; 1.024      ;
; 0.752 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.079      ; 1.026      ;
; 0.761 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.072     ; 0.884      ;
; 0.783 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 1.028      ;
; 0.797 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.307      ; 1.299      ;
; 0.800 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.307      ; 1.302      ;
; 0.802 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.307      ; 1.304      ;
; 0.803 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.055      ;
; 0.807 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.166      ; 1.168      ;
; 0.810 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.054      ;
; 0.816 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 1.073      ;
; 0.817 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.061      ;
; 0.818 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.062      ;
; 0.822 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.307      ; 1.324      ;
; 0.824 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.072      ; 1.091      ;
; 0.829 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.073      ;
; 0.829 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.250      ; 1.274      ;
; 0.830 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 1.073      ;
; 0.834 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.250      ; 1.279      ;
; 0.834 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.072      ; 1.101      ;
; 0.839 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.048      ; 1.082      ;
; 0.843 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 1.100      ;
; 0.844 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.025      ; 1.099      ;
; 0.855 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.109      ; 1.159      ;
; 0.857 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.025      ; 1.112      ;
; 0.859 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.310      ; 1.364      ;
; 0.861 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.105      ;
; 0.864 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.109      ; 1.168      ;
; 0.873 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.079      ; 1.147      ;
; 0.878 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.098      ; 1.171      ;
; 0.878 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.130      ;
; 0.879 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.149     ; 0.925      ;
; 0.880 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.132      ;
; 0.887 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.250      ; 1.332      ;
; 0.891 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.149     ; 0.937      ;
; 0.893 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.155     ; 0.933      ;
; 0.896 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.079      ; 1.170      ;
; 0.903 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.109      ; 1.207      ;
; 0.907 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.136     ; 0.966      ;
; 0.920 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.155     ; 0.960      ;
; 0.938 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 1.183      ;
; 0.941 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.321      ; 1.457      ;
; 0.942 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.070      ; 1.207      ;
; 0.950 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.154      ; 1.299      ;
; 0.951 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.098      ; 1.244      ;
; 0.955 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.057      ; 1.207      ;
; 0.963 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.069      ; 1.227      ;
; 0.967 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.003      ; 1.165      ;
; 0.968 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.050      ; 1.213      ;
; 0.969 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.049      ; 1.213      ;
; 0.979 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.047      ; 1.221      ;
; 0.980 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.079      ; 1.254      ;
; 0.982 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.091      ; 1.268      ;
; 0.985 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.330      ; 1.510      ;
; 0.986 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.094      ; 1.275      ;
; 0.990 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.003      ; 1.188      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                          ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.926 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 0.929      ;
; 0.947 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 0.950      ;
; 0.947 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 0.950      ;
; 0.957 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 0.960      ;
; 0.959 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 0.962      ;
; 0.960 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 0.963      ;
; 0.964 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 0.967      ;
; 0.972 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 0.975      ;
; 0.978 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 0.981      ;
; 0.982 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 0.985      ;
; 0.990 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 0.993      ;
; 0.992 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[1][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.653      ; 0.974      ;
; 1.056 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[1][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.569      ; 0.954      ;
; 1.110 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.682      ; 1.121      ;
; 1.130 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.133      ;
; 1.140 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.154      ;
; 1.143 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.146      ;
; 1.146 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.689      ; 1.164      ;
; 1.163 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.675      ; 1.167      ;
; 1.169 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.653      ; 1.151      ;
; 1.171 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.653      ; 1.153      ;
; 1.172 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.175      ;
; 1.175 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[1][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.653      ; 1.157      ;
; 1.175 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.653      ; 1.157      ;
; 1.180 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.653      ; 1.162      ;
; 1.187 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.653      ; 1.169      ;
; 1.191 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.194      ;
; 1.198 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.205      ;
; 1.203 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.681      ; 1.213      ;
; 1.208 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.222      ;
; 1.215 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.229      ;
; 1.223 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.681      ; 1.233      ;
; 1.229 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.956      ; 2.410      ;
; 1.232 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.239      ;
; 1.238 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.680      ; 1.247      ;
; 1.239 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.253      ;
; 1.242 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.680      ; 1.251      ;
; 1.250 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.682      ; 1.261      ;
; 1.252 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[1][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.679      ; 1.260      ;
; 1.253 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.260      ;
; 1.254 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.956      ; 2.435      ;
; 1.256 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.679      ; 1.264      ;
; 1.259 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.266      ;
; 1.264 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.677      ; 1.270      ;
; 1.268 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.681      ; 1.278      ;
; 1.274 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[2][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.281      ;
; 1.274 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[1][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.681      ; 1.284      ;
; 1.275 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.681      ; 1.285      ;
; 1.275 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.278      ;
; 1.276 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.279      ;
; 1.277 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[2][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.280      ;
; 1.283 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.290      ;
; 1.284 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[1][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.291      ;
; 1.285 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.292      ;
; 1.285 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.679      ; 1.293      ;
; 1.285 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[2][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.292      ;
; 1.288 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[2][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.291      ;
; 1.289 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.296      ;
; 1.289 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.292      ;
; 1.289 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.679      ; 1.297      ;
; 1.299 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.656      ; 1.284      ;
; 1.301 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.308      ;
; 1.304 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.307      ;
; 1.305 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.312      ;
; 1.309 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[0][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.648      ; 1.286      ;
; 1.312 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.648      ; 1.289      ;
; 1.315 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.679      ; 1.323      ;
; 1.321 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.680      ; 1.330      ;
; 1.372 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.563      ; 1.264      ;
; 1.398 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.412      ;
; 1.407 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.421      ;
; 1.409 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.416      ;
; 1.413 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.680      ; 1.422      ;
; 1.425 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.439      ;
; 1.426 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.429      ;
; 1.427 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.441      ;
; 1.429 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.443      ;
; 1.429 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.436      ;
; 1.432 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.654      ; 1.415      ;
; 1.434 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.448      ;
; 1.434 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[2][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.441      ;
; 1.438 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[1][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.680      ; 1.447      ;
; 1.441 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.444      ;
; 1.441 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.448      ;
; 1.444 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.458      ;
; 1.447 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.679      ; 1.455      ;
; 1.449 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 1.463      ;
; 1.452 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[1][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.459      ;
; 1.452 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[0][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.656      ; 1.437      ;
; 1.456 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.679      ; 1.464      ;
; 1.456 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.463      ;
; 1.457 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[2][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.460      ;
; 1.458 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[2][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.682      ; 1.469      ;
; 1.459 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[0][27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.648      ; 1.436      ;
; 1.460 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[2][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.674      ; 1.463      ;
; 1.460 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.467      ;
; 1.462 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.679      ; 1.470      ;
; 1.462 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.469      ;
; 1.462 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.469      ;
; 1.466 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[2][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.678      ; 1.473      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 0.966 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.670      ; 3.666      ;
; 1.065 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.673      ; 3.768      ;
; 1.083 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.670      ; 3.783      ;
; 1.269 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.670      ; 3.969      ;
; 1.327 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.480      ; 3.837      ;
; 1.352 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.806      ; 4.188      ;
; 1.361 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.855      ; 6.456      ;
; 1.368 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.528      ; 3.926      ;
; 1.379 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.539      ; 3.948      ;
; 1.382 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.542      ; 3.954      ;
; 1.414 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.917      ; 6.571      ;
; 1.415 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.468      ; 3.913      ;
; 1.419 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.806      ; 4.255      ;
; 1.432 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.529      ; 3.991      ;
; 1.447 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.541      ; 4.018      ;
; 1.463 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.526      ; 4.019      ;
; 1.467 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.914      ; 6.621      ;
; 1.473 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.539      ; 4.042      ;
; 1.481 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.916      ; 6.637      ;
; 1.485 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.914      ; 6.639      ;
; 1.529 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.487      ; 4.046      ;
; 1.535 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.540      ; 4.105      ;
; 1.538 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.630      ; 4.198      ;
; 1.542 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.467      ; 4.039      ;
; 1.550 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.663      ; 4.243      ;
; 1.553 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.527      ; 4.110      ;
; 1.554 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.670      ; 4.254      ;
; 1.572 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.527      ; 4.129      ;
; 1.576 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.630      ; 4.236      ;
; 1.588 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.487      ; 4.105      ;
; 1.591 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.610      ; 4.231      ;
; 1.593 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.468      ; 4.091      ;
; 1.595 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.630      ; 4.255      ;
; 1.597 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.670      ; 4.297      ;
; 1.607 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.630      ; 4.267      ;
; 1.610 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.526      ; 4.166      ;
; 1.629 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.530      ; 4.189      ;
; 1.635 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.610      ; 4.275      ;
; 1.648 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.528      ; 4.206      ;
; 1.657 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.527      ; 4.214      ;
; 1.665 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.285      ; 4.970      ;
; 1.676 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.663      ; 4.369      ;
; 1.677 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.529      ; 4.236      ;
; 1.677 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.669      ; 4.376      ;
; 1.690 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 4.915      ; 6.365      ;
; 1.709 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.527      ; 4.266      ;
; 1.718 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.487      ; 4.235      ;
; 1.719 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.629      ; 4.378      ;
; 1.727 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 4.855      ; 6.342      ;
; 1.728 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 4.914      ; 6.402      ;
; 1.729 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.663      ; 4.422      ;
; 1.731 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.468      ; 4.229      ;
; 1.732 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.527      ; 4.289      ;
; 1.750 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.148      ; 4.918      ;
; 1.753 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.528      ; 4.311      ;
; 1.762 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.629      ; 4.421      ;
; 1.767 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.530      ; 4.327      ;
; 1.768 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.487      ; 4.285      ;
; 1.769 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.467      ; 4.266      ;
; 1.803 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.669      ; 4.502      ;
; 1.804 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 4.917      ; 6.481      ;
; 1.809 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.997      ; 7.046      ;
; 1.814 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.109      ; 4.943      ;
; 1.836 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.527      ; 4.393      ;
; 1.847 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.487      ; 4.364      ;
; 1.855 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 5.050      ; 6.665      ;
; 1.860 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.527      ; 4.417      ;
; 1.861 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 4.916      ; 6.537      ;
; 1.873 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.467      ; 4.370      ;
; 1.875 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.526      ; 4.431      ;
; 1.876 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 4.914      ; 6.550      ;
; 1.880 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.089      ; 4.989      ;
; 1.886 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.530      ; 4.446      ;
; 1.897 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.487      ; 4.414      ;
; 1.897 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.486      ; 4.413      ;
; 1.912 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.801      ; 6.953      ;
; 1.926 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 4.854      ; 6.540      ;
; 1.933 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.529      ; 4.492      ;
; 1.949 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.109      ; 5.078      ;
; 1.965 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.527      ; 4.522      ;
; 1.973 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 4.914      ; 6.647      ;
; 1.981 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.527      ; 4.538      ;
; 1.988 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.915      ; 7.143      ;
; 2.001 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.486      ; 4.517      ;
; 2.005 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 4.874      ; 6.639      ;
; 2.010 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 3.108      ; 5.138      ;
; 2.036 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.860      ; 7.136      ;
; 2.050 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 4.913      ; 6.723      ;
; 2.052 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.821      ; 7.113      ;
; 2.054 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.821      ; 7.115      ;
; 2.076 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.486      ; 4.592      ;
; 2.098 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 4.874      ; 6.732      ;
; 2.155 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.820      ; 7.215      ;
; 2.201 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 4.873      ; 6.834      ;
; 2.414 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 4.861      ; 7.515      ;
; 3.962 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.675      ; 6.667      ;
; 4.033 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.479      ; 6.542      ;
; 4.080 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.539      ; 6.649      ;
; 4.112 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.499      ; 6.641      ;
; 4.157 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.538      ; 6.725      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                            ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.066 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.127      ; 3.607      ;
; -3.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.153      ; 3.607      ;
; -3.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.153      ; 3.607      ;
; -3.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.153      ; 3.607      ;
; -3.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.153      ; 3.607      ;
; -3.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.153      ; 3.607      ;
; -3.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.153      ; 3.607      ;
; -3.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.153      ; 3.607      ;
; -3.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.153      ; 3.607      ;
; -3.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.153      ; 3.607      ;
; -3.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.153      ; 3.607      ;
; -3.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.153      ; 3.607      ;
; -3.040 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.153      ; 3.607      ;
; -3.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.179      ; 3.607      ;
; -3.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.179      ; 3.607      ;
; -3.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.179      ; 3.607      ;
; -3.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.179      ; 3.607      ;
; -3.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.179      ; 3.607      ;
; -3.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.179      ; 3.607      ;
; -3.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.179      ; 3.607      ;
; -3.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.179      ; 3.607      ;
; -3.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.179      ; 3.607      ;
; -3.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.179      ; 3.607      ;
; -3.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.179      ; 3.607      ;
; -3.014 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]  ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.179      ; 3.607      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -3.005 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.181      ; 3.600      ;
; -2.996 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.191      ; 3.601      ;
; -2.996 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.191      ; 3.601      ;
; -2.996 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.191      ; 3.601      ;
; -2.996 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41] ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.191      ; 3.601      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.332 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.325      ; 3.149      ;
; -2.332 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.325      ; 3.149      ;
; -2.332 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.325      ; 3.149      ;
; -2.332 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.325      ; 3.149      ;
; -2.256 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.415      ; 3.163      ;
; -2.252 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.405      ; 3.149      ;
; -2.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.405      ; 3.147      ;
; -2.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.405      ; 3.147      ;
; -2.250 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.405      ; 3.147      ;
; -2.239 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.408      ; 3.139      ;
; -2.237 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.435      ; 3.164      ;
; -2.237 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.435      ; 3.164      ;
; -2.237 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.435      ; 3.164      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.420      ; 3.140      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.420      ; 3.140      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.420      ; 3.140      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.420      ; 3.140      ;
; -2.228 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.420      ; 3.140      ;
; -2.223 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.437      ; 3.152      ;
; -2.223 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.437      ; 3.152      ;
; -2.223 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.437      ; 3.152      ;
; -2.223 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.437      ; 3.152      ;
; -2.223 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.437      ; 3.152      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.148      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.148      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.148      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.148      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.148      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.436      ; 3.148      ;
; -2.217 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.440      ; 3.149      ;
; -2.217 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.440      ; 3.149      ;
; -2.217 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.440      ; 3.149      ;
; -2.217 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.440      ; 3.149      ;
; -2.217 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.440      ; 3.149      ;
; -2.217 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.440      ; 3.149      ;
; -2.173 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.486      ; 3.151      ;
; -2.173 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.486      ; 3.151      ;
; -2.173 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.486      ; 3.151      ;
; -2.173 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.486      ; 3.151      ;
; -2.173 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.486      ; 3.151      ;
; -2.173 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.486      ; 3.151      ;
; -2.173 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.486      ; 3.151      ;
; -2.172 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.485      ; 3.149      ;
; -2.172 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.485      ; 3.149      ;
; -2.172 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.485      ; 3.149      ;
; -2.172 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.485      ; 3.149      ;
; -2.172 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.485      ; 3.149      ;
; -2.128 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.526      ; 3.146      ;
; -1.812 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.343      ; 3.147      ;
; -1.812 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.343      ; 3.147      ;
; -1.812 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.343      ; 3.147      ;
; -1.812 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.343      ; 3.147      ;
; -1.812 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.343      ; 3.147      ;
; -1.812 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.343      ; 3.147      ;
; -1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.401      ; 3.147      ;
; -1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.401      ; 3.147      ;
; -1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.401      ; 3.147      ;
; -1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.401      ; 3.147      ;
; -1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.401      ; 3.147      ;
; -1.754 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.401      ; 3.147      ;
; -1.710 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.447      ; 3.149      ;
; -1.710 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.447      ; 3.149      ;
; -1.710 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.447      ; 3.149      ;
; -1.710 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.447      ; 3.149      ;
; -1.710 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.447      ; 3.149      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.490      ; 3.166      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.490      ; 3.166      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.490      ; 3.166      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.490      ; 3.166      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.490      ; 3.166      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.490      ; 3.166      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.490      ; 3.166      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.490      ; 3.166      ;
; -1.684 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.490      ; 3.166      ;
; -1.683 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.471      ; 3.146      ;
; -1.669 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.485      ; 3.146      ;
; -1.669 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.485      ; 3.146      ;
; -1.669 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.485      ; 3.146      ;
; -1.669 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.485      ; 3.146      ;
; -1.669 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.485      ; 3.146      ;
; -1.669 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.485      ; 3.146      ;
; -1.669 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.485      ; 3.146      ;
; -1.669 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.485      ; 3.146      ;
; -1.664 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.507      ; 3.163      ;
; -1.664 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.507      ; 3.163      ;
; -1.664 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.507      ; 3.163      ;
; -1.664 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.507      ; 3.163      ;
; -1.664 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.507      ; 3.163      ;
; -1.652 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.524      ; 3.168      ;
; -1.649 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.523      ; 3.164      ;
; -1.649 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.523      ; 3.164      ;
; -1.649 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.523      ; 3.164      ;
; -1.649 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.523      ; 3.164      ;
; -1.649 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.523      ; 3.164      ;
; -1.649 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.523      ; 3.164      ;
; -1.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.527      ; 3.165      ;
; -1.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.527      ; 3.165      ;
; -1.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.527      ; 3.165      ;
; -1.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.527      ; 3.165      ;
; -1.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.527      ; 3.165      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.254 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.148      ;
; -2.254 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.148      ;
; -2.254 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.148      ;
; -2.254 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.148      ;
; -2.254 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.148      ;
; -2.254 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.108     ; 3.148      ;
; -2.246 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 3.135      ;
; -2.246 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 3.135      ;
; -2.246 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 3.135      ;
; -2.246 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 3.135      ;
; -2.246 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 3.135      ;
; -2.246 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 3.135      ;
; -2.246 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 3.135      ;
; -2.246 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 3.135      ;
; -2.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.112     ; 3.135      ;
; -2.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.114     ; 3.133      ;
; -2.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.112     ; 3.135      ;
; -2.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.114     ; 3.133      ;
; -2.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.112     ; 3.135      ;
; -2.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 3.134      ;
; -2.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.112     ; 3.135      ;
; -2.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 3.134      ;
; -2.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.112     ; 3.135      ;
; -2.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.112     ; 3.135      ;
; -2.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.112     ; 3.135      ;
; -2.123 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.010      ; 3.135      ;
; -2.109 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.022      ; 3.133      ;
; -2.109 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.022      ; 3.133      ;
; -2.109 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.022      ; 3.133      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.791 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.153      ;
; -0.791 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.153      ;
; -0.791 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.153      ;
; -0.791 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.153      ;
; -0.791 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.153      ;
; -0.791 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.153      ;
; -0.791 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.153      ;
; -0.791 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.370      ; 3.153      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.149      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.149      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.149      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.149      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.149      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.149      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.149      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.149      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.149      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.149      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.149      ;
; -0.782 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.375      ; 3.149      ;
; -0.777 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.376      ; 3.145      ;
; -0.777 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.376      ; 3.145      ;
; -0.777 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.376      ; 3.145      ;
; -0.742 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.415      ; 3.149      ;
; -0.742 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.415      ; 3.149      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.145      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.145      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.145      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.145      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.145      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.409      ; 3.142      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.145      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.409      ; 3.142      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.409      ; 3.142      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.145      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.409      ; 3.142      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.409      ; 3.142      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.409      ; 3.142      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.409      ; 3.142      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.409      ; 3.142      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.409      ; 3.142      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.409      ; 3.142      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.145      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.409      ; 3.142      ;
; -0.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.412      ; 3.145      ;
; -0.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.440      ; 3.152      ;
; -0.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.440      ; 3.152      ;
; -0.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.440      ; 3.152      ;
; -0.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.440      ; 3.152      ;
; -0.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.440      ; 3.152      ;
; -0.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.440      ; 3.152      ;
; -0.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.440      ; 3.152      ;
; -0.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.440      ; 3.152      ;
; -0.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.440      ; 3.152      ;
; -0.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.440      ; 3.152      ;
; -0.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.440      ; 3.152      ;
; -0.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.440      ; 3.152      ;
; -0.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.440      ; 3.152      ;
; -0.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.153      ;
; -0.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.153      ;
; -0.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.153      ;
; -0.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.153      ;
; -0.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.153      ;
; -0.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.153      ;
; -0.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.153      ;
; -0.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.153      ;
; -0.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.153      ;
; -0.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.153      ;
; -0.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.153      ;
; -0.715 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.446      ; 3.153      ;
; -0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.430      ; 3.136      ;
; -0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[3]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.430      ; 3.136      ;
; -0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.430      ; 3.136      ;
; -0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.430      ; 3.136      ;
; -0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.430      ; 3.136      ;
; -0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.430      ; 3.136      ;
; -0.714 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.430      ; 3.136      ;
; -0.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.164      ;
; -0.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.164      ;
; -0.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.164      ;
; -0.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.164      ;
; -0.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.164      ;
; -0.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.164      ;
; -0.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.164      ;
; -0.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.164      ;
; -0.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.164      ;
; -0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.451      ; 3.149      ;
; -0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.451      ; 3.149      ;
; -0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.451      ; 3.149      ;
; -0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.451      ; 3.149      ;
; -0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.451      ; 3.149      ;
; -0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.451      ; 3.149      ;
; -0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.451      ; 3.149      ;
; -0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.451      ; 3.149      ;
; -0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[0]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.451      ; 3.149      ;
; -0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.451      ; 3.149      ;
; -0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.451      ; 3.149      ;
; -0.706 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.451      ; 3.149      ;
; -0.695 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.152      ;
; -0.695 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.465      ; 3.152      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.875      ;
; 0.740 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.875      ;
; 0.744 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.899      ; 2.868      ;
; 0.744 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.899      ; 2.868      ;
; 0.744 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.899      ; 2.868      ;
; 0.744 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.899      ; 2.868      ;
; 0.744 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.899      ; 2.868      ;
; 0.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.883      ;
; 0.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.883      ;
; 0.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.883      ;
; 0.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.883      ;
; 0.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.883      ;
; 0.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.883      ;
; 0.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.883      ;
; 0.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.883      ;
; 0.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.883      ;
; 0.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.883      ;
; 0.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.883      ;
; 0.748 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.910      ; 2.883      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.757 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.897      ; 2.879      ;
; 0.765 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.885      ; 2.875      ;
; 0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.876      ; 2.872      ;
; 0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.876      ; 2.872      ;
; 0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.876      ; 2.872      ;
; 0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.876      ; 2.872      ;
; 0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.876      ; 2.872      ;
; 0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.876      ; 2.872      ;
; 0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.876      ; 2.872      ;
; 0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.876      ; 2.872      ;
; 0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.876      ; 2.872      ;
; 0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.876      ; 2.872      ;
; 0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.876      ; 2.872      ;
; 0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.876      ; 2.872      ;
; 0.771 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.876      ; 2.872      ;
; 0.779 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 2.881      ;
; 0.779 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 2.881      ;
; 0.779 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 2.881      ;
; 0.779 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 2.881      ;
; 0.779 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 2.881      ;
; 0.779 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 2.881      ;
; 0.779 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 2.881      ;
; 0.779 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.877      ; 2.881      ;
; 0.785 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.880      ;
; 0.785 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.880      ;
; 0.785 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.880      ;
; 0.785 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.880      ;
; 0.785 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.880      ;
; 0.785 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.880      ;
; 0.785 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.880      ;
; 0.785 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.870      ; 2.880      ;
; 0.792 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.858      ; 2.875      ;
; 0.797 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.846      ; 2.868      ;
; 0.797 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.846      ; 2.868      ;
; 0.797 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.846      ; 2.868      ;
; 0.797 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.846      ; 2.868      ;
; 0.797 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.846      ; 2.868      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 2.887      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 2.887      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 2.887      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 2.887      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 2.887      ;
; 0.798 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.864      ; 2.887      ;
; 0.829 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.826      ; 2.880      ;
; 0.829 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.826      ; 2.880      ;
; 0.829 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.826      ; 2.880      ;
; 0.829 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.826      ; 2.880      ;
; 0.829 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.826      ; 2.880      ;
; 0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 2.885      ;
; 0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 2.885      ;
; 0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 2.885      ;
; 0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 2.885      ;
; 0.832 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.828      ; 2.885      ;
; 0.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.815      ; 2.884      ;
; 0.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.815      ; 2.884      ;
; 0.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.815      ; 2.884      ;
; 0.844 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.815      ; 2.884      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.805      ; 2.881      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.805      ; 2.881      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.805      ; 2.881      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.805      ; 2.881      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.805      ; 2.881      ;
; 0.851 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.805      ; 2.881      ;
; 0.853 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.803      ; 2.881      ;
; 0.853 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.803      ; 2.881      ;
; 0.853 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.803      ; 2.881      ;
; 0.853 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.803      ; 2.881      ;
; 0.853 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.803      ; 2.881      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_sck'                                                                                                                      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.810 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.862      ; 2.897      ;
; 1.810 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.862      ; 2.897      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.867 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.801      ; 2.893      ;
; 1.897 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.774      ; 2.896      ;
; 1.897 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.774      ; 2.896      ;
; 1.897 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.774      ; 2.896      ;
; 1.897 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.774      ; 2.896      ;
; 1.897 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.774      ; 2.896      ;
; 1.897 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.774      ; 2.896      ;
; 1.897 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.774      ; 2.896      ;
; 1.910 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 2.879      ;
; 1.910 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.744      ; 2.879      ;
; 1.911 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.742      ; 2.878      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.919 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.750      ; 2.894      ;
; 1.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.745      ; 2.892      ;
; 1.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.745      ; 2.892      ;
; 1.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.745      ; 2.892      ;
; 1.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.745      ; 2.892      ;
; 1.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.745      ; 2.892      ;
; 1.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.745      ; 2.892      ;
; 1.926 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.747      ; 2.898      ;
; 1.937 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 2.891      ;
; 1.937 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 2.891      ;
; 1.937 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 2.891      ;
; 1.937 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 2.891      ;
; 1.937 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.729      ; 2.891      ;
; 1.945 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 2.876      ;
; 1.945 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 2.876      ;
; 1.945 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 2.876      ;
; 1.945 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 2.876      ;
; 1.945 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 2.876      ;
; 1.945 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 2.876      ;
; 1.945 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 2.876      ;
; 1.945 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.706      ; 2.876      ;
; 1.960 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.711      ; 2.896      ;
; 1.960 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.711      ; 2.896      ;
; 1.960 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.711      ; 2.896      ;
; 1.960 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.711      ; 2.896      ;
; 1.960 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.711      ; 2.896      ;
; 1.960 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.711      ; 2.896      ;
; 1.960 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.711      ; 2.896      ;
; 1.960 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.711      ; 2.896      ;
; 1.960 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.711      ; 2.896      ;
; 1.962 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.692      ; 2.879      ;
; 1.990 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.667      ; 2.882      ;
; 1.990 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.667      ; 2.882      ;
; 1.990 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.667      ; 2.882      ;
; 1.990 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.667      ; 2.882      ;
; 1.990 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.667      ; 2.882      ;
; 2.036 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.619      ; 2.880      ;
; 2.036 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.619      ; 2.880      ;
; 2.036 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.619      ; 2.880      ;
; 2.036 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.619      ; 2.880      ;
; 2.036 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.619      ; 2.880      ;
; 2.036 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.619      ; 2.880      ;
; 2.097 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.558      ; 2.880      ;
; 2.097 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.558      ; 2.880      ;
; 2.097 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.558      ; 2.880      ;
; 2.097 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.558      ; 2.880      ;
; 2.097 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.558      ; 2.880      ;
; 2.097 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.558      ; 2.880      ;
; 2.411 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.742      ; 2.878      ;
; 2.457 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.700      ; 2.882      ;
; 2.457 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.700      ; 2.882      ;
; 2.457 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.700      ; 2.882      ;
; 2.457 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.700      ; 2.882      ;
; 2.457 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.700      ; 2.882      ;
; 2.458 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.700      ; 2.883      ;
; 2.458 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.700      ; 2.883      ;
; 2.458 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.700      ; 2.883      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.450 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.216      ; 2.861      ;
; 2.450 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.216      ; 2.861      ;
; 2.450 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.216      ; 2.861      ;
; 2.464 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.204      ; 2.863      ;
; 2.605 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 2.861      ;
; 2.605 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 2.861      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.062      ; 2.863      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.063      ; 2.864      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 2.862      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.063      ; 2.864      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.062      ; 2.863      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.063      ; 2.864      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.062      ; 2.863      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.063      ; 2.864      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.061      ; 2.862      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.063      ; 2.864      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.062      ; 2.863      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.062      ; 2.863      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.062      ; 2.863      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.062      ; 2.863      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.063      ; 2.864      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.063      ; 2.864      ;
; 2.606 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.062      ; 2.863      ;
; 2.618 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 2.880      ;
; 2.618 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 2.880      ;
; 2.618 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 2.880      ;
; 2.618 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 2.880      ;
; 2.618 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 2.880      ;
; 2.618 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.067      ; 2.880      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                       ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.470      ; 2.879      ;
; 2.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.470      ; 2.879      ;
; 2.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.470      ; 2.879      ;
; 2.684 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.470      ; 2.879      ;
; 2.685 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.472      ; 2.882      ;
; 2.685 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.472      ; 2.882      ;
; 2.685 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.472      ; 2.882      ;
; 2.685 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.472      ; 2.882      ;
; 2.708 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.449      ; 2.882      ;
; 2.717 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.438      ; 2.880      ;
; 2.717 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.438      ; 2.880      ;
; 2.717 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.438      ; 2.880      ;
; 2.717 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.438      ; 2.880      ;
; 2.717 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.438      ; 2.880      ;
; 2.743 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.416      ; 2.884      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.403      ; 2.882      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.403      ; 2.882      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.403      ; 2.882      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.401      ; 2.880      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.401      ; 2.880      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.401      ; 2.880      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.401      ; 2.880      ;
; 2.755 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.400      ; 2.880      ;
; 2.755 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.400      ; 2.880      ;
; 2.755 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.400      ; 2.880      ;
; 2.755 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.400      ; 2.880      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.399      ; 2.880      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.399      ; 2.880      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.399      ; 2.880      ;
; 2.756 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.399      ; 2.880      ;
; 2.779 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.379      ; 2.883      ;
; 2.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.336      ; 2.878      ;
; 2.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.336      ; 2.878      ;
; 2.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.336      ; 2.878      ;
; 2.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.336      ; 2.878      ;
; 2.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.336      ; 2.878      ;
; 2.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.336      ; 2.878      ;
; 2.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.336      ; 2.878      ;
; 2.817 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.336      ; 2.878      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.350      ; 2.893      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.350      ; 2.893      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.350      ; 2.893      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.350      ; 2.893      ;
; 2.818 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.350      ; 2.893      ;
; 2.837 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.308      ; 2.870      ;
; 2.838 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.318      ; 2.881      ;
; 2.838 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.318      ; 2.881      ;
; 2.838 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.318      ; 2.881      ;
; 2.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.280      ; 2.871      ;
; 2.866 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.280      ; 2.871      ;
; 2.867 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.288      ; 2.880      ;
; 2.867 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.288      ; 2.880      ;
; 2.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.235      ; 2.880      ;
; 2.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.235      ; 2.880      ;
; 2.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.235      ; 2.880      ;
; 2.920 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.235      ; 2.880      ;
; 2.998 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.158      ; 2.881      ;
; 2.998 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.158      ; 2.881      ;
; 2.998 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.158      ; 2.881      ;
; 2.998 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.158      ; 2.881      ;
; 3.002 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.152      ; 2.879      ;
; 3.002 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.152      ; 2.879      ;
; 3.002 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.152      ; 2.879      ;
; 3.002 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.152      ; 2.879      ;
; 3.043 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.110      ; 2.878      ;
; 3.043 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.110      ; 2.878      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
; 3.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]            ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.376      ; 3.271      ;
+-------+----------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -6.187 ; -16911.184    ;
; ad9866:ad9866_inst|dut1_pc[0]    ; -2.520 ; -22.174       ;
; spi_sck                          ; -1.927 ; -145.400      ;
; clk_10mhz                        ; -1.400 ; -50.260       ;
; spi_ce[0]                        ; -1.375 ; -226.672      ;
; spi_slave:spi_slave_rx_inst|done ; -1.035 ; -167.490      ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; ad9866_clk                       ; 0.069 ; 0.000         ;
; spi_sck                          ; 0.095 ; 0.000         ;
; spi_ce[0]                        ; 0.182 ; 0.000         ;
; clk_10mhz                        ; 0.186 ; 0.000         ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.260 ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.303 ; 0.000         ;
+----------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_ce[0]  ; -0.764 ; -143.797        ;
; clk_10mhz  ; -0.657 ; -18.516         ;
; spi_sck    ; -0.599 ; -62.191         ;
; ad9866_clk ; -0.118 ; -10.399         ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 0.529 ; 0.000           ;
; spi_sck    ; 0.860 ; 0.000           ;
; spi_ce[0]  ; 1.039 ; 0.000           ;
; clk_10mhz  ; 1.217 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -9.457 ; -29480.136    ;
; spi_ce[0]                        ; -9.457 ; -326.633      ;
; spi_sck                          ; -3.000 ; -237.245      ;
; clk_10mhz                        ; -3.000 ; -114.979      ;
; spi_slave:spi_slave_rx_inst|done ; -1.000 ; -200.000      ;
; ad9866:ad9866_inst|dut1_pc[0]    ; 0.331  ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                                       ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                                                    ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -6.187 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.187 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.187 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.187 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.187 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.187 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.187 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.187 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.187 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.187 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.187 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.187 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.187 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.187 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.496      ;
; -6.167 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.167 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.167 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.167 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.167 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.167 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.167 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.167 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.167 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.167 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.167 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.167 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.167 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.167 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.476      ;
; -6.123 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.123 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.407      ;
; -6.111 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.111 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.111 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.111 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.111 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.111 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.111 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.111 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.111 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.111 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.111 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.111 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.111 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.111 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.420      ;
; -6.098 ; rx_freq[1][31] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.098 ; rx_freq[1][30] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.098 ; rx_freq[1][29] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.098 ; rx_freq[1][28] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.098 ; rx_freq[1][27] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.098 ; rx_freq[1][26] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.098 ; rx_freq[1][25] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.098 ; rx_freq[1][24] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.098 ; rx_freq[1][23] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.098 ; rx_freq[1][22] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.098 ; rx_freq[1][21] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.098 ; rx_freq[1][20] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.098 ; rx_freq[1][18] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.098 ; rx_freq[1][19] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.407      ;
; -6.079 ; rx_freq[2][17] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][16] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][15] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][14] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][13] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][12] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][11] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][10] ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][9]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][8]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][7]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][6]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][5]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][2]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][0]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][1]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][4]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.079 ; rx_freq[2][3]  ; receiver:NRX[2].receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.193     ; 6.363      ;
; -6.074 ; rx_freq[1][17] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.383      ;
; -6.074 ; rx_freq[1][16] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.383      ;
; -6.074 ; rx_freq[1][15] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.383      ;
; -6.074 ; rx_freq[1][14] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.383      ;
; -6.074 ; rx_freq[1][13] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.383      ;
; -6.074 ; rx_freq[1][12] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.383      ;
; -6.074 ; rx_freq[1][11] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.383      ;
; -6.074 ; rx_freq[1][10] ; receiver:NRX[1].receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 0.500        ; -0.168     ; 6.383      ;
+--------+----------------+------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; -2.520 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.151      ; 4.220      ;
; -2.486 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.152      ; 4.187      ;
; -2.432 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.225      ; 4.148      ;
; -2.417 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.151      ; 4.117      ;
; -2.413 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.175      ; 4.141      ;
; -2.383 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.152      ; 4.084      ;
; -2.374 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.176      ; 4.102      ;
; -2.363 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.144      ; 4.060      ;
; -2.355 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.151      ; 4.055      ;
; -2.329 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.225      ; 4.045      ;
; -2.321 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.152      ; 4.022      ;
; -2.321 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.152      ; 4.117      ;
; -2.310 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.175      ; 4.038      ;
; -2.271 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.176      ; 3.999      ;
; -2.267 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.225      ; 3.983      ;
; -2.260 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.144      ; 3.957      ;
; -2.248 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.175      ; 3.976      ;
; -2.232 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.158      ; 3.939      ;
; -2.218 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.152      ; 4.014      ;
; -2.209 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.176      ; 3.937      ;
; -2.198 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.144      ; 3.895      ;
; -2.198 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.159      ; 3.906      ;
; -2.156 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.152      ; 3.952      ;
; -2.144 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.232      ; 3.867      ;
; -2.125 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.182      ; 3.860      ;
; -2.086 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.183      ; 3.821      ;
; -2.075 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.151      ; 3.779      ;
; -2.033 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.159      ; 3.836      ;
; -1.414 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.366      ; 3.944      ;
; -1.380 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.367      ; 3.911      ;
; -1.326 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.440      ; 3.872      ;
; -1.307 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.390      ; 3.865      ;
; -1.268 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.391      ; 3.826      ;
; -1.257 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.359      ; 3.784      ;
; -1.215 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.367      ; 3.841      ;
; -1.034 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.392      ; 3.688      ;
; -0.894 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.393      ; 3.453      ;
; -0.889 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.391      ; 3.447      ;
; -0.855 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.393      ; 3.416      ;
; -0.851 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.391      ; 3.409      ;
; -0.793 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.579      ; 2.931      ;
; -0.742 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.580      ; 2.881      ;
; -0.742 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.500        ; 2.360      ; 3.360      ;
; -0.727 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.572      ; 2.862      ;
; -0.711 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.653      ; 2.865      ;
; -0.691 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.277      ; 2.521      ;
; -0.651 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.603      ; 2.817      ;
; -0.619 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.580      ; 2.853      ;
; -0.608 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.254      ; 2.411      ;
; -0.597 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.385      ; 3.646      ;
; -0.595 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.253      ; 2.397      ;
; -0.587 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.277      ; 2.417      ;
; -0.578 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.177      ; 2.402      ;
; -0.570 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.246      ; 2.369      ;
; -0.564 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.254      ; 2.462      ;
; -0.563 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.386      ; 3.613      ;
; -0.558 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.253      ; 2.360      ;
; -0.557 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.327      ; 2.375      ;
; -0.552 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.254      ; 2.355      ;
; -0.549 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.176      ; 2.277      ;
; -0.524 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.246      ; 2.323      ;
; -0.524 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.278      ; 2.354      ;
; -0.522 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.327      ; 2.340      ;
; -0.513 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.409      ; 3.590      ;
; -0.509 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.459      ; 3.574      ;
; -0.508 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.254      ; 2.406      ;
; -0.492 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.176      ; 2.220      ;
; -0.486 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.178      ; 2.215      ;
; -0.475 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.177      ; 2.299      ;
; -0.473 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.176      ; 2.201      ;
; -0.469 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.184      ; 2.300      ;
; -0.465 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.178      ; 2.194      ;
; -0.462 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.378      ; 3.508      ;
; -0.460 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.278      ; 2.290      ;
; -0.436 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.178      ; 2.167      ;
; -0.431 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.386      ; 3.576      ;
; -0.414 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.145      ; 2.202      ;
; -0.413 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.177      ; 2.237      ;
; -0.412 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.176      ; 2.140      ;
; -0.370 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.176      ; 2.098      ;
; -0.333 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.178      ; 2.064      ;
; -0.317 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.410      ; 3.394      ;
; -0.308 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.176      ; 2.036      ;
; -0.300 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.178      ; 2.029      ;
; -0.292 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.183      ; 2.027      ;
; -0.285 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.278      ; 2.115      ;
; -0.280 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.183      ; 2.015      ;
; -0.280 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.185      ; 2.016      ;
; -0.271 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.178      ; 2.002      ;
; -0.249 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.145      ; 2.037      ;
; -0.242 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.185      ; 1.980      ;
; -0.235 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.280      ; 2.068      ;
; -0.187 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.145      ; 1.975      ;
; -0.158 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.393      ; 3.217      ;
; -0.148 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.391      ; 3.206      ;
; -0.127 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.152      ; 1.922      ;
; -0.111 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.393      ; 3.172      ;
; -0.108 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.391      ; 3.166      ;
; -0.075 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 1.278      ; 1.905      ;
; -0.072 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 1.000        ; 2.392      ; 3.226      ;
+--------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.927 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.904      ;
; -1.919 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.011     ; 2.915      ;
; -1.916 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.019      ; 2.942      ;
; -1.916 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.019      ; 2.942      ;
; -1.910 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.792      ;
; -1.910 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.792      ;
; -1.910 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.792      ;
; -1.910 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.792      ;
; -1.910 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.792      ;
; -1.910 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.792      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.887 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.864      ;
; -1.879 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.011     ; 2.875      ;
; -1.876 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.019      ; 2.902      ;
; -1.876 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.019      ; 2.902      ;
; -1.871 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.024     ; 2.854      ;
; -1.871 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.024     ; 2.854      ;
; -1.871 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.024     ; 2.854      ;
; -1.871 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.024     ; 2.854      ;
; -1.871 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.024     ; 2.854      ;
; -1.871 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.024     ; 2.854      ;
; -1.870 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.752      ;
; -1.870 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.752      ;
; -1.870 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.752      ;
; -1.870 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.752      ;
; -1.870 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.752      ;
; -1.870 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.752      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.030     ; 2.841      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.855      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.855      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.855      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.855      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.855      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.855      ;
; -1.864 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.855      ;
; -1.856 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.011     ; 2.852      ;
; -1.853 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; 0.019      ; 2.879      ;
; -1.853 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; 0.019      ; 2.879      ;
; -1.847 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.729      ;
; -1.847 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.729      ;
; -1.847 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.729      ;
; -1.847 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.729      ;
; -1.847 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.729      ;
; -1.847 ; spi_slave:spi_slave_rx_inst|nb[3] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 2.729      ;
; -1.831 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.024     ; 2.814      ;
; -1.831 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.024     ; 2.814      ;
; -1.831 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.024     ; 2.814      ;
; -1.831 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.024     ; 2.814      ;
; -1.831 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.024     ; 2.814      ;
; -1.831 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.024     ; 2.814      ;
; -1.824 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.815      ;
; -1.824 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.815      ;
; -1.824 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.815      ;
; -1.824 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.815      ;
; -1.824 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.815      ;
; -1.824 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.016     ; 2.815      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                         ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.400 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 2.265      ;
; -1.367 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.146     ; 2.208      ;
; -1.355 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 2.220      ;
; -1.297 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.158      ;
; -1.297 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.158      ;
; -1.297 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.158      ;
; -1.297 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.158      ;
; -1.297 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.158      ;
; -1.297 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.158      ;
; -1.297 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.158      ;
; -1.295 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.128     ; 2.154      ;
; -1.280 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.146     ; 2.121      ;
; -1.268 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.030     ; 2.225      ;
; -1.267 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 2.132      ;
; -1.267 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.127      ;
; -1.267 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.127      ;
; -1.267 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.127      ;
; -1.267 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.127      ;
; -1.267 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.127      ;
; -1.267 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.127      ;
; -1.267 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.127      ;
; -1.267 ; prev_rx_gain[1]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.127      ;
; -1.264 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 2.101      ;
; -1.264 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 2.101      ;
; -1.264 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 2.101      ;
; -1.264 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 2.101      ;
; -1.264 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 2.101      ;
; -1.264 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 2.101      ;
; -1.264 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 2.101      ;
; -1.262 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.152     ; 2.097      ;
; -1.252 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.113      ;
; -1.252 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.113      ;
; -1.252 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.113      ;
; -1.252 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.113      ;
; -1.252 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.113      ;
; -1.252 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.113      ;
; -1.252 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.113      ;
; -1.250 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.128     ; 2.109      ;
; -1.234 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 2.070      ;
; -1.234 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 2.070      ;
; -1.234 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 2.070      ;
; -1.234 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 2.070      ;
; -1.234 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 2.070      ;
; -1.234 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 2.070      ;
; -1.234 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 2.070      ;
; -1.234 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 2.070      ;
; -1.222 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.082      ;
; -1.222 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.082      ;
; -1.222 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.082      ;
; -1.222 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.082      ;
; -1.222 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.082      ;
; -1.222 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.082      ;
; -1.222 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.082      ;
; -1.222 ; prev_rx_gain[3]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 2.082      ;
; -1.222 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.146     ; 2.063      ;
; -1.209 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 2.074      ;
; -1.164 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.030     ; 2.121      ;
; -1.164 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.025      ;
; -1.164 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.025      ;
; -1.164 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.025      ;
; -1.164 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.025      ;
; -1.164 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.025      ;
; -1.164 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.025      ;
; -1.164 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 2.025      ;
; -1.162 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.128     ; 2.021      ;
; -1.161 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 1.998      ;
; -1.161 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 1.998      ;
; -1.161 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 1.998      ;
; -1.161 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 1.998      ;
; -1.161 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 1.998      ;
; -1.161 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 1.998      ;
; -1.161 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 1.998      ;
; -1.159 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.152     ; 1.994      ;
; -1.159 ; prev_rx_gain[2]               ; ad9866:ad9866_inst|dut2_state.1  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.122     ; 2.024      ;
; -1.134 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 1.994      ;
; -1.134 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 1.994      ;
; -1.134 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 1.994      ;
; -1.134 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 1.994      ;
; -1.134 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 1.994      ;
; -1.134 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 1.994      ;
; -1.134 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 1.994      ;
; -1.134 ; prev_rx_gain[5]               ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.127     ; 1.994      ;
; -1.131 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 1.967      ;
; -1.131 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[3]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 1.967      ;
; -1.131 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[13] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 1.967      ;
; -1.131 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 1.967      ;
; -1.131 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[2]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 1.967      ;
; -1.131 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[14] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 1.967      ;
; -1.131 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[15] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 1.967      ;
; -1.131 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[12] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.151     ; 1.967      ;
; -1.106 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[0]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.128     ; 1.965      ;
; -1.106 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 1.967      ;
; -1.106 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[6]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 1.967      ;
; -1.106 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 1.967      ;
; -1.106 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 1.967      ;
; -1.106 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 1.967      ;
; -1.106 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 1.967      ;
; -1.106 ; prev_rx_gain[0]               ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.126     ; 1.967      ;
; -1.099 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 1.936      ;
; -1.099 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[5]  ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.150     ; 1.936      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_ce[0]'                                                                                                                                                                                                               ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                                ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.375 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.112     ; 1.762      ;
; -1.334 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.112     ; 1.721      ;
; -1.316 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.083     ; 1.710      ;
; -1.316 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.083     ; 1.710      ;
; -1.316 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.083     ; 1.710      ;
; -1.233 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.083     ; 1.627      ;
; -1.233 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.083     ; 1.627      ;
; -1.233 ; nnrx[0]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.083     ; 1.627      ;
; -1.228 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.118     ; 1.609      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.212 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.157     ; 1.500      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.211 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.537      ;
; -1.190 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.113     ; 1.522      ;
; -1.190 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.113     ; 1.522      ;
; -1.190 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.113     ; 1.522      ;
; -1.190 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.113     ; 1.522      ;
; -1.190 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.113     ; 1.522      ;
; -1.190 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.113     ; 1.522      ;
; -1.190 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.113     ; 1.522      ;
; -1.190 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.113     ; 1.522      ;
; -1.190 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.113     ; 1.522      ;
; -1.190 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.113     ; 1.522      ;
; -1.190 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.113     ; 1.522      ;
; -1.190 ; nnrx[1]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.113     ; 1.522      ;
; -1.187 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.118     ; 1.568      ;
; -1.181 ; nnrx[1]   ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.130     ; 1.550      ;
; -1.170 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.496      ;
; -1.170 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.496      ;
; -1.170 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.496      ;
; -1.170 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.496      ;
; -1.170 ; nnrx[0]   ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]   ; 0.500        ; -0.119     ; 1.496      ;
+--------+-----------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                  ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                     ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.035 ; nnrx[1]   ; rx_freq[0][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -1.035 ; nnrx[1]   ; rx_freq[0][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -1.035 ; nnrx[1]   ; rx_freq[0][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -1.035 ; nnrx[1]   ; rx_freq[0][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -1.035 ; nnrx[1]   ; rx_freq[0][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -1.035 ; nnrx[1]   ; rx_freq[0][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -1.035 ; nnrx[1]   ; rx_freq[0][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -1.035 ; nnrx[1]   ; rx_freq[0][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -1.035 ; nnrx[1]   ; rx_freq[0][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -1.035 ; nnrx[1]   ; rx_freq[0][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -1.035 ; nnrx[1]   ; rx_freq[0][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -1.035 ; nnrx[1]   ; rx_freq[0][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -1.035 ; nnrx[1]   ; rx_freq[0][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -1.035 ; nnrx[1]   ; rx_freq[0][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.387      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.994 ; nnrx[0]   ; rx_freq[0][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.346      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][27]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][23]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][21]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][20]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][19]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.969 ; nnrx[1]   ; rx_freq[2][18]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.324      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.956 ; nnrx[0]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.308      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][8]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][1]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][9]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][2]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][7]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][16]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][12]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][3]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][11]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][10]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][6]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][17]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][0]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][15]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][4]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][5]~_Duplicate_1  ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][14]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.948 ; nnrx[1]   ; rx_freq[1][13]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.020     ; 1.300      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][31]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][30]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][29]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][28]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][27]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][26]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][25]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][24]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][23]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][22]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][21]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][20]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][19]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.902 ; nnrx[1]   ; rx_freq[2][18]              ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.018     ; 1.256      ;
; -0.899 ; nnrx[0]   ; rx_freq[2][22]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.254      ;
; -0.899 ; nnrx[0]   ; rx_freq[2][24]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.254      ;
; -0.899 ; nnrx[0]   ; rx_freq[2][31]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.254      ;
; -0.899 ; nnrx[0]   ; rx_freq[2][30]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.254      ;
; -0.899 ; nnrx[0]   ; rx_freq[2][28]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.254      ;
; -0.899 ; nnrx[0]   ; rx_freq[2][25]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.254      ;
; -0.899 ; nnrx[0]   ; rx_freq[2][26]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.254      ;
; -0.899 ; nnrx[0]   ; rx_freq[2][29]~_Duplicate_1 ; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0.500        ; -0.017     ; 1.254      ;
+--------+-----------+-----------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                               ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.069 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[6]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.481      ;
; 0.072 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[10]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.484      ;
; 0.077 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[9]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.489      ;
; 0.078 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[11]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.490      ;
; 0.081 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[13]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.493      ;
; 0.089 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[8]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.501      ;
; 0.093 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[15]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.505      ;
; 0.097 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[7]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.509      ;
; 0.134 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.163      ; 0.381      ;
; 0.147 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[13]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.221      ; 0.472      ;
; 0.147 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[7]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.221      ; 0.472      ;
; 0.148 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[14]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.221      ; 0.473      ;
; 0.153 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[5]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.221      ; 0.478      ;
; 0.155 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.080      ; 0.319      ;
; 0.156 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[38]                                  ; receiver:NRX[0].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[38]                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.142      ; 0.382      ;
; 0.156 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.080      ; 0.320      ;
; 0.157 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.142      ; 0.383      ;
; 0.158 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[37]                      ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[37]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.083      ; 0.325      ;
; 0.158 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[15]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.221      ; 0.483      ;
; 0.161 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[11]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.221      ; 0.486      ;
; 0.161 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.148      ; 0.393      ;
; 0.161 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.148      ; 0.393      ;
; 0.163 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[35]                      ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[35]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.083      ; 0.330      ;
; 0.163 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[36]                      ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[36]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.083      ; 0.330      ;
; 0.163 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[6]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.221      ; 0.488      ;
; 0.163 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[35]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[35]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.143      ; 0.390      ;
; 0.163 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.194      ; 0.441      ;
; 0.165 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[31]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[31]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.134      ; 0.383      ;
; 0.169 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[14]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[14]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.134      ; 0.387      ;
; 0.169 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[19]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[19]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.134      ; 0.387      ;
; 0.170 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[9]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.221      ; 0.495      ;
; 0.171 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[29]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[29]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.143      ; 0.398      ;
; 0.172 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_integrator:cic_stages[4].cic_integrator_inst|out_data[30]                      ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_Q1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[30]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.083      ; 0.339      ;
; 0.172 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[25]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[25]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.134      ; 0.390      ;
; 0.173 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[33]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[33]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.134      ; 0.391      ;
; 0.173 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[12]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[12]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.134      ; 0.391      ;
; 0.174 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[37]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[37]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.134      ; 0.392      ;
; 0.175 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[0]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[0]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.128      ; 0.387      ;
; 0.176 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[12]                                                                       ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.221      ; 0.501      ;
; 0.177 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[34]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[34]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.134      ; 0.395      ;
; 0.177 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|out_data[2]                                                                        ; receiver:NRX[1].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.221      ; 0.502      ;
; 0.177 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[3]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.589      ;
; 0.179 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[22]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[22]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.134      ; 0.397      ;
; 0.179 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[23]                                  ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[23]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.134      ; 0.397      ;
; 0.185 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[5]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:G|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.308      ; 0.597      ;
; 0.186 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[12]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:E|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.335      ; 0.625      ;
; 0.187 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[8]                                   ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[8]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.128      ; 0.399      ;
; 0.189 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[35]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[35]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.114      ; 0.387      ;
; 0.191 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.042      ; 0.317      ;
; 0.192 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.042      ; 0.318      ;
; 0.193 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[28]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[28]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.114      ; 0.391      ;
; 0.194 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:C|raddr[0]                                                                                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.339      ; 0.617      ;
; 0.195 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[14]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:E|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.335      ; 0.634      ;
; 0.197 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.197 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.307      ;
; 0.198 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[1].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[0].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.198 ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[0].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.307      ;
; 0.199 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:NRX[2].receiver_inst|firX8R8:fir2|waddr[0]                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[29]                                  ; receiver:NRX[2].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[29]                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.114      ; 0.397      ;
; 0.199 ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[1].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[1]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[11]                                                                       ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:E|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.335      ; 0.638      ;
; 0.200 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[9][5]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[10][5]                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.106      ; 0.390      ;
; 0.200 ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:NRX[2].receiver_inst|firX8R8:fir2|wstate[3]                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.307      ;
; 0.201 ; receiver:NRX[0].receiver_inst|varcic:varcic_inst2_Q1|out_data[1]                                                                        ; receiver:NRX[0].receiver_inst|firX8R8:fir2|fir256:E|firram36:ram|altsyncram:altsyncram_component|altsyncram_pin1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.335      ; 0.640      ;
; 0.202 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[4]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[4]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.198      ; 0.484      ;
; 0.202 ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|prev_data[6]                                   ; receiver:NRX[2].receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[0].cic_comb_inst|out_data[6]                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.198      ; 0.484      ;
; 0.203 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[21]                                 ; receiver:NRX[1].receiver_inst|varcic:varcic_inst2_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[21]                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.302      ; 0.589      ;
; 0.203 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[5][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[6][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.313      ;
; 0.203 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[3][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.313      ;
; 0.203 ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                ; receiver:NRX[0].receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.313      ;
; 0.203 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8]                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.026      ; 0.313      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_sck'                                                                                                                                                                                               ;
+-------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.095 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.303      ; 1.512      ;
; 0.095 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[36]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.303      ; 1.512      ;
; 0.095 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[31]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.303      ; 1.512      ;
; 0.095 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.303      ; 1.512      ;
; 0.095 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.303      ; 1.512      ;
; 0.095 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.303      ; 1.512      ;
; 0.130 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[42]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.380      ; 1.624      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[13]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_slave:spi_slave_rx_inst|rreg[24]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 0.000        ; 0.106      ; 0.325      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[3]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[15]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[14]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[17]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[7]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[4]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[1]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.135 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[2]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.430      ; 1.679      ;
; 0.137 ; spi_slave:spi_slave_rx_inst|rreg[27]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 0.000        ; 0.106      ; 0.327      ;
; 0.137 ; spi_slave:spi_slave_rx_inst|rreg[30]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 0.000        ; 0.106      ; 0.327      ;
; 0.138 ; spi_slave:spi_slave_rx_inst|rreg[25]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 0.000        ; 0.106      ; 0.328      ;
; 0.146 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[6]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.394      ; 1.654      ;
; 0.146 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[2]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.394      ; 1.654      ;
; 0.146 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[0]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.394      ; 1.654      ;
; 0.146 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[1]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.394      ; 1.654      ;
; 0.146 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[4]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.394      ; 1.654      ;
; 0.146 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[3]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.394      ; 1.654      ;
; 0.146 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|nb[5]     ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.394      ; 1.654      ;
; 0.146 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|done      ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.394      ; 1.654      ;
; 0.147 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[1]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.121      ; 1.882      ;
; 0.147 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[3]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.121      ; 1.882      ;
; 0.147 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[2]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.121      ; 1.882      ;
; 0.147 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[5]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.121      ; 1.882      ;
; 0.147 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[4]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.121      ; 1.882      ;
; 0.147 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[7]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.121      ; 1.882      ;
; 0.147 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[8]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.121      ; 1.882      ;
; 0.150 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.403      ; 1.667      ;
; 0.150 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[20]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.403      ; 1.667      ;
; 0.150 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[19]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.403      ; 1.667      ;
; 0.150 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[22]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.403      ; 1.667      ;
; 0.150 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[23]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.403      ; 1.667      ;
; 0.161 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[40]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.336      ; 1.611      ;
; 0.161 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[41]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.336      ; 1.611      ;
; 0.161 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[39]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.336      ; 1.611      ;
; 0.161 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[38]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.336      ; 1.611      ;
; 0.161 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[37]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.336      ; 1.611      ;
; 0.162 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[14]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.015      ; 1.791      ;
; 0.162 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[9]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.015      ; 1.791      ;
; 0.162 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[13]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.015      ; 1.791      ;
; 0.162 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[10]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.015      ; 1.791      ;
; 0.168 ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 0.000        ; 0.065      ; 0.317      ;
; 0.169 ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 0.000        ; 0.065      ; 0.318      ;
; 0.169 ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 0.000        ; 0.065      ; 0.318      ;
; 0.170 ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 0.000        ; 0.065      ; 0.319      ;
; 0.171 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[35]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.120      ; 1.905      ;
; 0.171 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[34]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.120      ; 1.905      ;
; 0.171 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[33]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.120      ; 1.905      ;
; 0.171 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[32]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.120      ; 1.905      ;
; 0.171 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[31]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.120      ; 1.905      ;
; 0.177 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[0]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.419      ; 1.710      ;
; 0.180 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[0]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.090      ; 1.884      ;
; 0.188 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[28]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.092      ; 1.894      ;
; 0.188 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[30]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.092      ; 1.894      ;
; 0.188 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[29]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.092      ; 1.894      ;
; 0.188 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[27]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.092      ; 1.894      ;
; 0.188 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[26]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.092      ; 1.894      ;
; 0.188 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[25]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.092      ; 1.894      ;
; 0.194 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[27]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.385      ; 1.693      ;
; 0.194 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[29]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.385      ; 1.693      ;
; 0.194 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[12]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.385      ; 1.693      ;
; 0.194 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[28]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.385      ; 1.693      ;
; 0.194 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[11]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.385      ; 1.693      ;
; 0.194 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[26]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.385      ; 1.693      ;
; 0.194 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[25]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.385      ; 1.693      ;
; 0.194 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[24]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.385      ; 1.693      ;
; 0.194 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|rreg[30]  ; spi_ce[0]    ; spi_sck     ; 0.000        ; 1.385      ; 1.693      ;
; 0.201 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8] ; spi_slave:spi_slave_rx_inst|treg[8]   ; spi_ce[0]    ; spi_sck     ; 0.000        ; 0.269      ; 0.584      ;
; 0.201 ; spi_slave:spi_slave_rx_inst|rreg[26]                                                                         ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 0.000        ; 0.106      ; 0.391      ;
; 0.204 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[24]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.075      ; 1.893      ;
; 0.209 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[22]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.156      ; 1.979      ;
; 0.210 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[6]   ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.076      ; 1.900      ;
; 0.211 ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[35]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.023      ; 0.318      ;
; 0.212 ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[34]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.023      ; 0.319      ;
; 0.212 ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[32]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.023      ; 0.319      ;
; 0.212 ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[33]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.023      ; 0.319      ;
; 0.217 ; spi_slave:spi_slave_rx_inst|rreg[4]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[5]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; spi_slave:spi_slave_rx_inst|rreg[7]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[8]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; spi_slave:spi_slave_rx_inst|rreg[9]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[10]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; spi_slave:spi_slave_rx_inst|rreg[15]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[16]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.325      ;
; 0.217 ; spi_slave:spi_slave_rx_inst|rreg[17]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[18]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.325      ;
; 0.218 ; spi_slave:spi_slave_rx_inst|rreg[5]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[6]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.326      ;
; 0.218 ; spi_slave:spi_slave_rx_inst|rreg[8]                                                                          ; spi_slave:spi_slave_rx_inst|rreg[9]   ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.326      ;
; 0.220 ; spi_slave:spi_slave_rx_inst|rreg[20]                                                                         ; spi_slave:spi_slave_rx_inst|rreg[21]  ; spi_sck      ; spi_sck     ; 0.000        ; 0.024      ; 0.328      ;
; 0.220 ; spi_ce[0]                                                                                                    ; spi_slave:spi_slave_rx_inst|treg[37]  ; spi_ce[0]    ; spi_sck     ; -0.500       ; 2.071      ; 1.905      ;
+-------+--------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_ce[0]'                                                                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.210      ; 0.476      ;
; 0.194 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.195 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.196 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.307      ;
; 0.202 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.314      ;
; 0.206 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.210      ; 0.500      ;
; 0.206 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 0.351      ;
; 0.240 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 0.385      ;
; 0.246 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.357      ;
; 0.255 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 0.400      ;
; 0.260 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.372      ;
; 0.261 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.373      ;
; 0.270 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.414      ;
; 0.287 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.400      ;
; 0.288 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.043     ; 0.329      ;
; 0.295 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.061      ; 0.440      ;
; 0.302 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.414      ;
; 0.304 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.416      ;
; 0.307 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.002      ; 0.393      ;
; 0.307 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.171      ; 0.562      ;
; 0.314 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 0.449      ;
; 0.316 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 0.451      ;
; 0.316 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.171      ; 0.571      ;
; 0.317 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.171      ; 0.572      ;
; 0.317 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 0.452      ;
; 0.321 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.146      ; 0.551      ;
; 0.325 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.146      ; 0.555      ;
; 0.327 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.095      ; 0.506      ;
; 0.330 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.442      ;
; 0.331 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.024      ; 0.439      ;
; 0.334 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.044      ; 0.462      ;
; 0.336 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.480      ;
; 0.339 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.171      ; 0.594      ;
; 0.351 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.043     ; 0.392      ;
; 0.352 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.464      ;
; 0.352 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.180      ; 0.616      ;
; 0.353 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.465      ;
; 0.354 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.466      ;
; 0.357 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 0.492      ;
; 0.358 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.502      ;
; 0.359 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.471      ;
; 0.360 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.471      ;
; 0.364 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.146      ; 0.594      ;
; 0.370 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.481      ;
; 0.374 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 0.509      ;
; 0.374 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.005      ; 0.483      ;
; 0.378 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.075      ; 0.537      ;
; 0.382 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.185      ; 0.651      ;
; 0.383 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.494      ;
; 0.384 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.191      ; 0.659      ;
; 0.385 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.060      ; 0.529      ;
; 0.385 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.496      ;
; 0.387 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.005      ; 0.496      ;
; 0.391 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.071     ; 0.404      ;
; 0.396 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.508      ;
; 0.397 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.044      ; 0.525      ;
; 0.398 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.071     ; 0.411      ;
; 0.398 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.044      ; 0.526      ;
; 0.398 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.007     ; 0.495      ;
; 0.402 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.514      ;
; 0.405 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.074     ; 0.415      ;
; 0.406 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.044      ; 0.534      ;
; 0.408 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.091     ; 0.401      ;
; 0.409 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.007     ; 0.506      ;
; 0.410 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.075      ; 0.569      ;
; 0.412 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.044      ; 0.540      ;
; 0.414 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2         ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.526      ;
; 0.415 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1] ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.002      ; 0.501      ;
; 0.415 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.064      ; 0.563      ;
; 0.416 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.067      ; 0.567      ;
; 0.417 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.051      ; 0.552      ;
; 0.419 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.027      ; 0.530      ;
; 0.422 ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5      ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.042      ; 0.548      ;
; 0.422 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.029      ; 0.535      ;
; 0.423 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; -0.091     ; 0.416      ;
; 0.424 ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3      ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.536      ;
; 0.424 ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1      ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; spi_ce[0]    ; spi_ce[0]   ; 0.000        ; 0.028      ; 0.536      ;
+-------+--------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.186 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.208      ; 1.613      ;
; 0.187 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.189 ; rx_gain[5]                                         ; prev_rx_gain[5]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.446      ; 0.749      ;
; 0.194 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.205 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.325      ;
; 0.225 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.345      ;
; 0.228 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.348      ;
; 0.254 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; ad9866:ad9866_inst|dut2_data[3]                    ; ad9866:ad9866_inst|dut2_data[4]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.374      ;
; 0.256 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.376      ;
; 0.256 ; rx_gain[1]                                         ; prev_rx_gain[1]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.446      ; 0.816      ;
; 0.281 ; rx_gain[3]                                         ; prev_rx_gain[3]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.446      ; 0.841      ;
; 0.291 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; ad9866:ad9866_inst|dut2_data[2]                    ; ad9866:ad9866_inst|dut2_data[3]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.305 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.215      ; 1.739      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.215      ; 1.739      ;
; 0.305 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.215      ; 1.739      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.436      ;
; 0.319 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.439      ;
; 0.321 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.441      ;
; 0.328 ; rx_gain[0]                                         ; prev_rx_gain[0]                                    ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 0.000        ; 0.446      ; 0.888      ;
; 0.329 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.450      ;
; 0.332 ; ad9866:ad9866_inst|dut2_data[4]                    ; ad9866:ad9866_inst|dut2_data[5]                    ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.453      ;
; 0.334 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.025      ; 0.443      ;
; 0.335 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.455      ;
; 0.338 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.458      ;
; 0.339 ; ad9866:ad9866_inst|dut2_data[11]                   ; ad9866:ad9866_inst|dut2_data[12]                   ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.035      ; 0.458      ;
; 0.340 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.460      ;
; 0.342 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.025      ; 0.451      ;
; 0.346 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.466      ;
; 0.346 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.025      ; 0.455      ;
; 0.365 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.485      ;
; 0.366 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.486      ;
; 0.366 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.037      ; 0.487      ;
; 0.380 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.152      ; 0.616      ;
; 0.383 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.152      ; 0.619      ;
; 0.402 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|sclk                            ; clk_10mhz                        ; clk_10mhz   ; 0.000        ; 0.036      ; 0.522      ;
; 0.405 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.113      ; 1.737      ;
; 0.407 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.113      ; 1.739      ;
; 0.407 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.113      ; 1.739      ;
; 0.408 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[15]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.114      ; 1.741      ;
; 0.408 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.114      ; 1.741      ;
; 0.408 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.114      ; 1.741      ;
; 0.408 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz   ; 0.000        ; 1.114      ; 1.741      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866:ad9866_inst|dut1_pc[0]'                                                                                                                        ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                     ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+
; 0.260 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.432      ; 1.722      ;
; 0.295 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.432      ; 1.757      ;
; 0.320 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.434      ; 1.784      ;
; 0.412 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.463      ; 2.980      ;
; 0.440 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.432      ; 1.902      ;
; 0.444 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.495      ; 3.044      ;
; 0.448 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.497      ; 3.050      ;
; 0.450 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.309      ; 1.789      ;
; 0.466 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.483      ; 1.979      ;
; 0.481 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.341      ; 1.852      ;
; 0.482 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.495      ; 3.082      ;
; 0.488 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.343      ; 1.861      ;
; 0.491 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.497      ; 3.093      ;
; 0.492 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.483      ; 2.005      ;
; 0.493 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.496      ; 3.094      ;
; 0.522 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.334      ; 1.886      ;
; 0.523 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.301      ; 1.854      ;
; 0.529 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.343      ; 1.902      ;
; 0.530 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.341      ; 1.901      ;
; 0.532 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.335      ; 1.897      ;
; 0.534 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.301      ; 1.865      ;
; 0.535 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.335      ; 1.900      ;
; 0.567 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.335      ; 1.932      ;
; 0.576 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.333      ; 1.939      ;
; 0.577 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.331      ; 1.938      ;
; 0.578 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.384      ; 1.992      ;
; 0.579 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.407      ; 2.016      ;
; 0.581 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[12] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.301      ; 1.912      ;
; 0.581 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.407      ; 2.018      ;
; 0.583 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.333      ; 1.946      ;
; 0.586 ; rx_gain[0]                    ; ad9866:ad9866_inst|datain[0]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.801      ; 2.407      ;
; 0.590 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.335      ; 1.955      ;
; 0.597 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.342      ; 1.969      ;
; 0.600 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.407      ; 2.037      ;
; 0.602 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.430      ; 2.062      ;
; 0.608 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.308      ; 1.946      ;
; 0.615 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.334      ; 1.979      ;
; 0.618 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.432      ; 2.080      ;
; 0.619 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.308      ; 1.957      ;
; 0.625 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.407      ; 2.062      ;
; 0.626 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.527      ; 3.258      ;
; 0.627 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.333      ; 1.990      ;
; 0.629 ; rx_gain[5]                    ; ad9866:ad9866_inst|datain[5]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.748      ; 2.397      ;
; 0.630 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.299      ; 1.959      ;
; 0.632 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.384      ; 2.046      ;
; 0.634 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.333      ; 1.997      ;
; 0.640 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.331      ; 2.001      ;
; 0.649 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[9]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.335      ; 2.014      ;
; 0.649 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.406      ; 2.085      ;
; 0.650 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.442      ; 3.197      ;
; 0.653 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.398      ; 2.081      ;
; 0.655 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.333      ; 2.018      ;
; 0.661 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.430      ; 2.121      ;
; 0.670 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.333      ; 2.033      ;
; 0.672 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.432      ; 2.134      ;
; 0.674 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[11] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.334      ; 2.038      ;
; 0.676 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.476      ; 3.257      ;
; 0.684 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[10] ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.335      ; 2.049      ;
; 0.689 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.308      ; 2.027      ;
; 0.690 ; rx_gain[1]                    ; ad9866:ad9866_inst|datain[1]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.716      ; 2.426      ;
; 0.692 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.451      ; 3.248      ;
; 0.693 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[8]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.333      ; 2.056      ;
; 0.694 ; rx_gain[2]                    ; ad9866:ad9866_inst|datain[2]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.725      ; 2.439      ;
; 0.699 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.384      ; 2.113      ;
; 0.700 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[4]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.308      ; 2.038      ;
; 0.701 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.307      ; 2.038      ;
; 0.703 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.406      ; 2.139      ;
; 0.704 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.474      ; 3.283      ;
; 0.705 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.299      ; 2.034      ;
; 0.708 ; ad9866:ad9866_inst|dut1_pc[1] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.398      ; 2.136      ;
; 0.710 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.308      ; 2.048      ;
; 0.712 ; rx_gain[4]                    ; ad9866:ad9866_inst|datain[4]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.725      ; 2.457      ;
; 0.714 ; rx_gain[3]                    ; ad9866:ad9866_inst|datain[3]  ; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.724      ; 2.458      ;
; 0.721 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.308      ; 2.059      ;
; 0.746 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[7]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.333      ; 2.109      ;
; 0.752 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.451      ; 3.308      ;
; 0.753 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 2.450      ; 3.308      ;
; 0.761 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.331      ; 2.122      ;
; 0.762 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.299      ; 2.091      ;
; 0.775 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.333      ; 2.138      ;
; 0.806 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.307      ; 2.143      ;
; 0.827 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|datain[3]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.307      ; 2.164      ;
; 1.136 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[12] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.463      ; 3.224      ;
; 1.156 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[7]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.495      ; 3.276      ;
; 1.162 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[9]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.497      ; 3.284      ;
; 1.194 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[8]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.495      ; 3.314      ;
; 1.198 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[10] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.497      ; 3.320      ;
; 1.372 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[0]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.546      ; 3.543      ;
; 1.373 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[1]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.461      ; 3.459      ;
; 1.405 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[11] ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.496      ; 3.526      ;
; 1.428 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[5]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.493      ; 3.546      ;
; 1.482 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[2]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.470      ; 3.577      ;
; 1.497 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[4]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.470      ; 3.592      ;
; 1.498 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[3]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.469      ; 3.592      ;
; 1.545 ; ad9866:ad9866_inst|dut1_pc[0] ; ad9866:ad9866_inst|datain[6]  ; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0] ; -0.500       ; 2.495      ; 3.665      ;
; 1.838 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[0]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.392      ; 3.260      ;
; 1.862 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[1]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.307      ; 3.199      ;
; 1.888 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[6]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.341      ; 3.259      ;
; 1.904 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[2]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.316      ; 3.250      ;
; 1.916 ; ad9866:ad9866_inst|sen_n      ; ad9866:ad9866_inst|datain[5]  ; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0] ; 0.000        ; 1.339      ; 3.285      ;
+-------+-------------------------------+-------------------------------+----------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                          ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                     ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.303 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.406      ;
; 0.309 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.412      ;
; 0.310 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.413      ;
; 0.312 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[0][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.415      ;
; 0.315 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.418      ;
; 0.316 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[0][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.419      ;
; 0.318 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.421      ;
; 0.321 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.424      ;
; 0.323 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.426      ;
; 0.323 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[0][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.426      ;
; 0.328 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[0][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.431      ;
; 0.333 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[1][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.683      ; 0.423      ;
; 0.356 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[1][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.649      ; 0.412      ;
; 0.399 ; spi_slave:spi_slave_rx_inst|rdata[42] ; nnrx[0]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.628      ; 1.141      ;
; 0.406 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[0][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.516      ;
; 0.407 ; spi_slave:spi_slave_rx_inst|rdata[43] ; nnrx[1]                     ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.628      ; 1.149      ;
; 0.409 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.512      ;
; 0.413 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.697      ; 0.517      ;
; 0.414 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.517      ;
; 0.416 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.680      ; 0.503      ;
; 0.422 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.525      ;
; 0.425 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[1][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.683      ; 0.515      ;
; 0.429 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rx_freq[1][25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.683      ; 0.519      ;
; 0.429 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[0][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.687      ; 0.523      ;
; 0.432 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rx_freq[1][27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.683      ; 0.522      ;
; 0.433 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.683      ; 0.523      ;
; 0.433 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[1][26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.683      ; 0.523      ;
; 0.434 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.537      ;
; 0.434 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rx_freq[1][28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.683      ; 0.524      ;
; 0.441 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[0][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.551      ;
; 0.443 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rx_freq[0][13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.690      ; 0.540      ;
; 0.444 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[0][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.554      ;
; 0.454 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[0][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.564      ;
; 0.458 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.692      ; 0.557      ;
; 0.458 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[1][4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.679      ; 0.544      ;
; 0.458 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.563      ;
; 0.465 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rx_freq[1][29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.691      ; 0.563      ;
; 0.467 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.691      ; 0.565      ;
; 0.467 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.699      ; 0.573      ;
; 0.468 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[1][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.699      ; 0.574      ;
; 0.470 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.575      ;
; 0.470 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.575      ;
; 0.472 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[2][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.694      ; 0.573      ;
; 0.478 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.581      ;
; 0.478 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.581      ;
; 0.480 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[1][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.585      ;
; 0.480 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[2][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.585      ;
; 0.481 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.586      ;
; 0.481 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.692      ; 0.580      ;
; 0.481 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.586      ;
; 0.481 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[1][17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.699      ; 0.587      ;
; 0.481 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[2][5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.584      ;
; 0.483 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.588      ;
; 0.483 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rx_freq[1][18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.692      ; 0.582      ;
; 0.483 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[2][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.586      ;
; 0.483 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[2][2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.588      ;
; 0.483 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[1][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.699      ; 0.589      ;
; 0.484 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[2][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.587      ;
; 0.485 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[1][30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.692      ; 0.584      ;
; 0.489 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rx_freq[0][4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.677      ; 0.573      ;
; 0.489 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[2][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.594      ;
; 0.491 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.596      ;
; 0.492 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[2][14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.595      ;
; 0.493 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[1][9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.699      ; 0.599      ;
; 0.493 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rx_freq[0][21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 0.585      ;
; 0.497 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rx_freq[0][26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.679      ; 0.583      ;
; 0.498 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rx_freq[1][23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.691      ; 0.596      ;
; 0.498 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[0][31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.679      ; 0.584      ;
; 0.522 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rx_freq[0][19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.644      ; 0.573      ;
; 0.540 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rx_freq[0][17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.650      ;
; 0.548 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.658      ;
; 0.550 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rx_freq[0][9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.660      ;
; 0.551 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[0][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.661      ;
; 0.554 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[0][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.664      ;
; 0.556 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rx_freq[0][15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.659      ;
; 0.558 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rx_freq[1][20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.691      ; 0.656      ;
; 0.558 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[0][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.668      ;
; 0.559 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rx_freq[1][14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.664      ;
; 0.562 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[1][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.667      ;
; 0.565 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[0][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.675      ;
; 0.566 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rx_freq[1][24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.684      ; 0.657      ;
; 0.566 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.669      ;
; 0.568 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[0][6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.703      ; 0.678      ;
; 0.568 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rx_freq[1][1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.673      ;
; 0.568 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rx_freq[1][30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.691      ; 0.666      ;
; 0.569 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.699      ; 0.675      ;
; 0.570 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rx_freq[1][8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.675      ;
; 0.571 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rx_freq[1][2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.699      ; 0.677      ;
; 0.571 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rx_freq[2][16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.676      ;
; 0.574 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[1][3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.679      ;
; 0.575 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rx_freq[2][3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.678      ;
; 0.576 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.699      ; 0.682      ;
; 0.577 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rx_freq[1][10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.682      ;
; 0.577 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rx_freq[1][0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.699      ; 0.683      ;
; 0.577 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rx_freq[0][31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.685      ; 0.669      ;
; 0.578 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rx_freq[2][12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.681      ;
; 0.578 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rx_freq[2][11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.683      ;
; 0.579 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rx_freq[1][5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.684      ;
; 0.579 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rx_freq[2][6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.696      ; 0.682      ;
; 0.579 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rx_freq[2][7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; -0.500       ; 0.698      ; 0.684      ;
+-------+---------------------------------------+-----------------------------+--------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.567      ; 1.776      ;
; -0.749 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.582      ; 1.776      ;
; -0.749 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.582      ; 1.776      ;
; -0.749 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.582      ; 1.776      ;
; -0.749 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.582      ; 1.776      ;
; -0.749 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.582      ; 1.776      ;
; -0.749 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.582      ; 1.776      ;
; -0.749 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.582      ; 1.776      ;
; -0.749 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.582      ; 1.776      ;
; -0.749 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.582      ; 1.776      ;
; -0.749 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.582      ; 1.776      ;
; -0.749 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.582      ; 1.776      ;
; -0.749 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.582      ; 1.776      ;
; -0.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.774      ;
; -0.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.774      ;
; -0.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.774      ;
; -0.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.774      ;
; -0.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.774      ;
; -0.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.774      ;
; -0.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.774      ;
; -0.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.774      ;
; -0.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.774      ;
; -0.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.774      ;
; -0.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.774      ;
; -0.736 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.774      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.731 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.593      ; 1.769      ;
; -0.727 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.568      ; 1.794      ;
; -0.721 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.777      ;
; -0.721 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.777      ;
; -0.721 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; 0.500        ; 0.611      ; 1.777      ;
+--------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.657 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.063     ; 1.581      ;
; -0.657 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.063     ; 1.581      ;
; -0.657 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.063     ; 1.581      ;
; -0.657 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.063     ; 1.581      ;
; -0.657 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.063     ; 1.581      ;
; -0.657 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.063     ; 1.581      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.068     ; 1.569      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.067     ; 1.570      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.068     ; 1.569      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.067     ; 1.570      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.068     ; 1.569      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.067     ; 1.570      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.068     ; 1.569      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.067     ; 1.570      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.067     ; 1.570      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.069     ; 1.568      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.068     ; 1.569      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.068     ; 1.569      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.068     ; 1.569      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.069     ; 1.568      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.067     ; 1.570      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.067     ; 1.570      ;
; -0.650 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.068     ; 1.569      ;
; -0.649 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.069     ; 1.567      ;
; -0.649 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.069     ; 1.567      ;
; -0.564 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.018      ; 1.569      ;
; -0.554 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.026      ; 1.567      ;
; -0.554 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.026      ; 1.567      ;
; -0.554 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; 0.026      ; 1.567      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.599 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.005      ; 1.581      ;
; -0.599 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.005      ; 1.581      ;
; -0.599 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.005      ; 1.581      ;
; -0.599 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.005      ; 1.581      ;
; -0.599 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.005      ; 1.581      ;
; -0.599 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.005      ; 1.581      ;
; -0.576 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.028      ; 1.581      ;
; -0.576 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.028      ; 1.581      ;
; -0.576 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.028      ; 1.581      ;
; -0.576 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.028      ; 1.581      ;
; -0.576 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.028      ; 1.581      ;
; -0.576 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.028      ; 1.581      ;
; -0.569 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[41]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.037      ; 1.583      ;
; -0.569 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.037      ; 1.583      ;
; -0.569 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.037      ; 1.583      ;
; -0.569 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.037      ; 1.583      ;
; -0.569 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.037      ; 1.583      ;
; -0.529 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.084      ; 1.590      ;
; -0.529 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.084      ; 1.590      ;
; -0.529 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.084      ; 1.590      ;
; -0.529 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.084      ; 1.590      ;
; -0.529 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.084      ; 1.590      ;
; -0.529 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.084      ; 1.590      ;
; -0.529 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.084      ; 1.590      ;
; -0.529 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.084      ; 1.590      ;
; -0.529 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.084      ; 1.590      ;
; -0.523 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[42]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.079      ; 1.579      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.092      ; 1.577      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[5]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.092      ; 1.577      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.586      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[4]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.092      ; 1.577      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.586      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.586      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.586      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[3]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.092      ; 1.577      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done      ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.092      ; 1.577      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.101      ; 1.586      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.092      ; 1.577      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.092      ; 1.577      ;
; -0.508 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[6]     ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.092      ; 1.577      ;
; -0.506 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 1.579      ;
; -0.506 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 1.579      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.498 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.114      ; 1.589      ;
; -0.490 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.120      ; 1.587      ;
; -0.490 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.120      ; 1.587      ;
; -0.490 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.120      ; 1.587      ;
; -0.490 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.120      ; 1.587      ;
; -0.490 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.120      ; 1.587      ;
; -0.490 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.120      ; 1.587      ;
; -0.486 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.116      ; 1.579      ;
; -0.485 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.128      ; 1.590      ;
; -0.485 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.128      ; 1.590      ;
; -0.485 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.128      ; 1.590      ;
; -0.485 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.128      ; 1.590      ;
; -0.485 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.128      ; 1.590      ;
; -0.485 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.128      ; 1.590      ;
; -0.485 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.128      ; 1.590      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.484 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.127      ; 1.588      ;
; -0.482 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.133      ; 1.592      ;
; -0.451 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.163      ; 1.591      ;
; -0.451 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.163      ; 1.591      ;
; -0.397 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.709      ; 1.583      ;
; -0.397 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.709      ; 1.583      ;
; -0.397 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.709      ; 1.583      ;
; -0.397 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.709      ; 1.583      ;
; -0.338 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.767      ; 1.582      ;
; -0.335 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.766      ; 1.578      ;
; -0.335 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.766      ; 1.578      ;
; -0.335 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.766      ; 1.578      ;
; -0.333 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.763      ; 1.573      ;
+--------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                                     ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.586      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.586      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.586      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.586      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.586      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.586      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.586      ;
; -0.118 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.491      ; 1.586      ;
; -0.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.502      ; 1.582      ;
; -0.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.502      ; 1.582      ;
; -0.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.502      ; 1.582      ;
; -0.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.502      ; 1.582      ;
; -0.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.502      ; 1.582      ;
; -0.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.502      ; 1.582      ;
; -0.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.502      ; 1.582      ;
; -0.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.502      ; 1.582      ;
; -0.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.502      ; 1.582      ;
; -0.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.502      ; 1.582      ;
; -0.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.502      ; 1.582      ;
; -0.103 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.502      ; 1.582      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.516      ; 1.578      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.516      ; 1.578      ;
; -0.085 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.516      ; 1.578      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.524      ; 1.575      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.524      ; 1.575      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.524      ; 1.575      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.524      ; 1.575      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.524      ; 1.575      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.524      ; 1.575      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.524      ; 1.575      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.524      ; 1.575      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.524      ; 1.575      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.524      ; 1.575      ;
; -0.074 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[3] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.524      ; 1.575      ;
; -0.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.530      ; 1.578      ;
; -0.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.530      ; 1.578      ;
; -0.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.530      ; 1.578      ;
; -0.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.530      ; 1.578      ;
; -0.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.530      ; 1.578      ;
; -0.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.530      ; 1.578      ;
; -0.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.530      ; 1.578      ;
; -0.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.530      ; 1.578      ;
; -0.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.530      ; 1.578      ;
; -0.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.543      ; 1.585      ;
; -0.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.543      ; 1.585      ;
; -0.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.543      ; 1.585      ;
; -0.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.543      ; 1.585      ;
; -0.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.543      ; 1.585      ;
; -0.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.543      ; 1.585      ;
; -0.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.543      ; 1.585      ;
; -0.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.543      ; 1.585      ;
; -0.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.543      ; 1.585      ;
; -0.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.543      ; 1.585      ;
; -0.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.543      ; 1.585      ;
; -0.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.543      ; 1.585      ;
; -0.065 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.543      ; 1.585      ;
; -0.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.554      ; 1.588      ;
; -0.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.554      ; 1.588      ;
; -0.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.554      ; 1.588      ;
; -0.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.554      ; 1.588      ;
; -0.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.554      ; 1.588      ;
; -0.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.554      ; 1.588      ;
; -0.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.554      ; 1.588      ;
; -0.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.554      ; 1.588      ;
; -0.057 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.554      ; 1.588      ;
; -0.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.548      ; 1.580      ;
; -0.055 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.548      ; 1.580      ;
; -0.052 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.555      ; 1.584      ;
; -0.052 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.555      ; 1.584      ;
; -0.052 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.555      ; 1.584      ;
; -0.052 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.555      ; 1.584      ;
; -0.052 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.555      ; 1.584      ;
; -0.052 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[2] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.555      ; 1.584      ;
; -0.052 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.555      ; 1.584      ;
; -0.052 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.555      ; 1.584      ;
; -0.052 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.555      ; 1.584      ;
; -0.052 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.555      ; 1.584      ;
; -0.052 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.555      ; 1.584      ;
; -0.052 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[0] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.555      ; 1.584      ;
; -0.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.575      ;
; -0.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.575      ;
; -0.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.575      ;
; -0.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.575      ;
; -0.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.575      ;
; -0.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.575      ;
; -0.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.575      ;
; -0.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.575      ;
; -0.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.575      ;
; -0.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.575      ;
; -0.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.575      ;
; -0.051 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.547      ; 1.575      ;
; -0.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.559      ; 1.585      ;
; -0.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.559      ; 1.585      ;
; -0.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.559      ; 1.585      ;
; -0.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.559      ; 1.585      ;
; -0.042 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.565      ; 1.584      ;
; -0.042 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.565      ; 1.584      ;
; -0.042 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.565      ; 1.584      ;
; -0.042 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[1] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.565      ; 1.584      ;
; -0.042 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[1]                                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.565      ; 1.584      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.529 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.802      ; 1.445      ;
; 0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.792      ; 1.436      ;
; 0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.792      ; 1.436      ;
; 0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.792      ; 1.436      ;
; 0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.792      ; 1.436      ;
; 0.530 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.792      ; 1.436      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.443      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.443      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.443      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.443      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.443      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.443      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.794      ; 1.442      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.443      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe9a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.443      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.443      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[4]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.443      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.443      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[7]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.795      ; 1.443      ;
; 0.534 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.794      ; 1.442      ;
; 0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.780      ; 1.442      ;
; 0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[5]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.780      ; 1.442      ;
; 0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[7] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.780      ; 1.442      ;
; 0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.780      ; 1.442      ;
; 0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.774      ; 1.436      ;
; 0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.780      ; 1.442      ;
; 0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.780      ; 1.442      ;
; 0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.774      ; 1.436      ;
; 0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.780      ; 1.442      ;
; 0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.774      ; 1.436      ;
; 0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.774      ; 1.436      ;
; 0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[5] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.780      ; 1.442      ;
; 0.548 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.774      ; 1.436      ;
; 0.554 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.440      ;
; 0.554 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[0]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.440      ;
; 0.554 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a0                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.440      ;
; 0.554 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[0]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.440      ;
; 0.554 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[5]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.440      ;
; 0.554 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[1]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.440      ;
; 0.554 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe10a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.774      ; 1.442      ;
; 0.554 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[4]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.440      ;
; 0.554 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[3]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.772      ; 1.440      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.761      ; 1.439      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.761      ; 1.439      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.761      ; 1.439      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.761      ; 1.439      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[8]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.761      ; 1.439      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.761      ; 1.439      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe13a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.761      ; 1.439      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe12a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.761      ; 1.439      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.761      ; 1.439      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[6]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.761      ; 1.439      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.761      ; 1.439      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.761      ; 1.439      ;
; 0.564 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[6] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.761      ; 1.439      ;
; 0.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.756      ; 1.440      ;
; 0.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.756      ; 1.440      ;
; 0.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.756      ; 1.440      ;
; 0.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.756      ; 1.440      ;
; 0.570 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.756      ; 1.440      ;
; 0.572 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe11a[4] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.755      ; 1.441      ;
; 0.575 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe14a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.756      ; 1.445      ;
; 0.575 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.756      ; 1.445      ;
; 0.575 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[2] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.756      ; 1.445      ;
; 0.575 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|ws_dgrp_reg[2]                                             ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.756      ; 1.445      ;
; 0.577 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a1                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.755      ; 1.446      ;
; 0.577 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a3                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.755      ; 1.446      ;
; 0.577 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a2                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.755      ; 1.446      ;
; 0.577 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a4                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.755      ; 1.446      ;
; 0.577 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a5                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.755      ; 1.446      ;
; 0.586 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.742      ; 1.442      ;
; 0.586 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.742      ; 1.442      ;
; 0.586 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.742      ; 1.442      ;
; 0.586 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.742      ; 1.442      ;
; 0.586 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[2]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.742      ; 1.442      ;
; 0.586 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.742      ; 1.442      ;
; 0.596 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[7]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.737      ; 1.447      ;
; 0.596 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[1]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.737      ; 1.447      ;
; 0.596 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|sub_parity6a[2]                ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.737      ; 1.447      ;
; 0.596 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[8]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.737      ; 1.447      ;
; 0.596 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|parity5                        ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.737      ; 1.447      ;
; 0.596 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|wrptr_g[6]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.737      ; 1.447      ;
; 0.601 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a7                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.727      ; 1.442      ;
; 0.601 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a6                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.727      ; 1.442      ;
; 0.601 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_ijc:wrptr_g1p|counter4a8                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.727      ; 1.442      ;
; 0.601 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe15a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.727      ; 1.442      ;
; 0.601 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|alt_synch_pipe_6ol:ws_dgrp|dffpipe_nd9:dffpipe8|dffe16a[8] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.727      ; 1.442      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_sck'                                                                                                                      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.860 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.965      ; 1.439      ;
; 0.900 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.929      ; 1.443      ;
; 0.900 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.930      ; 1.444      ;
; 0.900 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.929      ; 1.443      ;
; 0.900 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.929      ; 1.443      ;
; 0.900 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.929      ; 1.443      ;
; 0.900 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.929      ; 1.443      ;
; 0.900 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.930      ; 1.444      ;
; 0.900 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.930      ; 1.444      ;
; 0.900 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.930      ; 1.444      ;
; 0.900 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.930      ; 1.444      ;
; 0.900 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.930      ; 1.444      ;
; 0.900 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.930      ; 1.444      ;
; 0.921 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.440      ;
; 0.921 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.440      ;
; 0.921 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.440      ;
; 0.921 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.440      ;
; 0.921 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.440      ;
; 0.921 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.905      ; 1.440      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.447      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.447      ;
; 0.922 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.911      ; 1.447      ;
; 0.924 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.901      ; 1.439      ;
; 0.924 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.901      ; 1.439      ;
; 0.924 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.901      ; 1.439      ;
; 0.924 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.901      ; 1.439      ;
; 0.924 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.901      ; 1.439      ;
; 0.924 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.901      ; 1.439      ;
; 0.933 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.899      ; 1.446      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.893      ; 1.443      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.893      ; 1.443      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.893      ; 1.443      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.893      ; 1.443      ;
; 0.936 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.893      ; 1.443      ;
; 0.938 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.884      ; 1.436      ;
; 0.942 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.883      ; 1.439      ;
; 0.942 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.883      ; 1.439      ;
; 0.942 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.880      ; 1.436      ;
; 0.942 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.880      ; 1.436      ;
; 0.942 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.880      ; 1.436      ;
; 0.942 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.880      ; 1.436      ;
; 0.942 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.880      ; 1.436      ;
; 0.942 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.883      ; 1.439      ;
; 0.943 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.885      ; 1.442      ;
; 1.005 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.824      ; 1.443      ;
; 1.005 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.824      ; 1.443      ;
; 1.005 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]  ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.824      ; 1.443      ;
; 1.005 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]   ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.824      ; 1.443      ;
; 1.061 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.276      ; 1.451      ;
; 1.061 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.276      ; 1.451      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.246      ; 1.452      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.095 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.239      ; 1.448      ;
; 1.096 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.240      ; 1.450      ;
; 1.096 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.240      ; 1.450      ;
; 1.096 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.240      ; 1.450      ;
; 1.096 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.240      ; 1.450      ;
; 1.096 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.240      ; 1.450      ;
; 1.096 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.240      ; 1.450      ;
; 1.096 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.240      ; 1.450      ;
; 1.097 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]   ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.228      ; 1.439      ;
; 1.101 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.232      ; 1.447      ;
; 1.101 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.232      ; 1.447      ;
; 1.101 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.232      ; 1.447      ;
; 1.101 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.232      ; 1.447      ;
; 1.101 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.232      ; 1.447      ;
; 1.101 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.232      ; 1.447      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[0]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[2]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.108 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.226      ; 1.448      ;
; 1.119 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[43] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.207      ; 1.440      ;
; 1.119 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[42] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.207      ; 1.440      ;
; 1.120 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.212      ; 1.446      ;
+-------+----------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_ce[0]'                                                                                                                                                                                                                     ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.791      ; 1.444      ;
; 1.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.791      ; 1.444      ;
; 1.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.791      ; 1.444      ;
; 1.039 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.791      ; 1.444      ;
; 1.049 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.781      ; 1.444      ;
; 1.058 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.769      ; 1.441      ;
; 1.058 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.769      ; 1.441      ;
; 1.058 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.769      ; 1.441      ;
; 1.058 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.769      ; 1.441      ;
; 1.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.756      ; 1.441      ;
; 1.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.756      ; 1.441      ;
; 1.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.756      ; 1.441      ;
; 1.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.756      ; 1.441      ;
; 1.071 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.756      ; 1.441      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.753      ; 1.443      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.753      ; 1.443      ;
; 1.076 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.753      ; 1.443      ;
; 1.077 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.750      ; 1.441      ;
; 1.077 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.750      ; 1.441      ;
; 1.077 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.750      ; 1.441      ;
; 1.077 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.750      ; 1.441      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.747      ; 1.441      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.747      ; 1.441      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.747      ; 1.441      ;
; 1.080 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.747      ; 1.441      ;
; 1.081 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.749      ; 1.444      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.737      ; 1.443      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.735      ; 1.441      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.735      ; 1.441      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.735      ; 1.441      ;
; 1.092 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.735      ; 1.441      ;
; 1.114 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.720      ; 1.448      ;
; 1.114 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.720      ; 1.448      ;
; 1.114 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.720      ; 1.448      ;
; 1.114 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.720      ; 1.448      ;
; 1.114 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.720      ; 1.448      ;
; 1.119 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.706      ; 1.439      ;
; 1.119 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a2                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.706      ; 1.439      ;
; 1.119 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a4                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.706      ; 1.439      ;
; 1.119 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.706      ; 1.439      ;
; 1.119 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.706      ; 1.439      ;
; 1.119 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.706      ; 1.439      ;
; 1.119 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a1                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.706      ; 1.439      ;
; 1.119 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a3                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.706      ; 1.439      ;
; 1.141 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.683      ; 1.438      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.682      ; 1.442      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.682      ; 1.442      ;
; 1.146 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.682      ; 1.442      ;
; 1.155 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.669      ; 1.438      ;
; 1.155 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.669      ; 1.438      ;
; 1.159 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.668      ; 1.441      ;
; 1.159 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.668      ; 1.441      ;
; 1.173 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[1]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.654      ; 1.441      ;
; 1.173 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.654      ; 1.441      ;
; 1.173 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.654      ; 1.441      ;
; 1.173 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.654      ; 1.441      ;
; 1.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.612      ; 1.442      ;
; 1.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.612      ; 1.442      ;
; 1.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.612      ; 1.442      ;
; 1.216 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.612      ; 1.442      ;
; 1.221 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|sub_parity3a[0]               ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.606      ; 1.441      ;
; 1.221 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.606      ; 1.441      ;
; 1.221 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.606      ; 1.441      ;
; 1.221 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.606      ; 1.441      ;
; 1.244 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.581      ; 1.439      ;
; 1.244 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|a_graycounter_m57:rdptr_g1p|counter1a0                    ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.581      ; 1.439      ;
; 1.285 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.725      ; 1.644      ;
; 1.287 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.719      ; 1.640      ;
; 1.299 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[1].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.706      ; 1.639      ;
; 1.301 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[2].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.706      ; 1.641      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.652      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.652      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.652      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.652      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.652      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.652      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.652      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.652      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.652      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.652      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.652      ;
; 1.310 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.722      ; 1.652      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
; 1.312 ; reset_handler:reset_handler_inst|reset ; rxFIFO:NRX[0].rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_6rj1:auto_generated|altsyncram_pv61:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_ce[0]   ; -0.500       ; 0.716      ; 1.648      ;
+-------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.217 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.129      ; 1.430      ;
; 1.217 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.129      ; 1.430      ;
; 1.217 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.129      ; 1.430      ;
; 1.225 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.122      ; 1.431      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.024      ; 1.431      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.024      ; 1.431      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.024      ; 1.431      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.024      ; 1.431      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.025      ; 1.432      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.023      ; 1.430      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.025      ; 1.432      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.023      ; 1.430      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.025      ; 1.432      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.025      ; 1.432      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.024      ; 1.431      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.024      ; 1.431      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.025      ; 1.432      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.025      ; 1.432      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.024      ; 1.431      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.025      ; 1.432      ;
; 1.323 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.024      ; 1.431      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.023      ; 1.431      ;
; 1.324 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.023      ; 1.431      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.441      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.441      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.441      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.441      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.441      ;
; 1.328 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.029      ; 1.441      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 27
Shortest Synchronizer Chain: 9 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
Worst Case Available Settling Time: 3.972 ns

Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8



+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+
; Clock                             ; Setup      ; Hold   ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+
; Worst-case Slack                  ; -14.142    ; -0.189 ; -3.436    ; 0.529   ; -14.686             ;
;  ad9866:ad9866_inst|dut1_pc[0]    ; -6.511     ; 0.260  ; N/A       ; N/A     ; 0.127               ;
;  ad9866_clk                       ; -14.142    ; -0.189 ; -1.129    ; 0.529   ; -14.686             ;
;  clk_10mhz                        ; -4.363     ; 0.186  ; -2.562    ; 1.217   ; -3.000              ;
;  spi_ce[0]                        ; -4.751     ; 0.182  ; -3.436    ; 1.039   ; -14.686             ;
;  spi_sck                          ; -5.766     ; 0.095  ; -2.600    ; 0.860   ; -3.000              ;
;  spi_slave:spi_slave_rx_inst|done ; -3.196     ; 0.303  ; N/A       ; N/A     ; -4.000              ;
; Design-wide TNS                   ; -61539.21  ; -0.753 ; -1372.257 ; 0.0     ; -34760.298          ;
;  ad9866:ad9866_inst|dut1_pc[0]    ; -60.879    ; 0.000  ; N/A       ; N/A     ; 0.000               ;
;  ad9866_clk                       ; -59359.755 ; -0.753 ; -301.852  ; 0.000   ; -32999.527          ;
;  clk_10mhz                        ; -219.377   ; 0.000  ; -73.557   ; 0.000   ; -127.908            ;
;  spi_ce[0]                        ; -887.043   ; 0.000  ; -691.423  ; 0.000   ; -595.978            ;
;  spi_sck                          ; -449.773   ; 0.000  ; -305.425  ; 0.000   ; -237.245            ;
;  spi_slave:spi_slave_rx_inst|done ; -562.383   ; 0.000  ; N/A       ; N/A     ; -838.584            ;
+-----------------------------------+------------+--------+-----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_miso        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; spi_ce[1]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_clk      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_10mhz       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_ce[0]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_sck         ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_sdo      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_mosi        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.00415 V          ; 0.069 V                              ; 0.222 V                              ; 5.99e-09 s                  ; 5.65e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.00415 V         ; 0.069 V                             ; 0.222 V                             ; 5.99e-09 s                 ; 5.65e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.09 V              ; -0.0043 V           ; 0.127 V                              ; 0.253 V                              ; 5.96e-09 s                  ; 5.64e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.09 V             ; -0.0043 V          ; 0.127 V                             ; 0.253 V                             ; 5.96e-09 s                 ; 5.64e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0354 V           ; 0.126 V                              ; 0.238 V                              ; 7.11e-10 s                  ; 6.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0354 V          ; 0.126 V                             ; 0.238 V                             ; 7.11e-10 s                 ; 6.67e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.09 V              ; -0.0043 V           ; 0.127 V                              ; 0.253 V                              ; 5.96e-09 s                  ; 5.64e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.09 V             ; -0.0043 V          ; 0.127 V                             ; 0.253 V                             ; 5.96e-09 s                 ; 5.64e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-08 V                   ; 3.1 V               ; -0.0301 V           ; 0.124 V                              ; 0.185 V                              ; 1.09e-09 s                  ; 1.06e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-08 V                  ; 3.1 V              ; -0.0301 V          ; 0.124 V                             ; 0.185 V                             ; 1.09e-09 s                 ; 1.06e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.08 V              ; -0.00171 V          ; 0.022 V                              ; 0.159 V                              ; 7.29e-09 s                  ; 7.17e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.08 V             ; -0.00171 V         ; 0.022 V                             ; 0.159 V                             ; 7.29e-09 s                 ; 7.17e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.00172 V          ; 0.052 V                              ; 0.174 V                              ; 7.27e-09 s                  ; 7.12e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.00172 V         ; 0.052 V                             ; 0.174 V                             ; 7.27e-09 s                 ; 7.12e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0143 V           ; 0.06 V                               ; 0.116 V                              ; 8.95e-10 s                  ; 8.68e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0143 V          ; 0.06 V                              ; 0.116 V                             ; 8.95e-10 s                 ; 8.68e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.00172 V          ; 0.052 V                              ; 0.174 V                              ; 7.27e-09 s                  ; 7.12e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.00172 V         ; 0.052 V                             ; 0.174 V                             ; 7.27e-09 s                 ; 7.12e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.04e-07 V                   ; 3.09 V              ; -0.0131 V           ; 0.048 V                              ; 0.136 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.04e-07 V                  ; 3.09 V             ; -0.0131 V          ; 0.048 V                             ; 0.136 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; rb_info_1       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; rb_info_2       ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; rx_FIFOEmpty    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.53 V              ; -0.0671 V           ; 0.386 V                              ; 0.18 V                               ; 5.11e-10 s                  ; 6.25e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.53 V             ; -0.0671 V          ; 0.386 V                             ; 0.18 V                              ; 5.11e-10 s                 ; 6.25e-10 s                 ; No                        ; No                        ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.47 V              ; -0.00847 V          ; 0.317 V                              ; 0.306 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.47 V             ; -0.00847 V         ; 0.317 V                             ; 0.306 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; 13       ; 13       ; 0        ; 0        ;
; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0]    ; 100      ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0]    ; 6        ; 0        ; 0        ; 0        ;
; ad9866_clk                       ; ad9866_clk                       ; 524664   ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; ad9866_clk                       ; 0        ; 27       ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 0        ; 93115584 ; 0        ; 0        ;
; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz                        ; 43       ; 30       ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1680     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 114      ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; spi_ce[0]                        ; 0        ; 0        ; 0        ; 420      ;
; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]                        ; 0        ; 0        ; 432      ; 0        ;
; spi_ce[0]                        ; spi_sck                          ; 91       ; 91       ; 48       ; 192      ;
; spi_sck                          ; spi_sck                          ; 1302     ; 0        ; 994      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 0        ; 0        ; 278      ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 8        ; 0        ; 192      ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0        ; 0        ; 384      ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; 13       ; 13       ; 0        ; 0        ;
; clk_10mhz                        ; ad9866:ad9866_inst|dut1_pc[0]    ; 100      ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866:ad9866_inst|dut1_pc[0]    ; 6        ; 0        ; 0        ; 0        ;
; ad9866_clk                       ; ad9866_clk                       ; 524664   ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; ad9866_clk                       ; 0        ; 27       ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 0        ; 93115584 ; 0        ; 0        ;
; ad9866:ad9866_inst|dut1_pc[0]    ; clk_10mhz                        ; 43       ; 30       ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1680     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 114      ; 0        ; 0        ; 0        ;
; spi_ce[0]                        ; spi_ce[0]                        ; 0        ; 0        ; 0        ; 420      ;
; spi_slave:spi_slave_rx_inst|done ; spi_ce[0]                        ; 0        ; 0        ; 432      ; 0        ;
; spi_ce[0]                        ; spi_sck                          ; 91       ; 91       ; 48       ; 192      ;
; spi_sck                          ; spi_sck                          ; 1302     ; 0        ; 994      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 0        ; 0        ; 278      ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 8        ; 0        ; 192      ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; 0        ; 0        ; 384      ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 309      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_ce[0]  ; 0        ; 0        ; 216      ; 0        ;
; clk_10mhz  ; spi_sck    ; 91       ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 309      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_ce[0]  ; 0        ; 0        ; 216      ; 0        ;
; clk_10mhz  ; spi_sck    ; 91       ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 64    ; 64   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                     ;
+----------------------------------+----------------------------------+------+-------------+
; Target                           ; Clock                            ; Type ; Status      ;
+----------------------------------+----------------------------------+------+-------------+
; ad9866:ad9866_inst|dut1_pc[0]    ; ad9866:ad9866_inst|dut1_pc[0]    ; Base ; Constrained ;
; ad9866_clk                       ; ad9866_clk                       ; Base ; Constrained ;
; clk_10mhz                        ; clk_10mhz                        ; Base ; Constrained ;
; spi_ce[0]                        ; spi_ce[0]                        ; Base ; Constrained ;
; spi_sck                          ; spi_sck                          ; Base ; Constrained ;
; spi_slave:spi_slave_rx_inst|done ; spi_slave:spi_slave_rx_inst|done ; Base ; Constrained ;
+----------------------------------+----------------------------------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; ad9866_adio[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_clk      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdo      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ce[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ad9866_rst_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_rxclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sclk  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdio  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sen_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_txclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_1    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_2    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_FIFOEmpty ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; ad9866_adio[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_adio[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_clk      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdo      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_ce[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_mosi        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; ad9866_rst_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_rxclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sclk  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sdio  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_sen_n ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ad9866_txclk ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_1    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rb_info_2    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_FIFOEmpty ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; spi_miso     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition
    Info: Processing started: Thu Mar 22 19:36:47 2018
Info: Command: quartus_sta WSPRBerry -c wsprberry
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 13 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rtl/radioberry.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_10mhz clk_10mhz
    Info (332105): create_clock -period 1.000 -name spi_slave:spi_slave_rx_inst|done spi_slave:spi_slave_rx_inst|done
    Info (332105): create_clock -period 1.000 -name spi_sck spi_sck
    Info (332105): create_clock -period 1.000 -name ad9866_clk ad9866_clk
    Info (332105): create_clock -period 1.000 -name spi_ce[0] spi_ce[0]
    Info (332105): create_clock -period 1.000 -name ad9866:ad9866_inst|dut1_pc[0] ad9866:ad9866_inst|dut1_pc[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -14.142
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.142          -59359.755 ad9866_clk 
    Info (332119):    -6.511             -60.879 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -5.766            -449.773 spi_sck 
    Info (332119):    -4.751            -887.043 spi_ce[0] 
    Info (332119):    -4.363            -219.377 clk_10mhz 
    Info (332119):    -3.196            -562.383 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.039
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.039              -0.047 ad9866_clk 
    Info (332119):     0.267               0.000 spi_sck 
    Info (332119):     0.455               0.000 clk_10mhz 
    Info (332119):     0.476               0.000 spi_ce[0] 
    Info (332119):     0.743               0.000 spi_slave:spi_slave_rx_inst|done 
    Info (332119):     0.989               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332146): Worst-case recovery slack is -3.436
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.436            -691.423 spi_ce[0] 
    Info (332119):    -2.600            -305.425 spi_sck 
    Info (332119):    -2.562             -73.557 clk_10mhz 
    Info (332119):    -1.129            -301.852 ad9866_clk 
Info (332146): Worst-case removal slack is 1.050
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.050               0.000 ad9866_clk 
    Info (332119):     2.191               0.000 spi_sck 
    Info (332119):     2.768               0.000 clk_10mhz 
    Info (332119):     2.942               0.000 spi_ce[0] 
Info (332146): Worst-case minimum pulse width slack is -14.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.686          -32999.527 ad9866_clk 
    Info (332119):   -14.686            -595.978 spi_ce[0] 
    Info (332119):    -4.000            -827.192 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.000            -209.693 spi_sck 
    Info (332119):    -3.000            -127.908 clk_10mhz 
    Info (332119):     0.141               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 27 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.638
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.638          -54107.952 ad9866_clk 
    Info (332119):    -6.306             -58.577 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -5.347            -414.475 spi_sck 
    Info (332119):    -4.360            -822.954 spi_ce[0] 
    Info (332119):    -4.058            -199.423 clk_10mhz 
    Info (332119):    -3.084            -545.659 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.189
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.189              -0.753 ad9866_clk 
    Info (332119):     0.264               0.000 spi_sck 
    Info (332119):     0.402               0.000 clk_10mhz 
    Info (332119):     0.422               0.000 spi_ce[0] 
    Info (332119):     0.926               0.000 spi_slave:spi_slave_rx_inst|done 
    Info (332119):     0.966               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332146): Worst-case recovery slack is -3.066
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.066            -618.552 spi_ce[0] 
    Info (332119):    -2.332            -257.835 spi_sck 
    Info (332119):    -2.254             -64.637 clk_10mhz 
    Info (332119):    -0.791            -201.570 ad9866_clk 
Info (332146): Worst-case removal slack is 0.740
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.740               0.000 ad9866_clk 
    Info (332119):     1.810               0.000 spi_sck 
    Info (332119):     2.450               0.000 clk_10mhz 
    Info (332119):     2.684               0.000 spi_ce[0] 
Info (332146): Worst-case minimum pulse width slack is -14.686
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.686          -32925.723 ad9866_clk 
    Info (332119):   -14.686            -595.978 spi_ce[0] 
    Info (332119):    -4.000            -838.584 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.000            -209.693 spi_sck 
    Info (332119):    -3.000            -127.908 clk_10mhz 
    Info (332119):     0.127               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 27 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.187          -16911.184 ad9866_clk 
    Info (332119):    -2.520             -22.174 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):    -1.927            -145.400 spi_sck 
    Info (332119):    -1.400             -50.260 clk_10mhz 
    Info (332119):    -1.375            -226.672 spi_ce[0] 
    Info (332119):    -1.035            -167.490 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is 0.069
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.069               0.000 ad9866_clk 
    Info (332119):     0.095               0.000 spi_sck 
    Info (332119):     0.182               0.000 spi_ce[0] 
    Info (332119):     0.186               0.000 clk_10mhz 
    Info (332119):     0.260               0.000 ad9866:ad9866_inst|dut1_pc[0] 
    Info (332119):     0.303               0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -0.764
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.764            -143.797 spi_ce[0] 
    Info (332119):    -0.657             -18.516 clk_10mhz 
    Info (332119):    -0.599             -62.191 spi_sck 
    Info (332119):    -0.118             -10.399 ad9866_clk 
Info (332146): Worst-case removal slack is 0.529
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.529               0.000 ad9866_clk 
    Info (332119):     0.860               0.000 spi_sck 
    Info (332119):     1.039               0.000 spi_ce[0] 
    Info (332119):     1.217               0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -9.457
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.457          -29480.136 ad9866_clk 
    Info (332119):    -9.457            -326.633 spi_ce[0] 
    Info (332119):    -3.000            -237.245 spi_sck 
    Info (332119):    -3.000            -114.979 clk_10mhz 
    Info (332119):    -1.000            -200.000 spi_slave:spi_slave_rx_inst|done 
    Info (332119):     0.331               0.000 ad9866:ad9866_inst|dut1_pc[0] 
Info (332114): Report Metastability: Found 27 synchronizer chains.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 27
    Info (332114): Shortest Synchronizer Chain: 9 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 0.000
    Info (332114): Worst Case Available Settling Time: 3.972 ns
    Info (332114): 
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 10.8
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 913 megabytes
    Info: Processing ended: Thu Mar 22 19:37:01 2018
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:17


