  # Prompt-Modelo Aprimorado ‚Äî Projetos HDL (Verilog)

  ## Objetivo Geral
  Garantir que **toda gera√ß√£o de c√≥digo** produza:
  - 3 implementa√ß√µes: *Behavioral*, *Dataflow*, *Structural*  
  - Testbench **√∫nico**, capaz de testar **simultaneamente** as tr√™s abordagens  
  - Tabela did√°tica baseada em **uma √∫nica abordagem** (facilita visualiza√ß√£o)  
  - Scripts `.do`, README t√©cnico (‚â•250 palavras/ se√ß√£o) e cabe√ßalho padronizado  
  - Compat√≠vel com **Quartus** e **Questa (Verilog‚Äë2001)**  
  - Organiza√ß√£o de diret√≥rios r√≠gida e padronizada

  ---

  ## 1) Regras para o M√≥dulo Principal
  Sempre gerar **reg_piso_n** ou o m√≥dulo solicitado com:
  - 3 arquivos `.v`: behavioral, dataflow, structural  
  - Coment√°rios linha a linha  
  - snake_case  
  - Compat√≠vel com Verilog‚Äë2001  
  - Parametriz√°vel (quando fizer sentido)  
  
  Estrutura:

  ```
  Projeto_sistema_memoria/
  ‚îú‚îÄ‚îÄ README.md
  ‚îú‚îÄ‚îÄ Quartus/
  ‚îÇ   ‚îî‚îÄ‚îÄ rtl/
  ‚îÇ       ‚îú‚îÄ‚îÄ behavioral/sistema_memoria
  ‚îÇ       ‚îú‚îÄ‚îÄ dataflow/sistema_memoria
  ‚îÇ       ‚îî‚îÄ‚îÄ structural/sistema_memoria
  ‚îî‚îÄ‚îÄ Questa/
      ‚îú‚îÄ‚îÄ rtl/
      ‚îÇ   ‚îú‚îÄ‚îÄ behavioral/sistema_memoria
      ‚îÇ   ‚îú‚îÄ‚îÄ dataflow/sistema_memoria
      ‚îÇ   ‚îî‚îÄ‚îÄ structural/sistema_memoria
      ‚îú‚îÄ‚îÄ tb/tb_sistema_memoria
      ‚îî‚îÄ‚îÄ scripts/{clean.do,compile.do,run_cli.do,run_gui.do}
  ```

  ---

  ## 2) Cabe√ßalho Obrigat√≥rio em TODOS os arquivos `.v`

  ```verilog
  // ============================================================================
  // Arquivo  : sistema_memoria  (implementa√ß√£o [ABORDAGEM])
  // Autor    : Manoel Furtado
  // Data     : [data atual]
  // Ferramentas: Compat√≠vel com Quartus e Questa (Verilog 2001)
  // Descri√ß√£o: [3‚Äì20 linhas ‚Äî largura, fun√ß√£o, t√©cnica usada, riscos de s√≠ntese]
  // Revis√£o   : v1.0 ‚Äî cria√ß√£o inicial
  // ============================================================================
  ```

  ---

  ## 3) **Testbench ‚Äî Requisito Obrigat√≥rio Atualizado**

  O Testbench gerado deve:
  1. **Instanciar as tr√™s DUTs ao mesmo tempo**:

  2. Comparar automaticamente as sa√≠das:
    - Em cada ciclo ‚Üí `if (a!=b || b!=c) -> erro`

  3. Exibir mensagem final obrigat√≥ria:
    - `"SUCESSO: Todas as implementacoes estao consistentes em %0d testes."`

  4. **Tabela did√°tica baseada apenas EM UMA abordagem**  
    Exemplo:
    - Escolher a abord. **Behavioral**
    - Gerar tabela:
      ```
      tempo | a(dec) | a(bin) | b(dec) | b(bin) | sel(dec) | y(bin)
      ```
    - Usar 16 linhas (0‚Äì15) pelo menos.  
    - Nunca deixar looping infinito  

  5. Testbench precisa:

    - N√£o criar latches
    - Est√≠mulos sequenciais claros
    - `timescale 1ns/1ps`
    - Sem `$stop` permanente; usar controle de tempo
  
  6. Seja criativo e mostre mais tabelas:

    - Tabelas que expresem o objetivo da quest√£o a ser resolvida.
    - Se for necess√°ro.

  Inclua **obrigatoriamente**:
  - Gera√ß√£o de est√≠mulos com `#delays` e *loops*;  
  - Checagem autom√°tica com `if (...) $display(...)` e **flag de sucesso**;  
  - **VCD** para ondas:
    ```verilog
    initial begin
        $dumpfile("wave.vcd");
        $dumpvars(0, tb_sistema_memoria);
    end
    ```
  - Encerramento limpo:
    ```verilog
    $display("Fim da simulacao.");
    $finish;
    ```

  ---

  ## 4) Scripts Questa (em `Questa/scripts/`)

  ### üßπ clean.do
  ```tcl
  # Limpeza segura (Questa/ModelSim Intel)
  # clean.do ‚Äî robusto / idempotente
  # Fecha qualquer simula√ß√£o e libera o handle do vsim.wlf
  catch {quit -sim}
  catch {dataset close -all}
  catch {wave clear}
  catch {transcript off}
  catch {transcript file ""}

  # Remove/zera a lib work com toler√¢ncia a erro
  if {[file exists work]} { catch {vdel -lib work -all} }
  catch {vlib work}
  catch {vmap work work}

  # Fun√ß√£o utilit√°ria: tenta deletar e n√£o aborta se falhar
  proc safe_delete {path} {
      if {[file exists $path]} {
          if {[catch {file delete -force $path} err]} {
              puts "WARN: n√£o foi poss√≠vel deletar '$path' ‚Äî $err (continuando)."
          }
      }
  }

  # Arquivos t√≠picos gerados pelo Questa/ModelSim
  foreach f {transcript vsim.wlf wave.vcd vsim.dbg wlft3.wlf vsim.dbg/mdb.log} {
      safe_delete $f
  }
  ```

  ### ‚öôÔ∏è compile.do
  ```tcl
  # compile.do ‚Äî behavioral | dataflow | structural
  quietly set IMPLEMENTATION behavioral
  if {[file exists work]} { vdel -lib work -all }
  vlib work
  vmap work work

  if {$IMPLEMENTATION eq "behavioral"} {
      vlog -work work ../rtl/behavioral/sistema_memoria
  } elseif {$IMPLEMENTATION eq "dataflow"} {
      vlog -work work ../rtl/dataflow/sistema_memoria
  } elseif {$IMPLEMENTATION eq "structural"} {
      vlog -work work ../rtl/structural/sistema_memoria
  } else {
      echo "IMPLEMENTATION invalido: $IMPLEMENTATION"
      return
  }

  vlog -work work ../tb/tb_sistema_memoria
  ```

  ### ‚ñ∂Ô∏è run_gui.do
  ```tcl
  do clean.do
  do compile.do
  vsim -voptargs=+acc work.tb_sistema_memoria
  add wave -r /*
  run -all
  ```
    üí° *N√£o force a sa√≠da do Questa. O script `run_gui.do` deve limpar e compilar automaticamente antes da execu√ß√£o.*
  ---

  ## 5) **README.md** (Relat√≥rio T√©cnico)

  Inclua as se√ß√µes: **Descri√ß√£o do Projeto**, **An√°lise das Abordagens**, **Metodologia do Testbench**, **Aplica√ß√µes Pr√°ticas**.  
  Cada se√ß√£o deve ter **‚â• 250 palavras**, com compara√ß√µes diretas, riscos de s√≠ntese (timing, √°rea), exemplos num√©ricos e boas pr√°ticas.


    ### 5.1 Descri√ß√£o do Projeto
    - Autor: *Manoel Furtado*  
    - Data: *[data atual]*  
    - Objetivo do projeto e breve explica√ß√£o da arquitetura implementada.

    ### 5.2 An√°lise das Abordagens
    Descreva em detalhes, em par√°grafos separados:
    - A implementa√ß√£o **Behavioral**;  
    - A implementa√ß√£o **Dataflow**;  
    - A implementa√ß√£o **Structural**.

    ### 5.3 Descri√ß√£o do Testbench
    Explique em detalhes a metodologia de simula√ß√£o e an√°lise das **formas de onda**, destacando:
    - Etapas de entrada de est√≠mulos;
    - Monitoramento dos sinais;
    - Interpreta√ß√£o dos resultados.

    ### 5.4 Aplica√ß√µes Pr√°ticas
    Excreva em detalhes, relacionando o projeto com **situa√ß√µes reais**  
    Inclua **exemplos adicionais de aplica√ß√£o pr√°tica** al√©m dos discutidos no exerc√≠cio.

    Escreva as se√ß√µes 5.2, 5.3 e 5.4 do README em prosa t√©cnica extensa, m√≠nimo 250‚Äì350 palavras por se√ß√£o, com exemplos num√©ricos, vantagens/limita√ß√µes, riscos de s√≠ntese, e boas pr√°ticas. Use subt√≠tulos, evite frases gen√©ricas, e inclua compara√ß√µes diretas entre as abordagens. N√£o fa√ßa sum√°rio; escreva o texto final.



  ---

  ## 6) Qualidade Exigida
  - C√≥digo identado  
  - Sem SystemVerilog  
  - Comentado linha a linha  
  - Snake_case  
  - Evitar latches e X/Z  
  - Sempre incluir default no case  
  - Testbench totalmente determin√≠stico  

  ---

  ## 7) Entrega Final - Entregue tudo em um √∫nico arquivo .zip no final. 
  - Diret√≥rios completos  
  - Tr√™s implementa√ß√µes  
  - Testbench com testes simult√¢neos  
  - Scripts `.do`  
  - README.md ‚â• 1.000 palavras  
  - Tabela did√°tica de 1 abordagem  
  - Projeto compactado em .zip 
