#import "@preview/basic-document-props:0.1.0": simple-page
#show: simple-page.with(
  "isomo",
  "",
  middle-text: "项目结题总结",
  date: true,
  numbering: true,
  supress-mail-link: false,
)

#set text(font: ("Noto Serif CJK SC", "Noto Sans CJK SC"))
#set heading(numbering: "1.1")

= 项目研究工作总结报告

随着5G/6G通信技术的普及和量子计算技术的快速发展，密码算法在受限环境下的高效实现已成为信息安全领域的核心挑战。物联网设备、车联网节点等资源受限的硬件平台由于指令集限制、寄存器约束和功耗要求，无法直接使用传统密码算法的标准实现。同时，后量子密码时代的来临使得高性能密码计算需求愈发迫切，GPU等并行计算平台为大规模密码操作提供了新的可能。因此，研究密码算法在不同硬件平台上的优化实现技术，构建高效的密码工程解决方案，对于保障未来信息系统安全具有重要意义。

项目研究目标主要包括四个方面：第一，研究轻量级密码算法在IoT处理器上的位切片优化实现，针对32位处理器的指令集限制和寄存器约束，设计高效的位切片SPN密码实现方案；第二，研究后量子密码算法在GPU平台的高吞吐量并行架构，针对FIPS 205标准的SLH-DSA算法，设计自适应线程分配和函数级并行的GPU加速方案；第三，研究密码算法组件的跨平台优化技术，通过置换优化算法和改进的位切片门复杂度模型，实现密码组件在不同硬件平台上的高效映射；第四，研究密码实现的性能评估与基准测试方法，建立标准化的轻量级密码基准测试框架。项目采用文献研究法深入了解密码工程领域的相关研究进展，运用对比分析法比较不同硬件平台上的实现效率，通过实验论证分析法在ARM Cortex-M微控制器、NVIDIA RTX 4090 GPU等实际硬件平台上验证优化方法的有效性。

在上述研究基础上，项目获得的主要研究成果有三个方面。第一，针对IoT处理器的位切片密码优化实现，本项目设计了置换优化算法（OPO）和改进的位切片门复杂度（BGC）模型编码方法。OPO算法通过分割合并技术将复杂的置换操作转化为较少的指令序列，递归识别较优指令组合，以QARMAv2密码为例实现了64.3%的指令数量减少。改进的BGC模型基于代数标准形（ANF）框架设计新的编码方案，在7种密码S盒上实现了11.7%-86.1%的时间减少，平均加速比达到3.19倍。对AES和QARMAv2两种代表性SPN密码进行优化实现，AES在STM32L476平台上实现252.06每字节周期数（CPB），相比基准实现提升9.7%；QARMAv2在相同平台上达到684.50 CPB，相比查找表实现具有优势。第二，针对GPU平台的后量子密码加速，本项目设计了线程自适应的高吞吐量并行架构。提出自适应线程分配（ATA）方法，建立执行时间模型$T(g_i,t) = α_i + β_i/t + γ_i dot t$，导出优化的线程分配公式$t_i^* = sqrt(β_i/γ_i)$，通过精确性能建模动态优化线程配置。设计函数级并行（FLP）方法，将密码操作分解为可并发执行的细粒度计算任务。在NVIDIA RTX 4090 GPU上实现了62,239签名/秒的吞吐量，相比已有方案提升16%，其中密钥生成、签名生成和验证相比Kim等人的工作分别提升2.20倍、1.41倍和1.76倍。第三，为验证密码算法优化效果和促进技术传播，本项目构建了开源基准测试平台并进行了全面性能评估。开发了轻量级密码基准测试（LCB）框架，支持ARM Cortex-M和ESP32-S3微控制器的标准化性能评估，提供每字节周期数（CPB）、内存使用、代码大小等关键指标的统一评估标准。

为了验证密码算法优化方案的有效性，项目组在多种实际硬件设备上进行了全面的性能测试，包括配备STM32L475VET6微控制器的PanDuoLa开发板和ESP32-S3-DevKitM-1开发板。实验结果表明，优化后的AES实现相比查找表方案提升22.5%的性能优势，验证了位切片并行处理在相同硬件平台上的有效性。项目组将所有开源代码和工具发布在GitHub平台，包括S盒优化工具、轻量级密码基准测试框架和SLH-DSA GPU实现，为密码学研究社区提供了开发和测试资源。在学术贡献方面，项目负责人已发表论文《Efficient implementations of CRAFT cipher for Internet of Things》于Computers and Electrical Engineering期刊，另有《Low-Latency Implementation of Bitsliced SPN-Cipher on IoT Processors》（IEEE Transactions on Computers，CCF-A，二审阶段）和《Thread-Adaptive: High-Throughput Parallel Architectures of SLH-DSA on GPUs》（IEEE Computer Architecture Letters，一审阶段）两篇核心论文在审。这些研究成果为密码算法在受限环境下的高效实现提供了系统性的解决方案，在理论方法、技术实现和应用验证方面均取得了一定的进展，为物联网安全、后量子密码部署等领域的发展提供了技术支撑。
