# systolic-array-in-verilog

用verilog实现的脉动阵列。

本代码的目的是用verilog实现可以参数化生成的脉动阵列（包括PE阵列和配套IO），通过eda工具对生成代码进行综合即可估算脉动阵列各部分的资源占用、功耗。

5.22 更新：
老代码用for循环控制整片pe阵列，无法在vivado中完整综合；新代码具体写到每个单独PE，综合结果正常。
老代码的数据带宽很小（8bit/16bit），新代码默认512bit的数据带宽足够一帧提供整个列向量。
老代码判断每个pe内乘累加是否完成依靠独立计数器，新代码用一个统一模块处理，省些资源。
