4.2.4.1MUIT18X18S乘法器的使用
传统的乘、除等计算方法，需要占用大量的FPGA资源，Xilinx Virtex-6系列 的FPGA提供了内置的乘法器模块MULT18X18S可供调用,MULT18X18S是Xilinx 提供的内置的原语操作，用户加入相应的库便可以直接调用使用乘法原语，但意 FPGA内部乘法器数量极少，在充分利用的同时需保证使用的乘法器总数不超过 FPGA内置乘法器数量。
MULT18X18S是一个18bit X 18bit的有符号数乘法器，包括一个输出信号和 五个输入信号，其信号接口图如图4-20所示。乘法器模块包括一个输出信号P, 和五个输入信号A, B, C, CE和Ro寄存器的GSR脉冲之后，即复位信号R使 能之后，乘法器内部寄存器的值被初始化为0,输入的A、B为两个18bit宽的有 符号数，输出P是36bit宽的A和B相乘的结果。C是乘法器的时钟信号，用来 驱动乘法器的运算速率，CE是乘法器的使能信号。
MUU18X18S的逻辑运算关系如表4-8所示。CE的存在可以确保乘法器具有 阻塞能力，当流式计算过程中CE突然拉低时，乘法器会暂停计算，并保存所有 中间结果，进入待命状态，等待CE再次拉高时从暂停时保存的中间数据开始计 算。流式计算过程中，数据输入与得到乘法结果之间的延迟仅为1个时钟节拍。
表4-8 MULTI8X18S乘法器逻辑关系表
输入信号	输出信号
c	CE	A[17:0]	B[17:0]	R
…… 			P[35:0]
t	X	X	X	1	0
t	1	数据A	数据B	0	AXB
X	0	X	X	0	保持
