`timescale 1ns / 1ps
////////////////////////////////////////////////////////////////////////////////
// ECE369 - Computer Architecture
// Q Almustafa 100%
// Module - SignExtension.v
// Description - Sign extension module.
////////////////////////////////////////////////////////////////////////////////
module SignExtension(in, out);

    /* A 16-Bit input word */
    input [15:0] in;
    
    /* A 32-Bit output word */
    output reg [31:0] out;
    
    //reg out;
	
	always@(*) begin
		case(in[15])
			0:begin 
				
					out <= {16'h0000 , in};

			end
			1:begin 

						out <= {16'hffff , in};

				end

		endcase
	 end
endmodule