module cy6264 (inout [7:0] io,input [12:0] add, input nce1, ce2, noe, nwe);

reg [7:0] ram [255:0] [31:0];
reg [7:0] t;

wire wr, rd;

assign wr = (~nce1 & ce2 & ~nwe);
assign rd = (~nce1 & ce2 & nwe & ~noe);

assign ip = rd ? t : (((ce2==0) || (nce1==1) || ((nwe ==1) && (noe==1))) ?  8'bz : 8'bz);

always @ (*)
begin
	if(wr)
	begin
		ram [(add[12:5])] [(add[4:0])] <= ip;
	end
	
	if(rd)
	begin
		t <= ram [(add[12:5])] [(add[4:0])];
	end
end
endmodule

//============= TB ===============//

module tb;

wire trd, twr;
wire [7:0] tio;
reg tce1, tce2, toe, twe;
reg [12:0] tadd;
reg [7:0] tio1;


assign twr = (~tce1 & tce2 & ~twe);
assign trd = (~tce1 & tce2 & twe & ~toe);
assign tio = trd ? 8'bz : ((twe) ? tio1 : 8'bz);

cy6264 t1 (tio, tadd, tce1, tce2, toe, twe);

initial
begin	
	tce1=0;tce2=1;twe=0;toe=1; tio1=8'd0;tadd=13'd0; #10
	tce1=0;tce2=1;twe=0;toe=1; tio1=8'd125;tadd=13'd125; #10
	tce1=0;tce2=1;twe=0;toe=1; tio1=8'd101;tadd=13'd101; #10
	tce1=0;tce2=1;twe=0;toe=1; tio1=8'd69;tadd=13'd69; #10
	tce1=0;tce2=1;twe=0;toe=1; tio1=8'd2;tadd=13'd2; #10
	tce1=0;tce2=1;twe=0;toe=1; tio1=8'd255;tadd=13'd255; #10
	tce1=0;tce2=1;twe=0;toe=1; tio1=8'd55;tadd=13'd55; #10
	tce1=0;tce2=1;twe=0;toe=1; tio1=8'd1;tadd=13'd1; #10
	tce1=0;tce2=1;twe=1;toe=0; tio1=8'd55;tadd=13'd55; #10
	tce1=0;tce2=1;twe=1;toe=0; tio1=8'd255;tadd=13'd255; #10
	tce1=0;tce2=1;twe=1;toe=0; tio1=8'd0;tadd=13'd0; #10
	tce1=0;tce2=1;twe=1;toe=0; tio1=8'd1;tadd=13'd1; #10
	tce1=0;tce2=1;twe=1;toe=0; tio1=8'd125;tadd=13'd125; #10
	tce1=0;tce2=1;twe=1;toe=0; tio1=8'd101;tadd=13'd101; #10
	tce1=0;tce2=1;twe=1;toe=0; tio1=8'd69;tadd=13'd69; #10
	tce1=1; tce2=0; twe=0; toe=0; #10
	tce1=1; tce2=0; twe=0; toe=1; #10
	tce1=1; tce2=0; twe=1; toe=0; #10
	tce1=1; tce2=0; twe=1; toe=1; #10
	tce1=1; tce2=1; twe=0; toe=0; #10
	tce1=1; tce2=1; twe=0; toe=1; #10
	tce1=1; tce2=1; twe=1; toe=0; #10
	tce1=1; tce2=1; twe=1; toe=1; #10	
	tce1=0; tce2=0; twe=0; toe=0; #10
	tce1=0; tce2=0; twe=0; toe=1; #10
	tce1=0; tce2=0; twe=1; toe=0; #10
	tce1=0; tce2=0; twe=1; toe=1; #10
	tce1=1; tce2=0; twe=0; toe=0; #10
	tce1=1; tce2=0; twe=0; toe=1; #10
	tce1=1; tce2=0; twe=1; toe=0; #10
	tce1=1; tce2=0; twe=1; toe=1; #10	
	tce1=0; tce2=1; twe=1; toe=1; #10;
	end
endmodule



