\label[HMAIN]
\chap Popis hardwarových částí práce

\label[H21]
\sec TMS570LS

\secc Microkontroléry firmy Texas Instruments

Texas Instruments nabízí rodinu mikrokontrolérů TMS570, které jsou vhodné pro použití v bezpečnostně-kritických aplikacích.
Obvody TMS570 mají snahu zjednodušit vývoj cílových systémů, neboť jsou již primárně navrženy pro dosažení Safety Integrity Level 3 (SIL 3) standardu IEC61508.
V současné době jsou dostupné například moduly TMS570LS, zahrnující dvě 32-bitová jádra CORTEX--R4, pracující v režimu "lock-step".
Taktované jsou na 160 MHz (250 DMIPS) a při práci využívají přidruženou jednotku pro práci s plovoucí čárkou (FPU), vhodnou pro rychlé 32-bitové a 64-bitové výpočty a operace s plovoucí desetinnou čárkou (IEEE 754).
Instrukce s plovoucí čárkou a celočíselné instrukce je tak možné zpracovávat paralelně, s cílem dosažení vyššího výpočetního výkonu.

Jádro CORTEX--R4 obsahuje dvaatřiceti bitovou ARM a šestnácti nebo dvaatřiceti bitovou Thumb2 instrukční sadu.
Jádro dovoluje aplikaci přepínat mezi oběma instrukčními sadami, podle aktuálních požadavků programového kódu.
Tím je zajištěn optimální kompromis mezi výpočetní rychlostí a velikostí programového kódu.
Obvody z řady TMS570 jsou v současné době k dispozici s integrovanou programovou pamětí typu Flash s kapacitou 1 až 2 MB.

Důležitou složkou mikrokontrolérů TMS570 je tzv.
High End Timer (NHET).
Jedná se o přidružený časovací koprocesor, který lze programovat pomocí speciálních instrukcí.

Pro snížení zatížení mikrokontroléru je možné čtení i zápis provádět pomocí DMA nebo HTU (High End Timer Transfer Unit), s využitím NHET DMA řadiče.

Pro konverzi analogových signálů z připojených senzorů jsou v obvodech TMS570LS dostupné dva analogově-digitální převodníky typu MibADC (multi-input-buffered analog-digital converter) s 12-bitovým rozlišením a 24 vstupními kanály.
Pro snížení zatížení jádra obvodu jsou oba moduly MibADC vybaveny svou vlastní paměťovou oblastí RAM, ve které je možné uchovávat až 64 výsledků posledních konverzí.
Výsledky jsou ukládány pro každý modul samostatně a to v předem stanovených časových intervalech, čtených pomocí CPU nebo DMA.

Pro koordinaci systému a pro připojení k nadřazeným obvodům systému je často integrována sběrnice typu FlexRay.
Pro modul FlexRay je důležité, aby podporoval čtení dat bez interakce CPU, podobně jako pracuje DMA, o což se stará jednotka FlexRay Transfer Unit (FTU).
Kromě zmíněného umožňuje připojení k SPI či LIN/SCI modulu. \cite[MOTOR]

\secc Bezpečnost mikrokontroléru

Rodina obvodů TMS570LS na jediném čipu kombinuje dvě shodná jádra typu CORTEX--R4,která zpracovávají shodný tok instrukcí.
Operace a výsledky obou výpočtů jsou po každém instrukčním cyklu CPU porovnávány s cílem identifikovat potenciálně problémová místa a adekvátně na ně reagovat.
Obě jádra CORTEX--R4 mají implementovány geometrické a časové rozdíly, sloužící ke společnému odhalení možných hardwarových chyb.
Druhé jádro je uvedeno zrcadlově a při zpracovávání kódu využívá zpoždění v řádu několika cyklů.

Výhodou synchronní architektury je především vysoké diagnostické pokrytí, neboť hardware, porovnávající práci obou jader, pracuje trvale v každém cyklu CPU.
V případě detekce chyby je systém během několika cyklů hodin schopen chybu vyhodnotit a spustit program od začátku nebo přejít do nouzového režimu.
Toto vede k transparentnosti hardwarových chyb. 

V mikrokontroléru je integrován modul automatické detekce a nápravy ojedinělých chyb (ECC), který diagnostikuje jak chyby v programové paměti, tak i v datové paměti mikrokontroléru TMS570 a zajišťuje příslušné reakce.
Tento modul umožňuje opravit chyby v jednom bitu a detekovat chyby ve dvou bitech datového slova.

Obvody integrují dva typy self-test monitorovacích modulů CPU (LBIST) a pracovních dat (PBIST).
Modul LBIST kontroluje jádro mikropočítače během inicializace.
Naproti tomu modul PBIST umožňuje testování datové paměti (RAM) různými uživatelem volitelnými algoritmy.
Uvedené integrované moduly BIST jsou určeny k nahrazení a zjednodušení odpovídajících softwarových testovacích procedur.

Všechny periferní moduly, které mají integrovánu vlastní paměť (NHET, MibADC, FlexRay, DCAN a MibSPI) využívají hardwarovou paritní logiku.
Avšak i tyto oblasti RAM mohou být otestovány s využitím modulu PBIST.

Pro monitorování přístupu k určité oblasti přidělené paměti, nebo oblasti se zvláštními přístupovými právy, je možné využít jednotku ochrany paměti MPU (Memory Protection Unit).

Pro otestování staticky uložených dat je k dispozici 64-bit CRC jednotka, umožňující provoz na pozadí s využitím DMA přenosů.

Většina periferních modulů je vybavena schopností detekce základních typů chyb, jako je například vnitřní test analogově-digitálního převodníku.

Všechny uvedené hlavní moduly, určené pro detekci chyb, jsou spojeny s modulem signalizace poruchových stavů.
Ten umožňuje centralizovanou volbu priorit, analýzu a signalizaci všech zjištěných chyb dalším obvodům. \cite[TMS570P]

%Více informací o obvodech TMS570 lze nalézt na adrese www.ti.com/tms570.

\label[H23]
\secc Časovač

Periferie časovače RTI poskytuje operačnímu systém nástroj, jak měřit časová kvanta a podle nich provádět přepínání kontextu.
Periferie obsahuje několik čítačů, které mohou definovat základní časové základny pro plánovač operačního systému. 
Mimo jiné dovoluje periferie časovače využití některého z čítačů jako nástroj pro měření doby běhu celého programu nebo jeho úseků.
Při používání komunikační periferie FlexRay, dovoluje modul časovače synchronizovat čas ze sběrnice FlexRay.

Při poruše sběrnice dokáže modul časovače automaticky přejít na vnitřní zdroj hodinového signálu mikrokontroléru tak, aby běh operačního systému zůstal zachován.

Součástí periferie časovače je hlídací (watchdog) obvod.
Úkolem této části mikrokontroléru je po prvním nastavení hlídat běh kódu a vynutit restart mikrokontroléru, pokud vykonávání hlídané smyčky kódu trvá delší nebo kratší dobu, než je specifikováno.

Tento modul je navržen tak, aby odpovídal požadavkům normy automobilového průmyslu OSEK.

Obrázek \ref[timer] ukazuje základní blokový diagram RTI periferie.

\medskip
\clabel[timer]{Blokový diagram RTI periferie}
\picw=13cm \cinspic img/timer.jpg
\caption/f Blokový diagram RTI periferie
\medskip

Z obrázku je vidět, že periferie obsahuje dva nezávislé čítače pro generování rozdílných časových základen.
První čítač mimo jiného pracuje i se zmíněným časovým signálem z periferie FlexRay (pokud není uspaná).
Dále dokáže první čítač dohlížet na časový signál z modulu FlexRay.
V případě chyby se čítač číslo jedna dokáže okamžitě přepojit na interní hodinový signál.
Zbylá funkcionalita obou čítačů je stejná.

Porovnávací jednotka porovnává čítače s naprogramovanými hodnotami a generuje čtyři různé žádosti o přerušení nebo o začátek přenosu DMA.
Vstup do každé z těchto čtyřech porovnávacích jednotek může být zvolen buď z čítače jedna nebo z čítače dva.

% XXX odkaz na referenční manual

\label[H24]
\secc Sériové porty

Obsluhu sériových portů v mikrokontroléru TMS570 podporují dvě periferie.
V obou je obsluha sériových portů stejná, ale periferie SCI/LIN poskytuje vývojáři rozšířenou funkcionalitu o protokol LIN.
Základní funkcí obou periferií je tedy protokol universální asynchronní sériové komunikace (UART), který využívá shodné rozložení registrů, 
a proto stačí pouze jeden ovladač. 
LIN je protokol vycházející z protokolu UART, který podporuje komunikaci typu jeden hlavní a více vedlejších zařízeních s možností adresovat více zařízení v síti najednou.
Periferie podporuje jednocestnou i oboucestnou komunikaci, dva kanály přerušení, 1-8bitů přenesených dat, volitelný devátý bit pro adresování, možnost sudé nebo liché parity a samozřejmě jeden až dva konečné bity za znakem.

Vzhledem ke stále rostoucím požadavkům na energetickou úspornost může přijít vhod možnost probouzení mikrokontroléru přijetím zprávy.
Periferie pro obsluhu sériového portu (SCI) se skládá ze tří hlavních bloků:

\begitems

* Přijímač -- postupně posouvá přijaté bity v posuvném registru.
Při dokončení přenosu budou data v registru SCIRD.

* Vysílač -- Podle registru SCITD postupně, bit po bitu, nastavuje úroveň signálu na výstupním pinu mikrokontroléru.

* Generátor modulační rychlosti -- Programovatelný generátor závislý na hodinovém kanálu VBUSP.

\enditems

Na obrázku \ref[sci] lze naleznout formát komunikace jednoho znaku.

\medskip
\clabel[sci]{Komunikace po sběrnici UART}
\picw=13cm \cinspic img/sci.jpg
\caption/f Komunikace po sběrnici UART
\medskip

Znázorněný adresový bit je velmi důležitý při usnadnění komunikace více zařízení po sériové lince.

\label[H25]
\secc Řízení přerušení

Kvůli snadnější obsluze přerušení byl firmou Texas Instruments do mikrokontroléru zakomponován modul řadiče vektorových přerušení (VIM).
Periferie, které generují žádosti o přerušení, posílají zprávy do modulu VIM.
Po jejich zpracování rozhodne modul, jestli je žádost povolená.
Po kladném vyhodnocení modul VIM pošle znamení jádru mikrokontroléru (CORTEX--R4), aby bylo provedeno přerušení.
Následně modul VIM pomáhá s jeho řízením čtyřmi rozlišnými způsoby.

Nejstarší přístup pracuje tak, jak by to bylo běžné v jádře CORTEX--R4.
Řízení je předáno na adresu vektoru přerušení v tabulce výjimek jádra.
Úkolem obslužné rutiny je přečíst registr IRQINDEX, kam modul VIM uložil index právě aktivní žádosti.
Tento přístup je kompatibilní se staršími mikrokontroléry jako je TMS470.

Poněkud modernější přístup automaticky připraví vektor přerušení.
Nicméně je potřeba tyto vektory vyplnit před zapnutím přerušení do paměti asociované s modulem VIM.
Jakmile modul VIM obdrží žádost o přerušení, připraví do registru IRQVECREG adresu rutiny přerušení, kterou si načetl z předem vyplněné tabulky.
Obecná obslužná rutina přerušení, která se nachází v tabulce výjimek, může pouze provést skok na adresu vyplněnou modulem VIM.

Třetí automatický přístup lze použít pouze pro obyčejná přerušení (IRQ) a ne pro přerušení s rychlou odezvou (FIQ).
Postup přerušení je analogický k předchozímu přístupu s jedinou výjimkou.
Modul VIM požádá jádro mikrokontroléru, aby neprovádělo skok na obvyklou adresu v tabulce výjimek, ale aby bylo předání řízení na adresu určenou modulem VIM.
Tím je zaručeno, že již první procesorovým jádrem vykonaná instrukce po přijetí žádosti, jejíž první instrukce obslužné rutiny specifické pro danou periferii. 
Tato funkcionalita se zapíná v jádře CORTEX--R4 pomocí bitu VE v konfiguračním registru.

Poslední přístup předpokládá využití programem řízených přerušení.
Aplikace se spoléhá pouze na sebe a funkcionalitu vektorů spravovaných modulem VIM odmítá.
V takovémto případě se od aplikace očekává, že kromě zrušení žádosti o přerušení v dané periferii (časovač), zruší aplikace ještě žádost o přerušení v modulu VIM.
Tohoto lze dosáhnout přečtením registru IRQVECREG nebo zápisem logické jedničky na příslušné umístění v registru INTREQ.

\sec ARM CORTEX--R4

Procesory ARM je dnes možné najít téměř ve všech oblastech spotřební elektroniky, jako jsou mobilní telefony, PDA, kalkulačky, herní konzole, routery, multimediální přehrávače, roboty a spousta dalších.
Mezi jejich hlavní přednosti patří poměrně velký výpočetní výkon, malá spotřeba a malá velikost kódu.
Těchto vlastností je s výhodou využíváno nejen ve vestavěných zařízeních.

Bohužel podrobnější informace o jádře CORTEX--R4 patří pod licenci firmy ARM Holdings Ltd a proto se teoretickému fungování jádra CORTEX--R4 tato práce nezabívá. \cite[ARM]

\label[HETH]
\sec ETHERNET a PHY

Adaptér pro ethernet nebo rychlý ethernet se ve vestavěných systémech rozděluje na dvě základní části a to na část MAC (Media Access Control), která řeší problémy na vyšší úrovni a je součástí mikrokontrolérů, a na rozhraní fyzické vrstvy (Physical Layer Interface -- PHY), která řeší fyzickou část připojení.

Propojení MAC s PHY je provedeno přes synchronní paralelní rozhraní, jak je uvedeno na obrázku \ref[eth1].

\medskip
\clabel[eth1]{Schéma zapojení adaptéru pro Ethernet}
\picw=13cm \cinspic img/eth1.jpg
\caption/f Schéma zapojení adaptéru pro Ethernet
\medskip


Pro připojení PHY a MAC jsou k dispozici dvě varianty rozhraní.
První variantou rozhraní je rozhraní MII (Media Independent Interface) pracující se 4-bitovou šířkou sběrnice a s časováním 25 MHz.
Druhá varianta RMII (Reduced Media Independent Interface) pracuje s poloviční šířkou sběrnice, ale s dvojnásobným kmitočtem.

MII (RMMI) dovoluje přenášet datagramy rychlostí 100Mbit/s.

\label[HMAC]
\secc MAC

Část MAC, která je součástí mikrokontroléru je mimo jiné v souladu s normou IEEE 802.3 – 2002 Ethernet MAC, s normou IEEE 1588-2008 standard for precision networked clock synchronization (přesná síťová synchronizace s hodinami) a s RMII specifikací z konsorcia RMII.

MAC podporuje přenosovou rychlost, podle normy IEEE 802.3 obsahuje kompatibilní rozhraní MII pro komunikaci s externím obvodem realizujícím fyzické rozhraní FAST ETHERNET PHY, podporuje jak full-duplex, tak half-duplex provoz včetně CSMA/CD protokolu v half-duplex provozu, podporuje IEEE802.3x řízení toku pro full-duplex provoz.

U mikrokontroléru TMS570LS3137 je MAC řešen třemi základními moduly a to kontrolním modulem (EMAC kontrol module), EMAC modulem (EMAC module) a MDIO modulem (MDIO module).

Jak je patrno z obrázku \ref[eth2], je řídící modul hlavním rozhraním mezi EMAC modulem, který poskytuje rozhraní mezi jádrem mikrokontroléru, sítí a MDIO modulem, který zajišťuje řízení PHY.

\medskip
\clabel[eth2]{moduly MAC}
\picw=13cm \cinspic img/eth2.jpg
\caption/f moduly MAC 
\medskip

Součástí kontrolního modulu je řízení přerušení a 8KB integrovaná vyrovnávací paměť rezervovaná pro popisovače (descriptors), která je mapovaná do adresního prostoru.

Obrázek \ref[eth2] dále zobrazuje rozhraní mezi EMAC řídícím modulem a mikrokontrolérem (CPU).
Spojení DMA sběrnice s EMAC řídícím modulem umožňuje čtení a zápis do vnitřní i vnější paměti bez využití CPU.
Přerušení z modulu EMAC a MDIO jsou spojeny do čtyř signálů a přivedeny do vektorového řízení přerušení (VIM – Vectored Interrupt Manager).

Obrázek \ref[eth3] zobrazuje vlastní připojení EMAC modulu a MDIO modulu s PHY.
Detailní popis jednotlivých signálů je uveden v [X - SPNU499B–November 2012–Revised August 2013]

\medskip
\clabel[eth3]{EMAC a MDIO Signály pro MII Interface}
\picw=13cm \cinspic img/eth3.jpg
\caption/f EMAC a MDIO Signály pro MII Interface
\medskip

MII\_TXCLK jsou kontinuální hodiny, které poskytují referenční časování pro Tx přenos.
Jmenovitá frekvence je 2,5MHz pro 10Mbit/s a 25MHz pro přenos 100Mbit/s.
MII\_TXD[3-0] je vysílací paralelní sběrnice.
MII\_TXEN je signál uvolnění vysílání.
Jako rozšíření se může použít i signál MII\_TXER (z MAC do PHY) chyba vysílání.

MII\_RXCLK jsou opět kontinuální hodiny avšak pro Rx přenos.
MII\_RXD[3-0] je sběrnice pro příjem datových rámců.
MII\_RXDV je signál, že jsou k dispozici platná data a MII\_RXER je signál chyby příjmu.

MII\_COL informuje o kolizi a MII\_CRS informuje o komunikaci na sběrnici.
Tyto signály mají význam jen v half-duplex režimu.

Redukovaná varianta MII (RMII) je na obrázku \ref[eth4].

\medskip
\clabel[eth4]{EMAC a MDIO Signály pro RMII Interface}
\picw=13cm \cinspic img/eth4.jpg
\caption/f EMAC a MDIO Signály pro RMII Interface
\medskip

\secc MDIO modul

MDIO modul (Management data input output) umožňuje aplikaci získat přístup do až 32 registrů PHY zařízení pomocí dvouvodičové sběrnice (hodiny, data).
MDIO rozhraní podporuje až 32 PHY zařízení.
Aplikace může vybrat jeden libovolný registr v kterémkoliv PHY a posílat řídící data a přijímat informace o stavu.
Avšak pouze jeden registr v jednom PHY zařízení může být adresován v daném okamžiku.

Maximální frekvence hodinového signálu MDIO\_CLK je 2,5MHz.
MDIO\_D signál je oboustranný a umožňuje jak čtení, tak zápis.
Na obrázku \ref[eth5] je zobrazena datová struktura zprávy (frame).

\medskip
\clabel[eth5]{Struktura MDIO zprávy}
\picw=13cm \cinspic img/eth5.jpg
\caption/f Struktura MDIO zprávy
\medskip


Preamble je inicializační pole a používá se k synchronizaci s PHY zařízením.
PADDR je 5bitová adresa PHY zařízení a RADDR je 5bitová adresa registru.
TA bity slouží k oddělení datového pole, aby se zabránilo k připojení během transakce čtení.
Pro transakci čtení nastavuje MAC pro první i druhý TA bit vysokou impedanci na datovém vodiči (MDIO\_D).
PHY zařízení musí po dobu prvního bitu TA zachovat vysokou impedanci (je nastaven jako vstup) a po dobu druhého bitu TA být nastaveno na logickou nulu.
Pro transakci zápisu MAC zařízení nastavuje TA bity na hodnotu „10“ a PHY zařízení se musí nastavit do vysoké impedance pro oba bity TA.

Na obrázku číslo \ref[eth6] a \ref[eth7] jsou zobrazeny časové průběhy přenášených dat při transakci zápisu (\ref[eth6]) a při transakci čtení (\ref[eth7]).

\medskip
\clabel[eth6]{MDIO časování – transakce zápis}
\picw=13cm \cinspic img/eth6.jpg
\caption/f MDIO časování – transakce zápis
\medskip

\medskip
\clabel[eth7]{MDIO časování – transakce čtení}
\picw=13cm \cinspic img/eth7.jpg
\caption/f MDIO časování – transakce čtení
\medskip

\sec DP83848

DP83348 je modul PHY od společnosti Texas Instruments. Tento obvod podporuje obě zmíněné možnosti připojení (MII a RMII).

Standardní MII má sadu registrů od adresy 0h do adresy 7h

\label[HKIT]
\sec Vývojový kit TMS570

Vývojový kit TMS570LS31 společnosti Texas Instrumens poskytuje hardwarovou platformu k ověření funkčnosti mikrokontrolérů rodiny TMS570LS a je určen zejména k usnadnění vývoje zákaznického hardware a software a tím snížení doby uvedení na zákaznický trh.

\secc  Popis kitu

Podrobné informace k vývojovému kitu společnosti Texas Instrumens včetně elektrického schématu nebo výrobních podkladů k plošnému spoji jsou na jejich internetových stránkách. \cite[TMS570HDK]

Vývojový kit je založen na mikrokontroléru TMS570LS31.
Na obrázku \ref[eth11] je blokové schéma vývojového kitu. 

\medskip
\clabel[eth11]{Blokové schéma vývojového kitu TMS570LS31 HDK}
\picw=13cm \cinspic img/eth11.jpg
\caption/f Blokové schéma vývojového kitu TMS570LS31 HDK
\medskip

Vývojový kit je osazen mikrokontrolérem Hercules TMS570LS3137 v BGA pouzdře se 337 piny. Dále je zde 10/100Mbit síťové rozhraní s PHY DP83640, externí JTAG konektor, UART, 8MB SDRAM, slot pro SD kartu přes SPI sběrnici, napájení od +5V do +12V @ 130mA.



