//***********************************************************
//信号叠加

`define OUT_WIDTH 8
`define ADDR_WIDTH 10

module data_fir(clk,rst_n,data_out,data_fir);

input clk;      //定义系统时钟
input rst_n;    //复位信号
output source_valid;
output [1:0] source_error;
output [`OUT_WIDTH-1:0] data_out;      //输出波形数据
output [`OUT_WIDTH-1:0] data_fir;      //输出波形数据
parameter     sin_valid = 1'd1,
              sink_error = 2'd0;

wire data_change;
wire data_change1,data_change2;          //波形数据发生改变标志位
wave_add iadd1 (
	.clk(clk),
	.rst_n(rst_n),
	.data_change(data_change),
	.data_out(data_out)
);

radix_fir_65 fir1(
	.clk(clk),
	.reset(rst_n),
	.X(data_out),
	.Y(data_fir)
	);

endmodule 