Fitter report for M2FS-Data-Formatter
Wed Oct 17 12:36:07 2012
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Wed Oct 17 12:36:07 2012    ;
; Quartus II 32-bit Version          ; 11.1 Build 173 11/01/2011 SJ Web Edition ;
; Revision Name                      ; M2FS-Data-Formatter                      ;
; Top-level Entity Name              ; M2FS-Data-Formatter                      ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C40F324C8                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 27 / 39,600 ( < 1 % )                    ;
;     Total combinational functions  ; 10 / 39,600 ( < 1 % )                    ;
;     Dedicated logic registers      ; 21 / 39,600 ( < 1 % )                    ;
; Total registers                    ; 37                                       ;
; Total pins                         ; 98 / 196 ( 50 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 1,161,216 ( 0 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 252 ( 0 % )                          ;
; Total PLLs                         ; 2 / 4 ( 50 % )                           ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C40F324C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; DATA_READY     ; Missing drive strength and slew rate ;
; CAM_PCLK       ; Missing drive strength and slew rate ;
; CAM_HS         ; Missing drive strength and slew rate ;
; CAM_VS         ; Missing drive strength and slew rate ;
; FRAME_CLK_OUTB ; Missing drive strength and slew rate ;
; FRAME_CLK_OUTA ; Missing drive strength and slew rate ;
; DATA_CLK_OUTA  ; Missing drive strength and slew rate ;
; DATA_CLK_OUTB  ; Missing drive strength and slew rate ;
; EOSA           ; Missing drive strength and slew rate ;
; EOSB           ; Missing drive strength and slew rate ;
; PLL_LOCK_A     ; Missing drive strength and slew rate ;
; PLL_LOCK_B     ; Missing drive strength and slew rate ;
; PDWN           ; Missing drive strength and slew rate ;
; DTP            ; Missing drive strength and slew rate ;
; IO_5           ; Missing drive strength and slew rate ;
; IO_6           ; Missing drive strength and slew rate ;
; IO_7           ; Missing drive strength and slew rate ;
; IO_8           ; Missing drive strength and slew rate ;
; IO_9           ; Missing drive strength and slew rate ;
; IO_10          ; Missing drive strength and slew rate ;
; IO_11          ; Missing drive strength and slew rate ;
; IO_12          ; Missing drive strength and slew rate ;
; IO_13          ; Missing drive strength and slew rate ;
; IO_14          ; Missing drive strength and slew rate ;
; IO_15          ; Missing drive strength and slew rate ;
; IO_16          ; Missing drive strength and slew rate ;
; V17            ; Missing drive strength and slew rate ;
; T18            ; Missing drive strength and slew rate ;
; Vs2            ; Missing drive strength and slew rate ;
; Hs2            ; Missing drive strength and slew rate ;
; CAM_FLD_OUT    ; Missing drive strength and slew rate ;
; Q[12]          ; Missing drive strength and slew rate ;
; Q[11]          ; Missing drive strength and slew rate ;
; Q[10]          ; Missing drive strength and slew rate ;
; Q[9]           ; Missing drive strength and slew rate ;
; Q[8]           ; Missing drive strength and slew rate ;
; Q[7]           ; Missing drive strength and slew rate ;
; Q[6]           ; Missing drive strength and slew rate ;
; Q[5]           ; Missing drive strength and slew rate ;
; Q[4]           ; Missing drive strength and slew rate ;
; Q[3]           ; Missing drive strength and slew rate ;
; Q[2]           ; Missing drive strength and slew rate ;
; Q[1]           ; Missing drive strength and slew rate ;
; CMOS_OE        ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                         ;
+------------------+--------------------------+--------------+-------------------+---------------+----------------------------+
; Name             ; Ignored Entity           ; Ignored From ; Ignored To        ; Ignored Value ; Ignored Source             ;
+------------------+--------------------------+--------------+-------------------+---------------+----------------------------+
; I/O Standard     ;                          ;              ; DATA_CLK_OUT_A(n) ; LVDS          ; QSF Assignment             ;
; I/O Standard     ;                          ;              ; DATA_CLK_OUT_B(n) ; LVDS          ; QSF Assignment             ;
; I/O Standard     ;                          ;              ; SYS_CLK1(n)       ; LVDS          ; QSF Assignment             ;
; PLL Compensation ; altlvds_rx0_lvds_ddio_in ;              ; ddio_h_reg*       ; ON            ; Compiler or HDL Assignment ;
+------------------+--------------------------+--------------+-------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 243 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 243 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 228     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 15      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/alanb/Documents/GitHub/M2FS-Data-Formatter/M2FS-Data-Formatter.pin.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                         ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                   ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 27 / 39,600 ( < 1 % )                                                                                   ;
;     -- Combinational with no register       ; 6                                                                                                       ;
;     -- Register only                        ; 17                                                                                                      ;
;     -- Combinational with a register        ; 4                                                                                                       ;
;                                             ;                                                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                                                         ;
;     -- 4 input functions                    ; 2                                                                                                       ;
;     -- 3 input functions                    ; 3                                                                                                       ;
;     -- <=2 input functions                  ; 5                                                                                                       ;
;     -- Register only                        ; 17                                                                                                      ;
;                                             ;                                                                                                         ;
; Logic elements by mode                      ;                                                                                                         ;
;     -- normal mode                          ; 7                                                                                                       ;
;     -- arithmetic mode                      ; 3                                                                                                       ;
;                                             ;                                                                                                         ;
; Total registers*                            ; 37 / 40,505 ( < 1 % )                                                                                   ;
;     -- Dedicated logic registers            ; 21 / 39,600 ( < 1 % )                                                                                   ;
;     -- I/O registers                        ; 16 / 905 ( 2 % )                                                                                        ;
;                                             ;                                                                                                         ;
; Total LABs:  partially or completely used   ; 4 / 2,475 ( < 1 % )                                                                                     ;
; User inserted logic elements                ; 0                                                                                                       ;
; Virtual pins                                ; 0                                                                                                       ;
; I/O pins                                    ; 98 / 196 ( 50 % )                                                                                       ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )                                                                                          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                                           ;
; Global signals                              ; 3                                                                                                       ;
; M9Ks                                        ; 0 / 126 ( 0 % )                                                                                         ;
; Total block memory bits                     ; 0 / 1,161,216 ( 0 % )                                                                                   ;
; Total block memory implementation bits      ; 0 / 1,161,216 ( 0 % )                                                                                   ;
; Embedded Multiplier 9-bit elements          ; 0 / 252 ( 0 % )                                                                                         ;
; PLLs                                        ; 2 / 4 ( 50 % )                                                                                          ;
; Global clocks                               ; 3 / 20 ( 15 % )                                                                                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                                                                                            ;
; Peak interconnect usage (total/H/V)         ; 0% / 0% / 0%                                                                                            ;
; Maximum fan-out node                        ; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|fast_clock~clkctrl ;
; Maximum fan-out                             ; 30                                                                                                      ;
; Highest non-global fan-out signal           ; cam_fldx                                                                                                ;
; Highest non-global fan-out                  ; 15                                                                                                      ;
; Total fan-out                               ; 274                                                                                                     ;
; Average fan-out                             ; 1.07                                                                                                    ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 27 / 39600 ( < 1 % ) ; 0 / 39600 ( 0 % )              ;
;     -- Combinational with no register       ; 6                    ; 0                              ;
;     -- Register only                        ; 17                   ; 0                              ;
;     -- Combinational with a register        ; 4                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2                    ; 0                              ;
;     -- 3 input functions                    ; 3                    ; 0                              ;
;     -- <=2 input functions                  ; 5                    ; 0                              ;
;     -- Register only                        ; 17                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 7                    ; 0                              ;
;     -- arithmetic mode                      ; 3                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 37                   ; 0                              ;
;     -- Dedicated logic registers            ; 21 / 39600 ( < 1 % ) ; 0 / 39600 ( 0 % )              ;
;     -- I/O registers                        ; 32                   ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 4 / 2475 ( < 1 % )   ; 0 / 2475 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 98                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 252 ( 0 % )      ; 0 / 252 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 2 / 4 ( 50 % )                 ;
; Clock control block                         ; 0 / 24 ( 0 % )       ; 3 / 24 ( 12 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 35                   ; 2                              ;
;     -- Registered Input Connections         ; 20                   ; 0                              ;
;     -- Output Connections                   ; 3                    ; 34                             ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 264                  ; 46                             ;
;     -- Registered Connections               ; 49                   ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 2                    ; 36                             ;
;     -- hard_block:auto_generated_inst       ; 36                   ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 34                   ; 2                              ;
;     -- Output Ports                         ; 47                   ; 3                              ;
;     -- Bidir Ports                          ; 1                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CAM_CLKA           ; N2    ; 2        ; 0            ; 21           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CAM_FLD            ; A9    ; 8        ; 34           ; 43           ; 14           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; DATA_CLK_OUT_A     ; P10   ; 4        ; 43           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; DATA_CLK_OUT_A(n)  ; P11   ; 4        ; 43           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; DATA_CLK_OUT_B     ; U14   ; 4        ; 43           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; DATA_CLK_OUT_B(n)  ; V14   ; 4        ; 45           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; EOS_A              ; F18   ; 6        ; 67           ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; EOS_B              ; F17   ; 6        ; 67           ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; FRAME_CLK_OUT_A    ; U13   ; 4        ; 43           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; FRAME_CLK_OUT_A(n) ; V13   ; 4        ; 43           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; FRAME_CLK_OUT_B    ; U11   ; 4        ; 38           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; FRAME_CLK_OUT_B(n) ; V11   ; 4        ; 38           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Hsync              ; A5    ; 8        ; 20           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO1                ; N1    ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; IO10               ; B14   ; 7        ; 45           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO11               ; A8    ; 8        ; 25           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO12               ; E6    ; 8        ; 5            ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO13               ; V4    ; 3        ; 22           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO14               ; B4    ; 8        ; 7            ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO15               ; E9    ; 8        ; 29           ; 43           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO16               ; P6    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO2                ; V9    ; 3        ; 36           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO3                ; B9    ; 8        ; 34           ; 43           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO4                ; A4    ; 8        ; 9            ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO5                ; E7    ; 8        ; 7            ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO6                ; B6    ; 8        ; 22           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO7                ; U3    ; 3        ; 20           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO8                ; B8    ; 8        ; 25           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; IO9                ; B12   ; 7        ; 38           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; LVDS_CHANNEL_1     ; L13   ; 5        ; 67           ; 14           ; 0            ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_1(n)  ; M14   ; 5        ; 67           ; 14           ; 7            ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_2     ; L14   ; 5        ; 67           ; 15           ; 0            ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_2(n)  ; L15   ; 5        ; 67           ; 15           ; 7            ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_3     ; L16   ; 5        ; 67           ; 17           ; 14           ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_3(n)  ; M17   ; 5        ; 67           ; 17           ; 21           ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_4     ; L17   ; 5        ; 67           ; 18           ; 14           ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_4(n)  ; M18   ; 5        ; 67           ; 18           ; 21           ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_5     ; K17   ; 5        ; 67           ; 20           ; 7            ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_5(n)  ; K18   ; 5        ; 67           ; 20           ; 14           ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_6     ; H13   ; 6        ; 67           ; 37           ; 14           ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_6(n)  ; H14   ; 6        ; 67           ; 37           ; 21           ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_7     ; G17   ; 6        ; 67           ; 25           ; 14           ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_7(n)  ; G18   ; 6        ; 67           ; 25           ; 21           ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_8     ; D17   ; 6        ; 67           ; 34           ; 0            ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; LVDS_CHANNEL_8(n)  ; D18   ; 6        ; 67           ; 34           ; 7            ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; Vsync              ; A1    ; 8        ; 1            ; 43           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CAM_FLD_OUT    ; E10   ; 8        ; 32           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CAM_HS         ; E8    ; 8        ; 9            ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CAM_PCLK       ; C9    ; 8        ; 32           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CAM_VS         ; D7    ; 8        ; 11           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_CLK_OUTA  ; U8    ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_CLK_OUTB  ; V8    ; 3        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_READY     ; H16   ; 6        ; 67           ; 28           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DTP            ; H1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EOSA           ; D16   ; 7        ; 63           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EOSB           ; C16   ; 7        ; 63           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FRAME_CLK_OUTA ; V7    ; 3        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FRAME_CLK_OUTB ; U7    ; 3        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Hs2            ; A7    ; 8        ; 25           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IO_10          ; B13   ; 7        ; 45           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IO_11          ; P2    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IO_12          ; D5    ; 8        ; 3            ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IO_13          ; U4    ; 3        ; 22           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IO_14          ; M3    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IO_15          ; D9    ; 8        ; 29           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IO_16          ; T4    ; 3        ; 3            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IO_5           ; B3    ; 8        ; 5            ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IO_6           ; C7    ; 8        ; 22           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IO_7           ; P7    ; 3        ; 20           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IO_8           ; A6    ; 8        ; 25           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IO_9           ; B11   ; 7        ; 38           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PDWN           ; C2    ; 1        ; 0            ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PLL_LOCK_A     ; D2    ; 1        ; 0            ; 37           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PLL_LOCK_B     ; N15   ; 5        ; 67           ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[10]          ; A14   ; 7        ; 45           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[11]          ; A15   ; 7        ; 48           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[12]          ; A16   ; 7        ; 52           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[1]           ; D14   ; 7        ; 59           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[2]           ; A18   ; 7        ; 61           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[3]           ; D12   ; 7        ; 54           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[4]           ; E14   ; 7        ; 56           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[5]           ; A17   ; 7        ; 61           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[6]           ; E12   ; 7        ; 54           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[7]           ; E13   ; 7        ; 56           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[8]           ; C14   ; 7        ; 59           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[9]           ; A12   ; 7        ; 41           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; START_A        ; B2    ; 1        ; 0            ; 41           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; START_A(n)     ; B1    ; 1        ; 0            ; 41           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; START_B        ; G2    ; 1        ; 0            ; 31           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; START_B(n)     ; G1    ; 1        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; SYS_CLK1       ; P17   ; 5        ; 67           ; 12           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; SYS_CLK1(n)    ; P18   ; 5        ; 67           ; 12           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; SYS_CLK2       ; C17   ; 6        ; 67           ; 39           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; SYS_CLK2(n)    ; C18   ; 6        ; 67           ; 39           ; 21           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; T18            ; T18   ; 5        ; 67           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; V17            ; V17   ; 4        ; 59           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Vs2            ; A3    ; 8        ; 5            ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+
; CMOS_OE ; U1    ; 3        ; 1            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L8n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; G5       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H3       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K6       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; DIFFIO_R32n, DEV_OE                      ; Use as regular IO        ; LVDS_CHANNEL_4(n)       ; Dual Purpose Pin          ;
; L17      ; DIFFIO_R32p, DEV_CLRn                    ; Use as regular IO        ; LVDS_CHANNEL_4          ; Dual Purpose Pin          ;
; K14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; J14      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G18      ; DIFFIO_R27n, INIT_DONE                   ; Use as regular IO        ; LVDS_CHANNEL_7(n)       ; Dual Purpose Pin          ;
; G17      ; DIFFIO_R27p, CRC_ERROR                   ; Use as regular IO        ; LVDS_CHANNEL_7          ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R24n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; D18      ; DIFFIO_R12n, nWE                         ; Use as regular IO        ; LVDS_CHANNEL_8(n)       ; Dual Purpose Pin          ;
; D17      ; DIFFIO_R12p, nOE                         ; Use as regular IO        ; LVDS_CHANNEL_8          ; Dual Purpose Pin          ;
; H14      ; DIFFIO_R8n, nAVD                         ; Use as regular IO        ; LVDS_CHANNEL_6(n)       ; Dual Purpose Pin          ;
; H13      ; DIFFIO_R8p                               ; Use as regular IO        ; LVDS_CHANNEL_6          ; Dual Purpose Pin          ;
; C18      ; DIFFIO_R5n, PADD22                       ; Use as regular IO        ; SYS_CLK2(n)             ; Dual Purpose Pin          ;
; C17      ; DIFFIO_R5p, PADD21                       ; Use as regular IO        ; SYS_CLK2                ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T45p, PADD0                       ; Use as regular IO        ; Q[6]                    ; Dual Purpose Pin          ;
; A16      ; DIFFIO_T41n, PADD1                       ; Use as regular IO        ; Q[12]                   ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T38n, PADD3                       ; Use as regular IO        ; Q[11]                   ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T36n, PADD5                       ; Use as regular IO        ; Q[10]                   ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T36p, PADD6                       ; Use as regular IO        ; IO10                    ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T35p, PADD8                       ; Use as regular IO        ; IO_10                   ; Dual Purpose Pin          ;
; A12      ; DIFFIO_T31n, PADD9                       ; Use as regular IO        ; Q[9]                    ; Dual Purpose Pin          ;
; B12      ; DIFFIO_T31p, PADD10                      ; Use as regular IO        ; IO9                     ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T29p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; IO_9                    ; Dual Purpose Pin          ;
; E10      ; DIFFIO_T25p, PADD15                      ; Use as regular IO        ; CAM_FLD_OUT             ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T24n, PADD16                      ; Use as regular IO        ; CAM_PCLK                ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T24p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; IO_15                   ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T20n, DATA2                       ; Use as regular IO        ; IO11                    ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T20p, DATA3                       ; Use as regular IO        ; IO8                     ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T19n, PADD18                      ; Use as regular IO        ; Hs2                     ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T18n, PADD19                      ; Use as regular IO        ; IO_8                    ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T18p, DATA15                      ; Use as regular IO        ; IO6                     ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T16n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; Hsync                   ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T8p, DATA6                        ; Use as regular IO        ; CAM_HS                  ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T7n, DATA7                        ; Use as regular IO        ; IO4                     ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T6p, DATA8                        ; Use as regular IO        ; IO14                    ; Dual Purpose Pin          ;
; E7       ; DIFFIO_T5n, DATA9                        ; Use as regular IO        ; IO5                     ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T4n, DATA10                       ; Use as regular IO        ; Vs2                     ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T4p, DATA11                       ; Use as regular IO        ; IO_5                    ; Dual Purpose Pin          ;
; D5       ; DIFFIO_T3p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; IO_12                   ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 20 ( 55 % ) ; 2.5V          ; --           ;
; 2        ; 4 / 25 ( 16 % )  ; 2.5V          ; --           ;
; 3        ; 12 / 26 ( 46 % ) ; 1.8V          ; --           ;
; 4        ; 9 / 27 ( 33 % )  ; 2.5V          ; --           ;
; 5        ; 14 / 23 ( 61 % ) ; 2.5V          ; --           ;
; 6        ; 12 / 20 ( 60 % ) ; 2.5V          ; --           ;
; 7        ; 18 / 28 ( 64 % ) ; 1.8V          ; --           ;
; 8        ; 23 / 27 ( 85 % ) ; 1.8V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 545        ; 8        ; Vsync                                                     ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A2       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 534        ; 8        ; Vs2                                                       ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 526        ; 8        ; IO4                                                       ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 507        ; 8        ; Hsync                                                     ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 501        ; 8        ; IO_8                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 499        ; 8        ; Hs2                                                       ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 497        ; 8        ; IO11                                                      ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 481        ; 8        ; CAM_FLD                                                   ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 479        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 473        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 469        ; 7        ; Q[9]                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 458        ; 7        ; Q[10]                                                     ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 453        ; 7        ; Q[11]                                                     ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 446        ; 7        ; Q[12]                                                     ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 426        ; 7        ; Q[5]                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 425        ; 7        ; Q[2]                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B1       ; 1          ; 1        ; START_A(n)                                                ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 0          ; 1        ; START_A                                                   ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 535        ; 8        ; IO_5                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 530        ; 8        ; IO14                                                      ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 502        ; 8        ; IO6                                                       ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 498        ; 8        ; IO8                                                       ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 482        ; 8        ; IO3                                                       ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 480        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B11      ; 474        ; 7        ; IO_9                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 470        ; 7        ; IO9                                                       ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 461        ; 7        ; IO_10                                                     ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 459        ; 7        ; IO10                                                      ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 407        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B18      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 5          ; 1        ; PDWN                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 506        ; 8        ; IO_6                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 487        ; 8        ; CAM_PCLK                                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 477        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C14      ; 430        ; 7        ; Q[8]                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 422        ; 7        ; EOSB                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 404        ; 6        ; SYS_CLK2                                                  ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C18      ; 403        ; 6        ; SYS_CLK2(n)                                               ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; D2       ; 16         ; 1        ; PLL_LOCK_A                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; D5       ; 539        ; 8        ; IO_12                                                     ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; D7       ; 523        ; 8        ; CAM_VS                                                    ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; D9       ; 488        ; 8        ; IO_15                                                     ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; D12      ; 439        ; 7        ; Q[3]                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; D14      ; 431        ; 7        ; Q[1]                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; D16      ; 423        ; 7        ; EOSA                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 388        ; 6        ; LVDS_CHANNEL_8                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D18      ; 387        ; 6        ; LVDS_CHANNEL_8(n)                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; E3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 536        ; 8        ; IO12                                                      ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 531        ; 8        ; IO5                                                       ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 525        ; 8        ; CAM_HS                                                    ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 491        ; 8        ; IO15                                                      ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 486        ; 8        ; CAM_FLD_OUT                                               ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 438        ; 7        ; Q[6]                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 435        ; 7        ; Q[7]                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 434        ; 7        ; Q[4]                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 67         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F2       ; 66         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ; 345        ; 6        ; EOS_B                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 344        ; 6        ; EOS_A                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 44         ; 1        ; START_B(n)                                                ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 43         ; 1        ; START_B                                                   ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G5       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G14      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G15      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 354        ; 6        ; LVDS_CHANNEL_7                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 353        ; 6        ; LVDS_CHANNEL_7(n)                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 53         ; 1        ; DTP                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; H4       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; H5       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H13      ; 397        ; 6        ; LVDS_CHANNEL_6                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H14      ; 396        ; 6        ; LVDS_CHANNEL_6(n)                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H15      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H16      ; 362        ; 6        ; DATA_READY                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H17      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 62         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 63         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J5       ; 64         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 61         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 350        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ; 349        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 348        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 65         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ; 347        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 340        ; 5        ; LVDS_CHANNEL_5                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 339        ; 5        ; LVDS_CHANNEL_5(n)                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ; 320        ; 5        ; LVDS_CHANNEL_1                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 324        ; 5        ; LVDS_CHANNEL_2                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 323        ; 5        ; LVDS_CHANNEL_2(n)                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 330        ; 5        ; LVDS_CHANNEL_3                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L17      ; 332        ; 5        ; LVDS_CHANNEL_4                                            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L18      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 103        ; 2        ; IO_14                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M5       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 319        ; 5        ; LVDS_CHANNEL_1(n)                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 329        ; 5        ; LVDS_CHANNEL_3(n)                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M18      ; 331        ; 5        ; LVDS_CHANNEL_4(n)                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 69         ; 2        ; IO1                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 68         ; 2        ; CAM_CLKA                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 276        ; 5        ; PLL_LOCK_B                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 343        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N18      ; 342        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 110        ; 2        ; IO_11                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 152        ; 3        ; IO16                                                      ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ; 178        ; 3        ; IO_7                                                      ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P8       ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 220        ; 4        ; DATA_CLK_OUT_A                                            ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; P11      ; 221        ; 4        ; DATA_CLK_OUT_A(n)                                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 310        ; 5        ; SYS_CLK1                                                  ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 309        ; 5        ; SYS_CLK1(n)                                               ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 132        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; R7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; R8       ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; R10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R13      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R15      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 130        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 129        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 147        ; 3        ; IO_16                                                     ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T17      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 280        ; 5        ; T18                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 141        ; 3        ; CMOS_OE                                                   ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U2       ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U3       ; 179        ; 3        ; IO7                                                       ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U4       ; 181        ; 3        ; IO_13                                                     ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U5       ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U6       ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 200        ; 3        ; FRAME_CLK_OUTB                                            ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 202        ; 3        ; DATA_CLK_OUTA                                             ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 204        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U10      ; 206        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U11      ; 208        ; 4        ; FRAME_CLK_OUT_B                                           ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 218        ; 4        ; FRAME_CLK_OUT_A                                           ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 222        ; 4        ; DATA_CLK_OUT_B                                            ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V2       ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V3       ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V4       ; 182        ; 3        ; IO13                                                      ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V5       ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 201        ; 3        ; FRAME_CLK_OUTA                                            ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 203        ; 3        ; DATA_CLK_OUTB                                             ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 205        ; 3        ; IO2                                                       ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 207        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V11      ; 209        ; 4        ; FRAME_CLK_OUT_B(n)                                        ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 219        ; 4        ; FRAME_CLK_OUT_A(n)                                        ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 223        ; 4        ; DATA_CLK_OUT_B(n)                                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 256        ; 4        ; V17                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------+
; Name                          ; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll                                                                                                                                                               ; altpll0:inst99|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------+
; SDC pin name                  ; inst1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll                                                                                                                                                                                                          ; inst99|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Source Synchronous                                                                                                                                                                                                                                             ; No compensation                                                           ;
; Compensate clock              ; clock0                                                                                                                                                                                                                                                         ; --                                                                        ;
; Compensated input/output pins ; LVDS_CHANNEL_1, LVDS_CHANNEL_2, LVDS_CHANNEL_3, LVDS_CHANNEL_4, LVDS_CHANNEL_5, LVDS_CHANNEL_6, LVDS_CHANNEL_7, LVDS_CHANNEL_8, LVDS_CHANNEL_3, LVDS_CHANNEL_4, LVDS_CHANNEL_5, LVDS_CHANNEL_6, LVDS_CHANNEL_7, LVDS_CHANNEL_8, LVDS_CHANNEL_1, LVDS_CHANNEL_2 ; --                                                                        ;
; Switchover type               ; --                                                                                                                                                                                                                                                             ; --                                                                        ;
; Input frequency 0             ; 80.0 MHz                                                                                                                                                                                                                                                       ; 160.0 MHz                                                                 ;
; Input frequency 1             ; --                                                                                                                                                                                                                                                             ; --                                                                        ;
; Nominal PFD frequency         ; 80.0 MHz                                                                                                                                                                                                                                                       ; 160.0 MHz                                                                 ;
; Nominal VCO frequency         ; 639.8 MHz                                                                                                                                                                                                                                                      ; 639.8 MHz                                                                 ;
; VCO post scale                ; 2                                                                                                                                                                                                                                                              ; 2                                                                         ;
; VCO frequency control         ; Auto                                                                                                                                                                                                                                                           ; Auto                                                                      ;
; VCO phase shift step          ; 195 ps                                                                                                                                                                                                                                                         ; 195 ps                                                                    ;
; VCO multiply                  ; --                                                                                                                                                                                                                                                             ; --                                                                        ;
; VCO divide                    ; --                                                                                                                                                                                                                                                             ; --                                                                        ;
; Freq min lock                 ; 37.5 MHz                                                                                                                                                                                                                                                       ; 75.01 MHz                                                                 ;
; Freq max lock                 ; 81.27 MHz                                                                                                                                                                                                                                                      ; 162.55 MHz                                                                ;
; M VCO Tap                     ; 0                                                                                                                                                                                                                                                              ; 0                                                                         ;
; M Initial                     ; 5                                                                                                                                                                                                                                                              ; 1                                                                         ;
; M value                       ; 8                                                                                                                                                                                                                                                              ; 4                                                                         ;
; N value                       ; 1                                                                                                                                                                                                                                                              ; 1                                                                         ;
; Charge pump current           ; setting 1                                                                                                                                                                                                                                                      ; setting 1                                                                 ;
; Loop filter resistance        ; setting 27                                                                                                                                                                                                                                                     ; setting 28                                                                ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                                                                                                      ; setting 0                                                                 ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                                                                                                                                                                           ; 1.19 MHz to 1.7 MHz                                                       ;
; Bandwidth type                ; Medium                                                                                                                                                                                                                                                         ; Medium                                                                    ;
; Real time reconfigurable      ; Off                                                                                                                                                                                                                                                            ; Off                                                                       ;
; Scan chain MIF file           ; --                                                                                                                                                                                                                                                             ; --                                                                        ;
; Preserve PLL counter order    ; Off                                                                                                                                                                                                                                                            ; Off                                                                       ;
; PLL location                  ; PLL_1                                                                                                                                                                                                                                                          ; PLL_3                                                                     ;
; Inclk0 signal                 ; CAM_CLKA                                                                                                                                                                                                                                                       ; CAM_CLKA                                                                  ;
; Inclk1 signal                 ; --                                                                                                                                                                                                                                                             ; --                                                                        ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                                                                                                                  ; Dedicated Pin                                                             ;
; Inclk1 signal type            ; --                                                                                                                                                                                                                                                             ; --                                                                        ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------+
; Name                                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                 ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------+
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|fast_clock              ; clock0       ; 1    ; 2   ; 40.0 MHz         ; -90 (-6250 ps) ; 2.81 (195 ps)    ; 50/50      ; C0      ; 16            ; 8/8 Even   ; --            ; 1       ; 0       ; inst1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] ; clock1       ; 1    ; 8   ; 10.0 MHz         ; -23 (-6250 ps) ; 0.70 (195 ps)    ; 50/50      ; C1      ; 64            ; 32/32 Even ; --            ; 1       ; 0       ; inst1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
; altpll0:inst99|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]                        ; clock0       ; 1    ; 2   ; 80.0 MHz         ; 0 (0 ps)       ; 5.63 (195 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; inst99|altpll_component|auto_generated|pll1|clk[0]           ;
+--------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                        ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |M2FS-Data-Formatter                           ; 27 (1)      ; 21 (0)                    ; 16 (16)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 98   ; 0            ; 6 (1)        ; 17 (0)            ; 4 (0)            ; |M2FS-Data-Formatter                                                                                                                       ;              ;
;    |74137:inst115|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |M2FS-Data-Formatter|74137:inst115                                                                                                         ;              ;
;    |74374b:inst24|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |M2FS-Data-Formatter|74374b:inst24                                                                                                         ;              ;
;    |74374b:inst25|                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |M2FS-Data-Formatter|74374b:inst25                                                                                                         ;              ;
;    |altlvds_rx0:inst1|                         ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |M2FS-Data-Formatter|altlvds_rx0:inst1                                                                                                     ;              ;
;       |altlvds_rx:ALTLVDS_RX_component|        ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |M2FS-Data-Formatter|altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component                                                                     ;              ;
;          |altlvds_rx0_lvds_rx:auto_generated|  ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (10)           ; 0 (0)            ; |M2FS-Data-Formatter|altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated                                  ;              ;
;             |altlvds_rx0_dffpipe:h_dffpipe|    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |M2FS-Data-Formatter|altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe    ;              ;
;             |altlvds_rx0_lvds_ddio_in:ddio_in| ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |M2FS-Data-Formatter|altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in ;              ;
;    |altpll0:inst99|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |M2FS-Data-Formatter|altpll0:inst99                                                                                                        ;              ;
;       |altpll:altpll_component|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |M2FS-Data-Formatter|altpll0:inst99|altpll:altpll_component                                                                                ;              ;
;          |altpll0_altpll:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |M2FS-Data-Formatter|altpll0:inst99|altpll:altpll_component|altpll0_altpll:auto_generated                                                  ;              ;
;    |lpm_counter4:inst121|                      ; 7 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 3 (0)            ; |M2FS-Data-Formatter|lpm_counter4:inst121                                                                                                  ;              ;
;       |lpm_counter:LPM_COUNTER_component|      ; 7 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 3 (0)            ; |M2FS-Data-Formatter|lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component                                                                ;              ;
;          |cntr_7kk:auto_generated|             ; 7 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 3 (3)            ; |M2FS-Data-Formatter|lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated                                        ;              ;
;             |cmpr_gfc:cmpr1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |M2FS-Data-Formatter|lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|cmpr_gfc:cmpr1                         ;              ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; DATA_READY         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CAM_PCLK           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CAM_HS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CAM_VS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FRAME_CLK_OUTB     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FRAME_CLK_OUTA     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_CLK_OUTA      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_CLK_OUTB      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EOSA               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EOSB               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; START_A            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; START_B            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PLL_LOCK_A         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PLL_LOCK_B         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SYS_CLK2           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SYS_CLK1           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PDWN               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DTP                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO_5               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO_6               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO_7               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO_8               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO_9               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO_10              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO_11              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO_12              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO_13              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO_14              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO_15              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IO_16              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; V17                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; T18                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vs2                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Hs2                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CAM_FLD_OUT        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[12]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[11]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[10]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[9]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[8]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[7]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[6]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[5]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[4]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[3]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[2]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[1]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CMOS_OE            ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Hsync              ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; CAM_CLKA           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CAM_FLD            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Vsync              ; Input    ; (6) 2587 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; FRAME_CLK_OUT_B    ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; FRAME_CLK_OUT_A    ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; DATA_CLK_OUT_A     ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; DATA_CLK_OUT_B     ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; EOS_A              ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; EOS_B              ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; IO3                ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; IO4                ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; IO5                ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; IO6                ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; IO7                ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; IO8                ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; IO9                ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; IO10               ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; IO11               ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; IO12               ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; IO13               ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; IO14               ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; IO15               ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; IO16               ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; IO1                ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; IO2                ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; LVDS_CHANNEL_8     ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_7     ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_6     ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_5     ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_4     ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_3     ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_1     ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_2     ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; START_A(n)         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; START_B(n)         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SYS_CLK2(n)        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SYS_CLK1(n)        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FRAME_CLK_OUT_B(n) ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; FRAME_CLK_OUT_A(n) ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; DATA_CLK_OUT_A(n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; DATA_CLK_OUT_B(n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; LVDS_CHANNEL_8(n)  ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_7(n)  ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_6(n)  ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_5(n)  ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_4(n)  ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_3(n)  ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_1(n)  ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
; LVDS_CHANNEL_2(n)  ; Input    ; --            ; --            ; (0) 0 ps              ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                         ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+
; CMOS_OE                                                                                                  ;                   ;         ;
; Hsync                                                                                                    ;                   ;         ;
;      - inst133                                                                                           ; 0                 ; 6       ;
; CAM_CLKA                                                                                                 ;                   ;         ;
; CAM_FLD                                                                                                  ;                   ;         ;
; Vsync                                                                                                    ;                   ;         ;
;      - inst80                                                                                            ; 0                 ; 6       ;
;      - lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_reg_bit[2] ; 1                 ; 0       ;
;      - lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_reg_bit[1] ; 1                 ; 0       ;
;      - lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_reg_bit[0] ; 1                 ; 0       ;
; FRAME_CLK_OUT_B                                                                                          ;                   ;         ;
;      - inst180                                                                                           ; 0                 ; 6       ;
; FRAME_CLK_OUT_A                                                                                          ;                   ;         ;
;      - inst179                                                                                           ; 1                 ; 6       ;
; DATA_CLK_OUT_A                                                                                           ;                   ;         ;
;      - DATA_CLK_OUTA~output                                                                              ; 0                 ; 6       ;
; DATA_CLK_OUT_B                                                                                           ;                   ;         ;
;      - DATA_CLK_OUTB~output                                                                              ; 0                 ; 6       ;
; EOS_A                                                                                                    ;                   ;         ;
; EOS_B                                                                                                    ;                   ;         ;
; IO3                                                                                                      ;                   ;         ;
; IO4                                                                                                      ;                   ;         ;
;      - inst137                                                                                           ; 0                 ; 6       ;
; IO5                                                                                                      ;                   ;         ;
;      - inst158                                                                                           ; 0                 ; 6       ;
; IO6                                                                                                      ;                   ;         ;
;      - inst159                                                                                           ; 0                 ; 6       ;
; IO7                                                                                                      ;                   ;         ;
;      - inst160                                                                                           ; 0                 ; 6       ;
; IO8                                                                                                      ;                   ;         ;
;      - inst161                                                                                           ; 1                 ; 6       ;
; IO9                                                                                                      ;                   ;         ;
;      - inst162                                                                                           ; 0                 ; 6       ;
; IO10                                                                                                     ;                   ;         ;
;      - inst163                                                                                           ; 0                 ; 6       ;
; IO11                                                                                                     ;                   ;         ;
;      - inst164                                                                                           ; 1                 ; 6       ;
; IO12                                                                                                     ;                   ;         ;
;      - inst165                                                                                           ; 0                 ; 6       ;
; IO13                                                                                                     ;                   ;         ;
;      - inst166                                                                                           ; 0                 ; 6       ;
; IO14                                                                                                     ;                   ;         ;
;      - inst167                                                                                           ; 1                 ; 6       ;
; IO15                                                                                                     ;                   ;         ;
;      - inst168                                                                                           ; 0                 ; 6       ;
; IO16                                                                                                     ;                   ;         ;
;      - inst169                                                                                           ; 0                 ; 6       ;
; IO1                                                                                                      ;                   ;         ;
; IO2                                                                                                      ;                   ;         ;
; LVDS_CHANNEL_8                                                                                           ;                   ;         ;
; LVDS_CHANNEL_7                                                                                           ;                   ;         ;
; LVDS_CHANNEL_6                                                                                           ;                   ;         ;
; LVDS_CHANNEL_5                                                                                           ;                   ;         ;
; LVDS_CHANNEL_4                                                                                           ;                   ;         ;
; LVDS_CHANNEL_3                                                                                           ;                   ;         ;
; LVDS_CHANNEL_1                                                                                           ;                   ;         ;
; LVDS_CHANNEL_2                                                                                           ;                   ;         ;
; FRAME_CLK_OUT_B(n)                                                                                       ;                   ;         ;
;      - inst180                                                                                           ; 0                 ; 0       ;
; FRAME_CLK_OUT_A(n)                                                                                       ;                   ;         ;
;      - inst179                                                                                           ; 1                 ; 0       ;
; DATA_CLK_OUT_A(n)                                                                                        ;                   ;         ;
;      - DATA_CLK_OUTA~output                                                                              ; 0                 ; 0       ;
; DATA_CLK_OUT_B(n)                                                                                        ;                   ;         ;
;      - DATA_CLK_OUTB~output                                                                              ; 0                 ; 0       ;
; LVDS_CHANNEL_8(n)                                                                                        ;                   ;         ;
; LVDS_CHANNEL_7(n)                                                                                        ;                   ;         ;
; LVDS_CHANNEL_6(n)                                                                                        ;                   ;         ;
; LVDS_CHANNEL_5(n)                                                                                        ;                   ;         ;
; LVDS_CHANNEL_4(n)                                                                                        ;                   ;         ;
; LVDS_CHANNEL_3(n)                                                                                        ;                   ;         ;
; LVDS_CHANNEL_1(n)                                                                                        ;                   ;         ;
; LVDS_CHANNEL_2(n)                                                                                        ;                   ;         ;
+----------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------+------------------+---------+-------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location         ; Fan-Out ; Usage                                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+------------------+---------+-------------------------------------------+--------+----------------------+------------------+---------------------------+
; CAM_CLKA                                                                                                     ; PIN_N2           ; 4       ; Clock                                     ; no     ; --                   ; --               ; --                        ;
; CAM_FLD                                                                                                      ; PIN_A9           ; 15      ; Clock enable, Latch enable, Output enable ; no     ; --                   ; --               ; --                        ;
; Vsync                                                                                                        ; PIN_A1           ; 4       ; Clock                                     ; no     ; --                   ; --               ; --                        ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|fast_clock              ; PLL_1            ; 30      ; Clock                                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] ; PLL_1            ; 2       ; Clock                                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altpll0:inst99|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]                        ; PLL_3            ; 2       ; Clock                                     ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_reg_bit[2]~0          ; LCCOMB_X2_Y37_N2 ; 3       ; Sync. load                                ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------+------------------+---------+-------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|fast_clock              ; PLL_1    ; 30      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] ; PLL_1    ; 2       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; altpll0:inst99|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]                        ; PLL_3    ; 2       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+--------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+
; cam_fldx                                                                                                                                 ; 15      ;
; 74374b:inst24|49~8                                                                                                                       ; 8       ;
; proj_VS                                                                                                                                  ; 4       ;
; 8_ham_clk                                                                                                                                ; 4       ;
; ~GND                                                                                                                                     ; 3       ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_reg_bit[2]~0                                      ; 3       ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_reg_bit[0]                                        ; 3       ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_reg_bit[1]                                        ; 3       ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_reg_bit[2]                                        ; 3       ;
; 74137:inst115|2                                                                                                                          ; 2       ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_comb_bita2~0                                      ; 2       ;
; rx_in[1]                                                                                                                                 ; 2       ;
; rx_in[0]                                                                                                                                 ; 2       ;
; rx_in[2]                                                                                                                                 ; 2       ;
; rx_in[3]                                                                                                                                 ; 2       ;
; rx_in[4]                                                                                                                                 ; 2       ;
; rx_in[5]                                                                                                                                 ; 2       ;
; rx_in[6]                                                                                                                                 ; 2       ;
; rx_in[7]                                                                                                                                 ; 2       ;
; EOS_B~input                                                                                                                              ; 1       ;
; EOS_A~input                                                                                                                              ; 1       ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|cout_actual                                               ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|dataout_l_latch[0] ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|dataout_l_latch[1] ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|dataout_l_reg[0]   ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|dataout_l_reg[1]   ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe17a[0]            ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe17a[1]            ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[0]                                     ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg3a[0]                                     ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[1]                                     ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg3a[1]                                     ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[2]                                     ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg3a[2]                                     ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[3]                                     ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg3a[3]                                     ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[7]                                           ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[15]                                          ; 1       ;
; 74374b:inst25|20                                                                                                                         ; 1       ;
; 74374b:inst24|20                                                                                                                         ; 1       ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|cmpr_gfc:cmpr1|aneb_result_wire[0]~0                      ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_l_reg[1]      ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_l_reg[0]      ; 1       ;
; altpll0:inst99|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_fbout                                                     ; 1       ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_comb_bita2~COUT                                   ; 1       ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_comb_bita2                                        ; 1       ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_comb_bita1~COUT                                   ; 1       ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_comb_bita1                                        ; 1       ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_comb_bita0~COUT                                   ; 1       ;
; lpm_counter4:inst121|lpm_counter:LPM_COUNTER_component|cntr_7kk:auto_generated|counter_comb_bita0                                        ; 1       ;
; altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_lvds_rx_pll_fbout                              ; 1       ;
; inst104                                                                                                                                  ; 1       ;
; CL_                                                                                                                                      ; 1       ;
; inst132                                                                                                                                  ; 1       ;
; inst131                                                                                                                                  ; 1       ;
; inst127                                                                                                                                  ; 1       ;
; inst114                                                                                                                                  ; 1       ;
; inst126                                                                                                                                  ; 1       ;
; POR                                                                                                                                      ; 1       ;
; repetition_count2                                                                                                                        ; 1       ;
; repetition_count1                                                                                                                        ; 1       ;
; repetition_count0                                                                                                                        ; 1       ;
; HS_transition_wait_count_bit2                                                                                                            ; 1       ;
; HS_transition_wait_count_bit1                                                                                                            ; 1       ;
; HS_transition_wait_count_bit0                                                                                                            ; 1       ;
; inst105                                                                                                                                  ; 1       ;
; inst106                                                                                                                                  ; 1       ;
; inst46                                                                                                                                   ; 1       ;
; inst47                                                                                                                                   ; 1       ;
; inst78                                                                                                                                   ; 1       ;
; inst79                                                                                                                                   ; 1       ;
; proj_HS                                                                                                                                  ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 50 / 116,715 ( < 1 % ) ;
; C16 interconnects          ; 33 / 3,886 ( < 1 % )   ;
; C4 interconnects           ; 51 / 73,752 ( < 1 % )  ;
; Direct links               ; 2 / 116,715 ( < 1 % )  ;
; Global clocks              ; 3 / 20 ( 15 % )        ;
; Local interconnects        ; 23 / 39,600 ( < 1 % )  ;
; R24 interconnects          ; 25 / 3,777 ( < 1 % )   ;
; R4 interconnects           ; 27 / 99,858 ( < 1 % )  ;
+----------------------------+------------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 6.75) ; Number of LABs  (Total = 4) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 0                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 1                           ;
; 5                                          ; 0                           ;
; 6                                          ; 0                           ;
; 7                                          ; 2                           ;
; 8                                          ; 0                           ;
; 9                                          ; 1                           ;
; 10                                         ; 0                           ;
; 11                                         ; 0                           ;
; 12                                         ; 0                           ;
; 13                                         ; 0                           ;
; 14                                         ; 0                           ;
; 15                                         ; 0                           ;
; 16                                         ; 0                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.25) ; Number of LABs  (Total = 4) ;
+------------------------------------+-----------------------------+
; 1 Clock                            ; 3                           ;
; 1 Clock enable                     ; 1                           ;
; 2 Clocks                           ; 1                           ;
+------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 11.25) ; Number of LABs  (Total = 4) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 1                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 2                           ;
; 13                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 1.25) ; Number of LABs  (Total = 4) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 3                           ;
; 2                                               ; 1                           ;
+-------------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Distinct Inputs                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 3.25) ; Number of LABs  (Total = 4) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 0                           ;
; 2                                           ; 2                           ;
; 3                                           ; 1                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 1                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 98        ; 16           ; 98        ; 0            ; 0            ; 98        ; 98        ; 0            ; 98        ; 98        ; 0            ; 44           ; 0            ; 0            ; 4            ; 0            ; 44           ; 4            ; 0            ; 0            ; 1            ; 44           ; 0            ; 0            ; 0            ; 0            ; 0            ; 98        ; 76           ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 82           ; 0         ; 98           ; 98           ; 0         ; 0         ; 98           ; 0         ; 0         ; 98           ; 54           ; 98           ; 98           ; 94           ; 98           ; 54           ; 94           ; 98           ; 98           ; 97           ; 54           ; 98           ; 98           ; 98           ; 98           ; 98           ; 0         ; 22           ; 98           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DATA_READY         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CAM_PCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CAM_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CAM_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FRAME_CLK_OUTB     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FRAME_CLK_OUTA     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DATA_CLK_OUTA      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DATA_CLK_OUTB      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EOSA               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EOSB               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; START_A            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; START_B            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PLL_LOCK_A         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PLL_LOCK_B         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SYS_CLK2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SYS_CLK1           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PDWN               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DTP                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IO_5               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IO_6               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IO_7               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IO_8               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IO_9               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IO_10              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IO_11              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IO_12              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IO_13              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IO_14              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IO_15              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; IO_16              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; V17                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; T18                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Vs2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Hs2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CAM_FLD_OUT        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Q[12]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Q[11]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Q[10]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Q[9]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Q[8]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Q[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Q[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Q[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Q[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Q[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Q[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Q[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMOS_OE            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Hsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_CLKA           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CAM_FLD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FRAME_CLK_OUT_B    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FRAME_CLK_OUT_A    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DATA_CLK_OUT_A     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DATA_CLK_OUT_B     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EOS_A              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EOS_B              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO3                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO4                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO5                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO6                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO7                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO8                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO9                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO10               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO11               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO12               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO13               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO14               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO15               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO16               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IO2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LVDS_CHANNEL_8     ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_7     ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_6     ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_5     ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_4     ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_3     ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_1     ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_2     ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; START_A(n)         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; START_B(n)         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SYS_CLK2(n)        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SYS_CLK1(n)        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FRAME_CLK_OUT_B(n) ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FRAME_CLK_OUT_A(n) ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DATA_CLK_OUT_A(n)  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DATA_CLK_OUT_B(n)  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_8(n)  ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_7(n)  ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_6(n)  ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_5(n)  ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_4(n)  ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_3(n)  ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_1(n)  ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LVDS_CHANNEL_2(n)  ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 173 11/01/2011 SJ Web Edition
    Info: Processing started: Wed Oct 17 12:35:57 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off M2FS-Data-Formatter -c M2FS-Data-Formatter
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C40F324C8 for design "M2FS-Data-Formatter"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15575): None of the inputs fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode are set as the compensated input
    Info (15574): Input "LVDS_CHANNEL_1" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_2" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_3" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_4" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_5" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_6" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_7" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_8" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_3" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_4" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_5" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_6" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_7" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_8" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_1" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "LVDS_CHANNEL_2" that is fed by the compensated output clock of PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
Info (15535): Implemented PLL "altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of -90 degrees (-6250 ps) for altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|fast_clock port
    Info (15099): Implementing clock multiplication of 1, clock division of 8, and phase shift of -23 degrees (-6250 ps) for altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] port
Info (15535): Implemented PLL "altpll0:inst99|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for altpll0:inst99|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C25F324C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H4
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H3
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location E18
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (176674): Following 16 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "START_A" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "START_A(n)"
    Warning (176118): Pin "START_B" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "START_B(n)"
    Warning (176118): Pin "SYS_CLK2" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "SYS_CLK2(n)"
    Warning (176118): Pin "SYS_CLK1" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "SYS_CLK1(n)"
    Warning (176118): Pin "FRAME_CLK_OUT_B" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "FRAME_CLK_OUT_B(n)"
    Warning (176118): Pin "FRAME_CLK_OUT_A" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "FRAME_CLK_OUT_A(n)"
    Warning (176118): Pin "DATA_CLK_OUT_A" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "DATA_CLK_OUT_A(n)"
    Warning (176118): Pin "DATA_CLK_OUT_B" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "DATA_CLK_OUT_B(n)"
    Warning (176118): Pin "LVDS_CHANNEL_8" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "LVDS_CHANNEL_8(n)"
    Warning (176118): Pin "LVDS_CHANNEL_7" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "LVDS_CHANNEL_7(n)"
    Warning (176118): Pin "LVDS_CHANNEL_6" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "LVDS_CHANNEL_6(n)"
    Warning (176118): Pin "LVDS_CHANNEL_5" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "LVDS_CHANNEL_5(n)"
    Warning (176118): Pin "LVDS_CHANNEL_4" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "LVDS_CHANNEL_4(n)"
    Warning (176118): Pin "LVDS_CHANNEL_3" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "LVDS_CHANNEL_3(n)"
    Warning (176118): Pin "LVDS_CHANNEL_1" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "LVDS_CHANNEL_1(n)"
    Warning (176118): Pin "LVDS_CHANNEL_2" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "LVDS_CHANNEL_2(n)"
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "inst115|2|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M2FS-Data-Formatter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CAM_FLD}] -rise_to [get_clocks {Vsync}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CAM_FLD}] -fall_to [get_clocks {Vsync}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CAM_FLD}] -rise_to [get_clocks {Vsync}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CAM_FLD}] -fall_to [get_clocks {Vsync}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CAM_FLD}] -rise_to [get_clocks {Vsync}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CAM_FLD}] -fall_to [get_clocks {Vsync}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CAM_FLD}] -rise_to [get_clocks {Vsync}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CAM_FLD}] -fall_to [get_clocks {Vsync}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CAM_CLKA}] -rise_to [get_clocks {CAM_FLD}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CAM_CLKA}] -fall_to [get_clocks {CAM_FLD}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CAM_CLKA}] -rise_to [get_clocks {CAM_FLD}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CAM_CLKA}] -fall_to [get_clocks {CAM_FLD}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CAM_CLKA}] -rise_to [get_clocks {CAM_FLD}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CAM_CLKA}] -fall_to [get_clocks {CAM_FLD}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CAM_CLKA}] -rise_to [get_clocks {CAM_FLD}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CAM_CLKA}] -fall_to [get_clocks {CAM_FLD}] -hold 0.030
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: inst99|altpll_component|auto_generated|pll1|clk[0] with master clock period: 12.500 found on PLL node: inst99|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 6.250
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|fast_clock (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altlvds_rx0:inst1|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altpll0:inst99|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X0_Y33 to location X10_Y43
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin CMOS_OE has a permanently enabled output enable
Info: Quartus II 32-bit Fitter was successful. 0 errors, 27 warnings
    Info: Peak virtual memory: 398 megabytes
    Info: Processing ended: Wed Oct 17 12:36:07 2012
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:10


