Fitter report for nmm
Tue Oct 17 08:36:36 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Oct 17 08:36:36 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; nmm                                             ;
; Top-level Entity Name              ; nmm                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 665 / 18,752 ( 4 % )                            ;
;     Total combinational functions  ; 644 / 18,752 ( 3 % )                            ;
;     Dedicated logic registers      ; 108 / 18,752 ( < 1 % )                          ;
; Total registers                    ; 108                                             ;
; Total pins                         ; 74 / 315 ( 23 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 833 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 833 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 830     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Data/Save/NMM/output_files/nmm.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 665 / 18,752 ( 4 % )   ;
;     -- Combinational with no register       ; 557                    ;
;     -- Register only                        ; 21                     ;
;     -- Combinational with a register        ; 87                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 152                    ;
;     -- 3 input functions                    ; 261                    ;
;     -- <=2 input functions                  ; 231                    ;
;     -- Register only                        ; 21                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 364                    ;
;     -- arithmetic mode                      ; 280                    ;
;                                             ;                        ;
; Total registers*                            ; 108 / 19,649 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 108 / 18,752 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 58 / 1,172 ( 5 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 74 / 315 ( 23 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;                                             ;                        ;
; Global signals                              ; 3                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 3 / 16 ( 19 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 9%           ;
; Maximum fan-out                             ; 62                     ;
; Highest non-global fan-out                  ; 33                     ;
; Total fan-out                               ; 2145                   ;
; Average fan-out                             ; 2.52                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 665 / 18752 ( 4 % )   ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 557                   ; 0                              ;
;     -- Register only                        ; 21                    ; 0                              ;
;     -- Combinational with a register        ; 87                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 152                   ; 0                              ;
;     -- 3 input functions                    ; 261                   ; 0                              ;
;     -- <=2 input functions                  ; 231                   ; 0                              ;
;     -- Register only                        ; 21                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 364                   ; 0                              ;
;     -- arithmetic mode                      ; 280                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 108                   ; 0                              ;
;     -- Dedicated logic registers            ; 108 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 58 / 1172 ( 5 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 74                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2145                  ; 0                              ;
;     -- Registered Connections               ; 587                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 7                     ; 0                              ;
;     -- Output Ports                         ; 67                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; C0      ; B16   ; 4        ; 33           ; 27           ; 0           ; 26                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; C1      ; H12   ; 4        ; 31           ; 27           ; 0           ; 30                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; C2      ; B11   ; 3        ; 22           ; 27           ; 0           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; C3      ; D14   ; 4        ; 35           ; 27           ; 1           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk     ; L1    ; 2        ; 0            ; 13           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sqr_in  ; A13   ; 4        ; 26           ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sqr_out ; B13   ; 4        ; 26           ; 27           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                         ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AT[0] ; C13   ; 4        ; 31           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AT[1] ; B15   ; 4        ; 33           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AT[2] ; F12   ; 4        ; 31           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AT[3] ; A14   ; 4        ; 29           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AT[4] ; F14   ; 4        ; 35           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AT[5] ; A15   ; 4        ; 33           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AT[6] ; A16   ; 4        ; 33           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AT[7] ; B14   ; 4        ; 29           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AT[8] ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; AT[9] ; F13   ; 4        ; 35           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; A[0]  ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; A[10] ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; A[11] ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; A[1]  ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; A[2]  ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; A[3]  ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; A[4]  ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; A[5]  ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; A[6]  ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; A[7]  ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; A[8]  ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; A[9]  ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DC[0] ; E11   ; 3        ; 22           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DC[1] ; U15   ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DC[2] ; D15   ; 4        ; 39           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DC[3] ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; L0    ; E14   ; 4        ; 35           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; L1    ; B17   ; 4        ; 37           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; L2    ; H13   ; 4        ; 37           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; L3    ; A17   ; 4        ; 37           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MC[0] ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MC[1] ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MC[2] ; A19   ; 4        ; 46           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MC[3] ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MC[4] ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MC[5] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MC[6] ; E7    ; 3        ; 5            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MC[7] ; A20   ; 4        ; 48           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MC[8] ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MC[9] ; B3    ; 3        ; 1            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M[0]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M[1]  ; D21   ; 5        ; 50           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M[2]  ; C14   ; 4        ; 39           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M[3]  ; R2    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M[4]  ; J17   ; 5        ; 50           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M[5]  ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M[6]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M[7]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M[8]  ; J15   ; 5        ; 50           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; M[9]  ; L19   ; 5        ; 50           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[0]  ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[10] ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[11] ; A5    ; 3        ; 3            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[12] ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[13] ; V15   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[14] ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[15] ; H9    ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[1]  ; N1    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[2]  ; V20   ; 6        ; 50           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[3]  ; AB18  ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[4]  ; G17   ; 5        ; 50           ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[5]  ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[6]  ; P15   ; 6        ; 50           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[7]  ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; T[9]  ; AA16  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; c_out ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 7 / 33 ( 21 % )  ; 3.3V          ; --           ;
; 3        ; 13 / 43 ( 30 % ) ; 3.3V          ; --           ;
; 4        ; 23 / 40 ( 57 % ) ; 3.3V          ; --           ;
; 5        ; 5 / 39 ( 13 % )  ; 3.3V          ; --           ;
; 6        ; 17 / 36 ( 47 % ) ; 3.3V          ; --           ;
; 7        ; 6 / 40 ( 15 % )  ; 3.3V          ; --           ;
; 8        ; 4 / 43 ( 9 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; T[11]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; T[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; T[12]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; MC[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; sqr_in                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 279        ; 4        ; AT[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 273        ; 4        ; AT[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 271        ; 4        ; AT[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 265        ; 4        ; L3                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; MC[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 247        ; 4        ; MC[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; M[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; M[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; T[9]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; T[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; MC[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 323        ; 3        ; MC[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 321        ; 3        ; DC[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; C2                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; sqr_out                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 278        ; 4        ; AT[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 272        ; 4        ; AT[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 270        ; 4        ; C0                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 264        ; 4        ; L1                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; AT[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 260        ; 4        ; M[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; M[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; MC[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; T[14]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; C3                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 259        ; 4        ; DC[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; M[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; T[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; MC[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; DC[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; L0                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; AT[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 269        ; 4        ; AT[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 268        ; 4        ; AT[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; MC[8]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; AT[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; T[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; T[15]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; C1                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 263        ; 4        ; L2                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; M[8]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; M[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; MC[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; M[9]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; T[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; T[6]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; M[3]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; c_out                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; A[9]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; A[8]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; T[10]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; MC[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; DC[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; A[10]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; A[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; A[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; M[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; T[13]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; T[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V21      ; 180        ; 6        ; A[3]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; A[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; A[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; A[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; T[8]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; T[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; A[11]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; A[7]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; A[6]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                    ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; |nmm                                      ; 665 (8)     ; 108 (2)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 74   ; 0            ; 557 (6)      ; 21 (0)            ; 87 (1)           ; |nmm                                                                                                                   ; work         ;
;    |clk_multiplier:clkm1|                 ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 9 (9)            ; |nmm|clk_multiplier:clkm1                                                                                              ; work         ;
;    |clk_multiplier:clkm2|                 ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |nmm|clk_multiplier:clkm2                                                                                              ; work         ;
;    |clk_multiplier:clkm3|                 ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |nmm|clk_multiplier:clkm3                                                                                              ; work         ;
;    |controller:inst12|                    ; 607 (417)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 524 (334)    ; 21 (21)           ; 62 (60)          ; |nmm|controller:inst12                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 1 (0)            ; |nmm|controller:inst12|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_0dm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 1 (0)            ; |nmm|controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 0 (0)             ; 1 (0)            ; |nmm|controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;                |alt_u_div_mve:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 1 (1)            ; |nmm|controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider ; work         ;
;       |lpm_divide:Div1|                   ; 149 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 1 (0)            ; |nmm|controller:inst12|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_fem:auto_generated|  ; 149 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 1 (0)            ; |nmm|controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated                                                   ; work         ;
;             |sign_div_unsign_plh:divider| ; 149 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (0)      ; 0 (0)             ; 1 (0)            ; |nmm|controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider                       ; work         ;
;                |alt_u_div_k2f:divider|    ; 149 (149)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (148)    ; 0 (0)             ; 1 (1)            ; |nmm|controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider ; work         ;
;    |decoder2_4:inst|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |nmm|decoder2_4:inst                                                                                                   ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; c_out   ; Output   ; --            ; --            ; --                    ; --  ;
; L0      ; Output   ; --            ; --            ; --                    ; --  ;
; L1      ; Output   ; --            ; --            ; --                    ; --  ;
; L2      ; Output   ; --            ; --            ; --                    ; --  ;
; L3      ; Output   ; --            ; --            ; --                    ; --  ;
; A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; AT[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; AT[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; AT[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; AT[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; AT[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; AT[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; AT[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; AT[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; AT[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; AT[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; DC[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; DC[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; DC[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; DC[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; M[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; M[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; M[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; M[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; M[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; M[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; M[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; M[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; M[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; M[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; MC[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; MC[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; MC[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; MC[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; MC[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; MC[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; MC[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; MC[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; MC[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; MC[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; T[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; T[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; T[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; T[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; T[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; T[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; T[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; T[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; T[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; T[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; T[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; T[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; T[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; T[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; T[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; T[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; sqr_in  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sqr_out ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; C3      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; C0      ; Input    ; (0) 170 ps    ; (2) 1018 ps   ; --                    ; --  ;
; C2      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; C1      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clk     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; sqr_in                               ;                   ;         ;
;      - nand1                         ; 0                 ; 0       ;
;      - and1                          ; 1                 ; 0       ;
;      - and2                          ; 1                 ; 0       ;
; sqr_out                              ;                   ;         ;
;      - nand1                         ; 0                 ; 6       ;
;      - and1                          ; 0                 ; 6       ;
;      - and2                          ; 0                 ; 6       ;
; C3                                   ;                   ;         ;
;      - controller:inst12|sat[8]~7    ; 0                 ; 6       ;
;      - controller:inst12|sat[8]~11   ; 0                 ; 6       ;
;      - controller:inst12|sat[8]~14   ; 0                 ; 6       ;
;      - controller:inst12|process_0~0 ; 0                 ; 6       ;
;      - controller:inst12|sat[8]~17   ; 0                 ; 6       ;
;      - controller:inst12|sat[9]~24   ; 0                 ; 6       ;
;      - controller:inst12|cv~0        ; 0                 ; 6       ;
;      - controller:inst12|sat[9]~26   ; 0                 ; 6       ;
;      - controller:inst12|Equal7~0    ; 0                 ; 6       ;
;      - controller:inst12|sat~77      ; 0                 ; 6       ;
;      - controller:inst12|sat[8]~80   ; 0                 ; 6       ;
;      - controller:inst12|sat~83      ; 0                 ; 6       ;
;      - controller:inst12|sat~99      ; 0                 ; 6       ;
;      - controller:inst12|cv[6]~1     ; 0                 ; 6       ;
;      - controller:inst12|cv[6]~3     ; 0                 ; 6       ;
;      - controller:inst12|cv[6]~7     ; 0                 ; 6       ;
;      - controller:inst12|cv~15       ; 0                 ; 6       ;
;      - controller:inst12|cv~17       ; 0                 ; 6       ;
;      - controller:inst12|cv~18       ; 0                 ; 6       ;
;      - controller:inst12|Equal7~1    ; 0                 ; 6       ;
;      - controller:inst12|sat~111     ; 0                 ; 6       ;
;      - controller:inst12|sat~112     ; 0                 ; 6       ;
; C0                                   ;                   ;         ;
;      - controller:inst12|sat[8]~7    ; 0                 ; 0       ;
;      - inst8~4                       ; 0                 ; 0       ;
;      - controller:inst12|sat[8]~17   ; 0                 ; 0       ;
;      - controller:inst12|sat[9]~22   ; 1                 ; 2       ;
;      - controller:inst12|sat[9]~24   ; 0                 ; 0       ;
;      - controller:inst12|sat[9]~25   ; 0                 ; 0       ;
;      - controller:inst12|sat[9]~26   ; 0                 ; 0       ;
;      - controller:inst12|process_0~1 ; 0                 ; 0       ;
;      - controller:inst12|sat[8]~37   ; 1                 ; 2       ;
;      - controller:inst12|sat[7]~45   ; 1                 ; 2       ;
;      - controller:inst12|sat[6]~53   ; 1                 ; 2       ;
;      - controller:inst12|sat[5]~61   ; 1                 ; 2       ;
;      - controller:inst12|sat~69      ; 1                 ; 2       ;
;      - controller:inst12|sat~76      ; 1                 ; 2       ;
;      - controller:inst12|sat~86      ; 1                 ; 2       ;
;      - controller:inst12|sat~87      ; 1                 ; 2       ;
;      - controller:inst12|sat~99      ; 1                 ; 2       ;
;      - controller:inst12|sat~100     ; 1                 ; 2       ;
;      - controller:inst12|sat~107     ; 1                 ; 2       ;
;      - controller:inst12|sat~108     ; 1                 ; 2       ;
;      - controller:inst12|cv[6]~1     ; 0                 ; 0       ;
;      - controller:inst12|cv[6]~8     ; 1                 ; 2       ;
;      - controller:inst12|cv~15       ; 0                 ; 0       ;
;      - controller:inst12|cv~19       ; 1                 ; 2       ;
;      - controller:inst12|Equal7~1    ; 0                 ; 0       ;
;      - inst8                         ; 0                 ; 0       ;
; C2                                   ;                   ;         ;
;      - controller:inst12|sat[8]~7    ; 0                 ; 6       ;
;      - inst8~4                       ; 0                 ; 6       ;
;      - controller:inst12|sat~23      ; 0                 ; 6       ;
;      - controller:inst12|cv~0        ; 0                 ; 6       ;
;      - controller:inst12|sat[9]~26   ; 0                 ; 6       ;
;      - controller:inst12|process_0~1 ; 0                 ; 6       ;
;      - controller:inst12|sat~86      ; 0                 ; 6       ;
;      - controller:inst12|sat~90      ; 0                 ; 6       ;
;      - controller:inst12|sat~93      ; 0                 ; 6       ;
;      - controller:inst12|sat~94      ; 0                 ; 6       ;
;      - controller:inst12|sat~95      ; 0                 ; 6       ;
;      - controller:inst12|sat~97      ; 0                 ; 6       ;
;      - controller:inst12|sat~107     ; 0                 ; 6       ;
;      - controller:inst12|cv[6]~1     ; 0                 ; 6       ;
;      - controller:inst12|cv[6]~2     ; 0                 ; 6       ;
;      - controller:inst12|cv[6]~7     ; 0                 ; 6       ;
;      - controller:inst12|cv~14       ; 0                 ; 6       ;
;      - controller:inst12|cv~16       ; 0                 ; 6       ;
;      - controller:inst12|Equal7~1    ; 0                 ; 6       ;
;      - inst8                         ; 0                 ; 6       ;
; C1                                   ;                   ;         ;
;      - controller:inst12|sat[8]~7    ; 0                 ; 6       ;
;      - controller:inst12|sat[8]~11   ; 0                 ; 6       ;
;      - controller:inst12|sat~12      ; 0                 ; 6       ;
;      - controller:inst12|process_0~0 ; 0                 ; 6       ;
;      - controller:inst12|sat~23      ; 0                 ; 6       ;
;      - controller:inst12|cv~0        ; 0                 ; 6       ;
;      - controller:inst12|sat[9]~26   ; 0                 ; 6       ;
;      - controller:inst12|Equal7~0    ; 0                 ; 6       ;
;      - controller:inst12|sat~31      ; 0                 ; 6       ;
;      - controller:inst12|sat~32      ; 0                 ; 6       ;
;      - controller:inst12|sat~39      ; 0                 ; 6       ;
;      - controller:inst12|sat~47      ; 0                 ; 6       ;
;      - controller:inst12|sat~48      ; 0                 ; 6       ;
;      - controller:inst12|sat~55      ; 0                 ; 6       ;
;      - controller:inst12|sat~63      ; 0                 ; 6       ;
;      - controller:inst12|sat~64      ; 0                 ; 6       ;
;      - controller:inst12|sat~70      ; 0                 ; 6       ;
;      - controller:inst12|sat~77      ; 0                 ; 6       ;
;      - controller:inst12|sat[8]~80   ; 0                 ; 6       ;
;      - controller:inst12|sat~90      ; 0                 ; 6       ;
;      - controller:inst12|sat~95      ; 0                 ; 6       ;
;      - controller:inst12|sat~104     ; 0                 ; 6       ;
;      - controller:inst12|cv[6]~1     ; 0                 ; 6       ;
;      - controller:inst12|cv[6]~3     ; 0                 ; 6       ;
;      - controller:inst12|cv[6]~7     ; 0                 ; 6       ;
;      - controller:inst12|cv~14       ; 0                 ; 6       ;
;      - controller:inst12|cv~16       ; 0                 ; 6       ;
;      - controller:inst12|Equal7~1    ; 0                 ; 6       ;
;      - controller:inst12|sat~111     ; 0                 ; 6       ;
;      - controller:inst12|sat~112     ; 0                 ; 6       ;
; clk                                  ;                   ;         ;
+--------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                            ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; and1                          ; LCCOMB_X25_Y26_N12 ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; and2                          ; LCCOMB_X25_Y26_N20 ; 62      ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; clk_multiplier:clkm1|inst     ; LCFF_X37_Y20_N17   ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm1|inst1    ; LCFF_X37_Y20_N21   ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm1|inst10   ; LCFF_X34_Y20_N15   ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm1|inst2    ; LCFF_X32_Y20_N23   ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm1|inst3    ; LCFF_X32_Y20_N17   ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm1|inst7    ; LCFF_X36_Y20_N31   ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm1|inst8    ; LCFF_X36_Y20_N1    ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm1|inst9    ; LCFF_X33_Y20_N21   ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm2|inst     ; LCFF_X32_Y19_N1    ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm2|inst1    ; LCFF_X32_Y19_N21   ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm2|inst10   ; LCFF_X32_Y21_N25   ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm2|inst2    ; LCFF_X33_Y19_N1    ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm2|inst3    ; LCFF_X32_Y21_N27   ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm2|inst7    ; LCFF_X35_Y20_N25   ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm2|inst8    ; LCFF_X35_Y20_N31   ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm2|inst9    ; LCFF_X34_Y20_N27   ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm3|inst     ; LCFF_X31_Y21_N27   ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm3|inst1    ; LCFF_X30_Y21_N3    ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm3|inst2    ; LCFF_X30_Y20_N31   ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm3|inst7    ; LCFF_X31_Y21_N21   ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm3|inst8    ; LCFF_X31_Y20_N9    ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_multiplier:clkm3|inst9    ; LCFF_X29_Y20_N15   ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; controller:inst12|Equal10~0   ; LCCOMB_X34_Y19_N22 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:inst12|Equal12~0   ; LCCOMB_X34_Y19_N16 ; 24      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:inst12|Equal12~1   ; LCCOMB_X34_Y19_N8  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:inst12|Equal12~2   ; LCCOMB_X34_Y19_N14 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:inst12|Equal14~3   ; LCCOMB_X31_Y17_N8  ; 12      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; controller:inst12|Equal1~0    ; LCCOMB_X30_Y23_N18 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:inst12|cv[6]~8     ; LCCOMB_X33_Y22_N30 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:inst12|ev[1]       ; LCFF_X30_Y23_N21   ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; controller:inst12|process_0~0 ; LCCOMB_X33_Y23_N30 ; 5       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; controller:inst12|sat[9]~29   ; LCCOMB_X32_Y23_N26 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; inst3                         ; LCFF_X32_Y23_N27   ; 33      ; Clock        ; no     ; --                   ; --               ; --                        ;
; inst8                         ; LCCOMB_X25_Y26_N28 ; 21      ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; nand1                         ; LCCOMB_X31_Y20_N16 ; 24      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                ;
+-------+--------------------+---------+----------------------+------------------+---------------------------+
; Name  ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+--------------------+---------+----------------------+------------------+---------------------------+
; and1  ; LCCOMB_X25_Y26_N12 ; 2       ; Global Clock         ; GCLK8            ; --                        ;
; and2  ; LCCOMB_X25_Y26_N20 ; 62      ; Global Clock         ; GCLK10           ; --                        ;
; inst8 ; LCCOMB_X25_Y26_N28 ; 21      ; Global Clock         ; GCLK9            ; --                        ;
+-------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; inst3                                                                                                                                       ; 33      ;
; C1                                                                                                                                          ; 30      ;
; inst4                                                                                                                                       ; 28      ;
; C0                                                                                                                                          ; 26      ;
; controller:inst12|Equal12~0                                                                                                                 ; 24      ;
; nand1                                                                                                                                       ; 24      ;
; C3                                                                                                                                          ; 22      ;
; C2                                                                                                                                          ; 20      ;
; controller:inst12|sat[2]                                                                                                                    ; 18      ;
; controller:inst12|cv[0]                                                                                                                     ; 17      ;
; controller:inst12|cv[3]                                                                                                                     ; 17      ;
; controller:inst12|sat[1]                                                                                                                    ; 17      ;
; controller:inst12|cv[1]                                                                                                                     ; 16      ;
; controller:inst12|cv[2]                                                                                                                     ; 16      ;
; controller:inst12|cv[4]                                                                                                                     ; 16      ;
; controller:inst12|cv[5]                                                                                                                     ; 16      ;
; controller:inst12|cv[6]                                                                                                                     ; 15      ;
; controller:inst12|sat[5]                                                                                                                    ; 15      ;
; controller:inst12|sat[6]                                                                                                                    ; 15      ;
; controller:inst12|sat[7]                                                                                                                    ; 15      ;
; controller:inst12|sat[8]                                                                                                                    ; 15      ;
; controller:inst12|sat[9]                                                                                                                    ; 15      ;
; controller:inst12|sat[3]                                                                                                                    ; 14      ;
; controller:inst12|sat[4]                                                                                                                    ; 14      ;
; controller:inst12|sat[0]                                                                                                                    ; 13      ;
; controller:inst12|Equal12~2                                                                                                                 ; 12      ;
; controller:inst12|Equal12~1                                                                                                                 ; 12      ;
; controller:inst12|Equal10~0                                                                                                                 ; 12      ;
; controller:inst12|sat[8]~17                                                                                                                 ; 12      ;
; controller:inst12|sat[8]~10                                                                                                                 ; 12      ;
; controller:inst12|Equal14~3                                                                                                                 ; 12      ;
; controller:inst12|sat[8]~19                                                                                                                 ; 11      ;
; controller:inst12|sat[8]~11                                                                                                                 ; 11      ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8 ; 11      ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6 ; 11      ;
; controller:inst12|sat[8]~14                                                                                                                 ; 10      ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8 ; 9       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~8                    ; 9       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~8                    ; 9       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~8                    ; 9       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~8                    ; 9       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~8                   ; 9       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~8                   ; 9       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_12~8                   ; 9       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_11~8                   ; 9       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~8                   ; 9       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~8                    ; 9       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~8                    ; 8       ;
; controller:inst12|sat[9]~29                                                                                                                 ; 7       ;
; controller:inst12|process_0~1                                                                                                               ; 7       ;
; controller:inst12|LessThan2~2                                                                                                               ; 7       ;
; decoder2_4:inst|LO[3]~0                                                                                                                     ; 7       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_5~8                    ; 7       ;
; controller:inst12|cv[6]~8                                                                                                                   ; 6       ;
; controller:inst12|cv[6]~3                                                                                                                   ; 6       ;
; controller:inst12|cv[6]~2                                                                                                                   ; 6       ;
; controller:inst12|number[0]                                                                                                                 ; 6       ;
; controller:inst12|Equal1~0                                                                                                                  ; 5       ;
; controller:inst12|ev[1]                                                                                                                     ; 5       ;
; controller:inst12|ev[0]                                                                                                                     ; 5       ;
; controller:inst12|process_0~0                                                                                                               ; 5       ;
; controller:inst12|number[1]                                                                                                                 ; 5       ;
; clk_multiplier:clkm1|inst                                                                                                                   ; 5       ;
; clk_multiplier:clkm1|inst7                                                                                                                  ; 5       ;
; clk_multiplier:clkm1|inst9                                                                                                                  ; 5       ;
; clk_multiplier:clkm1|inst2                                                                                                                  ; 5       ;
; clk_multiplier:clkm1|inst10                                                                                                                 ; 5       ;
; clk_multiplier:clkm1|inst3                                                                                                                  ; 5       ;
; clk_multiplier:clkm2|inst9                                                                                                                  ; 5       ;
; clk_multiplier:clkm2|inst2                                                                                                                  ; 5       ;
; clk_multiplier:clkm2|inst10                                                                                                                 ; 5       ;
; clk_multiplier:clkm2|inst3                                                                                                                  ; 5       ;
; clk_multiplier:clkm3|inst8                                                                                                                  ; 5       ;
; clk_multiplier:clkm3|inst1                                                                                                                  ; 5       ;
; clk_multiplier:clkm3|inst9                                                                                                                  ; 5       ;
; clk_multiplier:clkm3|inst2                                                                                                                  ; 5       ;
; clk_multiplier:clkm1|inst17                                                                                                                 ; 4       ;
; clk_multiplier:clkm1|inst23~0                                                                                                               ; 4       ;
; clk_multiplier:clkm1|inst29~0                                                                                                               ; 4       ;
; clk_multiplier:clkm1|inst35                                                                                                                 ; 4       ;
; clk_multiplier:clkm2|inst17                                                                                                                 ; 4       ;
; clk_multiplier:clkm2|inst23~0                                                                                                               ; 4       ;
; clk_multiplier:clkm2|inst29                                                                                                                 ; 4       ;
; clk_multiplier:clkm2|inst35                                                                                                                 ; 4       ;
; clk_multiplier:clkm3|inst17                                                                                                                 ; 4       ;
; clk_multiplier:clkm3|inst23~0                                                                                                               ; 4       ;
; clk_multiplier:clkm3|inst29                                                                                                                 ; 4       ;
; clk_multiplier:clkm3|inst35                                                                                                                 ; 4       ;
; clk_multiplier:clkm3|inst7                                                                                                                  ; 4       ;
; clk_multiplier:clkm3|inst                                                                                                                   ; 4       ;
; clk_multiplier:clkm2|inst7                                                                                                                  ; 4       ;
; clk_multiplier:clkm2|inst                                                                                                                   ; 4       ;
; clk_multiplier:clkm1|inst8                                                                                                                  ; 4       ;
; clk_multiplier:clkm1|inst1                                                                                                                  ; 4       ;
; clk_multiplier:clkm2|inst8                                                                                                                  ; 4       ;
; clk_multiplier:clkm2|inst1                                                                                                                  ; 4       ;
; sqr_out                                                                                                                                     ; 3       ;
; sqr_in                                                                                                                                      ; 3       ;
; controller:inst12|sat[8]~80                                                                                                                 ; 3       ;
; controller:inst12|sat~77                                                                                                                    ; 3       ;
; controller:inst12|Equal7~0                                                                                                                  ; 3       ;
; clk_multiplier:clkm3|inst22~0                                                                                                               ; 3       ;
; clk_multiplier:clkm2|inst28~0                                                                                                               ; 3       ;
; clk_multiplier:clkm1|inst28~0                                                                                                               ; 3       ;
; clk_multiplier:clkm3|inst10                                                                                                                 ; 3       ;
; clk_multiplier:clkm3|inst3                                                                                                                  ; 3       ;
; controller:inst12|Add8~14                                                                                                                   ; 3       ;
; controller:inst12|Add22~26                                                                                                                  ; 3       ;
; controller:inst12|Add22~24                                                                                                                  ; 3       ;
; controller:inst12|Add22~22                                                                                                                  ; 3       ;
; controller:inst12|Add22~20                                                                                                                  ; 3       ;
; controller:inst12|Add22~18                                                                                                                  ; 3       ;
; controller:inst12|Add22~16                                                                                                                  ; 3       ;
; controller:inst12|Add22~14                                                                                                                  ; 3       ;
; controller:inst12|Add22~12                                                                                                                  ; 3       ;
; controller:inst12|Add22~10                                                                                                                  ; 3       ;
; controller:inst12|Add22~8                                                                                                                   ; 3       ;
; controller:inst12|Add22~6                                                                                                                   ; 3       ;
; controller:inst12|Add22~4                                                                                                                   ; 3       ;
; controller:inst12|average[0]                                                                                                                ; 3       ;
; controller:inst12|average[1]                                                                                                                ; 3       ;
; controller:inst12|average[2]                                                                                                                ; 3       ;
; controller:inst12|average[3]                                                                                                                ; 3       ;
; controller:inst12|average[4]                                                                                                                ; 3       ;
; controller:inst12|average[5]                                                                                                                ; 3       ;
; controller:inst12|average[6]                                                                                                                ; 3       ;
; controller:inst12|average[7]                                                                                                                ; 3       ;
; controller:inst12|average[8]                                                                                                                ; 3       ;
; controller:inst12|average[9]                                                                                                                ; 3       ;
; controller:inst12|average[10]                                                                                                               ; 3       ;
; controller:inst12|average[11]                                                                                                               ; 3       ;
; clk                                                                                                                                         ; 2       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~48           ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[53]~186          ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[49]~185          ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[45]~184          ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[41]~183          ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[37]~182          ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[33]~181          ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[29]~180          ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[25]~179          ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[21]~178          ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[17]~177          ; 2       ;
; controller:inst12|ev~1                                                                                                                      ; 2       ;
; controller:inst12|Equal7~1                                                                                                                  ; 2       ;
; controller:inst12|cv~14                                                                                                                     ; 2       ;
; controller:inst12|sat~110                                                                                                                   ; 2       ;
; controller:inst12|sat~102                                                                                                                   ; 2       ;
; controller:inst12|sat~89                                                                                                                    ; 2       ;
; controller:inst12|cv~0                                                                                                                      ; 2       ;
; controller:inst12|sat~23                                                                                                                    ; 2       ;
; controller:inst12|memory_3[0]                                                                                                               ; 2       ;
; controller:inst12|memory_2[0]                                                                                                               ; 2       ;
; controller:inst12|memory_3[1]                                                                                                               ; 2       ;
; controller:inst12|memory_2[1]                                                                                                               ; 2       ;
; controller:inst12|memory_3[2]                                                                                                               ; 2       ;
; controller:inst12|memory_2[2]                                                                                                               ; 2       ;
; controller:inst12|memory_3[3]                                                                                                               ; 2       ;
; controller:inst12|memory_2[3]                                                                                                               ; 2       ;
; controller:inst12|memory_3[4]                                                                                                               ; 2       ;
; controller:inst12|memory_2[4]                                                                                                               ; 2       ;
; controller:inst12|memory_3[5]                                                                                                               ; 2       ;
; controller:inst12|memory_2[5]                                                                                                               ; 2       ;
; controller:inst12|memory_3[6]                                                                                                               ; 2       ;
; controller:inst12|memory_2[6]                                                                                                               ; 2       ;
; controller:inst12|memory_3[7]                                                                                                               ; 2       ;
; controller:inst12|memory_2[7]                                                                                                               ; 2       ;
; controller:inst12|memory_3[8]                                                                                                               ; 2       ;
; controller:inst12|memory_2[8]                                                                                                               ; 2       ;
; controller:inst12|memory_3[9]                                                                                                               ; 2       ;
; controller:inst12|memory_2[9]                                                                                                               ; 2       ;
; controller:inst12|memory_3[10]                                                                                                              ; 2       ;
; controller:inst12|memory_2[10]                                                                                                              ; 2       ;
; controller:inst12|memory_3[11]                                                                                                              ; 2       ;
; controller:inst12|memory_2[11]                                                                                                              ; 2       ;
; controller:inst12|memory_1[0]                                                                                                               ; 2       ;
; controller:inst12|memory_0[0]                                                                                                               ; 2       ;
; controller:inst12|memory_1[1]                                                                                                               ; 2       ;
; controller:inst12|memory_0[1]                                                                                                               ; 2       ;
; controller:inst12|memory_1[2]                                                                                                               ; 2       ;
; controller:inst12|memory_0[2]                                                                                                               ; 2       ;
; controller:inst12|memory_1[3]                                                                                                               ; 2       ;
; controller:inst12|memory_0[3]                                                                                                               ; 2       ;
; controller:inst12|memory_1[4]                                                                                                               ; 2       ;
; controller:inst12|memory_0[4]                                                                                                               ; 2       ;
; controller:inst12|memory_1[5]                                                                                                               ; 2       ;
; controller:inst12|memory_0[5]                                                                                                               ; 2       ;
; controller:inst12|memory_1[6]                                                                                                               ; 2       ;
; controller:inst12|memory_0[6]                                                                                                               ; 2       ;
; controller:inst12|memory_1[7]                                                                                                               ; 2       ;
; controller:inst12|memory_0[7]                                                                                                               ; 2       ;
; controller:inst12|memory_1[8]                                                                                                               ; 2       ;
; controller:inst12|memory_0[8]                                                                                                               ; 2       ;
; controller:inst12|memory_1[9]                                                                                                               ; 2       ;
; controller:inst12|memory_0[9]                                                                                                               ; 2       ;
; controller:inst12|memory_1[10]                                                                                                              ; 2       ;
; controller:inst12|memory_0[10]                                                                                                              ; 2       ;
; controller:inst12|memory_1[11]                                                                                                              ; 2       ;
; controller:inst12|memory_0[11]                                                                                                              ; 2       ;
; controller:inst12|Equal8~1                                                                                                                  ; 2       ;
; clk_multiplier:clkm3|inst34~2                                                                                                               ; 2       ;
; clk_multiplier:clkm2|inst40~2                                                                                                               ; 2       ;
; clk_multiplier:clkm2|inst22~0                                                                                                               ; 2       ;
; clk_multiplier:clkm1|inst40~2                                                                                                               ; 2       ;
; clk_multiplier:clkm1|inst40~0                                                                                                               ; 2       ;
; clk_multiplier:clkm2|inst40~0                                                                                                               ; 2       ;
; clk_multiplier:clkm3|inst34~0                                                                                                               ; 2       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2 ; 2       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0 ; 2       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2 ; 2       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0 ; 2       ;
; controller:inst12|Add2~14                                                                                                                   ; 2       ;
; controller:inst12|Add2~12                                                                                                                   ; 2       ;
; controller:inst12|Add2~10                                                                                                                   ; 2       ;
; controller:inst12|Add2~8                                                                                                                    ; 2       ;
; controller:inst12|Add2~6                                                                                                                    ; 2       ;
; controller:inst12|Add2~4                                                                                                                    ; 2       ;
; controller:inst12|Add2~2                                                                                                                    ; 2       ;
; controller:inst12|Add2~0                                                                                                                    ; 2       ;
; controller:inst12|Add5~6                                                                                                                    ; 2       ;
; controller:inst12|Add5~4                                                                                                                    ; 2       ;
; controller:inst12|Add5~2                                                                                                                    ; 2       ;
; controller:inst12|Add5~0                                                                                                                    ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~2                    ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~0                    ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~2                    ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~0                    ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~2                    ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~0                    ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~2                    ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~0                    ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~2                   ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~0                   ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~2                   ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~0                   ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_12~2                   ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_12~0                   ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_11~2                   ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_11~0                   ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~2                   ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~0                   ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~2                    ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~0                    ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~2                    ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~0                    ; 2       ;
; controller:inst12|Add22~28                                                                                                                  ; 2       ;
; controller:inst12|Add22~2                                                                                                                   ; 2       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~8_wirecell           ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~8_wirecell           ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_5~8_wirecell           ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~8_wirecell           ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~8_wirecell           ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~8_wirecell           ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~8_wirecell           ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~8_wirecell          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~8_wirecell          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_12~8_wirecell          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_11~8_wirecell          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~8_wirecell          ; 1       ;
; controller:inst12|number[0]~1                                                                                                               ; 1       ;
; inst4~0                                                                                                                                     ; 1       ;
; inst3~0                                                                                                                                     ; 1       ;
; clk_multiplier:clkm3|inst7~0                                                                                                                ; 1       ;
; clk_multiplier:clkm3|inst~0                                                                                                                 ; 1       ;
; clk_multiplier:clkm2|inst7~0                                                                                                                ; 1       ;
; clk_multiplier:clkm2|inst~0                                                                                                                 ; 1       ;
; clk_multiplier:clkm1|inst8~0                                                                                                                ; 1       ;
; clk_multiplier:clkm1|inst1~0                                                                                                                ; 1       ;
; clk_multiplier:clkm1|inst~0                                                                                                                 ; 1       ;
; clk_multiplier:clkm1|inst7~0                                                                                                                ; 1       ;
; clk_multiplier:clkm1|inst9~0                                                                                                                ; 1       ;
; clk_multiplier:clkm1|inst2~0                                                                                                                ; 1       ;
; clk_multiplier:clkm1|inst10~0                                                                                                               ; 1       ;
; clk_multiplier:clkm1|inst3~0                                                                                                                ; 1       ;
; clk_multiplier:clkm2|inst8~0                                                                                                                ; 1       ;
; clk_multiplier:clkm2|inst1~0                                                                                                                ; 1       ;
; clk_multiplier:clkm2|inst9~0                                                                                                                ; 1       ;
; clk_multiplier:clkm2|inst2~0                                                                                                                ; 1       ;
; clk_multiplier:clkm2|inst10~0                                                                                                               ; 1       ;
; clk_multiplier:clkm2|inst3~0                                                                                                                ; 1       ;
; clk_multiplier:clkm3|inst8~0                                                                                                                ; 1       ;
; clk_multiplier:clkm3|inst1~0                                                                                                                ; 1       ;
; clk_multiplier:clkm3|inst9~0                                                                                                                ; 1       ;
; clk_multiplier:clkm3|inst2~0                                                                                                                ; 1       ;
; clk_multiplier:clkm3|inst10~0                                                                                                               ; 1       ;
; clk_multiplier:clkm3|inst3~0                                                                                                                ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~49           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~47           ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[57]~187          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[18]~176          ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~46           ; 1       ;
; controller:inst12|sat~112                                                                                                                   ; 1       ;
; controller:inst12|sat~111                                                                                                                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[58]~175          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[54]~174          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[50]~173          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[46]~172          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[42]~171          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[38]~170          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[34]~169          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[30]~168          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[26]~167          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[22]~166          ; 1       ;
; controller:inst12|ev[1]~4                                                                                                                   ; 1       ;
; controller:inst12|ev~3                                                                                                                      ; 1       ;
; controller:inst12|ev~2                                                                                                                      ; 1       ;
; controller:inst12|ev~0                                                                                                                      ; 1       ;
; controller:inst12|cv~19                                                                                                                     ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~45           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[25]~44           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~43           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[26]~42           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~41           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~40           ; 1       ;
; controller:inst12|cv~18                                                                                                                     ; 1       ;
; controller:inst12|cv~17                                                                                                                     ; 1       ;
; controller:inst12|cv~16                                                                                                                     ; 1       ;
; controller:inst12|cv~15                                                                                                                     ; 1       ;
; controller:inst12|cv~13                                                                                                                     ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~39           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[20]~38           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~37           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[21]~36           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~35           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~34           ; 1       ;
; controller:inst12|cv~12                                                                                                                     ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~33           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[15]~32           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~31           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[16]~30           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~29           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[17]~28           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[18]~27           ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[18]~26           ; 1       ;
; controller:inst12|cv~11                                                                                                                     ; 1       ;
; controller:inst12|cv~10                                                                                                                     ; 1       ;
; controller:inst12|cv~9                                                                                                                      ; 1       ;
; controller:inst12|cv[6]~7                                                                                                                   ; 1       ;
; controller:inst12|cv[6]~6                                                                                                                   ; 1       ;
; controller:inst12|cv[6]~5                                                                                                                   ; 1       ;
; controller:inst12|cv~4                                                                                                                      ; 1       ;
; controller:inst12|cv[6]~1                                                                                                                   ; 1       ;
; controller:inst12|number[1]~0                                                                                                               ; 1       ;
; clk_multiplier:clkm1|inst35~0                                                                                                               ; 1       ;
; clk_multiplier:clkm2|inst35~0                                                                                                               ; 1       ;
; clk_multiplier:clkm3|inst29~0                                                                                                               ; 1       ;
; controller:inst12|sat~109                                                                                                                   ; 1       ;
; controller:inst12|sat~108                                                                                                                   ; 1       ;
; controller:inst12|sat~107                                                                                                                   ; 1       ;
; controller:inst12|sat~106                                                                                                                   ; 1       ;
; controller:inst12|sat~105                                                                                                                   ; 1       ;
; controller:inst12|sat~104                                                                                                                   ; 1       ;
; controller:inst12|sat~103                                                                                                                   ; 1       ;
; controller:inst12|sat~101                                                                                                                   ; 1       ;
; controller:inst12|sat~100                                                                                                                   ; 1       ;
; controller:inst12|sat~99                                                                                                                    ; 1       ;
; controller:inst12|sat~98                                                                                                                    ; 1       ;
; controller:inst12|sat~97                                                                                                                    ; 1       ;
; controller:inst12|sat~96                                                                                                                    ; 1       ;
; controller:inst12|sat~95                                                                                                                    ; 1       ;
; controller:inst12|sat~94                                                                                                                    ; 1       ;
; controller:inst12|sat~93                                                                                                                    ; 1       ;
; controller:inst12|sat~92                                                                                                                    ; 1       ;
; controller:inst12|sat~91                                                                                                                    ; 1       ;
; controller:inst12|sat~90                                                                                                                    ; 1       ;
; controller:inst12|sat~88                                                                                                                    ; 1       ;
; controller:inst12|sat~87                                                                                                                    ; 1       ;
; controller:inst12|sat~86                                                                                                                    ; 1       ;
; controller:inst12|sat~85                                                                                                                    ; 1       ;
; controller:inst12|sat~84                                                                                                                    ; 1       ;
; controller:inst12|sat~83                                                                                                                    ; 1       ;
; controller:inst12|sat~82                                                                                                                    ; 1       ;
; controller:inst12|sat~81                                                                                                                    ; 1       ;
; controller:inst12|sat~79                                                                                                                    ; 1       ;
; controller:inst12|sat~78                                                                                                                    ; 1       ;
; controller:inst12|sat~76                                                                                                                    ; 1       ;
; controller:inst12|sat~75                                                                                                                    ; 1       ;
; controller:inst12|sat~74                                                                                                                    ; 1       ;
; controller:inst12|sat~73                                                                                                                    ; 1       ;
; controller:inst12|sat~72                                                                                                                    ; 1       ;
; controller:inst12|sat~71                                                                                                                    ; 1       ;
; controller:inst12|sat~70                                                                                                                    ; 1       ;
; controller:inst12|sat~69                                                                                                                    ; 1       ;
; controller:inst12|sat~68                                                                                                                    ; 1       ;
; controller:inst12|sat~67                                                                                                                    ; 1       ;
; controller:inst12|sat~66                                                                                                                    ; 1       ;
; controller:inst12|sat~65                                                                                                                    ; 1       ;
; controller:inst12|sat~64                                                                                                                    ; 1       ;
; controller:inst12|sat~63                                                                                                                    ; 1       ;
; controller:inst12|sat[5]~62                                                                                                                 ; 1       ;
; controller:inst12|sat[5]~61                                                                                                                 ; 1       ;
; controller:inst12|sat~60                                                                                                                    ; 1       ;
; controller:inst12|sat~59                                                                                                                    ; 1       ;
; controller:inst12|sat~58                                                                                                                    ; 1       ;
; controller:inst12|sat~57                                                                                                                    ; 1       ;
; controller:inst12|sat~56                                                                                                                    ; 1       ;
; controller:inst12|sat~55                                                                                                                    ; 1       ;
; controller:inst12|sat[6]~54                                                                                                                 ; 1       ;
; controller:inst12|sat[6]~53                                                                                                                 ; 1       ;
; controller:inst12|sat~52                                                                                                                    ; 1       ;
; controller:inst12|sat~51                                                                                                                    ; 1       ;
; controller:inst12|sat~50                                                                                                                    ; 1       ;
; controller:inst12|sat~49                                                                                                                    ; 1       ;
; controller:inst12|sat~48                                                                                                                    ; 1       ;
; controller:inst12|sat~47                                                                                                                    ; 1       ;
; controller:inst12|sat[7]~46                                                                                                                 ; 1       ;
; controller:inst12|sat[7]~45                                                                                                                 ; 1       ;
; controller:inst12|sat~44                                                                                                                    ; 1       ;
; controller:inst12|sat~43                                                                                                                    ; 1       ;
; controller:inst12|sat~42                                                                                                                    ; 1       ;
; controller:inst12|sat~41                                                                                                                    ; 1       ;
; controller:inst12|sat~40                                                                                                                    ; 1       ;
; controller:inst12|sat~39                                                                                                                    ; 1       ;
; controller:inst12|sat[8]~38                                                                                                                 ; 1       ;
; controller:inst12|sat[8]~37                                                                                                                 ; 1       ;
; controller:inst12|sat~36                                                                                                                    ; 1       ;
; controller:inst12|sat~35                                                                                                                    ; 1       ;
; controller:inst12|sat~34                                                                                                                    ; 1       ;
; controller:inst12|sat~33                                                                                                                    ; 1       ;
; controller:inst12|sat~32                                                                                                                    ; 1       ;
; controller:inst12|sat~31                                                                                                                    ; 1       ;
; controller:inst12|sat[9]~30                                                                                                                 ; 1       ;
; controller:inst12|sat[9]~28                                                                                                                 ; 1       ;
; controller:inst12|sat[9]~27                                                                                                                 ; 1       ;
; controller:inst12|sat[9]~26                                                                                                                 ; 1       ;
; controller:inst12|sat[9]~25                                                                                                                 ; 1       ;
; controller:inst12|sat[9]~24                                                                                                                 ; 1       ;
; controller:inst12|sat[9]~22                                                                                                                 ; 1       ;
; controller:inst12|sat~21                                                                                                                    ; 1       ;
; controller:inst12|sat~20                                                                                                                    ; 1       ;
; controller:inst12|sat[8]~18                                                                                                                 ; 1       ;
; controller:inst12|LessThan2~1                                                                                                               ; 1       ;
; controller:inst12|LessThan2~0                                                                                                               ; 1       ;
; inst8~4                                                                                                                                     ; 1       ;
; controller:inst12|sat~16                                                                                                                    ; 1       ;
; controller:inst12|sat~15                                                                                                                    ; 1       ;
; controller:inst12|sat~13                                                                                                                    ; 1       ;
; controller:inst12|sat~12                                                                                                                    ; 1       ;
; controller:inst12|sat[8]~9                                                                                                                  ; 1       ;
; controller:inst12|sat[8]~8                                                                                                                  ; 1       ;
; controller:inst12|sat[8]~7                                                                                                                  ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[56]~165          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[56]~164          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[57]~163          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[58]~162          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[52]~161          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[52]~160          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[53]~159          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[54]~158          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[48]~157          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[48]~156          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[49]~155          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[50]~154          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[44]~153          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[44]~152          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[45]~151          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[46]~150          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[40]~149          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[40]~148          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[41]~147          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[42]~146          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[36]~145          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[36]~144          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[37]~143          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[38]~142          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[32]~141          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[32]~140          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[33]~139          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[34]~138          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[28]~137          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[28]~136          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[29]~135          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[30]~134          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[24]~133          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[24]~132          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[25]~131          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[26]~130          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[20]~129          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[20]~128          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[21]~127          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[22]~126          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[16]~125          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[16]~124          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[17]~123          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[18]~122          ; 1       ;
; controller:inst12|Equal14~2                                                                                                                 ; 1       ;
; controller:inst12|Equal14~1                                                                                                                 ; 1       ;
; controller:inst12|Equal14~0                                                                                                                 ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[12]~121          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[12]~120          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[13]~119          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[13]~118          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[14]~117          ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|StageOut[14]~116          ; 1       ;
; controller:inst12|sdc[0]                                                                                                                    ; 1       ;
; controller:inst12|Equal8~0                                                                                                                  ; 1       ;
; controller:inst12|Equal3~0                                                                                                                  ; 1       ;
; clk_multiplier:clkm3|inst40~0                                                                                                               ; 1       ;
; clk_multiplier:clkm1|inst40~1                                                                                                               ; 1       ;
; clk_multiplier:clkm2|inst40~1                                                                                                               ; 1       ;
; clk_multiplier:clkm3|inst34~1                                                                                                               ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[5]~8 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[4]~7 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[3]~5 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[2]~3 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_6_result_int[1]~1 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[4]~7 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[3]~5 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[3]~4 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[2]~3 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[2]~2 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[1]~1 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[1]~0 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[4]~7 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[3]~5 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[3]~4 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~3 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~1 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[3]~5 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[3]~4 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~3 ; 1       ;
; controller:inst12|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~1 ; 1       ;
; controller:inst12|sat[0]~2                                                                                                                  ; 1       ;
; controller:inst12|sat[1]~1                                                                                                                  ; 1       ;
; controller:inst12|sat[2]~0                                                                                                                  ; 1       ;
; controller:inst12|Add4~14                                                                                                                   ; 1       ;
; controller:inst12|Add4~13                                                                                                                   ; 1       ;
; controller:inst12|Add4~12                                                                                                                   ; 1       ;
; controller:inst12|Add4~11                                                                                                                   ; 1       ;
; controller:inst12|Add4~10                                                                                                                   ; 1       ;
; controller:inst12|Add4~9                                                                                                                    ; 1       ;
; controller:inst12|Add4~8                                                                                                                    ; 1       ;
; controller:inst12|Add4~7                                                                                                                    ; 1       ;
; controller:inst12|Add4~6                                                                                                                    ; 1       ;
; controller:inst12|Add4~5                                                                                                                    ; 1       ;
; controller:inst12|Add4~4                                                                                                                    ; 1       ;
; controller:inst12|Add4~3                                                                                                                    ; 1       ;
; controller:inst12|Add4~2                                                                                                                    ; 1       ;
; controller:inst12|Add4~1                                                                                                                    ; 1       ;
; controller:inst12|Add4~0                                                                                                                    ; 1       ;
; controller:inst12|Add15~18                                                                                                                  ; 1       ;
; controller:inst12|Add15~17                                                                                                                  ; 1       ;
; controller:inst12|Add15~16                                                                                                                  ; 1       ;
; controller:inst12|Add15~15                                                                                                                  ; 1       ;
; controller:inst12|Add15~14                                                                                                                  ; 1       ;
; controller:inst12|Add15~13                                                                                                                  ; 1       ;
; controller:inst12|Add15~12                                                                                                                  ; 1       ;
; controller:inst12|Add15~11                                                                                                                  ; 1       ;
; controller:inst12|Add15~10                                                                                                                  ; 1       ;
; controller:inst12|Add15~9                                                                                                                   ; 1       ;
; controller:inst12|Add15~8                                                                                                                   ; 1       ;
; controller:inst12|Add15~7                                                                                                                   ; 1       ;
; controller:inst12|Add15~6                                                                                                                   ; 1       ;
; controller:inst12|Add15~5                                                                                                                   ; 1       ;
; controller:inst12|Add15~4                                                                                                                   ; 1       ;
; controller:inst12|Add15~3                                                                                                                   ; 1       ;
; controller:inst12|Add15~2                                                                                                                   ; 1       ;
; controller:inst12|Add15~1                                                                                                                   ; 1       ;
; controller:inst12|Add15~0                                                                                                                   ; 1       ;
; controller:inst12|Add0~18                                                                                                                   ; 1       ;
; controller:inst12|Add0~17                                                                                                                   ; 1       ;
; controller:inst12|Add0~16                                                                                                                   ; 1       ;
; controller:inst12|Add0~15                                                                                                                   ; 1       ;
; controller:inst12|Add0~14                                                                                                                   ; 1       ;
; controller:inst12|Add0~13                                                                                                                   ; 1       ;
; controller:inst12|Add0~12                                                                                                                   ; 1       ;
; controller:inst12|Add0~11                                                                                                                   ; 1       ;
; controller:inst12|Add0~10                                                                                                                   ; 1       ;
; controller:inst12|Add0~9                                                                                                                    ; 1       ;
; controller:inst12|Add0~8                                                                                                                    ; 1       ;
; controller:inst12|Add0~7                                                                                                                    ; 1       ;
; controller:inst12|Add0~6                                                                                                                    ; 1       ;
; controller:inst12|Add0~5                                                                                                                    ; 1       ;
; controller:inst12|Add0~4                                                                                                                    ; 1       ;
; controller:inst12|Add0~3                                                                                                                    ; 1       ;
; controller:inst12|Add0~2                                                                                                                    ; 1       ;
; controller:inst12|Add0~1                                                                                                                    ; 1       ;
; controller:inst12|Add0~0                                                                                                                    ; 1       ;
; controller:inst12|Add10~18                                                                                                                  ; 1       ;
; controller:inst12|Add10~17                                                                                                                  ; 1       ;
; controller:inst12|Add10~16                                                                                                                  ; 1       ;
; controller:inst12|Add10~15                                                                                                                  ; 1       ;
; controller:inst12|Add10~14                                                                                                                  ; 1       ;
; controller:inst12|Add10~13                                                                                                                  ; 1       ;
; controller:inst12|Add10~12                                                                                                                  ; 1       ;
; controller:inst12|Add10~11                                                                                                                  ; 1       ;
; controller:inst12|Add10~10                                                                                                                  ; 1       ;
; controller:inst12|Add10~9                                                                                                                   ; 1       ;
; controller:inst12|Add10~8                                                                                                                   ; 1       ;
; controller:inst12|Add10~7                                                                                                                   ; 1       ;
; controller:inst12|Add10~6                                                                                                                   ; 1       ;
; controller:inst12|Add10~5                                                                                                                   ; 1       ;
; controller:inst12|Add10~4                                                                                                                   ; 1       ;
; controller:inst12|Add10~3                                                                                                                   ; 1       ;
; controller:inst12|Add10~2                                                                                                                   ; 1       ;
; controller:inst12|Add10~1                                                                                                                   ; 1       ;
; controller:inst12|Add10~0                                                                                                                   ; 1       ;
; controller:inst12|Add9~12                                                                                                                   ; 1       ;
; controller:inst12|Add9~11                                                                                                                   ; 1       ;
; controller:inst12|Add9~10                                                                                                                   ; 1       ;
; controller:inst12|Add9~9                                                                                                                    ; 1       ;
; controller:inst12|Add9~8                                                                                                                    ; 1       ;
; controller:inst12|Add9~7                                                                                                                    ; 1       ;
; controller:inst12|Add9~6                                                                                                                    ; 1       ;
; controller:inst12|Add9~5                                                                                                                    ; 1       ;
; controller:inst12|Add9~4                                                                                                                    ; 1       ;
; controller:inst12|Add9~3                                                                                                                    ; 1       ;
; controller:inst12|Add9~2                                                                                                                    ; 1       ;
; controller:inst12|Add9~1                                                                                                                    ; 1       ;
; controller:inst12|Add9~0                                                                                                                    ; 1       ;
; controller:inst12|Add8~13                                                                                                                   ; 1       ;
; controller:inst12|Add8~12                                                                                                                   ; 1       ;
; controller:inst12|Add8~11                                                                                                                   ; 1       ;
; controller:inst12|Add8~10                                                                                                                   ; 1       ;
; controller:inst12|Add8~9                                                                                                                    ; 1       ;
; controller:inst12|Add8~8                                                                                                                    ; 1       ;
; controller:inst12|Add8~7                                                                                                                    ; 1       ;
; controller:inst12|Add8~6                                                                                                                    ; 1       ;
; controller:inst12|Add8~5                                                                                                                    ; 1       ;
; controller:inst12|Add8~4                                                                                                                    ; 1       ;
; controller:inst12|Add8~3                                                                                                                    ; 1       ;
; controller:inst12|Add8~2                                                                                                                    ; 1       ;
; controller:inst12|Add8~1                                                                                                                    ; 1       ;
; controller:inst12|Add11~12                                                                                                                  ; 1       ;
; controller:inst12|Add11~11                                                                                                                  ; 1       ;
; controller:inst12|Add11~10                                                                                                                  ; 1       ;
; controller:inst12|Add11~9                                                                                                                   ; 1       ;
; controller:inst12|Add11~8                                                                                                                   ; 1       ;
; controller:inst12|Add11~7                                                                                                                   ; 1       ;
; controller:inst12|Add11~6                                                                                                                   ; 1       ;
; controller:inst12|Add11~5                                                                                                                   ; 1       ;
; controller:inst12|Add11~4                                                                                                                   ; 1       ;
; controller:inst12|Add11~3                                                                                                                   ; 1       ;
; controller:inst12|Add11~2                                                                                                                   ; 1       ;
; controller:inst12|Add11~1                                                                                                                   ; 1       ;
; controller:inst12|Add11~0                                                                                                                   ; 1       ;
; controller:inst12|Add7~16                                                                                                                   ; 1       ;
; controller:inst12|Add7~15                                                                                                                   ; 1       ;
; controller:inst12|Add7~14                                                                                                                   ; 1       ;
; controller:inst12|Add7~13                                                                                                                   ; 1       ;
; controller:inst12|Add7~12                                                                                                                   ; 1       ;
; controller:inst12|Add7~11                                                                                                                   ; 1       ;
; controller:inst12|Add7~10                                                                                                                   ; 1       ;
; controller:inst12|Add7~9                                                                                                                    ; 1       ;
; controller:inst12|Add7~8                                                                                                                    ; 1       ;
; controller:inst12|Add7~7                                                                                                                    ; 1       ;
; controller:inst12|Add7~6                                                                                                                    ; 1       ;
; controller:inst12|Add7~5                                                                                                                    ; 1       ;
; controller:inst12|Add7~4                                                                                                                    ; 1       ;
; controller:inst12|Add7~3                                                                                                                    ; 1       ;
; controller:inst12|Add7~2                                                                                                                    ; 1       ;
; controller:inst12|Add7~1                                                                                                                    ; 1       ;
; controller:inst12|Add7~0                                                                                                                    ; 1       ;
; controller:inst12|Add1~16                                                                                                                   ; 1       ;
; controller:inst12|Add1~15                                                                                                                   ; 1       ;
; controller:inst12|Add1~14                                                                                                                   ; 1       ;
; controller:inst12|Add1~13                                                                                                                   ; 1       ;
; controller:inst12|Add1~12                                                                                                                   ; 1       ;
; controller:inst12|Add1~11                                                                                                                   ; 1       ;
; controller:inst12|Add1~10                                                                                                                   ; 1       ;
; controller:inst12|Add1~9                                                                                                                    ; 1       ;
; controller:inst12|Add1~8                                                                                                                    ; 1       ;
; controller:inst12|Add1~7                                                                                                                    ; 1       ;
; controller:inst12|Add1~6                                                                                                                    ; 1       ;
; controller:inst12|Add1~5                                                                                                                    ; 1       ;
; controller:inst12|Add1~4                                                                                                                    ; 1       ;
; controller:inst12|Add1~3                                                                                                                    ; 1       ;
; controller:inst12|Add1~2                                                                                                                    ; 1       ;
; controller:inst12|Add1~1                                                                                                                    ; 1       ;
; controller:inst12|Add1~0                                                                                                                    ; 1       ;
; controller:inst12|Add3~18                                                                                                                   ; 1       ;
; controller:inst12|Add3~17                                                                                                                   ; 1       ;
; controller:inst12|Add3~16                                                                                                                   ; 1       ;
; controller:inst12|Add3~15                                                                                                                   ; 1       ;
; controller:inst12|Add3~14                                                                                                                   ; 1       ;
; controller:inst12|Add3~13                                                                                                                   ; 1       ;
; controller:inst12|Add3~12                                                                                                                   ; 1       ;
; controller:inst12|Add3~11                                                                                                                   ; 1       ;
; controller:inst12|Add3~10                                                                                                                   ; 1       ;
; controller:inst12|Add3~9                                                                                                                    ; 1       ;
; controller:inst12|Add3~8                                                                                                                    ; 1       ;
; controller:inst12|Add3~7                                                                                                                    ; 1       ;
; controller:inst12|Add3~6                                                                                                                    ; 1       ;
; controller:inst12|Add3~5                                                                                                                    ; 1       ;
; controller:inst12|Add3~4                                                                                                                    ; 1       ;
; controller:inst12|Add3~3                                                                                                                    ; 1       ;
; controller:inst12|Add3~2                                                                                                                    ; 1       ;
; controller:inst12|Add3~1                                                                                                                    ; 1       ;
; controller:inst12|Add3~0                                                                                                                    ; 1       ;
; controller:inst12|Add2~13                                                                                                                   ; 1       ;
; controller:inst12|Add2~11                                                                                                                   ; 1       ;
; controller:inst12|Add2~9                                                                                                                    ; 1       ;
; controller:inst12|Add2~7                                                                                                                    ; 1       ;
; controller:inst12|Add2~5                                                                                                                    ; 1       ;
; controller:inst12|Add2~3                                                                                                                    ; 1       ;
; controller:inst12|Add2~1                                                                                                                    ; 1       ;
; controller:inst12|Add6~18                                                                                                                   ; 1       ;
; controller:inst12|Add6~17                                                                                                                   ; 1       ;
; controller:inst12|Add6~16                                                                                                                   ; 1       ;
; controller:inst12|Add6~15                                                                                                                   ; 1       ;
; controller:inst12|Add6~14                                                                                                                   ; 1       ;
; controller:inst12|Add6~13                                                                                                                   ; 1       ;
; controller:inst12|Add6~12                                                                                                                   ; 1       ;
; controller:inst12|Add6~11                                                                                                                   ; 1       ;
; controller:inst12|Add6~10                                                                                                                   ; 1       ;
; controller:inst12|Add6~9                                                                                                                    ; 1       ;
; controller:inst12|Add6~8                                                                                                                    ; 1       ;
; controller:inst12|Add6~7                                                                                                                    ; 1       ;
; controller:inst12|Add6~6                                                                                                                    ; 1       ;
; controller:inst12|Add6~5                                                                                                                    ; 1       ;
; controller:inst12|Add6~4                                                                                                                    ; 1       ;
; controller:inst12|Add6~3                                                                                                                    ; 1       ;
; controller:inst12|Add6~2                                                                                                                    ; 1       ;
; controller:inst12|Add6~1                                                                                                                    ; 1       ;
; controller:inst12|Add6~0                                                                                                                    ; 1       ;
; controller:inst12|Add5~14                                                                                                                   ; 1       ;
; controller:inst12|Add5~13                                                                                                                   ; 1       ;
; controller:inst12|Add5~12                                                                                                                   ; 1       ;
; controller:inst12|Add5~11                                                                                                                   ; 1       ;
; controller:inst12|Add5~10                                                                                                                   ; 1       ;
; controller:inst12|Add5~9                                                                                                                    ; 1       ;
; controller:inst12|Add5~8                                                                                                                    ; 1       ;
; controller:inst12|Add5~7                                                                                                                    ; 1       ;
; controller:inst12|Add5~5                                                                                                                    ; 1       ;
; controller:inst12|Add5~3                                                                                                                    ; 1       ;
; controller:inst12|Add5~1                                                                                                                    ; 1       ;
; controller:inst12|Add13~18                                                                                                                  ; 1       ;
; controller:inst12|Add13~17                                                                                                                  ; 1       ;
; controller:inst12|Add13~16                                                                                                                  ; 1       ;
; controller:inst12|Add13~15                                                                                                                  ; 1       ;
; controller:inst12|Add13~14                                                                                                                  ; 1       ;
; controller:inst12|Add13~13                                                                                                                  ; 1       ;
; controller:inst12|Add13~12                                                                                                                  ; 1       ;
; controller:inst12|Add13~11                                                                                                                  ; 1       ;
; controller:inst12|Add13~10                                                                                                                  ; 1       ;
; controller:inst12|Add13~9                                                                                                                   ; 1       ;
; controller:inst12|Add13~8                                                                                                                   ; 1       ;
; controller:inst12|Add13~7                                                                                                                   ; 1       ;
; controller:inst12|Add13~6                                                                                                                   ; 1       ;
; controller:inst12|Add13~5                                                                                                                   ; 1       ;
; controller:inst12|Add13~4                                                                                                                   ; 1       ;
; controller:inst12|Add13~3                                                                                                                   ; 1       ;
; controller:inst12|Add13~2                                                                                                                   ; 1       ;
; controller:inst12|Add13~1                                                                                                                   ; 1       ;
; controller:inst12|Add13~0                                                                                                                   ; 1       ;
; controller:inst12|Add12~12                                                                                                                  ; 1       ;
; controller:inst12|Add12~11                                                                                                                  ; 1       ;
; controller:inst12|Add12~10                                                                                                                  ; 1       ;
; controller:inst12|Add12~9                                                                                                                   ; 1       ;
; controller:inst12|Add12~8                                                                                                                   ; 1       ;
; controller:inst12|Add12~7                                                                                                                   ; 1       ;
; controller:inst12|Add12~6                                                                                                                   ; 1       ;
; controller:inst12|Add12~5                                                                                                                   ; 1       ;
; controller:inst12|Add12~4                                                                                                                   ; 1       ;
; controller:inst12|Add12~3                                                                                                                   ; 1       ;
; controller:inst12|Add12~2                                                                                                                   ; 1       ;
; controller:inst12|Add12~1                                                                                                                   ; 1       ;
; controller:inst12|Add12~0                                                                                                                   ; 1       ;
; controller:inst12|Add14~18                                                                                                                  ; 1       ;
; controller:inst12|Add14~17                                                                                                                  ; 1       ;
; controller:inst12|Add14~16                                                                                                                  ; 1       ;
; controller:inst12|Add14~15                                                                                                                  ; 1       ;
; controller:inst12|Add14~14                                                                                                                  ; 1       ;
; controller:inst12|Add14~13                                                                                                                  ; 1       ;
; controller:inst12|Add14~12                                                                                                                  ; 1       ;
; controller:inst12|Add14~11                                                                                                                  ; 1       ;
; controller:inst12|Add14~10                                                                                                                  ; 1       ;
; controller:inst12|Add14~9                                                                                                                   ; 1       ;
; controller:inst12|Add14~8                                                                                                                   ; 1       ;
; controller:inst12|Add14~7                                                                                                                   ; 1       ;
; controller:inst12|Add14~6                                                                                                                   ; 1       ;
; controller:inst12|Add14~5                                                                                                                   ; 1       ;
; controller:inst12|Add14~4                                                                                                                   ; 1       ;
; controller:inst12|Add14~3                                                                                                                   ; 1       ;
; controller:inst12|Add14~2                                                                                                                   ; 1       ;
; controller:inst12|Add14~1                                                                                                                   ; 1       ;
; controller:inst12|Add14~0                                                                                                                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~8                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~7                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~5                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~3                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_6~1                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_5~7                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_5~5                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_5~4                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_5~3                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_5~2                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_5~1                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_5~0                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~7                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~5                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~4                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~3                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_4~1                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~7                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~5                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~4                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~3                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_3~1                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~7                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~5                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~4                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~3                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_2~1                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~7                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~5                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~4                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~3                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_1~1                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~7                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~5                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~4                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~3                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_14~1                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~7                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~5                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~4                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~3                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_13~1                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_12~7                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_12~5                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_12~4                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_12~3                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_12~1                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_11~7                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_11~5                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_11~4                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_11~3                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_11~1                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~7                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~5                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~4                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~3                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_10~1                   ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~7                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~5                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~4                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~3                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_9~1                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~7                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~5                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~4                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~3                    ; 1       ;
; controller:inst12|lpm_divide:Div1|lpm_divide_fem:auto_generated|sign_div_unsign_plh:divider|alt_u_div_k2f:divider|op_8~1                    ; 1       ;
; controller:inst12|Add22~27                                                                                                                  ; 1       ;
; controller:inst12|Add22~25                                                                                                                  ; 1       ;
; controller:inst12|Add22~23                                                                                                                  ; 1       ;
; controller:inst12|Add22~21                                                                                                                  ; 1       ;
; controller:inst12|Add22~19                                                                                                                  ; 1       ;
; controller:inst12|Add22~17                                                                                                                  ; 1       ;
; controller:inst12|Add22~15                                                                                                                  ; 1       ;
; controller:inst12|Add22~13                                                                                                                  ; 1       ;
; controller:inst12|Add22~11                                                                                                                  ; 1       ;
; controller:inst12|Add22~9                                                                                                                   ; 1       ;
; controller:inst12|Add22~7                                                                                                                   ; 1       ;
; controller:inst12|Add22~5                                                                                                                   ; 1       ;
; controller:inst12|Add22~3                                                                                                                   ; 1       ;
; controller:inst12|Add22~1                                                                                                                   ; 1       ;
; controller:inst12|Add22~0                                                                                                                   ; 1       ;
; controller:inst12|Add21~26                                                                                                                  ; 1       ;
; controller:inst12|Add21~25                                                                                                                  ; 1       ;
; controller:inst12|Add21~24                                                                                                                  ; 1       ;
; controller:inst12|Add21~23                                                                                                                  ; 1       ;
; controller:inst12|Add21~22                                                                                                                  ; 1       ;
; controller:inst12|Add21~21                                                                                                                  ; 1       ;
; controller:inst12|Add21~20                                                                                                                  ; 1       ;
; controller:inst12|Add21~19                                                                                                                  ; 1       ;
; controller:inst12|Add21~18                                                                                                                  ; 1       ;
; controller:inst12|Add21~17                                                                                                                  ; 1       ;
; controller:inst12|Add21~16                                                                                                                  ; 1       ;
; controller:inst12|Add21~15                                                                                                                  ; 1       ;
; controller:inst12|Add21~14                                                                                                                  ; 1       ;
; controller:inst12|Add21~13                                                                                                                  ; 1       ;
; controller:inst12|Add21~12                                                                                                                  ; 1       ;
; controller:inst12|Add21~11                                                                                                                  ; 1       ;
; controller:inst12|Add21~10                                                                                                                  ; 1       ;
; controller:inst12|Add21~9                                                                                                                   ; 1       ;
; controller:inst12|Add21~8                                                                                                                   ; 1       ;
; controller:inst12|Add21~7                                                                                                                   ; 1       ;
; controller:inst12|Add21~6                                                                                                                   ; 1       ;
; controller:inst12|Add21~5                                                                                                                   ; 1       ;
; controller:inst12|Add21~4                                                                                                                   ; 1       ;
; controller:inst12|Add21~3                                                                                                                   ; 1       ;
; controller:inst12|Add21~2                                                                                                                   ; 1       ;
; controller:inst12|Add21~1                                                                                                                   ; 1       ;
; controller:inst12|Add21~0                                                                                                                   ; 1       ;
; controller:inst12|Add20~24                                                                                                                  ; 1       ;
; controller:inst12|Add20~23                                                                                                                  ; 1       ;
; controller:inst12|Add20~22                                                                                                                  ; 1       ;
; controller:inst12|Add20~21                                                                                                                  ; 1       ;
; controller:inst12|Add20~20                                                                                                                  ; 1       ;
; controller:inst12|Add20~19                                                                                                                  ; 1       ;
; controller:inst12|Add20~18                                                                                                                  ; 1       ;
; controller:inst12|Add20~17                                                                                                                  ; 1       ;
; controller:inst12|Add20~16                                                                                                                  ; 1       ;
; controller:inst12|Add20~15                                                                                                                  ; 1       ;
; controller:inst12|Add20~14                                                                                                                  ; 1       ;
; controller:inst12|Add20~13                                                                                                                  ; 1       ;
; controller:inst12|Add20~12                                                                                                                  ; 1       ;
; controller:inst12|Add20~11                                                                                                                  ; 1       ;
; controller:inst12|Add20~10                                                                                                                  ; 1       ;
; controller:inst12|Add20~9                                                                                                                   ; 1       ;
; controller:inst12|Add20~8                                                                                                                   ; 1       ;
; controller:inst12|Add20~7                                                                                                                   ; 1       ;
; controller:inst12|Add20~6                                                                                                                   ; 1       ;
; controller:inst12|Add20~5                                                                                                                   ; 1       ;
; controller:inst12|Add20~4                                                                                                                   ; 1       ;
; controller:inst12|Add20~3                                                                                                                   ; 1       ;
; controller:inst12|Add20~2                                                                                                                   ; 1       ;
; controller:inst12|Add20~1                                                                                                                   ; 1       ;
; controller:inst12|Add20~0                                                                                                                   ; 1       ;
; controller:inst12|Add19~24                                                                                                                  ; 1       ;
; controller:inst12|Add19~23                                                                                                                  ; 1       ;
; controller:inst12|Add19~22                                                                                                                  ; 1       ;
; controller:inst12|Add19~21                                                                                                                  ; 1       ;
; controller:inst12|Add19~20                                                                                                                  ; 1       ;
; controller:inst12|Add19~19                                                                                                                  ; 1       ;
; controller:inst12|Add19~18                                                                                                                  ; 1       ;
; controller:inst12|Add19~17                                                                                                                  ; 1       ;
; controller:inst12|Add19~16                                                                                                                  ; 1       ;
; controller:inst12|Add19~15                                                                                                                  ; 1       ;
; controller:inst12|Add19~14                                                                                                                  ; 1       ;
; controller:inst12|Add19~13                                                                                                                  ; 1       ;
; controller:inst12|Add19~12                                                                                                                  ; 1       ;
; controller:inst12|Add19~11                                                                                                                  ; 1       ;
; controller:inst12|Add19~10                                                                                                                  ; 1       ;
; controller:inst12|Add19~9                                                                                                                   ; 1       ;
; controller:inst12|Add19~8                                                                                                                   ; 1       ;
; controller:inst12|Add19~7                                                                                                                   ; 1       ;
; controller:inst12|Add19~6                                                                                                                   ; 1       ;
; controller:inst12|Add19~5                                                                                                                   ; 1       ;
; controller:inst12|Add19~4                                                                                                                   ; 1       ;
; controller:inst12|Add19~3                                                                                                                   ; 1       ;
; controller:inst12|Add19~2                                                                                                                   ; 1       ;
; controller:inst12|Add19~1                                                                                                                   ; 1       ;
; controller:inst12|Add19~0                                                                                                                   ; 1       ;
; controller:inst12|average[11]~38                                                                                                            ; 1       ;
; controller:inst12|average[10]~37                                                                                                            ; 1       ;
; controller:inst12|average[10]~36                                                                                                            ; 1       ;
; controller:inst12|average[9]~35                                                                                                             ; 1       ;
; controller:inst12|average[9]~34                                                                                                             ; 1       ;
; controller:inst12|average[8]~33                                                                                                             ; 1       ;
; controller:inst12|average[8]~32                                                                                                             ; 1       ;
; controller:inst12|average[7]~31                                                                                                             ; 1       ;
; controller:inst12|average[7]~30                                                                                                             ; 1       ;
; controller:inst12|average[6]~29                                                                                                             ; 1       ;
; controller:inst12|average[6]~28                                                                                                             ; 1       ;
; controller:inst12|average[5]~27                                                                                                             ; 1       ;
; controller:inst12|average[5]~26                                                                                                             ; 1       ;
; controller:inst12|average[4]~25                                                                                                             ; 1       ;
; controller:inst12|average[4]~24                                                                                                             ; 1       ;
; controller:inst12|average[3]~23                                                                                                             ; 1       ;
; controller:inst12|average[3]~22                                                                                                             ; 1       ;
; controller:inst12|average[2]~21                                                                                                             ; 1       ;
; controller:inst12|average[2]~20                                                                                                             ; 1       ;
; controller:inst12|average[1]~19                                                                                                             ; 1       ;
; controller:inst12|average[1]~18                                                                                                             ; 1       ;
; controller:inst12|average[0]~17                                                                                                             ; 1       ;
; controller:inst12|average[0]~16                                                                                                             ; 1       ;
; controller:inst12|average[0]~15                                                                                                             ; 1       ;
; controller:inst12|average[0]~13                                                                                                             ; 1       ;
; controller:inst12|Add17~24                                                                                                                  ; 1       ;
; controller:inst12|Add17~23                                                                                                                  ; 1       ;
; controller:inst12|Add17~22                                                                                                                  ; 1       ;
; controller:inst12|Add17~21                                                                                                                  ; 1       ;
; controller:inst12|Add17~20                                                                                                                  ; 1       ;
; controller:inst12|Add17~19                                                                                                                  ; 1       ;
; controller:inst12|Add17~18                                                                                                                  ; 1       ;
; controller:inst12|Add17~17                                                                                                                  ; 1       ;
; controller:inst12|Add17~16                                                                                                                  ; 1       ;
; controller:inst12|Add17~15                                                                                                                  ; 1       ;
; controller:inst12|Add17~14                                                                                                                  ; 1       ;
; controller:inst12|Add17~13                                                                                                                  ; 1       ;
; controller:inst12|Add17~12                                                                                                                  ; 1       ;
; controller:inst12|Add17~11                                                                                                                  ; 1       ;
; controller:inst12|Add17~10                                                                                                                  ; 1       ;
; controller:inst12|Add17~9                                                                                                                   ; 1       ;
; controller:inst12|Add17~8                                                                                                                   ; 1       ;
; controller:inst12|Add17~7                                                                                                                   ; 1       ;
; controller:inst12|Add17~6                                                                                                                   ; 1       ;
; controller:inst12|Add17~5                                                                                                                   ; 1       ;
; controller:inst12|Add17~4                                                                                                                   ; 1       ;
; controller:inst12|Add17~3                                                                                                                   ; 1       ;
; controller:inst12|Add17~2                                                                                                                   ; 1       ;
; controller:inst12|Add17~1                                                                                                                   ; 1       ;
; controller:inst12|Add17~0                                                                                                                   ; 1       ;
; controller:inst12|Add16~24                                                                                                                  ; 1       ;
; controller:inst12|Add16~23                                                                                                                  ; 1       ;
; controller:inst12|Add16~22                                                                                                                  ; 1       ;
; controller:inst12|Add16~21                                                                                                                  ; 1       ;
; controller:inst12|Add16~20                                                                                                                  ; 1       ;
; controller:inst12|Add16~19                                                                                                                  ; 1       ;
; controller:inst12|Add16~18                                                                                                                  ; 1       ;
; controller:inst12|Add16~17                                                                                                                  ; 1       ;
; controller:inst12|Add16~16                                                                                                                  ; 1       ;
; controller:inst12|Add16~15                                                                                                                  ; 1       ;
; controller:inst12|Add16~14                                                                                                                  ; 1       ;
; controller:inst12|Add16~13                                                                                                                  ; 1       ;
; controller:inst12|Add16~12                                                                                                                  ; 1       ;
; controller:inst12|Add16~11                                                                                                                  ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,018 / 54,004 ( 2 % ) ;
; C16 interconnects           ; 10 / 2,100 ( < 1 % )   ;
; C4 interconnects            ; 509 / 36,000 ( 1 % )   ;
; Direct links                ; 241 / 54,004 ( < 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 266 / 18,752 ( 1 % )   ;
; R24 interconnects           ; 10 / 1,900 ( < 1 % )   ;
; R4 interconnects            ; 610 / 46,920 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.47) ; Number of LABs  (Total = 58) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 8                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 3                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
; 14                                          ; 4                            ;
; 15                                          ; 8                            ;
; 16                                          ; 21                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.16) ; Number of LABs  (Total = 58) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 13                           ;
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 12.84) ; Number of LABs  (Total = 58) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 2                            ;
; 4                                            ; 6                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 4                            ;
; 14                                           ; 8                            ;
; 15                                           ; 8                            ;
; 16                                           ; 6                            ;
; 17                                           ; 0                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.62) ; Number of LABs  (Total = 58) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 10                           ;
; 3                                               ; 4                            ;
; 4                                               ; 4                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 3                            ;
; 8                                               ; 5                            ;
; 9                                               ; 2                            ;
; 10                                              ; 7                            ;
; 11                                              ; 4                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
; 14                                              ; 3                            ;
; 15                                              ; 1                            ;
; 16                                              ; 2                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 1                            ;
; 27                                              ; 1                            ;
; 28                                              ; 0                            ;
; 29                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.40) ; Number of LABs  (Total = 58) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 6                            ;
; 3                                            ; 3                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 3                            ;
; 13                                           ; 3                            ;
; 14                                           ; 0                            ;
; 15                                           ; 4                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 3                            ;
; 28                                           ; 2                            ;
; 29                                           ; 4                            ;
; 30                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; C0,inst3,I/O    ; C0                   ; 54.0              ;
; I/O             ; C0                   ; 49.0              ;
; inst3,I/O       ; C0                   ; 16.6              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                           ;
+--------------------------+--------------------------+-------------------+
; Source Register          ; Destination Register     ; Delay Added in ns ;
+--------------------------+--------------------------+-------------------+
; C0                       ; controller:inst12|sat[5] ; 3.631             ;
; C2                       ; controller:inst12|sat[9] ; 2.677             ;
; C3                       ; controller:inst12|sat[9] ; 2.677             ;
; C1                       ; controller:inst12|sat[9] ; 2.677             ;
; controller:inst12|sat[9] ; controller:inst12|sat[9] ; 2.605             ;
; controller:inst12|sat[6] ; controller:inst12|sat[9] ; 2.605             ;
; controller:inst12|sat[5] ; controller:inst12|sat[9] ; 2.605             ;
; controller:inst12|sat[4] ; controller:inst12|sat[9] ; 2.605             ;
; controller:inst12|sat[3] ; controller:inst12|sat[9] ; 2.605             ;
; controller:inst12|sat[8] ; controller:inst12|sat[9] ; 2.605             ;
; controller:inst12|sat[7] ; controller:inst12|sat[9] ; 2.605             ;
; inst3                    ; controller:inst12|sat[9] ; 2.605             ;
; inst4                    ; controller:inst12|sat[9] ; 2.605             ;
; controller:inst12|cv[6]  ; controller:inst12|cv[2]  ; 1.240             ;
; controller:inst12|cv[3]  ; controller:inst12|cv[2]  ; 1.240             ;
; controller:inst12|cv[1]  ; controller:inst12|cv[2]  ; 1.240             ;
; controller:inst12|cv[2]  ; controller:inst12|cv[2]  ; 1.240             ;
; controller:inst12|cv[5]  ; controller:inst12|cv[2]  ; 1.240             ;
; controller:inst12|cv[4]  ; controller:inst12|cv[2]  ; 1.240             ;
; controller:inst12|cv[0]  ; controller:inst12|cv[2]  ; 1.240             ;
; controller:inst12|ev[0]  ; controller:inst12|cv[2]  ; 1.240             ;
; controller:inst12|ev[1]  ; controller:inst12|cv[2]  ; 1.240             ;
; controller:inst12|sat[1] ; controller:inst12|sat[9] ; 1.114             ;
; controller:inst12|sat[0] ; controller:inst12|sat[9] ; 1.114             ;
; controller:inst12|sat[2] ; controller:inst12|sat[9] ; 1.114             ;
+--------------------------+--------------------------+-------------------+
Note: This table only shows the top 25 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "nmm"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 58 pins of 74 total pins
    Info (169086): Pin L0 not assigned to an exact location on the device
    Info (169086): Pin L1 not assigned to an exact location on the device
    Info (169086): Pin L2 not assigned to an exact location on the device
    Info (169086): Pin L3 not assigned to an exact location on the device
    Info (169086): Pin AT[9] not assigned to an exact location on the device
    Info (169086): Pin AT[8] not assigned to an exact location on the device
    Info (169086): Pin AT[7] not assigned to an exact location on the device
    Info (169086): Pin AT[6] not assigned to an exact location on the device
    Info (169086): Pin AT[5] not assigned to an exact location on the device
    Info (169086): Pin AT[4] not assigned to an exact location on the device
    Info (169086): Pin AT[3] not assigned to an exact location on the device
    Info (169086): Pin AT[2] not assigned to an exact location on the device
    Info (169086): Pin AT[1] not assigned to an exact location on the device
    Info (169086): Pin AT[0] not assigned to an exact location on the device
    Info (169086): Pin DC[3] not assigned to an exact location on the device
    Info (169086): Pin DC[2] not assigned to an exact location on the device
    Info (169086): Pin DC[1] not assigned to an exact location on the device
    Info (169086): Pin DC[0] not assigned to an exact location on the device
    Info (169086): Pin M[9] not assigned to an exact location on the device
    Info (169086): Pin M[8] not assigned to an exact location on the device
    Info (169086): Pin M[7] not assigned to an exact location on the device
    Info (169086): Pin M[6] not assigned to an exact location on the device
    Info (169086): Pin M[5] not assigned to an exact location on the device
    Info (169086): Pin M[4] not assigned to an exact location on the device
    Info (169086): Pin M[3] not assigned to an exact location on the device
    Info (169086): Pin M[2] not assigned to an exact location on the device
    Info (169086): Pin M[1] not assigned to an exact location on the device
    Info (169086): Pin M[0] not assigned to an exact location on the device
    Info (169086): Pin MC[9] not assigned to an exact location on the device
    Info (169086): Pin MC[8] not assigned to an exact location on the device
    Info (169086): Pin MC[7] not assigned to an exact location on the device
    Info (169086): Pin MC[6] not assigned to an exact location on the device
    Info (169086): Pin MC[5] not assigned to an exact location on the device
    Info (169086): Pin MC[4] not assigned to an exact location on the device
    Info (169086): Pin MC[3] not assigned to an exact location on the device
    Info (169086): Pin MC[2] not assigned to an exact location on the device
    Info (169086): Pin MC[1] not assigned to an exact location on the device
    Info (169086): Pin MC[0] not assigned to an exact location on the device
    Info (169086): Pin T[15] not assigned to an exact location on the device
    Info (169086): Pin T[14] not assigned to an exact location on the device
    Info (169086): Pin T[13] not assigned to an exact location on the device
    Info (169086): Pin T[12] not assigned to an exact location on the device
    Info (169086): Pin T[11] not assigned to an exact location on the device
    Info (169086): Pin T[10] not assigned to an exact location on the device
    Info (169086): Pin T[9] not assigned to an exact location on the device
    Info (169086): Pin T[8] not assigned to an exact location on the device
    Info (169086): Pin T[7] not assigned to an exact location on the device
    Info (169086): Pin T[6] not assigned to an exact location on the device
    Info (169086): Pin T[5] not assigned to an exact location on the device
    Info (169086): Pin T[4] not assigned to an exact location on the device
    Info (169086): Pin T[3] not assigned to an exact location on the device
    Info (169086): Pin T[2] not assigned to an exact location on the device
    Info (169086): Pin T[1] not assigned to an exact location on the device
    Info (169086): Pin T[0] not assigned to an exact location on the device
    Info (169086): Pin C3 not assigned to an exact location on the device
    Info (169086): Pin C0 not assigned to an exact location on the device
    Info (169086): Pin C2 not assigned to an exact location on the device
    Info (169086): Pin C1 not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'nmm.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node and2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node inst8 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node and1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 58 (unused VREF, 3.3V VCCIO, 4 input, 54 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.73 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 67 output pins without output pin load capacitance assignment
    Info (306007): Pin "c_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "L0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "L1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "L2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "L3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AT[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AT[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AT[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AT[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AT[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AT[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AT[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AT[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AT[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AT[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "M[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "M[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "M[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "M[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "M[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "M[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "M[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "M[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "M[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "M[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MC[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MC[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "T[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file F:/Data/Save/NMM/output_files/nmm.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4844 megabytes
    Info: Processing ended: Tue Oct 17 08:36:38 2023
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/Data/Save/NMM/output_files/nmm.fit.smsg.


