>Dmel_RG2
CTCTGCCTTGCGCCCGCGTCCTT
>Dmel_RG3
CTCTGCCTTGCGCCCGCGTCCTT
>Dmel_RG5
CTCTGCCTTGCGCCCGCGTCCTT
>Dmel_RG9
CTCTGCCTTGCGCCCGCGTCCTT
>Dmel_RG18N
CTCTGCCTTGCGCCCGCGTCCTT
>Dmel_RG19
CTCTGCCTTGCGCCCGCGTCCTT
>Dmel_RG22
CTCTGCCTTGCGCCCGCGTCCTT
>Dmel_RG24
CTCTGCCTTGCGCCCGCGTCCTT
>Dmel_RG25
CTCTGCCTTGCGCCCGCGTCCTT
>Dmel_RG28
CTCTGCCTTGCGCCCGCGTCCTT
>Dmel_RG32N
CTCTGCCTTGCGCCCGCGTCCTT
>Dmel_RG34
CTCTGCCTTGCGCCCGCGTCCTT
>Dmel_RG36
CTCTGCCTTGCGCCCGCGTCCTT
>Dmel_RG38N
CTCTGCCTTGCGCCCGCGTCCTT
>Dsim_MD03
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD06
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD105
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD106
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD146
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD15
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD197
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD199
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD201
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD221
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD224
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD225
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD233
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD235
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD238
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD243
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD251
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD255
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD63
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD72
CTCCGCCCTGCGCCCGCGTCCTT
>Dsim_MD73
CTCCGCCCTGCGCCCGCGTCCTT
>Dyak_528_14764
CTCCGCCCTGCGCCCGCGTCCTT
>Dere_528_14764
CTCCGCCCTGCGCCCGCGTCCTT
