---
title: "Day-1 Sysyem Verilog" 
date: "2025-07-14"
thumbnail: "../../../assets/img/SystemVerilog/image.png"
---

# SystemVerilog ê¸°ë³¸ ê°œë… ì •ë¦¬


## `blocking (=)` vs `non-blocking (<=)`

**ğŸ“Œ ê°œë… ìš”ì•½**

| êµ¬ë¶„              | `=` (Blocking)                      | `<=` (Non-blocking)                        |
|-------------------|-------------------------------------|--------------------------------------------|
| ì´ë¦„              | Blocking assignment                | Non-blocking assignment                    |
| ë™ì‘ ë°©ì‹         | **ìˆœì°¨ì  ì‹¤í–‰** (í•œ ì¤„ì”© ì°¨ë¡€ë¡œ ì‹¤í–‰ë¨) | **ë³‘ë ¬ ì‹¤í–‰** (ëª¨ë“  í• ë‹¹ì´ ë™ì‹œì— ì˜ˆì•½ë¨)     |
| ì£¼ë¡œ ì‚¬ìš© ìœ„ì¹˜    | `combinational logic` (ì¡°í•© ë…¼ë¦¬)   | `sequential logic` (ìˆœì°¨ ë…¼ë¦¬)             |
| ë™ì‘ ìˆœì„œ         | ì¦‰ì‹œ ê°’ í• ë‹¹                         | ì´ë²¤íŠ¸ íì— ê°’ ì˜ˆì•½ â†’ ë‚˜ì¤‘ì— í•œ ë²ˆì— ê°±ì‹      |
| ì‹œë®¬ë ˆì´ì…˜ ê²°ê³¼   | ì˜ë„ì¹˜ ì•Šì€ ë™ì‘ì´ ë°œìƒí•  ìˆ˜ ìˆìŒ     | ì˜ë„í•œ ë™ì‘ ìœ ì§€ ê°€ëŠ¥                      |
| race condition    | ë°œìƒ ê°€ëŠ¥ì„± ë†’ìŒ                    | ë°©ì§€ ê°€ëŠ¥ (ìˆœì°¨ì  ë ˆì§€ìŠ¤í„° ì„¤ê³„ì— ì í•©)      |























## ğŸ§ª Testbench ê´€ì ì—ì„œì˜ ìš©ì–´

- **Driver**: DUTì˜ **ì…ë ¥**ì„ ë‹´ë‹¹  
  â†’ ì¶œë ¥ ì‹œì—ëŠ” `FF(clk)` ì²˜ë¦¬ í•„ìš”
- **Monitor**: DUTì˜ **ì¶œë ¥**ì„ ë‹´ë‹¹  
  â†’ ì¶œë ¥ ì‹œì—ëŠ” **ë¹„ë™ê¸°(non-clk)** ì²˜ë¦¬ í•„ìš”
- **Sample**: Monitorê°€ DUTì˜ ì¶œë ¥ì„ **ìƒ˜í”Œë§**í•˜ëŠ” ê²ƒ

---

## ğŸ”§ task vs function

| í•­ëª©       | `task`                       | `function`                 |
|------------|------------------------------|----------------------------|
| ì‹œê°„ íë¦„   | ìˆìŒ (`#`, `@` ì‚¬ìš© ê°€ëŠ¥)       | ì—†ìŒ                        |
| ë°˜í™˜ ê°’     | ì—†ìŒ                         | ìˆìŒ                        |
| ì‚¬ìš© ìš©ë„   | ë™ì‘ ìˆœì„œë‚˜ ì§€ì—° í¬í•¨ ì‘ì—… ì²˜ë¦¬ | ê³„ì‚°, ê°„ë‹¨í•œ ë¡œì§ ë“±        |

---

## ğŸ—‚ íŒŒì¼ í™•ì¥ì

- `.sv`: **SystemVerilog** íŒŒì¼ â†’ **ì»´íŒŒì¼ëŸ¬ í•„ìš”**
- `.v`: **Verilog** íŒŒì¼

> âœ… `.sv`ëŠ” ì§€ì› ê°€ëŠ¥í•œ ì‹œë®¬ë ˆì´í„°ë‚˜ íˆ´ì—ì„œë§Œ ì‘ë™í•˜ë¯€ë¡œ í™˜ê²½ ì„¤ì • í•„ìš”

---

## ğŸ§± Class ê´€ë ¨ ê°œë…

- ClassëŠ” **í•¨ìˆ˜í˜• êµ¬ì¡°**ë¥¼ ê°€ì§€ë©° `task` ì‚¬ìš© ê°€ëŠ¥
- ê·¸ëŸ¬ë‚˜ ë‚´ë¶€ì—ì„œëŠ” `initial`, `always` ì‚¬ìš© ë¶ˆê°€  
  â†’ ì´ìœ : **ì‹œê°„ íë¦„**ì´ ì—†ê¸° ë•Œë¬¸

---

## â± Delay í‘œí˜„ ë°©ë²•

- `#`: **timescale ê¸°ì¤€ì˜ ì§€ì—°**
- `##`: **clock ì£¼ê¸°ë¥¼ ì§€ë‚œë‹¤ëŠ” ì˜ë¯¸**


```sv
##4  // clkì„ 4ë²ˆ ì§€ë‚˜ëŠ” ì˜ë¯¸

// ì–´ë–¤ í´ëŸ­ì¸ì§€ ëª…í™•í•˜ì§€ ì•Šê¸° ë•Œë¬¸ì— ì•„ë˜ì²˜ëŸ¼ ì‘ì„±í•˜ëŠ” ê²ƒì´ ì•ˆì „:
repeat(4) @(posedge clk);
```

## âš™ï¸ ê¸°ë³¸ ë°ì´í„° íƒ€ì…
ê¸°ë³¸ Default ê°’:

- ê°’: x

- Signed: unsigned

- ìƒíƒœ: 4-state (0, 1, z, x)

| íƒ€ì…        | í¬ê¸°    | Signed | ìƒíƒœ      |
| --------- | ----- | ------ | ------- |
| `integer` | 32bit | Yes    | 4-state |
| `int`     | 32bit | No     | 2-state |

## ğŸ“ Dynamic Array ê´€ë ¨

- ê°¯ìˆ˜ ë°˜ë“œì‹œ ì„ ì–¸ í•„ìˆ˜ â†’ ì•ˆ í•˜ë©´ ì»´íŒŒì¼ ì—ëŸ¬ ë°œìƒ

- ë‚¨ëŠ” ë¶€ë¶„ì€ Xë¡œ ì´ˆê¸°í™”ë¨

- delete() ì‚¬ìš© ì‹œ ì „ë¶€ Xë¡œ ì´ˆê¸°í™”