## proagazione del ritardo

* i circuiti logici rispondono con un ritardo di  ~1E-9 s
* le porte in cascata sommano il ritardo
* il sommatore normale (ad esempio) ha un ritado lungo: implementazone **lenta**

si usano circuiti più sofisticati per ottenere circuiti più veloci

---
## circuiti con memoria

sfruttando i ritardi dei circuiti possiamo realizzare circuiti in cui l'input a effetti sull'output

il più semplice è il **latch SR** che sfrutta la retroazione (è chiamato anche circuito bistabile)

##### (fig. 1.8.1)

con la retroazione sorge il problema della sincronizzazione degli ingressi e delle uscite:
clock

---
## latch sincronizzato

##### (fig. 1.8.2)

funziona come il precedente, però l'abilitazione alla scrittura è controllata da un clock

(level-triggered)

il clock è un'onda periodica quadra

---
## latch D

##### (fig. 1.8.3)

il latch di tipo D è temporizzato come il preceente ma registra l'ultimo stato dell'input
al momento in cui il clock ha voltaggio alto

---
## flip-flop

si comportano in modo diverso dai latch per quanto riguarda il clock.

i latch cambiano quanto il clock è alto, i flip-flop cambian quando il clock cambia valore

(edge-triggeed)

---
## clock a impulsi

usa i ritardi per trasformate il clock in brevissimi impulsi

#####  (fig. 1.8.4)

guarda il disegno e arrangiati

---
## flip-flop master-slave

è più affidabile ed assomiglia ad in latch

#####  (fig. 1.8.5)

---
---
## classificazione

azoinamento: 
* level-triggered (latch)
* edge-triggered (flip-flop)

vari tipi:
* S-R
* D
* J-K (tipo il S-R ma si attiv aquando sono entrambi a 1)
* T (solo un ingresso, cambia stato con T=1)

(ad alcuni non piace così)

---
---
## rappresentazione grafica

guarda le figure

##### (fig 1.8.6)

---
---
---
## registri

collezoine di N elementi di 1 bit per memorizzare N bit controllati da un comune clock negato da una porta ed all'ingresso del latch