# üñ®Ô∏è M√≥dulo 02: Dise√±o de PCB con IA

## Dise√±a Placas de Circuito Impreso Profesionales con KiCAD y OpenCode

> **Para Electr√≥nicos/Mecatr√≥nicos**: Este m√≥dulo te ense√±a a transformar esquem√°ticos en PCBs profesionales listos para fabricaci√≥n. Aprender√°s dise√±o de layout, routing, design rules, y optimizaci√≥n con OpenCode como asistente de ingenier√≠a.

**‚è±Ô∏è Duraci√≥n**: 4 horas  
**üë§ Nivel**: Intermedio (requiere M√≥dulo 01 completado)  
**üéØ Objetivo**: Dise√±ar PCBs de calidad industrial listos para fabricaci√≥n

---

## üéì ¬øQu√© Vas a Lograr?

1. ‚úÖ **Layout profesional** - Organizar componentes siguiendo mejores pr√°cticas
2. ‚úÖ **Routing eficiente** - Rutear pistas con criterio t√©cnico y est√©tico
3. ‚úÖ **Design rules** - Configurar y verificar reglas de fabricaci√≥n
4. ‚úÖ **Gerber files** - Generar archivos de fabricaci√≥n profesionales
5. ‚úÖ **IA para PCB** - OpenCode como asistente de dise√±o y optimizaci√≥n

---

## ü§î ¬øQu√© es Dise√±o de PCB?

### Analog√≠a: Plano de una Ciudad El√©ctrica

```mermaid
%%{init: {'theme':'base', 'themeVariables': {'fontSize':'18px'}}}%%
mindmap
  root((Dise√±o de PCB))
    Ciudad
      Calles = Pistas de cobre
      Edificios = Componentes
      T√∫neles = V√≠as entre capas
      Zonas verdes = Ground planes
      Sem√°foros = Reglas de tr√°fico
    PCB
      Traces = Conexiones
      Componentes = Partes electr√≥nicas
      V√≠as = Conexiones verticales
      Copper pour = Planos de tierra
      Design rules = Reglas de dise√±o
```

**Dise√±o de PCB** = El "mapa de rutas" f√≠sico que convierte conexiones l√≥gicas del esquem√°tico en una placa f√≠sica fabricable.

### ¬øPor Qu√© es Cr√≠tico Dise√±ar Bien PCBs?

**Realidad del mercado paraguayo**:
- ‚úÖ **Fabricaci√≥n local** - FPUNA tiene fresadora CNC para prototipos
- ‚úÖ **Fabricaci√≥n internacional** - JLCPCB/PCBWay env√≠an a Paraguay (2-3 semanas)
- ‚úÖ **Costos accesibles** - 5 PCBs desde USD 2 + env√≠o USD 15-20
- ‚úÖ **Proyectos comerciales** - Startups paraguayas necesitan prototipos de calidad

**PCB mal dise√±ado** = Dinero perdido en fabricaci√≥n + tiempo perdido rehaci√©ndolo üö´

---

## üìä El Flujo de Dise√±o de PCB

```mermaid
%%{init: {'theme':'base', 'themeVariables': {'fontSize':'18px'}}}%%
graph TD
    Start[Esquem√°tico Aprobado] --> Q{¬øListo para PCB?}
    
    Q --> A[üìê Component Placement<br/>Ubicaci√≥n estrat√©gica]
    Q --> B[üìè Design Rules<br/>Configurar fabricante]
    Q --> C[üé® Board Outline<br/>Forma y tama√±o]
    
    A --> D[Routing<br/>Conexiones de cobre]
    B --> D
    C --> D
    
    D --> E{¬øDRC Pass?}
    E -->|No| D
    E -->|S√≠| F[üåç Ground Planes<br/>Copper pour]
    
    F --> G[üìÑ Gerber Files<br/>Fabricaci√≥n]
    
    style A fill:#1b5e20
    style B fill:#e65100
    style C fill:#4a148c
    style D fill:#0d47a1
    style G fill:#FFD700
```

**Analog√≠a local**: Como dise√±ar el plano el√©ctrico de una casa en Asunci√≥n - necesitas ubicar enchufes, calcular cable, y cumplir normas de ANDE antes de instalar.

---

## üè¢ Parte 1: Fundamentos de PCB (60 min)

### Concepto: Anatom√≠a de una PCB

**Analog√≠a**: Como un edificio de varios pisos - cada piso tiene cableado, pero tambi√©n hay conexiones verticales (ascensores/escaleras).

```mermaid
%%{init: {'theme':'base', 'themeVariables': {'fontSize':'18px'}}}%%
graph TD
    subgraph "Capas de una PCB (2 capas t√≠pica)"
        A[üî¥ Top Layer - Copper<br/>Componentes + pistas]
        B[üü¢ Soldermask - Verde<br/>Protecci√≥n del cobre]
        C[‚ö™ Silkscreen - Blanca<br/>Referencias y texto]
        D[üü° Substrate - FR4<br/>Material base]
        E[üîµ Bottom Layer - Copper<br/>Pistas y ground]
        F[üü¢ Soldermask - Verde<br/>Protecci√≥n inferior]
        
        A --> B
        B --> C
        C --> D
        D --> E
        E --> F
    end
    
    style A fill:#b71c1c
    style B fill:#1b5e20
    style C fill:#F5F5F5
    style D fill:#e65100
    style E fill:#0d47a1
    style F fill:#1b5e20
```

### Capas de PCB Explicadas

**1. Copper Layers (Capas de Cobre)**
```
- Top Copper (F.Cu): Pistas y pads en cara superior
- Bottom Copper (B.Cu): Pistas y pads en cara inferior
- Inner Layers (In1.Cu, In2.Cu): Solo en PCBs de 4+ capas

Espesor t√≠pico: 35¬µm (1 oz/ft¬≤) o 70¬µm (2 oz/ft¬≤)
```

**2. Soldermask (M√°scara de Soldadura)**
```
- Protege cobre de oxidaci√≥n
- Evita cortocircuitos al soldar
- Color t√≠pico: Verde (tambi√©n rojo, azul, negro, blanco)

Expone solo pads donde se suelda
```

**3. Silkscreen (Serigraf√≠a)**
```
- Referencias de componentes (R1, C1, U1...)
- Indicadores de polaridad
- Logos, versi√≥n, notas
- Color t√≠pico: Blanco (o negro en PCBs negras)
```

**4. Substrate (Sustrato)**
```
- Material base: FR4 (fibra de vidrio + resina epoxi)
- Espesor est√°ndar: 1.6mm
- Alternativas: FR4 delgado (0.8mm), aluminio (LED boards)
```

### Tipos de PCB por Capas

```mermaid
%%{init: {'theme':'base', 'themeVariables': {'fontSize':'18px'}}}%%
graph LR
    subgraph "1 Capa"
        A[Top Copper<br/>Componentes THT<br/>Prototipos simples]
    end
    
    subgraph "2 Capas"
        B[Top + Bottom<br/>Componentes SMD<br/>Mayor√≠a proyectos]
    end
    
    subgraph "4 Capas"
        C[Top + In1 + In2 + Bottom<br/>Ground/Power planes<br/>Alta velocidad]
    end
    
    subgraph "6+ Capas"
        D[Multicapa<br/>Impedancia controlada<br/>Profesional]
    end
    
    style A fill:#1b5e20
    style B fill:#0d47a1
    style C fill:#e65100
    style D fill:#4a148c
```

**Decisi√≥n de capas**:
| Proyecto | Capas | Costo (5 unidades) | Tiempo |
|----------|-------|-------------------|--------|
| Prototipo simple Arduino shield | 1-2 | ‚Ç≤10,000-20,000 | 2-3 semanas |
| Sensor breakout SMD | 2 | ‚Ç≤15,000-30,000 | 2-3 semanas |
| ESP32 con WiFi | 2-4 | ‚Ç≤25,000-50,000 | 3-4 semanas |
| Sistema industrial | 4-6 | ‚Ç≤100,000+ | 4-6 semanas |

### Trazas (Traces) y V√≠as (Vias)

**Trazas (Traces)**:
```
Ancho de traza depende de:
1. Corriente que circula (IPC-2221 standard)
2. Temperatura m√°xima aceptable
3. Espesor del cobre

Ejemplo:
Corriente: 1A
Cobre: 35¬µm (1 oz)
Temperatura rise: 10¬∞C
Ancho m√≠nimo: 0.3mm (12 mils)

Para 3A: 1.2mm (47 mils)
```

**Calculadora de ancho de traza**:
```
F√≥rmula IPC-2221:
A = (I / (k √ó ŒîT^0.44))^(1/0.725)

Donde:
A = √°rea de secci√≥n transversal (mils¬≤)
I = corriente (A)
k = 0.048 (cobre externo), 0.024 (cobre interno)
ŒîT = temperatura rise (¬∞C)

Convertir √°rea a ancho:
W = A / (1.378 √ó espesor_oz)
```

**V√≠as (Vias)**:
```
Conexiones entre capas:

- Through-hole via: Atraviesa toda la PCB
  Di√°metro t√≠pico: 0.8mm drill, 1.2mm pad
  
- Blind via: De capa externa a interna (no atraviesa)
  
- Buried via: Entre capas internas solamente

Costo: Through-hole (gratis), blind/buried (costoso)

Regla: Usar through-hole vias siempre que sea posible
```

### Ground Planes y Thermal Relief

**Ground Plane (Plano de Tierra)**:
```
√Årea grande de cobre conectada a GND

Ventajas:
‚úÖ Baja impedancia de retorno
‚úÖ Blindaje electromagn√©tico (EMI)
‚úÖ Disipaci√≥n de calor
‚úÖ Referencia estable para se√±ales

Implementaci√≥n en KiCAD: Copper pour (zona de cobre)
```

**Thermal Relief (Alivio T√©rmico)**:
```mermaid
%%{init: {'theme':'base', 'themeVariables': {'fontSize':'18px'}}}%%
graph TD
    subgraph "Sin Thermal Relief"
        A[Pad conectado<br/>directo a plane] --> B[Dif√≠cil soldar<br/>Plane absorbe calor]
    end
    
    subgraph "Con Thermal Relief"
        C[Pad con<br/>4 spoke connections] --> D[F√°cil soldar<br/>Calor controlado]
    end
    
    style B fill:#b71c1c
    style D fill:#1b5e20
```

**Cu√°ndo usar**:
- **Con thermal relief**: Pads SMD peque√±os, pines THT
- **Sin thermal relief**: Pads de potencia (necesitan buena disipaci√≥n)

---

## üî¨ Parte 2: KiCAD PCB Layout (90 min)

### Concepto: De Netlist a Layout

**KiCAD Workflow**:
```mermaid
%%{init: {'theme':'base', 'themeVariables': {'fontSize':'18px'}}}%%
sequenceDiagram
    participant S as üìê Schematic
    participant N as üìã Netlist
    participant P as üñ®Ô∏è PCB Layout
    participant G as üìÑ Gerber
    
    S->>N: Generate Netlist (F8)
    Note over N: Lista de conexiones<br/>a realizar
    N->>P: Update PCB from Schematic
    Note over P: Componentes sin ubicar<br/>(ratsnest visible)
    P->>P: Placement + Routing
    Note over P: Dise√±o completo<br/>DRC limpio
    P->>G: Plot Gerbers
    Note over G: Archivos de<br/>fabricaci√≥n
```

### Tutorial Paso a Paso: Arduino Nano Shield

**Objetivo**: Dise√±ar shield con sensor DHT22 y LED indicador.

**Especificaciones**:
- PCB de 2 capas
- Tama√±o: 45mm √ó 18mm (est√°ndar Nano)
- Componentes: Header pins, DHT22, resistor, LED
- Fabricaci√≥n: JLCPCB con capacidades est√°ndar

#### Paso 1: Configurar Board desde Schematic

```
En Schematic (Eeschema):
1. Asegurar que esquem√°tico est√© completo y ERC limpio
2. Tools ‚Üí Update PCB from Schematic (F8)
3. Se abre PCB Editor con componentes sin ubicar

Resultado:
- Componentes en zona fuera del board
- Ratsnest (l√≠neas amarillas) muestran conexiones
```

#### Paso 2: Configurar Design Rules

```
File ‚Üí Board Setup ‚Üí Design Rules

Constraints (basado en JLCPCB est√°ndar):
- Min track width: 0.15mm (6 mils)
- Min clearance: 0.15mm (6 mils)
- Min via diameter: 0.5mm
- Min via drill: 0.3mm
- Min through-hole: 0.3mm

Net Classes:
- Default: track 0.25mm, clearance 0.2mm
- Power: track 0.5mm (para VCC/GND de 500mA)
- Signal: track 0.2mm (se√±ales digitales)

Guardar ‚Üí OK
```

**Ejemplo de configuraci√≥n con OpenCode**:
```bash
opencode "Genera configuraci√≥n completa de Design Rules para KiCAD 7 basada en capacidades de JLCPCB:

FABRICANTE: JLCPCB Standard PCB Service
CAPAS: 2 capas (Top + Bottom)
MATERIAL: FR4 1.6mm
COBRE: 35¬µm (1 oz)

ESPECIFICACIONES JLCPCB:
- Min track width: 0.15mm (0.0059")
- Min track spacing: 0.15mm
- Min via diameter: 0.5mm
- Min via drill: 0.3mm
- Min through-hole: 0.3mm
- Outer copper: 1 oz (35¬µm)

PROYECTO: Arduino Nano shield
CORRIENTES M√ÅXIMAS:
- VCC/GND: 500mA
- Se√±ales digitales: 20mA

GENERAR:
1. Valores para Design Rules ‚Üí Constraints
2. Net Classes configuradas:
   - Default (se√±ales gen√©ricas)
   - Power (VCC, GND)
   - Signal (I/O digitales)
3. Justificaci√≥n t√©cnica de cada valor
4. Margen de seguridad aplicado
5. Formato: Tabla markdown + pasos en KiCAD

Todo en espa√±ol con contexto de fabricaci√≥n desde Paraguay"
```

#### Paso 3: Definir Board Outline

```
1. Seleccionar capa: Edge.Cuts (borde de corte)
2. Herramienta: Draw Rectangle o Draw Line
3. Dibujar rect√°ngulo: 45mm √ó 18mm
   - Usar Grid: 0.5mm para precisi√≥n
   - Colocar origin (0,0) en esquina inferior izquierda

Verificar dimensiones:
- Click derecho ‚Üí Rectangle Properties
- Width: 45mm, Height: 18mm ‚úì

Opciones avanzadas:
- Esquinas redondeadas (radio 1mm): m√°s profesional
- Mounting holes: 4 agujeros de 3mm en esquinas
```

**Board outline con formas complejas**:
```
Para formas irregulares (ej: carcasa espec√≠fica):
1. Importar DXF desde CAD:
   File ‚Üí Import ‚Üí Import Graphics
   
2. Seleccionar capa Edge.Cuts
3. Importar archivo .dxf
4. Verificar que se cerr√≥ el contorno (no gaps)

Validaci√≥n:
View ‚Üí 3D Viewer ‚Üí Ver que board se renderiza correctamente
```

#### Paso 4: Component Placement (Colocaci√≥n)

**Principios de placement**:
```mermaid
%%{init: {'theme':'base', 'themeVariables': {'fontSize':'18px'}}}%%
mindmap
  root((Component Placement))
    Funcionalidad
      Agrupar por funci√≥n
      Flujo de se√±al l√≥gico
      Minimizar longitud de traces
    Fabricaci√≥n
      Componentes misma cara
      Orientaci√≥n consistente
      Espaciado para soldar
    T√©rmica
      Componentes calientes separados
      Airflow considerado
      Thermal vias en power
    Mec√°nica
      Clearance de carcasa
      Mounting holes libres
      Conectores en bordes
```

**Placement paso a paso**:
```
1. Componentes cr√≠ticos primero:
   - Conectores (headers del Nano): Posici√≥n fija
   - Componentes grandes (DHT22): Centro de la board
   
2. Componentes relacionados cerca:
   - Resistor pull-up cerca del DHT22
   - Capacitor desacoplo cerca de VCC del sensor
   
3. Orientaci√≥n:
   - Pin 1 de ICs: Esquina superior izquierda (consistente)
   - Polarizados (electrol√≠ticos): + hacia VCC
   
4. Espaciado:
   - SMD 0805: 0.5mm m√≠nimo entre componentes
   - THT: 2mm m√≠nimo
   
Hotkeys √∫tiles:
- 'M': Mover componente
- 'R': Rotar 90¬∞
- 'F': Flip (cambiar de capa Top/Bottom)
- 'E': Editar propiedades
```

**Ejemplo de placement con OpenCode**:
```bash
opencode "Optimiza colocaci√≥n de componentes para Arduino Nano shield con DHT22:

COMPONENTES:
1. J1, J2: Pin headers 1√ó15 (conexi√≥n a Nano) - FIJOS en bordes
2. U1: DHT22 sensor (4 pines)
3. R1: 4.7kŒ© pull-up resistor (0805 SMD)
4. C1: 100nF capacitor (0805 SMD)
5. LED1: LED indicador (0805 SMD)
6. R2: 330Œ© resistor LED (0805 SMD)

BOARD: 45mm √ó 18mm (2 capas)

RESTRICCIONES:
- Headers J1/J2 en posiciones est√°ndar Arduino Nano (espaciado 15.24mm)
- DHT22 orientado con pines hacia adentro (f√°cil soldadura)
- Componentes SMD en Top layer
- DHT22 en Bottom layer (espacio)

CONEXIONES:
- DHT22 VCC ‚Üí Nano 5V (via J1)
- DHT22 DATA ‚Üí Nano D2 + pull-up R1 a VCC
- DHT22 GND ‚Üí Nano GND
- LED1 ‚Üí D13 via R2

CRITERIOS DE OPTIMIZACI√ìN:
1. Minimizar longitud de traces (especialmente DATA)
2. Agrupar R1 y C1 cerca de DHT22
3. LED visible en borde de PCB
4. Buen acceso para soldar
5. Silkscreen legible (referencias no tapadas)

GENERAR:
1. Propuesta de ubicaci√≥n (coordenadas X,Y desde origen)
2. Orientaci√≥n de cada componente (√°ngulo)
3. Justificaci√≥n t√©cnica de decisiones
4. Warnings de posibles conflictos
5. Diagrama ASCII del layout propuesto

Formato: Tabla con coordenadas + explicaci√≥n + diagrama"
```

#### Paso 5: Routing (Ruteo de Pistas)

**Routing manual en KiCAD**:
```
1. Seleccionar herramienta: Route Tracks (tecla 'X')

2. Click en pad de origen
   - Aparece traza siguiendo cursor
   - Ratsnest muestra destino
   
3. Rutear evitando obst√°culos:
   - 45¬∞ √°ngulos (no 90¬∞ sharp turns)
   - Evitar cruces innecesarios
   - Usar v√≠as para cambiar de capa
   
4. Terminar en pad destino:
   - Click en pad ‚Üí traza se completa
   - Ratsnest desaparece ‚úì
   
5. Repetir para todas las conexiones

Hotkeys:
- 'X': Start routing
- 'V': Add via (cambiar capa)
- 'Ctrl+Shift+K': Delete track
- '/': Switch track corner mode (45¬∞, arc, etc.)
```

**Orden de ruteo**:
```
Prioridad:
1. Power traces (VCC, GND): Anchas primero
2. Se√±ales cr√≠ticas (DHT_DATA): Cortas, directas
3. Se√±ales gen√©ricas: Resto

T√©cnicas:
- Traces de potencia: 0.5mm ancho
- Traces de se√±al: 0.25mm ancho
- Keep GND traces cortas (usar ground plane)
```

**Auto-routing con FreeRouting**:
```
Opci√≥n alternativa para proyectos complejos:

1. Exportar DSN desde KiCAD:
   File ‚Üí Export ‚Üí Specctra DSN
   
2. Abrir FreeRouting (Java app):
   https://github.com/freerouting/freerouting
   
3. Open Design: Cargar .dsn
4. Route ‚Üí Autorouter ‚Üí Start
5. Esperar (30seg - 5min)
6. File ‚Üí Export Specctra Session (.ses)

7. Importar de vuelta a KiCAD:
   File ‚Üí Import ‚Üí Specctra Session
   
8. Revisar y ajustar manualmente

Limitaciones:
‚ö†Ô∏è No entiende impedancia controlada
‚ö†Ô∏è No optimiza est√©ticamente
‚úÖ √ötil para groundwork, refinar despu√©s
```

#### Paso 6: Ground Plane (Copper Pour)

```
1. Seleccionar capa: B.Cu (Bottom Copper)

2. Herramienta: Add Filled Zone (zona de cobre)

3. Click en esquina del board ‚Üí definir zona

4. Propiedades de zona:
   - Net: GND
   - Clearance: 0.2mm
   - Min width: 0.2mm
   - Pad connections: Thermal reliefs
   - Fill type: Solid
   - Priority: 0

5. Cerrar zona (click en punto inicial)

6. Fill zone: 'B' key ‚Üí Zone Fill

Repetir para Top layer si es necesario (com√∫n en 2 capas)

Verificar:
- GND pads conectados con thermal relief ‚úì
- No islands (islas aisladas)
- Clearance respetada alrededor de traces
```

**Ground plane con OpenCode**:
```bash
opencode "Explica cu√°ndo usar ground plane en Top vs Bottom layer para PCB de 2 capas:

PROYECTO: Arduino Nano shield 45√ó18mm
COMPONENTES: SMD en Top, THT en Bottom

PREGUNTAS:
1. ¬øPoner ground plane en ambas capas o solo Bottom?
2. ¬øC√≥mo afecta a routing si Top tiene ground plane?
3. ¬øThermal relief en todos los pads o solo algunos?
4. ¬øQu√© hacer con v√≠as que atraviesan ground plane?
5. ¬øNecesito stitching vias entre Top y Bottom GND?

CONSIDERACIONES:
- Se√±ales digitales bajas frecuencia (<10MHz)
- Corrientes bajas (<500mA)
- EMI no cr√≠tico (entorno normal)
- Fabricaci√≥n est√°ndar JLCPCB

GENERAR:
1. Recomendaci√≥n espec√≠fica (Top/Bottom/Both)
2. Justificaci√≥n t√©cnica con referencias
3. Configuraci√≥n de zona de cobre para KiCAD
4. Best practices de stitching vias (cantidad, espaciado)
5. Comparaci√≥n visual: con/sin ground plane

Todo en espa√±ol con ejemplos pr√°cticos"
```

#### Paso 7: Design Rule Check (DRC)

```
Inspect ‚Üí Design Rules Checker

Click 'Run DRC'

Revisar errores:
‚ùå Clearance violation: Traces muy cerca
‚ùå Track width: Trace muy delgada
‚ùå Unconnected items: Pads sin conexi√≥n
‚ùå Drill out of range: Via muy peque√±a

Revisar warnings:
‚ö†Ô∏è Silkscreen over pad: Texto tapa pad (est√©tico)
‚ö†Ô∏è Courtyards overlap: Componentes muy cerca (tolerancia)

Objetivo: 0 errores, m√≠nimas warnings

Solucionar:
1. Click en error ‚Üí resalta ubicaci√≥n
2. Corregir (mover trace, cambiar ancho, etc.)
3. Re-run DRC
4. Repetir hasta limpiar

DRC limpio = Listo para fabricaci√≥n ‚úì
```

---

## üåê Parte 3: Fabricaci√≥n y Consideraciones (60 min)

### Concepto: De Dise√±o a PCB F√≠sica

```mermaid
%%{init: {'theme':'base', 'themeVariables': {'fontSize':'18px'}}}%%
graph LR
    subgraph "Dise√±o"
        A[üñ•Ô∏è KiCAD PCB<br/>Dise√±o completo]
    end
    
    subgraph "Export"
        B[üìÑ Gerber Files<br/>Archivos de fabricaci√≥n]
        C[üìã Drill Files<br/>Posiciones de agujeros]
        D[üì¶ BOM + CPL<br/>Assembly opcional]
    end
    
    subgraph "Fabricaci√≥n"
        E[üè≠ JLCPCB/PCBWay<br/>Upload archivos]
        F[Review<br/>Verificaci√≥n]
        G[Producci√≥n<br/>7-10 d√≠as]
    end
    
    subgraph "Paraguay"
        H[üì¶ Env√≠o<br/>15-20 d√≠as]
        I[PCBs en mano]
    end
    
    A --> B
    A --> C
    A --> D
    B --> E
    C --> E
    D --> E
    E --> F
    F --> G
    G --> H
    H --> I
    
    style A fill:#1b5e20
    style E fill:#e65100
    style I fill:#FFD700
```

### Generaci√≥n de Gerber Files

**¬øQu√© son Gerber files?**
```
Formato est√°ndar de industria para fabricaci√≥n PCB

Cada archivo describe una capa:
- .GTL: Top copper layer
- .GBL: Bottom copper layer
- .GTO: Top silkscreen
- .GBO: Bottom silkscreen
- .GTS: Top soldermask
- .GBS: Bottom soldermask
- .GKO: Board outline (keep-out)
- .TXT: Drill file (Excellon format)

Zip todos juntos ‚Üí enviar a fabricante
```

**Generar en KiCAD**:
```
File ‚Üí Plot

Configuraci√≥n:
‚úÖ Plot format: Gerber
‚úÖ Output directory: gerber/ (crear carpeta)
‚úÖ Layers a incluir:
   - F.Cu (top copper)
   - B.Cu (bottom copper)
   - F.SilkS (top silkscreen)
   - B.SilkS (bottom silkscreen)
   - F.Mask (top soldermask)
   - B.Mask (bottom soldermask)
   - Edge.Cuts (board outline)

Options:
‚úÖ Plot footprint values: Yes
‚úÖ Plot reference designators: Yes
‚úÖ Exclude PCB edge layer from other layers: Yes
‚úÖ Use Protel filename extensions: No (usar Gerber X2)

Click 'Plot' ‚Üí Gerbers generados en carpeta

Generate Drill Files:
‚úÖ Excellon format
‚úÖ PTH and NPTH in single file
‚úÖ Millimeters
Click 'Generate Drill File'

Resultado:
/gerber/
  ‚îú‚îÄ‚îÄ proyecto-F_Cu.gbr
  ‚îú‚îÄ‚îÄ proyecto-B_Cu.gbr
  ‚îú‚îÄ‚îÄ proyecto-F_SilkS.gbr
  ‚îú‚îÄ‚îÄ proyecto-B_SilkS.gbr
  ‚îú‚îÄ‚îÄ proyecto-F_Mask.gbr
  ‚îú‚îÄ‚îÄ proyecto-B_Mask.gbr
  ‚îú‚îÄ‚îÄ proyecto-Edge_Cuts.gbr
  ‚îî‚îÄ‚îÄ proyecto.drl
  
Comprimir todo: proyecto-gerbers.zip
```

### Verificaci√≥n de Gerbers

**Herramientas de visualizaci√≥n**:

**1. GerbView (incluido en KiCAD)**:
```
Abrir GerbView ‚Üí File ‚Üí Open Gerber Files
Cargar todos los .gbr + .drl

Verificar:
‚úÖ Todas las capas se ven correctas
‚úÖ Board outline cerrado
‚úÖ Silkscreen legible
‚úÖ Drill hits en lugares correctos
‚úÖ No overlaps raros

View ‚Üí 3D Mode ‚Üí Ver stack-up completo
```

**2. Online viewers**:
```
- Tracespace.io: Arrastrar zip ‚Üí visualizaci√≥n interactiva
- EasyEDA Gerber Viewer: Online, gratis
- PCBWay Online Viewer: Al subir orden

Ventaja: Ver exactamente como fabricante lo procesar√°
```

**Checklist de verificaci√≥n**:
- [ ] Todas las capas presentes (8 archivos m√≠nimo)
- [ ] Board outline cerrado (no gaps)
- [ ] Silkscreen no tapa pads
- [ ] Referencias de componentes visibles
- [ ] Drill file contiene todos los holes
- [ ] Tama√±o de board correcto
- [ ] Polaridad de componentes marcada

### Fabricantes y Costos (Paraguay)

**Opciones de fabricaci√≥n**:

**1. Local - FPUNA Lab**:
```
Ventajas:
‚úÖ R√°pido (1-2 d√≠as)
‚úÖ Econ√≥mico (material + tiempo m√°quina)
‚úÖ Aprendizaje (ver proceso)
‚úÖ Iteraciones r√°pidas

Limitaciones:
‚ö†Ô∏è 1 capa solo (fresado)
‚ö†Ô∏è Resoluci√≥n limitada (0.3mm m√≠nimo)
‚ö†Ô∏è Sin soldermask profesional
‚ö†Ô∏è Sin silkscreen
‚ö†Ô∏è Taladros manuales

Ideal para: Prototipos muy r√°pidos, aprendizaje
```

**2. JLCPCB (China ‚Üí Paraguay)**:
```
Especificaciones:
- 2 capas est√°ndar
- 5 unidades m√≠nimo
- Hasta 100√ó100mm: USD 2
- Soldermask verde gratis
- Silkscreen blanca gratis
- Tiempo: 24-48h producci√≥n + 15-20 d√≠as env√≠o

Costo total a Paraguay:
- PCB 5 unidades: USD 2
- Env√≠o DHL: USD 18-25
- Total: ~USD 22-27 (~‚Ç≤160,000-195,000)
- Por unidad: ~‚Ç≤32,000-39,000

Upgrades disponibles:
- Color soldermask: +USD 8 (rojo, azul, negro, etc.)
- ENIG finish: +USD 15 (mejor soldabilidad)
- 4 capas: desde USD 5

URL: jlcpcb.com
```

**3. PCBWay (China ‚Üí Paraguay)**:
```
Similar a JLCPCB:
- Calidad levemente superior
- Costo levemente mayor (USD 5 por 10 unidades)
- Mejor servicio al cliente
- Opciones de ensamblado (PCBA)

Costo total:
- PCB 10 unidades: USD 5
- Env√≠o: USD 20-30
- Total: ~USD 25-35 (~‚Ç≤180,000-250,000)

URL: pcbway.com
```

**4. OSH Park (USA ‚Üí Paraguay)**:
```
Especializado en prototipos:
- 3 unidades siempre
- Calidad excelente (ENIG standard)
- Precio por √°rea: USD 5 por inch¬≤
- Env√≠o gratis (USPS, 2-4 semanas)

Ejemplo:
- 50√ó50mm = ~0.6 inch¬≤ √ó 3 = USD 9
- Env√≠o: gratis
- Total: USD 9 (~‚Ç≤65,000)

URL: oshpark.com
```

**Comparativa**:
| Fabricante | Unidades | Costo Total | Costo/Unidad | Tiempo Total | Calidad |
|------------|----------|-------------|--------------|--------------|---------|
| FPUNA Lab | 1 | ‚Ç≤10,000 | ‚Ç≤10,000 | 1-2 d√≠as | B√°sica |
| JLCPCB | 5 | ‚Ç≤180,000 | ‚Ç≤36,000 | 20-25 d√≠as | Buena |
| PCBWay | 10 | ‚Ç≤225,000 | ‚Ç≤22,500 | 20-25 d√≠as | Muy buena |
| OSH Park | 3 | ‚Ç≤65,000 | ‚Ç≤21,600 | 25-30 d√≠as | Excelente |

**Recomendaci√≥n**:
- **Prototipo 1**: FPUNA (validar r√°pido)
- **Prototipo 2**: JLCPCB (validar dise√±o final)
- **Producci√≥n**: PCBWay (mayor cantidad, mejor precio unitario)

### BOM para Ensamblado

**Bill of Materials completo**:
```
Formato CSV est√°ndar:

Comment,Designator,Footprint,LCSC Part,Quantity
4.7k,R1,R_0805,C17673,1
100nF,C1,C_0805,C49678,1
DHT22,U1,DHT22,C7171,1
RED,LED1,LED_0805,C84256,1
330R,R2,R_0805,C17630,1

Campos obligatorios:
- Designator: R1, C1, etc.
- Quantity: Cantidad
- LCSC Part: Part number de LCSC (cat√°logo JLCPCB)

Generaci√≥n autom√°tica desde KiCAD:
BOM ‚Üí Export ‚Üí CSV
Agregar columna 'LCSC Part' manualmente (buscar en lcsc.com)
```

**Assembly (PCBA)**:
```
JLCPCB ofrece ensamblado autom√°tico:

Servicios:
- SMT Assembly: Solo componentes SMD
- Econ√≥mico: 8 USD setup + 3 USD por unidad (hasta 20 componentes)
- Est√°ndar: M√°s componentes, ambas caras

Requiere:
1. Gerber files
2. BOM con LCSC part numbers
3. CPL file (component placement list)

CPL generaci√≥n:
KiCAD ‚Üí File ‚Üí Fabrication Outputs ‚Üí Component Placement (.pos)
Convertir a formato JLCPCB (hay scripts)

Ventaja: PCBs llegan ensamblados, solo soldar THT

Desventaja: Costo mayor, stock de componentes limitado
```

### Importaci√≥n a Paraguay

**Proceso aduanero**:
```
1. Fabricante env√≠a (DHL/FedEx/PostNL)
   - Tracking number recibido
   - Declaraci√≥n de valor en paquete

2. Llegada a Paraguay (Aeropuerto Asunci√≥n)
   - Aduana retiene paquete
   - Notificaci√≥n por courier

3. Despacho aduanero:
   - Valor < USD 50: Usualmente exento
   - Valor > USD 50: IVA (10%) + timbre (variable)
   - Presentar factura/invoice del fabricante

4. Entrega:
   - Courier entrega en domicilio
   - O retiro en oficina (Asunci√≥n)

Tiempos:
- Producci√≥n: 2-3 d√≠as
- Env√≠o internacional: 10-15 d√≠as
- Aduana: 2-5 d√≠as
- Total: 15-23 d√≠as t√≠pico
```

**Recomendaciones importaci√≥n**:
```
‚úÖ Declarar valor real (evitar problemas)
‚úÖ Guardar invoice del fabricante
‚úÖ Usar direcci√≥n completa con tel√©fono
‚úÖ Optar por env√≠o con tracking
‚úÖ Presupuestar 10-15% extra para aduana

‚ö†Ô∏è Valores > USD 100: Considerar agente aduanero
‚ö†Ô∏è Cantidades grandes (>50 unidades): Posible inspecci√≥n

Para proyectos estudiantiles:
- Mantener valores < USD 50
- Documentar que es prototipo educativo
- FPUNA puede ayudar con tr√°mites
```

---

## üíª Parte 4: OpenCode para PCB Design (30 min)

### Casos de Uso de IA en Dise√±o PCB

```mermaid
%%{init: {'theme':'base', 'themeVariables': {'fontSize':'18px'}}}%%
mindmap
  root((OpenCode para PCB))
    C√°lculos
      Ancho de trazas
      Via sizing
      Impedancia controlada
      Thermal management
    Optimizaci√≥n
      Component placement
      Routing strategies
      Layer stackup
      Cost reduction
    Validaci√≥n
      DRC interpretation
      Design review
      Manufacturing check
      BOM optimization
    Documentaci√≥n
      Fabrication notes
      Assembly instructions
      Test procedures
      Design rationale
```

### Prompt Engineering para PCB Design

#### C√°lculo de Ancho de Trazas

```bash
opencode "Calcula ancho de traza para fuente de alimentaci√≥n 12V/3A en PCB:

ESPECIFICACIONES:
- Corriente: 3A continua (pico 5A por 1 segundo)
- Voltaje: 12V
- Espesor cobre: 35¬µm (1 oz/ft¬≤)
- Temperatura ambiente: 35¬∞C (Paraguay verano)
- Temperatura rise m√°xima aceptable: 10¬∞C
- Longitud de traza: 50mm

PCB:
- 2 capas FR4 1.6mm
- Traza en Top layer (externa)

CALCULAR:
1. Ancho m√≠nimo de traza usando IPC-2221
2. Mostrar f√≥rmula y desarrollo paso a paso
3. Validar con calculadoras online (comparar)
4. Ancho recomendado con factor de seguridad 1.5√ó
5. Ca√≠da de voltaje en la traza (resistencia √ó corriente)
6. Potencia disipada en la traza

CONSIDERACIONES ADICIONALES:
- ¬øNecesito traza m√°s ancha para picos de 5A?
- ¬øAlternativas: via stitching, cobre m√°s grueso (2 oz)?
- ¬øQu√© pasa si la pongo en Bottom layer (interna)?

OUTPUT:
- Tabla de resultados con valores
- Comparaci√≥n de opciones (1 oz vs 2 oz, external vs internal)
- Recomendaci√≥n final con justificaci√≥n
- Configuraci√≥n en KiCAD (Net Class para esta traza)

Referencias a IPC-2221 standard incluidas"
```

#### Optimizaci√≥n de Component Placement

```bash
opencode "Revisa y optimiza component placement de PCB ESP32 IoT:

DISE√ëO ACTUAL:
[Descripci√≥n o captura de pantalla del layout]

COMPONENTES:
- ESP32-WROOM-32: MCU con WiFi/BLE
- AMS1117-3.3V: Regulador lineal 3.3V @ 1A
- 10 capacitores desacoplo (100nF, 10¬µF)
- Sensor BME280 (I2C)
- Display OLED 0.96" (I2C)
- Botones t√°ctiles (3√ó)
- USB-C connector

BOARD: 60√ó40mm (2 capas)

PROBLEMAS POTENCIALES:
- Regulador AMS1117 cerca de ESP32 (ambos calientan)
- Trazas I2C muy largas (>80mm)
- Antenna keep-out del ESP32 no respetada
- Capacitores desacoplo lejos de VCC pins

OPTIMIZAR PARA:
1. EMI reducida (WiFi/BLE funcionando)
2. T√©rmica: Separar componentes calientes
3. Signal integrity: I2C < 50mm
4. Manufacturing: Componentes en una cara (Top)
5. User experience: Botones accesibles, display visible

GENERAR:
1. Lista de issues encontrados (prioridad Alta/Media/Baja)
2. Propuesta de placement mejorado:
   - Coordenadas sugeridas para componentes cr√≠ticos
   - Zonas funcionales (power, RF, I/O, interfaz)
3. Explicaci√≥n de cada cambio (por qu√© es mejor)
4. Diagrama ASCII del layout propuesto
5. Checklist de validaci√≥n post-cambio

REFERENCIAS:
- ESP32 Hardware Design Guidelines v3.0
- IPC-2221 spacing requirements
- I2C bus specification (capacitance limits)

Todo en espa√±ol con contexto de proyecto FPUNA"
```

#### Design Rule Checking (DRC) Assistance

```bash
opencode "Interpreta y resuelve errores de DRC en KiCAD:

ERRORES DRC:
[Pegar output de KiCAD DRC]

Ejemplo:
1. Clearance violation: Track to pad clearance (0.12mm) < clearance (0.15mm)
   Location: (45.2mm, 23.8mm) Layer: F.Cu
   
2. Track width: Track width (0.10mm) < minimum (0.15mm)
   Location: (52.1mm, 18.3mm) Layer: B.Cu
   
3. Unconnected items: Pad U1-8 (GND) has no net connection
   Location: (38.5mm, 30.2mm)
   
4. Drill out of range: Via drill (0.25mm) < minimum (0.30mm)
   Location: (41.0mm, 25.5mm)

FABRICANTE: JLCPCB Standard (2 capas)

ANALIZAR:
1. Severidad de cada error (Critical, Major, Minor)
2. Root cause (por qu√© pas√≥)
3. Soluci√≥n espec√≠fica paso a paso en KiCAD
4. Prevenci√≥n (c√≥mo evitar en futuros dise√±os)

PARA CADA ERROR:
- Descripci√≥n clara del problema
- Impacto si se ignora (manufacturability, functionality)
- Paso a paso para corregir (con hotkeys de KiCAD)
- Alternativas si no es corregible directamente

OUTPUT:
Tabla con formato:
| # | Tipo | Severidad | Soluci√≥n | Pasos en KiCAD |

M√°s explicaci√≥n detallada de errores cr√≠ticos

Configuraci√≥n recomendada de Design Rules para prevenir"
```

#### Generaci√≥n de Documentaci√≥n de Fabricaci√≥n

```bash
opencode "Genera documentaci√≥n completa de fabricaci√≥n para PCB:

PROYECTO: Arduino Nano Shield - Sensor temperatura DHT22
VERSION: v1.2
FECHA: Enero 2026

ARCHIVOS DISPONIBLES:
- Schematic PDF
- Gerber files (zip)
- BOM (CSV)
- PCB screenshots (Top, Bottom)

GENERAR DOCUMENTACI√ìN:

1. FABRICATION NOTES (para enviar a JLCPCB):
   - Especificaciones de board:
     * Dimensiones, capas, espesor
     * Material, cobre thickness
     * Soldermask color, silkscreen
     * Surface finish (HASL vs ENIG)
   - Notas especiales:
     * Impedancia controlada (si aplica)
     * V√≠as espec√≠ficas (blind, buried)
     * Tolerancias cr√≠ticas
   - Cantidad de boards
   - Tiempo estimado

2. ASSEMBLY INSTRUCTIONS (para t√©cnico soldador):
   - Lista de componentes ordenada por tama√±o
   - Orden de soldadura (SMD primero, THT despu√©s)
   - Orientaci√≥n de componentes polarizados
   - Temperaturas de soldadura
   - Precauciones (ESD sensitive)
   - Fotos/diagramas de referencia

3. TESTING PROCEDURE:
   - Inspecci√≥n visual post-soldadura
   - Continuity tests (mult√≠metro)
   - Power-up sequence
   - Functional tests (firmware b√°sico)
   - Validaci√≥n de especificaciones

4. BOM OPTIMIZADO:
   - Componentes con alternativas (substitutes)
   - Proveedores m√∫ltiples (LCSC, DigiKey, local)
   - Stock status
   - Lead times
   - Precios en USD y ‚Ç≤ (Paraguay)

FORMATO:
- Markdown profesional
- Tablas claras
- Secciones bien definidas
- Listo para imprimir o enviar por email

INCLUIR:
- Contact info (FPUNA, estudiante)
- Revision history
- Archivos adjuntos referenciados

Todo en espa√±ol t√©cnico profesional"
```

### Integraci√≥n con Workflow de PCB

```mermaid
%%{init: {'theme':'base', 'themeVariables': {'fontSize':'18px'}}}%%
sequenceDiagram
    participant E as Dise√±ador
    participant O as OpenCode
    participant K as üñ®Ô∏è KiCAD
    participant F as üè≠ Fabricante
    
    E->>K: Dise√±a PCB layout
    K->>K: DRC ejecutado
    K->>E: 15 errores DRC
    E->>O: "Analiza estos errores DRC" [pega output]
    O->>E: Clasificaci√≥n + soluciones
    E->>K: Corrige seg√∫n sugerencias OpenCode
    K->>E: DRC limpio ‚úì
    E->>K: Genera Gerbers
    E->>O: "Calcula costo de fabricaci√≥n en JLCPCB"
    O->>E: Estimado USD 22 (5 boards)
    E->>O: "Genera fabrication notes"
    O->>E: Documentaci√≥n completa
    E->>F: Sube Gerbers + docs
    F->>E: Quote confirmado, producci√≥n iniciada
```

**Ventaja**: OpenCode act√∫a como **ingeniero senior de PCB** que revisa dise√±o, optimiza, y prepara documentaci√≥n.

---

## üéØ Ejercicio Pr√°ctico: ESP32 Breakout Board

### Objetivo

Dise√±ar PCB completa para breakout board de ESP32-WROOM-32 con regulador, USB-C, y headers.

### Especificaciones

**Funcionalidad**:
- ESP32-WROOM-32 module (WiFi + BLE)
- USB-C connector (power + programming)
- Regulador 5V ‚Üí 3.3V (AMS1117-3.3)
- Auto-reset circuit (DTR/RTS)
- LED power indicator
- Boot/Reset buttons
- Headers 2.54mm: exponer todos los GPIO

**Board**:
- 2 capas
- Tama√±o: 50mm √ó 25mm
- Fabricaci√≥n: JLCPCB

**Contexto Paraguay**: Breakout econ√≥mico para proyectos IoT de estudiantes FPUNA.

### Dise√±o Paso a Paso

#### 1. Schematic ya Existe

```
Asumimos que completaste M√≥dulo 01 y tienes esquem√°tico:
- ESP32-WROOM-32
- USB-C connector (4 pines: VBUS, D+, D-, GND)
- AMS1117-3.3V regulator
- CP2102 USB-to-UART (para programming)
- Botones reset/boot
- LED + resistor
- Capacitores desacoplo (10√ó 100nF, 2√ó 10¬µF)
- Headers 2√ó 19 pines (2.54mm pitch)

ERC limpio ‚úì
```

#### 2. Board Setup

```
KiCAD PCB Editor:

Board Setup ‚Üí Design Rules:
- Min track: 0.15mm
- Min clearance: 0.15mm
- Min via: 0.5mm drill, 0.8mm diameter

Net Classes:
- Power: 0.5mm tracks (VCC, 3V3, GND)
- USB: 0.25mm tracks (D+, D-, controlled impedance idealmente)
- Default: 0.2mm

Board Stackup:
- Layer 1: F.Cu (Top)
- Core: FR4 1.6mm
- Layer 2: B.Cu (Bottom)
```

#### 3. Component Placement con OpenCode

```bash
opencode "Optimiza component placement para ESP32 breakout board:

COMPONENTES:
- U1: ESP32-WROOM-32 (18√ó25mm module)
- U2: CP2102 (SSOP-28)
- U3: AMS1117-3.3V (SOT-223)
- J1: USB-C connector (16-pin)
- SW1, SW2: Tact switches (reset, boot)
- LED1: Power LED (0805)
- R1: 330Œ© (0805)
- C1-C10: Capacitors (0805)
- J2, J3: Pin headers 1√ó19 (2.54mm)

BOARD: 50√ó25mm

RESTRICCIONES CR√çTICAS:
- ESP32 antenna keep-out: 5mm en extremo de m√≥dulo (sin cobre, componentes)
- USB-C en borde corto (acceso f√°cil)
- Botones accesibles post-ensamblado
- Headers en bordes largos (compatibilidad breadboard)
- AMS1117 separado de ESP32 (t√©rmico)
- CP2102 cerca de USB-C (traces cortas D+/D-)

CONEXIONES CR√çTICAS:
- USB D+/D- ‚Üí CP2102 (differential pair, igual longitud)
- CP2102 TX/RX ‚Üí ESP32 U0TXD/U0RXD
- ESP32 EN, GPIO0 ‚Üí Botones con RC
- 3V3 distribution: M√∫ltiples capacitores desacoplo

GENERAR:
1. Zonas funcionales:
   - Power (regulador + caps)
   - USB/UART (CP2102 + USB-C)
   - MCU (ESP32 + desacoplos cercanos)
   - Interfaz (botones, LED)
   - I/O (headers)

2. Placement espec√≠fico (coordenadas sugeridas):
   - ESP32 orientaci√≥n (antenna hacia borde libre)
   - USB-C posici√≥n exacta
   - Orden de componentes

3. Thermal considerations:
   - V√≠as t√©rmicas bajo AMS1117
   - Copper pour para disipaci√≥n

4. Diagrama ASCII del layout

5. Warnings potenciales

Contexto: Proyecto FPUNA, fabricaci√≥n JLCPCB, estudiante intermedio"
```

#### 4. Routing Cr√≠tico

**USB Differential Pair**:
```
D+ y D- son differential signals (USB 2.0):

Requerimientos:
- Impedancia: 90Œ© differential
- Longitud matching: ¬±5mm
- Clearance: 0.3mm entre D+ y D-
- No v√≠as si es posible (o m√≠nimas)

En KiCAD:
1. Route ‚Üí Differential Pair
2. Seleccionar D+ net
3. KiCAD autom√°ticamente matchea D-
4. Ancho: 0.3mm (aproximaci√≥n 90Œ© en FR4 1.6mm)
5. Rutear directo, minimizar curvas

Verificaci√≥n:
Length tuning tool ‚Üí verificar diferencia < 5mm
```

**Power traces**:
```
VCC (5V del USB):
- Ancho: 0.5mm (puede llevar 1A)
- Route: USB-C ‚Üí AMS1117 input
- Capacitor 10¬µF cerca de AMS1117 input

3V3 (salida regulador):
- Ancho: 0.5mm
- Route: AMS1117 output ‚Üí ESP32 VDD
- Capacitores desacoplo 100nF cerca de cada power pin del ESP32
- Star topology (un punto central, rayos a componentes)
```

**GND**:
```
No rutear GND manualmente:
- Usar ground plane en Bottom layer
- V√≠as GND cerca de cada componente
- Stitching vias cada 5mm alrededor del board

Thermal vias:
- Bajo AMS1117: 4√ó v√≠as 0.5mm para disipaci√≥n
- Conectan Top GND pad a Bottom ground plane
```

#### 5. Ground Plane y Copper Pour

```
Bottom layer (B.Cu):
- Copper pour completo ‚Üí Net: GND
- Clearance: 0.2mm
- Thermal relief en pads

Top layer (F.Cu):
- Copper pour parcial ‚Üí Net: 3V3 (evitar antenna keep-out)
- O copper pour GND tambi√©n (depende de densidad de routing)

Stitching vias:
- 10-15 v√≠as alrededor del per√≠metro
- Conectan Top GND a Bottom GND
- Reduce impedancia de retorno
- Mejora EMI
```

#### 6. Antenna Keep-Out

```
ESP32-WROOM-32 tiene antenna PCB integrada:

Keep-out zone (seg√∫n datasheet):
- 5mm desde extremo del m√≥dulo (donde est√° antenna)
- Sin cobre en Top ni Bottom
- Sin componentes
- Sin v√≠as

Implementar en KiCAD:
1. Layer: User.Eco1 (o similar)
2. Draw rectangle: 5mm desde m√≥dulo
3. Documentar en silkscreen: "ANTENNA - NO COPPER"

Verificaci√≥n:
3D Viewer ‚Üí Asegurar que zona est√° libre
```

#### 7. DRC y Validaci√≥n

```
Run DRC:

Errores comunes:
‚ùå Silkscreen over pads ‚Üí Mover texto
‚ùå Courtyards overlap ‚Üí Separar componentes
‚ùå USB traces different length ‚Üí Ajustar routing
‚úÖ 0 errores ‚Üí Continuar

Validaci√≥n manual:
- [ ] Antenna keep-out respetada
- [ ] USB traces pareadas y cortas
- [ ] Capacitores desacoplo cerca de ICs
- [ ] Thermal v√≠as bajo regulador
- [ ] Botones accesibles
- [ ] LED visible
- [ ] Headers en borde (compatibilidad breadboard)
```

#### 8. Generar Fabrication Files

```
File ‚Üí Plot ‚Üí Gerber
Generate Drill Files

Verificar en GerbView:
‚úÖ Todas las capas
‚úÖ Board outline cerrado
‚úÖ Silkscreen legible

Comprimir: esp32-breakout-v1.2-gerbers.zip
```

#### 9. Fabrication con OpenCode

```bash
opencode "Genera fabrication package completo para ESP32 breakout:

ARCHIVOS:
- Gerbers: [adjuntar zip]
- Schematic: [adjuntar PDF]
- BOM: [adjuntar CSV]

GENERAR:

1. JLCPCB_ORDER_SPECS.txt:
   - Board dimensions
   - Layers: 2
   - Thickness: 1.6mm
   - Copper weight: 1 oz
   - Soldermask: Green
   - Silkscreen: White
   - Surface finish: HASL
   - Quantity: 10 pcs

2. ASSEMBLY_GUIDE.md:
   - Orden de soldadura (SMD ‚Üí THT)
   - Orientaci√≥n de ICs (pin 1)
   - Programaci√≥n USB (driver CP2102)
   - Test procedure

3. BOM_SHOPPING_LIST.md:
   - Componentes con proveedores:
     * LCSC (para assembly)
     * DigiKey (alternativa)
     * Local Paraguay (si existe)
   - Precios en USD y ‚Ç≤
   - Quantity breaks

4. README.md:
   - Descripci√≥n del board
   - Features
   - Getting started
   - Pinout diagram (ASCII)
   - Troubleshooting

5. COST_ESTIMATE.md:
   - PCB fabrication: USD X
   - Components: USD Y
   - Assembly (optional): USD Z
   - Shipping to Paraguay: USD W
   - Total: USD + ‚Ç≤

Formato profesional, listo para GitHub repo"
```

---

## üîß Troubleshooting de PCB Design

### Problemas Comunes y Soluciones

```mermaid
%%{init: {'theme':'base', 'themeVariables': {'fontSize':'18px'}}}%%
graph TD
    subgraph "Errores Frecuentes"
        A[DRC errors<br/>no se resuelven]
        B[Components no caben<br/>en board]
        C[Routing imposible<br/>muy congestionado]
        D[Gerbers incorrectos<br/>fabricante rechaza]
    end
    
    A --> A1[Revisar Design Rules<br/>Ajustar a fabricante]
    B --> B1[Replantear layout<br/>Aumentar board size]
    C --> C1[Usar m√°s v√≠as<br/>Considerar 4 capas]
    D --> D1[Validar en GerbView<br/>Regenerar correctamente]
    
    style A fill:#b71c1c
    style B fill:#b71c1c
    style C fill:#b71c1c
    style D fill:#b71c1c
```

#### Caso 1: Ground Plane con Islas Aisladas

**S√≠ntoma**: Ground plane se fragmenta, componentes GND no conectados.

```
Causa:
- Traces de se√±al cortan ground plane
- No hay suficientes v√≠as de conexi√≥n

Soluci√≥n:
1. Identificar islas:
   View ‚Üí Highlight Net ‚Üí GND
   Zonas no conectadas son islas

2. Agregar v√≠as de conexi√≥n (stitching):
   Colocar v√≠as entre islas y ground plane principal
   Espaciado: cada 5-10mm

3. Re-fill zone:
   Click derecho en zone ‚Üí Fill Zone
   Verificar que se conecta todo

4. DRC:
   Deber√≠a reportar "no unconnected items" para GND
```

**Prevenci√≥n con OpenCode**:
```bash
opencode "Explica cu√°ntas stitching vias necesito en PCB 60√ó40mm de 2 capas:

DISE√ëO:
- Board: 60√ó40mm
- Ground plane en Bottom layer (completo)
- Ground plane parcial en Top layer (entre componentes)
- Frecuencias: DC a 10MHz (se√±ales digitales)

PREGUNTAS:
1. Cantidad de stitching vias recomendada
2. Espaciado entre vias (mm)
3. Ubicaci√≥n (per√≠metro, distribuidas, cerca de ICs)
4. Tama√±o de via (drill, pad)
5. Impacto en EMI si no pongo suficientes

REFERENCIAS:
- IPC-2221
- High-Speed Digital Design (Howard Johnson)

Respuesta t√©cnica con justificaci√≥n y diagrama"
```

#### Caso 2: Traces Demasiado Delgadas para Corriente

**S√≠ntoma**: Fabricante advierte "trace too thin" o PCB se calienta en uso.

```
Causa:
- Trace width insuficiente para corriente
- No se calcul√≥ con IPC-2221

Diagn√≥stico:
1. Identificar traces de potencia:
   Inspect ‚Üí Net Inspector
   Ver nets VCC, GND, motor power, etc.

2. Medir ancho actual:
   Click en trace ‚Üí Properties ‚Üí Width

3. Calcular requerido:
   Usar calculadora (opencode o pcbway.com/trace-calculator)

Soluci√≥n:
1. Aumentar ancho de traces:
   Edit ‚Üí Global Edit Tracks and Vias
   Filter by Net: VCC
   Set Track Width: 0.8mm (ejemplo)
   Apply

2. Re-route si no cabe:
   Puede requerir mover componentes

3. Alternativa: Via stitching
   M√∫ltiples v√≠as en paralelo = m√°s capacidad de corriente
```

**C√°lculo con OpenCode** (ver ejemplo en Parte 4).

#### Caso 3: JLCPCB Rechaza Gerbers

**S√≠ntoma**: Upload a JLCPCB da error "Invalid Gerber files" o "No board outline".

```
Errores comunes:

1. Board outline no cerrado:
   Causa: Gap en Edge.Cuts layer
   Soluci√≥n:
   - GerbView ‚Üí cargar Edge.Cuts
   - Zoom 100% ‚Üí buscar gaps
   - KiCAD ‚Üí cerrar contorno (snap to grid)

2. Gerber format incorrecto:
   Causa: Formato antiguo (RS-274D)
   Soluci√≥n:
   - File ‚Üí Plot ‚Üí Options
   - Usar "Gerber X2" format
   - Re-generate

3. Drill file faltante:
   Causa: No se gener√≥ .drl
   Soluci√≥n:
   - File ‚Üí Plot ‚Üí Generate Drill Files
   - Incluir en zip

4. Layers incorrectos:
   Causa: Faltan capas obligatorias
   Soluci√≥n:
   - Verificar que est√°n: F.Cu, B.Cu, F.Mask, B.Mask, Edge.Cuts
   - Silkscreen opcional pero recomendado
```

**Validaci√≥n completa**:
```
1. GerbView:
   - Cargar todos los gerbers
   - View ‚Üí Layers Manager ‚Üí Activar todas
   - Verificar visualmente

2. Online Viewer (Tracespace.io):
   - Arrastra zip completo
   - Ve render 3D
   - Si se ve bien ‚Üí est√° correcto

3. JLCPCB Quote:
   - Upload
   - Si da quote ‚Üí archivos v√°lidos ‚úì
```

---

## ‚úÖ Checklist de Verificaci√≥n Pre-Fabricaci√≥n

Antes de enviar Gerbers al fabricante:

### Dise√±o General
- [ ] DRC ejecutado sin errores cr√≠ticos
- [ ] Todas las conexiones del schematic ruteadas (no ratsnest)
- [ ] Board outline cerrado (Edge.Cuts)
- [ ] Board size correcto (verificar dimensiones)
- [ ] Mounting holes si se requieren (3mm t√≠pico)

### Componentes
- [ ] Footprints correctos (verificados vs datasheet)
- [ ] Polaridad marcada (diodos, electrol√≠ticos, ICs)
- [ ] Pin 1 indicado en silkscreen
- [ ] Referencias visibles (R1, C1, U1...)
- [ ] Valores visibles si es necesario
- [ ] Orientaci√≥n consistente

### Traces y Routing
- [ ] Ancho de traces apropiado para corriente
- [ ] Clearance respetado (traces, pads, zones)
- [ ] V√≠as con tama√±o adecuado (>0.5mm drill)
- [ ] Differential pairs matched (si aplica)
- [ ] Impedancia controlada (si aplica)
- [ ] No √°ngulos 90¬∞ agudos en traces

### Ground y Power
- [ ] Ground plane configurado y filled
- [ ] Stitching vias distribuidas
- [ ] Thermal relief en pads apropiados
- [ ] Capacitores desacoplo cerca de ICs
- [ ] Power traces anchas y cortas

### Fabricaci√≥n
- [ ] Design rules seg√∫n fabricante (JLCPCB/PCBWay)
- [ ] Soldermask clearance correcta
- [ ] Silkscreen no tapa pads
- [ ] Silkscreen legible (min 1mm altura texto)
- [ ] Via tenting (cubrir v√≠as con soldermask) configurado

### Documentaci√≥n
- [ ] Gerbers generados (8+ archivos)
- [ ] Drill file incluido (.drl)
- [ ] BOM actualizado
- [ ] Schematic PDF adjunto
- [ ] Assembly notes (si se requiere)

### Validaci√≥n
- [ ] GerbView: Todas capas correctas
- [ ] Online viewer: Render 3D OK
- [ ] 3D Viewer KiCAD: Forma correcta
- [ ] Comparaci√≥n con schematic (manual)

---

## üéì Mejores Pr√°cticas de PCB Design

### ‚úÖ HACER

1. **Planificar antes de rutear** - Sketch de placement en papel primero
2. **Separar zonas funcionales** - Power, digital, analog, RF
3. **Ground plane siempre** - Especialmente en 2 capas
4. **Traces anchas en potencia** - No escatimar cobre en VCC/GND
5. **Capacitores cerca de ICs** - Desacoplo efectivo requiere proximidad
6. **Thermal vias en potencia** - Reguladores, MOSFETs, LEDs de potencia
7. **Clearance generosa** - Si hay espacio, m√°s separaci√≥n es mejor
8. **Testpoints en se√±ales cr√≠ticas** - Facilita debugging
9. **Silkscreen √∫til** - Referencias, polaridad, versi√≥n, notas
10. **Revisar 3D** - Antes de enviar, ver en 3D Viewer

### ‚ùå NO HACER

1. **90¬∞ sharp turns** - Causan reflexiones en alta frecuencia
2. **Traces delgadas por defecto** - Calcular seg√∫n corriente
3. **V√≠as innecesarias** - Cada v√≠a es una discontinuidad
4. **Componentes muy juntos** - Dificulta soldadura y rework
5. **Ignorar thermal management** - Reguladores lineales necesitan cooling
6. **Antenna keep-out descuidado** - WiFi/BLE no funcionar√° bien
7. **Silkscreen sobre pads** - Se borra en soldadura
8. **GND traces largos** - Usar ground plane, no traces
9. **Auto-router ciego** - Revisar y optimizar resultado
10. **Enviar sin validar** - GerbView SIEMPRE antes de upload

---

## üéâ Resumen del M√≥dulo

### Lo Que Dominaste

‚úÖ **Anatom√≠a de PCB** - Capas, traces, v√≠as, ground planes  
‚úÖ **KiCAD PCB Editor** - Placement, routing, DRC profesional  
‚úÖ **Design rules** - Configuraci√≥n seg√∫n fabricante  
‚úÖ **Fabricaci√≥n** - Gerbers, drill files, proceso completo  
‚úÖ **Costos Paraguay** - JLCPCB, PCBWay, importaci√≥n  
‚úÖ **OpenCode para PCB** - C√°lculos, optimizaci√≥n, documentaci√≥n

### Pr√≥ximo Paso

**Contin√∫a con**: [M√≥dulo 03 - Desarrollo de Firmware con IA](./03-desarrollo-firmware.md)

---

## üí≠ Reflexi√≥n

1. **¬øC√≥mo cambia tu workflow dise√±ar en KiCAD vs herramientas anteriores?**
2. **¬øCu√°l es el mayor desaf√≠o: placement o routing?**
3. **¬øC√≥mo OpenCode acelera el dise√±o de PCBs?**

**Comparte en Slack** (#electronica-automatizacion)

---

## üì∫ Recommended YouTube Resources

**Visualiza estos videos para dominar el dise√±o de PCBs profesional**:

### üîó Video 1: PCB Layout Best Practices - High-Speed Design Essentials
- **T√≠tulo**: Mejores Pr√°cticas de Layout PCB - Dise√±o de Alta Velocidad
- **Canal**: Altium Designer (Official)
- **Duraci√≥n**: 140 minutos
- **Contenido**: Routing de se√±ales, impedancia, planos de referencia, v√≠as, crosstalk, y optimizaci√≥n t√©rmica
- **Link**: https://www.youtube.com/watch?v=i0-N2wBNxLI
- **Por qu√© verlo**: Transforma tu PCB de prototipo fr√°gil a dise√±o robusto - evita problemas costosos en manufactura

### üîó Video 2: Complete KiCAD PCB Design Workflow - Schematic to Gerbers
- **T√≠tulo**: Flujo Completo KiCAD PCB - De Esquem√°tico a Gerbers
- **Canal**: Paul McWhorter / CoreElectronics
- **Duraci√≥n**: 125 minutos
- **Contenido**: Importar esquem√°tico, asignaci√≥n de footprints, routing manual, dise√±o de capas, generaci√≥n de archivos Gerber listos para manufactura
- **Link**: https://www.youtube.com/watch?v=O5CXsQ7m2lw
- **Por qu√© verlo**: Ve el flujo completo del proyecto que realizar√°s en este m√≥dulo con ejemplos reales

### üîó Video 3: Manufacturing-Ready PCBs - Design Rules, Tolerances & Assembly
- **T√≠tulo**: PCBs Listos para Manufactura - Reglas, Tolerancias y Montaje
- **Canal**: JLC PCB / PCB Design Channel
- **Duraci√≥n**: 110 minutos
- **Contenido**: Reglas de dise√±o para manufactura, tolerancias, validaci√≥n Gerber, selecci√≥n de proveedores, y troubleshooting de manufactura
- **Link**: https://www.youtube.com/watch?v=rMnWZpMfqwU
- **Por qu√© verlo**: Asegura que tu PCB se fabrique correctamente sin sorpresas costosas - conocimiento esencial para profesionales

---

## üìö Recursos Adicionales

### Documentaci√≥n Oficial
- [KiCAD PCB Documentation](https://docs.kicad.org/master/en/pcbnew/pcbnew.html)
- [IPC-2221 Generic Standard](https://www.ipc.org/standards)
- [ESP32 Hardware Design Guidelines](https://www.espressif.com/sites/default/files/documentation/esp32_hardware_design_guidelines_en.pdf)
- [USB 2.0 Specification](https://www.usb.org/documents)

### Calculadoras y Herramientas
- [PCB Trace Width Calculator](https://www.pcbway.com/pcb_prototype/impedance_calculator.html)
- [Trace Width Calculator (IPC-2221)](https://www.4pcb.com/trace-width-calculator.html)
- [Via Current Calculator](https://www.smps.us/pcbtracesc.html)
- [Saturn PCB Toolkit](https://saturnpcb.com/saturn-pcb-toolkit/)

### Fabricantes (Paraguay)
- **JLCPCB** - jlcpcb.com (USD 2 por 5 PCBs, env√≠o ~USD 20)
- **PCBWay** - pcbway.com (USD 5 por 10 PCBs)
- **OSH Park** - oshpark.com (Calidad premium, env√≠o gratis)
- **FPUNA Lab** - Fresadora CNC (prototipos r√°pidos 1 capa)

### Libros y Gu√≠as
- **"PCB Design for Real-World EMI Control"** - Bruce Archambeault
- **"High-Speed Digital Design"** - Howard Johnson
- **"Printed Circuit Board Design Techniques for EMC Compliance"** - Mark Montrose
- **"Getting Started with KiCAD"** - Free ebook from KiCAD.org

### Comunidades
- **FPUNA Electr√≥nica** - Estudiantes y docentes
- **KiCAD Forum** - forum.kicad.info (ayuda t√©cnica)
- **EEVblog Forum** - eevblog.com/forum (PCB design)
- **r/PrintedCircuitBoard** - Reddit community

### Videos Tutoriales
- **DigiKey KiCAD Tutorial Series** - YouTube (12 videos)
- **Phil's Lab** - YouTube (PCB design avanzado)
- **Robert Feranec** - YouTube (Altium pero conceptos aplican)

### Datasheets Esenciales
Componentes comunes en proyectos:
- **ESP32-WROOM-32** - Espressif (WiFi/BLE module)
- **AMS1117-3.3** - Advanced Monolithic Systems (LDO regulator)
- **CP2102** - Silicon Labs (USB-to-UART)
- **USB Type-C** - Connector specifications
- **FR4 Material** - Propiedades diel√©ctricas

---

*M√≥dulo creado para FPUNA Verano 2026*  
*Actualizado: Enero 2026*  
*Track: Electr√≥nica y Automatizaci√≥n*