---

categories: 软件设计师
layout:     post
title:      "第一章 计算机系统知识"
date:       2021-02-06 12:30:11
author:     "Balbo"
header-img: "img/post-bg-2019.jpg"
catalog: true
tags:
    - 软件设计师

---

# 1.1   计算机系统基础知识

## 1.1.2   中央处理单元

### CPU的功能

   1. 程序控制。$CPU$ 通过执行指令来控制存的执行顺序，这是 $CPU$ 的重要功能。

   2. 操作控制。一条指令功能的实现需要若干操作信号配合来完成，$CPU$ 产生每条指令的操作信号并将操作信号送往对应的部件，控制相应的部件按指令的功能要求进行操作。

   3. 时间控制。$CPU$ 对各种操作进行时间上的控制，即指令执行过程中操作信号的出现时间、持续时间及出现的时间顺序都需要进行严格控制。

   4. 数据处理。$CPU$ 通过对数据进行算术运算及逻辑运算等方式进行加工处理，数据加工处理的结果被人们所利用。所以，对数据的加工处理也是 $CPU$ 最根本的任务。

      > $CPU$ 还需要对心痛内部和外部的中断做出响应，进行相应的处理。

### CPU的组成

   1. 运算器
      1. 运算器有两个功能：

          1. 执行所有的算术运算。（*例如加、减、乘、除等基本运算及附加运算*）

          2. 执行所有的逻辑运算并进行逻辑测试。（*例如与、或、非、零值测试或两个值的比较等*）

      2. 运算符中各组成部件的功能：

      3. 算术逻辑单元（$ALU$）。$ALU$ 是运算器的重要组成部件，负责处理数据，实现对数据的算术运算和逻辑运算。

      4. 累加寄存器（$AC$）。$AC$ 通常简称为累加器，他是一个通用寄存器，器功能是当运算器的算术逻辑单元执行算术或逻辑运算是，为 ALU 提供一个工作区。

      5. 数据缓冲寄存器（$DR$）。在对内存储器进行读/写操作是，用 $DR$ 暂时放由内存储器读/写的一条指令或一条数据字，记那个不同时间段内读/写的数据隔离开来。

      6. 状态条件寄存器（$PSW$）。$PSW$ 保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，主要分为状态标志和控制标志，例如运算结果进位标志（$C$）、运算结果移除标志（$V$）、运算结果位 0 标志（$Z$）、运算结果为负标志（$N$）、中断标志（$I$）、方向标志（$D$）和单步标志等。这些标志通常分别由 1 位触发器保存，保存了当前指令执行完成之后的状态。

   2. 控制器
        运算器只能完成运算，而控制器用于控制整个 $CPU$ 的工作，他决定了计算机运行过程的自动化。
      指令控制逻辑要完成取指令、分析指令和执行指令的操作，其过程分为取指令、指令译码、按指令操作码执行、形成下一条指令地址等步骤。

      1. 指令寄存器（$IR$）。当 $CPU$ 执行一条指令时，先把他从内存储器取到缓冲寄存器中，在送入 $IR$ 暂存，指令译码器更具 $IR$ 的内容产生各种微操作指令，控制其他的组成部件工作，完成所需的功能。
      2. 程序计数器（$PC$）。$PC$ 具有寄存信息和计数两种功能，又称为指令计数器。
      3. 地址寄存器（$AR$）。$AR$ 保存当前 $CPU$ 所访问的内存单元的地址。
      4. 指令译码器（$ID$）。指令包含操作码和地址码两部分，为了能执行任何给定的指令，必须对操作码进行分析，一遍识别所完成的操作。
      > 时序控制逻辑：为每条指令按时间顺序提供应有的控制信号。
      >
> 总线逻辑：为多个功能部件服务的信息通路的控制电路。

   3. 寄存器组
        寄存器组可风味专用寄存器和通用寄存器。运算器和控制器中的寄存器是专用寄存器。

### 多核 CPU

   	  核心又称为内核，是 $CPU$ 最重要的组成部分。$CPU$ 中心那块隆起的芯片就是核心，是由单晶硅以一定的生产工艺制造出老的，$CPU$ 所有的计算、接收/存储命令、处理数据都由核心执行。

## 1.1.3   数据表示

  各种数值在计算机中表示的形式称为机器数。机器数有无符号数和带符号数之分。无符号数表示整数，在机器数中没有符号位。

  为了便于运算，带符号的机器数可采用原码、反码和补码等不同的编码方法，机器数的这些编码方法成为码制。

1. 原码、反码、补码和移码

   1. 原码表示法。数值 $X$ 的原码计为 $[X]_原$,  如果及其字长位 $n$ （即采用 n 个二进制位表示数据），则原码的定义如下：
      
      若 $X$ 是纯整数，则  $$[X]_原=\begin{cases} X，0\leq X \leq 2^{n-1}-1\\ 2^{n-1}+\|X\|， -(2^{n-1}-1)\leq X \leq 0 \end{cases}$$
      
      若 $X$ 是纯小数，则 $$[X]_原=\begin{cases} X，0\leq X < 1\\ 2^0+\|X\|， -1 < X \leq 0 \end{cases}$$
      
      【例1.1】 若机器字长 $n$ 等于 8，分别给出+1，-1，+127，-127，+45，-45，+0.5，-0.5的原码表示。
      	【+1】 = 0 0000001            【+1】 = 1 0000001 
      	【+127】 = 0 1111111          【+127】 = 1 1111111 
      	【+45】 = 0 0101101           【+45】 = 1 0101101 
      	【+0.5】 = 0 ◇1000000       【+0.5】 = 1 ◇1000000 
      
      
      
   2. 反码表示法。数值 *X* 的原码计为 $[X]_反$,  如果及其字长位 $n$ ，则原码的定义如下：
      
      若 $X$ 是纯整数，则 $$[X]_反=\begin{cases} X，0\leq X \leq 2^{n-1}-1\\ 2^{n-1}+X， -(2^{n-1}-1)\leq X \leq 0 \end{cases}$$
      
      若 $X$ 是纯小数，则 $$[X]_反=\begin{cases} X，0\leq X < 1\\ 2-2^{-(n-1)}+X， -1 < X \leq 0 \end{cases}$$
      
      【例1.2】 若机器字长 $n$ 等于 8，分别给出+1，-1，+127，-127，+45，-45，+0.5，-0.5的反码表示。
          【+1】 = 0 0000001            【+1】 = 1 1111110 
      	【+127】 = 0 1111111          【+127】 = 1 0000000 
          【+45】 = 0 0101101           【+45】 = 1 1010010 
      	【+0.5】 = 0 ◇1000000       【+0.5】 = 1 ◇0111111 
   
   
   
   3. 补码表示法。数值 $X$ 的原码计为 $[X]_补$,  如果及其字长位 $n$ ，则原码的定义如下：

      若 $X$ 是纯整数，则$$[X]_补=$\begin{cases} X，0\leq X \leq 2^{n-1}-1\\ 2^{n}+X， -2^{n-1}\leq X \leq 0 \end{cases}$$

      若 $X$ 是纯小数，则$$[X]_补=\begin{cases} X，0\leq X < 1\\ 2+X， -1 \leq X < 0 \end{cases}$$
   
   

【例1.3】 若机器字长 $n$ 等于 8，分别给出+1，-1，+127，-127，+45，-45，+0.5，-0.5的补码表示。
            【+1】 = 0 0000001            【+1】 = 1 1111111 
            【+127】 = 0 1111111          【+127】 = 1 0000001 
            【+45】 = 0 0101101           【+45】 = 1 1010011 
            【+0.5】 = 0 ◇1000000       【+0.5】 = 1 ◇1000000 

   

   4. 移码表示法。移码表示法是在数 X 上增加一个偏移量来定义的，常用与表示浮点数中的阶码。如果机器字长位 $n$，规定偏移量为$2^{n-1}$，则原码的定义如下：
   
      若 $X$ 是纯整数，则$$[X]_移=2^{n-1}+X， -(2^{n-1}-1)\leq X < 2^{n-1}$$

      若 $X$ 是纯小数，则$$[X]_移=1+X， -1 \leq X < 1$$
   
      【例1.4】 若机器字长 $n$ 等于 8，分别给出+1，-1，+127，-127，+45，-45，+0，-0的移码表示。
        	【+1】 = 1 0000001            【+1】 = 0 1111111 
            【+127】 = 1 1111111          【+127】 = 0 0000001 
        	【+45】 = 1 0101101           【+45】 = 0 1010011 
            【+0】 = 1 0000000            【+0】 = 1 0000000 
   
2. 定点数和浮点数

   1. 点数。所谓定点数，就是小数点的位置固定不变的数。

      机器字长位 $n$ 时各种码制表示的带符号数的范围

      | 码制 |                           定点整数                           |                           定点小数                           |
      | :--: | :----------------------------------------------------------: | :----------------------------------------------------------: |
      | 原码 | $-(2^{n-1}-1)$ ~ $+(2^{n-1}-1)$ | $-(1-2^{-(n-1)})$ ~$+(1-2^{-(n-1)})$ |
      | 反码 | $-(2^(n-1)-1)$ ~ $+(2^(n-1)-1)$ | $-(1-2^{-(n-1)})$ ~ $+(1-2^{-(n-1)})$ |
      | 补码 | $-2^{n-1}$ ~ $+(2^{n-1}-1)$ | -1 ~ $+(1-2^{-(n-1)})$ |
      | 移码 | $-2^{n-1}$ ~ $+(2^{n-1}-1)$ | -1 ~ $+(1-2^{-(n-1)})$ |

   2. 浮点数

      1.  浮点数的表示：$N=M^*Re$，$M$为尾数，$R$为基数，$e$为阶码

         1. 尾数用补码表示，阶码用移码表示
         2. 尾数的位数决定数的有效精度，位数越多精度越高
         
      3.  阶码的位数决定数的表示范围，位数越多范围越大
      2. 浮点数的运算

         1.  对阶，将阶码小的扩大，使两个数的阶码相同
         2.  求尾数和(差)
         
         3. 结果规格化并判断溢出
         
## 1.1.4   校验码

1. 奇偶校验码

     奇偶校验（Parity Codes）是一种简单有效的校验方法。这种方法通过在编码中增加一位校验位来使编码中 1 的个数位奇数（奇校验）或者为偶数（偶校验），从而使码距变为 2。

     常用的奇偶校验码有 3 种：水平奇偶校验码、垂直奇偶校验码和水平垂直校验码。

2. 海明码

     海明码（Hamming Code）的构成方法是在数据位之间的特定位置上插入 $k$ 个校验码，通过扩大码距老实现检错和纠错。

     设数据位是 $n$ 位，校验位是 $k$ 位，则 $n$ 和 $k$ 必须满足以下关系：$2^k-1 \geq n+k$

     海明码的编码规则如下。

     设 $k$ 个校验位$P_k$，$P_{k-1}$，···，$P_1$， n 个数据位为 $D_{n-1}$，$D_{n-2}$，···，$D_0$，对应的海明码为$H_{n+k}$，$H_{n+k-1}$，···，$H_1$，那么：

      1. $P_i$在海明码的第 $2^{i-1}$ 位置，即$H_j$=$P_i$，且j=$2^{i-1}$，数据位则依序从低到高占据海明码中剩下的位置。

      2. 海明码中的任何意为都是由若干个校验位来校验的。其对应关系如下：被校验的海明位的下标等于所有参与校验该位的校验位的下标之和，而校验位由自身校验。

   ```
   【例1.6】 设数据为 01101001，试采用 4 个校验位求其偶校验方式的海明码。
   解：D_7D_6D_5D_4D_3D_2D_1D_0=01101001，根据公式
      P_1 = D_0 + D_1 + D_3 + D_4 + D_6 = 1 + 0 + 1 + 0 + 1 = 1
      P_2 = D_0 + D_2 + D_3 + D_5 + D_6 = 1 + 0 + 1 + 1 + 1 = 0
      P_3 = D_1 + D_2 + D_3 + D_7 = 0 + 0 + 1 + 1 = 1
      P_4 = D_4 + D_5 + D_6 + D_7 = 0 + 1 + 1 + 0 = 0
      求得的海明码位：
      H_12 H_11 H_10 H_9 H_8 H_7 H_6 H_5 H_4 H_3 H_2 H_1
      D_7  D_6  D_5  D_4 P_4 D_3 D_2 D_1 P_3 D_0 P_2 P_1
       0    1    1    0   0   1   0   0   1   1   0   1
   ```

   

3. 循环冗余校验码

     循环冗余效验码（Cyclic Redundancy，CRC）利用生成多项式为 $k$ 个数据位产生 $r$ 个校验位来进行编码，其编码长度为 $k+r$。

# 1.2   计算机体系结构

## 1.2.1   计算机体系结构的发展

### 计算机体系结构分类

1. 从宏观上按处理机的数量进行分类，分为单处理系统、并行处理与多处理系统和分布式处理系统。

2. 从微观上按并行程度分类，有 <font color="red">Flynn 分类法</font>、冯泽云分类法、Handler分类法和Kuck分类法。

### 指令系统

1. CISC和RISC

   ​	CISC和RISC是指令集发展的两种途径

   1. CISC（<font color="red">Complex</font> Instruction Set Computer，复杂集计算机）的基本思想是进一步增强原有指令的功能，用更为复杂的新指令取代原先有软件子程序完成的功能，实现软件功能的硬化，导致及其的指令系统越来越庞大、复杂。

      + 弊端：

      + 指令集过分庞杂
      + 微程序技术是 CISC 的重要支柱，每条复杂指令都要通过执行一段解释性为程序才能完成，这就需要多个 CPU 周期，从而降低了机器的处理速度
      + 由于指令系统过分庞大，使高级语音编译程序选择目标指令的范围很大，并使编译程序本身冗长、复杂，从而难以优化编译使之生成真正高效的目标代码
      + CISC 强调完善的终端控制，势必导致动作繁多、设计复杂、研制周期长
      + CISC 给芯片设计带来很多困难，使芯片种类增多，出错几率增大，成本提高而成品率降低

   2. RISC（<font color="red">Reduced</font> Instruction Set Computer,精简指令集计算机）的基本思想是通过减少指令总数和简化指令功能降低硬件设计的复杂度，使指令能单周期执行，并通过优化编译提高指令的执行速度，采用硬布线控制逻辑优化编译程序。

      + 关键技术：
      + 重叠寄存器窗口技术。
      + 优化编译技术。
      + 超流水及超标量技术。
      + 硬布线逻辑与微程序相结合在微程序技术中。

   

### 指令的流水处理

1. 指令控制方式。指令控制方式有顺序方式、重叠方式和流水方式 3 种。

2. 流水线的种类。
   1. 从流水的级别上，可分为部件级、处理机级以及系统级的流水
   2. 从流水的功能上，可分为单功能流水线和多功能流水线
   3. 从流水的连接上，可分为静态流水线和动态流水线
   4. 从流水是否有反馈回路，可分为线性流水线和非线性流水线
   5. 从流水的流动顺序上，可分为同步流水线和异步流水线
   6. 从流水线的数据表示上，可分为标量流水线和向量流水线

3. 吞吐率和流水建立时间

      吞吐率是指党委时间内流水线处理机流出的结果数。对指令而言，就是单位时间内执行的指令数。如果流水线的子过程所用时间不一样，则吞吐率 $p$ 应为最长子过程的倒数，即：$p=1/max｛\Delta t_1,\Delta t_2,...,\Delta t_m｝$
      
      流水线开始工作，需经过一定时间才能达到最大吞吐率，这就是建立时间。若 $m$ 个子过程所用时间一样，均为$\Delta t_0$，则建立时间:$$T=m\Delta t_0$$

## 1.2.2   存储系统

1. 存储器的分类
   1. 按存储器所处的位置可分为内存和外存
   2. 按构成存储器的材料可分为磁存储器、半导体存储器和光存储器
   3. 按存储器的工作方式可分为读/写存储器和只读存储器
   4. 按访问方式可分为按地址访问的存储器和按内容访问的存储器
   5. 按寻址方式可分为随机存储器、顺序存储器和直接存储器

2. 相联存储器

      相联存储器是一种按内容访问的存储器。其工作原理就是把数据或数据的某一部分作为关键字，按顺序写入信息，读出时并行地将改关键字与存储器中的每一单元进行比较，找出存储器中所有与关键字相同的数据字，特别适合与信息的检索和更新。

3. Cache（高速缓存）

      Cache 用来存放当前最活跃的程序和数据，其特点是：<font color="red">位于 CPU 与主存之间</font>；容量一般在几千字节到几兆字节之间；速度一般比主存快5~10倍；有快速半导体存储器构成；其内容是主存局部域的副本；对程序员来说是透明的。

   1. Cache 中的地址映像方法

      1. 直接映像

            直接映像是指主存的块与 Cache 块的对应关系是固定的，因此，只要主存地址中的主存区号与 Cache 中记录的主存区号相同，则表明访问 Cache 命中。一旦命中，有主存地址中的区内块号立即可得到要访问的 Cache 存储器中的块，而块内地址就是主存地址中给出的地位地址。
            
            优点：地址变换很简单 
            
            缺点：灵活性差

      2. 全相联映像

            全相联映像允许主存的任一块可以调入 Cache 存储器的任何一个块的空间中
            
            在地址变换时，利用主存地址高位表示的主存块号与 Cache 中相联存储器所有单元中记录的主存块号进行比较，若相同即为命中。这时相联存储器单元的编号就对应要访问 Cache 的块号，从而在相应的 Cache 块中更具块内地址访问到相应的存储单元。
            
            优点：主存的块调入 Cache 的位置不受限制，十分灵活
            
            缺点：无法从主存块号中直接获取 Cache 的块号，变换比较复杂，速度比较慢

      3. 组相联映像

            这种方法是前两种的折中方法。组相联映像就是规定组采用直接映像方式而块采用全相联映像方式。

           通过直接映像方式来决定组号，在一组内再用全相联映像的方式来决定 Cache 中的块号。有主存地址高位决定的主存区号与 Cache 中区号比较可决定是否命中。主存后面的地址即为组号。

   2. 替换算法

         替换算法的目标就是使 Cacha 获得尽可能高的命中率。

      1. 随机替换算法。用随机数发生器产生一个要替换的块号，将该块替换出去
      2. 先进先出算法。将最先进入 Cacha 的消息块替换出去
      3. 近期最少使用算法。将近期最少使用的 Cacha 中的信息快替换出去
      4. 优先替换算法。必须先执行一次程序，统计 Cacha 的替换情况。有了这样的先验信息，在第二次执行该程序时便可以使用最有效的方式来替换。

   3. Cacha 的性能分析

         Cacha 的性能是计算机体统性能的重要方面。命中率是 Cacha 的一个重要指标，但不是最主要的指标。Cacha 设计的目标是在成本允许的条件下达到较高的命中率，使存储系统具有最端的平均访问时间。设$H_c$为 Cacha 的命中率，$t_c$为 Cacha 的存取时间，$t_m$为主存的访问时间，则 Cacha 存储器的等效加权平均访问时间$t_a$为：$$t_a=H_ct_c+(1-H_c)t_m=t_c+(1-H_c)(t_m-t_c)$$

        这里假设 Cacha 访问和主存访问是同时启动的，其中，$t_c$为 Cacha 命中时的访问时间，$(t_m-t_c)$为失效访问时间。如果在 Cacha 不命中时才启动主存，则$$t_a=t_c+(1-H_c)t_m$$

        在指令流水线中，Cacha 访问作为流水线中的一个操作阶段，Cacha 失效将影响指令的流水。因此，降低 Cacha 的失效率是提高 Cacha 性能的一项重要措施。党 Cacha 容量比较小时，容量因素在 Cacha 失效中占有比较大的比例。降低 Cacha 失效率的方法主要有选择恰当的块容量、提高 Cacha 的容量和提高 Cacha 的相联度等。

   4. 多级 Cacha

         在多级 Cacha 的计算机中，Cacha 分为一级（L1 Cacha）、二级（L2 Cacha）、三级（L3 Cacha）等，CPU 访存时首先查找 L1 Cacha，如果不命中，则访问 L2 Cacha，指导所有级别的 Cacha 都不命中，才访问主存。


4. 虚拟存储器

     在概念上，可以将主存存储器看作一个由若干字节构成的存储空间，每个字节（成为一个存储单元）由一个地址编号，主存单元的改地址成为物理地址（Physical Address）。当需要访问主存中的数据时，由 CPU 给出要访问数据所在的存储单元地址，然后由主存的读写控制及部件定位对应的存储单元，对其进行读（或写）操作来完成访问操作。

5. 外存储器

     外存储器用来暂时不用的程序和数据，并且以文件的形式储存。CPU 不能直接访问外存中的程序和数据，只有将其以文件为单位调入主存才可访问。外存储器主要由磁表面存储器（如磁盘、磁带）、光盘存储器及固态硬盘（采用 Flash 芯片或 DRAM 作为存储介质的存储器）构成。

   1. 磁表面存储器

        在磁表面存储器中，磁盘的存取速度较快，且具有较大的存储容量，是目前广泛使用的外存储器。

   2. 光盘存储器

        光盘存储器是一种采用聚焦激光束在盘式介质上非接触地记录高密度信息的新型储存装置。

   3. 固态硬盘

        固态硬盘的存储介质分为两种，一种是采用闪存（FLASH 芯片）作为存储介质，另外一种是采用 DRAM 作为存储介质。

6. 磁盘阵列技术

     磁盘阵列是由多台磁盘存储器组成的一个快速、大容量、高可靠的外存子系统。

   | RAID 级别 |                             说明                             |
   | --------- | :----------------------------------------------------------: |
   | RAID-0    | RAID-0 是一种不具备容错能力的磁盘阵列。由 N 个磁盘存储器组成的 0 级阵列，其平均故障间隔时间（MTBF）是单个磁盘存储器的 N 分之一，但数据传输率是单个磁盘存储器的 N倍。 |
   | RAID-1    |        RAID-1 是采用镜像容错改善可靠性的一种磁盘阵列         |
   | RAID-2    |        RAID-2 是采用海明码进行错位检测的一种磁盘阵列         |
   | RAID-3    | RAID-3 减少了用于检验的磁盘存储器的个数，从而提高了磁盘阵列的有效容量。一般只有一个检验盘 |
   | RAID-4    | RAID-4 是一种可独立地对组内各磁盘惊醒读/写的磁盘阵列，改阵列也只用一个检验盘 |
   | RAID-5    | RAID-5 是对 RAID-4 的一种改进，它不设置专门的检验盘。同一磁盘上既记录数据，也记录检验信息，这就解决了前面多个磁盘机争用一个检验盘的问题 |
   | RAID-6    | RAID-6 磁盘阵列采用两级数据冗余和鑫的数据编码以解决数据恢复问题，使在两个磁盘出现故障时仍然能够正常工作。在进行写操作时，RAID-6 分别进行两个独立的校验运算，形成两个独立的冗余数据，写入两个不同的磁盘 |

## 1.2.4  总线结构

  所谓总线（Bus），是指计算机设备和设备之间传输信息的公共数据通道。总线是连接计算机硬件系统内多种设备的通信线路，它的一个重要特征是由总线上的所有设备共享，因此可以将计算机系统内的多种设备连接到总线上。

1. 总线的分类

     **数据总线**（Data Bus, DB）用来传送数据信息，是双向的。CPU即可通过 DB 从内存或输入设备读入数据，也可通过 DB 将内部数据送至内存或输出设备。DB 的宽度决定了 CPU 和计算机其他设备之间每次交换数据的位数。

     **地址总线**（Address Bus, AB）用于传送 CPU 发出的地址信息，是单向的。传送地址信息的目的是指明与 CPU 交换信息的内存单元或 I/O 设备。存储器是按地址访问的，所以每个存储单元都有一个固定地址，要访问 1MB 存储器中的任一单元，需要给出$2^{20}$个地址，即需要 20 位地址（$2^{20}=1M$）。因此，地址总线的宽度决定了 CPU 的最大寻址能力。

     **控制总线**（Control Bus, CB）用来传送控制信号、时序信号和状态信息等。其中有的信号是 CPU 向内存或外部设备发出的信息，有点是内存或外部设备向 CPU 发出的信息。显然，CB 中的每一条线的信息传送方向是单方向且确定的,但 CB 作为一个整体是双向的。所以，在各种结构框图中，凡设计到控制总线 CB，均是以双向线表示。

2. 常见总线

   1. ISA 总线。

      是工业标准总线。只能支持16为的 I/O 设备，数据传输率大约是 $16Mb/s$，也称为 AT标准。

   2. EISA 总线。

      是在 ISA 总线的基础上发展起来的 32 位总线。该总线定义 32 位地址线、32 位数据线以及其他控制信息线、电源线、地线等共 196 个接点。总线传输速率达 $33 Mb/s$。

   3. PCI 总线。

      是目前微型机上广泛采用的内总线，采用并行传输方式。PCI 总线由适于 32 位机的 124 个信号的标准和适于 64 位机的 188 个信号的标准。PCI 总线的传输速率至少位 $133 Mb/s$，64 位 PCI 总线的传输速率位 $266 Mb/s$。

   4. PCI Express 总线。

      简称为 PCI-E，采用点对点串行连接，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率。相对于传统 PCI 总线在单一时间周期内只能实现单向传输，PCI Express 的双单工连接能提供更高的传输速率与质量。

   5. 前端总线（Front Side Bus, FSB）。

      是将 CPU 连接到北桥芯片的总线。选购主板和 CPU 时，要注意两者的搭配问题，一般来说，如果 CPU 不超频，那么 FSB 是由 CPU 决定的，如果主板不支持 CPU 所需要的 FSB，系统就无法工作。也就是说，需要主板和 CPU 都支持某个 FSB，系统才能工作。通常情况下，一个 CPU 默认的 FSB 是唯一的。北桥芯片负责联系内存、显卡等数据吞吐量最大的部件，并与南桥芯片连接。CPU 通过 FSB 连接到北桥芯片，进而通过北桥芯片与内存、显卡交换数据。FSB 是 CPU 和外界交换数据的最主要通道，因此 FSB 的数据传输能力对计算机整体性能作用很大，如果没足够快的 FSB，再强的 CPU 也不能明显提高计算机整体速度。

   6. RS-232C。

      是一个串行外总线，其主要特点是所需传输线比较少，最少只需三条线（一条发、一条收】一条地线）即可实现全双工通信。传送距离远，用电平传送为 15m，电流环传送可达千米。由多种可供选择的传送速率。采用非归零码负逻辑工作，电平$\leq-3V$为逻辑 1，而电平$\geq+3V$为逻辑 0，具有较好的抗干扰性。

   7. SCSI 总线。

      是一条并行外总线。广泛用于连接软硬磁盘、光盘、扫描仪等。该接口总线早期是 8 位的，后来发展到 16 位。传输速率由 SCSI-1 的 $5Mb/s$ 到 16 位的 ULTRA2 SCSI 的 $80Mb/s$。

   8. SATA。

      是 Serial ATA的缩写。即串行 ATA。它主要用作主板和大量吃醋设备之间的数据传输之用。SATA 总线使用嵌入式时钟信号，具备了更强的纠错能力，与以往相比其最大的区别在于能对传输指令进行检查，如果发现错误会自动校正，这在很大程度上提高了数据传输的可靠性。串行接口还具有结构简单、支持热插拔的优点。

   9. USB。

      通用串行总线（USB）由 4 条信号线组成，其中两条用于传送数据，另外两条传送$+5V$ 容量位 500mA 的电源。可以经过集线器（Hub）进行树状连接，最多可达 5 层。该总线上可接 127 个设备。

   10. IEEE-1394。

       是高速串行外总线，也支持外设热插拔，课外外设提供电源，省去了外设自带的电源，能连接多个不同设备，支持同步和一部数据传输。IEEE-1394 由 6 条信号线组成，其中两条用于传送数据，两条传送控制信号，另外两条传送 8~40$V$容量为 1500 mA的电源，IEEE-1394 总线理论上可接 63 个设备。IEEE-1394 的传送速率从$400Mb/s、800Mb/s、1600Mb/s直到3.2Gb/s$。

   11. IEEE-488 总线。

       是并行总线接口标准。它按照位并行、字节串行双向异步方式传输信号，连接方式位总线方式，一起设备不需中介单元直接并联与总线上。总线上最多可连接 15 台设备。最大传输距离为 20 m，信号传输速度一般为 $500 Kb/s$，最大传输速度为 $1Mb/s$。

# 1.3 安全性、可靠性与系统性能评测基础知识

## 1.3.2 加密技术和认证技术

1. 加密技术

     数据加密和数据解谜是一对逆过程。数据加密是用加密算法 $E$ 和加密密钥 $K_1$ 将明文 $P$ 变换成密文 $C$，记为$C=E_{K_1}(P)$

     数据解密是数据加密的逆过程，解密算法 $D$ 和解密密钥 $K_2$ 将密文 $C$ 变换成明文 $P$，记为$P=D_{K_2}(C)$

     在安全保密中，可通过适当的密钥加密技术和管理机制来保证网络信息的通信安全。密钥加密技术的密码体制分为对称密钥体制和非对称密钥体制两种。相应地，对数据加密的技术分为两类，即对称加密（私人密钥加密）和非对称加密（公开密钥加密）。

   1. 对称加密技术

         对称加密采用了对称密码编码技术，其特点是文件加密和解密使用系统的密钥，这种方法在密码学中成为对称加密算法。
         
         常用的对称极爱算法由如下几种：

      1. 数据加密标准算法（Digital Encryption Standard, DES）。

      2. 三重 DES（3DES\TDES）。
      3. RC-5（Ricest Cipher 5）。
      4. 国际数据加密算法（Internation Data Encryption Adleman, IDEA）。
      5. 高级加密标准（Advanced Encryption Standard, AES）。

   2. 非对称加密技术

        与对称加密算法不同，非对称加密短发需要两个密钥：公开密钥（Publickey）和私有密钥（Privatekey）。公开密钥与私有密钥是一对，如果用公开密钥对数据进行加密，只有用对应的私有密钥才能解密；如果用私有密钥对数据进行加密，那么只有用对应的公开密钥才能解密。

        非对称加密算法的保密性比较好，它消除了最终用户交换密钥的需要，但加密和解密花费的时间长、速度慢，不适合于对文件加密，而只适用于对少数数据进行加密。

        RSA算法（Ricest, Shamir and Adleman）是一种公钥加密算法，它按照下面的要求选择公钥和密钥。

      1. 选择两个大素数 $p$ 和 $q$（$大于10^{100}$）。
      2. 令 $n=p*q 和 z=(p-1)*(q-1)$。
      3. 选择 $d$ 与 $z$ 互质。
      4. 选择 $e$，使 $e*d=1$(mod z)。

        明文 $p$ 被分为 $k$ 位的块，$k$ 是满足 $2^k<n$ 的最大整数，于是有 $0\leq P<n$。

        加密时计算 $C=P^e$(mod n) 这样公钥为 $(e,n)$。解密时计算 $P=C^d$(mod n) 即私钥为 $(d,n)$。

   3. 密钥管理

         密钥时有生命周期的，它包括密钥和证书的有效时间，以及已册小密钥和证书的维护时间等。密钥既然要求保密，这就设计密钥的管理问题，管理不好，密钥同样可能被无意识的泄露，并不是有了密钥就可以高枕无忧，任何保密也只是相对的，时有失效的。密钥管理主要是指密钥对的安全管理，包括密钥产生、密钥备份和回复、密钥更新等。

2. 认证技术

      认证技术主要解决网络通信过程中通信双方的身份认可。认证的过程涉及加密和密钥交换。通常，加密可使用堆成加密、不对称加密及两种加密方法的混合方法。认证方一般有账户名/口令认证、使用摘要算法认证和基于 PKI 的认证。

## 1.3.3 计算机可靠性

1. 计算机可靠性概述

     计算机系统的硬件故障通常是由元器件的失效引起的，对元器件进行寿命试验并根据实际资料统计得知，元器件的可靠性可分为 3 个阶段，在开始阶段，元器件的工作处于不稳定期，失效率较高；在第二阶段，元器件进入正常工作期，失效率最低，基本保持常数；在第三阶段，元器件开始老化，失效率由重新提高，这就是所谓的“浴盆曲线”。因此，应保证在计算机中使用的元器件储域第二阶段。在第一阶段应对元器件进行老化筛选，而到了第三阶段，则淘汰该计算机。

     计算机系统的可靠性是指从它开始运行到某时刻 t 这段时间内能正常运行的改了吧，用 $R_{(t)}$ 表示。所谓失效率，是指单位时间内失效的元件数与元件总数的比例，用 $\lambda$ 表示，当 $\lambda$ 为常数是。可靠性与失效率的关系为 $R_{(t)}=e^{-\lambda t}$ 

   ![img](https://txt207.book118.com/2017/0325/book96808/96807355.jpg)

     两次故障之间系统能正常工作的时间的平均值成为平均五故障时间$（MTBF）$，即 $MTBF=1/\lambda$

     通常用平均修复时间$（MTRF）$来表示计算机的可维修性，即计算机的维修效率，指从故障发生到机器修复平均所需要的时间。计算机的可用性是指计算机的使用效率，它以系统在执行任务的任意时刻能正常工作的概率 A 来表示即 $A=\frac{MTBF}{MTBF+MTRF}$ 

2. 计算机可靠性模型

     计算机系统是一个复杂的系统，而且影响其可靠性的因素非常复杂，很难直接对其进行可靠性分析。但通过建立适当的数学模型，把大系统分割成若干子系统，可以简化其分析过程。常见的系统可靠性数学模型由以下 3 种。

   1. 串联系统。假设一个系统由 N 个子系统组成，当且仅当所有的子系统都能正常工作时系统才能正常工作，这种系统称为串联系统。

      ![img](https://img-blog.csdnimg.cn/20191104151901717.png)

        设系统中各个子系统的可靠性分别用 $R_1,R_2,\cdots,R_N$ 来表示，则系统的可靠性 R 可由 $R=R_1R_2\cdots R_N$ 求得。

        如果系统的各个子系统的失效率分别用 $\lambda_1,\lambda_2,\cdots,\lambda_N$ 来表示。则系统的失效率 $\lambda$ 可由 $\lambda=\lambda_1+\lambda_2+\cdots+\lambda_N$ 求得

   2. 并联系统。加入一个系统由 N 个子系统组成，只要由一个子系统正常工作，系统就能正常工作，这样的系统成为并联系统。

      ![img](https://img-blog.csdnimg.cn/201911041519197.png)

        设系统中各个子系统的可靠性分别用 $R_1,R_2,\cdots,R_N$ 来表示，则系统的可靠性 R 可由 $R=1-(1-R_1)(1-R_2)\cdots(1-R_N)$ 求得。

        如果系统的所有子系统的失效率分别用 $\lambda$ 来表示。则系统的失效率 $\mu$ 可由 $\mu=\frac{1}{\frac{1}{\lambda}\sum^{N}_{j=1}{\frac{1}{j}}}$ 求得

   3. N 模冗余系统。N 模冗余系统由 N 个（$N=2n+1$）相同的子系统和一个表决器组成，表决器把 N 个子系统中占多数相同结果的输出作为系统的输出。

      ![img](https://img-blog.csdnimg.cn/20191104151933569.png)

        在 N 个子系统中，只要有 $n+1$ 个或 $n+1$ 个以上的子系统能正常工作，系统就能正常工作。输出正常的结果。假设表决器时完全可靠的，每个子系统的可靠性为 $R_0$，则 $N$ 模冗余系统的可靠性为 $$R=\sum^{N}_{i=n+1}{(\begin{matrix}j \\ N \end{matrix})}*R_0^i(1-R_0)^{N-i}$$

        其中，$$\left(\begin{matrix}j\\N\end{matrix}\right)$$ 表示从 $N$ 个元素取 $i$ 个元素的组合数

