/* 10. Definirajte multipleksor s 4 ulaza u VHDL-u kori≈°tenjem odabirne logike (entitet i arhitektura) */
