TimeQuest Timing Analyzer report for HardwareInvaders
Mon Apr 09 14:49:21 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'
 13. Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'
 16. Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'
 17. Slow Model Hold: 'CLOCK_50'
 18. Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'
 19. Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'
 20. Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'
 21. Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'
 22. Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'
 23. Slow Model Minimum Pulse Width: 'CLOCK_50'
 24. Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'
 39. Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'
 40. Fast Model Setup: 'CLOCK_50'
 41. Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'
 42. Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'
 43. Fast Model Hold: 'CLOCK_50'
 44. Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'
 45. Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'
 46. Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'
 47. Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'
 48. Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'
 49. Fast Model Minimum Pulse Width: 'CLOCK_50'
 50. Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Output Enable Times
 56. Minimum Output Enable Times
 57. Output Disable Times
 58. Minimum Output Disable Times
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Setup Transfers
 65. Hold Transfers
 66. Recovery Transfers
 67. Removal Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; HardwareInvaders                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------+
; SDC File List                                            ;
+----------------------+--------+--------------------------+
; SDC File Path        ; Status ; Read at                  ;
+----------------------+--------+--------------------------+
; HardwareInvaders.sdc ; OK     ; Mon Apr 09 14:49:20 2018 ;
+----------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                   ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; Clock Name                            ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                            ; Targets                             ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; CLOCK_50                              ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                   ; { CLOCK_50 }                        ;
; PLL:pll|altpll:altpll_component|_clk0 ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
; PLL:pll|altpll:altpll_component|_clk1 ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[1] } ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                              ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 106.16 MHz ; 106.16 MHz      ; PLL:pll|altpll:altpll_component|_clk1 ;                                                               ;
; 135.69 MHz ; 135.69 MHz      ; PLL:pll|altpll:altpll_component|_clk0 ;                                                               ;
; 981.35 MHz ; 380.08 MHz      ; CLOCK_50                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 2.630  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 5.343  ; 0.000         ;
; CLOCK_50                              ; 18.981 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow Model Hold Summary                                       ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 0.445 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 0.445 ; 0.000         ;
; CLOCK_50                              ; 0.771 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Slow Model Recovery Summary                                    ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 3.014  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 13.014 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow Model Removal Summary                                    ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 6.738 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 6.738 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                        ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 3.889 ; 0.000         ;
; CLOCK_50                              ; 8.889 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 8.889 ; 0.000         ;
+---------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                  ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                 ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 2.630 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.412      ;
; 2.630 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.412      ;
; 2.630 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.412      ;
; 2.630 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.412      ;
; 2.630 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.412      ;
; 2.630 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.412      ;
; 2.630 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.412      ;
; 2.630 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.412      ;
; 2.630 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.412      ;
; 2.689 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|substate.DRAWING_R1 ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.350      ;
; 2.764 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[0]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.746     ; 4.528      ;
; 2.764 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[1]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.746     ; 4.528      ;
; 2.764 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[2]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.746     ; 4.528      ;
; 2.764 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[4]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.746     ; 4.528      ;
; 2.764 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[5]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.746     ; 4.528      ;
; 2.764 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[6]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.746     ; 4.528      ;
; 2.764 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[7]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.746     ; 4.528      ;
; 2.764 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[8]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.746     ; 4.528      ;
; 2.764 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[3]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.746     ; 4.528      ;
; 2.778 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.264      ;
; 2.778 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.264      ;
; 2.778 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.264      ;
; 2.778 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.264      ;
; 2.778 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.264      ;
; 2.778 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.264      ;
; 2.778 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.264      ;
; 2.778 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.264      ;
; 2.778 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.264      ;
; 2.811 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.231      ;
; 2.811 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.231      ;
; 2.811 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.231      ;
; 2.811 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.231      ;
; 2.811 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.231      ;
; 2.811 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.231      ;
; 2.811 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.231      ;
; 2.811 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.231      ;
; 2.811 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.231      ;
; 2.837 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|substate.DRAWING_R1 ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.202      ;
; 2.870 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|substate.DRAWING_R1 ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.169      ;
; 2.924 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[4]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.366      ;
; 2.924 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[6]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.366      ;
; 2.924 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[7]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.366      ;
; 2.937 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.105      ;
; 2.937 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.105      ;
; 2.937 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.105      ;
; 2.937 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.105      ;
; 2.937 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.105      ;
; 2.937 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.105      ;
; 2.937 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.105      ;
; 2.937 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.105      ;
; 2.937 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.105      ;
; 2.938 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[1]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.750     ; 4.350      ;
; 2.938 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[2]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.750     ; 4.350      ;
; 2.938 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[3]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.750     ; 4.350      ;
; 2.938 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[4]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.750     ; 4.350      ;
; 2.938 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[5]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.750     ; 4.350      ;
; 2.938 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[6]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.750     ; 4.350      ;
; 2.938 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[9]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.750     ; 4.350      ;
; 2.938 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[8]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.750     ; 4.350      ;
; 2.938 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[0]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.750     ; 4.350      ;
; 2.996 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|substate.DRAWING_R1 ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 7.043      ;
; 3.023 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.019      ;
; 3.023 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.019      ;
; 3.023 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.019      ;
; 3.023 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.019      ;
; 3.023 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.019      ;
; 3.023 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.019      ;
; 3.023 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.019      ;
; 3.023 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.019      ;
; 3.023 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 7.019      ;
; 3.073 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.969      ;
; 3.073 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.969      ;
; 3.073 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.969      ;
; 3.073 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.969      ;
; 3.073 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.969      ;
; 3.073 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.969      ;
; 3.073 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.969      ;
; 3.073 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.969      ;
; 3.073 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.969      ;
; 3.101 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.941      ;
; 3.101 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.941      ;
; 3.101 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.941      ;
; 3.101 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.941      ;
; 3.101 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.941      ;
; 3.101 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.941      ;
; 3.101 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.941      ;
; 3.101 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.941      ;
; 3.101 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.941      ;
; 3.132 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|substate.DRAWING_R1 ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.907      ;
; 3.160 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|substate.DRAWING_R1 ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.879      ;
; 3.167 ; VGA_Framebuffer:vga|x_cursor[9] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.875      ;
; 3.167 ; VGA_Framebuffer:vga|x_cursor[9] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.875      ;
; 3.167 ; VGA_Framebuffer:vga|x_cursor[9] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.875      ;
; 3.167 ; VGA_Framebuffer:vga|x_cursor[9] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.875      ;
; 3.167 ; VGA_Framebuffer:vga|x_cursor[9] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.875      ;
; 3.167 ; VGA_Framebuffer:vga|x_cursor[9] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.875      ;
; 3.167 ; VGA_Framebuffer:vga|x_cursor[9] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.875      ;
; 3.167 ; VGA_Framebuffer:vga|x_cursor[9] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.875      ;
; 3.167 ; VGA_Framebuffer:vga|x_cursor[9] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.875      ;
; 3.170 ; VGA_Framebuffer:vga|x_cursor[0] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.872      ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                   ;
+--------+--------------------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                          ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 5.343  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.DRAWING  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.003      ; 4.698      ;
; 5.522  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.IDLE     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.003      ; 4.519      ;
; 6.331  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.IDLE          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.003      ; 3.710      ;
; 6.333  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.DRAWING       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.003      ; 3.708      ;
; 6.702  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.CLEARING      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.002      ; 3.338      ;
; 6.702  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.INIT          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.002      ; 3.338      ;
; 6.706  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.SHOWING       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.002      ; 3.334      ;
; 6.707  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.WAITING       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.002      ; 3.333      ;
; 6.755  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.IDLE          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.002      ; 3.285      ;
; 6.790  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.DRAWING       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.002      ; 3.250      ;
; 6.913  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.INIT          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 3.126      ;
; 6.917  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.SHOWING       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 3.122      ;
; 6.947  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.WAITING       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 3.092      ;
; 6.962  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.CLEARING ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.002      ; 3.078      ;
; 6.996  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.INIT     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.002      ; 3.044      ;
; 7.022  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.SHOWING  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.002      ; 3.018      ;
; 7.115  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.CLEARING      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 2.924      ;
; 8.061  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|FB_FLIP             ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.002      ; 1.979      ;
; 10.580 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[6]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.014      ; 9.472      ;
; 10.881 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[0]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.008      ; 9.165      ;
; 10.883 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[4]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.008      ; 9.163      ;
; 10.883 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[1]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.008      ; 9.163      ;
; 10.884 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[8]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.008      ; 9.162      ;
; 10.921 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[7]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.014      ; 9.131      ;
; 10.923 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[6]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.014      ; 9.129      ;
; 10.925 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[2]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.009      ; 9.122      ;
; 10.997 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[6]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.014      ; 9.055      ;
; 11.068 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[5]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 8.982      ;
; 11.280 ; HI_View:view|column[8]                                 ; HI_View:view|row[7]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.757      ;
; 11.280 ; HI_View:view|column[8]                                 ; HI_View:view|row[8]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.757      ;
; 11.280 ; HI_View:view|column[8]                                 ; HI_View:view|row[9]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.757      ;
; 11.280 ; HI_View:view|column[8]                                 ; HI_View:view|row[10]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.757      ;
; 11.280 ; HI_View:view|column[8]                                 ; HI_View:view|row[15]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.757      ;
; 11.280 ; HI_View:view|column[8]                                 ; HI_View:view|row[16]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.757      ;
; 11.280 ; HI_View:view|column[8]                                 ; HI_View:view|row[17]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.757      ;
; 11.280 ; HI_View:view|column[8]                                 ; HI_View:view|row[18]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.757      ;
; 11.280 ; HI_View:view|column[8]                                 ; HI_View:view|row[19]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.757      ;
; 11.280 ; HI_View:view|column[8]                                 ; HI_View:view|row[20]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.757      ;
; 11.280 ; HI_View:view|column[8]                                 ; HI_View:view|row[21]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.757      ;
; 11.280 ; HI_View:view|column[8]                                 ; HI_View:view|row[22]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.757      ;
; 11.298 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[0]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.008      ; 8.748      ;
; 11.300 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[4]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.008      ; 8.746      ;
; 11.300 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[1]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.008      ; 8.746      ;
; 11.301 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[8]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.008      ; 8.745      ;
; 11.315 ; HI_View:view|column[10]                                ; HI_View:view|row[7]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.728      ;
; 11.315 ; HI_View:view|column[10]                                ; HI_View:view|row[8]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.728      ;
; 11.315 ; HI_View:view|column[10]                                ; HI_View:view|row[9]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.728      ;
; 11.315 ; HI_View:view|column[10]                                ; HI_View:view|row[10]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.728      ;
; 11.315 ; HI_View:view|column[10]                                ; HI_View:view|row[15]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.728      ;
; 11.315 ; HI_View:view|column[10]                                ; HI_View:view|row[16]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.728      ;
; 11.315 ; HI_View:view|column[10]                                ; HI_View:view|row[17]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.728      ;
; 11.315 ; HI_View:view|column[10]                                ; HI_View:view|row[18]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.728      ;
; 11.315 ; HI_View:view|column[10]                                ; HI_View:view|row[19]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.728      ;
; 11.315 ; HI_View:view|column[10]                                ; HI_View:view|row[20]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.728      ;
; 11.315 ; HI_View:view|column[10]                                ; HI_View:view|row[21]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.728      ;
; 11.315 ; HI_View:view|column[10]                                ; HI_View:view|row[22]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.728      ;
; 11.338 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[7]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.014      ; 8.714      ;
; 11.340 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[6]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.014      ; 8.712      ;
; 11.342 ; HI_View:view|column[2]                                 ; HI_View:view|FB_Y1[2]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.009      ; 8.705      ;
; 11.381 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[8]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.013      ; 8.670      ;
; 11.383 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[3]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.013      ; 8.668      ;
; 11.394 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[4]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.013      ; 8.657      ;
; 11.429 ; HI_View:view|column[7]                                 ; HI_View:view|row[7]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.614      ;
; 11.429 ; HI_View:view|column[7]                                 ; HI_View:view|row[8]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.614      ;
; 11.429 ; HI_View:view|column[7]                                 ; HI_View:view|row[9]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.614      ;
; 11.429 ; HI_View:view|column[7]                                 ; HI_View:view|row[10]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.614      ;
; 11.429 ; HI_View:view|column[7]                                 ; HI_View:view|row[15]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.614      ;
; 11.429 ; HI_View:view|column[7]                                 ; HI_View:view|row[16]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.614      ;
; 11.429 ; HI_View:view|column[7]                                 ; HI_View:view|row[17]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.614      ;
; 11.429 ; HI_View:view|column[7]                                 ; HI_View:view|row[18]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.614      ;
; 11.429 ; HI_View:view|column[7]                                 ; HI_View:view|row[19]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.614      ;
; 11.429 ; HI_View:view|column[7]                                 ; HI_View:view|row[20]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.614      ;
; 11.429 ; HI_View:view|column[7]                                 ; HI_View:view|row[21]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.614      ;
; 11.429 ; HI_View:view|column[7]                                 ; HI_View:view|row[22]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 8.614      ;
; 11.485 ; HI_View:view|column[2]                                 ; HI_View:view|FB_X1[5]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 8.565      ;
; 11.497 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y0[0]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 8.553      ;
; 11.499 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X0[3]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 8.551      ;
; 11.499 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X0[6]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 8.551      ;
; 11.500 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X0[2]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 8.550      ;
; 11.501 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X0[8]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 8.549      ;
; 11.505 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y0[5]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 8.545      ;
; 11.507 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X0[0]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 8.543      ;
; 11.511 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y0[2]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 8.539      ;
; 11.513 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X0[1]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 8.537      ;
; 11.545 ; HI_View:view|column[8]                                 ; HI_View:view|row[26]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.492      ;
; 11.545 ; HI_View:view|column[8]                                 ; HI_View:view|row[27]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.492      ;
; 11.545 ; HI_View:view|column[8]                                 ; HI_View:view|row[28]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.492      ;
; 11.545 ; HI_View:view|column[8]                                 ; HI_View:view|row[29]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.492      ;
; 11.545 ; HI_View:view|column[8]                                 ; HI_View:view|row[30]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.492      ;
; 11.545 ; HI_View:view|column[8]                                 ; HI_View:view|row[1]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.492      ;
; 11.545 ; HI_View:view|column[8]                                 ; HI_View:view|row[3]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.492      ;
; 11.545 ; HI_View:view|column[8]                                 ; HI_View:view|row[5]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.492      ;
; 11.545 ; HI_View:view|column[8]                                 ; HI_View:view|row[6]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.492      ;
; 11.545 ; HI_View:view|column[8]                                 ; HI_View:view|row[23]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.492      ;
; 11.545 ; HI_View:view|column[8]                                 ; HI_View:view|row[24]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.492      ;
; 11.545 ; HI_View:view|column[8]                                 ; HI_View:view|row[25]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.492      ;
; 11.545 ; HI_View:view|column[8]                                 ; HI_View:view|row[2]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.492      ;
; 11.565 ; HI_View:view|column[8]                                 ; HI_View:view|row[0]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.003      ; 8.476      ;
; 11.565 ; HI_View:view|column[8]                                 ; HI_View:view|row[31]             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.003      ; 8.476      ;
; 11.565 ; HI_View:view|column[8]                                 ; HI_View:view|row[4]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.003      ; 8.476      ;
+--------+--------------------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                            ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 18.981 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 1.057      ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.IDLE                           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|fb_buffer_idx                        ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.624 ; VGA_Framebuffer:vga|x_cursor[9]                          ; VGA_Framebuffer:vga|x_cursor[9]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.910      ;
; 0.628 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.914      ;
; 0.633 ; VGA_Framebuffer:vga|y_cursor[8]                          ; VGA_Framebuffer:vga|y_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.919      ;
; 0.652 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.938      ;
; 0.689 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.975      ;
; 0.690 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.976      ;
; 0.768 ; HI_View:view|FB_Y0[6]                                    ; VGA_Framebuffer:vga|y_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.054      ;
; 0.769 ; HI_View:view|FB_Y0[7]                                    ; VGA_Framebuffer:vga|y_start[7]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.055      ;
; 0.781 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.067      ;
; 0.788 ; HI_View:view|FB_X0[5]                                    ; VGA_Framebuffer:vga|x_start[5]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.074      ;
; 0.814 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.100      ;
; 0.816 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.102      ;
; 0.816 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.102      ;
; 0.816 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.102      ;
; 0.855 ; HI_View:view|FB_X0[3]                                    ; VGA_Framebuffer:vga|x_start[3]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.141      ;
; 0.857 ; HI_View:view|FB_X0[2]                                    ; VGA_Framebuffer:vga|x_start[2]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.143      ;
; 0.857 ; HI_View:view|FB_X0[6]                                    ; VGA_Framebuffer:vga|x_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.143      ;
; 0.863 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.149      ;
; 0.863 ; HI_View:view|FB_X0[0]                                    ; VGA_Framebuffer:vga|x_start[0]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.149      ;
; 0.912 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.199      ;
; 0.913 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.200      ;
; 0.938 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.224      ;
; 0.947 ; VGA_Framebuffer:vga|x_cursor[7]                          ; VGA_Framebuffer:vga|x_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.233      ;
; 0.950 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.236      ;
; 0.960 ; HI_View:view|FB_Y1[6]                                    ; VGA_Framebuffer:vga|y_end[6]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.246      ;
; 0.966 ; HI_View:view|FB_Y1[1]                                    ; VGA_Framebuffer:vga|y_end[1]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.252      ;
; 0.967 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.253      ;
; 0.967 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.253      ;
; 0.975 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.980 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|y_cursor[2]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; VGA_Framebuffer:vga|x_cursor[4]                          ; VGA_Framebuffer:vga|x_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.272      ;
; 0.987 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; VGA_Framebuffer:vga|y_cursor[5]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; VGA_Framebuffer:vga|y_cursor[7]                          ; VGA_Framebuffer:vga|y_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.988 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.274      ;
; 0.993 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.279      ;
; 0.995 ; VGA_Framebuffer:vga|y_cursor[3]                          ; VGA_Framebuffer:vga|y_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.281      ;
; 0.996 ; VGA_Framebuffer:vga|x_cursor[5]                          ; VGA_Framebuffer:vga|x_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.282      ;
; 0.996 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.282      ;
; 1.004 ; HI_View:view|FB_Y0[3]                                    ; VGA_Framebuffer:vga|y_start[3]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.290      ;
; 1.005 ; HI_View:view|FB_X0[4]                                    ; VGA_Framebuffer:vga|x_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.291      ;
; 1.005 ; HI_View:view|FB_X0[9]                                    ; VGA_Framebuffer:vga|x_end[9]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.291      ;
; 1.006 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.292      ;
; 1.008 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.294      ;
; 1.009 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.295      ;
; 1.010 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.296      ;
; 1.010 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.296      ;
; 1.010 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.296      ;
; 1.011 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.297      ;
; 1.014 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.301      ;
; 1.017 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.303      ;
; 1.017 ; VGA_Framebuffer:vga|x_cursor[8]                          ; VGA_Framebuffer:vga|x_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.303      ;
; 1.018 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; VGA_Framebuffer:vga|x_cursor[6]                          ; VGA_Framebuffer:vga|x_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.306      ;
; 1.024 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.310      ;
; 1.027 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.314      ;
; 1.028 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.314      ;
; 1.030 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.316      ;
; 1.030 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.317      ;
; 1.031 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.317      ;
; 1.034 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.320      ;
; 1.054 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.340      ;
; 1.072 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|y_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.358      ;
; 1.124 ; HI_View:view|FB_X0[8]                                    ; VGA_Framebuffer:vga|x_start[8]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.409      ;
; 1.130 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.416      ;
; 1.130 ; HI_View:view|FB_FLIP                                     ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.415      ;
; 1.132 ; HI_View:view|FB_X1[8]                                    ; VGA_Framebuffer:vga|x_end[8]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.417      ;
; 1.178 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.464      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.445 ; Hi_View_Control_Unit:view_control_unit|render_asap        ; Hi_View_Control_Unit:view_control_unit|render_asap        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|state.WAITING      ; Hi_View_Control_Unit:view_control_unit|state.WAITING      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|show_asap                                    ; HI_View:view|show_asap                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.SHOWING                           ; HI_View:view|next_state.SHOWING                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|state.SHOWING                                ; HI_View:view|state.SHOWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.CLEARING                          ; HI_View:view|next_state.CLEARING                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.INIT                              ; HI_View:view|next_state.INIT                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]    ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_column[0]                   ; HI_Datapath:datapath|rendered_column[0]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_column[1]                   ; HI_Datapath:datapath|rendered_column[1]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_column[2]                   ; HI_Datapath:datapath|rendered_column[2]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.621 ; HI_View:view|next_state.DRAWING                           ; HI_View:view|state.DRAWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.907      ;
; 0.624 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.910      ;
; 0.629 ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; HI_Datapath:datapath|rendered_column[0]                   ; HI_Datapath:datapath|rendered_column[1]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.916      ;
; 0.637 ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2    ; Hi_View_Control_Unit:view_control_unit|state.RENDER       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.923      ;
; 0.637 ; \game_tick_gen:counter[0]                                 ; game_tick                                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.923      ;
; 0.644 ; HI_View:view|next_state.IDLE                              ; HI_View:view|state.IDLE                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.930      ;
; 0.649 ; HI_Datapath:datapath|rendered_column[2]                   ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.935      ;
; 0.652 ; HI_Datapath:datapath|rendered_column[2]                   ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.938      ;
; 0.653 ; HI_Datapath:datapath|rendered_column[2]                   ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.939      ;
; 0.653 ; Hi_View_Control_Unit:view_control_unit|render_asap        ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.939      ;
; 0.656 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.942      ;
; 0.657 ; Hi_View_Control_Unit:view_control_unit|render_asap        ; Hi_View_Control_Unit:view_control_unit|SHOW               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.943      ;
; 0.662 ; HI_View:view|state.DRAWING                                ; HI_View:view|next_state.DRAWING                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.948      ;
; 0.774 ; Hi_View_Control_Unit:view_control_unit|state.RENDER       ; Hi_View_Control_Unit:view_control_unit|draw_delayed       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.060      ;
; 0.788 ; HI_View:view|show_asap                                    ; HI_View:view|READY                                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.074      ;
; 0.788 ; Hi_View_Control_Unit:view_control_unit|draw_delayed       ; HI_Datapath:datapath|reg_req                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.074      ;
; 0.796 ; HI_View:view|column[31]                                   ; HI_View:view|column[1]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.082      ;
; 0.798 ; HI_View:view|column[31]                                   ; HI_View:view|column[2]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.084      ;
; 0.798 ; HI_View:view|column[31]                                   ; HI_View:view|column[3]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.084      ;
; 0.817 ; HI_View:view|row[31]                                      ; HI_View:view|row[13]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.103      ;
; 0.817 ; HI_View:view|row[31]                                      ; HI_View:view|row[14]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.103      ;
; 0.899 ; HI_Datapath:datapath|rendered_column[1]                   ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.185      ;
; 0.904 ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE        ; HI_View:view|show_asap                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 1.191      ;
; 0.938 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[3] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.224      ;
; 0.942 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[3] ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.228      ;
; 0.946 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3] ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.232      ;
; 0.950 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.236      ;
; 0.952 ; HI_View:view|state.IDLE                                   ; HI_View:view|READY                                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.238      ;
; 0.963 ; HI_View:view|column[31]                                   ; HI_View:view|column[10]                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.249      ;
; 0.967 ; \frame_time_gen:counter[7]                                ; \frame_time_gen:counter[7]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; \game_tick_gen:counter[2]                                 ; \game_tick_gen:counter[2]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; \game_tick_gen:counter[11]                                ; \game_tick_gen:counter[11]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.969 ; Hi_View_Control_Unit:view_control_unit|state.RENDER       ; Hi_View_Control_Unit:view_control_unit|state.WAITING      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.255      ;
; 0.970 ; HI_View:view|next_state.CLEARING                          ; HI_View:view|state.CLEARING                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.256      ;
; 0.971 ; \frame_time_gen:counter[11]                               ; \frame_time_gen:counter[11]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; \game_tick_gen:counter[20]                                ; \game_tick_gen:counter[20]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; \frame_time_gen:counter[1]                                ; \frame_time_gen:counter[1]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; \game_tick_gen:counter[9]                                 ; \game_tick_gen:counter[9]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; \game_tick_gen:counter[15]                                ; \game_tick_gen:counter[15]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; \frame_time_gen:counter[3]                                ; \frame_time_gen:counter[3]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; \frame_time_gen:counter[14]                               ; \frame_time_gen:counter[14]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; \frame_time_gen:counter[17]                               ; \frame_time_gen:counter[17]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; \game_tick_gen:counter[12]                                ; \game_tick_gen:counter[12]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[4] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[6] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; HI_Datapath:datapath|reg_req                              ; HI_Datapath:datapath|rendered_column[1]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.980 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5] ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.267      ;
; 0.983 ; \game_tick_gen:counter[4]                                 ; \game_tick_gen:counter[4]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; \game_tick_gen:counter[6]                                 ; \game_tick_gen:counter[6]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[2] ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.271      ;
; 0.994 ; \game_tick_gen:counter[1]                                 ; game_tick                                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.280      ;
; 1.007 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.293      ;
; 1.009 ; \game_tick_gen:counter[3]                                 ; \game_tick_gen:counter[3]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.295      ;
; 1.011 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; HI_View:view|next_state.INIT                              ; HI_View:view|state.INIT                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[5] ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.298      ;
; 1.014 ; \frame_time_gen:counter[6]                                ; \frame_time_gen:counter[6]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; \frame_time_gen:counter[16]                               ; \frame_time_gen:counter[16]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; HI_View:view|state.SHOWING                                ; HI_View:view|FB_FLIP                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.017 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|SHOW               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.303      ;
; 1.018 ; \game_tick_gen:counter[14]                                ; \game_tick_gen:counter[14]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; \game_tick_gen:counter[19]                                ; \game_tick_gen:counter[19]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; \game_tick_gen:counter[16]                                ; \game_tick_gen:counter[16]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.305      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                            ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 0.771 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.057      ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                 ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.276      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.276      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.747     ; 4.277      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.747     ; 4.277      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.747     ; 4.277      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.747     ; 4.277      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.747     ; 4.277      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.747     ; 4.277      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.747     ; 4.277      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.747     ; 4.277      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.747     ; 4.277      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.747     ; 4.277      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.747     ; 4.277      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.276      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.751     ; 4.273      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.751     ; 4.273      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.751     ; 4.273      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.751     ; 4.273      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.751     ; 4.273      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.751     ; 4.273      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.751     ; 4.273      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.751     ; 4.273      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.751     ; 4.273      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.751     ; 4.273      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.750     ; 4.274      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.750     ; 4.274      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.746     ; 4.278      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.276      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.276      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.276      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.276      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.276      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.276      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.276      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.276      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.276      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.275      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 4.271      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 4.271      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 4.271      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 4.271      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 4.271      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 4.271      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 4.271      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 4.271      ;
; 3.014 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.747     ; 4.277      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                        ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 13.014 ; RESET_N   ; HI_View:view|FB_CLEAR                                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[0]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.270      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[1]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.270      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[2]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.270      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[3]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.270      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[4]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.270      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[5]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.270      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[6]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.270      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[7]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.270      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[8]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.270      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[9]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.270      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[10]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.270      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[11]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[12]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.270      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[13]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[14]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[15]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[16]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[17]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[18]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; \frame_time_gen:counter[19]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; frame_time                                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.270      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; HI_View:view|READY                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.747     ; 4.277      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[0]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.272      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[1]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.272      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[2]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.272      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[3]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.272      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[4]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.272      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[5]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.272      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[6]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.272      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[7]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.272      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[8]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.268      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[9]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.268      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[10]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.268      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[11]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.268      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[12]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.272      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[13]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.272      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[14]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.272      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[15]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.272      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[16]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.269      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[17]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.269      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[18]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.269      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[19]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.269      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[20]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.268      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[21]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.268      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[22]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.268      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[23]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.268      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[24]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.269      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[25]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.269      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[26]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.269      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[27]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.269      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[28]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.268      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[29]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.268      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[30]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.268      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[31]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.268      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.269      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|draw_delayed            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; HI_View:view|show_asap                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.747     ; 4.277      ;
; 13.014 ; RESET_N   ; HI_View:view|state.WAITING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; HI_View:view|state.SHOWING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; HI_View:view|FB_FLIP                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; HI_View:view|state.CLEARING                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; HI_View:view|state.INIT                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.276      ;
; 13.014 ; RESET_N   ; HI_View:view|row[0]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.753     ; 4.271      ;
; 13.014 ; RESET_N   ; HI_View:view|row[26]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[27]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[28]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[29]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[30]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[31]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.753     ; 4.271      ;
; 13.014 ; RESET_N   ; HI_View:view|row[1]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[3]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[4]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.753     ; 4.271      ;
; 13.014 ; RESET_N   ; HI_View:view|row[5]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[6]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[7]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[8]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[9]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[10]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[11]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.753     ; 4.271      ;
; 13.014 ; RESET_N   ; HI_View:view|row[12]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.753     ; 4.271      ;
; 13.014 ; RESET_N   ; HI_View:view|row[13]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.753     ; 4.271      ;
; 13.014 ; RESET_N   ; HI_View:view|row[14]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.753     ; 4.271      ;
; 13.014 ; RESET_N   ; HI_View:view|row[15]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[16]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[17]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[18]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[19]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[20]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[21]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[22]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[23]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
; 13.014 ; RESET_N   ; HI_View:view|row[24]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.267      ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                  ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.747     ; 4.277      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.747     ; 4.277      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.747     ; 4.277      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.747     ; 4.277      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.747     ; 4.277      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.747     ; 4.277      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.747     ; 4.277      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.747     ; 4.277      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.747     ; 4.277      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.747     ; 4.277      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.747     ; 4.277      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.751     ; 4.273      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.751     ; 4.273      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.751     ; 4.273      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.751     ; 4.273      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.751     ; 4.273      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.751     ; 4.273      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.751     ; 4.273      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.751     ; 4.273      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.751     ; 4.273      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.751     ; 4.273      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.750     ; 4.274      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.750     ; 4.274      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.746     ; 4.278      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.749     ; 4.275      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.747     ; 4.277      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                        ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 6.738 ; RESET_N   ; HI_View:view|FB_CLEAR                                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[0]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.270      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[1]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.270      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[2]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.270      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[3]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.270      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[4]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.270      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[5]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.270      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[6]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.270      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[7]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.270      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[8]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.270      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[9]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.270      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[10]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.270      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[11]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[12]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.270      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[13]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[14]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[15]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[16]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[17]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[18]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; \frame_time_gen:counter[19]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; frame_time                                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.270      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; HI_View:view|READY                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.747     ; 4.277      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[0]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.272      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[1]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.272      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[2]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.272      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[3]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.272      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[4]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.272      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[5]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.272      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[6]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.272      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[7]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.272      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[8]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.268      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[9]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.268      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[10]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.268      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[11]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.268      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[12]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.272      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[13]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.272      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[14]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.272      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[15]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.272      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[16]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.269      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[17]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.269      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[18]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.269      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[19]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.269      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[20]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.268      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[21]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.268      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[22]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.268      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[23]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.268      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[24]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.269      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[25]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.269      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[26]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.269      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[27]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.269      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[28]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.268      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[29]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.268      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[30]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.268      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[31]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.268      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.269      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|draw_delayed            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; HI_View:view|show_asap                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.747     ; 4.277      ;
; 6.738 ; RESET_N   ; HI_View:view|state.WAITING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; HI_View:view|state.SHOWING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; HI_View:view|FB_FLIP                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; HI_View:view|state.CLEARING                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; HI_View:view|state.INIT                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.276      ;
; 6.738 ; RESET_N   ; HI_View:view|row[0]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; HI_View:view|row[26]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[27]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[28]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[29]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[30]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[31]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; HI_View:view|row[1]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[3]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[4]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; HI_View:view|row[5]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[6]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[7]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[8]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[9]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[10]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[11]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; HI_View:view|row[12]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; HI_View:view|row[13]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; HI_View:view|row[14]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 4.271      ;
; 6.738 ; RESET_N   ; HI_View:view|row[15]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[16]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[17]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[18]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[19]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[20]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[21]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[22]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[23]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
; 6.738 ; RESET_N   ; HI_View:view|row[24]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.267      ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.322 ; -0.322 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.322 ; -0.322 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.332  ; 7.332  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.076  ; 7.076  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.079  ; 7.079  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.792  ; 6.792  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.969  ; 6.969  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.817  ; 6.817  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.025  ; 7.025  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.237  ; 7.237  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.332  ; 7.332  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.942  ; 6.942  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.992  ; 6.992  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.968  ; 6.968  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.791  ; 6.791  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.994  ; 6.994  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.112  ; 7.112  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.929  ; 6.929  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.258  ; 7.258  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.570  ; 0.570  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.570  ; 0.570  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -6.543 ; -6.543 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -6.828 ; -6.828 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -6.831 ; -6.831 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -6.544 ; -6.544 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -6.721 ; -6.721 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -6.569 ; -6.569 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -6.777 ; -6.777 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -6.989 ; -6.989 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -7.084 ; -7.084 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -6.694 ; -6.694 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -6.744 ; -6.744 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -6.720 ; -6.720 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -6.543 ; -6.543 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -6.746 ; -6.746 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -6.864 ; -6.864 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -6.681 ; -6.681 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -7.010 ; -7.010 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.799 ; 8.799 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 8.063 ; 8.063 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.762 ; 7.762 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 7.234 ; 7.234 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.272 ; 7.272 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.570 ; 7.570 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.640 ; 6.640 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.293 ; 7.293 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 6.954 ; 6.954 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.941 ; 6.941 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.042 ; 7.042 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.691 ; 6.691 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.800 ; 6.800 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.129 ; 7.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.378 ; 7.378 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.144 ; 7.144 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.799 ; 8.799 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.616 ; 8.616 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 8.093 ; 8.093 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.468 ; 6.468 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.176 ; 6.176 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.186 ; 6.186 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.903 ; 5.903 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 5.913 ; 5.913 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.468 ; 6.468 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.686 ; 5.686 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 5.571 ; 5.571 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.285 ; 5.285 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.883 ; 5.883 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.883 ; 5.883 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.145 ; 6.145 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.876 ; 5.876 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.896 ; 5.896 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.954 ; 5.954 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.954 ; 5.954 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.082 ; 6.082 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 7.203 ; 7.203 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 7.978 ; 7.978 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 7.198 ; 7.198 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 6.942 ; 6.942 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 8.624 ; 8.624 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 8.354 ; 8.354 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 8.624 ; 8.624 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 8.288 ; 8.288 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 8.234 ; 8.234 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 8.289 ; 8.289 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 7.716 ; 7.716 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 8.289 ; 8.289 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 8.280 ; 8.280 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 7.704 ; 7.704 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 4.735 ; 4.735 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 8.498 ; 8.498 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 8.498 ; 8.498 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 7.952 ; 7.952 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 7.872 ; 7.872 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 7.722 ; 7.722 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 5.545 ; 5.545 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 6.695 ; 6.695 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 6.695 ; 6.695 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.644 ; 5.644 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 6.438 ; 6.438 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.387 ; 7.387 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 6.629 ; 6.629 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 6.554 ; 6.554 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 6.964 ; 6.964 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.243 ; 6.243 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.471 ; 6.471 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 6.331 ; 6.331 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.644 ; 5.644 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 6.133 ; 6.133 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.084 ; 6.084 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.885 ; 5.885 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.421 ; 6.421 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.090 ; 6.090 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.237 ; 6.237 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.436 ; 8.436 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.879 ; 7.879 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.291 ; 7.291 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 5.285 ; 5.285 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.176 ; 6.176 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.186 ; 6.186 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.903 ; 5.903 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 5.913 ; 5.913 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.468 ; 6.468 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.686 ; 5.686 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 5.571 ; 5.571 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.285 ; 5.285 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.883 ; 5.883 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.883 ; 5.883 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.145 ; 6.145 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.876 ; 5.876 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.896 ; 5.896 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.954 ; 5.954 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.954 ; 5.954 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.082 ; 6.082 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 6.844 ; 6.844 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 7.883 ; 7.883 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 6.840 ; 6.840 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 6.568 ; 6.568 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 6.835 ; 6.835 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 6.900 ; 6.900 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 7.170 ; 7.170 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 6.835 ; 6.835 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 6.935 ; 6.935 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 6.418 ; 6.418 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 6.486 ; 6.486 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 7.059 ; 7.059 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 7.050 ; 7.050 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 6.418 ; 6.418 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 4.735 ; 4.735 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 6.266 ; 6.266 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 7.039 ; 7.039 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 6.493 ; 6.493 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 6.413 ; 6.413 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 6.266 ; 6.266 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 5.545 ; 5.545 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 6.695 ; 6.695 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 6.695 ; 6.695 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.339 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.258 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.268 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.974 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.984 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.663 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.734 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.339 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.349 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.950 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.950 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.944 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.940 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.724 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.954 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.238 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.215 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.965 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.884 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.894 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.600 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.610 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.289 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.360 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.965 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.975 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.576 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.576 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.570 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.566 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.350 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.580 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.864 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.841 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.339     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.258     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.268     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.974     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.984     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.663     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.734     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.339     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.349     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.950     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.950     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.944     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.940     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.724     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.954     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.238     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.215     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.965     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.884     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.894     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.600     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.610     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.289     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.360     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.965     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.975     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.576     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.576     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.570     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.566     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.350     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.580     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.864     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.841     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 6.160  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 8.250  ; 0.000         ;
; CLOCK_50                              ; 19.552 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast Model Hold Summary                                       ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 0.215 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 0.215 ; 0.000         ;
; CLOCK_50                              ; 0.328 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Fast Model Recovery Summary                                    ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 5.684  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 15.683 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast Model Removal Summary                                    ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 4.196 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 4.197 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                        ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 4.000 ; 0.000         ;
; CLOCK_50                              ; 9.000 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 9.000 ; 0.000         ;
+---------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                  ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                 ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 6.160 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[0]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.820      ;
; 6.160 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[1]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.820      ;
; 6.160 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[2]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.820      ;
; 6.160 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[4]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.820      ;
; 6.160 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[5]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.820      ;
; 6.160 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[6]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.820      ;
; 6.160 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[7]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.820      ;
; 6.160 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[8]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.820      ;
; 6.160 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[3]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.820      ;
; 6.179 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[4]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.799      ;
; 6.179 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[6]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.799      ;
; 6.179 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[7]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.799      ;
; 6.191 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[1]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.786      ;
; 6.191 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[2]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.786      ;
; 6.191 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[3]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.786      ;
; 6.191 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[4]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.786      ;
; 6.191 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[5]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.786      ;
; 6.191 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[6]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.786      ;
; 6.191 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[9]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.786      ;
; 6.191 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[8]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.786      ;
; 6.191 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[0]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.786      ;
; 6.316 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[3]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.658      ;
; 6.316 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[2]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.658      ;
; 6.316 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[1]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.660      ;
; 6.316 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[2]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.660      ;
; 6.316 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[3]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.660      ;
; 6.316 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[4]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.660      ;
; 6.316 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[5]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.660      ;
; 6.316 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[6]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.660      ;
; 6.316 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[7]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.660      ;
; 6.316 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[8]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.660      ;
; 6.316 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[9]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.660      ;
; 6.316 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[0]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.660      ;
; 6.419 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[3]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.554      ;
; 6.419 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[0]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.554      ;
; 6.419 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[1]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.554      ;
; 6.427 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[7]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.549      ;
; 6.427 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[8]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 1.549      ;
; 6.447 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[6]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.531      ;
; 6.447 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[7]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.531      ;
; 6.447 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[2]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.531      ;
; 6.447 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[3]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.531      ;
; 6.447 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[0]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.531      ;
; 6.447 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[1]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.531      ;
; 6.447 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[4]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.531      ;
; 6.447 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[5]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.531      ;
; 6.447 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[6]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.531      ;
; 6.447 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[7]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.531      ;
; 6.447 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[8]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.531      ;
; 6.659 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[0]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.320      ;
; 6.659 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[1]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.320      ;
; 6.659 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[2]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.320      ;
; 6.659 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[5]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.320      ;
; 6.659 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[8]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.320      ;
; 6.659 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[4]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.320      ;
; 6.804 ; RESET_N                         ; VGA_Framebuffer:vga|latched_color[10]   ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.173      ;
; 6.804 ; RESET_N                         ; VGA_Framebuffer:vga|latched_color[1]    ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.173      ;
; 6.859 ; RESET_N                         ; VGA_Framebuffer:vga|substate.DRAWING_R2 ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.114      ;
; 6.947 ; RESET_N                         ; VGA_Framebuffer:vga|substate.INIT       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.030      ;
; 6.947 ; RESET_N                         ; VGA_Framebuffer:vga|substate.DRAWING_R1 ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 1.030      ;
; 7.136 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.900      ;
; 7.136 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.900      ;
; 7.136 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.900      ;
; 7.136 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.900      ;
; 7.136 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.900      ;
; 7.136 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.900      ;
; 7.136 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.900      ;
; 7.136 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.900      ;
; 7.136 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.900      ;
; 7.237 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.799      ;
; 7.237 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.799      ;
; 7.237 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.799      ;
; 7.237 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.799      ;
; 7.237 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.799      ;
; 7.237 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.799      ;
; 7.237 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.799      ;
; 7.237 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.799      ;
; 7.237 ; VGA_Framebuffer:vga|x_cursor[4] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.799      ;
; 7.240 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.796      ;
; 7.240 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.796      ;
; 7.240 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.796      ;
; 7.240 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.796      ;
; 7.240 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.796      ;
; 7.240 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.796      ;
; 7.240 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.796      ;
; 7.240 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.796      ;
; 7.240 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.796      ;
; 7.251 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.785      ;
; 7.251 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.785      ;
; 7.251 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.785      ;
; 7.251 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.785      ;
; 7.251 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.785      ;
; 7.251 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.785      ;
; 7.251 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.785      ;
; 7.251 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.785      ;
; 7.251 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|y_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.785      ;
; 7.258 ; VGA_Framebuffer:vga|x_cursor[3] ; VGA_Framebuffer:vga|substate.DRAWING_R1 ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 2.775      ;
; 7.331 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.705      ;
; 7.331 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.705      ;
; 7.331 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|y_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.705      ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                            ;
+--------+--------------------------------------------------------+-------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+-------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 8.250  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.DRAWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.783      ;
; 8.304  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.IDLE              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.729      ;
; 8.601  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.IDLE                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.432      ;
; 8.603  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.DRAWING                ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.430      ;
; 8.725  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.INIT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.308      ;
; 8.726  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.CLEARING               ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.307      ;
; 8.729  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.SHOWING                ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.304      ;
; 8.730  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.WAITING                ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.303      ;
; 8.755  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.DRAWING                ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.278      ;
; 8.762  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.IDLE                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.271      ;
; 8.808  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.INIT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.225      ;
; 8.813  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.SHOWING                ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.220      ;
; 8.817  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.WAITING                ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.216      ;
; 8.850  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.CLEARING          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.183      ;
; 8.853  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.INIT              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.180      ;
; 8.854  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.SHOWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.179      ;
; 8.883  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.CLEARING               ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 1.150      ;
; 9.199  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|FB_FLIP                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.001      ; 0.834      ;
; 16.523 ; RESET_N                                                ; HI_View:view|reg_sprite.img_pixels[10][0] ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.058     ; 1.451      ;
; 16.527 ; HI_View:view|column[1]                                 ; HI_View:view|FB_X1[6]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 3.517      ;
; 16.532 ; RESET_N                                                ; HI_View:view|reg_hitbox.size_x[5]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.445      ;
; 16.532 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[1]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.445      ;
; 16.532 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[2]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.445      ;
; 16.532 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[3]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.445      ;
; 16.532 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[4]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.445      ;
; 16.532 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[5]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.445      ;
; 16.532 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[6]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.445      ;
; 16.532 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[7]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.445      ;
; 16.532 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[8]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.445      ;
; 16.532 ; RESET_N                                                ; HI_View:view|reg_hitbox.up_left_x[9]      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.055     ; 1.445      ;
; 16.564 ; HI_View:view|column[8]                                 ; HI_View:view|row[7]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 3.467      ;
; 16.564 ; HI_View:view|column[8]                                 ; HI_View:view|row[8]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 3.467      ;
; 16.564 ; HI_View:view|column[8]                                 ; HI_View:view|row[9]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 3.467      ;
; 16.564 ; HI_View:view|column[8]                                 ; HI_View:view|row[10]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 3.467      ;
; 16.564 ; HI_View:view|column[8]                                 ; HI_View:view|row[15]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 3.467      ;
; 16.564 ; HI_View:view|column[8]                                 ; HI_View:view|row[16]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 3.467      ;
; 16.564 ; HI_View:view|column[8]                                 ; HI_View:view|row[17]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 3.467      ;
; 16.564 ; HI_View:view|column[8]                                 ; HI_View:view|row[18]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 3.467      ;
; 16.564 ; HI_View:view|column[8]                                 ; HI_View:view|row[19]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 3.467      ;
; 16.564 ; HI_View:view|column[8]                                 ; HI_View:view|row[20]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 3.467      ;
; 16.564 ; HI_View:view|column[8]                                 ; HI_View:view|row[21]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 3.467      ;
; 16.564 ; HI_View:view|column[8]                                 ; HI_View:view|row[22]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 3.467      ;
; 16.582 ; HI_View:view|column[10]                                ; HI_View:view|row[7]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.454      ;
; 16.582 ; HI_View:view|column[10]                                ; HI_View:view|row[8]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.454      ;
; 16.582 ; HI_View:view|column[10]                                ; HI_View:view|row[9]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.454      ;
; 16.582 ; HI_View:view|column[10]                                ; HI_View:view|row[10]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.454      ;
; 16.582 ; HI_View:view|column[10]                                ; HI_View:view|row[15]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.454      ;
; 16.582 ; HI_View:view|column[10]                                ; HI_View:view|row[16]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.454      ;
; 16.582 ; HI_View:view|column[10]                                ; HI_View:view|row[17]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.454      ;
; 16.582 ; HI_View:view|column[10]                                ; HI_View:view|row[18]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.454      ;
; 16.582 ; HI_View:view|column[10]                                ; HI_View:view|row[19]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.454      ;
; 16.582 ; HI_View:view|column[10]                                ; HI_View:view|row[20]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.454      ;
; 16.582 ; HI_View:view|column[10]                                ; HI_View:view|row[21]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.454      ;
; 16.582 ; HI_View:view|column[10]                                ; HI_View:view|row[22]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.454      ;
; 16.613 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[0]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 3.426      ;
; 16.615 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[4]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 3.424      ;
; 16.615 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[1]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 3.424      ;
; 16.615 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[8]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 3.424      ;
; 16.639 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[2]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.008      ; 3.401      ;
; 16.641 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[7]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 3.403      ;
; 16.642 ; HI_View:view|column[1]                                 ; HI_View:view|FB_Y1[6]                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 3.402      ;
; 16.644 ; HI_View:view|column[7]                                 ; HI_View:view|row[7]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.392      ;
; 16.644 ; HI_View:view|column[7]                                 ; HI_View:view|row[8]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.392      ;
; 16.644 ; HI_View:view|column[7]                                 ; HI_View:view|row[9]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.392      ;
; 16.644 ; HI_View:view|column[7]                                 ; HI_View:view|row[10]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.392      ;
; 16.644 ; HI_View:view|column[7]                                 ; HI_View:view|row[15]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.392      ;
; 16.644 ; HI_View:view|column[7]                                 ; HI_View:view|row[16]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.392      ;
; 16.644 ; HI_View:view|column[7]                                 ; HI_View:view|row[17]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.392      ;
; 16.644 ; HI_View:view|column[7]                                 ; HI_View:view|row[18]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.392      ;
; 16.644 ; HI_View:view|column[7]                                 ; HI_View:view|row[19]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.392      ;
; 16.644 ; HI_View:view|column[7]                                 ; HI_View:view|row[20]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.392      ;
; 16.644 ; HI_View:view|column[7]                                 ; HI_View:view|row[21]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.392      ;
; 16.644 ; HI_View:view|column[7]                                 ; HI_View:view|row[22]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.392      ;
; 16.649 ; HI_View:view|column[1]                                 ; HI_View:view|row[7]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.387      ;
; 16.649 ; HI_View:view|column[1]                                 ; HI_View:view|row[8]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.387      ;
; 16.649 ; HI_View:view|column[1]                                 ; HI_View:view|row[9]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.387      ;
; 16.649 ; HI_View:view|column[1]                                 ; HI_View:view|row[10]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.387      ;
; 16.649 ; HI_View:view|column[1]                                 ; HI_View:view|row[15]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.387      ;
; 16.649 ; HI_View:view|column[1]                                 ; HI_View:view|row[16]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.387      ;
; 16.649 ; HI_View:view|column[1]                                 ; HI_View:view|row[17]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.387      ;
; 16.649 ; HI_View:view|column[1]                                 ; HI_View:view|row[18]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.387      ;
; 16.649 ; HI_View:view|column[1]                                 ; HI_View:view|row[19]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.387      ;
; 16.649 ; HI_View:view|column[1]                                 ; HI_View:view|row[20]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.387      ;
; 16.649 ; HI_View:view|column[1]                                 ; HI_View:view|row[21]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.387      ;
; 16.649 ; HI_View:view|column[1]                                 ; HI_View:view|row[22]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 3.387      ;
; 16.660 ; HI_View:view|column[8]                                 ; HI_View:view|row[26]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.372      ;
; 16.660 ; HI_View:view|column[8]                                 ; HI_View:view|row[27]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.372      ;
; 16.660 ; HI_View:view|column[8]                                 ; HI_View:view|row[28]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.372      ;
; 16.660 ; HI_View:view|column[8]                                 ; HI_View:view|row[29]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.372      ;
; 16.660 ; HI_View:view|column[8]                                 ; HI_View:view|row[30]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.372      ;
; 16.660 ; HI_View:view|column[8]                                 ; HI_View:view|row[1]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.372      ;
; 16.660 ; HI_View:view|column[8]                                 ; HI_View:view|row[3]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.372      ;
; 16.660 ; HI_View:view|column[8]                                 ; HI_View:view|row[5]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.372      ;
; 16.660 ; HI_View:view|column[8]                                 ; HI_View:view|row[6]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.372      ;
; 16.660 ; HI_View:view|column[8]                                 ; HI_View:view|row[23]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.372      ;
; 16.660 ; HI_View:view|column[8]                                 ; HI_View:view|row[24]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.372      ;
; 16.660 ; HI_View:view|column[8]                                 ; HI_View:view|row[25]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.372      ;
; 16.660 ; HI_View:view|column[8]                                 ; HI_View:view|row[2]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 3.372      ;
; 16.674 ; HI_View:view|column[8]                                 ; HI_View:view|row[0]                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.003      ; 3.361      ;
; 16.674 ; HI_View:view|column[8]                                 ; HI_View:view|row[31]                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.003      ; 3.361      ;
+--------+--------------------------------------------------------+-------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                            ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 19.552 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 0.480      ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.IDLE                           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|fb_buffer_idx                        ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; VGA_Framebuffer:vga|x_cursor[9]                          ; VGA_Framebuffer:vga|x_cursor[9]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; VGA_Framebuffer:vga|y_cursor[8]                          ; VGA_Framebuffer:vga|y_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.396      ;
; 0.257 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.409      ;
; 0.277 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.429      ;
; 0.278 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.430      ;
; 0.308 ; HI_View:view|FB_X0[5]                                    ; VGA_Framebuffer:vga|x_start[5]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.461      ;
; 0.311 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.463      ;
; 0.313 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.465      ;
; 0.313 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.465      ;
; 0.313 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.465      ;
; 0.313 ; HI_View:view|FB_Y0[6]                                    ; VGA_Framebuffer:vga|y_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.466      ;
; 0.314 ; HI_View:view|FB_Y0[7]                                    ; VGA_Framebuffer:vga|y_start[7]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.467      ;
; 0.322 ; HI_View:view|FB_X0[3]                                    ; VGA_Framebuffer:vga|x_start[3]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.475      ;
; 0.323 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.475      ;
; 0.325 ; HI_View:view|FB_X0[2]                                    ; VGA_Framebuffer:vga|x_start[2]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.478      ;
; 0.325 ; HI_View:view|FB_X0[6]                                    ; VGA_Framebuffer:vga|x_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.478      ;
; 0.326 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.478      ;
; 0.328 ; HI_View:view|FB_X0[0]                                    ; VGA_Framebuffer:vga|x_start[0]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.481      ;
; 0.354 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.507      ;
; 0.355 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.508      ;
; 0.357 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; HI_View:view|FB_Y1[1]                                    ; VGA_Framebuffer:vga|y_end[1]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.510      ;
; 0.358 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; VGA_Framebuffer:vga|x_cursor[7]                          ; VGA_Framebuffer:vga|x_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_Framebuffer:vga|y_cursor[2]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; VGA_Framebuffer:vga|x_cursor[4]                          ; VGA_Framebuffer:vga|x_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; VGA_Framebuffer:vga|x_cursor[8]                          ; VGA_Framebuffer:vga|x_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_Framebuffer:vga|y_cursor[5]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|x_cursor[6]                          ; VGA_Framebuffer:vga|x_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|y_cursor[7]                          ; VGA_Framebuffer:vga|y_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; HI_View:view|FB_Y0[3]                                    ; VGA_Framebuffer:vga|y_start[3]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|y_cursor[3]                          ; VGA_Framebuffer:vga|y_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; HI_View:view|FB_X0[4]                                    ; VGA_Framebuffer:vga|x_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.527      ;
; 0.374 ; HI_View:view|FB_X0[9]                                    ; VGA_Framebuffer:vga|x_end[9]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.527      ;
; 0.374 ; HI_View:view|FB_Y1[6]                                    ; VGA_Framebuffer:vga|y_end[6]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|x_cursor[5]                          ; VGA_Framebuffer:vga|x_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.539      ;
; 0.389 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.542      ;
; 0.390 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.542      ;
; 0.409 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|y_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.561      ;
; 0.422 ; HI_View:view|FB_X0[8]                                    ; VGA_Framebuffer:vga|x_start[8]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.574      ;
; 0.424 ; HI_View:view|FB_X1[8]                                    ; VGA_Framebuffer:vga|x_end[8]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.576      ;
; 0.427 ; HI_View:view|FB_FLIP                                     ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 0.578      ;
; 0.456 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.608      ;
; 0.459 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.611      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.215 ; Hi_View_Control_Unit:view_control_unit|render_asap        ; Hi_View_Control_Unit:view_control_unit|render_asap        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|state.WAITING      ; Hi_View_Control_Unit:view_control_unit|state.WAITING      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|show_asap                                    ; HI_View:view|show_asap                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.SHOWING                           ; HI_View:view|next_state.SHOWING                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|state.SHOWING                                ; HI_View:view|state.SHOWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.CLEARING                          ; HI_View:view|next_state.CLEARING                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.INIT                              ; HI_View:view|next_state.INIT                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]    ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_column[0]                   ; HI_Datapath:datapath|rendered_column[0]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_column[1]                   ; HI_Datapath:datapath|rendered_column[1]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_column[2]                   ; HI_Datapath:datapath|rendered_column[2]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; HI_View:view|next_state.DRAWING                           ; HI_View:view|state.DRAWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; HI_Datapath:datapath|rendered_column[0]                   ; HI_Datapath:datapath|rendered_column[1]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2    ; Hi_View_Control_Unit:view_control_unit|state.RENDER       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.399      ;
; 0.250 ; \game_tick_gen:counter[0]                                 ; game_tick                                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; HI_Datapath:datapath|rendered_column[2]                   ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; HI_Datapath:datapath|rendered_column[2]                   ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; HI_View:view|next_state.IDLE                              ; HI_View:view|state.IDLE                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; HI_Datapath:datapath|rendered_column[2]                   ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; Hi_View_Control_Unit:view_control_unit|render_asap        ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; Hi_View_Control_Unit:view_control_unit|render_asap        ; Hi_View_Control_Unit:view_control_unit|SHOW               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.412      ;
; 0.260 ; HI_View:view|state.DRAWING                                ; HI_View:view|next_state.DRAWING                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.412      ;
; 0.297 ; HI_View:view|show_asap                                    ; HI_View:view|READY                                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.449      ;
; 0.300 ; Hi_View_Control_Unit:view_control_unit|draw_delayed       ; HI_Datapath:datapath|reg_req                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.452      ;
; 0.302 ; HI_View:view|column[31]                                   ; HI_View:view|column[1]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.454      ;
; 0.304 ; HI_View:view|column[31]                                   ; HI_View:view|column[3]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.456      ;
; 0.305 ; HI_View:view|column[31]                                   ; HI_View:view|column[2]                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.457      ;
; 0.313 ; HI_View:view|row[31]                                      ; HI_View:view|row[13]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.465      ;
; 0.314 ; HI_View:view|row[31]                                      ; HI_View:view|row[14]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.466      ;
; 0.331 ; Hi_View_Control_Unit:view_control_unit|state.RENDER       ; Hi_View_Control_Unit:view_control_unit|draw_delayed       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.483      ;
; 0.351 ; HI_Datapath:datapath|rendered_column[1]                   ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.503      ;
; 0.352 ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE        ; HI_View:view|show_asap                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.504      ;
; 0.355 ; \game_tick_gen:counter[11]                                ; \game_tick_gen:counter[11]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[3] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; \frame_time_gen:counter[11]                               ; \frame_time_gen:counter[11]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; \frame_time_gen:counter[7]                                ; \frame_time_gen:counter[7]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \game_tick_gen:counter[9]                                 ; \game_tick_gen:counter[9]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; \game_tick_gen:counter[2]                                 ; \game_tick_gen:counter[2]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \game_tick_gen:counter[12]                                ; \game_tick_gen:counter[12]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; HI_View:view|next_state.CLEARING                          ; HI_View:view|state.CLEARING                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; \game_tick_gen:counter[15]                                ; \game_tick_gen:counter[15]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; \game_tick_gen:counter[20]                                ; \game_tick_gen:counter[20]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[4] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; \frame_time_gen:counter[1]                                ; \frame_time_gen:counter[1]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[3] ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[6] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; \frame_time_gen:counter[3]                                ; \frame_time_gen:counter[3]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; \frame_time_gen:counter[14]                               ; \frame_time_gen:counter[14]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; \frame_time_gen:counter[17]                               ; \frame_time_gen:counter[17]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3] ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5] ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Hi_View_Control_Unit:view_control_unit|state.RENDER       ; Hi_View_Control_Unit:view_control_unit|state.WAITING      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; HI_Datapath:datapath|reg_req                              ; HI_Datapath:datapath|rendered_column[1]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[2] ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; \game_tick_gen:counter[4]                                 ; \game_tick_gen:counter[4]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; \game_tick_gen:counter[6]                                 ; \game_tick_gen:counter[6]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[5] ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; \game_tick_gen:counter[3]                                 ; \game_tick_gen:counter[3]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9] ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7] ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8] ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; \frame_time_gen:counter[6]                                ; \frame_time_gen:counter[6]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; \frame_time_gen:counter[16]                               ; \frame_time_gen:counter[16]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; Hi_View_Control_Unit:view_control_unit|draw_delayed       ; HI_Datapath:datapath|rendered_column[1]                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4] ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; \game_tick_gen:counter[14]                                ; \game_tick_gen:counter[14]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; \game_tick_gen:counter[16]                                ; \game_tick_gen:counter[16]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; \game_tick_gen:counter[19]                                ; \game_tick_gen:counter[19]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; HI_View:view|column[31]                                   ; HI_View:view|column[10]                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; HI_View:view|next_state.INIT                              ; HI_View:view|state.INIT                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.530      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                            ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 0.328 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.480      ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                 ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.294      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.294      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.294      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.294      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 2.292      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 2.292      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 2.292      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 2.292      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 2.292      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 2.292      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 2.292      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 2.292      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 2.292      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.056     ; 2.292      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 2.293      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 2.293      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 2.293      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 2.293      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 2.296      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 2.293      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.294      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.294      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.294      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.294      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.294      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.294      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.294      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 2.294      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 2.293      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.055     ; 2.293      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.287      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.287      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.287      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.287      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.287      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.287      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.287      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.061     ; 2.287      ;
; 5.684 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 2.295      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                        ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 15.683 ; RESET_N   ; HI_View:view|FB_CLEAR                                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[0]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[1]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[2]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[3]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[4]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[5]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[6]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[7]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[8]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[9]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[10]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[11]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[12]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[13]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[14]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[15]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[16]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[17]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[18]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; \frame_time_gen:counter[19]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; frame_time                                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; HI_View:view|READY                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[0]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.057     ; 2.292      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[1]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.057     ; 2.292      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[2]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.057     ; 2.292      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[3]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.057     ; 2.292      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[4]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.057     ; 2.292      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[5]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.057     ; 2.292      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[6]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.057     ; 2.292      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[7]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.057     ; 2.292      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[8]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[9]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[10]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[11]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[12]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.057     ; 2.292      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[13]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.057     ; 2.292      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[14]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.057     ; 2.292      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[15]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.057     ; 2.292      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[16]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[17]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[18]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[19]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[20]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[21]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[22]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[23]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[24]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[25]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[26]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[27]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[28]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[29]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[30]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[31]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.061     ; 2.288      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|draw_delayed            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; HI_View:view|show_asap                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; HI_View:view|state.WAITING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; HI_View:view|state.SHOWING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; HI_View:view|FB_FLIP                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; HI_View:view|state.CLEARING                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; HI_View:view|state.INIT                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.295      ;
; 15.683 ; RESET_N   ; HI_View:view|row[0]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.059     ; 2.290      ;
; 15.683 ; RESET_N   ; HI_View:view|row[26]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.062     ; 2.287      ;
; 15.683 ; RESET_N   ; HI_View:view|row[27]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.062     ; 2.287      ;
; 15.683 ; RESET_N   ; HI_View:view|row[28]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.062     ; 2.287      ;
; 15.683 ; RESET_N   ; HI_View:view|row[29]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.062     ; 2.287      ;
; 15.683 ; RESET_N   ; HI_View:view|row[30]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.062     ; 2.287      ;
; 15.683 ; RESET_N   ; HI_View:view|row[31]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.059     ; 2.290      ;
; 15.683 ; RESET_N   ; HI_View:view|row[1]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.062     ; 2.287      ;
; 15.683 ; RESET_N   ; HI_View:view|row[3]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.062     ; 2.287      ;
; 15.683 ; RESET_N   ; HI_View:view|row[4]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.059     ; 2.290      ;
; 15.683 ; RESET_N   ; HI_View:view|row[5]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.062     ; 2.287      ;
; 15.683 ; RESET_N   ; HI_View:view|row[6]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.062     ; 2.287      ;
; 15.683 ; RESET_N   ; HI_View:view|row[7]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; HI_View:view|row[8]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; HI_View:view|row[9]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; HI_View:view|row[10]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; HI_View:view|row[11]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.059     ; 2.290      ;
; 15.683 ; RESET_N   ; HI_View:view|row[12]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.059     ; 2.290      ;
; 15.683 ; RESET_N   ; HI_View:view|row[13]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.059     ; 2.290      ;
; 15.683 ; RESET_N   ; HI_View:view|row[14]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.059     ; 2.290      ;
; 15.683 ; RESET_N   ; HI_View:view|row[15]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; HI_View:view|row[16]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; HI_View:view|row[17]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; HI_View:view|row[18]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; HI_View:view|row[19]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; HI_View:view|row[20]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; HI_View:view|row[21]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; HI_View:view|row[22]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.063     ; 2.286      ;
; 15.683 ; RESET_N   ; HI_View:view|row[23]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.062     ; 2.287      ;
; 15.683 ; RESET_N   ; HI_View:view|row[24]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.062     ; 2.287      ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                  ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.294      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.294      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.294      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.294      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.056     ; 2.292      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.056     ; 2.292      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.056     ; 2.292      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.056     ; 2.292      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.056     ; 2.292      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.056     ; 2.292      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.056     ; 2.292      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.056     ; 2.292      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.056     ; 2.292      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.056     ; 2.292      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.055     ; 2.293      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.055     ; 2.293      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.055     ; 2.293      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.055     ; 2.293      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.052     ; 2.296      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.055     ; 2.293      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.294      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.294      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.294      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.294      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.294      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.294      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.294      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.054     ; 2.294      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.055     ; 2.293      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.055     ; 2.293      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.287      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.287      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.287      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.287      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.287      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.287      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.287      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.061     ; 2.287      ;
; 4.196 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.053     ; 2.295      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                        ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 4.197 ; RESET_N   ; HI_View:view|FB_CLEAR                                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[0]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[1]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[2]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[3]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[4]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[5]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[6]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[7]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[8]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[9]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[10]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[11]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[12]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[13]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[14]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[15]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[16]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[17]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[18]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; \frame_time_gen:counter[19]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; frame_time                                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; HI_View:view|READY                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[0]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 2.292      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[1]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 2.292      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[2]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 2.292      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[3]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 2.292      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[4]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 2.292      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[5]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 2.292      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[6]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 2.292      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[7]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 2.292      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[8]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[9]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[10]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[11]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[12]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 2.292      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[13]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 2.292      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[14]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 2.292      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[15]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 2.292      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[16]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[17]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[18]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[19]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[20]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[21]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[22]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[23]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[24]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[25]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[26]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[27]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[28]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[29]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[30]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[31]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.061     ; 2.288      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|draw_delayed            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; HI_View:view|show_asap                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; HI_View:view|state.WAITING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; HI_View:view|state.SHOWING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; HI_View:view|FB_FLIP                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; HI_View:view|state.CLEARING                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; HI_View:view|state.INIT                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.295      ;
; 4.197 ; RESET_N   ; HI_View:view|row[0]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.059     ; 2.290      ;
; 4.197 ; RESET_N   ; HI_View:view|row[26]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.287      ;
; 4.197 ; RESET_N   ; HI_View:view|row[27]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.287      ;
; 4.197 ; RESET_N   ; HI_View:view|row[28]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.287      ;
; 4.197 ; RESET_N   ; HI_View:view|row[29]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.287      ;
; 4.197 ; RESET_N   ; HI_View:view|row[30]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.287      ;
; 4.197 ; RESET_N   ; HI_View:view|row[31]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.059     ; 2.290      ;
; 4.197 ; RESET_N   ; HI_View:view|row[1]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.287      ;
; 4.197 ; RESET_N   ; HI_View:view|row[3]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.287      ;
; 4.197 ; RESET_N   ; HI_View:view|row[4]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.059     ; 2.290      ;
; 4.197 ; RESET_N   ; HI_View:view|row[5]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.287      ;
; 4.197 ; RESET_N   ; HI_View:view|row[6]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.287      ;
; 4.197 ; RESET_N   ; HI_View:view|row[7]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; HI_View:view|row[8]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; HI_View:view|row[9]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; HI_View:view|row[10]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; HI_View:view|row[11]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.059     ; 2.290      ;
; 4.197 ; RESET_N   ; HI_View:view|row[12]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.059     ; 2.290      ;
; 4.197 ; RESET_N   ; HI_View:view|row[13]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.059     ; 2.290      ;
; 4.197 ; RESET_N   ; HI_View:view|row[14]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.059     ; 2.290      ;
; 4.197 ; RESET_N   ; HI_View:view|row[15]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; HI_View:view|row[16]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; HI_View:view|row[17]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; HI_View:view|row[18]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; HI_View:view|row[19]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; HI_View:view|row[20]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; HI_View:view|row[21]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; HI_View:view|row[22]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.063     ; 2.286      ;
; 4.197 ; RESET_N   ; HI_View:view|row[23]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.287      ;
; 4.197 ; RESET_N   ; HI_View:view|row[24]                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.062     ; 2.287      ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[2][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[8] ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.638 ; -0.638 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.638 ; -0.638 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.072  ; 4.072  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 3.984  ; 3.984  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.989  ; 3.989  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 3.878  ; 3.878  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.934  ; 3.934  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.894  ; 3.894  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.971  ; 3.971  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.069  ; 4.069  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.072  ; 4.072  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.915  ; 3.915  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.931  ; 3.931  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.918  ; 3.918  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.861  ; 3.861  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.939  ; 3.939  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.018  ; 4.018  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.903  ; 3.903  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.060  ; 4.060  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.758  ; 0.758  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.758  ; 0.758  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -3.741 ; -3.741 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -3.864 ; -3.864 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -3.869 ; -3.869 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -3.758 ; -3.758 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -3.814 ; -3.814 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -3.774 ; -3.774 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -3.851 ; -3.851 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -3.949 ; -3.949 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -3.952 ; -3.952 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.795 ; -3.795 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -3.811 ; -3.811 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -3.798 ; -3.798 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -3.741 ; -3.741 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -3.819 ; -3.819 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -3.898 ; -3.898 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.783 ; -3.783 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -3.940 ; -3.940 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 3.620 ; 3.620 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 3.252 ; 3.252 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 3.147 ; 3.147 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.952 ; 2.952 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.979 ; 2.979 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 3.050 ; 3.050 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.681 ; 2.681 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.940 ; 2.940 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.799 ; 2.799 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.781 ; 2.781 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.837 ; 2.837 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.684 ; 2.684 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.757 ; 2.757 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.896 ; 2.896 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.996 ; 2.996 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.908 ; 2.908 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 3.620 ; 3.620 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 3.565 ; 3.565 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 3.246 ; 3.246 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.659 ; 2.659 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.555 ; 2.555 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.565 ; 2.565 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.457 ; 2.457 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.467 ; 2.467 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.659 ; 2.659 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 2.390 ; 2.390 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 2.312 ; 2.312 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 2.210 ; 2.210 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.437 ; 2.437 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.437 ; 2.437 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.524 ; 2.524 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.427 ; 2.427 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.447 ; 2.447 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.481 ; 2.481 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.481 ; 2.481 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.535 ; 2.535 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 2.897 ; 2.897 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 3.236 ; 3.236 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 2.890 ; 2.890 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 2.815 ; 2.815 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 3.497 ; 3.497 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 3.402 ; 3.402 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 3.497 ; 3.497 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 3.368 ; 3.368 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 3.318 ; 3.318 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 3.366 ; 3.366 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 3.153 ; 3.153 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 3.366 ; 3.366 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 3.358 ; 3.358 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 3.141 ; 3.141 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.014 ; 2.014 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 3.422 ; 3.422 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 3.422 ; 3.422 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 3.224 ; 3.224 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 3.252 ; 3.252 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 3.144 ; 3.144 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.293 ; 2.293 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.720 ; 2.720 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.720 ; 2.720 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.296 ; 2.296 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.648 ; 2.648 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.991 ; 2.991 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.716 ; 2.716 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.721 ; 2.721 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.813 ; 2.813 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.530 ; 2.530 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.637 ; 2.637 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.551 ; 2.551 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.296 ; 2.296 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.484 ; 2.484 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.448 ; 2.448 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.400 ; 2.400 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.607 ; 2.607 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.506 ; 2.506 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.557 ; 2.557 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 3.471 ; 3.471 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 3.265 ; 3.265 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.939 ; 2.939 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.210 ; 2.210 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.555 ; 2.555 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.565 ; 2.565 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.457 ; 2.457 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.467 ; 2.467 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.659 ; 2.659 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 2.390 ; 2.390 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 2.312 ; 2.312 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 2.210 ; 2.210 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.437 ; 2.437 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.437 ; 2.437 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.524 ; 2.524 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.427 ; 2.427 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.447 ; 2.447 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.481 ; 2.481 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.481 ; 2.481 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.535 ; 2.535 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 2.776 ; 2.776 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 3.192 ; 3.192 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 2.767 ; 2.767 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 2.675 ; 2.675 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 2.802 ; 2.802 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 2.845 ; 2.845 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 2.940 ; 2.940 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 2.812 ; 2.812 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 2.802 ; 2.802 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 2.632 ; 2.632 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 2.675 ; 2.675 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 2.888 ; 2.888 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 2.880 ; 2.880 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 2.632 ; 2.632 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.014 ; 2.014 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 2.586 ; 2.586 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 2.861 ; 2.861 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 2.663 ; 2.663 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 2.693 ; 2.693 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 2.586 ; 2.586 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.293 ; 2.293 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.720 ; 2.720 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.720 ; 2.720 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.573 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.939 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.949 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.831 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.841 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.708 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.756 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.573 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.583 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.807 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.807 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.801 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.797 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.746 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.811 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.919 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.901 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.433 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.799 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.809 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.691 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.701 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.568 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.616 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.433 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.443 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.667 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.667 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.661 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.657 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.606 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.671 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.779 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.761 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.573     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.939     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.949     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.831     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.841     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.708     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.756     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.573     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.583     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.807     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.807     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.801     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.797     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.746     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.811     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.919     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.901     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.433     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.799     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.809     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.691     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.701     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.568     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.616     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.433     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.443     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.667     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.667     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.661     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.657     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.606     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.671     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.779     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.761     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+----------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                  ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                       ; 2.630  ; 0.215 ; 3.014    ; 4.196   ; 3.889               ;
;  CLOCK_50                              ; 18.981 ; 0.328 ; N/A      ; N/A     ; 8.889               ;
;  PLL:pll|altpll:altpll_component|_clk0 ; 2.630  ; 0.215 ; 3.014    ; 4.196   ; 3.889               ;
;  PLL:pll|altpll:altpll_component|_clk1 ; 5.343  ; 0.215 ; 13.014   ; 4.197   ; 8.889               ;
; Design-wide TNS                        ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                              ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PLL:pll|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL:pll|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.322 ; -0.322 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.322 ; -0.322 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.332  ; 7.332  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.076  ; 7.076  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.079  ; 7.079  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.792  ; 6.792  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.969  ; 6.969  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.817  ; 6.817  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.025  ; 7.025  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.237  ; 7.237  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.332  ; 7.332  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.942  ; 6.942  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.992  ; 6.992  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.968  ; 6.968  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.791  ; 6.791  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.994  ; 6.994  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.112  ; 7.112  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.929  ; 6.929  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.258  ; 7.258  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.758  ; 0.758  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.758  ; 0.758  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -3.741 ; -3.741 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -3.864 ; -3.864 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -3.869 ; -3.869 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -3.758 ; -3.758 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -3.814 ; -3.814 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -3.774 ; -3.774 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -3.851 ; -3.851 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -3.949 ; -3.949 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -3.952 ; -3.952 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.795 ; -3.795 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -3.811 ; -3.811 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -3.798 ; -3.798 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -3.741 ; -3.741 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -3.819 ; -3.819 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -3.898 ; -3.898 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.783 ; -3.783 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -3.940 ; -3.940 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.799 ; 8.799 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 8.063 ; 8.063 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.762 ; 7.762 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 7.234 ; 7.234 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.272 ; 7.272 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.570 ; 7.570 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.640 ; 6.640 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.293 ; 7.293 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 6.954 ; 6.954 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.941 ; 6.941 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.042 ; 7.042 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.691 ; 6.691 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.800 ; 6.800 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.129 ; 7.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.378 ; 7.378 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.144 ; 7.144 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.799 ; 8.799 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.616 ; 8.616 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 8.093 ; 8.093 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.468 ; 6.468 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.176 ; 6.176 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.186 ; 6.186 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.903 ; 5.903 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 5.913 ; 5.913 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.468 ; 6.468 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.686 ; 5.686 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 5.571 ; 5.571 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.285 ; 5.285 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.883 ; 5.883 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.883 ; 5.883 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.145 ; 6.145 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.876 ; 5.876 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.896 ; 5.896 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.954 ; 5.954 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.954 ; 5.954 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.082 ; 6.082 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 7.203 ; 7.203 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 7.978 ; 7.978 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 7.198 ; 7.198 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 6.942 ; 6.942 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 8.624 ; 8.624 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 8.354 ; 8.354 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 8.624 ; 8.624 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 8.288 ; 8.288 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 8.234 ; 8.234 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 8.289 ; 8.289 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 7.716 ; 7.716 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 8.289 ; 8.289 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 8.280 ; 8.280 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 7.704 ; 7.704 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 4.735 ; 4.735 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 8.498 ; 8.498 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 8.498 ; 8.498 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 7.952 ; 7.952 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 7.872 ; 7.872 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 7.722 ; 7.722 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 5.545 ; 5.545 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 6.695 ; 6.695 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 6.695 ; 6.695 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.296 ; 2.296 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.648 ; 2.648 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 2.991 ; 2.991 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 2.716 ; 2.716 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.721 ; 2.721 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.813 ; 2.813 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.530 ; 2.530 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.637 ; 2.637 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.551 ; 2.551 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.296 ; 2.296 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.484 ; 2.484 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.448 ; 2.448 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.400 ; 2.400 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.607 ; 2.607 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.506 ; 2.506 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.557 ; 2.557 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 3.471 ; 3.471 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 3.265 ; 3.265 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.939 ; 2.939 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.210 ; 2.210 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.555 ; 2.555 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.565 ; 2.565 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.457 ; 2.457 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.467 ; 2.467 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.659 ; 2.659 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 2.390 ; 2.390 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 2.312 ; 2.312 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 2.210 ; 2.210 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.437 ; 2.437 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.437 ; 2.437 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.524 ; 2.524 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.427 ; 2.427 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.447 ; 2.447 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.481 ; 2.481 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.481 ; 2.481 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.535 ; 2.535 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 2.776 ; 2.776 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 3.192 ; 3.192 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 2.767 ; 2.767 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 2.675 ; 2.675 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 2.802 ; 2.802 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 2.845 ; 2.845 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 2.940 ; 2.940 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 2.812 ; 2.812 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 2.802 ; 2.802 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 2.632 ; 2.632 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 2.675 ; 2.675 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 2.888 ; 2.888 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 2.880 ; 2.880 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 2.632 ; 2.632 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.014 ; 2.014 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 2.586 ; 2.586 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 2.861 ; 2.861 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 2.663 ; 2.663 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 2.693 ; 2.693 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 2.586 ; 2.586 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.293 ; 2.293 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.720 ; 2.720 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.720 ; 2.720 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                           ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 70       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 3510     ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 165      ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 16       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 18       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 14263    ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                            ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 70       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 3510     ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 165      ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 16       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 18       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 14263    ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                             ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk0 ; 59       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk1 ; 273      ; 0        ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                              ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk0 ; 59       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk1 ; 273      ; 0        ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 188   ; 188  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 09 14:49:19 2018
Info: Command: quartus_sta HardwareInvaders -c HardwareInvaders
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'HardwareInvaders.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {PLL:pll|altpll:altpll_component|_clk0} {pll|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL:pll|altpll:altpll_component|_clk1} {pll|altpll_component|pll|clk[1]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 2.630
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.630         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     5.343         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):    18.981         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     0.445         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     0.771         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 3.014
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.014         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    13.014         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case removal slack is 6.738
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.738         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     6.738         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case minimum pulse width slack is 3.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.889         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     8.889         0.000 CLOCK_50 
    Info (332119):     8.889         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 6.160
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.160         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     8.250         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):    19.552         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     0.215         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     0.328         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 5.684
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.684         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    15.683         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case removal slack is 4.196
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.196         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     4.197         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     9.000         0.000 CLOCK_50 
    Info (332119):     9.000         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 477 megabytes
    Info: Processing ended: Mon Apr 09 14:49:21 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


