1.    设计输入，xxx.v后缀结尾

2. 编译

3. 功能仿真，输出仿真波形图，看结果是否正确

4. 综合

5. 实现

6. 时序仿真

   ---

语法规则：

1. 对大写敏感，所有关键字要小写

2. 逻辑值：0，1，x（不确定），z（高阻态）

3. 整数表示   <位宽>’<基数符号><数值>，位宽默认32位(高位截断)，基数默认十进制

4. 运算符：    ~取反      ^异或       {}连接或复制,将两个数拼接在一起

   ---

程序基本结构：

**module**  模块名（端口列表）;   //分号结尾



**说明**：1. 端口的定义（input，output，inout（双向端口））  2.  数据类型：net（wire,线网类型，不能进行存储，输入信号消失，输出也消失），register（常用的reg）   3.参数定义（常量的定义）

**逻辑功能实现（过程块**）：1.行为描述：描述真值表  （用if，case语句）  2.结构描述：描述逻辑图，硬件单元如何构成    3.数据流方式：描述逻辑函数（主要执行使用赋值语句）



**endmodule**    //不用加分号

---

数据类型选择：

​	输入端口只能是net类型，缺省情况下是net类型

​	输出端口在过程块内赋值，用register类型，





**过程语句**：每个过程语句同时执行，并行关系

​	initial块：只执行一次

​	always块：循环执行

always@(**敏感信号**列表（表达式中某个信号**发生变化**就要执行下面的语句）或表达式)    //@*表示所有信号都是敏感信号

begin

​			case({a,b})

​			......

​		endcase

end



组合逻辑电路：**所有输入**都要作为敏感信号

---

赋值方式（过程块中赋值）：

1. 阻塞赋值 =

   各个赋值语句按书写顺序执行

2. 非阻塞赋值 <=

   各个赋值语句可以同步执行



assign连续赋值语句      assign{co,so}=a+b;

---

模块**实例化**：

元件名<实例名>（端口列表） //可以不加实例名

实例化端口连接：

1. 按顺序连接实例化端口

2. 按名称连接实例化端口：

   h_adder u2(.co(f)，.a(e))      //   .co(模块中的名称)（f）(实例中的连接)

   ---

   

测试代码：

编写TestBench进行仿真验证

编译指令：

1.  时间尺度

   timescale<时间单位>/<时间精度>

   always #5 clk=-clk      //每经过五个时间单位，改变时钟信号， #5表示经过五个时间单位

2. 宏定义





**项目创建：**

初始参数

![image-20230606090957338](C:\Users\86159\AppData\Roaming\Typora\typora-user-images\image-20230606090957338.png)

