+ mikrooperacje logiczne i arytmetyczne
+ CISC, RISC
+ rozkazy i potoki
+ TMS320C50
+ architektury harvard, von neumann

______

### RISC (Reduced Instruction Set Computers):

* \+ zredukowana liczba rozkazów (kilkadziesiąt)
* \+ redukcja trybów adresowania 
* = uproszczony dekoder rozkazów
* \- ograniczona komunikacja pamięć-procesor (load, store; reszta na rejestrach)
* \- duża liczba rejestrów = mniej odwołań do pamięci
* \- architektura harvardzka
* \- przetwarzanie potokowe = uproszczenie bloku wykonawczego

### CISC (Complex Instruction Set Computers):

- duża liczba rozkazów (100-300)
- rozbudowane rozkazy - jeden wykonuje kilka operacji niskiego poziomu (np. pobranie-operacja-zapis)
- duża liczba trybów adresowania (5-20)
- mała liczba rejestrów roboczych (kilkanaście)
- różne formaty rozkazów wewnętrznych
- różne czasy wykonania rozkazów (1-kilka cykli zegara)
- mikroprogramowany układ sterowania procesora

______

### Struktura cyklu rozkazowego procesora:

- cykl pobrania rozkazu
- dekodowanie rozkazu
- wykonanie rozkazu
- zwiększenie licznika rozkazów

### minimalizacja wad:

- przewidywanie skoków
- wykonywanie jednoczenie obu rozgałęzień programu do sprawdzenia warunku rozgałęzienia
- opónienie skoków (wykonaj następną instrukcję za bieżącą, potem skocz)

### problemy pracy potokowej:

- zapis po odczycie (RAW)
- SCOREBOARDING - flagi wskazujące ważnoć zawartoci rejestrów
- BYPASSES - dodatkowe szyny wewnątrz procesora
- rozgałęzienia programu

### CYKL ROZKAZOWY:

- FETCH
- DECODE
- READ
- EXECUTE
- WRITE

______

## ARCHITEKTURY:

#### HARVARDZKA:

- dwa oddzielne układy pamięci (programu, danych) + dwie magistrale do CPU
- PRE-FETCH: w trakie pobierania argumentów instrukcji można zacząć pobieranie następnego słowa rozkazowego  = skrócenie cyklu rozkazowego, szybsza praca
- różne rozkazy dla pamięci programu i danych + różna długoć słowa magistral = rozróżnianie adresów
- jednoczesny dostęp do danych oraz do rozkazów programu = wysoka efektywnoć

#### VON NEUMANNA:

- podział na procesor, pamięć, IO
- skończona, funkcjonalnie pełna lista rozkazów
- możliwosć wprowadzenia programu do pamięci poprzez urządzenia zewnętrzne
- dane i instrukcje jednakowo dostępne dla procesora
- sekwencyjne odczytywanie z pamięci i wykonywanie w procesorze instrukcji 
- jednolita przestrzeń adresowa (pamięci, rejestry, IO)
- jedna szyna magistrali - wąskie gardło ograniczające moc procesora

______

### OBSŁUGA PRZERWAŃ:

- zapamiętanie zawartoci licznika rozkazów (z adresami procedur) na stosie sprzętowym 8-poziomowym 
- zapamiętanie kontekstu - zawartoć rejestrów rdzenia zostaje zapamiętana na stosie sprzętowym 1-poziomowym
- załadowanie adresu procedury obsługi przerwań do licznika rozkazów
- wykonywanie programu procedury przerwania przez procesor aż do napotkania instrukcji RETI lub RETE
