<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:19:09.199</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.02</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0166919</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>트랜지스터 및 이를 포함하는 표시패널</inventionTitle><inventionTitleEng>TRANSISTOR AND DISPLAY PANEL INCLUDING SAME</inventionTitleEng><openDate>2024.06.12</openDate><openNumber>10-2024-0083267</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 트랜지스터는 제1 전극, 소스 영역, 드레인 영역, 및 평면 상에서 제1 전극과 중첩하는 액티브 영역을 포함하고, 제1 전극의 아래에 배치된 액티브 층, 및 평면 상에서 액티브 층의 적어도 일부와 중첩하고, 액티브 층의 아래에 배치된 제2 전극을 포함하고, 액티브 층은 홀 패턴을 포함하고, 평면 상에서 홀 패턴은 소스 영역 및 드레인 영역 중 적어도 일부와 중첩함으로써, 트랜지스터의 면적을 줄여 좁은 베젤을 갖는 표시패널을 구현할 수 있고, 기생 커패시턴스를 저감시킬 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 전극;소스 영역, 드레인 영역, 및 평면 상에서 상기 제1 전극과 중첩하는 액티브 영역을 포함하고, 상기 제1 전극의 아래에 배치된 액티브 층; 및평면 상에서 상기 액티브 층의 적어도 일부와 중첩하고, 상기 액티브 층의 아래에 배치된 제2 전극; 을 포함하고,상기 액티브 층은 홀 패턴을 포함하고, 평면 상에서 상기 홀 패턴은 상기 소스 영역 및 상기 드레인 영역 중 적어도 일부와 중첩하는 트랜지스터.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,제1 방향을 따라 상기 드레인 영역, 상기 액티브 영역, 및 상기 소스 영역이 순차적으로 배열되고,상기 제2 전극의 상기 제1 방향의 길이는 상기 제1 전극의 상기 제1 방향의 길이보다 긴 트랜지스터.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,평면 상에서 상기 홀 패턴의 일부분은 상기 제1 전극과 중첩하고, 상기 홀 패턴의 다른 일부분은 상기 제1 전극과 비중첩하는 트랜지스터.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,제1 방향을 따라 상기 드레인 영역, 상기 액티브 영역, 및 상기 소스 영역이 순차적으로 배열되고,상기 제1 전극의 상기 제1 방향의 길이는 4μm 이상 10μm 이하이고,상기 홀 패턴의 상기 제1 전극과 중첩하는 상기 일부분의 상기 제1 방향의 길이는 0μm 초과 4μm 이하인 트랜지스터.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 홀 패턴의 상기 제1 전극과 중첩하는 상기 일부분의 상기 제1 방향의 길이는 0μm 초과 1μm 이하인 트랜지스터.</claim></claimInfo><claimInfo><claim>6. 제3 항에 있어서,상기 홀 패턴은 복수 개의 홀들을 포함하고,상기 액티브 층의 폭에 대한 상기 복수 개의 홀들의 폭들의 합의 비율이 40% 이하인 트랜지스터.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,평면 상에서 상기 홀 패턴은 상기 제1 전극과 비중첩하는 트랜지스터.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 홀 패턴은 복수 개의 홀들을 포함하고,상기 액티브 층의 폭에 대한 상기 복수 개의 홀들의 폭들의 합의 비율이 80% 이하인 트랜지스터.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,평면 상에서 상기 홀 패턴의 일부분은 상기 제2 전극과 중첩하고, 상기 홀 패턴의 다른 일부분은 상기 제2 전극과 비중첩하는 트랜지스터.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서,평면 상에서 상기 홀 패턴은 상기 제2 전극과 중첩하는 트랜지스터.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,상기 제1 전극 및 상기 제2 전극은 서로 전기적으로 연결되어, 각각 동일한 전압이 인가되는 트랜지스터.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서,상기 액티브 층은 산화물 반도체를 포함하는 트랜지스터.</claim></claimInfo><claimInfo><claim>13. 베이스층;게이트 구동 회로를 포함하고, 상기 베이스층 상에 배치된 회로층; 및상기 회로층 상에 배치된 발광소자층; 을 포함하고,상기 게이트 구동 회로는 복수의 트랜지스터들을 포함하고,상기 복수의 트랜지스터들 중 적어도 하나는,제1 전극;홀 패턴을 포함하고, 상기 제1 전극의 아래에 배치된 액티브 층; 및평면 상에서 상기 액티브 층의 적어도 일부와 중첩하고, 상기 액티브 층의 아래에 배치된 제2 전극; 을 포함하는 표시패널.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 액티브 층은 소스 영역, 드레인 영역, 및 평면 상에서 상기 제1 전극과 중첩하는 액티브 영역을 포함하고,제1 방향을 따라 상기 드레인 영역, 상기 액티브 영역, 및 상기 소스 영역이 순차적으로 배열되고,상기 제2 전극의 상기 제1 방향의 길이는 상기 제1 전극의 상기 제1 방향의 길이보다 긴 표시패널.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,평면 상에서 상기 홀 패턴은 상기 소스 영역 및 상기 드레인 영역 중 적어도 일부와 중첩하는 표시패널.</claim></claimInfo><claimInfo><claim>16. 제13 항에 있어서,평면 상에서 상기 홀 패턴의 일부분은 상기 제1 전극과 중첩하고, 상기 홀 패턴의 다른 일부분은 상기 제1 전극과 비중첩하는 표시패널.</claim></claimInfo><claimInfo><claim>17. 제17 항에 있어서,상기 액티브 층은 소스 영역, 드레인 영역, 및 평면 상에서 상기 제1 전극과 중첩하는 액티브 영역을 포함하고,제1 방향을 따라 상기 드레인 영역, 상기 액티브 영역, 및 상기 소스 영역이 순차적으로 배열되고,상기 제1 전극의 상기 제1 방향의 길이는 4μm 이상 10μm 이하이고,상기 홀 패턴의 상기 제1 전극과 중첩하는 상기 일부분의 상기 제1 방향의 길이는 0μm 초과 4μm 이하인 표시패널.</claim></claimInfo><claimInfo><claim>18. 제13 항에 있어서,평면 상에서 상기 홀 패턴의 일부분은 상기 제2 전극과 중첩하고, 상기 홀 패턴의 다른 일부분은 상기 제2 전극과 비중첩하는 표시패널.</claim></claimInfo><claimInfo><claim>19. 제13 항에 있어서,평면 상에서 상기 홀 패턴은 상기 제1 전극과 비중첩하는 표시패널.</claim></claimInfo><claimInfo><claim>20. 제13 항에 있어서,평면 상에서 상기 홀 패턴은 상기 제2 전극과 중첩하는 표시패널.</claim></claimInfo><claimInfo><claim>21. 제13 항에 있어서,상기 제1 전극 및 상기 제2 전극은 서로 전기적으로 연결되어, 각각 동일한 전압이 인가되는 표시패널.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo><applicantInfo><address>경기도 안산시 상록구...</address><code>120120008551</code><country>대한민국</country><engName>Industry-University Cooperation Foundation Hanyang University ERICA Campus</engName><name>한양대학교 에리카산학협력단</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK, JOON SEOK</engName><name>박준석</name></inventorInfo><inventorInfo><address>서울시 서초구...</address><code> </code><country> </country><engName>OH, Saeroonter</engName><name>오새룬터</name></inventorInfo><inventorInfo><address>경기도 성남시 분당구...</address><code> </code><country> </country><engName>KIM, Su Hyun</engName><name>김수현</name></inventorInfo><inventorInfo><address>경기도 화성시 병점...</address><code> </code><country> </country><engName>LEE, Taeho</engName><name>이태호</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, MYOUNGHWA</engName><name>김명화</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LIM, JUN HYUNG</engName><name>임준형</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.02</receiptDate><receiptNumber>1-1-2022-1298990-06</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2023.09.06</receiptDate><receiptNumber>4-1-2023-5233653-65</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220166919.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c2a5fd50e50f8ab1214566791e8a3884f87761df13267c82f9ec8fbeeb071df7d86d9084ea5b8f83d8dec1d4115ec01a6c6b9ae71f479d5c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf9bf980fb5ca90c0210f3793a14400cd1a8ab532fd06ce468771982af3bdbce556fb712b88f0bbb5f6806b7dffca94e38268899774228ea15</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>