module mux8_1_tb;
reg [7:0]d;
reg [2:0]s;
wire y;
mux8_1 uut (.d(d), .s(s), .y(y));

initial
begin
 d=8'b00000001;s=3'b000;#10;
 d=8'b00000010;s=3'b001;#10;
 d=8'b00000100;s=3'b010;#10;
 d=8'b00001000;s=3'b011;#10;
 d=8'b00010001;s=3'b100;#10;
 d=8'b00100001;s=3'b101;#10;
 d=8'b01000001;s=3'b110;#10;
 d=8'b10000001;s=3'b111;#10;
end
endmodule
