TimeQuest Timing Analyzer report for Microcomputer
Tue Jan 17 16:23:20 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'cpuClock'
 13. Slow Model Setup: 'sdClock'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Hold: 'cpuClock'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'sdClock'
 18. Slow Model Hold: 'serialClkCount[15]'
 19. Slow Model Recovery: 'sdClock'
 20. Slow Model Recovery: 'cpuClock'
 21. Slow Model Removal: 'cpuClock'
 22. Slow Model Removal: 'sdClock'
 23. Slow Model Minimum Pulse Width: 'clk'
 24. Slow Model Minimum Pulse Width: 'cpuClock'
 25. Slow Model Minimum Pulse Width: 'sdClock'
 26. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Fast Model Setup Summary
 36. Fast Model Hold Summary
 37. Fast Model Recovery Summary
 38. Fast Model Removal Summary
 39. Fast Model Minimum Pulse Width Summary
 40. Fast Model Setup: 'clk'
 41. Fast Model Setup: 'cpuClock'
 42. Fast Model Setup: 'sdClock'
 43. Fast Model Setup: 'serialClkCount[15]'
 44. Fast Model Hold: 'clk'
 45. Fast Model Hold: 'cpuClock'
 46. Fast Model Hold: 'sdClock'
 47. Fast Model Hold: 'serialClkCount[15]'
 48. Fast Model Recovery: 'sdClock'
 49. Fast Model Recovery: 'cpuClock'
 50. Fast Model Removal: 'cpuClock'
 51. Fast Model Removal: 'sdClock'
 52. Fast Model Minimum Pulse Width: 'clk'
 53. Fast Model Minimum Pulse Width: 'cpuClock'
 54. Fast Model Minimum Pulse Width: 'sdClock'
 55. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 24.19 MHz  ; 24.19 MHz       ; clk                ;      ;
; 46.63 MHz  ; 46.63 MHz       ; cpuClock           ;      ;
; 135.67 MHz ; 135.67 MHz      ; sdClock            ;      ;
; 247.77 MHz ; 247.77 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -20.168 ; -7996.267     ;
; cpuClock           ; -18.927 ; -4202.133     ;
; sdClock            ; -6.830  ; -715.130      ;
; serialClkCount[15] ; -3.036  ; -54.975       ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; cpuClock           ; -2.906 ; -42.082       ;
; clk                ; -2.308 ; -2.308        ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; sdClock  ; -1.605 ; -14.157       ;
; cpuClock ; 1.700  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -1.106 ; -2.212        ;
; sdClock  ; 1.912  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.567 ; -2826.801     ;
; cpuClock           ; -0.742 ; -559.468      ;
; sdClock            ; -0.742 ; -210.728      ;
; serialClkCount[15] ; -0.742 ; -28.196       ;
+--------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -20.168 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.093      ; 20.715     ;
; -20.164 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.093      ; 20.711     ;
; -20.162 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.099      ; 20.715     ;
; -20.152 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.096      ; 20.702     ;
; -20.143 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.096      ; 20.693     ;
; -20.123 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.099      ; 20.676     ;
; -20.068 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.100      ; 20.622     ;
; -20.064 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.100      ; 20.618     ;
; -20.062 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.106      ; 20.622     ;
; -20.052 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.103      ; 20.609     ;
; -20.043 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.103      ; 20.600     ;
; -20.023 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.106      ; 20.583     ;
; -20.020 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.093      ; 20.567     ;
; -20.016 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.093      ; 20.563     ;
; -20.014 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.099      ; 20.567     ;
; -20.004 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.096      ; 20.554     ;
; -19.995 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.096      ; 20.545     ;
; -19.975 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.099      ; 20.528     ;
; -19.711 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.100      ; 20.265     ;
; -19.709 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.100      ; 20.263     ;
; -19.708 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.096      ; 20.258     ;
; -19.704 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.096      ; 20.254     ;
; -19.702 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.102      ; 20.258     ;
; -19.692 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.099      ; 20.245     ;
; -19.683 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.099      ; 20.236     ;
; -19.663 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.102      ; 20.219     ;
; -19.611 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.107      ; 20.172     ;
; -19.609 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.107      ; 20.170     ;
; -19.563 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.100      ; 20.117     ;
; -19.561 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.100      ; 20.115     ;
; -19.460 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.081      ; 19.995     ;
; -19.457 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4   ; clk          ; clk         ; 0.500        ; 0.099      ; 20.010     ;
; -19.455 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4 ; clk          ; clk         ; 0.500        ; 0.100      ; 20.009     ;
; -19.453 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 0.500        ; 0.099      ; 20.006     ;
; -19.443 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.096      ; 19.993     ;
; -19.439 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.096      ; 19.989     ;
; -19.437 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.102      ; 19.993     ;
; -19.436 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4 ; clk          ; clk         ; 0.500        ; 0.096      ; 19.986     ;
; -19.433 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.099      ; 19.986     ;
; -19.427 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 0.500        ; 0.100      ; 19.981     ;
; -19.427 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.099      ; 19.980     ;
; -19.426 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 0.500        ; 0.100      ; 19.980     ;
; -19.423 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9 ; clk          ; clk         ; 0.500        ; 0.096      ; 19.973     ;
; -19.418 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.099      ; 19.971     ;
; -19.411 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.094      ; 19.959     ;
; -19.405 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.092      ; 19.951     ;
; -19.398 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.102      ; 19.954     ;
; -19.373 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2   ; clk          ; clk         ; 0.500        ; 0.099      ; 19.926     ;
; -19.362 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 0.500        ; 0.145      ; 19.961     ;
; -19.362 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.100      ; 19.916     ;
; -19.360 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.088      ; 19.902     ;
; -19.357 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4   ; clk          ; clk         ; 0.500        ; 0.106      ; 19.917     ;
; -19.355 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4 ; clk          ; clk         ; 0.500        ; 0.107      ; 19.916     ;
; -19.353 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 0.500        ; 0.106      ; 19.913     ;
; -19.349 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.096      ; 19.899     ;
; -19.346 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.096      ; 19.896     ;
; -19.345 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.096      ; 19.895     ;
; -19.343 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.102      ; 19.899     ;
; -19.342 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3 ; clk          ; clk         ; 0.500        ; 0.100      ; 19.896     ;
; -19.336 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4 ; clk          ; clk         ; 0.500        ; 0.103      ; 19.893     ;
; -19.333 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.099      ; 19.886     ;
; -19.333 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.106      ; 19.893     ;
; -19.330 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.100      ; 19.884     ;
; -19.327 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 0.500        ; 0.107      ; 19.888     ;
; -19.326 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.100      ; 19.880     ;
; -19.326 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 0.500        ; 0.107      ; 19.887     ;
; -19.324 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.099      ; 19.877     ;
; -19.324 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.106      ; 19.884     ;
; -19.323 ; SBCTextDisplayRGB:io1|charHoriz[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3   ; clk          ; clk         ; 0.500        ; 0.099      ; 19.876     ;
; -19.323 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9 ; clk          ; clk         ; 0.500        ; 0.103      ; 19.880     ;
; -19.314 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.103      ; 19.871     ;
; -19.312 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.081      ; 19.847     ;
; -19.311 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.101      ; 19.866     ;
; -19.309 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4   ; clk          ; clk         ; 0.500        ; 0.099      ; 19.862     ;
; -19.307 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4 ; clk          ; clk         ; 0.500        ; 0.100      ; 19.861     ;
; -19.305 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.103      ; 19.862     ;
; -19.305 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 0.500        ; 0.099      ; 19.858     ;
; -19.305 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.099      ; 19.858     ;
; -19.304 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.102      ; 19.860     ;
; -19.288 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4 ; clk          ; clk         ; 0.500        ; 0.096      ; 19.838     ;
; -19.285 ; SBCTextDisplayRGB:io1|charVert[2]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.106      ; 19.845     ;
; -19.285 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.099      ; 19.838     ;
; -19.281 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.096      ; 19.831     ;
; -19.279 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 0.500        ; 0.100      ; 19.833     ;
; -19.278 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 0.500        ; 0.100      ; 19.832     ;
; -19.277 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.096      ; 19.827     ;
; -19.277 ; SBCTextDisplayRGB:io1|startAddr[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 0.500        ; 0.145      ; 19.876     ;
; -19.275 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.102      ; 19.831     ;
; -19.275 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9 ; clk          ; clk         ; 0.500        ; 0.096      ; 19.825     ;
; -19.273 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2   ; clk          ; clk         ; 0.500        ; 0.106      ; 19.833     ;
; -19.265 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.099      ; 19.818     ;
; -19.263 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.094      ; 19.811     ;
; -19.262 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.107      ; 19.823     ;
; -19.257 ; SBCTextDisplayRGB:io1|charHoriz[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.092      ; 19.803     ;
; -19.256 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.099      ; 19.809     ;
; -19.251 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.103      ; 19.808     ;
; -19.249 ; SBCTextDisplayRGB:io1|charHoriz[5]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.103      ; 19.806     ;
; -19.246 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.103      ; 19.803     ;
; -19.242 ; SBCTextDisplayRGB:io1|charVert[0]    ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3 ; clk          ; clk         ; 0.500        ; 0.107      ; 19.803     ;
; -19.236 ; SBCTextDisplayRGB:io1|startAddr[6]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.102      ; 19.792     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                 ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -18.927 ; cpu09:cpu1|pre_code[4]                 ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.042     ; 18.925     ;
; -18.914 ; cpu09:cpu1|state.fetch_state           ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.359     ; 19.595     ;
; -18.883 ; cpu09:cpu1|pre_code[2]                 ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.042     ; 18.881     ;
; -18.836 ; cpu09:cpu1|state.pulu_accb_state       ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.071      ; 19.947     ;
; -18.822 ; cpu09:cpu1|op_code[3]                  ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.037     ; 18.825     ;
; -18.792 ; cpu09:cpu1|state.puls_upl_state        ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.336     ; 19.496     ;
; -18.769 ; cpu09:cpu1|state.rti_upl_state         ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.336     ; 19.473     ;
; -18.747 ; cpu09:cpu1|op_code[1]                  ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.037     ; 18.750     ;
; -18.727 ; cpu09:cpu1|state.puls_dp_state         ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.072      ; 19.839     ;
; -18.726 ; cpu09:cpu1|state.puls_accb_state       ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.072      ; 19.838     ;
; -18.694 ; cpu09:cpu1|pre_code[1]                 ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.042     ; 18.692     ;
; -18.681 ; cpu09:cpu1|state.dual_op_write8_state  ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.379     ; 19.342     ;
; -18.680 ; cpu09:cpu1|state.extended_state        ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.071      ; 19.791     ;
; -18.679 ; cpu09:cpu1|state.fetch_state           ; cpu09:cpu1|cc[0]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.703      ; 20.422     ;
; -18.662 ; cpu09:cpu1|state.fetch_state           ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.698      ; 20.400     ;
; -18.656 ; cpu09:cpu1|state.pulu_dp_state         ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.071      ; 19.767     ;
; -18.637 ; cpu09:cpu1|op_code[0]                  ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.037     ; 18.640     ;
; -18.624 ; cpu09:cpu1|state.rti_uph_state         ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.336     ; 19.328     ;
; -18.611 ; cpu09:cpu1|pre_code[4]                 ; cpu09:cpu1|cc[0]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 19.671     ;
; -18.594 ; cpu09:cpu1|op_code[6]                  ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.030     ; 18.604     ;
; -18.594 ; cpu09:cpu1|pre_code[4]                 ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 19.649     ;
; -18.577 ; cpu09:cpu1|state.puls_acca_state       ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.072      ; 19.689     ;
; -18.573 ; cpu09:cpu1|state.pull_return_hi_state  ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.300     ; 19.313     ;
; -18.567 ; cpu09:cpu1|pre_code[2]                 ; cpu09:cpu1|cc[0]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 19.627     ;
; -18.550 ; cpu09:cpu1|pre_code[2]                 ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 19.605     ;
; -18.526 ; cpu09:cpu1|state.rti_iyl_state         ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.336     ; 19.230     ;
; -18.521 ; cpu09:cpu1|state.fetch_state           ; cpu09:cpu1|pc[12]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.422     ; 19.139     ;
; -18.519 ; cpu09:cpu1|op_code[2]                  ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.037     ; 18.522     ;
; -18.518 ; cpu09:cpu1|state.pulu_state            ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.336     ; 19.222     ;
; -18.517 ; cpu09:cpu1|state.puls_upl_state        ; cpu09:cpu1|md[4]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.702      ; 20.259     ;
; -18.513 ; cpu09:cpu1|pre_code[3]                 ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.042     ; 18.511     ;
; -18.506 ; cpu09:cpu1|op_code[3]                  ; cpu09:cpu1|cc[0]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 19.571     ;
; -18.503 ; cpu09:cpu1|state.pulu_acca_state       ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.071      ; 19.614     ;
; -18.497 ; cpu09:cpu1|state.dual_op_read8_state   ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.379     ; 19.158     ;
; -18.496 ; cpu09:cpu1|state.puls_upl_state        ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.721      ; 20.257     ;
; -18.495 ; cpu09:cpu1|state.puls_iyh_state        ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.336     ; 19.199     ;
; -18.494 ; cpu09:cpu1|state.rti_upl_state         ; cpu09:cpu1|md[4]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.702      ; 20.236     ;
; -18.491 ; cpu09:cpu1|state.puls_upl_state        ; cpu09:cpu1|cc[0]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.726      ; 20.257     ;
; -18.489 ; cpu09:cpu1|op_code[3]                  ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 19.549     ;
; -18.481 ; cpu09:cpu1|md[1]                       ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 19.528     ;
; -18.478 ; cpu09:cpu1|md[3]                       ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 19.498     ;
; -18.473 ; cpu09:cpu1|state.rti_upl_state         ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.721      ; 20.234     ;
; -18.468 ; cpu09:cpu1|state.rti_upl_state         ; cpu09:cpu1|cc[0]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.726      ; 20.234     ;
; -18.453 ; cpu09:cpu1|state.puls_upl_state        ; cpu09:cpu1|yreg[11] ; cpuClock     ; cpuClock    ; 1.000        ; 0.714      ; 20.207     ;
; -18.452 ; cpu09:cpu1|state.puls_dp_state         ; cpu09:cpu1|md[4]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.110      ; 20.602     ;
; -18.451 ; cpu09:cpu1|state.puls_accb_state       ; cpu09:cpu1|md[4]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.110      ; 20.601     ;
; -18.450 ; cpu09:cpu1|state.puls_upl_state        ; cpu09:cpu1|xreg[12] ; cpuClock     ; cpuClock    ; 1.000        ; 0.709      ; 20.199     ;
; -18.449 ; cpu09:cpu1|pre_code[4]                 ; cpu09:cpu1|pc[12]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.105     ; 18.384     ;
; -18.447 ; cpu09:cpu1|state.puls_uph_state        ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.336     ; 19.151     ;
; -18.446 ; cpu09:cpu1|state.pulu_accb_state       ; cpu09:cpu1|cc[0]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.133      ; 20.619     ;
; -18.446 ; cpu09:cpu1|state.dual_op_write8_state  ; cpu09:cpu1|cc[0]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.683      ; 20.169     ;
; -18.445 ; cpu09:cpu1|state.extended_state        ; cpu09:cpu1|cc[0]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.133      ; 20.618     ;
; -18.442 ; cpu09:cpu1|state.index16_2_state       ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.290     ; 19.192     ;
; -18.432 ; cpu09:cpu1|state.pshs_upl_state        ; cpu09:cpu1|md[4]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.543      ; 21.015     ;
; -18.431 ; cpu09:cpu1|op_code[1]                  ; cpu09:cpu1|cc[0]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 19.496     ;
; -18.431 ; cpu09:cpu1|state.puls_dp_state         ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.129      ; 20.600     ;
; -18.430 ; cpu09:cpu1|fic                         ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.030     ; 18.440     ;
; -18.430 ; cpu09:cpu1|state.rti_upl_state         ; cpu09:cpu1|yreg[11] ; cpuClock     ; cpuClock    ; 1.000        ; 0.714      ; 20.184     ;
; -18.430 ; cpu09:cpu1|state.puls_accb_state       ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.129      ; 20.599     ;
; -18.429 ; cpu09:cpu1|state.pulu_accb_state       ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.128      ; 20.597     ;
; -18.429 ; cpu09:cpu1|state.dual_op_write8_state  ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.678      ; 20.147     ;
; -18.428 ; cpu09:cpu1|state.extended_state        ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.128      ; 20.596     ;
; -18.427 ; cpu09:cpu1|state.rti_upl_state         ; cpu09:cpu1|xreg[12] ; cpuClock     ; cpuClock    ; 1.000        ; 0.709      ; 20.176     ;
; -18.426 ; cpu09:cpu1|state.puls_dp_state         ; cpu09:cpu1|cc[0]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.134      ; 20.600     ;
; -18.425 ; cpu09:cpu1|state.puls_accb_state       ; cpu09:cpu1|cc[0]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.134      ; 20.599     ;
; -18.414 ; cpu09:cpu1|state.puls_upl_state        ; cpu09:cpu1|cc[1]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.719      ; 20.173     ;
; -18.414 ; cpu09:cpu1|op_code[1]                  ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 19.474     ;
; -18.411 ; cpu09:cpu1|state.pshs_upl_state        ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.562      ; 21.013     ;
; -18.405 ; cpu09:cpu1|pre_code[2]                 ; cpu09:cpu1|pc[12]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.105     ; 18.340     ;
; -18.391 ; cpu09:cpu1|state.rti_pch_state         ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.300     ; 19.131     ;
; -18.391 ; cpu09:cpu1|state.rti_upl_state         ; cpu09:cpu1|cc[1]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.719      ; 20.150     ;
; -18.388 ; cpu09:cpu1|state.pulu_accb_state       ; cpu09:cpu1|pc[12]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 19.436     ;
; -18.388 ; cpu09:cpu1|state.puls_dp_state         ; cpu09:cpu1|yreg[11] ; cpuClock     ; cpuClock    ; 1.000        ; 1.122      ; 20.550     ;
; -18.387 ; cpu09:cpu1|state.puls_accb_state       ; cpu09:cpu1|yreg[11] ; cpuClock     ; cpuClock    ; 1.000        ; 1.122      ; 20.549     ;
; -18.385 ; cpu09:cpu1|state.puls_dp_state         ; cpu09:cpu1|xreg[12] ; cpuClock     ; cpuClock    ; 1.000        ; 1.117      ; 20.542     ;
; -18.384 ; cpu09:cpu1|state.puls_accb_state       ; cpu09:cpu1|xreg[12] ; cpuClock     ; cpuClock    ; 1.000        ; 1.117      ; 20.541     ;
; -18.378 ; cpu09:cpu1|pre_code[1]                 ; cpu09:cpu1|cc[0]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 19.438     ;
; -18.368 ; cpu09:cpu1|md[1]                       ; cpu09:cpu1|xreg[13] ; cpuClock     ; cpuClock    ; 1.000        ; 1.051      ; 20.459     ;
; -18.368 ; cpu09:cpu1|state.pshs_upl_state        ; cpu09:cpu1|yreg[11] ; cpuClock     ; cpuClock    ; 1.000        ; 1.555      ; 20.963     ;
; -18.367 ; cpu09:cpu1|md[1]                       ; cpu09:cpu1|xreg[5]  ; cpuClock     ; cpuClock    ; 1.000        ; 1.051      ; 20.458     ;
; -18.365 ; cpu09:cpu1|state.puls_upl_state        ; cpu09:cpu1|yreg[4]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.714      ; 20.119     ;
; -18.365 ; cpu09:cpu1|state.pshs_upl_state        ; cpu09:cpu1|xreg[12] ; cpuClock     ; cpuClock    ; 1.000        ; 1.550      ; 20.955     ;
; -18.361 ; cpu09:cpu1|pre_code[1]                 ; cpu09:cpu1|cc[2]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 19.416     ;
; -18.358 ; cpu09:cpu1|pre_code[4]                 ; cpu09:cpu1|ea[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.044     ; 18.354     ;
; -18.352 ; cpu09:cpu1|state.puls_upl_state        ; cpu09:cpu1|xreg[11] ; cpuClock     ; cpuClock    ; 1.000        ; 0.709      ; 20.101     ;
; -18.351 ; cpu09:cpu1|state.single_op_write_state ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.037      ; 19.428     ;
; -18.349 ; cpu09:cpu1|state.rti_uph_state         ; cpu09:cpu1|md[4]    ; cpuClock     ; cpuClock    ; 1.000        ; 0.702      ; 20.091     ;
; -18.349 ; cpu09:cpu1|state.puls_dp_state         ; cpu09:cpu1|cc[1]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.127      ; 20.516     ;
; -18.348 ; cpu09:cpu1|state.puls_cc_state         ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; 0.072      ; 19.460     ;
; -18.348 ; cpu09:cpu1|state.puls_accb_state       ; cpu09:cpu1|cc[1]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.127      ; 20.515     ;
; -18.345 ; cpu09:cpu1|state.fetch_state           ; cpu09:cpu1|ea[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.361     ; 19.024     ;
; -18.344 ; cpu09:cpu1|pre_code[7]                 ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.042     ; 18.342     ;
; -18.344 ; cpu09:cpu1|op_code[3]                  ; cpu09:cpu1|pc[12]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.100     ; 18.284     ;
; -18.342 ; cpu09:cpu1|state.rti_upl_state         ; cpu09:cpu1|yreg[4]  ; cpuClock     ; cpuClock    ; 1.000        ; 0.714      ; 20.096     ;
; -18.338 ; cpu09:cpu1|state.puls_iyl_state        ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.336     ; 19.042     ;
; -18.333 ; cpu09:cpu1|state.puls_upl_state        ; cpu09:cpu1|pc[12]   ; cpuClock     ; cpuClock    ; 1.000        ; -0.399     ; 18.974     ;
; -18.330 ; cpu09:cpu1|md[6]                       ; cpu09:cpu1|pc[15]   ; cpuClock     ; cpuClock    ; 1.000        ; -1.038     ; 18.332     ;
; -18.329 ; cpu09:cpu1|state.int_dp_state          ; cpu09:cpu1|md[4]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.584      ; 20.953     ;
; -18.329 ; cpu09:cpu1|state.pshs_upl_state        ; cpu09:cpu1|cc[1]    ; cpuClock     ; cpuClock    ; 1.000        ; 1.560      ; 20.929     ;
; -18.329 ; cpu09:cpu1|state.rti_upl_state         ; cpu09:cpu1|xreg[11] ; cpuClock     ; cpuClock    ; 1.000        ; 0.709      ; 20.078     ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                 ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.830 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]         ; cpuClock     ; sdClock     ; 1.000        ; -3.807     ; 4.063      ;
; -6.830 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]         ; cpuClock     ; sdClock     ; 1.000        ; -3.807     ; 4.063      ;
; -6.830 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]         ; cpuClock     ; sdClock     ; 1.000        ; -3.807     ; 4.063      ;
; -6.830 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]         ; cpuClock     ; sdClock     ; 1.000        ; -3.807     ; 4.063      ;
; -6.830 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]         ; cpuClock     ; sdClock     ; 1.000        ; -3.807     ; 4.063      ;
; -6.830 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]         ; cpuClock     ; sdClock     ; 1.000        ; -3.807     ; 4.063      ;
; -6.828 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]         ; cpuClock     ; sdClock     ; 1.000        ; -2.187     ; 5.681      ;
; -6.828 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]         ; cpuClock     ; sdClock     ; 1.000        ; -2.187     ; 5.681      ;
; -6.828 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]         ; cpuClock     ; sdClock     ; 1.000        ; -2.187     ; 5.681      ;
; -6.828 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]         ; cpuClock     ; sdClock     ; 1.000        ; -2.187     ; 5.681      ;
; -6.828 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]         ; cpuClock     ; sdClock     ; 1.000        ; -2.187     ; 5.681      ;
; -6.828 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]         ; cpuClock     ; sdClock     ; 1.000        ; -2.187     ; 5.681      ;
; -6.827 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]         ; cpuClock     ; sdClock     ; 1.000        ; -3.808     ; 4.059      ;
; -6.827 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]         ; cpuClock     ; sdClock     ; 1.000        ; -3.808     ; 4.059      ;
; -6.801 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]            ; cpuClock     ; sdClock     ; 1.000        ; -3.787     ; 4.054      ;
; -6.801 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]            ; cpuClock     ; sdClock     ; 1.000        ; -3.787     ; 4.054      ;
; -6.801 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]            ; cpuClock     ; sdClock     ; 1.000        ; -3.787     ; 4.054      ;
; -6.801 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]            ; cpuClock     ; sdClock     ; 1.000        ; -3.787     ; 4.054      ;
; -6.801 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]            ; cpuClock     ; sdClock     ; 1.000        ; -3.787     ; 4.054      ;
; -6.801 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]            ; cpuClock     ; sdClock     ; 1.000        ; -3.787     ; 4.054      ;
; -6.801 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]            ; cpuClock     ; sdClock     ; 1.000        ; -3.787     ; 4.054      ;
; -6.534 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]         ; cpuClock     ; sdClock     ; 1.000        ; -2.188     ; 5.386      ;
; -6.534 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]         ; cpuClock     ; sdClock     ; 1.000        ; -2.188     ; 5.386      ;
; -6.397 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]        ; cpuClock     ; sdClock     ; 1.000        ; -3.789     ; 3.648      ;
; -6.397 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]        ; cpuClock     ; sdClock     ; 1.000        ; -3.789     ; 3.648      ;
; -6.397 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]        ; cpuClock     ; sdClock     ; 1.000        ; -3.789     ; 3.648      ;
; -6.397 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]        ; cpuClock     ; sdClock     ; 1.000        ; -3.789     ; 3.648      ;
; -6.397 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]        ; cpuClock     ; sdClock     ; 1.000        ; -3.789     ; 3.648      ;
; -6.397 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]        ; cpuClock     ; sdClock     ; 1.000        ; -3.789     ; 3.648      ;
; -6.397 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]        ; cpuClock     ; sdClock     ; 1.000        ; -3.789     ; 3.648      ;
; -6.397 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]        ; cpuClock     ; sdClock     ; 1.000        ; -3.789     ; 3.648      ;
; -6.397 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]        ; cpuClock     ; sdClock     ; 1.000        ; -3.789     ; 3.648      ;
; -6.397 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]        ; cpuClock     ; sdClock     ; 1.000        ; -3.789     ; 3.648      ;
; -6.371 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.393      ;
; -6.371 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.393      ;
; -6.371 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.393      ;
; -6.371 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.393      ;
; -6.371 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.393      ;
; -6.371 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.393      ;
; -6.333 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.355      ;
; -6.333 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.355      ;
; -6.333 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.355      ;
; -6.333 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.355      ;
; -6.333 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.355      ;
; -6.333 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.355      ;
; -6.299 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte ; cpuClock     ; sdClock     ; 1.000        ; -3.811     ; 3.528      ;
; -6.297 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.337      ;
; -6.297 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.337      ;
; -6.297 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.337      ;
; -6.297 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.337      ;
; -6.297 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.337      ;
; -6.297 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.337      ;
; -6.250 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.272      ;
; -6.250 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.272      ;
; -6.250 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.272      ;
; -6.250 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.272      ;
; -6.250 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.272      ;
; -6.250 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.272      ;
; -6.194 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]        ; cpuClock     ; sdClock     ; 1.000        ; -2.169     ; 5.065      ;
; -6.194 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]        ; cpuClock     ; sdClock     ; 1.000        ; -2.169     ; 5.065      ;
; -6.194 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]        ; cpuClock     ; sdClock     ; 1.000        ; -2.169     ; 5.065      ;
; -6.194 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]        ; cpuClock     ; sdClock     ; 1.000        ; -2.169     ; 5.065      ;
; -6.194 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]        ; cpuClock     ; sdClock     ; 1.000        ; -2.169     ; 5.065      ;
; -6.194 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]        ; cpuClock     ; sdClock     ; 1.000        ; -2.169     ; 5.065      ;
; -6.194 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]        ; cpuClock     ; sdClock     ; 1.000        ; -2.169     ; 5.065      ;
; -6.194 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]        ; cpuClock     ; sdClock     ; 1.000        ; -2.169     ; 5.065      ;
; -6.194 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]        ; cpuClock     ; sdClock     ; 1.000        ; -2.169     ; 5.065      ;
; -6.194 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]        ; cpuClock     ; sdClock     ; 1.000        ; -2.169     ; 5.065      ;
; -6.177 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 7.218      ;
; -6.177 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 7.218      ;
; -6.177 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 7.218      ;
; -6.177 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 7.218      ;
; -6.177 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 7.218      ;
; -6.177 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 7.218      ;
; -6.173 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]            ; cpuClock     ; sdClock     ; 1.000        ; -3.787     ; 3.426      ;
; -6.170 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.192      ;
; -6.170 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.192      ;
; -6.170 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.192      ;
; -6.170 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.192      ;
; -6.170 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.192      ;
; -6.170 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; -0.018     ; 7.192      ;
; -6.146 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 7.187      ;
; -6.146 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 7.187      ;
; -6.146 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 7.187      ;
; -6.146 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 7.187      ;
; -6.146 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 7.187      ;
; -6.146 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 7.187      ;
; -6.144 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.184      ;
; -6.144 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.184      ;
; -6.144 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.184      ;
; -6.144 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.184      ;
; -6.144 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.184      ;
; -6.144 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.184      ;
; -6.132 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.172      ;
; -6.132 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.172      ;
; -6.132 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.172      ;
; -6.132 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.172      ;
; -6.132 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.172      ;
; -6.132 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 7.172      ;
; -6.121 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data ; cpuClock     ; sdClock     ; 1.000        ; -3.810     ; 3.351      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                          ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; -3.036 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 4.076      ;
; -3.036 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 4.076      ;
; -3.036 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 4.076      ;
; -3.036 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 4.076      ;
; -2.958 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.998      ;
; -2.947 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.987      ;
; -2.947 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.987      ;
; -2.947 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.987      ;
; -2.947 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.987      ;
; -2.947 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.987      ;
; -2.947 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.987      ;
; -2.898 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.938      ;
; -2.889 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.929      ;
; -2.889 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.929      ;
; -2.889 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.929      ;
; -2.889 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.929      ;
; -2.811 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.851      ;
; -2.807 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.847      ;
; -2.807 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.847      ;
; -2.807 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.847      ;
; -2.807 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.847      ;
; -2.807 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.847      ;
; -2.807 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.847      ;
; -2.800 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.840      ;
; -2.800 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.840      ;
; -2.800 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.840      ;
; -2.800 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.840      ;
; -2.800 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.840      ;
; -2.800 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.840      ;
; -2.752 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.792      ;
; -2.752 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.792      ;
; -2.752 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.792      ;
; -2.752 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.792      ;
; -2.751 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.791      ;
; -2.674 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.714      ;
; -2.663 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.703      ;
; -2.663 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.703      ;
; -2.663 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.703      ;
; -2.663 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.703      ;
; -2.663 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.703      ;
; -2.663 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.703      ;
; -2.660 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.700      ;
; -2.660 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.700      ;
; -2.660 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.700      ;
; -2.660 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.700      ;
; -2.660 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.700      ;
; -2.660 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.700      ;
; -2.614 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.654      ;
; -2.594 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.634      ;
; -2.594 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.634      ;
; -2.594 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.634      ;
; -2.594 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.634      ;
; -2.523 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.563      ;
; -2.523 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.563      ;
; -2.523 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.563      ;
; -2.523 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.563      ;
; -2.523 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.563      ;
; -2.523 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.563      ;
; -2.516 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.556      ;
; -2.505 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.545      ;
; -2.505 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.545      ;
; -2.505 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.545      ;
; -2.505 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.545      ;
; -2.505 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.545      ;
; -2.505 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.545      ;
; -2.456 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.496      ;
; -2.451 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.491      ;
; -2.450 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.490      ;
; -2.450 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.490      ;
; -2.450 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.490      ;
; -2.450 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.490      ;
; -2.372 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.412      ;
; -2.368 ; bufferedUART:io2|rxBitCount[1]   ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.408      ;
; -2.365 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.405      ;
; -2.365 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.405      ;
; -2.365 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.405      ;
; -2.365 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.405      ;
; -2.365 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.405      ;
; -2.365 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.405      ;
; -2.361 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.401      ;
; -2.361 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.401      ;
; -2.361 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.401      ;
; -2.361 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.401      ;
; -2.361 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.401      ;
; -2.361 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.401      ;
; -2.304 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.344      ;
; -2.287 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.327      ;
; -2.283 ; bufferedUART:io2|rxBitCount[1]   ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.323      ;
; -2.187 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.227      ;
; -2.187 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.227      ;
; -2.187 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.227      ;
; -2.187 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.227      ;
; -2.167 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.207      ;
; -2.154 ; bufferedUART:io2|rxBitCount[0]   ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.194      ;
; -2.109 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.149      ;
; -2.098 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.138      ;
; -2.098 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.138      ;
; -2.098 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.138      ;
; -2.098 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.138      ;
; -2.098 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 3.138      ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.906 ; SBCTextDisplayRGB:io1|kbBuffer~28      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 1.850      ;
; -2.902 ; SBCTextDisplayRGB:io1|kbBuffer~29      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 1.854      ;
; -2.862 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteWritten  ; clk          ; cpuClock    ; -0.500       ; 5.322      ; 2.266      ;
; -2.840 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock      ; cpuClock    ; 0.000        ; 3.790      ; 1.256      ;
; -2.745 ; SBCTextDisplayRGB:io1|kbBuffer~51      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.453      ; 2.014      ;
; -2.743 ; SBCTextDisplayRGB:io1|kbBuffer~66      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 2.013      ;
; -2.696 ; SBCTextDisplayRGB:io1|kbBuffer~64      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.453      ; 2.063      ;
; -2.671 ; SBCTextDisplayRGB:io1|kbBuffer~30      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 2.085      ;
; -2.246 ; SBCTextDisplayRGB:io1|kbBuffer~35      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 2.510      ;
; -2.185 ; SBCTextDisplayRGB:io1|kbBuffer~36      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 2.571      ;
; -2.078 ; SBCTextDisplayRGB:io1|kbBuffer~52      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 2.678      ;
; -2.024 ; SBCTextDisplayRGB:io1|kbBuffer~65      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.453      ; 2.735      ;
; -2.005 ; SBCTextDisplayRGB:io1|kbBuffer~49      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.456      ; 2.757      ;
; -1.987 ; SBCTextDisplayRGB:io1|kbBuffer~50      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.453      ; 2.772      ;
; -1.890 ; SBCTextDisplayRGB:io1|kbBuffer~27      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.436      ; 2.852      ;
; -1.843 ; SBCTextDisplayRGB:io1|kbBuffer~32      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.443      ; 2.906      ;
; -1.818 ; cpu09:cpu1|state.decode3_state         ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 5.444      ; 3.932      ;
; -1.788 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.453      ; 2.971      ;
; -1.681 ; SBCTextDisplayRGB:io1|kbBuffer~15      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.457      ; 3.082      ;
; -1.669 ; SBCTextDisplayRGB:io1|kbBuffer~60      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.439      ; 3.076      ;
; -1.639 ; SBCTextDisplayRGB:io1|kbBuffer~31      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 3.117      ;
; -1.617 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 3.139      ;
; -1.617 ; SBCTextDisplayRGB:io1|kbBuffer~14      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.457      ; 3.146      ;
; -1.602 ; SBCTextDisplayRGB:io1|kbBuffer~46      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.439      ; 3.143      ;
; -1.588 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 3.168      ;
; -1.585 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 3.171      ;
; -1.584 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 3.172      ;
; -1.480 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 3.276      ;
; -1.465 ; SBCTextDisplayRGB:io1|kbBuffer~38      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.453      ; 3.294      ;
; -1.451 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 3.305      ;
; -1.450 ; SBCTextDisplayRGB:io1|kbBuffer~44      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.467      ; 3.323      ;
; -1.448 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 3.308      ;
; -1.447 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 3.309      ;
; -1.444 ; SBCTextDisplayRGB:io1|kbBuffer~42      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.467      ; 3.329      ;
; -1.429 ; SBCTextDisplayRGB:io1|kbBuffer~45      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.467      ; 3.344      ;
; -1.390 ; SBCTextDisplayRGB:io1|kbBuffer~43      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.467      ; 3.383      ;
; -1.387 ; SBCTextDisplayRGB:io1|kbBuffer~16      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.457      ; 3.376      ;
; -1.362 ; SBCTextDisplayRGB:io1|kbBuffer~63      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.453      ; 3.397      ;
; -1.316 ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 3.440      ;
; -1.311 ; SBCTextDisplayRGB:io1|kbBuffer~17      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.457      ; 3.452      ;
; -1.310 ; SBCTextDisplayRGB:io1|kbBuffer~61      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.440      ; 3.436      ;
; -1.287 ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 3.469      ;
; -1.284 ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 3.472      ;
; -1.283 ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 4.450      ; 3.473      ;
; -1.238 ; SBCTextDisplayRGB:io1|kbBuffer~37      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.457      ; 3.525      ;
; -1.211 ; SBCTextDisplayRGB:io1|kbBuffer~56      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.467      ; 3.562      ;
; -1.202 ; SBCTextDisplayRGB:io1|kbBuffer~58      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.467      ; 3.571      ;
; -1.181 ; SBCTextDisplayRGB:io1|kbBuffer~47      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.439      ; 3.564      ;
; -1.180 ; SBCTextDisplayRGB:io1|kbBuffer~53      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.453      ; 3.579      ;
; -1.172 ; SBCTextDisplayRGB:io1|kbBuffer~34      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.436      ; 3.570      ;
; -1.164 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; clk          ; cpuClock    ; -0.500       ; 5.335      ; 3.977      ;
; -1.164 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; clk          ; cpuClock    ; -0.500       ; 5.335      ; 3.977      ;
; -1.154 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; clk          ; cpuClock    ; -0.500       ; 5.333      ; 3.985      ;
; -1.154 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; clk          ; cpuClock    ; -0.500       ; 5.333      ; 3.985      ;
; -1.154 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; clk          ; cpuClock    ; -0.500       ; 5.333      ; 3.985      ;
; -1.154 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; clk          ; cpuClock    ; -0.500       ; 5.333      ; 3.985      ;
; -1.154 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; clk          ; cpuClock    ; -0.500       ; 5.333      ; 3.985      ;
; -1.154 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; clk          ; cpuClock    ; -0.500       ; 5.333      ; 3.985      ;
; -1.146 ; SBCTextDisplayRGB:io1|kbBuffer~57      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.467      ; 3.627      ;
; -1.075 ; SBCTextDisplayRGB:io1|kbBuffer~24      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.457      ; 3.688      ;
; -1.059 ; SBCTextDisplayRGB:io1|kbBuffer~54      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.453      ; 3.700      ;
; -1.050 ; cpu09:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock     ; cpuClock    ; 0.000        ; 5.455      ; 4.711      ;
; -0.961 ; SBCTextDisplayRGB:io1|kbBuffer~22      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 4.457      ; 3.802      ;
; -0.956 ; SBCTextDisplayRGB:io1|kbBuffer~18      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.443      ; 3.793      ;
; -0.951 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.439      ; 3.794      ;
; -0.947 ; SBCTextDisplayRGB:io1|kbBuffer~21      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 4.457      ; 3.816      ;
; -0.932 ; SBCTextDisplayRGB:io1|kbBuffer~39      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.453      ; 3.827      ;
; -0.910 ; cpu09:cpu1|state.decode3_state         ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock     ; cpuClock    ; 0.000        ; 5.436      ; 4.832      ;
; -0.873 ; SBCTextDisplayRGB:io1|kbBuffer~59      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 4.467      ; 3.900      ;
; -0.852 ; SBCTextDisplayRGB:io1|kbBuffer~55      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.453      ; 3.907      ;
; -0.849 ; SBCTextDisplayRGB:io1|kbBuffer~23      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 4.457      ; 3.914      ;
; -0.843 ; cpu09:cpu1|cc[4]                       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 4.727      ; 4.190      ;
; -0.814 ; SBCTextDisplayRGB:io1|kbBuffer~40      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.453      ; 3.945      ;
; -0.814 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.439      ; 3.931      ;
; -0.760 ; SBCTextDisplayRGB:io1|kbBuffer~48      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.439      ; 3.985      ;
; -0.715 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 4.449      ; 4.040      ;
; -0.715 ; SBCTextDisplayRGB:io1|kbBuffer~19      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.443      ; 4.034      ;
; -0.713 ; SBCTextDisplayRGB:io1|kbBuffer~11      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.443      ; 4.036      ;
; -0.700 ; SBCTextDisplayRGB:io1|kbBuffer~62      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.439      ; 4.045      ;
; -0.679 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 4.463      ; 4.090      ;
; -0.656 ; cpu09:cpu1|state.decode3_state         ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 5.436      ; 5.086      ;
; -0.654 ; cpu09:cpu1|state.decode3_state         ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock     ; cpuClock    ; 0.000        ; 5.436      ; 5.088      ;
; -0.650 ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.439      ; 4.095      ;
; -0.646 ; cpu09:cpu1|state.decode3_state         ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; cpuClock     ; cpuClock    ; 0.000        ; 5.446      ; 5.106      ;
; -0.616 ; cpu09:cpu1|cc[6]                       ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 4.719      ; 4.409      ;
; -0.611 ; SBCTextDisplayRGB:io1|kbBuffer~13      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.443      ; 4.138      ;
; -0.604 ; SBCTextDisplayRGB:io1|kbBuffer~41      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.453      ; 4.155      ;
; -0.581 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 4.449      ; 4.174      ;
; -0.572 ; SBCTextDisplayRGB:io1|kbBuffer~26      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.436      ; 4.170      ;
; -0.557 ; cpu09:cpu1|state.decode2_state         ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock     ; cpuClock    ; 0.000        ; 5.433      ; 5.182      ;
; -0.551 ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|dataOut[7]       ; clk          ; cpuClock    ; 0.000        ; 4.449      ; 4.204      ;
; -0.480 ; SBCTextDisplayRGB:io1|kbBuffer~12      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.443      ; 4.269      ;
; -0.446 ; SBCTextDisplayRGB:io1|kbBuffer~25      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 4.436      ; 4.296      ;
; -0.438 ; cpu09:cpu1|state.decode3_state         ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock     ; cpuClock    ; 0.000        ; 5.433      ; 5.301      ;
; -0.423 ; cpu09:cpu1|state.jsr_state             ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock     ; cpuClock    ; 0.000        ; 5.803      ; 5.686      ;
; -0.404 ; cpu09:cpu1|state.dual_op_write16_state ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 6.237      ; 6.139      ;
; -0.393 ; SBCTextDisplayRGB:io1|kbBuffer~33      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 4.439      ; 4.352      ;
; -0.369 ; SBCTextDisplayRGB:io1|kbBuffer~20      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 4.443      ; 4.380      ;
; -0.368 ; cpu09:cpu1|state.pull_return_lo_state  ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 5.853      ; 5.791      ;
; -0.338 ; cpu09:cpu1|sp[6]                       ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 5.359      ; 5.327      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                       ;
+--------+--------------------------------------------+------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                    ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.308 ; serialClkCount[15]                         ; serialClkCount[15]                                         ; serialClkCount[15] ; clk         ; 0.000        ; 2.757      ; 1.059      ;
; -1.808 ; serialClkCount[15]                         ; serialClkCount[15]                                         ; serialClkCount[15] ; clk         ; -0.500       ; 2.757      ; 1.059      ;
; 0.499  ; serialClkCount[4]                          ; serialClkCount[4]                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[0]      ; SBCTextDisplayRGB:io1|kbWriteTimer[0]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[1]      ; SBCTextDisplayRGB:io1|kbWriteTimer[1]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[2]      ; SBCTextDisplayRGB:io1|kbWriteTimer[2]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[3]      ; SBCTextDisplayRGB:io1|kbWriteTimer[3]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[4]      ; SBCTextDisplayRGB:io1|kbWriteTimer[4]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[6]      ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[7]      ; SBCTextDisplayRGB:io1|kbWriteTimer[7]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[8]      ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[9]      ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[10]     ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[11]     ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[12]     ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[13]     ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[14]     ; SBCTextDisplayRGB:io1|kbWriteTimer[14]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[15]     ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[16]     ; SBCTextDisplayRGB:io1|kbWriteTimer[16]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[17]     ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[18]     ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[19]     ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[20]     ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[21]     ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[22]     ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[23]     ; SBCTextDisplayRGB:io1|kbWriteTimer[23]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[24]     ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[25]     ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2ClkOut            ; SBCTextDisplayRGB:io1|ps2ClkOut                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2ClkFiltered       ; SBCTextDisplayRGB:io1|ps2ClkFiltered                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2ClkCount[2]       ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2ClkCount[1]       ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2ClkCount[0]       ; SBCTextDisplayRGB:io1|ps2ClkCount[0]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]     ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2Caps              ; SBCTextDisplayRGB:io1|ps2Caps                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2Scroll            ; SBCTextDisplayRGB:io1|ps2Scroll                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2Num               ; SBCTextDisplayRGB:io1|ps2Num                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWRParity           ; SBCTextDisplayRGB:io1|kbWRParity                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2Shift             ; SBCTextDisplayRGB:io1|ps2Shift                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|n_kbWR               ; SBCTextDisplayRGB:io1|n_kbWR                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[5]      ; SBCTextDisplayRGB:io1|kbWriteTimer[5]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2ClkCount[3]       ; SBCTextDisplayRGB:io1|ps2ClkCount[3]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbInPointer[0]       ; SBCTextDisplayRGB:io1|kbInPointer[0]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbInPointer[1]       ; SBCTextDisplayRGB:io1|kbInPointer[1]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbInPointer[2]       ; SBCTextDisplayRGB:io1|kbInPointer[2]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2Ctrl              ; SBCTextDisplayRGB:io1|ps2Ctrl                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|param4[0]            ; SBCTextDisplayRGB:io1|param4[0]                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|param3[0]            ; SBCTextDisplayRGB:io1|param3[0]                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|param2[0]            ; SBCTextDisplayRGB:io1|param2[0]                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|param1[0]            ; SBCTextDisplayRGB:io1|param1[0]                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|hActive              ; SBCTextDisplayRGB:io1|hActive                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|vActive              ; SBCTextDisplayRGB:io1|vActive                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|pixelClockCount[0]   ; SBCTextDisplayRGB:io1|pixelClockCount[0]                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|pixelCount[0]        ; SBCTextDisplayRGB:io1|pixelCount[0]                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|pixelCount[1]        ; SBCTextDisplayRGB:io1|pixelCount[1]                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|pixelCount[2]        ; SBCTextDisplayRGB:io1|pixelCount[2]                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|charScanLine[0]      ; SBCTextDisplayRGB:io1|charScanLine[0]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|charScanLine[1]      ; SBCTextDisplayRGB:io1|charScanLine[1]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|charScanLine[2]      ; SBCTextDisplayRGB:io1|charScanLine[2]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|charScanLine[3]      ; SBCTextDisplayRGB:io1|charScanLine[3]                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|cursorVert[2]        ; SBCTextDisplayRGB:io1|cursorVert[2]                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|cursorVert[3]        ; SBCTextDisplayRGB:io1|cursorVert[3]                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|cursorVert[4]        ; SBCTextDisplayRGB:io1|cursorVert[4]                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|dispState.idle       ; SBCTextDisplayRGB:io1|dispState.idle                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|paramCount[0]        ; SBCTextDisplayRGB:io1|paramCount[0]                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|paramCount[1]        ; SBCTextDisplayRGB:io1|paramCount[1]                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|paramCount[2]        ; SBCTextDisplayRGB:io1|paramCount[2]                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|attBold              ; SBCTextDisplayRGB:io1|attBold                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|attInverse           ; SBCTextDisplayRGB:io1|attInverse                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io2|rxdFiltered               ; bufferedUART:io2|rxdFiltered                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.756  ; SBCTextDisplayRGB:io1|charHoriz[6]         ; SBCTextDisplayRGB:io1|charHoriz[6]                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.757  ; sdClkCount[5]                              ; sdClkCount[5]                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.767  ; SBCTextDisplayRGB:io1|dispState.clearLine  ; SBCTextDisplayRGB:io1|dispState.clearL2                    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.768  ; SBCTextDisplayRGB:io1|dispState.deleteLine ; SBCTextDisplayRGB:io1|dispState.del2                       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.771  ; SBCTextDisplayRGB:io1|horizCount[11]       ; SBCTextDisplayRGB:io1|horizCount[11]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.771  ; SBCTextDisplayRGB:io1|kbInPointer[0]       ; SBCTextDisplayRGB:io1|kbInPointer[1]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.771  ; SBCTextDisplayRGB:io1|pixelCount[0]        ; SBCTextDisplayRGB:io1|pixelCount[1]                        ; clk                ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.777  ; SBCTextDisplayRGB:io1|kbInPointer[0]       ; SBCTextDisplayRGB:io1|kbInPointer[2]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.917  ; SBCTextDisplayRGB:io1|dispState.clearChar  ; SBCTextDisplayRGB:io1|dispState.clearC2                    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.940  ; sdClkCount[3]                              ; sdClock                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.952  ; SBCTextDisplayRGB:io1|cursBlinkCount[23]   ; SBCTextDisplayRGB:io1|cursorOn                             ; clk                ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.954  ; SBCTextDisplayRGB:io1|paramCount[1]        ; SBCTextDisplayRGB:io1|nextState.processingAdditionalParams ; clk                ; clk         ; 0.000        ; 0.000      ; 1.260      ;
; 0.957  ; SBCTextDisplayRGB:io1|hActive              ; SBCTextDisplayRGB:io1|video                                ; clk                ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.973  ; SBCTextDisplayRGB:io1|ps2Byte[2]           ; SBCTextDisplayRGB:io1|ps2Byte[1]                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.279      ;
; 0.978  ; SBCTextDisplayRGB:io1|ps2WriteByte2[0]     ; SBCTextDisplayRGB:io1|ps2WriteByte[0]                      ; clk                ; clk         ; 0.000        ; -0.001     ; 1.283      ;
; 0.981  ; cpuClkCount[5]                             ; cpuClkCount[5]                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 1.287      ;
; 0.986  ; SBCTextDisplayRGB:io1|ps2Byte[3]           ; SBCTextDisplayRGB:io1|ps2Byte[2]                           ; clk                ; clk         ; 0.000        ; 0.000      ; 1.292      ;
; 0.995  ; SBCTextDisplayRGB:io1|ps2Byte[0]           ; SBCTextDisplayRGB:io1|ps2PreviousByte[0]                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.008  ; SBCTextDisplayRGB:io1|vActive              ; SBCTextDisplayRGB:io1|pixelCount[0]                        ; clk                ; clk         ; 0.000        ; 0.001      ; 1.315      ;
; 1.096  ; SBCTextDisplayRGB:io1|ps2Byte[4]           ; SBCTextDisplayRGB:io1|ps2PreviousByte[4]                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.402      ;
; 1.114  ; SBCTextDisplayRGB:io1|ps2Byte[1]           ; SBCTextDisplayRGB:io1|ps2PreviousByte[1]                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.420      ;
; 1.130  ; serialClkCount[5]                          ; serialClkCount[5]                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.436      ;
; 1.134  ; SBCTextDisplayRGB:io1|cursBlinkCount[25]   ; SBCTextDisplayRGB:io1|cursorOn                             ; clk                ; clk         ; 0.000        ; 0.000      ; 1.440      ;
; 1.140  ; SBCTextDisplayRGB:io1|cursBlinkCount[24]   ; SBCTextDisplayRGB:io1|cursorOn                             ; clk                ; clk         ; 0.000        ; 0.000      ; 1.446      ;
; 1.155  ; SBCTextDisplayRGB:io1|pixelCount[0]        ; SBCTextDisplayRGB:io1|pixelCount[2]                        ; clk                ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.156  ; bufferedUART:io2|rxInPointer[4]            ; bufferedUART:io2|n_rts                                     ; serialClkCount[15] ; clk         ; 0.000        ; 0.038      ; 1.500      ;
; 1.158  ; SBCTextDisplayRGB:io1|ps2ClkCount[0]       ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.464      ;
; 1.162  ; SBCTextDisplayRGB:io1|ps2ClkCount[0]       ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.468      ;
; 1.163  ; SBCTextDisplayRGB:io1|pixelClockCount[0]   ; SBCTextDisplayRGB:io1|pixelCount[0]                        ; clk                ; clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.164  ; serialClkCount[10]                         ; serialClkCount[10]                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 1.470      ;
+--------+--------------------------------------------+------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.040      ;
; 0.736 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.042      ;
; 0.741 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.048      ;
; 0.747 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.056      ;
; 0.777 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.083      ;
; 0.898 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.204      ;
; 0.898 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.204      ;
; 0.899 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.205      ;
; 0.901 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.207      ;
; 0.901 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.207      ;
; 0.901 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.207      ;
; 0.902 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.904 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.904 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.917 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.223      ;
; 0.924 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.230      ;
; 0.930 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.236      ;
; 1.111 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.417      ;
; 1.114 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.420      ;
; 1.119 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.425      ;
; 1.139 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.445      ;
; 1.140 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.446      ;
; 1.142 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.448      ;
; 1.145 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.451      ;
; 1.148 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.454      ;
; 1.161 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.467      ;
; 1.163 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.469      ;
; 1.171 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.477      ;
; 1.173 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.479      ;
; 1.175 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.481      ;
; 1.178 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.484      ;
; 1.182 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.489      ;
; 1.188 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.494      ;
; 1.190 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.496      ;
; 1.191 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.497      ;
; 1.192 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.498      ;
; 1.192 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.498      ;
; 1.194 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.500      ;
; 1.196 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.502      ;
; 1.196 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.502      ;
; 1.197 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.197 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.198 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.504      ;
; 1.203 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.218 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.524      ;
; 1.221 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.527      ;
; 1.222 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.528      ;
; 1.223 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.529      ;
; 1.225 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.531      ;
; 1.229 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.535      ;
; 1.455 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.020      ; 1.781      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                          ;
+-------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxState.dataBit ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[0]   ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[1]   ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[2]   ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[3]   ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxState.stopBit ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.753 ; bufferedUART:io2|rxBitCount[1]   ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.059      ;
; 1.173 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.479      ;
; 1.190 ; bufferedUART:io2|rxInPointer[2]  ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.496      ;
; 1.190 ; bufferedUART:io2|rxInPointer[4]  ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.496      ;
; 1.204 ; bufferedUART:io2|rxState.dataBit ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.510      ;
; 1.205 ; bufferedUART:io2|rxState.dataBit ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.511      ;
; 1.206 ; bufferedUART:io2|rxState.dataBit ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.512      ;
; 1.206 ; bufferedUART:io2|rxState.dataBit ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.512      ;
; 1.232 ; bufferedUART:io2|rxBitCount[0]   ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.538      ;
; 1.236 ; bufferedUART:io2|rxBitCount[0]   ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.542      ;
; 1.242 ; bufferedUART:io2|rxInPointer[5]  ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.548      ;
; 1.246 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.552      ;
; 1.249 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.555      ;
; 1.329 ; bufferedUART:io2|rxBitCount[2]   ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.635      ;
; 1.434 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.740      ;
; 1.438 ; bufferedUART:io2|rxInPointer[0]  ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.744      ;
; 1.465 ; bufferedUART:io2|rxInPointer[1]  ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.771      ;
; 1.471 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.777      ;
; 1.473 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.779      ;
; 1.481 ; bufferedUART:io2|rxInPointer[3]  ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.787      ;
; 1.509 ; bufferedUART:io2|rxBitCount[0]   ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.815      ;
; 1.652 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.958      ;
; 1.669 ; bufferedUART:io2|rxInPointer[4]  ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.975      ;
; 1.669 ; bufferedUART:io2|rxInPointer[2]  ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.975      ;
; 1.681 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxState.idle    ; clk                ; serialClkCount[15] ; 0.000        ; -0.038     ; 1.949      ;
; 1.723 ; bufferedUART:io2|rxBitCount[1]   ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.029      ;
; 1.729 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.035      ;
; 1.738 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.044      ;
; 1.755 ; bufferedUART:io2|rxInPointer[2]  ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.061      ;
; 1.767 ; bufferedUART:io2|rxInPointer[5]  ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.073      ;
; 1.767 ; bufferedUART:io2|rxInPointer[5]  ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.073      ;
; 1.767 ; bufferedUART:io2|rxInPointer[5]  ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.073      ;
; 1.767 ; bufferedUART:io2|rxInPointer[5]  ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.073      ;
; 1.767 ; bufferedUART:io2|rxInPointer[5]  ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.073      ;
; 1.824 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.130      ;
; 1.836 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.142      ;
; 1.841 ; bufferedUART:io2|rxInPointer[2]  ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.147      ;
; 1.919 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.225      ;
; 1.944 ; bufferedUART:io2|rxInPointer[1]  ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.250      ;
; 1.950 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.256      ;
; 1.951 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.257      ;
; 1.953 ; bufferedUART:io2|rxState.dataBit ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.259      ;
; 1.960 ; bufferedUART:io2|rxInPointer[3]  ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.266      ;
; 1.989 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.295      ;
; 2.014 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.320      ;
; 2.028 ; bufferedUART:io2|rxInPointer[0]  ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.334      ;
; 2.028 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.334      ;
; 2.030 ; bufferedUART:io2|rxInPointer[1]  ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.336      ;
; 2.036 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.342      ;
; 2.037 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.343      ;
; 2.046 ; bufferedUART:io2|rxInPointer[3]  ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.352      ;
; 2.066 ; bufferedUART:io2|rxInPointer[4]  ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.372      ;
; 2.066 ; bufferedUART:io2|rxInPointer[4]  ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.372      ;
; 2.066 ; bufferedUART:io2|rxInPointer[4]  ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.372      ;
; 2.066 ; bufferedUART:io2|rxInPointer[4]  ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.372      ;
; 2.109 ; bufferedUART:io2|rxState.stopBit ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.415      ;
; 2.114 ; bufferedUART:io2|rxInPointer[0]  ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.420      ;
; 2.116 ; bufferedUART:io2|rxInPointer[1]  ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.422      ;
; 2.117 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.423      ;
; 2.117 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.423      ;
; 2.117 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.423      ;
; 2.117 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.423      ;
; 2.117 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.423      ;
; 2.117 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.423      ;
; 2.121 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.427      ;
; 2.123 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.429      ;
; 2.123 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.429      ;
; 2.200 ; bufferedUART:io2|rxInPointer[0]  ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.506      ;
; 2.202 ; bufferedUART:io2|rxInPointer[1]  ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.508      ;
; 2.209 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.515      ;
; 2.214 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.520      ;
; 2.217 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.523      ;
; 2.226 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.532      ;
; 2.253 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxClockCount[0] ; clk                ; serialClkCount[15] ; 0.000        ; -0.038     ; 2.521      ;
; 2.253 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxClockCount[1] ; clk                ; serialClkCount[15] ; 0.000        ; -0.038     ; 2.521      ;
; 2.253 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxClockCount[2] ; clk                ; serialClkCount[15] ; 0.000        ; -0.038     ; 2.521      ;
; 2.253 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxClockCount[3] ; clk                ; serialClkCount[15] ; 0.000        ; -0.038     ; 2.521      ;
; 2.253 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxClockCount[4] ; clk                ; serialClkCount[15] ; 0.000        ; -0.038     ; 2.521      ;
; 2.253 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxClockCount[5] ; clk                ; serialClkCount[15] ; 0.000        ; -0.038     ; 2.521      ;
; 2.258 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxState.dataBit ; clk                ; serialClkCount[15] ; 0.000        ; -0.038     ; 2.526      ;
; 2.260 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxState.stopBit ; clk                ; serialClkCount[15] ; 0.000        ; -0.038     ; 2.528      ;
; 2.261 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.567      ;
; 2.261 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.567      ;
; 2.261 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.567      ;
; 2.261 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.567      ;
; 2.286 ; bufferedUART:io2|rxInPointer[0]  ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.592      ;
; 2.329 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.635      ;
; 2.329 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.635      ;
; 2.329 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.635      ;
; 2.329 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.635      ;
; 2.329 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.635      ;
; 2.329 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.635      ;
; 2.350 ; bufferedUART:io2|rxState.stopBit ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.656      ;
+-------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.647      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.647      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.647      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.647      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.647      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.647      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.647      ;
; -1.605 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.647      ;
; -1.466 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.508      ;
; -1.466 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.002      ; 2.508      ;
; -1.317 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.357      ;
; -1.178 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.218      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'cpuClock'                                                                                                                 ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.700 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 1.000        ; 3.770      ; 3.110      ;
; 1.700 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 1.000        ; 3.770      ; 3.110      ;
; 1.840 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 1.000        ; 3.795      ; 2.995      ;
; 1.840 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 1.000        ; 3.795      ; 2.995      ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'cpuClock'                                                                                                                   ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.106 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 0.000        ; 3.795      ; 2.995      ;
; -1.106 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 0.000        ; 3.795      ; 2.995      ;
; -0.966 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 0.000        ; 3.770      ; 3.110      ;
; -0.966 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 0.000        ; 3.770      ; 3.110      ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.912 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.218      ;
; 2.051 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.357      ;
; 2.200 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.508      ;
; 2.200 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.508      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.647      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.647      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.647      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.647      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.647      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.647      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.647      ;
; 2.339 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.002      ; 2.647      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                              ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[0]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[0]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[1]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[1]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[2]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[2]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[3]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[3]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[4]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[4]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxState.dataBit    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxState.dataBit    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxState.idle       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxState.idle       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxState.stopBit    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxState.stopBit    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxBitCount[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxBitCount[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxBitCount[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxBitCount[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxBitCount[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxBitCount[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxBitCount[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxBitCount[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxClockCount[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxClockCount[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxClockCount[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxClockCount[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxClockCount[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxClockCount[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxClockCount[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxClockCount[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxClockCount[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxClockCount[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxClockCount[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxClockCount[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxInPointer[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxInPointer[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxInPointer[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxInPointer[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxInPointer[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxInPointer[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxInPointer[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxInPointer[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxInPointer[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxInPointer[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxInPointer[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxInPointer[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxState.dataBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxState.dataBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxState.idle|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxState.idle|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxState.stopBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxState.stopBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; serialClkCount[15]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; serialClkCount[15]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 12.578 ; 12.578 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 7.554  ; 7.554  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 4.510  ; 4.510  ; Fall       ; clk             ;
; rxd1         ; clk        ; 7.079  ; 7.079  ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; 13.786 ; 13.786 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 9.900  ; 9.900  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.597  ; 9.597  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.870  ; 9.870  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.624  ; 9.624  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.656  ; 9.656  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.878  ; 9.878  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.900  ; 9.900  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.470  ; 9.470  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.765  ; 9.765  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 10.786 ; 10.786 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 9.770  ; 9.770  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -4.816 ; -4.816 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -4.711 ; -4.711 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -4.244 ; -4.244 ; Fall       ; clk             ;
; rxd1         ; clk        ; -4.593 ; -4.593 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; -5.754 ; -5.754 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -6.836 ; -6.836 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -6.836 ; -6.836 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -7.928 ; -7.928 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -7.339 ; -7.339 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -7.679 ; -7.679 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -8.457 ; -8.457 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -8.125 ; -8.125 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -7.515 ; -7.515 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -7.955 ; -7.955 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -6.215 ; -6.215 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -5.249 ; -5.249 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; hSync            ; clk        ; 8.932  ; 8.932  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 7.143  ; 7.143  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 7.522  ; 7.522  ; Fall       ; clk             ;
; rts1             ; clk        ; 7.331  ; 7.331  ; Fall       ; clk             ;
; vSync            ; clk        ; 8.873  ; 8.873  ; Fall       ; clk             ;
; video            ; clk        ; 8.429  ; 8.429  ; Fall       ; clk             ;
; videoB0          ; clk        ; 8.072  ; 8.072  ; Fall       ; clk             ;
; videoB1          ; clk        ; 8.395  ; 8.395  ; Fall       ; clk             ;
; videoG0          ; clk        ; 8.493  ; 8.493  ; Fall       ; clk             ;
; videoG1          ; clk        ; 8.106  ; 8.106  ; Fall       ; clk             ;
; videoR0          ; clk        ; 8.463  ; 8.463  ; Fall       ; clk             ;
; videoR1          ; clk        ; 8.532  ; 8.532  ; Fall       ; clk             ;
; videoSync        ; clk        ; 10.214 ; 10.214 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 17.459 ; 17.459 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 14.424 ; 14.424 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 15.347 ; 15.347 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 21.663 ; 21.663 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 16.770 ; 16.770 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 14.224 ; 14.224 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 14.826 ; 14.826 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 14.649 ; 14.649 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 17.152 ; 17.152 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 19.133 ; 19.133 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 17.365 ; 17.365 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 17.906 ; 17.906 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 17.974 ; 17.974 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 18.732 ; 18.732 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 18.431 ; 18.431 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 18.015 ; 18.015 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 16.016 ; 16.016 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 19.688 ; 19.688 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 19.786 ; 19.786 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 21.663 ; 21.663 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 23.279 ; 23.279 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 21.530 ; 21.530 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 23.279 ; 23.279 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 20.871 ; 20.871 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 21.479 ; 21.479 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 22.191 ; 22.191 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 21.747 ; 21.747 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 22.554 ; 22.554 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 22.021 ; 22.021 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 7.903  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 8.828  ; Fall       ; cpuClock        ;
; driveLED         ; sdClock    ; 7.826  ; 7.826  ; Rise       ; sdClock         ;
; sdCS             ; sdClock    ; 7.458  ; 7.458  ; Rise       ; sdClock         ;
; sdMOSI           ; sdClock    ; 9.380  ; 9.380  ; Rise       ; sdClock         ;
; sdSCLK           ; sdClock    ; 8.024  ; 8.024  ; Rise       ; sdClock         ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; hSync            ; clk        ; 8.932  ; 8.932  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 7.143  ; 7.143  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 7.522  ; 7.522  ; Fall       ; clk             ;
; rts1             ; clk        ; 7.331  ; 7.331  ; Fall       ; clk             ;
; vSync            ; clk        ; 8.873  ; 8.873  ; Fall       ; clk             ;
; video            ; clk        ; 8.429  ; 8.429  ; Fall       ; clk             ;
; videoB0          ; clk        ; 8.072  ; 8.072  ; Fall       ; clk             ;
; videoB1          ; clk        ; 8.395  ; 8.395  ; Fall       ; clk             ;
; videoG0          ; clk        ; 8.493  ; 8.493  ; Fall       ; clk             ;
; videoG1          ; clk        ; 8.106  ; 8.106  ; Fall       ; clk             ;
; videoR0          ; clk        ; 8.463  ; 8.463  ; Fall       ; clk             ;
; videoR1          ; clk        ; 8.532  ; 8.532  ; Fall       ; clk             ;
; videoSync        ; clk        ; 9.747  ; 9.747  ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 9.478  ; 9.478  ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 7.903  ; 9.994  ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 8.828  ; 10.917 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 9.437  ; 9.437  ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 11.245 ; 11.245 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 9.483  ; 9.483  ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 9.668  ; 9.668  ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 9.617  ; 9.617  ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 11.500 ; 11.500 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 11.596 ; 11.596 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 10.780 ; 10.780 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 11.498 ; 11.498 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 11.387 ; 11.387 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 10.846 ; 10.846 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 11.101 ; 11.101 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 10.842 ; 10.842 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 9.822  ; 9.822  ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 10.486 ; 10.486 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 9.437  ; 9.437  ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 11.806 ; 11.806 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 11.912 ; 11.912 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 11.978 ; 11.978 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 13.016 ; 13.016 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 12.472 ; 12.472 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 11.912 ; 11.912 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 12.489 ; 12.489 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 11.983 ; 11.983 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 13.193 ; 13.193 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 12.152 ; 12.152 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 7.903  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 8.828  ; Fall       ; cpuClock        ;
; driveLED         ; sdClock    ; 7.826  ; 7.826  ; Rise       ; sdClock         ;
; sdCS             ; sdClock    ; 7.458  ; 7.458  ; Rise       ; sdClock         ;
; sdMOSI           ; sdClock    ; 8.061  ; 8.061  ; Rise       ; sdClock         ;
; sdSCLK           ; sdClock    ; 8.024  ; 8.024  ; Rise       ; sdClock         ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 14.720 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 14.758 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 14.720 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 14.739 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 14.739 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 14.739 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 14.748 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 14.769 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 15.432 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.912  ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.950  ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.912  ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.931  ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.931  ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.931  ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.940  ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.961  ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.624 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 14.720    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 14.758    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 14.720    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 14.739    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 14.739    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 14.739    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 14.748    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 14.769    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 15.432    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.912     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.950     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.912     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.931     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.931     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.931     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.940     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.961     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.624    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -6.014 ; -2031.812     ;
; cpuClock           ; -5.543 ; -1068.657     ;
; sdClock            ; -1.580 ; -140.182      ;
; serialClkCount[15] ; -0.374 ; -5.992        ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.338 ; -1.338        ;
; cpuClock           ; -0.862 ; -10.682       ;
; sdClock            ; 0.215  ; 0.000         ;
; serialClkCount[15] ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; sdClock  ; 0.000 ; 0.000         ;
; cpuClock ; 0.982 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Fast Model Removal Summary        ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -0.167 ; -0.334        ;
; sdClock  ; 0.751  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -1991.732     ;
; cpuClock           ; -0.500 ; -377.000      ;
; sdClock            ; -0.500 ; -142.000      ;
; serialClkCount[15] ; -0.500 ; -19.000       ;
+--------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                        ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.014 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.053      ; 6.566      ;
; -6.014 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.053      ; 6.566      ;
; -6.001 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.059      ; 6.559      ;
; -6.001 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.557      ;
; -5.995 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.551      ;
; -5.988 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.060      ; 6.547      ;
; -5.988 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.060      ; 6.547      ;
; -5.981 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.059      ; 6.539      ;
; -5.975 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.066      ; 6.540      ;
; -5.975 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.064      ; 6.538      ;
; -5.969 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.064      ; 6.532      ;
; -5.955 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.066      ; 6.520      ;
; -5.954 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.053      ; 6.506      ;
; -5.954 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.053      ; 6.506      ;
; -5.941 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.059      ; 6.499      ;
; -5.941 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.497      ;
; -5.935 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.491      ;
; -5.921 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.059      ; 6.479      ;
; -5.857 ; SBCTextDisplayRGB:io1|charHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.056      ; 6.412      ;
; -5.857 ; SBCTextDisplayRGB:io1|charHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.056      ; 6.412      ;
; -5.849 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.409      ;
; -5.846 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.406      ;
; -5.844 ; SBCTextDisplayRGB:io1|charHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.062      ; 6.405      ;
; -5.844 ; SBCTextDisplayRGB:io1|charHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.060      ; 6.403      ;
; -5.838 ; SBCTextDisplayRGB:io1|charHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.060      ; 6.397      ;
; -5.824 ; SBCTextDisplayRGB:io1|charHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.062      ; 6.385      ;
; -5.823 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.068      ; 6.390      ;
; -5.820 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.068      ; 6.387      ;
; -5.805 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.045      ; 6.349      ;
; -5.798 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.358      ;
; -5.797 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4   ; clk          ; clk         ; 0.500        ; 0.059      ; 6.355      ;
; -5.796 ; SBCTextDisplayRGB:io1|startAddr[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.352      ;
; -5.796 ; SBCTextDisplayRGB:io1|startAddr[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.352      ;
; -5.794 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 0.500        ; 0.059      ; 6.352      ;
; -5.789 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.349      ;
; -5.787 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.059      ; 6.345      ;
; -5.786 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.346      ;
; -5.784 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.344      ;
; -5.783 ; SBCTextDisplayRGB:io1|startAddr[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.063      ; 6.345      ;
; -5.783 ; SBCTextDisplayRGB:io1|startAddr[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.343      ;
; -5.782 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.342      ;
; -5.780 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.336      ;
; -5.779 ; SBCTextDisplayRGB:io1|charVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.060      ; 6.338      ;
; -5.779 ; SBCTextDisplayRGB:io1|charVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.060      ; 6.338      ;
; -5.779 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.052      ; 6.330      ;
; -5.777 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.333      ;
; -5.777 ; SBCTextDisplayRGB:io1|startAddr[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.337      ;
; -5.772 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4 ; clk          ; clk         ; 0.500        ; 0.068      ; 6.339      ;
; -5.771 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.053      ; 6.323      ;
; -5.771 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4   ; clk          ; clk         ; 0.500        ; 0.066      ; 6.336      ;
; -5.768 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 0.500        ; 0.066      ; 6.333      ;
; -5.767 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.056      ; 6.322      ;
; -5.766 ; SBCTextDisplayRGB:io1|charVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.066      ; 6.331      ;
; -5.766 ; SBCTextDisplayRGB:io1|charVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.064      ; 6.329      ;
; -5.763 ; SBCTextDisplayRGB:io1|startAddr[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.063      ; 6.325      ;
; -5.761 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.066      ; 6.326      ;
; -5.760 ; SBCTextDisplayRGB:io1|charVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.064      ; 6.323      ;
; -5.758 ; SBCTextDisplayRGB:io1|startAddr[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.314      ;
; -5.758 ; SBCTextDisplayRGB:io1|startAddr[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.314      ;
; -5.758 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 0.500        ; 0.068      ; 6.325      ;
; -5.756 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 0.500        ; 0.068      ; 6.323      ;
; -5.754 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4 ; clk          ; clk         ; 0.500        ; 0.064      ; 6.317      ;
; -5.751 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9 ; clk          ; clk         ; 0.500        ; 0.064      ; 6.314      ;
; -5.748 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2   ; clk          ; clk         ; 0.500        ; 0.059      ; 6.306      ;
; -5.747 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.307      ;
; -5.746 ; SBCTextDisplayRGB:io1|charVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.066      ; 6.311      ;
; -5.745 ; SBCTextDisplayRGB:io1|startAddr[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.063      ; 6.307      ;
; -5.745 ; SBCTextDisplayRGB:io1|startAddr[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.305      ;
; -5.745 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.045      ; 6.289      ;
; -5.745 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.060      ; 6.304      ;
; -5.741 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.063      ; 6.303      ;
; -5.739 ; SBCTextDisplayRGB:io1|startAddr[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.299      ;
; -5.738 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.298      ;
; -5.737 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4   ; clk          ; clk         ; 0.500        ; 0.059      ; 6.295      ;
; -5.735 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.295      ;
; -5.734 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8   ; clk          ; clk         ; 0.500        ; 0.059      ; 6.292      ;
; -5.732 ; SBCTextDisplayRGB:io1|startAddr[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.288      ;
; -5.732 ; SBCTextDisplayRGB:io1|startAddr[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.288      ;
; -5.730 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.286      ;
; -5.727 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9   ; clk          ; clk         ; 0.500        ; 0.059      ; 6.285      ;
; -5.725 ; SBCTextDisplayRGB:io1|startAddr[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.063      ; 6.287      ;
; -5.724 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3   ; clk          ; clk         ; 0.500        ; 0.059      ; 6.282      ;
; -5.724 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.284      ;
; -5.722 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.282      ;
; -5.722 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2   ; clk          ; clk         ; 0.500        ; 0.066      ; 6.287      ;
; -5.721 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.068      ; 6.288      ;
; -5.720 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.276      ;
; -5.719 ; SBCTextDisplayRGB:io1|startAddr[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.063      ; 6.281      ;
; -5.719 ; SBCTextDisplayRGB:io1|startAddr[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.279      ;
; -5.717 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9 ; clk          ; clk         ; 0.500        ; 0.057      ; 6.273      ;
; -5.713 ; SBCTextDisplayRGB:io1|startAddr[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.273      ;
; -5.711 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.053      ; 6.263      ;
; -5.709 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3 ; clk          ; clk         ; 0.500        ; 0.068      ; 6.276      ;
; -5.707 ; SBCTextDisplayRGB:io1|charHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg1   ; clk          ; clk         ; 0.500        ; 0.056      ; 6.262      ;
; -5.704 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg2 ; clk          ; clk         ; 0.500        ; 0.064      ; 6.267      ;
; -5.699 ; SBCTextDisplayRGB:io1|startAddr[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7   ; clk          ; clk         ; 0.500        ; 0.063      ; 6.261      ;
; -5.698 ; SBCTextDisplayRGB:io1|charVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3   ; clk          ; clk         ; 0.500        ; 0.066      ; 6.263      ;
; -5.692 ; SBCTextDisplayRGB:io1|charHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7 ; clk          ; clk         ; 0.500        ; 0.064      ; 6.255      ;
; -5.690 ; SBCTextDisplayRGB:io1|charHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5 ; clk          ; clk         ; 0.500        ; 0.061      ; 6.250      ;
; -5.689 ; SBCTextDisplayRGB:io1|charHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1 ; clk          ; clk         ; 0.500        ; 0.064      ; 6.252      ;
+--------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                              ;
+--------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.543 ; cpu09:cpu1|pre_code[2]                 ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.944      ;
; -5.524 ; cpu09:cpu1|op_code[1]                  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.933      ;
; -5.523 ; cpu09:cpu1|pre_code[4]                 ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.924      ;
; -5.502 ; cpu09:cpu1|op_code[3]                  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.911      ;
; -5.474 ; cpu09:cpu1|op_code[6]                  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.619     ; 5.887      ;
; -5.456 ; cpu09:cpu1|pre_code[1]                 ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.857      ;
; -5.436 ; cpu09:cpu1|op_code[0]                  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.845      ;
; -5.416 ; cpu09:cpu1|fic                         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.619     ; 5.829      ;
; -5.401 ; cpu09:cpu1|pre_code[3]                 ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.802      ;
; -5.391 ; cpu09:cpu1|pre_code[2]                 ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.666     ; 5.757      ;
; -5.385 ; cpu09:cpu1|op_code[2]                  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.794      ;
; -5.380 ; cpu09:cpu1|pre_code[2]                 ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.781      ;
; -5.372 ; cpu09:cpu1|op_code[1]                  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.658     ; 5.746      ;
; -5.371 ; cpu09:cpu1|pre_code[4]                 ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.666     ; 5.737      ;
; -5.369 ; cpu09:cpu1|pre_code[6]                 ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.770      ;
; -5.364 ; cpu09:cpu1|pre_code[7]                 ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.765      ;
; -5.361 ; cpu09:cpu1|op_code[1]                  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.770      ;
; -5.360 ; cpu09:cpu1|pre_code[4]                 ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.761      ;
; -5.358 ; cpu09:cpu1|pre_code[5]                 ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.759      ;
; -5.350 ; cpu09:cpu1|op_code[3]                  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.658     ; 5.724      ;
; -5.343 ; cpu09:cpu1|op_code[7]                  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.619     ; 5.756      ;
; -5.339 ; cpu09:cpu1|op_code[3]                  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.748      ;
; -5.334 ; cpu09:cpu1|md[6]                       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.743      ;
; -5.322 ; cpu09:cpu1|op_code[6]                  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.654     ; 5.700      ;
; -5.311 ; cpu09:cpu1|op_code[6]                  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.619     ; 5.724      ;
; -5.304 ; cpu09:cpu1|pre_code[1]                 ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.666     ; 5.670      ;
; -5.293 ; cpu09:cpu1|pre_code[1]                 ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.694      ;
; -5.288 ; cpu09:cpu1|md[5]                       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.697      ;
; -5.284 ; cpu09:cpu1|op_code[0]                  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.658     ; 5.658      ;
; -5.274 ; cpu09:cpu1|op_code[4]                  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.619     ; 5.687      ;
; -5.273 ; cpu09:cpu1|op_code[0]                  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.682      ;
; -5.270 ; cpu09:cpu1|pre_code[0]                 ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.617     ; 5.685      ;
; -5.264 ; cpu09:cpu1|fic                         ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.654     ; 5.642      ;
; -5.253 ; cpu09:cpu1|fic                         ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.619     ; 5.666      ;
; -5.249 ; cpu09:cpu1|pre_code[3]                 ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.666     ; 5.615      ;
; -5.238 ; cpu09:cpu1|pre_code[3]                 ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.639      ;
; -5.233 ; cpu09:cpu1|op_code[2]                  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.658     ; 5.607      ;
; -5.230 ; cpu09:cpu1|md[4]                       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.639      ;
; -5.226 ; cpu09:cpu1|state.fetch_state           ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.103     ; 6.155      ;
; -5.224 ; cpu09:cpu1|md[6]                       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.658     ; 5.598      ;
; -5.222 ; cpu09:cpu1|op_code[2]                  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.631      ;
; -5.217 ; cpu09:cpu1|pre_code[6]                 ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.666     ; 5.583      ;
; -5.212 ; cpu09:cpu1|pre_code[7]                 ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.666     ; 5.578      ;
; -5.211 ; cpu09:cpu1|op_code[5]                  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.643     ; 5.600      ;
; -5.210 ; cpu09:cpu1|state.dual_op_write8_state  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.130     ; 6.112      ;
; -5.206 ; cpu09:cpu1|pre_code[5]                 ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.666     ; 5.572      ;
; -5.206 ; cpu09:cpu1|pre_code[6]                 ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.607      ;
; -5.201 ; cpu09:cpu1|pre_code[7]                 ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.602      ;
; -5.195 ; cpu09:cpu1|pre_code[5]                 ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.596      ;
; -5.192 ; cpu09:cpu1|state.extended_state        ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; 0.041      ; 6.265      ;
; -5.191 ; cpu09:cpu1|op_code[7]                  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.654     ; 5.569      ;
; -5.184 ; cpu09:cpu1|op_code[4]                  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.654     ; 5.562      ;
; -5.180 ; cpu09:cpu1|op_code[7]                  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.619     ; 5.593      ;
; -5.171 ; cpu09:cpu1|md[6]                       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.580      ;
; -5.163 ; cpu09:cpu1|pre_code[2]                 ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.524     ; 5.671      ;
; -5.162 ; cpu09:cpu1|state.puls_upl_state        ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.083     ; 6.111      ;
; -5.154 ; cpu09:cpu1|state.dual_op_read8_state   ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.130     ; 6.056      ;
; -5.154 ; cpu09:cpu1|state.puls_accb_state       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; 0.045      ; 6.231      ;
; -5.153 ; cpu09:cpu1|md[5]                       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.658     ; 5.527      ;
; -5.153 ; cpu09:cpu1|state.rti_upl_state         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.083     ; 6.102      ;
; -5.153 ; cpu09:cpu1|state.puls_dp_state         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; 0.045      ; 6.230      ;
; -5.149 ; cpu09:cpu1|state.pulu_state            ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.083     ; 6.098      ;
; -5.144 ; cpu09:cpu1|op_code[1]                  ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.516     ; 5.660      ;
; -5.143 ; cpu09:cpu1|pre_code[4]                 ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.524     ; 5.651      ;
; -5.135 ; cpu09:cpu1|state.pull_return_hi_state  ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.076     ; 6.091      ;
; -5.132 ; cpu09:cpu1|state.rti_iyl_state         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.083     ; 6.081      ;
; -5.131 ; cpu09:cpu1|state.pulu_accb_state       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; 0.041      ; 6.204      ;
; -5.125 ; cpu09:cpu1|md[5]                       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.534      ;
; -5.122 ; cpu09:cpu1|op_code[3]                  ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.516     ; 5.638      ;
; -5.121 ; cpu09:cpu1|pre_code[2]                 ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.666     ; 5.487      ;
; -5.118 ; cpu09:cpu1|pre_code[0]                 ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.652     ; 5.498      ;
; -5.116 ; cpu09:cpu1|state.puls_iyh_state        ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.083     ; 6.065      ;
; -5.111 ; cpu09:cpu1|op_code[4]                  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.619     ; 5.524      ;
; -5.107 ; cpu09:cpu1|pre_code[0]                 ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.617     ; 5.522      ;
; -5.102 ; cpu09:cpu1|op_code[1]                  ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.658     ; 5.476      ;
; -5.101 ; cpu09:cpu1|pre_code[4]                 ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.666     ; 5.467      ;
; -5.100 ; cpu09:cpu1|pre_code[2]                 ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.501      ;
; -5.100 ; cpu09:cpu1|md[4]                       ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.658     ; 5.474      ;
; -5.096 ; cpu09:cpu1|state.single_op_write_state ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; 0.018      ; 6.146      ;
; -5.094 ; cpu09:cpu1|op_code[6]                  ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.512     ; 5.614      ;
; -5.091 ; cpu09:cpu1|state.puls_acca_state       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; 0.045      ; 6.168      ;
; -5.090 ; cpu09:cpu1|state.rti_uph_state         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.083     ; 6.039      ;
; -5.088 ; cpu09:cpu1|md[3]                       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 6.097      ;
; -5.081 ; cpu09:cpu1|op_code[1]                  ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.490      ;
; -5.080 ; cpu09:cpu1|op_code[3]                  ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.658     ; 5.454      ;
; -5.080 ; cpu09:cpu1|pre_code[4]                 ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.631     ; 5.481      ;
; -5.076 ; cpu09:cpu1|pre_code[1]                 ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.524     ; 5.584      ;
; -5.074 ; cpu09:cpu1|state.fetch_state           ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.138     ; 5.968      ;
; -5.071 ; cpu09:cpu1|op_code[5]                  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.678     ; 5.425      ;
; -5.067 ; cpu09:cpu1|md[4]                       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.476      ;
; -5.063 ; cpu09:cpu1|state.fetch_state           ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.103     ; 5.992      ;
; -5.059 ; cpu09:cpu1|op_code[3]                  ; cpu09:cpu1|ea[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.623     ; 5.468      ;
; -5.058 ; cpu09:cpu1|state.dual_op_write8_state  ; cpu09:cpu1|pc[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.165     ; 5.925      ;
; -5.056 ; cpu09:cpu1|op_code[0]                  ; cpu09:cpu1|up[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.516     ; 5.572      ;
; -5.054 ; cpu09:cpu1|state.rti_pch_state         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.076     ; 6.010      ;
; -5.052 ; cpu09:cpu1|state.pulu_dp_state         ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; 0.041      ; 6.125      ;
; -5.052 ; cpu09:cpu1|op_code[6]                  ; cpu09:cpu1|pc[4]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.654     ; 5.430      ;
; -5.049 ; cpu09:cpu1|md[1]                       ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 6.086      ;
; -5.048 ; cpu09:cpu1|op_code[5]                  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.643     ; 5.437      ;
; -5.047 ; cpu09:cpu1|state.puls_iyl_state        ; cpu09:cpu1|pc[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.083     ; 5.996      ;
+--------+----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                 ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.580 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]         ; cpuClock     ; sdClock     ; 1.000        ; -1.187     ; 1.425      ;
; -1.580 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]         ; cpuClock     ; sdClock     ; 1.000        ; -1.187     ; 1.425      ;
; -1.580 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]         ; cpuClock     ; sdClock     ; 1.000        ; -1.187     ; 1.425      ;
; -1.580 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]         ; cpuClock     ; sdClock     ; 1.000        ; -1.187     ; 1.425      ;
; -1.580 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]         ; cpuClock     ; sdClock     ; 1.000        ; -1.187     ; 1.425      ;
; -1.580 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]         ; cpuClock     ; sdClock     ; 1.000        ; -1.187     ; 1.425      ;
; -1.574 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]         ; cpuClock     ; sdClock     ; 1.000        ; -1.187     ; 1.419      ;
; -1.574 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]         ; cpuClock     ; sdClock     ; 1.000        ; -1.187     ; 1.419      ;
; -1.539 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]            ; cpuClock     ; sdClock     ; 1.000        ; -1.165     ; 1.406      ;
; -1.539 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]            ; cpuClock     ; sdClock     ; 1.000        ; -1.165     ; 1.406      ;
; -1.539 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]            ; cpuClock     ; sdClock     ; 1.000        ; -1.165     ; 1.406      ;
; -1.539 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]            ; cpuClock     ; sdClock     ; 1.000        ; -1.165     ; 1.406      ;
; -1.539 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]            ; cpuClock     ; sdClock     ; 1.000        ; -1.165     ; 1.406      ;
; -1.539 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]            ; cpuClock     ; sdClock     ; 1.000        ; -1.165     ; 1.406      ;
; -1.539 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]            ; cpuClock     ; sdClock     ; 1.000        ; -1.165     ; 1.406      ;
; -1.499 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.511      ;
; -1.499 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.511      ;
; -1.499 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.511      ;
; -1.499 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.511      ;
; -1.499 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.511      ;
; -1.499 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.511      ;
; -1.482 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.494      ;
; -1.482 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.494      ;
; -1.482 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.494      ;
; -1.482 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.494      ;
; -1.482 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.494      ;
; -1.482 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.494      ;
; -1.423 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.435      ;
; -1.423 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.435      ;
; -1.423 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.435      ;
; -1.423 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.435      ;
; -1.423 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.435      ;
; -1.423 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.435      ;
; -1.420 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[0]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.432      ;
; -1.420 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[2]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.432      ;
; -1.411 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]        ; cpuClock     ; sdClock     ; 1.000        ; -1.167     ; 1.276      ;
; -1.411 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]        ; cpuClock     ; sdClock     ; 1.000        ; -1.167     ; 1.276      ;
; -1.411 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]        ; cpuClock     ; sdClock     ; 1.000        ; -1.167     ; 1.276      ;
; -1.411 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]        ; cpuClock     ; sdClock     ; 1.000        ; -1.167     ; 1.276      ;
; -1.411 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]        ; cpuClock     ; sdClock     ; 1.000        ; -1.167     ; 1.276      ;
; -1.411 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]        ; cpuClock     ; sdClock     ; 1.000        ; -1.167     ; 1.276      ;
; -1.411 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]        ; cpuClock     ; sdClock     ; 1.000        ; -1.167     ; 1.276      ;
; -1.411 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]        ; cpuClock     ; sdClock     ; 1.000        ; -1.167     ; 1.276      ;
; -1.411 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]        ; cpuClock     ; sdClock     ; 1.000        ; -1.167     ; 1.276      ;
; -1.411 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]        ; cpuClock     ; sdClock     ; 1.000        ; -1.167     ; 1.276      ;
; -1.408 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.420      ;
; -1.408 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.420      ;
; -1.408 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.420      ;
; -1.408 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.420      ;
; -1.408 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.420      ;
; -1.408 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.420      ;
; -1.403 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[0]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.415      ;
; -1.403 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[2]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.415      ;
; -1.370 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.402      ;
; -1.370 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.402      ;
; -1.370 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.402      ;
; -1.370 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.402      ;
; -1.370 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.402      ;
; -1.370 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.402      ;
; -1.369 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.401      ;
; -1.369 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.401      ;
; -1.369 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.401      ;
; -1.369 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.401      ;
; -1.369 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.401      ;
; -1.369 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.401      ;
; -1.357 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.369      ;
; -1.357 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.369      ;
; -1.357 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.369      ;
; -1.357 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.369      ;
; -1.357 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.369      ;
; -1.357 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.369      ;
; -1.356 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.388      ;
; -1.356 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.388      ;
; -1.356 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.388      ;
; -1.356 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.388      ;
; -1.356 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.388      ;
; -1.356 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.388      ;
; -1.344 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[0]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.356      ;
; -1.344 ; sd_controller:sd1|byte_counter[2] ; sd_controller:sd1|bit_counter[2]         ; sdClock      ; sdClock     ; 1.000        ; -0.020     ; 2.356      ;
; -1.339 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.371      ;
; -1.339 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.371      ;
; -1.339 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.371      ;
; -1.339 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.371      ;
; -1.339 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.371      ;
; -1.339 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.371      ;
; -1.332 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.364      ;
; -1.331 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|state.write_block_wait ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.362      ;
; -1.331 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|state.read_block_wait  ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.362      ;
; -1.331 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[1]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.363      ;
; -1.331 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[3]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.363      ;
; -1.331 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[4]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.363      ;
; -1.331 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[5]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.363      ;
; -1.331 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[6]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.363      ;
; -1.331 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[7]         ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.363      ;
; -1.330 ; sd_controller:sd1|bit_counter[0]  ; sd_controller:sd1|state.write_block_wait ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 2.361      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                                          ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.374 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.407      ;
; -0.374 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.407      ;
; -0.374 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.407      ;
; -0.374 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.407      ;
; -0.353 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.386      ;
; -0.353 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.386      ;
; -0.353 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.386      ;
; -0.353 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.386      ;
; -0.330 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.363      ;
; -0.330 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.363      ;
; -0.330 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.363      ;
; -0.330 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.363      ;
; -0.330 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.363      ;
; -0.330 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.363      ;
; -0.324 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.356      ;
; -0.324 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.356      ;
; -0.324 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.356      ;
; -0.324 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.356      ;
; -0.324 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.356      ;
; -0.324 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.356      ;
; -0.309 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.342      ;
; -0.309 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.342      ;
; -0.309 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.342      ;
; -0.309 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.342      ;
; -0.309 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.342      ;
; -0.309 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.342      ;
; -0.308 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.341      ;
; -0.308 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.341      ;
; -0.308 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.341      ;
; -0.308 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.341      ;
; -0.303 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.335      ;
; -0.303 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.335      ;
; -0.264 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.297      ;
; -0.264 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.297      ;
; -0.264 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.297      ;
; -0.264 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.297      ;
; -0.264 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.297      ;
; -0.264 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.297      ;
; -0.258 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.290      ;
; -0.238 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.271      ;
; -0.238 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.271      ;
; -0.238 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.271      ;
; -0.238 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.271      ;
; -0.231 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.264      ;
; -0.225 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.258      ;
; -0.210 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.243      ;
; -0.207 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.240      ;
; -0.207 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.240      ;
; -0.207 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.240      ;
; -0.207 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.240      ;
; -0.204 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.237      ;
; -0.194 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.227      ;
; -0.194 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.227      ;
; -0.194 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.227      ;
; -0.194 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.227      ;
; -0.194 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.227      ;
; -0.194 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.227      ;
; -0.188 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.220      ;
; -0.165 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.198      ;
; -0.161 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxBitCount[0]   ; clk                ; serialClkCount[15] ; 1.000        ; -0.158     ; 1.035      ;
; -0.161 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxBitCount[1]   ; clk                ; serialClkCount[15] ; 1.000        ; -0.158     ; 1.035      ;
; -0.161 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxBitCount[2]   ; clk                ; serialClkCount[15] ; 1.000        ; -0.158     ; 1.035      ;
; -0.161 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxBitCount[3]   ; clk                ; serialClkCount[15] ; 1.000        ; -0.158     ; 1.035      ;
; -0.159 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.192      ;
; -0.151 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.183      ;
; -0.151 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.183      ;
; -0.118 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.151      ;
; -0.118 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.151      ;
; -0.118 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.151      ;
; -0.118 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.151      ;
; -0.116 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.149      ;
; -0.095 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.128      ;
; -0.095 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.128      ;
; -0.089 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.122      ;
; -0.079 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.112      ;
; -0.079 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.112      ;
; -0.079 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.112      ;
; -0.079 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.112      ;
; -0.079 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.112      ;
; -0.079 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.001      ; 1.112      ;
; -0.076 ; bufferedUART:io2|rxBitCount[1]   ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.108      ;
; -0.070 ; bufferedUART:io2|rxBitCount[1]   ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 1.000        ; 0.000      ; 1.102      ;
+--------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                                                                   ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.338 ; serialClkCount[15]                         ; serialClkCount[15]                                                                                                        ; serialClkCount[15] ; clk         ; 0.000        ; 1.440      ; 0.395      ;
; -0.838 ; serialClkCount[15]                         ; serialClkCount[15]                                                                                                        ; serialClkCount[15] ; clk         ; -0.500       ; 1.440      ; 0.395      ;
; 0.213  ; bufferedUART:io2|rxInPointer[4]            ; bufferedUART:io2|n_rts                                                                                                    ; serialClkCount[15] ; clk         ; 0.000        ; 0.159      ; 0.524      ;
; 0.215  ; serialClkCount[4]                          ; serialClkCount[4]                                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[0]      ; SBCTextDisplayRGB:io1|kbWriteTimer[0]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[1]      ; SBCTextDisplayRGB:io1|kbWriteTimer[1]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[2]      ; SBCTextDisplayRGB:io1|kbWriteTimer[2]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[3]      ; SBCTextDisplayRGB:io1|kbWriteTimer[3]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[4]      ; SBCTextDisplayRGB:io1|kbWriteTimer[4]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[6]      ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[7]      ; SBCTextDisplayRGB:io1|kbWriteTimer[7]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[8]      ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[9]      ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[10]     ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[11]     ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[12]     ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[13]     ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[14]     ; SBCTextDisplayRGB:io1|kbWriteTimer[14]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[15]     ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[16]     ; SBCTextDisplayRGB:io1|kbWriteTimer[16]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[17]     ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[18]     ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[19]     ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[20]     ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[21]     ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[22]     ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[23]     ; SBCTextDisplayRGB:io1|kbWriteTimer[23]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[24]     ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[25]     ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2ClkOut            ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2ClkFiltered       ; SBCTextDisplayRGB:io1|ps2ClkFiltered                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2ClkCount[2]       ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2ClkCount[1]       ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2ClkCount[0]       ; SBCTextDisplayRGB:io1|ps2ClkCount[0]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]     ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2Caps              ; SBCTextDisplayRGB:io1|ps2Caps                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2Scroll            ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2Num               ; SBCTextDisplayRGB:io1|ps2Num                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWRParity           ; SBCTextDisplayRGB:io1|kbWRParity                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2Shift             ; SBCTextDisplayRGB:io1|ps2Shift                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|n_kbWR               ; SBCTextDisplayRGB:io1|n_kbWR                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[5]      ; SBCTextDisplayRGB:io1|kbWriteTimer[5]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2ClkCount[3]       ; SBCTextDisplayRGB:io1|ps2ClkCount[3]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbInPointer[0]       ; SBCTextDisplayRGB:io1|kbInPointer[0]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbInPointer[1]       ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbInPointer[2]       ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2Ctrl              ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|param4[0]            ; SBCTextDisplayRGB:io1|param4[0]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|param3[0]            ; SBCTextDisplayRGB:io1|param3[0]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|param2[0]            ; SBCTextDisplayRGB:io1|param2[0]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|param1[0]            ; SBCTextDisplayRGB:io1|param1[0]                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|hActive              ; SBCTextDisplayRGB:io1|hActive                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|vActive              ; SBCTextDisplayRGB:io1|vActive                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|pixelClockCount[0]   ; SBCTextDisplayRGB:io1|pixelClockCount[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|pixelCount[0]        ; SBCTextDisplayRGB:io1|pixelCount[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|pixelCount[1]        ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|pixelCount[2]        ; SBCTextDisplayRGB:io1|pixelCount[2]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|charScanLine[0]      ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|charScanLine[1]      ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|charScanLine[2]      ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|charScanLine[3]      ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|cursorVert[2]        ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|cursorVert[3]        ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|cursorVert[4]        ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|dispState.idle       ; SBCTextDisplayRGB:io1|dispState.idle                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|paramCount[0]        ; SBCTextDisplayRGB:io1|paramCount[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|paramCount[1]        ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|paramCount[2]        ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|attBold              ; SBCTextDisplayRGB:io1|attBold                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|attInverse           ; SBCTextDisplayRGB:io1|attInverse                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io2|rxdFiltered               ; bufferedUART:io2|rxdFiltered                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.216  ; cpu09:cpu1|state.vect_hi_state             ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|address_reg_a[0]                  ; cpuClock           ; clk         ; 0.000        ; 0.455      ; 0.823      ;
; 0.228  ; bufferedUART:io2|rxInPointer[5]            ; bufferedUART:io2|n_rts                                                                                                    ; serialClkCount[15] ; clk         ; 0.000        ; 0.159      ; 0.539      ;
; 0.244  ; SBCTextDisplayRGB:io1|charHoriz[6]         ; SBCTextDisplayRGB:io1|charHoriz[6]                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.247  ; sdClkCount[5]                              ; sdClkCount[5]                                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.250  ; SBCTextDisplayRGB:io1|dispState.deleteLine ; SBCTextDisplayRGB:io1|dispState.del2                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; SBCTextDisplayRGB:io1|kbInPointer[0]       ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.252  ; cpu09:cpu1|state.vect_lo_state             ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|address_reg_a[0]                  ; cpuClock           ; clk         ; 0.000        ; 0.455      ; 0.859      ;
; 0.252  ; SBCTextDisplayRGB:io1|horizCount[11]       ; SBCTextDisplayRGB:io1|horizCount[11]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.252  ; SBCTextDisplayRGB:io1|pixelCount[0]        ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.253  ; SBCTextDisplayRGB:io1|dispState.clearLine  ; SBCTextDisplayRGB:io1|dispState.clearL2                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.257  ; SBCTextDisplayRGB:io1|kbInPointer[0]       ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.259  ; cpu09:cpu1|state.vect_lo_state             ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg10  ; cpuClock           ; clk         ; 0.000        ; 0.536      ; 0.933      ;
; 0.260  ; bufferedUART:io2|rxInPointer[2]            ; bufferedUART:io2|n_rts                                                                                                    ; serialClkCount[15] ; clk         ; 0.000        ; 0.159      ; 0.571      ;
; 0.272  ; cpu09:cpu1|state.vect_hi_state             ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg11  ; cpuClock           ; clk         ; 0.000        ; 0.536      ; 0.946      ;
; 0.303  ; sdClkCount[3]                              ; sdClock                                                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.455      ;
; 0.307  ; SBCTextDisplayRGB:io1|cursBlinkCount[23]   ; SBCTextDisplayRGB:io1|cursorOn                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.308  ; SBCTextDisplayRGB:io1|paramCount[1]        ; SBCTextDisplayRGB:io1|nextState.processingAdditionalParams                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.314  ; bufferedUART:io2|rxInPointer[3]            ; bufferedUART:io2|n_rts                                                                                                    ; serialClkCount[15] ; clk         ; 0.000        ; 0.159      ; 0.625      ;
; 0.317  ; SBCTextDisplayRGB:io1|ps2WriteByte2[0]     ; SBCTextDisplayRGB:io1|ps2WriteByte[0]                                                                                     ; clk                ; clk         ; 0.000        ; 0.001      ; 0.470      ;
; 0.320  ; cpuClkCount[5]                             ; cpuClkCount[5]                                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.472      ;
; 0.326  ; SBCTextDisplayRGB:io1|ps2Byte[0]           ; SBCTextDisplayRGB:io1|ps2PreviousByte[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.337  ; SBCTextDisplayRGB:io1|dispState.clearChar  ; SBCTextDisplayRGB:io1|dispState.clearC2                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.338  ; cpu09:cpu1|state.vect_lo_state             ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg10 ; cpuClock           ; clk         ; 0.000        ; 0.540      ; 1.016      ;
; 0.338  ; SBCTextDisplayRGB:io1|vActive              ; SBCTextDisplayRGB:io1|pixelCount[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.001      ; 0.491      ;
; 0.340  ; SBCTextDisplayRGB:io1|hActive              ; SBCTextDisplayRGB:io1|video                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.342  ; SBCTextDisplayRGB:io1|ps2Byte[2]           ; SBCTextDisplayRGB:io1|ps2Byte[1]                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.494      ;
; 0.345  ; SBCTextDisplayRGB:io1|ps2Byte[4]           ; SBCTextDisplayRGB:io1|ps2PreviousByte[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349  ; cpu09:cpu1|iv[2]                           ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a14~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.636      ; 1.123      ;
; 0.350  ; SBCTextDisplayRGB:io1|ps2Byte[3]           ; SBCTextDisplayRGB:io1|ps2Byte[2]                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.502      ;
+--------+--------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.862 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock      ; cpuClock    ; 0.000        ; 1.168      ; 0.458      ;
; -0.750 ; cpu09:cpu1|state.decode3_state         ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 1.941      ; 1.343      ;
; -0.694 ; SBCTextDisplayRGB:io1|kbBuffer~28      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 0.665      ;
; -0.692 ; SBCTextDisplayRGB:io1|kbBuffer~29      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 0.667      ;
; -0.649 ; SBCTextDisplayRGB:io1|kbBuffer~66      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 0.710      ;
; -0.629 ; SBCTextDisplayRGB:io1|kbBuffer~64      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 1.210      ; 0.733      ;
; -0.627 ; SBCTextDisplayRGB:io1|kbBuffer~30      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 0.732      ;
; -0.625 ; SBCTextDisplayRGB:io1|kbBuffer~51      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 1.210      ; 0.737      ;
; -0.598 ; cpu09:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock     ; cpuClock    ; 0.000        ; 1.957      ; 1.511      ;
; -0.554 ; SBCTextDisplayRGB:io1|kbBuffer~35      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 0.805      ;
; -0.540 ; SBCTextDisplayRGB:io1|kbBuffer~36      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 0.819      ;
; -0.532 ; cpu09:cpu1|state.decode3_state         ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.934      ; 1.554      ;
; -0.507 ; SBCTextDisplayRGB:io1|kbBuffer~52      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 0.852      ;
; -0.488 ; SBCTextDisplayRGB:io1|kbBuffer~49      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 1.214      ; 0.878      ;
; -0.479 ; SBCTextDisplayRGB:io1|kbBuffer~50      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 1.210      ; 0.883      ;
; -0.470 ; SBCTextDisplayRGB:io1|kbBuffer~65      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 1.210      ; 0.892      ;
; -0.464 ; cpu09:cpu1|state.decode3_state         ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.934      ; 1.622      ;
; -0.462 ; cpu09:cpu1|state.decode3_state         ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.934      ; 1.624      ;
; -0.455 ; cpu09:cpu1|state.decode3_state         ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; cpuClock     ; cpuClock    ; 0.000        ; 1.943      ; 1.640      ;
; -0.426 ; cpu09:cpu1|state.decode2_state         ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock     ; cpuClock    ; 0.000        ; 1.933      ; 1.659      ;
; -0.397 ; cpu09:cpu1|sp[6]                       ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.895      ; 1.650      ;
; -0.383 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 0.976      ;
; -0.381 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dispByteWritten  ; clk          ; cpuClock    ; -0.500       ; 1.483      ; 0.754      ;
; -0.380 ; SBCTextDisplayRGB:io1|kbBuffer~32      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 1.202      ; 0.974      ;
; -0.379 ; cpu09:cpu1|state.decode3_state         ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock     ; cpuClock    ; 0.000        ; 1.933      ; 1.706      ;
; -0.378 ; cpu09:cpu1|state.jsr_state             ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock     ; cpuClock    ; 0.000        ; 2.046      ; 1.820      ;
; -0.378 ; SBCTextDisplayRGB:io1|kbBuffer~31      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 0.981      ;
; -0.359 ; SBCTextDisplayRGB:io1|kbBuffer~27      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 1.194      ; 0.987      ;
; -0.356 ; cpu09:cpu1|sp[5]                       ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.895      ; 1.691      ;
; -0.348 ; SBCTextDisplayRGB:io1|kbBuffer~60      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 1.197      ; 1.001      ;
; -0.346 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 1.013      ;
; -0.345 ; SBCTextDisplayRGB:io1|kbBuffer~46      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 1.197      ; 1.004      ;
; -0.343 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 1.016      ;
; -0.342 ; SBCTextDisplayRGB:io1|kbInPointer[2]   ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 1.017      ;
; -0.342 ; SBCTextDisplayRGB:io1|dispByteSent     ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 1.209      ; 1.019      ;
; -0.326 ; SBCTextDisplayRGB:io1|kbBuffer~38      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 1.210      ; 1.036      ;
; -0.316 ; SBCTextDisplayRGB:io1|kbBuffer~15      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 1.215      ; 1.051      ;
; -0.313 ; SBCTextDisplayRGB:io1|kbBuffer~14      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 1.215      ; 1.054      ;
; -0.304 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 1.055      ;
; -0.300 ; SBCTextDisplayRGB:io1|kbBuffer~63      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 1.210      ; 1.062      ;
; -0.267 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 1.092      ;
; -0.264 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 1.095      ;
; -0.263 ; cpu09:cpu1|state.rti_cc_state          ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.335      ; 2.224      ;
; -0.263 ; SBCTextDisplayRGB:io1|kbBuffer~42      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 1.226      ; 1.115      ;
; -0.263 ; SBCTextDisplayRGB:io1|kbInPointer[0]   ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 1.096      ;
; -0.262 ; cpu09:cpu1|state.rti_cc_state          ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.335      ; 2.225      ;
; -0.262 ; cpu09:cpu1|state.rti_cc_state          ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.335      ; 2.225      ;
; -0.262 ; SBCTextDisplayRGB:io1|kbBuffer~61      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 1.197      ; 1.087      ;
; -0.259 ; SBCTextDisplayRGB:io1|kbBuffer~37      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 1.215      ; 1.108      ;
; -0.259 ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 1.100      ;
; -0.251 ; SBCTextDisplayRGB:io1|kbBuffer~45      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 1.226      ; 1.127      ;
; -0.250 ; SBCTextDisplayRGB:io1|kbBuffer~16      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 1.215      ; 1.117      ;
; -0.249 ; cpu09:cpu1|state.pull_return_lo_state  ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 2.092      ; 1.995      ;
; -0.245 ; cpu09:cpu1|state.dual_op_write16_state ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 2.195      ; 2.102      ;
; -0.243 ; SBCTextDisplayRGB:io1|kbBuffer~56      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 1.226      ; 1.135      ;
; -0.241 ; SBCTextDisplayRGB:io1|kbBuffer~44      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 1.226      ; 1.137      ;
; -0.238 ; SBCTextDisplayRGB:io1|kbBuffer~43      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 1.226      ; 1.140      ;
; -0.233 ; SBCTextDisplayRGB:io1|kbBuffer~17      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 1.215      ; 1.134      ;
; -0.231 ; cpu09:cpu1|state.pshs_iyh_state        ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 2.342      ; 2.263      ;
; -0.222 ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 1.137      ;
; -0.220 ; cpu09:cpu1|state.pshs_ixh_state        ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 2.342      ; 2.274      ;
; -0.219 ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 1.140      ;
; -0.218 ; SBCTextDisplayRGB:io1|kbInPointer[1]   ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpuClock    ; 0.000        ; 1.207      ; 1.141      ;
; -0.215 ; SBCTextDisplayRGB:io1|kbBuffer~58      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 1.226      ; 1.163      ;
; -0.214 ; SBCTextDisplayRGB:io1|kbBuffer~47      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 1.197      ; 1.135      ;
; -0.213 ; SBCTextDisplayRGB:io1|kbBuffer~57      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 1.226      ; 1.165      ;
; -0.211 ; SBCTextDisplayRGB:io1|kbBuffer~24      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 1.215      ; 1.156      ;
; -0.206 ; SBCTextDisplayRGB:io1|kbBuffer~34      ; SBCTextDisplayRGB:io1|dataOut[2]       ; clk          ; cpuClock    ; 0.000        ; 1.194      ; 1.140      ;
; -0.203 ; cpu09:cpu1|state.pshu_cc_state         ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.433      ; 2.382      ;
; -0.202 ; cpu09:cpu1|state.pshu_cc_state         ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.433      ; 2.383      ;
; -0.202 ; cpu09:cpu1|state.pshu_cc_state         ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.433      ; 2.383      ;
; -0.197 ; cpu09:cpu1|state.dual_op_write16_state ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.188      ; 2.143      ;
; -0.196 ; cpu09:cpu1|state.pshs_accb_state       ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.433      ; 2.389      ;
; -0.195 ; cpu09:cpu1|state.pshs_accb_state       ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.433      ; 2.390      ;
; -0.195 ; cpu09:cpu1|state.pshs_accb_state       ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.433      ; 2.390      ;
; -0.191 ; cpu09:cpu1|state.imm16_state           ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock     ; cpuClock    ; 0.000        ; 2.198      ; 2.159      ;
; -0.177 ; cpu09:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; cpuClock     ; cpuClock    ; 0.000        ; 1.967      ; 1.942      ;
; -0.177 ; cpu09:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; cpuClock     ; cpuClock    ; 0.000        ; 1.967      ; 1.942      ;
; -0.173 ; cpu09:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; cpuClock     ; cpuClock    ; 0.000        ; 1.965      ; 1.944      ;
; -0.173 ; cpu09:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; cpuClock     ; cpuClock    ; 0.000        ; 1.965      ; 1.944      ;
; -0.173 ; cpu09:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; cpuClock     ; cpuClock    ; 0.000        ; 1.965      ; 1.944      ;
; -0.173 ; cpu09:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; cpuClock     ; cpuClock    ; 0.000        ; 1.965      ; 1.944      ;
; -0.173 ; cpu09:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; cpuClock     ; cpuClock    ; 0.000        ; 1.965      ; 1.944      ;
; -0.173 ; cpu09:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 1.965      ; 1.944      ;
; -0.172 ; cpu09:cpu1|state.pshs_ixh_state        ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.335      ; 2.315      ;
; -0.167 ; SBCTextDisplayRGB:io1|kbBuffer~21      ; SBCTextDisplayRGB:io1|dataOut[3]       ; clk          ; cpuClock    ; 0.000        ; 1.215      ; 1.200      ;
; -0.163 ; SBCTextDisplayRGB:io1|kbBuffer~22      ; SBCTextDisplayRGB:io1|dataOut[4]       ; clk          ; cpuClock    ; 0.000        ; 1.215      ; 1.204      ;
; -0.152 ; cpu09:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.958      ; 1.958      ;
; -0.151 ; cpu09:cpu1|state.decode1_state         ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock     ; cpuClock    ; 0.000        ; 1.903      ; 1.904      ;
; -0.151 ; cpu09:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.958      ; 1.959      ;
; -0.151 ; cpu09:cpu1|state.vect_lo_state         ; SBCTextDisplayRGB:io1|controlReg[6]    ; cpuClock     ; cpuClock    ; 0.000        ; 1.958      ; 1.959      ;
; -0.147 ; SBCTextDisplayRGB:io1|kbBuffer~23      ; SBCTextDisplayRGB:io1|dataOut[5]       ; clk          ; cpuClock    ; 0.000        ; 1.215      ; 1.220      ;
; -0.143 ; cpu09:cpu1|state.fetch_state           ; SBCTextDisplayRGB:io1|dispByteWritten  ; cpuClock     ; cpuClock    ; 0.000        ; 1.928      ; 1.937      ;
; -0.142 ; cpu09:cpu1|state.push_return_hi_state  ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 2.092      ; 2.102      ;
; -0.139 ; SBCTextDisplayRGB:io1|kbBuffer~54      ; SBCTextDisplayRGB:io1|dataOut[1]       ; clk          ; cpuClock    ; 0.000        ; 1.213      ; 1.226      ;
; -0.137 ; SBCTextDisplayRGB:io1|kbBuffer~59      ; SBCTextDisplayRGB:io1|dataOut[6]       ; clk          ; cpuClock    ; 0.000        ; 1.226      ; 1.241      ;
; -0.130 ; cpu09:cpu1|state.int_iyh_state         ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; cpuClock     ; cpuClock    ; 0.000        ; 2.248      ; 2.270      ;
; -0.130 ; SBCTextDisplayRGB:io1|kbBuffer~53      ; SBCTextDisplayRGB:io1|dataOut[0]       ; clk          ; cpuClock    ; 0.000        ; 1.213      ; 1.235      ;
; -0.127 ; cpu09:cpu1|state.pshs_dp_state         ; SBCTextDisplayRGB:io1|controlReg[5]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.433      ; 2.458      ;
; -0.126 ; cpu09:cpu1|state.pshs_dp_state         ; SBCTextDisplayRGB:io1|controlReg[7]    ; cpuClock     ; cpuClock    ; 0.000        ; 2.433      ; 2.459      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; sd_controller:sd1|cmd_out[6]                    ; sd_controller:sd1|cmd_out[7]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[46]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.253 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.read_block_cmd          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.405      ;
; 0.296 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[43]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.448      ;
; 0.301 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[41]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.453      ;
; 0.318 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.470      ;
; 0.325 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[14]                   ; sd_controller:sd1|cmd_out[15]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[27]                   ; sd_controller:sd1|cmd_out[28]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.359 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.375 ; sd_controller:sd1|return_state.rst              ; sd_controller:sd1|state.rst                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.write_block_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.532      ;
; 0.396 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.548      ;
; 0.396 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.548      ;
; 0.400 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.552      ;
; 0.401 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.553      ;
; 0.403 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.555      ;
; 0.404 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.556      ;
; 0.405 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.557      ;
; 0.405 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.557      ;
; 0.405 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.558      ;
; 0.406 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.558      ;
; 0.408 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.560      ;
; 0.408 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.560      ;
; 0.409 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.424 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.576      ;
; 0.436 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.589      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                          ;
+-------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.215 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxState.dataBit ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[0]   ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[1]   ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[2]   ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[3]   ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxState.stopBit ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; bufferedUART:io2|rxBitCount[1]   ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.397      ;
; 0.361 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.513      ;
; 0.368 ; bufferedUART:io2|rxInPointer[2]  ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; bufferedUART:io2|rxInPointer[4]  ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.521      ;
; 0.379 ; bufferedUART:io2|rxBitCount[0]   ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; bufferedUART:io2|rxBitCount[0]   ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; bufferedUART:io2|rxInPointer[5]  ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; bufferedUART:io2|rxState.dataBit ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; bufferedUART:io2|rxState.dataBit ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; bufferedUART:io2|rxState.dataBit ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; bufferedUART:io2|rxState.dataBit ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.538      ;
; 0.413 ; bufferedUART:io2|rxBitCount[2]   ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.565      ;
; 0.436 ; bufferedUART:io2|rxInPointer[1]  ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.588      ;
; 0.438 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.590      ;
; 0.440 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.592      ;
; 0.440 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.592      ;
; 0.440 ; bufferedUART:io2|rxInPointer[0]  ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.592      ;
; 0.442 ; bufferedUART:io2|rxInPointer[3]  ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.594      ;
; 0.492 ; bufferedUART:io2|rxBitCount[0]   ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.644      ;
; 0.499 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.651      ;
; 0.506 ; bufferedUART:io2|rxInPointer[2]  ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; bufferedUART:io2|rxInPointer[4]  ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.659      ;
; 0.524 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.676      ;
; 0.534 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; bufferedUART:io2|rxBitCount[1]   ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.690      ;
; 0.541 ; bufferedUART:io2|rxInPointer[2]  ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.693      ;
; 0.558 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.711      ;
; 0.569 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.721      ;
; 0.574 ; bufferedUART:io2|rxInPointer[1]  ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.726      ;
; 0.576 ; bufferedUART:io2|rxInPointer[2]  ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.728      ;
; 0.578 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.730      ;
; 0.580 ; bufferedUART:io2|rxInPointer[3]  ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.732      ;
; 0.609 ; bufferedUART:io2|rxInPointer[1]  ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.761      ;
; 0.613 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.765      ;
; 0.613 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.765      ;
; 0.615 ; bufferedUART:io2|rxInPointer[3]  ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.767      ;
; 0.618 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.770      ;
; 0.632 ; bufferedUART:io2|rxState.dataBit ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.784      ;
; 0.632 ; bufferedUART:io2|rxClockCount[4] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.786      ;
; 0.634 ; bufferedUART:io2|rxInPointer[0]  ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.786      ;
; 0.639 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.792      ;
; 0.644 ; bufferedUART:io2|rxInPointer[1]  ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.796      ;
; 0.648 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.800      ;
; 0.651 ; bufferedUART:io2|rxInPointer[5]  ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; bufferedUART:io2|rxInPointer[5]  ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; bufferedUART:io2|rxInPointer[5]  ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; bufferedUART:io2|rxInPointer[5]  ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; bufferedUART:io2|rxInPointer[5]  ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.803      ;
; 0.656 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxState.idle    ; clk                ; serialClkCount[15] ; 0.000        ; -0.158     ; 0.650      ;
; 0.656 ; bufferedUART:io2|rxState.stopBit ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.808      ;
; 0.663 ; bufferedUART:io2|rxClockCount[1] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.815      ;
; 0.669 ; bufferedUART:io2|rxInPointer[0]  ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.821      ;
; 0.679 ; bufferedUART:io2|rxInPointer[1]  ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.831      ;
; 0.683 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.835      ;
; 0.696 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.849      ;
; 0.697 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.850      ;
; 0.704 ; bufferedUART:io2|rxInPointer[0]  ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.856      ;
; 0.707 ; bufferedUART:io2|rxClockCount[2] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.859      ;
; 0.717 ; bufferedUART:io2|rxInPointer[4]  ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; bufferedUART:io2|rxInPointer[4]  ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; bufferedUART:io2|rxInPointer[4]  ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; bufferedUART:io2|rxInPointer[4]  ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.869      ;
; 0.734 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxClockCount[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 0.885      ;
; 0.734 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxClockCount[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 0.885      ;
; 0.734 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxClockCount[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 0.885      ;
; 0.734 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxClockCount[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 0.885      ;
; 0.734 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxClockCount[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 0.885      ;
; 0.734 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 0.885      ;
; 0.739 ; bufferedUART:io2|rxInPointer[0]  ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.891      ;
; 0.744 ; bufferedUART:io2|rxState.stopBit ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.896      ;
; 0.774 ; bufferedUART:io2|rxInPointer[0]  ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.926      ;
; 0.777 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxClockCount[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.929      ;
; 0.800 ; bufferedUART:io2|rxClockCount[0] ; bufferedUART:io2|rxState.idle    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.953      ;
; 0.806 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.959      ;
; 0.807 ; bufferedUART:io2|rxClockCount[3] ; bufferedUART:io2|rxState.stopBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.960      ;
; 0.807 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxBitCount[0]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.959      ;
; 0.807 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxBitCount[1]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.959      ;
; 0.807 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxBitCount[2]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.959      ;
; 0.807 ; bufferedUART:io2|rxState.idle    ; bufferedUART:io2|rxBitCount[3]   ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.959      ;
; 0.822 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxInPointer[0]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.975      ;
; 0.822 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxInPointer[1]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.975      ;
; 0.822 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxInPointer[2]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.975      ;
; 0.822 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxInPointer[4]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.975      ;
; 0.822 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxInPointer[5]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.975      ;
; 0.822 ; bufferedUART:io2|rxClockCount[5] ; bufferedUART:io2|rxInPointer[3]  ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.001      ; 0.975      ;
; 0.823 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxState.dataBit ; clk                ; serialClkCount[15] ; 0.000        ; -0.158     ; 0.817      ;
; 0.824 ; bufferedUART:io2|rxdFiltered     ; bufferedUART:io2|rxState.stopBit ; clk                ; serialClkCount[15] ; 0.000        ; -0.158     ; 0.818      ;
; 0.825 ; bufferedUART:io2|rxBitCount[2]   ; bufferedUART:io2|rxState.dataBit ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.977      ;
+-------+----------------------------------+----------------------------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                 ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.000 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 1.033      ;
; 0.055 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.978      ;
; 0.055 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.978      ;
; 0.055 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.978      ;
; 0.055 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.978      ;
; 0.055 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.978      ;
; 0.055 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.978      ;
; 0.055 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.978      ;
; 0.055 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 0.978      ;
; 0.074 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.958      ;
; 0.129 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.903      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'cpuClock'                                                                                                                 ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.982 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 1.000        ; 1.148      ; 1.198      ;
; 0.982 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 1.000        ; 1.148      ; 1.198      ;
; 1.047 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 1.000        ; 1.169      ; 1.154      ;
; 1.047 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 1.000        ; 1.169      ; 1.154      ;
+-------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'cpuClock'                                                                                                                   ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.167 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 0.000        ; 1.169      ; 1.154      ;
; -0.167 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 0.000        ; 1.169      ; 1.154      ;
; -0.102 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; cpuClock    ; 0.000        ; 1.148      ; 1.198      ;
; -0.102 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; cpuClock    ; 0.000        ; 1.148      ; 1.198      ;
+--------+-----------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.751 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.903      ;
; 0.806 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.958      ;
; 0.825 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.978      ;
; 0.825 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.978      ;
; 0.825 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.978      ;
; 0.825 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.978      ;
; 0.825 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.978      ;
; 0.825 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.978      ;
; 0.825 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.978      ;
; 0.825 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 0.978      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
; 0.880 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 1.033      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                              ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxBitCount[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxClockCount[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxInPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxState.dataBit    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxState.dataBit    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxState.idle       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxState.idle       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxState.stopBit    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io2|rxState.stopBit    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxBitCount[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxBitCount[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxBitCount[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxBitCount[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxBitCount[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxBitCount[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxBitCount[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxBitCount[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxClockCount[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxClockCount[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxClockCount[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxClockCount[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxClockCount[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxClockCount[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxClockCount[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxClockCount[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxClockCount[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxClockCount[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxClockCount[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxClockCount[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxInPointer[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxInPointer[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxInPointer[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxInPointer[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxInPointer[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxInPointer[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxInPointer[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxInPointer[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxInPointer[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxInPointer[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxInPointer[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxInPointer[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxState.dataBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxState.dataBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxState.idle|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxState.idle|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; io2|rxState.stopBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; io2|rxState.stopBit|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; serialClkCount[15]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; serialClkCount[15]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; serialClkCount[15] ; Rise       ; serialClkCount[15]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.839 ; 4.839 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 3.094 ; 3.094 ; Fall       ; clk             ;
; ps2Data      ; clk        ; 2.062 ; 2.062 ; Fall       ; clk             ;
; rxd1         ; clk        ; 2.913 ; 2.913 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; 5.731 ; 5.731 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 4.125 ; 4.125 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.940 ; 3.940 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.996 ; 3.996 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.999 ; 3.999 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.036 ; 4.036 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.005 ; 4.005 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.053 ; 4.053 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.899 ; 3.899 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.125 ; 4.125 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 4.363 ; 4.363 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 3.998 ; 3.998 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.221 ; -2.221 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.067 ; -2.067 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -1.942 ; -1.942 ; Fall       ; clk             ;
; rxd1         ; clk        ; -2.015 ; -2.015 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; -2.886 ; -2.886 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -2.809 ; -2.809 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.809 ; -2.809 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -3.275 ; -3.275 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.078 ; -3.078 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -3.174 ; -3.174 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -3.365 ; -3.365 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -3.326 ; -3.326 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -3.128 ; -3.128 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -3.198 ; -3.198 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.942 ; -2.942 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.419 ; -2.419 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; hSync            ; clk        ; 4.046 ; 4.046 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 3.336 ; 3.336 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.451 ; 3.451 ; Fall       ; clk             ;
; rts1             ; clk        ; 3.477 ; 3.477 ; Fall       ; clk             ;
; vSync            ; clk        ; 4.000 ; 4.000 ; Fall       ; clk             ;
; video            ; clk        ; 3.798 ; 3.798 ; Fall       ; clk             ;
; videoB0          ; clk        ; 3.726 ; 3.726 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.813 ; 3.813 ; Fall       ; clk             ;
; videoG0          ; clk        ; 3.861 ; 3.861 ; Fall       ; clk             ;
; videoG1          ; clk        ; 3.741 ; 3.741 ; Fall       ; clk             ;
; videoR0          ; clk        ; 3.856 ; 3.856 ; Fall       ; clk             ;
; videoR1          ; clk        ; 3.890 ; 3.890 ; Fall       ; clk             ;
; videoSync        ; clk        ; 4.353 ; 4.353 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 6.213 ; 6.213 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 5.242 ; 5.242 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 5.516 ; 5.516 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 7.650 ; 7.650 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 5.920 ; 5.920 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 5.146 ; 5.146 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 5.339 ; 5.339 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 5.303 ; 5.303 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 6.089 ; 6.089 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 6.760 ; 6.760 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 6.223 ; 6.223 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 6.323 ; 6.323 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 6.328 ; 6.328 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 6.487 ; 6.487 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 6.621 ; 6.621 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 6.303 ; 6.303 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 5.636 ; 5.636 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 6.855 ; 6.855 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 6.842 ; 6.842 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 7.650 ; 7.650 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 8.302 ; 8.302 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 7.807 ; 7.807 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 8.302 ; 8.302 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 7.460 ; 7.460 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 7.850 ; 7.850 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 7.960 ; 7.960 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 7.856 ; 7.856 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 8.147 ; 8.147 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 7.982 ; 7.982 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 3.038 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 3.316 ; Fall       ; cpuClock        ;
; driveLED         ; sdClock    ; 3.494 ; 3.494 ; Rise       ; sdClock         ;
; sdCS             ; sdClock    ; 3.280 ; 3.280 ; Rise       ; sdClock         ;
; sdMOSI           ; sdClock    ; 3.899 ; 3.899 ; Rise       ; sdClock         ;
; sdSCLK           ; sdClock    ; 3.516 ; 3.516 ; Rise       ; sdClock         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; hSync            ; clk        ; 4.046 ; 4.046 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 3.336 ; 3.336 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.451 ; 3.451 ; Fall       ; clk             ;
; rts1             ; clk        ; 3.477 ; 3.477 ; Fall       ; clk             ;
; vSync            ; clk        ; 4.000 ; 4.000 ; Fall       ; clk             ;
; video            ; clk        ; 3.798 ; 3.798 ; Fall       ; clk             ;
; videoB0          ; clk        ; 3.726 ; 3.726 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.813 ; 3.813 ; Fall       ; clk             ;
; videoG0          ; clk        ; 3.861 ; 3.861 ; Fall       ; clk             ;
; videoG1          ; clk        ; 3.741 ; 3.741 ; Fall       ; clk             ;
; videoR0          ; clk        ; 3.856 ; 3.856 ; Fall       ; clk             ;
; videoR1          ; clk        ; 3.890 ; 3.890 ; Fall       ; clk             ;
; videoSync        ; clk        ; 4.215 ; 4.215 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 3.827 ; 3.827 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 3.038 ; 3.871 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 3.316 ; 4.145 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.627 ; 3.627 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 4.184 ; 4.184 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.674 ; 3.674 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.762 ; 3.762 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 3.754 ; 3.754 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 4.346 ; 4.346 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 4.515 ; 4.515 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 4.239 ; 4.239 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 4.393 ; 4.393 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 4.343 ; 4.343 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 4.152 ; 4.152 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 4.387 ; 4.387 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 4.117 ; 4.117 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 3.757 ; 3.757 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 3.996 ; 3.996 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 3.627 ; 3.627 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 4.592 ; 4.592 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.494 ; 4.494 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.500 ; 4.500 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.781 ; 4.781 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 4.755 ; 4.755 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 4.717 ; 4.717 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 4.698 ; 4.698 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.494 ; 4.494 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.888 ; 4.888 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.566 ; 4.566 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 3.038 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 3.316 ; Fall       ; cpuClock        ;
; driveLED         ; sdClock    ; 3.494 ; 3.494 ; Rise       ; sdClock         ;
; sdCS             ; sdClock    ; 3.280 ; 3.280 ; Rise       ; sdClock         ;
; sdMOSI           ; sdClock    ; 3.469 ; 3.469 ; Rise       ; sdClock         ;
; sdSCLK           ; sdClock    ; 3.516 ; 3.516 ; Rise       ; sdClock         ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.414 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.439 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.414 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.427 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.427 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.427 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.429 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.446 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.625 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.794 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.819 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.794 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.807 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.807 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.807 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.809 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.826 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.005 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.414     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.439     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.414     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.427     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.427     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.427     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.429     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.446     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.625     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.794     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.819     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.794     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.807     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.807     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.807     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.809     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.826     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.005     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -20.168    ; -2.906  ; -1.605   ; -1.106  ; -2.567              ;
;  clk                ; -20.168    ; -2.308  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -18.927    ; -2.906  ; 0.982    ; -1.106  ; -0.742              ;
;  sdClock            ; -6.830     ; 0.215   ; -1.605   ; 0.751   ; -0.742              ;
;  serialClkCount[15] ; -3.036     ; 0.215   ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS     ; -12968.505 ; -44.39  ; -14.157  ; -2.212  ; -3625.193           ;
;  clk                ; -7996.267  ; -2.308  ; N/A      ; N/A     ; -2826.801           ;
;  cpuClock           ; -4202.133  ; -42.082 ; 0.000    ; -2.212  ; -559.468            ;
;  sdClock            ; -715.130   ; 0.000   ; -14.157  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -54.975    ; 0.000   ; N/A      ; N/A     ; -28.196             ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 12.578 ; 12.578 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 7.554  ; 7.554  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 4.510  ; 4.510  ; Fall       ; clk             ;
; rxd1         ; clk        ; 7.079  ; 7.079  ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; 13.786 ; 13.786 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; 9.900  ; 9.900  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.597  ; 9.597  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.870  ; 9.870  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.624  ; 9.624  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.656  ; 9.656  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.878  ; 9.878  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.900  ; 9.900  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.470  ; 9.470  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.765  ; 9.765  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 10.786 ; 10.786 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 9.770  ; 9.770  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.221 ; -2.221 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.067 ; -2.067 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -1.942 ; -1.942 ; Fall       ; clk             ;
; rxd1         ; clk        ; -2.015 ; -2.015 ; Fall       ; clk             ;
; n_reset      ; cpuClock   ; -2.886 ; -2.886 ; Rise       ; cpuClock        ;
; sramData[*]  ; cpuClock   ; -2.809 ; -2.809 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.809 ; -2.809 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -3.275 ; -3.275 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -3.078 ; -3.078 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -3.174 ; -3.174 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -3.365 ; -3.365 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -3.326 ; -3.326 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -3.128 ; -3.128 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -3.198 ; -3.198 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.942 ; -2.942 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.419 ; -2.419 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; hSync            ; clk        ; 8.932  ; 8.932  ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 7.143  ; 7.143  ; Fall       ; clk             ;
; ps2Data          ; clk        ; 7.522  ; 7.522  ; Fall       ; clk             ;
; rts1             ; clk        ; 7.331  ; 7.331  ; Fall       ; clk             ;
; vSync            ; clk        ; 8.873  ; 8.873  ; Fall       ; clk             ;
; video            ; clk        ; 8.429  ; 8.429  ; Fall       ; clk             ;
; videoB0          ; clk        ; 8.072  ; 8.072  ; Fall       ; clk             ;
; videoB1          ; clk        ; 8.395  ; 8.395  ; Fall       ; clk             ;
; videoG0          ; clk        ; 8.493  ; 8.493  ; Fall       ; clk             ;
; videoG1          ; clk        ; 8.106  ; 8.106  ; Fall       ; clk             ;
; videoR0          ; clk        ; 8.463  ; 8.463  ; Fall       ; clk             ;
; videoR1          ; clk        ; 8.532  ; 8.532  ; Fall       ; clk             ;
; videoSync        ; clk        ; 10.214 ; 10.214 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 17.459 ; 17.459 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 14.424 ; 14.424 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 15.347 ; 15.347 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 21.663 ; 21.663 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 16.770 ; 16.770 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 14.224 ; 14.224 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 14.826 ; 14.826 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 14.649 ; 14.649 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 17.152 ; 17.152 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 19.133 ; 19.133 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 17.365 ; 17.365 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 17.906 ; 17.906 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 17.974 ; 17.974 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 18.732 ; 18.732 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 18.431 ; 18.431 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 18.015 ; 18.015 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 16.016 ; 16.016 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 19.688 ; 19.688 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 19.786 ; 19.786 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 21.663 ; 21.663 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 23.279 ; 23.279 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 21.530 ; 21.530 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 23.279 ; 23.279 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 20.871 ; 20.871 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 21.479 ; 21.479 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 22.191 ; 22.191 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 21.747 ; 21.747 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 22.554 ; 22.554 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 22.021 ; 22.021 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;        ; 7.903  ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;        ; 8.828  ; Fall       ; cpuClock        ;
; driveLED         ; sdClock    ; 7.826  ; 7.826  ; Rise       ; sdClock         ;
; sdCS             ; sdClock    ; 7.458  ; 7.458  ; Rise       ; sdClock         ;
; sdMOSI           ; sdClock    ; 9.380  ; 9.380  ; Rise       ; sdClock         ;
; sdSCLK           ; sdClock    ; 8.024  ; 8.024  ; Rise       ; sdClock         ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; hSync            ; clk        ; 4.046 ; 4.046 ; Fall       ; clk             ;
; ps2Clk           ; clk        ; 3.336 ; 3.336 ; Fall       ; clk             ;
; ps2Data          ; clk        ; 3.451 ; 3.451 ; Fall       ; clk             ;
; rts1             ; clk        ; 3.477 ; 3.477 ; Fall       ; clk             ;
; vSync            ; clk        ; 4.000 ; 4.000 ; Fall       ; clk             ;
; video            ; clk        ; 3.798 ; 3.798 ; Fall       ; clk             ;
; videoB0          ; clk        ; 3.726 ; 3.726 ; Fall       ; clk             ;
; videoB1          ; clk        ; 3.813 ; 3.813 ; Fall       ; clk             ;
; videoG0          ; clk        ; 3.861 ; 3.861 ; Fall       ; clk             ;
; videoG1          ; clk        ; 3.741 ; 3.741 ; Fall       ; clk             ;
; videoR0          ; clk        ; 3.856 ; 3.856 ; Fall       ; clk             ;
; videoR1          ; clk        ; 3.890 ; 3.890 ; Fall       ; clk             ;
; videoSync        ; clk        ; 4.215 ; 4.215 ; Fall       ; clk             ;
; n_sRamCS         ; cpuClock   ; 3.827 ; 3.827 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ; 3.038 ; 3.871 ; Rise       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ; 3.316 ; 4.145 ; Rise       ; cpuClock        ;
; sramAddress[*]   ; cpuClock   ; 3.627 ; 3.627 ; Rise       ; cpuClock        ;
;  sramAddress[0]  ; cpuClock   ; 4.184 ; 4.184 ; Rise       ; cpuClock        ;
;  sramAddress[1]  ; cpuClock   ; 3.674 ; 3.674 ; Rise       ; cpuClock        ;
;  sramAddress[2]  ; cpuClock   ; 3.762 ; 3.762 ; Rise       ; cpuClock        ;
;  sramAddress[3]  ; cpuClock   ; 3.754 ; 3.754 ; Rise       ; cpuClock        ;
;  sramAddress[4]  ; cpuClock   ; 4.346 ; 4.346 ; Rise       ; cpuClock        ;
;  sramAddress[5]  ; cpuClock   ; 4.515 ; 4.515 ; Rise       ; cpuClock        ;
;  sramAddress[6]  ; cpuClock   ; 4.239 ; 4.239 ; Rise       ; cpuClock        ;
;  sramAddress[7]  ; cpuClock   ; 4.393 ; 4.393 ; Rise       ; cpuClock        ;
;  sramAddress[8]  ; cpuClock   ; 4.343 ; 4.343 ; Rise       ; cpuClock        ;
;  sramAddress[9]  ; cpuClock   ; 4.152 ; 4.152 ; Rise       ; cpuClock        ;
;  sramAddress[10] ; cpuClock   ; 4.387 ; 4.387 ; Rise       ; cpuClock        ;
;  sramAddress[11] ; cpuClock   ; 4.117 ; 4.117 ; Rise       ; cpuClock        ;
;  sramAddress[12] ; cpuClock   ; 3.757 ; 3.757 ; Rise       ; cpuClock        ;
;  sramAddress[13] ; cpuClock   ; 3.996 ; 3.996 ; Rise       ; cpuClock        ;
;  sramAddress[14] ; cpuClock   ; 3.627 ; 3.627 ; Rise       ; cpuClock        ;
;  sramAddress[15] ; cpuClock   ; 4.592 ; 4.592 ; Rise       ; cpuClock        ;
; sramData[*]      ; cpuClock   ; 4.494 ; 4.494 ; Rise       ; cpuClock        ;
;  sramData[0]     ; cpuClock   ; 4.500 ; 4.500 ; Rise       ; cpuClock        ;
;  sramData[1]     ; cpuClock   ; 4.781 ; 4.781 ; Rise       ; cpuClock        ;
;  sramData[2]     ; cpuClock   ; 4.755 ; 4.755 ; Rise       ; cpuClock        ;
;  sramData[3]     ; cpuClock   ; 4.717 ; 4.717 ; Rise       ; cpuClock        ;
;  sramData[4]     ; cpuClock   ; 4.698 ; 4.698 ; Rise       ; cpuClock        ;
;  sramData[5]     ; cpuClock   ; 4.494 ; 4.494 ; Rise       ; cpuClock        ;
;  sramData[6]     ; cpuClock   ; 4.888 ; 4.888 ; Rise       ; cpuClock        ;
;  sramData[7]     ; cpuClock   ; 4.566 ; 4.566 ; Rise       ; cpuClock        ;
; n_sRamOE         ; cpuClock   ;       ; 3.038 ; Fall       ; cpuClock        ;
; n_sRamWE         ; cpuClock   ;       ; 3.316 ; Fall       ; cpuClock        ;
; driveLED         ; sdClock    ; 3.494 ; 3.494 ; Rise       ; sdClock         ;
; sdCS             ; sdClock    ; 3.280 ; 3.280 ; Rise       ; sdClock         ;
; sdMOSI           ; sdClock    ; 3.469 ; 3.469 ; Rise       ; sdClock         ;
; sdSCLK           ; sdClock    ; 3.516 ; 3.516 ; Rise       ; sdClock         ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1423     ; 41089582 ; 1122     ; 47231    ;
; cpuClock           ; clk                ; 108827   ; 0        ; 13274    ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 7        ;
; clk                ; cpuClock           ; 3800     ; 9        ; 0        ; 79       ;
; cpuClock           ; cpuClock           ; 13911631 ; 152      ; 2020     ; 87       ;
; sdClock            ; cpuClock           ; 242      ; 0        ; 0        ; 0        ;
; cpuClock           ; sdClock            ; 99       ; 0        ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 13       ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 310      ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1423     ; 41089582 ; 1122     ; 47231    ;
; cpuClock           ; clk                ; 108827   ; 0        ; 13274    ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 7        ;
; clk                ; cpuClock           ; 3800     ; 9        ; 0        ; 79       ;
; cpuClock           ; cpuClock           ; 13911631 ; 152      ; 2020     ; 87       ;
; sdClock            ; cpuClock           ; 242      ; 0        ; 0        ; 0        ;
; cpuClock           ; sdClock            ; 99       ; 0        ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 13       ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 310      ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sdClock    ; cpuClock ; 4        ; 0        ; 0        ; 0        ;
; sdClock    ; sdClock  ; 18       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sdClock    ; cpuClock ; 4        ; 0        ; 0        ; 0        ;
; sdClock    ; sdClock  ; 18       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 592   ; 592  ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 2969  ; 2969 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 17 16:23:17 2017
Info: Command: quartus_sta M6809_41KRAM -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -20.168
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -20.168     -7996.267 clk 
    Info (332119):   -18.927     -4202.133 cpuClock 
    Info (332119):    -6.830      -715.130 sdClock 
    Info (332119):    -3.036       -54.975 serialClkCount[15] 
Info (332146): Worst-case hold slack is -2.906
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.906       -42.082 cpuClock 
    Info (332119):    -2.308        -2.308 clk 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -1.605
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.605       -14.157 sdClock 
    Info (332119):     1.700         0.000 cpuClock 
Info (332146): Worst-case removal slack is -1.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.106        -2.212 cpuClock 
    Info (332119):     1.912         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2826.801 clk 
    Info (332119):    -0.742      -559.468 cpuClock 
    Info (332119):    -0.742      -210.728 sdClock 
    Info (332119):    -0.742       -28.196 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.014
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.014     -2031.812 clk 
    Info (332119):    -5.543     -1068.657 cpuClock 
    Info (332119):    -1.580      -140.182 sdClock 
    Info (332119):    -0.374        -5.992 serialClkCount[15] 
Info (332146): Worst-case hold slack is -1.338
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.338        -1.338 clk 
    Info (332119):    -0.862       -10.682 cpuClock 
    Info (332119):     0.215         0.000 sdClock 
    Info (332119):     0.215         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is 0.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.000         0.000 sdClock 
    Info (332119):     0.982         0.000 cpuClock 
Info (332146): Worst-case removal slack is -0.167
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.167        -0.334 cpuClock 
    Info (332119):     0.751         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1991.732 clk 
    Info (332119):    -0.500      -377.000 cpuClock 
    Info (332119):    -0.500      -142.000 sdClock 
    Info (332119):    -0.500       -19.000 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 442 megabytes
    Info: Processing ended: Tue Jan 17 16:23:20 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


