Fitter report for DE0_Comm
Fri May 20 22:26:32 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri May 20 22:26:32 2016           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DE0_Comm                                        ;
; Top-level Entity Name              ; DE0_Comm                                        ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 409 / 15,408 ( 3 % )                            ;
;     Total combinational functions  ; 328 / 15,408 ( 2 % )                            ;
;     Dedicated logic registers      ; 281 / 15,408 ( 2 % )                            ;
; Total registers                    ; 281                                             ;
; Total pins                         ; 9 / 347 ( 3 % )                                 ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,024 / 516,096 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                             ;
+-----------------------------+----------------+--------------+-------------+------------------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value          ; Ignored Source             ;
+-----------------------------+----------------+--------------+-------------+------------------------+----------------------------+
; Current Strength            ; DE0_Comm       ;              ; CLOCK_50    ; MINIMUM CURRENT        ; QSF Assignment             ;
; Synchronizer Identification ; dcfifo_m0k1    ;              ; rs_dgwp_reg ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_m0k1    ;              ; ws_dgrp_reg ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+-------------+------------------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 667 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 667 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 465     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 190     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/j_salkey/Documents/GitHub/DE0 UI/UART/rtl/DE0_Comm.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 409 / 15,408 ( 3 % )      ;
;     -- Combinational with no register       ; 128                       ;
;     -- Register only                        ; 81                        ;
;     -- Combinational with a register        ; 200                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 131                       ;
;     -- 3 input functions                    ; 85                        ;
;     -- <=2 input functions                  ; 112                       ;
;     -- Register only                        ; 81                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 287                       ;
;     -- arithmetic mode                      ; 41                        ;
;                                             ;                           ;
; Total registers*                            ; 281 / 17,068 ( 2 % )      ;
;     -- Dedicated logic registers            ; 281 / 15,408 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 37 / 963 ( 4 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 9 / 347 ( 3 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )            ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M9Ks                                        ; 2 / 56 ( 4 % )            ;
; Total block memory bits                     ; 1,024 / 516,096 ( < 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 516,096 ( 4 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 4 / 20 ( 20 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 5% / 6% / 5%              ;
; Maximum fan-out                             ; 169                       ;
; Highest non-global fan-out                  ; 27                        ;
; Total fan-out                               ; 2028                      ;
; Average fan-out                             ; 2.85                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                 ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                   ; Low                            ;
;                                             ;                     ;                       ;                                ;
; Total logic elements                        ; 281 / 15408 ( 2 % ) ; 128 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 78                  ; 50                    ; 0                              ;
;     -- Register only                        ; 65                  ; 16                    ; 0                              ;
;     -- Combinational with a register        ; 138                 ; 62                    ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                       ;                                ;
;     -- 4 input functions                    ; 87                  ; 44                    ; 0                              ;
;     -- 3 input functions                    ; 56                  ; 29                    ; 0                              ;
;     -- <=2 input functions                  ; 73                  ; 39                    ; 0                              ;
;     -- Register only                        ; 65                  ; 16                    ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Logic elements by mode                      ;                     ;                       ;                                ;
;     -- normal mode                          ; 183                 ; 104                   ; 0                              ;
;     -- arithmetic mode                      ; 33                  ; 8                     ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Total registers                             ; 203                 ; 78                    ; 0                              ;
;     -- Dedicated logic registers            ; 203 / 15408 ( 1 % ) ; 78 / 15408 ( < 1 % )  ; 0 / 15408 ( 0 % )              ;
;                                             ;                     ;                       ;                                ;
; Total LABs:  partially or completely used   ; 26 / 963 ( 3 % )    ; 15 / 963 ( 2 % )      ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                       ;                                ;
; Virtual pins                                ; 0                   ; 0                     ; 0                              ;
; I/O pins                                    ; 9                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 1024                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 18432               ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 2 / 56 ( 3 % )      ; 0 / 56 ( 0 % )        ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )     ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ;
;                                             ;                     ;                       ;                                ;
; Connections                                 ;                     ;                       ;                                ;
;     -- Input Connections                    ; 225                 ; 115                   ; 1                              ;
;     -- Registered Input Connections         ; 207                 ; 86                    ; 0                              ;
;     -- Output Connections                   ; 207                 ; 18                    ; 116                            ;
;     -- Registered Output Connections        ; 0                   ; 17                    ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Internal Connections                        ;                     ;                       ;                                ;
;     -- Total Connections                    ; 1539                ; 622                   ; 124                            ;
;     -- Registered Connections               ; 668                 ; 409                   ; 0                              ;
;                                             ;                     ;                       ;                                ;
; External Connections                        ;                     ;                       ;                                ;
;     -- Top                                  ; 186                 ; 129                   ; 117                            ;
;     -- sld_hub:auto_hub                     ; 129                 ; 4                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 117                 ; 0                     ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Partition Interface                         ;                     ;                       ;                                ;
;     -- Input Ports                          ; 28                  ; 15                    ; 1                              ;
;     -- Output Ports                         ; 12                  ; 33                    ; 1                              ;
;     -- Bidir Ports                          ; 0                   ; 0                     ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Registered Ports                            ;                     ;                       ;                                ;
;     -- Registered Input Ports               ; 0                   ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 22                    ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Port Connectivity                           ;                     ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 3                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 23                    ; 0                              ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_50mhz ; G21   ; 6        ; 41           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0] ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[1] ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[2] ; B6    ; 8        ; 11           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[3] ; M15   ; 5        ; 41           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[4] ; AA17  ; 4        ; 28           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[5] ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[6] ; A20   ; 7        ; 35           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LED[7] ; W15   ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                    ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                    ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                    ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                    ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                    ; Use as regular IO        ; LED[0]                  ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; LED[5]                  ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                    ; Use as regular IO        ; LED[2]                  ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 33 ( 15 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 48 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 46 ( 0 % )  ; 3.3V          ; --           ;
; 4        ; 2 / 41 ( 5 % )  ; 3.3V          ; --           ;
; 5        ; 1 / 46 ( 2 % )  ; 3.3V          ; --           ;
; 6        ; 3 / 43 ( 7 % )  ; 3.3V          ; --           ;
; 7        ; 2 / 47 ( 4 % )  ; 3.3V          ; --           ;
; 8        ; 1 / 43 ( 2 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; LED[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; LED[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; LED[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; LED[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk_50mhz                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; LED[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; LED[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 34         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 33         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; LED[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; LED[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                            ;
+-------------------------------+----------------------------------------------------------------------------------------+
; Name                          ; pll_vhd_clk:U_PLL_CLOCK|altpll:altpll_component|pll_vhd_clk_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------+
; SDC pin name                  ; U_PLL_CLOCK|altpll_component|auto_generated|pll1                                       ;
; PLL mode                      ; Normal                                                                                 ;
; Compensate clock              ; clock0                                                                                 ;
; Compensated input/output pins ; --                                                                                     ;
; Switchover type               ; --                                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                                               ;
; Input frequency 1             ; --                                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                                               ;
; Nominal VCO frequency         ; 599.9 MHz                                                                              ;
; VCO post scale K counter      ; 2                                                                                      ;
; VCO frequency control         ; Auto                                                                                   ;
; VCO phase shift step          ; 208 ps                                                                                 ;
; VCO multiply                  ; --                                                                                     ;
; VCO divide                    ; --                                                                                     ;
; Freq min lock                 ; 25.0 MHz                                                                               ;
; Freq max lock                 ; 54.18 MHz                                                                              ;
; M VCO Tap                     ; 0                                                                                      ;
; M Initial                     ; 1                                                                                      ;
; M value                       ; 12                                                                                     ;
; N value                       ; 1                                                                                      ;
; Charge pump current           ; setting 1                                                                              ;
; Loop filter resistance        ; setting 27                                                                             ;
; Loop filter capacitance       ; setting 0                                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                     ;
; Bandwidth type                ; Medium                                                                                 ;
; Real time reconfigurable      ; Off                                                                                    ;
; Scan chain MIF file           ; --                                                                                     ;
; Preserve PLL counter order    ; Off                                                                                    ;
; PLL location                  ; PLL_2                                                                                  ;
; Inclk0 signal                 ; clk_50mhz                                                                              ;
; Inclk1 signal                 ; --                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                                          ;
; Inclk1 signal type            ; --                                                                                     ;
+-------------------------------+----------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------+
; Name                                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                            ;
+----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------+
; pll_vhd_clk:U_PLL_CLOCK|altpll:altpll_component|pll_vhd_clk_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; U_PLL_CLOCK|altpll_component|auto_generated|pll1|clk[0] ;
+----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                  ; Library Name ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE0_Comm                                                           ; 409 (2)     ; 281 (0)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 9    ; 0            ; 128 (2)      ; 81 (0)            ; 200 (0)          ; |DE0_Comm                                                                                                                                                                            ; work         ;
;    |fsm_jtag_vhd:U_FSM_JTAG|                                        ; 236 (42)    ; 171 (7)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (35)      ; 65 (0)            ; 106 (7)          ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG                                                                                                                                                    ; work         ;
;       |jtag_uart_vhd:U_JTAG_UART|                                   ; 194 (21)    ; 164 (18)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (3)       ; 65 (1)            ; 99 (11)          ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART                                                                                                                          ; work         ;
;          |buf:U_BUFFER_IN|                                          ; 89 (0)      ; 73 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 32 (0)            ; 43 (0)           ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN                                                                                                          ; work         ;
;             |dcfifo:dcfifo_component|                               ; 89 (0)      ; 73 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 32 (0)            ; 43 (0)           ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component                                                                                  ; work         ;
;                |dcfifo_m0k1:auto_generated|                         ; 89 (29)     ; 73 (25)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (4)       ; 32 (13)           ; 43 (5)           ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated                                                       ; work         ;
;                   |a_graycounter_eic:wrptr_g1p|                     ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p                           ; work         ;
;                   |a_graycounter_i47:rdptr_g1p|                     ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p                           ; work         ;
;                   |alt_synch_pipe_kkd:rs_dgwp|                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 6 (0)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp                            ; work         ;
;                      |dffpipe_jd9:dffpipe12|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 6 (6)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12      ; work         ;
;                   |alt_synch_pipe_lkd:ws_dgrp|                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 3 (0)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp                            ; work         ;
;                      |dffpipe_kd9:dffpipe15|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 3 (3)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15      ; work         ;
;                   |altsyncram_hf31:fifo_ram|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram                              ; work         ;
;                   |cmpr_156:wrfull_eq_comp_lsb|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|cmpr_156:wrfull_eq_comp_lsb                           ; work         ;
;                   |mux_a18:rdemp_eq_comp_lsb_mux|                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux                         ; work         ;
;                   |mux_a18:rdemp_eq_comp_msb_mux|                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux                         ; work         ;
;                   |mux_a18:wrfull_eq_comp_lsb_mux|                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux                        ; work         ;
;                   |mux_a18:wrfull_eq_comp_msb_mux|                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux                        ; work         ;
;          |buf:U_BUFFER_OUT|                                         ; 87 (0)      ; 73 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 32 (0)            ; 43 (0)           ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT                                                                                                         ; work         ;
;             |dcfifo:dcfifo_component|                               ; 87 (0)      ; 73 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 32 (0)            ; 43 (0)           ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component                                                                                 ; work         ;
;                |dcfifo_m0k1:auto_generated|                         ; 87 (29)     ; 73 (25)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (2)       ; 32 (14)           ; 43 (5)           ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated                                                      ; work         ;
;                   |a_graycounter_eic:wrptr_g1p|                     ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p                          ; work         ;
;                   |a_graycounter_i47:rdptr_g1p|                     ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p                          ; work         ;
;                   |alt_synch_pipe_kkd:rs_dgwp|                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 6 (0)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp                           ; work         ;
;                      |dffpipe_jd9:dffpipe12|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 6 (6)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12     ; work         ;
;                   |alt_synch_pipe_lkd:ws_dgrp|                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 4 (0)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp                           ; work         ;
;                      |dffpipe_kd9:dffpipe15|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 4 (4)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15     ; work         ;
;                   |altsyncram_hf31:fifo_ram|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram                             ; work         ;
;                   |mux_a18:rdemp_eq_comp_lsb_mux|                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux                        ; work         ;
;                   |mux_a18:rdemp_eq_comp_msb_mux|                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux                        ; work         ;
;                   |mux_a18:wrfull_eq_comp_lsb_mux|                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux                       ; work         ;
;                   |mux_a18:wrfull_eq_comp_msb_mux|                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux                       ; work         ;
;          |vhdl_virtual_jtag:U_VJTAG|                                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|vhdl_virtual_jtag:U_VJTAG                                                                                                ; work         ;
;             |sld_virtual_jtag:sld_virtual_jtag_component|           ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|vhdl_virtual_jtag:U_VJTAG|sld_virtual_jtag:sld_virtual_jtag_component                                                    ; work         ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |DE0_Comm|fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|vhdl_virtual_jtag:U_VJTAG|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst ; work         ;
;    |heartbeat_vhd:U_HEARTBEAT|                                      ; 38 (38)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 28 (28)          ; |DE0_Comm|heartbeat_vhd:U_HEARTBEAT                                                                                                                                                  ; work         ;
;    |pll_vhd_clk:U_PLL_CLOCK|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Comm|pll_vhd_clk:U_PLL_CLOCK                                                                                                                                                    ; work         ;
;       |altpll:altpll_component|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Comm|pll_vhd_clk:U_PLL_CLOCK|altpll:altpll_component                                                                                                                            ; work         ;
;          |pll_vhd_clk_altpll:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Comm|pll_vhd_clk:U_PLL_CLOCK|altpll:altpll_component|pll_vhd_clk_altpll:auto_generated                                                                                          ; work         ;
;    |reset_vhd:U_RESET_TIMER|                                        ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DE0_Comm|reset_vhd:U_RESET_TIMER                                                                                                                                                    ; work         ;
;    |sld_hub:auto_hub|                                               ; 128 (1)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (1)       ; 16 (0)            ; 62 (0)           ; |DE0_Comm|sld_hub:auto_hub                                                                                                                                                           ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                ; 127 (89)    ; 78 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (39)      ; 16 (16)           ; 62 (37)          ; |DE0_Comm|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                              ; work         ;
;          |sld_rom_sr:hub_info_reg|                                  ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |DE0_Comm|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                      ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |DE0_Comm|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                    ; work         ;
+---------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk_50mhz ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk_50mhz           ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                   ; JTAG_X1_Y15_N0     ; 169     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                   ; JTAG_X1_Y15_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_50mhz                                                                                                                                                                                      ; PIN_G21            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; fsm_jtag_vhd:U_FSM_JTAG|Selector14~0                                                                                                                                                           ; LCCOMB_X28_Y25_N10 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; fsm_jtag_vhd:U_FSM_JTAG|WideOr1~0                                                                                                                                                              ; LCCOMB_X28_Y25_N18 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; fsm_jtag_vhd:U_FSM_JTAG|WideOr2~0                                                                                                                                                              ; LCCOMB_X28_Y25_N16 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|valid_rdreq~0                                                             ; LCCOMB_X23_Y24_N16 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|valid_wrreq~1                                                             ; LCCOMB_X24_Y26_N16 ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|valid_rdreq~0                                                            ; LCCOMB_X26_Y23_N16 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|valid_wrreq                                                              ; LCCOMB_X23_Y24_N20 ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|bypass_v[1]~0                                                                                                                                ; LCCOMB_X24_Y24_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[1]~4                                                                                                                            ; LCCOMB_X24_Y24_N2  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[1]~5                                                                                                                            ; LCCOMB_X24_Y24_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|vhdl_virtual_jtag:U_VJTAG|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|virtual_state_uir~0 ; LCCOMB_X26_Y22_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; heartbeat_vhd:U_HEARTBEAT|counter[26]~29                                                                                                                                                       ; LCCOMB_X27_Y19_N20 ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pll_vhd_clk:U_PLL_CLOCK|altpll:altpll_component|pll_vhd_clk_altpll:auto_generated|wire_pll1_clk[0]                                                                                             ; PLL_2              ; 116     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; reset_vhd:U_RESET_TIMER|Equal0~0                                                                                                                                                               ; LCCOMB_X27_Y19_N26 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reset_vhd:U_RESET_TIMER|Equal0~0                                                                                                                                                               ; LCCOMB_X27_Y19_N26 ; 148     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                          ; FF_X24_Y20_N3      ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                               ; LCCOMB_X23_Y21_N16 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                 ; LCCOMB_X23_Y21_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                               ; LCCOMB_X23_Y20_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                  ; LCCOMB_X23_Y21_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                 ; LCCOMB_X23_Y21_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                  ; LCCOMB_X26_Y20_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                    ; LCCOMB_X27_Y22_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~10                                                                                                             ; LCCOMB_X23_Y21_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                             ; LCCOMB_X23_Y22_N2  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~13                                                                                            ; LCCOMB_X27_Y20_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                                       ; LCCOMB_X27_Y24_N0  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                       ; LCCOMB_X27_Y20_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                               ; FF_X24_Y20_N13     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                              ; FF_X24_Y20_N21     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                               ; FF_X24_Y20_N17     ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                               ; FF_X23_Y20_N25     ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                        ; LCCOMB_X24_Y20_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                              ; FF_X24_Y22_N25     ; 17      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                               ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                       ; JTAG_X1_Y15_N0     ; 169     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; fsm_jtag_vhd:U_FSM_JTAG|WideOr2~0                                                                  ; LCCOMB_X28_Y25_N16 ; 8       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; pll_vhd_clk:U_PLL_CLOCK|altpll:altpll_component|pll_vhd_clk_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 116     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; reset_vhd:U_RESET_TIMER|Equal0~0                                                                   ; LCCOMB_X27_Y19_N26 ; 148     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; heartbeat_vhd:U_HEARTBEAT|counter[26]~29                                                                                                                                                       ; 27      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                   ; 23      ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|valid_wrreq                                                              ; 21      ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|valid_rdreq~0                                                             ; 20      ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|valid_rdreq~0                                                            ; 20      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                               ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                               ; 19      ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|valid_wrreq~1                                                             ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                              ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                               ; 15      ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|ir[1]                                                                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                               ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                          ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                      ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                              ; 12      ;
; fsm_jtag_vhd:U_FSM_JTAG|state.S_READ                                                                                                                                                           ; 12      ;
; fsm_jtag_vhd:U_FSM_JTAG|state.S_CNT                                                                                                                                                            ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                ; 10      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                ; 9       ;
; reset_vhd:U_RESET_TIMER|Equal0~0                                                                                                                                                               ; 9       ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                ; 8       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a1                                    ; 8       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a2                                    ; 8       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a0                                    ; 8       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a2                                   ; 8       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a0                                   ; 8       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[1]~5                                                                                                                            ; 8       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[1]~4                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                      ; 7       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a0                                    ; 7       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a2                                    ; 7       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a4                                    ; 7       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a3                                    ; 7       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a1                                    ; 7       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a0                                   ; 7       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a2                                   ; 7       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a4                                   ; 7       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a3                                   ; 7       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a1                                   ; 7       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|ir[0]                                                                                                                                        ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                          ; 6       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a4                                    ; 6       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a3                                    ; 6       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a4                                   ; 6       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a1                                   ; 6       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a3                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~10                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                      ; 5       ;
; fsm_jtag_vhd:U_FSM_JTAG|data_out[6]                                                                                                                                                            ; 5       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a6                                    ; 5       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a5                                    ; 5       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|rxmtt                                                                                                                                        ; 5       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a6                                   ; 5       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a5                                   ; 5       ;
; reset_vhd:U_RESET_TIMER|reset_counter[1]                                                                                                                                                       ; 5       ;
; reset_vhd:U_RESET_TIMER|reset_counter[0]                                                                                                                                                       ; 5       ;
; reset_vhd:U_RESET_TIMER|reset_counter[2]                                                                                                                                                       ; 5       ;
; reset_vhd:U_RESET_TIMER|reset_counter[3]                                                                                                                                                       ; 5       ;
; fsm_jtag_vhd:U_FSM_JTAG|state.S_WAIT                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~13                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                          ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|data_out[4]                                                                                                                                                            ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|data_out[2]                                                                                                                                                            ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|data_out[3]                                                                                                                                                            ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|data_out[5]                                                                                                                                                            ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|data_out[7]                                                                                                                                                            ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|data_out[1]                                                                                                                                                            ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|data_out[0]                                                                                                                                                            ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|parity9                                       ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|parity6                                       ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a6                                    ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a5                                    ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|parity9                                      ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|parity6                                      ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a6                                   ; 4       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a5                                   ; 4       ;
; ~QIC_CREATED_GND~I                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                               ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|rd                                                                                                                                                                     ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|cntr_cout[1]~0                                ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~3                                           ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[5]                                                                ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[6]                                                                ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[4]                                                                ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[3]                                                                ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[2]                                                                ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[1]                                                                ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[0]                                                                ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|_~0                                          ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdemp_eq_comp_msb_aeb                                                     ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdemp_eq_comp_lsb_aeb                                                     ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~3                                          ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|state.S_INIT                                                                                                                                                           ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[5]                                                               ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[6]                                                               ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[4]                                                               ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[3]                                                               ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[2]                                                               ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[1]                                                               ; 3       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[0]                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~11                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~8                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~7                                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|wr                                                                                                                                                                     ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|_~1                                           ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[6]                                                                                                                              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[7]                                                                                                                              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[5]                                                                                                                              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~4                                           ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[0]               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[1]               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[2]               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[3]               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[6]                                                                ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[4]                                                                ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[5]                                                                ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[0]                                                                ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[1]                                                                ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[2]                                                                ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[3]                                                                ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[0]               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[1]               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[2]               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[3]               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[4]                                                                                                                              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|valid_wrreq~0                                                             ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|_~3                                          ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|LessThan0~2                                                                                                                                                            ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~4                                          ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[5]                                                               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[4]                                                               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[6]                                                               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[0]                                                               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[1]                                                               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[2]                                                               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[3]                                                               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[0]              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[1]              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[2]              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[3]              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[0]              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[1]              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[2]              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[3]              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|state.S_SETTLE                                                                                                                                                         ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|int_rdempty                                                              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|vhdl_virtual_jtag:U_VJTAG|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|virtual_state_cdr~0 ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrfull_eq_comp_msb_mux_reg                                               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                               ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|vhdl_virtual_jtag:U_VJTAG|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|virtual_state_uir~0 ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|bypass_v[1]~0                                                                                                                                ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|sdr_delayed                                                                                                                                  ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|cdr_delayed                                                                                                                                  ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|Equal0~8                                                                                                                                                             ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[3]                                                                                                                              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|state.S_STROBE                                                                                                                                                         ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[2]                                                                                                                              ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[1]                                                                                                                              ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[26]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[24]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[25]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[23]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[22]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[21]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[20]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[18]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[16]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[19]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[17]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[15]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[14]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[13]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[12]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[8]                                                                                                                                                           ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[11]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[10]                                                                                                                                                          ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[9]                                                                                                                                                           ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[7]                                                                                                                                                           ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[6]                                                                                                                                                           ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[5]                                                                                                                                                           ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[4]                                                                                                                                                           ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[3]                                                                                                                                                           ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[2]                                                                                                                                                           ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[1]                                                                                                                                                           ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|counter[0]                                                                                                                                                           ; 2       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[0]                                                                                                                              ; 2       ;
; heartbeat_vhd:U_HEARTBEAT|heartbeat_arch                                                                                                                                                       ; 2       ;
; altera_reserved_tdi~input                                                                                                                                                                      ; 1       ;
; altera_reserved_tck~input                                                                                                                                                                      ; 1       ;
; altera_reserved_tms~input                                                                                                                                                                      ; 1       ;
; clk_50mhz~input                                                                                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~_wirecell                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]~1                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]~0                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~14                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~12                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~11                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~3                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~16                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~15                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~14                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~15                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~10                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~2                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~13                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~12                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~2                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~1                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~7                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~1                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]~4                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal3~0                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~10                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~9                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~9                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~0                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~3                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~2                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~2                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~1                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~0                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~8                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~7                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~6                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~5                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~0                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~2                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg~0                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~6                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~5                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~4                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~12                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~11                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~10                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~9                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~8                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~7                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~6                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~5                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~4                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~3                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~2                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal1~0                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg_proc~0                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~1                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~5                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~4                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~3                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~2                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~20                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~18                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~3                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~17                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~16                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~14                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~13                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~12                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~11                                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]~2                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~1                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~16                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~15                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~14                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~13                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~12                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~11                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~0                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~0                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                               ; 1       ;
; altera_internal_jtag~TDO                                                                                                                                                                       ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a0~_wirecell                         ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a0~_wirecell                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[0]~0                                                              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[0]~0                                                              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|state.S_INIT~0                                                                                                                                                         ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdptr_g[0]~0                                                             ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|wrptr_g[0]~0                                                             ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|ir[1]~1                                                                                                                                      ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|ir[0]~0                                                                                                                                      ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|_~5                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|_~4                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~7                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~6                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|_~3                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|sub_parity10a[0]                              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|sub_parity10a[1]                              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[4]                                                        ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[5]                                                        ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[6]                                                        ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[0]                                                        ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[1]                                                        ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[2]                                                        ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[3]                                                        ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|Mux1~0                                                                                                                                       ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|Mux0~0                                                                                                                                       ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|Mux2~0                                                                                                                                       ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~5                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|sub_parity7a[0]                               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|sub_parity7a[1]                               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[4]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a4~0                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|_~2                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[6]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a6~0                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a5~0                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[5]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[0]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|_~0                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[1]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a1~0                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[2]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[3]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a3~0                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a2~0                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|valid_wrreq~2                                                             ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|_~6                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|_~5                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[4]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[5]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[6]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[0]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[1]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[2]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[3]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|Mux3~0                                                                                                                                       ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|int_wrfull                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~7                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~6                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a6~0                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a5~0                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a4~0                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a3~0                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a2~0                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~2                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a1~0                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~1                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|WideOr1~0                                                                                                                                                              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Selector14~1                                                                                                                                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux|result_node[0]~3                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux|result_node[0]~2                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[4]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux|result_node[0]~1                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[6]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux|result_node[0]~0                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[5]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux|result_node[0]~4                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux|result_node[0]~3                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|cmpr_156:wrfull_eq_comp_lsb|data_wire[1]~0                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux|result_node[0]~2                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux|result_node[0]~1                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux|result_node[0]~0                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[5]                                                       ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[4]                                                       ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[6]                                                       ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[0]                                                       ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[1]                                                       ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[2]                                                       ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|delayed_wrptr_g[3]                                                       ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|_~4                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|sub_parity10a[0]                             ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|sub_parity10a[1]                             ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|state~12                                                                                                                                                               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux|result_node[0]~3                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux|result_node[0]~2                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux|result_node[0]~1                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[4]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux|result_node[0]~0                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[5]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[6]               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~5                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~4                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~3                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~2                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~1                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~0                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~23                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~22                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~21                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~20                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~19                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~18                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|rxfll                                                                                                                                        ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~5                                                                                                                                                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~5                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|sub_parity7a[0]                              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|sub_parity7a[1]                              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|state~11                                                                                                                                                               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~0                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|ram_address_a[5]                                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[5]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[4]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[6]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[0]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[1]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[2]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[3]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a6~0                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a5~0                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[5]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a4~0                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[4]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[6]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|_~2                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a1~0                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a2~0                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|_~1                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_eic:wrptr_g1p|counter8a3~0                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[0]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[1]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[2]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[3]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|state~10                                                                                                                                                               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Selector4~1                                                                                                                                                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Selector4~0                                                                                                                                                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|state.S_WRITE                                                                                                                                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|int_rdempty                                                               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Selector3~0                                                                                                                                                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|LessThan0~1                                                                                                                                                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|LessThan0~0                                                                                                                                                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|state~9                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|int_wrfull                                                               ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a6~0                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a5~0                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a4~0                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a3~0                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a2~0                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~2                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a1~0                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~1                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~2                                                                                                                                                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux|result_node[0]~3                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux|result_node[0]~2                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[5]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux|result_node[0]~1                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[4]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux|result_node[0]~0                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[6]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~5                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~4                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~3                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~2                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~1                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~0                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux|result_node[0]~3                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux|result_node[0]~2                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux|result_node[0]~1                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[5]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux|result_node[0]~0                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[4]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[6]              ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux|result_node[0]~5                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux|result_node[0]~4                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux|result_node[0]~3                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux|result_node[0]~2                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux|result_node[0]~1                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux|result_node[0]~0                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Selector14~0                                                                                                                                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|wr~2                                                                                                                                                                   ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|vhdl_virtual_jtag:U_VJTAG|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|virtual_state_sdr~0 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|txfll                                                                                                                                        ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|_~0                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|ram_address_a[5]                                                         ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdemp_eq_comp_msb_aeb                                                    ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|rdemp_eq_comp_lsb_aeb                                                    ; 1       ;
; reset_vhd:U_RESET_TIMER|reset_counter[1]~3                                                                                                                                                     ; 1       ;
; reset_vhd:U_RESET_TIMER|reset_counter[0]~2                                                                                                                                                     ; 1       ;
; reset_vhd:U_RESET_TIMER|reset_counter[2]~1                                                                                                                                                     ; 1       ;
; reset_vhd:U_RESET_TIMER|reset_counter[3]~0                                                                                                                                                     ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|bypass_v[1]                                                                                                                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|txmtt                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|heartbeat_arch~0                                                                                                                                                     ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|Equal0~7                                                                                                                                                             ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|Equal0~6                                                                                                                                                             ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|Equal0~5                                                                                                                                                             ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|Equal0~4                                                                                                                                                             ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|Equal0~3                                                                                                                                                             ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|Equal0~2                                                                                                                                                             ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|Equal0~1                                                                                                                                                             ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|Equal0~0                                                                                                                                                             ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|tdo~0                                                                                                                                        ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|bypass_v[0]                                                                                                                                  ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~16                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~15                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~14                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~13                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~12                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~11                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~10                                                                                                                                                                ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~9                                                                                                                                                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~8                                                                                                                                                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~7                                                                                                                                                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~6                                                                                                                                                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[3]~3                                                                                                                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~4                                                                                                                                                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~3                                                                                                                                                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[2]~2                                                                                                                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~1                                                                                                                                                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|Add0~0                                                                                                                                                                 ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[1]                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[2]                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[3]                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[4]                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[5]                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[6]                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[7]                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[0]                                           ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[1]~1                                                                                                                            ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[26]~80                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[25]~79                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[25]~78                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[24]~77                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[24]~76                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[23]~75                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[23]~74                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[22]~73                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[22]~72                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[21]~71                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[21]~70                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[20]~69                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[20]~68                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[19]~67                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[19]~66                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[18]~65                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[18]~64                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[17]~63                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[17]~62                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[16]~61                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[16]~60                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[15]~59                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[15]~58                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[14]~57                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[14]~56                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[13]~55                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[13]~54                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[12]~53                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[12]~52                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[11]~51                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[11]~50                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[10]~49                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[10]~48                                                                                                                                                       ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[9]~47                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[9]~46                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[8]~45                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[8]~44                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[7]~43                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[7]~42                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[6]~41                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[6]~40                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[5]~39                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[5]~38                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[4]~37                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[4]~36                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[3]~35                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[3]~34                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[2]~33                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[2]~32                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[1]~31                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[1]~30                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[0]~28                                                                                                                                                        ; 1       ;
; heartbeat_vhd:U_HEARTBEAT|counter[0]~27                                                                                                                                                        ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[0]~0                                                                                                                            ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[1]                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[2]                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[3]                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[4]                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[5]                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[6]                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[7]                                          ; 1       ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|q_b[0]                                          ; 1       ;
; pll_vhd_clk:U_PLL_CLOCK|altpll:altpll_component|pll_vhd_clk_altpll:auto_generated|wire_pll1_fbout                                                                                              ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                      ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_IN|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X25_Y26_N0 ; Don't care           ; Old data        ; Old data        ;
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|altsyncram_hf31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X25_Y23_N0 ; Don't care           ; Old data        ; Old data        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 417 / 47,787 ( < 1 % ) ;
; C16 interconnects           ; 0 / 1,804 ( 0 % )      ;
; C4 interconnects            ; 167 / 31,272 ( < 1 % ) ;
; Direct links                ; 82 / 47,787 ( < 1 % )  ;
; Global clocks               ; 4 / 20 ( 20 % )        ;
; Local interconnects         ; 272 / 15,408 ( 2 % )   ;
; R24 interconnects           ; 2 / 1,775 ( < 1 % )    ;
; R4 interconnects            ; 238 / 41,310 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.05) ; Number of LABs  (Total = 37) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 4                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 15                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.95) ; Number of LABs  (Total = 37) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 20                           ;
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 14                           ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.92) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 3                            ;
; 29                                           ; 3                            ;
; 30                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.86) ; Number of LABs  (Total = 37) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 3                            ;
; 2                                               ; 5                            ;
; 3                                               ; 2                            ;
; 4                                               ; 5                            ;
; 5                                               ; 4                            ;
; 6                                               ; 2                            ;
; 7                                               ; 1                            ;
; 8                                               ; 4                            ;
; 9                                               ; 3                            ;
; 10                                              ; 3                            ;
; 11                                              ; 1                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.46) ; Number of LABs  (Total = 37) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 3                            ;
; 5                                           ; 4                            ;
; 6                                           ; 1                            ;
; 7                                           ; 5                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 3                            ;
; 12                                          ; 4                            ;
; 13                                          ; 2                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 1                            ;
; 20                                          ; 0                            ;
; 21                                          ; 1                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 1                            ;
; 26                                          ; 1                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 1            ; 0            ; 1            ; 0            ; 0            ; 13        ; 1            ; 0            ; 13        ; 13        ; 8            ; 0            ; 0            ; 0            ; 1            ; 8            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 13        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 12           ; 13           ; 12           ; 13           ; 13           ; 0         ; 12           ; 13           ; 0         ; 0         ; 5            ; 13           ; 13           ; 13           ; 12           ; 5            ; 13           ; 12           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 13           ; 0         ; 13           ; 13           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_50mhz           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                              ; Destination Register                                              ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|buf:U_BUFFER_OUT|dcfifo:dcfifo_component|dcfifo_m0k1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a2 ; fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|shift_buffer[7] ; 0.128             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "DE0_Comm"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_vhd_clk:U_PLL_CLOCK|altpll:altpll_component|pll_vhd_clk_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_vhd_clk:U_PLL_CLOCK|altpll:altpll_component|pll_vhd_clk_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 9 total pins
    Info (169086): Pin LED[0] not assigned to an exact location on the device
    Info (169086): Pin LED[1] not assigned to an exact location on the device
    Info (169086): Pin LED[2] not assigned to an exact location on the device
    Info (169086): Pin LED[3] not assigned to an exact location on the device
    Info (169086): Pin LED[4] not assigned to an exact location on the device
    Info (169086): Pin LED[5] not assigned to an exact location on the device
    Info (169086): Pin LED[6] not assigned to an exact location on the device
    Info (169086): Pin LED[7] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_m0k1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE0_Comm.sdc'
Warning (332174): Ignored filter at DE0_Comm.sdc(9): CLOCK_50 could not be matched with a port
Warning (332049): Ignored create_clock at DE0_Comm.sdc(9): Argument <targets> is an empty collection
    Info (332050): create_clock -period 20 [get_ports CLOCK_50]
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {U_PLL_CLOCK|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {U_PLL_CLOCK|altpll_component|auto_generated|pll1|clk[0]} {U_PLL_CLOCK|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: U_PLL_CLOCK|altpll_component|auto_generated|pll1|clk[0] was not created.
    Warning (332035): No clocks found on or feeding the specified source node: U_PLL_CLOCK|altpll_component|auto_generated|pll1|inclk[0]
Warning (332060): Node: clk_50mhz was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fsm_jtag_vhd:U_FSM_JTAG|state.S_CNT was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fsm_jtag_vhd:U_FSM_JTAG|state.S_INIT was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: fsm_jtag_vhd:U_FSM_JTAG|jtag_uart_vhd:U_JTAG_UART|rxmtt was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: U_PLL_CLOCK|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node pll_vhd_clk:U_PLL_CLOCK|altpll:altpll_component|pll_vhd_clk_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node fsm_jtag_vhd:U_FSM_JTAG|WideOr2~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node reset_vhd:U_RESET_TIMER|Equal0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node heartbeat_vhd:U_HEARTBEAT|heartbeat_arch
        Info (176357): Destination node fsm_jtag_vhd:U_FSM_JTAG|state.S_STROBE
        Info (176357): Destination node fsm_jtag_vhd:U_FSM_JTAG|state.S_WAIT
        Info (176357): Destination node heartbeat_vhd:U_HEARTBEAT|counter[26]~29
        Info (176357): Destination node fsm_jtag_vhd:U_FSM_JTAG|state~9
        Info (176357): Destination node fsm_jtag_vhd:U_FSM_JTAG|state~10
        Info (176357): Destination node fsm_jtag_vhd:U_FSM_JTAG|state~11
        Info (176357): Destination node fsm_jtag_vhd:U_FSM_JTAG|state~12
        Info (176357): Destination node fsm_jtag_vhd:U_FSM_JTAG|state.S_INIT~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 8 (unused VREF, 3.3V VCCIO, 0 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  29 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.33 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk_50mhz uses I/O standard 3.3-V LVTTL at G21
Info (144001): Generated suppressed messages file C:/Users/j_salkey/Documents/GitHub/DE0 UI/UART/rtl/DE0_Comm.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 784 megabytes
    Info: Processing ended: Fri May 20 22:26:33 2016
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/j_salkey/Documents/GitHub/DE0 UI/UART/rtl/DE0_Comm.fit.smsg.


