# Proyecto-Simulador-de-Arquitectura-x86-UCB
**Materia:** Arquitectura de Computadoras  
**Carrera:** Ingenier√≠a de Software  
**Universidad:** Universidad Cat√≥lica Boliviana ‚Äì Sede Santa Cruz  

**Integrantes:**  
- Andr√©s Mallea  
- Mijael Callejas  
- Israel Guti√©rrez  

**Docente:** Paulo Cesar Loayza Carrasco  
**Fecha:** 06/10/2025  

---

## 1. Introducci√≥n

El prop√≥sito del simulador es ilustrar el funcionamiento interno de los principales componentes de una computadora tipo x86, incluyendo la CPU, la Unidad Aritm√©tico-L√≥gica (ALU), los registros, la memoria RAM y el pipeline.
 El proyecto se implement√≥ en Microsoft Excel utilizando Visual Basic for Applications (VBA), con el objetivo de crear una herramienta did√°ctica que permita a los estudiantes comprender de forma visual el ciclo de instrucci√≥n, las banderas (flags), el funcionamiento de la memoria cach√© y el flujo de ejecuci√≥n de instrucciones.


###  Objetivos
‚Ä¢ Simular el ciclo de instrucci√≥n de una arquitectura x86 de forma interactiva.
‚Ä¢ Visualizar en tiempo real el cambio de valores en registros, memoria y flags.
‚Ä¢ Mostrar el funcionamiento del pipeline a trav√©s de una animaci√≥n en Excel.
‚Ä¢ Proveer una base did√°ctica para el aprendizaje de los conceptos de arquitectura de computadoras.

---

## 2. Marco Te√≥rico

 El simulador se fundamenta en los principios de la arquitectura x86, que sigue el paradigma CISC (Complex Instruction Set Computer), caracterizado por un conjunto extenso de instrucciones y operaciones complejas a nivel de hardware.

### 2.1 Ciclo de Instrucci√≥n
El ciclo de instrucci√≥n describe las etapas que sigue la CPU para ejecutar una instrucci√≥n: Fetch, Decode, Execute, Memory y Writeback. En el simulador, este proceso se realiza paso a paso mediante la macro principal ‚ÄúSimular_ALU_Paso()‚Äù.
### 2.2 Componentes del Sistema
‚Ä¢ **CPU**: Incluye la Unidad de Control, la ALU y los registros.
 ‚Ä¢ **Memoria**: Representada por celdas de Excel que simulan RAM, Cach√© y Memoria Virtual.
 ‚Ä¢ **Pipeline**: Simula el flujo de instrucciones en el rango U:Y (filas 9‚Äì28).
 ‚Ä¢ **Flags**: ZF, CF, NF y SWAP, que indican los estados de la ALU.
  

---

## 3. Dise√±o del Simulador

El simulador fue desarrollado sobre Excel con macros VBA para controlar la ejecuci√≥n.  
Los principales componentes est√°n mapeados a celdas espec√≠ficas:

| Componente | Rango / Celda | Descripci√≥n |
|-------------|----------------|--------------|
| PC (Program Counter) | C30 | Fila de instrucci√≥n actual |
| Acumulador (AC) | M9 | Resultado de operaciones |
| Entradas A/B | C5 y C6 | Operandos de entrada |
| Registros R1‚ÄìR4 | M25‚ÄìM28 | Registros de prop√≥sito general |
| Flags | P14‚ÄìP17 | ZF, CF, NF, SWAP |
| RAM | C33:E54 | Memoria simulada |
| Cach√© | H38:K41 | Bloque de 4 l√≠neas de cach√© |
| Pipeline | U:Y (filas 9‚Äì28) | Animaci√≥n visual del flujo |

---

## 4. Historias de Usuario y Planificaci√≥n del Proyecto

El proyecto se organiz√≥ bajo una **metodolog√≠a √°gil**, con un sprint de una semana para tres desarrolladores.  
Las historias de usuario se agrupan por √©picas funcionales:

### Epic 1 ‚Äì Configuraci√≥n del Proyecto
| ID | Historia de Usuario | Criterios de Aceptaci√≥n |
|----|----------------------|--------------------------|
| HU-001 | Configurar repositorio GitHub para colaboraci√≥n. | Repositorio creado y compartido; estructura de ramas establecida. |
| HU-002 | Configurar la plataforma (Excel + VBA). | Proyecto base `.xlsm` cargado al repositorio. |

### Epic 2 ‚Äì Desarrollo del Simulador
| ID | Historia de Usuario | Criterios de Aceptaci√≥n |
|----|----------------------|--------------------------|
| HU-003 | Ingresar c√≥digo ensamblador x86. | El simulador lee las instrucciones desde filas 9‚Äì28. |
| HU-004 | Ejecutar instrucciones paso a paso. | Bot√≥n ‚ÄúEjecutar Paso‚Äù procesa una instrucci√≥n por vez. |
| HU-005 | Visualizar registros. | R1‚ÄìR4, AC y F5 actualizados correctamente. |
| HU-006 | Visualizar memoria RAM. | Celdas C33:E54 actualizadas tras operaciones. |

### Epic 3 ‚Äì Documentaci√≥n y Presentaci√≥n
| ID | Historia de Usuario | Criterios de Aceptaci√≥n |
|----|----------------------|--------------------------|
| HU-007 | Preparar contenidos te√≥ricos para la presentaci√≥n. | CPU, memoria, pipeline explicados. |
| HU-008 | Redactar documentaci√≥n en formato APA. | Documento Word estructurado. |

### Epic 4 ‚Äì Visualizaci√≥n Avanzada
| ID | Historia de Usuario | Criterios de Aceptaci√≥n |
|----|----------------------|--------------------------|
| HU-009 | Simular operaciones de la ALU. | Flags y resultados actualizados. |
| HU-010 | Representar ciclo de instrucci√≥n. | Etapas resaltadas visualmente. |
| HU-011 | Visualizar memoria cach√© y pol√≠ticas. | Cach√© muestra ‚Äúhit‚Äù o ‚Äúmiss‚Äù con LRU/FIFO. |
| HU-012 | Visualizar pipeline de instrucciones. | Flujo paralelo y riesgos visibles. |

### Epic 5 ‚Äì Funcionalidades Opcionales
| ID | Historia de Usuario | Criterios de Aceptaci√≥n |
|----|----------------------|--------------------------|
| HU-013 | Traducir c√≥digo C a ensamblador x86. | C√≥digo C simple convertido a ASM funcional. |

### Epic 6 ‚Äì Documentaci√≥n y Defensa Final
| ID | Historia de Usuario | Criterios de Aceptaci√≥n |
|----|----------------------|--------------------------|
| HU-014 | Finalizar documentaci√≥n del proyecto. | Documento APA completo. |
| HU-015 | Preparar presentaci√≥n y defensa. | Presentaci√≥n visual lista para exposici√≥n. |

#### Asignaci√≥n del Trabajo
| Desarrollador | Responsabilidades | Historias Asignadas |
|----------------|------------------|----------------------|
| Andr√©s Mallea | Entorno y carga de c√≥digo | HU-9, HU-10, HU-3, HU-8 |
| Mijael Callejas | L√≥gica de ejecuci√≥n y registros | HU-1, HU-2, HU-5, HU-6, HU-7 |
| Israel Guti√©rrez | Memoria y documentaci√≥n | HU-3, HU-4, HU-11, HU-12 |

---

## ‚öôÔ∏è 5. Desarrollo e Implementaci√≥n

El simulador fue programado en VBA.  
Las macros controlan tanto la l√≥gica de la CPU como la representaci√≥n visual de la memoria y el pipeline.

### Principales funciones
- `Resetear_Simulacion()` ‚Üí Inicializa registros, memoria y flags.  
- `Simular_ALU_Paso()` ‚Üí Ejecuta una instrucci√≥n.  
- `Cargar_Cach√©_Controlada()` ‚Üí Maneja bloques de cach√©.  
- `Resaltar_RAM_Activa()` ‚Üí Marca las celdas activas de la RAM.  
- `SimularPipelineDinamico()` ‚Üí Muestra la animaci√≥n del pipeline.  

---

## üìä 6. Resultados

El simulador desarrollado permite ejecutar de manera controlada e independiente las principales funciones de una arquitectura x86 simplificada.
 A trav√©s del primer bot√≥n de ‚ÄúEjecutar‚Äù, los usuarios pueden observar c√≥mo las instrucciones ‚Äîcomo MOVE, SUMA y RESTA‚Äî modifican los valores del acumulador (AC), los registros, la memoria RAM y los flags asociados.
De forma complementaria, mediante un segundo control o bot√≥n, se activa la animaci√≥n del pipeline, la cual representa de manera visual el recorrido de las instrucciones a trav√©s de las etapas del procesador.
 Aunque ambas funciones operan de manera separada, su ejecuci√≥n conjunta aunque no se puede sincronizar perfectamente por la velocidad de la animaci√≥n del pipeline permite comprender la relaci√≥n entre la l√≥gica interna del CPU y el flujo te√≥rico de instrucciones dentro del pipeline.
Durante las pruebas, se verific√≥ que la actualizaci√≥n de registro sea coherente con las operaciones ejecutadas, y que la representaci√≥n visual del pipeline contribuye a reforzar la comprensi√≥n conceptual del paralelismo y las etapas de ejecuci√≥n, aun cuando no exista sincronizaci√≥n directa entre ambas simulaciones.


---

## 7. Conclusiones

 El desarrollo del Simulador de Arquitectura x86 en Excel VBA permiti√≥ demostrar que es posible representar de forma did√°ctica y funcional los principios fundamentales de la arquitectura de computadoras.
 A trav√©s de su implementaci√≥n, el equipo integr√≥ conceptos te√≥ricos como el ciclo de instrucci√≥n, la organizaci√≥n de la CPU, la ALU, los registros, la memoria RAM, la cach√© y el pipeline, transform√°ndolos en una herramienta visual e interactiva.
La aplicaci√≥n no solo cumple los objetivos t√©cnicos planteados, sino que tambi√©n fortalece el proceso de aprendizaje, al ofrecer una experiencia pr√°ctica que permite observar el flujo de ejecuci√≥n y la relaci√≥n entre hardware y software.
 Asimismo, el proyecto fomenta la colaboraci√≥n interdisciplinaria, el uso de herramientas modernas de control de versiones (GitHub) y la aplicaci√≥n de metodolog√≠as √°giles mediante historias de usuario, reflejando un enfoque profesional en su desarrollo.
Finalmente, el simulador se consolida como un recurso educativo accesible y expandible, capaz de apoyar el estudio de la arquitectura x86 y servir de base para futuras mejoras, como la incorporaci√≥n de detecci√≥n de riesgos en el pipeline, pol√≠ticas avanzadas de reemplazo de cach√© o la traducci√≥n de c√≥digo C a ensamblador.

---
