### Mermaid - state diagram

LPC Peripheral FSM state diagram:

stateDiagram-v2
    [*] --> LPC_ST_IDLE
    LPC_ST_IDLE --> LPC_ST_IDLE
    LPC_ST_IDLE --> LPC_ST_START
    LPC_ST_START --> LPC_ST_START
    LPC_ST_START --> LPC_ST_CYCTYPE_RD
    LPC_ST_START --> LPC_ST_CYCTYPE_WR
     LPC_ST_CYCTYPE_RD --> LPC_ST_ADDR_RD_CLK1
    LPC_ST_CYCTYPE_WR --> LPC_ST_ADDR_WR_CLK1
    LPC_ST_ADDR_WR_CLK1 --> LPC_ST_ADDR_WR_CLK2
    LPC_ST_ADDR_WR_CLK2 --> LPC_ST_ADDR_WR_CLK3
    LPC_ST_ADDR_WR_CLK3 --> LPC_ST_ADDR_WR_CLK4
    LPC_ST_ADDR_WR_CLK4 --> LPC_ST_DATA_WR_CLK1 
    LPC_ST_DATA_WR_CLK1 --> LPC_ST_DATA_WR_CLK2
    LPC_ST_DATA_WR_CLK2 --> LPC_ST_TAR_WR_CLK1
    LPC_ST_TAR_WR_CLK1 --> LPC_ST_TAR_WR_CLK2
    LPC_ST_TAR_WR_CLK2 --> LPC_ST_CYCTYPE_WR
    LPC_ST_TAR_WR_CLK2 --> LPC_ST_SYNC_WR
    LPC_ST_SYNC_WR --> LPC_ST_FINAL_TAR_CLK1

    LPC_ST_ADDR_RD_CLK1 --> LPC_ST_ADDR_RD_CLK2
    LPC_ST_ADDR_RD_CLK2 --> LPC_ST_ADDR_RD_CLK3
    LPC_ST_ADDR_RD_CLK3 --> LPC_ST_ADDR_RD_CLK4
    LPC_ST_ADDR_RD_CLK4 --> LPC_ST_TAR_RD_CLK1
    LPC_ST_TAR_RD_CLK1  --> LPC_ST_TAR_RD_CLK2
    LPC_ST_TAR_RD_CLK2 -->  LPC_ST_IDLE
    LPC_ST_TAR_RD_CLK2 --> LPC_ST_SYNC_RD
    LPC_ST_SYNC_RD --> LPC_ST_DATA_RD_CLK1
    LPC_ST_DATA_RD_CLK1 --> LPC_ST_DATA_RD_CLK2
    LPC_ST_DATA_RD_CLK2 --> LPC_ST_CYCTYPE_WR
    LPC_ST_DATA_RD_CLK2 --> LPC_ST_FINAL_TAR_CLK1 
    LPC_ST_FINAL_TAR_CLK1 --> LPC_ST_FINAL_TAR_CLK2
    LPC_ST_FINAL_TAR_CLK2 --> LPC_ST_IDLE