# "一生一芯" 考核

对于 RTL 部分，请在 chisel-playground 文件夹下 `make verilog`，会通过 mill 编译 verilog 文件，之后会自动 copy 到 npc 的 vsrc 文件夹下。