// Generated by CIRCT firtool-1.30.0
// Standard header to adapt well known macros to our needs.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

module IngressUnit_426(
  input         clock,
                reset,
                io_vcalloc_req_ready,
                io_vcalloc_resp_vc_sel_3_0,
                io_vcalloc_resp_vc_sel_2_0,
                io_vcalloc_resp_vc_sel_1_0,
                io_vcalloc_resp_vc_sel_0_0,
                io_vcalloc_resp_vc_sel_0_1,
                io_vcalloc_resp_vc_sel_0_2,
                io_vcalloc_resp_vc_sel_0_3,
                io_vcalloc_resp_vc_sel_0_4,
                io_out_credit_available_3_0,
                io_out_credit_available_2_0,
                io_out_credit_available_1_0,
                io_out_credit_available_0_1,
                io_out_credit_available_0_2,
                io_out_credit_available_0_3,
                io_out_credit_available_0_4,
                io_salloc_req_0_ready,
                io_in_valid,
                io_in_bits_head,
                io_in_bits_tail,
  input  [72:0] io_in_bits_payload,
  input  [8:0]  io_in_bits_egress_id,
  output        io_vcalloc_req_valid,
                io_vcalloc_req_bits_vc_sel_3_0,
                io_vcalloc_req_bits_vc_sel_2_0,
                io_vcalloc_req_bits_vc_sel_1_0,
                io_vcalloc_req_bits_vc_sel_0_0,
                io_vcalloc_req_bits_vc_sel_0_1,
                io_vcalloc_req_bits_vc_sel_0_2,
                io_vcalloc_req_bits_vc_sel_0_3,
                io_vcalloc_req_bits_vc_sel_0_4,
                io_salloc_req_0_valid,
                io_salloc_req_0_bits_vc_sel_3_0,
                io_salloc_req_0_bits_vc_sel_2_0,
                io_salloc_req_0_bits_vc_sel_1_0,
                io_salloc_req_0_bits_vc_sel_0_0,
                io_salloc_req_0_bits_vc_sel_0_1,
                io_salloc_req_0_bits_vc_sel_0_2,
                io_salloc_req_0_bits_vc_sel_0_3,
                io_salloc_req_0_bits_vc_sel_0_4,
                io_salloc_req_0_bits_tail,
                io_out_0_valid,
                io_out_0_bits_flit_head,
                io_out_0_bits_flit_tail,
  output [72:0] io_out_0_bits_flit_payload,
  output [2:0]  io_out_0_bits_flit_flow_vnet_id,
  output [8:0]  io_out_0_bits_flit_flow_ingress_node,
  output [1:0]  io_out_0_bits_flit_flow_ingress_node_id,
  output [8:0]  io_out_0_bits_flit_flow_egress_node,
  output [1:0]  io_out_0_bits_flit_flow_egress_node_id,
  output [2:0]  io_out_0_bits_out_virt_channel,
  output        io_in_ready
);

  wire        _T_289;	// IngressUnit.scala:64:41
  wire        _vcalloc_q_io_enq_ready;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_valid;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_3_0;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_2_0;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_1_0;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_0;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_1;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_2;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_3;	// IngressUnit.scala:76:25
  wire        _vcalloc_q_io_deq_bits_vc_sel_0_4;	// IngressUnit.scala:76:25
  wire        _vcalloc_buffer_io_enq_ready;	// IngressUnit.scala:75:30
  wire        _vcalloc_buffer_io_deq_valid;	// IngressUnit.scala:75:30
  wire        _vcalloc_buffer_io_deq_bits_head;	// IngressUnit.scala:75:30
  wire        _vcalloc_buffer_io_deq_bits_tail;	// IngressUnit.scala:75:30
  wire [72:0] _vcalloc_buffer_io_deq_bits_payload;	// IngressUnit.scala:75:30
  wire [2:0]  _vcalloc_buffer_io_deq_bits_flow_vnet_id;	// IngressUnit.scala:75:30
  wire [8:0]  _vcalloc_buffer_io_deq_bits_flow_ingress_node;	// IngressUnit.scala:75:30
  wire [1:0]  _vcalloc_buffer_io_deq_bits_flow_ingress_node_id;	// IngressUnit.scala:75:30
  wire [8:0]  _vcalloc_buffer_io_deq_bits_flow_egress_node;	// IngressUnit.scala:75:30
  wire [1:0]  _vcalloc_buffer_io_deq_bits_flow_egress_node_id;	// IngressUnit.scala:75:30
  wire [2:0]  _vcalloc_buffer_io_deq_bits_virt_channel_id;	// IngressUnit.scala:75:30
  wire        _route_q_io_enq_ready;	// IngressUnit.scala:27:23
  wire        _route_q_io_deq_valid;	// IngressUnit.scala:27:23
  wire        _route_buffer_io_enq_ready;	// IngressUnit.scala:26:28
  wire        _route_buffer_io_deq_valid;	// IngressUnit.scala:26:28
  wire        _route_buffer_io_deq_bits_head;	// IngressUnit.scala:26:28
  wire        _route_buffer_io_deq_bits_tail;	// IngressUnit.scala:26:28
  wire [72:0] _route_buffer_io_deq_bits_payload;	// IngressUnit.scala:26:28
  wire [2:0]  _route_buffer_io_deq_bits_flow_vnet_id;	// IngressUnit.scala:26:28
  wire [8:0]  _route_buffer_io_deq_bits_flow_ingress_node;	// IngressUnit.scala:26:28
  wire [1:0]  _route_buffer_io_deq_bits_flow_ingress_node_id;	// IngressUnit.scala:26:28
  wire [8:0]  _route_buffer_io_deq_bits_flow_egress_node;	// IngressUnit.scala:26:28
  wire [1:0]  _route_buffer_io_deq_bits_flow_egress_node_id;	// IngressUnit.scala:26:28
  wire [2:0]  _route_buffer_io_deq_bits_virt_channel_id;	// IngressUnit.scala:26:28
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_141 =
    io_in_bits_egress_id == 9'h3;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_142 =
    io_in_bits_egress_id == 9'h25;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_143 =
    io_in_bits_egress_id == 9'hA5;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_144 =
    io_in_bits_egress_id == 9'h107;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_145 =
    io_in_bits_egress_id == 9'h5B;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_146 =
    io_in_bits_egress_id == 9'h51;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_147 =
    io_in_bits_egress_id == 9'h61;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_148 =
    io_in_bits_egress_id == 9'hB7;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_149 =
    io_in_bits_egress_id == 9'h115;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_150 =
    io_in_bits_egress_id == 9'hE3;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_151 =
    io_in_bits_egress_id == 9'hE5;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_152 =
    io_in_bits_egress_id == 9'h79;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_153 =
    io_in_bits_egress_id == 9'h49;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_154 =
    io_in_bits_egress_id == 9'h2F;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_155 =
    io_in_bits_egress_id == 9'h111;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_156 =
    io_in_bits_egress_id == 9'hC9;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_157 =
    io_in_bits_egress_id == 9'h85;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_158 =
    io_in_bits_egress_id == 9'h6F;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_159 =
    io_in_bits_egress_id == 9'hFF;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_160 =
    io_in_bits_egress_id == 9'hD3;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_161 =
    io_in_bits_egress_id == 9'hC3;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_162 =
    io_in_bits_egress_id == 9'hFB;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_163 =
    io_in_bits_egress_id == 9'h83;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_164 =
    io_in_bits_egress_id == 9'h39;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_165 =
    io_in_bits_egress_id == 9'h7B;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_166 =
    io_in_bits_egress_id == 9'h31;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_167 =
    io_in_bits_egress_id == 9'hAB;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_168 =
    io_in_bits_egress_id == 9'hA1;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_169 =
    io_in_bits_egress_id == 9'h8B;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_170 =
    io_in_bits_egress_id == 9'h8F;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_171 =
    io_in_bits_egress_id == 9'hCB;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_172 =
    io_in_bits_egress_id == 9'h75;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_173 =
    io_in_bits_egress_id == 9'h33;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_174 =
    io_in_bits_egress_id == 9'h3F;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_175 =
    io_in_bits_egress_id == 9'h87;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_176 =
    io_in_bits_egress_id == 9'h109;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_177 =
    io_in_bits_egress_id == 9'h9;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_178 =
    io_in_bits_egress_id == 9'h45;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_179 =
    io_in_bits_egress_id == 9'hDF;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_180 =
    io_in_bits_egress_id == 9'h43;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_181 =
    io_in_bits_egress_id == 9'h3B;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_182 =
    io_in_bits_egress_id == 9'h5F;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_183 =
    io_in_bits_egress_id == 9'h1D;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_184 =
    io_in_bits_egress_id == 9'h10F;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_185 =
    io_in_bits_egress_id == 9'hF1;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_186 =
    io_in_bits_egress_id == 9'hB1;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_187 =
    io_in_bits_egress_id == 9'hFD;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_188 =
    io_in_bits_egress_id == 9'h119;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_189 =
    io_in_bits_egress_id == 9'hA3;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_190 =
    io_in_bits_egress_id == 9'hF5;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_191 =
    io_in_bits_egress_id == 9'h47;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_192 =
    io_in_bits_egress_id == 9'h4D;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_193 =
    io_in_bits_egress_id == 9'hD7;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_194 =
    io_in_bits_egress_id == 9'h7F;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_195 =
    io_in_bits_egress_id == 9'h21;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_196 =
    io_in_bits_egress_id == 9'h13;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_197 =
    io_in_bits_egress_id == 9'h63;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_198 =
    io_in_bits_egress_id == 9'h41;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_199 =
    io_in_bits_egress_id == 9'hD5;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_200 =
    io_in_bits_egress_id == 9'h55;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_201 =
    io_in_bits_egress_id == 9'hF7;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_202 =
    io_in_bits_egress_id == 9'hEF;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_203 =
    io_in_bits_egress_id == 9'h1B;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_204 =
    io_in_bits_egress_id == 9'h15;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_205 =
    io_in_bits_egress_id == 9'h1;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_206 =
    io_in_bits_egress_id == 9'h67;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_207 =
    io_in_bits_egress_id == 9'hF;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_208 =
    io_in_bits_egress_id == 9'h95;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_209 =
    io_in_bits_egress_id == 9'h29;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_210 =
    io_in_bits_egress_id == 9'h101;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_211 =
    io_in_bits_egress_id == 9'h9B;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_212 =
    io_in_bits_egress_id == 9'h81;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_213 =
    io_in_bits_egress_id == 9'h5;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_214 =
    io_in_bits_egress_id == 9'hBB;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_215 =
    io_in_bits_egress_id == 9'h4F;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_216 =
    io_in_bits_egress_id == 9'h27;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_217 =
    io_in_bits_egress_id == 9'hD;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_218 =
    io_in_bits_egress_id == 9'h89;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_219 =
    io_in_bits_egress_id == 9'hED;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_220 =
    io_in_bits_egress_id == 9'h4B;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_221 =
    io_in_bits_egress_id == 9'hB5;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_222 =
    io_in_bits_egress_id == 9'h7D;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_223 =
    io_in_bits_egress_id == 9'hB3;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_224 =
    io_in_bits_egress_id == 9'h7;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_225 =
    io_in_bits_egress_id == 9'h105;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_226 =
    io_in_bits_egress_id == 9'hD9;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_227 =
    io_in_bits_egress_id == 9'hCF;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_228 =
    io_in_bits_egress_id == 9'hD1;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_229 =
    io_in_bits_egress_id == 9'h11;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_230 =
    io_in_bits_egress_id == 9'h9F;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_231 =
    io_in_bits_egress_id == 9'hC5;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_232 =
    io_in_bits_egress_id == 9'h8D;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_233 =
    io_in_bits_egress_id == 9'hBF;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_234 =
    io_in_bits_egress_id == 9'h5D;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_235 =
    io_in_bits_egress_id == 9'h77;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_236 =
    io_in_bits_egress_id == 9'h71;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_237 =
    io_in_bits_egress_id == 9'hBD;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_238 =
    io_in_bits_egress_id == 9'h2B;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_239 =
    io_in_bits_egress_id == 9'h2D;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_240 =
    io_in_bits_egress_id == 9'hA9;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_241 =
    io_in_bits_egress_id == 9'h17;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_242 =
    io_in_bits_egress_id == 9'h117;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_243 =
    io_in_bits_egress_id == 9'hA7;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_244 =
    io_in_bits_egress_id == 9'hC1;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_245 =
    io_in_bits_egress_id == 9'h53;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_246 =
    io_in_bits_egress_id == 9'h69;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_247 =
    io_in_bits_egress_id == 9'hDB;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_248 =
    io_in_bits_egress_id == 9'hEB;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_249 =
    io_in_bits_egress_id == 9'h10D;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_250 =
    io_in_bits_egress_id == 9'h9D;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_251 =
    io_in_bits_egress_id == 9'h99;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_252 =
    io_in_bits_egress_id == 9'h57;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_253 =
    io_in_bits_egress_id == 9'hF9;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_254 =
    io_in_bits_egress_id == 9'h97;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_255 =
    io_in_bits_egress_id == 9'h1F;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_256 =
    io_in_bits_egress_id == 9'h10B;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_257 =
    io_in_bits_egress_id == 9'hDD;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_258 =
    io_in_bits_egress_id == 9'h35;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_259 =
    io_in_bits_egress_id == 9'h93;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_260 =
    io_in_bits_egress_id == 9'h113;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_261 =
    io_in_bits_egress_id == 9'hE1;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_262 =
    io_in_bits_egress_id == 9'h91;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_263 =
    io_in_bits_egress_id == 9'hE9;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_264 =
    io_in_bits_egress_id == 9'h6B;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_265 =
    io_in_bits_egress_id == 9'hB;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_266 =
    io_in_bits_egress_id == 9'h3D;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_267 =
    io_in_bits_egress_id == 9'h23;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_268 =
    io_in_bits_egress_id == 9'h37;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_269 =
    io_in_bits_egress_id == 9'h65;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_270 =
    io_in_bits_egress_id == 9'hCD;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_271 =
    io_in_bits_egress_id == 9'hB9;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_272 =
    io_in_bits_egress_id == 9'h73;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_273 =
    io_in_bits_egress_id == 9'hAD;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_274 =
    io_in_bits_egress_id == 9'hAF;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_275 =
    io_in_bits_egress_id == 9'h103;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_276 =
    io_in_bits_egress_id == 9'hF3;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_277 =
    io_in_bits_egress_id == 9'hC7;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_278 =
    io_in_bits_egress_id == 9'h59;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_279 =
    io_in_bits_egress_id == 9'h19;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_280 =
    io_in_bits_egress_id == 9'hE7;	// IngressUnit.scala:30:72
  wire        _route_buffer_io_enq_bits_flow_egress_node_id_T_281 =
    io_in_bits_egress_id == 9'h6D;	// IngressUnit.scala:30:72
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_148 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_148 ? 7'h5B : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_150 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_150 ? 7'h71 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_151 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_151 ? 7'h72 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_156 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_156 ? 7'h64 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_157 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_157 ? 7'h42 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_158 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_158 ? 6'h37 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_160 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_160 ? 7'h69 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_161 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_161 ? 7'h61 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_162 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_162 ? 7'h7D : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_163 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_163 ? 7'h41 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_165 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_165 ? 6'h3D : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_167 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_167 ? 7'h55 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_168 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_168 ? 7'h50 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_169 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_169 ? 7'h45 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_170 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_170 ? 7'h47 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_171 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_171 ? 7'h65 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_172 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_172 ? 6'h3A : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_175 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_175 ? 7'h43 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_178 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_178 ? 6'h22 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_179 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_179 ? 7'h6F : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_180 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_180 ? 6'h21 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_181 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_181 ? 5'h1D : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_182 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_182 ? 6'h2F : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_183 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_183 ? 4'hE : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _GEN = _route_buffer_io_enq_bits_flow_egress_node_id_T_186 ? 4'hB : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_187 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_187 ? 7'h7E : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_189 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_189 ? 7'h51 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_190 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_190 ? 7'h7A : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_191 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_191 ? 6'h23 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_192 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_192 ? 6'h26 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_193 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_193 ? 7'h6B : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_196 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_196 ? 4'h9 : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_197 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_197 ? 6'h31 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_199 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_199 ? 7'h6A : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_200 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_200 ? 6'h2A : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_201 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_201 ? 7'h7B : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_202 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_202 ? 7'h77 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_203 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_203 ? 4'hD : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_204 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_204 ? 4'hA : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_206 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_206 ? 6'h33 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_208 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_208 ? 7'h4A : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [2:0]  _GEN_0 = _route_buffer_io_enq_bits_flow_egress_node_id_T_209 ? 3'h5 : 3'h0;	// IngressUnit.scala:30:72, :51:44, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_211 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_211 ? 7'h4D : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_214 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_214 ? 7'h5D : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_215 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_215 ? 6'h27 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_216 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_216 ? 5'h13 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _GEN_1 = _route_buffer_io_enq_bits_flow_egress_node_id_T_218 ? 5'h11 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_2 = _route_buffer_io_enq_bits_flow_egress_node_id_T_219 ? 6'h3B : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_220 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_220 ? 6'h25 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_3 = _route_buffer_io_enq_bits_flow_egress_node_id_T_221 ? 6'h2D : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_223 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_223 ? 7'h59 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _GEN_4 = _route_buffer_io_enq_bits_flow_egress_node_id_T_226 ? 5'h1B : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_227 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_227 ? 7'h67 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _GEN_5 = _route_buffer_io_enq_bits_flow_egress_node_id_T_228 ? 4'hD : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_230 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_230 ? 7'h4F : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_6 = _route_buffer_io_enq_bits_flow_egress_node_id_T_231 ? 6'h31 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_7 = _route_buffer_io_enq_bits_flow_egress_node_id_T_232 ? 6'h23 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_233 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_233 ? 7'h5F : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _GEN_8 = _route_buffer_io_enq_bits_flow_egress_node_id_T_234 ? 5'h17 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_235 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_235 ? 6'h3B : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_9 = _route_buffer_io_enq_bits_flow_egress_node_id_T_237 ? 6'h2F : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_238 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_238 ? 5'h15 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _GEN_10 = _route_buffer_io_enq_bits_flow_egress_node_id_T_239 ? 4'hB : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _GEN_11 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_240 ? 5'h15 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _route_buffer_io_enq_bits_flow_egress_node_T_241 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_241 ? 4'hB : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_243 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_243 ? 7'h53 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_245 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_245 ? 6'h29 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _GEN_12 = _route_buffer_io_enq_bits_flow_egress_node_id_T_246 ? 4'hD : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_247 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_247 ? 7'h6D : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_248 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_248 ? 7'h75 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_13 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_250 ? 6'h27 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _GEN_14 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_251 ? 5'h13 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_252 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_252 ? 6'h2B : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_254 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_254 ? 7'h4B : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_15 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_257 ? 6'h37 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _GEN_16 = _route_buffer_io_enq_bits_flow_egress_node_id_T_258 ? 4'hD : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_259 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_259 ? 7'h49 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _GEN_17 = _route_buffer_io_enq_bits_flow_egress_node_id_T_262 ? 4'h9 : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _GEN_18 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_263 ? 5'h1D : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_264 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_264 ? 6'h35 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [2:0]  _route_buffer_io_enq_bits_flow_egress_node_T_265 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_265 ? 3'h5 : 3'h0;	// IngressUnit.scala:30:72, :51:44, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_267 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_267 ? 5'h11 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _route_buffer_io_enq_bits_flow_egress_node_T_268 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_268 ? 5'h1B : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _GEN_19 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_269 ? 5'h19 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_20 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_270 ? 6'h33 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _GEN_21 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_271 ? 5'h17 : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _route_buffer_io_enq_bits_flow_egress_node_T_272 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_272 ? 6'h39 : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_22 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_273 ? 6'h2B : 6'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_274 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_274 ? 7'h57 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_276 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_276 ? 7'h79 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_277 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_277 ? 7'h63 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [3:0]  _GEN_23 = _route_buffer_io_enq_bits_flow_egress_node_id_T_278 ? 4'hB : 4'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_280 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_280 ? 7'h73 : 7'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _GEN_24 =
    _route_buffer_io_enq_bits_flow_egress_node_id_T_281 ? 5'h1B : 5'h0;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [6:0]  _route_buffer_io_enq_bits_flow_egress_node_T_283 =
    {2'h0,
     {4'h0, _route_buffer_io_enq_bits_flow_egress_node_id_T_141}
       | (_route_buffer_io_enq_bits_flow_egress_node_id_T_142 ? 5'h12 : 5'h0)}
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_143 ? 7'h52 : 7'h0);	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [5:0]  _GEN_25 =
    _route_buffer_io_enq_bits_flow_egress_node_T_283[5:0]
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_145 ? 6'h2D : 6'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_146 ? 6'h28 : 6'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_147 ? 6'h30 : 6'h0)
    | _route_buffer_io_enq_bits_flow_egress_node_T_148[5:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_150[5:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_151[5:0]
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_152 ? 6'h3C : 6'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_153 ? 6'h24 : 6'h0);	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [4:0]  _GEN_26 =
    _GEN_25[4:0] | (_route_buffer_io_enq_bits_flow_egress_node_id_T_154 ? 5'h17 : 5'h0)
    | _route_buffer_io_enq_bits_flow_egress_node_T_156[4:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_157[4:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_158[4:0]
    | {5{_route_buffer_io_enq_bits_flow_egress_node_id_T_159}}
    | _route_buffer_io_enq_bits_flow_egress_node_T_160[4:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_161[4:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_162[4:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_163[4:0]
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_164 ? 5'h1C : 5'h0)
    | _route_buffer_io_enq_bits_flow_egress_node_T_165[4:0]
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_166 ? 5'h18 : 5'h0)
    | _route_buffer_io_enq_bits_flow_egress_node_T_167[4:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_168[4:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_169[4:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_170[4:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_171[4:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_172[4:0]
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_173 ? 5'h19 : 5'h0)
    | {5{_route_buffer_io_enq_bits_flow_egress_node_id_T_174}}
    | _route_buffer_io_enq_bits_flow_egress_node_T_175[4:0];	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [1:0]  _GEN_27 =
    _GEN_26[4:3] | _route_buffer_io_enq_bits_flow_egress_node_T_179[4:3]
    | _route_buffer_io_enq_bits_flow_egress_node_T_181[4:3]
    | _route_buffer_io_enq_bits_flow_egress_node_T_182[4:3];	// Mux.scala:27:73
  wire [1:0]  _GEN_28 =
    _GEN_26[1:0] | _route_buffer_io_enq_bits_flow_egress_node_T_178[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_179[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_180[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_181[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_182[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_183[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_187[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_189[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_190[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_191[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_192[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_193[1:0]
    | {2{_route_buffer_io_enq_bits_flow_egress_node_id_T_194}}
    | _route_buffer_io_enq_bits_flow_egress_node_T_196[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_197[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_199[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_200[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_201[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_202[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_203[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_204[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_206[1:0]
    | {2{_route_buffer_io_enq_bits_flow_egress_node_id_T_207}}
    | _route_buffer_io_enq_bits_flow_egress_node_T_208[1:0]
    | _route_buffer_io_enq_bits_flow_egress_node_T_211[1:0];	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [7:0]  _GEN_29 =
    {_route_buffer_io_enq_bits_flow_egress_node_id_T_210,
     _route_buffer_io_enq_bits_flow_egress_node_T_283[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_148[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_150[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_151[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_156[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_157[6]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_159
       | _route_buffer_io_enq_bits_flow_egress_node_T_160[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_161[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_162[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_163[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_167[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_168[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_169[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_170[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_171[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_175[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_179[6]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_185 | _GEN[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_187[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_189[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_190[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_193[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_199[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_201[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_202[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_208[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_211[6]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_212
       | _route_buffer_io_enq_bits_flow_egress_node_T_214[6] | _GEN_1[4] | _GEN_2[5]
       | _GEN_3[5] | _route_buffer_io_enq_bits_flow_egress_node_T_223[6] | _GEN_4[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_227[6] | _GEN_5[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_230[6] | _GEN_6[5] | _GEN_7[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_233[6] | _GEN_9[5] | _GEN_11[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_243[6]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_244
       | _route_buffer_io_enq_bits_flow_egress_node_T_247[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_248[6] | _GEN_13[5] | _GEN_14[4]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_253
       | _route_buffer_io_enq_bits_flow_egress_node_T_254[6] | _GEN_15[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_259[6]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_261 | _GEN_17[3] | _GEN_18[4]
       | _GEN_20[5] | _GEN_21[4] | _GEN_22[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_274[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_276[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_277[6]
       | _route_buffer_io_enq_bits_flow_egress_node_T_280[6],
     _GEN_25[5] | _route_buffer_io_enq_bits_flow_egress_node_T_156[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_158[5]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_159
       | _route_buffer_io_enq_bits_flow_egress_node_T_160[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_161[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_162[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_165[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_171[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_172[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_178[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_179[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_180[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_182[5]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_185
       | _route_buffer_io_enq_bits_flow_egress_node_T_187[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_190[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_191[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_192[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_193[5]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_194
       | _route_buffer_io_enq_bits_flow_egress_node_T_197[5]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_198
       | _route_buffer_io_enq_bits_flow_egress_node_T_199[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_200[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_201[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_202[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_206[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_215[5] | _GEN_2[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_220[5]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_222 | _GEN_4[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_227[5] | _GEN_5[2] | _GEN_6[4]
       | _GEN_8[4] | _route_buffer_io_enq_bits_flow_egress_node_T_235[5]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_236
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_244
       | _route_buffer_io_enq_bits_flow_egress_node_T_245[5] | _GEN_12[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_247[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_248[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_252[5]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_253 | _GEN_15[4]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_261 | _GEN_18[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_264[5] | _GEN_19[4] | _GEN_20[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_272[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_276[5]
       | _route_buffer_io_enq_bits_flow_egress_node_T_277[5] | _GEN_23[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_280[5] | _GEN_24[4],
     _GEN_27[1] | _route_buffer_io_enq_bits_flow_egress_node_id_T_185 | _GEN[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_187[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_189[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_190[4]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_194
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_195
       | _route_buffer_io_enq_bits_flow_egress_node_T_197[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_201[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_202[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_206[4] | _GEN_0[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_214[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_216[4] | _GEN_2[3] | _GEN_3[3]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_222
       | _route_buffer_io_enq_bits_flow_egress_node_T_223[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_233[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_235[4]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_236 | _GEN_9[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_238[4] | _GEN_10[3] | _GEN_11[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_243[4] | _GEN_12[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_248[4]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_253 | _GEN_16[3]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_261 | _GEN_18[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_264[4]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_266
       | _route_buffer_io_enq_bits_flow_egress_node_T_267[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_268[4] | _GEN_19[3] | _GEN_21[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_272[4] | _GEN_22[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_274[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_276[4]
       | _route_buffer_io_enq_bits_flow_egress_node_T_280[4] | _GEN_24[3],
     _GEN_27[0] | _route_buffer_io_enq_bits_flow_egress_node_T_183[3]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_185 | _GEN[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_187[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_190[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_193[3]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_194
       | _route_buffer_io_enq_bits_flow_egress_node_T_196[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_199[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_200[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_201[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_203[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_204[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_208[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_211[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_214[3] | _GEN_3[2]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_222
       | _route_buffer_io_enq_bits_flow_egress_node_T_223[3] | _GEN_4[1] | _GEN_5[0]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_229
       | _route_buffer_io_enq_bits_flow_egress_node_T_230[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_233[3] | _GEN_8[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_235[3]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_236 | _GEN_9[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_241[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_245[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_247[3] | _GEN_13[2] | _GEN_14[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_252[3]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_253
       | _route_buffer_io_enq_bits_flow_egress_node_T_254[3]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_255 | _GEN_15[2] | _GEN_16[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_259[3] | _GEN_17[0]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_266
       | _route_buffer_io_enq_bits_flow_egress_node_T_268[3] | _GEN_21[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_272[3]
       | _route_buffer_io_enq_bits_flow_egress_node_T_276[3] | _GEN_23[1]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_279,
     _GEN_26[2] | _route_buffer_io_enq_bits_flow_egress_node_id_T_177
       | _route_buffer_io_enq_bits_flow_egress_node_T_179[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_181[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_182[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_183[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_187[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_192[2]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_194
       | _route_buffer_io_enq_bits_flow_egress_node_T_202[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_203[2]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_207 | _GEN_0[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_211[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_214[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_215[2]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_217 | _GEN_1[0] | _GEN_2[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_220[2]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_222 | _GEN_4[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_227[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_230[2] | _GEN_7[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_233[2] | _GEN_8[1] | _GEN_9[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_238[2] | _GEN_10[1] | _GEN_11[0]
       | _GEN_12[0] | _route_buffer_io_enq_bits_flow_egress_node_T_247[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_248[2] | _GEN_13[1] | _GEN_14[0]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_253
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_255 | _GEN_15[1] | _GEN_18[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_264[2]
       | _route_buffer_io_enq_bits_flow_egress_node_T_265[2]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_266 | _GEN_20[1] | _GEN_21[0]
       | _GEN_22[1] | _route_buffer_io_enq_bits_flow_egress_node_T_274[2] | _GEN_23[0]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_279 | _GEN_24[1],
     _GEN_28[1] | _route_buffer_io_enq_bits_flow_egress_node_id_T_213
       | _route_buffer_io_enq_bits_flow_egress_node_T_215[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_216[1]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_217 | _GEN_2[0] | _GEN_3[0]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_222
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_224
       | _route_buffer_io_enq_bits_flow_egress_node_T_227[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_230[1] | _GEN_6[0] | _GEN_7[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_233[1] | _GEN_8[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_235[1] | _GEN_9[0] | _GEN_10[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_241[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_243[1] | _GEN_13[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_252[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_254[1]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_255 | _GEN_15[0] | _GEN_16[0]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_266
       | _route_buffer_io_enq_bits_flow_egress_node_T_268[1] | _GEN_19[0] | _GEN_20[0]
       | _GEN_22[0] | _route_buffer_io_enq_bits_flow_egress_node_T_274[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_277[1]
       | _route_buffer_io_enq_bits_flow_egress_node_T_280[1] | _GEN_24[0],
     _GEN_28[0] | _route_buffer_io_enq_bits_flow_egress_node_T_214[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_215[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_216[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_220[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_223[0]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_224
       | _route_buffer_io_enq_bits_flow_egress_node_T_227[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_230[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_233[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_235[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_238[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_241[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_243[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_245[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_247[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_248[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_252[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_254[0]
       | _route_buffer_io_enq_bits_flow_egress_node_id_T_255
       | _route_buffer_io_enq_bits_flow_egress_node_T_259[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_264[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_265[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_267[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_268[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_272[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_274[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_276[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_277[0]
       | _route_buffer_io_enq_bits_flow_egress_node_T_280[0]};	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire [7:0]  _route_buffer_io_enq_bits_flow_egress_node_WIRE =
    (_route_buffer_io_enq_bits_flow_egress_node_id_T_144 ? 8'h83 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_149 ? 8'h8A : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_155 ? 8'h88 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_176 ? 8'h84 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_184 ? 8'h87 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_188 ? 8'h8C : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_225 ? 8'h82 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_242 ? 8'h8B : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_249 ? 8'h86 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_256 ? 8'h85 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_260 ? 8'h89 : 8'h0)
    | (_route_buffer_io_enq_bits_flow_egress_node_id_T_275 ? 8'h81 : 8'h0) | _GEN_29;	// IngressUnit.scala:30:72, Mux.scala:27:73
  wire        at_dest = _route_buffer_io_enq_bits_flow_egress_node_WIRE == 8'h8E;	// IngressUnit.scala:55:59, Mux.scala:27:73
  assign _T_289 = _route_buffer_io_enq_ready & io_in_valid & io_in_bits_head & at_dest;	// IngressUnit.scala:26:28, :55:59, :64:41
  wire        _GEN_30 =
    _T_289 | io_in_valid & _route_buffer_io_enq_ready & io_in_bits_head & ~at_dest;	// IngressUnit.scala:26:28, :55:59, :58:{86,89}, :62:24, :64:{41,53}, :65:26
  wire        _io_vcalloc_req_valid_output =
    _route_buffer_io_deq_valid & _route_q_io_deq_valid & _route_buffer_io_deq_bits_head
    & _vcalloc_buffer_io_enq_ready & _vcalloc_q_io_enq_ready;	// IngressUnit.scala:26:28, :27:23, :75:30, :76:25, :92:41
  wire        _route_buffer_io_deq_ready_T_8 =
    _vcalloc_buffer_io_enq_ready
    & (_route_q_io_deq_valid | ~_route_buffer_io_deq_bits_head)
    & (io_vcalloc_req_ready | ~_route_buffer_io_deq_bits_head)
    & (_vcalloc_q_io_enq_ready | ~_route_buffer_io_deq_bits_head);	// IngressUnit.scala:26:28, :27:23, :75:30, :76:25, :88:30, :94:27, :95:{27,37}, :96:29
  wire        _vcalloc_q_io_enq_valid_T =
    io_vcalloc_req_ready & _io_vcalloc_req_valid_output;	// Decoupled.scala:51:35, IngressUnit.scala:92:41
  wire [7:0]  _c_T_2 =
    {_vcalloc_q_io_deq_bits_vc_sel_3_0,
     _vcalloc_q_io_deq_bits_vc_sel_2_0,
     _vcalloc_q_io_deq_bits_vc_sel_1_0,
     _vcalloc_q_io_deq_bits_vc_sel_0_4,
     _vcalloc_q_io_deq_bits_vc_sel_0_3,
     _vcalloc_q_io_deq_bits_vc_sel_0_2,
     _vcalloc_q_io_deq_bits_vc_sel_0_1,
     _vcalloc_q_io_deq_bits_vc_sel_0_0}
    & {io_out_credit_available_3_0,
       io_out_credit_available_2_0,
       io_out_credit_available_1_0,
       io_out_credit_available_0_4,
       io_out_credit_available_0_3,
       io_out_credit_available_0_2,
       io_out_credit_available_0_1,
       1'h1};	// IngressUnit.scala:76:25, :107:{41,48,74}
  wire        _vcalloc_buffer_io_deq_ready_T_1 =
    io_salloc_req_0_ready & _vcalloc_q_io_deq_valid & (|_c_T_2);	// IngressUnit.scala:76:25, :107:{48,82}, :110:83
  wire        _out_bundle_valid_T =
    _vcalloc_buffer_io_deq_ready_T_1 & _vcalloc_buffer_io_deq_valid;	// Decoupled.scala:51:35, IngressUnit.scala:75:30, :110:83
  reg         out_bundle_valid;	// IngressUnit.scala:116:8
  reg         out_bundle_bits_flit_head;	// IngressUnit.scala:116:8
  reg         out_bundle_bits_flit_tail;	// IngressUnit.scala:116:8
  reg  [72:0] out_bundle_bits_flit_payload;	// IngressUnit.scala:116:8
  reg  [2:0]  out_bundle_bits_flit_flow_vnet_id;	// IngressUnit.scala:116:8
  reg  [8:0]  out_bundle_bits_flit_flow_ingress_node;	// IngressUnit.scala:116:8
  reg  [1:0]  out_bundle_bits_flit_flow_ingress_node_id;	// IngressUnit.scala:116:8
  reg  [8:0]  out_bundle_bits_flit_flow_egress_node;	// IngressUnit.scala:116:8
  reg  [1:0]  out_bundle_bits_flit_flow_egress_node_id;	// IngressUnit.scala:116:8
  reg  [2:0]  out_bundle_bits_out_virt_channel;	// IngressUnit.scala:116:8
  always @(posedge clock) begin
    out_bundle_valid <= _out_bundle_valid_T;	// Decoupled.scala:51:35, IngressUnit.scala:116:8
    out_bundle_bits_flit_head <= _vcalloc_buffer_io_deq_bits_head;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_tail <= _vcalloc_buffer_io_deq_bits_tail;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_payload <= _vcalloc_buffer_io_deq_bits_payload;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_flow_vnet_id <= _vcalloc_buffer_io_deq_bits_flow_vnet_id;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_flow_ingress_node <=
      _vcalloc_buffer_io_deq_bits_flow_ingress_node;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_flow_ingress_node_id <=
      _vcalloc_buffer_io_deq_bits_flow_ingress_node_id;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_flow_egress_node <= _vcalloc_buffer_io_deq_bits_flow_egress_node;	// IngressUnit.scala:75:30, :116:8
    out_bundle_bits_flit_flow_egress_node_id <=
      _vcalloc_buffer_io_deq_bits_flow_egress_node_id;	// IngressUnit.scala:75:30, :116:8
    if (_vcalloc_q_io_deq_bits_vc_sel_0_0 | _vcalloc_q_io_deq_bits_vc_sel_0_1
        | _vcalloc_q_io_deq_bits_vc_sel_0_2 | _vcalloc_q_io_deq_bits_vc_sel_0_3
        | _vcalloc_q_io_deq_bits_vc_sel_0_4)	// IngressUnit.scala:76:25, :123:67
      out_bundle_bits_out_virt_channel <=
        {_vcalloc_q_io_deq_bits_vc_sel_0_4,
         |{_vcalloc_q_io_deq_bits_vc_sel_0_3, _vcalloc_q_io_deq_bits_vc_sel_0_2},
         _vcalloc_q_io_deq_bits_vc_sel_0_3 | _vcalloc_q_io_deq_bits_vc_sel_0_1};	// Cat.scala:33:92, IngressUnit.scala:76:25, :116:8, OneHot.scala:30:18, :32:{14,28}
    else	// IngressUnit.scala:123:67
      out_bundle_bits_out_virt_channel <= 3'h0;	// IngressUnit.scala:51:44, :116:8
  end // always @(posedge)
  `ifndef SYNTHESIS
    always @(posedge clock) begin	// IngressUnit.scala:30:9
      if (~reset & io_in_valid
          & ~(_route_buffer_io_enq_bits_flow_egress_node_id_T_141
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_142
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_143
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_144
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_145
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_146
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_147
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_148
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_149
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_150
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_151
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_152
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_153
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_154
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_155
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_156
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_157
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_158
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_159
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_160
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_161
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_162
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_163
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_164
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_165
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_166
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_167
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_168
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_169
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_170
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_171
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_172
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_173
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_174
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_175
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_176
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_177
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_178
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_179
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_180
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_181
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_182
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_183
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_184
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_185
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_186
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_187
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_188
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_189
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_190
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_191
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_192
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_193
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_194
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_195
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_196
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_197
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_198
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_199
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_200
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_201
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_202
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_203
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_204
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_205
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_206
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_207
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_208
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_209
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_210
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_211
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_212
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_213
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_214
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_215
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_216
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_217
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_218
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_219
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_220
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_221
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_222
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_223
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_224
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_225
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_226
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_227
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_228
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_229
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_230
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_231
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_232
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_233
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_234
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_235
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_236
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_237
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_238
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_239
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_240
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_241
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_242
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_243
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_244
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_245
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_246
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_247
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_248
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_249
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_250
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_251
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_252
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_253
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_254
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_255
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_256
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_257
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_258
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_259
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_260
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_261
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_262
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_263
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_264
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_265
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_266
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_267
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_268
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_269
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_270
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_271
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_272
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_273
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_274
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_275
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_276
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_277
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_278
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_279
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_280
              | _route_buffer_io_enq_bits_flow_egress_node_id_T_281)) begin	// IngressUnit.scala:30:{9,27,72}, package.scala:73:59
        if (`ASSERT_VERBOSE_COND_)	// IngressUnit.scala:30:9
          $error("Assertion failed\n    at IngressUnit.scala:30 assert(!(io.in.valid && !cParam.possibleFlows.toSeq.map(_.egressId.U === io.in.bits.egress_id).orR))\n");	// IngressUnit.scala:30:9
        if (`STOP_COND_)	// IngressUnit.scala:30:9
          $fatal;	// IngressUnit.scala:30:9
      end
      if (~reset & _GEN_30 & ~_route_q_io_enq_ready) begin	// IngressUnit.scala:27:23, :62:24, :64:53, :65:26, :73:{9,36}
        if (`ASSERT_VERBOSE_COND_)	// IngressUnit.scala:73:9
          $error("Assertion failed\n    at IngressUnit.scala:73 assert(!(route_q.io.enq.valid && !route_q.io.enq.ready))\n");	// IngressUnit.scala:73:9
        if (`STOP_COND_)	// IngressUnit.scala:73:9
          $fatal;	// IngressUnit.scala:73:9
      end
      if (~reset & _vcalloc_q_io_enq_valid_T & ~_vcalloc_q_io_enq_ready) begin	// Decoupled.scala:51:35, IngressUnit.scala:76:25, :102:{9,38}
        if (`ASSERT_VERBOSE_COND_)	// IngressUnit.scala:102:9
          $error("Assertion failed\n    at IngressUnit.scala:102 assert(!(vcalloc_q.io.enq.valid && !vcalloc_q.io.enq.ready))\n");	// IngressUnit.scala:102:9
        if (`STOP_COND_)	// IngressUnit.scala:102:9
          $fatal;	// IngressUnit.scala:102:9
      end
    end // always @(posedge)
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM_0;
    logic [31:0] _RANDOM_1;
    logic [31:0] _RANDOM_2;
    logic [31:0] _RANDOM_3;
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        _RANDOM_0 = `RANDOM;
        _RANDOM_1 = `RANDOM;
        _RANDOM_2 = `RANDOM;
        _RANDOM_3 = `RANDOM;
        out_bundle_valid = _RANDOM_0[0];	// IngressUnit.scala:116:8
        out_bundle_bits_flit_head = _RANDOM_0[1];	// IngressUnit.scala:116:8
        out_bundle_bits_flit_tail = _RANDOM_0[2];	// IngressUnit.scala:116:8
        out_bundle_bits_flit_payload = {_RANDOM_0[31:3], _RANDOM_1, _RANDOM_2[11:0]};	// IngressUnit.scala:116:8
        out_bundle_bits_flit_flow_vnet_id = _RANDOM_2[14:12];	// IngressUnit.scala:116:8
        out_bundle_bits_flit_flow_ingress_node = _RANDOM_2[23:15];	// IngressUnit.scala:116:8
        out_bundle_bits_flit_flow_ingress_node_id = _RANDOM_2[25:24];	// IngressUnit.scala:116:8
        out_bundle_bits_flit_flow_egress_node = {_RANDOM_2[31:26], _RANDOM_3[2:0]};	// IngressUnit.scala:116:8
        out_bundle_bits_flit_flow_egress_node_id = _RANDOM_3[4:3];	// IngressUnit.scala:116:8
        out_bundle_bits_out_virt_channel = _RANDOM_3[10:8];	// IngressUnit.scala:116:8
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // not def SYNTHESIS
  Queue_5 route_buffer (	// IngressUnit.scala:26:28
    .clock                            (clock),
    .reset                            (reset),
    .io_enq_valid                     (io_in_valid),
    .io_enq_bits_head                 (io_in_bits_head),
    .io_enq_bits_tail                 (io_in_bits_tail),
    .io_enq_bits_payload              (io_in_bits_payload),
    .io_enq_bits_flow_vnet_id         (3'h1),
    .io_enq_bits_flow_ingress_node    (9'h8E),
    .io_enq_bits_flow_ingress_node_id (2'h1),
    .io_enq_bits_flow_egress_node
      ({1'h0, _route_buffer_io_enq_bits_flow_egress_node_WIRE}),	// IngressUnit.scala:41:50, Mux.scala:27:73
    .io_enq_bits_flow_egress_node_id
      ({1'h0,
        _route_buffer_io_enq_bits_flow_egress_node_id_T_141
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_142
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_143
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_144
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_145
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_146
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_147
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_148
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_149
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_150
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_151
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_152
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_153
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_154
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_155
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_156
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_157
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_158
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_159
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_160
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_161
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_162
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_163
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_164
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_165
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_166
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_167
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_168
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_169
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_170
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_171
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_172
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_173
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_174
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_175
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_176
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_177
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_178
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_179
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_180
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_181
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_182
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_183
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_184
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_185
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_186
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_187
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_188
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_189
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_190
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_191
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_192
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_193
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_194
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_195
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_196
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_197
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_198
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_199
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_200
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_201
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_202
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_203
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_204
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_205
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_206
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_207
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_208
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_209
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_210
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_211
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_212
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_213
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_214
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_215
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_216
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_217
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_218
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_219
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_220
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_221
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_222
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_223
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_224
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_225
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_226
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_227
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_228
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_229
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_230
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_231
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_232
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_233
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_234
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_235
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_236
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_237
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_238
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_239
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_240
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_241
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_242
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_243
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_244
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_245
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_246
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_247
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_248
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_249
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_250
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_251
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_252
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_253
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_254
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_255
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_256
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_257
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_258
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_259
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_260
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_261
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_262
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_263
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_264
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_265
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_266
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_267
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_268
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_269
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_270
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_271
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_272
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_273
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_274
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_275
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_276
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_277
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_278
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_279
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_280
          | _route_buffer_io_enq_bits_flow_egress_node_id_T_281}),	// IngressUnit.scala:30:72, :45:50, Mux.scala:27:73
    .io_enq_bits_virt_channel_id      (3'h0),	// IngressUnit.scala:51:44
    .io_deq_ready                     (_route_buffer_io_deq_ready_T_8),	// IngressUnit.scala:95:37
    .io_enq_ready                     (_route_buffer_io_enq_ready),
    .io_deq_valid                     (_route_buffer_io_deq_valid),
    .io_deq_bits_head                 (_route_buffer_io_deq_bits_head),
    .io_deq_bits_tail                 (_route_buffer_io_deq_bits_tail),
    .io_deq_bits_payload              (_route_buffer_io_deq_bits_payload),
    .io_deq_bits_flow_vnet_id         (_route_buffer_io_deq_bits_flow_vnet_id),
    .io_deq_bits_flow_ingress_node    (_route_buffer_io_deq_bits_flow_ingress_node),
    .io_deq_bits_flow_ingress_node_id (_route_buffer_io_deq_bits_flow_ingress_node_id),
    .io_deq_bits_flow_egress_node     (_route_buffer_io_deq_bits_flow_egress_node),
    .io_deq_bits_flow_egress_node_id  (_route_buffer_io_deq_bits_flow_egress_node_id),
    .io_deq_bits_virt_channel_id      (_route_buffer_io_deq_bits_virt_channel_id)
  );
  Queue_2685 route_q (	// IngressUnit.scala:27:23
    .clock                  (clock),
    .reset                  (reset),
    .io_enq_valid           (_GEN_30),	// IngressUnit.scala:62:24, :64:53, :65:26
    .io_enq_bits_vc_sel_3_0 (_T_289 & io_in_bits_egress_id == 9'h122),	// IngressUnit.scala:63:23, :64:{41,53}, :68:{40,66}
    .io_enq_bits_vc_sel_2_0 (_T_289 & io_in_bits_egress_id == 9'h121),	// IngressUnit.scala:63:23, :64:{41,53}, :68:{40,66}
    .io_enq_bits_vc_sel_1_0 (_T_289 & io_in_bits_egress_id == 9'h120),	// IngressUnit.scala:63:23, :64:{41,53}, :68:{40,66}
    .io_enq_bits_vc_sel_0_1 (~_T_289),	// IngressUnit.scala:63:23, :64:{41,53}, :66:52
    .io_enq_bits_vc_sel_0_2 (~_T_289),	// IngressUnit.scala:63:23, :64:{41,53}, :66:52
    .io_enq_bits_vc_sel_0_3 (~_T_289),	// IngressUnit.scala:63:23, :64:{41,53}, :66:52
    .io_enq_bits_vc_sel_0_4 (~_T_289),	// IngressUnit.scala:63:23, :64:{41,53}, :66:52
    .io_deq_ready
      (_route_buffer_io_deq_ready_T_8 & _route_buffer_io_deq_valid
       & _route_buffer_io_deq_bits_tail),	// IngressUnit.scala:26:28, :95:37, :97:55
    .io_enq_ready           (_route_q_io_enq_ready),
    .io_deq_valid           (_route_q_io_deq_valid),
    .io_deq_bits_vc_sel_3_0 (io_vcalloc_req_bits_vc_sel_3_0),
    .io_deq_bits_vc_sel_2_0 (io_vcalloc_req_bits_vc_sel_2_0),
    .io_deq_bits_vc_sel_1_0 (io_vcalloc_req_bits_vc_sel_1_0),
    .io_deq_bits_vc_sel_0_0 (io_vcalloc_req_bits_vc_sel_0_0),
    .io_deq_bits_vc_sel_0_1 (io_vcalloc_req_bits_vc_sel_0_1),
    .io_deq_bits_vc_sel_0_2 (io_vcalloc_req_bits_vc_sel_0_2),
    .io_deq_bits_vc_sel_0_3 (io_vcalloc_req_bits_vc_sel_0_3),
    .io_deq_bits_vc_sel_0_4 (io_vcalloc_req_bits_vc_sel_0_4)
  );
  Queue_5 vcalloc_buffer (	// IngressUnit.scala:75:30
    .clock                            (clock),
    .reset                            (reset),
    .io_enq_valid
      (_route_buffer_io_deq_valid
       & (_route_q_io_deq_valid | ~_route_buffer_io_deq_bits_head)
       & (io_vcalloc_req_ready | ~_route_buffer_io_deq_bits_head)),	// IngressUnit.scala:26:28, :27:23, :88:{27,30,37}, :89:27
    .io_enq_bits_head                 (_route_buffer_io_deq_bits_head),	// IngressUnit.scala:26:28
    .io_enq_bits_tail                 (_route_buffer_io_deq_bits_tail),	// IngressUnit.scala:26:28
    .io_enq_bits_payload              (_route_buffer_io_deq_bits_payload),	// IngressUnit.scala:26:28
    .io_enq_bits_flow_vnet_id         (_route_buffer_io_deq_bits_flow_vnet_id),	// IngressUnit.scala:26:28
    .io_enq_bits_flow_ingress_node    (_route_buffer_io_deq_bits_flow_ingress_node),	// IngressUnit.scala:26:28
    .io_enq_bits_flow_ingress_node_id (_route_buffer_io_deq_bits_flow_ingress_node_id),	// IngressUnit.scala:26:28
    .io_enq_bits_flow_egress_node     (_route_buffer_io_deq_bits_flow_egress_node),	// IngressUnit.scala:26:28
    .io_enq_bits_flow_egress_node_id  (_route_buffer_io_deq_bits_flow_egress_node_id),	// IngressUnit.scala:26:28
    .io_enq_bits_virt_channel_id      (_route_buffer_io_deq_bits_virt_channel_id),	// IngressUnit.scala:26:28
    .io_deq_ready                     (_vcalloc_buffer_io_deq_ready_T_1),	// IngressUnit.scala:110:83
    .io_enq_ready                     (_vcalloc_buffer_io_enq_ready),
    .io_deq_valid                     (_vcalloc_buffer_io_deq_valid),
    .io_deq_bits_head                 (_vcalloc_buffer_io_deq_bits_head),
    .io_deq_bits_tail                 (_vcalloc_buffer_io_deq_bits_tail),
    .io_deq_bits_payload              (_vcalloc_buffer_io_deq_bits_payload),
    .io_deq_bits_flow_vnet_id         (_vcalloc_buffer_io_deq_bits_flow_vnet_id),
    .io_deq_bits_flow_ingress_node    (_vcalloc_buffer_io_deq_bits_flow_ingress_node),
    .io_deq_bits_flow_ingress_node_id (_vcalloc_buffer_io_deq_bits_flow_ingress_node_id),
    .io_deq_bits_flow_egress_node     (_vcalloc_buffer_io_deq_bits_flow_egress_node),
    .io_deq_bits_flow_egress_node_id  (_vcalloc_buffer_io_deq_bits_flow_egress_node_id),
    .io_deq_bits_virt_channel_id      (_vcalloc_buffer_io_deq_bits_virt_channel_id)
  );
  Queue_2687 vcalloc_q (	// IngressUnit.scala:76:25
    .clock                  (clock),
    .reset                  (reset),
    .io_enq_valid           (_vcalloc_q_io_enq_valid_T),	// Decoupled.scala:51:35
    .io_enq_bits_vc_sel_3_0 (io_vcalloc_resp_vc_sel_3_0),
    .io_enq_bits_vc_sel_2_0 (io_vcalloc_resp_vc_sel_2_0),
    .io_enq_bits_vc_sel_1_0 (io_vcalloc_resp_vc_sel_1_0),
    .io_enq_bits_vc_sel_0_0 (io_vcalloc_resp_vc_sel_0_0),
    .io_enq_bits_vc_sel_0_1 (io_vcalloc_resp_vc_sel_0_1),
    .io_enq_bits_vc_sel_0_2 (io_vcalloc_resp_vc_sel_0_2),
    .io_enq_bits_vc_sel_0_3 (io_vcalloc_resp_vc_sel_0_3),
    .io_enq_bits_vc_sel_0_4 (io_vcalloc_resp_vc_sel_0_4),
    .io_deq_ready           (_vcalloc_buffer_io_deq_bits_tail & _out_bundle_valid_T),	// Decoupled.scala:51:35, IngressUnit.scala:75:30, :111:42
    .io_enq_ready           (_vcalloc_q_io_enq_ready),
    .io_deq_valid           (_vcalloc_q_io_deq_valid),
    .io_deq_bits_vc_sel_3_0 (_vcalloc_q_io_deq_bits_vc_sel_3_0),
    .io_deq_bits_vc_sel_2_0 (_vcalloc_q_io_deq_bits_vc_sel_2_0),
    .io_deq_bits_vc_sel_1_0 (_vcalloc_q_io_deq_bits_vc_sel_1_0),
    .io_deq_bits_vc_sel_0_0 (_vcalloc_q_io_deq_bits_vc_sel_0_0),
    .io_deq_bits_vc_sel_0_1 (_vcalloc_q_io_deq_bits_vc_sel_0_1),
    .io_deq_bits_vc_sel_0_2 (_vcalloc_q_io_deq_bits_vc_sel_0_2),
    .io_deq_bits_vc_sel_0_3 (_vcalloc_q_io_deq_bits_vc_sel_0_3),
    .io_deq_bits_vc_sel_0_4 (_vcalloc_q_io_deq_bits_vc_sel_0_4)
  );
  assign io_vcalloc_req_valid = _io_vcalloc_req_valid_output;	// IngressUnit.scala:92:41
  assign io_salloc_req_0_valid =
    _vcalloc_buffer_io_deq_valid & _vcalloc_q_io_deq_valid & (|_c_T_2);	// IngressUnit.scala:75:30, :76:25, :107:{48,82}, :109:83
  assign io_salloc_req_0_bits_vc_sel_3_0 = _vcalloc_q_io_deq_bits_vc_sel_3_0;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_2_0 = _vcalloc_q_io_deq_bits_vc_sel_2_0;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_1_0 = _vcalloc_q_io_deq_bits_vc_sel_1_0;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_0_0 = _vcalloc_q_io_deq_bits_vc_sel_0_0;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_0_1 = _vcalloc_q_io_deq_bits_vc_sel_0_1;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_0_2 = _vcalloc_q_io_deq_bits_vc_sel_0_2;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_0_3 = _vcalloc_q_io_deq_bits_vc_sel_0_3;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_vc_sel_0_4 = _vcalloc_q_io_deq_bits_vc_sel_0_4;	// IngressUnit.scala:76:25
  assign io_salloc_req_0_bits_tail = _vcalloc_buffer_io_deq_bits_tail;	// IngressUnit.scala:75:30
  assign io_out_0_valid = out_bundle_valid;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_head = out_bundle_bits_flit_head;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_tail = out_bundle_bits_flit_tail;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_payload = out_bundle_bits_flit_payload;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_flow_vnet_id = out_bundle_bits_flit_flow_vnet_id;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_flow_ingress_node = out_bundle_bits_flit_flow_ingress_node;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_flow_ingress_node_id =
    out_bundle_bits_flit_flow_ingress_node_id;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_flow_egress_node = out_bundle_bits_flit_flow_egress_node;	// IngressUnit.scala:116:8
  assign io_out_0_bits_flit_flow_egress_node_id =
    out_bundle_bits_flit_flow_egress_node_id;	// IngressUnit.scala:116:8
  assign io_out_0_bits_out_virt_channel = out_bundle_bits_out_virt_channel;	// IngressUnit.scala:116:8
  assign io_in_ready = _route_buffer_io_enq_ready;	// IngressUnit.scala:26:28
endmodule

