# 寄存器

<!-- CARD BEGIN -->

Chisel中的基本有状态元素是寄存器，表示为Reg。一个Reg保持它的输出值，直到它的时钟上升沿，这时它取它的输入值。**默认情况下，每个Chisel模块都有一个隐式时钟，该时钟被设计中的每个寄存器使用。这使您不必总是在所有代码中指定相同的时钟。**

```scala
class RegisterModule extends Module {
  val io = IO(new Bundle {
    val in  = Input(UInt(12.W))
    val out = Output(UInt(12.W))
  })
  
  val register = Reg(UInt(12.W))
  register := io.in + 1.U
  io.out := register
}

test(new RegisterModule) { c =>
  for (i <- 0 until 100) {
    c.io.in.poke(i.U)
    c.clock.step(1)
    c.io.out.expect((i + 1).U)
  }
}
println("SUCCESS!!")
```

生成的电路中

* 有一个由' ifdef Randomize '分割的块，在模拟开始之前将寄存器初始化为一些随机变量
* “register”在 `posedge clock` 更新

## RegNext

Chisel 有一个方便的寄存器对象与简单的输入连接寄存器。前面的模块可以缩短为下面的模块。注意，这次我们不需要指定寄存器位宽。它从寄存器的输出连接推断出来，在本例中是io.out。

```scala
class RegNextModule extends Module {
  val io = IO(new Bundle {
    val in  = Input(UInt(12.W))
    val out = Output(UInt(12.W))
  })
  
  // register bitwidth is inferred from io.out
  io.out := RegNext(io.in + 1.U)
}
```

## RegInit

RegisterModule中的寄存器初始化为模拟的随机数据。除非另有说明，否则寄存器没有重置值(或重置)。创建一个重置为给定值的寄存器的方法是使用RegInit。

例如，可以用以下命令创建一个初始化为零的12位寄存器。下面两个版本都是有效的，并且做同样的事情:

```scala
val myReg = RegInit(UInt(12.W), 0.U)
val myReg = RegInit(0.U(12.W))
```

第一个版本有两个参数。第一个参数是指定数据类型及其宽度的类型节点。第二个参数是指定重置值的硬件节点，在本例中为0。

第二个版本只有一个参数。它是一个硬件节点，指定复位值，但通常为0.U。

## 控制流

寄存器在控制流方面与 Wire 非常相似。它们具有最后连接语义，可以用when、elsewhen和其他方式有条件地赋值。

```scala
class FindMax extends Module {
  val io = IO(new Bundle {
    val in  = Input(UInt(10.W))
    val max = Output(UInt(10.W))
  })

  val max = RegInit(0.U(10.W))
  when (io.in > max) {
    max := io.in
  }
  io.max := max
}

// ...

  always @(posedge clock) begin
    if (reset) begin // @[cmd7.sc 7:20]
      max <= 10'h0; // @[cmd7.sc 7:20]
    end else if (io_in > max) begin // @[cmd7.sc 8:22]
      max <= io_in; // @[cmd7.sc 9:9]
    end
  end
```

## 寄存器参与运算

在寄存器上调用的操作是在寄存器的输出上执行的，操作的类型取决于寄存器的类型。这意味着你可以写作 `val reg: UInt = Reg(UInt(4.W))`

```scala
class Comb extends Module {
  val io = IO(new Bundle {
    val in  = Input(SInt(12.W))
    val out = Output(SInt(12.W))
  })

  val delay: SInt = Reg(SInt(12.W))
  delay := io.in
  io.out := io.in - delay
}
println(getVerilog(new Comb))
```

# 练习：移位寄存器

```scala
class MyShiftRegister(val init: Int = 1) extends Module {
  val io = IO(new Bundle {
    val in  = Input(Bool())
    val out = Output(UInt(4.W))
  })

  val state = RegInit(UInt(4.W), init.U)

  state := state << 1 | io.in
  io.out := state
}
```

<!-- CARD END -->
<!--ID: 1699769071365-->
