## Introducción

## Mejoras
* Reloj del sistema (clk) en vez de clk_baud (reglas de diseño síncrono)





## Referencias
[1]: "Diseño síncrono de Circuitos Digitales". Miguel Angel Freire Rubio. ETSIST. UPM. Septiembre de 2008 ([PDF](http://www.etsist.upm.es/uploaded/464/DS_Sep_2008.pdf))