################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2020/10/17 16:52:14)
# requested at line 3 in /home/student/wpotaczek/VDIC/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

lab01/mtm_Alu.vp
lab01/tinyalu_tb.sv

################ VHDL Auto-config Directives ################
+dvt_init -work work

lab01/tinyalu_dut/three_cycle_mult.vhd
lab01/tinyalu_dut/single_cycle_add_and_xor.vhd
lab01/tinyalu_dut/tinyalu.vhd

