$date
	Sat Oct 22 22:31:17 2022
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module testbench $end
$var reg 32 ! rQueryData [31:0] $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 1 " checker_start $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 1 # checker_end $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var reg 1 $ checker_run $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var wire 32 % checker_rtl [31:0] $end
$upscope $end
$upscope $end
$scope module testbench $end
$scope module dut_if0 $end
$var reg 32 & checker_lls [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
bx &
bx %
x$
x#
0"
bx !
$end
#10
b0 &
b0 %
0#
0$
#965046
b101 &
b101 %
1$
b101 !
1"
#965047
0"
#965050
b10000 &
b10000 %
#965054
b1000 &
b1000 %
#965058
b100 &
b100 %
#965062
b10 &
b10 %
#965066
b1 &
b1 %
1#
#965070
b0 &
0#
b0 %
0$
#1968276
b10010 !
1"
#1968278
b10010 &
b10010 %
1$
#1968279
0"
#1968282
b1001 &
b1001 %
#1968286
b11100 &
b11100 %
#1968290
b1110 &
b1110 %
#1968294
b111 &
b111 %
#1968298
b10110 &
b10110 %
#1968302
b1011 &
b1011 %
#1968306
b100010 &
b100010 %
#1968310
b10001 &
b10001 %
#1968314
b110100 &
b110100 %
#1968318
b11010 &
b11010 %
#1968322
b1101 &
b1101 %
#1968326
b101000 &
b101000 %
#1968330
b10100 &
b10100 %
#1968334
b1010 &
b1010 %
#1968338
b101 &
b101 %
#1968342
b10000 &
b10000 %
#1968346
b1000 &
b1000 %
#1968350
b100 &
b100 %
#1968354
b10 &
b10 %
#1968358
b1 &
1#
b1 %
#1968362
b0 &
b0 %
0#
0$
#2992603
b11010 !
1"
#2992606
b11010 &
b11010 %
1$
#2992607
0"
#2992610
b1101 &
b1101 %
#2992614
b101000 &
b101000 %
#2992618
b10100 &
b10100 %
#2992622
b1010 &
b1010 %
#2992626
b101 &
b101 %
#2992630
b10000 &
b10000 %
#2992634
b1000 &
b1000 %
#2992638
b100 &
b100 %
#2992642
b10 &
b10 %
#2992646
b1 &
1#
b1 %
#2992650
b0 &
b0 %
0#
0$
#4500012
