2017演算法期末專題
主題：Input Sequence Generator for SystemVerilog Assertion Checking
指導教授：李建模

--------------------------------------
組別：第八組

組員	學號		電話
許睿修	B02502006	0987095138
李東翰	B02502098	0917494365
黃柏承	R03945014	0932205370

--------------------------------------
編譯環境：

	Windows

--------------------------------------
程式編譯方法：

	直接編譯./main產生main.exe

--------------------------------------
程式執行方法：

	在Command Prompt輸入：
		
		main.exe fsm1.v
	
	其中fsm1.v代表官方給的第一份測資，還有fsm2.v和fsm3.v

--------------------------------------
程式執行結果：
	
	在Command Prompt上將印出所有失效的Assertion rule，以及Input Sequence的長度
	另外也會產生Input Sequence的txt檔