TimeQuest Timing Analyzer report for msx_mist
Thu Oct 05 11:48:46 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Setup: 'SPI_SCK'
 16. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Hold: 'SPI_SCK'
 18. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 19. Slow 1200mV 85C Model Recovery: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Removal: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_27'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'SPI_SCK'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Slow 1200mV 85C Model Metastability Report
 34. Slow 1200mV 0C Model Fmax Summary
 35. Slow 1200mV 0C Model Setup Summary
 36. Slow 1200mV 0C Model Hold Summary
 37. Slow 1200mV 0C Model Recovery Summary
 38. Slow 1200mV 0C Model Removal Summary
 39. Slow 1200mV 0C Model Minimum Pulse Width Summary
 40. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 41. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Setup: 'SPI_SCK'
 43. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 44. Slow 1200mV 0C Model Hold: 'SPI_SCK'
 45. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 46. Slow 1200mV 0C Model Recovery: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 47. Slow 1200mV 0C Model Removal: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'SPI_SCK'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Output Enable Times
 57. Minimum Output Enable Times
 58. Output Disable Times
 59. Minimum Output Disable Times
 60. Slow 1200mV 0C Model Metastability Report
 61. Fast 1200mV 0C Model Setup Summary
 62. Fast 1200mV 0C Model Hold Summary
 63. Fast 1200mV 0C Model Recovery Summary
 64. Fast 1200mV 0C Model Removal Summary
 65. Fast 1200mV 0C Model Minimum Pulse Width Summary
 66. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 67. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 68. Fast 1200mV 0C Model Setup: 'SPI_SCK'
 69. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 70. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 71. Fast 1200mV 0C Model Hold: 'SPI_SCK'
 72. Fast 1200mV 0C Model Recovery: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 73. Fast 1200mV 0C Model Removal: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'SPI_SCK'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Output Enable Times
 83. Minimum Output Enable Times
 84. Output Disable Times
 85. Minimum Output Disable Times
 86. Fast 1200mV 0C Model Metastability Report
 87. Multicorner Timing Analysis Summary
 88. Setup Times
 89. Hold Times
 90. Clock to Output Times
 91. Minimum Clock to Output Times
 92. Board Trace Model Assignments
 93. Input Transition Times
 94. Signal Integrity Metrics (Slow 1200mv 0c Model)
 95. Signal Integrity Metrics (Slow 1200mv 85c Model)
 96. Signal Integrity Metrics (Fast 1200mv 0c Model)
 97. Setup Transfers
 98. Hold Transfers
 99. Recovery Transfers
100. Removal Transfers
101. Report TCCS
102. Report RSKM
103. Unconstrained Paths
104. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; msx_mist                                           ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; msx_mist.sdc  ; OK     ; Thu Oct 05 11:48:39 2023 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------------------------+-----------------------------------------------------+
; Clock Name                                      ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                            ; Targets                                             ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------------------------+-----------------------------------------------------+
; CLOCK_27                                        ; Base      ; 37.037 ; 27.0 MHz  ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                   ; { CLOCK_27 }                                        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 46.560 ; 21.48 MHz ; 0.000  ; 23.280 ; 50.00      ; 44        ; 35          ;       ;        ;           ;            ; false    ; CLOCK_27 ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[0] } ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 11.640 ; 85.91 MHz ; 0.000  ; 5.820  ; 50.00      ; 11        ; 35          ;       ;        ;           ;            ; false    ; CLOCK_27 ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[1] } ;
; SPI_SCK                                         ; Base      ; 41.666 ; 24.0 MHz  ; 20.800 ; 41.666 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                   ; { SPI_SCK }                                         ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------------------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                    ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 37.68 MHz  ; 37.68 MHz       ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 88.53 MHz  ; 88.53 MHz       ; SPI_SCK                                         ;      ;
; 100.89 MHz ; 100.89 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                      ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.357  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 10.566 ; 0.000         ;
; SPI_SCK                                         ; 15.364 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                      ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.396 ; 0.000         ;
; SPI_SCK                                         ; 0.443 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.454 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                   ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 53.293 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                   ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 2.734 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 5.510  ; 0.000         ;
; CLOCK_27                                        ; 18.383 ; 0.000         ;
; SPI_SCK                                         ; 20.504 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 22.838 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                   ;
+-------+---------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                         ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 1.357 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.230     ; 9.834      ;
; 1.469 ; emsx_top:emsx|iSltIorq_n  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.230     ; 9.722      ;
; 1.489 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.732      ;
; 1.489 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.230     ; 9.702      ;
; 1.517 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.230     ; 9.674      ;
; 1.527 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.230     ; 9.664      ;
; 1.558 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.663      ;
; 1.573 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.230     ; 9.618      ;
; 1.578 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.230     ; 9.613      ;
; 1.582 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.200     ; 9.636      ;
; 1.596 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.625      ;
; 1.612 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.200     ; 9.606      ;
; 1.617 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.604      ;
; 1.618 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.603      ;
; 1.637 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.719     ; 9.065      ;
; 1.643 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.578      ;
; 1.649 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.572      ;
; 1.650 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.200     ; 9.568      ;
; 1.655 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.566      ;
; 1.697 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.200     ; 9.521      ;
; 1.702 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.519      ;
; 1.710 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.511      ;
; 1.713 ; emsx_top:emsx|iSltAdr[11] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.233     ; 9.475      ;
; 1.717 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.198     ; 9.503      ;
; 1.723 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.472      ;
; 1.723 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.198     ; 9.497      ;
; 1.728 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.233     ; 9.460      ;
; 1.728 ; SDRAM_DQ[6]               ; emsx_top:emsx|RamDbi[6]_OTERM9  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.154     ; 2.179      ;
; 1.740 ; SDRAM_DQ[9]               ; emsx_top:emsx|RamDbi[1]_OTERM35 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.144     ; 2.177      ;
; 1.742 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.200     ; 9.476      ;
; 1.754 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.230     ; 9.437      ;
; 1.755 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.198     ; 9.465      ;
; 1.761 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.434      ;
; 1.768 ; emsx_top:emsx|iSltAdr[3]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.230     ; 9.423      ;
; 1.769 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.686     ; 8.963      ;
; 1.778 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.443      ;
; 1.783 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 9.436      ;
; 1.802 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.198     ; 9.418      ;
; 1.803 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.200     ; 9.415      ;
; 1.808 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.387      ;
; 1.813 ; emsx_top:emsx|ExpSlot3[5] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.719     ; 8.889      ;
; 1.821 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 9.398      ;
; 1.823 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.398      ;
; 1.824 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.371      ;
; 1.839 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.382      ;
; 1.845 ; emsx_top:emsx|iSltAdr[11] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.200     ; 9.373      ;
; 1.849 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.686     ; 8.883      ;
; 1.854 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 9.365      ;
; 1.858 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.198     ; 9.362      ;
; 1.860 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.200     ; 9.358      ;
; 1.862 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.689     ; 8.867      ;
; 1.869 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.352      ;
; 1.879 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.198     ; 9.341      ;
; 1.882 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.339      ;
; 1.883 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.198     ; 9.337      ;
; 1.896 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.198     ; 9.324      ;
; 1.897 ; emsx_top:emsx|ExpSlot3[3] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.227     ; 9.297      ;
; 1.900 ; emsx_top:emsx|iSltAdr[3]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.321      ;
; 1.901 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[3]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.294      ;
; 1.901 ; emsx_top:emsx|iSltAdr[4]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.230     ; 9.290      ;
; 1.901 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.200     ; 9.317      ;
; 1.907 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.314      ;
; 1.919 ; SDRAM_DQ[10]              ; emsx_top:emsx|RamDbi[2]_OTERM31 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.144     ; 1.998      ;
; 1.938 ; emsx_top:emsx|iSltAdr[11] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.203     ; 9.277      ;
; 1.939 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[3]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.256      ;
; 1.939 ; SDRAM_DQ[7]               ; emsx_top:emsx|RamDbi[7]_OTERM13 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.144     ; 1.978      ;
; 1.943 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.198     ; 9.277      ;
; 1.944 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.198     ; 9.276      ;
; 1.945 ; emsx_top:emsx|ExpSlot3[5] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.686     ; 8.787      ;
; 1.949 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.687     ; 8.782      ;
; 1.950 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[3]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.245      ;
; 1.950 ; SDRAM_DQ[4]               ; emsx_top:emsx|RamDbi[4]_OTERM17 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.144     ; 1.967      ;
; 1.950 ; SDRAM_DQ[5]               ; emsx_top:emsx|RamDbi[5]_OTERM21 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.122     ; 1.989      ;
; 1.953 ; emsx_top:emsx|ExpSlot3[1] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.227     ; 9.241      ;
; 1.953 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.203     ; 9.262      ;
; 1.954 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.267      ;
; 1.955 ; SDRAM_DQ[15]              ; emsx_top:emsx|RamDbi[7]_OTERM15 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.121     ; 1.985      ;
; 1.962 ; SDRAM_DQ[2]               ; emsx_top:emsx|RamDbi[2]_OTERM29 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.122     ; 1.977      ;
; 1.963 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[10]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.258      ;
; 1.965 ; SDRAM_DQ[14]              ; emsx_top:emsx|RamDbi[6]_OTERM11 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.121     ; 1.975      ;
; 1.966 ; emsx_top:emsx|iSltAdr[9]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.233     ; 9.222      ;
; 1.967 ; emsx_top:emsx|ExpSlot3[7] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.719     ; 8.735      ;
; 1.972 ; SDRAM_DQ[13]              ; emsx_top:emsx|RamDbi[5]_OTERM23 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.120     ; 1.969      ;
; 1.972 ; SDRAM_DQ[3]               ; emsx_top:emsx|RamDbi[3]_OTERM37 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.121     ; 1.968      ;
; 1.974 ; emsx_top:emsx|iSltAdr[11] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.200     ; 9.244      ;
; 1.982 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.198     ; 9.238      ;
; 1.984 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.211      ;
; 1.985 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.236      ;
; 1.985 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 9.234      ;
; 1.986 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[3]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.226     ; 9.209      ;
; 1.989 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.200     ; 9.229      ;
; 1.993 ; emsx_top:emsx|iSltAdr[3]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.200     ; 9.225      ;
; 1.995 ; SDRAM_DQ[8]               ; emsx_top:emsx|RamDbi[0]_OTERM27 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.126     ; 1.940      ;
; 1.997 ; SDRAM_DQ[12]              ; emsx_top:emsx|RamDbi[4]_OTERM19 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.126     ; 1.938      ;
; 2.001 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[10]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.220      ;
; 2.007 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.214      ;
; 2.008 ; emsx_top:emsx|ExpSlot0[0] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.228     ; 9.185      ;
; 2.015 ; SDRAM_DQ[0]               ; emsx_top:emsx|RamDbi[0]_OTERM25 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.120     ; 1.926      ;
; 2.017 ; SDRAM_DQ[11]              ; emsx_top:emsx|RamDbi[3]_OTERM39 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.124     ; 1.920      ;
; 2.023 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.197     ; 9.198      ;
+-------+---------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                      ;
+--------+------------------------+----------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                              ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 10.566 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[5]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.027     ; 12.688     ;
; 10.643 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[3]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 12.595     ;
; 10.932 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[2]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.042     ; 12.307     ;
; 11.699 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[0]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.033     ; 11.549     ;
; 11.800 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[4]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 11.437     ;
; 11.870 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[7]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 11.367     ;
; 11.949 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[6]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 11.287     ;
; 12.066 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[1]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 11.171     ;
; 12.681 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[1]~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 10.572     ;
; 12.898 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[2]~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 10.355     ;
; 13.008 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[1]~reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 10.234     ;
; 13.015 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[5]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.057     ; 10.209     ;
; 13.125 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[3]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.035     ; 10.121     ;
; 13.246 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[5]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.057     ; 9.978      ;
; 13.315 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[2]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.072     ; 9.894      ;
; 13.361 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[3]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.035     ; 9.885      ;
; 13.412 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[2]~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.027     ; 9.842      ;
; 13.459 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iack                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.038     ; 9.784      ;
; 13.527 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[2]~reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 9.715      ;
; 13.594 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.027     ; 9.660      ;
; 13.612 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[2]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.072     ; 9.597      ;
; 13.840 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[1]~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.027     ; 9.414      ;
; 14.002 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[4]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 9.235      ;
; 14.025 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 9.212      ;
; 14.120 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[5]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.055     ; 9.106      ;
; 14.148 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[0]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 9.070      ;
; 14.191 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|MegaSD_req~reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 9.045      ;
; 14.234 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[4]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.074     ; 8.973      ;
; 14.235 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[3]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.033     ; 9.013      ;
; 14.283 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[5]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.953      ;
; 14.284 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[7]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.952      ;
; 14.285 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.951      ;
; 14.288 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[6]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.948      ;
; 14.288 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.948      ;
; 14.289 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[4]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.947      ;
; 14.290 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[3]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.946      ;
; 14.290 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.946      ;
; 14.295 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[7]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.074     ; 8.912      ;
; 14.364 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[6]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.075     ; 8.842      ;
; 14.379 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[0]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 8.839      ;
; 14.458 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[2]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.070     ; 8.753      ;
; 14.479 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[3]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.046     ; 8.756      ;
; 14.480 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[4]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.074     ; 8.727      ;
; 14.524 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[1]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.074     ; 8.683      ;
; 14.550 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[7]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.074     ; 8.657      ;
; 14.568 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[4]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.668      ;
; 14.569 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[5]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.667      ;
; 14.629 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[6]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.075     ; 8.577      ;
; 14.648 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[4]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 8.584      ;
; 14.648 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[5]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 8.584      ;
; 14.652 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[7]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.043     ; 8.586      ;
; 14.661 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|WarmMSXlogo~reg0                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.033     ; 8.587      ;
; 14.704 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.538      ;
; 14.731 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[6]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 8.506      ;
; 14.746 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[1]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.074     ; 8.461      ;
; 14.748 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iSlt1_linear~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.488      ;
; 14.868 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.374      ;
; 14.942 ; emsx_top:emsx|wrt      ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_SPVDPS0RESETREQ ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.056     ; 8.283      ;
; 15.033 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.032     ; 8.216      ;
; 15.045 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[0]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.197      ;
; 15.045 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[2]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.038     ; 8.198      ;
; 15.045 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[1]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.197      ;
; 15.045 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[3]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.038     ; 8.198      ;
; 15.052 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.190      ;
; 15.056 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.186      ;
; 15.074 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|pseudoStereo~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 8.163      ;
; 15.077 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[1]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 8.155      ;
; 15.077 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[4]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 8.155      ;
; 15.077 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[5]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 8.155      ;
; 15.088 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[2]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.051     ; 8.142      ;
; 15.088 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[3]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.051     ; 8.142      ;
; 15.088 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[6]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.051     ; 8.142      ;
; 15.100 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[2]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.051     ; 8.130      ;
; 15.100 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[3]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.051     ; 8.130      ;
; 15.100 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[6]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.051     ; 8.130      ;
; 15.112 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|extclk3m~reg0                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.130      ;
; 15.187 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|Slot0_req~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 8.055      ;
; 15.189 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iSlt2_linear~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 8.047      ;
; 15.211 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|DecSccA~1_OTERM55                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.054     ; 8.016      ;
; 15.214 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank1[5]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.048     ; 8.019      ;
; 15.214 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank1[6]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.048     ; 8.019      ;
; 15.244 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank2[1]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.051     ; 7.986      ;
; 15.253 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[0]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 7.967      ;
; 15.272 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[5]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 7.965      ;
; 15.354 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[4]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.072     ; 7.855      ;
; 15.378 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|forced_v_mode~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 7.864      ;
; 15.390 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.032     ; 7.859      ;
; 15.394 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|VdpSpeedMode~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.040     ; 7.847      ;
; 15.424 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[7]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.072     ; 7.785      ;
; 15.429 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iPsg2_ena~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.039     ; 7.813      ;
; 15.431 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|DecSccA~1_OTERM57                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.051     ; 7.799      ;
; 15.449 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank3[0]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.050     ; 7.782      ;
; 15.449 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank3[1]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.050     ; 7.782      ;
; 15.449 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank3[2]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.050     ; 7.782      ;
; 15.449 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank3[3]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.050     ; 7.782      ;
; 15.449 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank3[4]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.050     ; 7.782      ;
; 15.450 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|Mapper_req~reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 7.803      ;
; 15.456 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|DecSccA~0_OTERM1                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.050     ; 7.775      ;
; 15.456 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank2[2]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.050     ; 7.775      ;
; 15.456 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank2[3]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.050     ; 7.775      ;
+--------+------------------------+----------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SPI_SCK'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.364 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 5.418      ;
; 15.366 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 5.416      ;
; 15.369 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 5.413      ;
; 15.426 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.079     ; 5.296      ;
; 15.441 ; user_io:user_io|serial_out_rptr[5] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.079     ; 5.281      ;
; 15.549 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 5.234      ;
; 15.551 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 5.232      ;
; 15.553 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 5.230      ;
; 15.555 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 5.228      ;
; 15.555 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 5.228      ;
; 15.559 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 5.224      ;
; 15.623 ; user_io:user_io|serial_out_rptr[4] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.079     ; 5.099      ;
; 15.681 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 5.101      ;
; 15.683 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 5.099      ;
; 15.733 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 5.049      ;
; 15.771 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.079     ; 4.951      ;
; 15.843 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.079     ; 4.879      ;
; 15.898 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.885      ;
; 15.899 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.884      ;
; 15.900 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.883      ;
; 15.901 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.882      ;
; 15.903 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.880      ;
; 15.904 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.879      ;
; 15.905 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.878      ;
; 15.966 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.817      ;
; 15.970 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.813      ;
; 16.020 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.079     ; 4.702      ;
; 16.248 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.535      ;
; 16.250 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.533      ;
; 16.263 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.519      ;
; 16.265 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.517      ;
; 16.269 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.513      ;
; 16.274 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.508      ;
; 16.276 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.506      ;
; 16.280 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.502      ;
; 16.315 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.468      ;
; 16.383 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.399      ;
; 16.385 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.397      ;
; 16.389 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.393      ;
; 16.597 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.080     ; 4.190      ;
; 16.599 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.080     ; 4.188      ;
; 16.603 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.080     ; 4.184      ;
; 16.604 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.179      ;
; 16.606 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.177      ;
; 16.607 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.083     ; 4.177      ;
; 16.609 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.083     ; 4.175      ;
; 16.610 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 4.173      ;
; 16.613 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.169      ;
; 16.613 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.083     ; 4.171      ;
; 16.615 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.167      ;
; 16.622 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.160      ;
; 16.624 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.158      ;
; 16.641 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.141      ;
; 16.643 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.139      ;
; 16.647 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.135      ;
; 16.674 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.108      ;
; 16.674 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.108      ;
; 16.733 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.049      ;
; 16.735 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.047      ;
; 16.763 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.019      ;
; 16.765 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.017      ;
; 16.769 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 4.013      ;
; 16.789 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 3.994      ;
; 16.791 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 3.992      ;
; 16.795 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 3.988      ;
; 16.796 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 3.986      ;
; 16.862 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.080     ; 3.925      ;
; 16.864 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.080     ; 3.923      ;
; 16.868 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.080     ; 3.919      ;
; 16.947 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.080     ; 3.840      ;
; 16.949 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.080     ; 3.838      ;
; 16.954 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 3.829      ;
; 16.956 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 3.827      ;
; 16.957 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.083     ; 3.827      ;
; 16.959 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 3.824      ;
; 16.959 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.083     ; 3.825      ;
; 16.961 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 3.822      ;
; 16.965 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 3.818      ;
; 16.991 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 3.791      ;
; 16.993 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 3.789      ;
; 17.009 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.080     ; 3.778      ;
; 17.011 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.080     ; 3.776      ;
; 17.014 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.080     ; 3.773      ;
; 17.015 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.080     ; 3.772      ;
; 17.021 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 3.762      ;
; 17.024 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.083     ; 3.760      ;
; 17.058 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 3.724      ;
; 17.113 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 3.669      ;
; 17.115 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 3.667      ;
; 17.133 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 3.649      ;
; 17.135 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 3.647      ;
; 17.139 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 3.643      ;
; 17.139 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 3.644      ;
; 17.141 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 3.642      ;
; 17.179 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.085     ; 3.603      ;
; 17.198 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.083     ; 3.586      ;
; 17.200 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.083     ; 3.584      ;
; 17.204 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.083     ; 3.580      ;
; 17.206 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.084     ; 3.577      ;
; 17.212 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.080     ; 3.575      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                                                                                                                    ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.396 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[1]       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.132      ;
; 0.406 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[1]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.143      ;
; 0.408 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[0]       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.144      ;
; 0.408 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[6]       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.144      ;
; 0.410 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[9]       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.146      ;
; 0.410 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[0]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.147      ;
; 0.411 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[1]  ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.145      ;
; 0.411 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[6]  ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.145      ;
; 0.412 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[4]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.149      ;
; 0.412 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[15]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.148      ;
; 0.412 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[21]       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_2401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.139      ;
; 0.414 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[13]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.150      ;
; 0.415 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCC_IN               ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.152      ;
; 0.416 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[4]       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.152      ;
; 0.417 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATAG_IN[1]   ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.150      ;
; 0.417 ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_wdata[6]          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|RegisterMemory:u_register_memory|altsyncram:regs_array_rtl_0|altsyncram_imd1:auto_generated|ram_block1a0~porta_datain_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.150      ;
; 0.419 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[2]  ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.153      ;
; 0.420 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[5]  ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.154      ;
; 0.422 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[2]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.159      ;
; 0.424 ; emsx_top:emsx|eseps2:U06|MtxIdx[8]                                     ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.475      ; 1.153      ;
; 0.425 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[3]             ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.162      ;
; 0.428 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[0]  ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.162      ;
; 0.430 ; emsx_top:emsx|eseps2:U06|MtxIdx[2]                                     ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.475      ; 1.159      ;
; 0.431 ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|fb_addr[3]        ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0|altsyncram_8md1:auto_generated|ram_block1a0~porta_address_reg0        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.157      ;
; 0.433 ; emsx_top:emsx|eseps2:U06|iKeyCol[4]                                    ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.167      ;
; 0.433 ; emsx_top:emsx|eseps2:U06|iKeyCol[7]                                    ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.167      ;
; 0.433 ; emsx_top:emsx|eseps2:U06|KeyRow[0]                                     ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.159      ;
; 0.434 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[4]  ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.168      ;
; 0.434 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[12]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.170      ;
; 0.434 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCOLOR_IN[2]         ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.171      ;
; 0.434 ; sd_card:sd_card|buffer_ptr[6]                                          ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.165      ;
; 0.434 ; emsx_top:emsx|eseps2:U06|MtxIdx[0]                                     ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.475      ; 1.163      ;
; 0.436 ; emsx_top:emsx|eseps2:U06|iKeyCol[3]                                    ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.170      ;
; 0.436 ; emsx_top:emsx|eseps2:U06|iKeyCol[6]                                    ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.170      ;
; 0.438 ; emsx_top:emsx|eseps2:U06|MtxIdx[1]                                     ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.475      ; 1.167      ;
; 0.439 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[5]       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.175      ;
; 0.439 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[10]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.175      ;
; 0.439 ; emsx_top:emsx|eseps2:U06|MtxIdx[4]                                     ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.475      ; 1.168      ;
; 0.440 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[7]       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.176      ;
; 0.440 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[14]      ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.176      ;
; 0.442 ; emsx_top:emsx|eseps2:U06|KeyRow[1]                                     ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.472      ; 1.168      ;
; 0.442 ; sd_card:sd_card|buffer_ptr[2]                                          ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.174      ;
; 0.442 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|tail_s[9]                             ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~portb_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.173      ;
; 0.444 ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|mo_wdata.sign     ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_datain_reg0           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.179      ;
; 0.445 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATAG_IN[0]   ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.178      ;
; 0.445 ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|mo_wdata.value[2] ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_datain_reg0           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.180      ;
; 0.446 ; emsx_top:emsx|eseps2:U06|iKeyCol[5]                                    ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.179      ;
; 0.446 ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|mo_wdata.value[7] ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_datain_reg0           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.481      ; 1.181      ;
; 0.446 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|tail_s[10]                            ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~portb_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.177      ;
; 0.447 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[0]                               ; emsx_top:emsx|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_t8v:auto_generated|ram_block1a0~porta_address_reg0                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.475      ; 1.176      ;
; 0.448 ; emsx_top:emsx|eseps2:U06|iKeyCol[0]                                    ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.182      ;
; 0.448 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|tail_s[7]                             ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~portb_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.179      ;
; 0.450 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATAG_IN[2]   ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.479      ; 1.183      ;
; 0.450 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|head_s[2]                             ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.477      ; 1.181      ;
; 0.451 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[8]       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.187      ;
; 0.451 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCOLOR_IN[3]         ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.188      ;
; 0.451 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[16]       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_2401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 1.178      ;
; 0.452 ; emsx_top:emsx|eseps2:U06|MtxIdx[5]                                     ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.475      ; 1.181      ;
; 0.453 ; osd:osd|cnt[2]~reg1                                                    ; osd:osd|cnt[2]~reg1                                                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|eseps2:U06|iKeyCol[2]                                    ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.187      ;
; 0.453 ; sd_card:sd_card|reply1[0]                                              ; sd_card:sd_card|reply1[0]                                                                                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_card:sd_card|reply0[6]                                              ; sd_card:sd_card|reply0[6]                                                                                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_card:sd_card|reply0[7]                                              ; sd_card:sd_card|reply0[7]                                                                                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|sd_ack_conf                                            ; user_io:user_io|sd_ack_conf                                                                                                                                                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|sd_buff_addr[6]                                        ; user_io:user_io|sd_buff_addr[6]                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|sd_buff_addr[8]                                        ; user_io:user_io|sd_buff_addr[8]                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|sd_buff_addr[0]                                        ; user_io:user_io|sd_buff_addr[0]                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|sd_buff_addr[1]                                        ; user_io:user_io|sd_buff_addr[1]                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|sd_buff_addr[2]                                        ; user_io:user_io|sd_buff_addr[2]                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|sd_buff_addr[5]                                        ; user_io:user_io|sd_buff_addr[5]                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|sd_buff_addr[3]                                        ; user_io:user_io|sd_buff_addr[3]                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|sd_buff_addr[4]                                        ; user_io:user_io|sd_buff_addr[4]                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|sd_buff_addr[7]                                        ; user_io:user_io|sd_buff_addr[7]                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_card:sd_card|conf_buff_ptr[4]                                       ; sd_card:sd_card|conf_buff_ptr[4]                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_card:sd_card|read_state.RD_STATE_SEND_DATA                          ; sd_card:sd_card|read_state.RD_STATE_SEND_DATA                                                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_card:sd_card|read_state.RD_STATE_SEND_TOKEN                         ; sd_card:sd_card|read_state.RD_STATE_SEND_TOKEN                                                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_card:sd_card|card_is_reset                                          ; sd_card:sd_card|card_is_reset                                                                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_card:sd_card|conf_buff_ptr[2]                                       ; sd_card:sd_card|conf_buff_ptr[2]                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_card:sd_card|conf_buff_ptr[0]                                       ; sd_card:sd_card|conf_buff_ptr[0]                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_card:sd_card|conf_buff_ptr[1]                                       ; sd_card:sd_card|conf_buff_ptr[1]                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sd_card:sd_card|conf_buff_ptr[3]                                       ; sd_card:sd_card|conf_buff_ptr[3]                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; emsx_top:emsx|eseps2:U06|Ps2Clk[2]                                     ; emsx_top:emsx|eseps2:U06|Ps2Clk[2]                                                                                                                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|cmd_block.abyte_cnt[0]                                 ; user_io:user_io|cmd_block.abyte_cnt[0]                                                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|cmd_block.abyte_cnt[3]                                 ; user_io:user_io|cmd_block.abyte_cnt[3]                                                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|cmd_block.abyte_cnt[2]                                 ; user_io:user_io|cmd_block.abyte_cnt[2]                                                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|cmd_block.abyte_cnt[1]                                 ; user_io:user_io|cmd_block.abyte_cnt[1]                                                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; img_reset_cnt[10]                                                      ; img_reset_cnt[10]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; img_reset_cnt[12]                                                      ; img_reset_cnt[12]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; img_reset_cnt[11]                                                      ; img_reset_cnt[11]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; img_reset_cnt[14]                                                      ; img_reset_cnt[14]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; img_reset_cnt[13]                                                      ; img_reset_cnt[13]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; img_reset_cnt[15]                                                      ; img_reset_cnt[15]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; img_reset_cnt[16]                                                      ; img_reset_cnt[16]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; img_reset_cnt[18]                                                      ; img_reset_cnt[18]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; img_reset_cnt[17]                                                      ; img_reset_cnt[17]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|ps2_clk                                                ; user_io:user_io|ps2_clk                                                                                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|cnt[2]                                                 ; user_io:user_io|cnt[2]                                                                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|cnt[6]                                                 ; user_io:user_io|cnt[6]                                                                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|cnt[5]                                                 ; user_io:user_io|cnt[5]                                                                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; user_io:user_io|cnt[7]                                                 ; user_io:user_io|cnt[7]                                                                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
+-------+------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SPI_SCK'                                                                                                                                                                                    ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.443 ; osd:osd|sbuf[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.486      ; 1.183      ;
; 0.454 ; user_io:user_io|cmd[5]                ; user_io:user_io|cmd[5]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|cmd[7]                ; user_io:user_io|cmd[7]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|cmd[6]                ; user_io:user_io|cmd[6]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|cmd[2]                ; user_io:user_io|cmd[2]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|cmd[3]                ; user_io:user_io|cmd[3]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|cmd[1]                ; user_io:user_io|cmd[1]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|cmd[0]                ; user_io:user_io|cmd[0]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[9]           ; user_io:user_io|byte_cnt[9]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[8]           ; user_io:user_io|byte_cnt[8]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[5]           ; user_io:user_io|byte_cnt[5]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[3]           ; user_io:user_io|byte_cnt[3]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[4]           ; user_io:user_io|byte_cnt[4]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[1]           ; user_io:user_io|byte_cnt[1]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[0]           ; user_io:user_io|byte_cnt[0]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[2]           ; user_io:user_io|byte_cnt[2]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[6]           ; user_io:user_io|byte_cnt[6]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|byte_cnt[7]           ; user_io:user_io|byte_cnt[7]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|bit_cnt[2]            ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; user_io:user_io|bit_cnt[1]            ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[10]                      ; osd:osd|bcnt[10]                                                                                   ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[8]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.478      ; 1.186      ;
; 0.454 ; osd:osd|bcnt[9]                       ; osd:osd|bcnt[9]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[7]                       ; osd:osd|bcnt[7]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[6]                       ; osd:osd|bcnt[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[5]                       ; osd:osd|bcnt[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[4]                       ; osd:osd|bcnt[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[3]                       ; osd:osd|bcnt[3]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[2]                       ; osd:osd|bcnt[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|bcnt[1]                       ; osd:osd|bcnt[1]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; osd:osd|osd_enable                    ; osd:osd|osd_enable                                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; osd:osd|bcnt[10]                      ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.466      ; 1.175      ;
; 0.455 ; osd:osd|cnt[3]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; osd:osd|cnt[2]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; osd:osd|cnt[1]                        ; osd:osd|cnt[1]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; user_io:user_io|serial_out_rptr[5]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; user_io:user_io|serial_out_rptr[1]    ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; user_io:user_io|serial_out_rptr[2]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; user_io:user_io|serial_out_rptr[4]    ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.746      ;
; 0.456 ; osd:osd|bcnt[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.478      ; 1.188      ;
; 0.458 ; osd:osd|bcnt[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.478      ; 1.190      ;
; 0.458 ; osd:osd|bcnt[9]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.478      ; 1.190      ;
; 0.464 ; osd:osd|sbuf[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.486      ; 1.204      ;
; 0.466 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[0]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; osd:osd|bcnt[0]                       ; osd:osd|bcnt[0]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.758      ;
; 0.467 ; user_io:user_io|spi_receiver_strobe_r ; user_io:user_io|spi_receiver_strobe_r                                                              ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.758      ;
; 0.467 ; osd:osd|cnt[0]                        ; osd:osd|cnt[0]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.758      ;
; 0.468 ; osd:osd|sbuf[0]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.486      ; 1.208      ;
; 0.501 ; user_io:user_io|serial_out_rptr[1]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.792      ;
; 0.508 ; osd:osd|cnt[0]                        ; osd:osd|cnt[1]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.799      ;
; 0.510 ; osd:osd|cnt[0]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.801      ;
; 0.516 ; user_io:user_io|sbuf[3]               ; user_io:user_io|sbuf[4]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.808      ;
; 0.518 ; user_io:user_io|sbuf[3]               ; user_io:user_io|spi_byte_in[4]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.810      ;
; 0.519 ; user_io:user_io|sbuf[5]               ; user_io:user_io|sbuf[6]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.811      ;
; 0.520 ; user_io:user_io|sbuf[5]               ; user_io:user_io|spi_byte_in[6]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.812      ;
; 0.528 ; osd:osd|sbuf[1]                       ; osd:osd|sbuf[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.820      ;
; 0.530 ; osd:osd|cnt[0]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 0.821      ;
; 0.534 ; user_io:user_io|byte_cnt[1]           ; user_io:user_io|byte_cnt[2]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.826      ;
; 0.535 ; osd:osd|bcnt[6]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.478      ; 1.267      ;
; 0.536 ; user_io:user_io|bit_cnt[1]            ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.828      ;
; 0.536 ; osd:osd|sbuf[2]                       ; osd:osd|cmd[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.828      ;
; 0.536 ; osd:osd|sbuf[2]                       ; osd:osd|sbuf[3]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.828      ;
; 0.543 ; osd:osd|sbuf[3]                       ; osd:osd|sbuf[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.835      ;
; 0.544 ; osd:osd|sbuf[3]                       ; osd:osd|cmd[4]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.836      ;
; 0.548 ; osd:osd|sbuf[5]                       ; osd:osd|cmd[6]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.840      ;
; 0.549 ; osd:osd|sbuf[5]                       ; osd:osd|sbuf[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.841      ;
; 0.550 ; user_io:user_io|sbuf[2]               ; user_io:user_io|cmd[3]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.842      ;
; 0.559 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.851      ;
; 0.707 ; user_io:user_io|sbuf[6]               ; user_io:user_io|spi_byte_in[7]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 0.999      ;
; 0.709 ; osd:osd|bcnt[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.478      ; 1.441      ;
; 0.713 ; user_io:user_io|sbuf[4]               ; user_io:user_io|sbuf[5]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.005      ;
; 0.713 ; user_io:user_io|sbuf[4]               ; user_io:user_io|cmd[5]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.005      ;
; 0.717 ; user_io:user_io|sbuf[0]               ; user_io:user_io|cmd[1]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.009      ;
; 0.725 ; osd:osd|sbuf[0]                       ; osd:osd|sbuf[1]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.017      ;
; 0.733 ; osd:osd|sbuf[6]                       ; osd:osd|cmd[7]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.025      ;
; 0.743 ; osd:osd|sbuf[4]                       ; osd:osd|cmd[5]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; osd:osd|sbuf[4]                       ; osd:osd|sbuf[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.036      ;
; 0.750 ; osd:osd|cnt[2]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.041      ;
; 0.752 ; user_io:user_io|serial_out_rptr[4]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.043      ;
; 0.756 ; osd:osd|bcnt[8]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.466      ; 1.476      ;
; 0.757 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.048      ;
; 0.758 ; osd:osd|cnt[1]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.049      ;
; 0.758 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.049      ;
; 0.760 ; osd:osd|cnt[1]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.051      ;
; 0.765 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.056      ;
; 0.767 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; user_io:user_io|sbuf[6]               ; user_io:user_io|cmd[7]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.060      ;
; 0.768 ; osd:osd|sbuf[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.474      ; 1.496      ;
; 0.771 ; osd:osd|bcnt[10]                      ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.478      ; 1.503      ;
; 0.773 ; osd:osd|sbuf[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.474      ; 1.501      ;
; 0.776 ; osd:osd|bcnt[6]                       ; osd:osd|bcnt[7]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.068      ;
; 0.782 ; osd:osd|bcnt[1]                       ; osd:osd|bcnt[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.074      ;
; 0.784 ; user_io:user_io|sbuf[1]               ; user_io:user_io|cmd[2]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.076      ;
; 0.785 ; osd:osd|bcnt[9]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.466      ; 1.505      ;
; 0.788 ; osd:osd|bcnt[0]                       ; osd:osd|bcnt[1]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.080      ;
; 0.789 ; user_io:user_io|byte_cnt[3]           ; user_io:user_io|byte_cnt[4]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.081      ;
; 0.789 ; osd:osd|bcnt[0]                       ; osd:osd|bcnt[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.081      ;
; 0.790 ; osd:osd|bcnt[4]                       ; osd:osd|bcnt[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.080      ; 1.082      ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                       ;
+-------+--------------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.454 ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1                  ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[6]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[5]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[4]                           ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[3]                           ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; emsx_top:emsx|FreeCounter[0]                           ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; emsx_top:emsx|SdrBa[1]~_Duplicate_1                    ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|SdrBa[0]~_Duplicate_1                    ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|SdrSize[0]                               ; emsx_top:emsx|SdrSize[0]              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|SdrSta[2]                                ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|ff_sdr_seq[1]                            ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|ff_sdr_seq[2]                            ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|RstSeq[3]                                ; emsx_top:emsx|RstSeq[3]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|RstSeq[4]                                ; emsx_top:emsx|RstSeq[4]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|RstSeq[2]                                ; emsx_top:emsx|RstSeq[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|RstSeq[1]                                ; emsx_top:emsx|RstSeq[1]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|RstSeq[0]                                ; emsx_top:emsx|RstSeq[0]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|ff_reload_n                              ; emsx_top:emsx|ff_reload_n             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[15]                          ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[14]                          ; emsx_top:emsx|FreeCounter[14]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[13]                          ; emsx_top:emsx|FreeCounter[13]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[12]                          ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[11]                          ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[10]                          ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[9]                           ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[8]                           ; emsx_top:emsx|FreeCounter[8]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; emsx_top:emsx|FreeCounter[7]                           ; emsx_top:emsx|FreeCounter[7]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; emsx_top:emsx|ff_sdr_seq[0]                            ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.758      ;
; 0.500 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.792      ;
; 0.500 ; emsx_top:emsx|FreeCounter[10]                          ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.791      ;
; 0.501 ; emsx_top:emsx|FreeCounter[10]                          ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.792      ;
; 0.504 ; emsx_top:emsx|FreeCounter[8]                           ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.795      ;
; 0.509 ; emsx_top:emsx|ff_mem_seq[1]                            ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.801      ;
; 0.512 ; emsx_top:emsx|ff_mem_seq[1]                            ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.804      ;
; 0.533 ; emsx_top:emsx|FreeCounter[14]                          ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.824      ;
; 0.537 ; emsx_top:emsx|FreeCounter[13]                          ; emsx_top:emsx|FreeCounter[14]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.828      ;
; 0.538 ; emsx_top:emsx|switched_io_ports:U35|Mapper0_ack~reg0   ; emsx_top:emsx|iSlt0_1                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.182      ; 1.042      ;
; 0.694 ; emsx_top:emsx|kanji:U08|kanjiptr2[0]                   ; emsx_top:emsx|RamDbi[6]_OTERM5        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.180      ; 1.196      ;
; 0.734 ; emsx_top:emsx|iSltRst_n                                ; emsx_top:emsx|reset                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.197      ; 1.253      ;
; 0.749 ; emsx_top:emsx|FreeCounter[11]                          ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.040      ;
; 0.752 ; emsx_top:emsx|FreeCounter[5]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.044      ;
; 0.756 ; emsx_top:emsx|FreeCounter[4]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.048      ;
; 0.757 ; emsx_top:emsx|FreeCounter[4]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.049      ;
; 0.766 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; emsx_top:emsx|FreeCounter[7]                           ; emsx_top:emsx|FreeCounter[8]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.057      ;
; 0.769 ; emsx_top:emsx|FreeCounter[7]                           ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.060      ;
; 0.784 ; emsx_top:emsx|ff_mem_seq[1]                            ; emsx_top:emsx|ff_mem_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.076      ;
; 0.798 ; emsx_top:emsx|FreeCounter[13]                          ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.089      ;
; 0.799 ; emsx_top:emsx|ff_sdr_seq[0]                            ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.090      ;
; 0.807 ; emsx_top:emsx|switched_io_ports:U35|io43_id212[5]~reg0 ; emsx_top:emsx|xSltRst_n               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.195      ; 1.324      ;
; 0.825 ; emsx_top:emsx|FreeCounter[0]                           ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.117      ;
; 0.832 ; emsx_top:emsx|ff_mem_seq[0]                            ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.124      ;
; 0.832 ; emsx_top:emsx|ff_mem_seq[0]                            ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.124      ;
; 0.915 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.207      ;
; 0.916 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.208      ;
; 0.918 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.210      ;
; 0.918 ; emsx_top:emsx|FreeCounter[8]                           ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.209      ;
; 0.920 ; emsx_top:emsx|FreeCounter[13]                          ; emsx_top:emsx|RstSeq[3]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.211      ;
; 0.934 ; emsx_top:emsx|ff_sdr_seq[0]                            ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.225      ;
; 0.949 ; emsx_top:emsx|ff_sdr_seq[0]                            ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.240      ;
; 0.968 ; emsx_top:emsx|ff_mem_seq[0]                            ; emsx_top:emsx|ff_mem_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.260      ;
; 1.012 ; emsx_top:emsx|HardRst_cnt[1]                           ; emsx_top:emsx|ff_reload_n             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.181      ; 1.515      ;
; 1.023 ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1                   ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.314      ;
; 1.042 ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1                   ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.333      ;
; 1.047 ; emsx_top:emsx|FreeCounter[3]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.339      ;
; 1.048 ; emsx_top:emsx|FreeCounter[3]                           ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.340      ;
; 1.050 ; emsx_top:emsx|FreeCounter[3]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.342      ;
; 1.059 ; emsx_top:emsx|ff_clk21m_cnt[19]                        ; emsx_top:emsx|power_on_reset          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.194      ; 1.575      ;
; 1.061 ; emsx_top:emsx|RstSeq[0]                                ; emsx_top:emsx|RstSeq[1]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.352      ;
; 1.073 ; emsx_top:emsx|ff_sdr_seq[1]                            ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.364      ;
; 1.089 ; emsx_top:emsx|ff_sdr_seq[1]                            ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.380      ;
; 1.096 ; emsx_top:emsx|ff_sdr_seq[2]                            ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.387      ;
; 1.127 ; emsx_top:emsx|kanji:U08|kanjiptr1[0]                   ; emsx_top:emsx|RamDbi[6]_OTERM5        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.180      ; 1.629      ;
; 1.142 ; emsx_top:emsx|SdrSta[2]                                ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.085      ; 1.439      ;
; 1.148 ; emsx_top:emsx|FreeCounter[9]                           ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.439      ;
; 1.161 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.453      ;
; 1.162 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.454      ;
; 1.164 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.456      ;
; 1.167 ; emsx_top:emsx|FreeCounter[7]                           ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.458      ;
; 1.173 ; emsx_top:emsx|FreeCounter[8]                           ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.464      ;
; 1.174 ; emsx_top:emsx|FreeCounter[8]                           ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.465      ;
; 1.188 ; emsx_top:emsx|FreeCounter[14]                          ; emsx_top:emsx|RstSeq[3]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.479      ;
; 1.198 ; emsx_top:emsx|ff_sdr_seq[2]                            ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.489      ;
; 1.204 ; emsx_top:emsx|ff_sdr_seq[1]                            ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.495      ;
; 1.220 ; emsx_top:emsx|FreeCounter[14]                          ; emsx_top:emsx|RstSeq[0]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.511      ;
; 1.233 ; emsx_top:emsx|FreeCounter[13]                          ; emsx_top:emsx|RstSeq[0]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.524      ;
; 1.241 ; emsx_top:emsx|ff_mem_seq[0]                            ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.533      ;
; 1.241 ; emsx_top:emsx|ff_mem_seq[0]                            ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.533      ;
+-------+--------------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                 ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 53.293 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.360     ; 4.209      ;
; 53.293 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.360     ; 4.209      ;
; 53.293 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.360     ; 4.209      ;
; 53.293 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.360     ; 4.209      ;
; 53.293 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.360     ; 4.209      ;
; 53.293 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.360     ; 4.209      ;
; 53.293 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.360     ; 4.209      ;
; 53.293 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.360     ; 4.209      ;
; 53.293 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.360     ; 4.209      ;
; 53.348 ; emsx_top:emsx|reset          ; emsx_top:emsx|portF4_bit7~_emulated                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.197     ; 4.566      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.182     ; 4.146      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.184     ; 4.144      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.183     ; 4.145      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[2]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.184     ; 4.144      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[1]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.184     ; 4.144      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[3]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.130      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[4]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.130      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[5]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.130      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[6]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.197     ; 4.131      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[7]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.197     ; 4.131      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[8]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.197     ; 4.131      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[9]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.197     ; 4.131      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[16]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 4.129      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[17]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 4.129      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[18]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 4.129      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[19]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 4.129      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[20]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.130      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[21]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.130      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[13]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.130      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[12]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.130      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[11]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.130      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[9]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 4.129      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[8]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 4.129      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[0]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.197     ; 4.131      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[1]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.197     ; 4.131      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[0]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.197     ; 4.131      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[1]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.197     ; 4.131      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[9]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 4.129      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[10]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 4.129      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[10]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.199     ; 4.129      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[11]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.130      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[12]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.130      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[13]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.130      ;
; 53.783 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|DACout                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.130      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.194     ; 4.133      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.194     ; 4.133      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.194     ; 4.133      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.129      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.129      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.129      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.129      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.129      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.129      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.129      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.198     ; 4.129      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.204     ; 4.123      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.202     ; 4.125      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.201     ; 4.126      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.201     ; 4.126      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.201     ; 4.126      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.201     ; 4.126      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.201     ; 4.126      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.201     ; 4.126      ;
; 53.784 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.202     ; 4.125      ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                           ;
+-------+---------------------+---------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                                         ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 2.734 ; emsx_top:emsx|reset ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_PAL_MODE~_emulated     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.723      ; 3.779      ;
; 2.734 ; emsx_top:emsx|reset ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_INTERLACE_MODE         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.723      ; 3.779      ;
; 2.734 ; emsx_top:emsx|reset ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_Y_DOTS                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.723      ; 3.779      ;
; 2.734 ; emsx_top:emsx|reset ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R9_2PAGE_MODE              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.723      ; 3.779      ;
; 2.801 ; emsx_top:emsx|reset ; emsx_top:emsx|ExpSlot3[2]                                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.679      ; 3.802      ;
; 2.801 ; emsx_top:emsx|reset ; emsx_top:emsx|ExpSlot3[4]                                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.679      ; 3.802      ;
; 2.801 ; emsx_top:emsx|reset ; emsx_top:emsx|ExpSlot3[5]                                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.679      ; 3.802      ;
; 2.801 ; emsx_top:emsx|reset ; emsx_top:emsx|ExpSlot3[7]                                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.679      ; 3.802      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_PAL_MODE       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 3.779      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_INTERLACE_MODE ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 3.779      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_c[4]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.200      ; 3.788      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_c[5]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.200      ; 3.788      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_c[7]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.200      ; 3.788      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_c[6]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.200      ; 3.788      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_rst_ch_c                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.787      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_c[3]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.200      ; 3.788      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_c[2]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.200      ; 3.788      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_c[1]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.200      ; 3.788      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_c[0]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.200      ; 3.788      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_c[0]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.200      ; 3.788      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_c[1]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.200      ; 3.788      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_c[2]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.200      ; 3.788      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_c[3]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.200      ; 3.788      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_rst_ch_b                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.787      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_rst_ch_a                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.787      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_rst_ch_d                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.787      ;
; 3.266 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_rst_ch_e                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|VDP:U20|VDP_NTSC_PAL:U_VDP_NTSC_PAL|FF_SSTATE.SSTATE_B            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.192      ; 3.781      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|VDP:U20|VDP_NTSC_PAL:U_VDP_NTSC_PAL|FF_SSTATE.SSTATE_A            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.192      ; 3.781      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|VDP:U20|VDP_NTSC_PAL:U_VDP_NTSC_PAL|FF_SSTATE.SSTATE_C            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.192      ; 3.781      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|FF_VSYNC_N                              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.193      ; 3.782      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|clkdiv3[1]                                                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.194      ; 3.783      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|clkdiv[0]                                                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.194      ; 3.783      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|cpuclk                                                            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.194      ; 3.783      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|clkdiv[1]                                                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.194      ; 3.783      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|iSltDat[3]                                                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.200      ; 3.789      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[10]                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[6]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[5]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[7]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[4]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[11]                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[9]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[8]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[3]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[0]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[0]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[1]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[1]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[2]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[2]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[3]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[4]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[5]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[6]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[7]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[8]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[9]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_b[11]                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.788      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_b[9]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.788      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_b[10]                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.788      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_b[8]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.788      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[7]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.788      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[8]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.788      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[9]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.788      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[10]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.788      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[11]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.199      ; 3.788      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[3]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[7]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[5]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[4]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[6]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[2]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[1]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[0]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_a[0]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_a[1]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_a[2]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_a[3]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_a[4]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_a[5]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_a[6]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_c[3]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 3.785      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_c[6]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 3.785      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_c[4]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 3.785      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_c[7]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 3.785      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_c[5]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 3.785      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_c[0]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 3.785      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_c[0]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_c[1]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 3.785      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_c[1]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_c[2]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 3.785      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_c[2]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_c[3]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 3.786      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_c[4]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 3.785      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_c[5]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 3.785      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_c[6]                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 3.785      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_d[9]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_d[10]                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
; 3.267 ; emsx_top:emsx|reset ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_d[11]                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.198      ; 3.787      ;
+-------+---------------------+---------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; 5.510 ; 5.730        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[1]_OTERM33       ;
; 5.513 ; 5.733        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[10]         ;
; 5.513 ; 5.733        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[11]         ;
; 5.513 ; 5.733        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[12]         ;
; 5.513 ; 5.733        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[7]          ;
; 5.513 ; 5.733        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[8]          ;
; 5.513 ; 5.733        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[9]          ;
; 5.513 ; 5.733        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ;
; 5.513 ; 5.733        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSize[0]              ;
; 5.513 ; 5.733        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[2]               ;
; 5.513 ; 5.733        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[0]           ;
; 5.513 ; 5.733        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[1]           ;
; 5.513 ; 5.733        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[2]           ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[13]         ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[14]         ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[15]         ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM5        ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM7        ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[0]               ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[1]               ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[2]               ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[3]               ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[4]               ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[0]~_Duplicate_1  ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[0]               ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_reload_n             ;
; 5.514 ; 5.734        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|iSlt0_1                 ;
; 5.515 ; 5.735        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[2]_OTERM29       ;
; 5.515 ; 5.735        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[5]_OTERM21       ;
; 5.515 ; 5.735        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM9        ;
; 5.515 ; 5.735        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[1]               ;
; 5.516 ; 5.736        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[0]_OTERM27       ;
; 5.516 ; 5.736        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[3]_OTERM39       ;
; 5.516 ; 5.736        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[4]_OTERM19       ;
; 5.517 ; 5.737        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[0]_OTERM25       ;
; 5.517 ; 5.737        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[3]_OTERM37       ;
; 5.517 ; 5.737        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[5]_OTERM23       ;
; 5.517 ; 5.737        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM11       ;
; 5.517 ; 5.737        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[7]_OTERM15       ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[0]          ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[1]          ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[2]          ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[3]          ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[4]          ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[5]          ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[6]          ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[1]_OTERM35       ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[2]_OTERM31       ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[4]_OTERM17       ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[7]_OTERM13       ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_mem_seq[0]           ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_mem_seq[1]           ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|power_on_reset          ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|reset                   ;
; 5.518 ; 5.738        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|xSltRst_n               ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[0]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[10]~en           ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[11]~en           ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[12]~en           ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[13]~en           ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[14]~en           ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[15]~en           ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[2]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[3]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[4]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[5]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[6]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[7]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[8]~en            ;
; 5.620 ; 5.778        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[9]~en            ;
; 5.621 ; 5.779        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[1]               ;
; 5.623 ; 5.781        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[1]~en            ;
; 5.625 ; 5.778        ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[4]               ;
; 5.625 ; 5.778        ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[1]               ;
; 5.627 ; 5.780        ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[11]              ;
; 5.627 ; 5.780        ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[9]               ;
; 5.628 ; 5.781        ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[2]               ;
; 5.628 ; 5.781        ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[3]               ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[0]               ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[11]              ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[12]              ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[14]              ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[15]              ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[3]               ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[6]               ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[7]               ;
; 5.632 ; 5.790        ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[8]               ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_27'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+
; 18.383 ; 18.383       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.383 ; 18.383       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.383 ; 18.383       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.410 ; 18.410       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                                          ;
; 18.442 ; 18.442       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                                          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                                          ;
; 18.594 ; 18.594       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.627 ; 18.627       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                                          ;
; 18.652 ; 18.652       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.652 ; 18.652       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.652 ; 18.652       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SPI_SCK'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; 20.504 ; 20.739       ; 0.235          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 20.504 ; 20.739       ; 0.235          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_we_reg       ;
; 20.506 ; 20.741       ; 0.235          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 20.508 ; 20.743       ; 0.235          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ;
; 20.508 ; 20.743       ; 0.235          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_we_reg       ;
; 20.510 ; 20.745       ; 0.235          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; 20.587 ; 20.807       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~reg0                                                                      ;
; 20.589 ; 20.809       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~en                                                                        ;
; 20.590 ; 20.810       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[0]                                                                 ;
; 20.590 ; 20.810       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[1]                                                                 ;
; 20.590 ; 20.810       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[2]                                                                 ;
; 20.590 ; 20.810       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[3]                                                                 ;
; 20.590 ; 20.810       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[4]                                                                 ;
; 20.590 ; 20.810       ; 0.220          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[5]                                                                 ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[4]                                                                             ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[5]                                                                             ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[6]                                                                             ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[7]                                                                             ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[3]                                                                            ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[4]                                                                            ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[5]                                                                            ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[6]                                                                            ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[0]                                                                     ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[1]                                                                     ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[2]                                                                     ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[3]                                                                     ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[4]                                                                     ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[5]                                                                     ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[6]                                                                     ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[7]                                                                     ;
; 20.604 ; 20.824       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_receiver_strobe_r                                                              ;
; 20.606 ; 20.826       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[0]                                                                         ;
; 20.606 ; 20.826       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[1]                                                                         ;
; 20.606 ; 20.826       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[2]                                                                         ;
; 20.606 ; 20.826       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[0]                                                                             ;
; 20.606 ; 20.826       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[1]                                                                             ;
; 20.606 ; 20.826       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[2]                                                                             ;
; 20.606 ; 20.826       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[3]                                                                             ;
; 20.606 ; 20.826       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[0]                                                                            ;
; 20.606 ; 20.826       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[1]                                                                            ;
; 20.606 ; 20.826       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[2]                                                                            ;
; 20.606 ; 20.826       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[4]                                                                    ;
; 20.606 ; 20.826       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[6]                                                                    ;
; 20.606 ; 20.826       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[7]                                                                    ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[0]                                                                    ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[1]                                                                    ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[2]                                                                    ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[3]                                                                    ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[5]                                                                    ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[11]                                                       ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[15]                                                       ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[17]                                                       ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[19]                                                       ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[1]                                                        ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[23]                                                       ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[25]                                                       ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[27]                                                       ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[31]                                                       ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[3]                                                        ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[7]                                                        ;
; 20.607 ; 20.827       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[9]                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[0]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[1]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[2]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[3]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[4]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[8]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[9]                                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[0]                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[10]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[12]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[13]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[14]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[16]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[18]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[20]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[21]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[22]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[24]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[26]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[28]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[29]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[2]                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[30]                                                       ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[4]                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[5]                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[6]                                                        ;
; 20.608 ; 20.828       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[8]                                                        ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[5]                                                                        ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[6]                                                                        ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[7]                                                                        ;
; 20.609 ; 20.829       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transfer_end_r                                                                 ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[0]                                                                                    ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[10]                                                                                   ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[1]                                                                                    ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[2]                                                                                    ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[3]                                                                                    ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[4]                                                                                    ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[5]                                                                                    ;
; 20.611 ; 20.831       ; 0.220          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[6]                                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------+
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0]                                      ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1]                                      ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2]                                      ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3]                                      ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4]                                      ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5]                                      ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6]                                      ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7]                                      ;
; 22.838 ; 23.239       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8]                                      ;
; 22.839 ; 23.240       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[0]           ;
; 22.839 ; 23.240       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[1]           ;
; 22.839 ; 23.240       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[2]           ;
; 22.839 ; 23.240       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[3]           ;
; 22.839 ; 23.240       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[4]           ;
; 22.839 ; 23.240       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[5]           ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[0]            ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[1]            ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[2]            ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[3]            ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[4]            ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[5]            ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[6]            ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[7]            ;
; 22.840 ; 23.241       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[8]            ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[0]    ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[1]    ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[2]    ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[3]    ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[4]    ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[5]    ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[6]    ;
; 22.846 ; 23.247       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[7]    ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[0]    ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[1]    ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[2]    ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[3]    ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[4]    ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[5]    ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[6]    ;
; 22.891 ; 23.292       ; 0.401          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[7]    ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[0]            ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[1]            ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[2]            ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[3]            ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[4]            ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[5]            ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[6]            ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[7]            ;
; 22.899 ; 23.300       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[8]            ;
; 22.900 ; 23.301       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[0]           ;
; 22.900 ; 23.301       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[1]           ;
; 22.900 ; 23.301       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[2]           ;
; 22.900 ; 23.301       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[3]           ;
; 22.900 ; 23.301       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[4]           ;
; 22.900 ; 23.301       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[5]           ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0]                                      ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1]                                      ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2]                                      ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3]                                      ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4]                                      ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5]                                      ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6]                                      ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7]                                      ;
; 22.901 ; 23.302       ; 0.401          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8]                                      ;
; 22.952 ; 23.172       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R9_2PAGE_MODE                           ;
; 22.952 ; 23.172       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_INTERLACE_MODE                      ;
; 22.952 ; 23.172       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_PAL_MODE~_emulated                  ;
; 22.952 ; 23.172       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_Y_DOTS                              ;
; 22.959 ; 23.179       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ExpSlot3[2]                                                                    ;
; 22.959 ; 23.179       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ExpSlot3[4]                                                                    ;
; 22.959 ; 23.179       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ExpSlot3[5]                                                                    ;
; 22.959 ; 23.179       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ExpSlot3[7]                                                                    ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|odata.AR[0]                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|odata.DR[2]                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|odata.EG                    ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|odata.ML[1]                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|odata.ML[2]                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|odata.TL[0]                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|odata.TL[2]                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|odata.TL[3]                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|odata.TL[5]                 ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|user_voice_wdata.AR[0]                       ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|user_voice_wdata.DR[2]                       ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|user_voice_wdata.EG                          ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|user_voice_wdata.ML[2]                       ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|user_voice_wdata.TL[2]                       ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|user_voice_wdata.TL[3]                       ;
; 22.972 ; 23.192       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|user_voice_wdata.TL[5]                       ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[0]                                                                       ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[12]                                                                      ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[2]                                                                       ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[3]                                                                       ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[4]                                                                       ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[5]                                                                       ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|VoiceRom:ROM2413|data.AM    ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|VoiceRom:ROM2413|data.AR[1] ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|VoiceRom:ROM2413|data.EG    ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|VoiceRom:ROM2413|data.KL[0] ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|VoiceRom:ROM2413|data.SL[3] ;
; 22.973 ; 23.193       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|VoiceRom:ROM2413|data.WF    ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; 3.859 ; 4.315 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; 6.070 ; 6.284 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; 2.726 ; 3.095 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; 5.253 ; 5.549 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 2.194 ; 2.208 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.908 ; 1.921 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.661 ; 1.684 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.974 ; 1.969 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.960 ; 1.964 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.983 ; 1.986 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.982 ; 1.986 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 2.194 ; 2.208 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.992 ; 1.997 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.927 ; 1.941 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 2.169 ; 2.196 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 2.017 ; 2.011 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.906 ; 1.919 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.934 ; 1.939 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.957 ; 1.964 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.971 ; 1.965 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.973 ; 1.981 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; -1.730 ; -2.084 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; -0.283 ; -0.614 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; -0.965 ; -1.253 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; -4.354 ; -4.625 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; -0.535 ; -0.639 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; -0.535 ; -0.639 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; -0.581 ; -0.688 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; -0.537 ; -0.641 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; -0.539 ; -0.643 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; -0.537 ; -0.641 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; -0.537 ; -0.641 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; -0.539 ; -0.643 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; -0.535 ; -0.639 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; -0.536 ; -0.640 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+---------------+------------+--------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+--------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 10.254 ; 9.995 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 5.348  ; 5.149 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 8.530  ; 8.376 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 8.530  ; 8.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 8.336  ; 7.990 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 8.439  ; 8.075 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 8.495  ; 8.376 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 8.474  ; 8.137 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 8.496  ; 8.167 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 8.755  ; 8.481 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 8.501  ; 7.990 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 8.438  ; 7.970 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 8.631  ; 8.395 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 8.755  ; 8.481 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 8.365  ; 8.078 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 8.495  ; 8.174 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 8.434  ; 8.136 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 8.662  ; 8.498 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 8.662  ; 8.498 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 8.398  ; 8.040 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 8.554  ; 8.181 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 8.464  ; 8.092 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 8.478  ; 8.033 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 8.427  ; 8.265 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 8.536  ; 8.154 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 4.648  ; 4.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 4.479  ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 4.480  ; 4.233 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 4.648  ; 4.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 4.648  ; 4.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 4.485  ; 4.253 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 4.476  ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 4.479  ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 4.480  ; 4.233 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 4.478  ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 4.477  ; 4.245 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 4.480  ; 4.233 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 4.480  ; 4.248 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 4.478  ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 4.478  ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 1.414  ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 6.704  ; 6.107 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 4.478  ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 4.653  ; 4.407 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 4.476  ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 4.474  ; 4.227 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 6.704  ; 6.107 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 4.476  ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 4.476  ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 4.474  ; 4.227 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 4.478  ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 4.479  ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 4.475  ; 4.228 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 4.475  ; 4.228 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 4.479  ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;        ; 1.327 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+--------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.872 ; 9.619 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 4.677 ; 4.481 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 7.545 ; 7.209 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 7.731 ; 7.438 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 7.545 ; 7.209 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 7.644 ; 7.289 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 7.698 ; 7.579 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 7.677 ; 7.349 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 7.698 ; 7.378 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 7.574 ; 7.189 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 7.704 ; 7.208 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 7.643 ; 7.189 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 7.829 ; 7.597 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 7.946 ; 7.679 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 7.574 ; 7.293 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 7.698 ; 7.385 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 7.639 ; 7.349 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 7.604 ; 7.243 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 7.857 ; 7.695 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 7.604 ; 7.255 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 7.754 ; 7.391 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 7.669 ; 7.307 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 7.674 ; 7.243 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 7.633 ; 7.472 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 7.738 ; 7.366 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 3.942 ; 3.700 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 3.943 ; 3.701 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 4.111 ; 3.869 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 4.111 ; 3.869 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 3.948 ; 3.720 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 3.943 ; 3.701 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 3.943 ; 3.701 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 3.942 ; 3.700 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 3.940 ; 3.712 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 3.943 ; 3.701 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 3.944 ; 3.716 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 3.942 ; 3.700 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 0.912 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.938 ; 3.696 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.942 ; 3.700 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 4.115 ; 3.873 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.938 ; 3.696 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 6.167 ; 5.575 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.940 ; 3.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.938 ; 3.696 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.942 ; 3.700 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 3.941 ; 3.699 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 3.943 ; 3.701 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 3.939 ; 3.697 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 3.939 ; 3.697 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 3.943 ; 3.701 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 0.823 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.781 ; 9.611 ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 4.135 ; 3.862 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 4.139 ; 3.866 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 4.347 ; 4.065 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 4.138 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 4.138 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 4.137 ; 3.864 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 4.138 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 4.138 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 4.138 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 4.135 ; 3.862 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 6.368 ; 5.726 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 4.137 ; 3.864 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 4.137 ; 3.864 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 4.135 ; 3.862 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 4.139 ; 3.866 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 4.138 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 4.138 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.389 ; 9.219 ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.608 ; 3.339 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.612 ; 3.343 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.816 ; 3.538 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.611 ; 3.342 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.611 ; 3.342 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.610 ; 3.341 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.611 ; 3.342 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.611 ; 3.342 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.610 ; 3.341 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.608 ; 3.339 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.840 ; 5.202 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.610 ; 3.341 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.610 ; 3.341 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.608 ; 3.339 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.612 ; 3.343 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.611 ; 3.342 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.611 ; 3.342 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.535     ; 9.705     ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.907     ; 4.180     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.911     ; 4.184     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 4.144     ; 4.426     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.909     ; 4.182     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.907     ; 4.180     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.771     ; 6.413     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.909     ; 4.182     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.909     ; 4.182     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.907     ; 4.180     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.911     ; 4.184     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.910     ; 4.183     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.146     ; 9.316     ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.383     ; 3.652     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.387     ; 3.656     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.614     ; 3.892     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.386     ; 3.655     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.386     ; 3.655     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.385     ; 3.654     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.386     ; 3.655     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.386     ; 3.655     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.385     ; 3.654     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.383     ; 3.652     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.246     ; 5.884     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.385     ; 3.654     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.385     ; 3.654     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.383     ; 3.652     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.387     ; 3.656     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.386     ; 3.655     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.386     ; 3.655     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 39.63 MHz  ; 39.63 MHz       ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 92.78 MHz  ; 92.78 MHz       ; SPI_SCK                                         ;      ;
; 103.22 MHz ; 103.22 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.947  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 11.331 ; 0.000         ;
; SPI_SCK                                         ; 15.593 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.382 ; 0.000         ;
; SPI_SCK                                         ; 0.402 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.402 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                    ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 53.699 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                    ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 2.422 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 5.513  ; 0.000         ;
; CLOCK_27                                        ; 18.385 ; 0.000         ;
; SPI_SCK                                         ; 20.512 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 22.852 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                    ;
+-------+---------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                         ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 1.947 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.275      ;
; 1.952 ; SDRAM_DQ[6]               ; emsx_top:emsx|RamDbi[6]_OTERM9  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.051     ; 2.059      ;
; 1.961 ; SDRAM_DQ[9]               ; emsx_top:emsx|RamDbi[1]_OTERM35 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.044     ; 2.057      ;
; 1.962 ; emsx_top:emsx|iSltIorq_n  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.260      ;
; 2.063 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.203     ; 9.160      ;
; 2.079 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.143      ;
; 2.091 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.131      ;
; 2.098 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 9.150      ;
; 2.110 ; SDRAM_DQ[10]              ; emsx_top:emsx|RamDbi[2]_OTERM31 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.044     ; 1.908      ;
; 2.115 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 9.107      ;
; 2.119 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.203     ; 9.104      ;
; 2.132 ; SDRAM_DQ[7]               ; emsx_top:emsx|RamDbi[7]_OTERM13 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.044     ; 1.886      ;
; 2.140 ; SDRAM_DQ[4]               ; emsx_top:emsx|RamDbi[4]_OTERM17 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.044     ; 1.878      ;
; 2.142 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 9.106      ;
; 2.142 ; SDRAM_DQ[5]               ; emsx_top:emsx|RamDbi[5]_OTERM21 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.023     ; 1.897      ;
; 2.148 ; SDRAM_DQ[2]               ; emsx_top:emsx|RamDbi[2]_OTERM29 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.023     ; 1.891      ;
; 2.151 ; SDRAM_DQ[14]              ; emsx_top:emsx|RamDbi[6]_OTERM11 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.022     ; 1.889      ;
; 2.152 ; SDRAM_DQ[15]              ; emsx_top:emsx|RamDbi[7]_OTERM15 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.022     ; 1.888      ;
; 2.162 ; SDRAM_DQ[3]               ; emsx_top:emsx|RamDbi[3]_OTERM37 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.022     ; 1.878      ;
; 2.169 ; SDRAM_DQ[13]              ; emsx_top:emsx|RamDbi[5]_OTERM23 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.021     ; 1.872      ;
; 2.178 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 9.070      ;
; 2.185 ; SDRAM_DQ[12]              ; emsx_top:emsx|RamDbi[4]_OTERM19 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.027     ; 1.850      ;
; 2.199 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 9.045      ;
; 2.200 ; SDRAM_DQ[8]               ; emsx_top:emsx|RamDbi[0]_OTERM27 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.027     ; 1.835      ;
; 2.208 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 9.040      ;
; 2.214 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 9.033      ;
; 2.214 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.176     ; 9.035      ;
; 2.216 ; SDRAM_DQ[0]               ; emsx_top:emsx|RamDbi[0]_OTERM25 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.021     ; 1.825      ;
; 2.219 ; SDRAM_DQ[11]              ; emsx_top:emsx|RamDbi[3]_OTERM39 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.024     ; 1.819      ;
; 2.226 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 9.001      ;
; 2.235 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 9.009      ;
; 2.237 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 9.007      ;
; 2.241 ; emsx_top:emsx|iSltAdr[11] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.207     ; 8.978      ;
; 2.250 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.997      ;
; 2.253 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.666     ; 8.507      ;
; 2.253 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.207     ; 8.966      ;
; 2.262 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 8.965      ;
; 2.265 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 8.979      ;
; 2.270 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.176     ; 8.979      ;
; 2.279 ; emsx_top:emsx|iSltAdr[3]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.203     ; 8.944      ;
; 2.280 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.967      ;
; 2.292 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 8.935      ;
; 2.342 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.905      ;
; 2.361 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.204     ; 8.861      ;
; 2.378 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.869      ;
; 2.380 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.867      ;
; 2.392 ; emsx_top:emsx|iSltAdr[11] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.180     ; 8.853      ;
; 2.393 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 8.855      ;
; 2.395 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 8.853      ;
; 2.402 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[3]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 8.825      ;
; 2.402 ; emsx_top:emsx|iSltAdr[4]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.203     ; 8.821      ;
; 2.404 ; emsx_top:emsx|ExpSlot3[5] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.666     ; 8.356      ;
; 2.404 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.639     ; 8.382      ;
; 2.404 ; emsx_top:emsx|iSltAdr[12] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.180     ; 8.841      ;
; 2.408 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.839      ;
; 2.420 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 8.807      ;
; 2.430 ; emsx_top:emsx|iSltAdr[3]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.176     ; 8.819      ;
; 2.431 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 8.817      ;
; 2.438 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[3]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 8.789      ;
; 2.441 ; SDRAM_DQ[1]               ; emsx_top:emsx|RamDbi[1]_OTERM33 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -1.036     ; 1.585      ;
; 2.442 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.180     ; 8.803      ;
; 2.455 ; emsx_top:emsx|iSltAdr[9]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.207     ; 8.764      ;
; 2.461 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 8.787      ;
; 2.467 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.780      ;
; 2.468 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[3]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 8.759      ;
; 2.471 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.179     ; 8.775      ;
; 2.473 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.774      ;
; 2.477 ; emsx_top:emsx|ExpSlot3[3] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.202     ; 8.747      ;
; 2.479 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.768      ;
; 2.496 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 8.752      ;
; 2.498 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.180     ; 8.747      ;
; 2.502 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.745      ;
; 2.503 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.744      ;
; 2.507 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.179     ; 8.739      ;
; 2.510 ; emsx_top:emsx|ExpSlot3[7] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.666     ; 8.250      ;
; 2.530 ; emsx_top:emsx|ExpSlot3[1] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.202     ; 8.694      ;
; 2.533 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.714      ;
; 2.536 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.198     ; 8.692      ;
; 2.537 ; emsx_top:emsx|iSltAdr[14] ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.179     ; 8.709      ;
; 2.538 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.643     ; 8.244      ;
; 2.544 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.181     ; 8.700      ;
; 2.552 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 8.696      ;
; 2.553 ; emsx_top:emsx|iSltAdr[4]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.176     ; 8.696      ;
; 2.554 ; emsx_top:emsx|ExpSlot3[2] ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.640     ; 8.231      ;
; 2.555 ; emsx_top:emsx|ExpSlot3[5] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.639     ; 8.231      ;
; 2.572 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrAdr[10]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 8.676      ;
; 2.573 ; emsx_top:emsx|ExpSlot0[0] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.202     ; 8.651      ;
; 2.581 ; emsx_top:emsx|iSltAdr[10] ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.207     ; 8.638      ;
; 2.581 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.179     ; 8.665      ;
; 2.587 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 8.661      ;
; 2.592 ; emsx_top:emsx|iSltAdr[7]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.198     ; 8.636      ;
; 2.593 ; emsx_top:emsx|PpiPortA[1] ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.654      ;
; 2.595 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 8.653      ;
; 2.598 ; emsx_top:emsx|iSltAdr[2]  ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 8.650      ;
; 2.606 ; emsx_top:emsx|iSltAdr[9]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.180     ; 8.639      ;
; 2.606 ; emsx_top:emsx|iSltAdr[15] ; emsx_top:emsx|SdrAdr[3]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.199     ; 8.621      ;
; 2.608 ; emsx_top:emsx|PpiPortA[0] ; emsx_top:emsx|SdrAdr[10]        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.177     ; 8.640      ;
; 2.614 ; emsx_top:emsx|PpiPortA[2] ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.178     ; 8.633      ;
; 2.620 ; emsx_top:emsx|iSltAdr[11] ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.184     ; 8.621      ;
; 2.628 ; emsx_top:emsx|ExpSlot3[3] ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.175     ; 8.622      ;
+-------+---------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                       ;
+--------+------------------------+----------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                              ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 11.331 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[5]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.008     ; 11.943     ;
; 11.387 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[3]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.021     ; 11.874     ;
; 11.647 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[2]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.019     ; 11.616     ;
; 12.416 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[0]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.013     ; 10.853     ;
; 12.500 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[4]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.021     ; 10.761     ;
; 12.574 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[7]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.021     ; 10.687     ;
; 12.635 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[6]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.020     ; 10.627     ;
; 12.773 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[1]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.021     ; 10.488     ;
; 13.446 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[1]~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.008     ; 9.828      ;
; 13.601 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[2]~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.008     ; 9.673      ;
; 13.641 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[5]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.036     ; 9.605      ;
; 13.730 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[5]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.037     ; 9.515      ;
; 13.737 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[3]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.015     ; 9.530      ;
; 13.747 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[1]~reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.016     ; 9.519      ;
; 13.820 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[3]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.016     ; 9.446      ;
; 13.954 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[2]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.047     ; 9.281      ;
; 14.013 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iack                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.018     ; 9.251      ;
; 14.046 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[2]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.048     ; 9.188      ;
; 14.048 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.008     ; 9.226      ;
; 14.066 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[2]~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.007     ; 9.209      ;
; 14.181 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[2]~reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.016     ; 9.085      ;
; 14.427 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[4]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.022     ; 8.833      ;
; 14.447 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[1]~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.007     ; 8.828      ;
; 14.534 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.022     ; 8.726      ;
; 14.553 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[5]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.033     ; 8.696      ;
; 14.643 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[3]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.012     ; 8.627      ;
; 14.687 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|MegaSD_req~reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.572      ;
; 14.726 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[0]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.041     ; 8.515      ;
; 14.807 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[4]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 8.426      ;
; 14.815 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[0]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.042     ; 8.425      ;
; 14.869 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[2]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.044     ; 8.369      ;
; 14.881 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[7]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 8.352      ;
; 14.899 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[4]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.050     ; 8.333      ;
; 14.933 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[7]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.326      ;
; 14.933 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[5]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.326      ;
; 14.935 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.324      ;
; 14.937 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[6]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.322      ;
; 14.937 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.322      ;
; 14.939 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[4]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.320      ;
; 14.939 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[3]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.320      ;
; 14.939 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.320      ;
; 14.942 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[6]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.048     ; 8.292      ;
; 14.973 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[7]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.050     ; 8.259      ;
; 15.023 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[4]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.026     ; 8.233      ;
; 15.023 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[5]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.026     ; 8.233      ;
; 15.034 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[6]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 8.199      ;
; 15.075 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[7]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.021     ; 8.186      ;
; 15.098 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[1]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 8.135      ;
; 15.108 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[3]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.151      ;
; 15.134 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[6]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.022     ; 8.126      ;
; 15.172 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[1]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.050     ; 8.060      ;
; 15.180 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|WarmMSXlogo~reg0                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.013     ; 8.089      ;
; 15.188 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[4]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.071      ;
; 15.189 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[5]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 8.070      ;
; 15.290 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.016     ; 7.976      ;
; 15.376 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iSlt1_linear~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 7.883      ;
; 15.447 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[2]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 7.807      ;
; 15.447 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[3]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 7.807      ;
; 15.447 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[6]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 7.807      ;
; 15.477 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|pseudoStereo~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.022     ; 7.783      ;
; 15.490 ; emsx_top:emsx|wrt      ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_SPVDPS0RESETREQ ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.029     ; 7.763      ;
; 15.495 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.012     ; 7.775      ;
; 15.498 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.016     ; 7.768      ;
; 15.499 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[1]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.026     ; 7.757      ;
; 15.499 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[4]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.026     ; 7.757      ;
; 15.499 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[5]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.026     ; 7.757      ;
; 15.525 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[0]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.016     ; 7.741      ;
; 15.525 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[1]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.016     ; 7.741      ;
; 15.525 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[2]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 7.729      ;
; 15.525 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[3]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 7.729      ;
; 15.525 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[6]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 7.729      ;
; 15.528 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[2]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.016     ; 7.738      ;
; 15.528 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[3]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.016     ; 7.738      ;
; 15.554 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|extclk3m~reg0                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.017     ; 7.711      ;
; 15.620 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[5]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.022     ; 7.640      ;
; 15.638 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[0]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.038     ; 7.606      ;
; 15.644 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|Slot0_req~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.017     ; 7.621      ;
; 15.658 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.016     ; 7.608      ;
; 15.662 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.016     ; 7.604      ;
; 15.674 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank1[5]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.025     ; 7.583      ;
; 15.674 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank1[6]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.025     ; 7.583      ;
; 15.698 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank2[1]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 7.556      ;
; 15.720 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|DecSccA~1_OTERM55                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.031     ; 7.531      ;
; 15.722 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[4]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.046     ; 7.514      ;
; 15.770 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|Mapper_req~reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.008     ; 7.504      ;
; 15.786 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|VdpSpeedMode~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.018     ; 7.478      ;
; 15.793 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iSlt2_linear~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.023     ; 7.466      ;
; 15.796 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[7]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.046     ; 7.440      ;
; 15.819 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.012     ; 7.451      ;
; 15.836 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id008_n~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.019     ; 7.427      ;
; 15.857 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[6]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.045     ; 7.380      ;
; 15.884 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|DecSccA~1_OTERM57                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.028     ; 7.370      ;
; 15.909 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank3[0]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.027     ; 7.346      ;
; 15.909 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank3[1]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.027     ; 7.346      ;
; 15.909 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank3[2]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.027     ; 7.346      ;
; 15.909 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank3[3]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.027     ; 7.346      ;
; 15.909 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank3[4]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.027     ; 7.346      ;
; 15.917 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|DecSccA~0_OTERM1                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.027     ; 7.338      ;
; 15.917 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank2[2]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.027     ; 7.338      ;
; 15.917 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank2[3]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.027     ; 7.338      ;
+--------+------------------------+----------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SPI_SCK'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.593 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 5.095      ;
; 15.594 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 5.094      ;
; 15.598 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 5.090      ;
; 15.791 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; 0.030      ; 5.041      ;
; 15.807 ; user_io:user_io|serial_out_rptr[5] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; 0.030      ; 5.025      ;
; 15.872 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.817      ;
; 15.873 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.816      ;
; 15.873 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.816      ;
; 15.874 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.815      ;
; 15.877 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.812      ;
; 15.878 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.811      ;
; 15.894 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 4.794      ;
; 15.897 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 4.791      ;
; 15.946 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 4.742      ;
; 15.978 ; user_io:user_io|serial_out_rptr[4] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; 0.030      ; 4.854      ;
; 16.115 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; 0.030      ; 4.717      ;
; 16.173 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.516      ;
; 16.174 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.515      ;
; 16.176 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.513      ;
; 16.177 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.512      ;
; 16.189 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; 0.030      ; 4.643      ;
; 16.225 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.464      ;
; 16.226 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.463      ;
; 16.229 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.460      ;
; 16.230 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.459      ;
; 16.234 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.455      ;
; 16.352 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; 0.030      ; 4.480      ;
; 16.466 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 4.222      ;
; 16.467 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 4.221      ;
; 16.468 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 4.220      ;
; 16.469 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 4.219      ;
; 16.471 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 4.217      ;
; 16.473 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 4.215      ;
; 16.531 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.158      ;
; 16.534 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.155      ;
; 16.583 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 4.105      ;
; 16.583 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.179     ; 4.106      ;
; 16.584 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 4.104      ;
; 16.588 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 4.100      ;
; 16.767 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.921      ;
; 16.769 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.919      ;
; 16.770 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.918      ;
; 16.772 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.916      ;
; 16.807 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.176     ; 3.885      ;
; 16.808 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.176     ; 3.884      ;
; 16.812 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.176     ; 3.880      ;
; 16.819 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.869      ;
; 16.821 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.867      ;
; 16.843 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.845      ;
; 16.844 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.844      ;
; 16.848 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.840      ;
; 16.862 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.832      ;
; 16.863 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.831      ;
; 16.867 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.827      ;
; 16.875 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.816      ;
; 16.876 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.815      ;
; 16.880 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.811      ;
; 16.884 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.804      ;
; 16.887 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.801      ;
; 16.923 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.765      ;
; 16.924 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.764      ;
; 16.928 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.760      ;
; 16.936 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.752      ;
; 17.033 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.658      ;
; 17.034 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.657      ;
; 17.038 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.653      ;
; 17.080 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.614      ;
; 17.081 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.613      ;
; 17.085 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.609      ;
; 17.108 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.176     ; 3.584      ;
; 17.111 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.176     ; 3.581      ;
; 17.158 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.530      ;
; 17.160 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.176     ; 3.532      ;
; 17.160 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.528      ;
; 17.167 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.524      ;
; 17.168 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.523      ;
; 17.172 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.519      ;
; 17.176 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.515      ;
; 17.177 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.517      ;
; 17.179 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.512      ;
; 17.179 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.515      ;
; 17.195 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.499      ;
; 17.196 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.498      ;
; 17.200 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.494      ;
; 17.219 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.469      ;
; 17.224 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.464      ;
; 17.227 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.461      ;
; 17.228 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.463      ;
; 17.238 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.456      ;
; 17.260 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.428      ;
; 17.261 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.427      ;
; 17.265 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.423      ;
; 17.276 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.180     ; 3.412      ;
; 17.334 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.357      ;
; 17.337 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.354      ;
; 17.381 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.313      ;
; 17.384 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.174     ; 3.310      ;
; 17.386 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.177     ; 3.305      ;
; 17.400 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.176     ; 3.292      ;
; 17.401 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; -0.176     ; 3.291      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                                                                                                                    ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.382 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[1]               ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.037      ;
; 0.388 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[1]                     ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.045      ;
; 0.389 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[21]               ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_2401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.418      ; 1.037      ;
; 0.390 ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_wdata[6]                  ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|RegisterMemory:u_register_memory|altsyncram:regs_array_rtl_0|altsyncram_imd1:auto_generated|ram_block1a0~porta_datain_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.043      ;
; 0.391 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[0]               ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.046      ;
; 0.392 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[6]               ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.047      ;
; 0.392 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[0]                     ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.049      ;
; 0.394 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[9]               ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.049      ;
; 0.395 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[4]                     ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.052      ;
; 0.396 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[1]          ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.049      ;
; 0.396 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[15]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.051      ;
; 0.398 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATAG_IN[1]           ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.051      ;
; 0.398 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[6]          ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.051      ;
; 0.398 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[13]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.053      ;
; 0.399 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCC_IN                       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.055      ;
; 0.400 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[4]               ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.055      ;
; 0.401 ; sd_card:sd_card|conf_buff_ptr[4]                                               ; sd_card:sd_card|conf_buff_ptr[4]                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_card:sd_card|conf_buff_ptr[2]                                               ; sd_card:sd_card|conf_buff_ptr[2]                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_card:sd_card|conf_buff_ptr[0]                                               ; sd_card:sd_card|conf_buff_ptr[0]                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_card:sd_card|conf_buff_ptr[1]                                               ; sd_card:sd_card|conf_buff_ptr[1]                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_card:sd_card|conf_buff_ptr[3]                                               ; sd_card:sd_card|conf_buff_ptr[3]                                                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; img_reset_cnt[27]                                                              ; img_reset_cnt[27]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; img_reset_cnt[25]                                                              ; img_reset_cnt[25]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; img_reset_cnt[21]                                                              ; img_reset_cnt[21]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; img_reset_cnt[20]                                                              ; img_reset_cnt[20]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; img_reset_cnt[19]                                                              ; img_reset_cnt[19]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; img_reset_cnt[22]                                                              ; img_reset_cnt[22]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; img_reset_cnt[23]                                                              ; img_reset_cnt[23]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; img_reset_cnt[24]                                                              ; img_reset_cnt[24]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; img_reset_cnt[26]                                                              ; img_reset_cnt[26]                                                                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDTRCLRREQ               ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|VDPCMDTRCLRREQ                                                                                                           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_INTERRUPT:U_INTERRUPT|FF_HSYNC_INT_N                 ; emsx_top:emsx|VDP:U20|VDP_INTERRUPT:U_INTERRUPT|FF_HSYNC_INT_N                                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; emsx_top:emsx|VDP:U20|VDP_INTERRUPT:U_INTERRUPT|FF_VSYNC_INT_N                 ; emsx_top:emsx|VDP:U20|VDP_INTERRUPT:U_INTERRUPT|FF_VSYNC_INT_N                                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_PERIOD_CNT[2] ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_PERIOD_CNT[2]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_PERIOD_CNT[1] ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_PERIOD_CNT[1]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_CLK_CNT[3]    ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_CLK_CNT[3]                                                                                                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_CLK_CNT[1]    ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FF_BLINK_CLK_CNT[1]                                                                                                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_card:sd_card|sd_rd                                                          ; sd_card:sd_card|sd_rd                                                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[15]                                                                ; osd:osd|cnt[15]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[14]                                                                ; osd:osd|cnt[14]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[13]                                                                ; osd:osd|cnt[13]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[12]                                                                ; osd:osd|cnt[12]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[11]                                                                ; osd:osd|cnt[11]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[10]                                                                ; osd:osd|cnt[10]                                                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[9]                                                                 ; osd:osd|cnt[9]                                                                                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[8]                                                                 ; osd:osd|cnt[8]                                                                                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[7]                                                                 ; osd:osd|cnt[7]                                                                                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[6]                                                                 ; osd:osd|cnt[6]                                                                                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[5]                                                                 ; osd:osd|cnt[5]                                                                                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[4]~reg1                                                            ; osd:osd|cnt[4]~reg1                                                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[3]~reg1                                                            ; osd:osd|cnt[3]~reg1                                                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[2]~reg1                                                            ; osd:osd|cnt[2]~reg1                                                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[1]~reg1                                                            ; osd:osd|cnt[1]~reg1                                                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VENCODE:U21|FF_SEQ[2]                                            ; emsx_top:emsx|VENCODE:U21|FF_SEQ[2]                                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[4]                                       ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[4]                                                                                                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[3]                                       ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[3]                                                                                                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[2]                                       ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[2]                                                                                                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[1]                                       ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[1]                                                                                                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VENCODE:U21|FF_WINDOW_V                                          ; emsx_top:emsx|VENCODE:U21|FF_WINDOW_V                                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VENCODE:U21|FF_PAL_MODE                                          ; emsx_top:emsx|VENCODE:U21|FF_PAL_MODE                                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VENCODE:U21|FF_SEQ[1]                                            ; emsx_top:emsx|VENCODE:U21|FF_SEQ[1]                                                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[9]                          ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[9]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[8]                          ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[8]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[7]                          ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[7]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[6]                          ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[6]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[5]                          ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[5]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[4]                          ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[4]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[3]                          ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[3]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[2]                          ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[2]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[1]                          ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|XPOSITIONR[1]                                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[2]          ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.055      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SSG:U_SSG|FF_WINDOW_X                                ; emsx_top:emsx|VDP:U20|VDP_SSG:U_SSG|FF_WINDOW_X                                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PAT_GEN[0]          ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC123M:U_VDP_GRAPHIC123M|FF_PAT_GEN[0]                                                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[7]         ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[7]                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[6]         ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[6]                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[5]         ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[5]                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[4]         ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[4]                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[3]         ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[3]                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[2]         ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[2]                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[1]         ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|FIFOADDR_IN[1]                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_TEXT12:U_VDP_TEXT12|BLINK[0]                         ; emsx_top:emsx|VDP:U20|VDP_TEXT12:U_VDP_TEXT12|BLINK[0]                                                                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_TEXT12:U_VDP_TEXT12|TXWINDOWX                        ; emsx_top:emsx|VDP:U20|VDP_TEXT12:U_VDP_TEXT12|TXWINDOWX                                                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_TEXT12:U_VDP_TEXT12|TXCOLORCODE                      ; emsx_top:emsx|VDP:U20|VDP_TEXT12:U_VDP_TEXT12|TXCOLORCODE                                                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_PALETTE_IN                ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_PALETTE_IN                                                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_PALETTE_WR_ACK            ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_PALETTE_WR_ACK                                                                                                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[8]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[8]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[8]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[8]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[0]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[0]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[0]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[0]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[1]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[1]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[1]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[1]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[6]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[6]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[6]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[6]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[5]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[5]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[5]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[5]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[3]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[3]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[3]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[3]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[4]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS3S4SPCOLLISIONXV[4]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[4]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[4]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[7]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDPS5S6SPCOLLISIONYV[7]                                                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
+-------+--------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SPI_SCK'                                                                                                                                                                                     ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; user_io:user_io|cmd[5]                ; user_io:user_io|cmd[5]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|cmd[7]                ; user_io:user_io|cmd[7]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|cmd[6]                ; user_io:user_io|cmd[6]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|byte_cnt[9]           ; user_io:user_io|byte_cnt[9]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|byte_cnt[8]           ; user_io:user_io|byte_cnt[8]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|byte_cnt[5]           ; user_io:user_io|byte_cnt[5]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|byte_cnt[3]           ; user_io:user_io|byte_cnt[3]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|byte_cnt[4]           ; user_io:user_io|byte_cnt[4]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|byte_cnt[1]           ; user_io:user_io|byte_cnt[1]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|byte_cnt[0]           ; user_io:user_io|byte_cnt[0]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|byte_cnt[2]           ; user_io:user_io|byte_cnt[2]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|byte_cnt[6]           ; user_io:user_io|byte_cnt[6]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; user_io:user_io|byte_cnt[7]           ; user_io:user_io|byte_cnt[7]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[10]                      ; osd:osd|bcnt[10]                                                                                   ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[9]                       ; osd:osd|bcnt[9]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[7]                       ; osd:osd|bcnt[7]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[6]                       ; osd:osd|bcnt[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[5]                       ; osd:osd|bcnt[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[4]                       ; osd:osd|bcnt[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[3]                       ; osd:osd|bcnt[3]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[2]                       ; osd:osd|bcnt[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|bcnt[1]                       ; osd:osd|bcnt[1]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[3]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[2]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; osd:osd|cnt[1]                        ; osd:osd|cnt[1]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; user_io:user_io|cmd[2]                ; user_io:user_io|cmd[2]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|cmd[3]                ; user_io:user_io|cmd[3]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|cmd[1]                ; user_io:user_io|cmd[1]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|cmd[0]                ; user_io:user_io|cmd[0]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|bit_cnt[2]            ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; user_io:user_io|bit_cnt[1]            ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; osd:osd|osd_enable                    ; osd:osd|osd_enable                                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.669      ;
; 0.405 ; user_io:user_io|serial_out_rptr[5]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; user_io:user_io|serial_out_rptr[1]    ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; user_io:user_io|serial_out_rptr[2]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; user_io:user_io|serial_out_rptr[4]    ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.669      ;
; 0.417 ; osd:osd|bcnt[0]                       ; osd:osd|bcnt[0]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; osd:osd|cnt[0]                        ; osd:osd|cnt[0]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.684      ;
; 0.418 ; user_io:user_io|spi_receiver_strobe_r ; user_io:user_io|spi_receiver_strobe_r                                                              ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.684      ;
; 0.418 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[0]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.684      ;
; 0.422 ; osd:osd|sbuf[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.429      ; 1.081      ;
; 0.424 ; osd:osd|bcnt[10]                      ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.417      ; 1.071      ;
; 0.428 ; osd:osd|bcnt[8]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.423      ; 1.081      ;
; 0.430 ; osd:osd|bcnt[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.423      ; 1.083      ;
; 0.432 ; osd:osd|bcnt[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.423      ; 1.085      ;
; 0.432 ; osd:osd|bcnt[9]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.423      ; 1.085      ;
; 0.442 ; osd:osd|sbuf[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.429      ; 1.101      ;
; 0.444 ; osd:osd|sbuf[0]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.429      ; 1.103      ;
; 0.467 ; osd:osd|cnt[0]                        ; osd:osd|cnt[1]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.734      ;
; 0.468 ; user_io:user_io|serial_out_rptr[1]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.732      ;
; 0.469 ; osd:osd|cnt[0]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.736      ;
; 0.484 ; user_io:user_io|sbuf[3]               ; user_io:user_io|sbuf[4]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.751      ;
; 0.486 ; user_io:user_io|sbuf[3]               ; user_io:user_io|spi_byte_in[4]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.753      ;
; 0.488 ; user_io:user_io|sbuf[5]               ; user_io:user_io|spi_byte_in[6]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.755      ;
; 0.488 ; user_io:user_io|sbuf[5]               ; user_io:user_io|sbuf[6]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.755      ;
; 0.494 ; osd:osd|sbuf[1]                       ; osd:osd|sbuf[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.760      ;
; 0.494 ; osd:osd|cnt[0]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.761      ;
; 0.495 ; user_io:user_io|byte_cnt[1]           ; user_io:user_io|byte_cnt[2]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.762      ;
; 0.496 ; user_io:user_io|bit_cnt[1]            ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.762      ;
; 0.500 ; osd:osd|bcnt[6]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.423      ; 1.153      ;
; 0.501 ; osd:osd|sbuf[2]                       ; osd:osd|cmd[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.767      ;
; 0.501 ; osd:osd|sbuf[2]                       ; osd:osd|sbuf[3]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.767      ;
; 0.508 ; osd:osd|sbuf[3]                       ; osd:osd|sbuf[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.774      ;
; 0.509 ; osd:osd|sbuf[3]                       ; osd:osd|cmd[4]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.775      ;
; 0.511 ; osd:osd|sbuf[5]                       ; osd:osd|cmd[6]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.777      ;
; 0.512 ; user_io:user_io|sbuf[2]               ; user_io:user_io|cmd[3]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.778      ;
; 0.512 ; osd:osd|sbuf[5]                       ; osd:osd|sbuf[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.778      ;
; 0.527 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.793      ;
; 0.633 ; user_io:user_io|sbuf[4]               ; user_io:user_io|sbuf[5]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.900      ;
; 0.633 ; user_io:user_io|sbuf[4]               ; user_io:user_io|cmd[5]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.900      ;
; 0.639 ; user_io:user_io|sbuf[0]               ; user_io:user_io|cmd[1]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.905      ;
; 0.653 ; osd:osd|bcnt[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.423      ; 1.306      ;
; 0.654 ; user_io:user_io|sbuf[6]               ; user_io:user_io|spi_byte_in[7]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.921      ;
; 0.668 ; osd:osd|sbuf[0]                       ; osd:osd|sbuf[1]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.934      ;
; 0.678 ; osd:osd|sbuf[6]                       ; osd:osd|cmd[7]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.944      ;
; 0.686 ; osd:osd|sbuf[4]                       ; osd:osd|cmd[5]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.952      ;
; 0.687 ; osd:osd|sbuf[4]                       ; osd:osd|sbuf[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.953      ;
; 0.690 ; osd:osd|bcnt[8]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.417      ; 1.337      ;
; 0.697 ; osd:osd|cnt[2]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.964      ;
; 0.703 ; user_io:user_io|serial_out_rptr[4]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.967      ;
; 0.706 ; osd:osd|cnt[1]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.973      ;
; 0.708 ; osd:osd|bcnt[10]                      ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.423      ; 1.361      ;
; 0.708 ; osd:osd|sbuf[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.423      ; 1.361      ;
; 0.708 ; osd:osd|cnt[1]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.972      ;
; 0.709 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.973      ;
; 0.710 ; osd:osd|sbuf[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.423      ; 1.363      ;
; 0.716 ; osd:osd|bcnt[9]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.417      ; 1.363      ;
; 0.716 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.980      ;
; 0.718 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.069      ; 0.982      ;
; 0.719 ; user_io:user_io|sbuf[6]               ; user_io:user_io|cmd[7]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.986      ;
; 0.720 ; osd:osd|bcnt[6]                       ; osd:osd|bcnt[7]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.987      ;
; 0.721 ; osd:osd|bcnt[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.417      ; 1.368      ;
; 0.721 ; osd:osd|bcnt[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.417      ; 1.368      ;
; 0.728 ; osd:osd|bcnt[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.417      ; 1.375      ;
; 0.728 ; osd:osd|bcnt[1]                       ; osd:osd|bcnt[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.072      ; 0.995      ;
; 0.732 ; user_io:user_io|sbuf[1]               ; user_io:user_io|cmd[2]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.071      ; 0.998      ;
; 0.732 ; osd:osd|bcnt[7]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.417      ; 1.379      ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                        ;
+-------+--------------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.402 ; emsx_top:emsx|SdrBa[1]~_Duplicate_1                    ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrBa[0]~_Duplicate_1                    ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1                  ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrSize[0]                               ; emsx_top:emsx|SdrSize[0]              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|SdrSta[2]                                ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|ff_sdr_seq[1]                            ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|ff_sdr_seq[2]                            ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|RstSeq[3]                                ; emsx_top:emsx|RstSeq[3]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|RstSeq[4]                                ; emsx_top:emsx|RstSeq[4]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|RstSeq[2]                                ; emsx_top:emsx|RstSeq[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|RstSeq[1]                                ; emsx_top:emsx|RstSeq[1]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|RstSeq[0]                                ; emsx_top:emsx|RstSeq[0]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|ff_reload_n                              ; emsx_top:emsx|ff_reload_n             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[15]                          ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[14]                          ; emsx_top:emsx|FreeCounter[14]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[13]                          ; emsx_top:emsx|FreeCounter[13]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[12]                          ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[11]                          ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[10]                          ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[9]                           ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[8]                           ; emsx_top:emsx|FreeCounter[8]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[7]                           ; emsx_top:emsx|FreeCounter[7]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[6]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[5]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[4]                           ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[3]                           ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; emsx_top:emsx|FreeCounter[0]                           ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; emsx_top:emsx|ff_sdr_seq[0]                            ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.684      ;
; 0.461 ; emsx_top:emsx|FreeCounter[10]                          ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.727      ;
; 0.462 ; emsx_top:emsx|FreeCounter[10]                          ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.728      ;
; 0.462 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.728      ;
; 0.467 ; emsx_top:emsx|FreeCounter[8]                           ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.733      ;
; 0.473 ; emsx_top:emsx|ff_mem_seq[1]                            ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.739      ;
; 0.477 ; emsx_top:emsx|ff_mem_seq[1]                            ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.743      ;
; 0.499 ; emsx_top:emsx|switched_io_ports:U35|Mapper0_ack~reg0   ; emsx_top:emsx|iSlt0_1                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.162      ; 0.966      ;
; 0.503 ; emsx_top:emsx|FreeCounter[14]                          ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.769      ;
; 0.504 ; emsx_top:emsx|FreeCounter[13]                          ; emsx_top:emsx|FreeCounter[14]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.770      ;
; 0.627 ; emsx_top:emsx|kanji:U08|kanjiptr2[0]                   ; emsx_top:emsx|RamDbi[6]_OTERM5        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.160      ; 1.092      ;
; 0.649 ; emsx_top:emsx|iSltRst_n                                ; emsx_top:emsx|reset                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.172      ; 1.126      ;
; 0.697 ; emsx_top:emsx|FreeCounter[11]                          ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.963      ;
; 0.700 ; emsx_top:emsx|FreeCounter[5]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.966      ;
; 0.706 ; emsx_top:emsx|FreeCounter[4]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.972      ;
; 0.707 ; emsx_top:emsx|FreeCounter[4]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.973      ;
; 0.709 ; emsx_top:emsx|switched_io_ports:U35|io43_id212[5]~reg0 ; emsx_top:emsx|xSltRst_n               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.171      ; 1.185      ;
; 0.715 ; emsx_top:emsx|FreeCounter[7]                           ; emsx_top:emsx|FreeCounter[8]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.981      ;
; 0.717 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.983      ;
; 0.717 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.983      ;
; 0.720 ; emsx_top:emsx|FreeCounter[7]                           ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.986      ;
; 0.735 ; emsx_top:emsx|ff_mem_seq[1]                            ; emsx_top:emsx|ff_mem_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.001      ;
; 0.739 ; emsx_top:emsx|ff_sdr_seq[0]                            ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.005      ;
; 0.747 ; emsx_top:emsx|FreeCounter[13]                          ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.013      ;
; 0.773 ; emsx_top:emsx|ff_mem_seq[0]                            ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.039      ;
; 0.773 ; emsx_top:emsx|ff_mem_seq[0]                            ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.039      ;
; 0.776 ; emsx_top:emsx|FreeCounter[0]                           ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.042      ;
; 0.849 ; emsx_top:emsx|FreeCounter[13]                          ; emsx_top:emsx|RstSeq[3]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.115      ;
; 0.851 ; emsx_top:emsx|ff_sdr_seq[0]                            ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.117      ;
; 0.855 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.121      ;
; 0.857 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.123      ;
; 0.858 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.124      ;
; 0.862 ; emsx_top:emsx|FreeCounter[8]                           ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.128      ;
; 0.887 ; emsx_top:emsx|ff_sdr_seq[0]                            ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.153      ;
; 0.901 ; emsx_top:emsx|ff_mem_seq[0]                            ; emsx_top:emsx|ff_mem_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.167      ;
; 0.945 ; emsx_top:emsx|HardRst_cnt[1]                           ; emsx_top:emsx|ff_reload_n             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.160      ; 1.410      ;
; 0.945 ; emsx_top:emsx|ff_clk21m_cnt[19]                        ; emsx_top:emsx|power_on_reset          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.169      ; 1.419      ;
; 0.956 ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1                   ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.222      ;
; 0.971 ; emsx_top:emsx|RstSeq[0]                                ; emsx_top:emsx|RstSeq[1]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.237      ;
; 0.978 ; emsx_top:emsx|FreeCounter[3]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.244      ;
; 0.979 ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1                   ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.245      ;
; 0.980 ; emsx_top:emsx|FreeCounter[3]                           ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.246      ;
; 0.981 ; emsx_top:emsx|FreeCounter[3]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.247      ;
; 0.987 ; emsx_top:emsx|ff_sdr_seq[1]                            ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.253      ;
; 0.992 ; emsx_top:emsx|kanji:U08|kanjiptr1[0]                   ; emsx_top:emsx|RamDbi[6]_OTERM5        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.159      ; 1.456      ;
; 1.018 ; emsx_top:emsx|SdrSta[2]                                ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 1.289      ;
; 1.021 ; emsx_top:emsx|ff_sdr_seq[1]                            ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.287      ;
; 1.031 ; emsx_top:emsx|ff_sdr_seq[2]                            ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.297      ;
; 1.072 ; emsx_top:emsx|FreeCounter[9]                           ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.338      ;
; 1.085 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.351      ;
; 1.087 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.353      ;
; 1.088 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.354      ;
; 1.094 ; emsx_top:emsx|FreeCounter[7]                           ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.360      ;
; 1.101 ; emsx_top:emsx|FreeCounter[8]                           ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.367      ;
; 1.101 ; emsx_top:emsx|FreeCounter[8]                           ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.367      ;
; 1.105 ; emsx_top:emsx|FreeCounter[14]                          ; emsx_top:emsx|RstSeq[3]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.371      ;
; 1.109 ; emsx_top:emsx|ff_sdr_seq[2]                            ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.375      ;
; 1.121 ; emsx_top:emsx|ff_sdr_seq[2]                            ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.387      ;
; 1.129 ; emsx_top:emsx|ff_mem_seq[0]                            ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.395      ;
; 1.129 ; emsx_top:emsx|ff_mem_seq[0]                            ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.395      ;
; 1.130 ; emsx_top:emsx|ff_sdr_seq[1]                            ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.396      ;
; 1.137 ; emsx_top:emsx|SdrDat[12]~en                            ; SDRAM_DQ[12]                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 1.048      ; 2.985      ;
+-------+--------------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                             ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                 ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 53.699 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.335     ; 3.845      ;
; 53.699 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.335     ; 3.845      ;
; 53.699 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.335     ; 3.845      ;
; 53.699 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.335     ; 3.845      ;
; 53.699 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.335     ; 3.845      ;
; 53.699 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.335     ; 3.845      ;
; 53.699 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.335     ; 3.845      ;
; 53.699 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.335     ; 3.845      ;
; 53.699 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.335     ; 3.845      ;
; 53.759 ; emsx_top:emsx|reset          ; emsx_top:emsx|portF4_bit7~_emulated                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 4.181      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.796      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.796      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.796      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.796      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.796      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.796      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.796      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[3]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.796      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[0]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.797      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.796      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[0]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.796      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[10]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.783      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[11]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.783      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[12]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.783      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[4]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.783      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[2]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.783      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[2]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.783      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[3]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.783      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[3]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.783      ;
; 54.157 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[4]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.172     ; 3.783      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.170     ; 3.784      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.170     ; 3.784      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.170     ; 3.784      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.174     ; 3.780      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.174     ; 3.780      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.174     ; 3.780      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.174     ; 3.780      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.174     ; 3.780      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.174     ; 3.780      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.174     ; 3.780      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.174     ; 3.780      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.177     ; 3.777      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.177     ; 3.777      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.177     ; 3.777      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.177     ; 3.777      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.177     ; 3.777      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.177     ; 3.777      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.178     ; 3.776      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.178     ; 3.776      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.178     ; 3.776      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.178     ; 3.776      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.178     ; 3.776      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.178     ; 3.776      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.178     ; 3.776      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.178     ; 3.776      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[9]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.178     ; 3.776      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.180     ; 3.774      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.180     ; 3.774      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.180     ; 3.774      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.180     ; 3.774      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.180     ; 3.774      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.180     ; 3.774      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.180     ; 3.774      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.180     ; 3.774      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.796      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.796      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.796      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.796      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.796      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.796      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.796      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.796      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.158     ; 3.796      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.795      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.795      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.795      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.795      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.795      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.795      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.795      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.795      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.795      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.795      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.795      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.795      ;
; 54.158 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.159     ; 3.795      ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                 ;
+-------+------------------------------+-----------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 2.422 ; emsx_top:emsx|reset          ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_PAL_MODE~_emulated ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.668      ; 3.395      ;
; 2.422 ; emsx_top:emsx|reset          ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_INTERLACE_MODE     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.668      ; 3.395      ;
; 2.422 ; emsx_top:emsx|reset          ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_Y_DOTS             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.668      ; 3.395      ;
; 2.422 ; emsx_top:emsx|reset          ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R9_2PAGE_MODE          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.668      ; 3.395      ;
; 2.480 ; emsx_top:emsx|reset          ; emsx_top:emsx|ExpSlot3[2]                                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.630      ; 3.415      ;
; 2.480 ; emsx_top:emsx|reset          ; emsx_top:emsx|ExpSlot3[4]                                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.630      ; 3.415      ;
; 2.480 ; emsx_top:emsx|reset          ; emsx_top:emsx|ExpSlot3[5]                                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.630      ; 3.415      ;
; 2.480 ; emsx_top:emsx|reset          ; emsx_top:emsx|ExpSlot3[7]                                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.630      ; 3.415      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_WEIGHT[0]                                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 3.402      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_WEIGHT[1]                                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 3.402      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_WEIGHT[2]                                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 3.402      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[7]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[7]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[6]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[1]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 3.399      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[1]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 3.399      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[0]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 3.399      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[0]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 3.399      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[6]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[8]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[8]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[9]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[9]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[10]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[10]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[7]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 3.401      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[3]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[2]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[1]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[0]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 3.400      ;
; 2.915 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[8]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 3.401      ;
; 2.916 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[13]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.399      ;
; 2.916 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[13]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.399      ;
; 2.916 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[11]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.399      ;
; 2.916 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[11]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.399      ;
; 2.916 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[12]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.399      ;
; 2.916 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[12]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.399      ;
; 2.916 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[13]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.399      ;
; 2.916 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[5]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 3.402      ;
; 2.916 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[12]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 3.399      ;
; 2.917 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[5]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 3.405      ;
; 2.917 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[5]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 3.405      ;
; 2.917 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[2]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 3.405      ;
; 2.917 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[2]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 3.405      ;
; 2.917 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[3]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 3.405      ;
; 2.917 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[3]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 3.405      ;
; 2.917 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[4]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 3.405      ;
; 2.917 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[4]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 3.405      ;
; 2.917 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[11]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 3.403      ;
; 2.917 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[10]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 3.403      ;
; 2.917 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[9]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 3.403      ;
; 2.917 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[6]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 3.403      ;
; 2.917 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[4]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 3.403      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|VDP:U20|VDP_SSG:U_SSG|VDP_HVCOUNTER:U_HVCOUNTER|FF_PAL_MODE   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.168      ; 3.395      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|iSltDat[3]                                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 3.404      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[10]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[6]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[5]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[7]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[4]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_mode_sel[5]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 3.398      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_rst_ch_e                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 3.398      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[11]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[9]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[8]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[3]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[0]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[0]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[1]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[1]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_e[2]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[2]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[3]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[4]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[5]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[6]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[7]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[8]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 3.402      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_e[9]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 3.401      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_rst_ch_b                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 3.398      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_b[11]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 3.404      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_b[9]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 3.404      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_b[10]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 3.404      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_b[8]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 3.404      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[7]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 3.404      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[8]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 3.404      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[9]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 3.404      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[10]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 3.404      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_b[11]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 3.404      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[3]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 3.401      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[7]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 3.401      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[5]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 3.401      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[4]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 3.401      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[6]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 3.401      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_rst_ch_a                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.171      ; 3.398      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[2]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 3.401      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[1]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 3.401      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_freq_ch_a[0]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 3.401      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_a[0]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 3.401      ;
; 2.922 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ff_cnt_ch_a[1]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 3.401      ;
+-------+------------------------------+-----------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                     ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; 5.513 ; 5.729        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[10]         ;
; 5.513 ; 5.729        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[11]         ;
; 5.513 ; 5.729        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[12]         ;
; 5.513 ; 5.729        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[7]          ;
; 5.513 ; 5.729        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[8]          ;
; 5.513 ; 5.729        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[9]          ;
; 5.513 ; 5.729        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[1]_OTERM33       ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[13]         ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[14]         ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[15]         ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM5        ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM7        ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[0]               ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[1]               ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[2]               ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[3]               ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[4]               ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSize[0]              ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[1]               ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[2]               ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[0]           ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[1]           ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[2]           ;
; 5.514 ; 5.730        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|iSlt0_1                 ;
; 5.515 ; 5.731        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[0]               ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ;
; 5.516 ; 5.732        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_reload_n             ;
; 5.517 ; 5.733        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM9        ;
; 5.517 ; 5.733        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ;
; 5.517 ; 5.733        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[0]~_Duplicate_1  ;
; 5.517 ; 5.733        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ;
; 5.517 ; 5.733        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ;
; 5.519 ; 5.735        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[0]_OTERM27       ;
; 5.519 ; 5.735        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[4]_OTERM19       ;
; 5.520 ; 5.736        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[3]_OTERM39       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[0]          ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[1]          ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[2]          ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[3]          ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[4]          ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[5]          ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[6]          ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[0]_OTERM25       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[1]_OTERM35       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[2]_OTERM29       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[2]_OTERM31       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[3]_OTERM37       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[4]_OTERM17       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[5]_OTERM21       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[5]_OTERM23       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM11       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[7]_OTERM13       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[7]_OTERM15       ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_mem_seq[0]           ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_mem_seq[1]           ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|power_on_reset          ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|reset                   ;
; 5.521 ; 5.737        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|xSltRst_n               ;
; 5.623 ; 5.773        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[1]               ;
; 5.625 ; 5.775        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[11]              ;
; 5.625 ; 5.775        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[4]               ;
; 5.625 ; 5.775        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[9]               ;
; 5.626 ; 5.776        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[2]               ;
; 5.626 ; 5.776        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[3]               ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[0]~en            ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[10]~en           ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[11]~en           ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[12]~en           ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[13]~en           ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[2]~en            ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[4]~en            ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[5]~en            ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[7]~en            ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[8]~en            ;
; 5.632 ; 5.787        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[9]~en            ;
; 5.633 ; 5.788        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[14]~en           ;
; 5.633 ; 5.788        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[15]~en           ;
; 5.633 ; 5.788        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[3]~en            ;
; 5.633 ; 5.788        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[6]~en            ;
; 5.634 ; 5.789        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[1]               ;
; 5.635 ; 5.785        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[14]              ;
; 5.635 ; 5.785        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[15]              ;
; 5.635 ; 5.785        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[3]               ;
; 5.635 ; 5.785        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[6]               ;
; 5.636 ; 5.786        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[0]               ;
; 5.636 ; 5.786        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[10]              ;
; 5.636 ; 5.786        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[1]               ;
; 5.636 ; 5.786        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[5]               ;
; 5.636 ; 5.786        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[6]               ;
; 5.636 ; 5.786        ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[7]               ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+
; 18.385 ; 18.385       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.385 ; 18.385       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.385 ; 18.385       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.423 ; 18.423       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                                          ;
; 18.447 ; 18.447       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                                          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                                          ;
; 18.589 ; 18.589       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.614 ; 18.614       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                                          ;
; 18.650 ; 18.650       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.650 ; 18.650       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.650 ; 18.650       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SPI_SCK'                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[5]                       ;
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[6]                       ;
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[7]                       ;
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[3]                      ;
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[4]                      ;
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[5]                      ;
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[6]                      ;
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[1]               ;
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[2]               ;
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[3]               ;
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[4]               ;
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[5]               ;
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[6]               ;
; 20.512 ; 20.728       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[7]               ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[0]                   ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[1]                   ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[2]                   ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[0]                       ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[1]                       ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[2]                       ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[3]                       ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|cmd[4]                       ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[0]                      ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[1]                      ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[2]                      ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[0]               ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[1]              ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[3]              ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[4]              ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[5]              ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[6]              ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[7]              ;
; 20.513 ; 20.729       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_receiver_strobe_r        ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[11] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[15] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[17] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[19] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[1]  ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[23] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[25] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[27] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[31] ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[3]  ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[7]  ;
; 20.515 ; 20.731       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[9]  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[0]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[1]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[2]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[3]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[4]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[5]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[6]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[7]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[8]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[9]                  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[0]              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[2]              ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transfer_end_r           ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[0]  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[10] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[12] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[13] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[14] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[16] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[18] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[20] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[21] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[22] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[24] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[26] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[28] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[29] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[2]  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[30] ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[4]  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[5]  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[6]  ;
; 20.516 ; 20.732       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[8]  ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[0]                              ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[10]                             ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[1]                              ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[2]                              ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[3]                              ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[4]                              ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[5]                              ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[6]                              ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[7]                              ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[8]                              ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|bcnt[9]                              ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[3]                               ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[4]                               ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[5]                               ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[6]                               ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cmd[7]                               ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cnt[0]                               ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cnt[1]                               ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cnt[2]                               ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|cnt[3]                               ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|osd_enable                           ;
; 20.521 ; 20.737       ; 0.216          ; High Pulse Width ; SPI_SCK ; Rise       ; osd:osd|sbuf[0]                              ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[0]         ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[1]         ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[2]         ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[3]         ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[4]         ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[5]         ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[6]         ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[7]         ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[8]         ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[0]        ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[1]        ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[2]        ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[3]        ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[4]        ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[5]        ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7]                                   ;
; 22.852 ; 23.234       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8]                                   ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[0] ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[1] ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[2] ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[3] ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[4] ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[5] ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[6] ;
; 22.873 ; 23.255       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[7] ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[0] ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[1] ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[2] ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[3] ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[4] ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[5] ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[6] ;
; 22.909 ; 23.291       ; 0.382          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|ff_w[7] ;
; 22.929 ; 23.145       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ExpSlot3[2]                                                                 ;
; 22.929 ; 23.145       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ExpSlot3[4]                                                                 ;
; 22.929 ; 23.145       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ExpSlot3[5]                                                                 ;
; 22.929 ; 23.145       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|ExpSlot3[7]                                                                 ;
; 22.931 ; 23.147       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R9_2PAGE_MODE                        ;
; 22.931 ; 23.147       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_INTERLACE_MODE                   ;
; 22.931 ; 23.147       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_PAL_MODE~_emulated               ;
; 22.931 ; 23.147       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_Y_DOTS                           ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[0]         ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[1]         ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[2]         ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[3]         ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[4]         ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[5]         ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[6]         ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[7]         ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|ff_weight[8]         ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[0]        ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[1]        ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[2]        ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[3]        ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[4]        ;
; 22.932 ; 23.314       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|ff_weight[5]        ;
; 22.933 ; 23.315       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0]                                   ;
; 22.933 ; 23.315       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1]                                   ;
; 22.933 ; 23.315       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2]                                   ;
; 22.933 ; 23.315       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3]                                   ;
; 22.933 ; 23.315       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4]                                   ;
; 22.933 ; 23.315       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5]                                   ;
; 22.933 ; 23.315       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6]                                   ;
; 22.933 ; 23.315       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7]                                   ;
; 22.933 ; 23.315       ; 0.382          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8]                                   ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|tl[0]                                     ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|tl[1]                                     ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|tl[2]                                     ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|tl[3]                                     ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|tl[4]                                     ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|tl[5]                                     ;
; 22.972 ; 23.188       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|tl[6]                                     ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[0]                                                                    ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[12]                                                                   ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[2]                                                                    ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[3]                                                                    ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[4]                                                                    ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|DACin[5]                                                                    ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[5][0]                          ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[5][1]                          ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[5][2]                          ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[5][3]                          ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[7][0]                          ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[7][1]                          ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[7][2]                          ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|inst_cache[7][3]                          ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[0]                              ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[1]                              ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_addr[2]                              ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_wdata[0]                             ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_wdata[10]                            ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_wdata[11]                            ;
; 22.973 ; 23.189       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_wdata[12]                            ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; 3.375 ; 3.835 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; 5.683 ; 5.540 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; 2.398 ; 2.625 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; 4.652 ; 4.760 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.965 ; 1.915 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.701 ; 1.636 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.476 ; 1.420 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.769 ; 1.678 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.755 ; 1.673 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.777 ; 1.694 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.775 ; 1.691 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.965 ; 1.915 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.785 ; 1.706 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.717 ; 1.655 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 1.956 ; 1.886 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.807 ; 1.717 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.698 ; 1.633 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.732 ; 1.652 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.748 ; 1.675 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.766 ; 1.675 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.765 ; 1.688 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; -1.479 ; -1.722 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; -0.234 ; -0.315 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; -0.823 ; -0.908 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; -3.853 ; -3.948 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; -0.474 ; -0.569 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; -0.434 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; -0.435 ; -0.530 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; -0.434 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; -0.434 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; -0.436 ; -0.531 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; -0.434 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; -0.435 ; -0.530 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; -0.435 ; -0.530 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; -0.436 ; -0.531 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; -0.433 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.436 ; 8.991 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 4.994 ; 4.656 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 8.041 ; 7.537 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 8.041 ; 7.415 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 7.866 ; 7.185 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 7.959 ; 7.274 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 7.995 ; 7.537 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 7.974 ; 7.331 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 7.987 ; 7.371 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 8.237 ; 7.656 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 8.031 ; 7.201 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 7.948 ; 7.179 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 8.103 ; 7.580 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 8.237 ; 7.656 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 7.864 ; 7.288 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 7.983 ; 7.369 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 7.980 ; 7.393 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 8.195 ; 7.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 8.195 ; 7.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 7.954 ; 7.309 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 8.101 ; 7.431 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 7.939 ; 7.326 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 8.024 ; 7.304 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 7.924 ; 7.436 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 8.058 ; 7.448 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 4.170 ; 3.961 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 4.057 ; 3.869 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 4.058 ; 3.870 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 4.170 ; 3.961 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 4.170 ; 3.961 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 4.062 ; 3.891 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 4.054 ; 3.866 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 4.057 ; 3.869 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 4.058 ; 3.870 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 4.055 ; 3.884 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 4.058 ; 3.870 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 4.058 ; 3.887 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 4.055 ; 3.867 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 1.393 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 5.973 ; 5.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 4.175 ; 3.966 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 4.055 ; 3.867 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 4.054 ; 3.866 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 4.055 ; 3.867 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 4.055 ; 3.867 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 4.053 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.973 ; 5.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 4.054 ; 3.866 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 4.054 ; 3.866 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 4.053 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 4.056 ; 3.868 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 4.057 ; 3.869 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 4.053 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 4.053 ; 3.865 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 4.057 ; 3.869 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 1.306 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 9.069 ; 8.638 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 4.379 ; 4.050 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 7.137 ; 6.477 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 7.304 ; 6.698 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 7.137 ; 6.477 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 7.226 ; 6.563 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 7.260 ; 6.816 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 7.240 ; 6.617 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 7.253 ; 6.656 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 7.134 ; 6.471 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 7.295 ; 6.492 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 7.215 ; 6.471 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 7.363 ; 6.856 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 7.492 ; 6.930 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 7.134 ; 6.576 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 7.249 ; 6.654 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 7.244 ; 6.676 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 7.192 ; 6.589 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 7.451 ; 7.011 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 7.220 ; 6.596 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 7.362 ; 6.713 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 7.206 ; 6.613 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 7.284 ; 6.589 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 7.192 ; 6.718 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 7.319 ; 6.729 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 3.586 ; 3.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 3.590 ; 3.405 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 3.591 ; 3.406 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 3.701 ; 3.494 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 3.701 ; 3.494 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 3.593 ; 3.424 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 3.587 ; 3.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 3.590 ; 3.405 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 3.591 ; 3.406 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 3.590 ; 3.405 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 3.586 ; 3.417 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 3.591 ; 3.406 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 3.590 ; 3.421 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 3.588 ; 3.403 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 3.588 ; 3.403 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 3.590 ; 3.405 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 0.932 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.586 ; 3.401 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.706 ; 3.499 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.588 ; 3.403 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.587 ; 3.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.588 ; 3.403 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.588 ; 3.403 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.586 ; 3.401 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.506 ; 4.940 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.587 ; 3.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.588 ; 3.403 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.586 ; 3.401 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 3.589 ; 3.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 3.590 ; 3.405 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 3.587 ; 3.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 3.587 ; 3.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 3.590 ; 3.405 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 0.844 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 8.917 ; 8.751 ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.749 ; 3.519 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.752 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.899 ; 3.650 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.751 ; 3.521 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.752 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.750 ; 3.520 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.751 ; 3.521 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.752 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.751 ; 3.521 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.749 ; 3.519 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.662 ; 5.045 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.750 ; 3.520 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.750 ; 3.520 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.749 ; 3.519 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.752 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.752 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.752 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 8.553 ; 8.387 ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.288 ; 3.060 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.291 ; 3.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.436 ; 3.189 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.290 ; 3.062 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.291 ; 3.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.289 ; 3.061 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.290 ; 3.062 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.291 ; 3.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.290 ; 3.062 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.288 ; 3.060 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.201 ; 4.586 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.289 ; 3.061 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.290 ; 3.062 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.288 ; 3.060 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.291 ; 3.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.291 ; 3.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.291 ; 3.063 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 8.576     ; 8.742     ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.559     ; 3.789     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.562     ; 3.792     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.726     ; 3.975     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.561     ; 3.791     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.562     ; 3.792     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.560     ; 3.790     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.561     ; 3.791     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.562     ; 3.792     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.561     ; 3.791     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.559     ; 3.789     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 5.085     ; 5.702     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.560     ; 3.790     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.560     ; 3.790     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.559     ; 3.789     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.562     ; 3.792     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.562     ; 3.792     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.562     ; 3.792     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 8.219     ; 8.385     ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.099     ; 3.327     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 3.102     ; 3.330     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 3.262     ; 3.509     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 3.101     ; 3.329     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 3.102     ; 3.330     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 3.100     ; 3.328     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 3.101     ; 3.329     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 3.102     ; 3.330     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 3.101     ; 3.329     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 3.099     ; 3.327     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 4.625     ; 5.240     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 3.100     ; 3.328     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 3.101     ; 3.329     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 3.099     ; 3.327     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 3.102     ; 3.330     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 3.102     ; 3.330     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 3.102     ; 3.330     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 2.950  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 17.548 ; 0.000         ;
; SPI_SCK                                         ; 17.777 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.132 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.142 ; 0.000         ;
; SPI_SCK                                         ; 0.157 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                    ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 55.904 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                    ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 1.220 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 5.603  ; 0.000         ;
; CLOCK_27                                        ; 17.932 ; 0.000         ;
; SPI_SCK                                         ; 19.908 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.027 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                     ;
+-------+----------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                         ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 2.950 ; SDRAM_DQ[9]                ; emsx_top:emsx|RamDbi[1]_OTERM35 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.733     ; 1.364      ;
; 2.961 ; SDRAM_DQ[6]                ; emsx_top:emsx|RamDbi[6]_OTERM9  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.737     ; 1.349      ;
; 3.023 ; SDRAM_DQ[10]               ; emsx_top:emsx|RamDbi[2]_OTERM31 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.733     ; 1.291      ;
; 3.030 ; SDRAM_DQ[7]                ; emsx_top:emsx|RamDbi[7]_OTERM13 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.733     ; 1.284      ;
; 3.036 ; SDRAM_DQ[4]                ; emsx_top:emsx|RamDbi[4]_OTERM17 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.733     ; 1.278      ;
; 3.039 ; SDRAM_DQ[5]                ; emsx_top:emsx|RamDbi[5]_OTERM21 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.720     ; 1.288      ;
; 3.042 ; SDRAM_DQ[15]               ; emsx_top:emsx|RamDbi[7]_OTERM15 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.720     ; 1.285      ;
; 3.046 ; SDRAM_DQ[2]                ; emsx_top:emsx|RamDbi[2]_OTERM29 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.720     ; 1.281      ;
; 3.049 ; SDRAM_DQ[13]               ; emsx_top:emsx|RamDbi[5]_OTERM23 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.718     ; 1.280      ;
; 3.049 ; SDRAM_DQ[14]               ; emsx_top:emsx|RamDbi[6]_OTERM11 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.720     ; 1.278      ;
; 3.049 ; SDRAM_DQ[3]                ; emsx_top:emsx|RamDbi[3]_OTERM37 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.720     ; 1.278      ;
; 3.057 ; SDRAM_DQ[8]                ; emsx_top:emsx|RamDbi[0]_OTERM27 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.725     ; 1.265      ;
; 3.059 ; SDRAM_DQ[12]               ; emsx_top:emsx|RamDbi[4]_OTERM19 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.725     ; 1.263      ;
; 3.071 ; SDRAM_DQ[0]                ; emsx_top:emsx|RamDbi[0]_OTERM25 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.718     ; 1.258      ;
; 3.071 ; SDRAM_DQ[11]               ; emsx_top:emsx|RamDbi[3]_OTERM39 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.722     ; 1.254      ;
; 3.201 ; SDRAM_DQ[1]                ; emsx_top:emsx|RamDbi[1]_OTERM33 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.732     ; 1.114      ;
; 3.369 ; SDRAM_DQ[1]                ; emsx_top:emsx|VrmDbi[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.808     ; 0.821      ;
; 3.387 ; SDRAM_DQ[12]               ; emsx_top:emsx|VrmDbi[12]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.789     ; 0.821      ;
; 3.387 ; SDRAM_DQ[8]                ; emsx_top:emsx|VrmDbi[8]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.789     ; 0.821      ;
; 3.388 ; SDRAM_DQ[4]                ; emsx_top:emsx|VrmDbi[4]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.788     ; 0.821      ;
; 3.388 ; SDRAM_DQ[10]               ; emsx_top:emsx|VrmDbi[10]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.788     ; 0.821      ;
; 3.389 ; SDRAM_DQ[5]                ; emsx_top:emsx|VrmDbi[5]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.787     ; 0.821      ;
; 3.389 ; SDRAM_DQ[9]                ; emsx_top:emsx|VrmDbi[9]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.787     ; 0.821      ;
; 3.389 ; SDRAM_DQ[11]               ; emsx_top:emsx|VrmDbi[11]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.787     ; 0.821      ;
; 3.389 ; SDRAM_DQ[2]                ; emsx_top:emsx|VrmDbi[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.787     ; 0.821      ;
; 3.389 ; SDRAM_DQ[7]                ; emsx_top:emsx|VrmDbi[7]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.787     ; 0.821      ;
; 3.390 ; SDRAM_DQ[0]                ; emsx_top:emsx|VrmDbi[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.786     ; 0.821      ;
; 3.390 ; SDRAM_DQ[13]               ; emsx_top:emsx|VrmDbi[13]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.786     ; 0.821      ;
; 3.390 ; SDRAM_DQ[14]               ; emsx_top:emsx|VrmDbi[14]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.786     ; 0.821      ;
; 3.390 ; SDRAM_DQ[15]               ; emsx_top:emsx|VrmDbi[15]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.786     ; 0.821      ;
; 3.390 ; SDRAM_DQ[6]                ; emsx_top:emsx|VrmDbi[6]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.786     ; 0.821      ;
; 3.390 ; SDRAM_DQ[3]                ; emsx_top:emsx|VrmDbi[3]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.786     ; 0.821      ;
; 6.838 ; emsx_top:emsx|SdrDat[9]    ; SDRAM_DQ[9]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; 0.573      ; 3.675      ;
; 7.018 ; emsx_top:emsx|SdrDat[9]~en ; SDRAM_DQ[9]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; 0.572      ; 3.494      ;
; 7.040 ; emsx_top:emsx|iSltIorq_n   ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.113     ; 4.337      ;
; 7.044 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.113     ; 4.333      ;
; 7.150 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.113     ; 4.227      ;
; 7.194 ; emsx_top:emsx|PpiPortA[2]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.113     ; 4.183      ;
; 7.197 ; emsx_top:emsx|iSltAdr[2]   ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.112     ; 4.181      ;
; 7.212 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.093     ; 4.184      ;
; 7.216 ; emsx_top:emsx|PpiPortA[0]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.113     ; 4.161      ;
; 7.217 ; emsx_top:emsx|ExpSlot3[2]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.308     ; 3.965      ;
; 7.219 ; emsx_top:emsx|iSltAdr[7]   ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.112     ; 4.159      ;
; 7.232 ; emsx_top:emsx|iSltAdr[11]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.115     ; 4.143      ;
; 7.241 ; emsx_top:emsx|iSltAdr[12]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.115     ; 4.134      ;
; 7.251 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.094     ; 4.144      ;
; 7.253 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.093     ; 4.143      ;
; 7.256 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.097     ; 4.136      ;
; 7.262 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.094     ; 4.133      ;
; 7.264 ; emsx_top:emsx|PpiPortA[2]  ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.094     ; 4.131      ;
; 7.266 ; emsx_top:emsx|PpiPortA[2]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.093     ; 4.130      ;
; 7.269 ; emsx_top:emsx|PpiPortA[2]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.097     ; 4.123      ;
; 7.284 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.094     ; 4.111      ;
; 7.287 ; emsx_top:emsx|PpiPortA[0]  ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.094     ; 4.108      ;
; 7.289 ; emsx_top:emsx|PpiPortA[0]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.093     ; 4.107      ;
; 7.292 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.097     ; 4.100      ;
; 7.292 ; emsx_top:emsx|PpiPortA[0]  ; emsx_top:emsx|SdrAdr[5]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.097     ; 4.100      ;
; 7.295 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.094     ; 4.100      ;
; 7.297 ; emsx_top:emsx|PpiPortA[2]  ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.094     ; 4.098      ;
; 7.303 ; emsx_top:emsx|iSltAdr[3]   ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.112     ; 4.075      ;
; 7.314 ; emsx_top:emsx|PpiPortA[1]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.113     ; 4.063      ;
; 7.320 ; emsx_top:emsx|PpiPortA[0]  ; emsx_top:emsx|SdrAdr[0]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.094     ; 4.075      ;
; 7.334 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.109     ; 4.047      ;
; 7.335 ; emsx_top:emsx|ExpSlot3[7]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.308     ; 3.847      ;
; 7.336 ; emsx_top:emsx|ExpSlot0[0]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.111     ; 4.043      ;
; 7.340 ; emsx_top:emsx|ExpSlot3[3]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.110     ; 4.040      ;
; 7.340 ; emsx_top:emsx|iSltAdr[9]   ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.115     ; 4.035      ;
; 7.341 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.094     ; 4.054      ;
; 7.347 ; emsx_top:emsx|PpiPortA[2]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.109     ; 4.034      ;
; 7.352 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.095     ; 4.042      ;
; 7.352 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.109     ; 4.029      ;
; 7.354 ; emsx_top:emsx|PpiPortA[2]  ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.094     ; 4.041      ;
; 7.355 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.095     ; 4.039      ;
; 7.356 ; emsx_top:emsx|ExpSlot3[5]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.308     ; 3.826      ;
; 7.358 ; emsx_top:emsx|iSltAdr[4]   ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.112     ; 4.020      ;
; 7.363 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.093     ; 4.033      ;
; 7.365 ; emsx_top:emsx|iSltAdr[2]   ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.092     ; 4.032      ;
; 7.365 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.094     ; 4.030      ;
; 7.368 ; emsx_top:emsx|ExpSlot3[4]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.308     ; 3.814      ;
; 7.369 ; emsx_top:emsx|ExpSlot3[1]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.110     ; 4.011      ;
; 7.370 ; emsx_top:emsx|PpiPortA[0]  ; emsx_top:emsx|SdrAdr[2]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.109     ; 4.011      ;
; 7.373 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.095     ; 4.021      ;
; 7.377 ; emsx_top:emsx|PpiPortA[0]  ; emsx_top:emsx|SdrLdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.094     ; 4.018      ;
; 7.384 ; emsx_top:emsx|PpiPortA[1]  ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.094     ; 4.011      ;
; 7.385 ; emsx_top:emsx|PpiPortA[2]  ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.095     ; 4.009      ;
; 7.385 ; emsx_top:emsx|ExpSlot3[2]  ; emsx_top:emsx|SdrAdr[6]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.289     ; 3.815      ;
; 7.385 ; emsx_top:emsx|ExpSlot3[2]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.288     ; 3.816      ;
; 7.386 ; emsx_top:emsx|PpiPortA[1]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.093     ; 4.010      ;
; 7.386 ; emsx_top:emsx|PpiPortA[2]  ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.095     ; 4.008      ;
; 7.387 ; emsx_top:emsx|iSltAdr[7]   ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.092     ; 4.010      ;
; 7.389 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.095     ; 4.005      ;
; 7.396 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.093     ; 4.000      ;
; 7.398 ; emsx_top:emsx|iSltAdr[10]  ; emsx_top:emsx|SdrAdr[4]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.115     ; 3.977      ;
; 7.400 ; emsx_top:emsx|iSltAdr[11]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.095     ; 3.994      ;
; 7.401 ; emsx_top:emsx|iSltAdr[14]  ; emsx_top:emsx|SdrAdr[3]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.109     ; 3.980      ;
; 7.402 ; emsx_top:emsx|PpiPortA[0]  ; emsx_top:emsx|SdrUdq            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.095     ; 3.992      ;
; 7.409 ; emsx_top:emsx|PpiPortA[0]  ; emsx_top:emsx|SdrAdr[8]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.095     ; 3.985      ;
; 7.409 ; emsx_top:emsx|PpiPortA[2]  ; emsx_top:emsx|SdrAdr[1]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.093     ; 3.987      ;
; 7.409 ; emsx_top:emsx|iSltAdr[12]  ; emsx_top:emsx|SdrAdr[7]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.095     ; 3.985      ;
; 7.412 ; emsx_top:emsx|iSltAdr[15]  ; emsx_top:emsx|SdrAdr[3]         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 11.640       ; -0.109     ; 3.969      ;
+-------+----------------------------+---------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                       ;
+--------+------------------------+----------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                              ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 17.548 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[5]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 5.670      ;
; 17.719 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[3]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.055     ; 5.493      ;
; 17.785 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[2]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.058     ; 5.424      ;
; 18.102 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[0]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.054     ; 5.111      ;
; 18.208 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[4]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.060     ; 4.999      ;
; 18.269 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[7]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.060     ; 4.938      ;
; 18.286 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[6]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 4.920      ;
; 18.308 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iSltDat[1]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.060     ; 4.899      ;
; 18.609 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[5]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.066     ; 4.592      ;
; 18.619 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[1]~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 4.599      ;
; 18.625 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[5]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.066     ; 4.576      ;
; 18.674 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|SccVol[2]~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 4.544      ;
; 18.782 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[1]~reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 4.432      ;
; 18.800 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[3]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.052     ; 4.415      ;
; 18.807 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 4.411      ;
; 18.816 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[3]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.052     ; 4.399      ;
; 18.846 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[2]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.075     ; 4.346      ;
; 18.862 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[2]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.075     ; 4.330      ;
; 18.877 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[2]~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 4.341      ;
; 18.893 ; emsx_top:emsx|wrt      ; emsx_top:emsx|iack                                                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.057     ; 4.317      ;
; 18.981 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OpllVol[2]~reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 4.233      ;
; 19.021 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|PsgVol[1]~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 4.197      ;
; 19.024 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[5]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.065     ; 4.178      ;
; 19.046 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[4]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.058     ; 4.163      ;
; 19.072 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 4.136      ;
; 19.163 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[0]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.071     ; 4.033      ;
; 19.166 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|MegaSD_req~reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.060     ; 4.041      ;
; 19.179 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[0]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.071     ; 4.017      ;
; 19.215 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[3]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.051     ; 4.001      ;
; 19.240 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[5]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.968      ;
; 19.241 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[7]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.967      ;
; 19.242 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.966      ;
; 19.246 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[6]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.962      ;
; 19.246 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.962      ;
; 19.247 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[4]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.961      ;
; 19.247 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[3]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.961      ;
; 19.247 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io44_id212[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.961      ;
; 19.261 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[2]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.074     ; 3.932      ;
; 19.269 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[4]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.077     ; 3.921      ;
; 19.281 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[7]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.058     ; 3.928      ;
; 19.285 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[4]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.077     ; 3.905      ;
; 19.330 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[7]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.077     ; 3.860      ;
; 19.334 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[6]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.058     ; 3.875      ;
; 19.346 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[7]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.077     ; 3.844      ;
; 19.347 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[6]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.078     ; 3.842      ;
; 19.352 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[3]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.060     ; 3.855      ;
; 19.363 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[6]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.078     ; 3.826      ;
; 19.364 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|WarmMSXlogo~reg0                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.054     ; 3.849      ;
; 19.369 ; emsx_top:emsx|jSltScc2 ; emsx_top:emsx|iSltDat[1]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.077     ; 3.821      ;
; 19.372 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[4]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 3.834      ;
; 19.372 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[5]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 3.834      ;
; 19.385 ; emsx_top:emsx|jSltMem  ; emsx_top:emsx|iSltDat[1]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.077     ; 3.805      ;
; 19.411 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[4]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.797      ;
; 19.412 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[5]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.796      ;
; 19.444 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.052     ; 3.771      ;
; 19.482 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iSlt1_linear~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.060     ; 3.725      ;
; 19.491 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|pseudoStereo~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.717      ;
; 19.518 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[0]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 3.696      ;
; 19.563 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[0]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.054     ; 3.650      ;
; 19.563 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[1]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.054     ; 3.650      ;
; 19.564 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[2]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 3.650      ;
; 19.564 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|OFFSET_Y[3]                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 3.650      ;
; 19.573 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io42_id212[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.052     ; 3.642      ;
; 19.578 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[0]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.070     ; 3.619      ;
; 19.583 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[2]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.621      ;
; 19.583 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[3]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.621      ;
; 19.583 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank3[6]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.621      ;
; 19.591 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[5]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.617      ;
; 19.604 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|Slot0_req~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 3.610      ;
; 19.606 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.052     ; 3.609      ;
; 19.610 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|ff_dip_ack[2]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.052     ; 3.605      ;
; 19.613 ; emsx_top:emsx|wrt      ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_SPVDPS0RESETREQ ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.595      ;
; 19.638 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[1]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 3.568      ;
; 19.638 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[4]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 3.568      ;
; 19.638 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[5]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 3.568      ;
; 19.649 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[2]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.555      ;
; 19.649 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[3]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.555      ;
; 19.649 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank1[6]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.555      ;
; 19.660 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[1]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 3.554      ;
; 19.670 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iSlt2_linear~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.060     ; 3.537      ;
; 19.674 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank1[5]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 3.532      ;
; 19.674 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|SccBank1[6]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.061     ; 3.532      ;
; 19.679 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|Mapper_req~reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.049     ; 3.539      ;
; 19.684 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[4]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.076     ; 3.507      ;
; 19.690 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|extclk3m~reg0                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.054     ; 3.523      ;
; 19.696 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|VdpSpeedMode~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.055     ; 3.516      ;
; 19.705 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_1|DecSccA~1_OTERM55                        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.065     ; 3.497      ;
; 19.730 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io43_id212[3]~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.059     ; 3.478      ;
; 19.745 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[7]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.076     ; 3.446      ;
; 19.748 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank2[1]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.063     ; 3.456      ;
; 19.750 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|forced_v_mode~reg0               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.054     ; 3.463      ;
; 19.754 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|io41_id008_n~reg0                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.056     ; 3.457      ;
; 19.758 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|centerYJK_R25_n~reg0             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.053     ; 3.456      ;
; 19.760 ; emsx_top:emsx|wrt      ; emsx_top:emsx|switched_io_ports:U35|iPsg2_ena~reg0                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.052     ; 3.455      ;
; 19.762 ; emsx_top:emsx|jSltScc1 ; emsx_top:emsx|iSltDat[6]                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.077     ; 3.428      ;
; 19.767 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank0[1]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.060     ; 3.440      ;
; 19.767 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank0[2]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.060     ; 3.440      ;
; 19.767 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank0[3]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.060     ; 3.440      ;
; 19.767 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank0[4]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.060     ; 3.440      ;
; 19.767 ; emsx_top:emsx|wrt      ; emsx_top:emsx|megaram:U31_2|SccBank0[5]                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 23.280       ; -0.060     ; 3.440      ;
+--------+------------------------+----------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SPI_SCK'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.777 ; user_io:user_io|serial_out_rptr[3] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.695     ; 2.315      ;
; 17.793 ; user_io:user_io|serial_out_rptr[5] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.695     ; 2.299      ;
; 17.871 ; user_io:user_io|serial_out_rptr[4] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.695     ; 2.221      ;
; 17.942 ; user_io:user_io|serial_out_rptr[1] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.695     ; 2.150      ;
; 17.945 ; user_io:user_io|serial_out_rptr[2] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.695     ; 2.147      ;
; 18.026 ; user_io:user_io|serial_out_rptr[0] ; user_io:user_io|spi_byte_out[0]    ; SPI_SCK      ; SPI_SCK     ; 20.800       ; -0.695     ; 2.066      ;
; 19.118 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.350      ;
; 19.119 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.349      ;
; 19.123 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.345      ;
; 19.197 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.271      ;
; 19.198 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.270      ;
; 19.202 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.266      ;
; 19.202 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.266      ;
; 19.203 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.265      ;
; 19.207 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.261      ;
; 19.267 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.201      ;
; 19.270 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.198      ;
; 19.298 ; user_io:user_io|byte_cnt[4]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.170      ;
; 19.346 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.122      ;
; 19.349 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.119      ;
; 19.351 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.117      ;
; 19.354 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.114      ;
; 19.356 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.112      ;
; 19.357 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.111      ;
; 19.361 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.107      ;
; 19.377 ; user_io:user_io|byte_cnt[6]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.091      ;
; 19.382 ; user_io:user_io|byte_cnt[5]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.086      ;
; 19.461 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.007      ;
; 19.462 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.006      ;
; 19.466 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 2.002      ;
; 19.471 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.997      ;
; 19.472 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.996      ;
; 19.476 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.992      ;
; 19.505 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.963      ;
; 19.508 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.960      ;
; 19.525 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.943      ;
; 19.526 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.942      ;
; 19.530 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.938      ;
; 19.536 ; user_io:user_io|byte_cnt[7]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.932      ;
; 19.610 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.858      ;
; 19.613 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.618      ; 1.858      ;
; 19.613 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.855      ;
; 19.614 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.618      ; 1.857      ;
; 19.618 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.618      ; 1.853      ;
; 19.620 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.848      ;
; 19.623 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.845      ;
; 19.625 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.845      ;
; 19.626 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.844      ;
; 19.630 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.840      ;
; 19.641 ; user_io:user_io|byte_cnt[3]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.827      ;
; 19.650 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.818      ;
; 19.651 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.817      ;
; 19.651 ; user_io:user_io|byte_cnt[1]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.817      ;
; 19.655 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.813      ;
; 19.662 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.806      ;
; 19.663 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.805      ;
; 19.667 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.801      ;
; 19.674 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.794      ;
; 19.677 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.791      ;
; 19.699 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.621      ; 1.775      ;
; 19.700 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.621      ; 1.774      ;
; 19.704 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.621      ; 1.770      ;
; 19.705 ; user_io:user_io|byte_cnt[2]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.763      ;
; 19.717 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.753      ;
; 19.718 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.752      ;
; 19.722 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.748      ;
; 19.762 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.618      ; 1.709      ;
; 19.765 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.618      ; 1.706      ;
; 19.774 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.696      ;
; 19.777 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.693      ;
; 19.786 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.621      ; 1.688      ;
; 19.787 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.621      ; 1.687      ;
; 19.789 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.681      ;
; 19.790 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.680      ;
; 19.791 ; user_io:user_io|cmd[5]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.621      ; 1.683      ;
; 19.793 ; user_io:user_io|cmd[3]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.618      ; 1.678      ;
; 19.794 ; user_io:user_io|bit_cnt[1]         ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.676      ;
; 19.799 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.669      ;
; 19.802 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.666      ;
; 19.805 ; user_io:user_io|bit_cnt[0]         ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.665      ;
; 19.811 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.657      ;
; 19.814 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.654      ;
; 19.825 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.643      ;
; 19.826 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.642      ;
; 19.830 ; user_io:user_io|byte_cnt[9]        ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.638      ;
; 19.830 ; user_io:user_io|byte_cnt[0]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.638      ;
; 19.841 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.621      ; 1.633      ;
; 19.842 ; user_io:user_io|byte_cnt[8]        ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.615      ; 1.626      ;
; 19.842 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.621      ; 1.632      ;
; 19.846 ; user_io:user_io|cmd[7]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.621      ; 1.628      ;
; 19.848 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.621      ; 1.626      ;
; 19.851 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.621      ; 1.623      ;
; 19.866 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[0] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.604      ;
; 19.869 ; user_io:user_io|bit_cnt[2]         ; user_io:user_io|serial_out_rptr[1] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.617      ; 1.601      ;
; 19.879 ; user_io:user_io|cmd[6]             ; user_io:user_io|serial_out_rptr[2] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.621      ; 1.595      ;
; 19.883 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.618      ; 1.588      ;
; 19.884 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.618      ; 1.587      ;
; 19.888 ; user_io:user_io|cmd[1]             ; user_io:user_io|serial_out_rptr[5] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.618      ; 1.583      ;
; 19.895 ; user_io:user_io|cmd[0]             ; user_io:user_io|serial_out_rptr[4] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.618      ; 1.576      ;
; 19.896 ; user_io:user_io|cmd[0]             ; user_io:user_io|serial_out_rptr[3] ; SPI_SCK      ; SPI_SCK     ; 20.866       ; 0.618      ; 1.575      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                                                                                                                    ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.132 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[21]            ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_2401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.456      ;
; 0.138 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[6]       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.463      ;
; 0.138 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[1]                  ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.467      ;
; 0.139 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[0]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.467      ;
; 0.139 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[1]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.467      ;
; 0.140 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[6]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.468      ;
; 0.140 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[9]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.468      ;
; 0.140 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[15]           ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.468      ;
; 0.141 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[4]                  ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.470      ;
; 0.142 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[5]       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.467      ;
; 0.143 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[13]           ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.471      ;
; 0.143 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCC_IN                    ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.471      ;
; 0.145 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[1]       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.470      ;
; 0.146 ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|aridx[16]            ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_2401:auto_generated|ram_block1a0~porta_address_reg0     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.470      ;
; 0.147 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[0]                  ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.476      ;
; 0.147 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[2]                  ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.476      ;
; 0.147 ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|regs_wdata[6]               ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|RegisterMemory:u_register_memory|altsyncram:regs_array_rtl_0|altsyncram_imd1:auto_generated|ram_block1a0~porta_datain_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.472      ;
; 0.148 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATAG_IN[1]        ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.473      ;
; 0.148 ; emsx_top:emsx|eseps2:U06|KeyRow[0]                                          ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.471      ;
; 0.148 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[12]           ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.476      ;
; 0.148 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCOLOR_IN[2]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.477      ;
; 0.149 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[2]       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.474      ;
; 0.149 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[4]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.477      ;
; 0.149 ; emsx_top:emsx|eseps2:U06|MtxIdx[2]                                          ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.474      ;
; 0.149 ; emsx_top:emsx|eseps2:U06|MtxIdx[8]                                          ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.474      ;
; 0.150 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[10]           ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.478      ;
; 0.150 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[14]           ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.478      ;
; 0.151 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[0]       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.476      ;
; 0.151 ; emsx_top:emsx|eseps2:U06|iKeyCol[3]                                         ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.476      ;
; 0.151 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[7]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.479      ;
; 0.151 ; sd_card:sd_card|buffer_ptr[6]                                               ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.479      ;
; 0.152 ; emsx_top:emsx|eseps2:U06|MtxIdx[0]                                          ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.477      ;
; 0.153 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATAG_IN[0]        ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.478      ;
; 0.153 ; emsx_top:emsx|eseps2:U06|KeyRow[1]                                          ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.476      ;
; 0.154 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATAG_IN[2]        ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.479      ;
; 0.154 ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|PALETTEDATARB_IN[4]       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.479      ;
; 0.154 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[3]                  ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.483      ;
; 0.154 ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|fb_addr[3]             ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0|altsyncram_8md1:auto_generated|ram_block1a0~porta_address_reg0        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.477      ;
; 0.155 ; emsx_top:emsx|eseps2:U06|iKeyCol[7]                                         ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.480      ;
; 0.155 ; emsx_top:emsx|eseps2:U06|MtxIdx[4]                                          ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.480      ;
; 0.155 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|head_s[2]                                  ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.481      ;
; 0.155 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|tail_s[9]                                  ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~portb_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.483      ;
; 0.156 ; emsx_top:emsx|eseps2:U06|iKeyCol[4]                                         ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.481      ;
; 0.156 ; emsx_top:emsx|eseps2:U06|iKeyCol[5]                                         ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.481      ;
; 0.156 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[8]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.484      ;
; 0.156 ; sd_card:sd_card|buffer_ptr[2]                                               ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.485      ;
; 0.156 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|tail_s[10]                                 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~portb_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.484      ;
; 0.157 ; emsx_top:emsx|eseps2:U06|iKeyCol[0]                                         ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.482      ;
; 0.157 ; emsx_top:emsx|eseps2:U06|iKeyCol[6]                                         ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.482      ;
; 0.157 ; emsx_top:emsx|eseps2:U06|MtxIdx[5]                                          ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.482      ;
; 0.157 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|tail_s[7]                                  ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~portb_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.485      ;
; 0.158 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[5]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.486      ;
; 0.158 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[11]           ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.486      ;
; 0.158 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCOLOR_IN[3]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.487      ;
; 0.158 ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|fb_addr[2]             ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0|altsyncram_8md1:auto_generated|ram_block1a0~porta_address_reg0        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.481      ;
; 0.158 ; emsx_top:emsx|eseps2:U06|MtxIdx[1]                                          ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.483      ;
; 0.159 ; emsx_top:emsx|eseps2:U06|iKeyCol[2]                                         ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.484      ;
; 0.160 ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|mo_wdata.value[2]      ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_datain_reg0           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.487      ;
; 0.160 ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|mo_wdata.sign          ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_datain_reg0           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.487      ;
; 0.161 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[3]                                    ; emsx_top:emsx|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_t8v:auto_generated|ram_block1a0~porta_address_reg0                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.486      ;
; 0.161 ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|mo_wdata.value[7]      ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_datain_reg0           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.488      ;
; 0.162 ; emsx_top:emsx|eseps2:U06|KeyRow[2]                                          ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.485      ;
; 0.162 ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|mo_wdata.value[6]      ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_datain_reg0           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.489      ;
; 0.162 ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|mo_wdata.value[8]      ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_datain_reg0           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.489      ;
; 0.162 ; emsx_top:emsx|eseps2:U06|MtxIdx[0]                                          ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a5~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.487      ;
; 0.162 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|head_s[8]                                  ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.488      ;
; 0.163 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[0]                                    ; emsx_top:emsx|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_t8v:auto_generated|ram_block1a0~porta_address_reg0                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.488      ;
; 0.163 ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_tapidx[2]                            ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_address_reg0                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.487      ;
; 0.164 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[8]                  ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.492      ;
; 0.164 ; emsx_top:emsx|eseps2:U06|MtxIdx[1]                                          ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a5~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.489      ;
; 0.164 ; emsx_top:emsx|eseps2:U06|MtxIdx[6]                                          ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a5~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.489      ;
; 0.164 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|head_s[10]                                 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.490      ;
; 0.165 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCOLOR_IN[1]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.494      ;
; 0.165 ; sd_card:sd_card|buffer_ptr[3]                                               ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.494      ;
; 0.165 ; emsx_top:emsx|eseps2:U06|MtxIdx[9]                                          ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.488      ;
; 0.166 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMCOLOR_IN[0]              ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.495      ;
; 0.166 ; sd_card:sd_card|buffer_ptr[9]                                               ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.494      ;
; 0.167 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[4]                                    ; emsx_top:emsx|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_t8v:auto_generated|ram_block1a0~porta_address_reg0                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.492      ;
; 0.168 ; emsx_top:emsx|eseps2:U06|KeyRow[3]                                          ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.491      ;
; 0.168 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[7]                  ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.496      ;
; 0.168 ; emsx_top:emsx|eseps2:U06|MtxIdx[7]                                          ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.493      ;
; 0.169 ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_tapidx[1]                            ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_address_reg0                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.493      ;
; 0.170 ; emsx_top:emsx|eseps2:U06|iKeyCol[1]                                         ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.495      ;
; 0.170 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMPATTERN_IN[3]            ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.498      ;
; 0.170 ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|mo_wdata.value[1]      ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_datain_reg0           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.497      ;
; 0.170 ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|mo_wdata.value[5]      ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_datain_reg0           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.497      ;
; 0.171 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[2]                                    ; emsx_top:emsx|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_t8v:auto_generated|ram_block1a0~porta_address_reg0                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.496      ;
; 0.171 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|head_s[3]                                  ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.497      ;
; 0.171 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|head_s[6]                                  ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.497      ;
; 0.172 ; emsx_top:emsx|VENCODE:U21|FF_TABLEADR[1]                                    ; emsx_top:emsx|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_t8v:auto_generated|ram_block1a0~porta_address_reg0                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.497      ;
; 0.172 ; sd_card:sd_card|buffer_ptr[5]                                               ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.500      ;
; 0.173 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|head_s[0]                                  ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.499      ;
; 0.174 ; emsx_top:emsx|rtc_mist:U07|reg_ptr[0]                                       ; emsx_top:emsx|rtc_mist:U07|ram:u_mem|altsyncram:blkram_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_address_reg0                                                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.498      ;
; 0.174 ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|SPINFORAMX_IN[5]                  ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.502      ;
; 0.174 ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|init_id[4] ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|altsyncram:voices_rtl_0|altsyncram_hci1:auto_generated|ram_block1a0~porta_address_reg0                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.498      ;
; 0.175 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|head_s[10]                                 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~porta_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.499      ;
; 0.177 ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_tapidx[0]                            ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_address_reg0                                       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.501      ;
; 0.178 ; sd_card:sd_card|buffer_ptr[1]                                               ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.507      ;
; 0.178 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|head_s[6]                                  ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~porta_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.502      ;
; 0.179 ; emsx_top:emsx|wifi:uwifi|FIFO:U2|head_s[8]                                  ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~porta_address_reg0                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.503      ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                        ;
+-------+--------------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.142 ; emsx_top:emsx|switched_io_ports:U35|Mapper0_ack~reg0   ; emsx_top:emsx|iSlt0_1                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.085      ; 0.421      ;
; 0.187 ; emsx_top:emsx|SdrBa[1]~_Duplicate_1                    ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrBa[0]~_Duplicate_1                    ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1                  ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1                   ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrSize[0]                               ; emsx_top:emsx|SdrSize[0]              ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|SdrSta[2]                                ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|ff_sdr_seq[1]                            ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|ff_sdr_seq[2]                            ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|RstSeq[3]                                ; emsx_top:emsx|RstSeq[3]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|RstSeq[4]                                ; emsx_top:emsx|RstSeq[4]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|RstSeq[2]                                ; emsx_top:emsx|RstSeq[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|RstSeq[1]                                ; emsx_top:emsx|RstSeq[1]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|RstSeq[0]                                ; emsx_top:emsx|RstSeq[0]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|ff_reload_n                              ; emsx_top:emsx|ff_reload_n             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[15]                          ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[14]                          ; emsx_top:emsx|FreeCounter[14]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[13]                          ; emsx_top:emsx|FreeCounter[13]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[12]                          ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[11]                          ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[10]                          ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[9]                           ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[8]                           ; emsx_top:emsx|FreeCounter[8]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[7]                           ; emsx_top:emsx|FreeCounter[7]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[6]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[5]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[4]                           ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[3]                           ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; emsx_top:emsx|FreeCounter[0]                           ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; emsx_top:emsx|kanji:U08|kanjiptr2[0]                   ; emsx_top:emsx|RamDbi[6]_OTERM5        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.084      ; 0.466      ;
; 0.194 ; emsx_top:emsx|ff_sdr_seq[0]                            ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.200 ; emsx_top:emsx|FreeCounter[10]                          ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; emsx_top:emsx|FreeCounter[10]                          ; emsx_top:emsx|FreeCounter[11]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.321      ;
; 0.204 ; emsx_top:emsx|FreeCounter[8]                           ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.324      ;
; 0.206 ; emsx_top:emsx|ff_mem_seq[1]                            ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.326      ;
; 0.210 ; emsx_top:emsx|ff_mem_seq[1]                            ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.330      ;
; 0.211 ; emsx_top:emsx|iSltRst_n                                ; emsx_top:emsx|reset                   ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 0.499      ;
; 0.222 ; emsx_top:emsx|FreeCounter[14]                          ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.342      ;
; 0.223 ; emsx_top:emsx|FreeCounter[13]                          ; emsx_top:emsx|FreeCounter[14]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.343      ;
; 0.231 ; emsx_top:emsx|switched_io_ports:U35|io43_id212[5]~reg0 ; emsx_top:emsx|xSltRst_n               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 0.518      ;
; 0.253 ; emsx_top:emsx|SdrDat[12]~en                            ; SDRAM_DQ[12]                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.742      ; 1.795      ;
; 0.253 ; emsx_top:emsx|SdrDat[8]~en                             ; SDRAM_DQ[8]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.742      ; 1.795      ;
; 0.254 ; emsx_top:emsx|SdrDat[10]~en                            ; SDRAM_DQ[10]                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.741      ; 1.795      ;
; 0.254 ; emsx_top:emsx|SdrDat[4]~en                             ; SDRAM_DQ[4]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.741      ; 1.795      ;
; 0.255 ; emsx_top:emsx|SdrDat[11]~en                            ; SDRAM_DQ[11]                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.740      ; 1.795      ;
; 0.255 ; emsx_top:emsx|SdrDat[7]~en                             ; SDRAM_DQ[7]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.740      ; 1.795      ;
; 0.255 ; emsx_top:emsx|SdrDat[5]~en                             ; SDRAM_DQ[5]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.740      ; 1.795      ;
; 0.255 ; emsx_top:emsx|SdrDat[2]~en                             ; SDRAM_DQ[2]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.740      ; 1.795      ;
; 0.256 ; emsx_top:emsx|SdrDat[15]~en                            ; SDRAM_DQ[15]                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.739      ; 1.795      ;
; 0.256 ; emsx_top:emsx|SdrDat[14]~en                            ; SDRAM_DQ[14]                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.739      ; 1.795      ;
; 0.256 ; emsx_top:emsx|SdrDat[13]~en                            ; SDRAM_DQ[13]                          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.739      ; 1.795      ;
; 0.256 ; emsx_top:emsx|SdrDat[6]~en                             ; SDRAM_DQ[6]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.739      ; 1.795      ;
; 0.256 ; emsx_top:emsx|SdrDat[3]~en                             ; SDRAM_DQ[3]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.739      ; 1.795      ;
; 0.256 ; emsx_top:emsx|SdrDat[0]~en                             ; SDRAM_DQ[0]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.739      ; 1.795      ;
; 0.299 ; emsx_top:emsx|FreeCounter[11]                          ; emsx_top:emsx|FreeCounter[12]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; emsx_top:emsx|FreeCounter[5]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; emsx_top:emsx|FreeCounter[4]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; emsx_top:emsx|FreeCounter[4]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.310 ; emsx_top:emsx|FreeCounter[7]                           ; emsx_top:emsx|FreeCounter[8]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[3]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; emsx_top:emsx|FreeCounter[1]                           ; emsx_top:emsx|FreeCounter[2]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; emsx_top:emsx|FreeCounter[7]                           ; emsx_top:emsx|FreeCounter[9]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.433      ;
; 0.318 ; emsx_top:emsx|ff_mem_seq[1]                            ; emsx_top:emsx|ff_mem_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.438      ;
; 0.321 ; emsx_top:emsx|ff_clk21m_cnt[19]                        ; emsx_top:emsx|power_on_reset          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.092      ; 0.607      ;
; 0.323 ; emsx_top:emsx|ff_sdr_seq[0]                            ; emsx_top:emsx|ff_sdr_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.443      ;
; 0.326 ; emsx_top:emsx|SdrDat[1]~en                             ; SDRAM_DQ[1]                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.762      ; 1.888      ;
; 0.328 ; emsx_top:emsx|HardRst_cnt[1]                           ; emsx_top:emsx|ff_reload_n             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 0.608      ;
; 0.328 ; emsx_top:emsx|FreeCounter[13]                          ; emsx_top:emsx|FreeCounter[15]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.448      ;
; 0.337 ; emsx_top:emsx|ff_mem_seq[0]                            ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.457      ;
; 0.337 ; emsx_top:emsx|ff_mem_seq[0]                            ; emsx_top:emsx|FreeCounter[0]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.457      ;
; 0.337 ; emsx_top:emsx|FreeCounter[0]                           ; emsx_top:emsx|FreeCounter[1]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.457      ;
; 0.362 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.482      ;
; 0.363 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.483      ;
; 0.365 ; emsx_top:emsx|FreeCounter[2]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.485      ;
; 0.366 ; emsx_top:emsx|FreeCounter[8]                           ; emsx_top:emsx|FreeCounter[10]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.486      ;
; 0.371 ; emsx_top:emsx|ff_mem_seq[0]                            ; emsx_top:emsx|ff_mem_seq[1]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.491      ;
; 0.378 ; emsx_top:emsx|ff_sdr_seq[0]                            ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.498      ;
; 0.379 ; emsx_top:emsx|ff_sdr_seq[0]                            ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.499      ;
; 0.382 ; emsx_top:emsx|kanji:U08|kanjiptr1[0]                   ; emsx_top:emsx|RamDbi[6]_OTERM5        ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.083      ; 0.659      ;
; 0.397 ; emsx_top:emsx|FreeCounter[13]                          ; emsx_top:emsx|RstSeq[3]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.517      ;
; 0.407 ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1                   ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.527      ;
; 0.407 ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1                   ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.527      ;
; 0.419 ; emsx_top:emsx|FreeCounter[3]                           ; emsx_top:emsx|FreeCounter[6]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.539      ;
; 0.420 ; emsx_top:emsx|FreeCounter[3]                           ; emsx_top:emsx|FreeCounter[4]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.540      ;
; 0.422 ; emsx_top:emsx|FreeCounter[3]                           ; emsx_top:emsx|FreeCounter[5]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.542      ;
; 0.437 ; emsx_top:emsx|ff_sdr_seq[2]                            ; emsx_top:emsx|ff_sdr_seq[0]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.557      ;
; 0.439 ; emsx_top:emsx|ff_sdr_seq[1]                            ; emsx_top:emsx|ff_sdr_seq[2]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.559      ;
; 0.440 ; emsx_top:emsx|ff_sdr_seq[1]                            ; emsx_top:emsx|SdrSta[2]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.560      ;
; 0.446 ; emsx_top:emsx|RstSeq[0]                                ; emsx_top:emsx|RstSeq[1]               ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.566      ;
+-------+--------------------------------------------------------+---------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SPI_SCK'                                                                                                                                                                                     ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.157 ; osd:osd|bcnt[10]                      ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.480      ;
; 0.158 ; osd:osd|bcnt[8]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.223      ; 0.485      ;
; 0.159 ; osd:osd|bcnt[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.223      ; 0.486      ;
; 0.160 ; osd:osd|sbuf[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.226      ; 0.490      ;
; 0.161 ; osd:osd|bcnt[2]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.223      ; 0.488      ;
; 0.161 ; osd:osd|bcnt[9]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.223      ; 0.488      ;
; 0.165 ; osd:osd|sbuf[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.226      ; 0.495      ;
; 0.171 ; osd:osd|sbuf[0]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.226      ; 0.501      ;
; 0.185 ; user_io:user_io|serial_out_rptr[5]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[0]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; user_io:user_io|serial_out_rptr[1]    ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; user_io:user_io|serial_out_rptr[2]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; user_io:user_io|serial_out_rptr[4]    ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[3]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; user_io:user_io|cmd[2]                ; user_io:user_io|cmd[2]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; user_io:user_io|cmd[3]                ; user_io:user_io|cmd[3]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; user_io:user_io|cmd[1]                ; user_io:user_io|cmd[1]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; user_io:user_io|cmd[0]                ; user_io:user_io|cmd[0]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; osd:osd|cnt[3]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; osd:osd|cnt[2]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; osd:osd|cnt[1]                        ; osd:osd|cnt[1]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; user_io:user_io|cmd[5]                ; user_io:user_io|cmd[5]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|cmd[7]                ; user_io:user_io|cmd[7]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|cmd[6]                ; user_io:user_io|cmd[6]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[9]           ; user_io:user_io|byte_cnt[9]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[8]           ; user_io:user_io|byte_cnt[8]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[5]           ; user_io:user_io|byte_cnt[5]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[3]           ; user_io:user_io|byte_cnt[3]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[4]           ; user_io:user_io|byte_cnt[4]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[1]           ; user_io:user_io|byte_cnt[1]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[0]           ; user_io:user_io|byte_cnt[0]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[2]           ; user_io:user_io|byte_cnt[2]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[6]           ; user_io:user_io|byte_cnt[6]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|byte_cnt[7]           ; user_io:user_io|byte_cnt[7]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|bit_cnt[2]            ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; user_io:user_io|bit_cnt[1]            ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[10]                      ; osd:osd|bcnt[10]                                                                                   ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[9]                       ; osd:osd|bcnt[9]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[7]                       ; osd:osd|bcnt[7]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[6]                       ; osd:osd|bcnt[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[5]                       ; osd:osd|bcnt[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[4]                       ; osd:osd|bcnt[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[3]                       ; osd:osd|bcnt[3]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[2]                       ; osd:osd|bcnt[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|bcnt[1]                       ; osd:osd|bcnt[1]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|osd_enable                    ; osd:osd|osd_enable                                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.307      ;
; 0.189 ; osd:osd|bcnt[6]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.223      ; 0.516      ;
; 0.193 ; user_io:user_io|spi_receiver_strobe_r ; user_io:user_io|spi_receiver_strobe_r                                                              ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; osd:osd|cnt[0]                        ; osd:osd|cnt[0]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[0]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; osd:osd|bcnt[0]                       ; osd:osd|bcnt[0]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; user_io:user_io|sbuf[3]               ; user_io:user_io|sbuf[4]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; user_io:user_io|serial_out_rptr[1]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.323      ;
; 0.202 ; osd:osd|cnt[0]                        ; osd:osd|cnt[1]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.323      ;
; 0.203 ; user_io:user_io|sbuf[3]               ; user_io:user_io|spi_byte_in[4]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.323      ;
; 0.204 ; user_io:user_io|sbuf[5]               ; user_io:user_io|spi_byte_in[6]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.324      ;
; 0.204 ; user_io:user_io|sbuf[5]               ; user_io:user_io|sbuf[6]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; osd:osd|cnt[0]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.326      ;
; 0.206 ; osd:osd|sbuf[1]                       ; osd:osd|sbuf[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; osd:osd|cnt[0]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.328      ;
; 0.210 ; osd:osd|sbuf[2]                       ; osd:osd|cmd[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; osd:osd|sbuf[2]                       ; osd:osd|sbuf[3]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.330      ;
; 0.214 ; osd:osd|sbuf[3]                       ; osd:osd|cmd[4]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.334      ;
; 0.214 ; osd:osd|sbuf[3]                       ; osd:osd|sbuf[4]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.334      ;
; 0.216 ; user_io:user_io|sbuf[2]               ; user_io:user_io|cmd[3]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.337      ;
; 0.217 ; osd:osd|sbuf[5]                       ; osd:osd|cmd[6]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.337      ;
; 0.218 ; osd:osd|sbuf[5]                       ; osd:osd|sbuf[6]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.338      ;
; 0.219 ; user_io:user_io|byte_cnt[1]           ; user_io:user_io|byte_cnt[2]                                                                        ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.339      ;
; 0.221 ; user_io:user_io|bit_cnt[1]            ; user_io:user_io|bit_cnt[2]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.341      ;
; 0.236 ; user_io:user_io|bit_cnt[0]            ; user_io:user_io|bit_cnt[1]                                                                         ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.356      ;
; 0.268 ; osd:osd|bcnt[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.223      ; 0.595      ;
; 0.270 ; user_io:user_io|sbuf[4]               ; user_io:user_io|sbuf[5]                                                                            ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.390      ;
; 0.272 ; user_io:user_io|sbuf[6]               ; user_io:user_io|spi_byte_in[7]                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; user_io:user_io|sbuf[4]               ; user_io:user_io|cmd[5]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.392      ;
; 0.275 ; user_io:user_io|sbuf[0]               ; user_io:user_io|cmd[1]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.396      ;
; 0.279 ; osd:osd|sbuf[0]                       ; osd:osd|sbuf[1]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.399      ;
; 0.284 ; osd:osd|bcnt[8]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.607      ;
; 0.285 ; osd:osd|sbuf[6]                       ; osd:osd|cmd[7]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.405      ;
; 0.288 ; osd:osd|bcnt[10]                      ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.223      ; 0.615      ;
; 0.290 ; osd:osd|sbuf[4]                       ; osd:osd|cmd[5]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.410      ;
; 0.291 ; osd:osd|sbuf[4]                       ; osd:osd|sbuf[5]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.411      ;
; 0.292 ; osd:osd|bcnt[9]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.615      ;
; 0.297 ; osd:osd|bcnt[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.620      ;
; 0.298 ; osd:osd|bcnt[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.621      ;
; 0.299 ; osd:osd|cnt[2]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; osd:osd|bcnt[7]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.623      ;
; 0.300 ; user_io:user_io|serial_out_rptr[4]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.422      ;
; 0.301 ; osd:osd|sbuf[3]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.222      ; 0.627      ;
; 0.302 ; osd:osd|sbuf[5]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.222      ; 0.628      ;
; 0.302 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[4]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; user_io:user_io|serial_out_rptr[3]    ; user_io:user_io|serial_out_rptr[5]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; osd:osd|cnt[1]                        ; osd:osd|cnt[2]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.425      ;
; 0.306 ; osd:osd|cnt[1]                        ; osd:osd|cnt[3]                                                                                     ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[2]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.429      ;
; 0.308 ; user_io:user_io|sbuf[6]               ; user_io:user_io|cmd[7]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; user_io:user_io|serial_out_rptr[0]    ; user_io:user_io|serial_out_rptr[1]                                                                 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.038      ; 0.431      ;
; 0.312 ; user_io:user_io|sbuf[1]               ; user_io:user_io|cmd[2]                                                                             ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.037      ; 0.433      ;
; 0.312 ; osd:osd|bcnt[1]                       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.219      ; 0.635      ;
; 0.312 ; osd:osd|bcnt[6]                       ; osd:osd|bcnt[7]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.432      ;
; 0.316 ; osd:osd|bcnt[1]                       ; osd:osd|bcnt[2]                                                                                    ; SPI_SCK      ; SPI_SCK     ; 0.000        ; 0.036      ; 0.436      ;
+-------+---------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                             ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                 ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 55.904 ; emsx_top:emsx|reset          ; emsx_top:emsx|portF4_bit7~_emulated                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.094     ; 2.099      ;
; 55.904 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[8] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.149     ; 1.929      ;
; 55.904 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[7] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.149     ; 1.929      ;
; 55.904 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[6] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.149     ; 1.929      ;
; 55.904 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[5] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.149     ; 1.929      ;
; 55.904 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[4] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.149     ; 1.929      ;
; 55.904 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.149     ; 1.929      ;
; 55.904 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.149     ; 1.929      ;
; 55.904 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.149     ; 1.929      ;
; 55.904 ; emsx_top:emsx|reset          ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|fnum[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.149     ; 1.929      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[11]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[10]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.095     ; 1.888      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.095     ; 1.888      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.095     ; 1.888      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.095     ; 1.888      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.095     ; 1.888      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.095     ; 1.888      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.095     ; 1.888      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[7]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.095     ; 1.888      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.082     ; 1.901      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.082     ; 1.901      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.082     ; 1.901      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.082     ; 1.901      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.082     ; 1.901      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.082     ; 1.901      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.082     ; 1.901      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[2]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.082     ; 1.901      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[1]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.082     ; 1.901      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.084     ; 1.899      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[4]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[5]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.083     ; 1.900      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.094     ; 1.889      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.094     ; 1.889      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.094     ; 1.889      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.094     ; 1.889      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D5[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.094     ; 1.889      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D6[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.094     ; 1.889      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D7[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.094     ; 1.889      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D8[8]                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.094     ; 1.889      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[7]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[5]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.094     ; 1.889      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[4]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.095     ; 1.888      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[2]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.084     ; 1.899      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_OUT[1]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.084     ; 1.899      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[3]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.092     ; 1.891      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[4]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.092     ; 1.891      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[5]           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.092     ; 1.891      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[10]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.091     ; 1.892      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[11]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.091     ; 1.892      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[12]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.091     ; 1.892      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[16]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[17]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[18]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[19]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[20]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.092     ; 1.891      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_sum[21]          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.092     ; 1.891      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[13]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.092     ; 1.891      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[12]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.092     ; 1.891      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[11]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.092     ; 1.891      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[9]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[8]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[4]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.091     ; 1.892      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[2]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.091     ; 1.892      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[2]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.091     ; 1.892      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[3]        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.091     ; 1.892      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[3]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.091     ; 1.892      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[4]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.091     ; 1.892      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[9]                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_wavout[10]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[10]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.093     ; 1.890      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[11]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.092     ; 1.891      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[12]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.092     ; 1.891      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|Acu[13]                        ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.092     ; 1.891      ;
; 56.114 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|DACout                         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.092     ; 1.891      ;
; 56.115 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[0]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.894      ;
; 56.115 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[1]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.894      ;
; 56.115 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|esepwm:U33|esefir5:U1|ff_state[2]         ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.088     ; 1.894      ;
; 56.115 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D1[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.089     ; 1.893      ;
; 56.115 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D2[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.089     ; 1.893      ;
; 56.115 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D3[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.089     ; 1.893      ;
; 56.115 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|LPF2:u_lpf2|FF_D4[13]                     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 58.200       ; -0.089     ; 1.893      ;
+--------+------------------------------+---------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                 ;
+-------+------------------------------+-----------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 1.220 ; emsx_top:emsx|reset          ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_PAL_MODE~_emulated ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.300      ; 1.714      ;
; 1.220 ; emsx_top:emsx|reset          ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_INTERLACE_MODE     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.300      ; 1.714      ;
; 1.220 ; emsx_top:emsx|reset          ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R9_Y_DOTS             ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.300      ; 1.714      ;
; 1.220 ; emsx_top:emsx|reset          ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|FF_R9_2PAGE_MODE          ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.300      ; 1.714      ;
; 1.244 ; emsx_top:emsx|reset          ; emsx_top:emsx|ExpSlot3[2]                                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.283      ; 1.721      ;
; 1.244 ; emsx_top:emsx|reset          ; emsx_top:emsx|ExpSlot3[4]                                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.283      ; 1.721      ;
; 1.244 ; emsx_top:emsx|reset          ; emsx_top:emsx|ExpSlot3[5]                                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.283      ; 1.721      ;
; 1.244 ; emsx_top:emsx|reset          ; emsx_top:emsx|ExpSlot3[7]                                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.283      ; 1.721      ;
; 1.419 ; emsx_top:emsx|reset          ; emsx_top:emsx|jSltScc2                                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.113      ; 1.726      ;
; 1.419 ; emsx_top:emsx|reset          ; emsx_top:emsx|jSltScc1                                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.112      ; 1.725      ;
; 1.419 ; emsx_top:emsx|reset          ; emsx_top:emsx|jSltMem                                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.113      ; 1.726      ;
; 1.421 ; emsx_top:emsx|reset          ; emsx_top:emsx|wrt                                                           ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 1.721      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_WEIGHT[0]                                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.720      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_WEIGHT[1]                                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.720      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_WEIGHT[2]                                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.720      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[5]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.721      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[5]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.721      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[2]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.721      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[2]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.721      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[3]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.721      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[3]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.721      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[4]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.721      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[4]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.721      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[11]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.719      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[10]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.719      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[9]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.719      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[7]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.719      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[6]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.719      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[4]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.719      ;
; 1.426 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[8]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.719      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[7]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.718      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[7]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.718      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[6]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.718      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[1]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.717      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[1]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.717      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[0]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.717      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[0]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.717      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[6]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.718      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[8]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.718      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[8]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.718      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[9]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.718      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[9]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.718      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[10]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.718      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[10]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.718      ;
; 1.427 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[5]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.720      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|rtc_mist:U07|reg_ptr[0]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 1.716      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|rtc_mist:U07|reg_ptr[3]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 1.716      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|rtc_mist:U07|reg_ptr[2]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 1.716      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|rtc_mist:U07|reg_ptr[1]                                       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 1.716      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|rtc_mist:U07|reg_mode[0]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 1.716      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|rtc_mist:U07|reg_mode[1]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 1.716      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|rtc_mist:U07|reg_mode[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 1.710      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_rst_ch_c                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_c[11]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_c[9]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_c[8]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_c[10]                ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_c[11]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.719      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_c[7]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.719      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_c[8]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.719      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_c[9]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.719      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_c[10]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.719      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_rst_ch_b                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_b[2]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.720      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_b[0]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.720      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_b[0]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.720      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_freq_ch_b[1]                 ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.720      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_b[1]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.720      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_b[2]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.720      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_b[3]                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.720      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_rst_ch_a                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_rst_ch_d                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_rst_ch_e                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_e[11]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.719      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ff_cnt_ch_e[10]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.097      ; 1.719      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|rtc_mist:U07|reg_mode[3]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 1.710      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[3]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[2]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[1]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|reg_vol_ch_d[0]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[3]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.715      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[3]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.715      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[2]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.715      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[2]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.715      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[1]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.715      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[1]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.715      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_a[0]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.715      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|reg_vol_ch_d[0]                  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 1.715      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R7_FRAME_COL[3]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.706      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|REG_R7_FRAME_COL[2]       ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.706      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_PALETTE_ADDR_G5[1]     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.706      ;
; 1.428 ; emsx_top:emsx|reset          ; emsx_top:emsx|VDP:U20|VDP_COLORDEC:U_VDP_COLORDEC|FF_PALETTE_ADDR_G5[0]     ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.706      ;
; 1.428 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[13]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.717      ;
; 1.428 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[13]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.717      ;
; 1.428 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[11]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.717      ;
; 1.428 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[11]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.717      ;
; 1.428 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D2[12]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.717      ;
; 1.428 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|FF_D1[12]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.717      ;
; 1.428 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[13]                                   ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 1.717      ;
; 1.428 ; emsx_top:emsx|power_on_reset ; emsx_top:emsx|INTERPO:u_interpo|ODATA[3]                                    ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.718      ;
+-------+------------------------------+-----------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                     ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[10]         ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[11]         ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[12]         ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[13]         ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[14]         ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[15]         ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[7]          ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[8]          ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[9]          ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[1]_OTERM33       ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM9        ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[0]               ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[1]               ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[2]               ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[3]               ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RstSeq[4]               ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[1]~_Duplicate_1  ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[3]~_Duplicate_1  ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[4]~_Duplicate_1  ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[6]~_Duplicate_1  ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[7]~_Duplicate_1  ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrBa[0]~_Duplicate_1   ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrBa[1]~_Duplicate_1   ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[0]~_Duplicate_1  ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[1]~_Duplicate_1  ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrCmd[2]~_Duplicate_1  ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[0]~en            ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[10]~en           ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[13]~en           ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[2]~en            ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[4]~en            ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[5]~en            ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[7]~en            ;
; 5.603 ; 5.758        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[9]~en            ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSize[0]              ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[0]               ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[2]               ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_reload_n             ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[0]           ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[1]           ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_sdr_seq[2]           ;
; 5.603 ; 5.819        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|iSlt0_1                 ;
; 5.604 ; 5.820        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM5        ;
; 5.604 ; 5.820        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM7        ;
; 5.604 ; 5.820        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[0]~_Duplicate_1  ;
; 5.604 ; 5.820        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[11]~_Duplicate_1 ;
; 5.604 ; 5.820        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[2]~_Duplicate_1  ;
; 5.604 ; 5.820        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[5]~_Duplicate_1  ;
; 5.604 ; 5.820        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrAdr[8]~_Duplicate_1  ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[11]~en           ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[12]~en           ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[14]~en           ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[15]~en           ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[3]~en            ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[6]~en            ;
; 5.604 ; 5.759        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[8]~en            ;
; 5.604 ; 5.820        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrSta[1]               ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[0]          ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[1]          ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[2]          ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[3]          ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[4]          ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[5]          ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|FreeCounter[6]          ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[2]_OTERM29       ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[5]_OTERM21       ;
; 5.605 ; 5.760        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|SdrDat[1]~en            ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_mem_seq[0]           ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|ff_mem_seq[1]           ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|power_on_reset          ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|reset                   ;
; 5.605 ; 5.821        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|xSltRst_n               ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[0]_OTERM25       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[0]_OTERM27       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[1]_OTERM35       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[2]_OTERM31       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[3]_OTERM37       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[3]_OTERM39       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[4]_OTERM17       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[4]_OTERM19       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[5]_OTERM23       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[6]_OTERM11       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[7]_OTERM13       ;
; 5.606 ; 5.822        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|RamDbi[7]_OTERM15       ;
; 5.610 ; 5.765        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[1]               ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[0]               ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[10]              ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[13]              ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[2]               ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[4]               ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[5]               ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[7]               ;
; 5.613 ; 5.768        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[9]               ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[11]              ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[12]              ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[14]              ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[15]              ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[3]               ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[6]               ;
; 5.614 ; 5.769        ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; emsx_top:emsx|VrmDbi[8]               ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_27'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+
; 17.932 ; 17.932       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 17.932 ; 17.932       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 17.932 ; 17.932       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 17.967 ; 17.967       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                                          ;
; 17.975 ; 17.975       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                                          ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~input|i                                          ;
; 19.062 ; 19.062       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 19.070 ; 19.070       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~input|o                                          ;
; 19.103 ; 19.103       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.103 ; 19.103       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.103 ; 19.103       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SPI_SCK'                                                                                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+
; 19.908 ; 20.138       ; 0.230          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 19.908 ; 20.138       ; 0.230          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 19.908 ; 20.138       ; 0.230          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a0~porta_we_reg       ;
; 19.910 ; 20.140       ; 0.230          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_address_reg0 ;
; 19.910 ; 20.140       ; 0.230          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_datain_reg0  ;
; 19.910 ; 20.140       ; 0.230          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_jle1:auto_generated|ram_block1a4~porta_we_reg       ;
; 19.929 ; 20.145       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~reg0                                                                      ;
; 19.930 ; 20.146       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|SPI_MISO~en                                                                        ;
; 19.930 ; 20.146       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[0]                                                                 ;
; 19.930 ; 20.146       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[1]                                                                 ;
; 19.930 ; 20.146       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[2]                                                                 ;
; 19.930 ; 20.146       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[3]                                                                 ;
; 19.930 ; 20.146       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[4]                                                                 ;
; 19.930 ; 20.146       ; 0.216          ; High Pulse Width ; SPI_SCK ; Fall       ; user_io:user_io|serial_out_rptr[5]                                                                 ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|bcnt[0]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|bcnt[10]                                                                                   ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|bcnt[1]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|bcnt[2]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|bcnt[3]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|bcnt[4]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|bcnt[5]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|bcnt[6]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|bcnt[7]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|bcnt[8]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|bcnt[9]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cmd[3]                                                                                     ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cmd[4]                                                                                     ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cmd[5]                                                                                     ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cmd[6]                                                                                     ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cmd[7]                                                                                     ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|osd_enable                                                                                 ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[0]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[1]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[2]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[3]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[4]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[5]                                                                                    ;
; 19.968 ; 20.152       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|sbuf[6]                                                                                    ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cnt[0]                                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cnt[1]                                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cnt[2]                                                                                     ;
; 19.969 ; 20.153       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; osd:osd|cnt[3]                                                                                     ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[0]                                                                         ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[1]                                                                         ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|bit_cnt[2]                                                                         ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[0]                                                                        ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[1]                                                                        ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[2]                                                                        ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[3]                                                                        ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[4]                                                                        ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[8]                                                                        ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[9]                                                                        ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[0]                                                                             ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[1]                                                                             ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[2]                                                                             ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[3]                                                                             ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[0]                                                                            ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[1]                                                                            ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[2]                                                                            ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[0]                                                                    ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[1]                                                                    ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[2]                                                                    ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[3]                                                                    ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[4]                                                                    ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[5]                                                                    ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[6]                                                                    ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_out[7]                                                                    ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[0]                                                        ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[11]                                                       ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[13]                                                       ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[15]                                                       ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[16]                                                       ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[17]                                                       ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[19]                                                       ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[1]                                                        ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[21]                                                       ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[23]                                                       ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[24]                                                       ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[25]                                                       ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[27]                                                       ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[29]                                                       ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[31]                                                       ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[3]                                                        ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[5]                                                        ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[7]                                                        ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[8]                                                        ;
; 19.970 ; 20.154       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_transmitter.sd_lba_r[9]                                                        ;
; 19.971 ; 20.155       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[5]                                                                        ;
; 19.971 ; 20.155       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[6]                                                                        ;
; 19.971 ; 20.155       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|byte_cnt[7]                                                                        ;
; 19.971 ; 20.155       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[4]                                                                             ;
; 19.971 ; 20.155       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[5]                                                                             ;
; 19.971 ; 20.155       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[6]                                                                             ;
; 19.971 ; 20.155       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|cmd[7]                                                                             ;
; 19.971 ; 20.155       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[3]                                                                            ;
; 19.971 ; 20.155       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[4]                                                                            ;
; 19.971 ; 20.155       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[5]                                                                            ;
; 19.971 ; 20.155       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|sbuf[6]                                                                            ;
; 19.971 ; 20.155       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[0]                                                                     ;
; 19.971 ; 20.155       ; 0.184          ; Low Pulse Width  ; SPI_SCK ; Rise       ; user_io:user_io|spi_byte_in[1]                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                  ;
+--------+--------------+----------------+-----------------+-------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                           ; Clock Edge ; Target                                                                                                                                                                             ;
+--------+--------------+----------------+-----------------+-------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 23.027 ; 23.257       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|altsyncram:egdata_set_rtl_0|altsyncram_7ci1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 23.027 ; 23.257       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|altsyncram:egdata_set_rtl_0|altsyncram_7ci1:auto_generated|ram_block1a0~porta_we_reg       ;
; 23.027 ; 23.257       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a5~porta_address_reg0                                                             ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                       ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_we_reg                             ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_address_reg0                         ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_we_reg                               ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_address_reg0                            ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_we_reg                                  ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_address_reg0                            ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_we_reg                                  ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                                ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_we_reg                                      ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a0~porta_address_reg0               ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a0~porta_we_reg                     ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a0~porta_address_reg0               ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a0~porta_we_reg                     ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a3~porta_address_reg0               ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a3~porta_we_reg                     ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|altsyncram:Mux10_rtl_0|altsyncram_f501:auto_generated|ram_block1a0~porta_address_reg0                         ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0|altsyncram_8md1:auto_generated|ram_block1a0~porta_address_reg0                ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0|altsyncram_8md1:auto_generated|ram_block1a0~porta_we_reg                      ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_address_reg0                  ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_we_reg                        ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|PhaseMemory:MEM|altsyncram:phase_array_rtl_0|altsyncram_qpd1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|PhaseMemory:MEM|altsyncram:phase_array_rtl_0|altsyncram_qpd1:auto_generated|ram_block1a0~porta_we_reg                          ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|controller:ct|VoiceMemory:vmem|VoiceRom:ROM2413|altsyncram:Mux7_rtl_0|altsyncram_r8v:auto_generated|ram_block1a0~porta_address_reg0              ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux6_rtl_0|altsyncram_2401:auto_generated|ram_block1a0~porta_address_reg0             ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|altsyncram:egdata_set_rtl_0|altsyncram_7ci1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|keymap:U2|altsyncram:Mux0_rtl_0|altsyncram_nev:auto_generated|ram_block1a0~porta_address_reg0                                                             ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_address_reg0                                               ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_we_reg                                                     ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|iplrom:U02|altsyncram:Ram0_rtl_0|altsyncram_8471:auto_generated|ram_block1a0~porta_address_reg0                                                                      ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                                      ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_we_reg                                            ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_address_reg0                                                            ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_we_reg                                                                  ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a1~porta_address_reg0                                                            ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a1~porta_we_reg                                                                  ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~porta_address_reg0                                                            ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~porta_we_reg                                                                  ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~porta_address_reg0                                                     ;
; 23.028 ; 23.258       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~porta_we_reg                                                           ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_EVEN_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_EVEN_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_we_reg                                     ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a3~porta_address_reg0               ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a3~porta_we_reg                     ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VENCODE:U21|altsyncram:Mux3_rtl_0|altsyncram_t8v:auto_generated|ram_block1a0~porta_address_reg0                                                                      ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|Operator:op|SineTable:u_sine_table|altsyncram:Mux21_rtl_0|altsyncram_e501:auto_generated|ram_block1a0~porta_address_reg0                         ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|LinearTable:Ltbl|altsyncram:Mux8_rtl_0|altsyncram_pav:auto_generated|ram_block1a0~porta_address_reg0                          ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~portb_address_reg0                  ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|AttackTable:u_attack_table|altsyncram:Mux13_rtl_0|altsyncram_1401:auto_generated|ram_block1a0~porta_address_reg0            ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|envelopegenerator:eg|EnvelopeMemory:u_envelope_memory|altsyncram:egdata_set_rtl_0|altsyncram_7ci1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                                                             ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseps2:U06|ram:U1|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_we_reg                                                                   ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_address_reg0                                      ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|megaram:U31_2|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_we_reg                                            ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|rtc_mist:U07|ram:u_mem|altsyncram:blkram_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_address_reg0                                                        ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|rtc_mist:U07|ram:u_mem|altsyncram:blkram_rtl_0|altsyncram_cc41:auto_generated|ram_block1a0~porta_we_reg                                                              ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~portb_address_reg0                                                            ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a1~portb_address_reg0                                                            ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~portb_address_reg0                                                            ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[0]                                                                                                                                    ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[1]                                                                                                                                    ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[2]                                                                                                                                    ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[3]                                                                                                                                    ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[4]                                                                                                                                    ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|fifo_data_o[5]                                                                                                                                    ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_address_reg0                                                     ;
; 23.029 ; 23.259       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~portb_we_reg                                                           ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_GRAPHIC4567:U_VDP_GRAPHIC4567|ram:U_FIFOMEM|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                        ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_REGISTER:U_VDP_REGISTER|ram:U_PALETTEMEMG|altsyncram:blkram_rtl_0|altsyncram_6c41:auto_generated|ram_block1a0~porta_datain_reg0                          ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a0~porta_datain_reg0                             ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|VDP_SPINFORAM:ISPINFORAM|altsyncram:IMEM_rtl_0|altsyncram_7c41:auto_generated|ram_block1a6~porta_datain_reg0                             ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_ODD_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                 ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BE|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a0~porta_datain_reg0                ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_BO|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a0~porta_datain_reg0                ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GE|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a3~porta_datain_reg0                ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0|altsyncram_8md1:auto_generated|ram_block1a0~porta_datain_reg0                 ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|FeedbackMemory:Fmem|altsyncram:data_array_rtl_0|altsyncram_8md1:auto_generated|ram_block1a0~portb_address_reg0                ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_0|altsyncram_tbi1:auto_generated|ram_block1a0~porta_address_reg0                  ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_0|altsyncram_tbi1:auto_generated|ram_block1a0~porta_we_reg                        ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_tbi1:auto_generated|ram_block1a0~porta_datain_reg0                   ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|PhaseMemory:MEM|altsyncram:phase_array_rtl_0|altsyncram_qpd1:auto_generated|ram_block1a0~porta_datain_reg0                     ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|PhaseGenerator:pg|PhaseMemory:MEM|altsyncram:phase_array_rtl_0|altsyncram_qpd1:auto_generated|ram_block1a0~portb_address_reg0                    ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|esepwm:U33|esefir5:U1|tapram:u0|altsyncram:TapMem_rtl_0|altsyncram_ka81:auto_generated|ram_block1a0~porta_datain_reg0                                                ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|megaram:U31_1|scc_wave:SccCh|ram:wavemem|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                       ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a0~porta_datain_reg0                                                             ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a1~porta_datain_reg0                                                             ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a4~porta_datain_reg0                                                             ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a6~porta_address_reg0                                                            ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|wifi:uwifi|FIFO:U2|altsyncram:memory_rtl_0|altsyncram_03h1:auto_generated|ram_block1a6~porta_we_reg                                                                  ;
; 23.030 ; 23.260       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sd_card:sd_card|sd_card_dpram:buffer_dpram|altsyncram:ram_rtl_0|altsyncram_89r1:auto_generated|ram_block1a0~porta_datain_reg0                                                      ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_SPRITE:U_SPRITE|ram:U_EVEN_LINE_BUF|altsyncram:blkram_rtl_0|altsyncram_5e41:auto_generated|ram_block1a0~porta_datain_reg0                                ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|VDP:U20|VDP_VGA:U_VDP_VGA|VDP_DOUBLEBUF:DBUF|VDP_LINEBUF:U_BUF_GO|altsyncram:IMEM_rtl_0|altsyncram_8f41:auto_generated|ram_block1a3~porta_datain_reg0                ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|altsyncram:data_array_rtl_0|altsyncram_tbi1:auto_generated|ram_block1a0~portb_address_reg0                  ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|rdata.sign                                                                                                  ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|rdata.value[0]                                                                                              ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|rdata.value[1]                                                                                              ;
; 23.031 ; 23.261       ; 0.230          ; Low Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; emsx_top:emsx|eseopll:U32|opll:U1|OutputGenerator:og|OutputMemory:Mmem|rdata.value[2]                                                                                              ;
+--------+--------------+----------------+-----------------+-------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; 1.830 ; 2.494 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; 2.604 ; 3.537 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; 1.289 ; 2.047 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; 2.513 ; 3.328 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.006 ; 1.600 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 0.889 ; 1.479 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 0.769 ; 1.349 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 0.908 ; 1.504 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 0.905 ; 1.501 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 0.918 ; 1.514 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 0.916 ; 1.511 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.006 ; 1.589 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 0.922 ; 1.520 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 0.902 ; 1.493 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 0.987 ; 1.600 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 0.931 ; 1.527 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 0.890 ; 1.479 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 0.900 ; 1.491 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 0.905 ; 1.501 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 0.905 ; 1.501 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 0.916 ; 1.508 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; -0.821 ; -1.572 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; -0.214 ; -1.041 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; -0.485 ; -1.288 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; -2.097 ; -2.895 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; -0.322 ; -0.873 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; -0.305 ; -0.854 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; -0.306 ; -0.855 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; -0.305 ; -0.854 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; -0.305 ; -0.854 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; -0.307 ; -0.856 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; -0.305 ; -0.854 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; -0.306 ; -0.855 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; -0.305 ; -0.854 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; -0.307 ; -0.856 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; -0.304 ; -0.853 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 5.280 ; 5.347 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 2.372 ; 2.397 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 3.786 ; 4.059 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 3.761 ; 3.997 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 3.656 ; 3.862 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 3.680 ; 3.898 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 3.786 ; 4.059 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 3.734 ; 3.945 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 3.766 ; 3.988 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 3.901 ; 4.149 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 3.678 ; 3.871 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 3.667 ; 3.848 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 3.840 ; 4.127 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 3.901 ; 4.149 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 3.708 ; 3.939 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 3.742 ; 3.956 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 3.733 ; 3.971 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 3.902 ; 4.190 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 3.902 ; 4.190 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 3.675 ; 3.906 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 3.755 ; 3.975 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 3.738 ; 3.981 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 3.681 ; 3.899 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 3.733 ; 3.984 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 3.782 ; 4.014 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 2.202 ; 2.065 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 2.126 ; 2.002 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 2.127 ; 2.003 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 2.202 ; 2.065 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 2.202 ; 2.065 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 2.117 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 2.123 ; 1.999 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 2.127 ; 2.003 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 2.127 ; 2.003 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 2.126 ; 2.002 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 2.110 ; 1.994 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 2.127 ; 2.003 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 2.114 ; 1.998 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 2.126 ; 2.002 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 2.124 ; 2.000 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 2.126 ; 2.002 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 0.643 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 3.658 ; 3.295 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 2.201 ; 2.064 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 2.124 ; 2.000 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 2.123 ; 1.999 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 2.124 ; 2.000 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 2.124 ; 2.000 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 2.122 ; 1.998 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 3.658 ; 3.295 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 2.123 ; 1.999 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 2.124 ; 2.000 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 2.122 ; 1.998 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 2.125 ; 2.001 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 2.126 ; 2.002 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 2.123 ; 1.999 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 2.123 ; 1.999 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 2.126 ; 2.002 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 0.590 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 5.106 ; 5.168 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 2.060 ; 2.082 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 3.295 ; 3.489 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 3.394 ; 3.618 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 3.295 ; 3.489 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 3.316 ; 3.523 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 3.418 ; 3.678 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 3.368 ; 3.569 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 3.399 ; 3.609 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 3.303 ; 3.475 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 3.315 ; 3.497 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 3.303 ; 3.475 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 3.470 ; 3.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 3.529 ; 3.764 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 3.344 ; 3.563 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 3.376 ; 3.578 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 3.363 ; 3.590 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 3.308 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 3.525 ; 3.800 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 3.308 ; 3.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 3.384 ; 3.594 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 3.372 ; 3.603 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 3.314 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 3.368 ; 3.606 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 3.411 ; 3.631 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 1.850 ; 1.738 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 1.866 ; 1.745 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 1.940 ; 1.807 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 1.940 ; 1.807 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 1.856 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 1.866 ; 1.745 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 1.850 ; 1.738 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 1.866 ; 1.745 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 1.853 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 0.403 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.861 ; 1.740 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.940 ; 1.807 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.861 ; 1.740 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 3.397 ; 3.037 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.861 ; 1.740 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 0.349 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 5.104 ; 5.030 ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.928 ; 1.798 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.931 ; 1.801 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 2.024 ; 1.872 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.930 ; 1.800 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.931 ; 1.801 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.929 ; 1.799 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.930 ; 1.800 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.931 ; 1.801 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.930 ; 1.800 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.928 ; 1.798 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 3.459 ; 3.087 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.929 ; 1.799 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.930 ; 1.800 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.928 ; 1.798 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.931 ; 1.801 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.931 ; 1.801 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.931 ; 1.801 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 4.934 ; 4.860 ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.671 ; 1.543 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.674 ; 1.546 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.766 ; 1.616 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.673 ; 1.545 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.674 ; 1.546 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.672 ; 1.544 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.673 ; 1.545 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.674 ; 1.546 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.673 ; 1.545 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.671 ; 1.543 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 3.202 ; 2.832 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.672 ; 1.544 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.673 ; 1.545 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.671 ; 1.543 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.674 ; 1.546 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.674 ; 1.546 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.674 ; 1.546 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 5.145     ; 5.219     ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.817     ; 1.947     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.820     ; 1.950     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.904     ; 2.056     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.819     ; 1.949     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.820     ; 1.950     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.818     ; 1.948     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.819     ; 1.949     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.820     ; 1.950     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.819     ; 1.949     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.817     ; 1.947     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 3.106     ; 3.478     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.818     ; 1.948     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.819     ; 1.949     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.817     ; 1.947     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.820     ; 1.950     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.820     ; 1.950     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.820     ; 1.950     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 4.970     ; 5.044     ; Fall       ; SPI_SCK                                         ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.562     ; 1.690     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.565     ; 1.693     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.647     ; 1.797     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.564     ; 1.692     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.565     ; 1.693     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.563     ; 1.691     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.564     ; 1.692     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.565     ; 1.693     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.564     ; 1.692     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.562     ; 1.690     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 2.851     ; 3.221     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.563     ; 1.691     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.564     ; 1.692     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.562     ; 1.690     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.565     ; 1.693     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.565     ; 1.693     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.565     ; 1.693     ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-----------+-----------+------------+-------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                 ; 1.357  ; 0.132 ; 53.293   ; 1.220   ; 5.510               ;
;  CLOCK_27                                        ; N/A    ; N/A   ; N/A      ; N/A     ; 17.932              ;
;  SPI_SCK                                         ; 15.364 ; 0.157 ; N/A      ; N/A     ; 19.908              ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 10.566 ; 0.132 ; 53.293   ; 1.220   ; 22.838              ;
;  pll|altpll_component|auto_generated|pll1|clk[1] ; 1.357  ; 0.142 ; N/A      ; N/A     ; 5.510               ;
; Design-wide TNS                                  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_27                                        ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  SPI_SCK                                         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; 3.859 ; 4.315 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; 6.070 ; 6.284 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; 2.726 ; 3.095 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; 5.253 ; 5.549 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 2.194 ; 2.208 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.908 ; 1.921 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.661 ; 1.684 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.974 ; 1.969 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.960 ; 1.964 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.983 ; 1.986 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.982 ; 1.986 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 2.194 ; 2.208 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.992 ; 1.997 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.927 ; 1.941 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 2.169 ; 2.196 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 2.017 ; 2.011 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.906 ; 1.919 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.934 ; 1.939 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.957 ; 1.964 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.971 ; 1.965 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.973 ; 1.981 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+
; CONF_DATA0    ; SPI_SCK    ; -0.821 ; -1.572 ; Rise       ; SPI_SCK                                         ;
; SPI_DI        ; SPI_SCK    ; -0.214 ; -0.315 ; Rise       ; SPI_SCK                                         ;
; SPI_SS3       ; SPI_SCK    ; -0.485 ; -0.908 ; Rise       ; SPI_SCK                                         ;
; UART_RX       ; CLOCK_27   ; -2.097 ; -2.895 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; -0.322 ; -0.569 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; -0.305 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; -0.306 ; -0.530 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; -0.305 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; -0.305 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; -0.307 ; -0.531 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; -0.305 ; -0.529 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; -0.306 ; -0.530 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; -0.305 ; -0.530 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; -0.307 ; -0.531 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; -0.304 ; -0.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+---------------+------------+--------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+--------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 10.254 ; 9.995 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 5.348  ; 5.149 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 8.530  ; 8.376 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 8.530  ; 8.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 8.336  ; 7.990 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 8.439  ; 8.075 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 8.495  ; 8.376 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 8.474  ; 8.137 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 8.496  ; 8.167 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 8.755  ; 8.481 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 8.501  ; 7.990 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 8.438  ; 7.970 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 8.631  ; 8.395 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 8.755  ; 8.481 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 8.365  ; 8.078 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 8.495  ; 8.174 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 8.434  ; 8.136 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 8.662  ; 8.498 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 8.662  ; 8.498 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 8.398  ; 8.040 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 8.554  ; 8.181 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 8.464  ; 8.092 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 8.478  ; 8.033 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 8.427  ; 8.265 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 8.536  ; 8.154 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 4.648  ; 4.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 4.479  ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 4.480  ; 4.233 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 4.648  ; 4.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 4.648  ; 4.402 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 4.485  ; 4.253 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 4.476  ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 4.479  ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 4.480  ; 4.233 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 4.478  ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 4.477  ; 4.245 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 4.480  ; 4.233 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 4.480  ; 4.248 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 4.478  ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 4.478  ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 1.414  ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 6.704  ; 6.107 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 4.478  ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 4.653  ; 4.407 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 4.476  ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 4.474  ; 4.227 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 6.704  ; 6.107 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 4.476  ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 4.476  ; 4.229 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 4.474  ; 4.227 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 4.478  ; 4.231 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 4.477  ; 4.230 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 4.479  ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 4.475  ; 4.228 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 4.475  ; 4.228 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 4.479  ; 4.232 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;        ; 1.327 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+--------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+
; SPI_DO        ; SPI_SCK    ; 5.106 ; 5.168 ; Fall       ; SPI_SCK                                         ;
; UART_TX       ; CLOCK_27   ; 2.060 ; 2.082 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B[*]      ; CLOCK_27   ; 3.295 ; 3.489 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]     ; CLOCK_27   ; 3.394 ; 3.618 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]     ; CLOCK_27   ; 3.295 ; 3.489 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]     ; CLOCK_27   ; 3.316 ; 3.523 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_27   ; 3.418 ; 3.678 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_27   ; 3.368 ; 3.569 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_27   ; 3.399 ; 3.609 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_27   ; 3.303 ; 3.475 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]     ; CLOCK_27   ; 3.315 ; 3.497 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]     ; CLOCK_27   ; 3.303 ; 3.475 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_27   ; 3.470 ; 3.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_27   ; 3.529 ; 3.764 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_27   ; 3.344 ; 3.563 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_27   ; 3.376 ; 3.578 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_27   ; 3.363 ; 3.590 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_27   ; 3.308 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]     ; CLOCK_27   ; 3.525 ; 3.800 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]     ; CLOCK_27   ; 3.308 ; 3.528 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_27   ; 3.384 ; 3.594 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_27   ; 3.372 ; 3.603 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_27   ; 3.314 ; 3.522 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_27   ; 3.368 ; 3.606 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_27   ; 3.411 ; 3.631 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]    ; CLOCK_27   ; 1.850 ; 1.738 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]   ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]   ; CLOCK_27   ; 1.866 ; 1.745 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]   ; CLOCK_27   ; 1.940 ; 1.807 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]   ; CLOCK_27   ; 1.940 ; 1.807 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]   ; CLOCK_27   ; 1.856 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]   ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]   ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]   ; CLOCK_27   ; 1.866 ; 1.745 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]   ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]   ; CLOCK_27   ; 1.850 ; 1.738 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10]  ; CLOCK_27   ; 1.866 ; 1.745 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11]  ; CLOCK_27   ; 1.853 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_BA[*]   ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[0]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_BA[1]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ; 0.403 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQ[*]   ; CLOCK_27   ; 1.861 ; 1.740 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[0]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[1]  ; CLOCK_27   ; 1.940 ; 1.807 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[2]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[3]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[4]  ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[5]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[6]  ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[7]  ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[8]  ; CLOCK_27   ; 1.861 ; 1.740 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[9]  ; CLOCK_27   ; 3.397 ; 3.037 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[10] ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[11] ; CLOCK_27   ; 1.863 ; 1.742 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[12] ; CLOCK_27   ; 1.861 ; 1.740 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[13] ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[14] ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_DQ[15] ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQMH    ; CLOCK_27   ; 1.864 ; 1.743 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_DQML    ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS    ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS    ; CLOCK_27   ; 1.862 ; 1.741 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE     ; CLOCK_27   ; 1.865 ; 1.744 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK     ; CLOCK_27   ;       ; 0.349 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
+---------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin          ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUDIO_L      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AUDIO_R      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TX      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; SPI_SS2       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS4       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_DO        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[8]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[9]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[10]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[11]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[12]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[13]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[14]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[15]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_27      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SCK       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CONF_DATA0    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_DI        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS3       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RX       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.14e-08 V                   ; 3.09 V              ; -0.0243 V           ; 0.072 V                              ; 0.287 V                              ; 1.79e-09 s                  ; 1.13e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.14e-08 V                  ; 3.09 V             ; -0.0243 V          ; 0.072 V                             ; 0.287 V                             ; 1.79e-09 s                 ; 1.13e-09 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; AUDIO_L      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; AUDIO_R      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; UART_TX      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.01e-07 V                   ; 3.08 V              ; -0.0109 V           ; 0.018 V                              ; 0.13 V                               ; 2.17e-09 s                  ; 1.47e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 9.01e-07 V                  ; 3.08 V             ; -0.0109 V          ; 0.018 V                             ; 0.13 V                              ; 2.17e-09 s                 ; 1.47e-09 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; AUDIO_L      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; AUDIO_R      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; UART_TX      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; AUDIO_L      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; AUDIO_R      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; UART_TX      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 6002322    ; 1306     ; 299      ; 1        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 4652       ; 0        ; 1        ; 0        ;
; SPI_SCK                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 17913      ; 5        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1355       ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; SPI_SCK                                         ; false path ; 0        ; 0        ; 0        ;
; SPI_SCK                                         ; SPI_SCK                                         ; 6601       ; 6        ; 147      ; 57       ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 6002322    ; 1306     ; 299      ; 1        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 4652       ; 0        ; 1        ; 0        ;
; SPI_SCK                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 17913      ; 5        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1355       ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; SPI_SCK                                         ; false path ; 0        ; 0        ; 0        ;
; SPI_SCK                                         ; SPI_SCK                                         ; 6601       ; 6        ; 147      ; 57       ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                              ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+------------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths   ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+------------+----------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 2621     ; 0        ; 4          ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; SPI_SCK                                         ; 0        ; 0        ; false path ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+------------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths   ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+------------+----------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 2621     ; 0        ; 4          ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; SPI_SCK                                         ; 0        ; 0        ; false path ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 161   ; 161  ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125096): Overriding device family setting Cyclone IV -- part EP4CE22F17C8 belongs to device family Cyclone IV E
    Info (125063): set_global_assignment -name FAMILY "Cyclone IV"
Warning (125092): Tcl Script File ../esemsx3/src/sound/jtopl/target/quartus/jtopl.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../esemsx3/src/sound/jtopl/target/quartus/jtopl.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Oct 05 11:48:37 2023
Info: Command: quartus_sta msx_sidi -c msx_mist
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Info (332104): Reading SDC File: 'msx_mist.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 44 -multiply_by 35 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 11 -multiply_by 35 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[1]} {pll|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: emsx_top:emsx|clkdiv[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: emsx_top:emsx|reset was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 1.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.357               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    10.566               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    15.364               0.000 SPI_SCK 
Info (332146): Worst-case hold slack is 0.396
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.396               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.443               0.000 SPI_SCK 
    Info (332119):     0.454               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 53.293
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    53.293               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 2.734
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.734               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.510
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.510               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    18.383               0.000 CLOCK_27 
    Info (332119):    20.504               0.000 SPI_SCK 
    Info (332119):    22.838               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: emsx_top:emsx|clkdiv[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: emsx_top:emsx|reset was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.947
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.947               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    11.331               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    15.593               0.000 SPI_SCK 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.402               0.000 SPI_SCK 
    Info (332119):     0.402               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 53.699
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    53.699               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 2.422
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.422               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.513
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.513               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    18.385               0.000 CLOCK_27 
    Info (332119):    20.512               0.000 SPI_SCK 
    Info (332119):    22.852               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: emsx_top:emsx|clkdiv[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: emsx_top:emsx|reset was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.950
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.950               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    17.548               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    17.777               0.000 SPI_SCK 
Info (332146): Worst-case hold slack is 0.132
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.132               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.142               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.157               0.000 SPI_SCK 
Info (332146): Worst-case recovery slack is 55.904
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    55.904               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 1.220
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.220               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.603
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.603               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    17.932               0.000 CLOCK_27 
    Info (332119):    19.908               0.000 SPI_SCK 
    Info (332119):    23.027               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 4869 megabytes
    Info: Processing ended: Thu Oct 05 11:48:46 2023
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


