DMA,VAR_0
DMA_COMPLETE,VAR_1
DMA_ERROR,VAR_2
DMA_PREP_INTERRUPT,VAR_3
TSI721_DMAC_CTL,VAR_4
TSI721_DMAC_CTL_INIT,VAR_5
TSI721_DMAC_DPTRH,VAR_6
TSI721_DMAC_DPTRL,VAR_7
TSI721_DMAC_DPTRL_MASK,VAR_8
TSI721_DMAC_DSBH,VAR_9
TSI721_DMAC_DSBL,VAR_10
TSI721_DMAC_DSBL_MASK,VAR_11
TSI721_DMAC_DSSZ,VAR_12
TSI721_DMAC_DSSZ_SIZE,FUNC_0
TSI721_DMAC_INT,VAR_13
TSI721_DMAC_INTE,VAR_14
TSI721_DMAC_INT_ALL,VAR_15
TSI721_DMAC_INT_DONE,VAR_16
TSI721_DMAC_INT_ERR,VAR_17
TSI721_DMAC_INT_IOFDONE,VAR_18
TSI721_DMAC_INT_STFULL,VAR_19
TSI721_DMAC_STS,VAR_20
TSI721_DMAC_STS_ABORT,VAR_21
dma_cookie_complete,FUNC_1
ioread32,FUNC_2
iowrite32,FUNC_3
list_add,FUNC_4
spin_lock,FUNC_5
spin_unlock,FUNC_6
tsi721_advance_work,FUNC_7
tsi721_clr_stat,FUNC_8
tsi_debug,FUNC_9
tsi_err,FUNC_10
udelay,FUNC_11
tsi721_dma_tasklet,FUNC_12
data,VAR_22
bdma_chan,VAR_23
dmac_int,VAR_24
dmac_sts,VAR_25
i,VAR_26
desc,VAR_27
desc,VAR_28
callback,VAR_29
param,VAR_30
