<!--
SPDX-License-Identifier: Apache-2.0
Copyright (c) 2026 Fábio Henrique de Lima Silva (fhl.bsb@gmail.com) All rights reserved.
-->
# TODO-sprints — Plano de Sprints

> **Convenções de referência cruzada:**
>
> - `Sx.Ty` sem anotação refere-se a uma tarefa **neste documento**.
> - `Sx.Ty (anterior)` refere-se a trabalho já concluído em sprints passadas, cujo código já está no repositório.

## Épico: Portabilidade & Arquiteturas de Hardware Especializadas

Objetivo: expandir nam-rs e aproveitar microarquitetura de hardware específica (AMX, AVX10, SVE2, NEON) e plataformas embarcadas ARM64, exigindo setups especiais de build e execução de testes em cloud ou hardware dedicado.

### Sprint S1 — Intel AMX & AVX10.2

#### Tarefa S1.T01 — Abertura do pipeline de build e CI para Intel AMX & AVX10.2 (via Intel SDE / Self-hosted VM) 💡

- **Onde:** `.github/workflows/` (pipelines de build/test/release).
- **Problema:** Atualmente, não há validação automatizada de compilação ou testes funcionais para as novas instruções Intel AMX e AVX10.2 em CI, aumentando o risco de regressões e quebras de build.
- **Solução técnica:**

  1. Configurar etapa de download e cache do **Intel Software Development Emulator (Intel SDE)** no pipeline de CI do GitHub Actions (usando ações como `petarpetrovt/setup-sde` ou script customizado).

  2. Executar a suite de testes unitários e de integração de AMX/AVX10.2 envelopando o binário de teste com `sde64 -spr -- cargo test --features amx-nightly`.

  3. Integrar flags de compilação no pipeline.
- **Critérios de aceitação:**
  - Pipeline de CI compila e passa nos testes unitários com emulação de CPU Sapphire Rapids (AMX) e Diamond Rapids (AVX10.2) com sucesso.
- **Especialista:** `implementador` + `pesquisador-inovador`.
- **Esforço:** 1.5 dia.

#### Tarefa S1.T02 — Backend Intel AMX para LSTM 2-layer e WaveNet Standard (BF16) ✨🔥

- **Onde:** novo módulo `src/math/common/amx_impl.rs`; integração em `src/math/common/dispatch.rs` (novo nível `InstructionSet::Amx_Bf16` acima de `Avx512VnniBf16`).
- **Problema/Oportunidade:** Sapphire Rapids+ executa **`_tile_dpbf16ps`** (DST = A·Bᵀ + DST) em **um único ciclo de 1024 FMAs BF16** (16×64 BF16 × 64×16 BF16 → 16×16 FP32, ~2 TFLOPS BF16 por core a 2 GHz). Para LSTM `2×16` (matmul 32×80 por amostra) e WaveNet Standard (matmul de 16×16 com kernel-3), AMX entrega potencial **10–20×** speedup sobre AVX-512 VNNI BF16. A referência C++ ainda não usa AMX; nam-rs pode ser o **primeiro engine NAM com AMX nativo**.
- **Solução técnica:**

  1. **Layout AMX-friendly do encoder:** novo `weights_layout = AmxTile16x64Bf16` que organiza pesos em tiles de 16 linhas × 64 colunas (= 64 BF16 = 1 KB por tile), padding zero quando necessário. Decoder em `src/loader/dispatcher/lstm.rs` e `src/loader/dispatcher/wavenet/` (módulos `standard.rs`, `dynamic.rs`, `layout.rs`) carrega blocos em `AlignedVec<u16>` 64-aligned.

  2. **Trait `AmxBf16Math: SimdMath`** implementando `fused_add_gemv`, `fused_add_gemm_batch`, etc. Cada kernel:
     - Configurar palette 1 via `_tile_loadconfig()` (uma vez por activate).
     - `_tile_loadd::<TILE_A, STRIDE>(weights_ptr)` para tile A (16×32 BF16).
     - `_tile_loadd::<TILE_B, STRIDE>(input_ptr)` para tile B (32×16 BF16).
     - `_tile_dpbf16ps::<TILE_C, TILE_A, TILE_B>()` — acumula em FP32 no tile C.
     - `_tile_stored::<TILE_C, STRIDE>(output_ptr)` final.

  3. **AMX state preservation:** primeira chamada em activate emite `arch_prctl(ARCH_REQ_XCOMP_PERM, XFEATURE_XTILEDATA)` para habilitar XTILEDATA no kernel (Linux ≥5.16). Falha graciosa para fallback Avx512VnniBf16.

  4. **`#![feature(x86_amx_intrinsics)]`** requer nightly até estabilização. Gate via `#[cfg(feature = "amx-nightly")]` em Cargo, default off.

  5. Adicionar `RT_STATUS_AMX_ACTIVE` flag.
- **Pré-requisitos (obrigatórios — herdam invariantes já concluídas em sprints anteriores):**
  - Disciplina de layout sequencial e padding implícito (concluída em sprints anteriores) — o layout AMX tile-block deve seguir a mesma estratégia (zero-pad até `ceil(N/16)·16`).
  - Flag `FLAG_HAS_CRC32` explícito (concluído em sprints anteriores) — o novo layout deve setar o flag CRC e nunca confiar em sentinel.
  - Spec NAMB (`docs/namb-spec.md`) precisa ganhar seção "AmxTile16x64Bf16" antes da implementação, incluindo exemplos hex. Bump explícito para NAMB v3 com `FLAG_HAS_AMX_TILE_LAYOUT`.
  - Round-trip encode/decode (concluído em sprints anteriores) — cobertura obrigatória do novo layout no harness estendido antes do merge.
- **Critérios de aceitação:**
  - Em CPU Sapphire Rapids, dispatcher seleciona AMX; benchmark `inference_bench` mostra ≥8× speedup vs AVX-512 BF16 para LSTM 2×16 e ≥4× para WaveNet Standard.
  - Diferença numérica vs `ScalarRefMath` < 5e-3 (AMX usa BF16 mantissa de 7 bits, tolerância maior justifica-se).
  - `cargo test --features amx-nightly` passa cobertura golden em 4 modelos canônicos.
  - **Round-trip encode→decode do layout `AmxTile16x64Bf16` passa bit-perfect**.
  - Documentado em `docs/amx-backend.md` (setup XSAVE/permission, palette config, latência/throughput por kernel) e seção dedicada em `docs/namb-spec.md` v3.
- **Especialista:** `pesquisador-inovador` + revisão `revisor-auditor`.
- **Esforço:** 4–5 dias.

#### Tarefa S1.T03 — Dispatcher AVX10.2 (Diamond Rapids 2026) ✨⚠️

- **Onde:** `src/math/common/dispatch.rs`; novo `avx10_impl.rs` (opcional, pode reusar `avx512_impl` se ISA-equivalente).
- **Problema/Oportunidade:** Intel Diamond Rapids 2026 introduz **AVX10.2** unificando AVX-512 com novos data types: **FP16 nativo (FMA hpfp)**, **FP4** para inferência, e melhor scheduling. oneDNN 2026 já entrega `ONEDNN_MAX_CPU_ISA=AVX10_2_512_AMX_2`. Compilers ainda emergentes; estar pronto cedo é vantagem competitiva.
- **Solução técnica:**

  1. Adicionar `InstructionSet::Avx10_2` ao enum (entre AMX e AVX-512).

  2. Detecção via `is_x86_feature_detected!("avx10.2")` (estabilizar quando intrinsic landar; até lá usar `cpuid` direto).

  3. Substituir `simd_tanh_avx512`/`simd_sigmoid_avx512` por variantes **`_ph` (packed half)** — FMA FP16 nativo elimina 2× conversão F16↔F32 que dominam o hotpath de activations.

  4. Adicionar `dot_4x_fp16_avx10` kernel para Conv1D em WaveNet Feather/Nano (modelos pequenos onde overhead de conversão é proporcionalmente maior).
- **Critérios de aceitação:**
  - Dispatcher detecta AVX10.2 (gated em CPU emulado via SDE até hardware estar disponível).
  - Benchmark FP16 nativo ≥ 2× speedup em activations (sigmoid/tanh) vs AVX-512 BF16 com conversão.
  - Paridade vs `ScalarRefMath` < 1e-3.
- **Especialista:** `pesquisador-inovador`.
- **Esforço:** 2–3 dias.

---

### Sprint S2 — Portabilidade Linux ARM64 (NEON/SVE2 & Standalone RPi5/Asahi)

#### Tarefa S2.T01 — Abertura do pipeline de build e CI para ARM64 Linux 💡

- **Onde:** `.github/workflows/` (pipelines de build/test/release).
- **Problema:** Não há automação para compilar e testar nativamente ou via cross-compilation o target Linux ARM64, impedindo o deploy confiável em sistemas como Raspberry Pi 5 e servidores baseados em ARM64.
- **Solução técnica:**

  1. Adicionar o target `aarch64-unknown-linux-gnu` à matriz de build e testes do GitHub Actions.

  2. Configurar o ambiente com cross-compilers necessários (`gcc-aarch64-linux-gnu`) ou agentes aarch64 nativos.

  3. Executar a suite de testes unitários e de integração via QEMU user mode runner ou agentes nativos no CI.
- **Critérios de aceitação:**
  - Pipeline de CI compila e passa nos testes com sucesso para o target `aarch64-unknown-linux-gnu`.
- **Especialista:** `implementador` + `pesquisador-inovador`.
- **Esforço:** 1.5 dia.

#### Tarefa S2.T02 — Backend NEON/SVE2 para processadores ARM64 Linux (Ampere, Graviton, Cortex) ✨🔥

- **Onde:** novo módulo `src/math/common/neon_impl.rs` (e `sve2_impl.rs` opcional); integração em `dispatch.rs`.
- **Problema/Oportunidade:** Ampere Altra/Graviton 4 (servidor ARM Neoverse-V2 com SVE2 256-bit) e processadores ARM64 como Cortex-A76/A78 (Raspberry Pi 5) representam alvos fundamentais para Linux. Hoje, nam-rs em ARM rodaria escalar — **inviável** para produção.
- **Solução técnica:**

  1. **NEON baseline:** trait `NeonMath` com kernels:
     - `gemv` usando `vfmaq_f32` (4-lane FMA) com 4 acumuladores.
     - `dot_product_4x` com layout interleaved-4 (já compatível com encoder atual).
     - `tanh/sigmoid` via Padé — constantes Padé [5,4] já centralizadas em `src/math/constants.rs` e são portáveis. Usar `vrecpeq_f32` + Newton-Raphson refinement para o recíproco (análogo ao `_mm256_rcp_ps` + `fnmadd` do AVX2).
     - Conversão F16↔F32 via `vcvt_f16_f32` (ARMv8.2-A FP16).

  2. **SVE2 advanced:** trait `Sve2Math` para Neoverse-V1+/V2 (Ampere, Graviton 4):
     - Vetores de comprimento variável (128–2048 bits, runtime via `svcntw`).
     - `svfmla_f32_z` predicado, eliminando tail loops.
     - `svbfdot_f32` para BF16 dot (ARMv8.6-A) — análogo a `_mm512_dpbf16_ps`.

  3. **Dispatcher:** `#[cfg(target_arch = "aarch64")]` com `std::arch::is_aarch64_feature_detected!("neon")` e `("sve2")`.

  4. **`mirror_buf.rs` portabilidade:** em Linux ARM64, `memfd_create` funciona normalmente (fallback `mmap` anônimo para não-Linux já existe em `mirror_buf/fallback.rs`).

  5. **Build matrix CI:** `aarch64-unknown-linux-gnu` em GitHub Actions.
- **Critérios de aceitação:**
  - `cargo test --target aarch64-unknown-linux-gnu` passa com emulação QEMU ou nativa.
  - Paridade numérica `|err| < 5e-4` vs ScalarRefMath.
- **Especialista:** `pesquisador-inovador` + `implementador`.
- **Esforço:** 3 dias.

#### Tarefa S2.T03 — Linux ARM64 standalone (Raspberry Pi 5 / Asahi Linux) ✨⚠️

- **Onde:** build matrix CI; `utils/install.sh` para apt+pipewire em Raspbian/Asahi.
- **Problema/Oportunidade:** Raspberry Pi 5 (Cortex-A76, NEON, FP16) ou Asahi Linux em Apple Silicon entregam plataforma "stomp-box" de baixo custo. Combinado com S2.T02 (NEON backend) e scheduling RT (SCHED_DEADLINE, já implementado no standalone), entrega standalone hardware NAM rivalizando DIMEHEAD/Anagram.
- **Solução técnica:**

  1. Cross-compile `aarch64-unknown-linux-gnu`.

  2. PipeWire 0.10 disponível em Debian 12/Ubuntu 22.04 ARM.

  3. Smoke test em Raspberry Pi 5 OS (kernel 6.6 PREEMPT_RT custom build).

  4. Documentar tuning em `docs/raspberry-pi-5.md`: GPU bypass, CPU isolcpus, cpufreq performance.
- **Critérios de aceitação:** RPi5 com guitar interface USB roda nam-rs standalone com latência < 10ms; LSTM 1×16 sem xruns.
- **Especialista:** `pesquisador-inovador`.
- **Esforço:** 3 dias.
