T_1 F_1 ( void )
{
T_1 V_1 ;
F_2 ( V_2 ) ;
V_1 = F_3 () ;
if ( F_4 ( V_1 ) ) {
F_5 ( ( V_3 , V_1 ,
L_1 ) ) ;
F_6 ( V_1 ) ;
}
V_1 = F_7 () ;
if ( F_4 ( V_1 ) ) {
F_5 ( ( V_3 , V_1 ,
L_2 ) ) ;
F_6 ( V_1 ) ;
}
F_6 ( V_1 ) ;
}
T_1 F_8 ( void )
{
T_1 V_1 ;
F_2 ( V_4 ) ;
V_1 = F_9 () ;
if ( F_4 ( V_1 ) ) {
F_5 ( ( V_3 , V_1 ,
L_3 ) ) ;
F_6 ( V_1 ) ;
}
V_1 = F_10 () ;
if ( F_4 ( V_1 ) ) {
F_5 ( ( V_3 , V_1 ,
L_4 ) ) ;
F_6 ( V_1 ) ;
}
V_5 = TRUE ;
F_6 ( V_1 ) ;
}
static T_1 F_3 ( void )
{
T_2 V_6 ;
T_1 V_1 ;
for ( V_6 = 0 ; V_6 < V_7 ; V_6 ++ ) {
V_8 [ V_6 ] . V_9 = NULL ;
V_8 [ V_6 ] . V_10 = NULL ;
if ( V_11 [ V_6 ] . V_12 != 0xFF ) {
V_1 =
F_11 ( V_11
[ V_6 ] . V_12 ,
V_13 ) ;
if ( F_4 ( V_1 ) ) {
return ( V_1 ) ;
}
}
}
return ( V_14 ) ;
}
T_2 F_12 ( void )
{
T_2 V_15 = V_16 ;
T_2 V_17 ;
T_2 V_18 ;
T_2 V_6 ;
F_13 ( V_19 ) ;
( void ) F_14 ( V_20 , & V_17 ) ;
( void ) F_14 ( V_21 , & V_18 ) ;
F_15 ( ( V_22 ,
L_5 ,
V_18 , V_17 ) ) ;
for ( V_6 = 0 ; V_6 < V_7 ; V_6 ++ ) {
if ( ( V_17 & V_11 [ V_6 ] .
V_23 )
&& ( V_18 & V_11 [ V_6 ] .
V_24 ) ) {
V_25 [ V_6 ] ++ ;
if ( V_26 ) {
V_26
( V_27 , NULL , V_6 ,
V_28 ) ;
}
V_15 |= F_16 ( V_6 ) ;
}
}
return ( V_15 ) ;
}
static T_2 F_16 ( T_2 V_29 )
{
F_17 () ;
( void ) F_11 ( V_11 [ V_29 ] .
V_30 , V_31 ) ;
if ( NULL == V_8 [ V_29 ] . V_9 ) {
( void ) F_11 ( V_11 [ V_29 ] .
V_12 ,
V_13 ) ;
F_18 ( ( V_3 ,
L_6 ,
V_29 ) ) ;
return ( V_16 ) ;
}
return ( ( V_8 [ V_29 ] .
V_9 ) ( V_8 [ V_29 ] . V_10 ) ) ;
}
