0.6
2019.1
May 24 2019
15:06:07
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sim_1/new/sim_sistema_comp.vhd,1641983020,vhdl,,,,sim_sistema_comp,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/imports/Esercizio9/RS232RefComp2.vhd,1641916250,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/sistemaA.vhd;C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/sistemaB.vhd,,,uartcomponent,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/ROM.vhd,1641978496,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/sistemaA.vhd,,,rom,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/contatore.vhd,1641978604,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/sistemaA.vhd;C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/sistemaB.vhd,,,contatore,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/control_unitA.vhd,1641984452,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/sistemaA.vhd,,,control_unita,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/control_unitB.vhd,1641983580,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/sistemaB.vhd,,,control_unitb,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/debouncer.vhd,1641976726,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/sistemaB.vhd,,,debouncer,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/delay_block.vhd,1641892868,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/sistemaA.vhd,,,delay_block,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/memoria.vhd,1641915578,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/sistemaB.vhd,,,memoriab,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/sistemaA.vhd,1641981436,vhdl,,,,sistemaa,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/sistemaB.vhd,1641983600,vhdl,,,,sistemab,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/Esercizio9.2_nuovo_vs2019/Esercizio9.2_nuovo_vs2019.srcs/sources_1/new/sistema_complessivo.vhd,1641921676,vhdl,,,,sistema_complessivo,,,,,,,,
