<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:06:43.643</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.09.11</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2020-0117000</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>프로세싱 장치, 컴퓨팅 장치, 및 프로세싱 장치의 동작 방법</inventionTitle><inventionTitleEng>PROCESSING APPARATUS, COMPUTING APPARATUS, AND  OPERATING METHOD OF PROCESSING APPARATUS</inventionTitleEng><openDate>2022.03.18</openDate><openNumber>10-2022-0034520</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.09.06</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>G06F 9/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06F 1/3234</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/045</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 프로세싱 장치가 개시된다. 일 실시예의 프로세싱 장치는 코어들 및 타일 스케줄러는 포함한다. 타일 스케줄러는 코어들에 기 할당된 제1 타일들 각각의 메타 정보와 제2 타일들 각각의 메타 정보를 기초로 상기 코어들 각각의 코스트 매트릭스를 업데이트하고, 상기 업데이트된 각각의 코스트 매트릭스를 이용하여 상기 제2 타일들을 상기 코어들에 할당한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 프로세싱 장치에 있어서,코어들; 및상기 코어들에 기 할당된 제1 타일들 각각의 메타 정보와 제2 타일들 각각의 메타 정보를 기초로 상기 코어들 각각의 코스트 매트릭스를 업데이트하고, 상기 업데이트된 각각의 코스트 매트릭스를 이용하여 상기 제2 타일들을 상기 코어들에 할당하는 타일 스케줄러를 포함하는, 프로세싱 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 타일 스케줄러는 상기 제1 타일들 각각의 메타 정보와 상기 제2 타일들 각각의 메타 정보를 활용하여 페어들 각각에 대한 상기 코어들 각각의 데이터 수신량을 계산하고, 상기 계산 결과를 이용하여 상기 코어들 각각의 코스트 매트릭스를 업데이트하며,상기 페어들 각각은 상기 제1 타일들 각각과 상기 제2 타일들 각각을 포함하는,프로세싱 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 타일 스케줄러는,상기 페어들 중 하나의 페어에 대한 제1 코어의 데이터 수신량을 계산하되, 상기 페어 내의 제1 타일이 상기 제1 코어에 할당되어 있는 경우 상기 제2 타일의 필터 데이터의 사이즈를 상기 페어에 대한 상기 제1 코어의 데이터 수신량으로 계산하고, 상기 페어 내의 제1 타일이 다른 코어에 할당되어 있는 경우 상기 제2 타일의 필터 데이터의 사이즈와 상기 제2 타일의 입력 데이터의 사이즈의 합을 상기 페어에 대한 상기 제1 코어의 데이터 수신량으로 계산하는,프로세싱 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 타일 스케줄러는 상기 각각의 업데이트된 코스트 매트릭스에서 최소값에 대응되는 제2 타일을 확인하고, 상기 확인된 각 제2 타일을 상기 코어들 각각에 할당하는,프로세싱 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 타일들은 뉴럴 네트워크 모델의 연산에 대응되는 타일들을 포함하고, 상기 제2 타일들은 다른 뉴럴 네트워크 모델의 연산에 대응되는 타일들을 포함하는,프로세싱 장치.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 다른 뉴럴 네트워크 모델의 연산에 대응되는 타일들은 상기 코어들 중 일부에 할당됨으로써 상기 다른 뉴럴 네트워크 모델에 자원 분배가 발생하는,프로세싱 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제1 타일들 중 하나는 상기 제1 타일들 중 다른 하나의 출력 데이터에 의존하는,프로세싱 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 코어들 각각은 상기 코어들 각각에 할당된 제2 타일을 상기 코어들 각각의 타일 큐에 인큐잉(enqueuing)하고, 상기 인큐잉된 각각의 제2 타일의 소스 데이터를 상기 코어들의 외부 메모리로부터 프리페칭(prefetching)하는,프로세싱 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,타일 큐가 풀(full) 상태에 있는 코어는 상기 타일 스케줄러에게 추가 타일이 할당되지 않도록 요청하는,프로세싱 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 타일 큐가 풀 상태에 있는 코어는 상기 타일 큐에 저장된 하나 이상의 타일의 실행을 완료함으로써 상기 타일 큐가 상기 풀 상태에서 벗어나는 경우, 상기 타일 스케줄러에게 타일 할당을 요청하는,프로세싱 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,타일 큐가 엠프티(empty) 상태에 있는 코어는 슬립 모드로 전환하는,프로세싱 장치.</claim></claimInfo><claimInfo><claim>12. 컴퓨팅 장치에 있어서,호스트; 및상기 호스트와 통신하는 프로세서를 포함하고,상기 프로세서는,코어들; 및상기 코어들에 기 할당된 제1 타일들 각각의 메타 정보와 복수의 제2 타일들 각각의 메타 정보를 기초로 상기 코어들 각각의 코스트 매트릭스를 업데이트하고, 상기 업데이트된 각각의 코스트 매트릭스를 이용하여 상기 제2 타일들을 상기 코어들에 할당하는 타일 스케줄러를 포함하는,컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 타일 스케줄러는 상기 제1 타일들 각각의 메타 정보와 상기 제2 타일들 각각의 메타 정보를 활용하여 페어들 각각에 대한 상기 코어들 각각의 데이터 수신량을 계산하고, 상기 계산 결과를 이용하여 상기 코어들 각각의 코스트 매트릭스를 업데이트하며,상기 페어들 각각은 상기 제1 타일들 각각과 상기 제2 타일들 각각을 포함하는,컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 타일 스케줄러는,상기 페어들 중 하나의 페어에 대한 제1 코어의 데이터 수신량을 계산하되, 상기 페어 내의 제1 타일이 상기 제1 코어에 할당되어 있는 경우 상기 제2 타일의 필터 데이터의 사이즈를 상기 페어에 대한 상기 제1 코어의 데이터 수신량으로 계산하고, 상기 페어 내의 제1 타일이 다른 코어에 할당되어 있는 경우 상기 제2 타일의 필터 데이터의 사이즈와 상기 제2 타일의 입력 데이터의 사이즈의 합을 상기 페어에 대한 상기 제1 코어의 데이터 수신량으로 계산하는,컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 타일 스케줄러는 상기 각각의 업데이트된 코스트 매트릭스에서 최소값에 대응되는 제2 타일을 확인하고, 상기 확인된 각 제2 타일을 상기 코어들 각각에 할당하는,컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>16. 제12항에 있어서,상기 제1 타일들은 뉴럴 네트워크 모델의 연산에 대응되는 타일들을 포함하고, 상기 제2 타일들은 다른 뉴럴 네트워크 모델의 연산에 대응되는 타일들을 포함하는,컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 다른 뉴럴 네트워크 모델의 연산에 대응되는 타일들은 상기 코어들 중 일부에 할당됨으로써 상기 다른 뉴럴 네트워크 모델에 자원 분배가 발생하는,컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>18. 제12항에 있어서,상기 제1 타일들 중 하나는 상기 제1 타일들 중 다른 하나의 출력 데이터에 의존하는,컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>19. 제12항에 있어서,상기 코어들 각각은 상기 코어들 각각에 할당된 제2 타일을 상기 코어들 각각의 타일 큐에 인큐잉하고, 상기 인큐잉된 각각의 제2 타일의 소스 데이터를 상기 코어들의 외부 메모리로부터 프리페칭하는,컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>20. 제12항에 있어서,타일 큐가 풀(full) 상태에 있는 코어는 상기 타일 스케줄러에게 추가 타일이 할당되지 않도록 요청하는,컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서,상기 타일 큐가 풀 상태에 있는 코어는 상기 타일 큐에 저장된 하나 이상의 타일의 실행을 완료함으로써 상기 타일 큐가 상기 풀 상태에서 벗어나는 경우, 상기 타일 스케줄러에게 타일 할당을 요청하는,컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>22. 제12항에 있어서,타일 큐가 엠프티(empty) 상태에 있는 코어는 슬립 모드로 전환하는,컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>23. 프로세싱 장치의 동작 방법에 있어서,코어들에 기 할당된 제1 타일들 각각의 메타 정보와 제2 타일들 각각의 메타 정보를 기초로 상기 코어들 각각의 코스트 매트릭스를 업데이트하는 단계; 및상기 업데이트된 각각의 코스트 매트릭스를 이용하여 상기 제2 타일들을 상기 코어들에 할당하는 단계를 포함하는, 프로세싱 장치의 동작 방법.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서,상기 업데이트하는 단계는,상기 제1 타일들 각각의 메타 정보와 상기 제2 타일들 각각의 메타 정보를 활용하여 페어들 각각에 대한 상기 코어들 각각의 데이터 수신량을 계산하는 단계; 및상기 계산 결과를 이용하여 상기 코어들 각각의 코스트 매트릭스를 업데이트하는 단계를 포함하고,상기 페어들 각각은 상기 제1 타일들 각각과 상기 제2 타일들 각각을 포함하는,프로세싱 장치의 동작 방법.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서,상기 계산하는 단계는,상기 페어들 중 하나의 페어에 대한 제1 코어의 데이터 수신량을 계산하되, 상기 페어 내의 제1 타일이 상기 제1 코어에 할당되어 있는 경우 상기 제2 타일의 필터 데이터의 사이즈를 상기 페어에 대한 상기 제1 코어의 데이터 수신량으로 계산하고, 상기 페어 내의 제1 타일이 다른 코어에 할당되어 있는 경우 상기 제2 타일의 필터 데이터의 사이즈와 상기 제2 타일의 입력 데이터의 사이즈의 합을 상기 페어에 대한 상기 제1 코어의 데이터 수신량으로 계산하는 단계를 포함하는,프로세싱 장치의 동작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code>420200289048</code><country>대한민국</country><engName>Jo, Jae Eon</engName><name>조재언</name></inventorInfo><inventorInfo><address>경기도 화성시 영통로**번길 **, ...</address><code>420150501949</code><country>대한민국</country><engName>KWON, Hyung Dal</engName><name>권형달</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420200299176</code><country>대한민국</country><engName>PARK, Hanmin</engName><name>박한민</name></inventorInfo><inventorInfo><address>경기도 화성...</address><code>420200351711</code><country>대한민국</country><engName>SIM, Jaehyeong</engName><name>심재형</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420190607744</code><country>대한민국</country><engName>LEE, Seungwook</engName><name>이승욱</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 언주로 ***, *층(역삼동,화물재단빌딩)</address><code>920071000614</code><country>대한민국</country><engName>MUHANN PATENT &amp; LAW FIRM</engName><name>특허법인무한</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2020.09.11</receiptDate><receiptNumber>1-1-2020-0967220-80</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.09.06</receiptDate><receiptNumber>1-1-2023-0985263-68</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.11.05</receiptDate><receiptNumber>9-5-2025-1075826-68</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020200117000.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ebbb49a02b86cee9b62c10716f19f385d87c6013d175c9a2b513c3d5dbc5daec03fcabb325611eba0761880fb3e264f0da0c822eb7be0efb</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf7dc58cdf1ee637be1af303746a1d48f975d12bbbae6059ce051bb3aea6ebf26f5344535d4e05b23d87cba494d6030978c0fdebd00249a08e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>