# Processador RISC-V Monociclo

## Descrição do Projeto

Este projeto foi desenvolvido para a disciplina de **Organização e Arquitetura de Computadores (OAC)**. O objetivo principal é a implementação de um processador de 32 bits com um subconjunto da arquitetura **RISC-V**, utilizando um design de ciclo único (monociclo).

O processador foi escrito em Verilog e é capaz de executar um conjunto base de instruções aritméticas, lógicas, de acesso à memória e de desvio, demonstrando os conceitos fundamentais da organização de um computador.

## Alunos

* **Vítor Gabriel**
* **Humberto Barros**

---

# Processador RISC-V Pipeline

## Descrição do projeto
    Temos como tarefa adicionar as unidades de hazard de controle no "codigoPipeline.sv", resolvendo assim os problemas de perigos de dados e controle

### Disciplina

* **Nome da Disciplina:** Organização e Arquitetura de Computadores
* **Instituição:** UFAL
* **Data:** Setembro de 2025

### Observação
* Tanto o código em assembly quanto o código .sv antes das modificações não foi feitos por nós dois, apenas modificamos o código original para que ele consiga rodar no "testBanch" e assim podermos entender mais sobre processadores monociclo e pipeline