高速同步突發隨機存取記憶體之設計 
Design of High-speed SyncBurst SRAM 
計畫編號：NSC95－2221－E－259－043 
執行期間：95 年 8 月 1 日 至 96 年 7 月 31 日 
主持人：許鈞瓏 東華大學電機工程系教授 
 
一、 中文摘要 
隨著人們對 PC、對網路、對手機及一些週邊的電
子產品的需求不斷增加，記憶體通常又是一個系
統中不可或缺的一部份，要不斷的符合各種系統
的需求，故本計劃提出了高速同步突發隨機記憶
體的設計為研究主題。本計劃提出的為連續突發
模式，只需定址一次則可以連續處理完一連串的
資料的讀與寫，與傳統之突發電路相較，本計畫
所設計之突發隨機存取記憶體更能節省記憶體大
量之解碼時間。 
本計畫乃是採用 TSMS0.18 um 1P6M 製成，完
成高速低功率連續突發讀寫同步隨機記憶體，操
縱電壓為 1.8V，其操作頻率為 250 MHZ，記憶體
大小為 512×8 bit 分離 I/O，使用了位址的雙重觸
發之雙輸出記憶體單元來實現，能同時處理一筆
寫入資料與讀取一筆輸出資料，資料的傳輸量約
為 4 Gbps。  
英文摘要 
With a large number demands on electron consumer 
product of personal computer, network and cellphone. 
The memory always owns a major position in 
nowadays computer system. In order to confirm all 
request of various systems, this project plan to design 
a high speed synchronous burst SRAM. The 
proposed SRAM design represented a continuous 
burst mode to directly execute the read/write in a data 
stream. It should be noted that only one addressing is 
needed of the proposed burst SRAM. Comparing 
with the conventional burst structure, the proposed 
burst SRAM can achieve much improvement in 
decoding time. 
 The proposed synchronous burst SRAM was 
implemented by using TSMC 0.18 um 1P6m CMOS 
process. The power supply voltage is 1.8 V, the 
operating frequency is 250MHz, and the memory 
capacity is about 521x8 bit with distributed I/O. Also, 
the proposed burst SRAM can accomplish one bit 
data write in and read out up to 4 Gbps by using the 
double triggered dual port memory cell. 
 
二、 計畫的緣由與目的 
隨著製程的進步以及可攜帶式電子產品的大量普
及，超大型積體電路的面積和工作電壓不斷的在
下降。而且不同的系統也一直整合在同一晶片中
(System On a Chip, SOC)，以符合目前電子產品多
功能的需求。記憶體通常又是一個系統中不可或
缺的一部份，記憶體的頻繁讀取與寫入常常是系
統中功率消耗的主要部份之一，為了能夠和各個
不同系統整合，記憶體效能必需調整以符合低電
壓，低功率消耗的需求。 
網路的傳輸受限於記憶體的特性，數據快速
讀寫是記憶體需要不斷改善的重點。本計劃提出
了高速低功率連續突發讀寫同步隨機記憶體，使
用 TSMC 0.18 1P6M 製程，操作電壓為 1.8V，其
操作頻率為 250MHZ，記憶體大小為 512x8 bit 分
離 I/O，本架構具有一次定址完成一次寫入或讀出
所有資料，由於共用同一解碼電路，讀寫定址只
需間隔 2 個週期就能同時讀寫，不需要一再的讀
取記憶體位址，能更有效的利用匯流排的時間 
 
址選擇暫存器 (WASR) 與讀取模式的位址
選擇暫存器 (RASR)，他們皆是獨立動作，故
只要讀跟寫動作的行差距兩個位址，本架構
就能夠同時讀寫，使得記憶體的使用效能直
接加快一倍。更是用於網路系統等高傳輸的
應用上。 
註:WASR 為 Write RBR 與 Write CBR 的合稱。 
   RASR 為 Read RBR 與 Read CBR 的合稱。 
 
z 作讀取的動作前需要作位元線的預充動作，
由於本架構採用的是讀寫分離的架構，所以
本人將位元線預充動作提前做。當不在作此
行時，就將它做位元線的預充，而在讀取此
行時位元線以被預充到等電位，就能藉由感
測放大器等電路將要讀出的資料迅速讀出。 
詳細晶片設計示意圖與佈局圖如圖三, 圖四所示: 
I/O
 Pad
I/O Pad
I/O Pad
I/O
 Pad
Output  Buffer
Input B
uffer
Input Buffer
Input B
uffer
D
ecode
Memory Array 
Write 
control
W
rite row
 burst register
R
ead row
 burst register
Read column burst register
Read & Output buffer
Write circuit 
Read column burst register
Read 
control
I/O
 Pad
I/O
 Pad
Input B
uffer
Input B
uffer
D
ecode
W
rite row
 burst register
R
ead row
 burst register
D
ecode
W
rite row
 burst register
R
ead row
 burst register
D
ecode
W
rite row
 burst register
R
ead row
 burst register
 
 
圖三.高速同步突發靜態隨機存取記憶體電路示
意圖 
 
圖四.高速同步突發靜態隨機存取記憶體晶片佈
局圖 
(此晶片採用 TSMC 0.18 1P6M 製程，其中 Core 的
面積為 1.400×0.498 2mm ) 
四、 結論與討論 
由於目前記憶體技術成熟，如何將記憶體的
操作速度提高，降低功率消耗，減少記憶體的面
積，是我們追求的目標，但是所有的晶片設計都
必須要有所取捨， 
故在本計劃中，利用 TSMS 0.18um 1P6M 製成，
完成高速低功率連續突發讀寫同步隨機記憶體，
操作電壓為 1.8V，其操作頻率為 250MHZ，記憶
體大小為 512X8 bit 分離 I/O，使用了位址的雙重
觸發之雙輸出記憶體單元來實現，能同時處理一
筆寫入資料與讀取一筆輸出資料。 
 
五、參考文獻 
1. Pilo, Harold; Anand, Darren; Barth, John; Burns, 
Steve ; Corson, Phik; Covino,Jim and Lamphier, 
Steve “A5.6-ns Random Cycle 144-Mb DRAM 
With 1.4Gb/s/pin and DDR3-SRAM Interface” 
IEEE J. Solid-State Circuits ,vol. 38 , no. 11 , 
pp.1974-1980, November 2003. 
2. Sato, H.; Wada, T.; Ohbayashi, S.; Kozaru, K.; 
Okamoto, Y.; Higashide, Y.; Shimizu, T.; Maki, 
Y.; Morimoto, R.; Otoi, H.; Koga, T.; Honda, H.; 
Taniguchi, M.; Arita, Y.; Shiomi, T.; ”A 
500-MHz pipelined burst SRAM with improved 
SER immunity” IEEE J. Solid-State Circuits, vol. 
34, vo. 11, pp. 1571-1579, November 1999. 
3. Lowe, K.S.; “High speed GaAs 32×8 
embeddable dual port SRAM register array for 
200 Mbyte/s packet switching applications” Int. j. 
Electron., vol. 26, issue 8, pp. 516-518, April 
1990. 
4. Coloma, B.; Delaunay, P.; Husson, O. “High 
speed 15 ns 4Mbits SRAM for space application” 
Proceedings on On-Line Testing Workshop, pp. 
226-230, July 2002. 
出席國際會議報告 
一、  參加會議經過 
「2006 IEEE 亞洲太平洋區_電路與系統會議」係 IEEE協會每兩年所舉辦的研討會，歷年來
皆吸引許多學者、研究單位及業界的 Sponsor 共同參與。此國際會議涵蓋電機、電子、網
路、通訊與資訊等科技領域，學術地位頗受重視。 
本屆「2006 IEEE 亞洲太平洋區_電路與系統會議」於 12月 4日至 12月 7日在新加坡舉
行，會議位址位於 Grand Copthorne Waterfront Hotel。參與此次會議的學術界與工業界人士
相當踴躍，且此次會議共接受發表之論文計有 516 篇 (含 Poster 之論文，論文接受率約為
40%)。所有發表之論文則分 5、6與 7日三天，分別安排於 7個會議室 (每個會議室約 24場
次/每天) 中進行，本人由國科會補助經費前往與會，並於 5日與 6日早上 11時 20分與發表
兩篇研究論文之研究成果。茲就議程之重點詳述如下： 
12/4： 
首先到達會場後先參加 Afternoon Tutorial Session，在這個 Tutorials 中總共分為兩個主
題: 
1. Introduction to the Cognitive Radio: Wireless Integrated Architectures for 4G 
Communications System2 .  
2.Low power Design Techniques for Microprocessors and System on Chip.  
此 Tutorials中我則是選擇第二個主題，演講者為 Subhomoy Chattopadhyay。在此演講主題說
明了目前世界的 SOC 趨勢以及 SOC 即將遭遇的問題，進而說明如何在 SOC 的領域中完成
Low Power的技術以及即將面臨的挑戰。在這個期間並與 2~3位外國學者互相討論相關研究
內容，讓我獲益匪淺，收穫良多。 
 
 
在 Architecture for H.264 Advanced Video Decoders會議中，聽取了關於各種在 H.264解碼端
的技術，並且與會中的論文發表者做了意見的交流，並且得到不少寶貴的意見跟想法。接下
來的Motion Estimation for H.264會議中，由各國的發表者發表很多新穎的計算方式，包括降
低複雜度、適應性變化方式、有限狀態機…等，得到了各種的啟發，並與會中的各國發表者
進行交流以及論文內容的研究。 
12/6： 
今日整體的議程依舊是各場次之論文發表，即從 8:30 ~ 17：00 期間，大會區分 7 個會議
室，針對不同主題分別進行 Paper presentation，而筆者安排在第三位即中午 11:30 左右以口
頭方式發表論文，報告期間並與四到五位國外學者進行交流並討論論文研究內容，使我深受
啟發，並且獲益良多。在發表完論文後，並參與下午的一場會議，其研究領域為
Multimedia，主要為韓國藉的學者在報告，在這些報告中，本人直接參與了發問的行列，發
現在這些學者中，不外乎是學生與老師，可以明顯的感覺到學生雖然只是學生，但是有其一
定的風格特色，不會因為自已語言上的障礙，而加以不敢表達，這是讓我比較深刻體認的地
方。而在今天的晚上，則參加了本次大會所舉辦的晚宴，這一次的晚宴，與會人員亦熱絡的
討論著這幾天的行程，與會議中的論文。而且也發表了，下次 2008 年的會議地點為澳門，
與會的人士，也互相期許著下次的見面，而我也跟幾位外國的朋友，交換了聯絡的方式，以
期待下次會議的切磋與見面。 
12-7 
今日的會議有 Oral presentation 以及 poster presentation。在今日較特殊的是，筆者不但
穿梭於各個口頭發表的會場(Layout and Test & FFT/DFT)，並在 Poster presentation的會場中
來回穿梭，與各國的 Poster Auther研究交流，並且進一步了解彼此實驗室的差異以及展望。
跟前幾天比較不一樣的是，筆者藉由與 Poster Auther的交流溝通，更進一步的了解各國學者 
