# 计算机组成原理

## 计算机的基本组成

![](https://img.misaka.gq/Notes/subject/计算机组成原理/计算机结构框图.png)

|部件|功能|
|:---:|:---:|
|运算器|负责数据的算术运算和逻辑运算即数据的加工处理,并将运算的中间结果暂存在运算器中|
|存储器|实现记忆功能的部件用来存放计算程序及参与运算的各种数据|
|控制器|负责对程序规定的控制信息进行分析,控制并协调输入,输出操作或内存访问|
|输入设备|实现计算程序和原始数据的输入|
|输出设备|实现计算结果输出|

**运算器**和**控制器**往往集成在同一芯片上,统称为**中央处理器**,把输入设备和输出设备简称为**I/O设备**

现代计算机可认为由三大部分组成:**CPU**,**I/O设备**,**主存储器**

**算术逻辑单元**`ALU`用于完成算术逻辑运算,**控制单元**`CU`用来解释存储器中的指令,并发出各种操作命令来执行指令

![](https://img.misaka.gq/Notes/subject/计算机组成原理/ALU_CU.png)

---

![](https://img.misaka.gq/Notes/subject/计算机组成原理/细化的计算机组成框图.png)

- 主存储器

主存储器简称主存或内存

存储体由多个**存储单元**组成,一个存储单元可以存储一串二进制代码,称为一个**存储字**,存储字的位数称为**存储字长**

主存的工作方式是按照存储单元的地址号来实现对存储字各位的读写(按地址访问存储器)

`MAR`是存储器地址寄存器,用来存放要访问的存储单元的地址,其**位数对应存储单元的个数**(10位MAR,则有2^10=1024个存储单元)

`MDR`是存储器数据寄存器,用来存放从存储体某单元取出的数据或者准备往某单元存放的数据,其**位数与存储字长相等**

随着技术的发展,`MAR`与`MDR`被集成在CPU中,指令字长和数据字长也可变,存储字长,指令字长,数据字长可以不同,但必须是字节的整数倍

- 运算器

运算器最少包含3个寄存器和一个算术逻辑单元,`ACC`为累加器,`MQ`为乘商寄存器,`X`为操作数寄存器

- 控制器

取指->分析->执行

控制器由程序计数器`CU`,指令寄存器`IR`,控制单元`CU`组成,`PC`用来存放当前要执行的指令的**地址**(与`MAR`相连接),`PC`能自动生成下一条指令的地址,`IR`存放当前指令,`IR`的内容来自`MDR`,`IR`中的指令发送至`CU`,进行指令分析

---

1. 机器字长

机器字长是指CPU一次能处理数据的位数

2. 存储容量

存储器的容量应该包括主存容量和辅存容量

主存容量=存储单元个数(MAR的位数)x存储字长(MDR的位数)

MAR=16,MDR=32,2^16个存储单元,容量=2^16*32=2^21bits=256KB

辅存容量用字节数表示

## 系统总线

总线将计算机的两个或多个功能单元连接在一起并允许它们相互交换数据

![](https://img.misaka.gq/Notes/subject/计算机组成原理/总线.png)

图1-17表示分散连接,如果要新增一个单元,就必须把这个单元与其要连接的每一个单元间新增一条连线

图1-18所示互连结构的问题在于,每次只有位移一个设备能够与其他设备通信,因为只有一条信息通路,如果两个设备同时请求使用总线,它们要竞争总线的控制权

!>总线术语

1. 宽度

一般用并行数据通路的数量来定义总线的宽度,一条64位宽的总线一次能够传送64位信息(8个字节)

2. 带宽

总线带宽是衡量信息在总线上的传输速率的一项指标,带宽的单位为`B/s`或`b/s`,在保持数据传输率不变的情况下增加总线的宽度,可以调高带宽

3. 延迟

延迟是从发出数据传输请求到实际数据传输的时间间隔

|总线分类|信息类型|内容|
|:---:|:---:|:---:|
|地址总线|地址信息|存储单元的地址|
|控制总线|控制信息|器件的选择,读或写的命令|
|数据总线|数据信息|读或写的数据|

1. 地址总线

CPU通过地址总线来指定存储单元,**地址总线的宽度决定了CPU的寻址能力**

一个CPU有N根地址线,则CPU最多可以寻找2^N个内存单元

>一个具有16根地址线的CPU,可以寻址2^16=65536Byte=64KB内存

2. 数据总线

CPU与其他器件之间的数据传送通过数据总线进行,**数据总线的宽度决定了CPU与其他器件进行数据传送时的一次数据传送量**

8根数据总线一次可以传送一个8位2进制数据(8bits=1Byte),即一个字节

>8086的数据总线宽度位16根(一次传输2Byte数据),从内存中读取1024字节的数据,至少要读512次

3. 控制总线

CPU对外部器件的控制通过控制总线进行,**控制总线的宽度决定了CPU对系统中其他器件的控制能力**

!>总线特性

- 机械特性
- 电气特性
- 功能特性
- 时间特性

### 总线结构

#### 单总线结构

![](https://img.misaka.gq/Notes/subject/计算机组成原理/单总线结构.png)

所有数据的传输都通过这组共享总线,因此极易造成计算机系统的瓶颈,同时其不允许两个以上的部件在同一时间相总线传输信息,当I/O量较大时,会产生极大的延迟

#### 多总线结构

- 双总线结构

![](https://img.misaka.gq/Notes/subject/计算机组成原理/双总线结构.png)

将速度较低的I/O设备从单总线上分离,形成主存总线与I/O总线分离的结构

- 三总线结构

![](https://img.misaka.gq/Notes/subject/计算机组成原理/三总线结构.png)

主存总线用于CPU与主存之间的传输,I/O总线供CPU与各类I/O设备之间传递信息,**DMA总线**用于告诉I/O设备与主存之间直接交还信息

任一时刻只能使用一种总线,主存总线与DMA总线不能同时对主存进行存取

- 四总线结构

![](https://img.misaka.gq/Notes/subject/计算机组成原理/四总线结构.png)

### 总线控制

#### 总线判优控制

![](https://img.misaka.gq/Notes/subject/计算机组成原理/总线判优控制.png)

>BS总线忙,BR总线请求,BG总线同意

1. 链式查询

容易扩充设备,但对电路故障敏感,离总线控制部件越近的设备具有越高的优先级

2. 计数器定时查询

计数器的开始顺序可以调整并循环,因此各个设备的总线优先级可以相等

3. 独立请求

每一台设备均有一对总线请求线和总线同意线,当设备要使用总线时,发出该设备的请求信号,排队电路根据优先次序对请求作出响应,响应速度快,优先次序控制灵活

链式查询中仅用两根线确定总线使用权属于哪个设备,计数器查询要用$log_{2}n$根线,而独立请求要用`2n`根线

## 存储器

### 存储器分类

1. 按存储介质分类

- 半导体存储器
- 磁表面存储器
- 磁芯存储器
- 光盘存储器

2. 按存取方式分类

- 随机存储器RAM

RAM分为静态RAM(以触发器原理寄存信息)和动态RAM(以电容充放电原理寄存信息)

- 只读存储器ROM

    - 掩模型只读存储器`MROM`
    - 可编程只读存储器`PROM`
    - 可擦除可编程只读存储器`EPROM`
    - 电擦除可编程只读存储器`EEPROM`

![](https://img.misaka.gq/Notes/subject/计算机组成原理/存储器分类.png)

#### 存储器的层次结构

寄存器的速度,容量,每位价格的比较

寄存器>>缓存>>主存>>磁盘>>磁带

![](https://img.misaka.gq/Notes/subject/计算机组成原理/两个层次.png)

存储系统层次结构主要体现在**缓存-主存**和**主存-辅存**两个存储层次上

缓存-主存层次主要解决了CPU和主存速度不匹配的问题

主存-辅存层次主要解决了存储系统的容量问题

### 主存储器

![](https://img.misaka.gq/Notes/subject/计算机组成原理/主存的基本组成.png)

!>驱动器,译码器和读写电路在存储芯片中,MAR和MDR在CPU中,两者通过总线连接

![](https://img.misaka.gq/Notes/subject/计算机组成原理/CPU与主存.png)

当要从存储器中读取某一信息字时,首先由CPU将该字的地址送到MAR,经地址总线送到主存,发出读指令

主存接到读指令后,将该单元的内容读取到数据总线上,MDR决定该信息送到什么地方

当要向主存存入一个信息字时,MAR通过地址总线传送所在主存单元的地址,将信息字送入MDR,向主存发出写指令,主存将数据总线上的信息写书地址总线指出的内存单元中

- 主存中存储单元地址的分配

数值**0x1A2B3C4D**想要在计算机中正确使用,就必须要考虑在内存中将其对应的四个字节合理存储

假设内存的地址都是从低到高分配的,那么对于一个数值多个字节顺序存储就有两种存储方式

**方式一**:数值的高位字节存放在内存的低地址端,低位字节存放在内存的高地址端

内存低地址 --------------------> 内存高地址

0x1A   |  0x2B   |  0x3C   |   0x4D

高位字节 <-------------------- 低位字节

**方式二**:数值的低位字节存放在内存的低地址端,高位字节存放在内存的高地址端

内存低地址 --------------------> 内存高地址

0x4D   |  0x3C   |  0x2B   |   0x1A

低位字节 --------------------> 高位字节

**方式一**我们就称之为**大端模式**,即高位字节放在内存的低地址端,低位字节放在内存的高地址端。

**方式二**我们就称之为**小端模式**即低位字节放在内存的低地址端,高位字节放在内存的高地址端。

![](https://img.misaka.gq/Notes/CSAPP/大端模式.png)

![](https://img.misaka.gq/Notes/CSAPP/小端模式.png)

IBM370机的**字长**为32位,可按字节寻址,每一个存储器包含4个可独立寻址的字节,字地址用该字高位字节的地址来表示,因此字地址是4的整数倍

PDP-11机的**字长**为16位,字地址是2的整数倍,用低位字节的地址来表示字地址

![](https://img.misaka.gq/Notes/subject/计算机组成原理/字节寻址的主存地址分配.png)

对IBM370,如果用24位的地址线进行寻址,按字节寻址的范围是`16M`,按字寻址的范围为`4M`(字长为32位)

对PDP-11,如果用24位的地址线进行寻址,按字节寻址的范围是`16M`,按字寻址的范围为`8M`(字长为16位)

- 主存的技术指标

1. 存储容量

存储容量=存储单元个数x存储字长

如果用字节总数来表示,即存储容量=存储单元个数x存储字长/8

?>某机主存的存储容量为256MB,则按字节寻址的地址线位数应对应28位

2. 存储速度

存储速度由存取时间和存取周期表示

存取时间指启动一次存储器操作(读或写)到完成该操作所需的全部时间

存取周期指存储器进行连续两次独立的存储器操作所需的最小间隔时间

3. 存储器带宽

表示单位时间内存储器存取的信息量,单位可以用字/秒或字节/秒或位/秒表示

?>存取周期为500ns,每个存取周期可以访问16位,则带宽为32M位/秒

提高存储器带宽的措施

- 缩短存取周期
- 增加存储字长,使每个存取周期能够存取更多的数据
- 增加存储体

---

![](https://img.misaka.gq/Notes/subject/计算机组成原理/存储芯片的基本结构.png)

译码驱动将地址总线传递的地址信号翻译为对应存储单元的选择信号,用于读/写电路进行读/写操作

存储芯片通过地址总线,数据总线和控制总线与外部链接

地址线是**单向输入**的,数据线是**双向输入**的

?>10根地址线,4根数据线,芯片容量为`(2^10)*4=4K`位

一个存储器可以由多个存储芯片组成,因此需要片选线来选择存储芯片

?>一个`64Kx8`位的存储器可由32片`16Kx1`位的存储芯片组成

![](https://img.misaka.gq/Notes/subject/计算机组成原理/64Kx8位的存储器.png)

存储芯片的译码驱动方式有**线选法**和**重合法**

![](https://img.misaka.gq/Notes/subject/计算机组成原理/线选法.png)

用一根字选择线,直接选中一个存储单元的各位

?>当地址线为1111时,则第15根字线被选中

![](https://img.misaka.gq/Notes/subject/计算机组成原理/重合法.png)

选中第X行第Y列的存储单元

### 随机存取存储器

#### 静态RAM

1. 基本单元电路的构成

![](https://img.misaka.gq/Notes/subject/计算机组成原理/SRAM_基本单元电路.png)

2. 对单元电路的读写

![](https://img.misaka.gq/Notes/subject/计算机组成原理/SRAM_读.png)

T5~T8均开,且读选择有效,假设从A中读得高电平,通过T6再通过T8到达读放大器,读取信息

![](https://img.misaka.gq/Notes/subject/计算机组成原理/SRAM_写.png)

T5~T8均开,且写选择有效,将写选择通过写放大器放大后,根据写入数据的不同来调整A和A'的电平

3. 保存0和1的原理

!>静态RAM是用触发器工作原理存储信息的,因此即使信息读出后,仍保持其原状态,不需要再生,但电源掉电时,原存信息丢失,故它属于**易失性半导体存储器**

4. 典型芯片

![](https://img.misaka.gq/Notes/subject/计算机组成原理/Intel2114.png)

10根地址线分为行地址A8~A3和列地址A9,A2,A1,A0,四根IO数据线

当CS和WE均为低电平时,进行写操作,当CS为低电平,WE为高电平时,进行读操作

Intel2114中的存储矩阵结构为64x64,64列分成4组,与一个读写电路相连,4个读写电路对应4根IO数据线,因此,行地址经译码后可选中某一行,列地址经译码后可选中4组中的对应列

?>假设行地址与列地址全为0,即读取第0行中第1组的第0个(0),第2组的第0个(16),第3组的第0个(32),第4组的第0个(48),即选中第0行的第0,16,32,48列进行数据存取

![](https://img.misaka.gq/Notes/subject/计算机组成原理/Intel2114读1.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/Intel2114读2.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/Intel2114读3.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/Intel2114读4.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/Intel2114读5.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/Intel2114写1.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/Intel2114写2.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/Intel2114写3.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/Intel2114写4.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/Intel2114写5.png)

!>不论是对存储器进行读操作还是写操作,在读周期和写周期内,地址线上的地址始终不变

#### 动态RAM

1. 保存0和1的原理

靠电容存储电荷的原理来寄存信息,若电容上存有足够多的电荷则表示1,电容上没有电荷则表示0,电容上的电荷一般只能维持1~2ms,即使电源不掉电,信息也会自动消失,必须在2ms内对其所有存储单元恢复一次原状态,该过程称为刷新

2. 单管MOS动态RAM

![](https://img.misaka.gq/Notes/subject/计算机组成原理/单管MOS动态RAM基本单元电路.png)

读取时,字线上的高电平使T导通,若C中有电荷,经T在数据线上产生电流,说明读取1,若无电荷,则无电流,则读取0,读操作结束时,C的电荷已经释放,因此时破坏性读取,需要刷新

写入时,字线为高电平时T导通,若数据线上为高电平,经T对C充电,使其保存1,若为低电平,经T对C放电,使其保存0

3. 三管MOS动态RAM

![](https://img.misaka.gq/Notes/subject/计算机组成原理/三管MOS动态RAM基本单元电路.png)

读取的数据与原存信息相反,写入与输入信息相同

4. 典型芯片

- 三管动态RAM

![](https://img.misaka.gq/Notes/subject/计算机组成原理/三管动态RAM读.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/三管动态RAM写1.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/三管动态RAM写2.png)

---

- 单管动态RAM

![](https://img.misaka.gq/Notes/subject/计算机组成原理/单管动态RAM.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/单管动态RAM读.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/单管动态RAM写.png)

!>该芯片为16K但只有7根地址线,所以要先传送7位行地址再传送7位列地址

#### 动态RAM的刷新

1. 集中刷新

!>在规定的一个刷新周期内,对全部存储单元集中一段时间**逐行**进行刷新,此时必须**停止读写操作**

对128x128矩阵的存储芯片进行刷新时,若存取周期为`0.5μs`,刷新周期为`2ms`(占4000个存取周期),则对128行集中刷新共需`64μs`(占128个存取周期),其余的`1936μs`(占3872个存取周期)用来读写或维持信息,在这`64μs`内不能进行读写操作,因此称为**死时间**或称访存**死区**,死时间率为`128/4000x100%=3.2%`

![](https://img.misaka.gq/Notes/subject/计算机组成原理/集中刷新.png)

2. 分散刷新

!>将每行存储单元的刷新分散到每个存取周期内完成

将机器的存取周期$t_c$分为两份,前半段$t_M$用来读写或维持信息,后半段$t_R$用来刷新,$t_c=t_M+t_R$,若读写周期为`0.5μs`,则存取周期为`1μs`,此时不存在死时间,但存取周期变长,速度降低

![](https://img.misaka.gq/Notes/subject/计算机组成原理/分散刷新.png)

3. 异步刷新

对于存取周期为`0.5μs`,排列成128x128的存储芯片,可采取在2ms内对128行各刷新一边,即每隔`15.6μs`(2000/128=15.6)刷新一行,而每行刷新时间仍为`0.5μs`

因此刷新一行只停止一个存取周期,但对每行来说,刷新间隔时间仍为`2ms`而死时间缩短为`0.5μs`

![](https://img.misaka.gq/Notes/subject/计算机组成原理/异步刷新.png)

!>将刷新安排在CPU对指令的译码阶段,避免了集中刷新所产生的死区,也避免了存取周期变长

#### DRAM与SRAM

DRAM优点

1. DRAM集成度高于SRAM

2. DRAM功耗低

3. DRAM便宜

DRAM缺点

1. 速度比SRAM慢

2. DRAM需要配置再生电路

### 存储器与CPU的链接

#### 存储器容量的扩展

1. 位扩展(增加存储字长)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/位扩展.png)

2. 字扩展(增加存储字的数量)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/字扩展.png)

3. 字,位扩展

![](https://img.misaka.gq/Notes/subject/计算机组成原理/字位扩展.png)

#### 存储器与CPU的链接

1. 地址线的链接
2. 数据线的链接
3. 读写命令线的链接
4. 片选线的链接

---

![](https://img.misaka.gq/Notes/subject/计算机组成原理/存储器与CPU例题_1.png)

![](https://img.misaka.gq/Notes/subject/计算机组成原理/存储器与CPU例题_2.png)

1. 分配存储芯片

系统程序区`6000H:0110 0000 0000 0000`,`67FFH:0110 0111 1111 1111`

用户程序区`6800H:0110 1000 0000 0000`,`6BFFH:0110 1011 1111 1111`

系统程序区大小为`0x800bits`,用户程序区大小为`0x400bits`

给系统程序区选择1片`2kx8`位的ROM,给用户程序区选择2片`1kx4`位的RAM

2. 分配地址线

CPU的低11位地址线$A_{10}-A_0$与ROM地址线链接,CPU的低10位地址线$A_{9}-A_0$与RAM地址线链接,剩下的高位地址与访存控制信号$\overline{MREQ}$共同产生存储芯片的片选信号

3. 片选信号的生成

$A_{15}$始终为低电平,因此其与$\overline{G_{2A}}$相连,$A_{14}$始终为高电平,因此其与$G_1$相连

访存控制信号$\overline{MREQ}$(低电平有效)与$\overline{G_{2B}}$相连

RAM的读写控制端与CPU的读写控制端$\overline{WR}$相连

$A_{13},A_{12},A_{11}$分别接到译码器的$C,B,A$输入端

当输出$\overline{Y_{4}}$有效时,即$A_{13}$为1,其余为0,即选中一片ROM

当$\overline{Y_{5}}$和$A_{10}$同时有效且均为低电平时,与门输出选中两片RAM

ROM的8根数据线与CPU的8根数据线相连,两片RAM的数据线分别与CPU的高4位数据线和低4位数据线相连

![](https://img.misaka.gq/Notes/subject/计算机组成原理/CPU与存储器的连接图.png)

#### 汉明码

- 从1开始给数字的数据位(从左向右)标上序号,1,2,3,4,5...
- 将这些数据位的位置序号转换为二进制,1,10,11,100,101...
- 数据位的位置序号中所有为二的幂次方的位(编号1,2,4,8...,即数据位位置序号的二进制表示中只有一个1)是校验位
- 所有其它位置的数据位(数据位位置序号的二进制表示中至少2个是1)是数据位
- 每一位的数据包含在特定的两个或两个以上的校验位中,这些校验位取决于这些数据位的位置数值的二进制表示
    - 校验位1覆盖了所有数据位位置序号的二进制表示倒数第一位是1的数据: 1(校验位自身,这里都是二进制,下同),11,101,111,1001...
    - 校验位2覆盖了所有数据位位置序号的二进制表示倒数第二位是1的数据: 10(校验位自身),11,110,111,1010,1011...
    - 校验位4覆盖了所有数据位位置序号的二进制表示倒数第三位是1的数据: 100(校验位自身),101,110,111,1100,1101,1110,1111...
    - 校验位8覆盖了所有数据位位置序号的二进制表示倒数第四位是1的数据: 1000(校验位自身),1001,1010,1011,1100,1101,1110,1111..
    - 简而言之,**所有校验位覆盖了数据位置和该校验位位置的二进制与的值不为0的数**

>对11000010进行汉明编码,求编码后的码字

1. 列出表格,从左往右填入数字,但2的次方的位置不填

<table class="wikitable">
<tbody><tr>
<td>位置</td>
<td>1</td>
<td>2</td>
<td>3</td>
<td>4</td>
<td>5</td>
<td>6</td>
<td>7</td>
<td>8</td>
<td>9</td>
<td>10</td>
<td>11</td>
<td>12
</td></tr>
<tr>
<td>数据</td>
<td></td>
<td></td>
<td>1</td>
<td></td>
<td>1</td>
<td>0</td>
<td>0</td>
<td></td>
<td>0</td>
<td>0</td>
<td>1</td>
<td>0
</td></tr></tbody></table>

2. 把数据行有1的列的位置写为二进制

<table class="wikitable">
<tbody><tr>
<td>位置</td>
<td>1</td>
<td>2</td>
<td>3</td>
<td>4</td>
<td>5</td>
<td>6</td>
<td>7</td>
<td>8</td>
<td>9</td>
<td>10</td>
<td>11</td>
<td>12
</td></tr>
<tr>
<td>数据</td>
<td></td>
<td></td>
<td>1</td>
<td></td>
<td>1</td>
<td>0</td>
<td>0</td>
<td></td>
<td>0</td>
<td>0</td>
<td>1</td>
<td>0
</td></tr>
<tr>
<td>二进制</td>
<td></td>
<td></td>
<td>0011</td>
<td></td>
<td>0101</td>
<td></td>
<td></td>
<td></td>
<td></td>
<td></td>
<td>1011</td>
<td>
</td></tr></tbody></table>

3. 收集所有二进制数字,求异或

$\displaystyle 0011\oplus 0101\oplus 1011=1101$

4. 把1101依次填入表格中2的次方的位置(低位在左)

<table class="wikitable">
<tbody><tr>
<td>位置</td>
<td>1</td>
<td>2</td>
<td>3</td>
<td>4</td>
<td>5</td>
<td>6</td>
<td>7</td>
<td>8</td>
<td>9</td>
<td>10</td>
<td>11</td>
<td>12
</td></tr>
<tr>
<td>数据</td>
<td></td>
<td></td>
<td>1</td>
<td></td>
<td>1</td>
<td>0</td>
<td>0</td>
<td></td>
<td>0</td>
<td>0</td>
<td>1</td>
<td>0
</td></tr>
<tr>
<td>二进制</td>
<td></td>
<td></td>
<td>0011</td>
<td></td>
<td>0101</td>
<td></td>
<td></td>
<td></td>
<td></td>
<td></td>
<td>1011</td>
<td>
</td></tr>
<tr>
<td>校验</td>
<td>1</td>
<td>0</td>
<td></td>
<td>1</td>
<td></td>
<td></td>
<td></td>
<td>1</td>
<td></td>
<td></td>
<td></td>
<td>
</td></tr></tbody></table>

5. 所以编码后的码字是`101110010010`

---

要检查某一位的错误,则需检查某一位所包含的所有奇偶校验位

如果所有奇偶校验位是正确的,就没有错误

除此以外的情况,错误的奇偶校验位的位置的和将识别错误的位,例如,如果位置为1,2,8的奇偶校验位指示了一个错误,那么位置为1+2+8=11的位出错了

如果只有一个奇偶校验位指示了错误,那么该奇偶校验位自身出错了

>已知接收到的汉明码为`0110101`(配偶原则),请问传递的信息是什么

P1=1 xor 3 xor 5 xor 7=1

P2=2 xor 3 xor 6 xor 7=1

P3=4 xor 5 xor 6 xor 7=0

1+2=3,第3位出错,更改为0,则`0100101`,传递的信息为`0101`

#### 提高访存速度

1. 单体多字结构

在一个存取周期内,从同一地址取出4条指令,然后在逐条将指令送到CPU执行,因此增大存储器的带宽,提高单体存储器的工作速度

![](https://img.misaka.gq/Notes/subject/计算机组成原理/单体多字结构.png)

2. 多体并行结构

- 高位交叉编址(顺序存储)

按体内地址顺序存放,高位地址表示体号,低位地址表示体内地址

![](https://img.misaka.gq/Notes/subject/计算机组成原理/高位交叉编址.png)

- 低位交叉编址(交叉存储)

程序连续存放在相邻体中,低位地址表示体号,高位地址表示体内地址

![](https://img.misaka.gq/Notes/subject/计算机组成原理/低位交叉编址.png)

模4交叉编址地址表

|体号|体内地址序号|最低两位地址|
|:---:|:---:|:---:|
|M0|0,4,8,12,...,4i+0|00|
|M1|1,5,9,13,...,4i+1|01|
|M2|2,6,10,14,...,4i+2|10|
|M3|3,7,11,15,...,4i+3|11|

假设每个体的存储字长和数据总线的宽度一致,并假设低位交叉的存储器模块数为`n`,存取周期为`T`,总线传输周期为`t`,当采用流水线方式存取时,应满足`T=nt`

![](https://img.misaka.gq/Notes/subject/计算机组成原理/四体低位交叉编址存储器流水线.png)

对于低位交叉的处理器,连续读取`n`个字所需的时间为`T+(n-1)t`,若采用高位交叉编址,则连续读取`n`个字所需的时间为`nT`

>设有4个模块组成的四体存储器结构,每隔体的存储字长为32位,存取周期为`200ns`,假设数据总线宽度为32位,总线传输周期为`50ns`,求顺序存储和交叉存储的存储器带宽

顺序存储(高位交叉编址)和交叉存储(低位交叉编址)连续读出4个字的信息量是`32x4=128`位

顺序存储存储器连续读出4个字的时间是`200nsx4=800ns`

交叉存储存储器连续读出4个字的时间是`200ns+(4-1)x50ns=350ns`

顺序存储器的带宽是`128/(8x10^(-7))=16x10^(7)bps`

交叉存储器的带宽是`128/(3.5x10^(-7))=37x10^(7)bps`

3. 高性能存储芯片

- SDRAM(同步DRAM)
- RDRAM
- 带Cache的DRAM

### 高速缓冲存储器

1. 为什么用Cache

![](https://img.misaka.gq/Notes/subject/计算机组成原理/为什么要用Cache.png)

2. Cache的工作原理

主存由$2^n$个可编址的字组成,每个字有唯一的n位地址,为了与Cache映射,将主存与缓存都分成若干块,每块内包含若干个字,且块大小相同

主存的地址分成两段:高`m`位表示主存的块地址,低`b`位表示块内地址,则$2^{m}=M$表示主存的块数

缓存的地址分成两段:高`c`位表示缓存的块号,低`b`位表示块内地址,则$2^{c}=C$表示缓存的块数

!>主存和缓存中都用`b`表示块内字数,$B=2^{b}$表示块的大小,`B`表示块长,Cache与主存之间是字块传送

![](https://img.misaka.gq/Notes/subject/计算机组成原理/Cache的工作原理.png)

