# Projet ASIC â€“ Conception dâ€™un compteur 8 bits avec TinyTapeout

Ce projet a pour objectif de concevoir un composant simple (compteur 8 bits) en VHDL et Verilog, de le tester sur FPGA (Artix-7), puis de lâ€™implÃ©menter dans un flot de fabrication ASIC via la plateforme open source [TinyTapeout](https://tinytapeout.com/).

Il s'agit d'une premiÃ¨re Ã©tape dans notre dÃ©marche de dÃ©veloppement d'un processeur 16 bits compatible avec TinyTapeout.

---

## 1.1.  Premiers essais : Compteur 8 bits

###  ImplÃ©mentation en VHDL

Nous avons conÃ§u un compteur 8 bits synchrone en VHDL avec remise Ã  zÃ©ro asynchrone. Ce module a Ã©tÃ© :

- simulÃ© sous **Vivado**.
- testÃ© sur **carte FPGA Artix-7**.
- et retenu comme point de comparaison pour la version Verilog.

### ImplÃ©mentation en Verilog

Nous avons Ã©galement dÃ©veloppÃ© une version Ã©quivalente du compteur en Verilog. Les Ã©tapes suivantes ont Ã©tÃ© rÃ©alisÃ©es :

1. **Ã‰criture manuelle** du code Verilog, Ã©quivalent fonctionnel au design VHDL.
2. **Simulation** du module sous **Vivado** pour valider le comportement RTL.
3. **ImplÃ©mentation sur carte FPGA Artix-7**.

Cette double implÃ©mentation (VHDL et Verilog) nous a permis de mieux comprendre les contraintes de portabilitÃ© et les exigences de la plateforme TinyTapeout.

---

###  SynthÃ¨se via TinyTapeout

Nous avons intÃ©grÃ© les deux versions du compteur dans le flot de fabrication de TinyTapeout.

####  Liens des projets
- ğŸ”— **Compteur VHDL** : [github.com/MalekBejaoui/tto-counter-vhdl](https://github.com/Maleek-Bejaoui/tto-counter-vhdl/actions/runs/13231193350)
- ğŸ”— **Compteur Verilog** : [github.com/Malek-Bejaoui/tto-counter-verilog](https://github.com/Maleek-Bejaoui/tto-counter-verilog/actions/runs/14937893261)
- ğŸ”— **Template TinyTapeout de base** :[github.com/TinyTapeout/tt-template](https://github.com/TinyTapeout/tt10-verilog-template)

---

## ğŸ“ Annexe â€“ Instructions dâ€™intÃ©gration dans le template TinyTapeout

Pour intÃ©grer un projet Verilog dans la plateforme TinyTapeout, voici les Ã©tapes Ã  suivre (traduction officielle des consignes TinyTapeout) :

### ğŸ”§ Configuration de votre projet Verilog

1. Ajoutez vos fichiers Verilog dans le dossier `src`.

2. Modifiez le fichier `info.yaml` et mettez Ã  jour les informations concernant votre projet, en prÃªtant une attention particuliÃ¨re aux champs :
   - `source_files` (liste des fichiers source),
   - `top_module` (nom du module principal).

   ğŸ‘‰ Si vous partez dâ€™un ancien projet TinyTapeout, utilisez lâ€™outil de migration en ligne :  
   https://tinytapeout.com/docs/porting/

3. Modifiez `docs/info.md` pour ajouter une **description textuelle** de votre projet.

4. Adaptez le fichier de **testbench** Ã  votre design. Pour cela, consultez le fichier `test/README.md`.

> ğŸ” L'action GitHub fournie avec le template exÃ©cutera automatiquement la synthÃ¨se ASIC Ã  l'aide d'OpenLane.

---

### ğŸŒ Activer GitHub Pages pour publier les rÃ©sultats

Pour gÃ©nÃ©rer une page de rÃ©sultats accessible via GitHub Pages :

- Suivez la documentation officielle :  
  https://tinytapeout.com/docs/porting/#enabling-github-pages
