Fitter report for DUT
Thu Nov 02 23:06:49 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. I/O Assignment Warnings
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Routing Usage Summary
 16. LAB Logic Elements
 17. LAB Signals Sourced
 18. LAB Signals Sourced Out
 19. LAB Distinct Inputs
 20. Fitter Device Options
 21. Fitter Messages
 22. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------+
; Fitter Summary                                                      ;
+-----------------------+---------------------------------------------+
; Fitter Status         ; Successful - Thu Nov 02 23:06:49 2023       ;
; Quartus Prime Version ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name         ; DUT                                         ;
; Top-level Entity Name ; DUT                                         ;
; Family                ; MAX V                                       ;
; Device                ; 5M1270ZT144C5                               ;
; Timing Models         ; Final                                       ;
; Total logic elements  ; 741 / 1,270 ( 58 % )                        ;
; Total pins            ; 97 / 114 ( 85 % )                           ;
; Total virtual pins    ; 0                                           ;
; UFM blocks            ; 0 / 1 ( 0 % )                               ;
+-----------------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; 5M1270ZT144C5                  ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                             ; On                             ;
; Enable compact report table                                        ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner             ; On                             ; On                             ;
; Power Optimization During Fitting                                  ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Periphery to Core Placement and Routing Optimization               ; Off                            ; Off                            ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Work_Files/Books_and_study_files/Engineering/Electrical/EE671_VLSI_Design/Assignment 4/ASS4/output_files/DUT.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 741 / 1,270 ( 58 % )  ;
;     -- Combinational with no register       ; 741                   ;
;     -- Register only                        ; 0                     ;
;     -- Combinational with a register        ; 0                     ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 432                   ;
;     -- 3 input functions                    ; 121                   ;
;     -- 2 input functions                    ; 188                   ;
;     -- 1 input functions                    ; 0                     ;
;     -- 0 input functions                    ; 0                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 741                   ;
;     -- arithmetic mode                      ; 0                     ;
;     -- qfbk mode                            ; 0                     ;
;     -- register cascade mode                ; 0                     ;
;     -- synchronous clear/load mode          ; 0                     ;
;     -- asynchronous clear/load mode         ; 0                     ;
;                                             ;                       ;
; Total registers                             ; 0 / 1,270 ( 0 % )     ;
; Total LABs                                  ; 85 / 127 ( 67 % )     ;
; Logic elements in carry chains              ; 0                     ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 97 / 114 ( 85 % )     ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )       ;
;                                             ;                       ;
; UFM blocks                                  ; 0 / 1 ( 0 % )         ;
;                                             ;                       ;
;     -- Total Fixed Point DSP Blocks         ; 0                     ;
;     -- Total Floating Point DSP Blocks      ; 0                     ;
;                                             ;                       ;
; Global signals                              ; 0                     ;
;     -- Global clocks                        ; 0 / 4 ( 0 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 19.1% / 18.4% / 19.8% ;
; Peak interconnect usage (total/H/V)         ; 20.5% / 20.0% / 21.0% ;
; Maximum fan-out                             ; 33                    ;
; Highest non-global fan-out                  ; 33                    ;
; Total fan-out                               ; 2500                  ;
; Average fan-out                             ; 2.98                  ;
+---------------------------------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                               ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ; Slow Slew Rate ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; input_vector[0]  ; 20    ; 1        ; 0            ; 7            ; 6           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[10] ; 105   ; 3        ; 17           ; 8            ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[11] ; 96    ; 3        ; 17           ; 6            ; 2           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[12] ; 98    ; 3        ; 17           ; 6            ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[13] ; 93    ; 3        ; 17           ; 6            ; 5           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[14] ; 114   ; 2        ; 12           ; 11           ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[15] ; 104   ; 3        ; 17           ; 8            ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[16] ; 67    ; 4        ; 12           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[17] ; 80    ; 3        ; 17           ; 3            ; 0           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[18] ; 61    ; 4        ; 10           ; 3            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[19] ; 129   ; 2        ; 8            ; 11           ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[1]  ; 18    ; 1        ; 0            ; 7            ; 5           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[20] ; 133   ; 2        ; 7            ; 11           ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[21] ; 5     ; 1        ; 0            ; 9            ; 2           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[22] ; 140   ; 2        ; 4            ; 11           ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[23] ; 30    ; 1        ; 0            ; 5            ; 6           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[24] ; 22    ; 1        ; 0            ; 6            ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[25] ; 48    ; 4        ; 7            ; 3            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[26] ; 51    ; 4        ; 7            ; 3            ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[27] ; 66    ; 4        ; 12           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[28] ; 57    ; 4        ; 8            ; 3            ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[29] ; 58    ; 4        ; 9            ; 3            ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[2]  ; 27    ; 1        ; 0            ; 6            ; 5           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[30] ; 109   ; 2        ; 16           ; 11           ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[31] ; 111   ; 2        ; 15           ; 11           ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[32] ; 40    ; 4        ; 3            ; 3            ; 1           ; 23                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[33] ; 113   ; 2        ; 13           ; 11           ; 1           ; 33                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[34] ; 125   ; 2        ; 9            ; 11           ; 2           ; 21                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[35] ; 23    ; 1        ; 0            ; 6            ; 2           ; 23                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[36] ; 119   ; 2        ; 11           ; 11           ; 3           ; 28                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[37] ; 41    ; 4        ; 3            ; 3            ; 0           ; 29                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[38] ; 63    ; 4        ; 10           ; 3            ; 1           ; 20                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[39] ; 49    ; 4        ; 7            ; 3            ; 2           ; 28                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[3]  ; 103   ; 3        ; 17           ; 8            ; 5           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[40] ; 44    ; 4        ; 5            ; 3            ; 2           ; 20                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[41] ; 118   ; 2        ; 11           ; 11           ; 2           ; 20                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[42] ; 50    ; 4        ; 7            ; 3            ; 1           ; 26                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[43] ; 122   ; 2        ; 10           ; 11           ; 2           ; 24                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[44] ; 120   ; 2        ; 10           ; 11           ; 0           ; 21                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[45] ; 59    ; 4        ; 9            ; 3            ; 1           ; 26                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[46] ; 55    ; 4        ; 8            ; 3            ; 1           ; 25                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[47] ; 89    ; 3        ; 17           ; 5            ; 1           ; 30                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[48] ; 130   ; 2        ; 8            ; 11           ; 1           ; 27                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[49] ; 39    ; 4        ; 2            ; 3            ; 0           ; 26                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[4]  ; 14    ; 1        ; 0            ; 7            ; 2           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[50] ; 38    ; 4        ; 2            ; 3            ; 3           ; 26                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[51] ; 117   ; 2        ; 11           ; 11           ; 1           ; 28                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[52] ; 131   ; 2        ; 8            ; 11           ; 2           ; 26                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[53] ; 42    ; 4        ; 4            ; 3            ; 0           ; 28                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[54] ; 62    ; 4        ; 10           ; 3            ; 2           ; 23                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[55] ; 121   ; 2        ; 10           ; 11           ; 1           ; 21                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[56] ; 91    ; 3        ; 17           ; 5            ; 0           ; 28                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[57] ; 87    ; 3        ; 17           ; 5            ; 3           ; 20                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[58] ; 112   ; 2        ; 14           ; 11           ; 1           ; 30                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[59] ; 53    ; 4        ; 8            ; 3            ; 2           ; 29                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[5]  ; 3     ; 1        ; 0            ; 10           ; 5           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[60] ; 52    ; 4        ; 8            ; 3            ; 3           ; 20                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[61] ; 60    ; 4        ; 9            ; 3            ; 0           ; 17                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[62] ; 45    ; 4        ; 6            ; 3            ; 0           ; 31                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[63] ; 85    ; 3        ; 17           ; 5            ; 5           ; 17                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[6]  ; 139   ; 2        ; 5            ; 11           ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[7]  ; 132   ; 2        ; 7            ; 11           ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[8]  ; 137   ; 2        ; 6            ; 11           ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[9]  ; 124   ; 2        ; 9            ; 11           ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; output_vector[0]  ; 12    ; 1        ; 0            ; 7            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[10] ; 95    ; 3        ; 17           ; 6            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[11] ; 94    ; 3        ; 17           ; 6            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[12] ; 101   ; 3        ; 17           ; 7            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[13] ; 102   ; 3        ; 17           ; 7            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[14] ; 106   ; 3        ; 17           ; 9            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[15] ; 97    ; 3        ; 17           ; 6            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[16] ; 84    ; 3        ; 17           ; 4            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[17] ; 81    ; 3        ; 17           ; 4            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[18] ; 8     ; 1        ; 0            ; 8            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[19] ; 134   ; 2        ; 7            ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[1]  ; 16    ; 1        ; 0            ; 7            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[20] ; 141   ; 2        ; 4            ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[21] ; 138   ; 2        ; 5            ; 11           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[22] ; 13    ; 1        ; 0            ; 7            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[23] ; 15    ; 1        ; 0            ; 7            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[24] ; 7     ; 1        ; 0            ; 8            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[25] ; 2     ; 1        ; 0            ; 10           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[26] ; 43    ; 4        ; 5            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[27] ; 37    ; 4        ; 1            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[28] ; 31    ; 1        ; 0            ; 4            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[29] ; 68    ; 4        ; 13           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[2]  ; 21    ; 1        ; 0            ; 6            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[30] ; 107   ; 3        ; 17           ; 9            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[31] ; 110   ; 2        ; 16           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[32] ; 108   ; 3        ; 17           ; 10           ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[3]  ; 24    ; 1        ; 0            ; 6            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[4]  ; 4     ; 1        ; 0            ; 9            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[5]  ; 143   ; 2        ; 2            ; 11           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[6]  ; 6     ; 1        ; 0            ; 9            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[7]  ; 142   ; 2        ; 3            ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[8]  ; 123   ; 2        ; 9            ; 11           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[9]  ; 127   ; 2        ; 9            ; 11           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 21 / 25 ( 84 % ) ; 3.3V          ; --           ;
; 2        ; 29 / 30 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 21 / 29 ( 72 % ) ; 3.3V          ; --           ;
; 4        ; 26 / 30 ( 87 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                ;
+----------+------------+----------+-------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage    ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 3          ; 1        ; output_vector[25] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 5          ; 1        ; input_vector[5]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 4        ; 7          ; 1        ; output_vector[4]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 5        ; 9          ; 1        ; input_vector[21]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 6        ; 10         ; 1        ; output_vector[6]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 7        ; 14         ; 1        ; output_vector[24] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 8        ; 15         ; 1        ; output_vector[18] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 21         ; 1        ; output_vector[0]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 13       ; 22         ; 1        ; output_vector[22] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 14       ; 23         ; 1        ; input_vector[4]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 15       ; 24         ; 1        ; output_vector[23] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 16       ; 25         ; 1        ; output_vector[1]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 17       ;            ;          ; GNDINT            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; input_vector[1]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT            ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; input_vector[0]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 28         ; 1        ; output_vector[2]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 22       ; 29         ; 1        ; input_vector[24]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 23       ; 30         ; 1        ; input_vector[35]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 31         ; 1        ; output_vector[3]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; input_vector[2]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 28       ; 36         ; 1        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ; 37         ; 1        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 30       ; 41         ; 1        ; input_vector[23]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 31       ; 44         ; 1        ; output_vector[28] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 32       ; 47         ; 1        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS              ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI              ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK              ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO              ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; output_vector[27] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 38       ; 57         ; 4        ; input_vector[50]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 39       ; 60         ; 4        ; input_vector[49]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 40       ; 62         ; 4        ; input_vector[32]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 41       ; 63         ; 4        ; input_vector[37]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 42       ; 67         ; 4        ; input_vector[53]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 43       ; 68         ; 4        ; output_vector[26] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 44       ; 69         ; 4        ; input_vector[40]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 45       ; 74         ; 4        ; input_vector[62]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; input_vector[25]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 49       ; 76         ; 4        ; input_vector[39]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 50       ; 77         ; 4        ; input_vector[42]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 51       ; 78         ; 4        ; input_vector[26]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 52       ; 79         ; 4        ; input_vector[60]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 53       ; 80         ; 4        ; input_vector[59]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 54       ;            ;          ; GNDINT            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; input_vector[46]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 56       ;            ;          ; VCCINT            ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; input_vector[28]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 58       ; 83         ; 4        ; input_vector[29]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 84         ; 4        ; input_vector[45]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 85         ; 4        ; input_vector[61]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 61       ; 86         ; 4        ; input_vector[18]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 62       ; 87         ; 4        ; input_vector[54]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 63       ; 88         ; 4        ; input_vector[38]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; input_vector[27]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 67       ; 92         ; 4        ; input_vector[16]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ; 95         ; 4        ; output_vector[29] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 69       ; 98         ; 4        ; GND*              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 101        ; 4        ; GND*              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 104        ; 4        ; GND*              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 107        ; 4        ; GND*              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 111        ; 3        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 112        ; 3        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 113        ; 3        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 115        ; 3        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 118        ; 3        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 123        ; 3        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 124        ; 3        ; input_vector[17]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 81       ; 127        ; 3        ; output_vector[17] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; output_vector[16] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 85       ; 130        ; 3        ; input_vector[63]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 131        ; 3        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 132        ; 3        ; input_vector[57]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 133        ; 3        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 89       ; 134        ; 3        ; input_vector[47]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 90       ;            ;          ; VCCINT            ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; input_vector[56]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 92       ;            ;          ; GNDINT            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; input_vector[13]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 94       ; 137        ; 3        ; output_vector[11] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 95       ; 138        ; 3        ; output_vector[10] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 96       ; 139        ; 3        ; input_vector[11]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 97       ; 140        ; 3        ; output_vector[15] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 98       ; 141        ; 3        ; input_vector[12]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 99       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; output_vector[12] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ; 146        ; 3        ; output_vector[13] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 103      ; 147        ; 3        ; input_vector[3]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 104      ; 151        ; 3        ; input_vector[15]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 105      ; 152        ; 3        ; input_vector[10]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 106      ; 154        ; 3        ; output_vector[14] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 107      ; 156        ; 3        ; output_vector[30] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 108      ; 158        ; 3        ; output_vector[32] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ; 164        ; 2        ; input_vector[30]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 110      ; 165        ; 2        ; output_vector[31] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 111      ; 166        ; 2        ; input_vector[31]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 112      ; 171        ; 2        ; input_vector[58]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 113      ; 174        ; 2        ; input_vector[33]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 114      ; 177        ; 2        ; input_vector[14]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 115      ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; input_vector[51]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 118      ; 181        ; 2        ; input_vector[41]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 119      ; 182        ; 2        ; input_vector[36]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 183        ; 2        ; input_vector[44]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 184        ; 2        ; input_vector[55]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 122      ; 185        ; 2        ; input_vector[43]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 123      ; 186        ; 2        ; output_vector[8]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 124      ; 187        ; 2        ; input_vector[9]   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 125      ; 188        ; 2        ; input_vector[34]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ;            ;          ; VCCINT            ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; output_vector[9]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 128      ;            ;          ; GNDINT            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; input_vector[19]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ; 191        ; 2        ; input_vector[48]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 131      ; 192        ; 2        ; input_vector[52]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 132      ; 193        ; 2        ; input_vector[7]   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 194        ; 2        ; input_vector[20]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 134      ; 195        ; 2        ; output_vector[19] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 135      ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; input_vector[8]   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 138      ; 200        ; 2        ; output_vector[21] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 139      ; 201        ; 2        ; input_vector[6]   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 140      ; 204        ; 2        ; input_vector[22]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 141      ; 205        ; 2        ; output_vector[20] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 142      ; 208        ; 2        ; output_vector[7]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 143      ; 212        ; 2        ; output_vector[5]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 144      ; 215        ; 2        ; GND*              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+-------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 1.2 V                      ; 10 pF ; Not Available          ;
; LVDS_E_3R                  ; 10 pF ; Not Available          ;
; RSDS_E_3R                  ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-------------------+-----------------------------+
; Pin Name          ; Reason                      ;
+-------------------+-----------------------------+
; output_vector[0]  ; Missing location assignment ;
; output_vector[1]  ; Missing location assignment ;
; output_vector[2]  ; Missing location assignment ;
; output_vector[3]  ; Missing location assignment ;
; output_vector[4]  ; Missing location assignment ;
; output_vector[5]  ; Missing location assignment ;
; output_vector[6]  ; Missing location assignment ;
; output_vector[7]  ; Missing location assignment ;
; output_vector[8]  ; Missing location assignment ;
; output_vector[9]  ; Missing location assignment ;
; output_vector[10] ; Missing location assignment ;
; output_vector[11] ; Missing location assignment ;
; output_vector[12] ; Missing location assignment ;
; output_vector[13] ; Missing location assignment ;
; output_vector[14] ; Missing location assignment ;
; output_vector[15] ; Missing location assignment ;
; output_vector[16] ; Missing location assignment ;
; output_vector[17] ; Missing location assignment ;
; output_vector[18] ; Missing location assignment ;
; output_vector[19] ; Missing location assignment ;
; output_vector[20] ; Missing location assignment ;
; output_vector[21] ; Missing location assignment ;
; output_vector[22] ; Missing location assignment ;
; output_vector[23] ; Missing location assignment ;
; output_vector[24] ; Missing location assignment ;
; output_vector[25] ; Missing location assignment ;
; output_vector[26] ; Missing location assignment ;
; output_vector[27] ; Missing location assignment ;
; output_vector[28] ; Missing location assignment ;
; output_vector[29] ; Missing location assignment ;
; output_vector[30] ; Missing location assignment ;
; output_vector[31] ; Missing location assignment ;
; output_vector[32] ; Missing location assignment ;
; input_vector[0]   ; Missing location assignment ;
; input_vector[32]  ; Missing location assignment ;
; input_vector[48]  ; Missing location assignment ;
; input_vector[33]  ; Missing location assignment ;
; input_vector[49]  ; Missing location assignment ;
; input_vector[1]   ; Missing location assignment ;
; input_vector[2]   ; Missing location assignment ;
; input_vector[34]  ; Missing location assignment ;
; input_vector[50]  ; Missing location assignment ;
; input_vector[35]  ; Missing location assignment ;
; input_vector[3]   ; Missing location assignment ;
; input_vector[51]  ; Missing location assignment ;
; input_vector[52]  ; Missing location assignment ;
; input_vector[4]   ; Missing location assignment ;
; input_vector[36]  ; Missing location assignment ;
; input_vector[5]   ; Missing location assignment ;
; input_vector[53]  ; Missing location assignment ;
; input_vector[37]  ; Missing location assignment ;
; input_vector[38]  ; Missing location assignment ;
; input_vector[6]   ; Missing location assignment ;
; input_vector[54]  ; Missing location assignment ;
; input_vector[55]  ; Missing location assignment ;
; input_vector[39]  ; Missing location assignment ;
; input_vector[7]   ; Missing location assignment ;
; input_vector[56]  ; Missing location assignment ;
; input_vector[40]  ; Missing location assignment ;
; input_vector[8]   ; Missing location assignment ;
; input_vector[9]   ; Missing location assignment ;
; input_vector[57]  ; Missing location assignment ;
; input_vector[41]  ; Missing location assignment ;
; input_vector[58]  ; Missing location assignment ;
; input_vector[42]  ; Missing location assignment ;
; input_vector[10]  ; Missing location assignment ;
; input_vector[43]  ; Missing location assignment ;
; input_vector[59]  ; Missing location assignment ;
; input_vector[11]  ; Missing location assignment ;
; input_vector[12]  ; Missing location assignment ;
; input_vector[60]  ; Missing location assignment ;
; input_vector[44]  ; Missing location assignment ;
; input_vector[61]  ; Missing location assignment ;
; input_vector[13]  ; Missing location assignment ;
; input_vector[45]  ; Missing location assignment ;
; input_vector[46]  ; Missing location assignment ;
; input_vector[14]  ; Missing location assignment ;
; input_vector[62]  ; Missing location assignment ;
; input_vector[47]  ; Missing location assignment ;
; input_vector[15]  ; Missing location assignment ;
; input_vector[63]  ; Missing location assignment ;
; input_vector[16]  ; Missing location assignment ;
; input_vector[17]  ; Missing location assignment ;
; input_vector[18]  ; Missing location assignment ;
; input_vector[19]  ; Missing location assignment ;
; input_vector[20]  ; Missing location assignment ;
; input_vector[21]  ; Missing location assignment ;
; input_vector[22]  ; Missing location assignment ;
; input_vector[23]  ; Missing location assignment ;
; input_vector[24]  ; Missing location assignment ;
; input_vector[25]  ; Missing location assignment ;
; input_vector[26]  ; Missing location assignment ;
; input_vector[27]  ; Missing location assignment ;
; input_vector[28]  ; Missing location assignment ;
; input_vector[29]  ; Missing location assignment ;
; input_vector[30]  ; Missing location assignment ;
; input_vector[31]  ; Missing location assignment ;
+-------------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                  ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------+-------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                     ; Entity Name ; Library Name ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------+-------------+--------------+
; |DUT                       ; 741 (0)     ; 0            ; 0          ; 97   ; 0            ; 741 (0)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT                                    ; DUT         ; work         ;
;    |main:add_instance|     ; 741 (160)   ; 0            ; 0          ; 0    ; 0            ; 741 (160)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance                  ; main        ; work         ;
;       |FA:FA_10_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_10_1       ; FA          ; work         ;
;       |FA:FA_10_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_10_2       ; FA          ; work         ;
;       |FA:FA_10_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_10_3       ; FA          ; work         ;
;       |FA:FA_10_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_10_4       ; FA          ; work         ;
;       |FA:FA_10_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_10_5       ; FA          ; work         ;
;       |FA:FA_10_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_10_6       ; FA          ; work         ;
;       |FA:FA_10_7|         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_10_7       ; FA          ; work         ;
;       |FA:FA_10_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_10_8       ; FA          ; work         ;
;       |FA:FA_10_9|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_10_9       ; FA          ; work         ;
;       |FA:FA_11_10|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_11_10      ; FA          ; work         ;
;       |FA:FA_11_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_11_1       ; FA          ; work         ;
;       |FA:FA_11_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_11_2       ; FA          ; work         ;
;       |FA:FA_11_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_11_3       ; FA          ; work         ;
;       |FA:FA_11_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_11_4       ; FA          ; work         ;
;       |FA:FA_11_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_11_5       ; FA          ; work         ;
;       |FA:FA_11_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_11_6       ; FA          ; work         ;
;       |FA:FA_11_7|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_11_7       ; FA          ; work         ;
;       |FA:FA_11_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_11_8       ; FA          ; work         ;
;       |FA:FA_11_9|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_11_9       ; FA          ; work         ;
;       |FA:FA_12_10|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_12_10      ; FA          ; work         ;
;       |FA:FA_12_11|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_12_11      ; FA          ; work         ;
;       |FA:FA_12_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_12_1       ; FA          ; work         ;
;       |FA:FA_12_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_12_2       ; FA          ; work         ;
;       |FA:FA_12_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_12_3       ; FA          ; work         ;
;       |FA:FA_12_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_12_4       ; FA          ; work         ;
;       |FA:FA_12_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_12_5       ; FA          ; work         ;
;       |FA:FA_12_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_12_6       ; FA          ; work         ;
;       |FA:FA_12_7|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_12_7       ; FA          ; work         ;
;       |FA:FA_12_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_12_8       ; FA          ; work         ;
;       |FA:FA_12_9|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_12_9       ; FA          ; work         ;
;       |FA:FA_13_10|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_13_10      ; FA          ; work         ;
;       |FA:FA_13_11|        ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_13_11      ; FA          ; work         ;
;       |FA:FA_13_12|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_13_12      ; FA          ; work         ;
;       |FA:FA_13_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_13_1       ; FA          ; work         ;
;       |FA:FA_13_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_13_2       ; FA          ; work         ;
;       |FA:FA_13_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_13_3       ; FA          ; work         ;
;       |FA:FA_13_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_13_4       ; FA          ; work         ;
;       |FA:FA_13_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_13_5       ; FA          ; work         ;
;       |FA:FA_13_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_13_6       ; FA          ; work         ;
;       |FA:FA_13_7|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_13_7       ; FA          ; work         ;
;       |FA:FA_13_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_13_8       ; FA          ; work         ;
;       |FA:FA_13_9|         ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_13_9       ; FA          ; work         ;
;       |FA:FA_14_10|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_14_10      ; FA          ; work         ;
;       |FA:FA_14_11|        ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_14_11      ; FA          ; work         ;
;       |FA:FA_14_12|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_14_12      ; FA          ; work         ;
;       |FA:FA_14_13|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_14_13      ; FA          ; work         ;
;       |FA:FA_14_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_14_1       ; FA          ; work         ;
;       |FA:FA_14_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_14_2       ; FA          ; work         ;
;       |FA:FA_14_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_14_3       ; FA          ; work         ;
;       |FA:FA_14_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_14_4       ; FA          ; work         ;
;       |FA:FA_14_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_14_5       ; FA          ; work         ;
;       |FA:FA_14_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_14_6       ; FA          ; work         ;
;       |FA:FA_14_7|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_14_7       ; FA          ; work         ;
;       |FA:FA_14_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_14_8       ; FA          ; work         ;
;       |FA:FA_14_9|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_14_9       ; FA          ; work         ;
;       |FA:FA_15_10|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_10      ; FA          ; work         ;
;       |FA:FA_15_11|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_11      ; FA          ; work         ;
;       |FA:FA_15_12|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_12      ; FA          ; work         ;
;       |FA:FA_15_13|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_13      ; FA          ; work         ;
;       |FA:FA_15_14|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_14      ; FA          ; work         ;
;       |FA:FA_15_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_1       ; FA          ; work         ;
;       |FA:FA_15_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_2       ; FA          ; work         ;
;       |FA:FA_15_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_3       ; FA          ; work         ;
;       |FA:FA_15_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_4       ; FA          ; work         ;
;       |FA:FA_15_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_5       ; FA          ; work         ;
;       |FA:FA_15_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_6       ; FA          ; work         ;
;       |FA:FA_15_7|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_7       ; FA          ; work         ;
;       |FA:FA_15_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_8       ; FA          ; work         ;
;       |FA:FA_15_9|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_15_9       ; FA          ; work         ;
;       |FA:FA_16_10|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_10      ; FA          ; work         ;
;       |FA:FA_16_11|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_11      ; FA          ; work         ;
;       |FA:FA_16_12|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_12      ; FA          ; work         ;
;       |FA:FA_16_13|        ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_13      ; FA          ; work         ;
;       |FA:FA_16_14|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_14      ; FA          ; work         ;
;       |FA:FA_16_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_1       ; FA          ; work         ;
;       |FA:FA_16_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_2       ; FA          ; work         ;
;       |FA:FA_16_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_3       ; FA          ; work         ;
;       |FA:FA_16_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_4       ; FA          ; work         ;
;       |FA:FA_16_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_5       ; FA          ; work         ;
;       |FA:FA_16_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_6       ; FA          ; work         ;
;       |FA:FA_16_7|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_7       ; FA          ; work         ;
;       |FA:FA_16_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_8       ; FA          ; work         ;
;       |FA:FA_16_9|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_16_9       ; FA          ; work         ;
;       |FA:FA_17_10|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_17_10      ; FA          ; work         ;
;       |FA:FA_17_11|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_17_11      ; FA          ; work         ;
;       |FA:FA_17_12|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_17_12      ; FA          ; work         ;
;       |FA:FA_17_13|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_17_13      ; FA          ; work         ;
;       |FA:FA_17_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_17_1       ; FA          ; work         ;
;       |FA:FA_17_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_17_2       ; FA          ; work         ;
;       |FA:FA_17_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_17_3       ; FA          ; work         ;
;       |FA:FA_17_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_17_4       ; FA          ; work         ;
;       |FA:FA_17_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_17_5       ; FA          ; work         ;
;       |FA:FA_17_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_17_6       ; FA          ; work         ;
;       |FA:FA_17_7|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_17_7       ; FA          ; work         ;
;       |FA:FA_17_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_17_8       ; FA          ; work         ;
;       |FA:FA_17_9|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_17_9       ; FA          ; work         ;
;       |FA:FA_18_10|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_18_10      ; FA          ; work         ;
;       |FA:FA_18_11|        ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_18_11      ; FA          ; work         ;
;       |FA:FA_18_12|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_18_12      ; FA          ; work         ;
;       |FA:FA_18_13|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_18_13      ; FA          ; work         ;
;       |FA:FA_18_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_18_1       ; FA          ; work         ;
;       |FA:FA_18_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_18_2       ; FA          ; work         ;
;       |FA:FA_18_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_18_3       ; FA          ; work         ;
;       |FA:FA_18_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_18_4       ; FA          ; work         ;
;       |FA:FA_18_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_18_5       ; FA          ; work         ;
;       |FA:FA_18_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_18_6       ; FA          ; work         ;
;       |FA:FA_18_7|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_18_7       ; FA          ; work         ;
;       |FA:FA_18_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_18_8       ; FA          ; work         ;
;       |FA:FA_18_9|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_18_9       ; FA          ; work         ;
;       |FA:FA_19_10|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_19_10      ; FA          ; work         ;
;       |FA:FA_19_11|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_19_11      ; FA          ; work         ;
;       |FA:FA_19_12|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_19_12      ; FA          ; work         ;
;       |FA:FA_19_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_19_1       ; FA          ; work         ;
;       |FA:FA_19_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_19_2       ; FA          ; work         ;
;       |FA:FA_19_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_19_3       ; FA          ; work         ;
;       |FA:FA_19_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_19_4       ; FA          ; work         ;
;       |FA:FA_19_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_19_5       ; FA          ; work         ;
;       |FA:FA_19_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_19_6       ; FA          ; work         ;
;       |FA:FA_19_7|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_19_7       ; FA          ; work         ;
;       |FA:FA_19_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_19_8       ; FA          ; work         ;
;       |FA:FA_19_9|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_19_9       ; FA          ; work         ;
;       |FA:FA_20_10|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_20_10      ; FA          ; work         ;
;       |FA:FA_20_11|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_20_11      ; FA          ; work         ;
;       |FA:FA_20_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_20_1       ; FA          ; work         ;
;       |FA:FA_20_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_20_2       ; FA          ; work         ;
;       |FA:FA_20_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_20_3       ; FA          ; work         ;
;       |FA:FA_20_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_20_4       ; FA          ; work         ;
;       |FA:FA_20_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_20_5       ; FA          ; work         ;
;       |FA:FA_20_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_20_6       ; FA          ; work         ;
;       |FA:FA_20_7|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_20_7       ; FA          ; work         ;
;       |FA:FA_20_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_20_8       ; FA          ; work         ;
;       |FA:FA_20_9|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_20_9       ; FA          ; work         ;
;       |FA:FA_21_10|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_21_10      ; FA          ; work         ;
;       |FA:FA_21_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_21_1       ; FA          ; work         ;
;       |FA:FA_21_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_21_2       ; FA          ; work         ;
;       |FA:FA_21_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_21_3       ; FA          ; work         ;
;       |FA:FA_21_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_21_4       ; FA          ; work         ;
;       |FA:FA_21_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_21_5       ; FA          ; work         ;
;       |FA:FA_21_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_21_6       ; FA          ; work         ;
;       |FA:FA_21_7|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_21_7       ; FA          ; work         ;
;       |FA:FA_21_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_21_8       ; FA          ; work         ;
;       |FA:FA_21_9|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_21_9       ; FA          ; work         ;
;       |FA:FA_22_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_22_1       ; FA          ; work         ;
;       |FA:FA_22_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_22_2       ; FA          ; work         ;
;       |FA:FA_22_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_22_3       ; FA          ; work         ;
;       |FA:FA_22_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_22_4       ; FA          ; work         ;
;       |FA:FA_22_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_22_5       ; FA          ; work         ;
;       |FA:FA_22_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_22_6       ; FA          ; work         ;
;       |FA:FA_22_7|         ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_22_7       ; FA          ; work         ;
;       |FA:FA_22_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_22_8       ; FA          ; work         ;
;       |FA:FA_22_9|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_22_9       ; FA          ; work         ;
;       |FA:FA_23_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_23_1       ; FA          ; work         ;
;       |FA:FA_23_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_23_2       ; FA          ; work         ;
;       |FA:FA_23_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_23_3       ; FA          ; work         ;
;       |FA:FA_23_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_23_4       ; FA          ; work         ;
;       |FA:FA_23_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_23_5       ; FA          ; work         ;
;       |FA:FA_23_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_23_6       ; FA          ; work         ;
;       |FA:FA_23_7|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_23_7       ; FA          ; work         ;
;       |FA:FA_23_8|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_23_8       ; FA          ; work         ;
;       |FA:FA_24_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_24_1       ; FA          ; work         ;
;       |FA:FA_24_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_24_2       ; FA          ; work         ;
;       |FA:FA_24_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_24_3       ; FA          ; work         ;
;       |FA:FA_24_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_24_4       ; FA          ; work         ;
;       |FA:FA_24_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_24_5       ; FA          ; work         ;
;       |FA:FA_24_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_24_6       ; FA          ; work         ;
;       |FA:FA_24_7|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_24_7       ; FA          ; work         ;
;       |FA:FA_25_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_25_1       ; FA          ; work         ;
;       |FA:FA_25_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_25_2       ; FA          ; work         ;
;       |FA:FA_25_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_25_3       ; FA          ; work         ;
;       |FA:FA_25_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_25_4       ; FA          ; work         ;
;       |FA:FA_25_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_25_5       ; FA          ; work         ;
;       |FA:FA_25_6|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_25_6       ; FA          ; work         ;
;       |FA:FA_26_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_26_1       ; FA          ; work         ;
;       |FA:FA_26_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_26_2       ; FA          ; work         ;
;       |FA:FA_26_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_26_3       ; FA          ; work         ;
;       |FA:FA_26_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_26_4       ; FA          ; work         ;
;       |FA:FA_26_5|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_26_5       ; FA          ; work         ;
;       |FA:FA_27_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_27_1       ; FA          ; work         ;
;       |FA:FA_27_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_27_2       ; FA          ; work         ;
;       |FA:FA_27_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_27_3       ; FA          ; work         ;
;       |FA:FA_27_4|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_27_4       ; FA          ; work         ;
;       |FA:FA_28_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_28_1       ; FA          ; work         ;
;       |FA:FA_28_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_28_2       ; FA          ; work         ;
;       |FA:FA_28_3|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_28_3       ; FA          ; work         ;
;       |FA:FA_29_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_29_1       ; FA          ; work         ;
;       |FA:FA_29_2|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_29_2       ; FA          ; work         ;
;       |FA:FA_2_1|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_2_1        ; FA          ; work         ;
;       |FA:FA_30_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_30_1       ; FA          ; work         ;
;       |FA:FA_3_1|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_3_1        ; FA          ; work         ;
;       |FA:FA_3_2|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_3_2        ; FA          ; work         ;
;       |FA:FA_4_1|          ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_4_1        ; FA          ; work         ;
;       |FA:FA_4_2|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_4_2        ; FA          ; work         ;
;       |FA:FA_4_3|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_4_3        ; FA          ; work         ;
;       |FA:FA_5_1|          ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_5_1        ; FA          ; work         ;
;       |FA:FA_5_2|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_5_2        ; FA          ; work         ;
;       |FA:FA_5_3|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_5_3        ; FA          ; work         ;
;       |FA:FA_5_4|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_5_4        ; FA          ; work         ;
;       |FA:FA_6_1|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_6_1        ; FA          ; work         ;
;       |FA:FA_6_2|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_6_2        ; FA          ; work         ;
;       |FA:FA_6_3|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_6_3        ; FA          ; work         ;
;       |FA:FA_6_4|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_6_4        ; FA          ; work         ;
;       |FA:FA_6_5|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_6_5        ; FA          ; work         ;
;       |FA:FA_7_1|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_7_1        ; FA          ; work         ;
;       |FA:FA_7_2|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_7_2        ; FA          ; work         ;
;       |FA:FA_7_3|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_7_3        ; FA          ; work         ;
;       |FA:FA_7_4|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_7_4        ; FA          ; work         ;
;       |FA:FA_7_5|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_7_5        ; FA          ; work         ;
;       |FA:FA_7_6|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_7_6        ; FA          ; work         ;
;       |FA:FA_8_1|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_8_1        ; FA          ; work         ;
;       |FA:FA_8_2|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_8_2        ; FA          ; work         ;
;       |FA:FA_8_3|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_8_3        ; FA          ; work         ;
;       |FA:FA_8_4|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_8_4        ; FA          ; work         ;
;       |FA:FA_8_5|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_8_5        ; FA          ; work         ;
;       |FA:FA_8_6|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_8_6        ; FA          ; work         ;
;       |FA:FA_8_7|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_8_7        ; FA          ; work         ;
;       |FA:FA_9_1|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_9_1        ; FA          ; work         ;
;       |FA:FA_9_2|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_9_2        ; FA          ; work         ;
;       |FA:FA_9_3|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_9_3        ; FA          ; work         ;
;       |FA:FA_9_4|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_9_4        ; FA          ; work         ;
;       |FA:FA_9_5|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_9_5        ; FA          ; work         ;
;       |FA:FA_9_6|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_9_6        ; FA          ; work         ;
;       |FA:FA_9_7|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_9_7        ; FA          ; work         ;
;       |FA:FA_9_8|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|FA:FA_9_8        ; FA          ; work         ;
;       |HA:HA_10_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_10_1       ; HA          ; work         ;
;       |HA:HA_11_1|         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_11_1       ; HA          ; work         ;
;       |HA:HA_12_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_12_1       ; HA          ; work         ;
;       |HA:HA_13_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_13_1       ; HA          ; work         ;
;       |HA:HA_14_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_14_1       ; HA          ; work         ;
;       |HA:HA_15_1|         ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_15_1       ; HA          ; work         ;
;       |HA:HA_17_1|         ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_17_1       ; HA          ; work         ;
;       |HA:HA_1_1|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_1_1        ; HA          ; work         ;
;       |HA:HA_2_1|          ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_2_1        ; HA          ; work         ;
;       |HA:HA_3_1|          ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_3_1        ; HA          ; work         ;
;       |HA:HA_4_1|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_4_1        ; HA          ; work         ;
;       |HA:HA_5_1|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_5_1        ; HA          ; work         ;
;       |HA:HA_6_1|          ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_6_1        ; HA          ; work         ;
;       |HA:HA_7_1|          ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_7_1        ; HA          ; work         ;
;       |HA:HA_8_1|          ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|HA:HA_8_1        ; HA          ; work         ;
;       |abcgate:C_10|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_10     ; abcgate     ; work         ;
;       |abcgate:C_11|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_11     ; abcgate     ; work         ;
;       |abcgate:C_12|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_12     ; abcgate     ; work         ;
;       |abcgate:C_13|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_13     ; abcgate     ; work         ;
;       |abcgate:C_14|       ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_14     ; abcgate     ; work         ;
;       |abcgate:C_15|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_15     ; abcgate     ; work         ;
;       |abcgate:C_17|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_17     ; abcgate     ; work         ;
;       |abcgate:C_18|       ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_18     ; abcgate     ; work         ;
;       |abcgate:C_19|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_19     ; abcgate     ; work         ;
;       |abcgate:C_20|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_20     ; abcgate     ; work         ;
;       |abcgate:C_21|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_21     ; abcgate     ; work         ;
;       |abcgate:C_22|       ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_22     ; abcgate     ; work         ;
;       |abcgate:C_23|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_23     ; abcgate     ; work         ;
;       |abcgate:C_24|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_24     ; abcgate     ; work         ;
;       |abcgate:C_25|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_25     ; abcgate     ; work         ;
;       |abcgate:C_26|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_26     ; abcgate     ; work         ;
;       |abcgate:C_27|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_27     ; abcgate     ; work         ;
;       |abcgate:C_28|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_28     ; abcgate     ; work         ;
;       |abcgate:C_29|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_29     ; abcgate     ; work         ;
;       |abcgate:C_31|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_31     ; abcgate     ; work         ;
;       |abcgate:C_3|        ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_3      ; abcgate     ; work         ;
;       |abcgate:C_5|        ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_5      ; abcgate     ; work         ;
;       |abcgate:C_6|        ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_6      ; abcgate     ; work         ;
;       |abcgate:C_7|        ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_7      ; abcgate     ; work         ;
;       |abcgate:C_9|        ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:C_9      ; abcgate     ; work         ;
;       |abcgate:T2_abc11|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc11 ; abcgate     ; work         ;
;       |abcgate:T2_abc13|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc13 ; abcgate     ; work         ;
;       |abcgate:T2_abc15|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc15 ; abcgate     ; work         ;
;       |abcgate:T2_abc17|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc17 ; abcgate     ; work         ;
;       |abcgate:T2_abc19|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc19 ; abcgate     ; work         ;
;       |abcgate:T2_abc1|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc1  ; abcgate     ; work         ;
;       |abcgate:T2_abc21|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc21 ; abcgate     ; work         ;
;       |abcgate:T2_abc23|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc23 ; abcgate     ; work         ;
;       |abcgate:T2_abc25|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc25 ; abcgate     ; work         ;
;       |abcgate:T2_abc27|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc27 ; abcgate     ; work         ;
;       |abcgate:T2_abc29|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc29 ; abcgate     ; work         ;
;       |abcgate:T2_abc3|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc3  ; abcgate     ; work         ;
;       |abcgate:T2_abc5|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc5  ; abcgate     ; work         ;
;       |abcgate:T2_abc7|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc7  ; abcgate     ; work         ;
;       |abcgate:T2_abc9|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T2_abc9  ; abcgate     ; work         ;
;       |abcgate:T3_abc1|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T3_abc1  ; abcgate     ; work         ;
;       |abcgate:T3_abc2|    ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T3_abc2  ; abcgate     ; work         ;
;       |abcgate:T3_abc3|    ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T3_abc3  ; abcgate     ; work         ;
;       |abcgate:T3_abc5|    ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T3_abc5  ; abcgate     ; work         ;
;       |abcgate:T3_abc7|    ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T3_abc7  ; abcgate     ; work         ;
;       |abcgate:T4_abc1|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T4_abc1  ; abcgate     ; work         ;
;       |abcgate:T4_abc2|    ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T4_abc2  ; abcgate     ; work         ;
;       |abcgate:T4_abc3|    ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T4_abc3  ; abcgate     ; work         ;
;       |abcgate:T5_abc1|    ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T5_abc1  ; abcgate     ; work         ;
;       |abcgate:T6_abc1|    ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|abcgate:T6_abc1  ; abcgate     ; work         ;
;       |xorgate:SUM10|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM10    ; xorgate     ; work         ;
;       |xorgate:SUM11|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM11    ; xorgate     ; work         ;
;       |xorgate:SUM12|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM12    ; xorgate     ; work         ;
;       |xorgate:SUM13|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM13    ; xorgate     ; work         ;
;       |xorgate:SUM14|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM14    ; xorgate     ; work         ;
;       |xorgate:SUM15|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM15    ; xorgate     ; work         ;
;       |xorgate:SUM16|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM16    ; xorgate     ; work         ;
;       |xorgate:SUM17|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM17    ; xorgate     ; work         ;
;       |xorgate:SUM18|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM18    ; xorgate     ; work         ;
;       |xorgate:SUM19|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM19    ; xorgate     ; work         ;
;       |xorgate:SUM1|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM1     ; xorgate     ; work         ;
;       |xorgate:SUM20|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM20    ; xorgate     ; work         ;
;       |xorgate:SUM21|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM21    ; xorgate     ; work         ;
;       |xorgate:SUM22|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM22    ; xorgate     ; work         ;
;       |xorgate:SUM23|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM23    ; xorgate     ; work         ;
;       |xorgate:SUM24|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM24    ; xorgate     ; work         ;
;       |xorgate:SUM25|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM25    ; xorgate     ; work         ;
;       |xorgate:SUM26|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM26    ; xorgate     ; work         ;
;       |xorgate:SUM27|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM27    ; xorgate     ; work         ;
;       |xorgate:SUM28|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM28    ; xorgate     ; work         ;
;       |xorgate:SUM29|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM29    ; xorgate     ; work         ;
;       |xorgate:SUM2|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM2     ; xorgate     ; work         ;
;       |xorgate:SUM30|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM30    ; xorgate     ; work         ;
;       |xorgate:SUM31|      ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM31    ; xorgate     ; work         ;
;       |xorgate:SUM3|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM3     ; xorgate     ; work         ;
;       |xorgate:SUM4|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM4     ; xorgate     ; work         ;
;       |xorgate:SUM5|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM5     ; xorgate     ; work         ;
;       |xorgate:SUM6|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM6     ; xorgate     ; work         ;
;       |xorgate:SUM7|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM7     ; xorgate     ; work         ;
;       |xorgate:SUM8|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM8     ; xorgate     ; work         ;
;       |xorgate:SUM9|       ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:SUM9     ; xorgate     ; work         ;
;       |xorgate:T1_xor10|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:T1_xor10 ; xorgate     ; work         ;
;       |xorgate:T1_xor1|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:T1_xor1  ; xorgate     ; work         ;
;       |xorgate:T1_xor25|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:T1_xor25 ; xorgate     ; work         ;
;       |xorgate:T1_xor26|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:T1_xor26 ; xorgate     ; work         ;
;       |xorgate:T1_xor29|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:T1_xor29 ; xorgate     ; work         ;
;       |xorgate:T1_xor30|   ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:T1_xor30 ; xorgate     ; work         ;
;       |xorgate:T1_xor3|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:T1_xor3  ; xorgate     ; work         ;
;       |xorgate:T1_xor9|    ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|main:add_instance|xorgate:T1_xor9  ; xorgate     ; work         ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------+
; Delay Chain Summary                          ;
+-------------------+----------+---------------+
; Name              ; Pin Type ; Pad to Core 0 ;
+-------------------+----------+---------------+
; output_vector[0]  ; Output   ; --            ;
; output_vector[1]  ; Output   ; --            ;
; output_vector[2]  ; Output   ; --            ;
; output_vector[3]  ; Output   ; --            ;
; output_vector[4]  ; Output   ; --            ;
; output_vector[5]  ; Output   ; --            ;
; output_vector[6]  ; Output   ; --            ;
; output_vector[7]  ; Output   ; --            ;
; output_vector[8]  ; Output   ; --            ;
; output_vector[9]  ; Output   ; --            ;
; output_vector[10] ; Output   ; --            ;
; output_vector[11] ; Output   ; --            ;
; output_vector[12] ; Output   ; --            ;
; output_vector[13] ; Output   ; --            ;
; output_vector[14] ; Output   ; --            ;
; output_vector[15] ; Output   ; --            ;
; output_vector[16] ; Output   ; --            ;
; output_vector[17] ; Output   ; --            ;
; output_vector[18] ; Output   ; --            ;
; output_vector[19] ; Output   ; --            ;
; output_vector[20] ; Output   ; --            ;
; output_vector[21] ; Output   ; --            ;
; output_vector[22] ; Output   ; --            ;
; output_vector[23] ; Output   ; --            ;
; output_vector[24] ; Output   ; --            ;
; output_vector[25] ; Output   ; --            ;
; output_vector[26] ; Output   ; --            ;
; output_vector[27] ; Output   ; --            ;
; output_vector[28] ; Output   ; --            ;
; output_vector[29] ; Output   ; --            ;
; output_vector[30] ; Output   ; --            ;
; output_vector[31] ; Output   ; --            ;
; output_vector[32] ; Output   ; --            ;
; input_vector[0]   ; Input    ; (1)           ;
; input_vector[32]  ; Input    ; (1)           ;
; input_vector[48]  ; Input    ; (1)           ;
; input_vector[33]  ; Input    ; (1)           ;
; input_vector[49]  ; Input    ; (1)           ;
; input_vector[1]   ; Input    ; (1)           ;
; input_vector[2]   ; Input    ; (1)           ;
; input_vector[34]  ; Input    ; (1)           ;
; input_vector[50]  ; Input    ; (1)           ;
; input_vector[35]  ; Input    ; (1)           ;
; input_vector[3]   ; Input    ; (1)           ;
; input_vector[51]  ; Input    ; (1)           ;
; input_vector[52]  ; Input    ; (1)           ;
; input_vector[4]   ; Input    ; (1)           ;
; input_vector[36]  ; Input    ; (1)           ;
; input_vector[5]   ; Input    ; (1)           ;
; input_vector[53]  ; Input    ; (1)           ;
; input_vector[37]  ; Input    ; (1)           ;
; input_vector[38]  ; Input    ; (1)           ;
; input_vector[6]   ; Input    ; (1)           ;
; input_vector[54]  ; Input    ; (1)           ;
; input_vector[55]  ; Input    ; (1)           ;
; input_vector[39]  ; Input    ; (1)           ;
; input_vector[7]   ; Input    ; (1)           ;
; input_vector[56]  ; Input    ; (1)           ;
; input_vector[40]  ; Input    ; (1)           ;
; input_vector[8]   ; Input    ; (1)           ;
; input_vector[9]   ; Input    ; (1)           ;
; input_vector[57]  ; Input    ; (1)           ;
; input_vector[41]  ; Input    ; (1)           ;
; input_vector[58]  ; Input    ; (1)           ;
; input_vector[42]  ; Input    ; (1)           ;
; input_vector[10]  ; Input    ; (1)           ;
; input_vector[43]  ; Input    ; (1)           ;
; input_vector[59]  ; Input    ; (1)           ;
; input_vector[11]  ; Input    ; (1)           ;
; input_vector[12]  ; Input    ; (1)           ;
; input_vector[60]  ; Input    ; (1)           ;
; input_vector[44]  ; Input    ; (1)           ;
; input_vector[61]  ; Input    ; (1)           ;
; input_vector[13]  ; Input    ; (1)           ;
; input_vector[45]  ; Input    ; (1)           ;
; input_vector[46]  ; Input    ; (1)           ;
; input_vector[14]  ; Input    ; (1)           ;
; input_vector[62]  ; Input    ; (1)           ;
; input_vector[47]  ; Input    ; (1)           ;
; input_vector[15]  ; Input    ; (1)           ;
; input_vector[63]  ; Input    ; (1)           ;
; input_vector[16]  ; Input    ; (1)           ;
; input_vector[17]  ; Input    ; (1)           ;
; input_vector[18]  ; Input    ; (1)           ;
; input_vector[19]  ; Input    ; (1)           ;
; input_vector[20]  ; Input    ; (1)           ;
; input_vector[21]  ; Input    ; (1)           ;
; input_vector[22]  ; Input    ; (1)           ;
; input_vector[23]  ; Input    ; (1)           ;
; input_vector[24]  ; Input    ; (1)           ;
; input_vector[25]  ; Input    ; (1)           ;
; input_vector[26]  ; Input    ; (1)           ;
; input_vector[27]  ; Input    ; (1)           ;
; input_vector[28]  ; Input    ; (1)           ;
; input_vector[29]  ; Input    ; (1)           ;
; input_vector[30]  ; Input    ; (1)           ;
; input_vector[31]  ; Input    ; (1)           ;
+-------------------+----------+---------------+


+----------------------------------------------+
; Routing Usage Summary                        ;
+-----------------------+----------------------+
; Routing Resource Type ; Usage                ;
+-----------------------+----------------------+
; C4s                   ; 458 / 2,870 ( 16 % ) ;
; Direct links          ; 87 / 3,938 ( 2 % )   ;
; Global clocks         ; 0 / 4 ( 0 % )        ;
; LAB clocks            ; 0 / 72 ( 0 % )       ;
; LUT chains            ; 28 / 1,143 ( 2 % )   ;
; Local interconnects   ; 893 / 3,938 ( 23 % ) ;
; R4s                   ; 441 / 2,832 ( 16 % ) ;
+-----------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.72) ; Number of LABs  (Total = 85) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 1                            ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 1                            ;
; 5                                          ; 1                            ;
; 6                                          ; 4                            ;
; 7                                          ; 10                           ;
; 8                                          ; 12                           ;
; 9                                          ; 19                           ;
; 10                                         ; 37                           ;
+--------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.72) ; Number of LABs  (Total = 85) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 4                            ;
; 7                                           ; 10                           ;
; 8                                           ; 12                           ;
; 9                                           ; 19                           ;
; 10                                          ; 37                           ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.78) ; Number of LABs  (Total = 85) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 0                            ;
; 3                                               ; 3                            ;
; 4                                               ; 31                           ;
; 5                                               ; 29                           ;
; 6                                               ; 20                           ;
; 7                                               ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.47) ; Number of LABs  (Total = 85) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 3                            ;
; 7                                           ; 11                           ;
; 8                                           ; 15                           ;
; 9                                           ; 14                           ;
; 10                                          ; 13                           ;
; 11                                          ; 14                           ;
; 12                                          ; 8                            ;
; 13                                          ; 3                            ;
; 14                                          ; 2                            ;
; 15                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5M1270ZT144C5 for design "DUT"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 5M240ZT144C5 is compatible
    Info (176445): Device 5M240ZT144I5 is compatible
    Info (176445): Device 5M570ZT144C5 is compatible
    Info (176445): Device 5M570ZT144I5 is compatible
    Info (176445): Device 5M1270ZT144I5 is compatible
Critical Warning (169085): No exact pin location assignment(s) for 97 pins of 97 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DUT.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332159): No clocks to report
Warning (332068): No clocks defined in design.
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 97 (unused VREF, 3.3V VCCIO, 64 input, 33 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  29 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  30 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 18% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X0_Y0 to location X8_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.04 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/Work_Files/Books_and_study_files/Engineering/Electrical/EE671_VLSI_Design/Assignment 4/ASS4/output_files/DUT.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5341 megabytes
    Info: Processing ended: Thu Nov 02 23:06:49 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Work_Files/Books_and_study_files/Engineering/Electrical/EE671_VLSI_Design/Assignment 4/ASS4/output_files/DUT.fit.smsg.


