# Verilog

## 四值逻辑

- 1代表高电平
- 0代表低电平
- x代表未知电平
- z代表高阻态

## 数据类型

### 寄存器类

```verilog
reg a;
reg [7,0] a;
reg a,b;
reg [7,0] a = 8'd0; //定义时可以初始化
```

### 线网类

定义时不要进行初始化，否则这个值将不会改变。

```verilog
wire a;
wire [7,0] a;
wire a,b;
```

### 参数类

```verilog
parameter a = 8'd0 ;
```

## 阻塞赋值和非阻塞赋值

```verilog
//阻塞赋值就是同时赋值
a <= b; 
//非阻塞赋值就是分顺序赋值
a = b;
```

# 一、实验目的

1. 掌握Vivado操作流程
2. 学会使用集成环境仿真工具对组合逻辑电路进行行为仿真
3. 学会编程下载电路
4. 掌握逻辑电路的分析方法

# 二、nexys A7-100T简介



# 三、vivado开发环境









```verilog
module logic_lab1_tb(   );
  reg[1:0]switches;           //输入信号设置为reg类型
  wire[1:0]leds;               //输出信号设置为wire类型
  reg[7:0]e_led;
  integer i;  //引用模块以产生实际的输出信号
  logic_lab1 dut(.led(leds),.swt(switches));   

 /*定义函数，又完成了一遍电路功能，目的是让函数在TCL控制台（下方的窗口-tcl标签）显示某个阶段的输出情况， 用来和电路输出进行对比分析）*/
function[7:0]expected_Led;
  input[7:0]swt;
begin
  expected_Led[0] = swt[1]^swt[0];
  expected_Led[1] = ~(~(swt[1]&swt[0]));
end
endfunction

initial
begin
  for(i=0;i<4;i=i+1)    
  begin          
    #50 switches = i;   //产生输出信号变化，每50个时间单位
    #10 e_led = expected_Led(switches);
    if(leds == e_led)   //对比函数输出与电路输出是否相同      
      //在下方TCL控制台窗口显示输出              
      $display("LED output matched at", $time);
    else              
      //%b表示按照二进制显示           
      //$time表示调用系统时间            
      $display("LED output mis-matched at ",$time,":expected:%b,actual:%b",e_led, leds);
  end  
end
endmodule
```















# 

