TimeQuest Timing Analyzer report for pwm_module
Thu May 11 15:28:15 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'tc_clock_50'
 13. Slow Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 14. Slow Model Hold: 'tc_clock_50'
 15. Slow Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 16. Slow Model Recovery: 'tc_clock_50'
 17. Slow Model Removal: 'tc_clock_50'
 18. Slow Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 19. Slow Model Minimum Pulse Width: 'tc_clock_50'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'tc_clock_50'
 30. Fast Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 31. Fast Model Hold: 'tc_clock_50'
 32. Fast Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 33. Fast Model Recovery: 'tc_clock_50'
 34. Fast Model Removal: 'tc_clock_50'
 35. Fast Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 36. Fast Model Minimum Pulse Width: 'tc_clock_50'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Multicorner Timing Analysis Summary
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Setup Transfers
 47. Hold Transfers
 48. Recovery Transfers
 49. Removal Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pwm_module                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------+
; SDC File List                                           ;
+---------------------+--------+--------------------------+
; SDC File Path       ; Status ; Read at                  ;
+---------------------+--------+--------------------------+
; sdc_constraints.sdc ; OK     ; Thu May 11 15:28:15 2023 ;
+---------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+
; Clock Name                                          ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                                                ; Targets                                                 ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; tc_clock_50 ; \b_gen_pll:i_altera_pll|altpll_component|pll|inclk[0] ; { \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] } ;
; tc_clock_50                                         ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                       ; { clock_50 }                                            ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                  ;
+-----------+-----------------+-----------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                          ; Note ;
+-----------+-----------------+-----------------------------------------------------+------+
; 73.06 MHz ; 73.06 MHz       ; tc_clock_50                                         ;      ;
; 330.8 MHz ; 330.8 MHz       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ;      ;
+-----------+-----------------+-----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                     ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; 6.313  ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 16.977 ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                      ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; -1.257 ; -70.722       ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.445  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+--------------------------------------+
; Slow Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; 19.527 ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; -0.758 ; -15.077       ;
+-------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                      ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 8.889 ; 0.000         ;
; tc_clock_50                                         ; 8.889 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'tc_clock_50'                                                                                                                                ;
+--------+------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.313  ; pwm_ctrl:i_pwm_ctrl|led                  ; ledg[0]                              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.811     ; 2.876      ;
; 6.324  ; serial_uart:i_serial_uart|tx             ; fpga_out_tx                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.810     ; 2.866      ;
; 6.324  ; serial_uart:i_serial_uart|received_error ; ledr[0]                              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.810     ; 2.866      ;
; 9.028  ; key_n[2]                                 ; key_ctrl:i_key_ctrl|key_down_n_r     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.860      ; 5.870      ;
; 9.132  ; fpga_in_rx                               ; serial_uart:i_serial_uart|rx_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.866      ; 5.772      ;
; 9.161  ; key_n[3]                                 ; key_ctrl:i_key_ctrl|key_up_n_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.860      ; 5.737      ;
; 9.187  ; key_n[0]                                 ; key_ctrl:i_key_ctrl|key_off_n_r      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.860      ; 5.711      ;
; 9.207  ; key_n[1]                                 ; key_ctrl:i_key_ctrl|key_on_n_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.860      ; 5.691      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 13.952 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 6.081      ;
; 14.496 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[1]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.542      ;
; 14.496 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.542      ;
; 14.496 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.542      ;
; 14.496 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.542      ;
; 14.496 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[6]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.542      ;
; 14.496 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[7]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.542      ;
; 14.496 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.542      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.560 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.473      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.566 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.467      ;
; 14.626 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.412      ;
; 14.626 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[1] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.412      ;
; 14.626 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.412      ;
; 14.626 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[3] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.412      ;
; 14.626 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.412      ;
; 14.626 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.412      ;
; 14.626 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.412      ;
; 14.626 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.412      ;
; 14.626 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[8] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.412      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.723 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.005     ; 5.310      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.777 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.261      ;
; 14.807 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.231      ;
; 14.807 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.231      ;
; 14.807 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.231      ;
; 14.807 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.231      ;
; 14.807 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.231      ;
; 14.807 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 5.231      ;
+--------+------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 16.977 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.061      ;
; 16.977 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.061      ;
; 16.977 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.061      ;
; 16.977 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.061      ;
; 16.977 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.061      ;
; 16.977 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.061      ;
; 17.015 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.023      ;
; 17.015 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.023      ;
; 17.015 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.023      ;
; 17.015 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.023      ;
; 17.015 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.023      ;
; 17.015 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.023      ;
; 17.207 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.831      ;
; 17.207 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.831      ;
; 17.207 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.831      ;
; 17.207 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.831      ;
; 17.207 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.831      ;
; 17.207 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.831      ;
; 17.285 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.753      ;
; 17.323 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.715      ;
; 17.346 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.692      ;
; 17.346 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.692      ;
; 17.346 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.692      ;
; 17.346 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.692      ;
; 17.346 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.692      ;
; 17.346 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.692      ;
; 17.515 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.523      ;
; 17.576 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.462      ;
; 17.576 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.462      ;
; 17.576 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.462      ;
; 17.576 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.462      ;
; 17.576 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.462      ;
; 17.576 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.462      ;
; 17.654 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.384      ;
; 17.884 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.154      ;
; 17.893 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.145      ;
; 18.021 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.017      ;
; 18.021 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.017      ;
; 18.021 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.017      ;
; 18.021 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.017      ;
; 18.021 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.017      ;
; 18.021 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.017      ;
; 18.102 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.936      ;
; 18.163 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.875      ;
; 18.163 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.875      ;
; 18.163 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.875      ;
; 18.163 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.875      ;
; 18.163 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.875      ;
; 18.163 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.875      ;
; 18.243 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.795      ;
; 18.263 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.775      ;
; 18.301 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.737      ;
; 18.329 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.709      ;
; 18.471 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.567      ;
; 18.493 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.545      ;
; 18.632 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.406      ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'tc_clock_50'                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -1.257 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; serial_uart:i_serial_uart|reset_r                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 1.791      ;
; -1.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.875      ;
; -1.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.875      ;
; -1.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.875      ;
; -1.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.875      ;
; -1.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.875      ;
; -1.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.875      ;
; -1.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.875      ;
; -1.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.875      ;
; -1.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.875      ;
; -1.160 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.884      ;
; -1.160 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.884      ;
; -1.160 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.884      ;
; -1.160 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.884      ;
; -1.160 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.884      ;
; -1.160 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.884      ;
; -1.160 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.884      ;
; -1.160 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.884      ;
; -1.160 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 1.884      ;
; -1.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 1.886      ;
; -1.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 1.886      ;
; -1.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 1.886      ;
; -1.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 1.886      ;
; -1.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 1.886      ;
; -1.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 1.886      ;
; -1.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 1.886      ;
; -1.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 1.886      ;
; -1.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 1.886      ;
; -1.156 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.885      ;
; -1.156 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.885      ;
; -1.156 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.885      ;
; -1.156 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.885      ;
; -1.156 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.885      ;
; -1.156 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.885      ;
; -1.156 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[16]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.885      ;
; -1.156 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[17]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.885      ;
; -1.156 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.885      ;
; -1.156 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.885      ;
; -1.155 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.754      ; 1.885      ;
; -1.155 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.754      ; 1.885      ;
; -1.155 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.754      ; 1.885      ;
; -1.155 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.754      ; 1.885      ;
; -1.155 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.754      ; 1.885      ;
; -1.155 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.754      ; 1.885      ;
; -1.155 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.754      ; 1.885      ;
; -1.155 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.754      ; 1.885      ;
; -1.155 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.754      ; 1.885      ;
; -1.155 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.754      ; 1.885      ;
; -1.153 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.888      ;
; -1.153 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.888      ;
; -1.153 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.888      ;
; -1.153 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.888      ;
; -1.153 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.888      ;
; -1.153 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.888      ;
; -1.153 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.888      ;
; -1.153 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[16]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.888      ;
; -1.153 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[17]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.888      ;
; -1.153 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 1.888      ;
; -0.712 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|led                               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.707      ; 2.108      ;
; -0.147 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.898      ;
; -0.147 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.898      ;
; -0.147 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.898      ;
; -0.147 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.898      ;
; -0.147 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.898      ;
; -0.147 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.898      ;
; -0.147 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.898      ;
; -0.147 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.898      ;
; -0.147 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.759      ; 2.898      ;
; -0.128 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|key_in_states                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 2.914      ;
; -0.127 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 2.915      ;
; -0.127 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 2.915      ;
; -0.127 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 2.915      ;
; -0.127 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 2.915      ;
; -0.127 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 2.915      ;
; -0.127 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 2.915      ;
; -0.127 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 2.915      ;
; -0.127 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 2.915      ;
; -0.127 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 2.915      ;
; -0.127 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 2.915      ;
; 0.445  ; serial_uart:i_serial_uart|rx_state.s_idle             ; serial_uart:i_serial_uart|rx_state.s_idle             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_state.s_rx_data          ; serial_uart:i_serial_uart|rx_state.s_rx_data          ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_bit_no[1]                ; serial_uart:i_serial_uart|rx_bit_no[1]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_bit_no[0]                ; serial_uart:i_serial_uart|rx_bit_no[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_bit_no[2]                ; serial_uart:i_serial_uart|rx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|received_error~_Duplicate_1 ; serial_uart:i_serial_uart|received_error~_Duplicate_1 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|tx_bit_no[1]                ; serial_uart:i_serial_uart|tx_bit_no[1]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|tx_bit_no[0]                ; serial_uart:i_serial_uart|tx_bit_no[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|tx_state.s_tx_data          ; serial_uart:i_serial_uart|tx_state.s_tx_data          ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|tx_bit_no[2]                ; serial_uart:i_serial_uart|tx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; key_ctrl:i_key_ctrl|key_in_states                     ; key_ctrl:i_key_ctrl|key_in_states                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; key_ctrl:i_key_ctrl|key_up                            ; key_ctrl:i_key_ctrl|key_up                            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_byte_int[6]              ; serial_uart:i_serial_uart|rx_byte_int[6]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_byte_int[5]              ; serial_uart:i_serial_uart|rx_byte_int[5]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_byte_int[4]              ; serial_uart:i_serial_uart|rx_byte_int[4]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_byte_int[3]              ; serial_uart:i_serial_uart|rx_byte_int[3]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_byte_int[2]              ; serial_uart:i_serial_uart|rx_byte_int[2]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; serial_uart:i_serial_uart|rx_byte_int[1]              ; serial_uart:i_serial_uart|rx_byte_int[1]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.445 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.648 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.934      ;
; 0.976 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.262      ;
; 0.990 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.276      ;
; 0.992 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.278      ;
; 1.013 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.299      ;
; 1.018 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.304      ;
; 1.022 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.259 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.545      ;
; 1.281 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.567      ;
; 1.422 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.708      ;
; 1.423 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.709      ;
; 1.424 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.710      ;
; 1.444 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.730      ;
; 1.451 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.737      ;
; 1.451 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.737      ;
; 1.455 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.741      ;
; 1.489 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.775      ;
; 1.502 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.788      ;
; 1.509 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.795      ;
; 1.509 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.795      ;
; 1.531 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.817      ;
; 1.589 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.875      ;
; 1.589 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.875      ;
; 1.589 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.875      ;
; 1.589 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.875      ;
; 1.598 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.884      ;
; 1.611 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.897      ;
; 1.618 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.904      ;
; 1.650 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.936      ;
; 1.669 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.955      ;
; 1.678 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.964      ;
; 1.698 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.984      ;
; 1.731 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.017      ;
; 1.731 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.017      ;
; 1.731 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.017      ;
; 1.731 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.017      ;
; 1.749 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.035      ;
; 1.758 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.044      ;
; 1.778 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.064      ;
; 1.838 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.124      ;
; 1.858 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.144      ;
; 1.859 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.145      ;
; 1.868 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.154      ;
; 2.098 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.384      ;
; 2.176 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.462      ;
; 2.176 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.462      ;
; 2.176 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.462      ;
; 2.176 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.462      ;
; 2.176 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.462      ;
; 2.237 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.523      ;
; 2.429 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.715      ;
; 2.467 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.753      ;
; 2.545 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.831      ;
; 2.545 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.831      ;
; 2.737 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.023      ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'tc_clock_50'                                                                                                                                                                                  ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                        ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 19.527 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.757      ; 3.268      ;
; 19.542 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.755      ; 3.251      ;
; 19.542 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.755      ; 3.251      ;
; 19.542 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.755      ; 3.251      ;
; 19.542 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.755      ; 3.251      ;
; 19.542 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.755      ; 3.251      ;
; 19.542 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.755      ; 3.251      ;
; 19.542 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.755      ; 3.251      ;
; 19.542 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.755      ; 3.251      ;
; 19.542 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.755      ; 3.251      ;
; 19.547 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 3.253      ;
; 19.547 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 3.253      ;
; 19.547 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 3.253      ;
; 19.547 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 3.253      ;
; 19.547 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 3.253      ;
; 19.547 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 3.253      ;
; 19.547 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 3.253      ;
; 19.547 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 3.253      ;
; 19.547 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 3.253      ;
; 19.547 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 3.253      ;
; 19.789 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off                    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.756      ; 3.005      ;
; 19.790 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.756      ; 3.004      ;
; 19.790 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.756      ; 3.004      ;
; 19.790 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down                   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.756      ; 3.004      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.757      ; 2.636      ;
; 20.159 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.758      ; 2.637      ;
; 20.466 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 2.334      ;
; 20.477 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 2.324      ;
; 20.477 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 2.324      ;
; 20.477 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 2.324      ;
; 20.477 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 2.324      ;
; 20.477 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 2.324      ;
; 20.477 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 2.324      ;
; 20.477 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 2.324      ;
; 20.510 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.761      ; 2.289      ;
; 20.510 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.761      ; 2.289      ;
; 20.510 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.761      ; 2.289      ;
; 20.510 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_on_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.761      ; 2.289      ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'tc_clock_50'                                                                                                                                                                                   ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                        ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -0.758 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.761      ; 2.289      ;
; -0.758 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.761      ; 2.289      ;
; -0.758 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.761      ; 2.289      ;
; -0.758 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_on_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.761      ; 2.289      ;
; -0.725 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 2.324      ;
; -0.725 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 2.324      ;
; -0.725 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 2.324      ;
; -0.725 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 2.324      ;
; -0.725 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 2.324      ;
; -0.725 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 2.324      ;
; -0.725 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 2.324      ;
; -0.714 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 2.334      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.757      ; 2.636      ;
; -0.407 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.758      ; 2.637      ;
; -0.038 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 3.004      ;
; -0.038 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 3.004      ;
; -0.038 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down                   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 3.004      ;
; -0.037 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off                    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.756      ; 3.005      ;
; 0.205  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 3.253      ;
; 0.205  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 3.253      ;
; 0.205  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 3.253      ;
; 0.205  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 3.253      ;
; 0.205  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 3.253      ;
; 0.205  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 3.253      ;
; 0.205  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 3.253      ;
; 0.205  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 3.253      ;
; 0.205  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 3.253      ;
; 0.205  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 3.253      ;
; 0.210  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 3.251      ;
; 0.210  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 3.251      ;
; 0.210  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 3.251      ;
; 0.210  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 3.251      ;
; 0.210  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 3.251      ;
; 0.210  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 3.251      ;
; 0.210  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 3.251      ;
; 0.210  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 3.251      ;
; 0.210  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.755      ; 3.251      ;
; 0.225  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.757      ; 3.268      ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'tc_clock_50'                                                                                        ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_2r              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_2r              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_r               ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_r               ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_in_states              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_in_states              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_2r               ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_2r               ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_r                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_r                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_2r                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_2r                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_r                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_r                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_2r                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_2r                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_r                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_r                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]          ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 2.868 ; 2.868 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 2.972 ; 2.972 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 2.813 ; 2.813 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 2.793 ; 2.793 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 2.972 ; 2.972 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 2.839 ; 2.839 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -2.620 ; -2.620 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -2.545 ; -2.545 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -2.565 ; -2.565 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -2.545 ; -2.545 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -2.724 ; -2.724 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -2.591 ; -2.591 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.687 ; 5.687 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.687 ; 5.687 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.687 ; 5.687 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.687 ; 5.687 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                     ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; 8.818  ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 18.783 ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                      ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; -1.462 ; -99.025       ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.215  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+--------------------------------------+
; Fast Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; 20.643 ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; -1.152 ; -48.101       ;
+-------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                      ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 9.000 ; 0.000         ;
; tc_clock_50                                         ; 9.000 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'tc_clock_50'                                                                                                                                ;
+--------+------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.818  ; pwm_ctrl:i_pwm_ctrl|led                  ; ledg[0]                              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.735     ; 1.447      ;
; 8.829  ; serial_uart:i_serial_uart|tx             ; fpga_out_tx                          ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.734     ; 1.437      ;
; 8.829  ; serial_uart:i_serial_uart|received_error ; ledr[0]                              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.734     ; 1.437      ;
; 10.709 ; key_n[2]                                 ; key_ctrl:i_key_ctrl|key_down_n_r     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.795      ; 3.118      ;
; 10.777 ; fpga_in_rx                               ; serial_uart:i_serial_uart|rx_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.801      ; 3.056      ;
; 10.780 ; key_n[3]                                 ; key_ctrl:i_key_ctrl|key_up_n_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.795      ; 3.047      ;
; 10.812 ; key_n[0]                                 ; key_ctrl:i_key_ctrl|key_off_n_r      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.795      ; 3.015      ;
; 10.823 ; key_n[1]                                 ; key_ctrl:i_key_ctrl|key_on_n_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.795      ; 3.004      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.636 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.390      ;
; 17.819 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]        ; pwm_ctrl:i_pwm_ctrl|led              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.059     ; 2.084      ;
; 17.826 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[1]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.206      ;
; 17.826 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.206      ;
; 17.826 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.206      ;
; 17.826 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.206      ;
; 17.826 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[6]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.206      ;
; 17.826 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[7]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.206      ;
; 17.826 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|new_dc[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.206      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.880 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.146      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.881 ; pwm_ctrl:i_pwm_ctrl|new_dc[3]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.145      ;
; 17.944 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]        ; pwm_ctrl:i_pwm_ctrl|led              ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.059     ; 1.959      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.948 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.006     ; 2.078      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.953 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.079      ;
; 17.960 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.072      ;
; 17.960 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[1] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.072      ;
; 17.960 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.072      ;
; 17.960 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[3] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.072      ;
; 17.960 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.072      ;
; 17.960 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.072      ;
; 17.960 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.072      ;
; 17.960 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.072      ;
; 17.960 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]     ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[8] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.072      ;
; 17.960 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.072      ;
; 17.960 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.072      ;
; 17.960 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.072      ;
; 17.960 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.072      ;
+--------+------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 18.783 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.249      ;
; 18.783 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.249      ;
; 18.783 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.249      ;
; 18.783 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.249      ;
; 18.783 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.249      ;
; 18.783 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.249      ;
; 18.791 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.241      ;
; 18.791 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.241      ;
; 18.791 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.241      ;
; 18.791 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.241      ;
; 18.791 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.241      ;
; 18.791 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.241      ;
; 18.857 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.175      ;
; 18.857 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.175      ;
; 18.857 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.175      ;
; 18.857 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.175      ;
; 18.857 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.175      ;
; 18.857 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.175      ;
; 18.880 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.152      ;
; 18.880 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.152      ;
; 18.880 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.152      ;
; 18.880 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.152      ;
; 18.880 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.152      ;
; 18.880 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.152      ;
; 18.991 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.041      ;
; 18.991 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.041      ;
; 18.991 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.041      ;
; 18.991 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.041      ;
; 18.991 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.041      ;
; 18.991 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.041      ;
; 19.003 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.029      ;
; 19.011 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.021      ;
; 19.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.955      ;
; 19.100 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.932      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.136 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.896      ;
; 19.161 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.871      ;
; 19.161 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.871      ;
; 19.161 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.871      ;
; 19.161 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.871      ;
; 19.161 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.871      ;
; 19.161 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.871      ;
; 19.211 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.821      ;
; 19.211 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.821      ;
; 19.282 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.750      ;
; 19.308 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.724      ;
; 19.340 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.692      ;
; 19.348 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.684      ;
; 19.356 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.676      ;
; 19.381 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.651      ;
; 19.414 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.618      ;
; 19.437 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.595      ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'tc_clock_50'                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -1.462 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; serial_uart:i_serial_uart|reset_r                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 0.755      ;
; -1.364 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 0.849      ;
; -1.364 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 0.849      ;
; -1.364 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 0.849      ;
; -1.364 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 0.849      ;
; -1.364 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 0.849      ;
; -1.364 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 0.849      ;
; -1.364 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 0.849      ;
; -1.364 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 0.849      ;
; -1.364 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.061      ; 0.849      ;
; -1.362 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.852      ;
; -1.362 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.852      ;
; -1.362 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.852      ;
; -1.362 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.852      ;
; -1.362 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.852      ;
; -1.362 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.852      ;
; -1.362 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.852      ;
; -1.362 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.852      ;
; -1.362 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.852      ;
; -1.360 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.854      ;
; -1.360 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.854      ;
; -1.360 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.854      ;
; -1.360 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.854      ;
; -1.360 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.854      ;
; -1.360 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.854      ;
; -1.360 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.854      ;
; -1.360 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.854      ;
; -1.360 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.062      ; 0.854      ;
; -1.358 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.852      ;
; -1.358 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.852      ;
; -1.358 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.852      ;
; -1.358 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.852      ;
; -1.358 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.852      ;
; -1.358 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.852      ;
; -1.358 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.852      ;
; -1.358 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.852      ;
; -1.358 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.852      ;
; -1.358 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.852      ;
; -1.355 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.855      ;
; -1.355 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.855      ;
; -1.355 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.855      ;
; -1.355 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.855      ;
; -1.355 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.855      ;
; -1.355 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.855      ;
; -1.355 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.855      ;
; -1.355 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[16]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.855      ;
; -1.355 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[17]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.855      ;
; -1.355 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 0.855      ;
; -1.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 0.857      ;
; -1.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 0.857      ;
; -1.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 0.857      ;
; -1.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 0.857      ;
; -1.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 0.857      ;
; -1.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 0.857      ;
; -1.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[16]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 0.857      ;
; -1.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[17]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 0.857      ;
; -1.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 0.857      ;
; -1.354 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 0.857      ;
; -1.143 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|led                               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 1.999      ; 0.919      ;
; -0.957 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.258      ;
; -0.957 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.258      ;
; -0.957 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.258      ;
; -0.957 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.258      ;
; -0.957 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.258      ;
; -0.957 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.258      ;
; -0.957 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.258      ;
; -0.957 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.258      ;
; -0.957 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.063      ; 1.258      ;
; -0.943 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|key_in_states                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 1.268      ;
; -0.942 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.270      ;
; -0.942 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.270      ;
; -0.942 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.270      ;
; -0.942 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.270      ;
; -0.942 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.270      ;
; -0.942 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.270      ;
; -0.942 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.270      ;
; -0.942 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.270      ;
; -0.942 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.270      ;
; -0.942 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.270      ;
; 0.215  ; serial_uart:i_serial_uart|rx_state.s_idle             ; serial_uart:i_serial_uart|rx_state.s_idle             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_state.s_rx_data          ; serial_uart:i_serial_uart|rx_state.s_rx_data          ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_bit_no[1]                ; serial_uart:i_serial_uart|rx_bit_no[1]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_bit_no[0]                ; serial_uart:i_serial_uart|rx_bit_no[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_bit_no[2]                ; serial_uart:i_serial_uart|rx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|received_error~_Duplicate_1 ; serial_uart:i_serial_uart|received_error~_Duplicate_1 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_bit_no[1]                ; serial_uart:i_serial_uart|tx_bit_no[1]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_bit_no[0]                ; serial_uart:i_serial_uart|tx_bit_no[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_state.s_tx_data          ; serial_uart:i_serial_uart|tx_state.s_tx_data          ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_bit_no[2]                ; serial_uart:i_serial_uart|tx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; key_ctrl:i_key_ctrl|key_in_states                     ; key_ctrl:i_key_ctrl|key_in_states                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; key_ctrl:i_key_ctrl|key_up                            ; key_ctrl:i_key_ctrl|key_up                            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_byte_int[6]              ; serial_uart:i_serial_uart|rx_byte_int[6]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_byte_int[5]              ; serial_uart:i_serial_uart|rx_byte_int[5]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_byte_int[4]              ; serial_uart:i_serial_uart|rx_byte_int[4]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_byte_int[3]              ; serial_uart:i_serial_uart|rx_byte_int[3]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_byte_int[2]              ; serial_uart:i_serial_uart|rx_byte_int[2]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_byte_int[1]              ; serial_uart:i_serial_uart|rx_byte_int[1]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.215 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.253 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.405      ;
; 0.363 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.369 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.466 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.618      ;
; 0.499 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.659      ;
; 0.510 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.662      ;
; 0.512 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.667      ;
; 0.518 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.524 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.676      ;
; 0.532 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.684      ;
; 0.540 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.694      ;
; 0.550 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.702      ;
; 0.556 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.708      ;
; 0.572 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.724      ;
; 0.585 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.737      ;
; 0.591 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.743      ;
; 0.598 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.750      ;
; 0.604 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.756      ;
; 0.606 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.758      ;
; 0.626 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.778      ;
; 0.639 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.791      ;
; 0.641 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.793      ;
; 0.661 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.813      ;
; 0.669 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.821      ;
; 0.669 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.821      ;
; 0.674 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.826      ;
; 0.676 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.828      ;
; 0.709 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.861      ;
; 0.711 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.863      ;
; 0.719 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.871      ;
; 0.719 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.871      ;
; 0.719 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.871      ;
; 0.744 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.896      ;
; 0.744 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.896      ;
; 0.744 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.896      ;
; 0.744 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.896      ;
; 0.780 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.932      ;
; 0.803 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.955      ;
; 0.869 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.021      ;
; 0.877 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.029      ;
; 0.889 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.041      ;
; 0.889 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.041      ;
; 0.889 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.041      ;
; 0.889 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.041      ;
; 0.889 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.041      ;
; 1.023 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.175      ;
; 1.023 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.175      ;
; 1.089 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.241      ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'tc_clock_50'                                                                                                                                                                                  ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                        ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 20.643 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.059      ; 1.448      ;
; 20.652 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.058      ; 1.438      ;
; 20.652 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.058      ; 1.438      ;
; 20.652 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.058      ; 1.438      ;
; 20.652 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.058      ; 1.438      ;
; 20.652 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.058      ; 1.438      ;
; 20.652 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.058      ; 1.438      ;
; 20.652 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.058      ; 1.438      ;
; 20.652 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.058      ; 1.438      ;
; 20.652 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.058      ; 1.438      ;
; 20.662 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.435      ;
; 20.662 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.435      ;
; 20.662 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.435      ;
; 20.662 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.435      ;
; 20.662 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.435      ;
; 20.662 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.435      ;
; 20.662 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.435      ;
; 20.662 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.435      ;
; 20.662 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.435      ;
; 20.662 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.435      ;
; 20.750 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off                    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.342      ;
; 20.751 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.059      ; 1.340      ;
; 20.751 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.059      ; 1.340      ;
; 20.751 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down                   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.059      ; 1.340      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.059      ; 1.192      ;
; 20.899 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.060      ; 1.193      ;
; 21.024 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 1.073      ;
; 21.030 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 1.068      ;
; 21.030 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 1.068      ;
; 21.030 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 1.068      ;
; 21.030 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 1.068      ;
; 21.030 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 1.068      ;
; 21.030 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 1.068      ;
; 21.030 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.066      ; 1.068      ;
; 21.032 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.064      ; 1.064      ;
; 21.032 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.064      ; 1.064      ;
; 21.032 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.064      ; 1.064      ;
; 21.032 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_on_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.064      ; 1.064      ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'tc_clock_50'                                                                                                                                                                                   ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                        ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -1.152 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.064      ; 1.064      ;
; -1.152 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.064      ; 1.064      ;
; -1.152 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.064      ; 1.064      ;
; -1.152 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_on_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.064      ; 1.064      ;
; -1.150 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.068      ;
; -1.150 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.068      ;
; -1.150 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.068      ;
; -1.150 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.068      ;
; -1.150 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.068      ;
; -1.150 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.068      ;
; -1.150 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.066      ; 1.068      ;
; -1.144 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.073      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|new_dc[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 1.192      ;
; -1.019 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.193      ;
; -0.871 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 1.340      ;
; -0.871 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 1.340      ;
; -0.871 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down                   ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 1.340      ;
; -0.870 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off                    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.060      ; 1.342      ;
; -0.782 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.435      ;
; -0.782 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.435      ;
; -0.782 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.435      ;
; -0.782 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.435      ;
; -0.782 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.435      ;
; -0.782 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.435      ;
; -0.782 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.435      ;
; -0.782 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.435      ;
; -0.782 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.435      ;
; -0.782 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 1.435      ;
; -0.772 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 1.438      ;
; -0.772 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 1.438      ;
; -0.772 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 1.438      ;
; -0.772 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 1.438      ;
; -0.772 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 1.438      ;
; -0.772 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 1.438      ;
; -0.772 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 1.438      ;
; -0.772 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 1.438      ;
; -0.772 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.058      ; 1.438      ;
; -0.763 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.059      ; 1.448      ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'tc_clock_50'                                                                                        ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_2r              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_2r              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_r               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_n_r               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_in_states              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_in_states              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_2r               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_2r               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_r                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_n_r                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_2r                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_2r                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_r                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_n_r                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_2r                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_2r                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_r                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_n_r                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]          ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 1.223 ; 1.223 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 1.291 ; 1.291 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 1.188 ; 1.188 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 1.177 ; 1.177 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 1.291 ; 1.291 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 1.220 ; 1.220 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -1.103 ; -1.103 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -1.057 ; -1.057 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -1.068 ; -1.068 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -1.057 ; -1.057 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -1.171 ; -1.171 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -1.100 ; -1.100 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 3.182 ; 3.182 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 3.182 ; 3.182 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 3.182 ; 3.182 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 3.182 ; 3.182 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                ;
+------------------------------------------------------+--------+---------+----------+---------+---------------------+
; Clock                                                ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack                                     ; 6.313  ; -1.462  ; 19.527   ; -1.152  ; 8.889               ;
;  \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 16.977 ; 0.215   ; N/A      ; N/A     ; 8.889               ;
;  tc_clock_50                                         ; 6.313  ; -1.462  ; 19.527   ; -1.152  ; 8.889               ;
; Design-wide TNS                                      ; 0.0    ; -99.025 ; 0.0      ; -48.101 ; 0.0                 ;
;  \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  tc_clock_50                                         ; 0.000  ; -99.025 ; 0.000    ; -48.101 ; 0.000               ;
+------------------------------------------------------+--------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 2.868 ; 2.868 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 2.972 ; 2.972 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 2.813 ; 2.813 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 2.793 ; 2.793 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 2.972 ; 2.972 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 2.839 ; 2.839 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -1.103 ; -1.103 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -1.057 ; -1.057 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -1.068 ; -1.068 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -1.057 ; -1.057 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -1.171 ; -1.171 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -1.100 ; -1.100 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.687 ; 5.687 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.687 ; 5.687 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.676 ; 5.676 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 3.182 ; 3.182 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 3.182 ; 3.182 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 3.171 ; 3.171 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                       ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 84       ; 0        ; 0        ; 0        ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50                                         ; 79       ; 0        ; 0        ; 0        ;
; tc_clock_50                                         ; tc_clock_50                                         ; 4119     ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 84       ; 0        ; 0        ; 0        ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50                                         ; 79       ; 0        ; 0        ; 0        ;
; tc_clock_50                                         ; tc_clock_50                                         ; 4119     ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 51       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 51       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 11 15:28:14 2023
Info: Command: quartus_sta pwm_module -c pwm_module
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'sdc_constraints.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {\b_gen_pll:i_altera_pll|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]} {\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]}
Warning (332070): Port "clock_50" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "clock_50" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "fpga_in_rx" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "fpga_in_rx" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "fpga_out_tx" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "fpga_out_tx" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[8]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[8]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[9]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[9]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "~LVDS91p/nCEO~" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "~LVDS91p/nCEO~" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 6.313
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.313         0.000 tc_clock_50 
    Info (332119):    16.977         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -1.257
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.257       -70.722 tc_clock_50 
    Info (332119):     0.445         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332146): Worst-case recovery slack is 19.527
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.527         0.000 tc_clock_50 
Info (332146): Worst-case removal slack is -0.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.758       -15.077 tc_clock_50 
Info (332146): Worst-case minimum pulse width slack is 8.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.889         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
    Info (332119):     8.889         0.000 tc_clock_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 8.818
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.818         0.000 tc_clock_50 
    Info (332119):    18.783         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -1.462
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.462       -99.025 tc_clock_50 
    Info (332119):     0.215         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332146): Worst-case recovery slack is 20.643
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    20.643         0.000 tc_clock_50 
Info (332146): Worst-case removal slack is -1.152
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.152       -48.101 tc_clock_50 
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 tc_clock_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 97 warnings
    Info: Peak virtual memory: 4542 megabytes
    Info: Processing ended: Thu May 11 15:28:15 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


