---
author: Dou
pubDatetime: 2022-09-23T15:22:00Z
modDatetime: 2023-12-21T09:12:47.400Z
title: 1.VHDL复习
slug: 1.VHDL复习
featured: true
draft: false
tags:
  - 数字电路
description:
  Some rules & recommendations for creating or adding new posts using AstroPaper
  theme.
---

```verilog
// 声明了IEEE库的使用 
LIBRARY IEEE; 
// 引入了IEEE标准逻辑包，这个包定义了标准逻辑类型和操作，比如STD_LOGIC类型
USE IEEE.STD_LOGIC_1164.ALL;
// 定义一个名为xnor2的实体（entity）
ENTITY xnor2 IS 
// 定义了两个输入端口a和b，定义了一个输出端口y,它们的数据类型是STD_LOGIC
PORT(a, b : IN  STD_LOGIC; 
     y: OUT STD_LOGIC); 
// 结束了实体的定义
END xnor2; 
// 定义xnor2实体的一个架构（architecture），架构是实体的具体实现，one是架构的名称
ARCHITECTURE one OF xnor2 IS
// 架构内部实现的开始
BEGIN
y<= a xnor b;
// 结束架构的定义
END one;
```
`xnor`是`IEEE.STD_LOGIC_1164`的中的逻辑计算式，其中还有`AND`、`OR` 、`NAND`(与非)、`NOR`(或非)、`XOR`(异或)和`XNOR`(同或)
