# PCIE-UDP-HDMI-AXI-Algorithm
项目简介：该项目以实时电脑端1080P HDMI视频接口输入、千兆以太网、双目 OV5640 摄像头等四路图像数据作为输入源，通过双
线性插值算法对输入视频数据进行缩放处理，同时设计AXI仲裁架构对四路视频进行缓存与统一管理，将处理后的数据分别存储至
DDR3 ，后对数据进行图像增强后，分别通过 HDMI_OUT、PCIe、千兆以太网实现多路输出，满足多场景视频显示和高速数据传输
需求，实现多路并行处理的高效视频流平台。
（1）通过 HDMI _IN、双目OV5640 摄像头、千兆以太网等数据输入，实现多源视频同步采集，使用 I2C（SCCB）对 OV5640 摄
像头进行初始化配置和分辨率控制，设计UDP收发模块；
（2）在 FPGA 中实现双线性插值算法，对输入视频进行实时缩放处理，保证多路视频并行处理时的图像质量与帧率，对存储于
DDR3 中的多路视频数据进行图像增强处理，提升视频效果；
（3）采用 AXI4 总线和仲裁器对四路视频数据进行缓存管理，与 DDR3（MIG IP 核）进行高速读写交互，满足多路高带宽视频流的
实时需求，保障系统稳定性和处理效率；
（4）将处理后的四路输入视频合成为一路1080P HMDI_OUT输出，另一路通过行缓存与 AXI Stream FIFO 进行交互，并调用
XDMA进行高速数据流传输；最后一路对1080P HMDI_OUT图像进行二次压缩算法处理后以特定打包格式通过设计的以太网模块传
送给上位机，最终实现了三种不同方式的视频流输出；
（5）在LINUX系统下部署YOLO V5模型，搭配上位机软件对FPGA输出的图像进行实时处理；
（6）对子模块进行仿真验证，ILA调试，Wireshark抓包测试，并最终上板验证。
