+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                     ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; pll_sysclk_i1|altpll_component|auto_generated                                                 ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_sysclk_i1                                                                                 ; 1     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPFPLL                                                                                        ; 21    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sample_avg_i1|\GEN_REG:5:REG0                                                                 ; 21    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sample_avg_i1|\GEN_REG:4:REG0                                                                 ; 21    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sample_avg_i1|\GEN_REG:3:REG0                                                                 ; 21    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sample_avg_i1|\GEN_REG:2:REG0                                                                 ; 21    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sample_avg_i1|\GEN_REG:1:REG0                                                                 ; 21    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sample_avg_i1|\GEN_REG:0:REG0                                                                 ; 21    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sample_avg_i1                                                                                 ; 21    ; 1              ; 0            ; 1              ; 19     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPFSin|lpf2_inst|LPF2_0002_ast_inst|\real_passthrough:gen_outp_blk:0:outp_blk                 ; 39    ; 0              ; 6            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPFSin|lpf2_inst|LPF2_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cma0_delay     ; 39    ; 1              ; 2            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPFSin|lpf2_inst|LPF2_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_11 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPFSin|lpf2_inst|LPF2_0002_ast_inst|\real_passthrough:hpfircore_core                          ; 27    ; 16             ; 0            ; 16             ; 45     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPFSin|lpf2_inst|LPF2_0002_ast_inst|intf_ctrl                                                 ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPFSin|lpf2_inst|LPF2_0002_ast_inst|source                                                    ; 39    ; 2              ; 3            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPFSin|lpf2_inst|LPF2_0002_ast_inst|sink                                                      ; 24    ; 0              ; 3            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPFSin|lpf2_inst|LPF2_0002_ast_inst                                                           ; 24    ; 7              ; 0            ; 7              ; 39     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPFSin|lpf2_inst                                                                              ; 21    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPFSin                                                                                        ; 21    ; 20             ; 0            ; 20             ; 35     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MixerSin                                                                                      ; 28    ; 12             ; 0            ; 12             ; 28     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DDSPhaseMod                                                                                   ; 50    ; 78             ; 0            ; 78             ; 30     ; 78              ; 78            ; 78              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; VCOCos                                                                                        ; 50    ; 46             ; 0            ; 46             ; 30     ; 46              ; 46            ; 46              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; VCOSin                                                                                        ; 50    ; 32             ; 0            ; 32             ; 30     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RF_IN                                                                                         ; 50    ; 64             ; 0            ; 64             ; 30     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
