{"patent_id": "10-2021-0141484", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0169869", "출원번호": "10-2021-0141484", "발명의 명칭": "전하 연산 오류를 방지하기 위한 시냅스 회로 및 그것을 포함하는 스파이크 뉴럴 네트워크 회", "출원인": "한국전자통신연구원", "발명자": "오광일"}}
{"patent_id": "10-2021-0141484", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "가중치 값을 저장하는 가중치 메모리;상기 가중치 메모리로부터 상기 가중치 값을 제공받고, 상기 가중치 값에 기반하여 전류를 공급하는 C-DAC(Current-mode Digital to Analog Converter) 회로;상기 가중치 메모리로부터 상기 가중치 값을 제공 받고, 상기 가중치 값에 기반하여 상기 C-DAC 회로에서 발생하는 기생 커패시턴스 값을 보정하는 기생 커패시터 보정 회로; 및상기 기생 커패시턴스에 의하여 축적된 전하를 유출시키는 선방전 회로를 포함하는 시냅스 회로."}
{"patent_id": "10-2021-0141484", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 가중치 값은 n비트의 이진수인 시냅스 회로."}
{"patent_id": "10-2021-0141484", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 C-DAC 회로는 n개의 PMOS 트랜지스터들 및 n개의 스위치들을 포함하고,상기 기생 커패시터 보정 회로는 하나의 인버터 및 n개의 스위치들을 포함하고,상기 C-DAC 회로에 대하여, 상기 C-DAC 회로에 포함되는 상기 n개의 스위치들의 개폐 여부에 따라 상기 기생 커패시턴스가 발생하고,상기 기생 커패시터 보정 회로에 대하여, 상기 기생 커패시터 회로에 포함되는 상기 n개의 스위치들의 개폐 여부에 따라 상기 기생 커패시턴스가 발생하는 시냅스 회로."}
{"patent_id": "10-2021-0141484", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서,상기 C-DAC 회로에 포함되는 상기 n개의 스위치들은 상기 가중치 값에 기반하여 개폐 여부가 결정되고,상기 기생 커패시터 보정 회로에 포함되는 상기 n개의 스위치들은 상기 하나의 인버터를 통하여 상기 가중치 값이 반전된 결과에 기반하여 개폐 여부가 결정되는 시냅스 회로."}
{"patent_id": "10-2021-0141484", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 2 항에 있어서,상기 n비트는 8비트인 시냅스 회로."}
{"patent_id": "10-2021-0141484", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "n개의 행과 m개의 열로 배열된 복수의 시냅스 회로들을 포함하는 시냅스 회로 어레이;상기 n개의 행 각각에 대응하여 전기적으로 연결되는 복수의 스파이크 생성기들;상기 m개의 열 각각에 대응하여 전기적으로 연결되는 복수의 뉴런 회로들; 및상기 m개의 열 각각에 대응하여 전기적으로 연결되는 복수의 멤브레인 커패시터들을 포함하되,상기 복수의 시냅스 회로들 각각은:가중치 값을 저장하는 가중치 메모리;공개특허 10-2022-0169869-3-상기 가중치 메모리로부터 상기 가중치 값을 제공받고, 상기 가중치 값에 기반하여 전류를 공급하는 C-DAC(Current-mode Digital to Analog Converter) 회로;상기 가중치 메모리로부터 상기 가중치 값을 제공 받고, 상기 가중치 값에 기반하여 상기 C-DAC 회로에서 발생하는 기생 커패시턴스 값을 보정하는 기생 커패시터 보정 회로; 및상기 기생 커패시턴스에 의하여 축적된 전하를 유출시키는 선방전 회로를 포함하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0141484", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 6 항에 있어서,상기 가중치 값은 n비트의 이진수인 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0141484", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 C-DAC 회로는 n개의 PMOS 트랜지스터들 및 n개의 스위치들을 포함하고,상기 기생 커패시터 보정 회로는 하나의 인버터 및 n개의 스위치들을 포함하고,상기 C-DAC 회로에 대하여, 상기 C-DAC 회로에 포함되는 상기 n개의 스위치들의 개폐 여부에 따라 상기 기생 커패시턴스가 발생하고,상기 기생 커패시터 보정 회로에 대하여, 상기 기생 커패시터 회로에 포함되는 상기 n개의 스위치들의 개폐 여부에 따라 상기 기생 커패시턴스가 발생하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0141484", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 C-DAC 회로에 포함되는 상기 n개의 스위치들은 상기 가중치 값에 기반하여 개폐 여부가 결정되고,상기 기생 커패시터 보정 회로에 포함되는 상기 n개의 스위치들은 상기 하나의 인버터를 통하여 상기 가중치 값이 반전된 결과에 기반하여 개폐 여부가 결정되는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0141484", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 6 항에 있어서,상기 복수의 뉴런 회로들 중 제 1 뉴런 회로는 상기 시냅스 회로 어레이의 제 1 열에 배열된 복수의 시냅스 회로들로부터 누적된 신호를 제공받을 수 있고,상기 누적된 신호에 의한 전위가 상기 제 1 뉴런 회로의 발화 기준 전위를 초과하는 경우, 상기 제 1 뉴런 회로는 스파이크 전압을 출력하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0141484", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 6 항에 있어서,상기 복수의 스파이크 생성기 각각은:스파이크 서브 전압을 출력하는 제 1 NAND 연산기; 및스파이크 메인 전압을 출력하는 제 2 NAND 연산기를 포함하는 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0141484", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 제 1 NAND 연산기는:상기 복수의 스파이크 생성기 각각에 대한 입력 전압인 제 1 전압 및 상기 입력 전압이 직렬로 연결된 5개의 인공개특허 10-2022-0169869-4-버터를 통과한 후 생성되는 제 2 전압을 인가 받고,상기 제 1 전압 및 상기 제 2 전압에 대한 NAND 연산을 수행하여 상기 스파이크 서브 전압을 생성하고,상기 제 2 NAND 연산기는:상기 제 1 전압 및 상기 입력 전압이 직렬로 연결된 6개의 인버터를 통과한 후 생성되는 제 3 전압을 인가받고,상기 제 1 전압 및 상기 제 3 전압에 대한 NAND 연산을 수행하여 상기 스파이크 메인 전압을 생성하는 스파이크뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0141484", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 7 항에 있어서,상기 n 비트는 8비트인 스파이크 뉴럴 네트워크 회로."}
{"patent_id": "10-2021-0141484", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 전하 연산 오류를 방지하기 위한 시냅스 회로 및 그것을 포함하는 스파이크 뉴럴 네트워크 회로에 관 한 것으로, 본 개시의 실시 예에 따른 시냅스 회로는 가중치 값을 저장하는 가중치 메모리, 상기 가중치 메모리 로부터 상기 가중치 값을 제공받고, 상기 가중치 값에 기반하여 전류를 공급하는 C-DAC(Current-mode Digital to Analog Converter) 회로, 상기 가중치 메모리로부터 상기 가중치 값을 제공 받고, 상기 가중치 값에 기반하여 상기 C-DAC 회로에서 발생하는 기생 커패시턴스 값을 보정하는 기생 커패시터 보정 회로 및 상기 기생 커패시턴 스에 의하여 축적된 전하를 유출시키는 선방전 회로를 포함한다."}
{"patent_id": "10-2021-0141484", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 인공지능 기술에 관한 것으로, 좀 더 상세하게는 전하 연산 오류를 방지하기 위한 시냅스 회로 및 그 것을 포함하는 스파이크 뉴럴 네트워크 회로에 관한 것이다."}
{"patent_id": "10-2021-0141484", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "스파이킹 기반 신경망(Spiking Neural Network, SNN)은 인공신경망(Artificial Neural Network, ANN)의 일종으 로, 신경망 모델에 포함되는 뉴런들이 스파이크의 시퀀스를 통하여 소통하는 신경망을 지칭한다. 스파이킹 뉴런 을 기반으로 설계되는 신경망은 대량의 데이터를 상대적으로 적은 수의 스파이크로 처리할 수 있다. 스파이킹 기반 신경망은 생물학적 신경망과 유사하고, 이에 따라 스파이킹 기반 신경망은 신경 정보 처리와 더불어 신호 처리, 이벤트 감지, 분류, 공간 탐색 또는 모터 조작과 같이 다양한 분야에서 이용될 수 있다. 다른 신경망이 신경망 내의 연산에 특정 크기의 수치 값을 이용하는 반면, 스파이킹 기반 신경망은 신경망 내의 연산에 매우 짧은 시간 폭을 가지는 펄스 신호를 이용한다. 좀 더 상세하게는, 스파이킹 기반 신경망은 신경망 의 입력으로 특정한 주기의 펄스를 인가받고, 그 입력에 따른 신경망 연산을 특정 노드에서 수행하며, 사전에 설정된 스파이크 전달 경로에 따라 다음 노드로 스파이크를 전달한다. 다만, 스파이킹 기반 신경망은 시냅스에 구성된 전류원에 의한 전하 뿐만 아니라 기생 커패시턴스에 의한 전하까지 추가적으로 공유되기 때문에 신경망 의 연산 결과가 정상적으로 도출되어야 할 결과값과 달라지게 된다는 문제점을 가진다."}
{"patent_id": "10-2021-0141484", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시는 스파이킹 기반 신경망(Spiking Neural Network, SNN)을 구현함에 있어서, 전하 연산 오류를 방지하기 위한 시냅스 회로 및 그것을 포함하는 스파이크 뉴럴 네트워크 회로를 제공하는 것을 목적으로 한다."}
{"patent_id": "10-2021-0141484", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 실시 예에 따른 시냅스 회로는 가중치 값을 저장하는 가중치 메모리, 상기 가중치 메모리로부터 상기 가중치 값을 제공받고, 상기 가중치 값에 기반하여 전류를 공급하는 C-DAC(Current-mode Digital to Analog Converter) 회로, 상기 가중치 메모리로부터 상기 가중치 값을 제공 받고, 상기 가중치 값에 기반하여 상기 C- DAC 회로에서 발생하는 기생 커패시턴스 값을 보정하는 기생 커패시터 보정 회로 및 상기 기생 커패시턴스에 의 하여 축적된 전하를 유출시키는 선방전 회로를 포함한다. 예로서, 상기 가중치 값은 n비트의 이진수이다. 예로서, 상기 C-DAC 회로는 n개의 PMOS 트랜지스터들 및 n개의 스위치들을 포함하고, 상기 기생 커패시터 보정 회로는 하나의 인버터 및 n개의 스위치들을 포함하고, 상기 C-DAC 회로에 대하여, 상기 C-DAC 회로에 포함되는상기 n개의 스위치들의 개폐 여부에 따라 상기 기생 커패시턴스가 발생하고, 상기 기생 커패시터 보정 회로에 대하여, 상기 기생 커패시터 회로에 포함되는 상기 n개의 스위치들의 개폐 여부에 따라 상기 기생 커패시턴스가 발생한다. 예로서, 상기 C-DAC 회로에 포함되는 상기 n개의 스위치들은 상기 가중치 값에 기반하여 개폐 여부가 결정되고, 상기 기생 커패시터 보정 회로에 포함되는 상기 n개의 스위치들은 상기 하나의 인버터를 통하여 상기 가중치 값 이 반전된 결과에 기반하여 개폐 여부가 결정된다. 예로서, 상기 n비트는 8비트이다. 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회로는 n개의 행과 m개의 열로 배열된 복수의 시냅스 회로들 을 포함하는 시냅스 회로 어레이, 상기 n개의 행 각각에 대응하여 전기적으로 연결되는 복수의 스파이크 생성기 들, 상기 m개의 열 각각에 대응하여 전기적으로 연결되는 복수의 뉴런 회로들 및 상기 m개의 열 각각에 대응하 여 전기적으로 연결되는 복수의 멤브레인 커패시터들을 포함하되, 상기 복수의 시냅스 회로들 각각은 가중치 값 을 저장하는 가중치 메모리, 상기 가중치 메모리로부터 상기 가중치 값을 제공받고, 상기 가중치 값에 기반하여 전류를 공급하는 C-DAC(Current-mode Digital to Analog Converter) 회로, 상기 가중치 메모리로부터 상기 가 중치 값을 제공 받고, 상기 가중치 값에 기반하여 상기 C-DAC 회로에서 발생하는 기생 커패시턴스 값을 보정하 는 기생 커패시터 보정 회로 및 상기 기생 커패시턴스에 의하여 축적된 전하를 유출시키는 선방전 회로를 포함 한다. 예로서, 상기 가중치 값은 n비트의 이진수이다. 예로서, 상기 C-DAC 회로는 n개의 PMOS 트랜지스터들 및 n개의 스위치들을 포함하고, 상기 기생 커패시터 보정 회로는 하나의 인버터 및 n개의 스위치들을 포함하고, 상기 C-DAC 회로에 대하여, 상기 C-DAC 회로에 포함되는 상기 n개의 스위치들의 개폐 여부에 따라 상기 기생 커패시턴스가 발생하고, 상기 기생 커패시터 보정 회로에 대하여, 상기 기생 커패시터 회로에 포함되는 상기 n개의 스위치들의 개폐 여부에 따라 상기 기생 커패시턴스가 발생한다. 예로서, 상기 C-DAC 회로에 포함되는 상기 n개의 스위치들은 상기 가중치 값에 기반하여 개폐 여부가 결정되고, 상기 기생 커패시터 보정 회로에 포함되는 상기 n개의 스위치들은 상기 하나의 인버터를 통하여 상기 가중치 값 이 반전된 결과에 기반하여 개폐 여부가 결정된다. 예로서, 상기 복수의 뉴런 회로들 중 제 1 뉴런 회로는 상기 시냅스 회로 어레이의 제 1 열에 배열된 복수의 시 냅스 회로들로부터 누적된 신호를 제공받을 수 있고, 상기 누적된 신호에 의한 전위가 상기 제 1 뉴런 회로의 발화 기준 전위를 초과하는 경우, 상기 제 1 뉴런 회로는 스파이크 전압을 출력한다. 예로서, 상기 복수의 스파이크 생성기 각각은 스파이크 서브 전압을 출력하는 제 1 NAND 연산기 및 스파이크 메 인 전압을 출력하는 제 2 NAND 연산기를 포함한다. 예로서, 상기 제 1 NAND 연산기는 상기 복수의 스파이크 생성기 각각에 대한 입력 전압인 제 1 전압 및 상기 입 력 전압이 직렬로 연결된 5개의 인버터를 통과한 후 생성되는 제 2 전압을 인가 받고, 상기 제 1 전압 및 상기 제 2 전압에 대한 NAND 연산을 수행하여 상기 스파이크 서브 전압을 생성하고, 상기 제 2 NAND 연산기는 상기 제 1 전압 및 상기 입력 전압이 직렬로 연결된 6개의 인버터를 통과한 후 생성되는 제 3 전압을 인가받고, 상기 제 1 전압 및 상기 제 3 전압에 대한 NAND 연산을 수행하여 상기 스파이크 메인 전압을 생성한다. 예로서, 상기 n 비트는 8비트이다."}
{"patent_id": "10-2021-0141484", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시에 따르면, 기생 커패시턴스와 멤브레인(membrane) 커패시터 간의 전위 불일치로 인한 전하 공유 현상에 기반한 연산 오류를 최소화할 수 있다."}
{"patent_id": "10-2021-0141484", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서, 본 개시의 기술 분야에서 통상의 지식을 가진 자가 본 개시를 용이하게 실시할 수 있을 정도로, 본 개시의 실시 예들은 명확하고 상세하게 기재될 것이다. 본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며, 본 개시를 제한하고자 하는 것은 아니다. 본 명세서에서 사용된 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 \"포함 한다(comprises) 및/또는 포함하는(comprising)\"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 본 명세서에서 사용되는 \"제 1 및/또는 제 2\" 등의 용어는 다양한 구성요소들을 설명하기 위하여 사용될 수 있 으나, 이는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 목적으로만 사용될 뿐, 해당 용어로 지칭되 는 구성요소를 한정하기 위한 것은 아니다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않는 한, 제 1 구성요 소는 제 2 구성요소로 명명될 수 있으며, 제 2 구성요소 또한 제 1 구성요소로 명명될 수 있다. 다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 잇는 의미로 사용될 수 있을 것이다. 또한, 일반적 으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하 게 해석되지 않는다. 본 명세서에서, 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 도 1은 본 개시의 실시 예에 따른 시냅스 회로를 나타내기 위한 도면이다. 도 1을 참조하면, 본 개시의 실 시 예에 따른 시냅스 회로는 C-DAC(Current-mode Digital to Analog Converter) 회로, 축색 PMOS(P), 축색 커패시터(C), 기생 커패시터 보정 회로, 가중치 메모리 및 선방전 회로를 포함할 수 있다. C-DAC 회로는 가중치 메모리에 저장된 가중치 값(W)에 기반하여 추후 도시될 멤브레인 커패시터에 전 하를 공급할 수 있다. C-DAC 회로는 가중치 메모리로부터 제공되는 가중치 값(W)을 전류 값으로 변환 할 수 있다. 도 1을 참조하면, 가중치 메모리에서 제공되는 가중치 값(W)은 8bit에 해당하는 값인 것으로 도시되나, 이는 하나의 실시 예일 뿐, 가중치 값(W)의 비트 수를 제한하는 것은 아니다. C-DAC 회로는 가중치 값(W)의 비트 수에 대응하는 복수의 PMOS들(P11, P12, …, P18) 및 복수의 스위치들 (S11, S12, …, S18)을 포함할 수 있다. 복수의 PMOS들(P11, P12, …, P18) 각각의 일 단에 복수의 스위치들 (S11, S12, …, S18) 각각의 일 단이 직렬로 연결될 수 있다. C-DAC 회로에서, 복수의 스위치들(S11, S12, …, S18) 각각의 개폐 여부에 따라 복수의 PMOS들(P11, P12, …, P18)에 대응하는 기생 커패시턴스가 발생 할 수 있다. 설명의 편의를 위하여, 본 개시에 있어서 발생하는 기생 커패시턴스는 기생 커패시터(C11, C12, …, 또는 C18)가 존재하는 것으로 설명될 것이다. 다만, 기생 커패시터(C11, C12, …, 또는 C18)는 물리적인 구 성으로서 구현되는 것은 아니며, 복수의 스위치들(S11, S12, …, S18)의 개폐 동작에 의하여 관념적으로 발생하 는 커패시터로 이해될 것이다. 좀 더 구체적으로 설명하면, C-DAC 회로에 포함되는 제 1 PMOS(P11)의 일 단은 제 1 기생 커패시터(C11)와 연결될 수 있다. 또한, C-DAC 회로에 포함되는 제 1 PMOS(P11)의 일 단은 제 1 스위치(S11)와 연결될 수 있다. C-DAC 회로에 포함되는 제 2 PMOS(P12)의 일 단은 제 2 기생 커패시터(C12)와 연결될 수 있다. 또한, C-DAC 회로에 포함되는 제 2 PMOS(P12)의 일 단은 제 2 스위치(S12)와 연결될 수 있다. 즉, 하나의 PMOS, 하나의 커패시터 및 하나의 스위치는 하나의 C-DAC 유닛을 구성할 수 있고, 도 1에 개시된 실 시 예에서, 제 1 C-DAC 유닛(제 1 PMOS(P11), 제 1 기생 커패시터(C11) 및 제 1 스위치(C11)로 구성된 유닛) 내지 제 8 C-DAC 유닛(제 8 PMOS(P18), 제 8 기생 커패시터(C18) 및 제 8 스위치(C18)로 구성된 유닛)은 병렬 로 배치될 수 있다. 복수의 PMOS들(P11, P12, …, P18) 각각의 소스와 드레인은 각각의 게이트 입력의 전위에 따라 전자 채널에 의 하여 서로 연결되거나 개방될 수 있으며, 전자 채널에 의하여 소스와 드레인이 연결된 경우는 턴-온으로 지칭될 수 있고, 그렇지 않은 경우는 턴-오프로 지칭될 수 있다. 복수의 PMOS들(P11, P12, …, P18) 각각의 게이트에는게이트 전압(V_BIAS)이 인가될 수 있으며, 복수의 스위치들(S11, S12, …, S18)의 개폐 여부에 따라 C-DAC 유닛 의 통전 여부가 결정될 수 있다. C-DAC 회로의 구체적인 동작은 후술할 도 2a 및 도 2b에서 보다 상세히 설명할 것이다. 축색 PMOS(P)의 일 단은 C-DAC 회로의 일 단과 연결될 수 있으며, 축색 커패시터(C)의 일 단 또한 C-DAC 회로의 일 단과 연결될 수 있다. C-DAC회로에서와 마찬가지로, 축색 PMOS(P)의 게이트에는 게이트 전 압으로서, 메인 스파이크 전압(SP_MAIN)이 인가될 수 있다. 기생 커패시터 보정 회로는 C-DAC 회로에 포함되는 기생 커패시터들(C11, C12, …, C18)에 의하여 야 기되는 전위 불일치로 인한 전하 연산 오류를 방지하기 위한 회로이다. 도 1을 참조하면, 기생 커패시터 보정 회로는 인버터(IV) 및 복수의 스위치들(S21, S22, …, S28)을 포함할 수 있다. 기생 커패시터 보정 회로는 C-DAC 회로에 포함되는 기생 커패시터들(C11, C12, …, C18)로부터 야기 되는 전하 연산 오류를 최소화할 수 있도록, 기생 커패시터들(C11, C12, …, C18)이 일정한 값을 가지는 것으로 전하 연산이 수행될 수 있도록 시냅스 회로를 보정할 수 있다. C-DAC 회로와 마찬가지로 가중치 메모 리로부터 기생 커패시터 보정 회로로 제공되는 가중치 값(W)은 8bit에 해당하는 값인 것으로 도시되 나, 이는 하나의 실시 예일 뿐, 가중치 값(W)의 비트 수를 제한하는 것은 아니다. 기생 커패시터 보정 회로에 포함되는 복수의 스위치들(S21, S22, …, S28) 각각은 병렬 구조로 배치될 수 있으며, 복수의 스위치들(S21, S22, …, S28) 각각의 개폐 여부에 따라 기생 커패시턴스가 발생할 수 있다. 설 명의 편의를 위하여, 본 개시에 있어서 기생 커패시터 보정 회로 내에서 발생하는 기생 커패시턴스 또한 기생 커패시터(C21, C22, …, 또는 C28)가 존재하는 것으로 설명될 것이다. 다만, 기생 커패시터(C21, C22, …, 또는 C28)는 물리적인 구성으로서 구현되는 것은 아니며, 복수의 스위치들(S21, S22, …, S28)의 개폐 동작에 의하여 관념적으로 발생하는 커패시터로 이해될 것이다. 기생 커패시터 보정 회로의 구체적인 동작은 후술 할 도 2a 및 도 2b에서 보다 상세히 설명할 것이다. 가중치 메모리는 신경망 연산에서 이용되는 가중치 값(W)을 저장할 수 있다. 가중치 메모리는 저장된 가중치 값(W)을 C-DAC 회로 및 기생 커패시터 보정 회로에 제공하여, C-DAC 회로에 포함된 복수 의 스위치들(S11, S12, …, S18) 및 기생 커패시터 보정 회로에 포함된 복수의 스위치들(S21, S22, …, S28)의 개폐 여부를 결정할 수 있다. 선방전 회로는 시냅스 회로에서 전하 연산 직전에 기생 커패시터들(C11, C12, …, C18)과 멤브레인 커패시터의 전위 불일치에 의한 전하 공유 현상을 방지하기 위한 회로이다. 선 방전 회로는 3개의 PMOS(P41, P42, P43) 및 2개의 NMOS(N41, N42)를 포함할 수 있다. 제 1 PMOS(P41) 및 제 2 PMOS(P42)는 게이트 단자를 통하여 게이트 전압으로서 스파이크 서브 전압(SP_SUB)을 제공 받을 수 있고, 제 3 PMOS(P43)는 시냅스 회로의 외부로 출력 전압(OUT)을 출력할 수 있다. 선방전 회로는 전류 미러를 이용하여 기생 커패시터의 전위가 멤브레인 커패시터의 전위와 같아지도록 전 류량을 조절할 수 있다. 선방전 회로의 구비에 따른 본 개시의 효과는 후술할 도 5a 및 도 5b를 통하여 상 세히 설명할 것이다. 도 2a 및 도 2b는 본 개시의 실시 예에 따른 시냅스 회로(100, 도 1 참조)의 동작을 설명하기 위한 도면이다. 좀 더 상세하게는, 도 2a는 가중치 메모리로부터 10000000의 가중치 값(W)이 제공되는 경우의 실시 예 (100a)를 설명하기 위한 도면이며, 도 2b는 가중치 메모리로부터 01111111의 가중치 값(W)이 제공되는 경 우의 실시 예(100b)를 설명하기 위한 도면이다. 도 2a를 참조하면, 가중치 값(W)이 10000000으로 제공되는 경우, C-DAC 회로에 포함된 제 1 내지 제 7 스 위치(S11 내지 S17)는 클로즈(close)될 수 있고, 제 8 스위치(S18)는 오픈(open)될 수 있다. 또한, 가중치 값 (W)이 10000000으로 제공되는 경우, 기생 커패시터 보정 회로에 포함된 제 1 내지 제 7 스위치(S21 내지 S27)는 오픈될 수 있고, 제 8 스위치(S28)는 클로즈될 수 있다. 종래의 시냅스 회로에서는, C-DAC 회로에 포함된 복수의 PMOS들(P11, P12, …, P18)의 게이트에 바이어스 전압(V_BIAS)이 인가되고, 축색 PMOS(P)에 로우(low, 0) 값의 스파이크 메인 전압(SP_MAIN)이 인가되는 경우, C-DAC 회로에 포함되는 제 1 내지 제 7 기생 커패시터(C11 내지 C17) 및 축색 커패시터(C)가 존재하는 것으로 연산될 수 있으며, 제 1 내지 제 7 기생 커패시터(C11 내지 C17) 및 축색 커패시터(C) 각각의 용량을 C라 고 하였을 때, 커패시터의 총 용량은 8C로 연산될 수 있다.반면, 본 개시의 실시 예에 따른 시냅스 회로(100a)에서는 C-DAC 회로에 포함된 복수의 PMOS들(P11, P12, …, P18)의 게이트에 바이어스 전압(V_BIAS)이 인가되고, 축색 PMOS(P)에 로우(low, 0) 값의 스파이크 메인 전 압(SP_MAIN)이 인가되는 경우, C-DAC 회로에 포함되는 제 1 내지 제 7 기생 커패시터(C11 내지 C17), 축 색 커패시터(C) 및 기생 커패시터 보정 회로에 포함되는 제 8 기생 커패시터(C28)가 존재하는 것으로 연산 될 수 있으며, 제 1 내지 제 7 기생 커패시터(C11 내지 C17), 축색 커패시터(C) 및 기생 커패시터 보정 회로 에 포함되는 제 8 기생 커패시터(C28) 각각의 용량을 C라고 하였을 때, 커패시터의 총 용량은 9C로 연산될 수 있다. 도 2b를 참조하면, 가중치 값(W)이 01111111으로 제공되는 경우, C-DAC 회로에 포함된 제 1 내지 제 7 스 위치(S11 내지 S17)는 오픈될 수 있고, 제 8 스위치(S18)는 클로즈될 수 있다. 또한, 가중치 값(W)이 01111111 으로 제공되는 경우, 기생 커패시터 보정 회로에 포함된 제 1 내지 제 7 스위치(S21 내지 S27)는 클로즈될 수 있고, 제 8 스위치(C28)는 오픈될 수 있다. 종래의 시냅스 회로에서는, C-DAC 회로에 포함된 복수의 PMOS들(P11, P12, …, P18)의 게이트에 바이어스 전압(V_BIAS)이 인가되고, 축색 PMOS(P)에 로우(low, 0) 값의 스파이크 메인 전압(SP_MAIN)이 인가되는 경우, C-DAC 회로에 포함되는 제 8 기생 커패시터(C18) 및 축색 커패시터(C)가 존재하는 것으로 연산될 수 있으 며, 제 8 기생 커패시터(C18) 및 축색 커패시터(C) 각각의 용량을 C라고 하였을 때, 커패시터의 총 용량은 2C로 연산될 수 있다. 반면, 본 개시의 실시 예에 따른 시냅스 회로(100b)에서는 C-DAC 회로에 포함된 복수의 PMOS들(P11, P12, …, P18)의 게이트에 바이어스 전압(V_BIAS)이 인가되고, 축색 PMOS(P)에 로우(low, 0) 값의 스파이크 메인 전 압(SP_MAIN)이 인가되는 경우, C-DAC 회로에 포함되는 제 8 기생 커패시터(C18), 축색 커패시터(C) 및 기 생 커패시터 보정 회로에 포함되는 제 1 내지 제 7 기생 커패시터(C21 내지 C27)가 존재하는 것으로 연산 될 수 있으며, C-DAC 회로에 포함되는 제 8 기생 커패시터(C18), 축색 커패시터(C) 및 기생 커패시터 보정 회로에 포함되는 제 1 내지 제 7 기생 커패시터(C21 내지 C27) 각각의 용량을 C라고 하였을 때, 커패시터 의 총 용량은 9C로 연산될 수 있다. 즉, 본 개시의 실시 예에 따른 시냅스 회로에서, 가중치 값(W)과 무관하게 총 커패시터의 용량이 일정하게 유지될 수 있다. 이에 따라, 기생 커패시터에 의하여 공급되는 전하의 양이 일정하게 유지될 수 있다. 도 3은 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회로를 나타내기 위한 도면이다. 도 3을 참조하면, 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회로는 시냅스 회로 어레이, 복수의 스파 이크 생성기들, 복수의 멤브레인 커패시터(MC1, MC2, …, MCn) 및 복수의 뉴런 회로(NC1, NC2, …, NCn)를 포함할 수 있다. 시냅스 회로 어레이는 상술한 도 1에 개시된 시냅스 회로를 n개의 행과 n개의 열로 배열한 형태로, 도 3에서 시냅스 회로 어레이는 nxn 배열의 어레이로 도시되었으나, 정방형의 배열에 한정되지 않는다. 다시 말하면, 시냅스 회로 어레이는 nxm(n, m은 자연수) 배열의 어레이일 수 있다. 시냅스 회로 어레이에서 동일한 행 내에 존재하는 시냅스 회로들은 하나의 스파이크 생성기로부터 스파이크 전압을 제공 받을 수 있다. 스파이크 전압은 스파이크 메인 전압(SP_MAIN, 도 1 참조) 및 스파이크 서 브 전압(SP_SUB, 도 1 참조)을 포함할 수 있다. 예를 들어, 제 1 행에 존재하는 시냅스 회로들은 제 1 스 파이크 메인 전압(SP_MAIN1) 및 제 1 스파이크 서브 전압(SP_SUB1)을 각각 제공받을 수 있다. 또한, 시냅스 회로 어레이에서 동일한 열 내에 존재하는 시냅스 회로들은 멤브레인 커패시터(MC1, MC2, …, MCn)를 공유하는 병렬 구조로 연결될 수 있다. 스파이크 생성기는 외부에서 인가된 축색 전압 (AXON1, AXON2, …, AXONn)에 기반하여 각각 스파이크 메인 전압(SP_MAIN1, SP_MAIN2, …, SP_MAINn) 및 스파 이크 서브 전압(SP_SUB1, SP_SUB2, …, SP_SUBn)을 생성할 수 있다. 스파이크 생성기의 구체적인 동작은 후 술할 도 4a 및 도 4b를 통하여 상세히 설명할 것이다. 스파이크 생성기로부터 제공된 스파이크 메인 전압(SP_MAIN1, SP_MAIN2, …, SP_MAINn) 및 스파이크 서브 전압(SP_SUB1, SP_SUB2, …, SP_SUBn)에 기반하여 시냅스 회로 어레이에서 동일한 열 내에 존재하는 시냅 스 회로들은 멤브레인을 구성할 수 있으며, 하나의 멤브레인은 시냅스 회로로부터 전달받은 신호를 누적하여 뉴런 회로(NC1, NC2, …, NCn)의 입력으로 신호를 제공할 수 있다. 뉴런 회로(NC1, NC2, …, NCn)들 각각은 해당 뉴런 회로(NC1, NC2, …, NCn)의 발화 기준 전위와 비교하여 발화 경계 지점을 넘었는지 여부에 기 반하여 해당 뉴런 회로(NC1, NC2, …, NCn)의 발화 여부를 결정할 수 있다.뉴런 회로(NC1, NC2, …, NCn)가 발화되면, 뉴런 회로(NC1, NC2, …, NCn)는 출력 스파이크 전압(OUT1, OUT2, …, OUTn)을 출력할 수 있으며, 출력 스파이크 전압(OUT1, OUT2, …, OUTn)을 출력한 멤브레인의 전압은 초기 값으로 회귀할 수 있다. 종래의 스파이크 뉴럴 네트워크 회로의 경우, 시냅스 회로 내의 기생 커패시터 보정이 이루어지지 않는 경 우, 기생 커페시터에 의한 전하가 멤브레인 커패시터(MC1, MC2, …, MCn)로 전달될 수 있고, 이에 따라 뉴런 회 로(NC1, NC2, …, NCn)에 멤브레인 커패시터(MC1, MC2, …, MCn)로부터 제공되는 불필요한 전하가 공급되므로, 전하 연산의 오류를 초래할 수 있다. 그러나, 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회로는 기 생 커패시터 보정 회로(120, 도 1 참조)를 통하여, 시냅스 회로에서 발생하는 커패시터의 용량을 일정하게 유지하고, 선방전 회로(140, 도 1 참조)를 통하여 기생 커패시터로부터 야기되는 전하는 선방전 시킴으로써, 멤 브레인 커패시터(MC1, MC2, …, MCn)로의 불필요한 전하 공급을 방지할 수 있다. 도 4a 및 도 4b는 본 개시의 실시 예에 따른 스파이크 생성기 동작을 나타내기 위한 도면이다. 좀 더 구체 적으로, 도 4a는 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회로 내에 포함되는 스파이크 생성기 의 회로도를 도시한 것이며, 도 4b는 스파이크 생성기로부터 생성되는 스파이크 메인 전압(SP_MAINn) 및 스파이크 서브 전압(SP_SUBn)의 양상을 도시한 타이밍 도이다. 도 4a를 참조하면, 본 개시에 따른 스파이크 생성기는 6 개의 인버터들 및 2 개의 NAND 연산기를 포함할 수 있다. 2개의 NAND 연산기는 각각 스파이크 서브 전압(SP_SUBn) 및 스파이크 메인 전압(SP_MAINn)을 도출할 수 있다. 스파이크 생성기는 외부로부터 펄스 형태의 축색 전압(AXONn)을 제공받을 수 있고, 제 1 NAND 연산기 는 하나의 단자로부터 축색 전압(AXONn)과 동일한 제 1 전압(A)을 인가 받을 수 있다. 제 1 NAND 연산기는 다른 하나의 단자를 통하여, 축색 전압(AXONn)이 직렬로 배열된 5개의 인버터를 통한 제 2 전압(B)을 인가 받을 수 있다. 제 1 NAND 연산기는 제 1 전압(A) 및 제 2 전압(B)에 대한 NAND 연산을 수행할 수 있고, 그 결과 스파이 크 서브 전압(SP_SUBn)을 생성할 수 있다. 한편, 스파이크 생성기의 제 2 NAND 연산기는 하나의 단자로부터 축색 전압(AXONn)이 직렬로 배열된 6개의 인버터를 통한 제 3 전압(C)을 인가 받을 수 있고, 다른 하나의 단자로부터 축색 전압(AXONn)과 동일한 제 1 전 압(A)을 인가 받을 수 있다. 제 2 NAND 연산기는 제 1 전압(A) 및 제 3 전압(C)에 대한 NAND 연산을 수행할 수 있고, 그 결과 스파이크 메인 전압(SP_MAINn)을 생성할 수 있다. 도 4b를 참조하면, 스파이크 생성기로부터 생성되는 스파이크 서브 전압(SP_SUB) 및 스파이크 메인 전압 (SP_MAIN)의 양상을 확인할 수 있다. 도 4b에 도시된 예시에서, 축색 전압(AXONn)은 제 1 전압(A)과 동일하며, t1 내지 t3 구간에서 논리 하이 값을 그 외 구간에서 논리 로우 값을 가진다. 제 2 전압(B)은 제 1 전압 (A)에 대하여 직렬로 배열된 5개의 인버터가 적용된 것으로, 제 1 전압(A)에 대하여 (t2-t1)만큼의 지연이 발생 한 전압에 대하여 반전이 이루어진 양상을 띄게 된다. 따라서, 제 2 전압(B)은 t2 내지 t4 구간에서 논리 로우 값을, 그 외 구간에서 논리 하이 값을 가진다. 제 3 전압(C)은 제 1 전압(A)에 대하여 직렬로 배열된 6개의 인 버터가 적용된 것으로, 제 1 전압(A)에 대하여 (t2-t1)만큼의 지연이 발생한 전압 양상을 띄게 된다. 따라서, 제 3 전압(C)은 t2 내지 t4 구간에서 논리 하이 값을, 그 외 구간에서 논리 로우 값을 가진다. 스파이크 서브 전압(SP_SUB)은 제 1 전압(A) 및 제 2 전압(B)에 대한 NAND 연산이 수행된 결과로, t1 내지 t2 구간에서 논리 로우 값을, 그 외 구간에서 논리 하이 값을 가진다. 스파이크 메인 전압(SP_MAIN)은 제 1 전압 (A) 및 제 3 전압(C)에 대한 NAND 연산이 수행된 결과로 t2 내지 t3 구간에서 논리 로우 값을, 그 외 구간에서 논리 하이 값을 가진다. 도 5a 및 도 5b는 종래의 스파이크 뉴럴 네트워크 회로와 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회 로(1, 도 3 참조)의 동작 결과를 비교하기 위한 도면이다. 도 5a는 종래의 스파이크 뉴럴 네트워크 회로의 동작 결과로서, 기생 커패시터 보정 회로(120, 도 1 참조)가 부 재하는 경우의 동작 결과를 도시한 도면이다. 기생 커패시터 전압(C) 및 멤브레인 전압(MC1)에 대하여 8C로 도 시된 점선은 상술한 도 2a의 경우와 같이 가중치 값이 10000000으로 인가된 경우의 도시에 해당하며, 기생 커패 시터 전압(C) 및 멤브레인 전압(MC1)에 대하여 2C로 도시된 점선은 상술한 도 2b의 경우와 같이 가중치 값이 01111111으로 인가된 경우의 도시에 해당한다. 도 5a를 참조하면, 제 1 축색 전압(AXON1)이 논리 하이로 인가된 t1 내지 t3 구간에서, 기생 커패시터 전압(C) 및 멤브레인 전압(MC1)의 값이 변할 수 있다. t1 내지 t2 구간에서 기생 커패시터 전압(C)은 기생 커패시터로부 터 멤브레인 커패시터(MC, 도 3 참조)로 전하 유출이 발생하므로 감소하는 양상을 보인다. 또한, t1 내지 t2 구간에서 멤브레인 전압(MC1)은 게이트 전압(V_BIAS)에 의하여 턴-온(turn-on)된 복수의 PMOS들 및 복수의 스위치 들의 개폐 여부에 따라 결정되는 전류에 의한 전하 축적으로, 증가하는 양상을 보인다. 기생 커패시터 용량이 8C인 경우와 2C인 경우에 유출할 수 있는 전하량이 상이하므로, 변화되는 전하량 또한 상이하다. 제 2 축색 전 압(AXON2)이 논리 하이로 인가된 t4 내지 t6 구간에서도 동일한 원리가 적용될 수 있다. 반면, 도 5b를 참조하면, 제 1 축색 전압(AXON)이 논리 하이로 인가된 t1 내지 t3 구간에서, 제 1 스파이크 서 브 전압(SP_SUB1)은 t1 내지 t2 구간에서 논리 로우 값을 가지고, 제 1 스파이크 메인 전압(SP_MAIN1)은 t2 내 지 t2 구간에서 논리 로우 값을 가진다. 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회로(1, 도 3 참 조)는 기생 커패시터 보정 회로(120, 도 1 참조)를 포함하고 있으므로, 인가되는 가중치 값에 무관하게 항상 일 정한 기생 커패시터 용량을 가질 수 있다. 또한, 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회로는 선방전 회로(140, 도 1 참조)를 포함하고 있으므로, 일정한 크기의 기생 커패시터에 축적되는 일정량의 전하를 선방전할 수 있다. 따라서, 가중치 값에 무관하게 t1 내지 t2 구간에서 발생하는 기생 커패시터 전압(C)의 감소 양상은 일정하게 나타나며, 멤브레인 전압(MC1)의 증가 양상 또한 일정하게 나타난다. 상술된 내용은 본 개시를 실시하기 위한 구체적인 실시 예들이다. 본 개시는 상술된 실시 예들 뿐만 아니라, 단 순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 개시는 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 개시의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 본 개시의 특허청구범위와 균등한 것들 에 의해 정해져야 할 것이다."}
{"patent_id": "10-2021-0141484", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 실시 예에 따른 시냅스 회로를 나타내기 위한 도면이다. 도 2a 및 도 2b는 본 개시의 실시 예에 따른 시냅스 회로의 동작을 설명하기 위한 도면이다. 도 3은 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회로를 나타내기 위한 도면이다.도 4a 및 도 4b는 본 개시의 실시 예에 따른 스파이크 생성기의 동작을 나타내기 위한 도면이다. 도 5a 및 도 5b는 종래의 스파이크 뉴럴 네트워크 회로와 본 개시의 실시 예에 따른 스파이크 뉴럴 네트워크 회 로의 동작 결과를 비교하기 위한 도면이다."}
