Fitter report for quartus
Mon Jul 29 17:31:59 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Jul 29 17:31:57 2019       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; quartus                                     ;
; Top-level Entity Name           ; top_ms                                      ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 29,810 / 32,070 ( 93 % )                    ;
; Total registers                 ; 37509                                       ;
; Total pins                      ; 56 / 457 ( 12 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 159,744 / 4,065,280 ( 4 % )                 ;
; Total RAM Blocks                ; 76 / 397 ( 19 % )                           ;
; Total DSP Blocks                ; 64 / 87 ( 74 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                              ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                            ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLK50~inputCLKENA0                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[0]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[0]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[0]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[0]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[1]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[1]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[1]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[1]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[2]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[2]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[2]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[2]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[3]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[3]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[3]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[3]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[4]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[4]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[4]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[4]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[5]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[5]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[5]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[5]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[6]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[6]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[6]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[6]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[7]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[7]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[7]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[7]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[8]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[8]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[8]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[8]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[9]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[9]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[9]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[9]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[10]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[10]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[10]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[10]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[11]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[11]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[11]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[11]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[12]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[12]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[12]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[12]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[13]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[13]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[13]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[13]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[14]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[14]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[14]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[14]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[15]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[15]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[15]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[15]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[0]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[0]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[0]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[0]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[1]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[1]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[1]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[1]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[2]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[2]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[2]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[2]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[3]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[3]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[3]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[3]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[4]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[4]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[4]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[4]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[5]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[5]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[5]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[5]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[6]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[6]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[6]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[6]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[7]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[7]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[7]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[7]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[8]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[8]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[8]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[8]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[9]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[9]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[9]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[9]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[10]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[10]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[10]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[10]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[11]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[11]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[11]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[11]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[12]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[12]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[12]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[12]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[13]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[13]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[13]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[13]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[14]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[14]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[14]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[14]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[15]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[15]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[15]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[15]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[0]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[0]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[0]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[0]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[1]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[1]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[1]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[1]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[2]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[2]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[2]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[2]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[3]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[3]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[3]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[3]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[4]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[4]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[4]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[4]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[5]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[5]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[5]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[5]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[6]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[6]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[6]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[6]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[7]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[7]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[7]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[7]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[8]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[8]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[8]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[8]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[9]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[9]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[9]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[9]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[10]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[10]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[10]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[10]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[11]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[11]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[11]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[11]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[12]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[12]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[12]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[12]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[13]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[13]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[13]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[13]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[14]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[14]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[14]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[14]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[15]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[15]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[15]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[15]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[0]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[0]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[0]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[0]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[1]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[1]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[1]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[1]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[2]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[2]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[2]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[2]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[3]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[3]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[3]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[3]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[4]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[4]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[4]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[4]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[5]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[5]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[5]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[5]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[6]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[6]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[6]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[6]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[7]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[7]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[7]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[7]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[8]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[8]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[8]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[8]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[9]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[9]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[9]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[9]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[10]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[10]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[10]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[10]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[11]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[11]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[11]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[11]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[12]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[12]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[12]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[12]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[13]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[13]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[13]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[13]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[14]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[14]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[14]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[14]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[15]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[15]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[15]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[15]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[0]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[0]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[0]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[0]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[1]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[1]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[1]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[1]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[2]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[2]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[2]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[2]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[3]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[3]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[3]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[3]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[4]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[4]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[4]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[4]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[5]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[5]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[5]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[5]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[6]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[6]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[6]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[6]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[7]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[7]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[7]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[7]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[8]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[8]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[8]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[8]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[9]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[9]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[9]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[9]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[10]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[10]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[10]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[10]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[11]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[11]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[11]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[11]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[12]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[12]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[12]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[12]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[13]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[13]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[13]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[13]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[14]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[14]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[14]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[14]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[15]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[15]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[15]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[15]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[0]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[0]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[0]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[0]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[1]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[1]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[1]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[1]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[2]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[2]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[2]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[2]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[3]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[3]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[3]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[3]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[4]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[4]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[4]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[4]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[5]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[5]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[5]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[5]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[6]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[6]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[6]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[6]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[7]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[7]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[7]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[7]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[8]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[8]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[8]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[8]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[9]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[9]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[9]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[9]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[10]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[10]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[10]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[10]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[11]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[11]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[11]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[11]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[12]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[12]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[12]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[12]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[13]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[13]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[13]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[13]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[14]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[14]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[14]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[14]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[15]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[15]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[15]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[15]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[0]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[0]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[0]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[0]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[1]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[1]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[1]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[1]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[2]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[2]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[2]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[2]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[3]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[3]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[3]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[3]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[4]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[4]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[4]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[4]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[5]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[5]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[5]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[5]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[6]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[6]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[6]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[6]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[7]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[7]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[7]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[7]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[8]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[8]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[8]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[8]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[9]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[9]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[9]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[9]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[10]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[10]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[10]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[10]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[11]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[11]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[11]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[11]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[12]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[12]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[12]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[12]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[13]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[13]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[13]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[13]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[14]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[14]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[14]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[14]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[15]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[15]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[15]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[15]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[0]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[0]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[0]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[0]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[1]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[1]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[1]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[1]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[2]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[2]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[2]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[2]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[3]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[3]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[3]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[3]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[4]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[4]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[4]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[4]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[5]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[5]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[5]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[5]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[6]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[6]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[6]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[6]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[7]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[7]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[7]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[7]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[8]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[8]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[8]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[8]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[9]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[9]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[9]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[9]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[10]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[10]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[10]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[10]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[11]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[11]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[11]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[11]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[12]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[12]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[12]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[12]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[13]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[13]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[13]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[13]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[14]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[14]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[14]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[14]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[15]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[15]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[15]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[15]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[0]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[0]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[0]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[0]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[1]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[1]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[1]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[1]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[2]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[2]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[2]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[2]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[3]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[3]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[3]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[3]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[4]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[4]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[4]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[4]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[5]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[5]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[5]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[5]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[6]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[6]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[6]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[6]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[7]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[7]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[7]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[7]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[8]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[8]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[8]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[8]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[9]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[9]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[9]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[9]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[10]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[10]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[10]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[10]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[11]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[11]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[11]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[11]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[12]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[12]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[12]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[12]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[13]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[13]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[13]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[13]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[14]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[14]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[14]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[14]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[15]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[15]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[15]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[15]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[0]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[0]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[0]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[0]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[1]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[1]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[1]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[1]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[2]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[2]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[2]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[2]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[3]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[3]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[3]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[3]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[4]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[4]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[4]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[4]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[5]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[5]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[5]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[5]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[6]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[6]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[6]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[6]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[7]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[7]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[7]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[7]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[8]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[8]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[8]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[8]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[9]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[9]                                         ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[9]~_Duplicate_1                                      ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[9]~SCLR_LUT                                ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[10]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[10]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[10]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[10]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[11]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[11]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[11]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[11]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[12]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[12]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[12]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[12]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[13]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[13]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[13]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[13]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[14]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[14]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[14]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[14]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[15]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8                                         ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[15]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[15]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[15]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[0]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[0]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[0]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[0]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[1]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[1]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[1]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[1]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[2]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[2]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[2]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[2]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[3]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[3]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[3]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[3]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[4]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[4]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[4]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[4]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[5]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[5]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[5]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[5]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[6]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[6]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[6]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[6]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[7]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[7]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[7]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[7]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[8]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[8]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[8]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[8]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[9]                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[9]                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[9]~_Duplicate_1                                     ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[9]~SCLR_LUT                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[10]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[10]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[10]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[10]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[11]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[11]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[11]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[11]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[12]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[12]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[12]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[12]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[13]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[13]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[13]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[13]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[14]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[14]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[14]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[14]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[15]                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8                                        ; AY               ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[15]                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[15]~_Duplicate_1                                    ; Q                ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[15]~SCLR_LUT                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                             ;                  ;                       ;
; vmicro16_soc:soc|apb_intercon_s:apb_instr_intercon|active[4]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|apb_intercon_s:apb_instr_intercon|active[4]~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|apb_intercon_s:apb|active[0]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|apb_intercon_s:apb|active[0]~DUPLICATE                                                     ;                  ;                       ;
; vmicro16_soc:soc|apb_intercon_s:apb|active[1]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|apb_intercon_s:apb|active[1]~DUPLICATE                                                     ;                  ;                       ;
; vmicro16_soc:soc|apb_intercon_s:apb|active[3]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|apb_intercon_s:apb|active[3]~DUPLICATE                                                     ;                  ;                       ;
; vmicro16_soc:soc|apb_intercon_s:apb|active[4]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|apb_intercon_s:apb|active[4]~DUPLICATE                                                     ;                  ;                       ;
; vmicro16_soc:soc|apb_intercon_s:apb|active[5]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|apb_intercon_s:apb|active[5]~DUPLICATE                                                     ;                  ;                       ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|read_ptr[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|read_ptr[0]~DUPLICATE               ;                  ;                       ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|write_ptr[0]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|write_ptr[0]~DUPLICATE              ;                  ;                       ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|uart:uart_inst|tx_bits_remaining[0]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|uart:uart_inst|tx_bits_remaining[0]~DUPLICATE    ;                  ;                       ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|uart:uart_inst|tx_state.TX_SENDING     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|uart:uart_inst|tx_state.TX_SENDING~DUPLICATE     ;                  ;                       ;
; vmicro16_soc:soc|timer_apb:timr0|r_counter[0]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|timer_apb:timr0|r_counter[0]~DUPLICATE                                                     ;                  ;                       ;
; vmicro16_soc:soc|timer_apb:timr0|r_counter[2]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|timer_apb:timr0|r_counter[2]~DUPLICATE                                                     ;                  ;                       ;
; vmicro16_soc:soc|timer_apb:timr0|r_counter[3]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|timer_apb:timr0|r_counter[3]~DUPLICATE                                                     ;                  ;                       ;
; vmicro16_soc:soc|timer_apb:timr0|r_counter[4]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|timer_apb:timr0|r_counter[4]~DUPLICATE                                                     ;                  ;                       ;
; vmicro16_soc:soc|timer_apb:timr0|r_counter[5]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|timer_apb:timr0|r_counter[5]~DUPLICATE                                                     ;                  ;                       ;
; vmicro16_soc:soc|timer_apb:timr0|r_counter[9]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|timer_apb:timr0|r_counter[9]~DUPLICATE                                                     ;                  ;                       ;
; vmicro16_soc:soc|timer_apb:timr0|r_counter[11]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|timer_apb:timr0|r_counter[11]~DUPLICATE                                                    ;                  ;                       ;
; vmicro16_soc:soc|timer_apb:timr0|r_counter[13]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|timer_apb:timr0|r_counter[13]~DUPLICATE                                                    ;                  ;                       ;
; vmicro16_soc:soc|timer_apb:timr0|r_counter[14]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|timer_apb:timr0|r_counter[14]~DUPLICATE                                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_bram_apb:instr_rom_apb|vmicro16_bram:bram_apb|mem_out[3]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_bram_apb:instr_rom_apb|vmicro16_bram:bram_apb|mem_out[3]~DUPLICATE                ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|int_pending                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|int_pending~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr[2]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr[2]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr[3]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr[3]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr[11]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr[11]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr[13]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr[13]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr[14]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr[14]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rda[0]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rda[0]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rda[3]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rda[3]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rda[10]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rda[10]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rda[12]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rda[12]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[4]~_Duplicate_1                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[4]~_Duplicate_1DUPLICATE                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[10]~_Duplicate_1                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[10]~_Duplicate_1DUPLICATE                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[11]~_Duplicate_1                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[11]~_Duplicate_1DUPLICATE                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_pc[2]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_pc[2]~DUPLICATE                                                ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_pc[11]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_pc[11]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_state.STATE_IF                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_state.STATE_IF~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|ints_vector[11]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|ints_vector[11]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr|mem_out[0]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr|mem_out[0]~DUPLICATE  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr[1]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr[1]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr[3]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr[3]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr[14]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr[14]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rda[6]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rda[6]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rda[8]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rda[8]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rda[9]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rda[9]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rda[11]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rda[11]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rda[12]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rda[12]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_pc[5]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_pc[5]~DUPLICATE                                                ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_pc[11]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_pc[11]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_state.STATE_FE                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_state.STATE_FE~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_state.STATE_ME                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_state.STATE_ME~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|ints_vector[13]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|ints_vector[13]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr[0]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr[0]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr[5]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr[5]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr[6]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr[6]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr[11]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr[11]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr[13]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr[13]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr[14]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr[14]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rda[1]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rda[1]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rda[2]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rda[2]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rda[4]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rda[4]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rda[11]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rda[11]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rda[12]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rda[12]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_pc[0]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_pc[0]~DUPLICATE                                                ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_state.STATE_FE                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_state.STATE_FE~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_state.STATE_HALT                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_state.STATE_HALT~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_state.STATE_IF                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_state.STATE_IF~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_state.STATE_R1                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_state.STATE_R1~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_state.STATE_R2                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_state.STATE_R2~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|ints_vector[0]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|ints_vector[0]~DUPLICATE                   ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|ints_vector[3]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|ints_vector[3]~DUPLICATE                   ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|ints_vector[8]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|ints_vector[8]~DUPLICATE                   ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|int_pending                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|int_pending~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[1]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[1]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[2]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[2]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[3]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[3]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[5]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[5]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[9]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[9]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[12]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[12]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[13]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[13]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[14]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[14]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rda[0]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rda[0]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rda[1]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rda[1]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rda[9]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rda[9]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rda[10]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rda[10]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rda[14]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rda[14]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_mem_scratch_req                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_mem_scratch_req~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_state.STATE_FE                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_state.STATE_FE~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_state.STATE_HALT                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_state.STATE_HALT~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_state.STATE_ME                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_state.STATE_ME~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_state.STATE_R1                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_state.STATE_R1~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|ints_vector[1]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|ints_vector[1]~DUPLICATE                   ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|ints_vector[11]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|ints_vector[11]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|ints_vector[12]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|ints_vector[12]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr[4]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr[4]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rda[4]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rda[4]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rda[15]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rda[15]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc[0]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc[0]~DUPLICATE                                                ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc[4]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc[4]~DUPLICATE                                                ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc[5]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc[5]~DUPLICATE                                                ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc[12]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc[12]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc[13]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc[13]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc[15]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc[15]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_state.STATE_HALT                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_state.STATE_HALT~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_state.STATE_ME                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_state.STATE_ME~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_state.STATE_R1                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_state.STATE_R1~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_state.STATE_R2                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_state.STATE_R2~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|ints_vector[15]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2~DUPLICATE           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|int_pending                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|int_pending~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr[1]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr[1]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr[2]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr[2]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr[4]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr[4]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr[11]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr[11]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr[13]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr[13]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr[14]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr[14]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[0]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[0]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[1]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[1]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[2]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[2]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[3]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[3]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[4]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[4]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[6]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[6]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[7]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[7]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[8]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[8]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[9]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[9]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[14]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[14]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_mem_scratch_req                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_mem_scratch_req~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_state.STATE_ME                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_state.STATE_ME~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_state.STATE_R1                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_state.STATE_R1~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|ints_vector[12]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|ints_vector[12]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|ints_vector[13]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|ints_vector[13]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[0]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[0]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[3]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[3]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[4]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[4]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[5]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[5]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[12]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[12]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[13]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[13]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[14]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr[14]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[1]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[1]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[2]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[2]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[3]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[3]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[6]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[6]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[7]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[7]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[8]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[8]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[9]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[9]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[10]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[10]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[12]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[12]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[15]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[15]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[11]~_Duplicate_1                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[11]~_Duplicate_1DUPLICATE                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_pc[13]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_pc[13]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_state.STATE_HALT                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_state.STATE_HALT~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_state.STATE_IF                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_state.STATE_IF~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_state.STATE_ME                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_state.STATE_ME~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_state.STATE_R1                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_state.STATE_R1~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[8]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[8]~DUPLICATE                   ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[11]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[11]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[15]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2~DUPLICATE           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|int_pending                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|int_pending~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr[3]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr[3]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr[11]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr[11]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr[12]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr[12]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[1]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[1]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[2]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[2]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[7]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[7]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[8]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[8]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[10]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[10]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[12]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[12]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_pc[0]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_pc[0]~DUPLICATE                                                ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_pc[1]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_pc[1]~DUPLICATE                                                ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_pc[5]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_pc[5]~DUPLICATE                                                ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_pc[9]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_pc[9]~DUPLICATE                                                ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_pc[10]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_pc[10]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state.STATE_FE                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state.STATE_FE~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state.STATE_HALT                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state.STATE_HALT~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state.STATE_IF                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state.STATE_IF~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state.STATE_ME                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state.STATE_ME~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state.STATE_R1                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state.STATE_R1~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state.STATE_R2                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state.STATE_R2~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|M_PSELx                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                          ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[4]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[4]~DUPLICATE                   ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[9]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[9]~DUPLICATE                   ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[12]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[12]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[14]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[14]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[0]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[0]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[2]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[2]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[4]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[4]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[5]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[5]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[7]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[7]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[11]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[11]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[13]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr[13]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[0]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[0]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[1]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[1]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[4]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[4]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[7]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[7]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[11]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[11]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[12]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[12]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[15]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[15]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_pc[2]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_pc[2]~DUPLICATE                                                ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_state.STATE_ME                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_state.STATE_ME~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_state.STATE_R1                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_state.STATE_R1~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|M_PSELx                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                          ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|ints_vector[1]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|ints_vector[1]~DUPLICATE                   ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|ints_vector[2]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|ints_vector[2]~DUPLICATE                   ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|ints_vector[4]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|ints_vector[4]~DUPLICATE                   ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|ints_vector[6]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|ints_vector[6]~DUPLICATE                   ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|ints_vector[7]                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|ints_vector[7]~DUPLICATE                   ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|ints_vector[13]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|ints_vector[13]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|int_pending                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|int_pending~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[1]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[1]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[3]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[3]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[4]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[4]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[11]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[11]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[12]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[12]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[13]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[13]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[14]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr[14]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rda[1]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rda[1]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rda[6]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rda[6]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rda[9]                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rda[9]~DUPLICATE                                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rda[13]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rda[13]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rda[15]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rda[15]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_pc[5]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_pc[5]~DUPLICATE                                                ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_pc[14]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_pc[14]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_pc[15]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_pc[15]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_state.STATE_IF                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_state.STATE_IF~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_state.STATE_ME                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_state.STATE_ME~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_state.STATE_R1                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_state.STATE_R1~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_state.STATE_R2                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_state.STATE_R2~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[5]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[5]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|ints_vector[7]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|ints_vector[7]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|ints_vector[13]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|ints_vector[13]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2~DUPLICATE          ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|ints_vector[10]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|ints_vector[10]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|ints_vector[15]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr[5]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr[5]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[13]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[3]~_Duplicate_1                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[3]~_Duplicate_1DUPLICATE                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|ints_vector[11]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|ints_vector[11]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|ints_vector[14]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|ints_vector[14]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|ints_vector[15]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_pc[4]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_pc[4]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|ints_vector[6]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|ints_vector[6]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|ints_vector[11]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|ints_vector[11]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr[9]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr[9]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_pc[3]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_pc[3]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_pc[5]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_pc[5]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_pc[8]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_pc[8]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_pc[9]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_pc[9]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_pc[11]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_pc[11]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|ints_vector[12]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|ints_vector[12]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[5]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[5]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_pc[11]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_pc[11]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|ints_vector[12]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|ints_vector[12]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr[10]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr[10]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_pc[2]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_pc[2]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|ints_vector[3]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|ints_vector[3]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|ints_vector[10]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|ints_vector[10]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|ints_vector[11]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|ints_vector[11]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|ints_vector[13]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|ints_vector[13]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[13]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|ints_vector[8]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|ints_vector[8]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|ints_vector[9]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|ints_vector[9]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|ints_vector[11]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|ints_vector[11]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr[7]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr[7]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[13]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|ints_vector[10]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|ints_vector[10]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|ints_vector[11]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|ints_vector[11]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2~DUPLICATE          ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[0]~_Duplicate_1                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[0]~_Duplicate_1DUPLICATE                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_pc[1]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_pc[1]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_pc[3]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_pc[3]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_pc[14]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_pc[14]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|ints_vector[6]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|ints_vector[6]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|ints_vector[7]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|ints_vector[7]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|ints_vector[8]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|ints_vector[8]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|ints_vector[12]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|ints_vector[12]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_pc[11]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_pc[11]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_pc[13]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_pc[13]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_pc[14]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_pc[14]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_pc[15]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_pc[15]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|ints_vector[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|ints_vector[0]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|ints_vector[6]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|ints_vector[6]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|ints_vector[10]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|ints_vector[10]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[13]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[13]~_Duplicate_1                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[13]~_Duplicate_1DUPLICATE                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|M_PADDR[11]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|M_PADDR[11]~DUPLICATE                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|ints_vector[5]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|ints_vector[5]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|ints_vector[6]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|ints_vector[6]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|ints_vector[12]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|ints_vector[12]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_pc[11]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_pc[11]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_pc[14]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_pc[14]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[5]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[5]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[13]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|ints_vector[3]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|ints_vector[3]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[7]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[7]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[9]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[9]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[10]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[10]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[4]~_Duplicate_1                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[4]~_Duplicate_1DUPLICATE                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[9]~_Duplicate_1                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[9]~_Duplicate_1DUPLICATE                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_pc[1]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_pc[1]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_pc[8]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_pc[8]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|ints_vector[10]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|ints_vector[10]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|ints_vector[12]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|ints_vector[12]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[7]~_Duplicate_1                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[7]~_Duplicate_1DUPLICATE                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_pc[8]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_pc[8]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_pc[14]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_pc[14]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|ints_vector[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|ints_vector[0]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|ints_vector[1]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|ints_vector[1]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|ints_vector[9]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|ints_vector[9]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[7]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[7]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_pc[9]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_pc[9]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_pc[13]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_pc[13]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_pc[14]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_pc[14]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_pc[15]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_pc[15]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|ints_vector[6]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|ints_vector[6]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|ints_vector[11]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|ints_vector[11]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|ints_vector[14]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|ints_vector[14]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|ints_vector[1]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|ints_vector[1]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|ints_vector[5]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|ints_vector[5]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|ints_vector[13]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|ints_vector[13]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_pc[2]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_pc[2]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_pc[4]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_pc[4]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|ints_vector[7]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|ints_vector[7]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|ints_vector[13]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|ints_vector[13]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2~DUPLICATE          ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr[10]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr[10]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[13]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_pc[10]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_pc[10]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_pc[13]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_pc[13]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|ints_vector[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|ints_vector[0]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|ints_vector[8]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|ints_vector[8]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|ints_vector[10]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|ints_vector[10]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|ints_vector[14]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|ints_vector[14]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|ints_vector[15]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[5]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[5]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[10]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[10]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_pc[0]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_pc[0]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_pc[5]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_pc[5]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_pc[8]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_pc[8]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|ints_vector[6]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|ints_vector[6]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|ints_vector[13]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|ints_vector[13]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|ints_vector[15]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_pc[5]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_pc[5]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_pc[11]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_pc[11]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_pc[13]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_pc[13]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[6]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[6]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[7]~_Duplicate_1                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[7]~_Duplicate_1DUPLICATE                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_pc[8]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_pc[8]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_pc[10]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_pc[10]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_pc[11]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_pc[11]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rda[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rda[13]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|ints_vector[7]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|ints_vector[7]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_pc[1]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_pc[1]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_pc[3]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_pc[3]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_pc[5]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_pc[5]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_pc[8]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_pc[8]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|ints_vector[4]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|ints_vector[4]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|ints_vector[8]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|ints_vector[8]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|ints_vector[13]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|ints_vector[13]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr[6]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr[6]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_pc[0]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_pc[0]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_pc[8]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_pc[8]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_pc[13]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_pc[13]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_pc[14]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_pc[14]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_pc[15]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_pc[15]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|ints_vector[1]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|ints_vector[1]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|ints_vector[6]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|ints_vector[6]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|ints_vector[14]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|ints_vector[14]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_pc[2]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_pc[2]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_pc[10]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_pc[10]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|ints_vector[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|ints_vector[0]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|ints_vector[8]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|ints_vector[8]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_pc[1]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_pc[1]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|M_PADDR[23]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|M_PADDR[23]~DUPLICATE                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|ints_vector[14]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|ints_vector[14]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|ints_vector[15]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[7]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[7]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_pc[13]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_pc[13]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_pc[15]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_pc[15]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|ints_vector[3]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|ints_vector[3]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|ints_vector[5]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|ints_vector[5]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|ints_vector[10]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|ints_vector[10]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|ints_vector[15]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[7]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[7]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[5]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[5]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[6]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[6]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_pc[14]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_pc[14]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|ints_vector[10]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|ints_vector[10]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_cmp_flags[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_cmp_flags[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_pc[1]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_pc[1]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_pc[3]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_pc[3]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_pc[4]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_pc[4]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_pc[5]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_pc[5]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_pc[1]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_pc[1]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_pc[5]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_pc[5]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|ints_vector[8]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|ints_vector[8]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2~DUPLICATE          ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr[6]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr[6]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_pc[1]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_pc[1]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_pc[9]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_pc[9]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_pc[11]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_pc[11]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|ints_vector[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|ints_vector[0]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|ints_vector[7]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|ints_vector[7]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|ints_vector[10]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|ints_vector[10]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr[9]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr[9]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rda[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rda[13]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_pc[9]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_pc[9]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|ints_vector[7]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|ints_vector[7]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|ints_vector[11]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|ints_vector[11]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|ints_vector[12]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|ints_vector[12]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|ints_vector[15]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2~DUPLICATE          ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_pc[0]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_pc[0]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_pc[5]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_pc[5]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_pc[10]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_pc[10]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|regs_use_int                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|regs_use_int~DUPLICATE                                          ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|ints_vector[5]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|ints_vector[5]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|ints_vector[15]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr[7]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr[7]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[8]~_Duplicate_1                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[8]~_Duplicate_1DUPLICATE                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_pc[4]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_pc[4]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_pc[5]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_pc[5]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_pc[11]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_pc[11]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_pc[14]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_pc[14]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|ints_vector[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|ints_vector[0]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|ints_vector[7]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|ints_vector[7]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|ints_vector[15]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[6]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[6]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[7]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[7]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[9]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[9]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_pc[13]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_pc[13]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|ints_vector[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|ints_vector[0]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr[5]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr[5]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr[6]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr[6]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr[7]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr[7]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[0]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[0]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[1]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[1]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[2]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[2]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[4]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[4]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[9]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[9]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[13]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[13]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[14]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[14]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|ints_vector[6]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|ints_vector[6]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[5]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[5]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[10]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[10]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_pc[3]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_pc[3]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_pc[13]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_pc[13]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_pc[14]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_pc[14]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_pc[15]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_pc[15]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr[6]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr[6]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr[9]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr[9]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr[10]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr[10]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[8]~_Duplicate_1                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[8]~_Duplicate_1DUPLICATE                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_pc[3]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_pc[3]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_pc[8]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_pc[8]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|M_PSELx                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|M_PSELx~DUPLICATE                         ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|ints_vector[15]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr[6]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr[6]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[13]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_pc[0]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_pc[0]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|M_PADDR[20]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|M_PADDR[20]~DUPLICATE                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|ints_vector[3]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|ints_vector[3]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|ints_vector[4]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|ints_vector[4]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|ints_vector[12]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|ints_vector[12]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_pc[4]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_pc[4]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_pc[14]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_pc[14]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_pc[15]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_pc[15]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|M_PADDR[18]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|M_PADDR[18]~DUPLICATE                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|ints_vector[5]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|ints_vector[5]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|ints_vector[6]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|ints_vector[6]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[13]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|ints_vector[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|ints_vector[0]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[9]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[9]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[13]~_Duplicate_1                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[13]~_Duplicate_1DUPLICATE                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_pc[11]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_pc[11]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_pc[15]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_pc[15]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|ints_vector[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|ints_vector[0]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|ints_vector[1]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|ints_vector[1]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|ints_vector[13]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|ints_vector[13]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|mmu_state.MMU_STATE_T2~DUPLICATE          ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr[6]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr[6]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[14]~_Duplicate_1                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[14]~_Duplicate_1DUPLICATE                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_pc[0]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_pc[0]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_pc[2]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_pc[2]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_pc[11]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_pc[11]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|ints_vector[10]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|ints_vector[10]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[5]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[5]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[6]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[6]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[10]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[10]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr|mem_out[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr|mem_out[3]~DUPLICATE ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[5]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[5]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[6]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[6]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[10]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[10]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_pc[11]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_pc[11]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_pc[13]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_pc[13]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|ints_vector[12]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|ints_vector[12]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|ints_vector[14]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|ints_vector[14]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|ints_vector[15]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[3]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[3]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[7]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[7]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[2]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[2]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[13]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_pc[3]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_pc[3]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[0]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[0]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[6]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[6]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[7]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[7]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[9]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[9]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rda[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rda[13]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_pc[13]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_pc[13]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_pc[15]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_pc[15]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|ints_vector[1]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|ints_vector[1]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|ints_vector[11]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|ints_vector[11]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|ints_vector[13]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|ints_vector[13]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|int_pending                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|int_pending~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr[9]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr[9]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[1]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[1]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[6]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[6]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_pc[0]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_pc[0]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_pc[5]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_pc[5]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_pc[13]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_pc[13]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|M_PADDR[18]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|M_PADDR[18]~DUPLICATE                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|ints_vector[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|ints_vector[0]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|ints_vector[9]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|ints_vector[9]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|ints_vector[14]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|ints_vector[14]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr[2]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr[2]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr[5]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr[5]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr[8]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr[8]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rda[13]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rda[13]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rda[15]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rda[15]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[4]~_Duplicate_1                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[4]~_Duplicate_1DUPLICATE                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_mem_scratch_req                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_mem_scratch_req~DUPLICATE                                     ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_pc[5]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_pc[5]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_pc[11]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_pc[11]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_pc[12]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_pc[12]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_pc[13]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_pc[13]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_state.STATE_R2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_state.STATE_R2~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|ints_vector[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|ints_vector[0]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|ints_vector[2]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|ints_vector[2]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|ints_vector[5]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|ints_vector[5]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|ints_vector[11]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|ints_vector[11]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rda[3]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rda[3]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rda[5]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rda[5]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[8]~_Duplicate_1                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[8]~_Duplicate_1DUPLICATE                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_pc[4]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_pc[4]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|ints_vector[4]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|ints_vector[4]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|ints_vector[10]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|ints_vector[10]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|ints_vector[11]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|ints_vector[11]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[1]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[1]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[4]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[4]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[9]                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[9]~DUPLICATE                                            ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[11]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[11]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[12]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[12]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[13]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[13]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[14]                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[14]~DUPLICATE                                           ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[0]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[0]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[4]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[4]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[7]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[7]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[8]                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[8]~DUPLICATE                                        ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[10]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[10]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[11]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[11]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[12]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[12]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[14]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[14]~DUPLICATE                                       ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_pc[5]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_pc[5]~DUPLICATE                                               ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_state.STATE_FE                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_state.STATE_FE~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_state.STATE_HALT                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_state.STATE_HALT~DUPLICATE                                    ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_state.STATE_IF                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_state.STATE_IF~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_state.STATE_ME                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_state.STATE_ME~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_state.STATE_R1                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_state.STATE_R1~DUPLICATE                                      ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|ints_vector[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|ints_vector[0]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|ints_vector[1]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|ints_vector[1]~DUPLICATE                  ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|ints_vector[15]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|ints_vector[15]~DUPLICATE                 ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio0_apb|gpio[0]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_gpio_apb:gpio0_apb|gpio[0]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[4]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[4]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[6]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[6]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[9]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[9]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[10]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[10]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[12]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[12]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[14]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[14]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[15]                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[15]~DUPLICATE                                             ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio2_apb|gpio[0]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_gpio_apb:gpio2_apb|gpio[0]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio2_apb|gpio[1]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_gpio_apb:gpio2_apb|gpio[1]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio2_apb|gpio[2]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_gpio_apb:gpio2_apb|gpio[2]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio2_apb|gpio[5]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_gpio_apb:gpio2_apb|gpio[5]~DUPLICATE                                              ;                  ;                       ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio2_apb|gpio[6]                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vmicro16_soc:soc|vmicro16_gpio_apb:gpio2_apb|gpio[6]~DUPLICATE                                              ;                  ;                       ;
+---------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 74913 ) ; 0.00 % ( 0 / 74913 )       ; 0.00 % ( 0 / 74913 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 74913 ) ; 0.00 % ( 0 / 74913 )       ; 0.00 % ( 0 / 74913 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 74913 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/uni/vmicro16/vmicro16/proj/quartus/output_files/quartus.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 29,810 / 32,070       ; 93 %  ;
; ALMs needed [=A-B+C]                                        ; 29,810                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 32,070 / 32,070       ; 100 % ;
;         [a] ALMs used for LUT logic and registers           ; 11,307                ;       ;
;         [b] ALMs used for LUT logic                         ; 15,118                ;       ;
;         [c] ALMs used for registers                         ; 5,645                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2,530 / 32,070        ; 8 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 270 / 32,070          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 11                    ;       ;
;         [c] Due to LAB input limits                         ; 259                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 3,207 / 3,207         ; 100 % ;
;     -- Logic LABs                                           ; 3,207                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 38,640                ;       ;
;     -- 7 input functions                                    ; 533                   ;       ;
;     -- 6 input functions                                    ; 18,056                ;       ;
;     -- 5 input functions                                    ; 5,745                 ;       ;
;     -- 4 input functions                                    ; 4,948                 ;       ;
;     -- <=3 input functions                                  ; 9,358                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 7,191                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 37,509                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 33,903 / 64,140       ; 53 %  ;
;         -- Secondary logic registers                        ; 3,606 / 64,140        ; 6 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 36,073                ;       ;
;         -- Routing optimization registers                   ; 1,436                 ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 56 / 457              ; 12 %  ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 76 / 397              ; 19 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 159,744 / 4,065,280   ; 4 %   ;
; Total block memory implementation bits                      ; 778,240 / 4,065,280   ; 19 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 64 / 87               ; 74 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 34.0% / 33.4% / 35.9% ;       ;
; Peak interconnect usage (total/H/V)                         ; 52.8% / 50.8% / 64.0% ;       ;
; Maximum fan-out                                             ; 37649                 ;       ;
; Highest non-global fan-out                                  ; 23588                 ;       ;
; Total fan-out                                               ; 333246                ;       ;
; Average fan-out                                             ; 3.99                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                            ;
+-------------------------------------------------------------+-------------------------+--------------------------------+
; Statistic                                                   ; Top                     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 29810 / 32070 ( 93 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 29810                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 32070 / 32070 ( 100 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 11307                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 15118                   ; 0                              ;
;         [c] ALMs used for registers                         ; 5645                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                       ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2530 / 32070 ( 8 % )    ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 270 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                       ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 11                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 259                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Difficulty packing design                                   ; Low                     ; Low                            ;
;                                                             ;                         ;                                ;
; Total LABs:  partially or completely used                   ; 3207 / 3207 ( 100 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 3207                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Combinational ALUT usage for logic                          ; 38640                   ; 0                              ;
;     -- 7 input functions                                    ; 533                     ; 0                              ;
;     -- 6 input functions                                    ; 18056                   ; 0                              ;
;     -- 5 input functions                                    ; 5745                    ; 0                              ;
;     -- 4 input functions                                    ; 4948                    ; 0                              ;
;     -- <=3 input functions                                  ; 9358                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 7191                    ; 0                              ;
; Memory ALUT usage                                           ; 0                       ; 0                              ;
;     -- 64-address deep                                      ; 0                       ; 0                              ;
;     -- 32-address deep                                      ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Dedicated logic registers                                   ; 0                       ; 0                              ;
;     -- By type:                                             ;                         ;                                ;
;         -- Primary logic registers                          ; 33903 / 64140 ( 53 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 3606 / 64140 ( 6 % )    ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                         ;                                ;
;         -- Design implementation registers                  ; 36073                   ; 0                              ;
;         -- Routing optimization registers                   ; 1436                    ; 0                              ;
;                                                             ;                         ;                                ;
;                                                             ;                         ;                                ;
; Virtual pins                                                ; 0                       ; 0                              ;
; I/O pins                                                    ; 56                      ; 0                              ;
; I/O registers                                               ; 0                       ; 0                              ;
; Total block memory bits                                     ; 159744                  ; 0                              ;
; Total block memory implementation bits                      ; 778240                  ; 0                              ;
; M10K block                                                  ; 76 / 397 ( 19 % )       ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 64 / 87 ( 73 % )        ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                         ;                                ;
; Connections                                                 ;                         ;                                ;
;     -- Input Connections                                    ; 0                       ; 0                              ;
;     -- Registered Input Connections                         ; 0                       ; 0                              ;
;     -- Output Connections                                   ; 0                       ; 0                              ;
;     -- Registered Output Connections                        ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Internal Connections                                        ;                         ;                                ;
;     -- Total Connections                                    ; 335037                  ; 0                              ;
;     -- Registered Connections                               ; 97065                   ; 0                              ;
;                                                             ;                         ;                                ;
; External Connections                                        ;                         ;                                ;
;     -- Top                                                  ; 0                       ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Partition Interface                                         ;                         ;                                ;
;     -- Input Ports                                          ; 5                       ; 0                              ;
;     -- Output Ports                                         ; 51                      ; 0                              ;
;     -- Bidir Ports                                          ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Registered Ports                                            ;                         ;                                ;
;     -- Registered Input Ports                               ; 0                       ; 0                              ;
;     -- Registered Output Ports                              ; 0                       ; 0                              ;
;                                                             ;                         ;                                ;
; Port Connectivity                                           ;                         ;                                ;
;     -- Input Ports driven by GND                            ; 0                       ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                       ; 0                              ;
;     -- Input Ports with no Source                           ; 0                       ; 0                              ;
;     -- Output Ports with no Source                          ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                       ; 0                              ;
+-------------------------------------------------------------+-------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLK50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 37649                 ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[0] ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1] ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2] ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3] ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LEDS[0] ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[1] ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[2] ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[3] ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[4] ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[5] ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[6] ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDS[7] ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TXD     ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; ssd0[0] ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd0[1] ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd0[2] ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd0[3] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd0[4] ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd0[5] ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd0[6] ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd1[0] ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd1[1] ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd1[2] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd1[3] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd1[4] ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd1[5] ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd1[6] ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd2[0] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd2[1] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd2[2] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd2[3] ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd2[4] ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd2[5] ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd2[6] ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd3[0] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd3[1] ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd3[2] ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd3[3] ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd3[4] ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd3[5] ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd3[6] ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd4[0] ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd4[1] ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd4[2] ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd4[3] ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd4[4] ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd4[5] ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd4[6] ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd5[0] ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd5[1] ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd5[2] ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd5[3] ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd5[4] ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd5[5] ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ssd5[6] ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 4 / 32 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 8 / 80 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 30 / 32 ( 94 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; ssd4[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; ssd5[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; ssd5[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; ssd5[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; ssd3[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; ssd2[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; ssd3[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; ssd5[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; ssd5[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; ssd3[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; ssd3[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; ssd3[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; ssd2[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; ssd2[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; ssd2[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; ssd3[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; ssd3[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; ssd1[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; ssd2[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; ssd2[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; ssd0[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; ssd0[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; ssd0[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; ssd2[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLK50                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; ssd0[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; ssd1[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; ssd1[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; ssd0[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; ssd0[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; ssd1[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; ssd0[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; ssd1[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; ssd1[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; ssd1[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; TXD                             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDS[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDS[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDS[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; ssd4[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; ssd5[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; LEDS[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDS[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDS[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDS[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; ssd4[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; ssd4[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; ssd4[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDS[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; ssd4[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; ssd4[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; ssd5[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; TXD      ; Incomplete set of assignments ;
; LEDS[0]  ; Incomplete set of assignments ;
; LEDS[1]  ; Incomplete set of assignments ;
; LEDS[2]  ; Incomplete set of assignments ;
; LEDS[3]  ; Incomplete set of assignments ;
; LEDS[4]  ; Incomplete set of assignments ;
; LEDS[5]  ; Incomplete set of assignments ;
; LEDS[6]  ; Incomplete set of assignments ;
; LEDS[7]  ; Incomplete set of assignments ;
; ssd0[0]  ; Incomplete set of assignments ;
; ssd0[1]  ; Incomplete set of assignments ;
; ssd0[2]  ; Incomplete set of assignments ;
; ssd0[3]  ; Incomplete set of assignments ;
; ssd0[4]  ; Incomplete set of assignments ;
; ssd0[5]  ; Incomplete set of assignments ;
; ssd0[6]  ; Incomplete set of assignments ;
; ssd1[0]  ; Incomplete set of assignments ;
; ssd1[1]  ; Incomplete set of assignments ;
; ssd1[2]  ; Incomplete set of assignments ;
; ssd1[3]  ; Incomplete set of assignments ;
; ssd1[4]  ; Incomplete set of assignments ;
; ssd1[5]  ; Incomplete set of assignments ;
; ssd1[6]  ; Incomplete set of assignments ;
; ssd2[0]  ; Incomplete set of assignments ;
; ssd2[1]  ; Incomplete set of assignments ;
; ssd2[2]  ; Incomplete set of assignments ;
; ssd2[3]  ; Incomplete set of assignments ;
; ssd2[4]  ; Incomplete set of assignments ;
; ssd2[5]  ; Incomplete set of assignments ;
; ssd2[6]  ; Incomplete set of assignments ;
; ssd3[0]  ; Incomplete set of assignments ;
; ssd3[1]  ; Incomplete set of assignments ;
; ssd3[2]  ; Incomplete set of assignments ;
; ssd3[3]  ; Incomplete set of assignments ;
; ssd3[4]  ; Incomplete set of assignments ;
; ssd3[5]  ; Incomplete set of assignments ;
; ssd3[6]  ; Incomplete set of assignments ;
; ssd4[0]  ; Incomplete set of assignments ;
; ssd4[1]  ; Incomplete set of assignments ;
; ssd4[2]  ; Incomplete set of assignments ;
; ssd4[3]  ; Incomplete set of assignments ;
; ssd4[4]  ; Incomplete set of assignments ;
; ssd4[5]  ; Incomplete set of assignments ;
; ssd4[6]  ; Incomplete set of assignments ;
; ssd5[0]  ; Incomplete set of assignments ;
; ssd5[1]  ; Incomplete set of assignments ;
; ssd5[2]  ; Incomplete set of assignments ;
; ssd5[3]  ; Incomplete set of assignments ;
; ssd5[4]  ; Incomplete set of assignments ;
; ssd5[5]  ; Incomplete set of assignments ;
; ssd5[6]  ; Incomplete set of assignments ;
; SW[1]    ; Incomplete set of assignments ;
; SW[2]    ; Incomplete set of assignments ;
; SW[3]    ; Incomplete set of assignments ;
; CLK50    ; Incomplete set of assignments ;
; SW[0]    ; Incomplete set of assignments ;
; TXD      ; Missing location assignment   ;
+----------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                              ; Entity Name          ; Library Name ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |top_ms                                            ; 29809.5 (0.5)        ; 32069.5 (0.5)                    ; 2529.5 (0.0)                                      ; 269.5 (0.0)                      ; 0.0 (0.0)            ; 38640 (1)           ; 37509 (0)                 ; 0 (0)         ; 159744            ; 76    ; 64         ; 56   ; 0            ; |top_ms                                                                                                                                          ; top_ms               ; work         ;
;    |seven_display:ssd_0|                           ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|seven_display:ssd_0                                                                                                                      ; seven_display        ; work         ;
;    |seven_display:ssd_1|                           ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|seven_display:ssd_1                                                                                                                      ; seven_display        ; work         ;
;    |seven_display:ssd_2|                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|seven_display:ssd_2                                                                                                                      ; seven_display        ; work         ;
;    |seven_display:ssd_3|                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|seven_display:ssd_3                                                                                                                      ; seven_display        ; work         ;
;    |seven_display:ssd_4|                           ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|seven_display:ssd_4                                                                                                                      ; seven_display        ; work         ;
;    |seven_display:ssd_5|                           ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|seven_display:ssd_5                                                                                                                      ; seven_display        ; work         ;
;    |vmicro16_soc:soc|                              ; 29789.4 (0.0)        ; 32048.0 (0.0)                    ; 2528.1 (0.0)                                      ; 269.5 (0.0)                      ; 0.0 (0.0)            ; 38597 (0)           ; 37509 (0)                 ; 0 (0)         ; 159744            ; 76    ; 64         ; 0    ; 0            ; |top_ms|vmicro16_soc:soc                                                                                                                         ; vmicro16_soc         ; work         ;
;       |apb_intercon_s:apb|                         ; 1458.8 (1446.3)      ; 1554.9 (1540.9)                  ; 119.1 (117.6)                                     ; 22.9 (22.9)                      ; 0.0 (0.0)            ; 2325 (2300)         ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|apb_intercon_s:apb                                                                                                      ; apb_intercon_s       ; work         ;
;          |addr_dec:gen_pselx_dec.paddr_dec|        ; 12.5 (12.5)          ; 14.0 (14.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|apb_intercon_s:apb|addr_dec:gen_pselx_dec.paddr_dec                                                                     ; addr_dec             ; work         ;
;       |apb_intercon_s:apb_instr_intercon|          ; 514.1 (514.1)        ; 524.3 (524.3)                    ; 18.2 (18.2)                                       ; 8.0 (8.0)                        ; 0.0 (0.0)            ; 1508 (1508)         ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|apb_intercon_s:apb_instr_intercon                                                                                       ; apb_intercon_s       ; work         ;
;       |apb_uart_tx:uart0_apb|                      ; 106.7 (0.0)          ; 129.1 (0.0)                      ; 22.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 152 (0)             ; 180 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|apb_uart_tx:uart0_apb                                                                                                   ; apb_uart_tx          ; work         ;
;          |uart_fifo:uart_fifo|                     ; 106.7 (1.3)          ; 129.1 (1.5)                      ; 22.4 (0.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 152 (2)             ; 180 (3)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo                                                                               ; uart_fifo            ; work         ;
;             |fifo:tx_fifo|                         ; 50.3 (50.3)          ; 77.8 (77.8)                      ; 27.4 (27.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 142 (142)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo                                                                  ; fifo                 ; work         ;
;             |uart:uart_inst|                       ; 49.8 (49.8)          ; 49.8 (49.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (95)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|uart:uart_inst                                                                ; uart                 ; work         ;
;       |pow_reset:por_inst|                         ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|pow_reset:por_inst                                                                                                      ; pow_reset            ; work         ;
;       |timer_apb:timr0|                            ; 56.0 (56.0)          ; 61.2 (61.2)                      ; 6.2 (6.2)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 65 (65)             ; 89 (89)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|timer_apb:timr0                                                                                                         ; timer_apb            ; work         ;
;       |vmicro16_bram_apb:instr_rom_apb|            ; 15.0 (0.0)           ; 15.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_bram_apb:instr_rom_apb                                                                                         ; vmicro16_bram_apb    ; work         ;
;          |vmicro16_bram:bram_apb|                  ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_bram_apb:instr_rom_apb|vmicro16_bram:bram_apb                                                                  ; vmicro16_bram        ; work         ;
;       |vmicro16_bram_ex_apb:bram_apb|              ; 18.9 (18.9)          ; 22.3 (22.3)                      ; 3.5 (3.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (33)             ; 1 (1)                     ; 0 (0)         ; 94208             ; 12    ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_bram_ex_apb:bram_apb                                                                                           ; vmicro16_bram_ex_apb ; work         ;
;          |vmicro16_bram:bram_apb|                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_bram_ex_apb:bram_apb|vmicro16_bram:bram_apb                                                                    ; vmicro16_bram        ; work         ;
;             |altsyncram:mem_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_bram_ex_apb:bram_apb|vmicro16_bram:bram_apb|altsyncram:mem_rtl_0                                               ; altsyncram           ; work         ;
;                |altsyncram_tev1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_bram_ex_apb:bram_apb|vmicro16_bram:bram_apb|altsyncram:mem_rtl_0|altsyncram_tev1:auto_generated                ; altsyncram_tev1      ; work         ;
;          |vmicro16_bram:ram_exflags|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 28672             ; 4     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_bram_ex_apb:bram_apb|vmicro16_bram:ram_exflags                                                                 ; vmicro16_bram        ; work         ;
;             |altsyncram:mem_rtl_0|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 28672             ; 4     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_bram_ex_apb:bram_apb|vmicro16_bram:ram_exflags|altsyncram:mem_rtl_0                                            ; altsyncram           ; work         ;
;                |altsyncram_acv1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 28672             ; 4     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_bram_ex_apb:bram_apb|vmicro16_bram:ram_exflags|altsyncram:mem_rtl_0|altsyncram_acv1:auto_generated             ; altsyncram_acv1      ; work         ;
;       |vmicro16_core:cores[0].c1|                  ; 433.2 (172.5)        ; 494.8 (187.2)                    ; 64.6 (16.3)                                       ; 3.0 (1.6)                        ; 0.0 (0.0)            ; 536 (276)           ; 573 (122)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[0].c1                                                                                               ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[0].c1|branch:branch_check                                                                           ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 121.5 (121.5)        ; 134.8 (134.8)                    ; 14.0 (14.0)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu                                                                              ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 57.9 (56.3)          ; 75.9 (74.6)                      ; 18.4 (18.8)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 23 (20)             ; 195 (191)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu                                                                         ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                      ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                 ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated  ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                    ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.1 (12.1)          ; 13.3 (13.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_dec:dec                                                                              ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 36.7 (36.7)          ; 40.7 (40.7)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs                                                                            ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 31.8 (31.8)          ; 42.2 (42.2)                      ; 10.7 (10.7)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs_intr                                                                       ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[10].c1|                 ; 423.5 (168.1)        ; 490.3 (180.8)                    ; 67.3 (12.8)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 539 (275)           ; 583 (129)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[10].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[10].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 123.2 (123.2)        ; 129.3 (129.3)                    ; 6.6 (6.6)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 58.2 (55.5)          ; 79.5 (76.8)                      ; 21.3 (21.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 13.2 (13.2)          ; 14.4 (14.4)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 25.7 (25.7)          ; 42.9 (42.9)                      ; 17.3 (17.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 34.2 (34.2)          ; 42.3 (42.3)                      ; 8.2 (8.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[11].c1|                 ; 411.8 (171.6)        ; 492.4 (181.8)                    ; 84.6 (12.5)                                       ; 4.0 (2.3)                        ; 0.0 (0.0)            ; 539 (275)           ; 574 (120)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[11].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[11].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 121.8 (121.8)        ; 133.0 (133.0)                    ; 11.3 (11.3)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 57.8 (54.8)          ; 78.8 (76.3)                      ; 21.8 (22.3)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 11.2 (11.2)          ; 11.7 (11.7)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 20.4 (20.4)          ; 43.3 (43.3)                      ; 23.0 (23.0)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 28.0 (28.0)          ; 42.7 (42.7)                      ; 15.4 (15.4)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[12].c1|                 ; 426.5 (174.0)        ; 494.1 (182.9)                    ; 74.1 (11.7)                                       ; 6.5 (2.8)                        ; 0.0 (0.0)            ; 539 (275)           ; 580 (126)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[12].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[12].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 118.8 (118.8)        ; 127.5 (127.5)                    ; 9.7 (9.7)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 62.9 (60.2)          ; 81.7 (79.2)                      ; 19.9 (20.1)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.0 (12.0)          ; 12.8 (12.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 21.3 (21.3)          ; 44.4 (44.4)                      ; 23.1 (23.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 36.9 (36.9)          ; 43.7 (43.7)                      ; 8.6 (8.6)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[13].c1|                 ; 431.2 (175.0)        ; 484.1 (177.8)                    ; 59.5 (6.8)                                        ; 6.5 (3.9)                        ; 0.0 (0.0)            ; 539 (275)           ; 575 (122)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[13].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[13].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 120.5 (120.5)        ; 127.8 (127.8)                    ; 8.2 (8.2)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 60.9 (58.3)          ; 78.6 (75.7)                      ; 18.4 (18.3)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 25 (20)             ; 197 (192)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.1 (12.1)          ; 13.3 (13.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 27.7 (27.7)          ; 43.5 (43.5)                      ; 15.8 (15.8)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 34.2 (34.2)          ; 42.1 (42.1)                      ; 8.8 (8.8)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[14].c1|                 ; 435.8 (168.3)        ; 482.0 (180.0)                    ; 48.7 (12.7)                                       ; 2.5 (1.0)                        ; 0.0 (0.0)            ; 539 (275)           ; 577 (125)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[14].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[14].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 126.9 (126.9)        ; 129.7 (129.7)                    ; 2.8 (2.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 60.7 (58.1)          ; 73.7 (71.2)                      ; 13.9 (14.1)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 25 (20)             ; 196 (191)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 13.1 (13.1)          ; 13.4 (13.4)                      ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 28.5 (28.5)          ; 41.6 (41.6)                      ; 13.1 (13.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 37.3 (37.3)          ; 42.6 (42.6)                      ; 5.8 (5.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[15].c1|                 ; 436.2 (173.3)        ; 486.9 (178.5)                    ; 54.8 (8.3)                                        ; 4.0 (3.1)                        ; 0.0 (0.0)            ; 538 (275)           ; 577 (125)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[15].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[15].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 123.9 (123.9)        ; 131.0 (131.0)                    ; 7.7 (7.7)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 62.5 (60.5)          ; 77.5 (75.5)                      ; 15.0 (15.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 196 (192)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 13.2 (13.2)          ; 13.8 (13.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 28.3 (28.3)          ; 43.0 (43.0)                      ; 14.8 (14.8)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 34.3 (34.3)          ; 42.2 (42.2)                      ; 8.2 (8.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[16].c1|                 ; 423.5 (168.9)        ; 493.9 (179.4)                    ; 72.4 (11.7)                                       ; 2.0 (1.2)                        ; 0.0 (0.0)            ; 538 (275)           ; 572 (118)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[16].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[16].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 120.1 (120.1)        ; 132.8 (132.8)                    ; 12.8 (12.8)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 60.8 (58.8)          ; 82.2 (80.3)                      ; 21.5 (21.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 24 (20)             ; 198 (194)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.1 (12.1)          ; 12.7 (12.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 25.5 (25.5)          ; 43.1 (43.1)                      ; 17.6 (17.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 35.0 (35.0)          ; 42.7 (42.7)                      ; 8.2 (8.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[17].c1|                 ; 432.8 (169.5)        ; 480.5 (173.3)                    ; 51.6 (6.4)                                        ; 4.0 (2.6)                        ; 0.0 (0.0)            ; 539 (275)           ; 579 (124)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[17].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[17].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 121.3 (121.3)        ; 130.5 (130.5)                    ; 9.5 (9.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 64.6 (61.9)          ; 78.1 (75.4)                      ; 13.9 (13.9)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 25 (20)             ; 199 (194)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.2 (12.2)          ; 13.4 (13.4)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 28.7 (28.7)          ; 42.2 (42.2)                      ; 13.5 (13.5)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 35.5 (35.5)          ; 41.9 (41.9)                      ; 7.1 (7.1)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[18].c1|                 ; 425.2 (170.3)        ; 490.5 (179.5)                    ; 66.3 (9.7)                                        ; 1.0 (0.6)                        ; 0.0 (0.0)            ; 539 (275)           ; 577 (123)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[18].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[18].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 123.2 (123.2)        ; 133.8 (133.8)                    ; 10.7 (10.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 57.4 (54.7)          ; 77.7 (75.3)                      ; 20.5 (20.8)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.4 (12.4)          ; 13.1 (13.1)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 25.2 (25.2)          ; 42.6 (42.6)                      ; 17.4 (17.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 36.0 (36.0)          ; 43.2 (43.2)                      ; 7.3 (7.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[19].c1|                 ; 442.5 (170.5)        ; 484.3 (176.0)                    ; 47.3 (8.7)                                        ; 5.6 (3.3)                        ; 0.0 (0.0)            ; 539 (275)           ; 582 (127)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[19].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[19].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 131.9 (131.9)        ; 135.0 (135.0)                    ; 3.7 (3.7)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 60.8 (58.1)          ; 76.2 (73.7)                      ; 15.8 (15.9)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 25 (20)             ; 199 (194)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.4 (12.4)          ; 12.8 (12.8)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 31.9 (31.9)          ; 41.6 (41.6)                      ; 9.9 (9.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 34.2 (34.2)          ; 41.7 (41.7)                      ; 8.5 (8.5)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[1].c1|                  ; 415.8 (170.1)        ; 481.8 (176.8)                    ; 71.1 (9.2)                                        ; 5.2 (2.5)                        ; 0.0 (0.0)            ; 537 (275)           ; 569 (118)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[1].c1                                                                                               ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[1].c1|branch:branch_check                                                                           ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 118.6 (118.6)        ; 126.3 (126.3)                    ; 8.2 (8.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 194 (194)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu                                                                              ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 67.9 (66.0)          ; 78.7 (76.7)                      ; 12.4 (12.3)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 24 (20)             ; 195 (191)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu                                                                         ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                      ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                 ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated  ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                    ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 11.6 (11.6)          ; 13.2 (13.2)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_dec:dec                                                                              ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 16.3 (16.3)          ; 42.9 (42.9)                      ; 26.8 (26.8)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs                                                                            ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 30.6 (30.6)          ; 42.8 (42.8)                      ; 12.7 (12.7)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs_intr                                                                       ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[20].c1|                 ; 430.5 (175.0)        ; 482.2 (181.8)                    ; 57.2 (10.2)                                       ; 5.5 (3.3)                        ; 0.0 (0.0)            ; 539 (275)           ; 583 (128)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[20].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[20].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 120.9 (120.9)        ; 129.8 (129.8)                    ; 9.6 (9.6)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 57.2 (54.7)          ; 73.9 (71.6)                      ; 17.6 (17.8)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 25 (20)             ; 199 (194)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 11.2 (11.2)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 32.1 (32.1)          ; 42.6 (42.6)                      ; 10.6 (10.6)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 32.3 (32.3)          ; 41.8 (41.8)                      ; 10.0 (10.0)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[21].c1|                 ; 439.6 (174.1)        ; 509.3 (183.7)                    ; 75.3 (12.2)                                       ; 5.5 (2.6)                        ; 0.0 (0.0)            ; 539 (275)           ; 579 (123)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[21].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[21].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 127.0 (127.0)        ; 140.8 (140.8)                    ; 15.3 (15.3)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 59.4 (56.9)          ; 84.1 (81.8)                      ; 25.3 (25.4)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 25 (20)             ; 200 (195)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 13.1 (13.1)          ; 14.0 (14.0)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 29.1 (29.1)          ; 42.8 (42.8)                      ; 14.3 (14.3)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 36.2 (36.2)          ; 43.0 (43.0)                      ; 7.0 (7.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[22].c1|                 ; 407.6 (162.3)        ; 405.6 (161.4)                    ; 0.0 (0.0)                                         ; 2.0 (0.9)                        ; 0.0 (0.0)            ; 539 (275)           ; 572 (121)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[22].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[22].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 88.2 (88.2)          ; 88.2 (88.2)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 59.7 (57.2)          ; 69.2 (66.7)                      ; 9.7 (9.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 25 (20)             ; 195 (190)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.4 (8.4)            ; 8.4 (8.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 16.8 (16.8)          ; 39.7 (39.7)                      ; 22.8 (22.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 30.3 (30.3)          ; 38.1 (38.1)                      ; 8.6 (8.6)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[23].c1|                 ; 417.7 (170.2)        ; 492.5 (181.6)                    ; 77.4 (12.3)                                       ; 2.5 (0.9)                        ; 0.0 (0.0)            ; 538 (275)           ; 577 (126)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[23].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[23].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 119.3 (119.3)        ; 132.5 (132.5)                    ; 13.3 (13.3)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 57.0 (55.0)          ; 78.2 (76.2)                      ; 21.3 (21.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 195 (191)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.7 (12.7)          ; 13.3 (13.3)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 25.2 (25.2)          ; 42.6 (42.6)                      ; 17.9 (17.9)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 32.6 (32.6)          ; 43.3 (43.3)                      ; 11.7 (11.7)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[24].c1|                 ; 434.7 (171.8)        ; 448.9 (172.4)                    ; 15.2 (1.2)                                        ; 1.0 (0.6)                        ; 0.0 (0.0)            ; 538 (275)           ; 582 (129)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[24].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[24].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 101.7 (101.7)        ; 101.7 (101.7)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 59.0 (56.8)          ; 81.5 (79.5)                      ; 22.7 (22.8)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 24 (20)             ; 197 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 11.3 (11.3)          ; 12.9 (12.9)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 33.0 (33.0)          ; 40.1 (40.1)                      ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 32.9 (32.9)          ; 39.3 (39.3)                      ; 6.7 (6.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[25].c1|                 ; 438.9 (171.3)        ; 477.2 (173.3)                    ; 44.8 (7.0)                                        ; 6.6 (4.9)                        ; 0.0 (0.0)            ; 539 (275)           ; 578 (123)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[25].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[25].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 125.7 (125.7)        ; 133.3 (133.3)                    ; 7.6 (7.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 62.2 (59.5)          ; 74.6 (71.9)                      ; 12.9 (12.9)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 25 (20)             ; 199 (194)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 11.8 (11.8)          ; 13.6 (13.6)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 30.5 (30.5)          ; 41.1 (41.1)                      ; 11.1 (11.1)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 36.8 (36.8)          ; 40.7 (40.7)                      ; 4.5 (4.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[26].c1|                 ; 429.2 (169.4)        ; 498.7 (181.6)                    ; 73.0 (13.5)                                       ; 3.5 (1.3)                        ; 0.0 (0.0)            ; 539 (275)           ; 581 (127)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[26].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[26].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 128.7 (128.7)        ; 135.8 (135.8)                    ; 9.0 (9.0)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 54.3 (52.0)          ; 84.3 (82.0)                      ; 30.2 (30.2)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.4 (12.4)          ; 12.5 (12.5)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 26.5 (26.5)          ; 42.6 (42.6)                      ; 16.1 (16.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 37.0 (37.0)          ; 40.8 (40.8)                      ; 4.2 (4.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[27].c1|                 ; 423.3 (169.5)        ; 416.3 (165.9)                    ; 0.0 (0.0)                                         ; 7.1 (3.6)                        ; 0.0 (0.0)            ; 539 (275)           ; 580 (125)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[27].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[27].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 92.4 (92.4)          ; 91.8 (91.8)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 54.5 (51.9)          ; 70.6 (68.1)                      ; 17.7 (17.8)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 25 (20)             ; 199 (194)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.3 (8.3)            ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 28.7 (28.7)          ; 39.7 (39.7)                      ; 11.0 (11.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 35.3 (35.3)          ; 39.7 (39.7)                      ; 5.5 (5.5)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[28].c1|                 ; 438.0 (173.7)        ; 481.9 (177.4)                    ; 50.2 (6.6)                                        ; 6.3 (2.9)                        ; 0.0 (0.0)            ; 539 (275)           ; 581 (126)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[28].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[28].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 129.0 (129.0)        ; 130.5 (130.5)                    ; 3.7 (3.7)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 57.4 (55.1)          ; 78.3 (75.5)                      ; 21.3 (20.7)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 25 (20)             ; 199 (194)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 13.1 (13.1)          ; 13.3 (13.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 25.9 (25.9)          ; 41.1 (41.1)                      ; 15.6 (15.6)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 38.1 (38.1)          ; 40.4 (40.4)                      ; 2.9 (2.9)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[29].c1|                 ; 415.8 (165.4)        ; 414.2 (164.6)                    ; 0.0 (0.0)                                         ; 1.6 (0.8)                        ; 0.0 (0.0)            ; 539 (275)           ; 589 (133)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[29].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[29].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 93.5 (93.5)          ; 93.2 (93.2)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 59.0 (56.3)          ; 69.8 (67.3)                      ; 11.0 (11.2)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (20)             ; 200 (195)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.1 (8.1)            ; 8.1 (8.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 24.7 (24.7)          ; 39.6 (39.6)                      ; 15.0 (15.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 33.0 (33.0)          ; 38.3 (38.3)                      ; 5.6 (5.6)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[2].c1|                  ; 430.7 (170.2)        ; 483.5 (178.9)                    ; 55.7 (10.7)                                       ; 3.0 (2.0)                        ; 0.0 (0.0)            ; 536 (275)           ; 576 (123)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[2].c1                                                                                               ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[2].c1|branch:branch_check                                                                           ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 120.3 (120.3)        ; 129.4 (129.4)                    ; 9.1 (9.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 192 (192)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu                                                                              ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 60.7 (59.1)          ; 78.2 (76.5)                      ; 18.1 (18.0)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 24 (20)             ; 197 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu                                                                         ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                      ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                 ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated  ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.6 (1.6)            ; 1.7 (1.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                    ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 11.7 (11.7)          ; 12.3 (12.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_dec:dec                                                                              ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 31.9 (31.9)          ; 42.0 (42.0)                      ; 10.2 (10.2)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs                                                                            ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 35.0 (35.0)          ; 41.7 (41.7)                      ; 7.1 (7.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs_intr                                                                       ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[30].c1|                 ; 411.9 (163.4)        ; 408.2 (162.3)                    ; 0.0 (0.0)                                         ; 3.7 (1.1)                        ; 0.0 (0.0)            ; 539 (275)           ; 583 (128)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[30].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[30].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 86.1 (86.1)          ; 86.1 (86.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 61.4 (58.8)          ; 72.7 (70.8)                      ; 12.8 (13.5)                                       ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 25 (20)             ; 199 (194)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.2 (8.2)            ; 8.2 (8.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 21.4 (21.4)          ; 39.3 (39.3)                      ; 18.3 (18.3)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 31.7 (31.7)          ; 38.9 (38.9)                      ; 7.9 (7.9)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[31].c1|                 ; 416.9 (169.2)        ; 421.1 (168.1)                    ; 6.6 (0.0)                                         ; 2.4 (1.2)                        ; 0.0 (0.0)            ; 538 (275)           ; 570 (120)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[31].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[31].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 90.7 (90.7)          ; 90.7 (90.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 61.0 (58.7)          ; 71.7 (70.0)                      ; 11.3 (11.8)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 24 (20)             ; 194 (190)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.6 (8.6)            ; 8.6 (8.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 18.8 (18.8)          ; 40.3 (40.3)                      ; 21.7 (21.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 28.3 (28.3)          ; 41.2 (41.2)                      ; 13.5 (13.5)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[32].c1|                 ; 425.6 (167.2)        ; 472.1 (177.2)                    ; 49.9 (11.2)                                       ; 3.4 (1.2)                        ; 0.0 (0.0)            ; 538 (275)           ; 582 (132)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[32].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[32].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 124.5 (124.5)        ; 129.1 (129.1)                    ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 59.0 (57.0)          ; 72.7 (70.7)                      ; 15.6 (15.6)                                       ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 24 (20)             ; 194 (190)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.5 (12.5)          ; 13.0 (13.0)                      ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 29.3 (29.3)          ; 39.0 (39.0)                      ; 9.7 (9.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 32.0 (32.0)          ; 40.0 (40.0)                      ; 8.3 (8.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[33].c1|                 ; 428.4 (170.5)        ; 431.8 (169.6)                    ; 6.8 (1.0)                                         ; 3.4 (1.8)                        ; 0.0 (0.0)            ; 539 (275)           ; 571 (119)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[33].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[33].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 92.7 (92.7)          ; 92.3 (92.3)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 60.5 (57.8)          ; 76.5 (74.0)                      ; 17.0 (17.2)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 196 (191)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.0 (12.0)          ; 12.6 (12.6)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 28.3 (28.3)          ; 39.9 (39.9)                      ; 11.6 (11.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 33.2 (33.2)          ; 40.1 (40.1)                      ; 7.1 (7.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[34].c1|                 ; 437.5 (170.0)        ; 492.8 (181.7)                    ; 58.8 (13.8)                                       ; 3.5 (2.1)                        ; 0.0 (0.0)            ; 539 (275)           ; 576 (122)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[34].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[34].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 128.3 (128.3)        ; 133.6 (133.6)                    ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 60.2 (57.5)          ; 79.8 (77.1)                      ; 19.8 (19.8)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.9 (12.9)          ; 12.9 (12.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 32.0 (32.0)          ; 41.0 (41.0)                      ; 9.2 (9.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 33.0 (33.0)          ; 42.7 (42.7)                      ; 10.8 (10.8)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[35].c1|                 ; 414.7 (162.8)        ; 412.1 (161.3)                    ; 0.0 (0.0)                                         ; 2.6 (1.4)                        ; 0.0 (0.0)            ; 539 (275)           ; 579 (125)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[35].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[35].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 89.3 (89.3)          ; 89.3 (89.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 65.2 (62.7)          ; 76.3 (74.1)                      ; 11.8 (12.1)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.6 (8.6)            ; 8.6 (8.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 26.4 (26.4)          ; 39.2 (39.2)                      ; 12.8 (12.8)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 37.2 (37.2)          ; 36.8 (36.8)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[36].c1|                 ; 423.4 (167.4)        ; 420.9 (166.4)                    ; 0.0 (0.0)                                         ; 2.5 (1.0)                        ; 0.0 (0.0)            ; 539 (275)           ; 579 (125)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[36].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[36].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 90.2 (90.2)          ; 90.0 (90.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 60.2 (57.6)          ; 77.2 (74.7)                      ; 17.2 (17.3)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.6 (8.6)            ; 8.6 (8.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 31.6 (31.6)          ; 38.6 (38.6)                      ; 7.1 (7.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 35.3 (35.3)          ; 39.7 (39.7)                      ; 5.4 (5.4)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[37].c1|                 ; 433.2 (167.8)        ; 495.1 (183.7)                    ; 64.2 (17.0)                                       ; 2.4 (1.1)                        ; 0.0 (0.0)            ; 539 (275)           ; 580 (126)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[37].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[37].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 125.3 (125.3)        ; 131.7 (131.7)                    ; 6.5 (6.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 56.9 (54.4)          ; 81.7 (79.2)                      ; 25.2 (25.2)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.2 (12.2)          ; 12.2 (12.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 34.9 (34.9)          ; 43.3 (43.3)                      ; 8.4 (8.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 35.2 (35.2)          ; 41.5 (41.5)                      ; 7.0 (7.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[38].c1|                 ; 417.6 (166.5)        ; 416.1 (165.7)                    ; 0.0 (0.0)                                         ; 1.5 (0.7)                        ; 0.0 (0.0)            ; 539 (275)           ; 582 (126)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[38].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[38].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 88.3 (88.3)          ; 88.3 (88.3)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 56.3 (54.1)          ; 75.9 (73.7)                      ; 19.7 (19.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (20)             ; 200 (195)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.3 (8.3)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 30.2 (30.2)          ; 38.5 (38.5)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 32.8 (32.8)          ; 38.7 (38.7)                      ; 6.6 (6.6)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[39].c1|                 ; 433.2 (166.2)        ; 435.9 (165.1)                    ; 5.2 (0.0)                                         ; 2.6 (1.1)                        ; 0.0 (0.0)            ; 538 (275)           ; 575 (124)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[39].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[39].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 111.1 (111.1)        ; 110.4 (110.4)                    ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 62.9 (60.9)          ; 72.6 (71.1)                      ; 10.4 (10.9)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 24 (20)             ; 195 (191)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.1 (8.1)            ; 8.1 (8.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 28.5 (28.5)          ; 40.0 (40.0)                      ; 11.5 (11.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 31.0 (31.0)          ; 39.3 (39.3)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[3].c1|                  ; 428.2 (169.4)        ; 481.9 (177.5)                    ; 56.6 (9.5)                                        ; 2.9 (1.5)                        ; 0.0 (0.0)            ; 537 (275)           ; 578 (125)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[3].c1                                                                                               ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[3].c1|branch:branch_check                                                                           ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 122.6 (122.6)        ; 129.7 (129.7)                    ; 7.2 (7.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu                                                                              ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 62.1 (59.7)          ; 77.7 (75.7)                      ; 16.2 (16.3)                                       ; 0.6 (0.4)                        ; 0.0 (0.0)            ; 24 (20)             ; 197 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu                                                                         ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                      ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                 ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated  ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.2 (2.2)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                    ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.1 (12.1)          ; 12.8 (12.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_dec:dec                                                                              ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 28.2 (28.2)          ; 42.2 (42.2)                      ; 14.0 (14.0)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs                                                                            ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 33.1 (33.1)          ; 41.1 (41.1)                      ; 8.6 (8.6)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs_intr                                                                       ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[40].c1|                 ; 413.2 (162.9)        ; 410.2 (161.8)                    ; 0.0 (0.0)                                         ; 3.0 (1.1)                        ; 0.0 (0.0)            ; 538 (275)           ; 584 (133)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[40].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[40].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 89.5 (89.5)          ; 88.8 (88.8)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 59.4 (57.4)          ; 71.2 (69.2)                      ; 12.0 (12.0)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 24 (20)             ; 195 (191)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.7 (8.7)            ; 8.7 (8.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 25.8 (25.8)          ; 40.2 (40.2)                      ; 14.6 (14.6)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 37.4 (37.4)          ; 38.9 (38.9)                      ; 2.3 (2.3)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[41].c1|                 ; 406.0 (161.5)        ; 402.6 (160.3)                    ; 0.0 (0.0)                                         ; 3.4 (1.2)                        ; 0.0 (0.0)            ; 539 (275)           ; 581 (130)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[41].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[41].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 88.3 (88.3)          ; 87.2 (87.2)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 61.1 (58.8)          ; 68.4 (65.9)                      ; 7.6 (7.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 25 (20)             ; 195 (190)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.6 (8.6)            ; 8.6 (8.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 32.1 (32.1)          ; 38.6 (38.6)                      ; 6.8 (6.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 35.6 (35.6)          ; 38.9 (38.9)                      ; 3.9 (3.9)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[42].c1|                 ; 421.5 (165.3)        ; 419.9 (164.9)                    ; 0.0 (0.0)                                         ; 1.6 (0.5)                        ; 0.0 (0.0)            ; 539 (275)           ; 575 (122)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[42].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[42].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 91.9 (91.9)          ; 91.9 (91.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 58.1 (55.5)          ; 73.9 (71.9)                      ; 16.5 (17.2)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 25 (20)             ; 197 (192)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.6 (8.6)            ; 8.6 (8.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 22.5 (22.5)          ; 40.1 (40.1)                      ; 17.6 (17.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 33.7 (33.7)          ; 40.1 (40.1)                      ; 6.8 (6.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[43].c1|                 ; 422.2 (169.5)        ; 492.8 (180.9)                    ; 72.6 (12.5)                                       ; 2.0 (1.2)                        ; 0.0 (0.0)            ; 539 (275)           ; 582 (128)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[43].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[43].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 119.5 (119.5)        ; 130.5 (130.5)                    ; 11.0 (11.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 64.9 (62.4)          ; 82.7 (80.2)                      ; 18.3 (18.3)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.2 (12.2)          ; 13.2 (13.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 23.2 (23.2)          ; 42.9 (42.9)                      ; 19.7 (19.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 32.3 (32.3)          ; 42.0 (42.0)                      ; 10.0 (10.0)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[44].c1|                 ; 423.3 (170.7)        ; 492.6 (177.8)                    ; 70.6 (7.7)                                        ; 1.3 (0.6)                        ; 0.0 (0.0)            ; 539 (275)           ; 579 (123)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[44].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[44].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 128.0 (128.0)        ; 129.2 (129.2)                    ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 51.5 (48.9)          ; 82.1 (79.7)                      ; 30.7 (31.0)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 25 (20)             ; 200 (195)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.4 (2.4)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 13.2 (13.2)          ; 14.5 (14.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 26.5 (26.5)          ; 44.1 (44.1)                      ; 17.7 (17.7)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 32.4 (32.4)          ; 44.0 (44.0)                      ; 12.0 (12.0)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[45].c1|                 ; 452.8 (174.6)        ; 496.5 (177.9)                    ; 48.9 (6.7)                                        ; 5.1 (3.5)                        ; 0.0 (0.0)            ; 539 (275)           ; 583 (130)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[45].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[45].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 126.3 (126.3)        ; 137.5 (137.5)                    ; 11.3 (11.3)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 67.1 (64.8)          ; 84.8 (82.4)                      ; 18.4 (18.4)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 25 (20)             ; 197 (192)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 13.3 (13.3)          ; 13.3 (13.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 36.1 (36.1)          ; 40.2 (40.2)                      ; 4.4 (4.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 34.0 (34.0)          ; 41.9 (41.9)                      ; 8.4 (8.4)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[46].c1|                 ; 438.4 (170.2)        ; 491.9 (179.0)                    ; 59.6 (11.2)                                       ; 6.0 (2.4)                        ; 0.0 (0.0)            ; 539 (275)           ; 584 (130)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[46].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[46].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 127.4 (127.4)        ; 131.7 (131.7)                    ; 5.2 (5.2)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 59.4 (56.7)          ; 80.9 (78.3)                      ; 22.1 (22.1)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 13.0 (13.0)          ; 13.1 (13.1)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 31.2 (31.2)          ; 44.1 (44.1)                      ; 13.3 (13.3)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 36.2 (36.2)          ; 42.1 (42.1)                      ; 7.8 (7.8)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[47].c1|                 ; 421.8 (172.4)        ; 495.7 (179.4)                    ; 79.9 (10.5)                                       ; 6.0 (3.4)                        ; 0.0 (0.0)            ; 538 (275)           ; 577 (126)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[47].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[47].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 113.8 (113.8)        ; 132.8 (132.8)                    ; 19.2 (19.2)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 67.6 (65.6)          ; 84.8 (82.9)                      ; 18.8 (18.9)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 24 (20)             ; 195 (191)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 11.9 (11.9)          ; 12.8 (12.8)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 23.2 (23.2)          ; 42.9 (42.9)                      ; 19.9 (19.9)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 32.4 (32.4)          ; 42.0 (42.0)                      ; 10.3 (10.3)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[48].c1|                 ; 431.2 (174.4)        ; 492.7 (183.1)                    ; 67.7 (12.7)                                       ; 6.2 (4.1)                        ; 0.0 (0.0)            ; 538 (275)           ; 580 (129)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[48].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[48].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 121.6 (121.6)        ; 130.5 (130.5)                    ; 9.5 (9.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 61.3 (59.3)          ; 80.2 (78.2)                      ; 19.7 (19.7)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 24 (20)             ; 195 (191)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.2 (12.2)          ; 12.2 (12.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 24.6 (24.6)          ; 42.5 (42.5)                      ; 18.4 (18.4)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 36.1 (36.1)          ; 43.2 (43.2)                      ; 7.4 (7.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[49].c1|                 ; 430.8 (170.6)        ; 486.7 (177.3)                    ; 60.3 (9.0)                                        ; 4.5 (2.4)                        ; 0.0 (0.0)            ; 539 (275)           ; 586 (135)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[49].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[49].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 123.5 (123.5)        ; 132.0 (132.0)                    ; 8.7 (8.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 62.0 (59.3)          ; 77.3 (75.0)                      ; 15.3 (15.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 195 (190)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 13.3 (13.3)          ; 14.0 (14.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 27.1 (27.1)          ; 43.1 (43.1)                      ; 16.3 (16.3)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 33.4 (33.4)          ; 42.0 (42.0)                      ; 10.3 (10.3)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[4].c1|                  ; 434.8 (171.5)        ; 483.5 (180.3)                    ; 54.1 (11.7)                                       ; 5.5 (2.9)                        ; 0.0 (0.0)            ; 538 (275)           ; 571 (119)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[4].c1                                                                                               ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[4].c1|branch:branch_check                                                                           ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 123.2 (123.2)        ; 130.1 (130.1)                    ; 6.9 (6.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu                                                                              ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 62.0 (59.6)          ; 74.4 (72.4)                      ; 13.8 (14.1)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 24 (20)             ; 196 (192)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu                                                                         ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                      ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                 ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated  ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                    ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.9 (12.9)          ; 13.4 (13.4)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_dec:dec                                                                              ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 30.0 (30.0)          ; 42.3 (42.3)                      ; 12.5 (12.5)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs                                                                            ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 34.3 (34.3)          ; 41.9 (41.9)                      ; 8.7 (8.7)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs_intr                                                                       ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[50].c1|                 ; 434.6 (172.4)        ; 481.0 (179.8)                    ; 50.2 (9.7)                                        ; 3.8 (2.2)                        ; 0.0 (0.0)            ; 539 (275)           ; 582 (129)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[50].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[50].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 129.2 (129.2)        ; 131.2 (131.2)                    ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 56.6 (54.3)          ; 72.3 (69.8)                      ; 16.4 (16.3)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 25 (20)             ; 197 (192)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.2 (12.2)          ; 12.5 (12.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 29.7 (29.7)          ; 41.9 (41.9)                      ; 12.2 (12.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 33.9 (33.9)          ; 42.4 (42.4)                      ; 9.2 (9.2)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[51].c1|                 ; 418.5 (169.5)        ; 475.0 (169.9)                    ; 61.5 (2.7)                                        ; 5.0 (2.3)                        ; 0.0 (0.0)            ; 539 (275)           ; 578 (123)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[51].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[51].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 118.2 (118.2)        ; 129.5 (129.5)                    ; 12.2 (12.2)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 65.8 (63.1)          ; 81.0 (78.8)                      ; 16.8 (17.3)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 25 (20)             ; 199 (194)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.5 (12.5)          ; 13.5 (13.5)                      ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 17.0 (17.0)          ; 41.0 (41.0)                      ; 24.0 (24.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 34.8 (34.8)          ; 39.4 (39.4)                      ; 4.6 (4.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[52].c1|                 ; 412.5 (163.3)        ; 409.0 (161.0)                    ; 0.0 (0.0)                                         ; 3.5 (2.4)                        ; 0.0 (0.0)            ; 539 (275)           ; 581 (127)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[52].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[52].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 89.3 (89.3)          ; 89.1 (89.1)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 55.4 (52.9)          ; 73.6 (71.1)                      ; 18.3 (18.3)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 33.7 (33.7)          ; 37.8 (37.8)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 34.9 (34.9)          ; 38.5 (38.5)                      ; 4.5 (4.5)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[53].c1|                 ; 429.7 (168.5)        ; 485.5 (180.2)                    ; 56.8 (12.3)                                       ; 1.1 (0.6)                        ; 0.0 (0.0)            ; 539 (275)           ; 571 (119)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[53].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[53].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 126.0 (126.0)        ; 129.8 (129.8)                    ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 59.6 (57.1)          ; 77.0 (74.5)                      ; 17.7 (17.7)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 25 (20)             ; 196 (191)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.4 (12.4)          ; 12.8 (12.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 27.5 (27.5)          ; 42.1 (42.1)                      ; 14.6 (14.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 34.7 (34.7)          ; 42.7 (42.7)                      ; 8.3 (8.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[54].c1|                 ; 414.1 (166.4)        ; 408.9 (163.2)                    ; 0.0 (0.0)                                         ; 5.3 (3.3)                        ; 0.0 (0.0)            ; 539 (275)           ; 581 (126)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[54].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[54].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 89.9 (89.9)          ; 89.3 (89.3)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 56.8 (54.3)          ; 70.3 (68.0)                      ; 14.4 (14.5)                                       ; 1.0 (0.8)                        ; 0.0 (0.0)            ; 25 (20)             ; 199 (194)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.4 (2.4)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.2 (8.2)            ; 8.1 (8.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 32.0 (32.0)          ; 39.3 (39.3)                      ; 7.5 (7.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 35.9 (35.9)          ; 38.2 (38.2)                      ; 2.5 (2.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[55].c1|                 ; 433.0 (171.4)        ; 473.4 (173.6)                    ; 44.7 (4.6)                                        ; 4.3 (2.4)                        ; 0.0 (0.0)            ; 538 (275)           ; 575 (124)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[55].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[55].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 123.7 (123.7)        ; 130.2 (130.2)                    ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 59.4 (57.4)          ; 74.3 (72.5)                      ; 16.3 (16.4)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 24 (20)             ; 195 (191)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.1 (12.1)          ; 12.7 (12.7)                      ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 32.8 (32.8)          ; 40.6 (40.6)                      ; 7.9 (7.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 33.0 (33.0)          ; 41.1 (41.1)                      ; 8.4 (8.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[56].c1|                 ; 434.4 (171.8)        ; 479.0 (176.3)                    ; 48.1 (7.0)                                        ; 3.5 (2.6)                        ; 0.0 (0.0)            ; 538 (275)           ; 580 (129)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[56].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[56].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 124.6 (124.6)        ; 127.5 (127.5)                    ; 3.5 (3.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 61.0 (59.2)          ; 76.5 (74.7)                      ; 15.5 (15.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 195 (190)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 23.6 (23.6)          ; 42.8 (42.8)                      ; 19.3 (19.3)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 38.5 (38.5)          ; 41.7 (41.7)                      ; 3.4 (3.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[57].c1|                 ; 426.3 (168.5)        ; 423.8 (167.2)                    ; 0.0 (0.0)                                         ; 2.5 (1.3)                        ; 0.0 (0.0)            ; 539 (275)           ; 575 (121)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[57].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[57].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 90.8 (90.8)          ; 90.4 (90.4)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 64.2 (61.5)          ; 74.7 (72.4)                      ; 11.0 (11.4)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.2 (12.2)          ; 13.2 (13.2)                      ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 30.7 (30.7)          ; 39.6 (39.6)                      ; 8.9 (8.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 33.4 (33.4)          ; 38.1 (38.1)                      ; 4.9 (4.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[58].c1|                 ; 428.7 (170.1)        ; 424.0 (168.3)                    ; 0.0 (0.0)                                         ; 4.7 (1.9)                        ; 0.0 (0.0)            ; 539 (275)           ; 577 (126)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[58].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[58].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 90.5 (90.5)          ; 89.9 (89.9)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 66.5 (64.0)          ; 77.1 (74.6)                      ; 11.4 (11.4)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 25 (20)             ; 195 (190)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.2 (8.2)            ; 8.1 (8.1)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 33.5 (33.5)          ; 39.9 (39.9)                      ; 6.6 (6.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 36.8 (36.8)          ; 39.9 (39.9)                      ; 4.3 (4.3)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[59].c1|                 ; 425.7 (167.6)        ; 421.9 (166.2)                    ; 0.0 (0.0)                                         ; 3.8 (1.4)                        ; 0.0 (0.0)            ; 539 (275)           ; 579 (125)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[59].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[59].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 89.9 (89.9)          ; 89.8 (89.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 61.1 (58.6)          ; 76.5 (74.2)                      ; 16.6 (16.9)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.3 (8.3)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 29.8 (29.8)          ; 39.5 (39.5)                      ; 9.7 (9.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 35.9 (35.9)          ; 40.9 (40.9)                      ; 6.0 (6.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[5].c1|                  ; 437.5 (167.5)        ; 489.1 (180.3)                    ; 55.1 (14.7)                                       ; 3.5 (1.8)                        ; 0.0 (0.0)            ; 538 (275)           ; 578 (126)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[5].c1                                                                                               ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[5].c1|branch:branch_check                                                                           ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 124.1 (124.1)        ; 133.1 (133.1)                    ; 9.1 (9.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu                                                                              ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 65.1 (63.1)          ; 79.2 (77.2)                      ; 14.6 (14.6)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 24 (20)             ; 196 (192)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu                                                                         ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                      ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                 ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated  ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                    ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.3 (12.3)          ; 12.5 (12.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_dec:dec                                                                              ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 33.9 (33.9)          ; 40.9 (40.9)                      ; 7.4 (7.4)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs                                                                            ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 33.6 (33.6)          ; 42.0 (42.0)                      ; 9.2 (9.2)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs_intr                                                                       ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[60].c1|                 ; 443.1 (173.1)        ; 488.3 (179.5)                    ; 50.1 (8.8)                                        ; 4.9 (2.3)                        ; 0.0 (0.0)            ; 539 (275)           ; 581 (126)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[60].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[60].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 124.7 (124.7)        ; 129.0 (129.0)                    ; 4.7 (4.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 65.8 (63.1)          ; 81.3 (79.1)                      ; 16.3 (16.8)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 25 (20)             ; 199 (194)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.6 (12.6)          ; 13.3 (13.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 33.5 (33.5)          ; 41.7 (41.7)                      ; 8.3 (8.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 32.8 (32.8)          ; 42.8 (42.8)                      ; 11.3 (11.3)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[61].c1|                 ; 418.1 (167.1)        ; 412.4 (164.5)                    ; 0.0 (0.0)                                         ; 5.7 (2.5)                        ; 0.0 (0.0)            ; 539 (275)           ; 582 (127)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[61].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[61].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 89.8 (89.8)          ; 89.7 (89.7)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 57.0 (54.4)          ; 70.0 (67.7)                      ; 14.3 (14.7)                                       ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 25 (20)             ; 199 (194)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 32.7 (32.7)          ; 39.4 (39.4)                      ; 6.9 (6.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 35.8 (35.8)          ; 39.2 (39.2)                      ; 4.8 (4.8)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[62].c1|                 ; 426.1 (166.6)        ; 426.1 (167.1)                    ; 0.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 539 (275)           ; 573 (119)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[62].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[62].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 91.6 (91.6)          ; 91.6 (91.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 61.3 (58.8)          ; 78.5 (76.2)                      ; 17.1 (17.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (20)             ; 198 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 27.3 (27.3)          ; 39.7 (39.7)                      ; 12.3 (12.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 34.8 (34.8)          ; 39.8 (39.8)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[63].c1|                 ; 426.4 (168.7)        ; 419.5 (162.8)                    ; 3.5 (0.0)                                         ; 10.4 (5.9)                       ; 0.0 (0.0)            ; 538 (275)           ; 580 (127)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[63].c1                                                                                              ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[63].c1|branch:branch_check                                                                          ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 92.5 (92.5)          ; 91.5 (91.5)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu                                                                             ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 64.7 (62.7)          ; 76.6 (74.8)                      ; 13.7 (14.0)                                       ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 24 (20)             ; 197 (193)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu                                                                        ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                     ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                   ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_dec:dec                                                                             ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 19.8 (19.8)          ; 39.8 (39.8)                      ; 20.0 (20.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs                                                                           ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 30.5 (30.5)          ; 39.8 (39.8)                      ; 11.0 (11.0)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs_intr                                                                      ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[6].c1|                  ; 434.9 (170.6)        ; 487.9 (180.2)                    ; 57.4 (12.3)                                       ; 4.4 (2.7)                        ; 0.0 (0.0)            ; 540 (275)           ; 583 (129)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[6].c1                                                                                               ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[6].c1|branch:branch_check                                                                           ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 123.6 (123.6)        ; 128.0 (128.0)                    ; 4.8 (4.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu                                                                              ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 60.0 (58.8)          ; 80.6 (79.3)                      ; 20.6 (20.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (25)             ; 198 (194)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu                                                                         ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                      ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                 ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated  ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                    ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.8 (12.8)          ; 13.5 (13.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_dec:dec                                                                              ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 34.4 (34.4)          ; 41.5 (41.5)                      ; 7.6 (7.6)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs                                                                            ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 32.6 (32.6)          ; 43.5 (43.5)                      ; 11.7 (11.7)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs_intr                                                                       ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[7].c1|                  ; 415.9 (168.6)        ; 484.6 (177.2)                    ; 71.4 (9.9)                                        ; 2.8 (1.3)                        ; 0.0 (0.0)            ; 539 (275)           ; 581 (127)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[7].c1                                                                                               ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[7].c1|branch:branch_check                                                                           ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 114.4 (114.4)        ; 125.8 (125.8)                    ; 11.7 (11.7)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu                                                                              ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 70.0 (69.0)          ; 83.5 (82.5)                      ; 14.3 (14.3)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 25 (24)             ; 198 (195)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu                                                                         ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                      ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                 ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated  ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                    ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.7 (12.7)          ; 12.6 (12.6)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_dec:dec                                                                              ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 20.8 (20.8)          ; 43.2 (43.2)                      ; 22.6 (22.6)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs                                                                            ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 28.9 (28.9)          ; 41.2 (41.2)                      ; 12.6 (12.6)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs_intr                                                                       ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[8].c1|                  ; 421.5 (170.4)        ; 482.2 (177.8)                    ; 62.6 (8.3)                                        ; 1.8 (0.9)                        ; 0.0 (0.0)            ; 538 (275)           ; 580 (123)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[8].c1                                                                                               ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[8].c1|branch:branch_check                                                                           ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 121.7 (121.7)        ; 127.5 (127.5)                    ; 6.2 (6.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu                                                                              ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 55.4 (53.8)          ; 76.8 (74.6)                      ; 21.4 (20.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (20)             ; 201 (197)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu                                                                         ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                      ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                 ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated  ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 1.6 (1.6)            ; 2.3 (2.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                    ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.6 (12.6)          ; 12.7 (12.7)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_dec:dec                                                                              ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 27.5 (27.5)          ; 44.0 (44.0)                      ; 16.7 (16.7)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs                                                                            ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 33.2 (33.2)          ; 42.8 (42.8)                      ; 9.9 (9.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs_intr                                                                       ; vmicro16_regs        ; work         ;
;       |vmicro16_core:cores[9].c1|                  ; 437.8 (167.9)        ; 479.5 (175.7)                    ; 43.2 (8.4)                                        ; 1.4 (0.7)                        ; 0.0 (0.0)            ; 539 (275)           ; 577 (126)                 ; 0 (0)         ; 1024              ; 1     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[9].c1                                                                                               ; vmicro16_core        ; work         ;
;          |branch:branch_check|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[9].c1|branch:branch_check                                                                           ; branch               ; work         ;
;          |vmicro16_alu:alu|                        ; 126.2 (126.2)        ; 129.9 (129.9)                    ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 193 (193)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu                                                                              ; vmicro16_alu         ; work         ;
;          |vmicro16_core_mmu:mmu|                   ; 62.7 (60.1)          ; 76.7 (74.2)                      ; 14.7 (14.9)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 25 (20)             ; 195 (190)                 ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu                                                                         ; vmicro16_core_mmu    ; work         ;
;             |vmicro16_bram:TIM0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0                                                      ; vmicro16_bram        ; work         ;
;                |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0                                 ; altsyncram           ; work         ;
;                   |altsyncram_a4v1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated  ; altsyncram_a4v1      ; work         ;
;             |vmicro16_bram:ram_sr|                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|vmicro16_bram:ram_sr                                                    ; vmicro16_bram        ; work         ;
;          |vmicro16_dec:dec|                        ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_dec:dec                                                                              ; vmicro16_dec         ; work         ;
;          |vmicro16_regs:regs|                      ; 32.8 (32.8)          ; 42.1 (42.1)                      ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs                                                                            ; vmicro16_regs        ; work         ;
;          |vmicro16_regs:regs_intr|                 ; 34.3 (34.3)          ; 41.5 (41.5)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs_intr                                                                       ; vmicro16_regs        ; work         ;
;       |vmicro16_gpio_apb:gpio0_apb|                ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_gpio_apb:gpio0_apb                                                                                             ; vmicro16_gpio_apb    ; work         ;
;       |vmicro16_gpio_apb:gpio1_apb|                ; 5.8 (5.8)            ; 6.9 (6.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb                                                                                             ; vmicro16_gpio_apb    ; work         ;
;       |vmicro16_gpio_apb:gpio2_apb|                ; 3.8 (3.8)            ; 4.5 (4.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_gpio_apb:gpio2_apb                                                                                             ; vmicro16_gpio_apb    ; work         ;
;       |vmicro16_regs_apb:regs0_apb|                ; 39.2 (0.5)           ; 54.5 (1.0)                       ; 15.8 (0.5)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 17 (2)              ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_regs_apb:regs0_apb                                                                                             ; vmicro16_regs_apb    ; work         ;
;          |vmicro16_regs:regs_apb|                  ; 38.7 (38.7)          ; 53.5 (53.5)                      ; 15.3 (15.3)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 15 (15)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top_ms|vmicro16_soc:soc|vmicro16_regs_apb:regs0_apb|vmicro16_regs:regs_apb                                                                      ; vmicro16_regs        ; work         ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                    ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name    ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; TXD     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDS[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd0[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd0[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd0[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd0[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd0[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd0[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd0[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd1[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd1[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd1[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd1[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd1[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd1[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd1[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd2[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd2[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd2[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd2[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd2[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd2[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd2[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd3[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd3[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd3[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd3[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd3[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd3[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd3[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd4[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd4[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd4[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd4[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd4[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd4[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd4[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd5[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd5[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd5[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd5[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd5[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd5[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ssd5[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[1]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLK50   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; SW[1]                                                ;                   ;         ;
; SW[2]                                                ;                   ;         ;
; SW[3]                                                ;                   ;         ;
; CLK50                                                ;                   ;         ;
; SW[0]                                                ;                   ;         ;
;      - vmicro16_soc:soc|pow_reset:por_inst|hold[2]~0 ; 0                 ; 0       ;
;      - vmicro16_soc:soc|pow_reset:por_inst|hold[1]~1 ; 0                 ; 0       ;
;      - vmicro16_soc:soc|pow_reset:por_inst|hold[0]~2 ; 0                 ; 0       ;
+------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                     ; Location             ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK50                                                                                    ; PIN_AF14             ; 37649   ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; vmicro16_soc:soc|apb_intercon_s:apb_instr_intercon|active[5]~0                           ; LABCELL_X29_Y27_N9   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_intercon_s:apb|active[5]~0                                          ; LABCELL_X31_Y34_N27  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[0][0]~4   ; MLABCELL_X47_Y24_N9  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[10][0]~2  ; MLABCELL_X47_Y24_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[11][3]~3  ; MLABCELL_X47_Y24_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[12][2]~8  ; MLABCELL_X47_Y24_N48 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[13][5]~9  ; MLABCELL_X47_Y24_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[14][5]~10 ; MLABCELL_X47_Y24_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[15][6]~11 ; MLABCELL_X47_Y24_N33 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[1][5]~5   ; MLABCELL_X47_Y24_N57 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[2][5]~6   ; MLABCELL_X47_Y24_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[3][3]~7   ; MLABCELL_X47_Y24_N27 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[4][5]~12  ; MLABCELL_X47_Y24_N36 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[5][6]~13  ; MLABCELL_X47_Y24_N51 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[6][4]~14  ; LABCELL_X48_Y25_N57  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[7][2]~15  ; LABCELL_X48_Y25_N15  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[8][2]~0   ; MLABCELL_X47_Y24_N54 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|memory[9][5]~1   ; MLABCELL_X47_Y24_N3  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|read_ptr[0]~1    ; LABCELL_X51_Y24_N6   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|fifo:tx_fifo|write_ptr[0]~1   ; LABCELL_X51_Y24_N36  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|apb_uart_tx:uart0_apb|uart_fifo:uart_fifo|uart:uart_inst|Selector28~0   ; LABCELL_X68_Y10_N30  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|pow_reset:por_inst|WideOr0                                              ; LABCELL_X11_Y2_N48   ; 23588   ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|timer_apb:timr0|Equal2~3                                                ; LABCELL_X45_Y41_N54  ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|timer_apb:timr0|r_ctrl[0]~0                                             ; LABCELL_X48_Y27_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|timer_apb:timr0|r_load[8]~0                                             ; LABCELL_X45_Y28_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|timer_apb:timr0|r_pres[0]~0                                             ; LABCELL_X40_Y30_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_bram_ex_apb:bram_apb|comb~1                                    ; MLABCELL_X47_Y28_N54 ; 8       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_bram_ex_apb:bram_apb|reg_we~0                                  ; MLABCELL_X47_Y28_N6  ; 4       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_cmp_flags[0]~2                              ; MLABCELL_X82_Y33_N51 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rda[3]~1                              ; LABCELL_X80_Y34_N3   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rda[8]~5                              ; MLABCELL_X87_Y35_N51 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_instr_rdd[0]~0                              ; LABCELL_X80_Y34_N36  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_pc[5]~4                                     ; MLABCELL_X82_Y33_N36 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_pc_saved[0]~1                               ; MLABCELL_X82_Y33_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_state.STATE_WB                              ; FF_X81_Y34_N8        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|r_state~14                                    ; LABCELL_X81_Y34_N33  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|Decoder0~0              ; LABCELL_X75_Y36_N0   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|Decoder0~1              ; LABCELL_X75_Y36_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|Decoder0~2              ; LABCELL_X75_Y36_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|Decoder0~3              ; LABCELL_X75_Y36_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|Decoder0~4              ; LABCELL_X75_Y36_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|Decoder0~5              ; LABCELL_X75_Y36_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|Decoder0~6              ; LABCELL_X75_Y36_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|Decoder0~7              ; LABCELL_X75_Y36_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|M_PADDR[8]~0            ; LABCELL_X73_Y35_N45  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|M_PADDR[8]~1            ; LABCELL_X73_Y35_N27  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|intm_we                 ; LABCELL_X73_Y35_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|per_out[0]~0            ; LABCELL_X37_Y27_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|tim0_we                 ; LABCELL_X77_Y35_N39  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_dec:dec|has_imm4~0                   ; LABCELL_X81_Y35_N36  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs_intr|regs[0][2]~1          ; LABCELL_X83_Y33_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs_intr|regs[1][0]~2          ; LABCELL_X83_Y33_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs_intr|regs[2][0]~3          ; LABCELL_X83_Y33_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs_intr|regs[3][0]~4          ; LABCELL_X83_Y33_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs_intr|regs[4][0]~6          ; LABCELL_X83_Y33_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs_intr|regs[5][3]~7          ; LABCELL_X83_Y33_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs_intr|regs[6][0]~8          ; LABCELL_X73_Y33_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs_intr|regs[7][0]~9          ; LABCELL_X73_Y33_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs|regs[0][12]~1              ; LABCELL_X83_Y33_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs|regs[1][2]~2               ; LABCELL_X83_Y33_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs|regs[2][9]~3               ; LABCELL_X83_Y33_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs|regs[3][13]~4              ; LABCELL_X83_Y33_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs|regs[4][12]~6              ; LABCELL_X83_Y33_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs|regs[5][0]~7               ; LABCELL_X77_Y33_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs|regs[6][0]~8               ; LABCELL_X83_Y33_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_regs:regs|regs[7][0]~9               ; LABCELL_X77_Y33_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|w2_PADDR[0]~0                                 ; MLABCELL_X72_Y36_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|w2_PENABLE~0                                  ; LABCELL_X74_Y33_N45  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_cmp_flags[0]~2                             ; LABCELL_X33_Y56_N54  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[12]~6                            ; LABCELL_X30_Y53_N39  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rda[1]~1                             ; LABCELL_X30_Y53_N21  ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_instr_rdd[2]~0                             ; LABCELL_X33_Y54_N21  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_pc[1]~4                                    ; LABCELL_X33_Y54_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_pc_saved[0]~1                              ; LABCELL_X33_Y54_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_state.STATE_WB                             ; FF_X33_Y56_N50       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|r_state~14                                   ; LABCELL_X27_Y54_N27  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X33_Y55_N6   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X33_Y55_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X33_Y55_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X33_Y55_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X33_Y55_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X33_Y55_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X33_Y55_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X33_Y55_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|M_PWDATA[14]~0         ; LABCELL_X33_Y48_N3   ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|M_PWDATA[14]~1         ; LABCELL_X33_Y48_N9   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X33_Y55_N33  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X40_Y35_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X29_Y55_N18  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X24_Y55_N51  ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs_intr|regs[0][9]~1         ; MLABCELL_X25_Y55_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs_intr|regs[1][12]~2        ; MLABCELL_X25_Y55_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs_intr|regs[2][1]~3         ; MLABCELL_X25_Y55_N51 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs_intr|regs[3][1]~4         ; MLABCELL_X25_Y55_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs_intr|regs[4][2]~6         ; MLABCELL_X25_Y55_N27 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs_intr|regs[5][13]~7        ; MLABCELL_X25_Y55_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs_intr|regs[6][13]~8        ; MLABCELL_X25_Y55_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs_intr|regs[7][9]~9         ; MLABCELL_X25_Y55_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs|regs[0][3]~1              ; MLABCELL_X25_Y55_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs|regs[1][0]~2              ; MLABCELL_X25_Y55_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs|regs[2][6]~3              ; MLABCELL_X25_Y55_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs|regs[3][8]~4              ; MLABCELL_X25_Y55_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs|regs[4][0]~6              ; LABCELL_X24_Y57_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs|regs[5][1]~7              ; LABCELL_X24_Y57_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs|regs[6][3]~8              ; LABCELL_X24_Y57_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_regs:regs|regs[7][6]~9              ; LABCELL_X24_Y57_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|w2_PADDR[0]~0                                ; MLABCELL_X39_Y52_N45 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_cmp_flags[0]~2                             ; LABCELL_X43_Y62_N57  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[4]~1                             ; LABCELL_X46_Y62_N15  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rda[9]~6                             ; LABCELL_X48_Y61_N48  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_instr_rdd[5]~0                             ; LABCELL_X46_Y62_N9   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_pc[7]~4                                    ; LABCELL_X50_Y61_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_pc_saved[0]~1                              ; LABCELL_X50_Y61_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_state.STATE_WB                             ; FF_X43_Y62_N26       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|r_state~14                                   ; LABCELL_X43_Y62_N6   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X40_Y59_N36  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; MLABCELL_X39_Y59_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; MLABCELL_X39_Y59_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X40_Y59_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X40_Y59_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X40_Y59_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X40_Y59_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; MLABCELL_X39_Y61_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|M_PADDR[11]~0          ; LABCELL_X36_Y72_N42  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|M_PADDR[11]~1          ; LABCELL_X37_Y59_N51  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|intm_we                ; MLABCELL_X39_Y61_N39 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X36_Y37_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X40_Y59_N57  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X46_Y62_N27  ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs_intr|regs[0][8]~1         ; LABCELL_X35_Y61_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs_intr|regs[1][13]~2        ; LABCELL_X35_Y61_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs_intr|regs[2][14]~3        ; LABCELL_X35_Y61_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs_intr|regs[3][8]~4         ; LABCELL_X35_Y61_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs_intr|regs[4][0]~6         ; LABCELL_X35_Y61_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs_intr|regs[5][15]~7        ; LABCELL_X35_Y61_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs_intr|regs[6][14]~8        ; LABCELL_X35_Y61_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs_intr|regs[7][5]~9         ; LABCELL_X35_Y61_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs|regs[0][14]~1             ; MLABCELL_X39_Y62_N27 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs|regs[1][12]~2             ; MLABCELL_X39_Y62_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs|regs[2][11]~3             ; MLABCELL_X39_Y62_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs|regs[3][11]~4             ; MLABCELL_X39_Y62_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs|regs[4][12]~6             ; MLABCELL_X39_Y62_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs|regs[5][6]~7              ; MLABCELL_X39_Y62_N36 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs|regs[6][12]~8             ; MLABCELL_X39_Y62_N39 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_regs:regs|regs[7][14]~9             ; MLABCELL_X39_Y62_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|w2_PADDR[0]~0                                ; LABCELL_X42_Y58_N24  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_cmp_flags[0]~2                             ; LABCELL_X37_Y68_N48  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[11]~6                            ; LABCELL_X33_Y72_N57  ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rda[4]~1                             ; LABCELL_X42_Y68_N9   ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_instr_rdd[7]~0                             ; LABCELL_X42_Y70_N3   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_pc[0]~4                                    ; LABCELL_X42_Y70_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_pc_saved[0]~1                              ; LABCELL_X42_Y70_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_state.STATE_WB                             ; FF_X42_Y68_N32       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|r_state~14                                   ; LABCELL_X36_Y68_N39  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X40_Y69_N54  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X36_Y73_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X36_Y73_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X39_Y70_N36 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X36_Y73_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X36_Y73_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X36_Y73_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X36_Y73_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|M_PWDATA[7]~0          ; MLABCELL_X39_Y43_N12 ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|M_PWDATA[7]~1          ; LABCELL_X37_Y53_N24  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X36_Y73_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; MLABCELL_X39_Y33_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X37_Y69_N15  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X37_Y68_N12  ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs_intr|regs[0][6]~1         ; LABCELL_X35_Y78_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs_intr|regs[1][4]~2         ; LABCELL_X35_Y78_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs_intr|regs[2][12]~3        ; LABCELL_X35_Y78_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs_intr|regs[3][14]~4        ; LABCELL_X35_Y78_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs_intr|regs[4][12]~6        ; LABCELL_X35_Y78_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs_intr|regs[5][12]~7        ; LABCELL_X35_Y78_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs_intr|regs[6][13]~8        ; LABCELL_X35_Y78_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs_intr|regs[7][10]~9        ; LABCELL_X35_Y78_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs|regs[0][0]~1              ; LABCELL_X35_Y78_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs|regs[1][12]~2             ; LABCELL_X35_Y78_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs|regs[2][10]~3             ; LABCELL_X35_Y78_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs|regs[3][14]~4             ; LABCELL_X35_Y78_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs|regs[4][1]~6              ; LABCELL_X35_Y78_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs|regs[5][15]~7             ; LABCELL_X35_Y78_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs|regs[6][3]~8              ; LABCELL_X35_Y78_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_regs:regs|regs[7][0]~9              ; LABCELL_X35_Y78_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|w2_PADDR[0]~0                                ; LABCELL_X40_Y62_N45  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_cmp_flags[0]~2                             ; MLABCELL_X28_Y71_N33 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[14]~6                            ; LABCELL_X31_Y73_N51  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rda[1]~1                             ; LABCELL_X29_Y73_N45  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_instr_rdd[14]~0                            ; LABCELL_X27_Y71_N36  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_pc[5]~4                                    ; MLABCELL_X25_Y70_N18 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_pc_saved[0]~1                              ; LABCELL_X24_Y70_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_state.STATE_WB                             ; FF_X31_Y71_N2        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|r_state~14                                   ; MLABCELL_X28_Y70_N39 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X29_Y76_N3   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X27_Y75_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X27_Y75_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X27_Y75_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X30_Y75_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X31_Y75_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X31_Y75_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X30_Y75_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|M_PADDR[11]~0          ; LABCELL_X27_Y68_N48  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|M_PADDR[11]~1          ; LABCELL_X31_Y70_N0   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X30_Y75_N21  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X40_Y35_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X30_Y70_N54  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X28_Y71_N30 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs_intr|regs[0][1]~1         ; MLABCELL_X25_Y75_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs_intr|regs[1][9]~2         ; MLABCELL_X25_Y75_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs_intr|regs[2][1]~3         ; MLABCELL_X25_Y75_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs_intr|regs[3][1]~4         ; MLABCELL_X25_Y75_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs_intr|regs[4][5]~6         ; MLABCELL_X25_Y75_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs_intr|regs[5][2]~7         ; MLABCELL_X25_Y75_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs_intr|regs[6][1]~8         ; MLABCELL_X25_Y75_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs_intr|regs[7][13]~9        ; MLABCELL_X25_Y75_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs|regs[0][11]~1             ; MLABCELL_X25_Y75_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs|regs[1][11]~2             ; MLABCELL_X25_Y75_N36 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs|regs[2][8]~3              ; MLABCELL_X25_Y75_N39 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs|regs[3][8]~4              ; MLABCELL_X25_Y75_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs|regs[4][12]~6             ; LABCELL_X31_Y77_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs|regs[5][8]~7              ; LABCELL_X31_Y77_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs|regs[6][7]~8              ; MLABCELL_X25_Y75_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_regs:regs|regs[7][3]~9              ; MLABCELL_X25_Y75_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|w2_PADDR[0]~0                                ; LABCELL_X33_Y44_N15  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_cmp_flags[0]~2                             ; LABCELL_X19_Y74_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[0]~1                             ; LABCELL_X22_Y75_N0   ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rda[8]~6                             ; LABCELL_X24_Y75_N51  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_instr_rdd[7]~0                             ; LABCELL_X18_Y75_N21  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_pc[9]~4                                    ; LABCELL_X18_Y75_N54  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_pc_saved[0]~1                              ; LABCELL_X18_Y75_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_state.STATE_WB                             ; FF_X19_Y74_N14       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|r_state~14                                   ; LABCELL_X23_Y72_N9   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X18_Y74_N15  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X18_Y74_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X18_Y74_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X18_Y74_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X18_Y74_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X18_Y74_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X18_Y74_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X18_Y74_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|M_PADDR[10]~0          ; MLABCELL_X21_Y72_N3  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|M_PADDR[10]~1          ; LABCELL_X22_Y72_N54  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X18_Y74_N42  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X42_Y34_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X18_Y74_N45  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X22_Y73_N57  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs_intr|regs[0][0]~1         ; LABCELL_X13_Y77_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs_intr|regs[1][5]~2         ; LABCELL_X13_Y77_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs_intr|regs[2][6]~3         ; LABCELL_X13_Y77_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs_intr|regs[3][3]~4         ; LABCELL_X13_Y77_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs_intr|regs[4][12]~6        ; MLABCELL_X15_Y78_N51 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs_intr|regs[5][6]~7         ; LABCELL_X13_Y77_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs_intr|regs[6][8]~8         ; LABCELL_X12_Y76_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs_intr|regs[7][8]~9         ; LABCELL_X12_Y76_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs|regs[0][10]~1             ; LABCELL_X13_Y77_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs|regs[1][3]~2              ; LABCELL_X13_Y77_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs|regs[2][10]~3             ; LABCELL_X13_Y77_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs|regs[3][6]~4              ; LABCELL_X13_Y77_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs|regs[4][1]~6              ; LABCELL_X12_Y76_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs|regs[5][5]~7              ; LABCELL_X12_Y76_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs|regs[6][10]~8             ; MLABCELL_X15_Y78_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_regs:regs|regs[7][5]~9              ; LABCELL_X13_Y77_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|w2_PADDR[0]~0                                ; LABCELL_X19_Y74_N21  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_cmp_flags[0]~2                             ; LABCELL_X23_Y64_N15  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rda[14]~6                            ; LABCELL_X17_Y65_N27  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rda[4]~1                             ; LABCELL_X16_Y68_N54  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[11]~0                            ; LABCELL_X16_Y68_N21  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_pc[4]~4                                    ; LABCELL_X17_Y68_N30  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_pc_saved[0]~1                              ; LABCELL_X18_Y67_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_state.STATE_WB                             ; FF_X23_Y64_N50       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_state~14                                   ; LABCELL_X22_Y64_N18  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X16_Y67_N6   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X16_Y67_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X16_Y67_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X16_Y67_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X16_Y67_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X16_Y67_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X16_Y67_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X16_Y67_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|M_PWDATA[10]~0         ; MLABCELL_X21_Y62_N18 ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|M_PWDATA[10]~1         ; LABCELL_X22_Y66_N21  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X13_Y66_N45  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X37_Y34_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X16_Y67_N39  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X17_Y65_N36  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs_intr|regs[0][9]~1         ; LABCELL_X11_Y70_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs_intr|regs[1][15]~2        ; LABCELL_X11_Y70_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs_intr|regs[2][0]~3         ; LABCELL_X11_Y70_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs_intr|regs[3][14]~4        ; LABCELL_X11_Y70_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs_intr|regs[4][7]~6         ; LABCELL_X11_Y70_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs_intr|regs[5][9]~7         ; LABCELL_X11_Y70_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs_intr|regs[6][6]~8         ; LABCELL_X11_Y70_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs_intr|regs[7][14]~9        ; LABCELL_X11_Y70_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[0][1]~1              ; LABCELL_X11_Y70_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[1][7]~2              ; LABCELL_X11_Y70_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[2][7]~3              ; LABCELL_X11_Y70_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[3][8]~4              ; LABCELL_X11_Y70_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[4][6]~6              ; LABCELL_X11_Y70_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[5][10]~7             ; LABCELL_X11_Y70_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[6][9]~8              ; LABCELL_X11_Y70_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[7][2]~9              ; LABCELL_X11_Y70_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|w2_PADDR[0]~0                                ; LABCELL_X33_Y62_N9   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_cmp_flags[0]~2                             ; MLABCELL_X47_Y70_N57 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rda[13]~6                            ; LABCELL_X43_Y74_N39  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rda[7]~1                             ; LABCELL_X45_Y71_N30  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_instr_rdd[5]~0                             ; LABCELL_X43_Y70_N15  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_pc[7]~4                                    ; LABCELL_X43_Y70_N6   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_pc_saved[0]~1                              ; MLABCELL_X47_Y70_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_state.STATE_WB                             ; FF_X46_Y69_N44       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|r_state~14                                   ; LABCELL_X40_Y72_N48  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X42_Y71_N30  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X42_Y71_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X42_Y71_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X42_Y71_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X42_Y71_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X42_Y71_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X42_Y71_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X42_Y71_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|M_PADDR[4]~0           ; MLABCELL_X39_Y71_N39 ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|M_PADDR[4]~1           ; MLABCELL_X39_Y71_N24 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X42_Y71_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X43_Y35_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X42_Y71_N6   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X39_Y75_N18 ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs_intr|regs[0][2]~1         ; LABCELL_X46_Y72_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs_intr|regs[1][10]~2        ; LABCELL_X46_Y72_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs_intr|regs[2][15]~3        ; LABCELL_X46_Y72_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs_intr|regs[3][3]~4         ; LABCELL_X46_Y72_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs_intr|regs[4][14]~6        ; LABCELL_X46_Y75_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs_intr|regs[5][6]~7         ; LABCELL_X46_Y75_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs_intr|regs[6][9]~8         ; LABCELL_X46_Y75_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs_intr|regs[7][14]~9        ; LABCELL_X46_Y75_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs|regs[0][3]~1              ; MLABCELL_X47_Y76_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs|regs[1][15]~2             ; MLABCELL_X47_Y76_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs|regs[2][9]~3              ; MLABCELL_X47_Y76_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs|regs[3][1]~4              ; MLABCELL_X47_Y76_N27 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs|regs[4][0]~6              ; MLABCELL_X47_Y76_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs|regs[5][0]~7              ; MLABCELL_X47_Y76_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs|regs[6][0]~8              ; MLABCELL_X47_Y76_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_regs:regs|regs[7][1]~9              ; MLABCELL_X47_Y76_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|w2_PADDR[0]~0                                ; LABCELL_X46_Y69_N9   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_cmp_flags[0]~2                             ; LABCELL_X46_Y64_N54  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[13]~6                            ; MLABCELL_X39_Y67_N36 ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rda[7]~1                             ; LABCELL_X36_Y67_N57  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_instr_rdd[12]~0                            ; LABCELL_X40_Y68_N30  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_pc[1]~4                                    ; LABCELL_X46_Y64_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_pc_saved[0]~1                              ; LABCELL_X46_Y64_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_state.STATE_WB                             ; FF_X50_Y63_N8        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|r_state~14                                   ; LABCELL_X50_Y63_N48  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X43_Y63_N54  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X43_Y64_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X43_Y64_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X43_Y64_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X43_Y64_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X43_Y64_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X43_Y64_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X43_Y64_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|M_PWDATA[4]~0          ; LABCELL_X42_Y59_N42  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|M_PWDATA[4]~1          ; LABCELL_X42_Y59_N0   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X43_Y63_N39  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X45_Y30_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X43_Y63_N51  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X39_Y67_N54 ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs_intr|regs[0][2]~1         ; LABCELL_X48_Y65_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs_intr|regs[1][10]~2        ; LABCELL_X48_Y65_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs_intr|regs[2][6]~3         ; LABCELL_X48_Y65_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs_intr|regs[3][14]~4        ; LABCELL_X48_Y65_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs_intr|regs[4][1]~6         ; LABCELL_X45_Y68_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs_intr|regs[5][0]~7         ; LABCELL_X45_Y68_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs_intr|regs[6][1]~8         ; LABCELL_X45_Y68_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs_intr|regs[7][13]~9        ; LABCELL_X45_Y66_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs|regs[0][11]~1             ; LABCELL_X48_Y65_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs|regs[1][7]~2              ; LABCELL_X48_Y65_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs|regs[2][15]~3             ; LABCELL_X48_Y65_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs|regs[3][0]~4              ; LABCELL_X48_Y65_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs|regs[4][14]~6             ; LABCELL_X45_Y68_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs|regs[5][0]~7              ; LABCELL_X45_Y68_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs|regs[6][7]~8              ; LABCELL_X45_Y68_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_regs:regs|regs[7][4]~9              ; LABCELL_X45_Y68_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|w2_PADDR[0]~0                                ; LABCELL_X42_Y64_N21  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_cmp_flags[0]~2                             ; LABCELL_X33_Y66_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[11]~6                            ; LABCELL_X31_Y68_N57  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rda[1]~1                             ; LABCELL_X33_Y68_N33  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_instr_rdd[2]~0                             ; LABCELL_X33_Y66_N42  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_pc[3]~4                                    ; LABCELL_X31_Y64_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_pc_saved[0]~1                              ; LABCELL_X31_Y64_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_state.STATE_WB                             ; FF_X33_Y66_N56       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|r_state~14                                   ; MLABCELL_X34_Y66_N0  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X31_Y65_N36  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X31_Y65_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X31_Y65_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X31_Y65_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X31_Y65_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X31_Y65_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X31_Y65_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X31_Y65_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|M_PADDR[14]~0          ; LABCELL_X27_Y67_N45  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|M_PADDR[14]~1          ; LABCELL_X30_Y63_N51  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X31_Y65_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; MLABCELL_X39_Y35_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X27_Y65_N51  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X33_Y74_N15  ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs_intr|regs[0][6]~1         ; LABCELL_X27_Y70_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs_intr|regs[1][10]~2        ; LABCELL_X27_Y70_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs_intr|regs[2][14]~3        ; LABCELL_X27_Y70_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs_intr|regs[3][0]~4         ; LABCELL_X27_Y70_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs_intr|regs[4][13]~6        ; LABCELL_X27_Y70_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs_intr|regs[5][12]~7        ; LABCELL_X27_Y70_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs_intr|regs[6][6]~8         ; LABCELL_X27_Y70_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs_intr|regs[7][1]~9         ; LABCELL_X27_Y70_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs|regs[0][11]~1             ; LABCELL_X27_Y70_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs|regs[1][6]~2              ; LABCELL_X27_Y70_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs|regs[2][10]~3             ; LABCELL_X27_Y70_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs|regs[3][1]~4              ; LABCELL_X27_Y70_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs|regs[4][3]~6              ; LABCELL_X27_Y70_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs|regs[5][0]~7              ; LABCELL_X27_Y70_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs|regs[6][14]~8             ; LABCELL_X27_Y70_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_regs:regs|regs[7][13]~9             ; LABCELL_X27_Y70_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|w2_PADDR[0]~0                                ; MLABCELL_X34_Y60_N42 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_cmp_flags[0]~2                             ; LABCELL_X50_Y51_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[12]~6                            ; MLABCELL_X39_Y51_N57 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rda[4]~1                             ; LABCELL_X45_Y53_N42  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_instr_rdd[10]~0                            ; LABCELL_X50_Y51_N45  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_pc[5]~4                                    ; LABCELL_X50_Y50_N12  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_pc_saved[0]~1                              ; LABCELL_X50_Y50_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_state.STATE_WB                             ; FF_X50_Y51_N38       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|r_state~14                                   ; LABCELL_X46_Y47_N54  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X48_Y48_N36  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; MLABCELL_X47_Y49_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X48_Y47_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X46_Y49_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; MLABCELL_X47_Y49_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X46_Y49_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X47_Y49_N36 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X48_Y48_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|M_PADDR[1]~0           ; LABCELL_X45_Y36_N42  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|M_PADDR[1]~1           ; MLABCELL_X39_Y33_N36 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X48_Y47_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; MLABCELL_X39_Y33_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X48_Y47_N45  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X39_Y50_N12 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs_intr|regs[0][2]~1         ; LABCELL_X50_Y55_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs_intr|regs[1][4]~2         ; LABCELL_X50_Y55_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs_intr|regs[2][4]~3         ; LABCELL_X50_Y55_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs_intr|regs[3][5]~4         ; LABCELL_X50_Y55_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs_intr|regs[4][4]~6         ; LABCELL_X50_Y55_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs_intr|regs[5][8]~7         ; LABCELL_X50_Y55_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs_intr|regs[6][15]~8        ; LABCELL_X50_Y55_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs_intr|regs[7][15]~9        ; LABCELL_X50_Y55_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs|regs[0][11]~1             ; LABCELL_X50_Y55_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs|regs[1][9]~2              ; LABCELL_X50_Y55_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs|regs[2][9]~3              ; LABCELL_X50_Y55_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs|regs[3][2]~4              ; LABCELL_X45_Y53_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs|regs[4][4]~6              ; LABCELL_X50_Y55_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs|regs[5][4]~7              ; LABCELL_X50_Y55_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs|regs[6][3]~8              ; LABCELL_X50_Y55_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_regs:regs|regs[7][3]~9              ; LABCELL_X50_Y55_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|w2_PADDR[0]~0                                ; LABCELL_X46_Y47_N57  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_cmp_flags[0]~2                              ; LABCELL_X79_Y25_N27  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rda[11]~5                             ; LABCELL_X83_Y25_N9   ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rda[5]~1                              ; LABCELL_X83_Y25_N51  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_instr_rdd[1]~0                              ; MLABCELL_X82_Y28_N21 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_pc[1]~4                                     ; LABCELL_X73_Y29_N51  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_pc_saved[0]~1                               ; LABCELL_X73_Y29_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_state.STATE_WB                              ; FF_X78_Y25_N56       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|r_state~14                                    ; MLABCELL_X78_Y25_N33 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|Decoder0~0              ; LABCELL_X79_Y27_N36  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|Decoder0~1              ; LABCELL_X79_Y27_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|Decoder0~2              ; LABCELL_X79_Y27_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|Decoder0~3              ; LABCELL_X79_Y27_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|Decoder0~4              ; LABCELL_X79_Y27_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|Decoder0~5              ; LABCELL_X79_Y27_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|Decoder0~6              ; LABCELL_X79_Y27_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|Decoder0~7              ; LABCELL_X79_Y27_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|M_PADDR[6]~0            ; LABCELL_X73_Y29_N15  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|M_PADDR[6]~1            ; LABCELL_X75_Y29_N57  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|intm_we                 ; LABCELL_X79_Y27_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|per_out[0]~0            ; MLABCELL_X39_Y33_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|tim0_we                 ; LABCELL_X74_Y29_N57  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_dec:dec|has_imm4~0                   ; LABCELL_X80_Y25_N54  ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs_intr|regs[0][10]~1         ; LABCELL_X70_Y27_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs_intr|regs[1][6]~2          ; LABCELL_X70_Y27_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs_intr|regs[2][3]~3          ; LABCELL_X70_Y27_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs_intr|regs[3][4]~4          ; LABCELL_X70_Y27_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs_intr|regs[4][12]~6         ; LABCELL_X70_Y27_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs_intr|regs[5][3]~7          ; LABCELL_X70_Y27_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs_intr|regs[6][1]~8          ; LABCELL_X70_Y27_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs_intr|regs[7][1]~9          ; LABCELL_X70_Y27_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs|regs[0][5]~1               ; LABCELL_X73_Y27_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs|regs[1][6]~2               ; LABCELL_X73_Y27_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs|regs[2][11]~3              ; LABCELL_X73_Y27_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs|regs[3][3]~4               ; LABCELL_X73_Y27_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs|regs[4][15]~6              ; LABCELL_X73_Y27_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs|regs[5][5]~7               ; LABCELL_X73_Y27_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs|regs[6][13]~8              ; LABCELL_X73_Y27_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_regs:regs|regs[7][9]~9               ; LABCELL_X73_Y27_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|w2_PADDR[0]~0                                 ; LABCELL_X71_Y32_N33  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|w2_PENABLE~0                                  ; LABCELL_X71_Y32_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_cmp_flags[0]~2                             ; LABCELL_X33_Y59_N39  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[13]~6                            ; LABCELL_X33_Y60_N57  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rda[6]~1                             ; LABCELL_X31_Y60_N51  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_instr_rdd[14]~0                            ; LABCELL_X27_Y62_N42  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_pc[6]~4                                    ; LABCELL_X27_Y62_N24  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_pc_saved[0]~1                              ; LABCELL_X27_Y62_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_state.STATE_WB                             ; FF_X34_Y61_N56       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|r_state~14                                   ; MLABCELL_X34_Y61_N12 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X29_Y59_N30  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X29_Y59_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X29_Y59_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X29_Y59_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X29_Y59_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X29_Y59_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X29_Y59_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X29_Y59_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|M_PADDR[11]~0          ; LABCELL_X29_Y58_N45  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|M_PADDR[11]~1          ; LABCELL_X30_Y58_N54  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X29_Y59_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X42_Y34_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X29_Y59_N6   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X34_Y59_N39 ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs_intr|regs[0][12]~1        ; LABCELL_X27_Y63_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs_intr|regs[1][8]~2         ; LABCELL_X27_Y63_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs_intr|regs[2][12]~3        ; LABCELL_X27_Y63_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs_intr|regs[3][12]~4        ; LABCELL_X27_Y63_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs_intr|regs[4][14]~6        ; LABCELL_X18_Y68_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs_intr|regs[5][9]~7         ; LABCELL_X18_Y68_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs_intr|regs[6][6]~8         ; LABCELL_X27_Y63_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs_intr|regs[7][12]~9        ; LABCELL_X18_Y68_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs|regs[0][11]~1             ; LABCELL_X27_Y63_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs|regs[1][1]~2              ; LABCELL_X27_Y63_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs|regs[2][14]~3             ; LABCELL_X27_Y63_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs|regs[3][1]~4              ; LABCELL_X27_Y63_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs|regs[4][3]~6              ; LABCELL_X27_Y63_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs|regs[5][6]~7              ; LABCELL_X27_Y63_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs|regs[6][0]~8              ; LABCELL_X27_Y63_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_regs:regs|regs[7][1]~9              ; LABCELL_X27_Y63_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|w2_PADDR[0]~0                                ; LABCELL_X27_Y50_N42  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_cmp_flags[0]~2                             ; LABCELL_X53_Y30_N21  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[0]~1                             ; LABCELL_X53_Y32_N48  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rda[9]~6                             ; LABCELL_X57_Y30_N48  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_instr_rdd[8]~0                             ; LABCELL_X53_Y30_N27  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_pc[11]~4                                   ; LABCELL_X53_Y28_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_pc_saved[0]~1                              ; LABCELL_X53_Y28_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_state.STATE_WB                             ; FF_X59_Y30_N44       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|r_state~14                                   ; LABCELL_X60_Y30_N57  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; MLABCELL_X52_Y32_N54 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X50_Y33_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X50_Y33_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X52_Y32_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X53_Y33_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; MLABCELL_X59_Y33_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X59_Y33_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; MLABCELL_X52_Y32_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|M_PADDR[12]~0          ; LABCELL_X51_Y32_N9   ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|M_PADDR[12]~1          ; LABCELL_X51_Y32_N36  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|intm_we                ; MLABCELL_X52_Y32_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; MLABCELL_X39_Y33_N27 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X51_Y33_N57  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X53_Y30_N3   ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs_intr|regs[0][12]~1        ; LABCELL_X57_Y35_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs_intr|regs[1][15]~2        ; LABCELL_X57_Y35_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs_intr|regs[2][8]~3         ; LABCELL_X57_Y35_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs_intr|regs[3][8]~4         ; LABCELL_X57_Y35_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs_intr|regs[4][8]~6         ; LABCELL_X57_Y35_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs_intr|regs[5][8]~7         ; LABCELL_X57_Y35_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs_intr|regs[6][12]~8        ; LABCELL_X57_Y35_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs_intr|regs[7][11]~9        ; LABCELL_X57_Y35_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs|regs[0][15]~1             ; LABCELL_X57_Y35_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs|regs[1][11]~2             ; LABCELL_X57_Y35_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs|regs[2][11]~3             ; LABCELL_X57_Y35_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs|regs[3][0]~4              ; LABCELL_X57_Y35_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs|regs[4][2]~6              ; LABCELL_X57_Y35_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs|regs[5][10]~7             ; LABCELL_X57_Y35_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs|regs[6][10]~8             ; LABCELL_X57_Y35_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_regs:regs|regs[7][12]~9             ; LABCELL_X57_Y35_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|w2_PADDR[0]~0                                ; MLABCELL_X52_Y30_N45 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_cmp_flags[0]~2                             ; LABCELL_X35_Y9_N3    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[10]~6                            ; LABCELL_X35_Y4_N27   ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rda[4]~1                             ; MLABCELL_X39_Y5_N21  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_instr_rdd[0]~0                             ; LABCELL_X37_Y9_N0    ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_pc[6]~4                                    ; LABCELL_X37_Y9_N18   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_pc_saved[0]~1                              ; LABCELL_X37_Y9_N27   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_state.STATE_WB                             ; FF_X31_Y9_N8         ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|r_state~14                                   ; LABCELL_X33_Y9_N6    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X37_Y6_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X37_Y6_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X37_Y6_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X34_Y4_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X37_Y6_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X37_Y6_N27   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X37_Y6_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X37_Y6_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|M_PWRITE~0             ; MLABCELL_X34_Y21_N6  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|M_PWRITE~1             ; LABCELL_X36_Y9_N6    ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|intm_we                ; MLABCELL_X34_Y4_N27  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X36_Y26_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X35_Y5_N15   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X39_Y5_N3   ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs_intr|regs[0][0]~1         ; MLABCELL_X39_Y3_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs_intr|regs[1][0]~2         ; MLABCELL_X39_Y1_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs_intr|regs[2][0]~3         ; MLABCELL_X39_Y1_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs_intr|regs[3][0]~4         ; MLABCELL_X39_Y1_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs_intr|regs[4][0]~6         ; MLABCELL_X39_Y1_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs_intr|regs[5][0]~7         ; MLABCELL_X39_Y1_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs_intr|regs[6][14]~8        ; MLABCELL_X39_Y1_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs_intr|regs[7][13]~9        ; MLABCELL_X39_Y3_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs|regs[0][7]~1              ; MLABCELL_X39_Y1_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs|regs[1][12]~2             ; MLABCELL_X39_Y1_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs|regs[2][15]~3             ; MLABCELL_X39_Y1_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs|regs[3][2]~4              ; MLABCELL_X39_Y1_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs|regs[4][2]~6              ; MLABCELL_X39_Y1_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs|regs[5][0]~7              ; MLABCELL_X39_Y3_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs|regs[6][12]~8             ; MLABCELL_X39_Y1_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_regs:regs|regs[7][13]~9             ; MLABCELL_X39_Y1_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|w2_PADDR[0]~0                                ; LABCELL_X36_Y10_N36  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_cmp_flags[0]~2                             ; LABCELL_X12_Y33_N12  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[6]~1                             ; LABCELL_X10_Y33_N48  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rda[9]~6                             ; LABCELL_X13_Y33_N18  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_instr_rdd[5]~0                             ; LABCELL_X10_Y35_N39  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_pc[14]~4                                   ; LABCELL_X10_Y35_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_pc_saved[0]~1                              ; LABCELL_X16_Y33_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_state.STATE_WB                             ; FF_X16_Y33_N14       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|r_state~14                                   ; LABCELL_X12_Y33_N3   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X10_Y34_N54  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X10_Y34_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X10_Y34_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X10_Y34_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X9_Y34_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X10_Y34_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X10_Y34_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X10_Y34_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|M_PWDATA[0]~0          ; LABCELL_X7_Y32_N27   ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|M_PWDATA[0]~1          ; LABCELL_X16_Y32_N24  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X9_Y34_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X40_Y32_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|tim0_we                ; MLABCELL_X6_Y32_N3   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X13_Y33_N6   ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs_intr|regs[0][1]~1         ; LABCELL_X2_Y33_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs_intr|regs[1][6]~2         ; LABCELL_X2_Y33_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs_intr|regs[2][9]~3         ; LABCELL_X2_Y33_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs_intr|regs[3][12]~4        ; LABCELL_X2_Y33_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs_intr|regs[4][4]~6         ; LABCELL_X2_Y33_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs_intr|regs[5][6]~7         ; LABCELL_X2_Y33_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs_intr|regs[6][6]~8         ; LABCELL_X2_Y33_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs_intr|regs[7][11]~9        ; LABCELL_X2_Y33_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs|regs[0][0]~1              ; LABCELL_X2_Y34_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs|regs[1][0]~2              ; LABCELL_X2_Y33_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs|regs[2][0]~3              ; LABCELL_X2_Y34_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs|regs[3][0]~4              ; LABCELL_X2_Y33_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs|regs[4][0]~6              ; LABCELL_X2_Y33_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs|regs[5][4]~7              ; LABCELL_X2_Y33_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs|regs[6][4]~8              ; LABCELL_X2_Y33_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_regs:regs|regs[7][4]~9              ; LABCELL_X2_Y33_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|w2_PADDR[0]~0                                ; LABCELL_X16_Y33_N0   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_cmp_flags[0]~2                             ; LABCELL_X35_Y20_N48  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[14]~6                            ; MLABCELL_X34_Y18_N51 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rda[2]~1                             ; LABCELL_X33_Y18_N36  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_instr_rdd[6]~0                             ; LABCELL_X33_Y21_N39  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_pc[3]~4                                    ; MLABCELL_X39_Y22_N42 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_pc_saved[0]~1                              ; LABCELL_X33_Y21_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_state.STATE_WB                             ; FF_X33_Y21_N44       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|r_state~14                                   ; LABCELL_X36_Y20_N54  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; MLABCELL_X39_Y19_N6  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X37_Y19_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X37_Y19_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X39_Y19_N39 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; MLABCELL_X39_Y20_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X37_Y21_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X37_Y19_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X37_Y21_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|M_PWDATA[2]~0          ; LABCELL_X40_Y21_N27  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|M_PWDATA[2]~1          ; LABCELL_X37_Y20_N24  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|intm_we                ; MLABCELL_X39_Y21_N36 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; MLABCELL_X39_Y25_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|tim0_we                ; MLABCELL_X39_Y19_N0  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X34_Y20_N33 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs_intr|regs[0][12]~1        ; LABCELL_X42_Y16_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs_intr|regs[1][10]~2        ; LABCELL_X42_Y16_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs_intr|regs[2][14]~3        ; LABCELL_X42_Y16_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs_intr|regs[3][15]~4        ; LABCELL_X42_Y16_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs_intr|regs[4][10]~6        ; LABCELL_X42_Y16_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs_intr|regs[5][12]~7        ; LABCELL_X40_Y16_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs_intr|regs[6][1]~8         ; LABCELL_X40_Y16_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs_intr|regs[7][3]~9         ; LABCELL_X40_Y16_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs|regs[0][11]~1             ; LABCELL_X42_Y16_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs|regs[1][5]~2              ; LABCELL_X42_Y16_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs|regs[2][8]~3              ; LABCELL_X42_Y16_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs|regs[3][2]~4              ; LABCELL_X42_Y16_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs|regs[4][3]~6              ; LABCELL_X40_Y16_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs|regs[5][6]~7              ; LABCELL_X40_Y16_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs|regs[6][14]~8             ; LABCELL_X42_Y16_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_regs:regs|regs[7][4]~9              ; LABCELL_X40_Y16_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|w2_PADDR[0]~0                                ; LABCELL_X36_Y20_N57  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_cmp_flags[0]~2                             ; MLABCELL_X28_Y36_N36 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rda[10]~6                            ; LABCELL_X23_Y35_N42  ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rda[7]~1                             ; LABCELL_X18_Y35_N45  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_instr_rdd[9]~0                             ; LABCELL_X27_Y36_N39  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_pc[2]~4                                    ; LABCELL_X27_Y36_N42  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_pc_saved[0]~1                              ; LABCELL_X27_Y36_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_state.STATE_WB                             ; FF_X30_Y36_N44       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_state~14                                   ; LABCELL_X30_Y36_N24  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; MLABCELL_X21_Y34_N0  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; MLABCELL_X21_Y34_N51 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; MLABCELL_X21_Y34_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X21_Y34_N39 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; MLABCELL_X21_Y34_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; MLABCELL_X21_Y34_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X21_Y34_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X19_Y34_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|M_PADDR[4]~0           ; LABCELL_X30_Y35_N48  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|M_PADDR[4]~1           ; LABCELL_X22_Y34_N48  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|intm_we                ; MLABCELL_X21_Y36_N45 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X37_Y28_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|tim0_we                ; MLABCELL_X21_Y36_N42 ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X28_Y35_N33 ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs_intr|regs[0][3]~1         ; MLABCELL_X21_Y38_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs_intr|regs[1][3]~2         ; MLABCELL_X21_Y38_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs_intr|regs[2][3]~3         ; MLABCELL_X21_Y38_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs_intr|regs[3][3]~4         ; MLABCELL_X21_Y38_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs_intr|regs[4][3]~6         ; MLABCELL_X21_Y38_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs_intr|regs[5][10]~7        ; MLABCELL_X21_Y38_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs_intr|regs[6][9]~8         ; MLABCELL_X21_Y38_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs_intr|regs[7][11]~9        ; MLABCELL_X21_Y38_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs|regs[0][11]~1             ; MLABCELL_X21_Y38_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs|regs[1][3]~2              ; MLABCELL_X21_Y38_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs|regs[2][3]~3              ; MLABCELL_X21_Y38_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs|regs[3][3]~4              ; MLABCELL_X21_Y38_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs|regs[4][3]~6              ; LABCELL_X16_Y37_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs|regs[5][3]~7              ; LABCELL_X16_Y37_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs|regs[6][3]~8              ; LABCELL_X16_Y37_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_regs:regs|regs[7][3]~9              ; LABCELL_X16_Y37_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|w2_PADDR[0]~0                                ; LABCELL_X29_Y33_N57  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_cmp_flags[0]~2                             ; LABCELL_X13_Y37_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rda[10]~6                            ; LABCELL_X13_Y37_N15  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rda[6]~1                             ; LABCELL_X13_Y37_N12  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_instr_rdd[10]~0                            ; LABCELL_X13_Y38_N36  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_pc[11]~4                                   ; MLABCELL_X15_Y38_N39 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_pc_saved[0]~1                              ; MLABCELL_X15_Y38_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_state.STATE_WB                             ; FF_X13_Y38_N20       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|r_state~14                                   ; LABCELL_X9_Y40_N45   ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X7_Y38_N57   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X7_Y38_N27   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X7_Y38_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X6_Y38_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; MLABCELL_X8_Y39_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; MLABCELL_X8_Y39_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X6_Y39_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X7_Y39_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|M_PWDATA[15]~0         ; LABCELL_X11_Y35_N9   ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|M_PWDATA[15]~1         ; LABCELL_X11_Y35_N57  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X7_Y37_N3    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X36_Y25_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|tim0_we                ; MLABCELL_X6_Y36_N15  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X13_Y37_N57  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs_intr|regs[0][5]~1         ; LABCELL_X1_Y36_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs_intr|regs[1][12]~2        ; LABCELL_X1_Y38_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs_intr|regs[2][1]~3         ; LABCELL_X1_Y36_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs_intr|regs[3][9]~4         ; LABCELL_X1_Y36_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs_intr|regs[4][3]~6         ; LABCELL_X1_Y38_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs_intr|regs[5][1]~7         ; LABCELL_X1_Y38_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs_intr|regs[6][8]~8         ; LABCELL_X1_Y38_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs_intr|regs[7][7]~9         ; LABCELL_X1_Y38_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs|regs[0][6]~1              ; LABCELL_X2_Y38_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs|regs[1][15]~2             ; LABCELL_X1_Y38_N27   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs|regs[2][1]~3              ; LABCELL_X1_Y38_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs|regs[3][8]~4              ; LABCELL_X1_Y38_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs|regs[4][3]~6              ; LABCELL_X1_Y38_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs|regs[5][7]~7              ; LABCELL_X1_Y38_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs|regs[6][1]~8              ; LABCELL_X1_Y38_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_regs:regs|regs[7][8]~9              ; LABCELL_X1_Y38_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|w2_PADDR[0]~0                                ; MLABCELL_X15_Y36_N15 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_cmp_flags[0]~2                             ; LABCELL_X48_Y6_N36   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[3]~1                             ; LABCELL_X48_Y6_N12   ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rda[9]~6                             ; LABCELL_X53_Y4_N9    ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_instr_rdd[10]~0                            ; LABCELL_X48_Y6_N27   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_pc[5]~4                                    ; LABCELL_X46_Y7_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_pc_saved[0]~1                              ; LABCELL_X46_Y7_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_state.STATE_WB                             ; FF_X51_Y9_N38        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|r_state~14                                   ; LABCELL_X51_Y9_N6    ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X51_Y7_N30   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X50_Y5_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X50_Y5_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X51_Y7_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X50_Y5_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X50_Y5_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X51_Y7_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X50_Y5_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|M_PWDATA[5]~0          ; MLABCELL_X47_Y5_N42  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|M_PWDATA[5]~1          ; LABCELL_X40_Y7_N33   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X46_Y5_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X48_Y29_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X50_Y5_N15   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X48_Y6_N42   ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs_intr|regs[0][8]~1         ; LABCELL_X53_Y1_N27   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs_intr|regs[1][8]~2         ; LABCELL_X45_Y2_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs_intr|regs[2][8]~3         ; LABCELL_X53_Y1_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs_intr|regs[3][5]~4         ; LABCELL_X45_Y2_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs_intr|regs[4][5]~6         ; LABCELL_X53_Y1_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs_intr|regs[5][11]~7        ; LABCELL_X53_Y1_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs_intr|regs[6][14]~8        ; LABCELL_X53_Y1_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs_intr|regs[7][1]~9         ; LABCELL_X53_Y1_N12   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs|regs[0][6]~1              ; LABCELL_X53_Y1_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs|regs[1][0]~2              ; LABCELL_X53_Y1_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs|regs[2][10]~3             ; LABCELL_X53_Y1_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs|regs[3][12]~4             ; LABCELL_X53_Y1_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs|regs[4][5]~6              ; LABCELL_X53_Y1_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs|regs[5][7]~7              ; LABCELL_X53_Y1_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs|regs[6][5]~8              ; LABCELL_X53_Y1_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_regs:regs|regs[7][4]~9              ; LABCELL_X53_Y1_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|w2_PADDR[0]~0                                ; LABCELL_X46_Y7_N12   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_cmp_flags[0]~2                             ; LABCELL_X31_Y25_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[12]~6                            ; MLABCELL_X28_Y22_N0  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rda[1]~1                             ; LABCELL_X31_Y23_N42  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_instr_rdd[14]~0                            ; MLABCELL_X34_Y21_N12 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_pc[5]~4                                    ; MLABCELL_X34_Y21_N21 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_pc_saved[0]~1                              ; MLABCELL_X34_Y21_N51 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_state.STATE_WB                             ; FF_X27_Y25_N26       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|r_state~14                                   ; LABCELL_X27_Y25_N54  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X29_Y21_N54  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X29_Y24_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X29_Y24_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X29_Y24_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X29_Y24_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X37_Y24_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X37_Y24_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X29_Y24_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|M_PADDR[11]~0          ; LABCELL_X27_Y20_N24  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|M_PADDR[11]~1          ; MLABCELL_X34_Y23_N0  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X33_Y22_N21  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; MLABCELL_X34_Y28_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X30_Y22_N21  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X31_Y26_N24  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs_intr|regs[0][12]~1        ; LABCELL_X30_Y18_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs_intr|regs[1][13]~2        ; LABCELL_X30_Y18_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs_intr|regs[2][9]~3         ; LABCELL_X30_Y18_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs_intr|regs[3][9]~4         ; LABCELL_X30_Y18_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs_intr|regs[4][13]~6        ; MLABCELL_X28_Y20_N39 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs_intr|regs[5][0]~7         ; MLABCELL_X28_Y20_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs_intr|regs[6][9]~8         ; MLABCELL_X28_Y20_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs_intr|regs[7][8]~9         ; MLABCELL_X28_Y20_N36 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs|regs[0][5]~1              ; LABCELL_X27_Y18_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs|regs[1][13]~2             ; LABCELL_X27_Y18_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs|regs[2][8]~3              ; LABCELL_X27_Y18_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs|regs[3][10]~4             ; LABCELL_X27_Y18_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs|regs[4][12]~6             ; LABCELL_X27_Y18_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs|regs[5][12]~7             ; LABCELL_X27_Y18_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs|regs[6][1]~8              ; LABCELL_X27_Y18_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_regs:regs|regs[7][10]~9             ; LABCELL_X30_Y18_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|w2_PADDR[0]~0                                ; LABCELL_X31_Y19_N12  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_cmp_flags[0]~2                             ; LABCELL_X30_Y13_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[1]~1                             ; LABCELL_X33_Y12_N3   ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rda[8]~6                             ; LABCELL_X30_Y12_N48  ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_instr_rdd[1]~0                             ; MLABCELL_X28_Y14_N9  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_pc[3]~4                                    ; LABCELL_X31_Y11_N12  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_pc_saved[0]~1                              ; LABCELL_X31_Y11_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_state.STATE_WB                             ; FF_X27_Y16_N2        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|r_state~14                                   ; LABCELL_X30_Y27_N54  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X36_Y15_N48  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X36_Y15_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X35_Y14_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X36_Y15_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X36_Y15_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X36_Y15_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X36_Y15_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X36_Y15_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|M_PWDATA[0]~0          ; LABCELL_X27_Y16_N48  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|M_PWDATA[0]~1          ; LABCELL_X37_Y15_N42  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X35_Y14_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X37_Y26_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X35_Y15_N51  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X30_Y13_N15  ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs_intr|regs[0][2]~1         ; MLABCELL_X28_Y15_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs_intr|regs[1][2]~2         ; MLABCELL_X28_Y15_N27 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs_intr|regs[2][5]~3         ; MLABCELL_X28_Y15_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs_intr|regs[3][8]~4         ; LABCELL_X27_Y15_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs_intr|regs[4][9]~6         ; LABCELL_X27_Y15_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs_intr|regs[5][10]~7        ; MLABCELL_X28_Y15_N51 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs_intr|regs[6][4]~8         ; MLABCELL_X28_Y15_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs_intr|regs[7][1]~9         ; MLABCELL_X28_Y15_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs|regs[0][12]~1             ; LABCELL_X27_Y15_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs|regs[1][7]~2              ; LABCELL_X27_Y15_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs|regs[2][12]~3             ; LABCELL_X27_Y15_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs|regs[3][7]~4              ; LABCELL_X27_Y15_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs|regs[4][8]~6              ; MLABCELL_X28_Y15_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs|regs[5][7]~7              ; LABCELL_X27_Y15_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs|regs[6][4]~8              ; MLABCELL_X28_Y15_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_regs:regs|regs[7][4]~9              ; MLABCELL_X28_Y15_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|w2_PADDR[0]~0                                ; LABCELL_X27_Y29_N12  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_cmp_flags[0]~2                              ; MLABCELL_X72_Y30_N51 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rda[15]~5                             ; LABCELL_X88_Y30_N57  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rda[1]~1                              ; LABCELL_X88_Y30_N48  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_instr_rdd[10]~0                             ; LABCELL_X83_Y30_N48  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_pc[6]~4                                     ; LABCELL_X73_Y30_N42  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_pc_saved[0]~1                               ; LABCELL_X74_Y30_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_state.STATE_WB                              ; FF_X82_Y32_N38       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|r_state~14                                    ; MLABCELL_X82_Y32_N15 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|Decoder0~0              ; LABCELL_X80_Y31_N48  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|Decoder0~1              ; LABCELL_X80_Y31_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|Decoder0~2              ; LABCELL_X80_Y31_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|Decoder0~3              ; LABCELL_X80_Y31_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|Decoder0~4              ; LABCELL_X80_Y31_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|Decoder0~5              ; LABCELL_X80_Y31_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|Decoder0~6              ; LABCELL_X80_Y31_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|Decoder0~7              ; LABCELL_X80_Y31_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|M_PADDR[4]~0            ; LABCELL_X74_Y31_N3   ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|M_PADDR[4]~1            ; LABCELL_X75_Y31_N57  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|intm_we                 ; LABCELL_X80_Y31_N42  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|per_out[0]~0            ; LABCELL_X45_Y31_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|tim0_we                 ; MLABCELL_X78_Y31_N39 ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_dec:dec|has_imm4~0                   ; MLABCELL_X72_Y30_N21 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs_intr|regs[0][1]~1          ; LABCELL_X81_Y28_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs_intr|regs[1][11]~2         ; LABCELL_X81_Y28_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs_intr|regs[2][12]~3         ; LABCELL_X81_Y28_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs_intr|regs[3][7]~4          ; LABCELL_X81_Y28_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs_intr|regs[4][0]~6          ; MLABCELL_X82_Y28_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs_intr|regs[5][15]~7         ; MLABCELL_X82_Y28_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs_intr|regs[6][1]~8          ; MLABCELL_X82_Y28_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs_intr|regs[7][9]~9          ; MLABCELL_X82_Y28_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs|regs[0][10]~1              ; LABCELL_X83_Y28_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs|regs[1][13]~2              ; MLABCELL_X82_Y28_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs|regs[2][13]~3              ; LABCELL_X81_Y28_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs|regs[3][3]~4               ; MLABCELL_X82_Y28_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs|regs[4][4]~6               ; MLABCELL_X82_Y28_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs|regs[5][15]~7              ; MLABCELL_X82_Y28_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs|regs[6][7]~8               ; MLABCELL_X82_Y28_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_regs:regs|regs[7][0]~9               ; MLABCELL_X82_Y28_N51 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|w2_PADDR[0]~0                                 ; LABCELL_X73_Y32_N42  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|w2_PENABLE~0                                  ; LABCELL_X81_Y32_N48  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_cmp_flags[0]~2                             ; LABCELL_X46_Y15_N9   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rda[11]~6                            ; LABCELL_X55_Y14_N57  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rda[5]~1                             ; LABCELL_X48_Y13_N18  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_instr_rdd[10]~0                            ; MLABCELL_X47_Y14_N9  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_pc[3]~4                                    ; LABCELL_X50_Y13_N0   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_pc_saved[0]~1                              ; LABCELL_X50_Y13_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_state.STATE_WB                             ; FF_X45_Y14_N14       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|r_state~14                                   ; LABCELL_X42_Y13_N39  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X50_Y17_N54  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X50_Y17_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X48_Y16_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X48_Y15_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X50_Y17_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X50_Y17_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X50_Y17_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X50_Y17_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|M_PWDATA[9]~0          ; LABCELL_X45_Y16_N48  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|M_PWDATA[9]~1          ; LABCELL_X45_Y16_N36  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X48_Y16_N36  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X42_Y26_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X51_Y16_N15  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X46_Y15_N48  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs_intr|regs[0][15]~1        ; MLABCELL_X52_Y12_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs_intr|regs[1][12]~2        ; MLABCELL_X52_Y12_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs_intr|regs[2][10]~3        ; LABCELL_X50_Y10_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs_intr|regs[3][5]~4         ; MLABCELL_X52_Y12_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs_intr|regs[4][6]~6         ; LABCELL_X45_Y12_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs_intr|regs[5][12]~7        ; LABCELL_X45_Y12_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs_intr|regs[6][12]~8        ; LABCELL_X45_Y12_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs_intr|regs[7][10]~9        ; LABCELL_X45_Y12_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs|regs[0][12]~1             ; LABCELL_X45_Y12_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs|regs[1][0]~2              ; LABCELL_X45_Y12_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs|regs[2][7]~3              ; LABCELL_X45_Y12_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs|regs[3][0]~4              ; LABCELL_X45_Y12_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs|regs[4][10]~6             ; LABCELL_X45_Y12_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs|regs[5][15]~7             ; LABCELL_X45_Y12_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs|regs[6][7]~8              ; MLABCELL_X52_Y12_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_regs:regs|regs[7][1]~9              ; MLABCELL_X52_Y12_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|w2_PADDR[0]~0                                ; LABCELL_X45_Y14_N54  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_cmp_flags[0]~2                             ; LABCELL_X40_Y9_N39   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rda[14]~6                            ; LABCELL_X43_Y6_N12   ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rda[1]~1                             ; LABCELL_X50_Y8_N48   ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_instr_rdd[14]~0                            ; LABCELL_X43_Y12_N6   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_pc[2]~4                                    ; LABCELL_X43_Y12_N54  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_pc_saved[0]~1                              ; LABCELL_X43_Y12_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_state.STATE_WB                             ; FF_X40_Y9_N56        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|r_state~14                                   ; LABCELL_X40_Y9_N0    ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X43_Y9_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X43_Y9_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X45_Y11_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X45_Y11_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X43_Y9_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X43_Y9_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X43_Y9_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X43_Y9_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|M_PWDATA[13]~0         ; LABCELL_X42_Y13_N3   ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|M_PWDATA[13]~1         ; LABCELL_X42_Y11_N24  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X43_Y9_N57   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; MLABCELL_X39_Y26_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X45_Y9_N51   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X39_Y10_N48 ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs_intr|regs[0][8]~1         ; LABCELL_X40_Y1_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs_intr|regs[1][10]~2        ; LABCELL_X40_Y1_N12   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs_intr|regs[2][14]~3        ; LABCELL_X40_Y1_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs_intr|regs[3][4]~4         ; LABCELL_X40_Y1_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs_intr|regs[4][15]~6        ; LABCELL_X40_Y1_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs_intr|regs[5][2]~7         ; LABCELL_X40_Y1_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs_intr|regs[6][7]~8         ; LABCELL_X40_Y1_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs_intr|regs[7][6]~9         ; LABCELL_X40_Y1_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs|regs[0][5]~1              ; LABCELL_X40_Y1_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs|regs[1][4]~2              ; LABCELL_X40_Y1_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs|regs[2][7]~3              ; LABCELL_X40_Y1_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs|regs[3][11]~4             ; LABCELL_X40_Y1_N27   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs|regs[4][14]~6             ; LABCELL_X40_Y1_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs|regs[5][12]~7             ; LABCELL_X40_Y1_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs|regs[6][7]~8              ; LABCELL_X40_Y1_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_regs:regs|regs[7][7]~9              ; LABCELL_X40_Y1_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|w2_PADDR[0]~0                                ; LABCELL_X42_Y13_N18  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_cmp_flags[0]~2                             ; MLABCELL_X82_Y22_N39 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[15]~6                            ; MLABCELL_X87_Y20_N51 ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rda[4]~1                             ; LABCELL_X80_Y20_N21  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_instr_rdd[7]~0                             ; LABCELL_X88_Y20_N48  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_pc[3]~4                                    ; MLABCELL_X78_Y20_N45 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_pc_saved[0]~1                              ; MLABCELL_X82_Y22_N27 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_state.STATE_WB                             ; FF_X79_Y20_N26       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|r_state~14                                   ; MLABCELL_X78_Y20_N36 ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X83_Y21_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X83_Y21_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X83_Y21_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X83_Y21_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X83_Y21_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X83_Y21_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X83_Y21_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X83_Y21_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|M_PWDATA[15]~0         ; LABCELL_X79_Y20_N57  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|M_PWDATA[15]~1         ; LABCELL_X71_Y24_N51  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X83_Y21_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X40_Y26_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X81_Y24_N54  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X81_Y22_N6   ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs_intr|regs[0][4]~1         ; LABCELL_X85_Y17_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs_intr|regs[1][4]~2         ; LABCELL_X85_Y17_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs_intr|regs[2][0]~3         ; LABCELL_X85_Y17_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs_intr|regs[3][13]~4        ; LABCELL_X85_Y17_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs_intr|regs[4][5]~6         ; LABCELL_X85_Y17_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs_intr|regs[5][6]~7         ; LABCELL_X85_Y17_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs_intr|regs[6][14]~8        ; LABCELL_X85_Y17_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs_intr|regs[7][14]~9        ; LABCELL_X85_Y17_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs|regs[0][4]~1              ; LABCELL_X85_Y17_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs|regs[1][2]~2              ; MLABCELL_X87_Y18_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs|regs[2][13]~3             ; MLABCELL_X87_Y18_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs|regs[3][7]~4              ; MLABCELL_X87_Y18_N51 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs|regs[4][11]~6             ; LABCELL_X85_Y17_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs|regs[5][13]~7             ; LABCELL_X85_Y17_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs|regs[6][4]~8              ; LABCELL_X85_Y17_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_regs:regs|regs[7][4]~9              ; LABCELL_X85_Y17_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|w2_PADDR[0]~0                                ; LABCELL_X79_Y20_N42  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_cmp_flags[0]~2                             ; LABCELL_X63_Y19_N45  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rda[6]~1                             ; MLABCELL_X65_Y15_N9  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rda[9]~6                             ; LABCELL_X61_Y16_N57  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_instr_rdd[10]~0                            ; LABCELL_X70_Y20_N21  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_pc[9]~4                                    ; LABCELL_X70_Y20_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_pc_saved[0]~1                              ; LABCELL_X70_Y20_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_state.STATE_WB                             ; FF_X60_Y27_N8        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|r_state~14                                   ; LABCELL_X60_Y27_N24  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X68_Y17_N42  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X68_Y16_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X68_Y16_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X66_Y16_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X68_Y17_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X66_Y16_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X68_Y17_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X68_Y17_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|M_PWDATA[4]~0          ; LABCELL_X66_Y19_N12  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|M_PWDATA[4]~1          ; MLABCELL_X65_Y19_N54 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X68_Y17_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X45_Y29_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X66_Y19_N27  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X63_Y19_N54  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs_intr|regs[0][5]~1         ; LABCELL_X70_Y11_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs_intr|regs[1][7]~2         ; LABCELL_X70_Y11_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs_intr|regs[2][8]~3         ; LABCELL_X70_Y11_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs_intr|regs[3][8]~4         ; LABCELL_X70_Y11_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs_intr|regs[4][8]~6         ; LABCELL_X70_Y11_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs_intr|regs[5][8]~7         ; LABCELL_X70_Y11_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs_intr|regs[6][8]~8         ; LABCELL_X70_Y11_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs_intr|regs[7][8]~9         ; LABCELL_X70_Y11_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs|regs[0][0]~1              ; LABCELL_X70_Y11_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs|regs[1][7]~2              ; LABCELL_X70_Y11_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs|regs[2][5]~3              ; LABCELL_X70_Y11_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs|regs[3][5]~4              ; LABCELL_X70_Y11_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs|regs[4][14]~6             ; LABCELL_X70_Y11_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs|regs[5][5]~7              ; LABCELL_X70_Y11_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs|regs[6][5]~8              ; LABCELL_X70_Y11_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_regs:regs|regs[7][5]~9              ; LABCELL_X70_Y11_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|w2_PADDR[0]~0                                ; LABCELL_X60_Y27_N39  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_cmp_flags[0]~2                             ; LABCELL_X77_Y25_N51  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rda[15]~6                            ; MLABCELL_X82_Y24_N51 ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rda[6]~1                             ; LABCELL_X75_Y22_N15  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_instr_rdd[12]~0                            ; LABCELL_X77_Y22_N51  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_pc[2]~4                                    ; LABCELL_X77_Y22_N30  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_pc_saved[0]~1                              ; LABCELL_X77_Y22_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_state.STATE_WB                             ; FF_X77_Y25_N44       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|r_state~14                                   ; LABCELL_X77_Y25_N36  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X74_Y24_N3   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; MLABCELL_X72_Y24_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X74_Y24_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X72_Y24_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; MLABCELL_X72_Y24_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X73_Y25_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X71_Y23_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X74_Y24_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|M_PADDR[15]~0          ; LABCELL_X71_Y25_N51  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|M_PADDR[15]~1          ; LABCELL_X68_Y23_N0   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X73_Y24_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X36_Y29_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|tim0_we                ; MLABCELL_X72_Y23_N57 ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X83_Y23_N30  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs_intr|regs[0][3]~1         ; LABCELL_X75_Y21_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs_intr|regs[1][4]~2         ; LABCELL_X75_Y21_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs_intr|regs[2][5]~3         ; LABCELL_X75_Y21_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs_intr|regs[3][12]~4        ; LABCELL_X75_Y21_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs_intr|regs[4][8]~6         ; LABCELL_X71_Y22_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs_intr|regs[5][14]~7        ; LABCELL_X75_Y21_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs_intr|regs[6][1]~8         ; LABCELL_X75_Y21_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs_intr|regs[7][12]~9        ; LABCELL_X71_Y21_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs|regs[0][0]~1              ; LABCELL_X75_Y21_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs|regs[1][0]~2              ; LABCELL_X75_Y21_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs|regs[2][0]~3              ; LABCELL_X75_Y21_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs|regs[3][6]~4              ; LABCELL_X75_Y21_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs|regs[4][0]~6              ; LABCELL_X75_Y21_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs|regs[5][0]~7              ; LABCELL_X75_Y21_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs|regs[6][0]~8              ; LABCELL_X75_Y21_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_regs:regs|regs[7][0]~9              ; LABCELL_X75_Y21_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|w2_PADDR[0]~0                                ; LABCELL_X70_Y22_N36  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_cmp_flags[0]~2                             ; LABCELL_X57_Y18_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rda[10]~6                            ; LABCELL_X63_Y11_N42  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rda[6]~1                             ; LABCELL_X60_Y12_N33  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_instr_rdd[8]~0                             ; LABCELL_X61_Y18_N42  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_pc[7]~4                                    ; LABCELL_X61_Y18_N54  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_pc_saved[0]~1                              ; LABCELL_X61_Y18_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_state.STATE_WB                             ; FF_X55_Y18_N8        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|r_state~14                                   ; LABCELL_X55_Y18_N12  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; MLABCELL_X59_Y14_N54 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; MLABCELL_X59_Y14_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; MLABCELL_X59_Y14_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X59_Y14_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; MLABCELL_X59_Y14_N27 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; MLABCELL_X59_Y14_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X59_Y14_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; MLABCELL_X59_Y14_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|M_PADDR[0]~0           ; LABCELL_X57_Y15_N42  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|M_PADDR[0]~1           ; LABCELL_X56_Y19_N30  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X57_Y14_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X40_Y27_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X57_Y15_N54  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X55_Y18_N24  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs_intr|regs[0][5]~1         ; LABCELL_X63_Y12_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs_intr|regs[1][4]~2         ; LABCELL_X63_Y12_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs_intr|regs[2][13]~3        ; LABCELL_X63_Y12_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs_intr|regs[3][13]~4        ; LABCELL_X63_Y12_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs_intr|regs[4][13]~6        ; LABCELL_X63_Y13_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs_intr|regs[5][13]~7        ; LABCELL_X63_Y13_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs_intr|regs[6][13]~8        ; LABCELL_X63_Y13_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs_intr|regs[7][13]~9        ; LABCELL_X63_Y13_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs|regs[0][9]~1              ; LABCELL_X63_Y12_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs|regs[1][1]~2              ; LABCELL_X63_Y12_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs|regs[2][14]~3             ; LABCELL_X63_Y12_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs|regs[3][14]~4             ; LABCELL_X63_Y12_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs|regs[4][14]~6             ; LABCELL_X63_Y12_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs|regs[5][2]~7              ; LABCELL_X63_Y12_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs|regs[6][2]~8              ; MLABCELL_X59_Y12_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_regs:regs|regs[7][14]~9             ; LABCELL_X63_Y12_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|w2_PADDR[0]~0                                ; LABCELL_X61_Y22_N30  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_cmp_flags[0]~2                             ; LABCELL_X80_Y7_N30   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[11]~6                            ; LABCELL_X85_Y6_N18   ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rda[3]~1                             ; LABCELL_X74_Y8_N18   ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_instr_rdd[4]~0                             ; LABCELL_X74_Y8_N9    ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_pc[0]~4                                    ; LABCELL_X53_Y9_N45   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_pc_saved[0]~1                              ; LABCELL_X74_Y5_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_state.STATE_WB                             ; FF_X79_Y7_N8         ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|r_state~14                                   ; LABCELL_X79_Y7_N36   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; MLABCELL_X78_Y6_N12  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; MLABCELL_X78_Y6_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; MLABCELL_X78_Y6_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X78_Y6_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; MLABCELL_X78_Y6_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; MLABCELL_X78_Y6_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X78_Y6_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; MLABCELL_X78_Y6_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|M_PADDR[0]~0           ; LABCELL_X74_Y8_N57   ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|M_PADDR[0]~1           ; MLABCELL_X65_Y8_N48  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|intm_we                ; MLABCELL_X78_Y6_N51  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X46_Y29_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X74_Y6_N24   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X80_Y7_N24   ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs_intr|regs[0][4]~1         ; MLABCELL_X82_Y2_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs_intr|regs[1][4]~2         ; MLABCELL_X82_Y2_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs_intr|regs[2][10]~3        ; MLABCELL_X82_Y2_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs_intr|regs[3][10]~4        ; MLABCELL_X82_Y2_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs_intr|regs[4][2]~6         ; MLABCELL_X82_Y2_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs_intr|regs[5][8]~7         ; MLABCELL_X82_Y2_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs_intr|regs[6][5]~8         ; MLABCELL_X82_Y2_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs_intr|regs[7][8]~9         ; MLABCELL_X82_Y2_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs|regs[0][10]~1             ; MLABCELL_X82_Y2_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs|regs[1][14]~2             ; MLABCELL_X82_Y2_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs|regs[2][5]~3              ; MLABCELL_X82_Y2_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs|regs[3][13]~4             ; MLABCELL_X82_Y2_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs|regs[4][12]~6             ; MLABCELL_X82_Y2_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs|regs[5][12]~7             ; MLABCELL_X82_Y2_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs|regs[6][2]~8              ; MLABCELL_X82_Y2_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_regs:regs|regs[7][1]~9              ; MLABCELL_X82_Y2_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|w2_PADDR[0]~0                                ; LABCELL_X61_Y22_N36  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_cmp_flags[0]~2                             ; MLABCELL_X52_Y28_N39 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[14]~6                            ; LABCELL_X56_Y26_N39  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rda[1]~1                             ; LABCELL_X55_Y23_N12  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_instr_rdd[5]~0                             ; LABCELL_X57_Y23_N36  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_pc[8]~4                                    ; LABCELL_X53_Y26_N30  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_pc_saved[0]~1                              ; LABCELL_X60_Y23_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_state.STATE_WB                             ; FF_X60_Y23_N44       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|r_state~14                                   ; LABCELL_X57_Y24_N33  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X53_Y24_N6   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X53_Y24_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X53_Y24_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X53_Y24_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X53_Y24_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X53_Y24_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X53_Y24_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X53_Y24_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|M_PWDATA[10]~0         ; LABCELL_X51_Y25_N27  ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|M_PWDATA[10]~1         ; MLABCELL_X52_Y25_N57 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X53_Y24_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X48_Y29_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X51_Y24_N15  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X52_Y28_N21 ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs_intr|regs[0][5]~1         ; MLABCELL_X59_Y23_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs_intr|regs[1][5]~2         ; MLABCELL_X59_Y23_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs_intr|regs[2][5]~3         ; MLABCELL_X59_Y23_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs_intr|regs[3][5]~4         ; MLABCELL_X59_Y23_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs_intr|regs[4][5]~6         ; LABCELL_X60_Y22_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs_intr|regs[5][14]~7        ; MLABCELL_X59_Y23_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs_intr|regs[6][4]~8         ; LABCELL_X57_Y20_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs_intr|regs[7][7]~9         ; LABCELL_X57_Y20_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs|regs[0][13]~1             ; MLABCELL_X59_Y23_N36 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs|regs[1][1]~2              ; MLABCELL_X59_Y23_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs|regs[2][8]~3              ; MLABCELL_X59_Y23_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs|regs[3][7]~4              ; MLABCELL_X59_Y23_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs|regs[4][13]~6             ; MLABCELL_X59_Y23_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs|regs[5][10]~7             ; MLABCELL_X59_Y23_N27 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs|regs[6][11]~8             ; MLABCELL_X59_Y23_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_regs:regs|regs[7][5]~9              ; MLABCELL_X59_Y23_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|w2_PADDR[0]~0                                ; LABCELL_X53_Y22_N36  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_cmp_flags[0]~2                             ; LABCELL_X77_Y11_N45  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rda[15]~6                            ; LABCELL_X80_Y8_N33   ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rda[5]~1                             ; MLABCELL_X82_Y10_N54 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_instr_rdd[7]~0                             ; LABCELL_X85_Y11_N3   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_pc[12]~4                                   ; LABCELL_X75_Y11_N48  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_pc_saved[0]~1                              ; LABCELL_X75_Y11_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_state.STATE_WB                             ; FF_X75_Y10_N8        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|r_state~14                                   ; LABCELL_X75_Y10_N36  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X74_Y9_N18   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X74_Y9_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X74_Y9_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X74_Y9_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X74_Y9_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X74_Y9_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X74_Y9_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X74_Y9_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|M_PADDR[5]~0           ; LABCELL_X67_Y9_N45   ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|M_PADDR[5]~1           ; LABCELL_X68_Y9_N51   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X74_Y10_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X42_Y26_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|tim0_we                ; MLABCELL_X78_Y9_N15  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X77_Y11_N6   ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs_intr|regs[0][15]~1        ; LABCELL_X77_Y7_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs_intr|regs[1][9]~2         ; LABCELL_X77_Y7_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs_intr|regs[2][7]~3         ; LABCELL_X77_Y7_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs_intr|regs[3][11]~4        ; LABCELL_X77_Y7_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs_intr|regs[4][8]~6         ; LABCELL_X77_Y7_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs_intr|regs[5][14]~7        ; LABCELL_X77_Y7_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs_intr|regs[6][4]~8         ; LABCELL_X77_Y7_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs_intr|regs[7][13]~9        ; LABCELL_X77_Y7_N12   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs|regs[0][6]~1              ; LABCELL_X77_Y7_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs|regs[1][14]~2             ; LABCELL_X77_Y7_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs|regs[2][11]~3             ; LABCELL_X77_Y7_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs|regs[3][0]~4              ; LABCELL_X77_Y7_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs|regs[4][3]~6              ; LABCELL_X81_Y8_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs|regs[5][3]~7              ; LABCELL_X81_Y8_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs|regs[6][11]~8             ; LABCELL_X81_Y8_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_regs:regs|regs[7][11]~9             ; LABCELL_X81_Y8_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|w2_PADDR[0]~0                                ; LABCELL_X75_Y10_N3   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_cmp_flags[0]~2                             ; LABCELL_X70_Y14_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[11]~6                            ; MLABCELL_X78_Y16_N48 ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rda[1]~1                             ; MLABCELL_X78_Y16_N27 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_instr_rdd[10]~0                            ; LABCELL_X70_Y16_N21  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_pc[0]~4                                    ; LABCELL_X70_Y14_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_pc_saved[0]~1                              ; LABCELL_X70_Y14_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_state.STATE_WB                             ; FF_X70_Y16_N2        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|r_state~14                                   ; LABCELL_X71_Y18_N12  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X73_Y19_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X73_Y19_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X73_Y16_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X74_Y17_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X73_Y16_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X73_Y16_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X74_Y17_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X73_Y16_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|M_PADDR[0]~0           ; LABCELL_X71_Y19_N48  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|M_PADDR[0]~1           ; MLABCELL_X72_Y19_N57 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X74_Y15_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; MLABCELL_X39_Y28_N51 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X71_Y19_N24  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X72_Y16_N51 ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs_intr|regs[0][11]~1        ; LABCELL_X70_Y13_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs_intr|regs[1][2]~2         ; LABCELL_X71_Y14_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs_intr|regs[2][6]~3         ; LABCELL_X70_Y13_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs_intr|regs[3][0]~4         ; LABCELL_X71_Y14_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs_intr|regs[4][1]~6         ; LABCELL_X71_Y14_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs_intr|regs[5][3]~7         ; LABCELL_X73_Y12_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs_intr|regs[6][13]~8        ; LABCELL_X71_Y14_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs_intr|regs[7][13]~9        ; LABCELL_X71_Y14_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs|regs[0][8]~1              ; LABCELL_X71_Y14_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs|regs[1][10]~2             ; LABCELL_X70_Y13_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs|regs[2][10]~3             ; LABCELL_X71_Y14_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs|regs[3][15]~4             ; LABCELL_X71_Y14_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs|regs[4][14]~6             ; LABCELL_X71_Y14_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs|regs[5][7]~7              ; LABCELL_X71_Y14_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs|regs[6][1]~8              ; LABCELL_X71_Y14_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_regs:regs|regs[7][9]~9              ; LABCELL_X71_Y14_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|w2_PADDR[0]~0                                ; LABCELL_X70_Y16_N6   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_cmp_flags[0]~2                              ; LABCELL_X62_Y31_N54  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rda[14]~5                             ; LABCELL_X61_Y28_N48  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rda[1]~1                              ; LABCELL_X62_Y30_N9   ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr_rdd[15]~0                             ; LABCELL_X62_Y30_N42  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_pc[15]~4                                    ; LABCELL_X62_Y31_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_pc_saved[0]~1                               ; MLABCELL_X72_Y31_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_state.STATE_WB                              ; FF_X61_Y31_N38       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_state~14                                    ; LABCELL_X60_Y31_N27  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|Decoder0~0              ; LABCELL_X70_Y31_N33  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|Decoder0~1              ; LABCELL_X68_Y31_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|Decoder0~2              ; LABCELL_X68_Y31_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|Decoder0~3              ; LABCELL_X67_Y31_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|Decoder0~4              ; MLABCELL_X65_Y30_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|Decoder0~5              ; LABCELL_X67_Y31_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|Decoder0~6              ; MLABCELL_X65_Y31_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|Decoder0~7              ; LABCELL_X67_Y31_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|M_PWDATA[13]~0          ; LABCELL_X63_Y30_N6   ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|M_PWDATA[13]~1          ; LABCELL_X63_Y31_N36  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|intm_we                 ; MLABCELL_X65_Y31_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|per_out[0]~0            ; LABCELL_X48_Y30_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|tim0_we                 ; LABCELL_X66_Y30_N27  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_dec:dec|has_imm4~0                   ; LABCELL_X60_Y31_N51  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs_intr|regs[0][3]~1          ; LABCELL_X70_Y30_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs_intr|regs[1][2]~2          ; LABCELL_X70_Y30_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs_intr|regs[2][2]~3          ; LABCELL_X70_Y30_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs_intr|regs[3][11]~4         ; LABCELL_X70_Y30_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs_intr|regs[4][7]~6          ; LABCELL_X64_Y29_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs_intr|regs[5][3]~7          ; LABCELL_X64_Y29_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs_intr|regs[6][2]~8          ; LABCELL_X64_Y29_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs_intr|regs[7][6]~9          ; LABCELL_X64_Y29_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs|regs[0][0]~1               ; LABCELL_X70_Y30_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs|regs[1][15]~2              ; LABCELL_X70_Y30_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs|regs[2][0]~3               ; LABCELL_X70_Y30_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs|regs[3][0]~4               ; LABCELL_X70_Y30_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs|regs[4][8]~6               ; LABCELL_X71_Y30_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs|regs[5][6]~7               ; LABCELL_X71_Y30_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs|regs[6][15]~8              ; LABCELL_X71_Y30_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs|regs[7][4]~9               ; LABCELL_X71_Y30_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|w2_PADDR[0]~0                                 ; MLABCELL_X59_Y36_N21 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|w2_PENABLE~0                                  ; MLABCELL_X59_Y36_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_cmp_flags[0]~2                             ; LABCELL_X55_Y5_N9    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[15]~6                            ; LABCELL_X61_Y2_N33   ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rda[1]~1                             ; LABCELL_X55_Y5_N3    ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_instr_rdd[15]~0                            ; LABCELL_X57_Y5_N15   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_pc[5]~4                                    ; LABCELL_X60_Y5_N36   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_pc_saved[0]~1                              ; LABCELL_X60_Y5_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_state.STATE_WB                             ; FF_X57_Y5_N26        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|r_state~14                                   ; LABCELL_X57_Y5_N42   ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X62_Y4_N48   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X61_Y5_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X61_Y5_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X59_Y5_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X61_Y4_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; MLABCELL_X59_Y5_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X59_Y5_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X62_Y4_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|M_PWDATA[8]~0          ; LABCELL_X62_Y5_N36   ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|M_PWDATA[8]~1          ; LABCELL_X53_Y8_N39   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X62_Y3_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X40_Y25_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X62_Y5_N48   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X55_Y5_N57   ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs_intr|regs[0][13]~1        ; LABCELL_X62_Y2_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs_intr|regs[1][8]~2         ; LABCELL_X66_Y2_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs_intr|regs[2][9]~3         ; LABCELL_X66_Y2_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs_intr|regs[3][15]~4        ; LABCELL_X66_Y2_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs_intr|regs[4][7]~6         ; LABCELL_X66_Y2_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs_intr|regs[5][1]~7         ; LABCELL_X66_Y2_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs_intr|regs[6][6]~8         ; LABCELL_X66_Y2_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs_intr|regs[7][13]~9        ; LABCELL_X66_Y2_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs|regs[0][14]~1             ; LABCELL_X66_Y2_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs|regs[1][11]~2             ; LABCELL_X66_Y2_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs|regs[2][11]~3             ; LABCELL_X62_Y2_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs|regs[3][6]~4              ; LABCELL_X63_Y2_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs|regs[4][4]~6              ; LABCELL_X66_Y2_N12   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs|regs[5][9]~7              ; LABCELL_X66_Y2_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs|regs[6][3]~8              ; LABCELL_X66_Y2_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_regs:regs|regs[7][3]~9              ; LABCELL_X66_Y2_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|w2_PADDR[0]~0                                ; LABCELL_X62_Y11_N42  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_cmp_flags[0]~2                             ; LABCELL_X63_Y10_N42  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[11]~6                            ; MLABCELL_X59_Y7_N12  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rda[6]~1                             ; LABCELL_X62_Y10_N36  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_instr_rdd[2]~0                             ; LABCELL_X53_Y10_N57  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_pc[7]~4                                    ; LABCELL_X64_Y10_N42  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_pc_saved[0]~1                              ; LABCELL_X64_Y10_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_state.STATE_WB                             ; FF_X63_Y10_N14       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|r_state~14                                   ; LABCELL_X63_Y10_N3   ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X55_Y7_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X60_Y10_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X60_Y10_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X61_Y8_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X60_Y9_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X56_Y8_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X56_Y8_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X62_Y10_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|M_PWDATA[0]~0          ; LABCELL_X53_Y10_N48  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|M_PWDATA[0]~1          ; LABCELL_X55_Y10_N54  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X61_Y8_N45   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X43_Y25_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X60_Y10_N30  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X64_Y10_N0   ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs_intr|regs[0][10]~1        ; LABCELL_X66_Y8_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs_intr|regs[1][2]~2         ; LABCELL_X66_Y8_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs_intr|regs[2][12]~3        ; LABCELL_X66_Y8_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs_intr|regs[3][5]~4         ; LABCELL_X66_Y8_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs_intr|regs[4][6]~6         ; LABCELL_X64_Y8_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs_intr|regs[5][2]~7         ; LABCELL_X64_Y8_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs_intr|regs[6][13]~8        ; LABCELL_X64_Y8_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs_intr|regs[7][15]~9        ; LABCELL_X64_Y8_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs|regs[0][13]~1             ; LABCELL_X66_Y8_N27   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs|regs[1][2]~2              ; LABCELL_X66_Y8_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs|regs[2][6]~3              ; LABCELL_X66_Y8_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs|regs[3][9]~4              ; LABCELL_X66_Y8_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs|regs[4][13]~6             ; LABCELL_X64_Y8_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs|regs[5][3]~7              ; LABCELL_X64_Y8_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs|regs[6][6]~8              ; LABCELL_X64_Y8_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_regs:regs|regs[7][13]~9             ; LABCELL_X64_Y8_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|w2_PADDR[0]~0                                ; LABCELL_X63_Y10_N36  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_cmp_flags[0]~2                             ; LABCELL_X67_Y10_N54  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[14]~6                            ; LABCELL_X75_Y2_N57   ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rda[6]~1                             ; LABCELL_X68_Y3_N39   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_instr_rdd[8]~0                             ; LABCELL_X68_Y7_N51   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_pc[8]~4                                    ; LABCELL_X67_Y5_N6    ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_pc_saved[0]~1                              ; LABCELL_X67_Y5_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_state.STATE_WB                             ; FF_X67_Y7_N26        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|r_state~14                                   ; LABCELL_X67_Y7_N30   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X68_Y4_N0    ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X68_Y4_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X70_Y5_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X70_Y8_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X68_Y4_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X70_Y8_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X68_Y4_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X70_Y8_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|M_PWRITE~0             ; LABCELL_X67_Y10_N27  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|M_PWRITE~1             ; LABCELL_X67_Y10_N12  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X70_Y8_N54   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X46_Y26_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X67_Y8_N21   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X67_Y3_N15   ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs_intr|regs[0][0]~1         ; LABCELL_X74_Y3_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs_intr|regs[1][0]~2         ; LABCELL_X74_Y3_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs_intr|regs[2][6]~3         ; LABCELL_X74_Y3_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs_intr|regs[3][12]~4        ; LABCELL_X74_Y3_N12   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs_intr|regs[4][15]~6        ; LABCELL_X70_Y4_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs_intr|regs[5][12]~7        ; LABCELL_X74_Y3_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs_intr|regs[6][8]~8         ; LABCELL_X70_Y4_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs_intr|regs[7][11]~9        ; LABCELL_X70_Y4_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs|regs[0][11]~1             ; LABCELL_X74_Y4_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs|regs[1][14]~2             ; LABCELL_X74_Y4_N12   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs|regs[2][7]~3              ; LABCELL_X74_Y4_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs|regs[3][6]~4              ; LABCELL_X74_Y4_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs|regs[4][1]~6              ; MLABCELL_X72_Y6_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs|regs[5][13]~7             ; LABCELL_X74_Y3_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs|regs[6][2]~8              ; MLABCELL_X72_Y6_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_regs:regs|regs[7][0]~9              ; MLABCELL_X72_Y6_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|w2_PADDR[0]~0                                ; LABCELL_X67_Y8_N0    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_cmp_flags[0]~2                             ; LABCELL_X11_Y50_N51  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[0]~1                             ; LABCELL_X10_Y52_N6   ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rda[8]~6                             ; LABCELL_X7_Y51_N48   ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_instr_rdd[10]~0                            ; LABCELL_X7_Y53_N48   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_pc[1]~4                                    ; MLABCELL_X8_Y53_N24  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_pc_saved[0]~1                              ; MLABCELL_X8_Y53_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_state.STATE_WB                             ; FF_X12_Y50_N44       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|r_state~14                                   ; LABCELL_X12_Y50_N24  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X7_Y50_N45   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X4_Y48_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X7_Y50_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X4_Y48_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X7_Y50_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X4_Y49_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X3_Y48_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X4_Y48_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|M_PWRITE~0             ; LABCELL_X19_Y48_N42  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|M_PWRITE~1             ; LABCELL_X19_Y48_N24  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X4_Y50_N27   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; MLABCELL_X39_Y33_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X4_Y50_N9    ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X11_Y50_N15  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs_intr|regs[0][4]~1         ; LABCELL_X1_Y53_N27   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs_intr|regs[1][11]~2        ; LABCELL_X1_Y53_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs_intr|regs[2][15]~3        ; LABCELL_X1_Y53_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs_intr|regs[3][2]~4         ; LABCELL_X4_Y53_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs_intr|regs[4][2]~6         ; LABCELL_X2_Y53_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs_intr|regs[5][8]~7         ; LABCELL_X1_Y53_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs_intr|regs[6][0]~8         ; LABCELL_X2_Y53_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs_intr|regs[7][8]~9         ; LABCELL_X1_Y53_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs|regs[0][14]~1             ; LABCELL_X1_Y53_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs|regs[1][13]~2             ; LABCELL_X1_Y53_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs|regs[2][12]~3             ; LABCELL_X1_Y53_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs|regs[3][4]~4              ; LABCELL_X1_Y53_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs|regs[4][15]~6             ; LABCELL_X1_Y53_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs|regs[5][5]~7              ; LABCELL_X1_Y53_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs|regs[6][8]~8              ; LABCELL_X1_Y53_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_regs:regs|regs[7][2]~9              ; LABCELL_X1_Y53_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|w2_PADDR[0]~0                                ; LABCELL_X12_Y49_N36  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_cmp_flags[0]~2                             ; LABCELL_X24_Y44_N15  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rda[5]~1                             ; LABCELL_X19_Y43_N21  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rda[9]~6                             ; LABCELL_X18_Y43_N57  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_instr_rdd[7]~0                             ; LABCELL_X23_Y44_N57  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_pc[15]~4                                   ; LABCELL_X23_Y45_N36  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_pc_saved[0]~1                              ; LABCELL_X23_Y44_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_state.STATE_WB                             ; FF_X24_Y44_N32       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|r_state~14                                   ; LABCELL_X27_Y44_N27  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X23_Y42_N42  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X23_Y42_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X24_Y43_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X23_Y42_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X23_Y42_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X23_Y42_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X23_Y42_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X23_Y42_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|M_PWDATA[6]~0          ; LABCELL_X22_Y40_N39  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|M_PWDATA[6]~1          ; LABCELL_X24_Y42_N0   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X23_Y41_N21  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X42_Y34_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X23_Y42_N36  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X24_Y45_N36  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs_intr|regs[0][11]~1        ; LABCELL_X17_Y42_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs_intr|regs[1][0]~2         ; LABCELL_X17_Y42_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs_intr|regs[2][11]~3        ; LABCELL_X13_Y43_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs_intr|regs[3][10]~4        ; LABCELL_X17_Y42_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs_intr|regs[4][3]~6         ; LABCELL_X13_Y43_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs_intr|regs[5][1]~7         ; LABCELL_X13_Y43_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs_intr|regs[6][7]~8         ; LABCELL_X13_Y43_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs_intr|regs[7][8]~9         ; LABCELL_X13_Y43_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs|regs[0][7]~1              ; LABCELL_X13_Y43_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs|regs[1][12]~2             ; LABCELL_X13_Y43_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs|regs[2][12]~3             ; LABCELL_X13_Y43_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs|regs[3][8]~4              ; LABCELL_X13_Y43_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs|regs[4][10]~6             ; LABCELL_X13_Y43_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs|regs[5][0]~7              ; LABCELL_X13_Y43_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs|regs[6][0]~8              ; LABCELL_X13_Y43_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_regs:regs|regs[7][13]~9             ; LABCELL_X13_Y43_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|w2_PADDR[0]~0                                ; LABCELL_X24_Y45_N12  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_cmp_flags[0]~2                             ; MLABCELL_X28_Y45_N21 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[11]~6                            ; LABCELL_X31_Y47_N51  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rda[5]~1                             ; LABCELL_X29_Y47_N27  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_instr_rdd[1]~0                             ; LABCELL_X24_Y48_N27  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_pc[15]~4                                   ; LABCELL_X24_Y48_N30  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_pc_saved[0]~1                              ; LABCELL_X24_Y48_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_state.STATE_WB                             ; FF_X23_Y48_N38       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|r_state~14                                   ; LABCELL_X33_Y44_N12  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X30_Y48_N0   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X30_Y48_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X30_Y48_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X30_Y48_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X30_Y48_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X30_Y48_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X30_Y48_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X30_Y48_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|M_PADDR[15]~0          ; LABCELL_X31_Y45_N54  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|M_PADDR[15]~1          ; MLABCELL_X34_Y36_N42 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|intm_we                ; MLABCELL_X34_Y46_N21 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X40_Y36_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X31_Y45_N39  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X29_Y45_N15  ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs_intr|regs[0][12]~1        ; LABCELL_X31_Y51_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs_intr|regs[1][1]~2         ; LABCELL_X31_Y51_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs_intr|regs[2][9]~3         ; LABCELL_X31_Y51_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs_intr|regs[3][11]~4        ; LABCELL_X31_Y51_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs_intr|regs[4][15]~6        ; LABCELL_X31_Y51_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs_intr|regs[5][14]~7        ; LABCELL_X31_Y51_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs_intr|regs[6][4]~8         ; LABCELL_X31_Y51_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs_intr|regs[7][12]~9        ; LABCELL_X31_Y51_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs|regs[0][6]~1              ; LABCELL_X31_Y51_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs|regs[1][6]~2              ; LABCELL_X31_Y51_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs|regs[2][1]~3              ; LABCELL_X31_Y51_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs|regs[3][10]~4             ; LABCELL_X31_Y51_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs|regs[4][9]~6              ; LABCELL_X31_Y51_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs|regs[5][4]~7              ; LABCELL_X31_Y51_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs|regs[6][4]~8              ; LABCELL_X31_Y51_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_regs:regs|regs[7][6]~9              ; LABCELL_X31_Y51_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|w2_PADDR[0]~0                                ; LABCELL_X23_Y48_N6   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_cmp_flags[0]~2                             ; LABCELL_X16_Y46_N9   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[15]~6                            ; LABCELL_X16_Y47_N54  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rda[4]~1                             ; LABCELL_X19_Y47_N51  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_instr_rdd[9]~0                             ; MLABCELL_X15_Y48_N48 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_pc[14]~4                                   ; LABCELL_X13_Y44_N42  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_pc_saved[0]~1                              ; LABCELL_X13_Y44_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_state.STATE_WB                             ; FF_X15_Y48_N2        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|r_state~14                                   ; LABCELL_X18_Y47_N57  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X11_Y46_N54  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X11_Y47_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X11_Y47_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X11_Y45_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X12_Y46_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X11_Y45_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X13_Y45_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X11_Y45_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|M_PADDR[2]~0           ; LABCELL_X17_Y45_N21  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|M_PADDR[2]~1           ; LABCELL_X17_Y45_N51  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X11_Y46_N21  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X42_Y33_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X18_Y45_N33  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X15_Y46_N27 ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs_intr|regs[0][4]~1         ; LABCELL_X2_Y47_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs_intr|regs[1][1]~2         ; LABCELL_X2_Y47_N12   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs_intr|regs[2][4]~3         ; LABCELL_X2_Y47_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs_intr|regs[3][11]~4        ; LABCELL_X2_Y47_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs_intr|regs[4][11]~6        ; LABCELL_X2_Y47_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs_intr|regs[5][12]~7        ; LABCELL_X2_Y47_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs_intr|regs[6][12]~8        ; LABCELL_X2_Y47_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs_intr|regs[7][9]~9         ; LABCELL_X2_Y47_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs|regs[0][12]~1             ; LABCELL_X2_Y47_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs|regs[1][1]~2              ; LABCELL_X2_Y47_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs|regs[2][3]~3              ; LABCELL_X2_Y47_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs|regs[3][9]~4              ; LABCELL_X2_Y47_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs|regs[4][13]~6             ; LABCELL_X2_Y47_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs|regs[5][1]~7              ; LABCELL_X2_Y47_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs|regs[6][0]~8              ; LABCELL_X2_Y47_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_regs:regs|regs[7][14]~9             ; LABCELL_X2_Y47_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|w2_PADDR[0]~0                                ; MLABCELL_X15_Y48_N15 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_cmp_flags[0]~2                             ; MLABCELL_X25_Y53_N57 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[5]~1                             ; MLABCELL_X21_Y53_N21 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rda[9]~6                             ; MLABCELL_X21_Y53_N36 ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_instr_rdd[7]~0                             ; LABCELL_X27_Y51_N33  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_pc[3]~4                                    ; MLABCELL_X25_Y53_N42 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_pc_saved[0]~1                              ; MLABCELL_X8_Y53_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_state.STATE_WB                             ; FF_X27_Y51_N44       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|r_state~14                                   ; LABCELL_X27_Y51_N24  ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X23_Y51_N12  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X23_Y51_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X23_Y51_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X23_Y51_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; MLABCELL_X25_Y50_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X23_Y51_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X23_Y51_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X23_Y51_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|M_PADDR[0]~0           ; LABCELL_X23_Y49_N51  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|M_PADDR[0]~1           ; MLABCELL_X25_Y47_N12 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|intm_we                ; MLABCELL_X25_Y50_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; MLABCELL_X39_Y36_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X22_Y50_N42  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X21_Y53_N24 ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs_intr|regs[0][4]~1         ; LABCELL_X12_Y52_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs_intr|regs[1][12]~2        ; LABCELL_X12_Y52_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs_intr|regs[2][7]~3         ; LABCELL_X12_Y52_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs_intr|regs[3][12]~4        ; LABCELL_X12_Y52_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs_intr|regs[4][2]~6         ; LABCELL_X12_Y52_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs_intr|regs[5][15]~7        ; LABCELL_X12_Y52_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs_intr|regs[6][3]~8         ; LABCELL_X12_Y52_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs_intr|regs[7][6]~9         ; LABCELL_X12_Y52_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs|regs[0][10]~1             ; LABCELL_X12_Y52_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs|regs[1][7]~2              ; LABCELL_X12_Y52_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs|regs[2][14]~3             ; LABCELL_X12_Y52_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs|regs[3][15]~4             ; LABCELL_X12_Y52_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs|regs[4][1]~6              ; LABCELL_X12_Y52_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs|regs[5][1]~7              ; LABCELL_X12_Y52_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs|regs[6][15]~8             ; LABCELL_X12_Y52_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_regs:regs|regs[7][15]~9             ; LABCELL_X12_Y52_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|w2_PADDR[0]~0                                ; MLABCELL_X21_Y48_N42 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_cmp_flags[0]~2                             ; MLABCELL_X28_Y39_N33 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[0]~1                             ; LABCELL_X29_Y41_N18  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rda[8]~6                             ; LABCELL_X22_Y39_N45  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_instr_rdd[3]~0                             ; MLABCELL_X28_Y41_N45 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc[7]~4                                    ; LABCELL_X33_Y39_N18  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_pc_saved[0]~1                              ; LABCELL_X33_Y39_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_state.STATE_WB                             ; FF_X28_Y41_N14       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|r_state~14                                   ; LABCELL_X27_Y41_N42  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; MLABCELL_X28_Y38_N54 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; MLABCELL_X28_Y38_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; MLABCELL_X28_Y38_N27 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X28_Y38_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; MLABCELL_X28_Y38_N36 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; MLABCELL_X28_Y38_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X28_Y38_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X30_Y39_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|M_PWDATA[5]~0          ; LABCELL_X30_Y34_N9   ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|M_PWDATA[5]~1          ; LABCELL_X29_Y40_N57  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X30_Y39_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X37_Y29_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X31_Y40_N51  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X28_Y39_N45 ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs_intr|regs[0][7]~1         ; MLABCELL_X28_Y44_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs_intr|regs[1][0]~2         ; MLABCELL_X28_Y44_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs_intr|regs[2][5]~3         ; MLABCELL_X28_Y44_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs_intr|regs[3][13]~4        ; MLABCELL_X28_Y44_N36 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs_intr|regs[4][13]~6        ; LABCELL_X31_Y41_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs_intr|regs[5][12]~7        ; LABCELL_X31_Y41_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs_intr|regs[6][12]~8        ; LABCELL_X31_Y41_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs_intr|regs[7][4]~9         ; LABCELL_X31_Y41_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs|regs[0][9]~1              ; MLABCELL_X28_Y44_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs|regs[1][2]~2              ; MLABCELL_X28_Y44_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs|regs[2][1]~3              ; MLABCELL_X28_Y44_N51 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs|regs[3][12]~4             ; MLABCELL_X28_Y44_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs|regs[4][14]~6             ; LABCELL_X30_Y42_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs|regs[5][1]~7              ; LABCELL_X30_Y42_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs|regs[6][8]~8              ; LABCELL_X31_Y41_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_regs:regs|regs[7][3]~9              ; LABCELL_X31_Y41_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|w2_PADDR[0]~0                                ; MLABCELL_X28_Y41_N6  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_cmp_flags[0]~2                             ; LABCELL_X23_Y60_N48  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[7]~1                             ; LABCELL_X13_Y63_N33  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rda[9]~6                             ; LABCELL_X12_Y63_N27  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr_rdd[12]~0                            ; LABCELL_X19_Y61_N39  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_pc[12]~4                                   ; MLABCELL_X21_Y59_N18 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_pc_saved[0]~1                              ; MLABCELL_X21_Y59_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_state.STATE_WB                             ; FF_X23_Y57_N44       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_state~14                                   ; LABCELL_X23_Y57_N0   ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X13_Y61_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X11_Y58_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X11_Y58_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X13_Y60_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X13_Y60_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X13_Y59_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X13_Y59_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X13_Y59_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|M_PWDATA[1]~0          ; LABCELL_X22_Y58_N33  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|M_PWDATA[1]~1          ; MLABCELL_X21_Y58_N57 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X12_Y60_N9   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X43_Y35_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|tim0_we                ; MLABCELL_X15_Y59_N18 ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X21_Y61_N0  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs_intr|regs[0][12]~1        ; LABCELL_X10_Y62_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs_intr|regs[1][5]~2         ; LABCELL_X10_Y64_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs_intr|regs[2][0]~3         ; LABCELL_X10_Y64_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs_intr|regs[3][4]~4         ; LABCELL_X10_Y64_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs_intr|regs[4][12]~6        ; LABCELL_X10_Y64_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs_intr|regs[5][12]~7        ; LABCELL_X10_Y64_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs_intr|regs[6][12]~8        ; LABCELL_X10_Y64_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs_intr|regs[7][3]~9         ; LABCELL_X10_Y64_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs|regs[0][2]~1              ; LABCELL_X10_Y62_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs|regs[1][14]~2             ; LABCELL_X10_Y62_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs|regs[2][10]~3             ; LABCELL_X10_Y62_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs|regs[3][2]~4              ; LABCELL_X10_Y62_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs|regs[4][6]~6              ; LABCELL_X10_Y64_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs|regs[5][4]~7              ; LABCELL_X10_Y64_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs|regs[6][4]~8              ; LABCELL_X10_Y64_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs|regs[7][12]~9             ; LABCELL_X10_Y64_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|w2_PADDR[0]~0                                ; LABCELL_X23_Y57_N51  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_cmp_flags[0]~2                              ; LABCELL_X36_Y45_N36  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rda[1]~1                              ; LABCELL_X43_Y45_N54  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rda[8]~6                              ; LABCELL_X36_Y45_N3   ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_instr_rdd[1]~0                              ; LABCELL_X43_Y47_N9   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc[2]~4                                     ; LABCELL_X43_Y47_N18  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_pc_saved[0]~1                               ; LABCELL_X43_Y47_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_state.STATE_WB                              ; FF_X40_Y47_N44       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|r_state~14                                    ; LABCELL_X40_Y47_N33  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|Decoder0~0              ; LABCELL_X42_Y46_N30  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|Decoder0~1              ; LABCELL_X42_Y46_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|Decoder0~2              ; LABCELL_X42_Y46_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|Decoder0~3              ; LABCELL_X42_Y46_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|Decoder0~4              ; LABCELL_X42_Y46_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|Decoder0~5              ; LABCELL_X42_Y46_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|Decoder0~6              ; LABCELL_X42_Y46_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|Decoder0~7              ; LABCELL_X42_Y46_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|M_PADDR[4]~0            ; LABCELL_X42_Y43_N9   ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|M_PADDR[4]~1            ; LABCELL_X43_Y44_N30  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|intm_we                 ; LABCELL_X42_Y46_N42  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|per_out[0]~0            ; MLABCELL_X39_Y34_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|tim0_we                 ; LABCELL_X42_Y46_N45  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_dec:dec|has_imm4~0                   ; LABCELL_X36_Y45_N54  ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs_intr|regs[0][8]~1          ; LABCELL_X50_Y47_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs_intr|regs[1][5]~2          ; LABCELL_X50_Y47_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs_intr|regs[2][5]~3          ; LABCELL_X50_Y47_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs_intr|regs[3][5]~4          ; LABCELL_X50_Y47_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs_intr|regs[4][9]~6          ; LABCELL_X50_Y47_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs_intr|regs[5][11]~7         ; LABCELL_X50_Y47_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs_intr|regs[6][14]~8         ; LABCELL_X50_Y47_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs_intr|regs[7][10]~9         ; LABCELL_X50_Y47_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs|regs[0][0]~1               ; LABCELL_X50_Y47_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs|regs[1][0]~2               ; LABCELL_X50_Y47_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs|regs[2][0]~3               ; LABCELL_X50_Y47_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs|regs[3][1]~4               ; LABCELL_X50_Y47_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs|regs[4][12]~6              ; LABCELL_X50_Y47_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs|regs[5][5]~7               ; LABCELL_X50_Y47_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs|regs[6][5]~8               ; LABCELL_X50_Y47_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_regs:regs|regs[7][7]~9               ; LABCELL_X50_Y47_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|w2_PADDR[0]~0                                 ; LABCELL_X40_Y47_N54  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|w2_PENABLE~0                                  ; MLABCELL_X47_Y44_N21 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_cmp_flags[0]~2                             ; LABCELL_X63_Y22_N24  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[1]~1                             ; MLABCELL_X59_Y24_N54 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rda[8]~6                             ; LABCELL_X60_Y24_N57  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_instr_rdd[0]~0                             ; LABCELL_X68_Y24_N3   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_pc[7]~4                                    ; LABCELL_X68_Y24_N12  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_pc_saved[0]~1                              ; LABCELL_X68_Y24_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_state.STATE_WB                             ; FF_X64_Y25_N38       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|r_state~14                                   ; LABCELL_X51_Y26_N48  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X67_Y25_N0   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X67_Y25_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X67_Y25_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X67_Y25_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X67_Y25_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X67_Y25_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X67_Y25_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X67_Y25_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|M_PADDR[8]~0           ; LABCELL_X57_Y27_N39  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|M_PADDR[8]~1           ; LABCELL_X63_Y27_N51  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X67_Y25_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X42_Y28_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X64_Y25_N45  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X65_Y26_N39 ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs_intr|regs[0][12]~1        ; LABCELL_X63_Y20_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs_intr|regs[1][3]~2         ; LABCELL_X63_Y20_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs_intr|regs[2][6]~3         ; LABCELL_X63_Y20_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs_intr|regs[3][6]~4         ; LABCELL_X63_Y20_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs_intr|regs[4][6]~6         ; LABCELL_X63_Y20_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs_intr|regs[5][13]~7        ; LABCELL_X63_Y20_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs_intr|regs[6][2]~8         ; LABCELL_X63_Y20_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs_intr|regs[7][10]~9        ; LABCELL_X63_Y20_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs|regs[0][15]~1             ; LABCELL_X63_Y20_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs|regs[1][3]~2              ; LABCELL_X63_Y20_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs|regs[2][5]~3              ; LABCELL_X63_Y20_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs|regs[3][4]~4              ; LABCELL_X63_Y20_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs|regs[4][11]~6             ; LABCELL_X67_Y20_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs|regs[5][0]~7              ; LABCELL_X67_Y20_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs|regs[6][9]~8              ; LABCELL_X67_Y20_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_regs:regs|regs[7][3]~9              ; LABCELL_X63_Y20_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|w2_PADDR[0]~0                                ; LABCELL_X51_Y26_N21  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_cmp_flags[0]~2                             ; LABCELL_X50_Y20_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[14]~6                            ; LABCELL_X51_Y17_N15  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rda[5]~1                             ; LABCELL_X50_Y18_N57  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_instr_rdd[6]~0                             ; LABCELL_X50_Y18_N12  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_pc[10]~4                                   ; LABCELL_X50_Y18_N9   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_pc_saved[0]~1                              ; LABCELL_X50_Y18_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_state.STATE_WB                             ; FF_X42_Y20_N20       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|r_state~14                                   ; LABCELL_X43_Y20_N18  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X45_Y21_N54  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X45_Y21_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X45_Y21_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X45_Y21_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X45_Y21_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X45_Y21_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X45_Y21_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X45_Y21_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|M_PADDR[0]~0           ; LABCELL_X53_Y20_N54  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|M_PADDR[0]~1           ; LABCELL_X46_Y21_N48  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X45_Y22_N21  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X42_Y25_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X45_Y20_N15  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X31_Y21_N45  ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs_intr|regs[0][14]~1        ; LABCELL_X42_Y18_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs_intr|regs[1][7]~2         ; LABCELL_X42_Y18_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs_intr|regs[2][6]~3         ; LABCELL_X42_Y18_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs_intr|regs[3][3]~4         ; LABCELL_X42_Y18_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs_intr|regs[4][4]~6         ; LABCELL_X46_Y17_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs_intr|regs[5][1]~7         ; LABCELL_X46_Y17_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs_intr|regs[6][6]~8         ; LABCELL_X46_Y17_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs_intr|regs[7][15]~9        ; LABCELL_X46_Y17_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs|regs[0][3]~1              ; LABCELL_X46_Y17_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs|regs[1][14]~2             ; LABCELL_X45_Y18_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs|regs[2][15]~3             ; LABCELL_X46_Y17_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs|regs[3][12]~4             ; LABCELL_X46_Y17_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs|regs[4][12]~6             ; LABCELL_X42_Y18_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs|regs[5][11]~7             ; LABCELL_X42_Y18_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs|regs[6][13]~8             ; LABCELL_X42_Y18_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_regs:regs|regs[7][10]~9             ; LABCELL_X42_Y18_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|w2_PADDR[0]~0                                ; LABCELL_X46_Y36_N42  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_cmp_flags[0]~2                             ; MLABCELL_X84_Y17_N54 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rda[15]~6                            ; LABCELL_X85_Y14_N54  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rda[3]~1                             ; MLABCELL_X82_Y13_N51 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_instr_rdd[1]~0                             ; LABCELL_X81_Y14_N21  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_pc[1]~4                                    ; LABCELL_X81_Y14_N54  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_pc_saved[0]~1                              ; LABCELL_X81_Y14_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_state.STATE_WB                             ; FF_X82_Y16_N26       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|r_state~14                                   ; MLABCELL_X82_Y16_N54 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; MLABCELL_X78_Y13_N48 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X80_Y15_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X80_Y15_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X78_Y13_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X81_Y16_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; MLABCELL_X78_Y13_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X78_Y13_N36 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X80_Y15_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|M_PADDR[9]~0           ; LABCELL_X75_Y17_N27  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|M_PADDR[9]~1           ; LABCELL_X75_Y17_N42  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|intm_we                ; MLABCELL_X78_Y13_N33 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X40_Y26_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|tim0_we                ; MLABCELL_X78_Y13_N30 ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X84_Y17_N27 ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs_intr|regs[0][12]~1        ; LABCELL_X85_Y12_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs_intr|regs[1][12]~2        ; LABCELL_X85_Y12_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs_intr|regs[2][6]~3         ; LABCELL_X85_Y12_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs_intr|regs[3][3]~4         ; LABCELL_X85_Y12_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs_intr|regs[4][6]~6         ; LABCELL_X85_Y12_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs_intr|regs[5][2]~7         ; LABCELL_X85_Y12_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs_intr|regs[6][0]~8         ; LABCELL_X85_Y12_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs_intr|regs[7][7]~9         ; LABCELL_X85_Y12_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs|regs[0][3]~1              ; LABCELL_X85_Y12_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs|regs[1][3]~2              ; LABCELL_X85_Y12_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs|regs[2][11]~3             ; LABCELL_X85_Y12_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs|regs[3][0]~4              ; LABCELL_X85_Y12_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs|regs[4][2]~6              ; LABCELL_X85_Y12_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs|regs[5][10]~7             ; LABCELL_X85_Y12_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs|regs[6][7]~8              ; LABCELL_X85_Y12_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_regs:regs|regs[7][8]~9              ; LABCELL_X85_Y12_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|w2_PADDR[0]~0                                ; LABCELL_X63_Y32_N3   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_cmp_flags[0]~2                             ; LABCELL_X11_Y44_N54  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[14]~6                            ; LABCELL_X11_Y41_N57  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rda[4]~1                             ; LABCELL_X10_Y41_N33  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_instr_rdd[8]~0                             ; MLABCELL_X6_Y44_N39  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_pc[2]~4                                    ; MLABCELL_X6_Y44_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_pc_saved[0]~1                              ; MLABCELL_X6_Y44_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_state.STATE_WB                             ; FF_X8_Y44_N20        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|r_state~14                                   ; MLABCELL_X8_Y44_N24  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X7_Y42_N42   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X7_Y42_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X7_Y42_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X7_Y42_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X7_Y42_N27   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X7_Y42_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X7_Y42_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X7_Y42_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|M_PADDR[8]~0           ; MLABCELL_X8_Y38_N36  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|M_PADDR[8]~1           ; LABCELL_X11_Y40_N48  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X7_Y42_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X30_Y33_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X11_Y40_N27  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X11_Y40_N12  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs_intr|regs[0][0]~1         ; LABCELL_X2_Y45_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs_intr|regs[1][0]~2         ; LABCELL_X2_Y45_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs_intr|regs[2][0]~3         ; LABCELL_X2_Y45_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs_intr|regs[3][0]~4         ; LABCELL_X2_Y45_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs_intr|regs[4][0]~6         ; LABCELL_X2_Y45_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs_intr|regs[5][0]~7         ; LABCELL_X2_Y45_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs_intr|regs[6][0]~8         ; LABCELL_X1_Y45_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs_intr|regs[7][0]~9         ; LABCELL_X1_Y45_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs|regs[0][2]~1              ; LABCELL_X2_Y45_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs|regs[1][3]~2              ; LABCELL_X2_Y45_N27   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs|regs[2][13]~3             ; LABCELL_X2_Y45_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs|regs[3][0]~4              ; LABCELL_X2_Y45_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs|regs[4][14]~6             ; LABCELL_X2_Y45_N12   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs|regs[5][12]~7             ; LABCELL_X2_Y45_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs|regs[6][9]~8              ; LABCELL_X2_Y45_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_regs:regs|regs[7][0]~9              ; LABCELL_X2_Y45_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|w2_PADDR[0]~0                                ; MLABCELL_X3_Y40_N54  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_cmp_flags[0]~2                             ; LABCELL_X22_Y6_N54   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[12]~6                            ; LABCELL_X23_Y2_N27   ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rda[3]~1                             ; LABCELL_X18_Y2_N45   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_instr_rdd[15]~0                            ; LABCELL_X19_Y6_N57   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_pc[12]~4                                   ; LABCELL_X19_Y6_N33   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_pc_saved[0]~1                              ; LABCELL_X19_Y6_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_state.STATE_WB                             ; FF_X22_Y6_N38        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|r_state~14                                   ; LABCELL_X22_Y6_N33   ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X23_Y5_N36   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X18_Y5_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X18_Y5_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X18_Y5_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X23_Y5_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X18_Y5_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X21_Y5_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X18_Y5_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|M_PWDATA[10]~0         ; MLABCELL_X28_Y9_N42  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|M_PWDATA[10]~1         ; MLABCELL_X28_Y9_N12  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X23_Y5_N9    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X31_Y28_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X18_Y3_N33   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X17_Y4_N54   ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs_intr|regs[0][0]~1         ; LABCELL_X12_Y1_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs_intr|regs[1][9]~2         ; LABCELL_X12_Y1_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs_intr|regs[2][6]~3         ; LABCELL_X13_Y1_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs_intr|regs[3][10]~4        ; LABCELL_X13_Y1_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs_intr|regs[4][9]~6         ; LABCELL_X13_Y1_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs_intr|regs[5][4]~7         ; LABCELL_X13_Y1_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs_intr|regs[6][4]~8         ; LABCELL_X13_Y1_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs_intr|regs[7][2]~9         ; LABCELL_X13_Y1_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs|regs[0][6]~1              ; LABCELL_X12_Y1_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs|regs[1][3]~2              ; LABCELL_X12_Y1_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs|regs[2][7]~3              ; LABCELL_X12_Y1_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs|regs[3][2]~4              ; LABCELL_X12_Y1_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs|regs[4][12]~6             ; LABCELL_X12_Y1_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs|regs[5][9]~7              ; LABCELL_X12_Y1_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs|regs[6][13]~8             ; LABCELL_X12_Y1_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_regs:regs|regs[7][8]~9              ; LABCELL_X12_Y1_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|w2_PADDR[0]~0                                ; LABCELL_X23_Y24_N42  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_cmp_flags[0]~2                             ; LABCELL_X16_Y27_N57  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rda[10]~6                            ; MLABCELL_X21_Y26_N57 ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rda[1]~1                             ; LABCELL_X17_Y25_N15  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_instr_rdd[7]~0                             ; LABCELL_X10_Y29_N0   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_pc[7]~4                                    ; LABCELL_X10_Y27_N24  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_pc_saved[0]~1                              ; LABCELL_X10_Y27_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_state.STATE_WB                             ; FF_X15_Y27_N2        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|r_state~14                                   ; MLABCELL_X15_Y27_N54 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; MLABCELL_X15_Y28_N48 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; MLABCELL_X15_Y28_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; MLABCELL_X15_Y28_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X15_Y28_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; MLABCELL_X15_Y28_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; MLABCELL_X15_Y28_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X15_Y28_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; MLABCELL_X15_Y28_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|M_PWDATA[7]~0          ; LABCELL_X19_Y24_N42  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|M_PWDATA[7]~1          ; LABCELL_X16_Y28_N48  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X12_Y28_N42  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X42_Y29_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X13_Y28_N54  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X18_Y27_N42  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs_intr|regs[0][3]~1         ; LABCELL_X10_Y25_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs_intr|regs[1][1]~2         ; LABCELL_X10_Y25_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs_intr|regs[2][3]~3         ; LABCELL_X10_Y25_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs_intr|regs[3][15]~4        ; LABCELL_X10_Y25_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs_intr|regs[4][2]~6         ; MLABCELL_X15_Y25_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs_intr|regs[5][8]~7         ; MLABCELL_X15_Y25_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs_intr|regs[6][0]~8         ; MLABCELL_X15_Y25_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs_intr|regs[7][12]~9        ; LABCELL_X19_Y26_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs|regs[0][7]~1              ; LABCELL_X10_Y25_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs|regs[1][8]~2              ; LABCELL_X10_Y25_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs|regs[2][3]~3              ; LABCELL_X10_Y25_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs|regs[3][1]~4              ; LABCELL_X10_Y25_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs|regs[4][4]~6              ; LABCELL_X10_Y25_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs|regs[5][10]~7             ; LABCELL_X10_Y25_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs|regs[6][4]~8              ; LABCELL_X10_Y25_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_regs:regs|regs[7][10]~9             ; LABCELL_X11_Y26_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|w2_PADDR[0]~0                                ; MLABCELL_X15_Y27_N51 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_cmp_flags[0]~2                             ; LABCELL_X16_Y22_N57  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[10]~6                            ; LABCELL_X22_Y20_N51  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rda[1]~1                             ; MLABCELL_X15_Y23_N0  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_instr_rdd[5]~0                             ; MLABCELL_X15_Y23_N9  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_pc[1]~4                                    ; LABCELL_X24_Y23_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_pc_saved[0]~1                              ; LABCELL_X24_Y23_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_state.STATE_WB                             ; FF_X15_Y23_N38       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|r_state~14                                   ; LABCELL_X10_Y23_N36  ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X16_Y23_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X16_Y23_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X16_Y23_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X16_Y23_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X16_Y23_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X16_Y23_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X16_Y23_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; MLABCELL_X15_Y22_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|M_PADDR[10]~0          ; LABCELL_X22_Y27_N12  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|M_PADDR[10]~1          ; LABCELL_X17_Y22_N54  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X16_Y23_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X42_Y29_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X16_Y22_N6   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X10_Y22_N42  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs_intr|regs[0][1]~1         ; MLABCELL_X15_Y19_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs_intr|regs[1][8]~2         ; MLABCELL_X15_Y19_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs_intr|regs[2][15]~3        ; MLABCELL_X15_Y19_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs_intr|regs[3][2]~4         ; MLABCELL_X15_Y19_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs_intr|regs[4][9]~6         ; LABCELL_X12_Y21_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs_intr|regs[5][14]~7        ; LABCELL_X12_Y21_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs_intr|regs[6][12]~8        ; MLABCELL_X15_Y19_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs_intr|regs[7][4]~9         ; LABCELL_X12_Y21_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs|regs[0][8]~1              ; MLABCELL_X15_Y19_N39 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs|regs[1][3]~2              ; MLABCELL_X15_Y19_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs|regs[2][8]~3              ; MLABCELL_X15_Y19_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs|regs[3][10]~4             ; MLABCELL_X15_Y19_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs|regs[4][12]~6             ; MLABCELL_X15_Y19_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs|regs[5][3]~7              ; MLABCELL_X15_Y19_N36 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs|regs[6][8]~8              ; MLABCELL_X15_Y19_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_regs:regs|regs[7][10]~9             ; MLABCELL_X15_Y19_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|w2_PADDR[0]~0                                ; LABCELL_X24_Y23_N36  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_cmp_flags[0]~2                             ; LABCELL_X24_Y19_N42  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rda[6]~1                             ; MLABCELL_X21_Y15_N6  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rda[8]~6                             ; LABCELL_X19_Y19_N42  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_instr_rdd[1]~0                             ; LABCELL_X16_Y16_N45  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_pc[2]~4                                    ; LABCELL_X16_Y16_N0   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_pc_saved[0]~1                              ; LABCELL_X16_Y16_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_state.STATE_WB                             ; FF_X19_Y16_N8        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|r_state~14                                   ; LABCELL_X19_Y16_N21  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; MLABCELL_X15_Y18_N15 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; MLABCELL_X15_Y18_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X17_Y17_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X17_Y17_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X17_Y17_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X18_Y18_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X17_Y17_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X18_Y18_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|M_PWDATA[6]~0          ; MLABCELL_X25_Y16_N54 ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|M_PWDATA[6]~1          ; LABCELL_X19_Y18_N57  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X18_Y18_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; MLABCELL_X34_Y28_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X18_Y16_N57  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X24_Y19_N15  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs_intr|regs[0][15]~1        ; MLABCELL_X15_Y13_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs_intr|regs[1][9]~2         ; MLABCELL_X15_Y13_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs_intr|regs[2][3]~3         ; MLABCELL_X15_Y13_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs_intr|regs[3][2]~4         ; MLABCELL_X15_Y13_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs_intr|regs[4][2]~6         ; LABCELL_X16_Y14_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs_intr|regs[5][0]~7         ; LABCELL_X17_Y13_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs_intr|regs[6][0]~8         ; LABCELL_X19_Y12_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs_intr|regs[7][0]~9         ; LABCELL_X17_Y14_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs|regs[0][7]~1              ; MLABCELL_X15_Y13_N27 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs|regs[1][1]~2              ; MLABCELL_X15_Y13_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs|regs[2][0]~3              ; MLABCELL_X15_Y13_N36 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs|regs[3][0]~4              ; MLABCELL_X15_Y13_N39 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs|regs[4][0]~6              ; LABCELL_X18_Y12_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs|regs[5][0]~7              ; LABCELL_X16_Y14_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs|regs[6][4]~8              ; LABCELL_X16_Y14_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_regs:regs|regs[7][4]~9              ; LABCELL_X18_Y12_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|w2_PADDR[0]~0                                ; MLABCELL_X21_Y24_N0  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_cmp_flags[0]~2                             ; MLABCELL_X8_Y6_N15   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[10]~6                            ; MLABCELL_X8_Y6_N51   ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rda[7]~1                             ; LABCELL_X11_Y4_N36   ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_instr_rdd[6]~0                             ; LABCELL_X9_Y7_N48    ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_pc[13]~4                                   ; LABCELL_X9_Y7_N18    ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_pc_saved[0]~1                              ; LABCELL_X9_Y7_N33    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_state.STATE_WB                             ; FF_X10_Y7_N44        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|r_state~14                                   ; LABCELL_X10_Y7_N39   ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; MLABCELL_X8_Y4_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; MLABCELL_X8_Y4_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; MLABCELL_X8_Y4_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X8_Y4_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; MLABCELL_X6_Y5_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; MLABCELL_X8_Y4_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X6_Y5_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; MLABCELL_X8_Y5_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|M_PADDR[9]~0           ; LABCELL_X17_Y11_N57  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|M_PADDR[9]~1           ; LABCELL_X12_Y7_N36   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|intm_we                ; MLABCELL_X8_Y4_N42   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X29_Y29_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|tim0_we                ; MLABCELL_X8_Y5_N30   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X8_Y6_N39   ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs_intr|regs[0][7]~1         ; LABCELL_X2_Y3_N48    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs_intr|regs[1][5]~2         ; LABCELL_X2_Y3_N33    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs_intr|regs[2][13]~3        ; LABCELL_X2_Y3_N51    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs_intr|regs[3][0]~4         ; LABCELL_X2_Y3_N12    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs_intr|regs[4][8]~6         ; MLABCELL_X3_Y3_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs_intr|regs[5][4]~7         ; MLABCELL_X3_Y3_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs_intr|regs[6][0]~8         ; MLABCELL_X3_Y3_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs_intr|regs[7][6]~9         ; MLABCELL_X6_Y3_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs|regs[0][0]~1              ; LABCELL_X2_Y3_N15    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs|regs[1][13]~2             ; LABCELL_X2_Y3_N18    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs|regs[2][2]~3              ; LABCELL_X2_Y3_N27    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs|regs[3][6]~4              ; LABCELL_X2_Y3_N21    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs|regs[4][0]~6              ; MLABCELL_X3_Y3_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs|regs[5][0]~7              ; MLABCELL_X3_Y3_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs|regs[6][13]~8             ; MLABCELL_X3_Y3_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_regs:regs|regs[7][13]~9             ; MLABCELL_X3_Y3_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|w2_PADDR[0]~0                                ; LABCELL_X2_Y12_N15   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_cmp_flags[0]~2                             ; LABCELL_X30_Y8_N42   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rda[14]~6                            ; LABCELL_X27_Y5_N6    ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rda[7]~1                             ; MLABCELL_X25_Y4_N27  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr_rdd[15]~0                            ; LABCELL_X27_Y5_N15   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_pc[8]~4                                    ; LABCELL_X31_Y8_N42   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_pc_saved[0]~1                              ; LABCELL_X31_Y8_N18   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_state.STATE_WB                             ; FF_X30_Y8_N2         ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_state~14                                   ; LABCELL_X30_Y8_N54   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X29_Y6_N39   ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X29_Y6_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X29_Y6_N45   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X29_Y6_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X29_Y6_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X29_Y6_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X29_Y6_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X29_Y6_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|M_PADDR[9]~0           ; LABCELL_X29_Y8_N42   ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|M_PADDR[9]~1           ; LABCELL_X29_Y8_N21   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X29_Y6_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X36_Y26_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X29_Y8_N57   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_dec:dec|has_imm4~0                  ; MLABCELL_X25_Y8_N30  ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs_intr|regs[0][10]~1        ; MLABCELL_X25_Y2_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs_intr|regs[1][0]~2         ; MLABCELL_X25_Y2_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs_intr|regs[2][0]~3         ; MLABCELL_X25_Y2_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs_intr|regs[3][11]~4        ; MLABCELL_X25_Y2_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs_intr|regs[4][7]~6         ; MLABCELL_X25_Y2_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs_intr|regs[5][6]~7         ; MLABCELL_X25_Y2_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs_intr|regs[6][0]~8         ; MLABCELL_X25_Y2_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs_intr|regs[7][9]~9         ; MLABCELL_X25_Y2_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs|regs[0][7]~1              ; MLABCELL_X25_Y2_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs|regs[1][5]~2              ; MLABCELL_X25_Y2_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs|regs[2][6]~3              ; MLABCELL_X25_Y2_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs|regs[3][15]~4             ; MLABCELL_X25_Y2_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs|regs[4][10]~6             ; MLABCELL_X25_Y2_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs|regs[5][1]~7              ; MLABCELL_X25_Y2_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs|regs[6][11]~8             ; MLABCELL_X25_Y2_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs|regs[7][6]~9              ; MLABCELL_X25_Y2_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|w2_PADDR[0]~0                                ; LABCELL_X30_Y8_N36   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_cmp_flags[0]~2                              ; LABCELL_X70_Y35_N21  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[0]~1                              ; MLABCELL_X65_Y36_N51 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rda[11]~6                             ; LABCELL_X61_Y33_N48  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_instr_rdd[0]~0                              ; MLABCELL_X65_Y36_N6  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_pc[0]~4                                     ; MLABCELL_X65_Y36_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_pc_saved[0]~1                               ; LABCELL_X64_Y36_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_state.STATE_WB                              ; FF_X60_Y36_N26       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|r_state~14                                    ; LABCELL_X60_Y36_N15  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|Decoder0~0              ; MLABCELL_X65_Y34_N9  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|Decoder0~1              ; LABCELL_X66_Y35_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|Decoder0~2              ; LABCELL_X66_Y35_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|Decoder0~3              ; MLABCELL_X65_Y34_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|Decoder0~4              ; LABCELL_X67_Y36_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|Decoder0~5              ; LABCELL_X68_Y35_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|Decoder0~6              ; LABCELL_X68_Y35_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|Decoder0~7              ; MLABCELL_X65_Y34_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|M_PADDR[23]~0           ; LABCELL_X60_Y36_N51  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|M_PADDR[23]~1           ; LABCELL_X64_Y34_N57  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|intm_we                 ; LABCELL_X68_Y34_N27  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|per_out[0]~0            ; LABCELL_X46_Y31_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|tim0_we                 ; MLABCELL_X65_Y34_N48 ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_dec:dec|has_imm4~0                   ; MLABCELL_X59_Y35_N39 ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs_intr|regs[0][1]~1          ; MLABCELL_X72_Y32_N27 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs_intr|regs[1][2]~2          ; MLABCELL_X72_Y32_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs_intr|regs[2][13]~3         ; MLABCELL_X72_Y32_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs_intr|regs[3][14]~4         ; MLABCELL_X72_Y32_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs_intr|regs[4][6]~6          ; MLABCELL_X72_Y32_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs_intr|regs[5][9]~7          ; MLABCELL_X72_Y32_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs_intr|regs[6][9]~8          ; MLABCELL_X72_Y32_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs_intr|regs[7][10]~9         ; MLABCELL_X72_Y32_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs|regs[0][10]~1              ; MLABCELL_X72_Y32_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs|regs[1][10]~2              ; MLABCELL_X72_Y32_N36 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs|regs[2][6]~3               ; LABCELL_X68_Y33_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs|regs[3][4]~4               ; MLABCELL_X72_Y32_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs|regs[4][7]~6               ; MLABCELL_X72_Y32_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs|regs[5][5]~7               ; MLABCELL_X72_Y32_N33 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs|regs[6][7]~8               ; MLABCELL_X72_Y32_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_regs:regs|regs[7][10]~9              ; MLABCELL_X72_Y32_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|w2_PADDR[0]~0                                 ; MLABCELL_X59_Y36_N57 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|w2_PENABLE~0                                  ; LABCELL_X56_Y36_N30  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_cmp_flags[0]~2                             ; LABCELL_X23_Y30_N48  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[15]~6                            ; LABCELL_X22_Y28_N45  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rda[3]~1                             ; LABCELL_X23_Y28_N21  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_instr_rdd[10]~0                            ; LABCELL_X22_Y32_N48  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_pc[14]~4                                   ; MLABCELL_X25_Y26_N54 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_pc_saved[0]~1                              ; MLABCELL_X25_Y26_N27 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_state.STATE_WB                             ; FF_X27_Y28_N44       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|r_state~14                                   ; LABCELL_X27_Y28_N36  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X24_Y27_N36  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X23_Y27_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X24_Y27_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X24_Y27_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X24_Y27_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X24_Y27_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X24_Y27_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X24_Y27_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|M_PWDATA[8]~0          ; MLABCELL_X25_Y28_N42 ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|M_PWDATA[8]~1          ; MLABCELL_X25_Y28_N12 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X19_Y29_N21  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; MLABCELL_X34_Y23_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X19_Y31_N3   ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X24_Y32_N57  ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs_intr|regs[0][8]~1         ; LABCELL_X18_Y32_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs_intr|regs[1][13]~2        ; LABCELL_X18_Y33_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs_intr|regs[2][13]~3        ; LABCELL_X18_Y32_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs_intr|regs[3][13]~4        ; LABCELL_X18_Y33_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs_intr|regs[4][13]~6        ; LABCELL_X18_Y33_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs_intr|regs[5][13]~7        ; LABCELL_X18_Y33_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs_intr|regs[6][13]~8        ; LABCELL_X18_Y33_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs_intr|regs[7][13]~9        ; LABCELL_X18_Y33_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs|regs[0][14]~1             ; MLABCELL_X21_Y32_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs|regs[1][9]~2              ; MLABCELL_X21_Y32_N27 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs|regs[2][5]~3              ; MLABCELL_X21_Y32_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs|regs[3][3]~4              ; MLABCELL_X21_Y32_N45 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs|regs[4][9]~6              ; LABCELL_X18_Y31_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs|regs[5][3]~7              ; LABCELL_X18_Y31_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs|regs[6][1]~8              ; LABCELL_X18_Y33_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_regs:regs|regs[7][6]~9              ; LABCELL_X18_Y32_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|w2_PADDR[0]~0                                ; LABCELL_X27_Y28_N9   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_cmp_flags[0]~2                             ; LABCELL_X2_Y14_N45   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rda[14]~6                            ; LABCELL_X13_Y14_N39  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rda[7]~1                             ; LABCELL_X13_Y14_N21  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_instr_rdd[12]~0                            ; LABCELL_X7_Y14_N48   ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_pc[5]~4                                    ; LABCELL_X12_Y12_N54  ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_pc_saved[0]~1                              ; LABCELL_X2_Y14_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_state.STATE_WB                             ; FF_X2_Y14_N8         ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|r_state~14                                   ; LABCELL_X2_Y14_N24   ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X9_Y13_N42   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X9_Y12_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X7_Y12_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; LABCELL_X9_Y12_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X9_Y13_N33   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; LABCELL_X9_Y12_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X9_Y13_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X7_Y12_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|M_PADDR[8]~0           ; LABCELL_X13_Y17_N39  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|M_PADDR[8]~1           ; LABCELL_X10_Y17_N54  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X9_Y12_N39   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X40_Y25_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X10_Y16_N57  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X13_Y14_N0   ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs_intr|regs[0][12]~1        ; LABCELL_X4_Y14_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs_intr|regs[1][0]~2         ; LABCELL_X4_Y14_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs_intr|regs[2][15]~3        ; LABCELL_X4_Y14_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs_intr|regs[3][13]~4        ; LABCELL_X4_Y14_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs_intr|regs[4][15]~6        ; LABCELL_X1_Y14_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs_intr|regs[5][5]~7         ; LABCELL_X1_Y14_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs_intr|regs[6][10]~8        ; LABCELL_X1_Y14_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs_intr|regs[7][3]~9         ; LABCELL_X1_Y14_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs|regs[0][0]~1              ; LABCELL_X4_Y13_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs|regs[1][0]~2              ; LABCELL_X1_Y14_N27   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs|regs[2][6]~3              ; LABCELL_X4_Y13_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs|regs[3][14]~4             ; LABCELL_X1_Y14_N30   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs|regs[4][12]~6             ; LABCELL_X1_Y14_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs|regs[5][7]~7              ; LABCELL_X1_Y14_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs|regs[6][13]~8             ; LABCELL_X1_Y14_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_regs:regs|regs[7][5]~9              ; LABCELL_X1_Y14_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|w2_PADDR[0]~0                                ; LABCELL_X18_Y11_N6   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_cmp_flags[0]~2                             ; LABCELL_X16_Y10_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rda[7]~1                             ; MLABCELL_X15_Y8_N27  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rda[9]~6                             ; MLABCELL_X15_Y8_N36  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_instr_rdd[15]~0                            ; LABCELL_X7_Y7_N30    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_pc[7]~4                                    ; MLABCELL_X8_Y7_N24   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_pc_saved[0]~1                              ; MLABCELL_X8_Y7_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_state.STATE_WB                             ; FF_X16_Y10_N56       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|r_state~14                                   ; LABCELL_X16_Y10_N33  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; LABCELL_X7_Y9_N12    ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; LABCELL_X9_Y10_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; LABCELL_X9_Y10_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X8_Y10_N27  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; LABCELL_X7_Y10_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; MLABCELL_X6_Y10_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; LABCELL_X10_Y9_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; LABCELL_X7_Y9_N42    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|M_PADDR[7]~0           ; LABCELL_X17_Y11_N12  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|M_PADDR[7]~1           ; LABCELL_X16_Y10_N51  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X4_Y10_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X40_Y24_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X4_Y9_N24    ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X12_Y8_N9    ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs_intr|regs[0][13]~1        ; MLABCELL_X3_Y10_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs_intr|regs[1][11]~2        ; LABCELL_X7_Y7_N42    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs_intr|regs[2][0]~3         ; LABCELL_X7_Y7_N15    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs_intr|regs[3][14]~4        ; MLABCELL_X3_Y10_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs_intr|regs[4][6]~6         ; LABCELL_X7_Y7_N9     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs_intr|regs[5][13]~7        ; LABCELL_X7_Y7_N54    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs_intr|regs[6][14]~8        ; LABCELL_X7_Y7_N45    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs_intr|regs[7][15]~9        ; LABCELL_X7_Y7_N6     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs|regs[0][15]~1             ; LABCELL_X7_Y7_N27    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs|regs[1][2]~2              ; LABCELL_X7_Y7_N57    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs|regs[2][14]~3             ; LABCELL_X7_Y7_N21    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs|regs[3][2]~4              ; LABCELL_X7_Y7_N48    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs|regs[4][7]~6              ; LABCELL_X7_Y7_N39    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs|regs[5][11]~7             ; LABCELL_X7_Y7_N33    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs|regs[6][10]~8             ; LABCELL_X4_Y7_N45    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_regs:regs|regs[7][11]~9             ; LABCELL_X4_Y7_N33    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|w2_PADDR[0]~0                                ; LABCELL_X13_Y11_N12  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_cmp_flags[0]~2                             ; MLABCELL_X25_Y14_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[11]~6                            ; MLABCELL_X21_Y12_N57 ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rda[1]~1                             ; MLABCELL_X21_Y10_N57 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr_rdd[11]~0                            ; LABCELL_X22_Y10_N15  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_pc[6]~4                                    ; LABCELL_X27_Y10_N0   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_pc_saved[0]~1                              ; LABCELL_X27_Y10_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_state.STATE_WB                             ; FF_X29_Y11_N8        ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_state~14                                   ; LABCELL_X29_Y11_N51  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|Decoder0~0             ; MLABCELL_X25_Y11_N30 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|Decoder0~1             ; MLABCELL_X25_Y11_N36 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|Decoder0~2             ; MLABCELL_X25_Y11_N39 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|Decoder0~3             ; MLABCELL_X25_Y11_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|Decoder0~4             ; MLABCELL_X25_Y11_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|Decoder0~5             ; MLABCELL_X25_Y11_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|Decoder0~6             ; MLABCELL_X25_Y11_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|Decoder0~7             ; MLABCELL_X25_Y11_N42 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|M_PWDATA[12]~0         ; MLABCELL_X28_Y11_N33 ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|M_PWDATA[12]~1         ; MLABCELL_X25_Y13_N54 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|intm_we                ; LABCELL_X24_Y10_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|per_out[0]~0           ; LABCELL_X40_Y25_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|tim0_we                ; LABCELL_X24_Y9_N9    ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_dec:dec|has_imm4~0                  ; LABCELL_X23_Y14_N57  ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs_intr|regs[0][13]~1        ; LABCELL_X18_Y8_N27   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs_intr|regs[1][4]~2         ; LABCELL_X18_Y8_N24   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs_intr|regs[2][6]~3         ; LABCELL_X18_Y8_N42   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs_intr|regs[3][15]~4        ; LABCELL_X18_Y8_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs_intr|regs[4][1]~6         ; LABCELL_X18_Y10_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs_intr|regs[5][13]~7        ; LABCELL_X18_Y10_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs_intr|regs[6][15]~8        ; LABCELL_X18_Y10_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs_intr|regs[7][6]~9         ; LABCELL_X18_Y10_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs|regs[0][13]~1             ; LABCELL_X18_Y10_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs|regs[1][6]~2              ; LABCELL_X18_Y10_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs|regs[2][3]~3              ; LABCELL_X18_Y10_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs|regs[3][10]~4             ; LABCELL_X18_Y10_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs|regs[4][14]~6             ; LABCELL_X18_Y8_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs|regs[5][5]~7              ; LABCELL_X18_Y8_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs|regs[6][0]~8              ; LABCELL_X18_Y8_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_regs:regs|regs[7][13]~9             ; LABCELL_X18_Y8_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|w2_PADDR[0]~0                                ; MLABCELL_X28_Y11_N15 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_cmp_flags[0]~2                              ; LABCELL_X48_Y39_N45  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[14]~6                             ; LABCELL_X46_Y39_N45  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rda[6]~1                              ; LABCELL_X48_Y39_N15  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_instr_rdd[10]~0                             ; LABCELL_X48_Y38_N33  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_pc[3]~4                                     ; MLABCELL_X47_Y41_N42 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_pc_saved[0]~1                               ; MLABCELL_X47_Y41_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_state.STATE_WB                              ; FF_X47_Y38_N38       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|r_state~14                                    ; MLABCELL_X47_Y38_N33 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|M_PWDATA[13]~0          ; LABCELL_X50_Y39_N24  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|M_PWDATA[13]~1          ; LABCELL_X40_Y39_N30  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|intm_we                 ; LABCELL_X40_Y41_N54  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[0]~0        ; LABCELL_X42_Y40_N54  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[112]~7      ; LABCELL_X42_Y40_N24  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[16]~1       ; LABCELL_X42_Y40_N36  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[32]~2       ; LABCELL_X42_Y40_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[48]~3       ; LABCELL_X42_Y40_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[64]~4       ; LABCELL_X42_Y40_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[80]~5       ; LABCELL_X42_Y40_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|ints_vector[96]~6       ; LABCELL_X42_Y40_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|per_out[0]~0            ; LABCELL_X40_Y37_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|tim0_we                 ; LABCELL_X50_Y40_N57  ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_dec:dec|has_imm4~0                   ; LABCELL_X48_Y39_N27  ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs_intr|regs[0][0]~1          ; LABCELL_X36_Y39_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs_intr|regs[1][7]~2          ; LABCELL_X35_Y39_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs_intr|regs[2][1]~3          ; LABCELL_X35_Y39_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs_intr|regs[3][0]~4          ; LABCELL_X35_Y39_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs_intr|regs[4][14]~6         ; LABCELL_X35_Y39_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs_intr|regs[5][10]~7         ; LABCELL_X35_Y39_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs_intr|regs[6][12]~8         ; LABCELL_X35_Y39_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs_intr|regs[7][1]~9          ; LABCELL_X35_Y39_N9   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs|regs[0][15]~1              ; LABCELL_X36_Y39_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs|regs[1][15]~2              ; LABCELL_X36_Y39_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs|regs[2][15]~3              ; LABCELL_X36_Y39_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs|regs[3][15]~4              ; LABCELL_X36_Y39_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs|regs[4][15]~6              ; LABCELL_X35_Y39_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs|regs[5][15]~7              ; LABCELL_X36_Y39_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs|regs[6][15]~8              ; LABCELL_X35_Y39_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_regs:regs|regs[7][9]~9               ; LABCELL_X35_Y39_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|w2_PADDR[0]~0                                 ; MLABCELL_X47_Y38_N54 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|w2_PENABLE~0                                  ; MLABCELL_X47_Y38_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_cmp_flags[0]~2                              ; LABCELL_X37_Y54_N15  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[0]~1                              ; LABCELL_X40_Y56_N9   ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rda[11]~6                             ; LABCELL_X36_Y57_N30  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_instr_rdd[2]~0                              ; LABCELL_X42_Y55_N57  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_pc[0]~4                                     ; LABCELL_X37_Y53_N54  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_pc_saved[0]~1                               ; LABCELL_X42_Y54_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state.STATE_WB                              ; FF_X37_Y51_N20       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|r_state~14                                    ; LABCELL_X37_Y51_N57  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|M_PADDR[5]~0            ; LABCELL_X40_Y51_N57  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|M_PADDR[5]~1            ; LABCELL_X40_Y51_N0   ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|intm_we                 ; LABCELL_X42_Y54_N39  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[0]~0        ; MLABCELL_X39_Y56_N24 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[112]~7      ; MLABCELL_X39_Y56_N45 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[16]~1       ; LABCELL_X40_Y54_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[32]~2       ; MLABCELL_X39_Y55_N3  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[48]~3       ; MLABCELL_X39_Y56_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[64]~4       ; MLABCELL_X39_Y56_N39 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[80]~5       ; MLABCELL_X39_Y56_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|ints_vector[96]~6       ; MLABCELL_X39_Y56_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|per_out[0]~0            ; LABCELL_X40_Y33_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|tim0_we                 ; MLABCELL_X39_Y56_N21 ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_dec:dec|has_imm4~0                   ; LABCELL_X37_Y54_N18  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs_intr|regs[0][5]~1          ; LABCELL_X50_Y56_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs_intr|regs[1][13]~2         ; MLABCELL_X47_Y58_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs_intr|regs[2][6]~3          ; MLABCELL_X47_Y58_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs_intr|regs[3][10]~4         ; MLABCELL_X47_Y58_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs_intr|regs[4][10]~6         ; LABCELL_X50_Y56_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs_intr|regs[5][4]~7          ; LABCELL_X48_Y57_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs_intr|regs[6][3]~8          ; LABCELL_X48_Y57_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs_intr|regs[7][3]~9          ; LABCELL_X48_Y57_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs|regs[0][5]~1               ; MLABCELL_X47_Y58_N51 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs|regs[1][5]~2               ; MLABCELL_X47_Y58_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs|regs[2][4]~3               ; MLABCELL_X47_Y58_N48 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs|regs[3][5]~4               ; MLABCELL_X47_Y58_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs|regs[4][14]~6              ; LABCELL_X48_Y57_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs|regs[5][14]~7              ; LABCELL_X48_Y57_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs|regs[6][2]~8               ; LABCELL_X48_Y57_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_regs:regs|regs[7][2]~9               ; LABCELL_X48_Y57_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|w2_PADDR[0]~0                                 ; LABCELL_X37_Y51_N36  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|w2_PENABLE~0                                  ; LABCELL_X37_Y40_N42  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_cmp_flags[0]~2                              ; LABCELL_X13_Y56_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[15]~6                             ; LABCELL_X19_Y58_N3   ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rda[4]~1                              ; LABCELL_X13_Y56_N15  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_instr_rdd[2]~0                              ; LABCELL_X19_Y56_N27  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_pc[10]~4                                    ; LABCELL_X17_Y54_N48  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_pc_saved[0]~1                               ; LABCELL_X17_Y54_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_state.STATE_WB                              ; FF_X16_Y54_N26       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|r_state~14                                    ; LABCELL_X16_Y54_N33  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|Decoder0~0              ; MLABCELL_X15_Y55_N48 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|Decoder0~1              ; MLABCELL_X15_Y55_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|Decoder0~2              ; MLABCELL_X15_Y55_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|Decoder0~3              ; MLABCELL_X15_Y55_N9  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|Decoder0~4              ; MLABCELL_X15_Y55_N21 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|Decoder0~5              ; LABCELL_X17_Y55_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|Decoder0~6              ; LABCELL_X17_Y55_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|Decoder0~7              ; LABCELL_X17_Y55_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|M_PWDATA[8]~0           ; LABCELL_X35_Y59_N54  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|M_PWDATA[8]~1           ; LABCELL_X19_Y56_N48  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|intm_we                 ; MLABCELL_X15_Y55_N54 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|per_out[0]~0            ; MLABCELL_X39_Y33_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|tim0_we                 ; MLABCELL_X15_Y55_N27 ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_dec:dec|has_imm4~0                   ; LABCELL_X13_Y56_N42  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs_intr|regs[0][9]~1          ; LABCELL_X9_Y53_N48   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs_intr|regs[1][0]~2          ; LABCELL_X9_Y53_N51   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs_intr|regs[2][7]~3          ; LABCELL_X9_Y53_N54   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs_intr|regs[3][7]~4          ; LABCELL_X9_Y53_N57   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs_intr|regs[4][7]~6          ; LABCELL_X9_Y53_N36   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs_intr|regs[5][14]~7         ; LABCELL_X9_Y53_N39   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs_intr|regs[6][10]~8         ; LABCELL_X9_Y53_N6    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs_intr|regs[7][4]~9          ; LABCELL_X9_Y53_N9    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs|regs[0][3]~1               ; LABCELL_X10_Y54_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs|regs[1][4]~2               ; LABCELL_X10_Y54_N45  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs|regs[2][2]~3               ; LABCELL_X10_Y54_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs|regs[3][1]~4               ; LABCELL_X9_Y53_N3    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs|regs[4][1]~6               ; LABCELL_X9_Y53_N21   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs|regs[5][10]~7              ; LABCELL_X9_Y53_N12   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs|regs[6][11]~8              ; LABCELL_X9_Y53_N15   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_regs:regs|regs[7][7]~9               ; LABCELL_X9_Y53_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|w2_PADDR[0]~0                                 ; LABCELL_X16_Y54_N15  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|w2_PENABLE~0                                  ; LABCELL_X16_Y54_N45  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_cmp_flags[0]~2                              ; MLABCELL_X21_Y69_N45 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rda[15]~6                             ; MLABCELL_X21_Y71_N54 ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rda[4]~1                              ; MLABCELL_X15_Y71_N12 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_instr_rdd[8]~0                              ; MLABCELL_X21_Y71_N18 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_pc[2]~4                                     ; LABCELL_X23_Y70_N42  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_pc_saved[0]~1                               ; LABCELL_X23_Y69_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_state.STATE_WB                              ; FF_X23_Y69_N44       ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_state~14                                    ; LABCELL_X22_Y69_N18  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|Decoder0~0              ; LABCELL_X19_Y68_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|Decoder0~1              ; LABCELL_X18_Y73_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|Decoder0~2              ; LABCELL_X22_Y68_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|Decoder0~3              ; LABCELL_X16_Y73_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|Decoder0~4              ; LABCELL_X18_Y73_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|Decoder0~5              ; LABCELL_X17_Y71_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|Decoder0~6              ; LABCELL_X16_Y73_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|Decoder0~7              ; LABCELL_X17_Y73_N39  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|M_PADDR[10]~0           ; LABCELL_X11_Y74_N57  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|M_PADDR[10]~1           ; LABCELL_X22_Y66_N24  ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|intm_we                 ; LABCELL_X16_Y73_N48  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|per_out[0]~0            ; LABCELL_X37_Y33_N42  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|tim0_we                 ; MLABCELL_X15_Y71_N27 ; 1       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_dec:dec|has_imm4~0                   ; MLABCELL_X21_Y71_N27 ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs_intr|regs[0][5]~1          ; LABCELL_X11_Y72_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs_intr|regs[1][11]~2         ; LABCELL_X11_Y72_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs_intr|regs[2][11]~3         ; LABCELL_X11_Y72_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs_intr|regs[3][11]~4         ; LABCELL_X11_Y72_N15  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs_intr|regs[4][11]~6         ; LABCELL_X11_Y72_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs_intr|regs[5][11]~7         ; MLABCELL_X15_Y73_N54 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs_intr|regs[6][11]~8         ; LABCELL_X11_Y72_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs_intr|regs[7][13]~9         ; LABCELL_X11_Y72_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs|regs[0][5]~1               ; LABCELL_X10_Y73_N3   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs|regs[1][15]~2              ; LABCELL_X10_Y73_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs|regs[2][0]~3               ; LABCELL_X10_Y73_N54  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs|regs[3][15]~4              ; LABCELL_X10_Y73_N57  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs|regs[4][10]~6              ; MLABCELL_X15_Y73_N15 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs|regs[5][13]~7              ; MLABCELL_X15_Y73_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs|regs[6][13]~8              ; MLABCELL_X15_Y73_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_regs:regs|regs[7][8]~9               ; MLABCELL_X15_Y73_N57 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|w2_PADDR[0]~0                                 ; LABCELL_X23_Y69_N36  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio0_apb|gpio[0]~0                                   ; MLABCELL_X39_Y32_N54 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio1_apb|gpio[5]~0                                   ; LABCELL_X43_Y27_N21  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_gpio_apb:gpio2_apb|gpio[3]~0                                   ; LABCELL_X30_Y30_N3   ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_regs_apb:regs0_apb|vmicro16_regs:regs_apb|regs[0][4]~4         ; LABCELL_X48_Y30_N0   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_regs_apb:regs0_apb|vmicro16_regs:regs_apb|regs[1][1]~6         ; LABCELL_X43_Y31_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_regs_apb:regs0_apb|vmicro16_regs:regs_apb|regs[2][14]~7        ; LABCELL_X48_Y32_N48  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_regs_apb:regs0_apb|vmicro16_regs:regs_apb|regs[3][11]~8        ; LABCELL_X48_Y31_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_regs_apb:regs0_apb|vmicro16_regs:regs_apb|regs[4][7]~0         ; LABCELL_X43_Y31_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_regs_apb:regs0_apb|vmicro16_regs:regs_apb|regs[5][15]~1        ; LABCELL_X48_Y31_N51  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_regs_apb:regs0_apb|vmicro16_regs:regs_apb|regs[6][4]~2         ; LABCELL_X50_Y29_N33  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vmicro16_soc:soc|vmicro16_regs_apb:regs0_apb|vmicro16_regs:regs_apb|regs[7][12]~3        ; LABCELL_X50_Y29_N21  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------+----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; CLK50 ; PIN_AF14 ; 37649   ; Global Clock         ; GCLK6            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                             ;
+-------------------------------------------------------------------+---------+
; Name                                                              ; Fan-Out ;
+-------------------------------------------------------------------+---------+
; vmicro16_soc:soc|pow_reset:por_inst|WideOr0                       ; 23588   ;
; vmicro16_soc:soc|apb_intercon_s:apb_instr_intercon|S_PREADY[63]~0 ; 992     ;
+-------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                            ; Location                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; vmicro16_soc:soc|vmicro16_bram_ex_apb:bram_apb|vmicro16_bram:bram_apb|altsyncram:mem_rtl_0|altsyncram_tev1:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8           ; 0     ; db/quartus.ram0_vmicro16_bram_e00e3f11.hdl.mif ; M10K_X38_Y29_N0, M10K_X41_Y31_N0, M10K_X49_Y29_N0, M10K_X41_Y29_N0, M10K_X41_Y30_N0, M10K_X41_Y32_N0, M10K_X49_Y30_N0, M10K_X49_Y28_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; vmicro16_soc:soc|vmicro16_bram_ex_apb:bram_apb|vmicro16_bram:ram_exflags|altsyncram:mem_rtl_0|altsyncram_acv1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 7            ; 4096         ; 7            ; yes                    ; no                      ; yes                    ; no                      ; 28672 ; 4096                        ; 7                           ; 4096                        ; 7                           ; 28672               ; 4           ; 0     ; db/quartus.ram0_vmicro16_bram_1ee8715b.hdl.mif ; M10K_X41_Y28_N0, M10K_X38_Y30_N0, M10K_X38_Y28_N0, M10K_X38_Y31_N0                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X76_Y35_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X26_Y55_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X38_Y61_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X38_Y73_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X26_Y75_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X14_Y75_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X14_Y66_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X41_Y73_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X41_Y65_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X26_Y65_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X49_Y50_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X76_Y27_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X26_Y59_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X58_Y33_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X38_Y5_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X5_Y32_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X38_Y19_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X26_Y36_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X5_Y37_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X49_Y5_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X26_Y22_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X38_Y14_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X76_Y31_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X49_Y13_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X41_Y7_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X76_Y20_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X69_Y15_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X76_Y23_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X58_Y15_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X76_Y4_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X58_Y22_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X76_Y9_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X76_Y15_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X69_Y30_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X58_Y3_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X58_Y9_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X69_Y4_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X5_Y50_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X14_Y41_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X26_Y48_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X14_Y46_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X26_Y50_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X26_Y40_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X14_Y62_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X41_Y44_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X69_Y23_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X49_Y20_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X76_Y13_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X5_Y42_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X14_Y3_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X14_Y28_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X14_Y22_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X14_Y16_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X5_Y4_N0                                                                                                                          ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X26_Y4_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X69_Y34_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X26_Y30_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X5_Y13_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X5_Y9_N0                                                                                                                          ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X26_Y9_N0                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X41_Y40_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X41_Y56_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X14_Y55_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|vmicro16_bram:TIM0|altsyncram:mem_rtl_0|altsyncram_a4v1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1           ; 0     ; db/quartus.ram0_vmicro16_bram_52c391d3.hdl.mif ; M10K_X14_Y71_N0                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 64          ;
; Total number of DSP blocks      ; 64          ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 64          ;
+---------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                 ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_alu:alu|Mult0~8  ; Two Independent 18x18 ; DSP_X86_Y35_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[32].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y20_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_alu:alu|Mult0~8  ; Two Independent 18x18 ; DSP_X32_Y45_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[36].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y6_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_alu:alu|Mult0~8  ; Two Independent 18x18 ; DSP_X86_Y30_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y24_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_alu:alu|Mult0~8  ; Two Independent 18x18 ; DSP_X32_Y39_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y8_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[16].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y75_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[48].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y39_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[20].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y59_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[52].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y14_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y69_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y24_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y6_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y2_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_alu:alu|Mult0~8  ; Two Independent 18x18 ; DSP_X86_Y26_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y16_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y67_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y61_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_alu:alu|Mult0~8  ; Two Independent 18x18 ; DSP_X54_Y28_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y18_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y51_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y20_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_alu:alu|Mult0~8  ; Two Independent 18x18 ; DSP_X54_Y33_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y26_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y30_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y41_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_alu:alu|Mult0~8  ; Two Independent 18x18 ; DSP_X32_Y57_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y16_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y33_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y26_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[8].c1|vmicro16_alu:alu|Mult0~8  ; Two Independent 18x18 ; DSP_X20_Y57_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[40].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y2_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y53_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X86_Y2_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[12].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y71_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[44].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y43_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y75_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y47_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[24].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y18_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[56].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y20_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y37_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y6_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[28].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y22_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[60].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y28_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y14_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y8_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_alu:alu|Mult0~8  ; Two Independent 18x18 ; DSP_X20_Y71_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y6_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y73_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y47_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y61_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y51_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y65_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y53_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y35_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y16_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X32_Y12_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y14_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y4_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y4_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X54_Y8_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_alu:alu|Mult0~8 ; Two Independent 18x18 ; DSP_X20_Y12_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+--------------------------------------------------------------------------+
; Routing Usage Summary                                                    ;
+---------------------------------------------+----------------------------+
; Routing Resource Type                       ; Usage                      ;
+---------------------------------------------+----------------------------+
; Block interconnects                         ; 117,308 / 289,320 ( 41 % ) ;
; C12 interconnects                           ; 3,706 / 13,420 ( 28 % )    ;
; C2 interconnects                            ; 38,905 / 119,108 ( 33 % )  ;
; C4 interconnects                            ; 21,597 / 56,300 ( 38 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )             ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )             ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )             ;
; Direct links                                ; 8,048 / 289,320 ( 3 % )    ;
; Global clocks                               ; 1 / 16 ( 6 % )             ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )              ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )              ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )              ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )              ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )              ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )             ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )             ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )             ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )             ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )              ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )            ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )            ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )             ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )             ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )             ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )              ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )              ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )              ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )              ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )             ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )             ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )            ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )              ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )             ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )             ;
; Local interconnects                         ; 18,910 / 84,580 ( 22 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )             ;
; R14 interconnects                           ; 3,430 / 12,676 ( 27 % )    ;
; R14/C12 interconnect drivers                ; 6,856 / 20,720 ( 33 % )    ;
; R3 interconnects                            ; 47,764 / 130,992 ( 36 % )  ;
; R6 interconnects                            ; 75,762 / 266,960 ( 28 % )  ;
; Spine clocks                                ; 12 / 360 ( 3 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )         ;
+---------------------------------------------+----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 55           ; 0            ; 55           ; 0            ; 0            ; 56        ; 55           ; 0            ; 56        ; 56        ; 0            ; 51           ; 0            ; 0            ; 0            ; 0            ; 51           ; 0            ; 0            ; 0            ; 0            ; 51           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 56           ; 1            ; 56           ; 56           ; 0         ; 1            ; 56           ; 0         ; 0         ; 56           ; 5            ; 56           ; 56           ; 56           ; 56           ; 5            ; 56           ; 56           ; 56           ; 56           ; 5            ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; TXD                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDS[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd4[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd4[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd4[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd4[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd4[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd4[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd4[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd5[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd5[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd5[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd5[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd5[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd5[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ssd5[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK50              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock50         ; clock50              ; 949.3             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                     ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
; Source Register                                                               ; Destination Register                                                          ; Delay Added in ns ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[13]                       ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[0][1]     ; 0.938             ;
; vmicro16_soc:soc|apb_intercon_s:apb|active[3]                                 ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.853             ;
; vmicro16_soc:soc|apb_intercon_s:apb|active[4]                                 ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.852             ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[4]                         ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs|regs[0][2]      ; 0.817             ;
; vmicro16_soc:soc|apb_intercon_s:apb|active[1]                                 ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.783             ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[4]                        ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[0][1]     ; 0.762             ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[1]                         ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs|regs[0][2]      ; 0.727             ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[0]                         ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs|regs[0][2]      ; 0.717             ;
; vmicro16_soc:soc|apb_intercon_s:apb|active[0]                                 ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.710             ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[3]                         ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs|regs[0][2]      ; 0.703             ;
; vmicro16_soc:soc|apb_intercon_s:apb|active[2]                                 ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.703             ;
; vmicro16_soc:soc|apb_intercon_s:apb|active[5]                                 ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.703             ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[1]                        ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs|regs[0][5]     ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[1].c1|vmicro16_core_mmu:mmu|M_PADDR[7]   ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_core_mmu:mmu|M_PADDR[23]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[2].c1|vmicro16_core_mmu:mmu|M_PADDR[15]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[5].c1|vmicro16_core_mmu:mmu|M_PADDR[7]   ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[11].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[14].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[13].c1|vmicro16_core_mmu:mmu|M_PADDR[7]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[6].c1|vmicro16_core_mmu:mmu|M_PADDR[15]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|M_PADDR[7]   ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[7].c1|vmicro16_core_mmu:mmu|M_PADDR[23]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[10].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|M_PADDR[7]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[19].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[18].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[21].c1|vmicro16_core_mmu:mmu|M_PADDR[7]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[22].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|vmicro16_core_mmu:mmu|M_PADDR[7]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[23].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[26].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[33].c1|vmicro16_core_mmu:mmu|M_PADDR[7]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[35].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[34].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[37].c1|vmicro16_core_mmu:mmu|M_PADDR[7]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[27].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[30].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[29].c1|vmicro16_core_mmu:mmu|M_PADDR[7]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[31].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[38].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[41].c1|vmicro16_core_mmu:mmu|M_PADDR[7]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[39].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[42].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[43].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[46].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[45].c1|vmicro16_core_mmu:mmu|M_PADDR[7]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[47].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[54].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[57].c1|vmicro16_core_mmu:mmu|M_PADDR[7]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[55].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[58].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_core_mmu:mmu|M_PADDR[7]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[51].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[50].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[53].c1|vmicro16_core_mmu:mmu|M_PADDR[7]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[62].c1|vmicro16_core_mmu:mmu|M_PADDR[15] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[61].c1|vmicro16_core_mmu:mmu|M_PADDR[7]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.667             ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rda[0]                    ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[0][1]     ; 0.662             ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[2]                        ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[0][1]     ; 0.662             ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[14]                       ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[0][1]     ; 0.662             ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr_rdd[0]~_Duplicate_1       ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[0][1]     ; 0.662             ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[3]                        ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[0][1]     ; 0.662             ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[0]                        ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[0][1]     ; 0.662             ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[1]                        ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[0][1]     ; 0.662             ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[12]                       ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[0][1]     ; 0.662             ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|r_instr[11]                       ; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_regs:regs|regs[0][1]     ; 0.662             ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[3]                        ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs|regs[0][12]    ; 0.647             ;
; vmicro16_soc:soc|vmicro16_core:cores[49].c1|r_instr[4]                        ; vmicro16_soc:soc|vmicro16_core:cores[49].c1|vmicro16_regs:regs|regs[0][5]     ; 0.643             ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[11]                       ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; 0.618             ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[11]                       ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; 0.617             ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[4]                        ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs|regs[0][12]    ; 0.598             ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[2]                        ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_regs:regs|regs[0][12]    ; 0.595             ;
; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_pc_saved[5]                     ; vmicro16_soc:soc|vmicro16_core:cores[25].c1|r_pc[5]                           ; 0.593             ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[12]                       ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; 0.593             ;
; vmicro16_soc:soc|vmicro16_core:cores[3].c1|r_instr[2]                         ; vmicro16_soc:soc|vmicro16_core:cores[3].c1|vmicro16_regs:regs|regs[0][2]      ; 0.592             ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_pc_saved[1]                      ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_pc[1]                            ; 0.591             ;
; vmicro16_soc:soc|vmicro16_core:cores[63].c1|r_instr[13]                       ; vmicro16_soc:soc|vmicro16_core:cores[63].c1|vmicro16_core_mmu:mmu|M_PADDR[22] ; 0.591             ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[12]                       ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|M_PADDR[23] ; 0.590             ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_pc_saved[6]                      ; vmicro16_soc:soc|vmicro16_core:cores[9].c1|r_pc[6]                            ; 0.589             ;
; vmicro16_soc:soc|vmicro16_core:cores[59].c1|r_instr[13]                       ; vmicro16_soc:soc|vmicro16_core:cores[59].c1|vmicro16_core_mmu:mmu|M_PADDR[22] ; 0.589             ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|M_PADDR[2]   ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|M_PADDR[2]   ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[9].c1|vmicro16_core_mmu:mmu|M_PADDR[10]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|M_PADDR[12]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|M_PADDR[12]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|M_PADDR[4]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|M_PADDR[5]   ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|M_PADDR[5]   ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|M_PADDR[1]   ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|M_PADDR[1]   ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|M_PADDR[0]   ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|M_PADDR[3]   ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|M_PADDR[3]   ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[0].c1|vmicro16_core_mmu:mmu|M_PADDR[11]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[4].c1|vmicro16_core_mmu:mmu|M_PADDR[11]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
; vmicro16_soc:soc|vmicro16_core:cores[15].c1|vmicro16_core_mmu:mmu|M_PADDR[3]  ; vmicro16_soc:soc|vmicro16_core:cores[17].c1|vmicro16_core_mmu:mmu|per_out[14] ; 0.587             ;
+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "quartus"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 56 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLK50~inputCLKENA0 with 37120 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:02
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'HardwareTest.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000      clock50
Info (176235): Finished register packing
    Extra Info (176218): Packed 1024 registers into blocks of type DSP block
    Extra Info (176220): Created 1024 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:50
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:08:23
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:04:23
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 29% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 47% of the available device resources in the region that extends from location X33_Y23 to location X44_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:02:46
Info (11888): Total time spent on timing analysis during the Fitter is 194.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:04:34
Info (144001): Generated suppressed messages file Z:/uni/vmicro16/vmicro16/proj/quartus/output_files/quartus.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 7128 megabytes
    Info: Processing ended: Mon Jul 29 17:32:21 2019
    Info: Elapsed time: 00:29:15
    Info: Total CPU time (on all processors): 00:51:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in Z:/uni/vmicro16/vmicro16/proj/quartus/output_files/quartus.fit.smsg.


