<?xml version="1.0" encoding="UTF-8"?>
<precedent xmlns="http://law.2nx.info/xml_precedent">
  <基本情報>
    <知的財産裁判例>
      <事件番号>平成12(行ケ)64</事件番号>
      <事件名>審決取消請求事件</事件名>
      <裁判年月日>平成16年03月11日</裁判年月日>
      <裁判所名>東京高等裁判所</裁判所名>
      <権利種別>特許権</権利種別>
      <訴訟類型>行政訴訟</訴訟類型>
      <PDFs>
        <PDF type="全文">http://www.courts.go.jp/hanrei/pdf/C72F71C21319FCFE49256EC3002925F9.pdf</PDF>
      </PDFs>
      <URL>http://www.courts.go.jp/search/jhsp0030?hanreiid=10461&amp;hanreiKbn=07</URL>
    </知的財産裁判例>
  </基本情報>
  <判決文>
    <主文前>
    平成１２年（行ケ）第６４号審決取消請求事件平成１６年３月１１日判決言渡，平成１６年２月２６日口頭弁論終結判決原告モトローラ・インコーポレーテッド訴訟代理人弁理士大貫進介，本城雅則，藤村直樹被告特許庁長官今井康夫指定代理人川名幹夫，高橋泰史，小林信雄，林栄二，大橋信彦</主文前>
    <主文>
      原告の請求を棄却する。
      訴訟費用は原告の負担とする。
      この判決に対する上告及び上告受理申立てのための付加期間を３０日と定める。
    </主文>
    <事実及び理由>
      第１　原告の求めた裁判特許庁が平成９年審判第１１９５５事件について平成１１年９月３０日にした審決を取り消す，との判決。
      
      第２　前提となる事実
      
      １　特許庁における手続の経緯原告は，昭和６３年１０月２９日に名称を「開発支援特徴を具えるデータプロセッサ」とする発明につき特許出願（昭和６３年特許願第２７４３４２号。優先権主張日１９８７年１０月３０日）をしたが，平成９年３月２５日に拒絶査定を受けたので，平成９年７月１８日に拒絶査定不服の審判を請求した。特許庁は，これを平成９年審判第１１９５５号として審理した結果，平成１１年９月３０日に「本件審判の請求は成り立たない。」との審決をし，その謄本は，同年１０月２７日原告に送達された（出訴期間として９０日付加）。
      
      ２　特許請求の範囲の記載（平成８年３月１２日付け及び平成９年８月１８日付けの各手続補正書による補正後のもの）【請求項１】　（以下，請求項１の発明を「本願発明」という。）データプロセッサであって：複数の命令を順次的に実行する実行手段（52，53，54）であり，第１グループの命令が実行される第１のモードと第２グループの命令が実行される第２のモードとを有する実行手段；前記複数の命令を前記実行手段へと供給するための通信手段（51，50，55）であり，前記第１グループの命令を供給するマスターモードと前記第２グループの命令を供給するスレーブモードとで動作し，第１の複数ピン（シリアルＩ／Ｏピン）と第２の複数ピン（外部バスピン）とに結合され，第２グループの命令を供給する際に第１の複数ピンを使用し，第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用する，通信手段；および第１動作モード・第２動作モード間で切換えを行うモードスイッチ手段（50，55，Ｂｋｐｔ入力）であり，前記実行手段が前記第１グループの命令を実行する際に前記通信手段が前記スレーブモードで動作することを阻止する，モードスイッチ手段；から成るデータプロセッサ。【請求項２】　記載省略
      
      ３　審決の理由審決は，別紙審決の写し（審決書）のとおり，本願発明は，特開昭５９－１４６３５２号公報（以下「刊行物」という。甲第３号証）に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，その余の検討をするまでもなく，特許法２９条２項の規定により特許を受けることができないものであり，本件特許出願は，特許法４９条の規定により拒絶すべきものであるとした。
      
      第３　原告主張の審決取消事由原告は，審決が，特許請求の範囲に明白な誤記があるのに，これをそのままにして要旨認定の手続をするという審理手続上の誤りをし（取消事由１），その結果，本願発明の要旨認定を誤った（取消事由２）ほか，刊行物記載の発明と本願発明との一致点の認定を誤り（取消事由３），また，刊行物記載の発明と本願発明との対比の判断を誤って本願発明の進歩性を否定する誤りをし（取消事由４），特許法２９条を誤って適用したものであると主張する。なお，原告主張の取消事由１，２は，いずれも特許請求の範囲に明白な誤記があることを前提にするものであり，取消事由３，４は，そのような明白な誤記の有無にかかわらないものである。
      
      １　取消事由１（審理手続の瑕疵）（１）審決は，特許請求の範囲（請求項１）の記載が，後記２で述べる明白な誤記により不明確であるにもかかわらず，誤記があるまま本願発明の要旨を認定し，特許法２９条２項を適用したものであるから，同法４９条に違反し，違法である。（２）進歩性の審理では，刊行物記載の発明との対比に先立ち本願発明の要旨を認定しなければならないところ（最高裁昭和６２年（行ツ）第３号平成３年３月８日判決・民集４５巻３号１２３頁），審査基準（甲第６号証）），審決は，発明の要旨認定という手順を踏まず，特許請求の範囲の記載が明白な誤記により不備であるとの拒絶理由（昭和６２年改正特許法３６条４項２号）を通知せず，補正の機会を与えることなく審理したもので，特許法１５９条２項で準用する同法５０条に違反し，違法である。
      
      ２　取消事由２（発明の要旨認定の誤り）　（１）発明の要旨認定について特許法２９条２項に規定するいわゆる進歩性を判断するに当たっては，まず審理対象である本願発明の要旨認定をしなければならないが（前掲最判），発明の要旨は，特許請求の範囲自体に記載された技術的事項のみによって認定しなければならないものではなく，特許請求の範囲に誤記がある場合には，明細書の記載全体から発明の要旨を認定すべきである（東京高等裁判所昭和６３年（行ケ）５１号・平成元年７月２５日判決）。特許庁の審査基準（第Ⅱ部特許要件第２章新規性・進歩性第１２頁）にも，新規性の判断の手法における請求項に係る発明の認定に際し留意すべき事項として，「・・・請求項の記載が明確でなく理解が困難であるがそれが発明の詳細な説明において明確にされている場合には，これらの用語，記載を解釈するにあたって発明の詳細な説明の記載を参酌する。」と明記されている。本件の場合，下記（２）のとおり，特許請求の範囲には発明の詳細な説明と矛盾する記載（明白な誤記）があり，そのために特許請求の範囲の記載のみによっては発明の要旨を正しく認定することができないにもかかわらず，審決は，発明の詳細な説明を何ら参酌せずに発明の要旨を認定しており，その結果，本願発明の要旨認定を誤った違法がある。（２）請求項１の記載中の誤記ア　請求項１の次の記載(A），(B)及び(C)は誤記である（その対応する下欄に正しい記載を掲げた。）。(A)第１の複数ピン（シリアルＩ／Ｏピン）正しい記載・・・第１の複数ピン（バスピン）(B)第２の複数ピン（外部バスピン）正しい記載・・・第２の複数ピン(外部ＤＳＩ，ＤＳＯ，ＤＳＣＬＫピン)(C)第２グループの命令を供給する際に第１の複数ピン正しい記載・・・第２グループの命令を供給する際に第２の複数ピンイ　上記(A），(B)及び(C)の記載が誤記であることは，発明の詳細な説明欄の実施例の説明と請求項１の記載とを照らし合わせて検討すれば，明白である。(ア)　本願発明と実施例との対応関係本願発明は，第１グループの命令が実行される「第１のモード」，第２グループの命令が実行される「第２のモード」のいずれのモードでも動作し得る「データプロセッサ」に関するものである。以下に述べるとおり，請求項１の「データプロセッサ」は，実施例においては第１図に図示されたＣＰＵ11に対応し（後記ⅰ），「第１のモード」，「第２のモード」は，それぞれ，実施例における「正規モード」（甲第４号証２８頁），「バックグラウンドデバッグモード」（デバッグモード）（同２８頁）に対応する（後記ⅱ）。そして，ピンに関して，請求項１の記載に誤記がある（後記ⅲ）。ⅰ　「データプロセッサ」の対応関係　　実施例を示す第１図において，実行手段52，53，54を含むＣＰＵ11への正規命令は，ＩＭＢ12から供給される。実行手段に対して命令を供給するＩＭＢ12がＣＰＵ11の外部にあり，マイクロコンピュータ10の内部にあるのであるから，請求項１の「データプロセッサ」に当たるものは，第１図のＣＰＵ11である。なお，被告は，「データプロセッサ」に当たるものは第１図のマイクロコンピュータ10であると主張するが，誤りである。ⅱ　動作モードの対応関係「実行手段」は，第１グループの命令を実行する「第１モード」又は第２グループの命令を実行する「第２モード」で動作する（請求項１の記載）。「通信手段」は，第１グループの命令を供給する場合にはマスターモードで動作し，第２グループの命令を供給する場合にはスレーブモードで動作する（請求項１の記載）。一方，発明の詳細な説明には，「動作の正規モードでは，バスコントローラ50は命令とデータオペランドをメモリよりバスマスタとして・・・データバスとアドレスバスを経由で取出す」（同２８頁１６行～２９頁１行），及び「バックグラウンドデバッグモードの時に（通信手段の一部である）直列インタフェース55がスレーブとして動作させる選択は本発明の提示した実施例の特徴である。」（同３５頁１３行～１５行）との記載があり，これらによれば，実施例の「通信手段」は「正規モード」のときにマスターモードで動作し，「デバッグモード」の時にスレーブモードで動作する。そうすると，本願発明の「第１のモード」（第１グループの命令を実行する。）は，実施例の「正規モード」に対応し，「第２のモード」（第２グループの命令を実行する。）は，実施例の「デバッグモード」に対応する。ⅲ　「ピン」の対応関係（実施例のピンの説明）　　データプロセッサであるＣＰＵ11は，２種類の外部接続ピンを有する。１つは，インターモジュールバスＩＭＢ12に接続するピン（バスピン）であり，もう一つは「ＩＰＩＰＥ／ＤＳＯ，ＩＦＥＴＣＨ／ＤＳＩ，ＢＫＰＴ／ＤＳＣＬＫ」で参照されるピンである（同８頁１７行から末行）。バスピンは，正規モード（第１のモード）の際に，正規命令（第１グループの命令）を取り出すのに用いられる（同１０頁４，５行）。ＩＰＩＰＥ／ＤＳＯ等は，デバッグモード（第２のモード」）の際にデバッグ命令を受け取るのに用いられる（同頁６行から８行）。（実施例の動作説明）　　　正規モード（第１のモード）において，バスコントローラ50は，命令とデータオペランドをメモリ（14）より，データバスとアドレスバス（第１図のＩＭＢ12）を経由して取り出す（明細書２８頁１６行から２９頁１行）。つまり，正規命令（第１グループの命令）は，第１図のバスピン（第４図のＤＡＴＡピン，ＡＤＤＲＥＳＳピン）を使用して供給される。供給された正規命令は，バスコントローラ50からＩＲパイプ51を通過する（同２９頁１，２行）。ＩＲパイプの多段階からの各出力はシーケンサ53に供給され，マイクロコード54に入力を与える。マイクロコード54は，またシーケンサ53に入力する。マイクロコード54の出力は，実行装置52の動作を制御する入力を与える（同２９頁３行から７行）。これらの実行装置52，シーケンサ52及びマイクロコード54は，請求項１の実行手段に対応する。シーケンサ53は，出力信号ＩＰＩＰＥとＩＦＥＴＣＨを与えるので，外部開発システムはＩＲパイプ51の内容を連続的に監視できる（同２９頁１２行から１５行）。すなわち，正規命令を供給する際に支援機能開発のために，出力信号ＩＰＩＰＥとＩＦＥＴＣＨを利用できる。つまり，第１グループの命令（正規命令）を供給する際に，支援機能開発のために第２のピンを使用することができるのである。第２モードとしてのデバッグモードにおいて，第２グループ命令としてのデバッグ命令は，直列インタフェース55によりＩＲパイプへ与えられる。通信手段としての直列インタフェース55は，第２のピンであるＤＳＩピンを経由してこれらの命令を受け取る（３４頁１９行から３５頁５行）。つまり，第２グループの命令を供給する際には，第２のピンであるＤＳＩピンを使用する。（説明のまとめ）以上のとおり，ＣＰＵ11は，２種の外部接続ピン（「バスピン」及び「ＩＰＩＰＥ／ＤＳＯ，ＩＦＥＴＣＨ／ＤＳＩ，ＢＫＰＴ／ＤＳＣＬＫ」ピン）を有しており，①正規モード（第１のモード）においては，正規命令（第１グループの命令）をオンボードメモリ14からＩＭＢ12を経由して取り出す。すなわち，バスピンが正規命令（第１グループの命令）の入力のために使用される。同時に，実行手段中のシーケンサ53が出力信号ＩＰＩＰＥとＩＦＥＴＣＨを「ＩＰＩＰＥ／ＤＳＯ，ＩＦＥＴＣＨ／ＤＳＤＬＫ」ピンから出力するので，外部開発システムがこの出力信号を利用して実行手段の内容を監視する。すなわち，「ＩＰＩＰＥ／ＤＳＯ，ＩＦＥＴＣＨ／ＤＳＤＬＫ」が支援機能開発のために使用される。②また，デバッグモード（「第２のモード」）においては，デバッグ命令（「第２グループの命令」）を「ＩＰＩＰＥ／ＤＳＯ」ピンを経由して受け取る。すなわち，ＩＰＩＰＥ／ＤＳＯ，ＩＦＥＴＣＨ／ＤＳＩ，ＢＫＰＴ／ＤＳＣＬＫ」ピンは，デバッグ命令の入力のためにも使用される。以上のことから，「第１の複数ピン」，「第２の複数ピン」は，それぞれ「データプロセッサ」（ＣＰＵ11）の「バスピン」，「ＩＰＩＰＥ／ＤＳＯ，ＩＦＥＴＣＨ／ＤＳＩ，ＢＫＰＴ／ＤＳＣＬＫ」ピンに対応することがわかる。(イ)　誤記であることの明白性請求項１と実施例との対応関係は，上記①のとおりであるところ，請求項１をその文言どおりに理解したのでは，以下のとおり，請求項１と実施例とが対応しないという技術的矛盾を生じるのであるから，記載(A），(B）及び(C）が誤記であることは，明白である。ⅰ　「第１の複数ピン（バスピン）」（記載(A））の誤記請求項１は，「第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用する」と記載する。このことは，第１グループの命令が，２つの複数ピンのうち，第１の複数ピンを使用して，供給されることを意味する。ところが，実施例においては，前述のとおり，正規命令は，メモリ14からインタモジュールバスＩＭＢ12を経由しバスピン（ＩＭＢ12へ接続するＣＰＵ11のピン）を介して供給されるのであって，マイクロコンピュータの外部からシリアルＩ／Ｏピンを介して供給されるのではない。また，実施例のシリアルＩ／Ｏピンは，命令の供給には関与しないものであるから，これが「第１の複数ピン」であるとすることは矛盾する。　したがって，記載(A）の「第１の複数ピン（シリアルＩ／Ｏピン）」が正しくは「第１の複数ピン（バスピン）」と記載されるべき誤記であることは明白である。ⅱ　第２の複数ピン（外部バスピン）」（記載（B））の誤記請求項１の記載によれば，本願発明は，「第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用する。」これに対して，実施例では，前述のとおり，正規モードにおいて「ＩＦＥＴＣＨ／ＤＳＩ，ＩＰＩＰＥ／ＤＳＯピン」を支援機能開発に使用する。また，前記のとおり，正規命令（第１グループの命令）の供給にはバスピンを使用し，ＩＦＥＴＣＨ／ＤＳＩ，ＩＰＩＰＥ／ＤＳＯピンは使用しない。すなわち，正規命令を供給する際には，ＩＦＥＴＣＨ／ＤＳＩ，ＩＰＩＰＥ／ＤＳＯピンを使用し，支援機能開発のために使用する。また，第２複数ピンが外部バスピンに対応するとすると，正規命令の供給に使用するはずのバスピンを使用しないことになり，矛盾する。したがって，「第２の複数ピン（外部バスピン）」が，正しくは，「第２の複数ピン（外部ＤＳＩ，ＤＳＯ，ＤＳＣＬＫピン）」と記載されるべき誤記であることは，明白である。ⅲ　「第２グループの命令を供給する際に第１の複数ピンを使用し」（記載(C)）の誤記実施例では，前述のとおり，デバッグ命令（第２グループの命令）はＤＳＩピン（前述のとおり「第２の複数ピン」に対応する）を介して供給される。また，第１グループの命令の供給に使用するのが第１の複数ピンであることは前述のとおりであるから，請求項１を文字どおりに読むと，第１グループの命令を供給する際にも第２グループの命令を供給する際にも，同じ「第１の複数ピン」を使用するという矛盾を生ずる。したがって，記載(C)の「第２グループの命令を供給する際に第１の複数ピンを使用する」が，正しくは，「第２グループの命令を供給する際に第２の複数ピンを使用する」と記載されるべき誤記であることは明白である。（３）まとめ以上のとおり，請求項１は，これをその文言どおり読んだときには当業者にとって自明な技術的矛盾を含むものであり，特許請求の範囲の記載のみからでは発明の要旨を認定することができない。したがって，本願発明の要旨は，明細書の記載全体から判断して誤記を訂正した上で，誤記訂正後の請求項１の記載に基づいて認定されるべきであった。審決は，これを怠り，誤記を含んだままの請求項１の記載に基づいて本願発明の要旨を認定しているから，その要旨認定は誤りであり，この誤りが引用例との対比の判断に影響を及ぼすことが明らかである。
      
      ３　取消事由３（刊行物記載の発明との対比における一致点の認定の誤り）審決は，刊行物には本願発明の「モードスイッチ手段」に相当するものが記載されていないのに，「通常モードが指定された場合には，ＲＯＭ13からの命令出力を選択し，当該選択された命令は命令デコーダによってデコードされて命令の実行に必要な内部ブロックに動作信号を出力し，その一方で，入出力ポートを介して入力する命令は選択しないようにしており，これら構成は，本願発明における，第１動作モード・第２動作モード間で切換えを行うモードスイッチ手段であり，実行手段が前記第１グループの命令を実行する際に通信手段スレーブモードで動作することを阻止する，モードスイッチ手段に相当する。」と認定して，「モードスイッチ手段」を本願発明と刊行物記載の発明の一致点と認定しているが，誤りである。この誤りは，引用例との対比における本願発明の進歩性の判断の結論に影響を及ぼすことが明らかである。（１）刊行物には，審決のいう「通常モードが指定された場合には，・・・入出力ポートを介して入力する命令は選択しないようにしており」に相当する記載は存在せず，本願発明の「前記実行手段が前記第１グループの命令を実行する際に前記通信手段が前記スレーブモードで動作することを阻止する，モードスイッチ手段」は開示されていない。（２）刊行物の「リセット端子４及び３値デコーダ（ＲＥＳ）」は，「モード切替信号を出力する」点では本願発明の「モードスイッチ手段」に対応するものの，「通信手段がスレーブモードで動作することを阻止する」点は開示されていない。（３）審決は，本件発明の「モードスイッチ手段」に対応する刊行物記載の構成につき，「これら構成は」（審決書１５頁７行）との曖昧な記載を用いるだけで，具体的な構成を指摘していない。（４）以上のとおり，「モードスイッチ手段」を相違点とせず，相違点として，「本願発明において，通信手段は，第１の複数ピン（シリアルＩ／Ｏピン）と第２の複数ピン（外部バスピン）とに結合され，第２グループの命令を供給する際に第１の複数ピンを使用し，第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用するとしているのに対し，上記刊行物記載の発明の入出力ポートは，通常モードにおいては，外部バスとの入出力に用いられ，デバックモードにおいて，入出力ポートの外部端子ＰＣ及びＰＤを介して外部から命令を入力するよう動作している点」のみを挙げ，「その余では一致する。」とした審決の認定は，誤りであり，この誤りが審決の結論に影響を及ぼすことは明らかである。
      
      ４　取消事由４（進歩性の判断の誤り）仮に，本願発明の要旨を審決のように請求項１の記載だけから認定したとしても，審決が，本願発明は刊行物記載の発明に基づいて当業者が容易に発明をすることができたものと判断したことは誤りである。（１）審決の認定判断審決は，本願発明と刊行物記載の発明とを対比し，①　相違点として，本願発明において「通信手段は，第１の複数ピン（シリアルＩ／Ｏピン）と第２の複数ピン（外部バスピン）とに結合され，第２グループの命令を供給する際に第１の複数ピンを使用し，第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用する」としているのに対し，刊行物記載の発明において「入出力ポートは，通常モードにおいては，外部バスとの入出力に用いられ，デバックモードにおいて，入出力ポートの外部端子ＰＣ及びＰＤを介して外部から命令を入力するように動作して」いる点を挙げたうえ，②　相違点についての判断として，②－１　刊行物には，ⅰ．「命令を外部から入力するための命令入力端子を追加の端子として設けることについて示唆されており」（審決書１７頁１０行～１２行），ⅱ．「外部端子から直列に命令を入力することについても示唆されて」おり（審決書１８頁４，５行），さらに，ⅲ．「デバック・モードにおいて，マイクロコンピュータの内部の状態（たとえば，参照されたメモリの内容等）をモニタする事についても言及されている」（審決書１８頁１８行～２０行）から，刊行物記載の発明において，「本願発明の第１の複数ピン（シリアルＩ／Ｏピン）に相当する，外部から命令を直列に入力し，あるいは外部に内部状態を出力するような追加の端子を設け，本願発明のように，通信手段は，第１の複数ピン（シリアルＩ／Ｏピン）と第２の複数ピン（外部バスピン）とに結合されるとすることは，当業者が容易になし得ることにすぎない。」（審決書１９頁１行～９行）②－２　刊行物記載の発明の「入出力ポートは，デバック・モードにおいては，入出力ポートの外部端子ＰＣ及びＰＤを介して外部から命令を入力するように動作するものの，通常モードにおいては，外部バスとの入出力に用いられるに留まり，また，通常モードにおいて実行される命令は，ＲＯＭ13からの選択回路（ＭＵＸ）20を介して命令デコーダに供給されるようになっていることからすると，上記のように追加の端子を設ける場合にあっては，デバック・モードにおいて，上記追加の端子から命令を入力し，あるいは内部状態をモニタするようにすることは当業者が適宜なし得ることにすぎず」（審決書）１９頁１０行～２０頁１行）②－３　「通常モードにおいて実行される命令は，ＲＯＭ13から選択回路（ＭＵＸ）20を介して命令デコーダに供給されるようになっており，外部端子ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17の各々を使用しないようになっていることからすると，本願発明において，通信手段が，第２グループの命令を供給する際に第１の複数ピンを使用し，第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或は支援機能開発のためにのみ使用するとすることは，当業者が適宜なし得ることにずぎない。」（審決書２０頁１行～１１行）と判断した。
      
      （２）　対比に関する判断の誤りしかし，審決における上記（１）の判断は，誤っている。ア　本願発明と刊行物記載の発明との対応関係に関する誤り(ア)　刊行物記載の発明の「通常モード」は，本願発明の「第１のモード」に対応する（審決１４頁もこれを認めている。）。刊行物記載の発明では，「通常モード」において，命令デコーダ12がＲＯＭ13からの選択回路20を介して出力される命令をデコードして，その命令の実行に必要な内部ブロックに動作信号を出力する。本願発明では，「第１のモード」において，第１の複数ピンを使用して第１グループの命令を供給する（なぜなら，「第１のモード」では「第２の複数ピン」は支援機能開発用以外に使用しないからである。請求項１の記載参照）。したがって，刊行物記載の発明の「ＲＯＭ13からのピン」は，本願発明の「第１の複数ピン」に対応する。刊行物には，外部端子以外に命令等を供給する端子が存在しないから，刊行物記載の発明の「入出力ポート」は，本願発明の「第２の複数ピン」に対応する（審決もこの対応関係に基づいて，刊行物記載の発明のデバッグモードにおける入出力ポートの外部端子の使用を説明している（審決書１３頁）。）。(イ)　以上のとおり，刊行物記載の発明の「ＲＯＭ13からのピン」及び「外部端子ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17」は，それぞれ，本願発明の「第１複数ピン」及び「第２複数ピン」に対応するものである。しかし，審決は，「上記刊行物記載の発明において，本願発明の第１の複数ピン（シリアルＩ／Ｏピン）に相当する，外部から命令を直列に入力し，あるいは外部に内部状態を出力するような追加の端子を設け」（審決書１９頁）と述べ，刊行物記載の発明の外部端子（ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17）を本願発明の「第１の複数ピン」に対応させる一方で，「（刊行物記載の発明では）通常モードにおいて実行される命令は，・・・外部端子ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17の各々を使用しないようになっている」（審決書２０頁）と述べ，刊行物記載の発明の「外部端子」を本願発明の「第２複数ピン」にも対応させるという矛盾した認定を行っている。審決は，このような矛盾した認定に基づいて進歩性の判断をしたものであり，その結論は誤りである。イ　進歩性の判断の誤り本願発明の進歩性に関する審決の前記（１）の①から③の認定判断は，誤りである。(ア)　「追加の端子」を設けること（前記（１）の①）について審決は，刊行物記載の発明において，「本願発明の第１の複数ピン（シリアルＩ／Ｏピン）に相当する，外部から命令を直接に入力し，或いは外部に内部状態を出力するような追加の端子を設け，本願発明のように，通信手段は，第１の複数ピン（シリアルＩ／Ｏピン）と第２の複数ピン（外部バスピン）とに結合されるとすることは，当業者が容易になし得ることにすぎない。」とするが，誤りである。本願発明の「第１の複数ピン」は，前記アのとおり，刊行物記載の発明でいえばＲＯＭ13からＭＵＸ20へのバスに接続されるピンに対応するものであって，審決がいうような，外部への接続を目的とした「外部から命令を直接に入力し，あるいは外部に内部状態を出力するような端子」ではない。したがって，刊行物記載の発明に「追加の端子」を設ける余地はない。審決がこのような誤りをしたのは，本願発明の第１の複数ピンが「シリアルＩ／Ｏピン」（本件明細書第１図）であるという解釈に固執して，本願発明と刊行物記載の発明との間のピンの対応関係を誤って理解したことによる。(イ)　「デバッグ・モードにおいて追加の端子から命令を入力し，あるいは内部状態をモニターすること」（前記（１）の②）について審決は，「（刊行物記載の発明に）追加の端子を設ける場合にあっては，デバック・モードにおいて，上記追加の端子から命令を入力し，あるいは内部状態をモニタするようにすることは当業者が適宜なし得ることにすぎず」とするが，誤りである。刊行物には，審決の認定を支持するような記載はない。また，本願発明は，明細書の開示内容に基づいて正しく技術的意義を理解すれば，「第２グループの命令を供給する際に第２の複数ピンを使用する」と解されるべきものであって，この点に関しても，審決の認定は本願発明を技術的に理解した上でなされたものとはいえない。(ウ)　「第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用すること」（前記（１）の③）について審決は，「そして，通常モードにおいて実行される命令は，ＲＯＭ13からの選択回路（ＭＵＸ）２０を介して命令デコーダに供給されるようになっており，外部端子ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17の各々を使用しないようになっていることからすると，本願発明において，通信手段が，第２グループの命令を供給する際に第１の複数ピンを使用し，第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用するとすることは，当業者が適宜なし得ることにすぎない。」と認定するが，誤りである。本願発明の「第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用する」という特徴は，刊行物には記載されていない。すなわち，刊行物には，「通常モードの・・・各ブロック動作を説明する。・・・外部端子ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17は，・・・・いわゆる入出力ポートとして動作する」（甲第３号証４頁右下欄１２行から５頁左上欄１行）と記載されており，これによれば，刊行物記載の発明において，通常モード（第１動作モード）では外部端子ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17（第２複数ピン）は通常の入出力ポートとして使用するだけである。審決は，刊行物記載の発明においては「通常モードにおいて実行される命令は，・・・外部端子ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17の各々を使用しないようになっている」と認定し，そのことを根拠として，刊行物記載の発明において「第１グループの命令を供給する際に第２の複数ピンの各々を使用しない・・・ことは，当業者が適宜なし得ることにすぎない。」と判断しているが，判断の根拠とされた認定自体が刊行物記載の発明の誤認に基づく誤った認定である。また，審決は，請求項１の「第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用する」という記載に関して，本願発明は，「第２の複数ピンの各々を使用しない」場合と「第２の複数ピンを他の目的のために使用する」場合の２つを「或いは」の語によって択一的に記載したものであるとの解釈に立って，刊行物記載の発明には通常モードにおいて「第２の複数ピンの各々を使用しない」（外部端子ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17を使用しないこと）場合が記載されているから，「本願発明において，通信手段が，・・・・第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用するとすることは，当業者が適宜なし得ることにすぎにない。」と判断している。しかし，請求項１の前記記載は，第２の複数ピンは第１のモードでは支援機能開発のためにのみ使用し他の目的には使用しない，という意味である。実施例をみても，「第２の複数ピン」としては一種類の複数ピンしか存在しないから，本願発明が「第２の複数ピンの各々を使用しない」場合と，「第２の複数ピンを他の目的のために使用する」場合の２つを択一的に記載したものと解することはできないのであって，本願発明は１つの発明としてその特許性を判断すべきである。
      
      第４　被告の反論の骨子
      
      １　取消事由１（審理手続の瑕疵）に対して審判官がとった審理手続上の措置について何ら違法な点はない。原告が引用する最高裁判決（最判平成３年３月８日）は，発明の要旨認定に際して，特許請求の範囲の記載が「一見してその記載が誤記であることが明らかである場合」に発明の詳細な説明の記載を参酌することができることを説示するにとどまり，拒絶理由を通知しなければならないことまで説示するものではない。
      
      ２　取消事由２（発明の要旨認定の誤り）に対して原告は，請求項１の記載に誤記があると主張するが，原告が誤記と主張する記載(A），(B），(C）は，「誤記」とは認められない。原告が誤記の訂正と称して主張していることは，結局のところ，発明の構成要件を付加・削除し，本願発明の内容を変更するものにほかならない。ましてや，本件で原告が主張する誤記は，「一見してその記載が誤記であることが明らかである場合」に該当するものでもない。
      
      ３　取消事由３に対して（１）原告は，刊行物には「入出力ポートを介して入力する命令は選択しないようにして」との記載はないので，「モードスイッチ手段」は相違点であると主張するが，刊行物記載の発明で，選択回路（ＭＵＸ20）がＲＯＭ13からの命令を選択したときは，審決が認定した「入出力ポートを介して入力する命令は選択しないようにして」に該当するから，審決の認定に誤りはない。（２）原告は，刊行物には「リセット端子４及び３価デコーダ（ＲＥＳ）」が「通信手段がスレーブモードで動作することを阻止する」ことの開示がないので，「モードスイッチ手段」は相違点であると主張するが，審決の認定に誤りはない。（３）原告は，審決は「これらの構成は」との曖昧な記載を用いるだけで，本願発明と刊行物記載の発明との対応関係を明示していないと主張するが，「これらの構成」とは，その前後の関係から，「通常モードとデバッグ・モードのいずれかのモードを選択するモード切り替え信号が３価デコーダ（ＲＥＳ）により選択回路（ＭＵＸ）20に出力され，通常モードが指定された場合には，ＲＯＭ13からの命令出力を選択し，当該選択された命令は命令デコーダによってデコードされて命令の実行に必要な内部ブロックに動作信号を出力し，その一方で，入出力ポートを介して入力する命令は選択しないようにしており」との構成を指称することが明らかであり，審決に誤りはない。
      
      ４　取消事由４に対して
      
      （１）　本願発明と刊行物記載の発明との対応関係に関する原告の主張に対してア　動作モード「通常モード時の命令」（刊行物記載の発明）は「第１グループの命令」（本願発明）に相当する。しかし，このことから，「第１のモード（本願発明）と通常モード（刊行物）とが対応し，第２のモード（本願発明）とデバッグモード（刊行物）とが対応する」ことを導くのは無理である。イ　第１の複数ピン「第１の複数ピン」については，「したがって，刊行物記載の発明において，本願発明の第１の複数ピン（シリアルＩ／Ｏピン）に相当する，外部から命令を直列に入力し，あるいは外部に内部状態を出力するような追加の端子を設け」（審決書１９頁１行から５行），及び，「追加の端子を設ける場合にあっては，デバック・モードにおいて，上記追加の端子から命令を入力し，あるいは内部状態をモニタするようにすることは当業者が適宜なし得ることにすぎず」（同）１９頁１８行～20頁１行）と記載したとおりである。原告は，本願発明においては，第１グループの命令が第１の複数ピンより供給されるという前提に基づき，本願発明の「第１の複数ピン」に対応するものは，ＲＯＭ13から選択回路（ＭＵＸ）20を介して出力されるマスターモードのための命令（第１グループの命令）を供給するのに使用される「ＲＯＭ13からのピン」（ＲＯＭ13からバスに接続されるピン）であると主張する。しかし，本願発明には，第１グループの命令を第１の複数ピンより供給する旨の記載はないから，原告の主張は失当である。そもそも，刊行物には「ＲＯＭからのバスに接続されるピン」についての記載はないし，技術常識上，そのようなピンは存在し得ない。また，特許請求の範囲には「第１の複数ピン（シリアル１／０ピン）」と明記されているのであるから，この点からも原告の主張は失当である。なお，原告は，審決が「第１の複数ピン」を刊行物の「追加の端子」すなわち「外部端子ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17」に対応させていると主張するが，この両者は等しいものではない。ウ　第２の複数ピン本願発明は，後記（４）イのとおり，「第１グループの命令を供給する際に第２の複数ピンの各々を使用しない」発明（本願発明Ａ）と「第１グループの命令を供給する際に第２の複数ピンを支援機能開発のためにのみ使用する」発明（本願発明Ａ）とから成るものであって，本願発明Ｂの特許性の判断に関しては，支援機能開発に使用する「第２の複数ピン（外部バスピン）」と対応するのは，刊行物の既存の外部端子ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17である。
      
      （２）　ピンの対応関係に関する審決の認定が矛盾しているとの主張に対して原告は，刊行物記載の発明において，「本願発明の第１の複数ピン（シリアルＩ／Ｏピン）に相当する，外部から命令を直列に入力し，あるいは外部に内部状態を出力するような追加の端子を設け」（審決書１９頁２行から５行）という認定と「通常モードにおいて実行される命令はＲＯＭ13から選択回路（ＭＵＸ）20を介して命令デコーダに供給されるようになっている」（同20頁２行から６行）という認定との間には，ピンの対応関係に関して矛盾があると主張するが，主張のような矛盾はなく，審決の認定は正当である。原告の主張は，デバックモードと通常モードとにおける記述を混乱して理解したものにすぎない。（３）進歩性についてア　「追加の端子」を設けることについて　原告の主張は，本願発明の「第１の複数ピン」が「バスピン」（第１図においてＩＭＢ12に接続するＣＰＵ11のピン）であることを前提とするものと解されるところ，本願発明の「第１の複数ピン」は，請求項１に「第１の複数ピン（シリアルＩ／Ｏピン）」と記載されているとおりのものであるから，原告の主張はその前提において既に失当である。刊行物記載の発明に，シリアルＩ／Ｏピンに対応するような「追加の端子」を設けることは，当業者が適宜なし得ることであって，審決の認定に誤りはない。イ　「デバッグ・モードにおいて追加の端子から命令を入力し，あるいは内部状態をモニターすること」（前記（１）の②）及び「第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用すること」（前記（１）の③）について原告は，刊行物には「第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用する」ことは記載されていないと主張する。しかし，請求項１の「第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用する」は，「第２の複数ピンの各々を使用しない」場合（選択肢Ａ）と「第２の複数ピンを他の目的のために使用する」場合（選択肢Ｂ）の２つを「或いは」の語を用いて択一的に記載したものであり，本願発明は「第１グループの命令を供給する際に第２の複数ピンを使用しない」発明（本願発明Ａ）と「第１グループの命令を供給する際に第２の複数ピンの各々を支援機能開発のためにのみ使用する」発明（本願発明Ｂ）とからなる。したがって，本願発明Ａ又は本願発明Ｂのいずれか一方にでも特許性がないときは，本願発明全体として特許性がないことになるが，本願発明Ａに関しては，刊行物記載の発明では，通常モード時の命令（本願発明の「第１グループの命令」に相当する。）はＲＯＭ13から供給され，入出力ポート（「第２の複数ピン」に対応する。）を使用しては供給されないものであるから，「第１グループの命令を供給する際に第２の複数ピンの各々を使用しない」構成が記載されている。また，本願発明Ｂに関しては，刊行物記載の発明では，デバッグ・モードにおいて，マイクロコンピュータの内部状態（メモリの内容等）をモニタすることから，第２の複数ピンを「支援機能開発のためにのみ使用する」構成が記載されている。「第２の複数ピン」と対応するのは，刊行物の既存の外部端子であり，追加の端子ではない。そして，既存の外部端子をどのように使用するかは使用者が適宜決めることにすぎないから，審決は，「本願発明において・・・支援機能開発のためにのみ使用するとすることは，当業者が適宜なし得ることにすぎない。」と認定しているのであって，審決の認定に誤りはない。以上のとおり，刊行物には，Ａ，Ｂいずれの選択肢についても記載されているから，刊行物には「第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或いは支援機能開発のためにのみ使用する」ことにつき記載も示唆もないという原告の主張は失当である。
      
      第５　当裁判所の判断
      
      １　取消事由１（審理手続の瑕疵）について原告は，本願発明の特許請求の範囲（請求項１）には明白な誤記があるにもかかわらず，審決が誤記を含んだままの特許請求の範囲の記載に基づいて本願発明の要旨を認定したことについては，審理手続上の瑕疵があると主張する。（１）特許出願の審査は，出願人が特許を受けようとする発明を対象としてなされるものであるところ，特許を受けようとする発明は，願書に添付した明細書の特許請求の範囲に記載されるのであるから，その要旨の認定は，特許請求の範囲の記載に基づいて行うべきものである。そして，発明の要旨認定に当たって，特許請求の範囲に記載された用語や表現の意味が明瞭でないとか，特許請求の範囲の記載が文理上明瞭でないなどの場合には，特許請求の範囲の記載がいかなる内容を表現したものであるかを正確に理解するために，明細書の他の記載を参酌することができるが，特許請求の範囲の記載に不明瞭な点がなく，その記載自体において撞着する点も見当たらず，特許請求の範囲の記載に基づいて出願に係る発明の要旨を認定するのに特段の支障がない場合にまで，明細書の他の記載を参酌して発明の要旨を認定しなければならないものではない。本件においては，請求項１の記載自体は明瞭であり，その記載の限りにおいて撞着する点も見当たらず，願書に添付した図面において使用した符号（特許法施行規則様式２９の備考１３(ロ)参照）を括弧内に記したものと認められる「（シリアルＩ／Ｏピン）」，「（外部バスピン）」等の記載と第１図及び第４図を照らし合わせて請求項１を読んだときに，意味が通じないというようなものでもないと認められるから，請求項１をその記載どおりのものとして，本願発明の要旨を認定した手続に何ら法的に咎められるべき点は存しない。この点について，原告は，あくまでも誤記であると主張するが，明らかな表記ミスであるといえないことはもとより，請求項１の記載それ自体から誤記であると想到することが当業者の常識や理解に照らして可能であるともいえない。したがって，審決が，請求項１の記載をそのまま本願発明の要旨認定の基礎としたことは正当であって，その点に何ら原告の主張するような手続上の瑕疵はないというべきである。（２）なお，原告は，特許法３６条違反を理由とする拒絶理由の通知があれば，特許請求の範囲の記載の誤記を訂正する補正をすることができたのに，補正の機会を与えることなくなされた拒絶審決は，正当な手続を踏んでおらず，違法である旨主張するので，この点につき補足する。法が一定の期間を限って，願書に添付した明細書の補正を認めている趣旨は，明細書の記載に初めから完全を期することが困難であること等を考慮したものと解される。本件において，原告が誤記を含むと主張する請求項１の記載は，昭和６３年１０月２９日になされた特許出願から９年余を経てなされた補正によるものであり，補正制度の前記趣旨に照らせば，審判段階に至ってなされる補正は，明細書の記載内容についての十分な検討を経たものであることが要請されているというべきである。しかも，前記（１）のとおり，原告が誤記を含むと主張する請求項１の記載は，そのままでは理解できないというようなものではない。これらの事情を勘案すれば，原告の上記主張に理由がないことは明らかであって，審判官には，特許法３６条違反を理由とする拒絶理由を通知をすべき義務がないことはもとより，上記拒絶理由を通知することが適切であったということもできない。（３）以上のとおりであるから，原告主張の取消事由１は理由がない。
      
      ２　取消事由２（要旨認定の誤り）について　原告は，本願発明の特許請求の範囲には明白な誤記があるから，本願発明の要旨は，誤記を原告の主張する正しい記載に訂正（読み替え）した上で，正しい記載に基づいて認定されるべきであり，訂正されない特許請求の範囲の文言に基づいて発明の要旨を認定した審決は，本願発明の要旨認定を誤ったものであると主張する。しかし，原告の主張は，以下に述べる理由により，採用することができない。（１）出願に係る発明，すなわち，出願人が特許を請求する発明として特許請求の範囲に記載した発明の要旨は，その特許請求の範囲の記載に基づいて認定すべきものである。その際に，発明の内容を明確に理解するために，発明の詳細な説明を参酌することはできるが，それはあくまでも特許請求の範囲に記載された事項の範囲内で行うべきものであって，これを越えて，特許請求の範囲の記載自体からは導き出すことができないような事項を，特許請求の範囲の記載に含まれているものとして，発明の要旨を認定することが容認されるものではない。（２）原告は，請求項１の記載と発明の詳細な説明，特に実施例の説明との間に齟齬があることを指摘することによって，請求項１には誤記があることが明白であると主張し，本願発明の要旨は，誤記を訂正した後の請求項１の正しい記載に従って認定されるべきであると主張する。確かに，本願発明の請求項１の記載には，発明の詳細な説明との対応関係について理解しづらい点があり（ただし，このことから直ちに請求項１に「明白な誤記」が存在することを認め得るわけではない。），原告もそのことを理由に，特許請求の範囲の記載を，原告の主張するような実施例に対応する「正しい記載」に読み替えて，発明の要旨を認定すべきであると主張しているものと解される。しかしながら，特許出願に係る発明の要旨は，願書に添付した明細書の特許請求の範囲の記載に基づいて認定すべきものであって，直接，明細書の発明の詳細な説明欄の記載に基づいて認定すべきものではない。もし，特許請求の範囲の記載から把握される発明と明細書中に開示された実施例とが対応していなければ，特許を受けようとする発明は発明の詳細な説明に記載されたものでなければならないという要件を満たさないことになるだけである。発明の詳細な説明及び実施例に対応させるべく，読み替え前と後とで特許請求の範囲に記載された技術内容を実質的に変更するような読み替え（訂正）を行い，その読み替えた語句に基づいて発明の要旨を認定することは許されないものというべきである。（３）したがって，原告主張の取消事由２も理由がない。
      
      ３　取消事由３について（１）原告は，刊行物には「入出力ポートを介して入力する命令は選択しないようにして」との記載はないことを根拠に，「モードスイッチ手段」は相違点であると主張するが，刊行物記載の発明では，選択回路（ＭＵＸ20）がＲＯＭ13からの命令を選択したときは，審決が認定したように，「その一方で，入出力ポートを介して入力する命令は選択しないようにして」あるのであるから，審決が相違点であるとした認定に誤りはない。（２）原告は，刊行物には「リセット端子４及び３価デコーダ（ＲＥＳ）」が「通信手段がスレーブモードで動作することを阻止する」ことの開示がないことを根拠に，「モードスイッチ手段」は相違点であると主張する。しかしながら，審決は，刊行物記載の発明では，「通常モードとデバッグ・モードのいずれかのモードを選択するモード切り換え信号が３価デコーダ（ＲＥＳ）により選択回路（ＭＵＸ）20に出力され，通常モードが指定された場合には，ＲＯＭ13からの命令出力を選択し，当該選択された命令は命令デコーダによってデコードされて命令の実行に必要な内部ブロックに動作信号を出力し，その一方で，入出力ポートを介して入力する命令は選択しないようにしており，これら構成は，本願発明における，第１動作モード・第２動作モード間で切換えを行うモードスイッチ手段であり，実行手段が第１グループの命令を実行する際に通信手段がスレーブモードで動作することを阻止する，モードスイッチ手段に相当する」（審決書１４頁１８行から１５頁１２行）と認定しているのであって，審決の認定に誤りはない。（３）審決が刊行物についてした「通常モードとデバッグ・モードのいずれかのモードを指定するモード切り替え信号が３値デコーダ(ＲＥＳ）より選択回路(ＭＵＸ)20に出力され，通常モードが指定された場合には，ＲＯＭ13からの命令出力を選択し，当該選択された命令は命令デコーダによってデコードされて命令の実行に必要な内部ブロックに動作信号を出力し，その一方で，入出力ポートを介して入力する命令は選択しないようにしており」との認定に誤りはなく，「これら構成」は，かかる記載中の各回路要素とそれらの動作を総合したものを示すことは，文脈上，明らかである。そして，この総合したものが「第１動作モード・第２動作モード間で切換えを行うモードスイッチ手段であり，実行手段が第１グループの命令を実行する際に通信手段がスレーブモードで動作することを阻止する」ことが認められる。「モードスイッチ手段」を一致点とした審決の認定に誤りはない。（４）以上のとおり，原告主張の取消事由３は理由がない。
      
      ４　取消事由４（進歩性の判断の誤り）について原告は，仮に本願発明を審決のように特許請求の範囲の記載だけから認定したとしても，本願発明は刊行物記載の発明から容易に発明をすることができたものではないと主張する。（１）本願発明について本願の特許請求の範囲の記載は前記第２の２に認定したとおりであり，これによれば，本願発明は，実行手段へと命令を供給する「通信手段」が，「第１の複数ピン」及び「第２の複数ピン」の２種類の複数ピンに結合される構成を有し，上記「通信手段」は，第１グループの命令と第２グループの命令をそれぞれ「実行手段」に供給する２つの異なるモード（マスターモードとスレーブモード）で動作するものである。なお，本願発明における上記２種類の複数ピンが，いずれも「データプロセッサ」の外部端子であることは争いがないが，原告は，「第１の複数ピン」及び「第２の複数ピン」がマイクロコンピュータ10内のＣＰＵ11の２つの端子（バスピン及び外部ＩＰＩＰＥ／ＤＳＩ，ＩＦＥＴＣＨ／ＤＳＩ，ＢＫＰＴ／ＤＳＣＬＫピン）であると主張するのに対し，被告は，マイクロコンピュータ10の端子（シリアルＩ／Ｏピン及び外部バスピン）であると主張している。（２）刊行物記載の発明と本願発明との対応関係について（争いのない事項と争いのある事項）ア　「第１・第２グループの命令」及び「実行手段」審決は，「刊行物記載の発明において，ＲＯＭ13から読み出された命令及び外部端子より入力された命令は命令デコーダによりデコードされ，そのデコード信号がＡＬＵ等の命令の実行に必要な内部ブロックに供給されて命令が順次実行されるようになっているところ，これらの構成は，本願発明における・・・実行手段に，相当する」（審決書１２頁）と認定している。審決の上記認定は，刊行物記載の発明の「ＲＯＭ13から読み出された命令」及び「外部端子から入力された命令」を，本願発明の実行手段に供給される２種類の命令（「第１グループの命令」及び「第２グループの命令」）に対応させ，刊行物記載の発明の「命令デコーダ及びＡＬＵ」を本願発明の「実行手段」に対応させたものであることが明らかである。イ　「通信手段」と「マスターモード・スレーブモード」審決は，「刊行物記載の発明において，入出力ポート（外部端子ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17及びプログラム・コントローラＰＡＣ21，ＰＢＣ22，ＰＣC23，ＰＤＣ24）は，デバック・モードが指定されている場合には，・・外部からの命令を選択回路（ＭＵＸ）20に出力し，選択回路(ＭＵＸ）20は，指定されたデバッグ・モードの指定に応じて，当該命令を選択して命令デコーダに供給するよう動作し，また，ＲＯＭ13から読み出された命令も選択回路(ＭＵＸ）20に出力され，選択回路（ＭＵＸ）20は，通常モードの指定に応じて，当該命令を選択して命令デコーダに供給するよう動作しているところ，入出力ポート及び選択回路は，命令を命令デコーダに供給する手段であるから，これらの構成は，本願発明における，複数の命令を実行手段へと供給するための通信手段に相当する。」（審決書１３頁）と認定している。上記認定は，刊行物記載の発明の「入出力ポート」（外部端子及びプログラム・コントローラ）及び「選択回路」を本願発明の「通信手段」に対応させたものであることが明らかである。また，審決は，「入出力ポート及び選択回路は，ＲＯＭ13から読み出した命令を命令デコーダに供給するよう選択動作し，また，外部からの命令を命令デコーダに供給するよう選択動作しているから，・・・これらの動作は，本願発明の通信手段が「前記第１グループの命令を供給するマスターモードと前記第２グループの命令を供給するスレーブモードとで動作し」とする点に相当する。」（審決書１４頁）と認定している。上記認定は，刊行物記載の発明の「ＲＯＭ13から読み出した命令を命令デコーダに供給するよう選択動作」すること，「外部からの命令を命令デコーダに供給するよう選択動作」することを，それぞれ本願発明の「マスターモード」，「スレーブモード」に対応させたものであることが明らかである。ウ　「モードスイッチ手段」審決は，刊行物記載の発明の「通常モードとデバッグ・モードのいずれかのモードを指定するモード切り替え信号が３値デコーダ（ＲＥＳ）より選択回路(ＭＵＸ)20に出力され・・・」るようにした構成を，本願発明における「モードスイッチ手段」に相当すると認定している（審決書１４頁～１５頁）。　エ　審決の認定に係るアないしウの対応関係については，原告も積極的に争っておらず，審決の認定に誤りがあるとは認められない。なお，原告は，モードスイッチ手段は相違点であると主張している（原告主張　の取消事由３）が，その主張は，刊行物記載の発明の「リセット端子３及び３値デコーダ（ＲＥＳ）は，モード切り替え信号を出力する点ではモードスイッチ手段に対応するものの「通信手段がスレーブモードで動作すること阻止する」ものではないというものであり，対応関係自体を争う趣旨とは認められない。オ　実行手段が実行されるモードについては，原告が，刊行物記載の発明の「通常モード」，「デバッグ・モード」は，それぞれ本願発明の「第１のモード」，「第２のモード」に対応すると主張するのに対し，被告は，そのような対応関係を導くことはできないと主張する。（３）刊行物記載の発明と本願発明との対比判断についてア　２種類の複数ピン審決は，上記（２）のアないしウのように刊行物記載の発明と本願発明とを対応させた後，両発明の相違点として，「本願発明において，通信手段は，第１の複数ピン（シリアルＩ／Ｏピン）と第２の複数ピン（外部バスピン）に結合され，第２グループの命令を供給する際に第１の複数ピンを使用し，第１グループの命令を供給する際に第２の複数ピンの各々を使用しないかあるいは支援機能開発のためにのみ使用するとしているのに対し，刊行物記載の発明の入出力ポートは，通常モードにおいては，外部バスとの入出力に用いられ，デバッグモードにおいて，入出力ポートの外部端子ＰＣ及びＰＤを介して外部から命令を入力するようにしている点」（審決書１５頁）を挙げる。審決の上記認定は，刊行物記載の発明のシングル・チップ・マイクロコンピュータには，通信手段に結合される２種の複数ピン（「第１の複数ピン」と「第２の複数ピン」）のうちの一方に相当するもの（外部端子ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17）が存在するのみで，もう一方に対応するものが存在しないことを認めているものということができる。イ　刊行物記載の発明において追加の端子を設け，これを本願発明のように使用することの容易性そこで，刊行物記載の発明に，審決のいうように，もう１種類のピンとして，命令を外部から入力するための命令入力端子を通信手段に結合する「追加の端子」として設け，これを本願発明のように使用することが容易かどうかを検討する。(ア)　審決のした認定判断審決は，刊行物には「追加の端子」を設けることにつき示唆があるから，刊行物記載の発明にもう１種類の外部端子を「追加の端子」として設け，これら２種の外部端子を本願発明のような態様で使用することは想到容易なことである旨判断した。その判断の骨子は以下のとおりである。①　審決は，まず，刊行物中の次の記載；「この様に，現在行われている評価チップによるシングル・チップ・マイクロコンピュータのプログラム開発は，技術の進歩に対して，柔軟性に欠けるという欠点がある。この欠点をなくするために，次の様なシングル・チップ・マイクロコンピュータが考案されている。すなわち，命令を外部から入力するための命令入力端子と，命令を外部から入力するか，または，内部のＲＯＭの出力を使用するかを指定する端子をその目的のためだけに備えたものである。この方法によれば，プログラムを評価する評価用チップと，目的とするシングル・チップ・マイクロコンピュータは同一であるので，前述の評価用チップのような柔軟性の問題は解決される。しかし，上記の追加された端子は「シングル・チップ・マイクロコンピュータ」として使用する場合は不要のものであるため，プログラムの開発が終了し，実際の装置に組み込まれた時点では，ほとんどの場合無駄にパッケージの端子を用いているにすぎないため，パッケージの端子制限のきびしいシングル・チップ・マイクロコンピュータにとって，パッケージの端子を利用する端子効率が悪いという別の問題がある。」（甲第３号証３頁左上欄１７行～右上欄１９行）を引用し（審決書１６頁～１７頁），②　刊行物には「命令を外部から入力するための命令入力端子を追加の端子として設けることについて示唆されて（いる）」（審決書１７頁１０行～１２行）から，③　「刊行物記載の発明において，本願発明の第１の複数ピン（シリアルＩ／Ｏピン）に相当する，外部から命令を直列に入力し，あるいは外部に内部状態を出力するような追加の端子を設け，本願発明のように，通信手段は，第１の複数ピン（シリアルＩ／Ｏピン）と第２の複数ピン（外部バスピン）とに結合されるとすることは，当業者が容易になし得ることにすぎない。」（審決書１９頁１行から９行），「また，・・・，上記のように追加の端子を設ける場合にあっては，デバック・モードにおいて，上記追加の端子から命令を入力し，あるいは内部状態をモニタするようにすることは当業者が適宜なし得ることにすぎず」（同１９頁１０行から20頁１行），「そして，・・・，本願発明において，通信手段が，第２グループの命令を供給する際に第１の複数ピンを使用し，第１グループの命令を供給する際に第２の複数ピンの各々を使用しないか或は支援機能開発のためにのみ使用するとすることは，当業者が適宜なし得ることにすぎない。」（同頁２行から１１行），とした。（イ）　審決のした上記判断の当否審決が引用した刊行物（甲第３号証）の上記記載（（ア），①）に，従来のシングル・チップ・マイクロコンピュータにおける一般的事項としての「追加の端子」が示唆されていることは容易に看取されることであるから，刊行物記載のシングル・チップ・マイクロコンピュータに「追加の端子」を設けて，２種類の複数ピンを設けた構成とすることは，当業者が容易に想到するところであるということができる。また，刊行物記載のシングル・チップ・マイクロコンピュータに「追加の端子」を設けた場合，通信手段が「追加の端子」と既存のピンという２種類の複数ピンに結合され，この２種類の複数ピンを使用して実行手段へと２種類の命令を供給するという本願発明の通信手段の構成とすることは，当業者が容易に想到し得ることである。そして，刊行物記載の発明においては，通常モード時の命令（第１グループの命令）は，入出力ポートの外部端子ＰＡ14，ＰＢ15，ＰＣ16，ＰＤ17（既存の端子）を使用することなくＲＯＭ13から供給されるものと認められるから，刊行物には「第１グループの命令を供給する際に，既存の端子の各々を使用しない」構成が開示されているということができる。また，刊行物記載の発明においては，「プログラムの開発を行う場合には，マイクロコンピュータの内部の状態をモニタしながら行う方が効率がよいが，本発明によるシングル・チップ・マイクロコンピュータ方式のデバッグ・モードを使用して，プログラムを開発する場合は，・・・外部バス（第１図の実施例でマスターモードのときはＰＡ14，またスレーブ・モードのときはＰＢ15に相当する。）をモニタする事によって，上記の目的を達成できる事は言うまでもない。」（甲第３号証の８頁右上欄４～１５行）として，デバッグ・モードにおいて入出力ポートの外部端子を使用してマイクロ・コンピュータの内部の状態をモニタすることができるとされているから，既存の端子を「支援機能開発のために」使用する構成が示唆されているということできる。これらのことからすれば，刊行物記載の発明に命令を外部から入力する命令入力端子としての追加の端子を設け，この追加の端子と既存の端子を本願発明のように使用するようにすることは，当業者が容易に想到し得たことというべきである。（４）したがって，原告主張の取消事由４も理由がない。
      
      第６　結論以上のとおり，原告の主張する取消事由１ないし４はいずれも理由がないから，原告の請求は棄却されるべきである。東京高等裁判所第１８民事部
    </事実及び理由>
    <裁判官>
      <裁判長裁判官>塚原朋一</裁判長裁判官>
      <裁判官>古城春実</裁判官>
      <裁判官>田中昌利</裁判官>
    </裁判官>
  </判決文>
</precedent>
