TimeQuest Timing Analyzer report for serial
Tue Sep 08 09:58:27 2015
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'clkbaud8x'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clkbaud8x'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clkbaud8x'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'clkbaud8x'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'clkbaud8x'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clk'
 45. Fast 1200mV 0C Model Setup: 'clkbaud8x'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clkbaud8x'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; serial                                            ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6E22C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }       ;
; clkbaud8x  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkbaud8x } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 202.06 MHz ; 202.06 MHz      ; clk        ;      ;
; 304.88 MHz ; 304.88 MHz      ; clkbaud8x  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; clk       ; -3.949 ; -123.374       ;
; clkbaud8x ; -2.280 ; -62.691        ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -2.335 ; -2.335        ;
; clkbaud8x ; 0.453  ; 0.000         ;
+-----------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; clk       ; -3.000 ; -60.993                      ;
; clkbaud8x ; -1.487 ; -57.993                      ;
+-----------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                          ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -3.949 ; cnt_delay[6]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.372      ;
; -3.949 ; cnt_delay[6]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.372      ;
; -3.949 ; cnt_delay[6]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.372      ;
; -3.949 ; cnt_delay[6]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.372      ;
; -3.949 ; cnt_delay[6]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.372      ;
; -3.949 ; cnt_delay[6]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.372      ;
; -3.949 ; cnt_delay[6]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.372      ;
; -3.949 ; cnt_delay[6]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.372      ;
; -3.944 ; cnt_delay[0]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.864      ;
; -3.944 ; cnt_delay[0]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.864      ;
; -3.944 ; cnt_delay[0]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.864      ;
; -3.944 ; cnt_delay[0]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.864      ;
; -3.944 ; cnt_delay[0]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.864      ;
; -3.944 ; cnt_delay[0]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.864      ;
; -3.944 ; cnt_delay[0]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.864      ;
; -3.944 ; cnt_delay[0]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.864      ;
; -3.937 ; cnt_delay[2]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.857      ;
; -3.937 ; cnt_delay[2]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.857      ;
; -3.937 ; cnt_delay[2]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.857      ;
; -3.937 ; cnt_delay[2]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.857      ;
; -3.937 ; cnt_delay[2]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.857      ;
; -3.937 ; cnt_delay[2]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.857      ;
; -3.937 ; cnt_delay[2]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.857      ;
; -3.937 ; cnt_delay[2]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.857      ;
; -3.808 ; cnt_delay[7]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; cnt_delay[7]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; cnt_delay[7]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; cnt_delay[7]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; cnt_delay[7]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; cnt_delay[7]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; cnt_delay[7]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; cnt_delay[7]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.728      ;
; -3.799 ; cnt_delay[4]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.719      ;
; -3.799 ; cnt_delay[4]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.719      ;
; -3.799 ; cnt_delay[4]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.719      ;
; -3.799 ; cnt_delay[4]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.719      ;
; -3.799 ; cnt_delay[4]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.719      ;
; -3.799 ; cnt_delay[4]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.719      ;
; -3.799 ; cnt_delay[4]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.719      ;
; -3.799 ; cnt_delay[4]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.719      ;
; -3.747 ; cnt_delay[1]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.667      ;
; -3.747 ; cnt_delay[1]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.667      ;
; -3.747 ; cnt_delay[1]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.667      ;
; -3.747 ; cnt_delay[1]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.667      ;
; -3.747 ; cnt_delay[1]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.667      ;
; -3.747 ; cnt_delay[1]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.667      ;
; -3.747 ; cnt_delay[1]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.667      ;
; -3.747 ; cnt_delay[1]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.667      ;
; -3.603 ; cnt_delay[3]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.523      ;
; -3.603 ; cnt_delay[3]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.523      ;
; -3.603 ; cnt_delay[3]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.523      ;
; -3.603 ; cnt_delay[3]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.523      ;
; -3.603 ; cnt_delay[3]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.523      ;
; -3.603 ; cnt_delay[3]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.523      ;
; -3.603 ; cnt_delay[3]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.523      ;
; -3.603 ; cnt_delay[3]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.523      ;
; -3.598 ; cnt_delay[8]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.021      ;
; -3.598 ; cnt_delay[8]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.021      ;
; -3.598 ; cnt_delay[8]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.021      ;
; -3.598 ; cnt_delay[8]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.021      ;
; -3.598 ; cnt_delay[8]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.021      ;
; -3.598 ; cnt_delay[8]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.021      ;
; -3.598 ; cnt_delay[8]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.021      ;
; -3.598 ; cnt_delay[8]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.578     ; 4.021      ;
; -3.586 ; cnt_delay[5]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.506      ;
; -3.586 ; cnt_delay[5]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.506      ;
; -3.586 ; cnt_delay[5]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.506      ;
; -3.586 ; cnt_delay[5]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.506      ;
; -3.586 ; cnt_delay[5]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.506      ;
; -3.586 ; cnt_delay[5]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.506      ;
; -3.586 ; cnt_delay[5]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.506      ;
; -3.586 ; cnt_delay[5]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.506      ;
; -3.471 ; cnt_delay[6]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.100     ; 4.372      ;
; -3.471 ; cnt_delay[6]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.100     ; 4.372      ;
; -3.466 ; cnt_delay[0]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; 0.397      ; 4.864      ;
; -3.466 ; cnt_delay[0]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; 0.397      ; 4.864      ;
; -3.459 ; cnt_delay[2]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; 0.397      ; 4.857      ;
; -3.459 ; cnt_delay[2]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; 0.397      ; 4.857      ;
; -3.447 ; cnt_delay[14] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.366      ;
; -3.447 ; cnt_delay[14] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.366      ;
; -3.447 ; cnt_delay[14] ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.366      ;
; -3.447 ; cnt_delay[14] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.366      ;
; -3.447 ; cnt_delay[14] ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.366      ;
; -3.447 ; cnt_delay[14] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.366      ;
; -3.447 ; cnt_delay[14] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.366      ;
; -3.447 ; cnt_delay[14] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.366      ;
; -3.442 ; cnt_delay[15] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.361      ;
; -3.442 ; cnt_delay[15] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.361      ;
; -3.442 ; cnt_delay[15] ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.361      ;
; -3.442 ; cnt_delay[15] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.361      ;
; -3.442 ; cnt_delay[15] ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.361      ;
; -3.442 ; cnt_delay[15] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.361      ;
; -3.442 ; cnt_delay[15] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.361      ;
; -3.442 ; cnt_delay[15] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.361      ;
; -3.437 ; cnt_delay[9]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.357      ;
; -3.437 ; cnt_delay[9]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.357      ;
; -3.437 ; cnt_delay[9]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.357      ;
; -3.437 ; cnt_delay[9]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.357      ;
; -3.437 ; cnt_delay[9]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.357      ;
; -3.437 ; cnt_delay[9]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.357      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkbaud8x'                                                                        ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.280 ; div8_tras_reg[1] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.203      ;
; -2.280 ; div8_tras_reg[1] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.203      ;
; -2.280 ; div8_tras_reg[1] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.203      ;
; -2.218 ; div8_tras_reg[1] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.140      ;
; -2.167 ; state_tras[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.088      ;
; -2.144 ; div8_tras_reg[2] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.067      ;
; -2.144 ; div8_tras_reg[2] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.067      ;
; -2.144 ; div8_tras_reg[2] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 3.067      ;
; -2.142 ; state_tras[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.063      ;
; -2.134 ; state_tras[3]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.055      ;
; -2.130 ; state_tras[3]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 3.051      ;
; -2.122 ; state_tras[1]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.044      ;
; -2.122 ; state_tras[1]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.044      ;
; -2.122 ; state_tras[1]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.044      ;
; -2.120 ; state_tras[2]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.040      ;
; -2.120 ; state_tras[2]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.040      ;
; -2.120 ; state_tras[2]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.040      ;
; -2.107 ; state_tras[3]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; state_tras[3]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; state_tras[3]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 3.027      ;
; -2.097 ; state_tras[3]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.019      ;
; -2.097 ; state_tras[3]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.019      ;
; -2.097 ; state_tras[3]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.019      ;
; -2.082 ; div8_tras_reg[2] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 3.004      ;
; -2.058 ; send_state[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.979      ;
; -2.047 ; div8_rec_reg[1]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.967      ;
; -2.047 ; div8_rec_reg[1]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.967      ;
; -2.047 ; div8_rec_reg[1]  ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.967      ;
; -2.039 ; state_rec[2]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.959      ;
; -2.039 ; state_rec[2]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.959      ;
; -2.039 ; state_rec[2]     ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.959      ;
; -2.037 ; div8_tras_reg[1] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.958      ;
; -2.037 ; div8_tras_reg[1] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.958      ;
; -2.037 ; div8_tras_reg[1] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.958      ;
; -2.012 ; div8_tras_reg[1] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.933      ;
; -2.004 ; div8_tras_reg[0] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.927      ;
; -2.004 ; div8_tras_reg[0] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.927      ;
; -2.004 ; div8_tras_reg[0] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.078     ; 2.927      ;
; -1.998 ; state_rec[1]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.918      ;
; -1.998 ; state_rec[1]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.918      ;
; -1.998 ; state_rec[1]     ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.918      ;
; -1.989 ; div8_tras_reg[1] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.911      ;
; -1.985 ; state_tras[2]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.905      ;
; -1.963 ; state_tras[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.884      ;
; -1.948 ; state_tras[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.869      ;
; -1.942 ; div8_tras_reg[0] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.864      ;
; -1.932 ; state_tras[1]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.852      ;
; -1.932 ; state_tras[1]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.852      ;
; -1.932 ; state_tras[1]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.852      ;
; -1.925 ; div8_tras_reg[1] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.846      ;
; -1.912 ; state_tras[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.833      ;
; -1.910 ; div8_tras_reg[2] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.831      ;
; -1.910 ; div8_tras_reg[2] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.831      ;
; -1.910 ; div8_tras_reg[2] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.831      ;
; -1.906 ; div8_tras_reg[1] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.827      ;
; -1.901 ; state_tras[2]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.823      ;
; -1.901 ; state_tras[2]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.823      ;
; -1.901 ; state_tras[2]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.823      ;
; -1.900 ; div8_tras_reg[1] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.822      ;
; -1.876 ; div8_tras_reg[2] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.797      ;
; -1.870 ; state_tras[2]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.790      ;
; -1.862 ; div8_tras_reg[2] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.784      ;
; -1.861 ; key_entry2       ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.781      ;
; -1.851 ; key_entry2       ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.773      ;
; -1.851 ; key_entry2       ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.773      ;
; -1.851 ; key_entry2       ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.773      ;
; -1.844 ; div8_rec_reg[1]  ; rxd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.765      ;
; -1.844 ; div8_rec_reg[1]  ; rxd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.765      ;
; -1.844 ; div8_rec_reg[1]  ; rxd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.765      ;
; -1.844 ; div8_rec_reg[1]  ; rxd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.765      ;
; -1.844 ; div8_rec_reg[1]  ; rxd_buf[7]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.765      ;
; -1.830 ; send_state[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.751      ;
; -1.827 ; state_tras[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.748      ;
; -1.798 ; div8_tras_reg[2] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.719      ;
; -1.796 ; send_state[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.717      ;
; -1.793 ; state_rec[2]     ; rxd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.714      ;
; -1.793 ; state_rec[2]     ; rxd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.714      ;
; -1.793 ; state_rec[2]     ; rxd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.714      ;
; -1.793 ; state_rec[2]     ; rxd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.714      ;
; -1.793 ; state_rec[2]     ; rxd_buf[7]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.714      ;
; -1.787 ; state_rec[2]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.707      ;
; -1.783 ; state_tras[0]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.703      ;
; -1.783 ; state_tras[0]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.703      ;
; -1.783 ; state_tras[0]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.703      ;
; -1.776 ; txd_buf[4]       ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.697      ;
; -1.772 ; div8_tras_reg[1] ; state_tras[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.693      ;
; -1.772 ; trasstart        ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.693      ;
; -1.770 ; div8_tras_reg[2] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.691      ;
; -1.764 ; div8_tras_reg[2] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.686      ;
; -1.756 ; state_tras[0]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.678      ;
; -1.756 ; state_tras[0]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.678      ;
; -1.756 ; state_tras[0]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.079     ; 2.678      ;
; -1.755 ; send_state[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.676      ;
; -1.752 ; state_rec[1]     ; rxd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.673      ;
; -1.752 ; state_rec[1]     ; rxd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.673      ;
; -1.752 ; state_rec[1]     ; rxd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.673      ;
; -1.752 ; state_rec[1]     ; rxd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.673      ;
; -1.752 ; state_rec[1]     ; rxd_buf[7]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.080     ; 2.673      ;
; -1.746 ; div8_rec_reg[0]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.666      ;
; -1.746 ; div8_rec_reg[0]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.081     ; 2.666      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                              ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -2.335 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; 0.000        ; 2.596      ; 0.764      ;
; -1.853 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; -0.500       ; 2.596      ; 0.746      ;
; 0.453  ; start_delaycnt ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; key_entry1     ; key_entry1     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.565  ; cnt_delay[11]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.614      ; 1.391      ;
; 0.568  ; cnt_delay[17]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.614      ; 1.394      ;
; 0.584  ; cnt_delay[16]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.614      ; 1.410      ;
; 0.601  ; cnt_delay[5]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.391      ;
; 0.608  ; cnt_delay[10]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.614      ; 1.434      ;
; 0.625  ; div_reg[5]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.573      ; 1.410      ;
; 0.632  ; div_reg[0]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.573      ; 1.417      ;
; 0.635  ; div_reg[12]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.573      ; 1.420      ;
; 0.643  ; div_reg[4]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.573      ; 1.428      ;
; 0.644  ; div_reg[12]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.573      ; 1.429      ;
; 0.699  ; cnt_delay[17]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.614      ; 1.525      ;
; 0.707  ; cnt_delay[15]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.614      ; 1.533      ;
; 0.715  ; cnt_delay[16]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.614      ; 1.541      ;
; 0.720  ; cnt_delay[9]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.616      ; 1.548      ;
; 0.728  ; cnt_delay[6]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.100      ; 1.040      ;
; 0.741  ; cnt_delay[5]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.531      ;
; 0.742  ; div_reg[1]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.101      ; 1.055      ;
; 0.742  ; div_reg[13]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.101      ; 1.055      ;
; 0.743  ; cnt_delay[5]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.743  ; cnt_delay[3]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.533      ;
; 0.744  ; div_reg[6]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.745  ; cnt_delay[11]  ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.745  ; div_reg[14]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.101      ; 1.058      ;
; 0.745  ; cnt_delay[8]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.746  ; cnt_delay[15]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.746  ; cnt_delay[3]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746  ; cnt_delay[18]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.102      ; 1.060      ;
; 0.748  ; cnt_delay[17]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748  ; cnt_delay[16]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748  ; cnt_delay[2]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.751  ; cnt_delay[12]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.102      ; 1.065      ;
; 0.756  ; div_reg[11]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.573      ; 1.541      ;
; 0.760  ; cnt_delay[9]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761  ; div_reg[3]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761  ; cnt_delay[2]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.551      ;
; 0.762  ; div_reg[11]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; div_reg[5]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763  ; div_reg[15]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; cnt_delay[0]   ; cnt_delay[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764  ; div_reg[2]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; div_reg[9]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; div_reg[7]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; div_reg[3]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.573      ; 1.549      ;
; 0.765  ; div_reg[4]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; div_reg[11]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.573      ; 1.550      ;
; 0.766  ; div_reg[8]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; div_reg[10]    ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; div_reg[12]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.772  ; cnt_delay[10]  ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.064      ;
; 0.775  ; div_reg[10]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.573      ; 1.560      ;
; 0.782  ; div_reg[2]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.573      ; 1.567      ;
; 0.784  ; div_reg[10]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.573      ; 1.569      ;
; 0.786  ; div_reg[0]     ; div_reg[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.824  ; cnt_delay[7]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.614      ;
; 0.838  ; cnt_delay[15]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.614      ; 1.664      ;
; 0.839  ; cnt_delay[4]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.629      ;
; 0.883  ; cnt_delay[3]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.673      ;
; 0.897  ; div_reg[9]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.573      ; 1.682      ;
; 0.899  ; cnt_delay[0]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.689      ;
; 0.901  ; cnt_delay[2]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.691      ;
; 0.906  ; div_reg[9]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.573      ; 1.691      ;
; 0.915  ; div_reg[8]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.573      ; 1.700      ;
; 0.921  ; div_reg[0]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.573      ; 1.706      ;
; 0.924  ; div_reg[8]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.573      ; 1.709      ;
; 0.944  ; cnt_delay[14]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.614      ; 1.770      ;
; 0.966  ; cnt_delay[4]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.967  ; cnt_delay[1]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 0.967  ; cnt_delay[7]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 0.968  ; cnt_delay[14]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.260      ;
; 0.972  ; cnt_delay[19]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.102      ; 1.286      ;
; 0.979  ; cnt_delay[4]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.769      ;
; 0.983  ; cnt_delay[5]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.616      ; 1.811      ;
; 0.985  ; cnt_delay[11]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.614      ; 1.811      ;
; 1.028  ; cnt_delay[10]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.614      ; 1.854      ;
; 1.037  ; div_reg[7]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.573      ; 1.822      ;
; 1.039  ; cnt_delay[0]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.829      ;
; 1.046  ; div_reg[7]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.573      ; 1.831      ;
; 1.065  ; cnt_delay[14]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.614      ; 1.891      ;
; 1.066  ; cnt_delay[7]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.616      ; 1.894      ;
; 1.097  ; div_reg[13]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.101      ; 1.410      ;
; 1.098  ; cnt_delay[6]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.100      ; 1.410      ;
; 1.100  ; cnt_delay[3]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101  ; cnt_delay[15]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.105  ; cnt_delay[1]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.578      ; 1.895      ;
; 1.107  ; cnt_delay[18]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.102      ; 1.421      ;
; 1.107  ; cnt_delay[0]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.109  ; cnt_delay[2]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109  ; cnt_delay[16]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.114  ; cnt_delay[9]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.408      ;
; 1.116  ; cnt_delay[0]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116  ; div_reg[3]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116  ; cnt_delay[11]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.614      ; 1.942      ;
; 1.117  ; div_reg[11]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118  ; div_reg[7]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118  ; div_reg[9]     ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118  ; cnt_delay[2]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkbaud8x'                                                                           ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; send_state[2]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; send_state[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_tras[3]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_tras[2]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_tras[1]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_tras[0]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; send_state[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_tras_reg[1] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_tras_reg[2] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_tras_reg[0] ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; trasstart        ; trasstart        ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; txd_reg          ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_rec[3]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_rec_reg[1]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; div8_rec_reg[0]  ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_rec[2]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_rec[1]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; state_rec[0]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; recstart         ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; recstart_tmp     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.746      ;
; 0.551 ; send_state[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.844      ;
; 0.590 ; state_tras[0]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 0.883      ;
; 0.642 ; txd_buf[5]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.934      ;
; 0.668 ; rxd_buf[4]       ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 0.960      ;
; 0.689 ; key_entry1       ; key_entry2       ; clk          ; clkbaud8x   ; 0.000        ; 0.512      ; 1.443      ;
; 0.709 ; rxd_buf[5]       ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.000      ;
; 0.712 ; rxd_reg2         ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.005      ;
; 0.743 ; txd_buf[3]       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.035      ;
; 0.767 ; recstart_tmp     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.059      ;
; 0.788 ; rxd_reg2         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.080      ;
; 0.836 ; state_tras[1]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.129      ;
; 0.840 ; rxd_buf[6]       ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.133      ;
; 0.848 ; state_tras[0]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.141      ;
; 0.861 ; state_rec[0]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.153      ;
; 0.891 ; state_rec[3]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.183      ;
; 0.898 ; rxd_buf[7]       ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.189      ;
; 0.912 ; rxd_buf[3]       ; rxd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.205      ;
; 0.915 ; rxd_buf[2]       ; rxd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.207      ;
; 0.959 ; recstart         ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.252      ;
; 0.985 ; div8_tras_reg[0] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.277      ;
; 0.986 ; div8_tras_reg[0] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.278      ;
; 0.993 ; div8_rec_reg[0]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.285      ;
; 1.006 ; state_tras[2]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.299      ;
; 1.013 ; trasstart        ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.304      ;
; 1.015 ; trasstart        ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.306      ;
; 1.017 ; trasstart        ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.308      ;
; 1.017 ; recstart         ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.310      ;
; 1.027 ; key_entry2       ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.320      ;
; 1.056 ; key_entry2       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.349      ;
; 1.066 ; send_state[0]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.358      ;
; 1.068 ; send_state[0]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.360      ;
; 1.082 ; send_state[1]    ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.375      ;
; 1.092 ; send_state[1]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.384      ;
; 1.105 ; txd_buf[4]       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.399      ;
; 1.125 ; state_rec[1]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.416      ;
; 1.172 ; rxd_reg1         ; rxd_reg2         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.076      ; 1.460      ;
; 1.191 ; txd_buf[4]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.483      ;
; 1.209 ; div8_tras_reg[0] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.501      ;
; 1.219 ; div8_tras_reg[1] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.511      ;
; 1.231 ; key_entry1       ; txd_buf[4]       ; clk          ; clkbaud8x   ; 0.000        ; 0.511      ; 1.984      ;
; 1.235 ; txd_buf[2]       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.078      ; 1.525      ;
; 1.241 ; key_entry2       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.535      ;
; 1.242 ; state_tras[0]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.535      ;
; 1.251 ; key_entry2       ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.544      ;
; 1.251 ; key_entry2       ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.544      ;
; 1.251 ; key_entry2       ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.544      ;
; 1.251 ; key_entry2       ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.544      ;
; 1.265 ; txd_buf[1]       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.559      ;
; 1.270 ; state_rec[3]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.561      ;
; 1.280 ; key_entry2       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.572      ;
; 1.280 ; key_entry2       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.572      ;
; 1.280 ; key_entry2       ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.572      ;
; 1.320 ; rxd_reg1         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.076      ; 1.608      ;
; 1.357 ; state_tras[1]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.650      ;
; 1.361 ; state_tras[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.654      ;
; 1.367 ; recstart         ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.660      ;
; 1.373 ; key_entry2       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.667      ;
; 1.377 ; state_tras[1]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.670      ;
; 1.381 ; rxd_buf[1]       ; rxd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.673      ;
; 1.382 ; txd_buf[0]       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.673      ;
; 1.403 ; key_entry2       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.082      ; 1.697      ;
; 1.412 ; state_tras[2]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.704      ;
; 1.418 ; state_tras[3]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.710      ;
; 1.419 ; state_rec[1]     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.079      ; 1.710      ;
; 1.421 ; state_tras[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.714      ;
; 1.424 ; state_tras[2]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.716      ;
; 1.434 ; send_state[0]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.727      ;
; 1.435 ; state_tras[1]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.727      ;
; 1.446 ; div8_tras_reg[0] ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.739      ;
; 1.446 ; div8_tras_reg[1] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.738      ;
; 1.451 ; div8_tras_reg[0] ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.744      ;
; 1.451 ; send_state[0]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.744      ;
; 1.461 ; send_state[0]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.754      ;
; 1.465 ; state_tras[3]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.757      ;
; 1.471 ; state_tras[0]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.763      ;
; 1.472 ; recstart_tmp     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.765      ;
; 1.472 ; state_tras[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.765      ;
; 1.473 ; state_tras[2]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.765      ;
; 1.474 ; recstart_tmp     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.081      ; 1.767      ;
; 1.474 ; send_state[0]    ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.080      ; 1.766      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clkbaud8x      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; key_entry1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; start_delaycnt ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[12]  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[18]  ;
; 0.262  ; 0.482        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[19]  ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[13]    ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[14]    ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[1]     ;
; 0.265  ; 0.485        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[6]     ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[6]   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[8]   ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[0]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[10]    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[11]    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[12]    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[15]    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[2]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[3]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[4]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[5]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[7]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[8]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; div_reg[9]     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; start_delaycnt ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clkbaud8x      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[15]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[16]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[17]  ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; key_entry1     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[2]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[3]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[4]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[5]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[7]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[9]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[2]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[3]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[4]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[5]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[7]   ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[9]   ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clkbaud8x      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[15]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[16]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[17]  ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; key_entry1     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[0]     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[10]    ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[11]    ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[12]    ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkbaud8x'                                                ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; key_entry2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart_tmp     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; trasstart        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart         ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart_tmp     ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg2         ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[1]    ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[2]    ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[0]     ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[1]     ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[2]     ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[3]     ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[0]    ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[1]    ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[2]    ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[3]    ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg1         ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[0]    ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; trasstart        ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg1         ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[0]    ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[1]    ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[2]    ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[0]    ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[1]    ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[2]    ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[3]    ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; trasstart        ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; 0.380  ; 0.568        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart         ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart_tmp     ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 3.020 ; 3.207 ; Rise       ; clk             ;
; rst       ; clk        ; 4.328 ; 4.598 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 2.094 ; 2.309 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -2.484 ; -2.656 ; Rise       ; clk             ;
; rst       ; clk        ; -2.388 ; -2.695 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -1.566 ; -1.761 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 11.539 ; 11.432 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 10.065 ; 9.974  ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 11.260 ; 11.084 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 10.978 ; 10.803 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 11.067 ; 10.821 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 9.980  ; 9.947  ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 10.799 ; 10.595 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 11.539 ; 11.432 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 10.095 ; 9.882  ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 7.824  ; 7.963  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 8.368 ; 8.198 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 8.473 ; 8.354 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 8.791 ; 8.641 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 8.368 ; 8.208 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 8.451 ; 8.284 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 8.532 ; 8.354 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 8.376 ; 8.198 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 9.876 ; 9.793 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 9.247 ; 9.041 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 7.520 ; 7.656 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 214.73 MHz ; 214.73 MHz      ; clk        ;      ;
; 324.25 MHz ; 324.25 MHz      ; clkbaud8x  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -3.657 ; -112.258      ;
; clkbaud8x ; -2.084 ; -55.881       ;
+-----------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -2.159 ; -2.159        ;
; clkbaud8x ; 0.402  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk       ; -3.000 ; -60.993                     ;
; clkbaud8x ; -1.487 ; -57.993                     ;
+-----------+--------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                           ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -3.657 ; cnt_delay[6]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.546     ; 4.113      ;
; -3.657 ; cnt_delay[6]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.546     ; 4.113      ;
; -3.657 ; cnt_delay[6]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.546     ; 4.113      ;
; -3.657 ; cnt_delay[6]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.546     ; 4.113      ;
; -3.657 ; cnt_delay[6]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.546     ; 4.113      ;
; -3.657 ; cnt_delay[6]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.546     ; 4.113      ;
; -3.657 ; cnt_delay[6]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.546     ; 4.113      ;
; -3.657 ; cnt_delay[6]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.546     ; 4.113      ;
; -3.623 ; cnt_delay[0]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.553      ;
; -3.623 ; cnt_delay[0]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.553      ;
; -3.623 ; cnt_delay[0]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.553      ;
; -3.623 ; cnt_delay[0]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.553      ;
; -3.623 ; cnt_delay[0]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.553      ;
; -3.623 ; cnt_delay[0]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.553      ;
; -3.623 ; cnt_delay[0]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.553      ;
; -3.623 ; cnt_delay[0]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.553      ;
; -3.618 ; cnt_delay[2]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.548      ;
; -3.618 ; cnt_delay[2]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.548      ;
; -3.618 ; cnt_delay[2]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.548      ;
; -3.618 ; cnt_delay[2]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.548      ;
; -3.618 ; cnt_delay[2]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.548      ;
; -3.618 ; cnt_delay[2]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.548      ;
; -3.618 ; cnt_delay[2]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.548      ;
; -3.618 ; cnt_delay[2]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.548      ;
; -3.495 ; cnt_delay[7]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.425      ;
; -3.495 ; cnt_delay[7]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.425      ;
; -3.495 ; cnt_delay[7]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.425      ;
; -3.495 ; cnt_delay[7]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.425      ;
; -3.495 ; cnt_delay[7]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.425      ;
; -3.495 ; cnt_delay[7]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.425      ;
; -3.495 ; cnt_delay[7]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.425      ;
; -3.495 ; cnt_delay[7]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.425      ;
; -3.489 ; cnt_delay[4]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.419      ;
; -3.489 ; cnt_delay[4]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.419      ;
; -3.489 ; cnt_delay[4]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.419      ;
; -3.489 ; cnt_delay[4]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.419      ;
; -3.489 ; cnt_delay[4]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.419      ;
; -3.489 ; cnt_delay[4]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.419      ;
; -3.489 ; cnt_delay[4]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.419      ;
; -3.489 ; cnt_delay[4]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.419      ;
; -3.458 ; cnt_delay[1]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.388      ;
; -3.458 ; cnt_delay[1]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.388      ;
; -3.458 ; cnt_delay[1]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.388      ;
; -3.458 ; cnt_delay[1]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.388      ;
; -3.458 ; cnt_delay[1]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.388      ;
; -3.458 ; cnt_delay[1]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.388      ;
; -3.458 ; cnt_delay[1]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.388      ;
; -3.458 ; cnt_delay[1]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.388      ;
; -3.323 ; cnt_delay[3]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.253      ;
; -3.323 ; cnt_delay[3]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.253      ;
; -3.323 ; cnt_delay[3]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.253      ;
; -3.323 ; cnt_delay[3]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.253      ;
; -3.323 ; cnt_delay[3]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.253      ;
; -3.323 ; cnt_delay[3]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.253      ;
; -3.323 ; cnt_delay[3]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.253      ;
; -3.323 ; cnt_delay[3]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.253      ;
; -3.310 ; cnt_delay[5]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.240      ;
; -3.310 ; cnt_delay[5]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.240      ;
; -3.310 ; cnt_delay[5]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.240      ;
; -3.310 ; cnt_delay[5]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.240      ;
; -3.310 ; cnt_delay[5]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.240      ;
; -3.310 ; cnt_delay[5]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.240      ;
; -3.310 ; cnt_delay[5]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.240      ;
; -3.310 ; cnt_delay[5]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.240      ;
; -3.308 ; cnt_delay[8]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.546     ; 3.764      ;
; -3.308 ; cnt_delay[8]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.546     ; 3.764      ;
; -3.308 ; cnt_delay[8]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.546     ; 3.764      ;
; -3.308 ; cnt_delay[8]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.546     ; 3.764      ;
; -3.308 ; cnt_delay[8]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.546     ; 3.764      ;
; -3.308 ; cnt_delay[8]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.546     ; 3.764      ;
; -3.308 ; cnt_delay[8]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.546     ; 3.764      ;
; -3.308 ; cnt_delay[8]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.546     ; 3.764      ;
; -3.202 ; cnt_delay[6]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.113      ;
; -3.202 ; cnt_delay[6]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.113      ;
; -3.168 ; cnt_delay[0]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; 0.383      ; 4.553      ;
; -3.168 ; cnt_delay[0]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; 0.383      ; 4.553      ;
; -3.163 ; cnt_delay[2]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; 0.383      ; 4.548      ;
; -3.163 ; cnt_delay[2]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; 0.383      ; 4.548      ;
; -3.126 ; cnt_delay[14] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.055      ;
; -3.126 ; cnt_delay[14] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.055      ;
; -3.126 ; cnt_delay[14] ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.055      ;
; -3.126 ; cnt_delay[14] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.055      ;
; -3.126 ; cnt_delay[14] ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.055      ;
; -3.126 ; cnt_delay[14] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.055      ;
; -3.126 ; cnt_delay[14] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.055      ;
; -3.126 ; cnt_delay[14] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.055      ;
; -3.120 ; cnt_delay[15] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.049      ;
; -3.120 ; cnt_delay[9]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.050      ;
; -3.120 ; cnt_delay[15] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.049      ;
; -3.120 ; cnt_delay[9]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.050      ;
; -3.120 ; cnt_delay[15] ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.049      ;
; -3.120 ; cnt_delay[9]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.050      ;
; -3.120 ; cnt_delay[15] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.049      ;
; -3.120 ; cnt_delay[9]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.050      ;
; -3.120 ; cnt_delay[15] ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.049      ;
; -3.120 ; cnt_delay[9]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.050      ;
; -3.120 ; cnt_delay[15] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.049      ;
; -3.120 ; cnt_delay[9]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.050      ;
; -3.120 ; cnt_delay[15] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.049      ;
; -3.120 ; cnt_delay[9]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.050      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkbaud8x'                                                                         ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.084 ; div8_tras_reg[1] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.017      ;
; -2.084 ; div8_tras_reg[1] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.017      ;
; -2.084 ; div8_tras_reg[1] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 3.017      ;
; -2.036 ; div8_tras_reg[1] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.967      ;
; -1.952 ; div8_tras_reg[2] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.885      ;
; -1.952 ; div8_tras_reg[2] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.885      ;
; -1.952 ; div8_tras_reg[2] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.885      ;
; -1.918 ; state_tras[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.848      ;
; -1.904 ; div8_tras_reg[2] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.835      ;
; -1.900 ; state_tras[1]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.832      ;
; -1.900 ; state_tras[1]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.832      ;
; -1.900 ; state_tras[1]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.832      ;
; -1.893 ; state_tras[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.823      ;
; -1.890 ; state_tras[3]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.820      ;
; -1.887 ; state_tras[3]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.817      ;
; -1.860 ; state_tras[3]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.792      ;
; -1.860 ; state_tras[3]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.792      ;
; -1.860 ; state_tras[3]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.792      ;
; -1.856 ; state_tras[2]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.785      ;
; -1.856 ; state_tras[2]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.785      ;
; -1.856 ; state_tras[2]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.785      ;
; -1.849 ; state_tras[3]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.778      ;
; -1.849 ; state_tras[3]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.778      ;
; -1.849 ; state_tras[3]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.778      ;
; -1.837 ; div8_rec_reg[1]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.767      ;
; -1.837 ; div8_rec_reg[1]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.767      ;
; -1.837 ; div8_rec_reg[1]  ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.767      ;
; -1.832 ; div8_tras_reg[1] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.763      ;
; -1.824 ; div8_tras_reg[0] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.757      ;
; -1.824 ; div8_tras_reg[0] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.757      ;
; -1.824 ; div8_tras_reg[0] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.069     ; 2.757      ;
; -1.816 ; state_rec[2]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.746      ;
; -1.816 ; state_rec[2]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.746      ;
; -1.816 ; state_rec[2]     ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.746      ;
; -1.812 ; send_state[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.742      ;
; -1.792 ; div8_tras_reg[1] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.723      ;
; -1.781 ; state_rec[1]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.711      ;
; -1.781 ; state_rec[1]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.711      ;
; -1.781 ; state_rec[1]     ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.711      ;
; -1.776 ; div8_tras_reg[0] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.707      ;
; -1.767 ; state_tras[2]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.696      ;
; -1.761 ; div8_tras_reg[1] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.692      ;
; -1.759 ; div8_tras_reg[1] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.689      ;
; -1.759 ; div8_tras_reg[1] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.689      ;
; -1.759 ; div8_tras_reg[1] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.689      ;
; -1.756 ; div8_tras_reg[1] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.687      ;
; -1.737 ; state_tras[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.667      ;
; -1.734 ; state_tras[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.664      ;
; -1.705 ; state_tras[2]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.637      ;
; -1.705 ; state_tras[2]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.637      ;
; -1.705 ; state_tras[2]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.637      ;
; -1.700 ; div8_tras_reg[2] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.631      ;
; -1.697 ; state_tras[1]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.626      ;
; -1.697 ; state_tras[1]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.626      ;
; -1.697 ; state_tras[1]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.626      ;
; -1.692 ; state_tras[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.622      ;
; -1.660 ; div8_tras_reg[2] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.591      ;
; -1.659 ; div8_tras_reg[1] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.589      ;
; -1.652 ; div8_tras_reg[2] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.582      ;
; -1.652 ; div8_tras_reg[2] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.582      ;
; -1.652 ; div8_tras_reg[2] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.582      ;
; -1.635 ; key_entry2       ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.567      ;
; -1.635 ; key_entry2       ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.567      ;
; -1.635 ; key_entry2       ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.567      ;
; -1.629 ; div8_tras_reg[2] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.560      ;
; -1.624 ; div8_tras_reg[2] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.555      ;
; -1.623 ; state_tras[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.553      ;
; -1.621 ; key_entry2       ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.551      ;
; -1.615 ; div8_tras_reg[1] ; state_tras[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.546      ;
; -1.588 ; div8_rec_reg[1]  ; rxd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.518      ;
; -1.588 ; div8_rec_reg[1]  ; rxd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.518      ;
; -1.588 ; div8_rec_reg[1]  ; rxd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.518      ;
; -1.588 ; div8_rec_reg[1]  ; rxd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.518      ;
; -1.588 ; div8_rec_reg[1]  ; rxd_buf[7]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.518      ;
; -1.588 ; send_state[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.518      ;
; -1.582 ; state_tras[0]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.511      ;
; -1.582 ; state_tras[0]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.511      ;
; -1.582 ; state_tras[0]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.073     ; 2.511      ;
; -1.576 ; div8_rec_reg[0]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.506      ;
; -1.576 ; div8_rec_reg[0]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.506      ;
; -1.576 ; div8_rec_reg[0]  ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.506      ;
; -1.575 ; state_rec[2]     ; recstart      ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.505      ;
; -1.572 ; div8_tras_reg[0] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.071     ; 2.503      ;
; -1.572 ; state_tras[2]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.502      ;
; -1.567 ; state_rec[2]     ; rxd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.497      ;
; -1.567 ; state_rec[2]     ; rxd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.497      ;
; -1.567 ; state_rec[2]     ; rxd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.497      ;
; -1.567 ; state_rec[2]     ; rxd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.497      ;
; -1.567 ; state_rec[2]     ; rxd_buf[7]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.497      ;
; -1.564 ; txd_buf[4]       ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.494      ;
; -1.557 ; send_state[2]    ; state_tras[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.487      ;
; -1.557 ; send_state[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.487      ;
; -1.552 ; div8_tras_reg[2] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.482      ;
; -1.550 ; key_entry2       ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.480      ;
; -1.545 ; state_tras[2]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.475      ;
; -1.545 ; key_entry2       ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.475      ;
; -1.543 ; state_tras[0]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.475      ;
; -1.543 ; state_tras[0]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.475      ;
; -1.543 ; state_tras[0]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.070     ; 2.475      ;
; -1.542 ; state_rec[1]     ; state_rec[2]  ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.072     ; 2.472      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                               ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -2.159 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; 0.000        ; 2.387      ; 0.693      ;
; -1.683 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; -0.500       ; 2.387      ; 0.669      ;
; 0.402  ; key_entry1     ; key_entry1     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; start_delaycnt ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.511  ; cnt_delay[11]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.284      ;
; 0.515  ; cnt_delay[17]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.288      ;
; 0.523  ; cnt_delay[16]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.296      ;
; 0.540  ; cnt_delay[5]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.546      ; 1.281      ;
; 0.546  ; cnt_delay[10]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.319      ;
; 0.564  ; div_reg[0]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.536      ; 1.295      ;
; 0.564  ; div_reg[5]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.536      ; 1.295      ;
; 0.566  ; div_reg[12]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.536      ; 1.297      ;
; 0.582  ; div_reg[12]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.536      ; 1.313      ;
; 0.582  ; div_reg[4]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.536      ; 1.313      ;
; 0.612  ; cnt_delay[17]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.385      ;
; 0.630  ; cnt_delay[16]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.403      ;
; 0.632  ; cnt_delay[15]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.405      ;
; 0.642  ; cnt_delay[9]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.579      ; 1.416      ;
; 0.658  ; div_reg[11]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.536      ; 1.389      ;
; 0.662  ; cnt_delay[5]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.546      ; 1.403      ;
; 0.666  ; cnt_delay[3]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.546      ; 1.407      ;
; 0.677  ; cnt_delay[6]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.963      ;
; 0.681  ; cnt_delay[2]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.546      ; 1.422      ;
; 0.686  ; div_reg[3]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.536      ; 1.417      ;
; 0.687  ; div_reg[13]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.973      ;
; 0.687  ; div_reg[11]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.536      ; 1.418      ;
; 0.688  ; div_reg[1]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.688  ; div_reg[10]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.536      ; 1.419      ;
; 0.689  ; div_reg[6]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.975      ;
; 0.692  ; cnt_delay[5]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692  ; cnt_delay[8]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.091      ; 0.978      ;
; 0.693  ; cnt_delay[11]  ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693  ; cnt_delay[18]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.980      ;
; 0.693  ; div_reg[14]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.979      ;
; 0.694  ; cnt_delay[15]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694  ; cnt_delay[3]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695  ; cnt_delay[16]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.697  ; cnt_delay[17]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698  ; cnt_delay[12]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.985      ;
; 0.699  ; cnt_delay[2]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.703  ; div_reg[2]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.536      ; 1.434      ;
; 0.704  ; div_reg[10]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.536      ; 1.435      ;
; 0.705  ; div_reg[3]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; div_reg[5]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; cnt_delay[9]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706  ; div_reg[11]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707  ; div_reg[15]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708  ; div_reg[9]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708  ; div_reg[7]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.710  ; div_reg[2]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711  ; div_reg[10]    ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; div_reg[4]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; div_reg[12]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712  ; div_reg[8]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.717  ; cnt_delay[0]   ; cnt_delay[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.718  ; cnt_delay[10]  ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.729  ; cnt_delay[15]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.502      ;
; 0.733  ; div_reg[0]     ; div_reg[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.761  ; cnt_delay[7]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.546      ; 1.502      ;
; 0.774  ; cnt_delay[4]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.546      ; 1.515      ;
; 0.786  ; div_reg[9]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.536      ; 1.517      ;
; 0.788  ; cnt_delay[3]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.546      ; 1.529      ;
; 0.800  ; cnt_delay[0]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.546      ; 1.541      ;
; 0.803  ; cnt_delay[2]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.546      ; 1.544      ;
; 0.811  ; div_reg[8]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.536      ; 1.542      ;
; 0.813  ; div_reg[9]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.536      ; 1.544      ;
; 0.824  ; div_reg[0]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.536      ; 1.555      ;
; 0.827  ; div_reg[8]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.536      ; 1.558      ;
; 0.861  ; cnt_delay[14]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.634      ;
; 0.869  ; cnt_delay[4]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.873  ; cnt_delay[5]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.579      ; 1.647      ;
; 0.876  ; cnt_delay[1]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 0.876  ; cnt_delay[7]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 0.877  ; cnt_delay[11]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.650      ;
; 0.878  ; cnt_delay[14]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.145      ;
; 0.887  ; cnt_delay[19]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.092      ; 1.174      ;
; 0.896  ; cnt_delay[4]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.546      ; 1.637      ;
; 0.909  ; div_reg[7]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.536      ; 1.640      ;
; 0.912  ; cnt_delay[10]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.685      ;
; 0.920  ; cnt_delay[14]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.693      ;
; 0.922  ; cnt_delay[0]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.546      ; 1.663      ;
; 0.935  ; div_reg[7]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.536      ; 1.666      ;
; 0.972  ; cnt_delay[7]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.579      ; 1.746      ;
; 0.973  ; cnt_delay[11]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.746      ;
; 0.999  ; cnt_delay[3]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.579      ; 1.773      ;
; 1.006  ; cnt_delay[1]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.546      ; 1.747      ;
; 1.008  ; cnt_delay[9]   ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.579      ; 1.782      ;
; 1.009  ; div_reg[13]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.091      ; 1.295      ;
; 1.011  ; cnt_delay[18]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.092      ; 1.298      ;
; 1.011  ; cnt_delay[6]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.297      ;
; 1.014  ; cnt_delay[16]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.014  ; cnt_delay[2]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.579      ; 1.788      ;
; 1.015  ; cnt_delay[0]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.016  ; cnt_delay[15]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.018  ; cnt_delay[2]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.018  ; cnt_delay[3]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.019  ; cnt_delay[10]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.578      ; 1.792      ;
; 1.024  ; div_reg[5]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.536      ; 1.755      ;
; 1.026  ; cnt_delay[9]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027  ; div_reg[3]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkbaud8x'                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; send_state[2]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; send_state[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; send_state[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_tras[3]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_tras[2]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_tras[1]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_tras[0]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_tras_reg[1] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_tras_reg[2] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_tras_reg[0] ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; trasstart        ; trasstart        ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; txd_reg          ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_rec[3]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_rec_reg[1]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; div8_rec_reg[0]  ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_rec[2]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_rec[1]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_rec[0]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; recstart         ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; recstart_tmp     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 0.669      ;
; 0.508 ; send_state[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.775      ;
; 0.548 ; state_tras[0]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.815      ;
; 0.599 ; txd_buf[5]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.866      ;
; 0.606 ; key_entry1       ; key_entry2       ; clk          ; clkbaud8x   ; 0.000        ; 0.473      ; 1.304      ;
; 0.622 ; rxd_buf[4]       ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 0.888      ;
; 0.632 ; rxd_reg2         ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.899      ;
; 0.633 ; rxd_buf[5]       ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 0.899      ;
; 0.693 ; txd_buf[3]       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 0.960      ;
; 0.712 ; recstart_tmp     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 0.978      ;
; 0.736 ; rxd_reg2         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.002      ;
; 0.779 ; state_tras[1]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.046      ;
; 0.782 ; rxd_buf[6]       ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.049      ;
; 0.787 ; state_tras[0]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.054      ;
; 0.804 ; state_rec[0]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.071      ;
; 0.820 ; rxd_buf[7]       ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.086      ;
; 0.832 ; state_rec[3]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.099      ;
; 0.843 ; rxd_buf[3]       ; rxd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.110      ;
; 0.848 ; rxd_buf[2]       ; rxd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.115      ;
; 0.850 ; recstart         ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.117      ;
; 0.888 ; div8_tras_reg[0] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.155      ;
; 0.893 ; div8_rec_reg[0]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.160      ;
; 0.896 ; trasstart        ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.162      ;
; 0.898 ; trasstart        ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.164      ;
; 0.901 ; trasstart        ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.167      ;
; 0.904 ; recstart         ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.171      ;
; 0.906 ; div8_tras_reg[0] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.173      ;
; 0.938 ; state_tras[2]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.205      ;
; 0.938 ; key_entry2       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.205      ;
; 0.952 ; key_entry2       ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.219      ;
; 0.955 ; send_state[0]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.222      ;
; 0.971 ; send_state[0]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.238      ;
; 0.979 ; send_state[1]    ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.246      ;
; 0.988 ; txd_buf[4]       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.075      ; 1.258      ;
; 0.991 ; send_state[1]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.257      ;
; 1.020 ; state_rec[1]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.286      ;
; 1.044 ; rxd_reg1         ; rxd_reg2         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.067      ; 1.306      ;
; 1.077 ; key_entry1       ; txd_buf[4]       ; clk          ; clkbaud8x   ; 0.000        ; 0.472      ; 1.774      ;
; 1.084 ; div8_tras_reg[1] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.351      ;
; 1.093 ; txd_buf[4]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.360      ;
; 1.101 ; txd_buf[2]       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.069      ; 1.365      ;
; 1.119 ; key_entry2       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.074      ; 1.388      ;
; 1.124 ; txd_buf[1]       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.075      ; 1.394      ;
; 1.127 ; div8_tras_reg[0] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.394      ;
; 1.157 ; state_rec[3]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.423      ;
; 1.164 ; key_entry2       ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.431      ;
; 1.164 ; key_entry2       ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.431      ;
; 1.164 ; key_entry2       ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.431      ;
; 1.164 ; key_entry2       ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.431      ;
; 1.165 ; state_tras[0]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.432      ;
; 1.172 ; rxd_reg1         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.067      ; 1.434      ;
; 1.208 ; key_entry2       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.474      ;
; 1.208 ; key_entry2       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.474      ;
; 1.208 ; key_entry2       ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.474      ;
; 1.235 ; key_entry2       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.074      ; 1.504      ;
; 1.242 ; recstart         ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.509      ;
; 1.243 ; rxd_buf[1]       ; rxd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.510      ;
; 1.249 ; txd_buf[0]       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.070      ; 1.514      ;
; 1.267 ; state_tras[1]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.534      ;
; 1.271 ; state_tras[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.538      ;
; 1.275 ; send_state[0]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.074      ; 1.544      ;
; 1.282 ; state_rec[1]     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.548      ;
; 1.287 ; key_entry2       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.074      ; 1.556      ;
; 1.289 ; div8_tras_reg[0] ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.557      ;
; 1.291 ; state_tras[1]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.558      ;
; 1.294 ; div8_tras_reg[0] ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.073      ; 1.562      ;
; 1.294 ; state_tras[2]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.560      ;
; 1.303 ; state_tras[1]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.569      ;
; 1.304 ; send_state[0]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.074      ; 1.573      ;
; 1.307 ; state_tras[3]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.573      ;
; 1.307 ; state_tras[2]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.573      ;
; 1.321 ; state_tras[0]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.587      ;
; 1.327 ; state_tras[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.594      ;
; 1.337 ; send_state[0]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.074      ; 1.606      ;
; 1.341 ; div8_rec_reg[2]  ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.608      ;
; 1.342 ; recstart_tmp     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.609      ;
; 1.343 ; recstart_tmp     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.610      ;
; 1.345 ; recstart_tmp     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.612      ;
; 1.345 ; recstart_tmp     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.612      ;
; 1.345 ; state_tras[2]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.071      ; 1.611      ;
; 1.352 ; div8_tras_reg[1] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.072      ; 1.619      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clkbaud8x      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[10]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[11]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[12]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[13]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[14]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[15]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[16]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[17]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[18]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[19]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[8]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; cnt_delay[9]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; div_reg[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; key_entry1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; start_delaycnt ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[12]  ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[18]  ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[19]  ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[6]   ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[8]   ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[13]    ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[14]    ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[1]     ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[6]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clkbaud8x      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[15]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[16]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[17]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[1]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[2]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[3]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[4]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[5]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[7]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; cnt_delay[9]   ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[0]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[10]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[11]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[12]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[15]    ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[2]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[3]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[4]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[5]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[7]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[8]     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; div_reg[9]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; key_entry1     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; start_delaycnt ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[0]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[10]    ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[11]    ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[12]    ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[15]    ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[2]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[3]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[4]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[5]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[7]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[8]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; div_reg[9]     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; key_entry1     ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; start_delaycnt ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clkbaud8x      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[0]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[10]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[11]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[13]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[14]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; cnt_delay[15]  ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; key_entry2                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; recstart_tmp               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[7]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg1                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg2                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; send_state[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; trasstart                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clkbaud8x ; Rise       ; txd_reg                    ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; key_entry2                 ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg1                   ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[1]              ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[2]              ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[0]              ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[1]              ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[2]              ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_tras[3]              ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[0]                 ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[2]                 ;
; 0.162  ; 0.378        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[3]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[0]            ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[1]            ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[2]            ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0]           ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1]           ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2]           ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart                   ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart_tmp               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[0]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[1]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[2]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[3]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[4]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[5]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[6]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[7]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg2                   ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; send_state[0]              ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[0]               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[1]               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[2]               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; state_rec[3]               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; trasstart                  ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[1]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[4]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[5]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[6]                 ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_reg                    ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; clkbaud8x~clkctrl|inclk[0] ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; clkbaud8x ; Rise       ; clkbaud8x~clkctrl|outclk   ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[0]            ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[1]            ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[2]            ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[0]           ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[1]           ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[2]           ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; key_entry2                 ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[0]                 ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[1]                 ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[2]                 ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[5]                 ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[7]                 ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[0]              ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[1]              ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[2]              ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[0]               ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[1]               ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[2]               ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[3]               ;
; 0.431  ; 0.615        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[0]              ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 2.714 ; 2.735 ; Rise       ; clk             ;
; rst       ; clk        ; 3.908 ; 4.060 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 1.861 ; 1.900 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -2.224 ; -2.225 ; Rise       ; clk             ;
; rst       ; clk        ; -2.155 ; -2.296 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -1.383 ; -1.412 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 10.561 ; 10.391 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 9.300  ; 9.132  ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 10.379 ; 10.170 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 10.148 ; 9.912  ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 10.230 ; 9.922  ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 9.118  ; 9.113  ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 9.930  ; 9.705  ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 10.561 ; 10.391 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 9.330  ; 9.049  ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 7.080  ; 7.281  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 7.615 ; 7.425 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 7.780 ; 7.528 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 8.003 ; 7.874 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 7.615 ; 7.471 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 7.694 ; 7.540 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 7.832 ; 7.516 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 7.620 ; 7.425 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 8.935 ; 8.785 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 8.508 ; 8.137 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 6.783 ; 6.978 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -1.031 ; -28.090       ;
; clkbaud8x ; -0.432 ; -7.841        ;
+-----------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk       ; -1.088 ; -1.088        ;
; clkbaud8x ; 0.187  ; 0.000         ;
+-----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; clk       ; -3.000 ; -44.743                     ;
; clkbaud8x ; -1.000 ; -39.000                     ;
+-----------+--------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                           ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.031 ; cnt_delay[2]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.982      ;
; -1.031 ; cnt_delay[2]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.982      ;
; -1.031 ; cnt_delay[2]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.982      ;
; -1.031 ; cnt_delay[2]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.982      ;
; -1.031 ; cnt_delay[2]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.982      ;
; -1.031 ; cnt_delay[2]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.982      ;
; -1.031 ; cnt_delay[2]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.982      ;
; -1.031 ; cnt_delay[2]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.982      ;
; -1.030 ; cnt_delay[0]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; cnt_delay[0]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; cnt_delay[0]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; cnt_delay[0]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; cnt_delay[0]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; cnt_delay[0]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; cnt_delay[0]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.030 ; cnt_delay[0]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.981      ;
; -1.020 ; cnt_delay[6]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.771      ;
; -1.020 ; cnt_delay[6]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.771      ;
; -1.020 ; cnt_delay[6]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.771      ;
; -1.020 ; cnt_delay[6]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.771      ;
; -1.020 ; cnt_delay[6]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.771      ;
; -1.020 ; cnt_delay[6]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.771      ;
; -1.020 ; cnt_delay[6]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.771      ;
; -1.020 ; cnt_delay[6]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.771      ;
; -0.971 ; cnt_delay[7]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.922      ;
; -0.971 ; cnt_delay[7]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.922      ;
; -0.971 ; cnt_delay[7]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.922      ;
; -0.971 ; cnt_delay[7]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.922      ;
; -0.971 ; cnt_delay[7]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.922      ;
; -0.971 ; cnt_delay[7]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.922      ;
; -0.971 ; cnt_delay[7]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.922      ;
; -0.971 ; cnt_delay[7]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.922      ;
; -0.970 ; cnt_delay[4]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.921      ;
; -0.970 ; cnt_delay[4]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.921      ;
; -0.970 ; cnt_delay[4]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.921      ;
; -0.970 ; cnt_delay[4]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.921      ;
; -0.970 ; cnt_delay[4]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.921      ;
; -0.970 ; cnt_delay[4]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.921      ;
; -0.970 ; cnt_delay[4]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.921      ;
; -0.970 ; cnt_delay[4]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.921      ;
; -0.951 ; cnt_delay[1]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.902      ;
; -0.951 ; cnt_delay[1]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.902      ;
; -0.951 ; cnt_delay[1]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.902      ;
; -0.951 ; cnt_delay[1]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.902      ;
; -0.951 ; cnt_delay[1]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.902      ;
; -0.951 ; cnt_delay[1]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.902      ;
; -0.951 ; cnt_delay[1]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.902      ;
; -0.951 ; cnt_delay[1]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.902      ;
; -0.928 ; cnt_delay[8]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.679      ;
; -0.928 ; cnt_delay[8]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.679      ;
; -0.928 ; cnt_delay[8]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.679      ;
; -0.928 ; cnt_delay[8]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.679      ;
; -0.928 ; cnt_delay[8]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.679      ;
; -0.928 ; cnt_delay[8]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.679      ;
; -0.928 ; cnt_delay[8]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.679      ;
; -0.928 ; cnt_delay[8]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.679      ;
; -0.887 ; cnt_delay[3]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; cnt_delay[3]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; cnt_delay[3]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; cnt_delay[3]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; cnt_delay[3]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; cnt_delay[3]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; cnt_delay[3]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.838      ;
; -0.887 ; cnt_delay[3]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.838      ;
; -0.877 ; cnt_delay[5]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.828      ;
; -0.877 ; cnt_delay[5]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.828      ;
; -0.877 ; cnt_delay[5]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.828      ;
; -0.877 ; cnt_delay[5]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.828      ;
; -0.877 ; cnt_delay[5]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.828      ;
; -0.877 ; cnt_delay[5]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.828      ;
; -0.877 ; cnt_delay[5]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.828      ;
; -0.877 ; cnt_delay[5]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.828      ;
; -0.843 ; cnt_delay[14] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.794      ;
; -0.843 ; cnt_delay[14] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.794      ;
; -0.843 ; cnt_delay[14] ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.794      ;
; -0.843 ; cnt_delay[14] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.794      ;
; -0.843 ; cnt_delay[14] ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.794      ;
; -0.843 ; cnt_delay[14] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.794      ;
; -0.843 ; cnt_delay[14] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.794      ;
; -0.843 ; cnt_delay[14] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.794      ;
; -0.841 ; cnt_delay[9]  ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; cnt_delay[9]  ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; cnt_delay[9]  ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; cnt_delay[9]  ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; cnt_delay[9]  ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; cnt_delay[9]  ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; cnt_delay[9]  ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; cnt_delay[9]  ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.839 ; cnt_delay[2]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.982      ;
; -0.839 ; cnt_delay[2]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.982      ;
; -0.838 ; cnt_delay[0]  ; cnt_delay[8] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.981      ;
; -0.838 ; cnt_delay[0]  ; cnt_delay[6] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.981      ;
; -0.836 ; cnt_delay[15] ; cnt_delay[9] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; cnt_delay[15] ; cnt_delay[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; cnt_delay[15] ; cnt_delay[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; cnt_delay[15] ; cnt_delay[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; cnt_delay[15] ; cnt_delay[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; cnt_delay[15] ; cnt_delay[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; cnt_delay[15] ; cnt_delay[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.787      ;
; -0.836 ; cnt_delay[15] ; cnt_delay[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.787      ;
+--------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkbaud8x'                                                                         ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.432 ; div8_tras_reg[1] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.386      ;
; -0.432 ; div8_tras_reg[1] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.386      ;
; -0.432 ; div8_tras_reg[1] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.386      ;
; -0.427 ; div8_tras_reg[1] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.380      ;
; -0.361 ; state_tras[1]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.314      ;
; -0.361 ; state_tras[1]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.314      ;
; -0.361 ; state_tras[1]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.314      ;
; -0.361 ; div8_tras_reg[2] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.315      ;
; -0.361 ; div8_tras_reg[2] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.315      ;
; -0.361 ; div8_tras_reg[2] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.315      ;
; -0.359 ; state_tras[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.311      ;
; -0.356 ; div8_tras_reg[2] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.309      ;
; -0.354 ; state_tras[3]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.306      ;
; -0.347 ; state_tras[3]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.300      ;
; -0.347 ; state_tras[3]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.300      ;
; -0.347 ; state_tras[3]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.300      ;
; -0.347 ; div8_tras_reg[1] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.300      ;
; -0.342 ; div8_tras_reg[1] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.294      ;
; -0.341 ; state_tras[2]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; state_tras[2]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.292      ;
; -0.341 ; state_tras[2]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.292      ;
; -0.339 ; state_tras[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.291      ;
; -0.334 ; state_tras[3]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.285      ;
; -0.334 ; state_tras[3]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.285      ;
; -0.334 ; state_tras[3]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.285      ;
; -0.329 ; div8_tras_reg[1] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.281      ;
; -0.329 ; div8_tras_reg[1] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.281      ;
; -0.329 ; div8_tras_reg[1] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.281      ;
; -0.327 ; div8_rec_reg[1]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; div8_rec_reg[1]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; div8_rec_reg[1]  ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.277      ;
; -0.321 ; state_tras[3]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.273      ;
; -0.298 ; send_state[2]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.250      ;
; -0.293 ; state_tras[2]    ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.244      ;
; -0.291 ; div8_tras_reg[0] ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.245      ;
; -0.291 ; div8_tras_reg[0] ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.245      ;
; -0.291 ; div8_tras_reg[0] ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.033     ; 1.245      ;
; -0.286 ; div8_tras_reg[0] ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.239      ;
; -0.283 ; state_rec[2]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.233      ;
; -0.283 ; state_rec[2]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.233      ;
; -0.283 ; state_rec[2]     ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.233      ;
; -0.279 ; div8_tras_reg[1] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.231      ;
; -0.279 ; div8_tras_reg[1] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.231      ;
; -0.277 ; state_tras[1]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.229      ;
; -0.276 ; div8_tras_reg[1] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.229      ;
; -0.276 ; div8_tras_reg[2] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.229      ;
; -0.271 ; div8_tras_reg[2] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.223      ;
; -0.268 ; state_tras[2]    ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.219      ;
; -0.260 ; key_entry2       ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.211      ;
; -0.259 ; key_entry2       ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.212      ;
; -0.259 ; key_entry2       ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.212      ;
; -0.259 ; key_entry2       ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.212      ;
; -0.259 ; state_tras[1]    ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.210      ;
; -0.259 ; state_tras[1]    ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.210      ;
; -0.259 ; state_tras[1]    ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.210      ;
; -0.259 ; state_rec[1]     ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.209      ;
; -0.259 ; state_rec[1]     ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.209      ;
; -0.259 ; state_rec[1]     ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.209      ;
; -0.258 ; div8_tras_reg[2] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.210      ;
; -0.258 ; div8_tras_reg[2] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.210      ;
; -0.258 ; div8_tras_reg[2] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.210      ;
; -0.256 ; state_tras[2]    ; txd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.209      ;
; -0.256 ; state_tras[2]    ; txd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.209      ;
; -0.256 ; state_tras[2]    ; txd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.209      ;
; -0.244 ; state_tras[1]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.196      ;
; -0.233 ; send_state[2]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.185      ;
; -0.233 ; state_tras[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.185      ;
; -0.229 ; div8_rec_reg[1]  ; rxd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; div8_rec_reg[1]  ; rxd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; div8_rec_reg[1]  ; rxd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; div8_rec_reg[1]  ; rxd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; div8_rec_reg[1]  ; rxd_buf[7]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; send_state[0]    ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.180      ;
; -0.220 ; div8_tras_reg[1] ; state_tras[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.172      ;
; -0.220 ; send_state[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.171      ;
; -0.208 ; div8_tras_reg[2] ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.160      ;
; -0.208 ; div8_tras_reg[2] ; txd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.160      ;
; -0.206 ; div8_tras_reg[0] ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.159      ;
; -0.205 ; state_tras[2]    ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.156      ;
; -0.205 ; div8_tras_reg[2] ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.034     ; 1.158      ;
; -0.202 ; state_tras[2]    ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.154      ;
; -0.201 ; div8_tras_reg[0] ; send_state[2] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.153      ;
; -0.201 ; trasstart        ; trasstart     ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.152      ;
; -0.197 ; key_entry2       ; send_state[1] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.148      ;
; -0.194 ; key_entry2       ; send_state[0] ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.146      ;
; -0.188 ; div8_tras_reg[0] ; txd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.140      ;
; -0.188 ; div8_tras_reg[0] ; txd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.140      ;
; -0.188 ; div8_tras_reg[0] ; txd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.140      ;
; -0.188 ; state_tras[0]    ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.035     ; 1.140      ;
; -0.187 ; trasstart        ; txd_reg       ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.138      ;
; -0.186 ; div8_rec_reg[0]  ; rxd_buf[3]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.136      ;
; -0.186 ; div8_rec_reg[0]  ; rxd_buf[4]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.136      ;
; -0.186 ; div8_rec_reg[0]  ; rxd_buf[6]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.037     ; 1.136      ;
; -0.185 ; state_tras[2]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; state_rec[2]     ; rxd_buf[0]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; state_rec[2]     ; rxd_buf[1]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; state_rec[2]     ; rxd_buf[2]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; state_rec[2]     ; rxd_buf[5]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.136      ;
; -0.185 ; state_rec[2]     ; rxd_buf[7]    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.136      ;
; -0.184 ; state_tras[3]    ; key_entry2    ; clkbaud8x    ; clkbaud8x   ; 1.000        ; -0.036     ; 1.135      ;
+--------+------------------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                               ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.088 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; 0.000        ; 1.176      ; 0.307      ;
; -0.581 ; clkbaud8x      ; clkbaud8x      ; clkbaud8x    ; clk         ; -0.500       ; 1.176      ; 0.314      ;
; 0.187  ; key_entry1     ; key_entry1     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; start_delaycnt ; start_delaycnt ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.236  ; cnt_delay[11]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.566      ;
; 0.238  ; cnt_delay[17]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.568      ;
; 0.247  ; cnt_delay[5]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.567      ;
; 0.250  ; cnt_delay[16]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.580      ;
; 0.254  ; div_reg[5]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.574      ;
; 0.261  ; cnt_delay[10]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.591      ;
; 0.264  ; div_reg[0]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.584      ;
; 0.266  ; div_reg[12]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.586      ;
; 0.268  ; div_reg[4]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.588      ;
; 0.269  ; div_reg[12]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.589      ;
; 0.291  ; cnt_delay[6]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.297  ; cnt_delay[11]  ; cnt_delay[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297  ; div_reg[1]     ; div_reg[1]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297  ; div_reg[13]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298  ; cnt_delay[8]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298  ; cnt_delay[3]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; cnt_delay[5]   ; cnt_delay[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; div_reg[6]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.299  ; cnt_delay[15]  ; cnt_delay[15]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; cnt_delay[17]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; cnt_delay[16]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; cnt_delay[18]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299  ; div_reg[14]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.300  ; cnt_delay[2]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301  ; cnt_delay[17]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.631      ;
; 0.303  ; div_reg[15]    ; div_reg[15]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; cnt_delay[12]  ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.431      ;
; 0.304  ; div_reg[3]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; div_reg[11]    ; div_reg[11]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; div_reg[5]     ; div_reg[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; cnt_delay[9]   ; cnt_delay[9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; cnt_delay[15]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.634      ;
; 0.305  ; div_reg[9]     ; div_reg[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; div_reg[7]     ; div_reg[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; div_reg[2]     ; div_reg[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; div_reg[8]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; div_reg[4]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; div_reg[10]    ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; div_reg[12]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308  ; cnt_delay[0]   ; cnt_delay[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309  ; cnt_delay[9]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.639      ;
; 0.310  ; cnt_delay[10]  ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.313  ; cnt_delay[3]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.633      ;
; 0.313  ; cnt_delay[5]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.633      ;
; 0.313  ; cnt_delay[16]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.643      ;
; 0.316  ; div_reg[0]     ; div_reg[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.317  ; div_reg[11]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.637      ;
; 0.320  ; div_reg[3]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.640      ;
; 0.320  ; div_reg[11]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.640      ;
; 0.322  ; cnt_delay[7]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.642      ;
; 0.327  ; cnt_delay[2]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.647      ;
; 0.332  ; div_reg[10]    ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.652      ;
; 0.334  ; div_reg[2]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.654      ;
; 0.335  ; cnt_delay[4]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.655      ;
; 0.335  ; div_reg[10]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.655      ;
; 0.367  ; cnt_delay[15]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.697      ;
; 0.373  ; cnt_delay[1]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.373  ; cnt_delay[7]   ; cnt_delay[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.374  ; cnt_delay[4]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.375  ; cnt_delay[14]  ; cnt_delay[14]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.377  ; cnt_delay[19]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.505      ;
; 0.379  ; cnt_delay[3]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.699      ;
; 0.384  ; div_reg[9]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.704      ;
; 0.387  ; div_reg[9]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.707      ;
; 0.392  ; cnt_delay[14]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.722      ;
; 0.392  ; cnt_delay[0]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.712      ;
; 0.393  ; cnt_delay[2]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.713      ;
; 0.397  ; div_reg[8]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.717      ;
; 0.399  ; div_reg[0]     ; div_reg[6]     ; clk          ; clk         ; 0.000        ; 0.236      ; 0.719      ;
; 0.400  ; div_reg[8]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.720      ;
; 0.401  ; cnt_delay[4]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.721      ;
; 0.434  ; cnt_delay[11]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.764      ;
; 0.435  ; cnt_delay[5]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.765      ;
; 0.444  ; cnt_delay[7]   ; cnt_delay[12]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.774      ;
; 0.446  ; div_reg[13]    ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.574      ;
; 0.447  ; cnt_delay[3]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448  ; cnt_delay[15]  ; cnt_delay[16]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.450  ; div_reg[7]     ; div_reg[13]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.770      ;
; 0.452  ; cnt_delay[6]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.580      ;
; 0.453  ; div_reg[3]     ; div_reg[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; div_reg[11]    ; div_reg[12]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; cnt_delay[9]   ; cnt_delay[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; div_reg[7]     ; div_reg[14]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.773      ;
; 0.454  ; div_reg[7]     ; div_reg[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; div_reg[9]     ; div_reg[10]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; cnt_delay[1]   ; cnt_delay[6]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.774      ;
; 0.455  ; cnt_delay[14]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.785      ;
; 0.457  ; cnt_delay[16]  ; cnt_delay[17]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; cnt_delay[18]  ; cnt_delay[19]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.585      ;
; 0.457  ; cnt_delay[0]   ; cnt_delay[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458  ; cnt_delay[2]   ; cnt_delay[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458  ; cnt_delay[0]   ; cnt_delay[8]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.778      ;
; 0.459  ; cnt_delay[10]  ; cnt_delay[18]  ; clk          ; clk         ; 0.000        ; 0.246      ; 0.789      ;
; 0.460  ; cnt_delay[0]   ; cnt_delay[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461  ; cnt_delay[2]   ; cnt_delay[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.464  ; div_reg[2]     ; div_reg[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkbaud8x'                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; send_state[2]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; send_state[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; send_state[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_tras[3]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_tras[2]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_tras[1]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_tras[0]    ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; trasstart        ; trasstart        ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; txd_reg          ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_rec[3]     ; state_rec[3]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_rec_reg[1]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; div8_rec_reg[0]  ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_rec[2]     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_rec[1]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_rec[0]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; recstart         ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; recstart_tmp     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; div8_tras_reg[1] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; div8_tras_reg[2] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; div8_tras_reg[0] ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.307      ;
; 0.227 ; send_state[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.347      ;
; 0.247 ; key_entry1       ; key_entry2       ; clk          ; clkbaud8x   ; 0.000        ; 0.198      ; 0.559      ;
; 0.247 ; state_tras[0]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.367      ;
; 0.254 ; txd_buf[5]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.373      ;
; 0.265 ; rxd_buf[4]       ; rxd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.385      ;
; 0.267 ; rxd_buf[5]       ; rxd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.386      ;
; 0.271 ; rxd_reg2         ; rxd_buf[7]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.392      ;
; 0.296 ; txd_buf[3]       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.416      ;
; 0.307 ; recstart_tmp     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.427      ;
; 0.313 ; rxd_reg2         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.433      ;
; 0.323 ; rxd_buf[6]       ; rxd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.444      ;
; 0.338 ; rxd_buf[3]       ; rxd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.459      ;
; 0.339 ; rxd_buf[7]       ; rxd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.458      ;
; 0.341 ; rxd_buf[2]       ; rxd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.461      ;
; 0.347 ; state_tras[1]    ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.467      ;
; 0.350 ; state_tras[0]    ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.470      ;
; 0.350 ; state_rec[0]     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.470      ;
; 0.361 ; state_rec[3]     ; state_rec[0]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.481      ;
; 0.378 ; recstart         ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.499      ;
; 0.382 ; div8_tras_reg[0] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.501      ;
; 0.384 ; div8_tras_reg[0] ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.503      ;
; 0.385 ; div8_rec_reg[0]  ; div8_rec_reg[1]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.505      ;
; 0.387 ; recstart         ; div8_rec_reg[0]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.508      ;
; 0.392 ; state_tras[2]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.512      ;
; 0.401 ; trasstart        ; div8_tras_reg[1] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.034      ; 0.519      ;
; 0.403 ; trasstart        ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.034      ; 0.521      ;
; 0.405 ; trasstart        ; div8_tras_reg[0] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.034      ; 0.523      ;
; 0.413 ; send_state[0]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.532      ;
; 0.416 ; send_state[0]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.535      ;
; 0.416 ; key_entry2       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.537      ;
; 0.421 ; key_entry2       ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.541      ;
; 0.434 ; txd_buf[4]       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.038      ; 0.556      ;
; 0.454 ; rxd_reg1         ; rxd_reg2         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.031      ; 0.569      ;
; 0.469 ; div8_tras_reg[1] ; div8_tras_reg[2] ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.588      ;
; 0.471 ; send_state[1]    ; key_entry2       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.591      ;
; 0.471 ; txd_buf[4]       ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.590      ;
; 0.477 ; send_state[1]    ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.596      ;
; 0.482 ; div8_tras_reg[0] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.601      ;
; 0.485 ; key_entry1       ; txd_buf[4]       ; clk          ; clkbaud8x   ; 0.000        ; 0.197      ; 0.796      ;
; 0.486 ; txd_buf[2]       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.033      ; 0.603      ;
; 0.491 ; txd_buf[1]       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.038      ; 0.613      ;
; 0.491 ; state_rec[1]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.610      ;
; 0.496 ; key_entry2       ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.038      ; 0.618      ;
; 0.499 ; state_tras[0]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.619      ;
; 0.517 ; key_entry2       ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.636      ;
; 0.517 ; key_entry2       ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.636      ;
; 0.517 ; key_entry2       ; txd_buf[6]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.636      ;
; 0.518 ; key_entry2       ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; key_entry2       ; state_tras[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; key_entry2       ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; key_entry2       ; state_tras[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.638      ;
; 0.526 ; rxd_reg1         ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.031      ; 0.641      ;
; 0.532 ; txd_buf[0]       ; txd_reg          ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.651      ;
; 0.539 ; rxd_buf[1]       ; rxd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.659      ;
; 0.541 ; state_tras[1]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.662      ;
; 0.545 ; state_tras[1]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.665      ;
; 0.548 ; state_rec[3]     ; recstart_tmp     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.667      ;
; 0.550 ; key_entry2       ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.038      ; 0.672      ;
; 0.552 ; send_state[0]    ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.673      ;
; 0.555 ; state_tras[3]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.674      ;
; 0.555 ; recstart         ; div8_rec_reg[2]  ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.676      ;
; 0.555 ; state_tras[1]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.674      ;
; 0.558 ; send_state[0]    ; txd_buf[2]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.679      ;
; 0.560 ; state_tras[1]    ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.680      ;
; 0.560 ; state_tras[2]    ; txd_buf[5]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.679      ;
; 0.562 ; key_entry2       ; txd_buf[3]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.038      ; 0.684      ;
; 0.573 ; div8_tras_reg[0] ; state_tras[3]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.693      ;
; 0.575 ; state_tras[3]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.694      ;
; 0.577 ; div8_tras_reg[0] ; state_tras[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.697      ;
; 0.580 ; state_tras[1]    ; send_state[2]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.700      ;
; 0.580 ; state_tras[2]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.699      ;
; 0.582 ; div8_tras_reg[1] ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.701      ;
; 0.585 ; send_state[0]    ; txd_buf[0]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.706      ;
; 0.588 ; state_tras[0]    ; txd_buf[4]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.707      ;
; 0.591 ; state_tras[0]    ; send_state[0]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.712      ;
; 0.595 ; state_tras[0]    ; send_state[1]    ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.036      ; 0.715      ;
; 0.601 ; recstart_tmp     ; state_rec[2]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.722      ;
; 0.602 ; recstart_tmp     ; state_rec[1]     ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.037      ; 0.723      ;
; 0.604 ; state_rec[1]     ; recstart         ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.723      ;
; 0.604 ; send_state[1]    ; txd_buf[1]       ; clkbaud8x    ; clkbaud8x   ; 0.000        ; 0.035      ; 0.723      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clkbaud8x          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; div_reg[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; key_entry1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; start_delaycnt     ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[6]       ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[8]       ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[12]      ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[18]      ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[19]      ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[13]        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[14]        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[1]         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[6]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clkbaud8x          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[11]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[15]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[16]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[17]      ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; start_delaycnt     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[0]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[1]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[2]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[3]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[4]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[5]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[7]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[9]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[0]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[10]        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[11]        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[12]        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[15]        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[2]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[3]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[4]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[5]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[7]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[8]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; div_reg[9]         ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; key_entry1         ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[6]|clk   ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[8]|clk   ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[12]|clk  ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[18]|clk  ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[19]|clk  ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[13]|clk    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[14]|clk    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[1]|clk     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; div_reg[6]|clk     ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkbaud8x|clk      ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[11]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[15]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[16]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[17]|clk  ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; start_delaycnt|clk ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[0]|clk   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[1]|clk   ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[2]|clk   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkbaud8x'                                                 ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; key_entry2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; recstart         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; recstart_tmp     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; rxd_reg2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; send_state[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; send_state[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; send_state[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_rec[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; state_tras[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; trasstart        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart         ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; recstart_tmp     ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg1         ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; rxd_reg2         ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[0]    ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[1]    ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; send_state[2]    ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[0]     ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[1]     ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[2]     ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_rec[3]     ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[0]    ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[1]    ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[2]    ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; state_tras[3]    ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; trasstart        ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[0]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[2]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[3]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; clkbaud8x ; Rise       ; txd_reg          ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[0] ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[1] ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_tras_reg[2] ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[1]       ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[4]       ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[5]       ;
; 0.350  ; 0.566        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; txd_buf[6]       ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[0]  ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[1]  ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; div8_rec_reg[2]  ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; key_entry2       ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart         ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; recstart_tmp     ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[0]       ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[1]       ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[2]       ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[3]       ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[4]       ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[5]       ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[6]       ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_buf[7]       ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; clkbaud8x ; Rise       ; rxd_reg1         ;
+--------+--------------+----------------+------------------+-----------+------------+------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 1.383 ; 1.990 ; Rise       ; clk             ;
; rst       ; clk        ; 1.963 ; 2.534 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 1.014 ; 1.632 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -1.137 ; -1.719 ; Rise       ; clk             ;
; rst       ; clk        ; -1.078 ; -1.707 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -0.788 ; -1.389 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 5.560 ; 5.642 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 4.626 ; 4.746 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 5.147 ; 5.196 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 4.993 ; 5.008 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 5.008 ; 5.049 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 4.609 ; 4.623 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 4.931 ; 4.956 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 5.560 ; 5.642 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 4.615 ; 4.667 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 3.760 ; 3.678 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 3.808 ; 3.841 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 3.868 ; 4.006 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 4.093 ; 4.110 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 3.876 ; 3.841 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 3.901 ; 3.879 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 3.850 ; 3.932 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 3.808 ; 3.844 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 4.761 ; 4.860 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 4.155 ; 4.261 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 3.623 ; 3.545 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.949   ; -2.335 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.949   ; -2.335 ; N/A      ; N/A     ; -3.000              ;
;  clkbaud8x       ; -2.280   ; 0.187  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -186.065 ; -2.335 ; 0.0      ; 0.0     ; -118.986            ;
;  clk             ; -123.374 ; -2.335 ; N/A      ; N/A     ; -60.993             ;
;  clkbaud8x       ; -62.691  ; 0.000  ; N/A      ; N/A     ; -57.993             ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; key_input ; clk        ; 3.020 ; 3.207 ; Rise       ; clk             ;
; rst       ; clk        ; 4.328 ; 4.598 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; 2.094 ; 2.309 ; Rise       ; clkbaud8x       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_input ; clk        ; -1.137 ; -1.719 ; Rise       ; clk             ;
; rst       ; clk        ; -1.078 ; -1.707 ; Rise       ; clk             ;
; rxd       ; clkbaud8x  ; -0.788 ; -1.389 ; Rise       ; clkbaud8x       ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 11.539 ; 11.432 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 10.065 ; 9.974  ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 11.260 ; 11.084 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 10.978 ; 10.803 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 11.067 ; 10.821 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 9.980  ; 9.947  ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 10.799 ; 10.595 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 11.539 ; 11.432 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 10.095 ; 9.882  ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 7.824  ; 7.963  ; Rise       ; clkbaud8x       ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; seg_data[*]  ; clkbaud8x  ; 3.808 ; 3.841 ; Rise       ; clkbaud8x       ;
;  seg_data[0] ; clkbaud8x  ; 3.868 ; 4.006 ; Rise       ; clkbaud8x       ;
;  seg_data[1] ; clkbaud8x  ; 4.093 ; 4.110 ; Rise       ; clkbaud8x       ;
;  seg_data[2] ; clkbaud8x  ; 3.876 ; 3.841 ; Rise       ; clkbaud8x       ;
;  seg_data[3] ; clkbaud8x  ; 3.901 ; 3.879 ; Rise       ; clkbaud8x       ;
;  seg_data[4] ; clkbaud8x  ; 3.850 ; 3.932 ; Rise       ; clkbaud8x       ;
;  seg_data[5] ; clkbaud8x  ; 3.808 ; 3.844 ; Rise       ; clkbaud8x       ;
;  seg_data[6] ; clkbaud8x  ; 4.761 ; 4.860 ; Rise       ; clkbaud8x       ;
;  seg_data[7] ; clkbaud8x  ; 4.155 ; 4.261 ; Rise       ; clkbaud8x       ;
; txd          ; clkbaud8x  ; 3.623 ; 3.545 ; Rise       ; clkbaud8x       ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lowbit        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_input               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; en[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; en[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lowbit        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; en[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; en[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lowbit        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00259 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00259 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; en[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; en[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lowbit        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk        ; clk       ; 1100     ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clk       ; 2        ; 1        ; 0        ; 0        ;
; clk        ; clkbaud8x ; 8        ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clkbaud8x ; 456      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk        ; clk       ; 1100     ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clk       ; 2        ; 1        ; 0        ; 0        ;
; clk        ; clkbaud8x ; 8        ; 0        ; 0        ; 0        ;
; clkbaud8x  ; clkbaud8x ; 456      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 65    ; 65   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Tue Sep 08 09:58:22 2015
Info: Command: quartus_sta serial -c serial
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Critical Warning: Synopsys Design Constraints File file not found: 'serial.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clkbaud8x clkbaud8x
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.949
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.949      -123.374 clk 
    Info:    -2.280       -62.691 clkbaud8x 
Info: Worst-case hold slack is -2.335
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.335        -2.335 clk 
    Info:     0.453         0.000 clkbaud8x 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -60.993 clk 
    Info:    -1.487       -57.993 clkbaud8x 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.657
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.657      -112.258 clk 
    Info:    -2.084       -55.881 clkbaud8x 
Info: Worst-case hold slack is -2.159
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.159        -2.159 clk 
    Info:     0.402         0.000 clkbaud8x 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -60.993 clk 
    Info:    -1.487       -57.993 clkbaud8x 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clkbaud8x}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clkbaud8x}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clkbaud8x}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.031
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.031       -28.090 clk 
    Info:    -0.432        -7.841 clkbaud8x 
Info: Worst-case hold slack is -1.088
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.088        -1.088 clk 
    Info:     0.187         0.000 clkbaud8x 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -44.743 clk 
    Info:    -1.000       -39.000 clkbaud8x 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 258 megabytes
    Info: Processing ended: Tue Sep 08 09:58:27 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


