
# Design files
-f $WORKROOT/rtl_gen_filelist_fv

# Tb files

$INFRA_ASIC_FPGA_ROOT/ip/mtia/medha/main/sva/cip_grid/cip_rtr/cip_rtr_lib/macro_defines.sv
$INFRA_ASIC_FPGA_ROOT/ip/mtia/medha/main/sva/cip_grid/cip_rtr/cip_rtr_unoc_FBAXI/cip_rtr_unoc_FBAXI_params.sv
$INFRA_ASIC_FPGA_ROOT/ip/mtia/medha/main/sva/cip_grid/cip_rtr/cip_rtr_unoc_FBAXI/cip_rtr_unoc_FBAXI_macros.sv
$INFRA_ASIC_FPGA_ROOT/ip/mtia/medha/main/sva/cip_grid/cip_rtr/cip_rtr_unoc_FBAXI/flow_control_sva.sv
$INFRA_ASIC_FPGA_ROOT/ip/mtia/medha/main/sva/cip_grid/cip_rtr/cip_rtr_unoc_FBAXI/fbaxi_unoc_protocol.sv
$INFRA_ASIC_FPGA_ROOT/ip/mtia/medha/main/sva/cip_grid/cip_rtr/cip_rtr_unoc_FBAXI/cip_rtr_unoc_FBAXI_constraints.sv
$INFRA_ASIC_FPGA_ROOT/ip/mtia/medha/main/sva/cip_grid/cip_rtr/cip_rtr_unoc_FBAXI/credit_release_counter_sva.sv
$INFRA_ASIC_FPGA_ROOT/ip/mtia/medha/main/sva/cip_grid/cip_rtr/cip_rtr_unoc_FBAXI/cip_rtr_unoc_credit_release_sva.sv
$INFRA_ASIC_FPGA_ROOT/ip/mtia/medha/main/sva/cip_grid/cip_rtr/cip_rtr_unoc_FBAXI/fbaxi_unoc_invariants_b.sv
$INFRA_ASIC_FPGA_ROOT/ip/mtia/medha/main/sva/cip_grid/cip_rtr/cip_rtr_unoc_FBAXI/cip_rtr_unoc_FBAXI_sva.sv

# Bind files
$INFRA_ASIC_FPGA_ROOT/ip/mtia/medha/main/sva/cip_grid/cip_rtr/binds/cip_rtr_unoc_FBAXI_bind.sv
