external i32 getint()

i32 main() {
entry1916:  pred()
  %a = stack 100
  1918 = call i32 getint()
  19243263 = icmp sgt i32 %1918, i32 0
  br i1 %19243263, bb %while.cond1927_preheader_preheader, bb %while.exit
while.exit:  pred(if.exit1957, entry1916)
  ret i32 0
while.cond1927_preheader_preheader:  pred(entry1916)
  242391 = ptradd ptr %a, i32 4
  312395 = ptradd ptr %a, i32 8
  392399 = ptradd ptr %a, i32 12
  472403 = ptradd ptr %a, i32 16
  19832407 = ptradd ptr %a, i32 20
  19862411 = ptradd ptr %a, i32 24
  19882415 = ptradd ptr %a, i32 28
  19902419 = ptradd ptr %a, i32 32
  19922423 = ptradd ptr %a, i32 36
  19942427 = ptradd ptr %a, i32 40
  19962431 = ptradd ptr %a, i32 44
  19982435 = ptradd ptr %a, i32 48
  20002439 = ptradd ptr %a, i32 52
  20022443 = ptradd ptr %a, i32 56
  20042447 = ptradd ptr %a, i32 60
  20062451 = ptradd ptr %a, i32 64
  20082455 = ptradd ptr %a, i32 68
  20102459 = ptradd ptr %a, i32 72
  20122463 = ptradd ptr %a, i32 76
  20142467 = ptradd ptr %a, i32 80
  20162471 = ptradd ptr %a, i32 84
  20182475 = ptradd ptr %a, i32 88
  20202479 = ptradd ptr %a, i32 92
  20222483 = ptradd ptr %a, i32 96
  br bb %while.cond1927_preheader
while.cond1927_preheader:  pred(if.exit1957, while.cond1927_preheader_preheader)
  N.phi3265 = phi [bb %if.exit1957, i32 %1981, bb %while.cond1927_preheader_preheader, i32 %1918]
  br bb %while.cond1934_preheader
while.exit1929:  pred(while.cond1934_preheader)
  18.load2389 = load i32 from ptr %a
  202390 = mul i32 %18.load2389, i32 85
  24.load2392 = load i32 from ptr %242391
  262393 = mul i32 %24.load2392, i32 23
  272394 = add i32 %202390, i32 %262393
  31.load2396 = load i32 from ptr %312395
  342397 = mul i32 %31.load2396, i32 -82
  352398 = add i32 %272394, i32 %342397
  39.load2400 = load i32 from ptr %392399
  422401 = mul i32 %39.load2400, i32 -103
  432402 = add i32 %352398, i32 %422401
  47.load2404 = load i32 from ptr %472403
  502405 = mul i32 %47.load2404, i32 -123
  512406 = add i32 %432402, i32 %502405
  55.load2408 = load i32 from ptr %19832407
  3243 = shl i32 %55.load2408, i32 6
  582410 = add i32 %512406, i32 %3243
  62.load2412 = load i32 from ptr %19862411
  652413 = mul i32 %62.load2412, i32 -120
  662414 = add i32 %582410, i32 %652413
  70.load2416 = load i32 from ptr %19882415
  722417 = mul i32 %70.load2416, i32 50
  732418 = add i32 %662414, i32 %722417
  77.load2420 = load i32 from ptr %19902419
  802421 = mul i32 %77.load2420, i32 -59
  812422 = add i32 %732418, i32 %802421
  85.load2424 = load i32 from ptr %19922423
  872425 = mul i32 %85.load2424, i32 47
  882426 = add i32 %812422, i32 %872425
  92.load2428 = load i32 from ptr %19942427
  952429 = mul i32 %92.load2428, i32 -111
  962430 = add i32 %882426, i32 %952429
  100.load2432 = load i32 from ptr %19962431
  1032433 = mul i32 %100.load2432, i32 -67
  1042434 = add i32 %962430, i32 %1032433
  108.load2436 = load i32 from ptr %19982435
  1112437 = mul i32 %108.load2436, i32 -106
  1122438 = add i32 %1042434, i32 %1112437
  116.load2440 = load i32 from ptr %20002439
  1192441 = mul i32 %116.load2440, i32 -75
  1202442 = add i32 %1122438, i32 %1192441
  124.load2444 = load i32 from ptr %20022443
  1272445 = mul i32 %124.load2444, i32 -102
  1282446 = add i32 %1202442, i32 %1272445
  132.load2448 = load i32 from ptr %20042447
  1342449 = mul i32 %132.load2448, i32 34
  1352450 = add i32 %1282446, i32 %1342449
  139.load2452 = load i32 from ptr %20062451
  1422453 = mul i32 %139.load2452, i32 -39
  1432454 = add i32 %1352450, i32 %1422453
  147.load2456 = load i32 from ptr %20082455
  1492457 = mul i32 %147.load2456, i32 65
  1502458 = add i32 %1432454, i32 %1492457
  154.load2460 = load i32 from ptr %20102459
  1562461 = mul i32 %154.load2460, i32 47
  1572462 = add i32 %1502458, i32 %1562461
  161.load2464 = load i32 from ptr %20122463
  1632465 = mul i32 %161.load2464, i32 113
  1642466 = add i32 %1572462, i32 %1632465
  168.load2468 = load i32 from ptr %20142467
  1702469 = mul i32 %168.load2468, i32 110
  1712470 = add i32 %1642466, i32 %1702469
  175.load2472 = load i32 from ptr %20162471
  1772473 = mul i32 %175.load2472, i32 47
  1782474 = add i32 %1712470, i32 %1772473
  182.load2476 = load i32 from ptr %20182475
  1852477 = mul i32 %182.load2476, i32 -4
  1862478 = add i32 %1782474, i32 %1852477
  190.load2480 = load i32 from ptr %20202479
  1922481 = mul i32 %190.load2480, i32 80
  1932482 = add i32 %1862478, i32 %1922481
  197.load2484 = load i32 from ptr %20222483
  1992485 = mul i32 %197.load2484, i32 46
  2002486 = add i32 %1932482, i32 %1992485
  33098 = icmp sgt i32 %2002486, i32 127
  br i1 %33098, bb %model.entry14.split, bb %relu_reg.if.exit3102
while.cond1934_preheader:  pred(while.cond1934_preheader, while.cond1927_preheader)
  3283 = phi [bb %while.cond1927_preheader, i32 0, bb %while.cond1934_preheader, i32 %1941.rec]
  i.phi3262 = phi [bb %while.cond1934_preheader, i32 %1953, bb %while.cond1927_preheader, i32 0]
  1942 = ptradd ptr %a, i32 %3283
  1947 = call i32 getint()
  store i32 %1947 to ptr %1942
  19453289 = ptradd ptr %1942, i32 4
  19473290 = call i32 getint()
  store i32 %19473290 to ptr %19453289
  19453298 = ptradd ptr %1942, i32 8
  19473299 = call i32 getint()
  store i32 %19473299 to ptr %19453298
  19453307 = ptradd ptr %1942, i32 12
  19473308 = call i32 getint()
  store i32 %19473308 to ptr %19453307
  19453316 = ptradd ptr %1942, i32 16
  19473317 = call i32 getint()
  store i32 %19473317 to ptr %19453316
  1953 = add i32 %i.phi3262, i32 1
  1931 = icmp slt i32 %1953, i32 5
  1941.rec = add i32 %3283, i32 20
  br i1 %1931, bb %while.cond1934_preheader, bb %while.exit1929
then1956:  pred(model.entry14.split.split.split.split.split.split.split.split.split.split)
  call void putch(i32 99)
  call void putch(i32 97)
  call void putch(i32 116)
  call void putch(i32 10)
  br bb %if.exit1957
if.exit1957:  pred(then1956, else)
  1981 = add i32 %N.phi3265, i32 -1
  1924 = icmp sgt i32 %1981, i32 0
  br i1 %1924, bb %while.cond1927_preheader, bb %while.exit
else:  pred(model.entry14.split.split.split.split.split.split.split.split.split.split)
  call void putch(i32 100)
  call void putch(i32 111)
  call void putch(i32 103)
  call void putch(i32 10)
  br bb %if.exit1957
model.entry14.split:  pred(relu_reg.if.exit103107, while.exit1929, relu_reg.if.exit3102)
  2012487.ret = phi [bb %while.exit1929, i32 127, bb %relu_reg.if.exit3102, i32 0, bb %relu_reg.if.exit103107, i32 %2002486]
  2022488 = mul i32 %2012487.ret, i32 39
  2092489 = mul i32 %18.load2389, i32 -106
  2152490 = mul i32 %24.load2392, i32 126
  2162491 = add i32 %2092489, i32 %2152490
  2232492 = mul i32 %31.load2396, i32 -18
  2242493 = add i32 %2162491, i32 %2232492
  2312494 = mul i32 %39.load2400, i32 -31
  2322495 = add i32 %2242493, i32 %2312494
  2392496 = mul i32 %47.load2404, i32 -8
  2402497 = add i32 %2322495, i32 %2392496
  2462498 = mul i32 %55.load2408, i32 47
  2472499 = add i32 %2402497, i32 %2462498
  2542500 = mul i32 %62.load2412, i32 -4
  2552501 = add i32 %2472499, i32 %2542500
  2612502 = mul i32 %70.load2416, i32 67
  2622503 = add i32 %2552501, i32 %2612502
  2692504 = mul i32 %77.load2420, i32 -94
  2702505 = add i32 %2622503, i32 %2692504
  2772506 = mul i32 %85.load2424, i32 -121
  2782507 = add i32 %2702505, i32 %2772506
  2842508 = mul i32 %92.load2428, i32 7
  2852509 = add i32 %2782507, i32 %2842508
  2922510 = mul i32 %100.load2432, i32 -21
  2932511 = add i32 %2852509, i32 %2922510
  3002512 = mul i32 %108.load2436, i32 -60
  3012513 = add i32 %2932511, i32 %3002512
  3082514 = mul i32 %116.load2440, i32 -43
  3092515 = add i32 %3012513, i32 %3082514
  3152516 = mul i32 %124.load2444, i32 105
  3162517 = add i32 %3092515, i32 %3152516
  3232518 = mul i32 %132.load2448, i32 -42
  3242519 = add i32 %3162517, i32 %3232518
  3302520 = mul i32 %139.load2452, i32 87
  3312521 = add i32 %3242519, i32 %3302520
  3372522 = mul i32 %147.load2456, i32 29
  3382523 = add i32 %3312521, i32 %3372522
  3452524 = mul i32 %154.load2460, i32 -106
  3462525 = add i32 %3382523, i32 %3452524
  3532526 = mul i32 %161.load2464, i32 -31
  3542527 = add i32 %3462525, i32 %3532526
  3612528 = mul i32 %168.load2468, i32 -110
  3622529 = add i32 %3542527, i32 %3612528
  3692530 = mul i32 %175.load2472, i32 -100
  3702531 = add i32 %3622529, i32 %3692530
  3772532 = mul i32 %182.load2476, i32 -22
  3782533 = add i32 %3702531, i32 %3772532
  3852534 = mul i32 %190.load2480, i32 -75
  3862535 = add i32 %3782533, i32 %3852534
  3932536 = mul i32 %197.load2484, i32 -125
  3942537 = add i32 %3862535, i32 %3932536
  33112 = icmp sgt i32 %3942537, i32 127
  br i1 %33112, bb %model.entry14.split.split, bb %relu_reg.if.exit3116
model.entry14.split.split:  pred(relu_reg.if.exit103121, model.entry14.split, relu_reg.if.exit3116)
  3952538.ret = phi [bb %model.entry14.split, i32 127, bb %relu_reg.if.exit3116, i32 0, bb %relu_reg.if.exit103121, i32 %3942537]
  3962539 = mul i32 %3952538.ret, i32 77
  3972540 = add i32 %2022488, i32 %3962539
  4032541 = mul i32 %18.load2389, i32 26
  4092542 = mul i32 %24.load2392, i32 76
  4102543 = add i32 %4032541, i32 %4092542
  4172544 = mul i32 %31.load2396, i32 -70
  4182545 = add i32 %4102543, i32 %4172544
  4242546 = mul i32 %39.load2400, i32 29
  4252547 = add i32 %4182545, i32 %4242546
  4322548 = mul i32 %47.load2404, i32 -95
  4332549 = add i32 %4252547, i32 %4322548
  4392550 = mul i32 %55.load2408, i32 96
  4402551 = add i32 %4332549, i32 %4392550
  4462552 = mul i32 %62.load2412, i32 52
  4472553 = add i32 %4402551, i32 %4462552
  4542554 = mul i32 %70.load2416, i32 -68
  4552555 = add i32 %4472553, i32 %4542554
  4622556 = mul i32 %77.load2420, i32 -5
  4632557 = add i32 %4552555, i32 %4622556
  4692558 = mul i32 %85.load2424, i32 34
  4702559 = add i32 %4632557, i32 %4692558
  4772560 = mul i32 %92.load2428, i32 -34
  4782561 = add i32 %4702559, i32 %4772560
  4842562 = mul i32 %100.load2432, i32 102
  4852563 = add i32 %4782561, i32 %4842562
  4912564 = mul i32 %108.load2436, i32 6
  4922565 = add i32 %4852563, i32 %4912564
  4992566 = mul i32 %116.load2440, i32 -38
  5002567 = add i32 %4922565, i32 %4992566
  5062568 = mul i32 %124.load2444, i32 27
  5072569 = add i32 %5002567, i32 %5062568
  5132570 = mul i32 %132.load2448, i32 110
  5142571 = add i32 %5072569, i32 %5132570
  5202572 = mul i32 %139.load2452, i32 116
  5212573 = add i32 %5142571, i32 %5202572
  5272574 = mul i32 %147.load2456, i32 39
  5282575 = add i32 %5212573, i32 %5272574
  5352576 = mul i32 %154.load2460, i32 -63
  5362577 = add i32 %5282575, i32 %5352576
  5432578 = mul i32 %161.load2464, i32 -99
  5442579 = add i32 %5362577, i32 %5432578
  5502580 = mul i32 %168.load2468, i32 65
  5512581 = add i32 %5442579, i32 %5502580
  5572582 = mul i32 %175.load2472, i32 120
  5582583 = add i32 %5512581, i32 %5572582
  5652584 = mul i32 %182.load2476, i32 -39
  5662585 = add i32 %5582583, i32 %5652584
  5732586 = mul i32 %190.load2480, i32 -6
  5742587 = add i32 %5662585, i32 %5732586
  5802588 = mul i32 %197.load2484, i32 94
  5812589 = add i32 %5742587, i32 %5802588
  33126 = icmp sgt i32 %5812589, i32 127
  br i1 %33126, bb %model.entry14.split.split.split, bb %relu_reg.if.exit3130
model.entry14.split.split.split:  pred(relu_reg.if.exit103135, model.entry14.split.split, relu_reg.if.exit3130)
  5822590.ret = phi [bb %model.entry14.split.split, i32 127, bb %relu_reg.if.exit3130, i32 0, bb %relu_reg.if.exit103135, i32 %5812589]
  5832591 = mul i32 %5822590.ret, i32 127
  5842592 = add i32 %3972540, i32 %5832591
  5912593 = mul i32 %18.load2389, i32 -23
  5982594 = mul i32 %24.load2392, i32 -63
  5992595 = add i32 %5912593, i32 %5982594
  6052596 = mul i32 %31.load2396, i32 49
  6062597 = add i32 %5992595, i32 %6052596
  6122598 = mul i32 %39.load2400, i32 50
  6132599 = add i32 %6062597, i32 %6122598
  6192600 = mul i32 %47.load2404, i32 72
  6202601 = add i32 %6132599, i32 %6192600
  6262602 = mul i32 %55.load2408, i32 85
  6272603 = add i32 %6202601, i32 %6262602
  6342604 = mul i32 %62.load2412, i32 -30
  6352605 = add i32 %6272603, i32 %6342604
  6412606 = mul i32 %70.load2416, i32 12
  6422607 = add i32 %6352605, i32 %6412606
  6482608 = mul i32 %77.load2420, i32 125
  6492609 = add i32 %6422607, i32 %6482608
  6562610 = mul i32 %85.load2424, i32 -117
  6572611 = add i32 %6492609, i32 %6562610
  6642612 = mul i32 %92.load2428, i32 -65
  6652613 = add i32 %6572611, i32 %6642612
  6732614 = add i32 %6652613, i32 %1032433
  6792615 = mul i32 %108.load2436, i32 125
  6802616 = add i32 %6732614, i32 %6792615
  6862617 = mul i32 %116.load2440, i32 110
  6872618 = add i32 %6802616, i32 %6862617
  6942619 = mul i32 %124.load2444, i32 -31
  6952620 = add i32 %6872618, i32 %6942619
  7022621 = mul i32 %132.load2448, i32 -123
  7032622 = add i32 %6952620, i32 %7022621
  7092623 = mul i32 %139.load2452, i32 83
  7102624 = add i32 %7032622, i32 %7092623
  7162625 = mul i32 %147.load2456, i32 122
  7172626 = add i32 %7102624, i32 %7162625
  7232627 = mul i32 %154.load2460, i32 11
  7242628 = add i32 %7172626, i32 %7232627
  7312629 = mul i32 %161.load2464, i32 -23
  7322630 = add i32 %7242628, i32 %7312629
  7392631 = mul i32 %168.load2468, i32 -47
  7402632 = add i32 %7322630, i32 %7392631
  7472633 = mul i32 %175.load2472, i32 -32
  7482634 = add i32 %7402632, i32 %7472633
  7552635 = mul i32 %182.load2476, i32 -117
  7562636 = add i32 %7482634, i32 %7552635
  7622637 = mul i32 %190.load2480, i32 95
  7632638 = add i32 %7562636, i32 %7622637
  7692639 = mul i32 %197.load2484, i32 118
  7702640 = add i32 %7632638, i32 %7692639
  33140 = icmp sgt i32 %7702640, i32 127
  br i1 %33140, bb %model.entry14.split.split.split.split, bb %relu_reg.if.exit3144
model.entry14.split.split.split.split:  pred(relu_reg.if.exit103149, model.entry14.split.split.split, relu_reg.if.exit3144)
  7712641.ret = phi [bb %model.entry14.split.split.split, i32 127, bb %relu_reg.if.exit3144, i32 0, bb %relu_reg.if.exit103149, i32 %7702640]
  7732642 = mul i32 %7712641.ret, i32 -106
  7742643 = add i32 %5842592, i32 %7732642
  3245 = shl i32 %18.load2389, i32 3
  7862645 = mul i32 %24.load2392, i32 82
  7872646 = add i32 %3245, i32 %7862645
  7942647 = mul i32 %31.load2396, i32 -104
  7952648 = add i32 %7872646, i32 %7942647
  8012649 = mul i32 %39.load2400, i32 101
  8022650 = add i32 %7952648, i32 %8012649
  8092651 = mul i32 %47.load2404, i32 -116
  8102652 = add i32 %8022650, i32 %8092651
  8172653 = mul i32 %55.load2408, i32 -63
  8182654 = add i32 %8102652, i32 %8172653
  8252655 = mul i32 %62.load2412, i32 -16
  8262656 = add i32 %8182654, i32 %8252655
  8332657 = mul i32 %70.load2416, i32 -70
  8342658 = add i32 %8262656, i32 %8332657
  8412659 = add i32 %8342658, i32 %6482608
  8472660 = mul i32 %85.load2424, i32 75
  8482661 = add i32 %8412659, i32 %8472660
  8542662 = mul i32 %92.load2428, i32 66
  8552663 = add i32 %8482661, i32 %8542662
  8622664 = mul i32 %100.load2432, i32 -96
  8632665 = add i32 %8552663, i32 %8622664
  8702666 = mul i32 %108.load2436, i32 -101
  8712667 = add i32 %8632665, i32 %8702666
  8782668 = mul i32 %116.load2440, i32 -114
  8792669 = add i32 %8712667, i32 %8782668
  8852670 = mul i32 %124.load2444, i32 59
  8862671 = add i32 %8792669, i32 %8852670
  8922672 = mul i32 %132.load2448, i32 12
  8932673 = add i32 %8862671, i32 %8922672
  8992674 = mul i32 %139.load2452, i32 5
  9002675 = add i32 %8932673, i32 %8992674
  9072676 = mul i32 %147.load2456, i32 -95
  9082677 = add i32 %9002675, i32 %9072676
  9142678 = mul i32 %154.load2460, i32 116
  9152679 = add i32 %9082677, i32 %9142678
  9222680 = mul i32 %161.load2464, i32 -93
  9232681 = add i32 %9152679, i32 %9222680
  9292682 = mul i32 %168.load2468, i32 15
  9302683 = add i32 %9232681, i32 %9292682
  9362684 = mul i32 %175.load2472, i32 79
  9372685 = add i32 %9302683, i32 %9362684
  9432686 = mul i32 %182.load2476, i32 3
  9442687 = add i32 %9372685, i32 %9432686
  9502688 = mul i32 %190.load2480, i32 49
  9512689 = add i32 %9442687, i32 %9502688
  9582690 = mul i32 %197.load2484, i32 -124
  9592691 = add i32 %9512689, i32 %9582690
  33154 = icmp sgt i32 %9592691, i32 127
  br i1 %33154, bb %model.entry14.split.split.split.split.split, bb %relu_reg.if.exit3158
model.entry14.split.split.split.split.split:  pred(relu_reg.if.exit103163, model.entry14.split.split.split.split, relu_reg.if.exit3158)
  9602692.ret = phi [bb %model.entry14.split.split.split.split, i32 127, bb %relu_reg.if.exit3158, i32 0, bb %relu_reg.if.exit103163, i32 %9592691]
  9622693 = mul i32 %9602692.ret, i32 -3
  9632694 = add i32 %7742643, i32 %9622693
  9692695 = mul i32 %18.load2389, i32 81
  9752696 = mul i32 %24.load2392, i32 68
  9762697 = add i32 %9692695, i32 %9752696
  9832698 = mul i32 %31.load2396, i32 -102
  9842699 = add i32 %9762697, i32 %9832698
  9912700 = mul i32 %39.load2400, i32 -74
  9922701 = add i32 %9842699, i32 %9912700
  9982702 = mul i32 %47.load2404, i32 121
  9992703 = add i32 %9922701, i32 %9982702
  10062704 = mul i32 %55.load2408, i32 -15
  10072705 = add i32 %9992703, i32 %10062704
  10132706 = mul i32 %62.load2412, i32 55
  10142707 = add i32 %10072705, i32 %10132706
  10202708 = mul i32 %70.load2416, i32 101
  10212709 = add i32 %10142707, i32 %10202708
  10282710 = mul i32 %77.load2420, i32 -13
  10292711 = add i32 %10212709, i32 %10282710
  10362712 = mul i32 %85.load2424, i32 -62
  10372713 = add i32 %10292711, i32 %10362712
  3246 = shl i32 %92.load2428, i32 6
  10442715 = add i32 %10372713, i32 %3246
  10502716 = mul i32 %100.load2432, i32 114
  10512717 = add i32 %10442715, i32 %10502716
  10572718 = mul i32 %108.load2436, i32 38
  10582719 = add i32 %10512717, i32 %10572718
  10652720 = mul i32 %116.load2440, i32 -21
  10662721 = add i32 %10582719, i32 %10652720
  10722722 = mul i32 %124.load2444, i32 112
  10732723 = add i32 %10662721, i32 %10722722
  10792724 = mul i32 %132.load2448, i32 114
  10802725 = add i32 %10732723, i32 %10792724
  10862726 = mul i32 %139.load2452, i32 112
  10872727 = add i32 %10802725, i32 %10862726
  10942728 = mul i32 %147.load2456, i32 -10
  10952729 = add i32 %10872727, i32 %10942728
  11022730 = mul i32 %154.load2460, i32 -16
  11032731 = add i32 %10952729, i32 %11022730
  11102732 = mul i32 %161.load2464, i32 -50
  11112733 = add i32 %11032731, i32 %11102732
  11182734 = mul i32 %168.load2468, i32 -112
  11192735 = add i32 %11112733, i32 %11182734
  11262736 = mul i32 %175.load2472, i32 -116
  11272737 = add i32 %11192735, i32 %11262736
  11342738 = mul i32 %182.load2476, i32 -54
  11352739 = add i32 %11272737, i32 %11342738
  11412740 = mul i32 %190.load2480, i32 82
  11422741 = add i32 %11352739, i32 %11412740
  11492742 = mul i32 %197.load2484, i32 -72
  11502743 = add i32 %11422741, i32 %11492742
  33168 = icmp sgt i32 %11502743, i32 127
  br i1 %33168, bb %model.entry14.split.split.split.split.split.split, bb %relu_reg.if.exit3172
model.entry14.split.split.split.split.split.split:  pred(relu_reg.if.exit103177, model.entry14.split.split.split.split.split, relu_reg.if.exit3172)
  11512744.ret = phi [bb %model.entry14.split.split.split.split.split, i32 127, bb %relu_reg.if.exit3172, i32 0, bb %relu_reg.if.exit103177, i32 %11502743]
  3247 = shl i32 %11512744.ret, i32 5
  11532746 = add i32 %9632694, i32 %3247
  11592747 = mul i32 %18.load2389, i32 15
  11662748 = mul i32 %24.load2392, i32 -77
  11672749 = add i32 %11592747, i32 %11662748
  11732750 = mul i32 %31.load2396, i32 66
  11742751 = add i32 %11672749, i32 %11732750
  11812752 = mul i32 %39.load2400, i32 -90
  11822753 = add i32 %11742751, i32 %11812752
  11892754 = mul i32 %47.load2404, i32 -6
  11902755 = add i32 %11822753, i32 %11892754
  11972756 = mul i32 %55.load2408, i32 -30
  11982757 = add i32 %11902755, i32 %11972756
  12052758 = mul i32 %62.load2412, i32 -8
  12062759 = add i32 %11982757, i32 %12052758
  12122760 = mul i32 %70.load2416, i32 81
  12132761 = add i32 %12062759, i32 %12122760
  3248 = shl i32 %77.load2420, i32 1
  12202763 = add i32 %12132761, i32 %3248
  12272764 = mul i32 %85.load2424, i32 -110
  12282765 = add i32 %12202763, i32 %12272764
  12352766 = mul i32 %92.load2428, i32 -95
  12362767 = add i32 %12282765, i32 %12352766
  12422768 = mul i32 %100.load2432, i32 59
  12432769 = add i32 %12362767, i32 %12422768
  12492770 = mul i32 %108.load2436, i32 52
  12502771 = add i32 %12432769, i32 %12492770
  12562772 = mul i32 %116.load2440, i32 15
  12572773 = add i32 %12502771, i32 %12562772
  12632774 = mul i32 %124.load2444, i32 55
  12642775 = add i32 %12572773, i32 %12632774
  12712776 = mul i32 %132.load2448, i32 -33
  12722777 = add i32 %12642775, i32 %12712776
  12782778 = mul i32 %139.load2452, i32 14
  12792779 = add i32 %12722777, i32 %12782778
  12852780 = mul i32 %147.load2456, i32 58
  12862781 = add i32 %12792779, i32 %12852780
  12922782 = mul i32 %154.load2460, i32 67
  12932783 = add i32 %12862781, i32 %12922782
  12992784 = mul i32 %161.load2464, i32 86
  13002785 = add i32 %12932783, i32 %12992784
  13072786 = mul i32 %168.load2468, i32 -79
  13082787 = add i32 %13002785, i32 %13072786
  13142788 = mul i32 %175.load2472, i32 48
  13152789 = add i32 %13082787, i32 %13142788
  13222790 = mul i32 %182.load2476, i32 -13
  13232791 = add i32 %13152789, i32 %13222790
  13302792 = mul i32 %190.load2480, i32 -15
  13312793 = add i32 %13232791, i32 %13302792
  13372794 = mul i32 %197.load2484, i32 66
  13382795 = add i32 %13312793, i32 %13372794
  33182 = icmp sgt i32 %13382795, i32 127
  br i1 %33182, bb %model.entry14.split.split.split.split.split.split.split, bb %relu_reg.if.exit3186
model.entry14.split.split.split.split.split.split.split:  pred(relu_reg.if.exit103191, model.entry14.split.split.split.split.split.split, relu_reg.if.exit3186)
  13392796.ret = phi [bb %model.entry14.split.split.split.split.split.split, i32 127, bb %relu_reg.if.exit3186, i32 0, bb %relu_reg.if.exit103191, i32 %13382795]
  13412797 = mul i32 %13392796.ret, i32 -95
  13422798 = add i32 %11532746, i32 %13412797
  13482799 = mul i32 %18.load2389, i32 33
  13552800 = add i32 %13482799, i32 %7862645
  13612801 = mul i32 %31.load2396, i32 67
  13622802 = add i32 %13552800, i32 %13612801
  13682803 = mul i32 %39.load2400, i32 30
  13692804 = add i32 %13622802, i32 %13682803
  13762805 = mul i32 %47.load2404, i32 -2
  13772806 = add i32 %13692804, i32 %13762805
  13832807 = mul i32 %55.load2408, i32 65
  13842808 = add i32 %13772806, i32 %13832807
  13902809 = mul i32 %62.load2412, i32 120
  13912810 = add i32 %13842808, i32 %13902809
  13982811 = mul i32 %70.load2416, i32 -13
  13992812 = add i32 %13912810, i32 %13982811
  14052813 = mul i32 %77.load2420, i32 18
  14062814 = add i32 %13992812, i32 %14052813
  14122815 = mul i32 %85.load2424, i32 5
  14132816 = add i32 %14062814, i32 %14122815
  14192817 = mul i32 %92.load2428, i32 104
  14202818 = add i32 %14132816, i32 %14192817
  14272819 = mul i32 %100.load2432, i32 -119
  14282820 = add i32 %14202818, i32 %14272819
  14352821 = mul i32 %108.load2436, i32 -7
  14362822 = add i32 %14282820, i32 %14352821
  14422823 = mul i32 %116.load2440, i32 71
  14432824 = add i32 %14362822, i32 %14422823
  14492825 = mul i32 %124.load2444, i32 107
  14502826 = add i32 %14432824, i32 %14492825
  14562827 = mul i32 %132.load2448, i32 24
  14572828 = add i32 %14502826, i32 %14562827
  14632829 = mul i32 %139.load2452, i32 82
  14642830 = add i32 %14572828, i32 %14632829
  14712831 = mul i32 %147.load2456, i32 -96
  14722832 = add i32 %14642830, i32 %14712831
  14792833 = mul i32 %154.load2460, i32 -104
  14802834 = add i32 %14722832, i32 %14792833
  14872835 = mul i32 %161.load2464, i32 -121
  14882836 = add i32 %14802834, i32 %14872835
  14952837 = add i32 %14882836, i32 %5502580
  15012838 = mul i32 %175.load2472, i32 97
  15022839 = add i32 %14952837, i32 %15012838
  15082840 = mul i32 %182.load2476, i32 83
  15092841 = add i32 %15022839, i32 %15082840
  15152842 = mul i32 %190.load2480, i32 46
  15162843 = add i32 %15092841, i32 %15152842
  15232844 = mul i32 %197.load2484, i32 -84
  15242845 = add i32 %15162843, i32 %15232844
  33196 = icmp sgt i32 %15242845, i32 127
  br i1 %33196, bb %model.entry14.split.split.split.split.split.split.split.split, bb %relu_reg.if.exit3200
model.entry14.split.split.split.split.split.split.split.split:  pred(relu_reg.if.exit103205, model.entry14.split.split.split.split.split.split.split, relu_reg.if.exit3200)
  15252846.ret = phi [bb %model.entry14.split.split.split.split.split.split.split, i32 127, bb %relu_reg.if.exit3200, i32 0, bb %relu_reg.if.exit103205, i32 %15242845]
  15272847 = mul i32 %15252846.ret, i32 -50
  15282848 = add i32 %13422798, i32 %15272847
  15352849 = mul i32 %18.load2389, i32 -29
  15412850 = mul i32 %24.load2392, i32 7
  15422851 = add i32 %15352849, i32 %15412850
  15502852 = add i32 %15422851, i32 %4172544
  15562853 = mul i32 %39.load2400, i32 38
  15572854 = add i32 %15502852, i32 %15562853
  15642855 = mul i32 %47.load2404, i32 -90
  15652856 = add i32 %15572854, i32 %15642855
  15732857 = add i32 %15652856, i32 %10062704
  15802858 = mul i32 %62.load2412, i32 -32
  15812859 = add i32 %15732857, i32 %15802858
  15872860 = mul i32 %70.load2416, i32 37
  15882861 = add i32 %15812859, i32 %15872860
  15942862 = mul i32 %77.load2420, i32 36
  15952863 = add i32 %15882861, i32 %15942862
  16032864 = add i32 %15952863, i32 %10362712
  16102865 = mul i32 %92.load2428, i32 -125
  16112866 = add i32 %16032864, i32 %16102865
  16182867 = mul i32 %100.load2432, i32 -46
  16192868 = add i32 %16112866, i32 %16182867
  16262869 = mul i32 %108.load2436, i32 -70
  16272870 = add i32 %16192868, i32 %16262869
  16332871 = mul i32 %116.load2440, i32 37
  16342872 = add i32 %16272870, i32 %16332871
  16412873 = mul i32 %124.load2444, i32 -73
  16422874 = add i32 %16342872, i32 %16412873
  16492875 = mul i32 %132.load2448, i32 -34
  16502876 = add i32 %16422874, i32 %16492875
  16572877 = mul i32 %139.load2452, i32 -87
  16582878 = add i32 %16502876, i32 %16572877
  16652879 = mul i32 %147.load2456, i32 -75
  16662880 = add i32 %16582878, i32 %16652879
  16722881 = mul i32 %154.load2460, i32 71
  16732882 = add i32 %16662880, i32 %16722881
  16802883 = mul i32 %161.load2464, i32 -77
  16812884 = add i32 %16732882, i32 %16802883
  16872885 = mul i32 %168.load2468, i32 53
  16882886 = add i32 %16812884, i32 %16872885
  16942887 = mul i32 %175.load2472, i32 37
  16952888 = add i32 %16882886, i32 %16942887
  17022889 = mul i32 %182.load2476, i32 -103
  17032890 = add i32 %16952888, i32 %17022889
  17102891 = mul i32 %190.load2480, i32 -13
  17112892 = add i32 %17032890, i32 %17102891
  17182893 = mul i32 %197.load2484, i32 -114
  17192894 = add i32 %17112892, i32 %17182893
  33210 = icmp sgt i32 %17192894, i32 127
  br i1 %33210, bb %model.entry14.split.split.split.split.split.split.split.split.split, bb %relu_reg.if.exit3214
model.entry14.split.split.split.split.split.split.split.split.split:  pred(relu_reg.if.exit103219, model.entry14.split.split.split.split.split.split.split.split, relu_reg.if.exit3214)
  17202895.ret = phi [bb %model.entry14.split.split.split.split.split.split.split.split, i32 127, bb %relu_reg.if.exit3214, i32 0, bb %relu_reg.if.exit103219, i32 %17192894]
  17222896 = mul i32 %17202895.ret, i32 -23
  17232897 = add i32 %15282848, i32 %17222896
  17292898 = mul i32 %18.load2389, i32 67
  17352899 = mul i32 %24.load2392, i32 42
  17362900 = add i32 %17292898, i32 %17352899
  17422901 = mul i32 %31.load2396, i32 41
  17432902 = add i32 %17362900, i32 %17422901
  17502903 = mul i32 %39.load2400, i32 -123
  17512904 = add i32 %17432902, i32 %17502903
  17582905 = mul i32 %47.load2404, i32 -92
  17592906 = add i32 %17512904, i32 %17582905
  17652907 = mul i32 %55.load2408, i32 10
  17662908 = add i32 %17592906, i32 %17652907
  17732909 = mul i32 %62.load2412, i32 -77
  17742910 = add i32 %17662908, i32 %17732909
  17802911 = mul i32 %70.load2416, i32 75
  17812912 = add i32 %17742910, i32 %17802911
  17872913 = mul i32 %77.load2420, i32 96
  17882914 = add i32 %17812912, i32 %17872913
  17952915 = mul i32 %85.load2424, i32 -51
  17962916 = add i32 %17882914, i32 %17952915
  18022917 = mul i32 %92.load2428, i32 109
  18032918 = add i32 %17962916, i32 %18022917
  18102919 = mul i32 %100.load2432, i32 -74
  18112920 = add i32 %18032918, i32 %18102919
  18192921 = add i32 %18112920, i32 %14352821
  18262922 = mul i32 %116.load2440, i32 -122
  18272923 = add i32 %18192921, i32 %18262922
  18332924 = mul i32 %124.load2444, i32 67
  18342925 = add i32 %18272923, i32 %18332924
  18402926 = mul i32 %132.load2448, i32 47
  18412927 = add i32 %18342925, i32 %18402926
  18472928 = mul i32 %139.load2452, i32 22
  18482929 = add i32 %18412927, i32 %18472928
  18552930 = mul i32 %147.load2456, i32 -68
  18562931 = add i32 %18482929, i32 %18552930
  18622932 = mul i32 %154.load2460, i32 38
  18632933 = add i32 %18562931, i32 %18622932
  18692934 = mul i32 %161.load2464, i32 29
  18702935 = add i32 %18632933, i32 %18692934
  18762936 = mul i32 %168.load2468, i32 115
  18772937 = add i32 %18702935, i32 %18762936
  18842938 = mul i32 %175.load2472, i32 -121
  18852939 = add i32 %18772937, i32 %18842938
  18912940 = mul i32 %182.load2476, i32 36
  18922941 = add i32 %18852939, i32 %18912940
  18992942 = mul i32 %190.load2480, i32 -49
  19002943 = add i32 %18922941, i32 %18992942
  19062944 = mul i32 %197.load2484, i32 85
  19072945 = add i32 %19002943, i32 %19062944
  33224 = icmp sgt i32 %19072945, i32 127
  br i1 %33224, bb %model.entry14.split.split.split.split.split.split.split.split.split.split, bb %relu_reg.if.exit3228
model.entry14.split.split.split.split.split.split.split.split.split.split:  pred(relu_reg.if.exit103233, model.entry14.split.split.split.split.split.split.split.split.split, relu_reg.if.exit3228)
  19082946.ret = phi [bb %model.entry14.split.split.split.split.split.split.split.split.split, i32 127, bb %relu_reg.if.exit3228, i32 0, bb %relu_reg.if.exit103233, i32 %19072945]
  19092947 = mul i32 %19082946.ret, i32 46
  19102948 = add i32 %17232897, i32 %19092947
  19112949 = icmp sgt i32 %19102948, i32 0
  br i1 %19112949, bb %then1956, bb %else
relu_reg.if.exit3102:  pred(while.exit1929)
  83103 = icmp slt i32 %2002486, i32 0
  br i1 %83103, bb %model.entry14.split, bb %relu_reg.if.exit103107
relu_reg.if.exit103107:  pred(relu_reg.if.exit3102)
  br bb %model.entry14.split
relu_reg.if.exit3116:  pred(model.entry14.split)
  83117 = icmp slt i32 %3942537, i32 0
  br i1 %83117, bb %model.entry14.split.split, bb %relu_reg.if.exit103121
relu_reg.if.exit103121:  pred(relu_reg.if.exit3116)
  br bb %model.entry14.split.split
relu_reg.if.exit3130:  pred(model.entry14.split.split)
  83131 = icmp slt i32 %5812589, i32 0
  br i1 %83131, bb %model.entry14.split.split.split, bb %relu_reg.if.exit103135
relu_reg.if.exit103135:  pred(relu_reg.if.exit3130)
  br bb %model.entry14.split.split.split
relu_reg.if.exit3144:  pred(model.entry14.split.split.split)
  83145 = icmp slt i32 %7702640, i32 0
  br i1 %83145, bb %model.entry14.split.split.split.split, bb %relu_reg.if.exit103149
relu_reg.if.exit103149:  pred(relu_reg.if.exit3144)
  br bb %model.entry14.split.split.split.split
relu_reg.if.exit3158:  pred(model.entry14.split.split.split.split)
  83159 = icmp slt i32 %9592691, i32 0
  br i1 %83159, bb %model.entry14.split.split.split.split.split, bb %relu_reg.if.exit103163
relu_reg.if.exit103163:  pred(relu_reg.if.exit3158)
  br bb %model.entry14.split.split.split.split.split
relu_reg.if.exit3172:  pred(model.entry14.split.split.split.split.split)
  83173 = icmp slt i32 %11502743, i32 0
  br i1 %83173, bb %model.entry14.split.split.split.split.split.split, bb %relu_reg.if.exit103177
relu_reg.if.exit103177:  pred(relu_reg.if.exit3172)
  br bb %model.entry14.split.split.split.split.split.split
relu_reg.if.exit3186:  pred(model.entry14.split.split.split.split.split.split)
  83187 = icmp slt i32 %13382795, i32 0
  br i1 %83187, bb %model.entry14.split.split.split.split.split.split.split, bb %relu_reg.if.exit103191
relu_reg.if.exit103191:  pred(relu_reg.if.exit3186)
  br bb %model.entry14.split.split.split.split.split.split.split
relu_reg.if.exit3200:  pred(model.entry14.split.split.split.split.split.split.split)
  83201 = icmp slt i32 %15242845, i32 0
  br i1 %83201, bb %model.entry14.split.split.split.split.split.split.split.split, bb %relu_reg.if.exit103205
relu_reg.if.exit103205:  pred(relu_reg.if.exit3200)
  br bb %model.entry14.split.split.split.split.split.split.split.split
relu_reg.if.exit3214:  pred(model.entry14.split.split.split.split.split.split.split.split)
  83215 = icmp slt i32 %17192894, i32 0
  br i1 %83215, bb %model.entry14.split.split.split.split.split.split.split.split.split, bb %relu_reg.if.exit103219
relu_reg.if.exit103219:  pred(relu_reg.if.exit3214)
  br bb %model.entry14.split.split.split.split.split.split.split.split.split
relu_reg.if.exit3228:  pred(model.entry14.split.split.split.split.split.split.split.split.split)
  83229 = icmp slt i32 %19072945, i32 0
  br i1 %83229, bb %model.entry14.split.split.split.split.split.split.split.split.split.split, bb %relu_reg.if.exit103233
relu_reg.if.exit103233:  pred(relu_reg.if.exit3228)
  br bb %model.entry14.split.split.split.split.split.split.split.split.split.split
}

external void putch(i32 )


