Timing Analyzer report for vga_movement
Wed Nov 20 20:58:43 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clockgen'
 13. Slow 1200mV 85C Model Setup: 'clkk'
 14. Slow 1200mV 85C Model Setup: 'divisor:U0|clk_reg_1'
 15. Slow 1200mV 85C Model Setup: 'control:U3|clk_reg_1'
 16. Slow 1200mV 85C Model Hold: 'divisor:U0|clk_reg_1'
 17. Slow 1200mV 85C Model Hold: 'control:U3|clk_reg_1'
 18. Slow 1200mV 85C Model Hold: 'clkk'
 19. Slow 1200mV 85C Model Hold: 'clockgen'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clockgen'
 28. Slow 1200mV 0C Model Setup: 'clkk'
 29. Slow 1200mV 0C Model Setup: 'divisor:U0|clk_reg_1'
 30. Slow 1200mV 0C Model Setup: 'control:U3|clk_reg_1'
 31. Slow 1200mV 0C Model Hold: 'divisor:U0|clk_reg_1'
 32. Slow 1200mV 0C Model Hold: 'control:U3|clk_reg_1'
 33. Slow 1200mV 0C Model Hold: 'clkk'
 34. Slow 1200mV 0C Model Hold: 'clockgen'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clockgen'
 42. Fast 1200mV 0C Model Setup: 'clkk'
 43. Fast 1200mV 0C Model Setup: 'divisor:U0|clk_reg_1'
 44. Fast 1200mV 0C Model Setup: 'control:U3|clk_reg_1'
 45. Fast 1200mV 0C Model Hold: 'divisor:U0|clk_reg_1'
 46. Fast 1200mV 0C Model Hold: 'control:U3|clk_reg_1'
 47. Fast 1200mV 0C Model Hold: 'clkk'
 48. Fast 1200mV 0C Model Hold: 'clockgen'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths Summary
 61. Clock Status Summary
 62. Unconstrained Input Ports
 63. Unconstrained Output Ports
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; vga_movement                                        ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.1%      ;
;     Processors 3-4         ;   0.9%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; clkk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkk }                 ;
; clockgen             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockgen }             ;
; control:U3|clk_reg_1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control:U3|clk_reg_1 } ;
; divisor:U0|clk_reg_1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor:U0|clk_reg_1 } ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                   ;
+------------+-----------------+----------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                                           ;
+------------+-----------------+----------------------+------------------------------------------------+
; 192.12 MHz ; 192.12 MHz      ; clockgen             ;                                                ;
; 197.67 MHz ; 197.67 MHz      ; clkk                 ;                                                ;
; 229.31 MHz ; 229.31 MHz      ; divisor:U0|clk_reg_1 ;                                                ;
; 440.92 MHz ; 437.64 MHz      ; control:U3|clk_reg_1 ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary           ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clockgen             ; -4.205 ; -63.212       ;
; clkk                 ; -4.059 ; -67.695       ;
; divisor:U0|clk_reg_1 ; -3.361 ; -111.594      ;
; control:U3|clk_reg_1 ; -1.268 ; -16.140       ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Hold Summary           ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; divisor:U0|clk_reg_1 ; 0.406 ; 0.000         ;
; control:U3|clk_reg_1 ; 0.586 ; 0.000         ;
; clkk                 ; 0.653 ; 0.000         ;
; clockgen             ; 0.654 ; 0.000         ;
+----------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------------------+--------+-------------------+
; Clock                ; Slack  ; End Point TNS     ;
+----------------------+--------+-------------------+
; clkk                 ; -3.000 ; -45.405           ;
; clockgen             ; -3.000 ; -45.405           ;
; divisor:U0|clk_reg_1 ; -1.285 ; -53.970           ;
; control:U3|clk_reg_1 ; -1.285 ; -23.130           ;
+----------------------+--------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clockgen'                                                                                            ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.205 ; divisor:U0|counter_1[7]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 5.119      ;
; -4.089 ; divisor:U0|counter_1[19] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 5.007      ;
; -4.030 ; divisor:U0|counter_1[5]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.944      ;
; -4.021 ; divisor:U0|counter_1[6]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.935      ;
; -3.989 ; divisor:U0|counter_1[11] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.903      ;
; -3.972 ; divisor:U0|counter_1[8]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.886      ;
; -3.963 ; divisor:U0|counter_1[9]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.877      ;
; -3.947 ; divisor:U0|counter_1[14] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.861      ;
; -3.916 ; divisor:U0|counter_1[0]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.830      ;
; -3.899 ; divisor:U0|counter_1[2]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.813      ;
; -3.836 ; divisor:U0|counter_1[26] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.754      ;
; -3.830 ; divisor:U0|counter_1[16] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.748      ;
; -3.788 ; divisor:U0|counter_1[24] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.706      ;
; -3.779 ; divisor:U0|counter_1[25] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.697      ;
; -3.768 ; divisor:U0|counter_1[12] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.682      ;
; -3.737 ; divisor:U0|counter_1[20] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.655      ;
; -3.726 ; divisor:U0|counter_1[30] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.644      ;
; -3.707 ; divisor:U0|counter_1[31] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.625      ;
; -3.687 ; divisor:U0|counter_1[10] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.601      ;
; -3.684 ; divisor:U0|counter_1[3]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.598      ;
; -3.660 ; divisor:U0|counter_1[4]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.574      ;
; -3.589 ; divisor:U0|counter_1[1]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.503      ;
; -3.588 ; divisor:U0|counter_1[18] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.506      ;
; -3.588 ; divisor:U0|counter_1[13] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.502      ;
; -3.544 ; divisor:U0|counter_1[21] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.462      ;
; -3.517 ; divisor:U0|counter_1[23] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.435      ;
; -3.510 ; divisor:U0|counter_1[29] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.428      ;
; -3.487 ; divisor:U0|counter_1[17] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.405      ;
; -3.455 ; divisor:U0|counter_1[27] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.373      ;
; -3.439 ; divisor:U0|counter_1[15] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.353      ;
; -3.376 ; divisor:U0|counter_1[28] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.294      ;
; -3.336 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.250      ;
; -3.213 ; divisor:U0|counter_1[22] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 4.131      ;
; -3.163 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 4.077      ;
; -3.085 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.999      ;
; -3.029 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.943      ;
; -2.954 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.868      ;
; -2.898 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.812      ;
; -2.871 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.793      ;
; -2.818 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.732      ;
; -2.770 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.684      ;
; -2.690 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.604      ;
; -2.686 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.600      ;
; -2.686 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.600      ;
; -2.667 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.581      ;
; -2.651 ; divisor:U0|counter_1[26] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.573      ;
; -2.641 ; divisor:U0|counter_1[16] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.563      ;
; -2.637 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.551      ;
; -2.623 ; divisor:U0|counter_1[24] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.545      ;
; -2.613 ; divisor:U0|counter_1[25] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.535      ;
; -2.597 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 3.515      ;
; -2.591 ; divisor:U0|counter_1[20] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.513      ;
; -2.583 ; divisor:U0|counter_1[30] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.505      ;
; -2.558 ; divisor:U0|counter_1[10] ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.472      ;
; -2.554 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.468      ;
; -2.554 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[27] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.468      ;
; -2.552 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.466      ;
; -2.535 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.449      ;
; -2.535 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.449      ;
; -2.502 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.416      ;
; -2.488 ; divisor:U0|counter_1[31] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.410      ;
; -2.465 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.379      ;
; -2.435 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.349      ;
; -2.426 ; divisor:U0|counter_1[12] ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.340      ;
; -2.426 ; divisor:U0|counter_1[18] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.348      ;
; -2.424 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.346      ;
; -2.422 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[26] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.336      ;
; -2.422 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[25] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.336      ;
; -2.422 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 3.340      ;
; -2.421 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.335      ;
; -2.420 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.334      ;
; -2.413 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 3.331      ;
; -2.403 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[27] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.317      ;
; -2.403 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[26] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.317      ;
; -2.402 ; divisor:U0|counter_1[23] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.324      ;
; -2.401 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.315      ;
; -2.381 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 3.299      ;
; -2.370 ; divisor:U0|counter_1[13] ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.284      ;
; -2.368 ; divisor:U0|counter_1[29] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.290      ;
; -2.364 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 3.282      ;
; -2.355 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 3.273      ;
; -2.334 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.248      ;
; -2.333 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.247      ;
; -2.332 ; divisor:U0|counter_1[17] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.254      ;
; -2.324 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 3.242      ;
; -2.315 ; divisor:U0|counter_1[27] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.076     ; 3.237      ;
; -2.308 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 3.226      ;
; -2.304 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.218      ;
; -2.303 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[27] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.217      ;
; -2.293 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.207      ;
; -2.293 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.207      ;
; -2.290 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[23] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.204      ;
; -2.290 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[24] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.204      ;
; -2.289 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.203      ;
; -2.288 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[26] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.202      ;
; -2.276 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.080     ; 3.194      ;
; -2.271 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[25] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.185      ;
; -2.271 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[24] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.185      ;
; -2.270 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.184      ;
; -2.269 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[27] ; clockgen     ; clockgen    ; 1.000        ; -0.084     ; 3.183      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkk'                                                                                                ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.059 ; control:U3|counter_1[29] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.080     ; 4.977      ;
; -4.004 ; control:U3|counter_1[23] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.080     ; 4.922      ;
; -3.936 ; control:U3|counter_1[11] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.853      ;
; -3.894 ; control:U3|counter_1[28] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.080     ; 4.812      ;
; -3.867 ; control:U3|counter_1[12] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.784      ;
; -3.864 ; control:U3|counter_1[22] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.080     ; 4.782      ;
; -3.854 ; control:U3|counter_1[5]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.771      ;
; -3.815 ; control:U3|counter_1[17] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.732      ;
; -3.793 ; control:U3|counter_1[27] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.080     ; 4.711      ;
; -3.789 ; control:U3|counter_1[4]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.706      ;
; -3.778 ; control:U3|counter_1[1]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.695      ;
; -3.742 ; control:U3|counter_1[10] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.659      ;
; -3.738 ; control:U3|counter_1[6]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.655      ;
; -3.729 ; control:U3|counter_1[20] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.080     ; 4.647      ;
; -3.708 ; control:U3|counter_1[7]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.625      ;
; -3.682 ; control:U3|counter_1[18] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.599      ;
; -3.674 ; control:U3|counter_1[13] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.591      ;
; -3.656 ; control:U3|counter_1[15] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.573      ;
; -3.650 ; control:U3|counter_1[25] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.080     ; 4.568      ;
; -3.618 ; control:U3|counter_1[9]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.535      ;
; -3.612 ; control:U3|counter_1[3]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.529      ;
; -3.610 ; control:U3|counter_1[8]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.527      ;
; -3.610 ; control:U3|counter_1[16] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.080     ; 4.528      ;
; -3.599 ; control:U3|counter_1[31] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.516      ;
; -3.552 ; control:U3|counter_1[30] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.080     ; 4.470      ;
; -3.513 ; control:U3|counter_1[0]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.430      ;
; -3.508 ; control:U3|counter_1[14] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.425      ;
; -3.490 ; control:U3|counter_1[0]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.407      ;
; -3.450 ; control:U3|counter_1[21] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.367      ;
; -3.447 ; control:U3|counter_1[19] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.080     ; 4.365      ;
; -3.436 ; control:U3|counter_1[26] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.080     ; 4.354      ;
; -3.358 ; control:U3|counter_1[2]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.275      ;
; -3.322 ; control:U3|counter_1[1]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.239      ;
; -3.318 ; control:U3|counter_1[24] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.080     ; 4.236      ;
; -3.258 ; control:U3|counter_1[2]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.175      ;
; -3.195 ; control:U3|counter_1[5]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.112      ;
; -3.188 ; control:U3|counter_1[3]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.105      ;
; -3.127 ; control:U3|counter_1[4]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 4.044      ;
; -3.063 ; control:U3|counter_1[7]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.980      ;
; -3.018 ; control:U3|counter_1[8]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.935      ;
; -2.991 ; control:U3|counter_1[6]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.908      ;
; -2.936 ; control:U3|counter_1[10] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.853      ;
; -2.823 ; control:U3|counter_1[0]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.740      ;
; -2.796 ; control:U3|counter_1[9]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.713      ;
; -2.688 ; control:U3|counter_1[0]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.604      ;
; -2.684 ; control:U3|counter_1[1]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.600      ;
; -2.675 ; control:U3|counter_1[1]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.592      ;
; -2.670 ; control:U3|counter_1[13] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.587      ;
; -2.669 ; control:U3|counter_1[0]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.585      ;
; -2.661 ; control:U3|counter_1[11] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.578      ;
; -2.599 ; control:U3|counter_1[12] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.516      ;
; -2.568 ; control:U3|counter_1[2]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.485      ;
; -2.557 ; control:U3|counter_1[5]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.473      ;
; -2.556 ; control:U3|counter_1[0]  ; control:U3|counter_1[27] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.472      ;
; -2.552 ; control:U3|counter_1[1]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.468      ;
; -2.550 ; control:U3|counter_1[3]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.466      ;
; -2.548 ; control:U3|counter_1[5]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.465      ;
; -2.541 ; control:U3|counter_1[3]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.458      ;
; -2.537 ; control:U3|counter_1[0]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.453      ;
; -2.533 ; control:U3|counter_1[1]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.449      ;
; -2.466 ; control:U3|counter_1[14] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.383      ;
; -2.463 ; control:U3|counter_1[2]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.379      ;
; -2.450 ; control:U3|counter_1[1]  ; control:U3|counter_1[18] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.367      ;
; -2.437 ; control:U3|counter_1[4]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.354      ;
; -2.433 ; control:U3|counter_1[2]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.349      ;
; -2.431 ; control:U3|counter_1[17] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.348      ;
; -2.426 ; control:U3|counter_1[0]  ; control:U3|counter_1[17] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.343      ;
; -2.425 ; control:U3|counter_1[7]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.341      ;
; -2.425 ; control:U3|counter_1[5]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.341      ;
; -2.424 ; control:U3|counter_1[0]  ; control:U3|counter_1[25] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.340      ;
; -2.420 ; control:U3|counter_1[1]  ; control:U3|counter_1[26] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.336      ;
; -2.418 ; control:U3|counter_1[3]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.334      ;
; -2.416 ; control:U3|counter_1[7]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.333      ;
; -2.414 ; control:U3|counter_1[1]  ; control:U3|counter_1[10] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.331      ;
; -2.412 ; control:U3|counter_1[0]  ; control:U3|counter_1[18] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.329      ;
; -2.411 ; control:U3|counter_1[18] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.328      ;
; -2.406 ; control:U3|counter_1[5]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.322      ;
; -2.405 ; control:U3|counter_1[0]  ; control:U3|counter_1[26] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.321      ;
; -2.401 ; control:U3|counter_1[1]  ; control:U3|counter_1[27] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.317      ;
; -2.399 ; control:U3|counter_1[3]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.315      ;
; -2.396 ; control:U3|counter_1[15] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.313      ;
; -2.388 ; control:U3|counter_1[0]  ; control:U3|counter_1[10] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.305      ;
; -2.349 ; control:U3|counter_1[0]  ; control:U3|counter_1[13] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.266      ;
; -2.333 ; control:U3|counter_1[16] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.080     ; 3.251      ;
; -2.332 ; control:U3|counter_1[4]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.248      ;
; -2.331 ; control:U3|counter_1[2]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.247      ;
; -2.328 ; control:U3|counter_1[8]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.245      ;
; -2.323 ; control:U3|counter_1[5]  ; control:U3|counter_1[18] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.240      ;
; -2.316 ; control:U3|counter_1[3]  ; control:U3|counter_1[18] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.233      ;
; -2.302 ; control:U3|counter_1[4]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.218      ;
; -2.301 ; control:U3|counter_1[6]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.218      ;
; -2.301 ; control:U3|counter_1[2]  ; control:U3|counter_1[27] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.217      ;
; -2.293 ; control:U3|counter_1[7]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.209      ;
; -2.293 ; control:U3|counter_1[5]  ; control:U3|counter_1[26] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.209      ;
; -2.292 ; control:U3|counter_1[0]  ; control:U3|counter_1[23] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.208      ;
; -2.288 ; control:U3|counter_1[1]  ; control:U3|counter_1[24] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.204      ;
; -2.287 ; control:U3|counter_1[5]  ; control:U3|counter_1[10] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.204      ;
; -2.286 ; control:U3|counter_1[3]  ; control:U3|counter_1[26] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.202      ;
; -2.280 ; control:U3|counter_1[3]  ; control:U3|counter_1[10] ; clkk         ; clkk        ; 1.000        ; -0.081     ; 3.197      ;
; -2.274 ; control:U3|counter_1[7]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.082     ; 3.190      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor:U0|clk_reg_1'                                                                                                       ;
+--------+------------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; -3.361 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.659      ;
; -3.361 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.659      ;
; -3.361 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.659      ;
; -3.361 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.659      ;
; -3.361 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.659      ;
; -3.361 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.659      ;
; -3.361 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.659      ;
; -3.361 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.659      ;
; -3.361 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.659      ;
; -3.290 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.588      ;
; -3.290 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.588      ;
; -3.290 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.588      ;
; -3.290 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.588      ;
; -3.290 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.588      ;
; -3.290 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.588      ;
; -3.290 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.588      ;
; -3.290 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.588      ;
; -3.290 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.588      ;
; -3.270 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.568      ;
; -3.270 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.568      ;
; -3.270 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.568      ;
; -3.270 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.568      ;
; -3.270 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.568      ;
; -3.270 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.568      ;
; -3.270 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.568      ;
; -3.270 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.568      ;
; -3.270 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.568      ;
; -3.252 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.550      ;
; -3.252 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.550      ;
; -3.252 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.550      ;
; -3.252 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.550      ;
; -3.252 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.550      ;
; -3.252 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.550      ;
; -3.252 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.550      ;
; -3.252 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.550      ;
; -3.252 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.550      ;
; -3.190 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.077     ; 4.111      ;
; -3.169 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.467      ;
; -3.169 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.467      ;
; -3.169 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.467      ;
; -3.169 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.467      ;
; -3.169 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.467      ;
; -3.169 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.467      ;
; -3.169 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.467      ;
; -3.169 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.467      ;
; -3.169 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.467      ;
; -3.167 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.301      ; 4.466      ;
; -3.167 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.301      ; 4.466      ;
; -3.167 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.301      ; 4.466      ;
; -3.167 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.301      ; 4.466      ;
; -3.167 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.301      ; 4.466      ;
; -3.167 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.301      ; 4.466      ;
; -3.167 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.301      ; 4.466      ;
; -3.167 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.301      ; 4.466      ;
; -3.167 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.301      ; 4.466      ;
; -3.161 ; vga_controller:U1|v_count[1] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.077     ; 4.082      ;
; -3.118 ; vga_controller:U1|h_count[5] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.079     ; 4.037      ;
; -3.089 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.387      ;
; -3.089 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.387      ;
; -3.089 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.387      ;
; -3.089 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.387      ;
; -3.089 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.387      ;
; -3.089 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.387      ;
; -3.089 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.387      ;
; -3.089 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.387      ;
; -3.089 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.387      ;
; -3.088 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.386      ;
; -3.088 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.386      ;
; -3.088 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.386      ;
; -3.088 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.386      ;
; -3.088 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.386      ;
; -3.088 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.386      ;
; -3.088 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.386      ;
; -3.088 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.386      ;
; -3.088 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.300      ; 4.386      ;
; -3.079 ; vga_controller:U1|v_count[5] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.077     ; 4.000      ;
; -3.070 ; vga_controller:U1|v_count[0] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.077     ; 3.991      ;
; -3.052 ; vga_controller:U1|v_count[3] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.077     ; 3.973      ;
; -3.041 ; vga_controller:U1|h_count[2] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.077     ; 3.962      ;
; -3.039 ; vga_controller:U1|h_count[3] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.077     ; 3.960      ;
; -3.035 ; vga_controller:U1|h_count[1] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.077     ; 3.956      ;
; -3.004 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.299      ; 4.301      ;
; -3.004 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.299      ; 4.301      ;
; -3.004 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.299      ; 4.301      ;
; -3.004 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.299      ; 4.301      ;
; -3.004 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.299      ; 4.301      ;
; -3.004 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.299      ; 4.301      ;
; -3.004 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.299      ; 4.301      ;
; -3.004 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.299      ; 4.301      ;
; -3.004 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.299      ; 4.301      ;
; -3.003 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.332      ; 4.333      ;
; -2.969 ; vga_controller:U1|v_count[2] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.077     ; 3.890      ;
; -2.965 ; vga_controller:U1|v_count[4] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.076     ; 3.887      ;
; -2.958 ; vga_controller:U1|h_count[0] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.077     ; 3.879      ;
; -2.955 ; vga_controller:U1|h_count[2] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.298      ; 4.251      ;
; -2.955 ; vga_controller:U1|h_count[2] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.298      ; 4.251      ;
; -2.955 ; vga_controller:U1|h_count[2] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.298      ; 4.251      ;
; -2.955 ; vga_controller:U1|h_count[2] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.298      ; 4.251      ;
; -2.955 ; vga_controller:U1|h_count[2] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.298      ; 4.251      ;
; -2.955 ; vga_controller:U1|h_count[2] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.298      ; 4.251      ;
+--------+------------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control:U3|clk_reg_1'                                                                                               ;
+--------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.268 ; control:U3|counter_x[6] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.507     ; 1.759      ;
; -1.247 ; control:U3|counter_y[5] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.097     ; 2.148      ;
; -1.199 ; control:U3|counter_y[1] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 2.118      ;
; -1.199 ; control:U3|counter_x[1] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 2.118      ;
; -1.181 ; control:U3|counter_y[1] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.513      ;
; -1.177 ; control:U3|counter_x[5] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.507     ; 1.668      ;
; -1.113 ; control:U3|counter_x[0] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 2.032      ;
; -1.109 ; control:U3|counter_y[0] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 2.028      ;
; -1.108 ; control:U3|counter_x[0] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 2.027      ;
; -1.101 ; control:U3|counter_x[2] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 2.020      ;
; -1.097 ; control:U3|counter_x[5] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.096     ; 1.999      ;
; -1.091 ; control:U3|counter_y[0] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.423      ;
; -1.082 ; control:U3|counter_x[1] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 2.001      ;
; -1.057 ; control:U3|counter_x[0] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.387      ;
; -1.052 ; control:U3|counter_x[1] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.382      ;
; -1.050 ; control:U3|counter_x[2] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.380      ;
; -1.049 ; control:U3|counter_y[3] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.381      ;
; -1.020 ; control:U3|counter_x[1] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.350      ;
; -1.019 ; control:U3|counter_y[2] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.351      ;
; -0.969 ; control:U3|counter_y[1] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.888      ;
; -0.969 ; control:U3|counter_x[1] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.888      ;
; -0.966 ; control:U3|counter_x[0] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.296      ;
; -0.950 ; control:U3|counter_x[3] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.869      ;
; -0.929 ; control:U3|counter_y[0] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.261      ;
; -0.920 ; control:U3|counter_x[3] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.250      ;
; -0.918 ; control:U3|counter_y[2] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.250      ;
; -0.902 ; control:U3|counter_x[2] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.232      ;
; -0.900 ; control:U3|counter_y[1] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.232      ;
; -0.888 ; control:U3|counter_x[3] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.218      ;
; -0.886 ; control:U3|counter_y[5] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.097     ; 1.787      ;
; -0.883 ; control:U3|counter_x[0] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.802      ;
; -0.879 ; control:U3|counter_y[0] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.798      ;
; -0.867 ; control:U3|counter_x[5] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.096     ; 1.769      ;
; -0.859 ; control:U3|counter_y[6] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.097     ; 1.760      ;
; -0.854 ; control:U3|counter_y[7] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.097     ; 1.755      ;
; -0.848 ; control:U3|counter_y[0] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.767      ;
; -0.848 ; control:U3|counter_x[4] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.767      ;
; -0.844 ; control:U3|counter_x[0] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.763      ;
; -0.840 ; control:U3|counter_y[6] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.097     ; 1.741      ;
; -0.838 ; control:U3|counter_x[6] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.096     ; 1.740      ;
; -0.837 ; control:U3|counter_y[3] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.756      ;
; -0.837 ; control:U3|counter_x[3] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.756      ;
; -0.837 ; control:U3|counter_y[2] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.756      ;
; -0.837 ; control:U3|counter_x[2] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.756      ;
; -0.832 ; control:U3|counter_y[4] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.164      ;
; -0.822 ; control:U3|counter_x[1] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.152      ;
; -0.820 ; control:U3|counter_y[1] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.152      ;
; -0.818 ; control:U3|counter_y[1] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.737      ;
; -0.818 ; control:U3|counter_x[1] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.737      ;
; -0.818 ; control:U3|counter_y[2] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.737      ;
; -0.818 ; control:U3|counter_x[2] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.737      ;
; -0.797 ; control:U3|counter_x[4] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.127      ;
; -0.794 ; control:U3|counter_y[5] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.097     ; 1.695      ;
; -0.768 ; control:U3|counter_y[3] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.100      ;
; -0.748 ; control:U3|counter_y[6] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.097     ; 1.649      ;
; -0.736 ; control:U3|counter_x[0] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.066      ;
; -0.734 ; control:U3|counter_x[5] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.096     ; 1.636      ;
; -0.730 ; control:U3|counter_y[0] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.062      ;
; -0.716 ; control:U3|counter_y[0] ; control:U3|counter_y[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.635      ;
; -0.712 ; control:U3|counter_x[0] ; control:U3|counter_x[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.631      ;
; -0.699 ; control:U3|counter_y[0] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.031      ;
; -0.698 ; control:U3|counter_x[4] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.028      ;
; -0.690 ; control:U3|counter_x[3] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.020      ;
; -0.688 ; control:U3|counter_y[3] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.020      ;
; -0.688 ; control:U3|counter_y[2] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.020      ;
; -0.671 ; control:U3|counter_x[2] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 2.001      ;
; -0.669 ; control:U3|counter_y[1] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.001      ;
; -0.669 ; control:U3|counter_y[2] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 2.001      ;
; -0.661 ; control:U3|counter_y[4] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 1.993      ;
; -0.626 ; control:U3|counter_y[5] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.097     ; 1.527      ;
; -0.597 ; control:U3|counter_x[6] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.096     ; 1.499      ;
; -0.595 ; control:U3|counter_y[2] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.514      ;
; -0.577 ; control:U3|counter_x[2] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.496      ;
; -0.558 ; control:U3|counter_x[7] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 1.888      ;
; -0.537 ; control:U3|counter_y[3] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 1.869      ;
; -0.471 ; control:U3|counter_y[4] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 1.803      ;
; -0.468 ; control:U3|counter_x[4] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.332      ; 1.798      ;
; -0.431 ; control:U3|counter_y[4] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.334      ; 1.763      ;
; -0.380 ; control:U3|counter_x[8] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.096     ; 1.282      ;
; -0.365 ; control:U3|counter_x[7] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.284      ;
; -0.241 ; control:U3|counter_y[4] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.160      ;
; -0.240 ; control:U3|counter_x[0] ; control:U3|counter_x[0] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.159      ;
; -0.234 ; control:U3|counter_y[0] ; control:U3|counter_y[0] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.153      ;
; -0.233 ; control:U3|counter_x[3] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.152      ;
; -0.233 ; control:U3|counter_x[1] ; control:U3|counter_x[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.152      ;
; -0.232 ; control:U3|counter_y[7] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.097     ; 1.133      ;
; -0.215 ; control:U3|counter_y[3] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.134      ;
; -0.215 ; control:U3|counter_y[1] ; control:U3|counter_y[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.134      ;
; -0.213 ; control:U3|counter_x[4] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.079     ; 1.132      ;
; -0.063 ; control:U3|counter_y[8] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.097     ; 0.964      ;
+--------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor:U0|clk_reg_1'                                                                                                         ;
+-------+------------------------------+------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.406 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; vga_controller:U1|v_count[7] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; vga_controller:U1|v_count[6] ; vga_controller:U1|v_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; vga_controller:U1|v_count[3] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; vga_controller:U1|v_count[2] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; vga_controller:U1|v_count[0] ; vga_controller:U1|v_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 0.669      ;
; 0.701 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[1]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.471      ; 1.358      ;
; 0.714 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[3]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.471      ; 1.371      ;
; 0.852 ; vga_controller:U1|v_count[2] ; vga_controller:U1|v_sync     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.504      ; 1.542      ;
; 0.859 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[0]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.471      ; 1.516      ;
; 0.864 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[7]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.471      ; 1.521      ;
; 0.882 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[6]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.471      ; 1.539      ;
; 0.947 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[2]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.471      ; 1.604      ;
; 1.006 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_sync     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.504      ; 1.696      ;
; 1.039 ; vga_controller:U1|v_count[4] ; vga_controller:U1|v_count[4] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 1.303      ;
; 1.155 ; vga_controller:U1|v_count[3] ; vga_controller:U1|v_sync     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.504      ; 1.845      ;
; 1.204 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[4]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.473      ; 1.863      ;
; 1.217 ; vga_controller:U1|v_count[4] ; vga_controller:U1|v_sync     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.506      ; 1.909      ;
; 1.279 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.471      ; 1.936      ;
; 1.313 ; vga_controller:U1|h_count[7] ; vga_controller:U1|column[7]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.506      ; 2.005      ;
; 1.348 ; vga_controller:U1|v_count[6] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 1.611      ;
; 1.373 ; vga_controller:U1|h_count[8] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 1.637      ;
; 1.381 ; vga_controller:U1|h_count[0] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 1.645      ;
; 1.400 ; vga_controller:U1|h_count[2] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 1.664      ;
; 1.446 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 1.710      ;
; 1.447 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 1.711      ;
; 1.452 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.079      ; 1.717      ;
; 1.453 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.079      ; 1.718      ;
; 1.460 ; vga_controller:U1|v_count[5] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 1.723      ;
; 1.472 ; vga_controller:U1|h_count[8] ; vga_controller:U1|column[8]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.505      ; 2.163      ;
; 1.476 ; vga_controller:U1|h_count[7] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.079      ; 1.741      ;
; 1.508 ; vga_controller:U1|h_count[6] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.333     ; 1.361      ;
; 1.509 ; vga_controller:U1|h_count[6] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.333     ; 1.362      ;
; 1.514 ; vga_controller:U1|h_count[6] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.332     ; 1.368      ;
; 1.515 ; vga_controller:U1|h_count[6] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.332     ; 1.369      ;
; 1.516 ; vga_controller:U1|h_count[5] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.470      ; 2.172      ;
; 1.544 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.076      ; 1.806      ;
; 1.544 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.076      ; 1.806      ;
; 1.547 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.076      ; 1.809      ;
; 1.551 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[8]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.506      ; 2.243      ;
; 1.572 ; vga_controller:U1|v_count[0] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 1.835      ;
; 1.575 ; vga_controller:U1|h_count[7] ; vga_controller:U1|column[8]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.506      ; 2.267      ;
; 1.576 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[7]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.506      ; 2.268      ;
; 1.578 ; vga_controller:U1|h_count[6] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.059      ; 1.823      ;
; 1.585 ; vga_controller:U1|v_count[3] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 1.848      ;
; 1.594 ; vga_controller:U1|h_count[7] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.079      ; 1.859      ;
; 1.601 ; vga_controller:U1|v_count[2] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 1.864      ;
; 1.602 ; vga_controller:U1|h_count[8] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 1.865      ;
; 1.603 ; vga_controller:U1|h_count[8] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 1.866      ;
; 1.607 ; vga_controller:U1|h_count[1] ; vga_controller:U1|column[1]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.506      ; 2.299      ;
; 1.610 ; vga_controller:U1|h_count[8] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 1.874      ;
; 1.613 ; vga_controller:U1|h_count[6] ; vga_controller:U1|column[8]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.095      ; 1.894      ;
; 1.631 ; vga_controller:U1|h_count[9] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 1.895      ;
; 1.635 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[8]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.473      ; 2.294      ;
; 1.637 ; vga_controller:U1|v_count[4] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.079      ; 1.902      ;
; 1.638 ; vga_controller:U1|h_count[6] ; vga_controller:U1|column[7]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.095      ; 1.919      ;
; 1.642 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.335     ; 1.493      ;
; 1.642 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.335     ; 1.493      ;
; 1.645 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.335     ; 1.496      ;
; 1.652 ; vga_controller:U1|h_count[0] ; vga_controller:U1|column[0]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.506      ; 2.344      ;
; 1.665 ; vga_controller:U1|h_count[8] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.469      ; 2.320      ;
; 1.686 ; vga_controller:U1|h_count[7] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 1.950      ;
; 1.687 ; vga_controller:U1|h_count[7] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 1.951      ;
; 1.689 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 1.952      ;
; 1.693 ; vga_controller:U1|h_count[8] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.075      ; 1.954      ;
; 1.693 ; vga_controller:U1|h_count[8] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.075      ; 1.954      ;
; 1.696 ; vga_controller:U1|h_count[8] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.075      ; 1.957      ;
; 1.707 ; vga_controller:U1|v_count[0] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 1.970      ;
; 1.714 ; vga_controller:U1|h_count[1] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 1.978      ;
; 1.715 ; vga_controller:U1|v_count[5] ; vga_controller:U1|v_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 1.978      ;
; 1.717 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[9]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.506      ; 2.409      ;
; 1.717 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.076      ; 1.979      ;
; 1.721 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 1.984      ;
; 1.724 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[0]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.506      ; 2.416      ;
; 1.725 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.076      ; 1.987      ;
; 1.725 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.076      ; 1.987      ;
; 1.727 ; vga_controller:U1|h_count[3] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.079      ; 1.992      ;
; 1.732 ; vga_controller:U1|h_count[0] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 1.996      ;
; 1.739 ; vga_controller:U1|v_count[0] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 2.002      ;
; 1.746 ; vga_controller:U1|h_count[2] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.079      ; 2.011      ;
; 1.749 ; vga_controller:U1|h_count[7] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.470      ; 2.405      ;
; 1.751 ; vga_controller:U1|v_count[2] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.077      ; 2.014      ;
; 1.758 ; vga_controller:U1|h_count[8] ; vga_controller:U1|column[7]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.505      ; 2.449      ;
; 1.771 ; vga_controller:U1|h_count[0] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.079      ; 2.036      ;
; 1.772 ; vga_controller:U1|h_count[0] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.079      ; 2.037      ;
; 1.777 ; vga_controller:U1|h_count[7] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.076      ; 2.039      ;
; 1.777 ; vga_controller:U1|h_count[7] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.076      ; 2.039      ;
; 1.779 ; vga_controller:U1|h_count[6] ; vga_controller:U1|column[9]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.095      ; 2.060      ;
; 1.780 ; vga_controller:U1|h_count[7] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.076      ; 2.042      ;
; 1.786 ; vga_controller:U1|h_count[4] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 2.050      ;
; 1.786 ; vga_controller:U1|h_count[6] ; vga_controller:U1|column[0]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.095      ; 2.067      ;
; 1.787 ; vga_controller:U1|h_count[4] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 2.051      ;
; 1.792 ; vga_controller:U1|h_count[4] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.079      ; 2.057      ;
; 1.793 ; vga_controller:U1|h_count[4] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.079      ; 2.058      ;
; 1.806 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[7]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.471      ; 2.463      ;
; 1.815 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.335     ; 1.666      ;
; 1.818 ; vga_controller:U1|v_count[8] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.079      ; 2.083      ;
; 1.822 ; vga_controller:U1|v_count[8] ; vga_controller:U1|v_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.078      ; 2.086      ;
; 1.823 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.335     ; 1.674      ;
; 1.823 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.335     ; 1.674      ;
+-------+------------------------------+------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control:U3|clk_reg_1'                                                                                               ;
+-------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.586 ; control:U3|counter_y[8] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.097      ; 0.869      ;
; 0.642 ; control:U3|counter_y[7] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.097      ; 0.925      ;
; 0.659 ; control:U3|counter_y[4] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 0.924      ;
; 0.660 ; control:U3|counter_y[3] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; control:U3|counter_y[1] ; control:U3|counter_y[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; control:U3|counter_x[4] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 0.925      ;
; 0.663 ; control:U3|counter_x[3] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; control:U3|counter_x[1] ; control:U3|counter_x[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 0.928      ;
; 0.678 ; control:U3|counter_x[0] ; control:U3|counter_x[0] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 0.943      ;
; 0.681 ; control:U3|counter_y[4] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.377      ;
; 0.686 ; control:U3|counter_y[0] ; control:U3|counter_y[0] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 0.951      ;
; 0.686 ; control:U3|counter_y[4] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.382      ;
; 0.693 ; control:U3|counter_x[4] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.386      ;
; 0.696 ; control:U3|counter_x[7] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.389      ;
; 0.793 ; control:U3|counter_y[3] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.489      ;
; 0.793 ; control:U3|counter_x[8] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.096      ; 1.075      ;
; 0.798 ; control:U3|counter_y[3] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.494      ;
; 0.798 ; control:U3|counter_y[2] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.494      ;
; 0.801 ; control:U3|counter_x[3] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.494      ;
; 0.810 ; control:U3|counter_x[7] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.075      ;
; 0.898 ; control:U3|counter_y[4] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.594      ;
; 0.905 ; control:U3|counter_x[4] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.598      ;
; 0.919 ; control:U3|counter_y[1] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.615      ;
; 0.919 ; control:U3|counter_y[2] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.615      ;
; 0.922 ; control:U3|counter_x[2] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.615      ;
; 0.924 ; control:U3|counter_y[1] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.620      ;
; 0.927 ; control:U3|counter_x[1] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.620      ;
; 0.937 ; control:U3|counter_y[0] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.633      ;
; 0.941 ; control:U3|counter_x[0] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.634      ;
; 0.942 ; control:U3|counter_y[0] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.638      ;
; 0.959 ; control:U3|counter_y[7] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.097      ; 1.242      ;
; 0.962 ; control:U3|counter_y[6] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.097      ; 1.245      ;
; 0.977 ; control:U3|counter_y[3] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; control:U3|counter_y[2] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; control:U3|counter_x[3] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; control:U3|counter_x[2] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.242      ;
; 0.986 ; control:U3|counter_x[0] ; control:U3|counter_x[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.251      ;
; 0.986 ; control:U3|counter_x[6] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.096      ; 1.268      ;
; 0.990 ; control:U3|counter_y[0] ; control:U3|counter_y[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.255      ;
; 0.997 ; control:U3|counter_y[5] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.097      ; 1.280      ;
; 0.998 ; control:U3|counter_y[2] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.263      ;
; 1.001 ; control:U3|counter_x[2] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.266      ;
; 1.003 ; control:U3|counter_y[5] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.097      ; 1.286      ;
; 1.010 ; control:U3|counter_y[3] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.706      ;
; 1.010 ; control:U3|counter_y[2] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.706      ;
; 1.013 ; control:U3|counter_x[3] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.706      ;
; 1.022 ; control:U3|counter_y[4] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.718      ;
; 1.028 ; control:U3|counter_x[4] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.721      ;
; 1.083 ; control:U3|counter_x[6] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.096      ; 1.365      ;
; 1.083 ; control:U3|counter_y[6] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.097      ; 1.366      ;
; 1.098 ; control:U3|counter_y[2] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.363      ;
; 1.098 ; control:U3|counter_x[1] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.363      ;
; 1.098 ; control:U3|counter_y[1] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.363      ;
; 1.098 ; control:U3|counter_x[2] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.363      ;
; 1.101 ; control:U3|counter_x[5] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.096      ; 1.383      ;
; 1.103 ; control:U3|counter_y[1] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.368      ;
; 1.103 ; control:U3|counter_x[1] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.368      ;
; 1.106 ; control:U3|counter_x[5] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.096      ; 1.388      ;
; 1.107 ; control:U3|counter_y[6] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.097      ; 1.390      ;
; 1.112 ; control:U3|counter_x[0] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.377      ;
; 1.116 ; control:U3|counter_x[4] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.381      ;
; 1.116 ; control:U3|counter_y[0] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.381      ;
; 1.117 ; control:U3|counter_x[0] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.382      ;
; 1.118 ; control:U3|counter_y[5] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.097      ; 1.401      ;
; 1.121 ; control:U3|counter_y[0] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.386      ;
; 1.134 ; control:U3|counter_y[3] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.830      ;
; 1.136 ; control:U3|counter_y[1] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.832      ;
; 1.136 ; control:U3|counter_x[3] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.829      ;
; 1.136 ; control:U3|counter_x[2] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.829      ;
; 1.139 ; control:U3|counter_x[1] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.832      ;
; 1.139 ; control:U3|counter_x[2] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.832      ;
; 1.153 ; control:U3|counter_x[0] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.846      ;
; 1.154 ; control:U3|counter_y[0] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.850      ;
; 1.224 ; control:U3|counter_x[3] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.489      ;
; 1.229 ; control:U3|counter_x[2] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.494      ;
; 1.260 ; control:U3|counter_y[1] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.956      ;
; 1.260 ; control:U3|counter_y[2] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.956      ;
; 1.262 ; control:U3|counter_x[1] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.955      ;
; 1.276 ; control:U3|counter_x[0] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.507      ; 1.969      ;
; 1.278 ; control:U3|counter_y[0] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.510      ; 1.974      ;
; 1.315 ; control:U3|counter_y[1] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.580      ;
; 1.315 ; control:U3|counter_x[1] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.580      ;
; 1.318 ; control:U3|counter_x[5] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.096      ; 1.600      ;
; 1.329 ; control:U3|counter_x[0] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.594      ;
; 1.333 ; control:U3|counter_y[0] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.598      ;
; 1.350 ; control:U3|counter_x[1] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.615      ;
; 1.364 ; control:U3|counter_x[0] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.079      ; 1.629      ;
; 1.390 ; control:U3|counter_x[6] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; -0.332     ; 1.244      ;
; 1.408 ; control:U3|counter_x[5] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; -0.332     ; 1.262      ;
; 1.459 ; control:U3|counter_y[5] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.097      ; 1.742      ;
+-------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkk'                                                                                                        ;
+-------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; 0.653 ; control:U3|counter_1[15] ; control:U3|counter_1[15] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.920      ;
; 0.654 ; control:U3|counter_1[29] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; control:U3|counter_1[19] ; control:U3|counter_1[19] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; control:U3|counter_1[11] ; control:U3|counter_1[11] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; control:U3|counter_1[3]  ; control:U3|counter_1[3]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; control:U3|counter_1[27] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; control:U3|counter_1[1]  ; control:U3|counter_1[1]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; control:U3|counter_1[6]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; control:U3|counter_1[25] ; control:U3|counter_1[25] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; control:U3|counter_1[22] ; control:U3|counter_1[22] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; control:U3|counter_1[9]  ; control:U3|counter_1[9]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; control:U3|counter_1[23] ; control:U3|counter_1[23] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; control:U3|counter_1[16] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; control:U3|counter_1[14] ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; control:U3|counter_1[12] ; control:U3|counter_1[12] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; control:U3|counter_1[4]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; control:U3|counter_1[2]  ; control:U3|counter_1[2]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; control:U3|counter_1[26] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; control:U3|counter_1[30] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; control:U3|counter_1[28] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; control:U3|counter_1[20] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; control:U3|counter_1[24] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 0.928      ;
; 0.972 ; control:U3|counter_1[15] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.080      ; 1.238      ;
; 0.972 ; control:U3|counter_1[11] ; control:U3|counter_1[12] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; control:U3|counter_1[3]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; control:U3|counter_1[1]  ; control:U3|counter_1[2]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; control:U3|counter_1[29] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; control:U3|counter_1[19] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; control:U3|counter_1[27] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; control:U3|counter_1[25] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; control:U3|counter_1[0]  ; control:U3|counter_1[1]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; control:U3|counter_1[23] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.242      ;
; 0.984 ; control:U3|counter_1[22] ; control:U3|counter_1[23] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.251      ;
; 0.986 ; control:U3|counter_1[14] ; control:U3|counter_1[15] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.253      ;
; 0.986 ; control:U3|counter_1[2]  ; control:U3|counter_1[3]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.253      ;
; 0.987 ; control:U3|counter_1[28] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; control:U3|counter_1[26] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; control:U3|counter_1[24] ; control:U3|counter_1[25] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; control:U3|counter_1[22] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.256      ;
; 0.991 ; control:U3|counter_1[4]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.258      ;
; 0.991 ; control:U3|counter_1[12] ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.258      ;
; 0.991 ; control:U3|counter_1[2]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; control:U3|counter_1[20] ; control:U3|counter_1[22] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; control:U3|counter_1[14] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.080      ; 1.258      ;
; 0.992 ; control:U3|counter_1[28] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; control:U3|counter_1[26] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; control:U3|counter_1[24] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.260      ;
; 1.093 ; control:U3|counter_1[1]  ; control:U3|counter_1[3]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.360      ;
; 1.094 ; control:U3|counter_1[27] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; control:U3|counter_1[9]  ; control:U3|counter_1[11] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; control:U3|counter_1[25] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; control:U3|counter_1[0]  ; control:U3|counter_1[2]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; control:U3|counter_1[23] ; control:U3|counter_1[25] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.363      ;
; 1.098 ; control:U3|counter_1[3]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.365      ;
; 1.098 ; control:U3|counter_1[11] ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.365      ;
; 1.098 ; control:U3|counter_1[1]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.365      ;
; 1.098 ; control:U3|counter_1[19] ; control:U3|counter_1[22] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.365      ;
; 1.099 ; control:U3|counter_1[27] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.366      ;
; 1.100 ; control:U3|counter_1[9]  ; control:U3|counter_1[12] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; control:U3|counter_1[25] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; control:U3|counter_1[23] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; control:U3|counter_1[0]  ; control:U3|counter_1[3]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.368      ;
; 1.109 ; control:U3|counter_1[6]  ; control:U3|counter_1[9]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.376      ;
; 1.110 ; control:U3|counter_1[22] ; control:U3|counter_1[25] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.377      ;
; 1.111 ; control:U3|counter_1[16] ; control:U3|counter_1[19] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.378      ;
; 1.112 ; control:U3|counter_1[12] ; control:U3|counter_1[15] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.379      ;
; 1.113 ; control:U3|counter_1[20] ; control:U3|counter_1[23] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.380      ;
; 1.113 ; control:U3|counter_1[26] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; control:U3|counter_1[24] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.381      ;
; 1.115 ; control:U3|clk_reg_1     ; control:U3|clk_reg_1     ; control:U3|clk_reg_1 ; clkk        ; 0.000        ; 2.987      ; 4.550      ;
; 1.115 ; control:U3|counter_1[22] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.382      ;
; 1.116 ; control:U3|counter_1[16] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.383      ;
; 1.117 ; control:U3|counter_1[2]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.384      ;
; 1.118 ; control:U3|counter_1[20] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.385      ;
; 1.118 ; control:U3|counter_1[12] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.080      ; 1.384      ;
; 1.118 ; control:U3|counter_1[26] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.385      ;
; 1.119 ; control:U3|counter_1[24] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.386      ;
; 1.137 ; control:U3|counter_1[13] ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.404      ;
; 1.137 ; control:U3|counter_1[8]  ; control:U3|counter_1[9]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.404      ;
; 1.138 ; control:U3|counter_1[5]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.405      ;
; 1.172 ; control:U3|counter_1[21] ; control:U3|counter_1[22] ; clkk                 ; clkk        ; 0.000        ; 0.080      ; 1.438      ;
; 1.184 ; control:U3|counter_1[10] ; control:U3|counter_1[11] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.451      ;
; 1.188 ; control:U3|counter_1[18] ; control:U3|counter_1[19] ; clkk                 ; clkk        ; 0.000        ; 0.080      ; 1.454      ;
; 1.189 ; control:U3|counter_1[10] ; control:U3|counter_1[12] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.456      ;
; 1.193 ; control:U3|counter_1[18] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.080      ; 1.459      ;
; 1.219 ; control:U3|counter_1[15] ; control:U3|counter_1[19] ; clkk                 ; clkk        ; 0.000        ; 0.080      ; 1.485      ;
; 1.219 ; control:U3|counter_1[11] ; control:U3|counter_1[15] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.486      ;
; 1.219 ; control:U3|counter_1[19] ; control:U3|counter_1[23] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.486      ;
; 1.221 ; control:U3|counter_1[25] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.488      ;
; 1.222 ; control:U3|counter_1[23] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.489      ;
; 1.222 ; control:U3|counter_1[0]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.489      ;
; 1.224 ; control:U3|counter_1[15] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.080      ; 1.490      ;
; 1.224 ; control:U3|counter_1[1]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.491      ;
; 1.224 ; control:U3|counter_1[19] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.491      ;
; 1.225 ; control:U3|counter_1[11] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.080      ; 1.491      ;
; 1.226 ; control:U3|counter_1[9]  ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.493      ;
; 1.226 ; control:U3|counter_1[25] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.493      ;
; 1.227 ; control:U3|counter_1[23] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.494      ;
; 1.234 ; control:U3|counter_1[31] ; control:U3|counter_1[31] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.501      ;
; 1.235 ; control:U3|counter_1[6]  ; control:U3|counter_1[11] ; clkk                 ; clkk        ; 0.000        ; 0.081      ; 1.502      ;
+-------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clockgen'                                                                                            ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.654 ; divisor:U0|counter_1[15] ; divisor:U0|counter_1[15] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.920      ;
; 0.655 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[19] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; divisor:U0|counter_1[13] ; divisor:U0|counter_1[13] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[11] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[5]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.921      ;
; 0.655 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[3]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.921      ;
; 0.656 ; divisor:U0|counter_1[29] ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; divisor:U0|counter_1[27] ; divisor:U0|counter_1[27] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[21] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[1]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; divisor:U0|counter_1[17] ; divisor:U0|counter_1[17] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[6]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; divisor:U0|counter_1[22] ; divisor:U0|counter_1[22] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[9]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[7]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; divisor:U0|counter_1[23] ; divisor:U0|counter_1[23] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; divisor:U0|counter_1[25] ; divisor:U0|counter_1[25] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; divisor:U0|counter_1[18] ; divisor:U0|counter_1[18] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; divisor:U0|counter_1[16] ; divisor:U0|counter_1[16] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[14] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[4]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[2]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; divisor:U0|counter_1[28] ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; divisor:U0|counter_1[30] ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; divisor:U0|counter_1[20] ; divisor:U0|counter_1[20] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; divisor:U0|counter_1[12] ; divisor:U0|counter_1[12] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; divisor:U0|counter_1[10] ; divisor:U0|counter_1[10] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[8]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; divisor:U0|counter_1[26] ; divisor:U0|counter_1[26] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; divisor:U0|counter_1[24] ; divisor:U0|counter_1[24] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 0.928      ;
; 0.973 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[1]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[6]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; divisor:U0|counter_1[13] ; divisor:U0|counter_1[14] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[4]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[2]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[20] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[12] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.239      ;
; 0.974 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[22] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; divisor:U0|counter_1[17] ; divisor:U0|counter_1[18] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; divisor:U0|counter_1[27] ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; divisor:U0|counter_1[29] ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[10] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[8]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; divisor:U0|counter_1[15] ; divisor:U0|counter_1[16] ; clockgen     ; clockgen    ; 0.000        ; 0.076      ; 1.238      ;
; 0.976 ; divisor:U0|counter_1[25] ; divisor:U0|counter_1[26] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; divisor:U0|counter_1[23] ; divisor:U0|counter_1[24] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.242      ;
; 0.984 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[7]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.250      ;
; 0.985 ; divisor:U0|counter_1[22] ; divisor:U0|counter_1[23] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.251      ;
; 0.987 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[15] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.253      ;
; 0.987 ; divisor:U0|counter_1[18] ; divisor:U0|counter_1[19] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.253      ;
; 0.987 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[5]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.253      ;
; 0.987 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[3]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.253      ;
; 0.987 ; divisor:U0|counter_1[16] ; divisor:U0|counter_1[17] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.253      ;
; 0.988 ; divisor:U0|counter_1[12] ; divisor:U0|counter_1[13] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; divisor:U0|counter_1[10] ; divisor:U0|counter_1[11] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; divisor:U0|counter_1[28] ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; divisor:U0|counter_1[20] ; divisor:U0|counter_1[21] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[9]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; divisor:U0|counter_1[26] ; divisor:U0|counter_1[27] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; divisor:U0|counter_1[24] ; divisor:U0|counter_1[25] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[8]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; divisor:U0|counter_1[22] ; divisor:U0|counter_1[24] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.256      ;
; 0.992 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[6]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.258      ;
; 0.992 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[4]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.258      ;
; 0.992 ; divisor:U0|counter_1[18] ; divisor:U0|counter_1[20] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.258      ;
; 0.992 ; divisor:U0|counter_1[16] ; divisor:U0|counter_1[18] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.258      ;
; 0.993 ; divisor:U0|counter_1[12] ; divisor:U0|counter_1[14] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; divisor:U0|counter_1[10] ; divisor:U0|counter_1[12] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; divisor:U0|counter_1[20] ; divisor:U0|counter_1[22] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; divisor:U0|counter_1[28] ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[10] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; divisor:U0|counter_1[26] ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; divisor:U0|counter_1[24] ; divisor:U0|counter_1[26] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.260      ;
; 0.996 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[16] ; clockgen     ; clockgen    ; 0.000        ; 0.076      ; 1.258      ;
; 1.077 ; divisor:U0|counter_1[31] ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.343      ;
; 1.094 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[2]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.360      ;
; 1.094 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[7]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.360      ;
; 1.094 ; divisor:U0|counter_1[13] ; divisor:U0|counter_1[15] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.360      ;
; 1.094 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[5]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.360      ;
; 1.094 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[3]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.360      ;
; 1.094 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[13] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.360      ;
; 1.094 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[21] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.360      ;
; 1.095 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[23] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.361      ;
; 1.095 ; divisor:U0|counter_1[17] ; divisor:U0|counter_1[19] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.361      ;
; 1.095 ; divisor:U0|counter_1[27] ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.361      ;
; 1.096 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[11] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[9]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; divisor:U0|counter_1[15] ; divisor:U0|counter_1[17] ; clockgen     ; clockgen    ; 0.000        ; 0.076      ; 1.359      ;
; 1.097 ; divisor:U0|counter_1[25] ; divisor:U0|counter_1[27] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; divisor:U0|counter_1[23] ; divisor:U0|counter_1[25] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.363      ;
; 1.099 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[8]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.365      ;
; 1.099 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[6]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.365      ;
; 1.099 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[4]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.365      ;
; 1.099 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[14] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.365      ;
; 1.099 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[22] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.365      ;
; 1.099 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[3]  ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.365      ;
; 1.100 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[24] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.366      ;
; 1.100 ; divisor:U0|counter_1[17] ; divisor:U0|counter_1[20] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.366      ;
; 1.100 ; divisor:U0|counter_1[27] ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[12] ; clockgen     ; clockgen    ; 0.000        ; 0.080      ; 1.367      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                    ;
+------------+-----------------+----------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                                           ;
+------------+-----------------+----------------------+------------------------------------------------+
; 208.99 MHz ; 208.99 MHz      ; clockgen             ;                                                ;
; 213.86 MHz ; 213.86 MHz      ; clkk                 ;                                                ;
; 252.02 MHz ; 252.02 MHz      ; divisor:U0|clk_reg_1 ;                                                ;
; 489.48 MHz ; 437.64 MHz      ; control:U3|clk_reg_1 ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clockgen             ; -3.785 ; -52.941       ;
; clkk                 ; -3.676 ; -57.245       ;
; divisor:U0|clk_reg_1 ; -2.968 ; -98.130       ;
; control:U3|clk_reg_1 ; -1.043 ; -12.678       ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Hold Summary            ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; divisor:U0|clk_reg_1 ; 0.355 ; 0.000         ;
; control:U3|clk_reg_1 ; 0.542 ; 0.000         ;
; clkk                 ; 0.596 ; 0.000         ;
; clockgen             ; 0.598 ; 0.000         ;
+----------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; clkk                 ; -3.000 ; -45.405          ;
; clockgen             ; -3.000 ; -45.405          ;
; divisor:U0|clk_reg_1 ; -1.285 ; -53.970          ;
; control:U3|clk_reg_1 ; -1.285 ; -23.130          ;
+----------------------+--------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clockgen'                                                                                             ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.785 ; divisor:U0|counter_1[7]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.710      ;
; -3.686 ; divisor:U0|counter_1[19] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 4.615      ;
; -3.622 ; divisor:U0|counter_1[5]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.547      ;
; -3.615 ; divisor:U0|counter_1[6]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.540      ;
; -3.597 ; divisor:U0|counter_1[11] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.522      ;
; -3.585 ; divisor:U0|counter_1[8]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.510      ;
; -3.576 ; divisor:U0|counter_1[9]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.501      ;
; -3.558 ; divisor:U0|counter_1[14] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.483      ;
; -3.526 ; divisor:U0|counter_1[0]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.451      ;
; -3.521 ; divisor:U0|counter_1[2]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.446      ;
; -3.450 ; divisor:U0|counter_1[26] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 4.379      ;
; -3.445 ; divisor:U0|counter_1[16] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 4.374      ;
; -3.404 ; divisor:U0|counter_1[24] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 4.333      ;
; -3.401 ; divisor:U0|counter_1[12] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.326      ;
; -3.393 ; divisor:U0|counter_1[25] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 4.322      ;
; -3.369 ; divisor:U0|counter_1[20] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 4.298      ;
; -3.349 ; divisor:U0|counter_1[30] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 4.278      ;
; -3.337 ; divisor:U0|counter_1[3]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.262      ;
; -3.334 ; divisor:U0|counter_1[10] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.259      ;
; -3.310 ; divisor:U0|counter_1[4]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.235      ;
; -3.300 ; divisor:U0|counter_1[31] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.071     ; 4.228      ;
; -3.247 ; divisor:U0|counter_1[13] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.172      ;
; -3.246 ; divisor:U0|counter_1[1]  ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.171      ;
; -3.216 ; divisor:U0|counter_1[18] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 4.145      ;
; -3.188 ; divisor:U0|counter_1[21] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 4.117      ;
; -3.164 ; divisor:U0|counter_1[23] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 4.093      ;
; -3.155 ; divisor:U0|counter_1[29] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 4.084      ;
; -3.124 ; divisor:U0|counter_1[17] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 4.053      ;
; -3.111 ; divisor:U0|counter_1[15] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 4.036      ;
; -3.095 ; divisor:U0|counter_1[27] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 4.024      ;
; -3.029 ; divisor:U0|counter_1[28] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 3.958      ;
; -2.883 ; divisor:U0|counter_1[22] ; divisor:U0|clk_reg_1     ; clockgen     ; clockgen    ; 1.000        ; -0.070     ; 3.812      ;
; -2.865 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 3.790      ;
; -2.692 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 3.617      ;
; -2.653 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 3.578      ;
; -2.573 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 3.498      ;
; -2.551 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 3.483      ;
; -2.538 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 3.463      ;
; -2.458 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 3.383      ;
; -2.418 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 3.343      ;
; -2.365 ; divisor:U0|counter_1[26] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 3.297      ;
; -2.348 ; divisor:U0|counter_1[16] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 3.280      ;
; -2.346 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 3.271      ;
; -2.333 ; divisor:U0|counter_1[24] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 3.265      ;
; -2.325 ; divisor:U0|counter_1[25] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 3.257      ;
; -2.306 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 3.231      ;
; -2.301 ; divisor:U0|counter_1[20] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 3.233      ;
; -2.296 ; divisor:U0|counter_1[30] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 3.228      ;
; -2.276 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.071     ; 3.204      ;
; -2.272 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 3.196      ;
; -2.272 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 3.196      ;
; -2.243 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 3.167      ;
; -2.233 ; divisor:U0|counter_1[31] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.068     ; 3.164      ;
; -2.230 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 3.155      ;
; -2.190 ; divisor:U0|counter_1[10] ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 3.115      ;
; -2.165 ; divisor:U0|counter_1[18] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 3.097      ;
; -2.162 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 3.094      ;
; -2.156 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 3.080      ;
; -2.156 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[27] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 3.080      ;
; -2.153 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 3.077      ;
; -2.134 ; divisor:U0|counter_1[23] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 3.066      ;
; -2.127 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 3.051      ;
; -2.127 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 3.051      ;
; -2.113 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.071     ; 3.041      ;
; -2.112 ; divisor:U0|counter_1[29] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 3.044      ;
; -2.110 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 3.035      ;
; -2.106 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.071     ; 3.034      ;
; -2.079 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.071     ; 3.007      ;
; -2.077 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 3.001      ;
; -2.074 ; divisor:U0|counter_1[12] ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 2.999      ;
; -2.074 ; divisor:U0|counter_1[17] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 3.006      ;
; -2.067 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.071     ; 2.995      ;
; -2.061 ; divisor:U0|counter_1[27] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 2.993      ;
; -2.060 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.984      ;
; -2.058 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.071     ; 2.986      ;
; -2.040 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[26] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.964      ;
; -2.040 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[25] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.964      ;
; -2.040 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.071     ; 2.968      ;
; -2.038 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.962      ;
; -2.037 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.961      ;
; -2.011 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[27] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.935      ;
; -2.011 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[26] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.935      ;
; -2.008 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.071     ; 2.936      ;
; -2.008 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.932      ;
; -2.003 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.071     ; 2.931      ;
; -2.000 ; divisor:U0|counter_1[28] ; divisor:U0|counter_1[0]  ; clockgen     ; clockgen    ; 1.000        ; -0.067     ; 2.932      ;
; -1.993 ; divisor:U0|counter_1[13] ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 2.918      ;
; -1.962 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.886      ;
; -1.961 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.885      ;
; -1.957 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 1.000        ; -0.074     ; 2.882      ;
; -1.945 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.869      ;
; -1.944 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[27] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.868      ;
; -1.926 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.850      ;
; -1.924 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[23] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.848      ;
; -1.924 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[24] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.848      ;
; -1.922 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.846      ;
; -1.921 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[26] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.845      ;
; -1.895 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[25] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.819      ;
; -1.895 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[24] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.819      ;
; -1.893 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 1.000        ; -0.075     ; 2.817      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkk'                                                                                                 ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.676 ; control:U3|counter_1[29] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.603      ;
; -3.624 ; control:U3|counter_1[23] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.551      ;
; -3.546 ; control:U3|counter_1[11] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.473      ;
; -3.511 ; control:U3|counter_1[28] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.438      ;
; -3.484 ; control:U3|counter_1[12] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.411      ;
; -3.480 ; control:U3|counter_1[22] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.407      ;
; -3.473 ; control:U3|counter_1[5]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.073     ; 4.399      ;
; -3.441 ; control:U3|counter_1[1]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.368      ;
; -3.437 ; control:U3|counter_1[27] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.364      ;
; -3.426 ; control:U3|counter_1[4]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.353      ;
; -3.406 ; control:U3|counter_1[17] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.073     ; 4.332      ;
; -3.372 ; control:U3|counter_1[6]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.299      ;
; -3.356 ; control:U3|counter_1[20] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.283      ;
; -3.339 ; control:U3|counter_1[10] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.073     ; 4.265      ;
; -3.307 ; control:U3|counter_1[7]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.073     ; 4.233      ;
; -3.303 ; control:U3|counter_1[15] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.230      ;
; -3.293 ; control:U3|counter_1[25] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.220      ;
; -3.291 ; control:U3|counter_1[18] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.073     ; 4.217      ;
; -3.284 ; control:U3|counter_1[13] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.073     ; 4.210      ;
; -3.264 ; control:U3|counter_1[9]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.191      ;
; -3.253 ; control:U3|counter_1[16] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.180      ;
; -3.228 ; control:U3|counter_1[3]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.155      ;
; -3.224 ; control:U3|counter_1[8]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.073     ; 4.150      ;
; -3.216 ; control:U3|counter_1[31] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.073     ; 4.142      ;
; -3.191 ; control:U3|counter_1[30] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.118      ;
; -3.168 ; control:U3|counter_1[14] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.095      ;
; -3.155 ; control:U3|counter_1[0]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.082      ;
; -3.103 ; control:U3|counter_1[19] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.030      ;
; -3.097 ; control:U3|counter_1[26] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 4.024      ;
; -3.081 ; control:U3|counter_1[21] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.073     ; 4.007      ;
; -3.059 ; control:U3|counter_1[2]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.986      ;
; -3.033 ; control:U3|counter_1[0]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.960      ;
; -2.986 ; control:U3|counter_1[24] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.913      ;
; -2.853 ; control:U3|counter_1[1]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.780      ;
; -2.817 ; control:U3|counter_1[2]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.744      ;
; -2.741 ; control:U3|counter_1[5]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.667      ;
; -2.734 ; control:U3|counter_1[3]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.661      ;
; -2.702 ; control:U3|counter_1[4]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.629      ;
; -2.625 ; control:U3|counter_1[7]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.551      ;
; -2.624 ; control:U3|counter_1[8]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.550      ;
; -2.582 ; control:U3|counter_1[6]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.509      ;
; -2.557 ; control:U3|counter_1[10] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.483      ;
; -2.430 ; control:U3|counter_1[0]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.357      ;
; -2.391 ; control:U3|counter_1[9]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.318      ;
; -2.281 ; control:U3|counter_1[13] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.207      ;
; -2.274 ; control:U3|counter_1[0]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.200      ;
; -2.271 ; control:U3|counter_1[11] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.198      ;
; -2.270 ; control:U3|counter_1[1]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.196      ;
; -2.261 ; control:U3|counter_1[1]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.188      ;
; -2.245 ; control:U3|counter_1[0]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.171      ;
; -2.238 ; control:U3|counter_1[12] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.165      ;
; -2.214 ; control:U3|counter_1[2]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.141      ;
; -2.158 ; control:U3|counter_1[0]  ; control:U3|counter_1[27] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.084      ;
; -2.158 ; control:U3|counter_1[5]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.074     ; 3.083      ;
; -2.154 ; control:U3|counter_1[1]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.080      ;
; -2.151 ; control:U3|counter_1[3]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.077      ;
; -2.149 ; control:U3|counter_1[5]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.075      ;
; -2.142 ; control:U3|counter_1[3]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.069      ;
; -2.129 ; control:U3|counter_1[0]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.055      ;
; -2.125 ; control:U3|counter_1[1]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.051      ;
; -2.121 ; control:U3|counter_1[14] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.048      ;
; -2.102 ; control:U3|counter_1[1]  ; control:U3|counter_1[18] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.029      ;
; -2.100 ; control:U3|counter_1[1]  ; control:U3|counter_1[10] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.027      ;
; -2.099 ; control:U3|counter_1[4]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.026      ;
; -2.096 ; control:U3|counter_1[18] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.022      ;
; -2.080 ; control:U3|counter_1[0]  ; control:U3|counter_1[17] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 3.007      ;
; -2.075 ; control:U3|counter_1[2]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 3.001      ;
; -2.069 ; control:U3|counter_1[17] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.995      ;
; -2.058 ; control:U3|counter_1[2]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.984      ;
; -2.046 ; control:U3|counter_1[0]  ; control:U3|counter_1[18] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 2.973      ;
; -2.044 ; control:U3|counter_1[0]  ; control:U3|counter_1[10] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 2.971      ;
; -2.042 ; control:U3|counter_1[0]  ; control:U3|counter_1[25] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.968      ;
; -2.042 ; control:U3|counter_1[7]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.074     ; 2.967      ;
; -2.042 ; control:U3|counter_1[5]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.074     ; 2.967      ;
; -2.038 ; control:U3|counter_1[1]  ; control:U3|counter_1[26] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.964      ;
; -2.037 ; control:U3|counter_1[15] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 2.964      ;
; -2.035 ; control:U3|counter_1[3]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.961      ;
; -2.033 ; control:U3|counter_1[7]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.959      ;
; -2.032 ; control:U3|counter_1[0]  ; control:U3|counter_1[13] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 2.959      ;
; -2.021 ; control:U3|counter_1[8]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.947      ;
; -2.013 ; control:U3|counter_1[5]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.074     ; 2.938      ;
; -2.013 ; control:U3|counter_1[0]  ; control:U3|counter_1[26] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.939      ;
; -2.009 ; control:U3|counter_1[1]  ; control:U3|counter_1[27] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.935      ;
; -2.006 ; control:U3|counter_1[3]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.932      ;
; -2.005 ; control:U3|counter_1[16] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 2.932      ;
; -1.990 ; control:U3|counter_1[5]  ; control:U3|counter_1[18] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.916      ;
; -1.988 ; control:U3|counter_1[5]  ; control:U3|counter_1[10] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.914      ;
; -1.983 ; control:U3|counter_1[3]  ; control:U3|counter_1[18] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 2.910      ;
; -1.981 ; control:U3|counter_1[3]  ; control:U3|counter_1[10] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 2.908      ;
; -1.979 ; control:U3|counter_1[6]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.072     ; 2.906      ;
; -1.960 ; control:U3|counter_1[4]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.886      ;
; -1.959 ; control:U3|counter_1[2]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.885      ;
; -1.954 ; control:U3|counter_1[10] ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.880      ;
; -1.943 ; control:U3|counter_1[4]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.869      ;
; -1.942 ; control:U3|counter_1[2]  ; control:U3|counter_1[27] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.868      ;
; -1.926 ; control:U3|counter_1[0]  ; control:U3|counter_1[23] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.852      ;
; -1.926 ; control:U3|counter_1[7]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.074     ; 2.851      ;
; -1.926 ; control:U3|counter_1[5]  ; control:U3|counter_1[26] ; clkk         ; clkk        ; 1.000        ; -0.074     ; 2.851      ;
; -1.922 ; control:U3|counter_1[1]  ; control:U3|counter_1[24] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; control:U3|counter_1[3]  ; control:U3|counter_1[26] ; clkk         ; clkk        ; 1.000        ; -0.073     ; 2.845      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor:U0|clk_reg_1'                                                                                                        ;
+--------+------------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; -2.968 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.243      ;
; -2.968 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.243      ;
; -2.968 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.243      ;
; -2.968 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.243      ;
; -2.968 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.243      ;
; -2.968 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.243      ;
; -2.968 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.243      ;
; -2.968 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.243      ;
; -2.968 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.243      ;
; -2.909 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.184      ;
; -2.909 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.184      ;
; -2.909 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.184      ;
; -2.909 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.184      ;
; -2.909 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.184      ;
; -2.909 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.184      ;
; -2.909 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.184      ;
; -2.909 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.184      ;
; -2.909 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.184      ;
; -2.888 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.163      ;
; -2.888 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.163      ;
; -2.888 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.163      ;
; -2.888 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.163      ;
; -2.888 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.163      ;
; -2.888 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.163      ;
; -2.888 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.163      ;
; -2.888 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.163      ;
; -2.888 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.163      ;
; -2.873 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.148      ;
; -2.873 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.148      ;
; -2.873 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.148      ;
; -2.873 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.148      ;
; -2.873 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.148      ;
; -2.873 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.148      ;
; -2.873 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.148      ;
; -2.873 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.148      ;
; -2.873 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.148      ;
; -2.821 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.070     ; 3.750      ;
; -2.801 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.076      ;
; -2.801 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.076      ;
; -2.801 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.076      ;
; -2.801 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.076      ;
; -2.801 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.076      ;
; -2.801 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.076      ;
; -2.801 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.076      ;
; -2.801 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.076      ;
; -2.801 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.076      ;
; -2.795 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 4.072      ;
; -2.795 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 4.072      ;
; -2.795 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 4.072      ;
; -2.795 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 4.072      ;
; -2.795 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 4.072      ;
; -2.795 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 4.072      ;
; -2.795 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 4.072      ;
; -2.795 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 4.072      ;
; -2.795 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 4.072      ;
; -2.774 ; vga_controller:U1|v_count[1] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.069     ; 3.704      ;
; -2.729 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.004      ;
; -2.729 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.004      ;
; -2.729 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.004      ;
; -2.729 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.004      ;
; -2.729 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.004      ;
; -2.729 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.004      ;
; -2.729 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.004      ;
; -2.729 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.004      ;
; -2.729 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 4.004      ;
; -2.723 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 3.998      ;
; -2.723 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 3.998      ;
; -2.723 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 3.998      ;
; -2.723 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 3.998      ;
; -2.723 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 3.998      ;
; -2.723 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 3.998      ;
; -2.723 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 3.998      ;
; -2.723 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 3.998      ;
; -2.723 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.276      ; 3.998      ;
; -2.720 ; vga_controller:U1|h_count[5] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.071     ; 3.648      ;
; -2.699 ; vga_controller:U1|v_count[5] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.069     ; 3.629      ;
; -2.694 ; vga_controller:U1|v_count[0] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.069     ; 3.624      ;
; -2.679 ; vga_controller:U1|v_count[3] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.069     ; 3.609      ;
; -2.669 ; vga_controller:U1|h_count[2] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.070     ; 3.598      ;
; -2.668 ; vga_controller:U1|h_count[3] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.070     ; 3.597      ;
; -2.667 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.305      ; 3.971      ;
; -2.657 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.274      ; 3.930      ;
; -2.657 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.274      ; 3.930      ;
; -2.657 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.274      ; 3.930      ;
; -2.657 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.274      ; 3.930      ;
; -2.657 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.274      ; 3.930      ;
; -2.657 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.274      ; 3.930      ;
; -2.657 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.274      ; 3.930      ;
; -2.657 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.274      ; 3.930      ;
; -2.657 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.274      ; 3.930      ;
; -2.639 ; vga_controller:U1|h_count[1] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.070     ; 3.568      ;
; -2.607 ; vga_controller:U1|v_count[2] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.069     ; 3.537      ;
; -2.607 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 3.884      ;
; -2.607 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 3.884      ;
; -2.607 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 3.884      ;
; -2.607 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 3.884      ;
; -2.607 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 3.884      ;
; -2.607 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 3.884      ;
; -2.607 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 3.884      ;
; -2.607 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.278      ; 3.884      ;
+--------+------------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control:U3|clk_reg_1'                                                                                                ;
+--------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.043 ; control:U3|counter_x[6] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.464     ; 1.578      ;
; -1.026 ; control:U3|counter_y[5] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.939      ;
; -0.971 ; control:U3|counter_y[1] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.900      ;
; -0.971 ; control:U3|counter_x[1] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.900      ;
; -0.963 ; control:U3|counter_x[5] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.464     ; 1.498      ;
; -0.941 ; control:U3|counter_y[1] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 2.251      ;
; -0.897 ; control:U3|counter_x[0] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.826      ;
; -0.893 ; control:U3|counter_x[0] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.822      ;
; -0.892 ; control:U3|counter_x[5] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.805      ;
; -0.892 ; control:U3|counter_y[0] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.821      ;
; -0.879 ; control:U3|counter_x[2] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.808      ;
; -0.862 ; control:U3|counter_y[0] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 2.172      ;
; -0.849 ; control:U3|counter_x[1] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.778      ;
; -0.842 ; control:U3|counter_x[0] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 2.149      ;
; -0.828 ; control:U3|counter_x[2] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 2.135      ;
; -0.825 ; control:U3|counter_y[3] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 2.135      ;
; -0.825 ; control:U3|counter_x[1] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 2.132      ;
; -0.800 ; control:U3|counter_x[1] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 2.107      ;
; -0.799 ; control:U3|counter_y[2] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 2.109      ;
; -0.762 ; control:U3|counter_y[1] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.691      ;
; -0.762 ; control:U3|counter_x[1] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.691      ;
; -0.751 ; control:U3|counter_x[0] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 2.058      ;
; -0.733 ; control:U3|counter_x[3] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.662      ;
; -0.725 ; control:U3|counter_y[0] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 2.035      ;
; -0.709 ; control:U3|counter_x[3] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 2.016      ;
; -0.707 ; control:U3|counter_y[2] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 2.017      ;
; -0.698 ; control:U3|counter_y[5] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.611      ;
; -0.689 ; control:U3|counter_x[2] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 1.996      ;
; -0.688 ; control:U3|counter_x[0] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.617      ;
; -0.685 ; control:U3|counter_y[1] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.995      ;
; -0.684 ; control:U3|counter_x[3] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 1.991      ;
; -0.683 ; control:U3|counter_x[5] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.596      ;
; -0.683 ; control:U3|counter_y[0] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.612      ;
; -0.666 ; control:U3|counter_y[6] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.579      ;
; -0.665 ; control:U3|counter_y[0] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.594      ;
; -0.665 ; control:U3|counter_x[4] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.594      ;
; -0.662 ; control:U3|counter_y[7] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.575      ;
; -0.661 ; control:U3|counter_x[0] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.590      ;
; -0.647 ; control:U3|counter_y[2] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.576      ;
; -0.647 ; control:U3|counter_x[2] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.576      ;
; -0.646 ; control:U3|counter_y[3] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.575      ;
; -0.646 ; control:U3|counter_x[3] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.575      ;
; -0.637 ; control:U3|counter_y[6] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.550      ;
; -0.636 ; control:U3|counter_x[6] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.549      ;
; -0.635 ; control:U3|counter_y[4] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.945      ;
; -0.618 ; control:U3|counter_y[2] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.547      ;
; -0.618 ; control:U3|counter_x[2] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.547      ;
; -0.617 ; control:U3|counter_y[1] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.546      ;
; -0.617 ; control:U3|counter_x[1] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.546      ;
; -0.616 ; control:U3|counter_x[1] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 1.923      ;
; -0.614 ; control:U3|counter_x[4] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 1.921      ;
; -0.613 ; control:U3|counter_y[1] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.923      ;
; -0.610 ; control:U3|counter_y[5] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.523      ;
; -0.573 ; control:U3|counter_y[6] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.486      ;
; -0.569 ; control:U3|counter_x[5] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.482      ;
; -0.569 ; control:U3|counter_y[3] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.879      ;
; -0.549 ; control:U3|counter_y[0] ; control:U3|counter_y[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.478      ;
; -0.545 ; control:U3|counter_x[0] ; control:U3|counter_x[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.474      ;
; -0.542 ; control:U3|counter_x[0] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 1.849      ;
; -0.534 ; control:U3|counter_y[0] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.844      ;
; -0.516 ; control:U3|counter_y[0] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.826      ;
; -0.514 ; control:U3|counter_x[4] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 1.821      ;
; -0.500 ; control:U3|counter_x[3] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 1.807      ;
; -0.498 ; control:U3|counter_y[2] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.808      ;
; -0.497 ; control:U3|counter_y[3] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.807      ;
; -0.489 ; control:U3|counter_y[4] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.799      ;
; -0.472 ; control:U3|counter_x[2] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 1.779      ;
; -0.469 ; control:U3|counter_y[2] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.779      ;
; -0.468 ; control:U3|counter_y[1] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.778      ;
; -0.465 ; control:U3|counter_y[5] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.378      ;
; -0.439 ; control:U3|counter_x[6] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.352      ;
; -0.435 ; control:U3|counter_y[2] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.364      ;
; -0.421 ; control:U3|counter_x[2] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.350      ;
; -0.381 ; control:U3|counter_x[7] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 1.688      ;
; -0.352 ; control:U3|counter_y[3] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.662      ;
; -0.307 ; control:U3|counter_y[4] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.617      ;
; -0.305 ; control:U3|counter_x[4] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.308      ; 1.612      ;
; -0.280 ; control:U3|counter_y[4] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.311      ; 1.590      ;
; -0.236 ; control:U3|counter_x[8] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.149      ;
; -0.222 ; control:U3|counter_x[7] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.151      ;
; -0.111 ; control:U3|counter_x[0] ; control:U3|counter_x[0] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.040      ;
; -0.111 ; control:U3|counter_y[4] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.040      ;
; -0.111 ; control:U3|counter_y[7] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 1.024      ;
; -0.109 ; control:U3|counter_x[3] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.038      ;
; -0.109 ; control:U3|counter_x[1] ; control:U3|counter_x[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.038      ;
; -0.106 ; control:U3|counter_y[0] ; control:U3|counter_y[0] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.035      ;
; -0.095 ; control:U3|counter_y[3] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.024      ;
; -0.095 ; control:U3|counter_y[1] ; control:U3|counter_y[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.024      ;
; -0.089 ; control:U3|counter_x[4] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.070     ; 1.018      ;
; 0.045  ; control:U3|counter_y[8] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.086     ; 0.868      ;
+--------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor:U0|clk_reg_1'                                                                                                          ;
+-------+------------------------------+------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.355 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:U1|v_count[7] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:U1|v_count[6] ; vga_controller:U1|v_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:U1|v_count[3] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:U1|v_count[2] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:U1|v_count[0] ; vga_controller:U1|v_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 0.597      ;
; 0.622 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[1]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.431      ; 1.224      ;
; 0.632 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[3]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.431      ; 1.234      ;
; 0.745 ; vga_controller:U1|v_count[2] ; vga_controller:U1|v_sync     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.462      ; 1.378      ;
; 0.762 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[0]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.431      ; 1.364      ;
; 0.768 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[7]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.431      ; 1.370      ;
; 0.784 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[6]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.431      ; 1.386      ;
; 0.838 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[2]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.431      ; 1.440      ;
; 0.876 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_sync     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.462      ; 1.509      ;
; 0.953 ; vga_controller:U1|v_count[4] ; vga_controller:U1|v_count[4] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.195      ;
; 1.024 ; vga_controller:U1|v_count[3] ; vga_controller:U1|v_sync     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.462      ; 1.657      ;
; 1.110 ; vga_controller:U1|v_count[4] ; vga_controller:U1|v_sync     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.464      ; 1.745      ;
; 1.121 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[4]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.433      ; 1.725      ;
; 1.171 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.431      ; 1.773      ;
; 1.211 ; vga_controller:U1|h_count[7] ; vga_controller:U1|column[7]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.465      ; 1.847      ;
; 1.213 ; vga_controller:U1|v_count[6] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.455      ;
; 1.235 ; vga_controller:U1|h_count[8] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.477      ;
; 1.247 ; vga_controller:U1|h_count[0] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.070      ; 1.488      ;
; 1.254 ; vga_controller:U1|h_count[2] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.070      ; 1.495      ;
; 1.304 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.070      ; 1.545      ;
; 1.305 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.070      ; 1.546      ;
; 1.308 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.550      ;
; 1.309 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.551      ;
; 1.314 ; vga_controller:U1|v_count[5] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.556      ;
; 1.331 ; vga_controller:U1|h_count[7] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.573      ;
; 1.346 ; vga_controller:U1|h_count[8] ; vga_controller:U1|column[8]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.465      ; 1.982      ;
; 1.365 ; vga_controller:U1|h_count[5] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.428      ; 1.964      ;
; 1.380 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.068      ; 1.619      ;
; 1.380 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.068      ; 1.619      ;
; 1.382 ; vga_controller:U1|h_count[6] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.308     ; 1.245      ;
; 1.383 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.068      ; 1.622      ;
; 1.383 ; vga_controller:U1|h_count[6] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.308     ; 1.246      ;
; 1.388 ; vga_controller:U1|h_count[6] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.307     ; 1.252      ;
; 1.388 ; vga_controller:U1|h_count[6] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.307     ; 1.252      ;
; 1.410 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[8]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.465      ; 2.046      ;
; 1.423 ; vga_controller:U1|v_count[3] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.665      ;
; 1.430 ; vga_controller:U1|v_count[0] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.672      ;
; 1.431 ; vga_controller:U1|h_count[7] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.673      ;
; 1.434 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[7]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.465      ; 2.070      ;
; 1.434 ; vga_controller:U1|v_count[2] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.676      ;
; 1.442 ; vga_controller:U1|h_count[7] ; vga_controller:U1|column[8]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.465      ; 2.078      ;
; 1.444 ; vga_controller:U1|h_count[1] ; vga_controller:U1|column[1]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.465      ; 2.080      ;
; 1.444 ; vga_controller:U1|h_count[9] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.686      ;
; 1.451 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[8]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.433      ; 2.055      ;
; 1.451 ; vga_controller:U1|h_count[6] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.050      ; 1.672      ;
; 1.457 ; vga_controller:U1|h_count[8] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.070      ; 1.698      ;
; 1.458 ; vga_controller:U1|h_count[8] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.070      ; 1.699      ;
; 1.462 ; vga_controller:U1|h_count[8] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.704      ;
; 1.468 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.310     ; 1.329      ;
; 1.468 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.310     ; 1.329      ;
; 1.471 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.310     ; 1.332      ;
; 1.475 ; vga_controller:U1|h_count[6] ; vga_controller:U1|column[8]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.087      ; 1.733      ;
; 1.477 ; vga_controller:U1|v_count[4] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.073      ; 1.721      ;
; 1.488 ; vga_controller:U1|h_count[0] ; vga_controller:U1|column[0]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.465      ; 2.124      ;
; 1.499 ; vga_controller:U1|h_count[6] ; vga_controller:U1|column[7]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.087      ; 1.757      ;
; 1.513 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.755      ;
; 1.518 ; vga_controller:U1|h_count[8] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.428      ; 2.117      ;
; 1.523 ; vga_controller:U1|h_count[7] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.070      ; 1.764      ;
; 1.524 ; vga_controller:U1|h_count[7] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.070      ; 1.765      ;
; 1.527 ; vga_controller:U1|v_count[0] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.769      ;
; 1.530 ; vga_controller:U1|h_count[1] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.070      ; 1.771      ;
; 1.533 ; vga_controller:U1|h_count[8] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.068      ; 1.772      ;
; 1.533 ; vga_controller:U1|h_count[8] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.068      ; 1.772      ;
; 1.535 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.068      ; 1.774      ;
; 1.536 ; vga_controller:U1|h_count[8] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.068      ; 1.775      ;
; 1.539 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[9]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.465      ; 2.175      ;
; 1.542 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.068      ; 1.781      ;
; 1.543 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.068      ; 1.782      ;
; 1.545 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[0]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.465      ; 2.181      ;
; 1.547 ; vga_controller:U1|h_count[0] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.070      ; 1.788      ;
; 1.548 ; vga_controller:U1|h_count[3] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.790      ;
; 1.556 ; vga_controller:U1|v_count[5] ; vga_controller:U1|v_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.798      ;
; 1.565 ; vga_controller:U1|h_count[2] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.807      ;
; 1.580 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.822      ;
; 1.581 ; vga_controller:U1|v_count[2] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.823      ;
; 1.584 ; vga_controller:U1|h_count[7] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.428      ; 2.183      ;
; 1.593 ; vga_controller:U1|h_count[8] ; vga_controller:U1|column[7]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.465      ; 2.229      ;
; 1.594 ; vga_controller:U1|v_count[0] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.836      ;
; 1.599 ; vga_controller:U1|h_count[7] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.068      ; 1.838      ;
; 1.599 ; vga_controller:U1|h_count[7] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.068      ; 1.838      ;
; 1.601 ; vga_controller:U1|h_count[0] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.843      ;
; 1.602 ; vga_controller:U1|h_count[0] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.844      ;
; 1.602 ; vga_controller:U1|h_count[7] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.068      ; 1.841      ;
; 1.613 ; vga_controller:U1|v_count[8] ; vga_controller:U1|v_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.071      ; 1.855      ;
; 1.623 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.310     ; 1.484      ;
; 1.626 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[7]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.431      ; 2.228      ;
; 1.627 ; vga_controller:U1|h_count[6] ; vga_controller:U1|column[9]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.087      ; 1.885      ;
; 1.628 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[6]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.465      ; 2.264      ;
; 1.630 ; vga_controller:U1|h_count[4] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.070      ; 1.871      ;
; 1.630 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.310     ; 1.491      ;
; 1.631 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.464      ; 2.266      ;
; 1.631 ; vga_controller:U1|h_count[4] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.070      ; 1.872      ;
; 1.631 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.310     ; 1.492      ;
; 1.633 ; vga_controller:U1|h_count[6] ; vga_controller:U1|column[0]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.087      ; 1.891      ;
; 1.636 ; vga_controller:U1|v_count[8] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.073      ; 1.880      ;
+-------+------------------------------+------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control:U3|clk_reg_1'                                                                                                ;
+-------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.542 ; control:U3|counter_y[8] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 0.799      ;
; 0.588 ; control:U3|counter_y[7] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 0.845      ;
; 0.602 ; control:U3|counter_y[4] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 0.843      ;
; 0.603 ; control:U3|counter_y[4] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.241      ;
; 0.605 ; control:U3|counter_y[3] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; control:U3|counter_y[1] ; control:U3|counter_y[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 0.846      ;
; 0.605 ; control:U3|counter_x[4] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 0.846      ;
; 0.607 ; control:U3|counter_x[3] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 0.848      ;
; 0.607 ; control:U3|counter_x[1] ; control:U3|counter_x[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 0.848      ;
; 0.614 ; control:U3|counter_y[4] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.252      ;
; 0.621 ; control:U3|counter_x[0] ; control:U3|counter_x[0] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 0.862      ;
; 0.622 ; control:U3|counter_x[4] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.257      ;
; 0.628 ; control:U3|counter_y[0] ; control:U3|counter_y[0] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 0.869      ;
; 0.644 ; control:U3|counter_x[7] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.279      ;
; 0.704 ; control:U3|counter_y[3] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.342      ;
; 0.715 ; control:U3|counter_y[3] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.353      ;
; 0.715 ; control:U3|counter_y[2] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.353      ;
; 0.718 ; control:U3|counter_x[3] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.353      ;
; 0.736 ; control:U3|counter_x[8] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 0.993      ;
; 0.753 ; control:U3|counter_x[7] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 0.994      ;
; 0.809 ; control:U3|counter_y[4] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.447      ;
; 0.814 ; control:U3|counter_y[1] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.452      ;
; 0.814 ; control:U3|counter_y[2] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.452      ;
; 0.817 ; control:U3|counter_x[4] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.452      ;
; 0.817 ; control:U3|counter_x[2] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.452      ;
; 0.825 ; control:U3|counter_y[1] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.463      ;
; 0.828 ; control:U3|counter_x[1] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.463      ;
; 0.828 ; control:U3|counter_y[0] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.466      ;
; 0.837 ; control:U3|counter_x[0] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.472      ;
; 0.839 ; control:U3|counter_y[0] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.477      ;
; 0.875 ; control:U3|counter_y[7] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 1.132      ;
; 0.879 ; control:U3|counter_y[6] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 1.136      ;
; 0.890 ; control:U3|counter_x[0] ; control:U3|counter_x[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.131      ;
; 0.892 ; control:U3|counter_y[3] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.133      ;
; 0.892 ; control:U3|counter_y[2] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.133      ;
; 0.892 ; control:U3|counter_x[3] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.133      ;
; 0.892 ; control:U3|counter_x[2] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.133      ;
; 0.895 ; control:U3|counter_y[0] ; control:U3|counter_y[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.136      ;
; 0.898 ; control:U3|counter_x[6] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 1.155      ;
; 0.906 ; control:U3|counter_y[5] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 1.163      ;
; 0.910 ; control:U3|counter_y[2] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.151      ;
; 0.910 ; control:U3|counter_y[3] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.548      ;
; 0.910 ; control:U3|counter_y[2] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.548      ;
; 0.912 ; control:U3|counter_x[2] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.153      ;
; 0.912 ; control:U3|counter_y[5] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 1.169      ;
; 0.913 ; control:U3|counter_x[3] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.548      ;
; 0.923 ; control:U3|counter_y[4] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.561      ;
; 0.930 ; control:U3|counter_x[4] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.565      ;
; 0.977 ; control:U3|counter_x[6] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 1.234      ;
; 0.978 ; control:U3|counter_y[6] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 1.235      ;
; 0.991 ; control:U3|counter_y[2] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.232      ;
; 0.991 ; control:U3|counter_y[1] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.232      ;
; 0.991 ; control:U3|counter_x[2] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.232      ;
; 0.991 ; control:U3|counter_x[1] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.232      ;
; 0.991 ; control:U3|counter_x[5] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 1.248      ;
; 1.000 ; control:U3|counter_x[0] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.241      ;
; 1.002 ; control:U3|counter_y[1] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.243      ;
; 1.002 ; control:U3|counter_x[1] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.243      ;
; 1.005 ; control:U3|counter_y[5] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 1.262      ;
; 1.005 ; control:U3|counter_x[4] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.246      ;
; 1.005 ; control:U3|counter_y[0] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.246      ;
; 1.009 ; control:U3|counter_x[5] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 1.266      ;
; 1.011 ; control:U3|counter_y[6] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 1.268      ;
; 1.011 ; control:U3|counter_x[0] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.252      ;
; 1.016 ; control:U3|counter_y[0] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.257      ;
; 1.020 ; control:U3|counter_y[1] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.658      ;
; 1.023 ; control:U3|counter_x[1] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.658      ;
; 1.023 ; control:U3|counter_x[2] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.658      ;
; 1.024 ; control:U3|counter_y[3] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.662      ;
; 1.026 ; control:U3|counter_x[3] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.661      ;
; 1.026 ; control:U3|counter_x[2] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.661      ;
; 1.032 ; control:U3|counter_x[0] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.667      ;
; 1.034 ; control:U3|counter_y[0] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.672      ;
; 1.101 ; control:U3|counter_x[3] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.342      ;
; 1.112 ; control:U3|counter_x[2] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.353      ;
; 1.134 ; control:U3|counter_y[1] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.772      ;
; 1.134 ; control:U3|counter_y[2] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.772      ;
; 1.136 ; control:U3|counter_x[1] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.771      ;
; 1.145 ; control:U3|counter_x[0] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.464      ; 1.780      ;
; 1.148 ; control:U3|counter_y[0] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.467      ; 1.786      ;
; 1.197 ; control:U3|counter_y[1] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.438      ;
; 1.197 ; control:U3|counter_x[1] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.438      ;
; 1.197 ; control:U3|counter_x[5] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 1.454      ;
; 1.206 ; control:U3|counter_x[0] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.447      ;
; 1.211 ; control:U3|counter_x[1] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.452      ;
; 1.211 ; control:U3|counter_y[0] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.452      ;
; 1.220 ; control:U3|counter_x[0] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.070      ; 1.461      ;
; 1.272 ; control:U3|counter_x[6] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; -0.308     ; 1.135      ;
; 1.286 ; control:U3|counter_x[5] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; -0.308     ; 1.149      ;
; 1.325 ; control:U3|counter_y[5] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.086      ; 1.582      ;
+-------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkk'                                                                                                         ;
+-------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; 0.596 ; control:U3|counter_1[15] ; control:U3|counter_1[15] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.840      ;
; 0.597 ; control:U3|counter_1[29] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; control:U3|counter_1[19] ; control:U3|counter_1[19] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; control:U3|counter_1[11] ; control:U3|counter_1[11] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.841      ;
; 0.597 ; control:U3|counter_1[3]  ; control:U3|counter_1[3]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.841      ;
; 0.598 ; control:U3|counter_1[27] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; control:U3|counter_1[6]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; control:U3|counter_1[22] ; control:U3|counter_1[22] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; control:U3|counter_1[1]  ; control:U3|counter_1[1]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.843      ;
; 0.601 ; control:U3|counter_1[9]  ; control:U3|counter_1[9]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; control:U3|counter_1[25] ; control:U3|counter_1[25] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; control:U3|counter_1[23] ; control:U3|counter_1[23] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; control:U3|counter_1[16] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; control:U3|counter_1[14] ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; control:U3|counter_1[4]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; control:U3|counter_1[2]  ; control:U3|counter_1[2]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; control:U3|counter_1[26] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; control:U3|counter_1[30] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; control:U3|counter_1[28] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; control:U3|counter_1[20] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; control:U3|counter_1[12] ; control:U3|counter_1[12] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.847      ;
; 0.604 ; control:U3|counter_1[24] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 0.848      ;
; 0.882 ; control:U3|counter_1[15] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.126      ;
; 0.883 ; control:U3|counter_1[3]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.127      ;
; 0.883 ; control:U3|counter_1[29] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.127      ;
; 0.883 ; control:U3|counter_1[19] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.127      ;
; 0.883 ; control:U3|counter_1[11] ; control:U3|counter_1[12] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.127      ;
; 0.884 ; control:U3|counter_1[27] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.128      ;
; 0.886 ; control:U3|counter_1[1]  ; control:U3|counter_1[2]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.130      ;
; 0.887 ; control:U3|counter_1[22] ; control:U3|counter_1[23] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.131      ;
; 0.889 ; control:U3|counter_1[0]  ; control:U3|counter_1[1]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; control:U3|counter_1[25] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; control:U3|counter_1[23] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.133      ;
; 0.890 ; control:U3|counter_1[14] ; control:U3|counter_1[15] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.134      ;
; 0.890 ; control:U3|counter_1[2]  ; control:U3|counter_1[3]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.134      ;
; 0.891 ; control:U3|counter_1[28] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.135      ;
; 0.891 ; control:U3|counter_1[26] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.135      ;
; 0.892 ; control:U3|counter_1[24] ; control:U3|counter_1[25] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.136      ;
; 0.898 ; control:U3|counter_1[22] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.142      ;
; 0.901 ; control:U3|counter_1[4]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.145      ;
; 0.901 ; control:U3|counter_1[14] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.145      ;
; 0.901 ; control:U3|counter_1[2]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.145      ;
; 0.902 ; control:U3|counter_1[20] ; control:U3|counter_1[22] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.146      ;
; 0.902 ; control:U3|counter_1[12] ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.146      ;
; 0.902 ; control:U3|counter_1[28] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.146      ;
; 0.902 ; control:U3|counter_1[26] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.146      ;
; 0.903 ; control:U3|counter_1[24] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.147      ;
; 0.983 ; control:U3|counter_1[27] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.227      ;
; 0.985 ; control:U3|counter_1[1]  ; control:U3|counter_1[3]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.229      ;
; 0.987 ; control:U3|counter_1[9]  ; control:U3|counter_1[11] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.231      ;
; 0.988 ; control:U3|counter_1[25] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.232      ;
; 0.988 ; control:U3|counter_1[23] ; control:U3|counter_1[25] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.232      ;
; 0.988 ; control:U3|counter_1[0]  ; control:U3|counter_1[2]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.232      ;
; 0.993 ; control:U3|counter_1[3]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.237      ;
; 0.993 ; control:U3|counter_1[19] ; control:U3|counter_1[22] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.237      ;
; 0.993 ; control:U3|counter_1[11] ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.237      ;
; 0.994 ; control:U3|counter_1[27] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.238      ;
; 0.996 ; control:U3|counter_1[6]  ; control:U3|counter_1[9]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.240      ;
; 0.996 ; control:U3|counter_1[1]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.240      ;
; 0.997 ; control:U3|counter_1[22] ; control:U3|counter_1[25] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.241      ;
; 0.998 ; control:U3|counter_1[9]  ; control:U3|counter_1[12] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.242      ;
; 0.999 ; control:U3|counter_1[25] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.243      ;
; 0.999 ; control:U3|counter_1[23] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.243      ;
; 0.999 ; control:U3|counter_1[0]  ; control:U3|counter_1[3]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.243      ;
; 1.000 ; control:U3|counter_1[16] ; control:U3|counter_1[19] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.244      ;
; 1.001 ; control:U3|counter_1[20] ; control:U3|counter_1[23] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.245      ;
; 1.001 ; control:U3|counter_1[12] ; control:U3|counter_1[15] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.245      ;
; 1.001 ; control:U3|counter_1[26] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.245      ;
; 1.002 ; control:U3|counter_1[24] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.246      ;
; 1.008 ; control:U3|counter_1[22] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.252      ;
; 1.011 ; control:U3|counter_1[16] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.255      ;
; 1.011 ; control:U3|counter_1[2]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.255      ;
; 1.012 ; control:U3|counter_1[20] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.256      ;
; 1.012 ; control:U3|counter_1[12] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.256      ;
; 1.012 ; control:U3|counter_1[26] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.256      ;
; 1.013 ; control:U3|counter_1[24] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.257      ;
; 1.030 ; control:U3|clk_reg_1     ; control:U3|clk_reg_1     ; control:U3|clk_reg_1 ; clkk        ; 0.000        ; 2.708      ; 4.152      ;
; 1.038 ; control:U3|counter_1[8]  ; control:U3|counter_1[9]  ; clkk                 ; clkk        ; 0.000        ; 0.072      ; 1.281      ;
; 1.047 ; control:U3|counter_1[5]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.072      ; 1.290      ;
; 1.050 ; control:U3|counter_1[13] ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.072      ; 1.293      ;
; 1.066 ; control:U3|counter_1[10] ; control:U3|counter_1[11] ; clkk                 ; clkk        ; 0.000        ; 0.072      ; 1.309      ;
; 1.067 ; control:U3|counter_1[18] ; control:U3|counter_1[19] ; clkk                 ; clkk        ; 0.000        ; 0.072      ; 1.310      ;
; 1.082 ; control:U3|counter_1[21] ; control:U3|counter_1[22] ; clkk                 ; clkk        ; 0.000        ; 0.072      ; 1.325      ;
; 1.091 ; control:U3|counter_1[15] ; control:U3|counter_1[19] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.335      ;
; 1.092 ; control:U3|counter_1[19] ; control:U3|counter_1[23] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.336      ;
; 1.092 ; control:U3|counter_1[11] ; control:U3|counter_1[15] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.336      ;
; 1.096 ; control:U3|counter_1[10] ; control:U3|counter_1[12] ; clkk                 ; clkk        ; 0.000        ; 0.072      ; 1.339      ;
; 1.098 ; control:U3|counter_1[25] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.342      ;
; 1.098 ; control:U3|counter_1[23] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.342      ;
; 1.098 ; control:U3|counter_1[0]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.342      ;
; 1.099 ; control:U3|counter_1[18] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.072      ; 1.342      ;
; 1.102 ; control:U3|counter_1[15] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.346      ;
; 1.103 ; control:U3|counter_1[19] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.347      ;
; 1.103 ; control:U3|counter_1[11] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.347      ;
; 1.106 ; control:U3|counter_1[6]  ; control:U3|counter_1[11] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.350      ;
; 1.106 ; control:U3|counter_1[1]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.350      ;
; 1.107 ; control:U3|counter_1[22] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.351      ;
; 1.108 ; control:U3|counter_1[9]  ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.352      ;
; 1.109 ; control:U3|counter_1[25] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.353      ;
; 1.109 ; control:U3|counter_1[23] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.073      ; 1.353      ;
+-------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clockgen'                                                                                             ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.598 ; divisor:U0|counter_1[15] ; divisor:U0|counter_1[15] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.840      ;
; 0.599 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[19] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; divisor:U0|counter_1[13] ; divisor:U0|counter_1[13] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[11] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[5]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[3]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.841      ;
; 0.600 ; divisor:U0|counter_1[29] ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; divisor:U0|counter_1[27] ; divisor:U0|counter_1[27] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[21] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[6]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.842      ;
; 0.601 ; divisor:U0|counter_1[22] ; divisor:U0|counter_1[22] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[1]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; divisor:U0|counter_1[17] ; divisor:U0|counter_1[17] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.844      ;
; 0.603 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[9]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[7]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.845      ;
; 0.604 ; divisor:U0|counter_1[23] ; divisor:U0|counter_1[23] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; divisor:U0|counter_1[25] ; divisor:U0|counter_1[25] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; divisor:U0|counter_1[18] ; divisor:U0|counter_1[18] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; divisor:U0|counter_1[16] ; divisor:U0|counter_1[16] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[14] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[4]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[2]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; divisor:U0|counter_1[28] ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; divisor:U0|counter_1[30] ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; divisor:U0|counter_1[20] ; divisor:U0|counter_1[20] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; divisor:U0|counter_1[12] ; divisor:U0|counter_1[12] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; divisor:U0|counter_1[10] ; divisor:U0|counter_1[10] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[8]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; divisor:U0|counter_1[26] ; divisor:U0|counter_1[26] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; divisor:U0|counter_1[24] ; divisor:U0|counter_1[24] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 0.848      ;
; 0.885 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[6]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.127      ;
; 0.885 ; divisor:U0|counter_1[13] ; divisor:U0|counter_1[14] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.127      ;
; 0.885 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[4]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.127      ;
; 0.885 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[20] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.127      ;
; 0.885 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[12] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.127      ;
; 0.886 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[22] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; divisor:U0|counter_1[27] ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; divisor:U0|counter_1[29] ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.128      ;
; 0.888 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[1]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.130      ;
; 0.888 ; divisor:U0|counter_1[15] ; divisor:U0|counter_1[16] ; clockgen     ; clockgen    ; 0.000        ; 0.067      ; 1.126      ;
; 0.888 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[2]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.130      ;
; 0.888 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[7]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.130      ;
; 0.889 ; divisor:U0|counter_1[17] ; divisor:U0|counter_1[18] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; divisor:U0|counter_1[22] ; divisor:U0|counter_1[23] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.131      ;
; 0.890 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[10] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[8]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; divisor:U0|counter_1[25] ; divisor:U0|counter_1[26] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; divisor:U0|counter_1[23] ; divisor:U0|counter_1[24] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.133      ;
; 0.892 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[15] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; divisor:U0|counter_1[18] ; divisor:U0|counter_1[19] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[5]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[3]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; divisor:U0|counter_1[16] ; divisor:U0|counter_1[17] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; divisor:U0|counter_1[12] ; divisor:U0|counter_1[13] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; divisor:U0|counter_1[10] ; divisor:U0|counter_1[11] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; divisor:U0|counter_1[28] ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; divisor:U0|counter_1[20] ; divisor:U0|counter_1[21] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[9]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.135      ;
; 0.894 ; divisor:U0|counter_1[26] ; divisor:U0|counter_1[27] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.136      ;
; 0.894 ; divisor:U0|counter_1[24] ; divisor:U0|counter_1[25] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.136      ;
; 0.899 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[8]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.141      ;
; 0.900 ; divisor:U0|counter_1[22] ; divisor:U0|counter_1[24] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.142      ;
; 0.903 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[6]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.145      ;
; 0.903 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[4]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.145      ;
; 0.903 ; divisor:U0|counter_1[18] ; divisor:U0|counter_1[20] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.145      ;
; 0.903 ; divisor:U0|counter_1[16] ; divisor:U0|counter_1[18] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.145      ;
; 0.904 ; divisor:U0|counter_1[12] ; divisor:U0|counter_1[14] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; divisor:U0|counter_1[10] ; divisor:U0|counter_1[12] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; divisor:U0|counter_1[20] ; divisor:U0|counter_1[22] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; divisor:U0|counter_1[28] ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.146      ;
; 0.904 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[10] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.146      ;
; 0.905 ; divisor:U0|counter_1[26] ; divisor:U0|counter_1[28] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.147      ;
; 0.905 ; divisor:U0|counter_1[24] ; divisor:U0|counter_1[26] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.147      ;
; 0.907 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[16] ; clockgen     ; clockgen    ; 0.000        ; 0.067      ; 1.145      ;
; 0.984 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[7]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.226      ;
; 0.984 ; divisor:U0|counter_1[13] ; divisor:U0|counter_1[15] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.226      ;
; 0.984 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[5]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.226      ;
; 0.984 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[13] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.226      ;
; 0.984 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[21] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.226      ;
; 0.985 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[23] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.227      ;
; 0.985 ; divisor:U0|counter_1[27] ; divisor:U0|counter_1[29] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.227      ;
; 0.987 ; divisor:U0|counter_1[31] ; divisor:U0|counter_1[31] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.229      ;
; 0.987 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[2]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.229      ;
; 0.987 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[3]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.229      ;
; 0.987 ; divisor:U0|counter_1[15] ; divisor:U0|counter_1[17] ; clockgen     ; clockgen    ; 0.000        ; 0.067      ; 1.225      ;
; 0.988 ; divisor:U0|counter_1[17] ; divisor:U0|counter_1[19] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.230      ;
; 0.989 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[11] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.231      ;
; 0.989 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[9]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.231      ;
; 0.990 ; divisor:U0|counter_1[25] ; divisor:U0|counter_1[27] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.232      ;
; 0.990 ; divisor:U0|counter_1[23] ; divisor:U0|counter_1[25] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.232      ;
; 0.995 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[8]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.237      ;
; 0.995 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[6]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.237      ;
; 0.995 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[14] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.237      ;
; 0.995 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[22] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.237      ;
; 0.996 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[24] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.238      ;
; 0.996 ; divisor:U0|counter_1[27] ; divisor:U0|counter_1[30] ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.238      ;
; 0.998 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[4]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.240      ;
; 0.998 ; divisor:U0|counter_1[15] ; divisor:U0|counter_1[18] ; clockgen     ; clockgen    ; 0.000        ; 0.067      ; 1.236      ;
; 0.998 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[3]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.240      ;
; 0.998 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[9]  ; clockgen     ; clockgen    ; 0.000        ; 0.071      ; 1.240      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clockgen             ; -1.609 ; -14.969       ;
; clkk                 ; -1.554 ; -17.180       ;
; divisor:U0|clk_reg_1 ; -1.119 ; -32.755       ;
; control:U3|clk_reg_1 ; -0.093 ; -0.266        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary            ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; divisor:U0|clk_reg_1 ; 0.183 ; 0.000         ;
; control:U3|clk_reg_1 ; 0.260 ; 0.000         ;
; clkk                 ; 0.297 ; 0.000         ;
; clockgen             ; 0.298 ; 0.000         ;
+----------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; clockgen             ; -3.000 ; -45.668          ;
; clkk                 ; -3.000 ; -45.318          ;
; divisor:U0|clk_reg_1 ; -1.000 ; -42.000          ;
; control:U3|clk_reg_1 ; -1.000 ; -18.000          ;
+----------------------+--------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clockgen'                                                                                                     ;
+--------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; -1.609 ; divisor:U0|counter_1[7]  ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.551      ;
; -1.531 ; divisor:U0|counter_1[5]  ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.473      ;
; -1.522 ; divisor:U0|counter_1[6]  ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.464      ;
; -1.514 ; divisor:U0|counter_1[11] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.456      ;
; -1.508 ; divisor:U0|counter_1[19] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.455      ;
; -1.504 ; divisor:U0|counter_1[8]  ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.446      ;
; -1.501 ; divisor:U0|counter_1[0]  ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.443      ;
; -1.501 ; divisor:U0|counter_1[9]  ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.443      ;
; -1.472 ; divisor:U0|counter_1[14] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.414      ;
; -1.448 ; divisor:U0|counter_1[2]  ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.390      ;
; -1.405 ; divisor:U0|counter_1[26] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.352      ;
; -1.396 ; divisor:U0|counter_1[16] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.343      ;
; -1.384 ; divisor:U0|counter_1[24] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.331      ;
; -1.381 ; divisor:U0|counter_1[12] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.323      ;
; -1.381 ; divisor:U0|counter_1[25] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.328      ;
; -1.371 ; divisor:U0|counter_1[31] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.318      ;
; -1.367 ; divisor:U0|counter_1[10] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.309      ;
; -1.366 ; divisor:U0|counter_1[20] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.313      ;
; -1.361 ; divisor:U0|counter_1[4]  ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.303      ;
; -1.360 ; divisor:U0|counter_1[30] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.307      ;
; -1.351 ; divisor:U0|counter_1[3]  ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.293      ;
; -1.300 ; divisor:U0|counter_1[1]  ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.242      ;
; -1.293 ; divisor:U0|counter_1[18] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.240      ;
; -1.292 ; divisor:U0|counter_1[13] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.234      ;
; -1.277 ; divisor:U0|counter_1[21] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.224      ;
; -1.267 ; divisor:U0|counter_1[23] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.214      ;
; -1.244 ; divisor:U0|counter_1[17] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.191      ;
; -1.243 ; divisor:U0|counter_1[29] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.190      ;
; -1.237 ; divisor:U0|counter_1[27] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.184      ;
; -1.221 ; divisor:U0|counter_1[15] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.163      ;
; -1.188 ; divisor:U0|counter_1[28] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.135      ;
; -1.152 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.094      ;
; -1.125 ; divisor:U0|counter_1[22] ; divisor:U0|clk_reg_1     ; clockgen             ; clockgen    ; 1.000        ; -0.040     ; 2.072      ;
; -1.088 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 2.030      ;
; -1.017 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.959      ;
; -1.007 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.949      ;
; -0.949 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.891      ;
; -0.939 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.881      ;
; -0.885 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.827      ;
; -0.871 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.813      ;
; -0.849 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[30] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.790      ;
; -0.849 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.036     ; 1.800      ;
; -0.845 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[29] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.786      ;
; -0.845 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[30] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.786      ;
; -0.817 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.759      ;
; -0.803 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.745      ;
; -0.781 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[28] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.722      ;
; -0.781 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[29] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.722      ;
; -0.777 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[27] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.718      ;
; -0.777 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[28] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.718      ;
; -0.774 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[30] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.715      ;
; -0.746 ; divisor:U0|counter_1[26] ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.036     ; 1.697      ;
; -0.745 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.687      ;
; -0.737 ; divisor:U0|counter_1[16] ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.036     ; 1.688      ;
; -0.735 ; divisor:U0|counter_1[10] ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.677      ;
; -0.730 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[30] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.671      ;
; -0.725 ; divisor:U0|counter_1[24] ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.036     ; 1.676      ;
; -0.722 ; divisor:U0|counter_1[25] ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.036     ; 1.673      ;
; -0.713 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[26] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.654      ;
; -0.713 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[27] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.654      ;
; -0.712 ; divisor:U0|counter_1[31] ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.036     ; 1.663      ;
; -0.711 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.041     ; 1.657      ;
; -0.710 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[29] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.651      ;
; -0.709 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[25] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.650      ;
; -0.709 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[26] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.650      ;
; -0.706 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[30] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.647      ;
; -0.706 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[28] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.647      ;
; -0.700 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[29] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.641      ;
; -0.687 ; divisor:U0|counter_1[20] ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.036     ; 1.638      ;
; -0.685 ; divisor:U0|counter_1[30] ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.036     ; 1.636      ;
; -0.677 ; divisor:U0|counter_1[13] ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.619      ;
; -0.667 ; divisor:U0|counter_1[12] ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.609      ;
; -0.662 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[30] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.603      ;
; -0.662 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[28] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.603      ;
; -0.645 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[24] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.586      ;
; -0.645 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[25] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.586      ;
; -0.642 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[30] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.583      ;
; -0.642 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[29] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.583      ;
; -0.642 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[27] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.583      ;
; -0.641 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[23] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.582      ;
; -0.641 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[24] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.582      ;
; -0.638 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[28] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.579      ;
; -0.638 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[26] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.579      ;
; -0.634 ; divisor:U0|counter_1[18] ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.036     ; 1.585      ;
; -0.633 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.041     ; 1.579      ;
; -0.632 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[29] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.573      ;
; -0.632 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[27] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.573      ;
; -0.624 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.041     ; 1.570      ;
; -0.616 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.041     ; 1.562      ;
; -0.609 ; divisor:U0|counter_1[15] ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.551      ;
; -0.606 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.041     ; 1.552      ;
; -0.603 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.041     ; 1.549      ;
; -0.603 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.036     ; 1.554      ;
; -0.603 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.041     ; 1.549      ;
; -0.598 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 1.000        ; -0.045     ; 1.540      ;
; -0.594 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[28] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.535      ;
; -0.594 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[26] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.535      ;
; -0.592 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[30] ; clockgen             ; clockgen    ; 1.000        ; -0.046     ; 1.533      ;
; -0.590 ; divisor:U0|clk_reg_1     ; divisor:U0|clk_reg_1     ; divisor:U0|clk_reg_1 ; clockgen    ; 0.500        ; 1.478      ; 2.650      ;
; -0.587 ; divisor:U0|counter_1[23] ; divisor:U0|counter_1[0]  ; clockgen             ; clockgen    ; 1.000        ; -0.036     ; 1.538      ;
+--------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkk'                                                                                                 ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.554 ; control:U3|counter_1[29] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.499      ;
; -1.531 ; control:U3|counter_1[23] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.476      ;
; -1.511 ; control:U3|counter_1[11] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.456      ;
; -1.487 ; control:U3|counter_1[4]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.432      ;
; -1.483 ; control:U3|counter_1[28] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.428      ;
; -1.483 ; control:U3|counter_1[1]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.428      ;
; -1.474 ; control:U3|counter_1[17] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.419      ;
; -1.470 ; control:U3|counter_1[5]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.415      ;
; -1.466 ; control:U3|counter_1[22] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.411      ;
; -1.460 ; control:U3|counter_1[12] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.405      ;
; -1.453 ; control:U3|counter_1[10] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.398      ;
; -1.431 ; control:U3|counter_1[7]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.376      ;
; -1.425 ; control:U3|counter_1[27] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.370      ;
; -1.421 ; control:U3|counter_1[6]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.366      ;
; -1.408 ; control:U3|counter_1[20] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.353      ;
; -1.407 ; control:U3|counter_1[13] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.352      ;
; -1.402 ; control:U3|counter_1[18] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.347      ;
; -1.394 ; control:U3|counter_1[3]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.339      ;
; -1.383 ; control:U3|counter_1[8]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.328      ;
; -1.370 ; control:U3|counter_1[31] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.315      ;
; -1.361 ; control:U3|counter_1[15] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.306      ;
; -1.357 ; control:U3|counter_1[25] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.302      ;
; -1.355 ; control:U3|counter_1[9]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.300      ;
; -1.340 ; control:U3|counter_1[16] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.285      ;
; -1.333 ; control:U3|counter_1[30] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.278      ;
; -1.298 ; control:U3|counter_1[21] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.243      ;
; -1.291 ; control:U3|counter_1[14] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.236      ;
; -1.272 ; control:U3|counter_1[0]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.217      ;
; -1.269 ; control:U3|counter_1[2]  ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.214      ;
; -1.269 ; control:U3|counter_1[19] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.214      ;
; -1.255 ; control:U3|counter_1[26] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.200      ;
; -1.228 ; control:U3|counter_1[0]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.173      ;
; -1.197 ; control:U3|counter_1[24] ; control:U3|clk_reg_1     ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.142      ;
; -1.160 ; control:U3|counter_1[1]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.105      ;
; -1.096 ; control:U3|counter_1[5]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.041      ;
; -1.089 ; control:U3|counter_1[3]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.034      ;
; -1.078 ; control:U3|counter_1[2]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 2.023      ;
; -1.028 ; control:U3|counter_1[7]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.973      ;
; -1.011 ; control:U3|counter_1[4]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.956      ;
; -0.943 ; control:U3|counter_1[6]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.888      ;
; -0.942 ; control:U3|counter_1[8]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.887      ;
; -0.902 ; control:U3|counter_1[0]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.847      ;
; -0.892 ; control:U3|counter_1[10] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.837      ;
; -0.889 ; control:U3|counter_1[9]  ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.834      ;
; -0.850 ; control:U3|counter_1[0]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.794      ;
; -0.846 ; control:U3|counter_1[0]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.790      ;
; -0.842 ; control:U3|counter_1[1]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.786      ;
; -0.834 ; control:U3|counter_1[1]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.779      ;
; -0.828 ; control:U3|counter_1[13] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.773      ;
; -0.817 ; control:U3|counter_1[11] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.762      ;
; -0.782 ; control:U3|counter_1[0]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.726      ;
; -0.778 ; control:U3|counter_1[0]  ; control:U3|counter_1[27] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.722      ;
; -0.778 ; control:U3|counter_1[1]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.722      ;
; -0.778 ; control:U3|counter_1[5]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.722      ;
; -0.774 ; control:U3|counter_1[1]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.718      ;
; -0.771 ; control:U3|counter_1[3]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.715      ;
; -0.770 ; control:U3|counter_1[5]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.715      ;
; -0.763 ; control:U3|counter_1[3]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.708      ;
; -0.752 ; control:U3|counter_1[2]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.697      ;
; -0.739 ; control:U3|counter_1[12] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.684      ;
; -0.726 ; control:U3|counter_1[2]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.670      ;
; -0.714 ; control:U3|counter_1[0]  ; control:U3|counter_1[26] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.658      ;
; -0.714 ; control:U3|counter_1[5]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.658      ;
; -0.711 ; control:U3|counter_1[0]  ; control:U3|counter_1[18] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.656      ;
; -0.710 ; control:U3|counter_1[0]  ; control:U3|counter_1[25] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.654      ;
; -0.710 ; control:U3|counter_1[7]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.654      ;
; -0.710 ; control:U3|counter_1[1]  ; control:U3|counter_1[27] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.654      ;
; -0.710 ; control:U3|counter_1[5]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.654      ;
; -0.707 ; control:U3|counter_1[3]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.651      ;
; -0.706 ; control:U3|counter_1[1]  ; control:U3|counter_1[26] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.650      ;
; -0.703 ; control:U3|counter_1[3]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.647      ;
; -0.703 ; control:U3|counter_1[1]  ; control:U3|counter_1[18] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.648      ;
; -0.702 ; control:U3|counter_1[17] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.647      ;
; -0.702 ; control:U3|counter_1[7]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.647      ;
; -0.696 ; control:U3|counter_1[2]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.640      ;
; -0.692 ; control:U3|counter_1[0]  ; control:U3|counter_1[17] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.637      ;
; -0.692 ; control:U3|counter_1[0]  ; control:U3|counter_1[10] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.637      ;
; -0.685 ; control:U3|counter_1[4]  ; control:U3|counter_1[21] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.630      ;
; -0.684 ; control:U3|counter_1[1]  ; control:U3|counter_1[10] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.629      ;
; -0.681 ; control:U3|counter_1[15] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.626      ;
; -0.670 ; control:U3|counter_1[14] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.615      ;
; -0.659 ; control:U3|counter_1[4]  ; control:U3|counter_1[30] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.603      ;
; -0.658 ; control:U3|counter_1[2]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.602      ;
; -0.646 ; control:U3|counter_1[0]  ; control:U3|counter_1[24] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.590      ;
; -0.646 ; control:U3|counter_1[7]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.590      ;
; -0.646 ; control:U3|counter_1[5]  ; control:U3|counter_1[27] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.590      ;
; -0.642 ; control:U3|counter_1[0]  ; control:U3|counter_1[23] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.586      ;
; -0.642 ; control:U3|counter_1[7]  ; control:U3|counter_1[28] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.586      ;
; -0.642 ; control:U3|counter_1[1]  ; control:U3|counter_1[25] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.586      ;
; -0.642 ; control:U3|counter_1[5]  ; control:U3|counter_1[26] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.586      ;
; -0.640 ; control:U3|counter_1[0]  ; control:U3|counter_1[13] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.585      ;
; -0.639 ; control:U3|counter_1[3]  ; control:U3|counter_1[27] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.583      ;
; -0.639 ; control:U3|counter_1[5]  ; control:U3|counter_1[18] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.584      ;
; -0.638 ; control:U3|counter_1[1]  ; control:U3|counter_1[24] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.582      ;
; -0.635 ; control:U3|counter_1[3]  ; control:U3|counter_1[26] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.579      ;
; -0.632 ; control:U3|counter_1[3]  ; control:U3|counter_1[18] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.577      ;
; -0.629 ; control:U3|counter_1[4]  ; control:U3|counter_1[29] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.573      ;
; -0.628 ; control:U3|counter_1[2]  ; control:U3|counter_1[27] ; clkk         ; clkk        ; 1.000        ; -0.043     ; 1.572      ;
; -0.624 ; control:U3|counter_1[1]  ; control:U3|counter_1[17] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.569      ;
; -0.622 ; control:U3|counter_1[18] ; control:U3|counter_1[31] ; clkk         ; clkk        ; 1.000        ; -0.042     ; 1.567      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor:U0|clk_reg_1'                                                                                                        ;
+--------+------------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.119 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.246      ;
; -1.119 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.246      ;
; -1.119 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.246      ;
; -1.119 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.246      ;
; -1.119 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.246      ;
; -1.119 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.246      ;
; -1.119 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.246      ;
; -1.119 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.246      ;
; -1.119 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.246      ;
; -1.071 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.198      ;
; -1.071 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.198      ;
; -1.071 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.198      ;
; -1.071 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.198      ;
; -1.071 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.198      ;
; -1.071 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.198      ;
; -1.071 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.198      ;
; -1.071 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.198      ;
; -1.071 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.198      ;
; -1.064 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.191      ;
; -1.064 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.191      ;
; -1.064 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.191      ;
; -1.064 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.191      ;
; -1.064 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.191      ;
; -1.064 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.191      ;
; -1.064 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.191      ;
; -1.064 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.191      ;
; -1.064 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.191      ;
; -1.046 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.039     ; 1.994      ;
; -1.044 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.171      ;
; -1.044 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.171      ;
; -1.044 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.171      ;
; -1.044 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.171      ;
; -1.044 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.171      ;
; -1.044 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.171      ;
; -1.044 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.171      ;
; -1.044 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.171      ;
; -1.044 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.171      ;
; -1.035 ; vga_controller:U1|v_count[1] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.039     ; 1.983      ;
; -1.019 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.141      ; 2.147      ;
; -1.019 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.141      ; 2.147      ;
; -1.019 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.141      ; 2.147      ;
; -1.019 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.141      ; 2.147      ;
; -1.019 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.141      ; 2.147      ;
; -1.019 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.141      ; 2.147      ;
; -1.019 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.141      ; 2.147      ;
; -1.019 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.141      ; 2.147      ;
; -1.019 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.141      ; 2.147      ;
; -1.018 ; vga_controller:U1|h_count[5] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.042     ; 1.963      ;
; -1.017 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.144      ;
; -1.017 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.144      ;
; -1.017 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.144      ;
; -1.017 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.144      ;
; -1.017 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.144      ;
; -1.017 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.144      ;
; -1.017 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.144      ;
; -1.017 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.144      ;
; -1.017 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.144      ;
; -0.987 ; vga_controller:U1|v_count[0] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.039     ; 1.935      ;
; -0.980 ; vga_controller:U1|v_count[3] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.039     ; 1.928      ;
; -0.963 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.152      ; 2.102      ;
; -0.960 ; vga_controller:U1|v_count[5] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.039     ; 1.908      ;
; -0.957 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.084      ;
; -0.957 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.084      ;
; -0.957 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.084      ;
; -0.957 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.084      ;
; -0.957 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.084      ;
; -0.957 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.084      ;
; -0.957 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.084      ;
; -0.957 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.084      ;
; -0.957 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.084      ;
; -0.956 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.083      ;
; -0.956 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.083      ;
; -0.956 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.083      ;
; -0.956 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.083      ;
; -0.956 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.083      ;
; -0.956 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.083      ;
; -0.956 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.083      ;
; -0.956 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.083      ;
; -0.956 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.140      ; 2.083      ;
; -0.950 ; vga_controller:U1|h_count[3] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.039     ; 1.898      ;
; -0.950 ; vga_controller:U1|h_count[2] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.039     ; 1.898      ;
; -0.945 ; vga_controller:U1|h_count[1] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.039     ; 1.893      ;
; -0.935 ; vga_controller:U1|v_count[4] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.038     ; 1.884      ;
; -0.933 ; vga_controller:U1|v_count[2] ; vga_controller:U1|disp_ena ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.039     ; 1.881      ;
; -0.916 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.138      ; 2.041      ;
; -0.916 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.138      ; 2.041      ;
; -0.916 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.138      ; 2.041      ;
; -0.916 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[3]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.138      ; 2.041      ;
; -0.916 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[4]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.138      ; 2.041      ;
; -0.916 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[5]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.138      ; 2.041      ;
; -0.916 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[6]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.138      ; 2.041      ;
; -0.916 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[7]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.138      ; 2.041      ;
; -0.916 ; vga_controller:U1|v_count[9] ; vga_controller:U1|row[8]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.138      ; 2.041      ;
; -0.915 ; vga_controller:U1|v_count[0] ; vga_controller:U1|v_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.152      ; 2.054      ;
; -0.908 ; vga_controller:U1|v_count[3] ; vga_controller:U1|v_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.152      ; 2.047      ;
; -0.907 ; vga_controller:U1|h_count[0] ; vga_controller:U1|h_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; -0.039     ; 1.855      ;
; -0.888 ; vga_controller:U1|v_count[5] ; vga_controller:U1|v_sync   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.152      ; 2.027      ;
; -0.885 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[1]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.141      ; 2.013      ;
; -0.885 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[0]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.141      ; 2.013      ;
; -0.885 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[2]   ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 1.000        ; 0.141      ; 2.013      ;
+--------+------------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control:U3|clk_reg_1'                                                                                                ;
+--------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.093 ; control:U3|counter_x[6] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.241     ; 0.839      ;
; -0.058 ; control:U3|counter_y[5] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.997      ;
; -0.057 ; control:U3|counter_y[1] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 1.004      ;
; -0.057 ; control:U3|counter_x[1] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 1.004      ;
; -0.056 ; control:U3|counter_y[1] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 1.198      ;
; -0.045 ; control:U3|counter_x[5] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.241     ; 0.791      ;
; -0.029 ; control:U3|counter_x[1] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.976      ;
; -0.027 ; control:U3|counter_x[2] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.974      ;
; -0.014 ; control:U3|counter_x[0] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.961      ;
; -0.009 ; control:U3|counter_y[0] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.956      ;
; -0.008 ; control:U3|counter_y[0] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 1.150      ;
; -0.007 ; control:U3|counter_x[0] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.954      ;
; -0.001 ; control:U3|counter_x[1] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 1.141      ;
; 0.009  ; control:U3|counter_x[2] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 1.131      ;
; 0.010  ; control:U3|counter_x[5] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.929      ;
; 0.011  ; control:U3|counter_x[1] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 1.129      ;
; 0.011  ; control:U3|counter_y[2] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 1.131      ;
; 0.012  ; control:U3|counter_y[3] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 1.130      ;
; 0.022  ; control:U3|counter_x[0] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 1.118      ;
; 0.039  ; control:U3|counter_x[3] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.908      ;
; 0.043  ; control:U3|counter_y[1] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.904      ;
; 0.043  ; control:U3|counter_x[1] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.904      ;
; 0.049  ; control:U3|counter_x[0] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 1.091      ;
; 0.061  ; control:U3|counter_x[2] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 1.079      ;
; 0.065  ; control:U3|counter_y[1] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 1.077      ;
; 0.067  ; control:U3|counter_x[3] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 1.073      ;
; 0.068  ; control:U3|counter_y[2] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 1.074      ;
; 0.079  ; control:U3|counter_x[3] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 1.061      ;
; 0.080  ; control:U3|counter_y[0] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 1.062      ;
; 0.091  ; control:U3|counter_y[0] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.856      ;
; 0.093  ; control:U3|counter_x[0] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.854      ;
; 0.094  ; control:U3|counter_y[6] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.845      ;
; 0.096  ; control:U3|counter_x[6] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.843      ;
; 0.098  ; control:U3|counter_y[6] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.841      ;
; 0.100  ; control:U3|counter_y[5] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.839      ;
; 0.100  ; control:U3|counter_x[1] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 1.040      ;
; 0.102  ; control:U3|counter_y[1] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 1.040      ;
; 0.103  ; control:U3|counter_y[7] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.836      ;
; 0.105  ; control:U3|counter_x[2] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.842      ;
; 0.106  ; control:U3|counter_y[2] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.841      ;
; 0.107  ; control:U3|counter_y[1] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.840      ;
; 0.107  ; control:U3|counter_x[1] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.840      ;
; 0.109  ; control:U3|counter_x[2] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.838      ;
; 0.110  ; control:U3|counter_y[2] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.837      ;
; 0.111  ; control:U3|counter_y[3] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.836      ;
; 0.111  ; control:U3|counter_x[3] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.836      ;
; 0.111  ; control:U3|counter_x[5] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.828      ;
; 0.121  ; control:U3|counter_x[4] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.826      ;
; 0.122  ; control:U3|counter_x[0] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.825      ;
; 0.122  ; control:U3|counter_y[0] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.825      ;
; 0.129  ; control:U3|counter_y[4] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 1.013      ;
; 0.133  ; control:U3|counter_y[3] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 1.009      ;
; 0.138  ; control:U3|counter_y[5] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.801      ;
; 0.150  ; control:U3|counter_x[0] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 0.990      ;
; 0.150  ; control:U3|counter_y[0] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 0.992      ;
; 0.152  ; control:U3|counter_y[6] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.787      ;
; 0.157  ; control:U3|counter_x[4] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 0.983      ;
; 0.162  ; control:U3|counter_x[2] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 0.978      ;
; 0.163  ; control:U3|counter_x[5] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.776      ;
; 0.165  ; control:U3|counter_y[2] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 0.977      ;
; 0.166  ; control:U3|counter_y[1] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 0.976      ;
; 0.168  ; control:U3|counter_x[3] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 0.972      ;
; 0.169  ; control:U3|counter_y[2] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 0.973      ;
; 0.170  ; control:U3|counter_y[3] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 0.972      ;
; 0.181  ; control:U3|counter_y[0] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 0.961      ;
; 0.183  ; control:U3|counter_x[4] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 0.957      ;
; 0.190  ; control:U3|counter_y[0] ; control:U3|counter_y[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.757      ;
; 0.190  ; control:U3|counter_x[0] ; control:U3|counter_x[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.757      ;
; 0.215  ; control:U3|counter_y[5] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.724      ;
; 0.215  ; control:U3|counter_y[4] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 0.927      ;
; 0.222  ; control:U3|counter_x[6] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.717      ;
; 0.225  ; control:U3|counter_y[2] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.722      ;
; 0.231  ; control:U3|counter_x[2] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.716      ;
; 0.231  ; control:U3|counter_x[7] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 0.909      ;
; 0.234  ; control:U3|counter_y[3] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 0.908      ;
; 0.284  ; control:U3|counter_x[4] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.153      ; 0.856      ;
; 0.287  ; control:U3|counter_y[4] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 0.855      ;
; 0.316  ; control:U3|counter_y[4] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; 0.155      ; 0.826      ;
; 0.318  ; control:U3|counter_x[8] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.621      ;
; 0.323  ; control:U3|counter_x[7] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.624      ;
; 0.395  ; control:U3|counter_y[0] ; control:U3|counter_y[0] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.552      ;
; 0.395  ; control:U3|counter_y[4] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.552      ;
; 0.396  ; control:U3|counter_x[0] ; control:U3|counter_x[0] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.551      ;
; 0.396  ; control:U3|counter_y[7] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.543      ;
; 0.396  ; control:U3|counter_x[3] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.551      ;
; 0.396  ; control:U3|counter_x[1] ; control:U3|counter_x[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.551      ;
; 0.404  ; control:U3|counter_y[3] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.543      ;
; 0.404  ; control:U3|counter_y[1] ; control:U3|counter_y[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.543      ;
; 0.409  ; control:U3|counter_x[4] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.040     ; 0.538      ;
; 0.479  ; control:U3|counter_y[8] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 1.000        ; -0.048     ; 0.460      ;
+--------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor:U0|clk_reg_1'                                                                                                          ;
+-------+------------------------------+------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.183 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:U1|v_count[7] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:U1|v_count[6] ; vga_controller:U1|v_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:U1|v_count[3] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:U1|v_count[2] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga_controller:U1|v_count[0] ; vga_controller:U1|v_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.307      ;
; 0.297 ; vga_controller:U1|v_count[1] ; vga_controller:U1|row[1]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.228      ; 0.609      ;
; 0.301 ; vga_controller:U1|v_count[3] ; vga_controller:U1|row[3]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.228      ; 0.613      ;
; 0.372 ; vga_controller:U1|v_count[2] ; vga_controller:U1|v_sync     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.240      ; 0.696      ;
; 0.376 ; vga_controller:U1|v_count[0] ; vga_controller:U1|row[0]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.228      ; 0.688      ;
; 0.379 ; vga_controller:U1|v_count[7] ; vga_controller:U1|row[7]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.228      ; 0.691      ;
; 0.386 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[6]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.228      ; 0.698      ;
; 0.413 ; vga_controller:U1|v_count[2] ; vga_controller:U1|row[2]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.228      ; 0.725      ;
; 0.456 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_sync     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.240      ; 0.780      ;
; 0.472 ; vga_controller:U1|v_count[4] ; vga_controller:U1|v_count[4] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.596      ;
; 0.526 ; vga_controller:U1|v_count[4] ; vga_controller:U1|row[4]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.229      ; 0.839      ;
; 0.543 ; vga_controller:U1|v_count[3] ; vga_controller:U1|v_sync     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.240      ; 0.867      ;
; 0.555 ; vga_controller:U1|v_count[5] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.228      ; 0.867      ;
; 0.558 ; vga_controller:U1|v_count[4] ; vga_controller:U1|v_sync     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.241      ; 0.883      ;
; 0.575 ; vga_controller:U1|h_count[7] ; vga_controller:U1|column[7]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.242      ; 0.901      ;
; 0.607 ; vga_controller:U1|h_count[8] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.731      ;
; 0.624 ; vga_controller:U1|v_count[6] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.748      ;
; 0.632 ; vga_controller:U1|h_count[2] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.756      ;
; 0.637 ; vga_controller:U1|h_count[8] ; vga_controller:U1|column[8]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.241      ; 0.962      ;
; 0.644 ; vga_controller:U1|h_count[0] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.768      ;
; 0.669 ; vga_controller:U1|h_count[7] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.041      ; 0.794      ;
; 0.671 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.795      ;
; 0.671 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.795      ;
; 0.673 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.041      ; 0.798      ;
; 0.673 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.041      ; 0.798      ;
; 0.677 ; vga_controller:U1|v_count[5] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.801      ;
; 0.681 ; vga_controller:U1|h_count[5] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.225      ; 0.990      ;
; 0.696 ; vga_controller:U1|h_count[6] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.153     ; 0.627      ;
; 0.696 ; vga_controller:U1|h_count[6] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.153     ; 0.627      ;
; 0.698 ; vga_controller:U1|h_count[6] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.152     ; 0.630      ;
; 0.698 ; vga_controller:U1|h_count[6] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.152     ; 0.630      ;
; 0.699 ; vga_controller:U1|h_count[7] ; vga_controller:U1|column[8]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.242      ; 1.025      ;
; 0.703 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[8]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.242      ; 1.029      ;
; 0.706 ; vga_controller:U1|v_count[8] ; vga_controller:U1|row[8]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.229      ; 1.019      ;
; 0.706 ; vga_controller:U1|h_count[6] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.032      ; 0.822      ;
; 0.716 ; vga_controller:U1|h_count[1] ; vga_controller:U1|column[1]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.242      ; 1.042      ;
; 0.719 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[7]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.242      ; 1.045      ;
; 0.719 ; vga_controller:U1|h_count[9] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.843      ;
; 0.723 ; vga_controller:U1|v_count[0] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.847      ;
; 0.728 ; vga_controller:U1|h_count[6] ; vga_controller:U1|column[8]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.049      ; 0.861      ;
; 0.729 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.037      ; 0.850      ;
; 0.729 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.037      ; 0.850      ;
; 0.732 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.037      ; 0.853      ;
; 0.739 ; vga_controller:U1|h_count[7] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.041      ; 0.864      ;
; 0.744 ; vga_controller:U1|v_count[3] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.868      ;
; 0.744 ; vga_controller:U1|h_count[6] ; vga_controller:U1|column[7]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.049      ; 0.877      ;
; 0.746 ; vga_controller:U1|h_count[0] ; vga_controller:U1|column[0]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.242      ; 1.072      ;
; 0.751 ; vga_controller:U1|h_count[8] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.039      ; 0.874      ;
; 0.751 ; vga_controller:U1|h_count[8] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.039      ; 0.874      ;
; 0.752 ; vga_controller:U1|h_count[8] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.876      ;
; 0.754 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.156     ; 0.682      ;
; 0.754 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.156     ; 0.682      ;
; 0.755 ; vga_controller:U1|v_count[4] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.041      ; 0.880      ;
; 0.757 ; vga_controller:U1|h_count[6] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; -0.156     ; 0.685      ;
; 0.757 ; vga_controller:U1|v_count[2] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.881      ;
; 0.765 ; vga_controller:U1|h_count[8] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.224      ; 1.073      ;
; 0.771 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[9]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.242      ; 1.097      ;
; 0.773 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[0]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.242      ; 1.099      ;
; 0.776 ; vga_controller:U1|h_count[1] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.900      ;
; 0.779 ; vga_controller:U1|v_count[5] ; vga_controller:U1|v_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.903      ;
; 0.783 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.907      ;
; 0.793 ; vga_controller:U1|h_count[0] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.917      ;
; 0.796 ; vga_controller:U1|h_count[6] ; vga_controller:U1|column[9]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.049      ; 0.929      ;
; 0.796 ; vga_controller:U1|v_count[0] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.920      ;
; 0.798 ; vga_controller:U1|v_count[1] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.922      ;
; 0.798 ; vga_controller:U1|h_count[6] ; vga_controller:U1|column[0]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.049      ; 0.931      ;
; 0.801 ; vga_controller:U1|h_count[3] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.041      ; 0.926      ;
; 0.801 ; vga_controller:U1|h_count[7] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.925      ;
; 0.801 ; vga_controller:U1|h_count[7] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.925      ;
; 0.802 ; vga_controller:U1|v_count[2] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.926      ;
; 0.811 ; vga_controller:U1|v_count[8] ; vga_controller:U1|v_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.935      ;
; 0.811 ; vga_controller:U1|v_count[0] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.935      ;
; 0.814 ; vga_controller:U1|h_count[8] ; vga_controller:U1|v_count[1] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.036      ; 0.934      ;
; 0.814 ; vga_controller:U1|h_count[8] ; vga_controller:U1|v_count[3] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.036      ; 0.934      ;
; 0.815 ; vga_controller:U1|h_count[7] ; vga_controller:U1|row[5]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.225      ; 1.124      ;
; 0.815 ; vga_controller:U1|h_count[8] ; vga_controller:U1|column[7]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.241      ; 1.140      ;
; 0.815 ; vga_controller:U1|h_count[2] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.041      ; 0.940      ;
; 0.816 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.037      ; 0.937      ;
; 0.817 ; vga_controller:U1|h_count[9] ; vga_controller:U1|column[9]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.241      ; 1.142      ;
; 0.818 ; vga_controller:U1|h_count[6] ; vga_controller:U1|h_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.048      ; 0.950      ;
; 0.818 ; vga_controller:U1|h_count[6] ; vga_controller:U1|column[6]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.049      ; 0.951      ;
; 0.818 ; vga_controller:U1|h_count[8] ; vga_controller:U1|v_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.036      ; 0.938      ;
; 0.820 ; vga_controller:U1|v_count[6] ; vga_controller:U1|row[7]     ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.228      ; 1.132      ;
; 0.821 ; vga_controller:U1|h_count[3] ; vga_controller:U1|column[3]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.242      ; 1.147      ;
; 0.822 ; vga_controller:U1|v_count[5] ; vga_controller:U1|v_count[5] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.946      ;
; 0.822 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[7] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.037      ; 0.943      ;
; 0.823 ; vga_controller:U1|h_count[5] ; vga_controller:U1|v_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.037      ; 0.944      ;
; 0.825 ; vga_controller:U1|h_count[2] ; vga_controller:U1|column[2]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.242      ; 1.151      ;
; 0.825 ; vga_controller:U1|h_count[4] ; vga_controller:U1|h_count[2] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.949      ;
; 0.825 ; vga_controller:U1|h_count[4] ; vga_controller:U1|h_count[0] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.040      ; 0.949      ;
; 0.827 ; vga_controller:U1|h_count[4] ; vga_controller:U1|h_count[9] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.041      ; 0.952      ;
; 0.827 ; vga_controller:U1|h_count[4] ; vga_controller:U1|h_count[8] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.041      ; 0.952      ;
; 0.827 ; vga_controller:U1|h_count[5] ; vga_controller:U1|h_count[6] ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.241      ; 1.152      ;
; 0.827 ; vga_controller:U1|h_count[5] ; vga_controller:U1|column[6]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.242      ; 1.153      ;
; 0.831 ; vga_controller:U1|h_count[3] ; vga_controller:U1|column[8]  ; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 0.000        ; 0.242      ; 1.157      ;
+-------+------------------------------+------------------------------+----------------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control:U3|clk_reg_1'                                                                                                ;
+-------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.260 ; control:U3|counter_y[8] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.392      ;
; 0.294 ; control:U3|counter_y[7] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.426      ;
; 0.302 ; control:U3|counter_y[4] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; control:U3|counter_y[3] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; control:U3|counter_y[1] ; control:U3|counter_y[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; control:U3|counter_x[4] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; control:U3|counter_x[3] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; control:U3|counter_x[1] ; control:U3|counter_x[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.427      ;
; 0.309 ; control:U3|counter_x[7] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.634      ;
; 0.311 ; control:U3|counter_x[0] ; control:U3|counter_x[0] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.435      ;
; 0.314 ; control:U3|counter_y[0] ; control:U3|counter_y[0] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.438      ;
; 0.323 ; control:U3|counter_y[4] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.650      ;
; 0.326 ; control:U3|counter_y[4] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.653      ;
; 0.329 ; control:U3|counter_x[4] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.654      ;
; 0.354 ; control:U3|counter_x[8] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.486      ;
; 0.362 ; control:U3|counter_x[7] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.486      ;
; 0.377 ; control:U3|counter_y[3] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.704      ;
; 0.380 ; control:U3|counter_y[3] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.707      ;
; 0.381 ; control:U3|counter_y[2] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.708      ;
; 0.382 ; control:U3|counter_x[3] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.707      ;
; 0.414 ; control:U3|counter_y[4] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.741      ;
; 0.420 ; control:U3|counter_x[4] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.745      ;
; 0.443 ; control:U3|counter_y[7] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.575      ;
; 0.443 ; control:U3|counter_y[1] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.770      ;
; 0.444 ; control:U3|counter_y[2] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.771      ;
; 0.446 ; control:U3|counter_y[1] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.773      ;
; 0.446 ; control:U3|counter_x[2] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.771      ;
; 0.447 ; control:U3|counter_y[6] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.579      ;
; 0.448 ; control:U3|counter_x[1] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.773      ;
; 0.451 ; control:U3|counter_y[3] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.575      ;
; 0.451 ; control:U3|counter_x[3] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.575      ;
; 0.452 ; control:U3|counter_y[2] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.576      ;
; 0.452 ; control:U3|counter_x[2] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.576      ;
; 0.454 ; control:U3|counter_x[6] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.586      ;
; 0.456 ; control:U3|counter_y[0] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.783      ;
; 0.459 ; control:U3|counter_y[0] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.786      ;
; 0.460 ; control:U3|counter_y[2] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.584      ;
; 0.460 ; control:U3|counter_x[0] ; control:U3|counter_x[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.584      ;
; 0.460 ; control:U3|counter_x[0] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.785      ;
; 0.461 ; control:U3|counter_x[2] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.585      ;
; 0.461 ; control:U3|counter_y[0] ; control:U3|counter_y[1] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.585      ;
; 0.464 ; control:U3|counter_y[5] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.596      ;
; 0.468 ; control:U3|counter_y[5] ; control:U3|counter_y[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.600      ;
; 0.468 ; control:U3|counter_y[3] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.795      ;
; 0.472 ; control:U3|counter_x[4] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.797      ;
; 0.472 ; control:U3|counter_y[2] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.799      ;
; 0.473 ; control:U3|counter_y[4] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.800      ;
; 0.473 ; control:U3|counter_x[3] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.798      ;
; 0.508 ; control:U3|counter_x[6] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.640      ;
; 0.509 ; control:U3|counter_x[5] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.641      ;
; 0.510 ; control:U3|counter_y[6] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.642      ;
; 0.511 ; control:U3|counter_y[6] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.643      ;
; 0.514 ; control:U3|counter_y[1] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.638      ;
; 0.514 ; control:U3|counter_x[1] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.638      ;
; 0.515 ; control:U3|counter_y[2] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.639      ;
; 0.515 ; control:U3|counter_x[2] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.639      ;
; 0.517 ; control:U3|counter_y[1] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.641      ;
; 0.517 ; control:U3|counter_x[1] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.641      ;
; 0.522 ; control:U3|counter_x[5] ; control:U3|counter_x[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.654      ;
; 0.525 ; control:U3|counter_x[3] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.850      ;
; 0.526 ; control:U3|counter_x[0] ; control:U3|counter_x[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.650      ;
; 0.527 ; control:U3|counter_x[4] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.651      ;
; 0.527 ; control:U3|counter_y[3] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.854      ;
; 0.527 ; control:U3|counter_y[0] ; control:U3|counter_y[3] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.651      ;
; 0.529 ; control:U3|counter_x[2] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.854      ;
; 0.529 ; control:U3|counter_x[0] ; control:U3|counter_x[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.653      ;
; 0.530 ; control:U3|counter_y[0] ; control:U3|counter_y[4] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.654      ;
; 0.531 ; control:U3|counter_y[5] ; control:U3|counter_y[8] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.663      ;
; 0.534 ; control:U3|counter_y[1] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.861      ;
; 0.537 ; control:U3|counter_x[2] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.862      ;
; 0.539 ; control:U3|counter_x[1] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.864      ;
; 0.547 ; control:U3|counter_y[0] ; control:U3|counter_y[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.874      ;
; 0.551 ; control:U3|counter_x[0] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.876      ;
; 0.580 ; control:U3|counter_x[3] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.704      ;
; 0.584 ; control:U3|counter_x[2] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.708      ;
; 0.591 ; control:U3|counter_x[1] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.916      ;
; 0.591 ; control:U3|counter_y[2] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.918      ;
; 0.593 ; control:U3|counter_y[1] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.920      ;
; 0.603 ; control:U3|counter_x[0] ; control:U3|counter_x[5] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.241      ; 0.928      ;
; 0.606 ; control:U3|counter_y[0] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.243      ; 0.933      ;
; 0.608 ; control:U3|counter_y[1] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.732      ;
; 0.608 ; control:U3|counter_x[1] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.732      ;
; 0.613 ; control:U3|counter_x[5] ; control:U3|counter_x[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.745      ;
; 0.620 ; control:U3|counter_x[0] ; control:U3|counter_x[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.744      ;
; 0.621 ; control:U3|counter_y[0] ; control:U3|counter_y[2] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.745      ;
; 0.646 ; control:U3|counter_x[6] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; -0.153     ; 0.577      ;
; 0.646 ; control:U3|counter_x[1] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.770      ;
; 0.658 ; control:U3|counter_x[0] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.040      ; 0.782      ;
; 0.660 ; control:U3|counter_x[5] ; control:U3|counter_x[7] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; -0.153     ; 0.591      ;
; 0.678 ; control:U3|counter_y[5] ; control:U3|counter_y[6] ; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 0.000        ; 0.048      ; 0.810      ;
+-------+-------------------------+-------------------------+----------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkk'                                                                                                         ;
+-------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; 0.297 ; control:U3|counter_1[29] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; control:U3|counter_1[19] ; control:U3|counter_1[19] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.424      ;
; 0.297 ; control:U3|counter_1[15] ; control:U3|counter_1[15] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.423      ;
; 0.298 ; control:U3|counter_1[27] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; control:U3|counter_1[22] ; control:U3|counter_1[22] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; control:U3|counter_1[16] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; control:U3|counter_1[11] ; control:U3|counter_1[11] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; control:U3|counter_1[3]  ; control:U3|counter_1[3]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; control:U3|counter_1[1]  ; control:U3|counter_1[1]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; control:U3|counter_1[30] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; control:U3|counter_1[25] ; control:U3|counter_1[25] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; control:U3|counter_1[23] ; control:U3|counter_1[23] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; control:U3|counter_1[9]  ; control:U3|counter_1[9]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; control:U3|counter_1[6]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; control:U3|counter_1[24] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; control:U3|counter_1[26] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; control:U3|counter_1[28] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; control:U3|counter_1[20] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; control:U3|counter_1[14] ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; control:U3|counter_1[12] ; control:U3|counter_1[12] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; control:U3|counter_1[4]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; control:U3|counter_1[2]  ; control:U3|counter_1[2]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.426      ;
; 0.446 ; control:U3|counter_1[15] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.572      ;
; 0.446 ; control:U3|counter_1[29] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.573      ;
; 0.446 ; control:U3|counter_1[19] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.573      ;
; 0.447 ; control:U3|counter_1[27] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.574      ;
; 0.447 ; control:U3|counter_1[11] ; control:U3|counter_1[12] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; control:U3|counter_1[3]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; control:U3|counter_1[1]  ; control:U3|counter_1[2]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; control:U3|counter_1[23] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; control:U3|counter_1[25] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.575      ;
; 0.450 ; control:U3|counter_1[0]  ; control:U3|counter_1[1]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.576      ;
; 0.456 ; control:U3|counter_1[22] ; control:U3|counter_1[23] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.583      ;
; 0.458 ; control:U3|counter_1[28] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.585      ;
; 0.458 ; control:U3|counter_1[14] ; control:U3|counter_1[15] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; control:U3|counter_1[26] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.585      ;
; 0.458 ; control:U3|counter_1[2]  ; control:U3|counter_1[3]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; control:U3|counter_1[24] ; control:U3|counter_1[25] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.585      ;
; 0.459 ; control:U3|counter_1[22] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.586      ;
; 0.461 ; control:U3|counter_1[20] ; control:U3|counter_1[22] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.588      ;
; 0.461 ; control:U3|counter_1[4]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; control:U3|counter_1[12] ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; control:U3|counter_1[14] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; control:U3|counter_1[28] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.588      ;
; 0.461 ; control:U3|counter_1[26] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.588      ;
; 0.461 ; control:U3|counter_1[2]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; control:U3|counter_1[24] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.588      ;
; 0.463 ; control:U3|clk_reg_1     ; control:U3|clk_reg_1     ; control:U3|clk_reg_1 ; clkk        ; 0.000        ; 1.504      ; 2.186      ;
; 0.510 ; control:U3|counter_1[27] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.637      ;
; 0.510 ; control:U3|counter_1[1]  ; control:U3|counter_1[3]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.636      ;
; 0.511 ; control:U3|counter_1[9]  ; control:U3|counter_1[11] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; control:U3|counter_1[25] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.638      ;
; 0.511 ; control:U3|counter_1[23] ; control:U3|counter_1[25] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.638      ;
; 0.512 ; control:U3|counter_1[19] ; control:U3|counter_1[22] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.639      ;
; 0.513 ; control:U3|counter_1[0]  ; control:U3|counter_1[2]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; control:U3|counter_1[3]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; control:U3|counter_1[11] ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; control:U3|counter_1[27] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.640      ;
; 0.513 ; control:U3|counter_1[1]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; control:U3|counter_1[9]  ; control:U3|counter_1[12] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; control:U3|counter_1[25] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.641      ;
; 0.514 ; control:U3|counter_1[23] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.641      ;
; 0.515 ; control:U3|counter_1[5]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; control:U3|counter_1[13] ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.642      ;
; 0.516 ; control:U3|counter_1[0]  ; control:U3|counter_1[3]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.642      ;
; 0.522 ; control:U3|counter_1[16] ; control:U3|counter_1[19] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.649      ;
; 0.522 ; control:U3|counter_1[8]  ; control:U3|counter_1[9]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.648      ;
; 0.522 ; control:U3|counter_1[22] ; control:U3|counter_1[25] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.649      ;
; 0.523 ; control:U3|counter_1[6]  ; control:U3|counter_1[9]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; control:U3|counter_1[20] ; control:U3|counter_1[23] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.651      ;
; 0.524 ; control:U3|counter_1[12] ; control:U3|counter_1[15] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; control:U3|counter_1[26] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.651      ;
; 0.524 ; control:U3|counter_1[24] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.651      ;
; 0.525 ; control:U3|counter_1[16] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.652      ;
; 0.525 ; control:U3|counter_1[22] ; control:U3|counter_1[26] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.652      ;
; 0.527 ; control:U3|counter_1[20] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.654      ;
; 0.527 ; control:U3|counter_1[12] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; control:U3|counter_1[2]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; control:U3|counter_1[26] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.654      ;
; 0.527 ; control:U3|counter_1[24] ; control:U3|counter_1[28] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.654      ;
; 0.529 ; control:U3|counter_1[21] ; control:U3|counter_1[22] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.655      ;
; 0.539 ; control:U3|counter_1[10] ; control:U3|counter_1[11] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.665      ;
; 0.541 ; control:U3|counter_1[18] ; control:U3|counter_1[19] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.667      ;
; 0.542 ; control:U3|counter_1[10] ; control:U3|counter_1[12] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.668      ;
; 0.544 ; control:U3|counter_1[18] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.670      ;
; 0.551 ; control:U3|counter_1[31] ; control:U3|counter_1[31] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.677      ;
; 0.575 ; control:U3|counter_1[15] ; control:U3|counter_1[19] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.701      ;
; 0.575 ; control:U3|counter_1[19] ; control:U3|counter_1[23] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.702      ;
; 0.576 ; control:U3|counter_1[11] ; control:U3|counter_1[15] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.702      ;
; 0.577 ; control:U3|counter_1[25] ; control:U3|counter_1[29] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.704      ;
; 0.577 ; control:U3|counter_1[23] ; control:U3|counter_1[27] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.704      ;
; 0.578 ; control:U3|counter_1[7]  ; control:U3|counter_1[9]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; control:U3|counter_1[15] ; control:U3|counter_1[20] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; control:U3|counter_1[19] ; control:U3|counter_1[24] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.705      ;
; 0.579 ; control:U3|counter_1[13] ; control:U3|counter_1[15] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.705      ;
; 0.579 ; control:U3|counter_1[11] ; control:U3|counter_1[16] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.705      ;
; 0.579 ; control:U3|counter_1[1]  ; control:U3|counter_1[6]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.705      ;
; 0.579 ; control:U3|counter_1[0]  ; control:U3|counter_1[4]  ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.705      ;
; 0.580 ; control:U3|counter_1[9]  ; control:U3|counter_1[14] ; clkk                 ; clkk        ; 0.000        ; 0.042      ; 0.706      ;
; 0.580 ; control:U3|counter_1[25] ; control:U3|counter_1[30] ; clkk                 ; clkk        ; 0.000        ; 0.043      ; 0.707      ;
+-------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clockgen'                                                                                                     ;
+-------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; 0.298 ; divisor:U0|counter_1[15] ; divisor:U0|counter_1[15] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.423      ;
; 0.299 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[19] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; divisor:U0|counter_1[13] ; divisor:U0|counter_1[13] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[11] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[5]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[3]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[1]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; divisor:U0|counter_1[29] ; divisor:U0|counter_1[29] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; divisor:U0|counter_1[27] ; divisor:U0|counter_1[27] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[21] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; divisor:U0|counter_1[17] ; divisor:U0|counter_1[17] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; divisor:U0|counter_1[16] ; divisor:U0|counter_1[16] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[9]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[7]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[6]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; divisor:U0|counter_1[22] ; divisor:U0|counter_1[22] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; divisor:U0|counter_1[23] ; divisor:U0|counter_1[23] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; divisor:U0|counter_1[30] ; divisor:U0|counter_1[30] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; divisor:U0|counter_1[25] ; divisor:U0|counter_1[25] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; divisor:U0|counter_1[18] ; divisor:U0|counter_1[18] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[14] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[8]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[4]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[2]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; divisor:U0|counter_1[28] ; divisor:U0|counter_1[28] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; divisor:U0|counter_1[26] ; divisor:U0|counter_1[26] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; divisor:U0|counter_1[24] ; divisor:U0|counter_1[24] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; divisor:U0|counter_1[20] ; divisor:U0|counter_1[20] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; divisor:U0|counter_1[12] ; divisor:U0|counter_1[12] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; divisor:U0|counter_1[10] ; divisor:U0|counter_1[10] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.427      ;
; 0.448 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[1]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[6]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; divisor:U0|counter_1[13] ; divisor:U0|counter_1[14] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[4]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[2]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[20] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[12] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.573      ;
; 0.449 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[22] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; divisor:U0|counter_1[29] ; divisor:U0|counter_1[30] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; divisor:U0|counter_1[17] ; divisor:U0|counter_1[18] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[8]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; divisor:U0|counter_1[27] ; divisor:U0|counter_1[28] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[10] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; divisor:U0|counter_1[25] ; divisor:U0|counter_1[26] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; divisor:U0|counter_1[23] ; divisor:U0|counter_1[24] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.575      ;
; 0.452 ; divisor:U0|counter_1[15] ; divisor:U0|counter_1[16] ; clockgen             ; clockgen    ; 0.000        ; 0.036      ; 0.572      ;
; 0.458 ; divisor:U0|counter_1[16] ; divisor:U0|counter_1[17] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.583      ;
; 0.458 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[7]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[15] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; divisor:U0|counter_1[18] ; divisor:U0|counter_1[19] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[5]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[3]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[9]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; divisor:U0|counter_1[22] ; divisor:U0|counter_1[23] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; divisor:U0|counter_1[12] ; divisor:U0|counter_1[13] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; divisor:U0|counter_1[10] ; divisor:U0|counter_1[11] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; divisor:U0|counter_1[28] ; divisor:U0|counter_1[29] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; divisor:U0|counter_1[26] ; divisor:U0|counter_1[27] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; divisor:U0|counter_1[20] ; divisor:U0|counter_1[21] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; divisor:U0|counter_1[24] ; divisor:U0|counter_1[25] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; divisor:U0|counter_1[16] ; divisor:U0|counter_1[18] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; divisor:U0|counter_1[6]  ; divisor:U0|counter_1[8]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; divisor:U0|counter_1[4]  ; divisor:U0|counter_1[6]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; divisor:U0|counter_1[2]  ; divisor:U0|counter_1[4]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; divisor:U0|counter_1[18] ; divisor:U0|counter_1[20] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; divisor:U0|counter_1[8]  ; divisor:U0|counter_1[10] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; divisor:U0|counter_1[22] ; divisor:U0|counter_1[24] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; divisor:U0|counter_1[12] ; divisor:U0|counter_1[14] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; divisor:U0|counter_1[10] ; divisor:U0|counter_1[12] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; divisor:U0|counter_1[20] ; divisor:U0|counter_1[22] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; divisor:U0|counter_1[28] ; divisor:U0|counter_1[30] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; divisor:U0|counter_1[26] ; divisor:U0|counter_1[28] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; divisor:U0|counter_1[24] ; divisor:U0|counter_1[26] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.588      ;
; 0.467 ; divisor:U0|counter_1[14] ; divisor:U0|counter_1[16] ; clockgen             ; clockgen    ; 0.000        ; 0.036      ; 0.587      ;
; 0.480 ; divisor:U0|counter_1[31] ; divisor:U0|counter_1[31] ; clockgen             ; clockgen    ; 0.000        ; 0.040      ; 0.604      ;
; 0.506 ; divisor:U0|clk_reg_1     ; divisor:U0|clk_reg_1     ; divisor:U0|clk_reg_1 ; clockgen    ; 0.000        ; 1.538      ; 2.263      ;
; 0.511 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[2]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[7]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; divisor:U0|counter_1[13] ; divisor:U0|counter_1[15] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[5]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[3]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[13] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[21] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.636      ;
; 0.512 ; divisor:U0|counter_1[17] ; divisor:U0|counter_1[19] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[9]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[23] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; divisor:U0|counter_1[9]  ; divisor:U0|counter_1[11] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; divisor:U0|counter_1[27] ; divisor:U0|counter_1[29] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; divisor:U0|counter_1[25] ; divisor:U0|counter_1[27] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.638      ;
; 0.513 ; divisor:U0|counter_1[23] ; divisor:U0|counter_1[25] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.638      ;
; 0.514 ; divisor:U0|counter_1[5]  ; divisor:U0|counter_1[8]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; divisor:U0|counter_1[3]  ; divisor:U0|counter_1[6]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; divisor:U0|counter_1[1]  ; divisor:U0|counter_1[4]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; divisor:U0|counter_1[11] ; divisor:U0|counter_1[14] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; divisor:U0|counter_1[19] ; divisor:U0|counter_1[22] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; divisor:U0|counter_1[0]  ; divisor:U0|counter_1[3]  ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.639      ;
; 0.515 ; divisor:U0|counter_1[15] ; divisor:U0|counter_1[17] ; clockgen             ; clockgen    ; 0.000        ; 0.036      ; 0.635      ;
; 0.515 ; divisor:U0|counter_1[17] ; divisor:U0|counter_1[20] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; divisor:U0|counter_1[7]  ; divisor:U0|counter_1[10] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; divisor:U0|counter_1[21] ; divisor:U0|counter_1[24] ; clockgen             ; clockgen    ; 0.000        ; 0.041      ; 0.640      ;
+-------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+-----------------------+----------+-------+----------+---------+---------------------+
; Clock                 ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack      ; -4.205   ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  clkk                 ; -4.059   ; 0.297 ; N/A      ; N/A     ; -3.000              ;
;  clockgen             ; -4.205   ; 0.298 ; N/A      ; N/A     ; -3.000              ;
;  control:U3|clk_reg_1 ; -1.268   ; 0.260 ; N/A      ; N/A     ; -1.285              ;
;  divisor:U0|clk_reg_1 ; -3.361   ; 0.183 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS       ; -258.641 ; 0.0   ; 0.0      ; 0.0     ; -167.91             ;
;  clkk                 ; -67.695  ; 0.000 ; N/A      ; N/A     ; -45.405             ;
;  clockgen             ; -63.212  ; 0.000 ; N/A      ; N/A     ; -45.668             ;
;  control:U3|clk_reg_1 ; -16.140  ; 0.000 ; N/A      ; N/A     ; -23.130             ;
;  divisor:U0|clk_reg_1 ; -111.594 ; 0.000 ; N/A      ; N/A     ; -53.970             ;
+-----------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; redgen[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; redgen[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; redgen[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; redgen[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; redgen[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; redgen[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; redgen[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; redgen[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greengen[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greengen[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greengen[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greengen[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greengen[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greengen[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greengen[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; greengen[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bluegen[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bluegen[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bluegen[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bluegen[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bluegen[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bluegen[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bluegen[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bluegen[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync_signal  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync_signal  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank_signal ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync_signal  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clock_vga      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; resetgen                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botder                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botizq                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botarr                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botaba                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clockgen                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clkk                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; redgen[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; redgen[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; redgen[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; redgen[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; redgen[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; redgen[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; redgen[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; redgen[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; greengen[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; greengen[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; greengen[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; greengen[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; greengen[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; greengen[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; greengen[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; greengen[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; bluegen[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; bluegen[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; bluegen[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; bluegen[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; bluegen[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; bluegen[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; bluegen[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; bluegen[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync_signal  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync_signal  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank_signal ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync_signal  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; clock_vga      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; redgen[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; redgen[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; redgen[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; redgen[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; redgen[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; redgen[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; redgen[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; redgen[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; greengen[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; greengen[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; greengen[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; greengen[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; greengen[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; greengen[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; greengen[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; greengen[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; bluegen[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; bluegen[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; bluegen[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; bluegen[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; bluegen[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; bluegen[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; bluegen[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; bluegen[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync_signal  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync_signal  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank_signal ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync_signal  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; clock_vga      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; redgen[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; redgen[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; redgen[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; redgen[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; redgen[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; redgen[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; redgen[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; redgen[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; greengen[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; greengen[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; greengen[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; greengen[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; greengen[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; greengen[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; greengen[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; greengen[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; bluegen[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; bluegen[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; bluegen[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; bluegen[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; bluegen[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; bluegen[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; bluegen[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; bluegen[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync_signal  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync_signal  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank_signal ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync_signal  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; clock_vga      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; clkk                 ; clkk                 ; 816      ; 0        ; 0        ; 0        ;
; control:U3|clk_reg_1 ; clkk                 ; 1        ; 1        ; 0        ; 0        ;
; clockgen             ; clockgen             ; 592      ; 0        ; 0        ; 0        ;
; divisor:U0|clk_reg_1 ; clockgen             ; 1        ; 1        ; 0        ; 0        ;
; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 90       ; 0        ; 0        ; 0        ;
; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 2442     ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; clkk                 ; clkk                 ; 816      ; 0        ; 0        ; 0        ;
; control:U3|clk_reg_1 ; clkk                 ; 1        ; 1        ; 0        ; 0        ;
; clockgen             ; clockgen             ; 592      ; 0        ; 0        ; 0        ;
; divisor:U0|clk_reg_1 ; clockgen             ; 1        ; 1        ; 0        ; 0        ;
; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; 90       ; 0        ; 0        ; 0        ;
; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; 2442     ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 78    ; 78   ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 915   ; 915  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------+
; Clock Status Summary                                             ;
+----------------------+----------------------+------+-------------+
; Target               ; Clock                ; Type ; Status      ;
+----------------------+----------------------+------+-------------+
; clkk                 ; clkk                 ; Base ; Constrained ;
; clockgen             ; clockgen             ; Base ; Constrained ;
; control:U3|clk_reg_1 ; control:U3|clk_reg_1 ; Base ; Constrained ;
; divisor:U0|clk_reg_1 ; divisor:U0|clk_reg_1 ; Base ; Constrained ;
+----------------------+----------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; botaba     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botarr     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botder     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botizq     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resetgen   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; bluegen[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clock_vga     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync_signal ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync_signal ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; botaba     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botarr     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botder     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botizq     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resetgen   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; bluegen[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; bluegen[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clock_vga     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; greengen[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync_signal ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; redgen[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync_signal ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed Nov 20 20:58:40 2019
Info: Command: quartus_sta vga_movement -c vga_movement
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_movement.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name control:U3|clk_reg_1 control:U3|clk_reg_1
    Info (332105): create_clock -period 1.000 -name clkk clkk
    Info (332105): create_clock -period 1.000 -name divisor:U0|clk_reg_1 divisor:U0|clk_reg_1
    Info (332105): create_clock -period 1.000 -name clockgen clockgen
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.205
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.205             -63.212 clockgen 
    Info (332119):    -4.059             -67.695 clkk 
    Info (332119):    -3.361            -111.594 divisor:U0|clk_reg_1 
    Info (332119):    -1.268             -16.140 control:U3|clk_reg_1 
Info (332146): Worst-case hold slack is 0.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.406               0.000 divisor:U0|clk_reg_1 
    Info (332119):     0.586               0.000 control:U3|clk_reg_1 
    Info (332119):     0.653               0.000 clkk 
    Info (332119):     0.654               0.000 clockgen 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clkk 
    Info (332119):    -3.000             -45.405 clockgen 
    Info (332119):    -1.285             -53.970 divisor:U0|clk_reg_1 
    Info (332119):    -1.285             -23.130 control:U3|clk_reg_1 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.785
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.785             -52.941 clockgen 
    Info (332119):    -3.676             -57.245 clkk 
    Info (332119):    -2.968             -98.130 divisor:U0|clk_reg_1 
    Info (332119):    -1.043             -12.678 control:U3|clk_reg_1 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 divisor:U0|clk_reg_1 
    Info (332119):     0.542               0.000 control:U3|clk_reg_1 
    Info (332119):     0.596               0.000 clkk 
    Info (332119):     0.598               0.000 clockgen 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clkk 
    Info (332119):    -3.000             -45.405 clockgen 
    Info (332119):    -1.285             -53.970 divisor:U0|clk_reg_1 
    Info (332119):    -1.285             -23.130 control:U3|clk_reg_1 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.609
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.609             -14.969 clockgen 
    Info (332119):    -1.554             -17.180 clkk 
    Info (332119):    -1.119             -32.755 divisor:U0|clk_reg_1 
    Info (332119):    -0.093              -0.266 control:U3|clk_reg_1 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 divisor:U0|clk_reg_1 
    Info (332119):     0.260               0.000 control:U3|clk_reg_1 
    Info (332119):     0.297               0.000 clkk 
    Info (332119):     0.298               0.000 clockgen 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.668 clockgen 
    Info (332119):    -3.000             -45.318 clkk 
    Info (332119):    -1.000             -42.000 divisor:U0|clk_reg_1 
    Info (332119):    -1.000             -18.000 control:U3|clk_reg_1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4847 megabytes
    Info: Processing ended: Wed Nov 20 20:58:43 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


