TimeQuest Timing Analyzer report for lcd
Fri Dec 03 23:12:46 2021
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'disp_clk'
 13. Slow 1200mV 85C Model Setup: 'disp_clk_out'
 14. Slow 1200mV 85C Model Setup: 'disp_async_rst'
 15. Slow 1200mV 85C Model Hold: 'disp_clk'
 16. Slow 1200mV 85C Model Hold: 'disp_clk_out'
 17. Slow 1200mV 85C Model Hold: 'disp_async_rst'
 18. Slow 1200mV 85C Model Recovery: 'disp_clk'
 19. Slow 1200mV 85C Model Recovery: 'disp_clk_out'
 20. Slow 1200mV 85C Model Removal: 'disp_clk_out'
 21. Slow 1200mV 85C Model Removal: 'disp_clk'
 22. Slow 1200mV 85C Model Metastability Summary
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'disp_clk'
 30. Slow 1200mV 0C Model Setup: 'disp_clk_out'
 31. Slow 1200mV 0C Model Setup: 'disp_async_rst'
 32. Slow 1200mV 0C Model Hold: 'disp_clk'
 33. Slow 1200mV 0C Model Hold: 'disp_clk_out'
 34. Slow 1200mV 0C Model Hold: 'disp_async_rst'
 35. Slow 1200mV 0C Model Recovery: 'disp_clk'
 36. Slow 1200mV 0C Model Recovery: 'disp_clk_out'
 37. Slow 1200mV 0C Model Removal: 'disp_clk_out'
 38. Slow 1200mV 0C Model Removal: 'disp_clk'
 39. Slow 1200mV 0C Model Metastability Summary
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'disp_clk'
 46. Fast 1200mV 0C Model Setup: 'disp_clk_out'
 47. Fast 1200mV 0C Model Setup: 'disp_async_rst'
 48. Fast 1200mV 0C Model Hold: 'disp_clk_out'
 49. Fast 1200mV 0C Model Hold: 'disp_clk'
 50. Fast 1200mV 0C Model Hold: 'disp_async_rst'
 51. Fast 1200mV 0C Model Recovery: 'disp_clk'
 52. Fast 1200mV 0C Model Recovery: 'disp_clk_out'
 53. Fast 1200mV 0C Model Removal: 'disp_clk_out'
 54. Fast 1200mV 0C Model Removal: 'disp_clk'
 55. Fast 1200mV 0C Model Metastability Summary
 56. Multicorner Timing Analysis Summary
 57. Board Trace Model Assignments
 58. Input Transition Times
 59. Signal Integrity Metrics (Slow 1200mv 0c Model)
 60. Signal Integrity Metrics (Slow 1200mv 85c Model)
 61. Signal Integrity Metrics (Fast 1200mv 0c Model)
 62. Setup Transfers
 63. Hold Transfers
 64. Recovery Transfers
 65. Removal Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths Summary
 69. Clock Status Summary
 70. Unconstrained Input Ports
 71. Unconstrained Output Ports
 72. Unconstrained Input Ports
 73. Unconstrained Output Ports
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; lcd                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                         ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; Clock Name     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets            ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; disp_async_rst ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { disp_async_rst } ;
; disp_clk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { disp_clk }       ;
; disp_clk_out   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { disp_clk_out }   ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                 ;
+------------+-----------------+--------------+------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note ;
+------------+-----------------+--------------+------+
; 186.99 MHz ; 186.99 MHz      ; disp_clk     ;      ;
; 398.88 MHz ; 398.88 MHz      ; disp_clk_out ;      ;
+------------+-----------------+--------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------+
; Slow 1200mV 85C Model Setup Summary     ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; disp_clk       ; -4.348 ; -35.765       ;
; disp_clk_out   ; -1.507 ; -10.015       ;
; disp_async_rst ; -1.170 ; -6.341        ;
+----------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Hold Summary     ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; disp_clk       ; 0.298 ; 0.000         ;
; disp_clk_out   ; 0.402 ; 0.000         ;
; disp_async_rst ; 1.472 ; 0.000         ;
+----------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------------+--------+----------------+
; Clock        ; Slack  ; End Point TNS  ;
+--------------+--------+----------------+
; disp_clk     ; -2.020 ; -33.920        ;
; disp_clk_out ; -1.760 ; -17.376        ;
+--------------+--------+----------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------------+-------+----------------+
; Clock        ; Slack ; End Point TNS  ;
+--------------+-------+----------------+
; disp_clk_out ; 1.632 ; 0.000          ;
; disp_clk     ; 1.947 ; 0.000          ;
+--------------+-------+----------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------------+--------+-------------------------+
; Clock          ; Slack  ; End Point TNS           ;
+----------------+--------+-------------------------+
; disp_clk       ; -3.000 ; -62.110                 ;
; disp_async_rst ; -3.000 ; -11.995                 ;
; disp_clk_out   ; -1.285 ; -12.850                 ;
+----------------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'disp_clk'                                                                      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.348 ; clk_count[1]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 5.265      ;
; -4.258 ; clk_count[0]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 5.175      ;
; -4.108 ; clk_count[3]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 5.025      ;
; -4.021 ; clk_count[2]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 4.938      ;
; -3.977 ; clk_count[5]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 4.894      ;
; -3.890 ; clk_count[4]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 4.807      ;
; -3.849 ; clk_count[7]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 4.766      ;
; -3.763 ; clk_count[6]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 4.680      ;
; -3.716 ; clk_count[9]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 4.633      ;
; -3.627 ; clk_count[8]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 4.544      ;
; -3.581 ; clk_count[11] ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 4.498      ;
; -3.494 ; clk_count[10] ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 4.411      ;
; -3.311 ; clk_count[12] ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 4.228      ;
; -3.237 ; clk_count[13] ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 4.154      ;
; -3.132 ; clk_count[14] ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 4.049      ;
; -3.059 ; clk_count[1]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 3.976      ;
; -2.969 ; clk_count[0]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 3.886      ;
; -2.678 ; clk_count[2]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 3.595      ;
; -2.596 ; clk_count[3]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 3.513      ;
; -2.546 ; clk_count[4]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 3.463      ;
; -2.457 ; clk_count[15] ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 3.374      ;
; -2.439 ; clk_count[5]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 3.356      ;
; -2.311 ; clk_count[7]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 3.228      ;
; -2.262 ; clk_count[6]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 3.179      ;
; -2.178 ; clk_count[9]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 3.095      ;
; -2.134 ; clk_count[8]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 3.051      ;
; -2.043 ; clk_count[11] ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 2.960      ;
; -2.002 ; clk_count[10] ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 2.919      ;
; -1.870 ; clk_count[12] ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 2.787      ;
; -1.689 ; clk_count[13] ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 2.606      ;
; -1.602 ; clk_count[1]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.520      ;
; -1.584 ; clk_count[14] ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 2.501      ;
; -1.512 ; clk_count[0]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.430      ;
; -1.504 ; disp_clk_out  ; disp_clk_out  ; disp_clk_out ; disp_clk    ; 0.500        ; 2.961      ; 5.185      ;
; -1.483 ; clk_count[0]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.401      ;
; -1.470 ; clk_count[1]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.388      ;
; -1.468 ; clk_count[3]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.386      ;
; -1.451 ; clk_count[1]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.369      ;
; -1.381 ; clk_count[2]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.299      ;
; -1.380 ; clk_count[0]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.298      ;
; -1.352 ; clk_count[2]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.270      ;
; -1.351 ; clk_count[0]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.269      ;
; -1.338 ; clk_count[1]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.256      ;
; -1.337 ; clk_count[5]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.255      ;
; -1.336 ; clk_count[3]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.254      ;
; -1.319 ; clk_count[1]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.237      ;
; -1.317 ; clk_count[3]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.235      ;
; -1.250 ; clk_count[4]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.168      ;
; -1.249 ; clk_count[2]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.167      ;
; -1.248 ; clk_count[0]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.166      ;
; -1.220 ; clk_count[4]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.138      ;
; -1.220 ; clk_count[2]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.138      ;
; -1.219 ; clk_count[0]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.137      ;
; -1.209 ; clk_count[7]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.127      ;
; -1.206 ; clk_count[1]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.124      ;
; -1.205 ; clk_count[5]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.123      ;
; -1.204 ; clk_count[3]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.122      ;
; -1.187 ; clk_count[1]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.105      ;
; -1.186 ; clk_count[5]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.104      ;
; -1.185 ; clk_count[3]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.103      ;
; -1.123 ; clk_count[6]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.041      ;
; -1.118 ; clk_count[4]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.036      ;
; -1.117 ; clk_count[2]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.035      ;
; -1.116 ; clk_count[0]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.034      ;
; -1.088 ; clk_count[4]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.006      ;
; -1.088 ; clk_count[2]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.006      ;
; -1.087 ; clk_count[0]  ; clk_count[7]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.005      ;
; -1.085 ; clk_count[6]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 2.003      ;
; -1.077 ; clk_count[7]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.995      ;
; -1.076 ; clk_count[9]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.994      ;
; -1.074 ; clk_count[1]  ; clk_count[6]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.992      ;
; -1.073 ; clk_count[5]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.991      ;
; -1.072 ; clk_count[3]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.990      ;
; -1.058 ; clk_count[7]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.976      ;
; -1.055 ; clk_count[1]  ; clk_count[7]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.973      ;
; -1.054 ; clk_count[5]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.972      ;
; -1.053 ; clk_count[3]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.971      ;
; -1.011 ; disp_clk_out  ; disp_clk_out  ; disp_clk_out ; disp_clk    ; 1.000        ; 2.961      ; 5.192      ;
; -0.991 ; clk_count[6]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.909      ;
; -0.987 ; clk_count[8]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.905      ;
; -0.986 ; clk_count[4]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.904      ;
; -0.985 ; clk_count[2]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.903      ;
; -0.984 ; clk_count[0]  ; clk_count[6]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.902      ;
; -0.957 ; clk_count[8]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.875      ;
; -0.956 ; clk_count[4]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.874      ;
; -0.956 ; clk_count[2]  ; clk_count[7]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.874      ;
; -0.955 ; clk_count[0]  ; clk_count[5]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.873      ;
; -0.953 ; clk_count[6]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.871      ;
; -0.948 ; S.p2Move      ; name[179]     ; disp_clk     ; disp_clk    ; 1.000        ; -0.081     ; 1.865      ;
; -0.945 ; clk_count[7]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.863      ;
; -0.944 ; clk_count[9]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.862      ;
; -0.942 ; clk_count[1]  ; clk_count[4]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.860      ;
; -0.941 ; clk_count[11] ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.859      ;
; -0.941 ; clk_count[5]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.859      ;
; -0.940 ; clk_count[3]  ; clk_count[6]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.858      ;
; -0.926 ; clk_count[7]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.844      ;
; -0.925 ; clk_count[9]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.843      ;
; -0.923 ; clk_count[1]  ; clk_count[5]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.841      ;
; -0.922 ; clk_count[5]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.840      ;
; -0.921 ; clk_count[3]  ; clk_count[7]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.080     ; 1.839      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'disp_clk_out'                                                                                                         ;
+--------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+
; -1.507 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.082     ; 2.423      ;
; -1.507 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.424      ;
; -1.497 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.082     ; 2.413      ;
; -1.483 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.082     ; 2.399      ;
; -1.434 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.351      ;
; -1.363 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.280      ;
; -1.361 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.278      ;
; -1.318 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.235      ;
; -1.288 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.205      ;
; -1.229 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.146      ;
; -1.221 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.138      ;
; -1.210 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.127      ;
; -1.184 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.101      ;
; -1.172 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.089      ;
; -1.153 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.082     ; 2.069      ;
; -1.137 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.054      ;
; -1.099 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.080     ; 2.017      ;
; -1.099 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.080     ; 2.017      ;
; -1.098 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.015      ;
; -1.096 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.080     ; 2.014      ;
; -1.095 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.080     ; 2.013      ;
; -1.094 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.080     ; 2.012      ;
; -1.094 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.080     ; 2.012      ;
; -1.090 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.007      ;
; -1.087 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 2.004      ;
; -1.060 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.082     ; 1.976      ;
; -0.931 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.848      ;
; -0.931 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.848      ;
; -0.928 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.845      ;
; -0.927 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.844      ;
; -0.926 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.843      ;
; -0.926 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.843      ;
; -0.908 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.082     ; 1.824      ;
; -0.893 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.810      ;
; -0.750 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.667      ;
; -0.749 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.666      ;
; -0.740 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.657      ;
; -0.726 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.643      ;
; -0.637 ; lcd_control:lcd|index[5]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.082     ; 1.553      ;
; -0.604 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.521      ;
; -0.588 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.505      ;
; -0.573 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.490      ;
; -0.396 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.313      ;
; -0.351 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.268      ;
; -0.290 ; lcd_control:lcd|index[5]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.207      ;
; -0.262 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.179      ;
; -0.256 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.173      ;
; -0.255 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.172      ;
; -0.255 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.172      ;
; -0.254 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|state.LOAD_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.171      ;
; -0.244 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.161      ;
; -0.242 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 1.159      ;
; -0.020 ; lcd_control:lcd|state.INIT_STATE ; lcd_control:lcd|state.LOAD_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.080     ; 0.938      ;
; 0.023  ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 0.894      ;
; 0.071  ; lcd_control:lcd|index[5]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 0.846      ;
; 0.183  ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.081     ; 0.734      ;
+--------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'disp_async_rst'                                                              ;
+--------+------------+-------------+--------------+----------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node     ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------+--------------+----------------+--------------+------------+------------+
; -1.170 ; S.p2Aim    ; NS.p1Move   ; disp_clk     ; disp_async_rst ; 0.500        ; -0.682     ; 0.976      ;
; -1.150 ; S.p2Move   ; NS.p2Attack ; disp_clk     ; disp_async_rst ; 0.500        ; -0.681     ; 0.957      ;
; -1.017 ; S.start    ; NS.p1Move   ; disp_clk     ; disp_async_rst ; 0.500        ; -0.682     ; 0.823      ;
; -1.011 ; S.p1Move   ; NS.p1Attack ; disp_clk     ; disp_async_rst ; 0.500        ; -0.676     ; 0.823      ;
; -1.006 ; S.p2Attack ; NS.p2Aim    ; disp_clk     ; disp_async_rst ; 0.500        ; -0.682     ; 0.812      ;
; -1.003 ; S.p1Attack ; NS.p1Aim    ; disp_clk     ; disp_async_rst ; 0.500        ; -0.676     ; 0.815      ;
; -1.001 ; S.p1Aim    ; NS.p2Move   ; disp_clk     ; disp_async_rst ; 0.500        ; -0.676     ; 0.813      ;
+--------+------------+-------------+--------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'disp_clk'                                                                        ;
+-------+---------------+---------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+----------------+-------------+--------------+------------+------------+
; 0.298 ; NS.p2Aim      ; S.p2Aim       ; disp_async_rst ; disp_clk    ; -0.500       ; 0.682      ; 0.696      ;
; 0.299 ; NS.p2Attack   ; S.p2Attack    ; disp_async_rst ; disp_clk    ; -0.500       ; 0.682      ; 0.697      ;
; 0.300 ; NS.start      ; S.start       ; disp_async_rst ; disp_clk    ; -0.500       ; 0.682      ; 0.698      ;
; 0.303 ; NS.p1Aim      ; S.p1Aim       ; disp_async_rst ; disp_clk    ; -0.500       ; 0.676      ; 0.695      ;
; 0.304 ; NS.p2Move     ; S.p2Move      ; disp_async_rst ; disp_clk    ; -0.500       ; 0.676      ; 0.696      ;
; 0.474 ; NS.p1Attack   ; S.p1Attack    ; disp_async_rst ; disp_clk    ; -0.500       ; 0.676      ; 0.866      ;
; 0.493 ; NS.p1Move     ; S.p1Move      ; disp_async_rst ; disp_clk    ; -0.500       ; 0.681      ; 0.890      ;
; 0.633 ; clk_count[13] ; clk_count[13] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.899      ;
; 0.633 ; clk_count[11] ; clk_count[11] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.899      ;
; 0.633 ; clk_count[5]  ; clk_count[5]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.899      ;
; 0.633 ; clk_count[3]  ; clk_count[3]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.899      ;
; 0.634 ; clk_count[1]  ; clk_count[1]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.900      ;
; 0.635 ; clk_count[6]  ; clk_count[6]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.901      ;
; 0.636 ; clk_count[9]  ; clk_count[9]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.902      ;
; 0.636 ; clk_count[7]  ; clk_count[7]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.902      ;
; 0.637 ; clk_count[2]  ; clk_count[2]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.903      ;
; 0.638 ; clk_count[14] ; clk_count[14] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.904      ;
; 0.638 ; clk_count[12] ; clk_count[12] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.904      ;
; 0.638 ; clk_count[4]  ; clk_count[4]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.904      ;
; 0.639 ; clk_count[10] ; clk_count[10] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; clk_count[8]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.905      ;
; 0.649 ; S.p1Attack    ; name[52]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.081      ; 0.916      ;
; 0.653 ; S.p1Attack    ; name[172]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.081      ; 0.920      ;
; 0.653 ; S.p2Attack    ; name[171]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.079      ; 0.918      ;
; 0.660 ; clk_count[0]  ; clk_count[0]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.926      ;
; 0.662 ; S.p2Attack    ; name[125]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.079      ; 0.927      ;
; 0.678 ; S.p2Move      ; name[178]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 0.944      ;
; 0.735 ; S.p2Move      ; name[125]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.001      ;
; 0.782 ; S.p1Move      ; name[178]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.048      ;
; 0.784 ; S.p2Aim       ; name[125]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.079      ; 1.049      ;
; 0.842 ; S.p2Aim       ; name[181]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.108      ;
; 0.843 ; S.p2Aim       ; name[170]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.109      ;
; 0.852 ; S.p2Aim       ; name[163]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.118      ;
; 0.852 ; S.p1Attack    ; name[124]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.118      ;
; 0.860 ; S.p1Move      ; name[56]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.081      ; 1.127      ;
; 0.860 ; S.start       ; name[178]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.079      ; 1.125      ;
; 0.861 ; S.start       ; name[67]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.079      ; 1.126      ;
; 0.863 ; S.p1Move      ; name[58]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.129      ;
; 0.866 ; S.p1Aim       ; name[59]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.132      ;
; 0.868 ; S.p1Aim       ; name[69]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.134      ;
; 0.868 ; S.p1Move      ; name[67]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.134      ;
; 0.921 ; S.p1Move      ; name[124]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.187      ;
; 0.951 ; clk_count[5]  ; clk_count[6]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.217      ;
; 0.951 ; clk_count[1]  ; clk_count[2]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.217      ;
; 0.951 ; clk_count[13] ; clk_count[14] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.217      ;
; 0.951 ; clk_count[11] ; clk_count[12] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.217      ;
; 0.951 ; clk_count[3]  ; clk_count[4]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.217      ;
; 0.953 ; clk_count[9]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.219      ;
; 0.953 ; clk_count[7]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.219      ;
; 0.953 ; S.p2Attack    ; name[181]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.219      ;
; 0.962 ; clk_count[6]  ; clk_count[7]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.228      ;
; 0.964 ; clk_count[2]  ; clk_count[3]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.230      ;
; 0.964 ; clk_count[0]  ; clk_count[1]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.230      ;
; 0.965 ; clk_count[12] ; clk_count[13] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.231      ;
; 0.965 ; clk_count[4]  ; clk_count[5]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.231      ;
; 0.966 ; clk_count[10] ; clk_count[11] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.232      ;
; 0.966 ; clk_count[8]  ; clk_count[9]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.232      ;
; 0.967 ; clk_count[6]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.233      ;
; 0.969 ; S.p2Attack    ; name[172]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.235      ;
; 0.969 ; clk_count[0]  ; clk_count[2]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.235      ;
; 0.969 ; clk_count[2]  ; clk_count[4]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.235      ;
; 0.970 ; clk_count[4]  ; clk_count[6]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.236      ;
; 0.970 ; clk_count[12] ; clk_count[14] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.236      ;
; 0.971 ; clk_count[10] ; clk_count[12] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.237      ;
; 0.971 ; clk_count[8]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.237      ;
; 0.972 ; S.p1Aim       ; name[124]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.238      ;
; 0.997 ; S.p1Aim       ; name[170]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.081      ; 1.264      ;
; 0.999 ; S.p2Attack    ; name[192]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.079      ; 1.264      ;
; 1.009 ; S.p1Aim       ; name[163]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.081      ; 1.276      ;
; 1.009 ; S.p1Aim       ; name[56]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.081      ; 1.276      ;
; 1.020 ; S.p1Move      ; name[59]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.286      ;
; 1.055 ; S.p1Aim       ; name[51]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.081      ; 1.322      ;
; 1.062 ; S.p1Move      ; name[57]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.328      ;
; 1.072 ; clk_count[5]  ; clk_count[7]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.338      ;
; 1.072 ; clk_count[1]  ; clk_count[3]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.338      ;
; 1.072 ; clk_count[11] ; clk_count[13] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.338      ;
; 1.072 ; clk_count[3]  ; clk_count[5]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.338      ;
; 1.072 ; S.p2Move      ; name[192]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.338      ;
; 1.074 ; clk_count[9]  ; clk_count[11] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.340      ;
; 1.074 ; clk_count[7]  ; clk_count[9]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.340      ;
; 1.077 ; clk_count[5]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.343      ;
; 1.077 ; clk_count[1]  ; clk_count[4]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.343      ;
; 1.077 ; clk_count[3]  ; clk_count[6]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.343      ;
; 1.077 ; clk_count[11] ; clk_count[14] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.343      ;
; 1.079 ; clk_count[9]  ; clk_count[12] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.345      ;
; 1.079 ; clk_count[7]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.345      ;
; 1.088 ; clk_count[6]  ; clk_count[9]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.354      ;
; 1.090 ; clk_count[0]  ; clk_count[3]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.356      ;
; 1.090 ; clk_count[2]  ; clk_count[5]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.356      ;
; 1.091 ; clk_count[4]  ; clk_count[7]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.357      ;
; 1.092 ; clk_count[10] ; clk_count[13] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.358      ;
; 1.092 ; clk_count[8]  ; clk_count[11] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.358      ;
; 1.093 ; clk_count[6]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.359      ;
; 1.095 ; clk_count[0]  ; clk_count[4]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.361      ;
; 1.095 ; clk_count[2]  ; clk_count[6]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.361      ;
; 1.096 ; clk_count[4]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; clk_count[10] ; clk_count[14] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; clk_count[8]  ; clk_count[12] ; disp_clk       ; disp_clk    ; 0.000        ; 0.080      ; 1.363      ;
; 1.121 ; S.p2Aim       ; name[192]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.079      ; 1.386      ;
; 1.126 ; S.p1Move      ; name[52]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.081      ; 1.393      ;
+-------+---------------+---------------+----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'disp_clk_out'                                                                                                         ;
+-------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+
; 0.402 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; lcd_control:lcd|index[5]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.669      ;
; 0.460 ; lcd_control:lcd|index[5]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.727      ;
; 0.498 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.765      ;
; 0.584 ; lcd_control:lcd|state.INIT_STATE ; lcd_control:lcd|state.LOAD_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.082      ; 0.852      ;
; 0.686 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.953      ;
; 0.703 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.970      ;
; 0.704 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.971      ;
; 0.712 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|state.LOAD_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.979      ;
; 0.713 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.980      ;
; 0.714 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.981      ;
; 0.714 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 0.981      ;
; 0.878 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.145      ;
; 0.927 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.194      ;
; 1.182 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.449      ;
; 1.194 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.461      ;
; 1.210 ; lcd_control:lcd|index[5]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.080      ; 1.476      ;
; 1.239 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.506      ;
; 1.328 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.595      ;
; 1.335 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.602      ;
; 1.339 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.606      ;
; 1.347 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.614      ;
; 1.359 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.626      ;
; 1.389 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.656      ;
; 1.389 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.656      ;
; 1.389 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.656      ;
; 1.390 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.657      ;
; 1.392 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.659      ;
; 1.393 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.660      ;
; 1.418 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.080      ; 1.684      ;
; 1.436 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.703      ;
; 1.441 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.708      ;
; 1.453 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.082      ; 1.721      ;
; 1.453 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.082      ; 1.721      ;
; 1.453 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.082      ; 1.721      ;
; 1.454 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.082      ; 1.722      ;
; 1.456 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.082      ; 1.724      ;
; 1.457 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.082      ; 1.725      ;
; 1.464 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.731      ;
; 1.472 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.739      ;
; 1.478 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.745      ;
; 1.506 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.773      ;
; 1.570 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.837      ;
; 1.593 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.080      ; 1.859      ;
; 1.601 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.868      ;
; 1.612 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.879      ;
; 1.643 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.081      ; 1.910      ;
; 1.686 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.080      ; 1.952      ;
; 1.941 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.080      ; 2.207      ;
; 1.953 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.080      ; 2.219      ;
; 1.998 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.080      ; 2.264      ;
+-------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'disp_async_rst'                                                              ;
+-------+------------+-------------+--------------+----------------+--------------+------------+------------+
; Slack ; From Node  ; To Node     ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------+--------------+----------------+--------------+------------+------------+
; 1.472 ; S.start    ; NS.p1Move   ; disp_clk     ; disp_async_rst ; -0.500       ; -0.477     ; 0.711      ;
; 1.473 ; S.p1Aim    ; NS.p2Move   ; disp_clk     ; disp_async_rst ; -0.500       ; -0.471     ; 0.718      ;
; 1.475 ; S.p1Attack ; NS.p1Aim    ; disp_clk     ; disp_async_rst ; -0.500       ; -0.471     ; 0.720      ;
; 1.479 ; S.p2Attack ; NS.p2Aim    ; disp_clk     ; disp_async_rst ; -0.500       ; -0.477     ; 0.718      ;
; 1.480 ; S.p1Move   ; NS.p1Attack ; disp_clk     ; disp_async_rst ; -0.500       ; -0.471     ; 0.725      ;
; 1.603 ; S.p2Aim    ; NS.p1Move   ; disp_clk     ; disp_async_rst ; -0.500       ; -0.477     ; 0.842      ;
; 1.646 ; S.p2Move   ; NS.p2Attack ; disp_clk     ; disp_async_rst ; -0.500       ; -0.476     ; 0.886      ;
+-------+------------+-------------+--------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'disp_clk'                                                                      ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node       ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; -2.020 ; disp_async_rst ; clk_count[15] ; disp_async_rst ; disp_clk    ; 0.500        ; 2.961      ; 5.469      ;
; -2.020 ; disp_async_rst ; disp_clk_out  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.961      ; 5.469      ;
; -1.992 ; disp_async_rst ; clk_count[0]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[1]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[2]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[3]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[4]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[5]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[6]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[7]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[8]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[9]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[10] ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[11] ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[12] ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[13] ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.992 ; disp_async_rst ; clk_count[14] ; disp_async_rst ; disp_clk    ; 0.500        ; 2.962      ; 5.442      ;
; -1.563 ; disp_async_rst ; clk_count[15] ; disp_async_rst ; disp_clk    ; 1.000        ; 2.961      ; 5.512      ;
; -1.563 ; disp_async_rst ; disp_clk_out  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.961      ; 5.512      ;
; -1.536 ; disp_async_rst ; clk_count[0]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[1]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[2]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[3]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[4]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[5]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[6]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[7]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[8]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[9]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[10] ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[11] ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[12] ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[13] ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
; -1.536 ; disp_async_rst ; clk_count[14] ; disp_async_rst ; disp_clk    ; 1.000        ; 2.962      ; 5.486      ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'disp_clk_out'                                                                                      ;
+--------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                          ; Launch Clock   ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+
; -1.760 ; disp_async_rst ; lcd_control:lcd|state.INIT_STATE ; disp_async_rst ; disp_clk_out ; 0.500        ; 3.229      ; 5.477      ;
; -1.760 ; disp_async_rst ; lcd_control:lcd|state.IDLE_STATE ; disp_async_rst ; disp_clk_out ; 0.500        ; 3.229      ; 5.477      ;
; -1.732 ; disp_async_rst ; lcd_control:lcd|state.LOAD_STATE ; disp_async_rst ; disp_clk_out ; 0.500        ; 3.230      ; 5.450      ;
; -1.732 ; disp_async_rst ; lcd_control:lcd|index[4]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 3.230      ; 5.450      ;
; -1.732 ; disp_async_rst ; lcd_control:lcd|index[2]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 3.230      ; 5.450      ;
; -1.732 ; disp_async_rst ; lcd_control:lcd|index[3]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 3.230      ; 5.450      ;
; -1.732 ; disp_async_rst ; lcd_control:lcd|index[1]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 3.230      ; 5.450      ;
; -1.732 ; disp_async_rst ; lcd_control:lcd|index[5]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 3.230      ; 5.450      ;
; -1.732 ; disp_async_rst ; lcd_control:lcd|state.PUSH_STATE ; disp_async_rst ; disp_clk_out ; 0.500        ; 3.230      ; 5.450      ;
; -1.732 ; disp_async_rst ; lcd_control:lcd|index[0]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 3.230      ; 5.450      ;
; -1.298 ; disp_async_rst ; lcd_control:lcd|state.INIT_STATE ; disp_async_rst ; disp_clk_out ; 1.000        ; 3.229      ; 5.515      ;
; -1.298 ; disp_async_rst ; lcd_control:lcd|state.IDLE_STATE ; disp_async_rst ; disp_clk_out ; 1.000        ; 3.229      ; 5.515      ;
; -1.263 ; disp_async_rst ; lcd_control:lcd|state.LOAD_STATE ; disp_async_rst ; disp_clk_out ; 1.000        ; 3.230      ; 5.481      ;
; -1.263 ; disp_async_rst ; lcd_control:lcd|index[4]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 3.230      ; 5.481      ;
; -1.263 ; disp_async_rst ; lcd_control:lcd|index[2]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 3.230      ; 5.481      ;
; -1.263 ; disp_async_rst ; lcd_control:lcd|index[3]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 3.230      ; 5.481      ;
; -1.263 ; disp_async_rst ; lcd_control:lcd|index[1]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 3.230      ; 5.481      ;
; -1.263 ; disp_async_rst ; lcd_control:lcd|index[5]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 3.230      ; 5.481      ;
; -1.263 ; disp_async_rst ; lcd_control:lcd|state.PUSH_STATE ; disp_async_rst ; disp_clk_out ; 1.000        ; 3.230      ; 5.481      ;
; -1.263 ; disp_async_rst ; lcd_control:lcd|index[0]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 3.230      ; 5.481      ;
+--------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'disp_clk_out'                                                                                      ;
+-------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                          ; Launch Clock   ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+
; 1.632 ; disp_async_rst ; lcd_control:lcd|state.LOAD_STATE ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.384      ; 5.232      ;
; 1.632 ; disp_async_rst ; lcd_control:lcd|index[4]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.384      ; 5.232      ;
; 1.632 ; disp_async_rst ; lcd_control:lcd|index[2]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.384      ; 5.232      ;
; 1.632 ; disp_async_rst ; lcd_control:lcd|index[3]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.384      ; 5.232      ;
; 1.632 ; disp_async_rst ; lcd_control:lcd|index[1]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.384      ; 5.232      ;
; 1.632 ; disp_async_rst ; lcd_control:lcd|index[5]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.384      ; 5.232      ;
; 1.632 ; disp_async_rst ; lcd_control:lcd|state.PUSH_STATE ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.384      ; 5.232      ;
; 1.632 ; disp_async_rst ; lcd_control:lcd|index[0]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.384      ; 5.232      ;
; 1.665 ; disp_async_rst ; lcd_control:lcd|state.INIT_STATE ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.383      ; 5.264      ;
; 1.665 ; disp_async_rst ; lcd_control:lcd|state.IDLE_STATE ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.383      ; 5.264      ;
; 2.112 ; disp_async_rst ; lcd_control:lcd|state.LOAD_STATE ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.384      ; 5.212      ;
; 2.112 ; disp_async_rst ; lcd_control:lcd|index[4]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.384      ; 5.212      ;
; 2.112 ; disp_async_rst ; lcd_control:lcd|index[2]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.384      ; 5.212      ;
; 2.112 ; disp_async_rst ; lcd_control:lcd|index[3]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.384      ; 5.212      ;
; 2.112 ; disp_async_rst ; lcd_control:lcd|index[1]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.384      ; 5.212      ;
; 2.112 ; disp_async_rst ; lcd_control:lcd|index[5]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.384      ; 5.212      ;
; 2.112 ; disp_async_rst ; lcd_control:lcd|state.PUSH_STATE ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.384      ; 5.212      ;
; 2.112 ; disp_async_rst ; lcd_control:lcd|index[0]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.384      ; 5.212      ;
; 2.139 ; disp_async_rst ; lcd_control:lcd|state.INIT_STATE ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.383      ; 5.238      ;
; 2.139 ; disp_async_rst ; lcd_control:lcd|state.IDLE_STATE ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.383      ; 5.238      ;
+-------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'disp_clk'                                                                      ;
+-------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node       ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; 1.947 ; disp_async_rst ; clk_count[0]  ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[1]  ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[2]  ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[3]  ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[4]  ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[5]  ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[6]  ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[7]  ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[8]  ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[9]  ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[10] ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[11] ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[12] ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[13] ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.947 ; disp_async_rst ; clk_count[14] ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.237      ;
; 1.972 ; disp_async_rst ; clk_count[15] ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.262      ;
; 1.972 ; disp_async_rst ; disp_clk_out  ; disp_async_rst ; disp_clk    ; 0.000        ; 3.074      ; 5.262      ;
; 2.415 ; disp_async_rst ; clk_count[0]  ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[1]  ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[2]  ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[3]  ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[4]  ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[5]  ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[6]  ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[7]  ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[8]  ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[9]  ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[10] ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[11] ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[12] ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[13] ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.415 ; disp_async_rst ; clk_count[14] ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.205      ;
; 2.440 ; disp_async_rst ; clk_count[15] ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.230      ;
; 2.440 ; disp_async_rst ; disp_clk_out  ; disp_async_rst ; disp_clk    ; -0.500       ; 3.074      ; 5.230      ;
+-------+----------------+---------------+----------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                            ;
+------------+-----------------+--------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note                                           ;
+------------+-----------------+--------------+------------------------------------------------+
; 204.67 MHz ; 204.67 MHz      ; disp_clk     ;                                                ;
; 438.98 MHz ; 437.64 MHz      ; disp_clk_out ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------+
; Slow 1200mV 0C Model Setup Summary      ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; disp_clk       ; -3.886 ; -28.642       ;
; disp_clk_out   ; -1.278 ; -8.174        ;
; disp_async_rst ; -1.004 ; -5.416        ;
+----------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 0C Model Hold Summary      ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; disp_clk       ; 0.326 ; 0.000         ;
; disp_clk_out   ; 0.353 ; 0.000         ;
; disp_async_rst ; 1.375 ; 0.000         ;
+----------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; disp_clk     ; -1.761 ; -29.592       ;
; disp_clk_out ; -1.544 ; -15.240       ;
+--------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; disp_clk_out ; 1.646 ; 0.000         ;
; disp_clk     ; 1.913 ; 0.000         ;
+--------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------+--------+------------------------+
; Clock          ; Slack  ; End Point TNS          ;
+----------------+--------+------------------------+
; disp_clk       ; -3.000 ; -62.110                ;
; disp_async_rst ; -3.000 ; -11.995                ;
; disp_clk_out   ; -1.285 ; -12.850                ;
+----------------+--------+------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'disp_clk'                                                                       ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -3.886 ; clk_count[1]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 4.812      ;
; -3.807 ; clk_count[0]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 4.733      ;
; -3.681 ; clk_count[3]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 4.607      ;
; -3.605 ; clk_count[2]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 4.531      ;
; -3.565 ; clk_count[5]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 4.491      ;
; -3.490 ; clk_count[4]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 4.416      ;
; -3.453 ; clk_count[7]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 4.379      ;
; -3.379 ; clk_count[6]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 4.305      ;
; -3.337 ; clk_count[9]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 4.263      ;
; -3.259 ; clk_count[8]  ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 4.185      ;
; -3.217 ; clk_count[11] ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 4.143      ;
; -3.142 ; clk_count[10] ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 4.068      ;
; -2.972 ; clk_count[12] ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 3.898      ;
; -2.848 ; clk_count[13] ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 3.774      ;
; -2.815 ; clk_count[14] ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 3.741      ;
; -2.684 ; clk_count[1]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 3.610      ;
; -2.605 ; clk_count[0]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 3.531      ;
; -2.356 ; clk_count[2]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 3.282      ;
; -2.273 ; clk_count[3]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 3.199      ;
; -2.241 ; clk_count[4]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 3.167      ;
; -2.203 ; clk_count[15] ; disp_clk_out  ; disp_clk     ; disp_clk    ; 1.000        ; -0.072     ; 3.130      ;
; -2.132 ; clk_count[5]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 3.058      ;
; -2.020 ; clk_count[7]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.946      ;
; -1.971 ; clk_count[6]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.897      ;
; -1.904 ; clk_count[9]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.830      ;
; -1.859 ; clk_count[8]  ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.785      ;
; -1.784 ; clk_count[11] ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.710      ;
; -1.743 ; clk_count[10] ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.669      ;
; -1.627 ; clk_count[12] ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.553      ;
; -1.390 ; clk_count[13] ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.316      ;
; -1.353 ; clk_count[14] ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.279      ;
; -1.320 ; clk_count[1]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.246      ;
; -1.285 ; disp_clk_out  ; disp_clk_out  ; disp_clk_out ; disp_clk    ; 0.500        ; 2.690      ; 4.677      ;
; -1.241 ; clk_count[0]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.167      ;
; -1.224 ; clk_count[0]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.150      ;
; -1.204 ; clk_count[1]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.130      ;
; -1.202 ; clk_count[3]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.128      ;
; -1.175 ; clk_count[1]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.101      ;
; -1.126 ; clk_count[2]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.052      ;
; -1.125 ; clk_count[0]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.051      ;
; -1.109 ; clk_count[2]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.035      ;
; -1.108 ; clk_count[0]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.034      ;
; -1.088 ; clk_count[1]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.014      ;
; -1.086 ; clk_count[5]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.012      ;
; -1.086 ; clk_count[3]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 2.012      ;
; -1.059 ; clk_count[1]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.985      ;
; -1.057 ; clk_count[3]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.983      ;
; -1.011 ; clk_count[4]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.937      ;
; -1.010 ; clk_count[2]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.936      ;
; -1.009 ; clk_count[0]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.935      ;
; -0.994 ; clk_count[4]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.920      ;
; -0.993 ; clk_count[2]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.919      ;
; -0.992 ; clk_count[0]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.918      ;
; -0.974 ; clk_count[7]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.900      ;
; -0.972 ; disp_clk_out  ; disp_clk_out  ; disp_clk_out ; disp_clk    ; 1.000        ; 2.690      ; 4.864      ;
; -0.972 ; clk_count[1]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.898      ;
; -0.970 ; clk_count[5]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.896      ;
; -0.970 ; clk_count[3]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.896      ;
; -0.943 ; clk_count[1]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.869      ;
; -0.941 ; clk_count[5]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.867      ;
; -0.941 ; clk_count[3]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.867      ;
; -0.900 ; clk_count[6]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.826      ;
; -0.895 ; clk_count[4]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.821      ;
; -0.894 ; clk_count[2]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.820      ;
; -0.893 ; clk_count[0]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.819      ;
; -0.878 ; clk_count[4]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.804      ;
; -0.877 ; clk_count[2]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.803      ;
; -0.876 ; clk_count[0]  ; clk_count[7]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.802      ;
; -0.874 ; clk_count[6]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.800      ;
; -0.858 ; clk_count[9]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.784      ;
; -0.858 ; clk_count[7]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.784      ;
; -0.856 ; clk_count[1]  ; clk_count[6]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.782      ;
; -0.854 ; clk_count[5]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.780      ;
; -0.854 ; clk_count[3]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.780      ;
; -0.829 ; clk_count[7]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.755      ;
; -0.827 ; clk_count[1]  ; clk_count[7]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.753      ;
; -0.825 ; clk_count[5]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.751      ;
; -0.825 ; clk_count[3]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.751      ;
; -0.784 ; clk_count[6]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.710      ;
; -0.780 ; clk_count[8]  ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.706      ;
; -0.779 ; clk_count[4]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.705      ;
; -0.778 ; clk_count[2]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.704      ;
; -0.777 ; clk_count[0]  ; clk_count[6]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.703      ;
; -0.762 ; clk_count[8]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.688      ;
; -0.762 ; clk_count[4]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.688      ;
; -0.761 ; clk_count[2]  ; clk_count[7]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.687      ;
; -0.760 ; clk_count[0]  ; clk_count[5]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.686      ;
; -0.758 ; clk_count[6]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.684      ;
; -0.755 ; S.p2Move      ; name[179]     ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.681      ;
; -0.742 ; clk_count[9]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.668      ;
; -0.742 ; clk_count[7]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.668      ;
; -0.741 ; clk_count[15] ; clk_count[15] ; disp_clk     ; disp_clk    ; 1.000        ; -0.072     ; 1.668      ;
; -0.740 ; clk_count[1]  ; clk_count[4]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.666      ;
; -0.738 ; clk_count[11] ; clk_count[14] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.664      ;
; -0.738 ; clk_count[5]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.664      ;
; -0.738 ; clk_count[3]  ; clk_count[6]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.664      ;
; -0.729 ; S.start       ; name[56]      ; disp_clk     ; disp_clk    ; 1.000        ; -0.071     ; 1.657      ;
; -0.713 ; clk_count[9]  ; clk_count[13] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.639      ;
; -0.713 ; clk_count[7]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.639      ;
; -0.711 ; clk_count[1]  ; clk_count[5]  ; disp_clk     ; disp_clk    ; 1.000        ; -0.073     ; 1.637      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'disp_clk_out'                                                                                                          ;
+--------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+
; -1.278 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 2.204      ;
; -1.269 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 2.195      ;
; -1.243 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 2.169      ;
; -1.233 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 2.159      ;
; -1.207 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 2.133      ;
; -1.141 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 2.067      ;
; -1.135 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 2.061      ;
; -1.078 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 2.004      ;
; -1.064 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.990      ;
; -1.017 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.943      ;
; -1.011 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.937      ;
; -0.991 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.917      ;
; -0.973 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.899      ;
; -0.946 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.872      ;
; -0.936 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.862      ;
; -0.929 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.855      ;
; -0.902 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.828      ;
; -0.896 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.822      ;
; -0.893 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.819      ;
; -0.888 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.814      ;
; -0.882 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.072     ; 1.809      ;
; -0.882 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.072     ; 1.809      ;
; -0.879 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.072     ; 1.806      ;
; -0.878 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.072     ; 1.805      ;
; -0.877 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.072     ; 1.804      ;
; -0.877 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.072     ; 1.804      ;
; -0.735 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.661      ;
; -0.735 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.661      ;
; -0.734 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.660      ;
; -0.732 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.658      ;
; -0.731 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.657      ;
; -0.731 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.657      ;
; -0.731 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.657      ;
; -0.696 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.622      ;
; -0.583 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.509      ;
; -0.573 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.499      ;
; -0.572 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.498      ;
; -0.562 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.488      ;
; -0.524 ; lcd_control:lcd|index[5]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.450      ;
; -0.442 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.368      ;
; -0.440 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.366      ;
; -0.429 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.355      ;
; -0.267 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.193      ;
; -0.207 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.133      ;
; -0.176 ; lcd_control:lcd|index[5]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.102      ;
; -0.132 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.058      ;
; -0.123 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.049      ;
; -0.122 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.048      ;
; -0.121 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.047      ;
; -0.120 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|state.LOAD_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.046      ;
; -0.110 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.036      ;
; -0.109 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 1.035      ;
; 0.081  ; lcd_control:lcd|state.INIT_STATE ; lcd_control:lcd|state.LOAD_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.072     ; 0.846      ;
; 0.128  ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 0.798      ;
; 0.158  ; lcd_control:lcd|index[5]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.073     ; 0.768      ;
; 0.268  ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.072     ; 0.659      ;
+--------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'disp_async_rst'                                                               ;
+--------+------------+-------------+--------------+----------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node     ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------+--------------+----------------+--------------+------------+------------+
; -1.004 ; S.p2Aim    ; NS.p1Move   ; disp_clk     ; disp_async_rst ; 0.500        ; -0.613     ; 0.880      ;
; -0.989 ; S.p2Move   ; NS.p2Attack ; disp_clk     ; disp_async_rst ; 0.500        ; -0.613     ; 0.865      ;
; -0.872 ; S.start    ; NS.p1Move   ; disp_clk     ; disp_async_rst ; 0.500        ; -0.613     ; 0.748      ;
; -0.861 ; S.p1Move   ; NS.p1Attack ; disp_clk     ; disp_async_rst ; 0.500        ; -0.610     ; 0.740      ;
; -0.855 ; S.p2Attack ; NS.p2Aim    ; disp_clk     ; disp_async_rst ; 0.500        ; -0.613     ; 0.731      ;
; -0.854 ; S.p1Attack ; NS.p1Aim    ; disp_clk     ; disp_async_rst ; 0.500        ; -0.610     ; 0.733      ;
; -0.853 ; S.p1Aim    ; NS.p2Move   ; disp_clk     ; disp_async_rst ; 0.500        ; -0.610     ; 0.732      ;
+--------+------------+-------------+--------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'disp_clk'                                                                         ;
+-------+---------------+---------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+----------------+-------------+--------------+------------+------------+
; 0.326 ; NS.p2Aim      ; S.p2Aim       ; disp_async_rst ; disp_clk    ; -0.500       ; 0.613      ; 0.640      ;
; 0.326 ; NS.p2Attack   ; S.p2Attack    ; disp_async_rst ; disp_clk    ; -0.500       ; 0.613      ; 0.640      ;
; 0.327 ; NS.start      ; S.start       ; disp_async_rst ; disp_clk    ; -0.500       ; 0.613      ; 0.641      ;
; 0.328 ; NS.p1Aim      ; S.p1Aim       ; disp_async_rst ; disp_clk    ; -0.500       ; 0.610      ; 0.639      ;
; 0.329 ; NS.p2Move     ; S.p2Move      ; disp_async_rst ; disp_clk    ; -0.500       ; 0.610      ; 0.640      ;
; 0.480 ; NS.p1Attack   ; S.p1Attack    ; disp_async_rst ; disp_clk    ; -0.500       ; 0.610      ; 0.791      ;
; 0.502 ; NS.p1Move     ; S.p1Move      ; disp_async_rst ; disp_clk    ; -0.500       ; 0.613      ; 0.816      ;
; 0.577 ; clk_count[13] ; clk_count[13] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.821      ;
; 0.577 ; clk_count[11] ; clk_count[11] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.821      ;
; 0.577 ; clk_count[5]  ; clk_count[5]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.821      ;
; 0.577 ; clk_count[3]  ; clk_count[3]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.821      ;
; 0.578 ; clk_count[6]  ; clk_count[6]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.822      ;
; 0.579 ; clk_count[1]  ; clk_count[1]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.823      ;
; 0.581 ; clk_count[9]  ; clk_count[9]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.825      ;
; 0.581 ; clk_count[7]  ; clk_count[7]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.825      ;
; 0.582 ; clk_count[14] ; clk_count[14] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.826      ;
; 0.582 ; clk_count[12] ; clk_count[12] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.826      ;
; 0.582 ; clk_count[4]  ; clk_count[4]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.826      ;
; 0.582 ; clk_count[2]  ; clk_count[2]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.826      ;
; 0.583 ; clk_count[10] ; clk_count[10] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.827      ;
; 0.583 ; clk_count[8]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.827      ;
; 0.600 ; S.p1Attack    ; name[52]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 0.843      ;
; 0.602 ; clk_count[0]  ; clk_count[0]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 0.846      ;
; 0.603 ; S.p1Attack    ; name[172]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; S.p2Attack    ; name[171]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 0.846      ;
; 0.615 ; S.p2Attack    ; name[125]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 0.857      ;
; 0.619 ; S.p2Move      ; name[178]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 0.862      ;
; 0.669 ; S.p2Move      ; name[125]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 0.912      ;
; 0.729 ; S.p1Move      ; name[178]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 0.972      ;
; 0.732 ; S.p2Aim       ; name[125]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 0.974      ;
; 0.761 ; S.p1Attack    ; name[124]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 1.004      ;
; 0.764 ; S.p2Aim       ; name[163]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 1.006      ;
; 0.775 ; S.p1Move      ; name[56]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 1.018      ;
; 0.778 ; S.p1Aim       ; name[59]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 1.020      ;
; 0.782 ; S.p2Aim       ; name[170]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 1.024      ;
; 0.782 ; S.p2Aim       ; name[181]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 1.024      ;
; 0.793 ; S.p1Aim       ; name[69]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 1.036      ;
; 0.799 ; S.p1Move      ; name[58]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 1.042      ;
; 0.804 ; S.p1Move      ; name[67]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 1.047      ;
; 0.804 ; S.start       ; name[178]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 1.046      ;
; 0.805 ; S.start       ; name[67]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 1.047      ;
; 0.849 ; S.p1Move      ; name[124]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 1.092      ;
; 0.863 ; clk_count[5]  ; clk_count[6]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.107      ;
; 0.863 ; clk_count[13] ; clk_count[14] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.107      ;
; 0.863 ; clk_count[11] ; clk_count[12] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.107      ;
; 0.863 ; clk_count[3]  ; clk_count[4]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.107      ;
; 0.866 ; clk_count[1]  ; clk_count[2]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.110      ;
; 0.866 ; clk_count[6]  ; clk_count[7]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.110      ;
; 0.868 ; clk_count[9]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.112      ;
; 0.868 ; clk_count[7]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.112      ;
; 0.869 ; clk_count[0]  ; clk_count[1]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.113      ;
; 0.870 ; clk_count[12] ; clk_count[13] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.114      ;
; 0.870 ; clk_count[4]  ; clk_count[5]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.114      ;
; 0.870 ; clk_count[2]  ; clk_count[3]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.114      ;
; 0.871 ; clk_count[10] ; clk_count[11] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.115      ;
; 0.871 ; clk_count[8]  ; clk_count[9]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.115      ;
; 0.873 ; S.p2Attack    ; name[181]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 1.115      ;
; 0.877 ; clk_count[6]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.121      ;
; 0.880 ; clk_count[0]  ; clk_count[2]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.124      ;
; 0.881 ; clk_count[4]  ; clk_count[6]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.125      ;
; 0.881 ; clk_count[12] ; clk_count[14] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.125      ;
; 0.881 ; clk_count[2]  ; clk_count[4]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.125      ;
; 0.882 ; clk_count[10] ; clk_count[12] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.126      ;
; 0.882 ; clk_count[8]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.126      ;
; 0.892 ; S.p2Attack    ; name[172]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 1.134      ;
; 0.894 ; S.p1Aim       ; name[124]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 1.137      ;
; 0.920 ; S.p1Aim       ; name[170]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 1.163      ;
; 0.925 ; S.p2Attack    ; name[192]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 1.167      ;
; 0.935 ; S.p1Aim       ; name[163]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 1.178      ;
; 0.936 ; S.p1Aim       ; name[56]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 1.179      ;
; 0.947 ; S.p1Move      ; name[59]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 1.189      ;
; 0.962 ; clk_count[5]  ; clk_count[7]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.206      ;
; 0.962 ; clk_count[11] ; clk_count[13] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.206      ;
; 0.962 ; clk_count[3]  ; clk_count[5]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.206      ;
; 0.965 ; clk_count[1]  ; clk_count[3]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.209      ;
; 0.967 ; clk_count[9]  ; clk_count[11] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.211      ;
; 0.967 ; clk_count[7]  ; clk_count[9]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.211      ;
; 0.973 ; clk_count[5]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.217      ;
; 0.973 ; clk_count[3]  ; clk_count[6]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.217      ;
; 0.973 ; clk_count[11] ; clk_count[14] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.217      ;
; 0.974 ; S.p2Move      ; name[192]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 1.217      ;
; 0.976 ; clk_count[1]  ; clk_count[4]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.220      ;
; 0.976 ; clk_count[6]  ; clk_count[9]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.220      ;
; 0.978 ; clk_count[9]  ; clk_count[12] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.222      ;
; 0.978 ; clk_count[7]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.222      ;
; 0.979 ; clk_count[0]  ; clk_count[3]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.223      ;
; 0.980 ; clk_count[4]  ; clk_count[7]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.224      ;
; 0.980 ; clk_count[2]  ; clk_count[5]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.224      ;
; 0.981 ; S.p1Aim       ; name[51]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 1.224      ;
; 0.981 ; clk_count[10] ; clk_count[13] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.225      ;
; 0.981 ; clk_count[8]  ; clk_count[11] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.225      ;
; 0.987 ; clk_count[6]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.231      ;
; 0.989 ; S.p1Move      ; name[57]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 1.231      ;
; 0.990 ; clk_count[0]  ; clk_count[4]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.234      ;
; 0.991 ; clk_count[4]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.235      ;
; 0.991 ; clk_count[2]  ; clk_count[6]  ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.235      ;
; 0.992 ; clk_count[10] ; clk_count[14] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.236      ;
; 0.992 ; clk_count[8]  ; clk_count[12] ; disp_clk       ; disp_clk    ; 0.000        ; 0.073      ; 1.236      ;
; 1.019 ; S.p1Move      ; name[52]      ; disp_clk       ; disp_clk    ; 0.000        ; 0.072      ; 1.262      ;
; 1.037 ; S.p2Aim       ; name[192]     ; disp_clk       ; disp_clk    ; 0.000        ; 0.071      ; 1.279      ;
+-------+---------------+---------------+----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'disp_clk_out'                                                                                                          ;
+-------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+
; 0.353 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; lcd_control:lcd|index[5]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.072      ; 0.597      ;
; 0.416 ; lcd_control:lcd|index[5]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.660      ;
; 0.458 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.702      ;
; 0.542 ; lcd_control:lcd|state.INIT_STATE ; lcd_control:lcd|state.LOAD_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.786      ;
; 0.631 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.875      ;
; 0.640 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.884      ;
; 0.641 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.885      ;
; 0.649 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|state.LOAD_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.893      ;
; 0.650 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.894      ;
; 0.651 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.895      ;
; 0.652 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 0.896      ;
; 0.803 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.047      ;
; 0.846 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.090      ;
; 1.074 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.318      ;
; 1.075 ; lcd_control:lcd|index[5]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.072      ; 1.318      ;
; 1.085 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.329      ;
; 1.138 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.382      ;
; 1.204 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.448      ;
; 1.207 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.451      ;
; 1.211 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.455      ;
; 1.214 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.458      ;
; 1.239 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.483      ;
; 1.258 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.502      ;
; 1.258 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.502      ;
; 1.258 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.502      ;
; 1.260 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.504      ;
; 1.262 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.506      ;
; 1.263 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.507      ;
; 1.281 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.072      ; 1.524      ;
; 1.290 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.534      ;
; 1.296 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.540      ;
; 1.316 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.560      ;
; 1.321 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.565      ;
; 1.326 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.570      ;
; 1.347 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.591      ;
; 1.347 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.591      ;
; 1.347 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.591      ;
; 1.348 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.592      ;
; 1.350 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.594      ;
; 1.351 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.595      ;
; 1.352 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.596      ;
; 1.408 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.652      ;
; 1.430 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.072      ; 1.673      ;
; 1.433 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.677      ;
; 1.444 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.688      ;
; 1.469 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.073      ; 1.713      ;
; 1.523 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.072      ; 1.766      ;
; 1.770 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.072      ; 2.013      ;
; 1.807 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.072      ; 2.050      ;
; 1.813 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.072      ; 2.056      ;
+-------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'disp_async_rst'                                                               ;
+-------+------------+-------------+--------------+----------------+--------------+------------+------------+
; Slack ; From Node  ; To Node     ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------+--------------+----------------+--------------+------------+------------+
; 1.375 ; S.start    ; NS.p1Move   ; disp_clk     ; disp_async_rst ; -0.500       ; -0.431     ; 0.645      ;
; 1.385 ; S.p1Aim    ; NS.p2Move   ; disp_clk     ; disp_async_rst ; -0.500       ; -0.426     ; 0.660      ;
; 1.386 ; S.p1Attack ; NS.p1Aim    ; disp_clk     ; disp_async_rst ; -0.500       ; -0.426     ; 0.661      ;
; 1.389 ; S.p2Attack ; NS.p2Aim    ; disp_clk     ; disp_async_rst ; -0.500       ; -0.431     ; 0.659      ;
; 1.391 ; S.p1Move   ; NS.p1Attack ; disp_clk     ; disp_async_rst ; -0.500       ; -0.426     ; 0.666      ;
; 1.501 ; S.p2Aim    ; NS.p1Move   ; disp_clk     ; disp_async_rst ; -0.500       ; -0.431     ; 0.771      ;
; 1.538 ; S.p2Move   ; NS.p2Attack ; disp_clk     ; disp_async_rst ; -0.500       ; -0.430     ; 0.809      ;
+-------+------------+-------------+--------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'disp_clk'                                                                       ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node       ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; -1.761 ; disp_async_rst ; clk_count[15] ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.940      ;
; -1.761 ; disp_async_rst ; disp_clk_out  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.940      ;
; -1.738 ; disp_async_rst ; clk_count[0]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[1]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[2]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[3]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[4]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[5]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[6]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[7]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[8]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[9]  ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[10] ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[11] ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[12] ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[13] ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.738 ; disp_async_rst ; clk_count[14] ; disp_async_rst ; disp_clk    ; 0.500        ; 2.690      ; 4.917      ;
; -1.479 ; disp_async_rst ; clk_count[15] ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.158      ;
; -1.479 ; disp_async_rst ; disp_clk_out  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.158      ;
; -1.457 ; disp_async_rst ; clk_count[0]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[1]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[2]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[3]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[4]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[5]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[6]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[7]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[8]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[9]  ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[10] ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[11] ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[12] ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[13] ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
; -1.457 ; disp_async_rst ; clk_count[14] ; disp_async_rst ; disp_clk    ; 1.000        ; 2.690      ; 5.136      ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'disp_clk_out'                                                                                       ;
+--------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                          ; Launch Clock   ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+
; -1.544 ; disp_async_rst ; lcd_control:lcd|state.INIT_STATE ; disp_async_rst ; disp_clk_out ; 0.500        ; 2.916      ; 4.949      ;
; -1.544 ; disp_async_rst ; lcd_control:lcd|state.IDLE_STATE ; disp_async_rst ; disp_clk_out ; 0.500        ; 2.916      ; 4.949      ;
; -1.519 ; disp_async_rst ; lcd_control:lcd|state.LOAD_STATE ; disp_async_rst ; disp_clk_out ; 0.500        ; 2.916      ; 4.924      ;
; -1.519 ; disp_async_rst ; lcd_control:lcd|index[4]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 2.916      ; 4.924      ;
; -1.519 ; disp_async_rst ; lcd_control:lcd|index[2]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 2.916      ; 4.924      ;
; -1.519 ; disp_async_rst ; lcd_control:lcd|index[3]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 2.916      ; 4.924      ;
; -1.519 ; disp_async_rst ; lcd_control:lcd|index[1]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 2.916      ; 4.924      ;
; -1.519 ; disp_async_rst ; lcd_control:lcd|index[5]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 2.916      ; 4.924      ;
; -1.519 ; disp_async_rst ; lcd_control:lcd|state.PUSH_STATE ; disp_async_rst ; disp_clk_out ; 0.500        ; 2.916      ; 4.924      ;
; -1.519 ; disp_async_rst ; lcd_control:lcd|index[0]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 2.916      ; 4.924      ;
; -1.262 ; disp_async_rst ; lcd_control:lcd|state.INIT_STATE ; disp_async_rst ; disp_clk_out ; 1.000        ; 2.916      ; 5.167      ;
; -1.262 ; disp_async_rst ; lcd_control:lcd|state.IDLE_STATE ; disp_async_rst ; disp_clk_out ; 1.000        ; 2.916      ; 5.167      ;
; -1.228 ; disp_async_rst ; lcd_control:lcd|state.LOAD_STATE ; disp_async_rst ; disp_clk_out ; 1.000        ; 2.916      ; 5.133      ;
; -1.228 ; disp_async_rst ; lcd_control:lcd|index[4]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 2.916      ; 5.133      ;
; -1.228 ; disp_async_rst ; lcd_control:lcd|index[2]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 2.916      ; 5.133      ;
; -1.228 ; disp_async_rst ; lcd_control:lcd|index[3]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 2.916      ; 5.133      ;
; -1.228 ; disp_async_rst ; lcd_control:lcd|index[1]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 2.916      ; 5.133      ;
; -1.228 ; disp_async_rst ; lcd_control:lcd|index[5]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 2.916      ; 5.133      ;
; -1.228 ; disp_async_rst ; lcd_control:lcd|state.PUSH_STATE ; disp_async_rst ; disp_clk_out ; 1.000        ; 2.916      ; 5.133      ;
; -1.228 ; disp_async_rst ; lcd_control:lcd|index[0]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 2.916      ; 5.133      ;
+--------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'disp_clk_out'                                                                                       ;
+-------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                          ; Launch Clock   ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+
; 1.646 ; disp_async_rst ; lcd_control:lcd|state.LOAD_STATE ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.056      ; 4.903      ;
; 1.646 ; disp_async_rst ; lcd_control:lcd|index[4]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.056      ; 4.903      ;
; 1.646 ; disp_async_rst ; lcd_control:lcd|index[2]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.056      ; 4.903      ;
; 1.646 ; disp_async_rst ; lcd_control:lcd|index[3]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.056      ; 4.903      ;
; 1.646 ; disp_async_rst ; lcd_control:lcd|index[1]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.056      ; 4.903      ;
; 1.646 ; disp_async_rst ; lcd_control:lcd|index[5]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.056      ; 4.903      ;
; 1.646 ; disp_async_rst ; lcd_control:lcd|state.PUSH_STATE ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.056      ; 4.903      ;
; 1.646 ; disp_async_rst ; lcd_control:lcd|index[0]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.056      ; 4.903      ;
; 1.679 ; disp_async_rst ; lcd_control:lcd|state.INIT_STATE ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.055      ; 4.935      ;
; 1.679 ; disp_async_rst ; lcd_control:lcd|state.IDLE_STATE ; disp_async_rst ; disp_clk_out ; 0.000        ; 3.055      ; 4.935      ;
; 1.956 ; disp_async_rst ; lcd_control:lcd|state.LOAD_STATE ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.056      ; 4.713      ;
; 1.956 ; disp_async_rst ; lcd_control:lcd|index[4]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.056      ; 4.713      ;
; 1.956 ; disp_async_rst ; lcd_control:lcd|index[2]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.056      ; 4.713      ;
; 1.956 ; disp_async_rst ; lcd_control:lcd|index[3]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.056      ; 4.713      ;
; 1.956 ; disp_async_rst ; lcd_control:lcd|index[1]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.056      ; 4.713      ;
; 1.956 ; disp_async_rst ; lcd_control:lcd|index[5]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.056      ; 4.713      ;
; 1.956 ; disp_async_rst ; lcd_control:lcd|state.PUSH_STATE ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.056      ; 4.713      ;
; 1.956 ; disp_async_rst ; lcd_control:lcd|index[0]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.056      ; 4.713      ;
; 1.980 ; disp_async_rst ; lcd_control:lcd|state.INIT_STATE ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.055      ; 4.736      ;
; 1.980 ; disp_async_rst ; lcd_control:lcd|state.IDLE_STATE ; disp_async_rst ; disp_clk_out ; -0.500       ; 3.055      ; 4.736      ;
+-------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'disp_clk'                                                                       ;
+-------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node       ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; 1.913 ; disp_async_rst ; clk_count[0]  ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[1]  ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[2]  ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[3]  ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[4]  ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[5]  ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[6]  ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[7]  ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[8]  ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[9]  ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[10] ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[11] ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[12] ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[13] ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.913 ; disp_async_rst ; clk_count[14] ; disp_async_rst ; disp_clk    ; 0.000        ; 2.791      ; 4.905      ;
; 1.936 ; disp_async_rst ; clk_count[15] ; disp_async_rst ; disp_clk    ; 0.000        ; 2.790      ; 4.927      ;
; 1.936 ; disp_async_rst ; disp_clk_out  ; disp_async_rst ; disp_clk    ; 0.000        ; 2.790      ; 4.927      ;
; 2.214 ; disp_async_rst ; clk_count[0]  ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[1]  ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[2]  ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[3]  ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[4]  ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[5]  ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[6]  ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[7]  ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[8]  ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[9]  ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[10] ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[11] ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[12] ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[13] ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.214 ; disp_async_rst ; clk_count[14] ; disp_async_rst ; disp_clk    ; -0.500       ; 2.791      ; 4.706      ;
; 2.237 ; disp_async_rst ; clk_count[15] ; disp_async_rst ; disp_clk    ; -0.500       ; 2.790      ; 4.728      ;
; 2.237 ; disp_async_rst ; disp_clk_out  ; disp_async_rst ; disp_clk    ; -0.500       ; 2.790      ; 4.728      ;
+-------+----------------+---------------+----------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------+
; Fast 1200mV 0C Model Setup Summary      ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; disp_clk       ; -1.583 ; -3.717        ;
; disp_clk_out   ; -0.239 ; -0.816        ;
; disp_async_rst ; -0.097 ; -0.277        ;
+----------------+--------+---------------+


+----------------------------------------+
; Fast 1200mV 0C Model Hold Summary      ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; disp_clk_out   ; 0.181 ; 0.000         ;
; disp_clk       ; 0.283 ; 0.000         ;
; disp_async_rst ; 0.712 ; 0.000         ;
+----------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; disp_clk     ; -1.204 ; -20.243       ;
; disp_clk_out ; -1.106 ; -10.956       ;
+--------------+--------+---------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; disp_clk_out ; 0.645 ; 0.000         ;
; disp_clk     ; 0.759 ; 0.000         ;
+--------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------+--------+------------------------+
; Clock          ; Slack  ; End Point TNS          ;
+----------------+--------+------------------------+
; disp_clk       ; -3.000 ; -51.866                ;
; disp_async_rst ; -3.000 ; -11.054                ;
; disp_clk_out   ; -1.000 ; -10.000                ;
+----------------+--------+------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'disp_clk'                                                                         ;
+--------+---------------+---------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+----------------+-------------+--------------+------------+------------+
; -1.583 ; clk_count[1]  ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.528      ;
; -1.534 ; clk_count[0]  ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.479      ;
; -1.512 ; clk_count[3]  ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.457      ;
; -1.467 ; clk_count[2]  ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.412      ;
; -1.444 ; clk_count[5]  ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.389      ;
; -1.399 ; clk_count[4]  ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.344      ;
; -1.380 ; clk_count[7]  ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.325      ;
; -1.330 ; clk_count[6]  ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.275      ;
; -1.312 ; clk_count[9]  ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.257      ;
; -1.264 ; clk_count[8]  ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.209      ;
; -1.239 ; clk_count[11] ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.184      ;
; -1.195 ; clk_count[10] ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.140      ;
; -1.098 ; clk_count[13] ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.043      ;
; -1.088 ; clk_count[12] ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 2.033      ;
; -1.019 ; clk_count[14] ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.964      ;
; -0.913 ; clk_count[1]  ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.858      ;
; -0.864 ; clk_count[0]  ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.809      ;
; -0.747 ; clk_count[3]  ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.692      ;
; -0.736 ; clk_count[2]  ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.681      ;
; -0.723 ; clk_count[15] ; disp_clk_out  ; disp_clk       ; disp_clk    ; 1.000        ; -0.041     ; 1.669      ;
; -0.679 ; clk_count[5]  ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.624      ;
; -0.668 ; clk_count[4]  ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.613      ;
; -0.615 ; clk_count[7]  ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.560      ;
; -0.599 ; disp_clk_out  ; disp_clk_out  ; disp_clk_out   ; disp_clk    ; 0.500        ; 1.583      ; 2.764      ;
; -0.588 ; clk_count[6]  ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.533      ;
; -0.547 ; clk_count[9]  ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.492      ;
; -0.520 ; clk_count[8]  ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.465      ;
; -0.474 ; clk_count[11] ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.419      ;
; -0.452 ; clk_count[10] ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.397      ;
; -0.384 ; clk_count[12] ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.329      ;
; -0.324 ; clk_count[13] ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.269      ;
; -0.285 ; clk_count[1]  ; clk_count[14] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.230      ;
; -0.245 ; clk_count[14] ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.190      ;
; -0.236 ; clk_count[0]  ; clk_count[14] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.181      ;
; -0.221 ; clk_count[1]  ; clk_count[13] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.166      ;
; -0.217 ; clk_count[1]  ; clk_count[12] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.162      ;
; -0.214 ; clk_count[3]  ; clk_count[14] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.159      ;
; -0.207 ; clk_count[0]  ; clk_count[13] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.152      ;
; -0.169 ; clk_count[2]  ; clk_count[14] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.114      ;
; -0.168 ; clk_count[0]  ; clk_count[12] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.113      ;
; -0.153 ; clk_count[1]  ; clk_count[11] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.098      ;
; -0.150 ; clk_count[3]  ; clk_count[13] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.095      ;
; -0.149 ; clk_count[1]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.094      ;
; -0.146 ; clk_count[5]  ; clk_count[14] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; clk_count[3]  ; clk_count[12] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.091      ;
; -0.140 ; clk_count[2]  ; clk_count[13] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.085      ;
; -0.139 ; clk_count[0]  ; clk_count[11] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.084      ;
; -0.101 ; clk_count[4]  ; clk_count[14] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.046      ;
; -0.101 ; clk_count[2]  ; clk_count[12] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.046      ;
; -0.100 ; clk_count[0]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.045      ;
; -0.085 ; clk_count[1]  ; clk_count[9]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.030      ;
; -0.082 ; clk_count[7]  ; clk_count[14] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.027      ;
; -0.082 ; clk_count[5]  ; clk_count[13] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.027      ;
; -0.082 ; clk_count[3]  ; clk_count[11] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.027      ;
; -0.081 ; clk_count[1]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.026      ;
; -0.078 ; clk_count[5]  ; clk_count[12] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.023      ;
; -0.078 ; clk_count[3]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.023      ;
; -0.072 ; clk_count[4]  ; clk_count[13] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.017      ;
; -0.072 ; clk_count[2]  ; clk_count[11] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.017      ;
; -0.071 ; clk_count[0]  ; clk_count[9]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 1.016      ;
; -0.033 ; clk_count[4]  ; clk_count[12] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.978      ;
; -0.033 ; clk_count[2]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.978      ;
; -0.032 ; clk_count[6]  ; clk_count[14] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.977      ;
; -0.032 ; clk_count[0]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.977      ;
; -0.018 ; clk_count[7]  ; clk_count[13] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.963      ;
; -0.017 ; clk_count[1]  ; clk_count[7]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.962      ;
; -0.014 ; clk_count[9]  ; clk_count[14] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.959      ;
; -0.014 ; clk_count[7]  ; clk_count[12] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.959      ;
; -0.014 ; clk_count[5]  ; clk_count[11] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.959      ;
; -0.014 ; clk_count[3]  ; clk_count[9]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.959      ;
; -0.013 ; clk_count[1]  ; clk_count[6]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.958      ;
; -0.010 ; clk_count[5]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.955      ;
; -0.010 ; clk_count[3]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.955      ;
; -0.004 ; clk_count[6]  ; clk_count[13] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.949      ;
; -0.004 ; clk_count[4]  ; clk_count[11] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.949      ;
; -0.004 ; clk_count[2]  ; clk_count[9]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.949      ;
; -0.003 ; clk_count[0]  ; clk_count[7]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.948      ;
; 0.008  ; NS.p1Move     ; S.p1Move      ; disp_async_rst ; disp_clk    ; 0.500        ; 0.001      ; 0.470      ;
; 0.034  ; clk_count[8]  ; clk_count[14] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.911      ;
; 0.035  ; clk_count[4]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.910      ;
; 0.035  ; clk_count[2]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.910      ;
; 0.036  ; clk_count[6]  ; clk_count[12] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.909      ;
; 0.036  ; clk_count[0]  ; clk_count[6]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.909      ;
; 0.040  ; NS.p1Attack   ; S.p1Attack    ; disp_async_rst ; disp_clk    ; 0.500        ; 0.000      ; 0.437      ;
; 0.042  ; S.start       ; name[170]     ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.903      ;
; 0.043  ; S.start       ; name[56]      ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.902      ;
; 0.050  ; clk_count[9]  ; clk_count[13] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.895      ;
; 0.050  ; clk_count[7]  ; clk_count[11] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.895      ;
; 0.051  ; clk_count[1]  ; clk_count[5]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.894      ;
; 0.051  ; clk_count[15] ; clk_count[15] ; disp_clk       ; disp_clk    ; 1.000        ; -0.041     ; 0.895      ;
; 0.054  ; clk_count[9]  ; clk_count[12] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.891      ;
; 0.054  ; clk_count[7]  ; clk_count[10] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.891      ;
; 0.054  ; clk_count[5]  ; clk_count[9]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.891      ;
; 0.054  ; clk_count[3]  ; clk_count[7]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.891      ;
; 0.055  ; clk_count[1]  ; clk_count[4]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.890      ;
; 0.058  ; clk_count[5]  ; clk_count[8]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.887      ;
; 0.058  ; clk_count[3]  ; clk_count[6]  ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.887      ;
; 0.059  ; S.p2Move      ; name[179]     ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.886      ;
; 0.059  ; clk_count[11] ; clk_count[14] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.886      ;
; 0.064  ; clk_count[8]  ; clk_count[13] ; disp_clk       ; disp_clk    ; 1.000        ; -0.042     ; 0.881      ;
+--------+---------------+---------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'disp_clk_out'                                                                                                          ;
+--------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+
; -0.239 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.184      ;
; -0.234 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.179      ;
; -0.229 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.174      ;
; -0.216 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.161      ;
; -0.174 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.119      ;
; -0.142 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.087      ;
; -0.141 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.086      ;
; -0.135 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.080      ;
; -0.104 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.049      ;
; -0.071 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.016      ;
; -0.069 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.014      ;
; -0.067 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.012      ;
; -0.066 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.011      ;
; -0.064 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.009      ;
; -0.061 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 1.006      ;
; -0.041 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.041     ; 0.987      ;
; -0.041 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.041     ; 0.987      ;
; -0.039 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.984      ;
; -0.038 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.041     ; 0.984      ;
; -0.037 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.041     ; 0.983      ;
; -0.037 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.041     ; 0.983      ;
; -0.037 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.041     ; 0.983      ;
; -0.027 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.972      ;
; 0.003  ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.942      ;
; 0.006  ; lcd_control:lcd|index[4]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.939      ;
; 0.010  ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.935      ;
; 0.034  ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.911      ;
; 0.034  ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.911      ;
; 0.037  ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.908      ;
; 0.038  ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.907      ;
; 0.038  ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.907      ;
; 0.038  ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.907      ;
; 0.045  ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.900      ;
; 0.073  ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.872      ;
; 0.131  ; lcd_control:lcd|index[4]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.814      ;
; 0.154  ; lcd_control:lcd|index[1]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.791      ;
; 0.159  ; lcd_control:lcd|index[2]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.786      ;
; 0.164  ; lcd_control:lcd|index[0]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.781      ;
; 0.179  ; lcd_control:lcd|index[5]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.766      ;
; 0.211  ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.734      ;
; 0.237  ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.708      ;
; 0.244  ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.701      ;
; 0.327  ; lcd_control:lcd|index[4]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.618      ;
; 0.332  ; lcd_control:lcd|index[3]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.613      ;
; 0.371  ; lcd_control:lcd|index[5]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.574      ;
; 0.374  ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.571      ;
; 0.374  ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.571      ;
; 0.375  ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|state.LOAD_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.570      ;
; 0.375  ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.570      ;
; 0.381  ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.564      ;
; 0.385  ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.560      ;
; 0.388  ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.557      ;
; 0.501  ; lcd_control:lcd|state.INIT_STATE ; lcd_control:lcd|state.LOAD_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.041     ; 0.445      ;
; 0.514  ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.431      ;
; 0.548  ; lcd_control:lcd|index[5]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.042     ; 0.397      ;
; 0.596  ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 1.000        ; -0.041     ; 0.350      ;
+--------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'disp_async_rst'                                                               ;
+--------+------------+-------------+--------------+----------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node     ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------+--------------+----------------+--------------+------------+------------+
; -0.097 ; S.p2Move   ; NS.p2Attack ; disp_clk     ; disp_async_rst ; 0.500        ; -0.112     ; 0.462      ;
; -0.094 ; S.p2Aim    ; NS.p1Move   ; disp_clk     ; disp_async_rst ; 0.500        ; -0.113     ; 0.458      ;
; -0.024 ; S.p1Move   ; NS.p1Attack ; disp_clk     ; disp_async_rst ; 0.500        ; -0.111     ; 0.390      ;
; -0.022 ; S.p1Attack ; NS.p1Aim    ; disp_clk     ; disp_async_rst ; 0.500        ; -0.111     ; 0.388      ;
; -0.021 ; S.p2Attack ; NS.p2Aim    ; disp_clk     ; disp_async_rst ; 0.500        ; -0.113     ; 0.385      ;
; -0.020 ; S.start    ; NS.p1Move   ; disp_clk     ; disp_async_rst ; 0.500        ; -0.113     ; 0.384      ;
; -0.019 ; S.p1Aim    ; NS.p2Move   ; disp_clk     ; disp_async_rst ; 0.500        ; -0.111     ; 0.385      ;
+--------+------------+-------------+--------------+----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'disp_clk_out'                                                                                                          ;
+-------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+
; 0.181 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; lcd_control:lcd|index[5]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.041      ; 0.307      ;
; 0.214 ; lcd_control:lcd|index[5]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.340      ;
; 0.229 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.355      ;
; 0.259 ; lcd_control:lcd|state.INIT_STATE ; lcd_control:lcd|state.LOAD_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.385      ;
; 0.314 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.440      ;
; 0.324 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.450      ;
; 0.325 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.451      ;
; 0.334 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.460      ;
; 0.334 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|state.LOAD_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.460      ;
; 0.335 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.461      ;
; 0.335 ; lcd_control:lcd|state.PUSH_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.461      ;
; 0.397 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.523      ;
; 0.421 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.547      ;
; 0.536 ; lcd_control:lcd|index[5]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.041      ; 0.661      ;
; 0.544 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.670      ;
; 0.553 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.679      ;
; 0.560 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|state.PUSH_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.686      ;
; 0.607 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.733      ;
; 0.618 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.744      ;
; 0.620 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.746      ;
; 0.621 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.747      ;
; 0.623 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.749      ;
; 0.623 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.749      ;
; 0.623 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.749      ;
; 0.624 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.750      ;
; 0.625 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.751      ;
; 0.627 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.753      ;
; 0.627 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.753      ;
; 0.634 ; lcd_control:lcd|state.LOAD_STATE ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.041      ; 0.759      ;
; 0.665 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.791      ;
; 0.665 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.791      ;
; 0.665 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.791      ;
; 0.665 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[2]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.791      ;
; 0.666 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[0]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.792      ;
; 0.669 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.795      ;
; 0.669 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.795      ;
; 0.669 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.795      ;
; 0.669 ; lcd_control:lcd|state.IDLE_STATE ; lcd_control:lcd|index[1]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.795      ;
; 0.686 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.812      ;
; 0.687 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[3]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.813      ;
; 0.690 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.816      ;
; 0.710 ; lcd_control:lcd|index[3]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.041      ; 0.835      ;
; 0.737 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.863      ;
; 0.741 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.867      ;
; 0.748 ; lcd_control:lcd|index[4]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.041      ; 0.873      ;
; 0.755 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[5]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.881      ;
; 0.759 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|index[4]         ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.042      ; 0.885      ;
; 0.871 ; lcd_control:lcd|index[2]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.041      ; 0.996      ;
; 0.880 ; lcd_control:lcd|index[1]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.041      ; 1.005      ;
; 0.887 ; lcd_control:lcd|index[0]         ; lcd_control:lcd|state.IDLE_STATE ; disp_clk_out ; disp_clk_out ; 0.000        ; 0.041      ; 1.012      ;
+-------+----------------------------------+----------------------------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'disp_clk'                                                                       ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.283 ; S.p1Attack    ; name[52]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.409      ;
; 0.286 ; S.p1Attack    ; name[172]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.412      ;
; 0.286 ; clk_count[13] ; clk_count[13] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.412      ;
; 0.287 ; clk_count[11] ; clk_count[11] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.413      ;
; 0.287 ; clk_count[5]  ; clk_count[5]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.413      ;
; 0.287 ; clk_count[3]  ; clk_count[3]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.413      ;
; 0.287 ; clk_count[1]  ; clk_count[1]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.413      ;
; 0.288 ; clk_count[14] ; clk_count[14] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; clk_count[9]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; clk_count[7]  ; clk_count[7]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; clk_count[6]  ; clk_count[6]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; clk_count[2]  ; clk_count[2]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.414      ;
; 0.289 ; clk_count[12] ; clk_count[12] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; clk_count[10] ; clk_count[10] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; clk_count[8]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; clk_count[4]  ; clk_count[4]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.415      ;
; 0.291 ; S.p2Attack    ; name[125]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.416      ;
; 0.294 ; S.p2Attack    ; name[171]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.419      ;
; 0.299 ; clk_count[0]  ; clk_count[0]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.425      ;
; 0.311 ; S.p2Move      ; name[178]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.436      ;
; 0.341 ; S.p2Move      ; name[125]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.466      ;
; 0.344 ; S.p2Aim       ; name[125]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.469      ;
; 0.353 ; S.p1Move      ; name[178]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.478      ;
; 0.372 ; S.p1Attack    ; name[124]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.497      ;
; 0.373 ; S.p2Aim       ; name[163]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.499      ;
; 0.377 ; S.p2Aim       ; name[170]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.503      ;
; 0.377 ; S.p2Aim       ; name[181]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.503      ;
; 0.382 ; S.p1Aim       ; name[59]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.507      ;
; 0.383 ; S.p1Move      ; name[56]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.509      ;
; 0.386 ; S.p1Aim       ; name[69]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.511      ;
; 0.390 ; S.start       ; name[178]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.515      ;
; 0.391 ; S.p1Move      ; name[58]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.516      ;
; 0.392 ; S.start       ; name[67]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.517      ;
; 0.396 ; S.p1Move      ; name[67]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.521      ;
; 0.420 ; S.p1Move      ; name[124]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.545      ;
; 0.425 ; S.p2Attack    ; name[181]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.551      ;
; 0.430 ; disp_clk_out  ; disp_clk_out  ; disp_clk_out ; disp_clk    ; 0.000        ; 1.644      ; 2.293      ;
; 0.430 ; S.p2Attack    ; name[172]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.556      ;
; 0.432 ; S.p1Aim       ; name[124]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.557      ;
; 0.435 ; clk_count[13] ; clk_count[14] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.561      ;
; 0.436 ; clk_count[5]  ; clk_count[6]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.562      ;
; 0.436 ; clk_count[1]  ; clk_count[2]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.562      ;
; 0.436 ; clk_count[11] ; clk_count[12] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.562      ;
; 0.436 ; clk_count[3]  ; clk_count[4]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.562      ;
; 0.437 ; clk_count[9]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.563      ;
; 0.437 ; clk_count[7]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.563      ;
; 0.446 ; clk_count[2]  ; clk_count[3]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.572      ;
; 0.446 ; clk_count[0]  ; clk_count[1]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.572      ;
; 0.446 ; clk_count[6]  ; clk_count[7]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.572      ;
; 0.447 ; clk_count[12] ; clk_count[13] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; clk_count[10] ; clk_count[11] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; clk_count[4]  ; clk_count[5]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; clk_count[8]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; S.p2Attack    ; name[192]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.573      ;
; 0.449 ; S.p1Aim       ; name[170]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; clk_count[0]  ; clk_count[2]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; clk_count[2]  ; clk_count[4]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; clk_count[6]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; S.p1Aim       ; name[163]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; S.p1Aim       ; name[56]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; clk_count[12] ; clk_count[14] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; clk_count[4]  ; clk_count[6]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; clk_count[10] ; clk_count[12] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; clk_count[8]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.576      ;
; 0.456 ; S.p1Move      ; name[59]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.581      ;
; 0.464 ; S.p1Aim       ; name[51]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.590      ;
; 0.467 ; S.p1Move      ; name[57]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.592      ;
; 0.498 ; S.p1Move      ; name[179]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.623      ;
; 0.498 ; S.p2Move      ; name[192]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.623      ;
; 0.499 ; clk_count[1]  ; clk_count[3]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.625      ;
; 0.499 ; clk_count[5]  ; clk_count[7]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.625      ;
; 0.499 ; clk_count[11] ; clk_count[13] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.625      ;
; 0.499 ; clk_count[3]  ; clk_count[5]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.625      ;
; 0.500 ; clk_count[9]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; clk_count[7]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.626      ;
; 0.501 ; S.p2Aim       ; name[192]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.626      ;
; 0.502 ; clk_count[1]  ; clk_count[4]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.628      ;
; 0.502 ; clk_count[5]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.628      ;
; 0.502 ; clk_count[11] ; clk_count[14] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.628      ;
; 0.502 ; clk_count[3]  ; clk_count[6]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.628      ;
; 0.503 ; clk_count[9]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.629      ;
; 0.503 ; clk_count[7]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.629      ;
; 0.507 ; S.p1Move      ; name[52]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.633      ;
; 0.512 ; clk_count[0]  ; clk_count[3]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; clk_count[2]  ; clk_count[5]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; clk_count[6]  ; clk_count[9]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; clk_count[4]  ; clk_count[7]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; clk_count[10] ; clk_count[13] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; clk_count[8]  ; clk_count[11] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.639      ;
; 0.515 ; clk_count[0]  ; clk_count[4]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; clk_count[2]  ; clk_count[6]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; clk_count[6]  ; clk_count[10] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; clk_count[4]  ; clk_count[8]  ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.642      ;
; 0.516 ; clk_count[10] ; clk_count[14] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.642      ;
; 0.516 ; clk_count[8]  ; clk_count[12] ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.642      ;
; 0.523 ; S.start       ; name[171]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.648      ;
; 0.541 ; S.p1Attack    ; name[58]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.666      ;
; 0.543 ; S.p1Attack    ; name[69]      ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.668      ;
; 0.547 ; S.p1Attack    ; name[171]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.041      ; 0.672      ;
; 0.549 ; S.start       ; name[236]     ; disp_clk     ; disp_clk    ; 0.000        ; 0.042      ; 0.675      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'disp_async_rst'                                                               ;
+-------+------------+-------------+--------------+----------------+--------------+------------+------------+
; Slack ; From Node  ; To Node     ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------+--------------+----------------+--------------+------------+------------+
; 0.712 ; S.p1Aim    ; NS.p2Move   ; disp_clk     ; disp_async_rst ; -0.500       ; 0.000      ; 0.326      ;
; 0.713 ; S.p1Attack ; NS.p1Aim    ; disp_clk     ; disp_async_rst ; -0.500       ; 0.000      ; 0.327      ;
; 0.713 ; S.p2Attack ; NS.p2Aim    ; disp_clk     ; disp_async_rst ; -0.500       ; -0.001     ; 0.326      ;
; 0.715 ; S.p1Move   ; NS.p1Attack ; disp_clk     ; disp_async_rst ; -0.500       ; 0.000      ; 0.329      ;
; 0.719 ; S.start    ; NS.p1Move   ; disp_clk     ; disp_async_rst ; -0.500       ; -0.001     ; 0.332      ;
; 0.772 ; S.p2Aim    ; NS.p1Move   ; disp_clk     ; disp_async_rst ; -0.500       ; -0.001     ; 0.385      ;
; 0.782 ; S.p2Move   ; NS.p2Attack ; disp_clk     ; disp_async_rst ; -0.500       ; -0.001     ; 0.395      ;
+-------+------------+-------------+--------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'disp_clk'                                                                       ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node       ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; -1.204 ; disp_async_rst ; clk_count[15] ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.264      ;
; -1.204 ; disp_async_rst ; disp_clk_out  ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.264      ;
; -1.189 ; disp_async_rst ; clk_count[0]  ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[1]  ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[2]  ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[3]  ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[4]  ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[5]  ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[6]  ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[7]  ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[8]  ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[9]  ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[10] ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[11] ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[12] ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[13] ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -1.189 ; disp_async_rst ; clk_count[14] ; disp_async_rst ; disp_clk    ; 0.500        ; 1.583      ; 3.249      ;
; -0.103 ; disp_async_rst ; clk_count[15] ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.663      ;
; -0.103 ; disp_async_rst ; disp_clk_out  ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.663      ;
; -0.088 ; disp_async_rst ; clk_count[0]  ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[1]  ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[2]  ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[3]  ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[4]  ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[5]  ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[6]  ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[7]  ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[8]  ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[9]  ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[10] ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[11] ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[12] ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[13] ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
; -0.088 ; disp_async_rst ; clk_count[14] ; disp_async_rst ; disp_clk    ; 1.000        ; 1.583      ; 2.648      ;
+--------+----------------+---------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'disp_clk_out'                                                                                       ;
+--------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                          ; Launch Clock   ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+
; -1.106 ; disp_async_rst ; lcd_control:lcd|state.INIT_STATE ; disp_async_rst ; disp_clk_out ; 0.500        ; 1.685      ; 3.268      ;
; -1.106 ; disp_async_rst ; lcd_control:lcd|state.IDLE_STATE ; disp_async_rst ; disp_clk_out ; 0.500        ; 1.685      ; 3.268      ;
; -1.093 ; disp_async_rst ; lcd_control:lcd|state.LOAD_STATE ; disp_async_rst ; disp_clk_out ; 0.500        ; 1.685      ; 3.255      ;
; -1.093 ; disp_async_rst ; lcd_control:lcd|index[4]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 1.685      ; 3.255      ;
; -1.093 ; disp_async_rst ; lcd_control:lcd|index[2]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 1.685      ; 3.255      ;
; -1.093 ; disp_async_rst ; lcd_control:lcd|index[3]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 1.685      ; 3.255      ;
; -1.093 ; disp_async_rst ; lcd_control:lcd|index[1]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 1.685      ; 3.255      ;
; -1.093 ; disp_async_rst ; lcd_control:lcd|index[5]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 1.685      ; 3.255      ;
; -1.093 ; disp_async_rst ; lcd_control:lcd|state.PUSH_STATE ; disp_async_rst ; disp_clk_out ; 0.500        ; 1.685      ; 3.255      ;
; -1.093 ; disp_async_rst ; lcd_control:lcd|index[0]         ; disp_async_rst ; disp_clk_out ; 0.500        ; 1.685      ; 3.255      ;
; -0.002 ; disp_async_rst ; lcd_control:lcd|state.INIT_STATE ; disp_async_rst ; disp_clk_out ; 1.000        ; 1.685      ; 2.664      ;
; -0.002 ; disp_async_rst ; lcd_control:lcd|state.IDLE_STATE ; disp_async_rst ; disp_clk_out ; 1.000        ; 1.685      ; 2.664      ;
; 0.007  ; disp_async_rst ; lcd_control:lcd|state.LOAD_STATE ; disp_async_rst ; disp_clk_out ; 1.000        ; 1.685      ; 2.655      ;
; 0.007  ; disp_async_rst ; lcd_control:lcd|index[4]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 1.685      ; 2.655      ;
; 0.007  ; disp_async_rst ; lcd_control:lcd|index[2]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 1.685      ; 2.655      ;
; 0.007  ; disp_async_rst ; lcd_control:lcd|index[3]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 1.685      ; 2.655      ;
; 0.007  ; disp_async_rst ; lcd_control:lcd|index[1]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 1.685      ; 2.655      ;
; 0.007  ; disp_async_rst ; lcd_control:lcd|index[5]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 1.685      ; 2.655      ;
; 0.007  ; disp_async_rst ; lcd_control:lcd|state.PUSH_STATE ; disp_async_rst ; disp_clk_out ; 1.000        ; 1.685      ; 2.655      ;
; 0.007  ; disp_async_rst ; lcd_control:lcd|index[0]         ; disp_async_rst ; disp_clk_out ; 1.000        ; 1.685      ; 2.655      ;
+--------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'disp_clk_out'                                                                                       ;
+-------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+
; Slack ; From Node      ; To Node                          ; Launch Clock   ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+
; 0.645 ; disp_async_rst ; lcd_control:lcd|state.LOAD_STATE ; disp_async_rst ; disp_clk_out ; 0.000        ; 1.766      ; 2.525      ;
; 0.645 ; disp_async_rst ; lcd_control:lcd|index[4]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 1.766      ; 2.525      ;
; 0.645 ; disp_async_rst ; lcd_control:lcd|index[2]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 1.766      ; 2.525      ;
; 0.645 ; disp_async_rst ; lcd_control:lcd|index[3]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 1.766      ; 2.525      ;
; 0.645 ; disp_async_rst ; lcd_control:lcd|index[1]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 1.766      ; 2.525      ;
; 0.645 ; disp_async_rst ; lcd_control:lcd|index[5]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 1.766      ; 2.525      ;
; 0.645 ; disp_async_rst ; lcd_control:lcd|state.PUSH_STATE ; disp_async_rst ; disp_clk_out ; 0.000        ; 1.766      ; 2.525      ;
; 0.645 ; disp_async_rst ; lcd_control:lcd|index[0]         ; disp_async_rst ; disp_clk_out ; 0.000        ; 1.766      ; 2.525      ;
; 0.655 ; disp_async_rst ; lcd_control:lcd|state.INIT_STATE ; disp_async_rst ; disp_clk_out ; 0.000        ; 1.765      ; 2.534      ;
; 0.655 ; disp_async_rst ; lcd_control:lcd|state.IDLE_STATE ; disp_async_rst ; disp_clk_out ; 0.000        ; 1.765      ; 2.534      ;
; 1.744 ; disp_async_rst ; lcd_control:lcd|state.LOAD_STATE ; disp_async_rst ; disp_clk_out ; -0.500       ; 1.766      ; 3.124      ;
; 1.744 ; disp_async_rst ; lcd_control:lcd|index[4]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 1.766      ; 3.124      ;
; 1.744 ; disp_async_rst ; lcd_control:lcd|index[2]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 1.766      ; 3.124      ;
; 1.744 ; disp_async_rst ; lcd_control:lcd|index[3]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 1.766      ; 3.124      ;
; 1.744 ; disp_async_rst ; lcd_control:lcd|index[1]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 1.766      ; 3.124      ;
; 1.744 ; disp_async_rst ; lcd_control:lcd|index[5]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 1.766      ; 3.124      ;
; 1.744 ; disp_async_rst ; lcd_control:lcd|state.PUSH_STATE ; disp_async_rst ; disp_clk_out ; -0.500       ; 1.766      ; 3.124      ;
; 1.744 ; disp_async_rst ; lcd_control:lcd|index[0]         ; disp_async_rst ; disp_clk_out ; -0.500       ; 1.766      ; 3.124      ;
; 1.757 ; disp_async_rst ; lcd_control:lcd|state.INIT_STATE ; disp_async_rst ; disp_clk_out ; -0.500       ; 1.765      ; 3.136      ;
; 1.757 ; disp_async_rst ; lcd_control:lcd|state.IDLE_STATE ; disp_async_rst ; disp_clk_out ; -0.500       ; 1.765      ; 3.136      ;
+-------+----------------+----------------------------------+----------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'disp_clk'                                                                       ;
+-------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node       ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------------+----------------+-------------+--------------+------------+------------+
; 0.759 ; disp_async_rst ; clk_count[0]  ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[1]  ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[2]  ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[3]  ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[4]  ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[5]  ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[6]  ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[7]  ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[8]  ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[9]  ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[10] ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[11] ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[12] ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[13] ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.759 ; disp_async_rst ; clk_count[14] ; disp_async_rst ; disp_clk    ; 0.000        ; 1.645      ; 2.518      ;
; 0.775 ; disp_async_rst ; clk_count[15] ; disp_async_rst ; disp_clk    ; 0.000        ; 1.644      ; 2.533      ;
; 0.775 ; disp_async_rst ; disp_clk_out  ; disp_async_rst ; disp_clk    ; 0.000        ; 1.644      ; 2.533      ;
; 1.858 ; disp_async_rst ; clk_count[0]  ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[1]  ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[2]  ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[3]  ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[4]  ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[5]  ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[6]  ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[7]  ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[8]  ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[9]  ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[10] ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[11] ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[12] ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[13] ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.858 ; disp_async_rst ; clk_count[14] ; disp_async_rst ; disp_clk    ; -0.500       ; 1.645      ; 3.117      ;
; 1.874 ; disp_async_rst ; clk_count[15] ; disp_async_rst ; disp_clk    ; -0.500       ; 1.644      ; 3.132      ;
; 1.874 ; disp_async_rst ; disp_clk_out  ; disp_async_rst ; disp_clk    ; -0.500       ; 1.644      ; 3.132      ;
+-------+----------------+---------------+----------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.348  ; 0.181 ; -2.020   ; 0.645   ; -3.000              ;
;  disp_async_rst  ; -1.170  ; 0.712 ; N/A      ; N/A     ; -3.000              ;
;  disp_clk        ; -4.348  ; 0.283 ; -2.020   ; 0.759   ; -3.000              ;
;  disp_clk_out    ; -1.507  ; 0.181 ; -1.760   ; 0.645   ; -1.285              ;
; Design-wide TNS  ; -52.121 ; 0.0   ; -51.296  ; 0.0     ; -86.955             ;
;  disp_async_rst  ; -6.341  ; 0.000 ; N/A      ; N/A     ; -11.995             ;
;  disp_clk        ; -35.765 ; 0.000 ; -33.920  ; 0.000   ; -62.110             ;
;  disp_clk_out    ; -10.015 ; 0.000 ; -17.376  ; 0.000   ; -12.850             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; disp_rs       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_rw       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_en       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display_on    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_data[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_data[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_data[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_data[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_data[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_data[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_data[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_data[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; disp_async_rst          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; disp_clk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp_rs       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp_rw       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp_en       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display_on    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; disp_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp_rs       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp_rw       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp_en       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display_on    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; disp_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp_rs       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp_rw       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp_en       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display_on    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; disp_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; disp_clk       ; disp_async_rst ; 0        ; 0        ; 7        ; 0        ;
; disp_async_rst ; disp_clk       ; 0        ; 7        ; 0        ; 0        ;
; disp_clk       ; disp_clk       ; 437      ; 0        ; 0        ; 0        ;
; disp_clk_out   ; disp_clk       ; 1        ; 1        ; 0        ; 0        ;
; disp_clk_out   ; disp_clk_out   ; 62       ; 0        ; 0        ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; disp_clk       ; disp_async_rst ; 0        ; 0        ; 7        ; 0        ;
; disp_async_rst ; disp_clk       ; 0        ; 7        ; 0        ; 0        ;
; disp_clk       ; disp_clk       ; 437      ; 0        ; 0        ; 0        ;
; disp_clk_out   ; disp_clk       ; 1        ; 1        ; 0        ; 0        ;
; disp_clk_out   ; disp_clk_out   ; 62       ; 0        ; 0        ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Recovery Transfers                                                        ;
+----------------+--------------+----------+----------+----------+----------+
; From Clock     ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+--------------+----------+----------+----------+----------+
; disp_async_rst ; disp_clk     ; 17       ; 17       ; 0        ; 0        ;
; disp_async_rst ; disp_clk_out ; 10       ; 10       ; 0        ; 0        ;
+----------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Removal Transfers                                                         ;
+----------------+--------------+----------+----------+----------+----------+
; From Clock     ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+--------------+----------+----------+----------+----------+
; disp_async_rst ; disp_clk     ; 17       ; 17       ; 0        ; 0        ;
; disp_async_rst ; disp_clk_out ; 10       ; 10       ; 0        ; 0        ;
+----------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 121   ; 121  ;
+---------------------------------+-------+------+


+------------------------------------------------------+
; Clock Status Summary                                 ;
+----------------+----------------+------+-------------+
; Target         ; Clock          ; Type ; Status      ;
+----------------+----------------+------+-------------+
; disp_async_rst ; disp_async_rst ; Base ; Constrained ;
; disp_clk       ; disp_clk       ; Base ; Constrained ;
; disp_clk_out   ; disp_clk_out   ; Base ; Constrained ;
+----------------+----------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; disp_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_en      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_rs      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; disp_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_en      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; disp_rs      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Fri Dec 03 23:12:41 2021
Info: Command: quartus_sta lcd -c lcd
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lcd.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name disp_clk_out disp_clk_out
    Info (332105): create_clock -period 1.000 -name disp_clk disp_clk
    Info (332105): create_clock -period 1.000 -name disp_async_rst disp_async_rst
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.348
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.348             -35.765 disp_clk 
    Info (332119):    -1.507             -10.015 disp_clk_out 
    Info (332119):    -1.170              -6.341 disp_async_rst 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 disp_clk 
    Info (332119):     0.402               0.000 disp_clk_out 
    Info (332119):     1.472               0.000 disp_async_rst 
Info (332146): Worst-case recovery slack is -2.020
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.020             -33.920 disp_clk 
    Info (332119):    -1.760             -17.376 disp_clk_out 
Info (332146): Worst-case removal slack is 1.632
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.632               0.000 disp_clk_out 
    Info (332119):     1.947               0.000 disp_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.110 disp_clk 
    Info (332119):    -3.000             -11.995 disp_async_rst 
    Info (332119):    -1.285             -12.850 disp_clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.886
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.886             -28.642 disp_clk 
    Info (332119):    -1.278              -8.174 disp_clk_out 
    Info (332119):    -1.004              -5.416 disp_async_rst 
Info (332146): Worst-case hold slack is 0.326
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.326               0.000 disp_clk 
    Info (332119):     0.353               0.000 disp_clk_out 
    Info (332119):     1.375               0.000 disp_async_rst 
Info (332146): Worst-case recovery slack is -1.761
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.761             -29.592 disp_clk 
    Info (332119):    -1.544             -15.240 disp_clk_out 
Info (332146): Worst-case removal slack is 1.646
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.646               0.000 disp_clk_out 
    Info (332119):     1.913               0.000 disp_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.110 disp_clk 
    Info (332119):    -3.000             -11.995 disp_async_rst 
    Info (332119):    -1.285             -12.850 disp_clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.583
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.583              -3.717 disp_clk 
    Info (332119):    -0.239              -0.816 disp_clk_out 
    Info (332119):    -0.097              -0.277 disp_async_rst 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 disp_clk_out 
    Info (332119):     0.283               0.000 disp_clk 
    Info (332119):     0.712               0.000 disp_async_rst 
Info (332146): Worst-case recovery slack is -1.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.204             -20.243 disp_clk 
    Info (332119):    -1.106             -10.956 disp_clk_out 
Info (332146): Worst-case removal slack is 0.645
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.645               0.000 disp_clk_out 
    Info (332119):     0.759               0.000 disp_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.866 disp_clk 
    Info (332119):    -3.000             -11.054 disp_async_rst 
    Info (332119):    -1.000             -10.000 disp_clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4834 megabytes
    Info: Processing ended: Fri Dec 03 23:12:46 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


