Timing Analyzer report for DataPath
Mon Jan 11 04:56:10 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; DataPath                                            ;
; Device Family         ; Cyclone IV GX                                       ;
; Device Name           ; EP4CGX15BF14C7                                      ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 93.78 MHz ; 93.78 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -9.663 ; -122.833           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.386 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -65.693                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -9.663 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.031     ; 10.630     ;
; -9.662 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.031     ; 10.629     ;
; -9.530 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.031     ; 10.497     ;
; -9.325 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.031     ; 10.292     ;
; -9.322 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.031     ; 10.289     ;
; -9.190 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.031     ; 10.157     ;
; -9.001 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 9.997      ;
; -8.978 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.031     ; 9.945      ;
; -8.932 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 9.928      ;
; -8.540 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.030     ; 9.508      ;
; -8.034 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.943      ;
; -8.033 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.942      ;
; -8.011 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.120     ; 8.889      ;
; -8.010 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.120     ; 8.888      ;
; -7.901 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.810      ;
; -7.882 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.791      ;
; -7.881 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.790      ;
; -7.878 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.120     ; 8.756      ;
; -7.822 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.120     ; 8.700      ;
; -7.821 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.120     ; 8.699      ;
; -7.749 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.658      ;
; -7.736 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.645      ;
; -7.711 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.620      ;
; -7.689 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.120     ; 8.567      ;
; -7.673 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.120     ; 8.551      ;
; -7.661 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.570      ;
; -7.658 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.567      ;
; -7.598 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.507      ;
; -7.574 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.483      ;
; -7.565 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.120     ; 8.443      ;
; -7.544 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.453      ;
; -7.526 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.435      ;
; -7.497 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.406      ;
; -7.484 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.120     ; 8.362      ;
; -7.436 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.345      ;
; -7.433 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.120     ; 8.311      ;
; -7.377 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.088     ; 8.287      ;
; -7.376 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.088     ; 8.286      ;
; -7.376 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.120     ; 8.254      ;
; -7.360 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.269      ;
; -7.304 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.213      ;
; -7.300 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.209      ;
; -7.299 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.208      ;
; -7.292 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.201      ;
; -7.289 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.198      ;
; -7.244 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.088     ; 8.154      ;
; -7.244 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.120     ; 8.122      ;
; -7.167 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.076      ;
; -7.157 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.066      ;
; -7.155 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.064      ;
; -7.152 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.090      ;
; -7.152 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.061      ;
; -7.129 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 8.038      ;
; -7.069 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.091     ; 7.976      ;
; -7.046 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.120     ; 7.924      ;
; -7.022 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.088     ; 7.932      ;
; -7.020 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 7.929      ;
; -6.964 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.088     ; 7.874      ;
; -6.961 ; RegWithInit1:reg_tmp|out[8]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.089     ; 7.870      ;
; -6.960 ; RegWithInit1:reg_tmp|out[8]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.089     ; 7.869      ;
; -6.940 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.878      ;
; -6.938 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.876      ;
; -6.927 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 7.836      ;
; -6.924 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.089     ; 7.833      ;
; -6.917 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 7.826      ;
; -6.880 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.091     ; 7.787      ;
; -6.857 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.120     ; 7.735      ;
; -6.855 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.091     ; 7.762      ;
; -6.832 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.088     ; 7.742      ;
; -6.828 ; RegWithInit1:reg_tmp|out[8]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.089     ; 7.737      ;
; -6.792 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.089     ; 7.701      ;
; -6.763 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 7.672      ;
; -6.734 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.672      ;
; -6.726 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.664      ;
; -6.713 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.091     ; 7.620      ;
; -6.712 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.091     ; 7.619      ;
; -6.666 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.091     ; 7.573      ;
; -6.626 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 7.535      ;
; -6.623 ; RegWithInit1:reg_tmp|out[8]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.089     ; 7.532      ;
; -6.594 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.091     ; 7.501      ;
; -6.587 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.525      ;
; -6.580 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.091     ; 7.487      ;
; -6.577 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.088     ; 7.487      ;
; -6.575 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.513      ;
; -6.525 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.119     ; 7.404      ;
; -6.509 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.119     ; 7.388      ;
; -6.487 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 7.423      ;
; -6.466 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.088     ; 7.376      ;
; -6.464 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.091     ; 7.371      ;
; -6.450 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.388      ;
; -6.420 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.091     ; 7.327      ;
; -6.417 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.088     ; 7.327      ;
; -6.417 ; Reg:reg_x|out[9]                                                                                                      ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.332      ;
; -6.416 ; Reg:reg_x|out[9]                                                                                                      ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.331      ;
; -6.400 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.338      ;
; -6.382 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.089     ; 7.291      ;
; -6.329 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.088     ; 7.239      ;
; -6.298 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.088     ; 7.208      ;
; -6.290 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.091     ; 7.197      ;
; -6.284 ; Reg:reg_x|out[9]                                                                                                      ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.199      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                           ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; MyData:my_data|Counter:counter|out[1] ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.429      ; 1.037      ;
; 0.409 ; MyData:my_data|Counter:counter|out[0] ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.429      ; 1.060      ;
; 0.410 ; MyData:my_data|Counter:counter|out[1] ; MyData:my_data|Counter:counter|out[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.410 ; MyData:my_data|Counter:counter|out[0] ; MyData:my_data|Counter:counter|out[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.445 ; RegWithInit1:reg_res|out[9]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.704      ;
; 0.668 ; RegWithInit1:reg_res|out[7]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.927      ;
; 0.669 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.928      ;
; 0.670 ; RegWithInit1:reg_res|out[8]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.929      ;
; 0.670 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.929      ;
; 0.671 ; RegWithInit1:reg_res|out[6]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.930      ;
; 0.672 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.931      ;
; 0.672 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.931      ;
; 0.689 ; MyData:my_data|Counter:counter|out[0] ; MyData:my_data|Counter:counter|out[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.948      ;
; 0.803 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.062      ;
; 0.986 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.245      ;
; 0.986 ; RegWithInit1:reg_res|out[8]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.245      ;
; 0.986 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.245      ;
; 0.986 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.245      ;
; 0.987 ; RegWithInit1:reg_res|out[6]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.246      ;
; 0.998 ; RegWithInit1:reg_res|out[7]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.257      ;
; 0.999 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.258      ;
; 1.003 ; RegWithInit1:reg_res|out[7]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.262      ;
; 1.004 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.263      ;
; 1.018 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.277      ;
; 1.107 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.366      ;
; 1.107 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.366      ;
; 1.107 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.366      ;
; 1.108 ; RegWithInit1:reg_res|out[6]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.367      ;
; 1.112 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.371      ;
; 1.112 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.371      ;
; 1.112 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.371      ;
; 1.113 ; RegWithInit1:reg_res|out[6]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.372      ;
; 1.125 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.384      ;
; 1.130 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.133 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.392      ;
; 1.138 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.397      ;
; 1.233 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.492      ;
; 1.233 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.492      ;
; 1.233 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.492      ;
; 1.238 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.497      ;
; 1.238 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.497      ;
; 1.238 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.497      ;
; 1.251 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.510      ;
; 1.256 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.515      ;
; 1.259 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.518      ;
; 1.264 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.523      ;
; 1.327 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.586      ;
; 1.352 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.611      ;
; 1.359 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.618      ;
; 1.359 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.618      ;
; 1.364 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.623      ;
; 1.364 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.623      ;
; 1.385 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.644      ;
; 1.390 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.649      ;
; 1.453 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.712      ;
; 1.478 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.737      ;
; 1.485 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.744      ;
; 1.490 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.749      ;
; 1.511 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.770      ;
; 1.516 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.775      ;
; 1.978 ; RegWithInit1:reg_tmp|out[8]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 1.846      ;
; 2.144 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.012      ;
; 2.292 ; RegWithInit1:reg_tmp|out[8]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.160      ;
; 2.382 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.090      ; 2.658      ;
; 2.410 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.278      ;
; 2.419 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_res|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; -0.347     ; 2.258      ;
; 2.436 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.304      ;
; 2.446 ; Reg:reg_x|out[8]                      ; RegWithInit1:reg_tmp|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.090      ; 2.722      ;
; 2.490 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.358      ;
; 2.502 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_res|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; -0.319     ; 2.369      ;
; 2.508 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.119      ; 2.813      ;
; 2.509 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.088      ; 2.783      ;
; 2.545 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 2.793      ;
; 2.562 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.430      ;
; 2.589 ; RegWithInit1:reg_tmp|out[6]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.457      ;
; 2.610 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.088      ; 2.884      ;
; 2.616 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.484      ;
; 2.634 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.088      ; 2.908      ;
; 2.640 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.119      ; 2.945      ;
; 2.671 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.091      ; 2.948      ;
; 2.672 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.060      ; 2.918      ;
; 2.707 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.575      ;
; 2.725 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_tmp|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 2.973      ;
; 2.726 ; Reg:reg_x|out[9]                      ; RegWithInit1:reg_tmp|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.095      ; 3.007      ;
; 2.732 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.088      ; 3.006      ;
; 2.734 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.088      ; 3.008      ;
; 2.735 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_res|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; -0.347     ; 2.574      ;
; 2.744 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.612      ;
; 2.747 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; -0.347     ; 2.586      ;
; 2.785 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.060      ; 3.031      ;
; 2.788 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; -0.347     ; 2.627      ;
; 2.797 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.060      ; 3.043      ;
; 2.807 ; RegWithInit1:reg_tmp|out[9]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.675      ;
; 2.815 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.091      ; 3.092      ;
; 2.828 ; RegWithInit1:reg_tmp|out[7]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.696      ;
; 2.833 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.701      ;
; 2.851 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_tmp|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.091      ; 3.128      ;
; 2.852 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_tmp|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.060      ; 3.098      ;
; 2.858 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.088      ; 3.132      ;
; 2.870 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.738      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 103.53 MHz ; 103.53 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.659 ; -109.434          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.361 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -65.649                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -8.659 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.635      ;
; -8.645 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.621      ;
; -8.544 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.520      ;
; -8.358 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.334      ;
; -8.352 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.328      ;
; -8.234 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.210      ;
; -8.118 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.121      ;
; -8.069 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.023     ; 9.045      ;
; -8.012 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; 0.004      ; 9.015      ;
; -7.619 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.023     ; 8.595      ;
; -7.237 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 8.156      ;
; -7.223 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 8.142      ;
; -7.207 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.107     ; 8.099      ;
; -7.193 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.107     ; 8.085      ;
; -7.122 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 8.041      ;
; -7.092 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.107     ; 7.984      ;
; -7.054 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.973      ;
; -7.040 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.959      ;
; -7.001 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.107     ; 7.893      ;
; -6.987 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.107     ; 7.879      ;
; -6.950 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.869      ;
; -6.939 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.858      ;
; -6.919 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.838      ;
; -6.886 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.107     ; 7.778      ;
; -6.856 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.775      ;
; -6.850 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.769      ;
; -6.825 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.744      ;
; -6.794 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.713      ;
; -6.771 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.107     ; 7.663      ;
; -6.761 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.107     ; 7.653      ;
; -6.732 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.651      ;
; -6.703 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.622      ;
; -6.652 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.571      ;
; -6.637 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.107     ; 7.529      ;
; -6.619 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.538      ;
; -6.595 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.107     ; 7.487      ;
; -6.578 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.497      ;
; -6.576 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.076     ; 7.499      ;
; -6.562 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.076     ; 7.485      ;
; -6.562 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.107     ; 7.454      ;
; -6.536 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.455      ;
; -6.522 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.441      ;
; -6.507 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.426      ;
; -6.501 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.420      ;
; -6.495 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.414      ;
; -6.461 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.076     ; 7.384      ;
; -6.442 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 7.388      ;
; -6.438 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.107     ; 7.330      ;
; -6.421 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.340      ;
; -6.398 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.317      ;
; -6.383 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.302      ;
; -6.382 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.301      ;
; -6.376 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.295      ;
; -6.347 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.266      ;
; -6.303 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.107     ; 7.195      ;
; -6.258 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.177      ;
; -6.241 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 7.164      ;
; -6.226 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 7.172      ;
; -6.218 ; RegWithInit1:reg_tmp|out[8]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.137      ;
; -6.213 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.076     ; 7.136      ;
; -6.205 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 7.151      ;
; -6.204 ; RegWithInit1:reg_tmp|out[8]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.123      ;
; -6.161 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.080      ;
; -6.155 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.074      ;
; -6.149 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.068      ;
; -6.148 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.067      ;
; -6.139 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.107     ; 7.031      ;
; -6.131 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.050      ;
; -6.115 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.034      ;
; -6.103 ; RegWithInit1:reg_tmp|out[8]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.022      ;
; -6.071 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.994      ;
; -6.031 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.950      ;
; -6.004 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 6.950      ;
; -5.990 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.909      ;
; -5.989 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 6.935      ;
; -5.977 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.079     ; 6.897      ;
; -5.963 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 6.883      ;
; -5.943 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.862      ;
; -5.919 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 6.865      ;
; -5.913 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 6.836      ;
; -5.879 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 6.825      ;
; -5.870 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 6.790      ;
; -5.862 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 6.782      ;
; -5.831 ; RegWithInit1:reg_tmp|out[8]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.750      ;
; -5.817 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.107     ; 6.709      ;
; -5.812 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.107     ; 6.704      ;
; -5.806 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.052     ; 6.753      ;
; -5.794 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 6.740      ;
; -5.793 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.712      ;
; -5.762 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.681      ;
; -5.757 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 6.677      ;
; -5.741 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 6.687      ;
; -5.707 ; Reg:reg_x|out[9]                                                                                                      ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.634      ;
; -5.700 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 6.620      ;
; -5.697 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.616      ;
; -5.693 ; Reg:reg_x|out[9]                                                                                                      ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.620      ;
; -5.668 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.587      ;
; -5.618 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.537      ;
; -5.592 ; Reg:reg_x|out[9]                                                                                                      ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.519      ;
; -5.590 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.052     ; 6.537      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                            ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.361 ; MyData:my_data|Counter:counter|out[1] ; MyData:my_data|Counter:counter|out[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; MyData:my_data|Counter:counter|out[0] ; MyData:my_data|Counter:counter|out[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.065      ; 0.597      ;
; 0.388 ; MyData:my_data|Counter:counter|out[1] ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.383      ; 0.972      ;
; 0.401 ; RegWithInit1:reg_res|out[9]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 0.637      ;
; 0.406 ; MyData:my_data|Counter:counter|out[0] ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.383      ; 0.990      ;
; 0.611 ; RegWithInit1:reg_res|out[8]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 0.847      ;
; 0.611 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 0.847      ;
; 0.612 ; RegWithInit1:reg_res|out[6]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 0.848      ;
; 0.613 ; RegWithInit1:reg_res|out[7]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 0.849      ;
; 0.613 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 0.849      ;
; 0.615 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 0.851      ;
; 0.615 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 0.851      ;
; 0.633 ; MyData:my_data|Counter:counter|out[0] ; MyData:my_data|Counter:counter|out[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.065      ; 0.869      ;
; 0.748 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 0.984      ;
; 0.896 ; RegWithInit1:reg_res|out[8]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.132      ;
; 0.896 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.132      ;
; 0.897 ; RegWithInit1:reg_res|out[6]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.133      ;
; 0.900 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.136      ;
; 0.900 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.136      ;
; 0.903 ; RegWithInit1:reg_res|out[7]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.139      ;
; 0.903 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.139      ;
; 0.912 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.148      ;
; 0.914 ; RegWithInit1:reg_res|out[7]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.150      ;
; 0.914 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.150      ;
; 0.993 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.229      ;
; 0.994 ; RegWithInit1:reg_res|out[6]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.230      ;
; 0.999 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.235      ;
; 0.999 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.235      ;
; 1.006 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.242      ;
; 1.007 ; RegWithInit1:reg_res|out[6]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.243      ;
; 1.010 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.246      ;
; 1.010 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.246      ;
; 1.012 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.248      ;
; 1.013 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.249      ;
; 1.024 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.260      ;
; 1.049 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.285      ;
; 1.103 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.339      ;
; 1.109 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.345      ;
; 1.109 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.345      ;
; 1.116 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.352      ;
; 1.120 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.356      ;
; 1.120 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.356      ;
; 1.122 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.358      ;
; 1.123 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.359      ;
; 1.134 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.370      ;
; 1.159 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.395      ;
; 1.183 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.419      ;
; 1.213 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.449      ;
; 1.219 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.455      ;
; 1.226 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.462      ;
; 1.230 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.466      ;
; 1.232 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.468      ;
; 1.250 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.486      ;
; 1.269 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.505      ;
; 1.293 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.529      ;
; 1.323 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.559      ;
; 1.336 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.572      ;
; 1.342 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.578      ;
; 1.360 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.596      ;
; 1.379 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.065      ; 1.615      ;
; 1.801 ; RegWithInit1:reg_tmp|out[8]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 1.681      ;
; 1.953 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 1.833      ;
; 2.086 ; RegWithInit1:reg_tmp|out[8]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 1.966      ;
; 2.163 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 2.413      ;
; 2.169 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 2.049      ;
; 2.172 ; Reg:reg_x|out[8]                      ; RegWithInit1:reg_tmp|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.083      ; 2.426      ;
; 2.194 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_res|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.047      ;
; 2.226 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 2.106      ;
; 2.249 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.107      ; 2.527      ;
; 2.254 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 2.134      ;
; 2.265 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.516      ;
; 2.266 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_res|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 2.146      ;
; 2.331 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.052      ; 2.554      ;
; 2.336 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 2.216      ;
; 2.348 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.599      ;
; 2.355 ; RegWithInit1:reg_tmp|out[6]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 2.235      ;
; 2.364 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 2.244      ;
; 2.374 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.625      ;
; 2.385 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.107      ; 2.663      ;
; 2.416 ; Reg:reg_x|out[9]                      ; RegWithInit1:reg_tmp|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.087      ; 2.674      ;
; 2.417 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.668      ;
; 2.433 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.053      ; 2.657      ;
; 2.448 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.699      ;
; 2.456 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.707      ;
; 2.458 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 2.338      ;
; 2.469 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 2.349      ;
; 2.486 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.053      ; 2.710      ;
; 2.487 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_res|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.340      ;
; 2.502 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_tmp|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.052      ; 2.725      ;
; 2.513 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.366      ;
; 2.523 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.774      ;
; 2.528 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; -0.318     ; 2.381      ;
; 2.530 ; RegWithInit1:reg_tmp|out[9]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 2.410      ;
; 2.540 ; RegWithInit1:reg_tmp|out[7]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 2.420      ;
; 2.542 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.053      ; 2.766      ;
; 2.557 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.808      ;
; 2.568 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 2.448      ;
; 2.579 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; -0.291     ; 2.459      ;
; 2.586 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.053      ; 2.810      ;
; 2.588 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_tmp|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.839      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.041 ; -48.013           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.167 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -45.914                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                             ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.041 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.034     ; 4.994      ;
; -4.025 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.034     ; 4.978      ;
; -3.958 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 4.911      ;
; -3.854 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 4.807      ;
; -3.812 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 4.765      ;
; -3.713 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 4.666      ;
; -3.626 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.023     ; 4.590      ;
; -3.610 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 4.563      ;
; -3.578 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.023     ; 4.542      ;
; -3.512 ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.031     ; 4.468      ;
; -3.508 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.450      ;
; -3.492 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.434      ;
; -3.458 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.389      ;
; -3.442 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.373      ;
; -3.425 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.367      ;
; -3.381 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.323      ;
; -3.375 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.306      ;
; -3.375 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.306      ;
; -3.365 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.307      ;
; -3.354 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.296      ;
; -3.331 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.262      ;
; -3.327 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.269      ;
; -3.321 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.263      ;
; -3.298 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.240      ;
; -3.284 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.226      ;
; -3.271 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.202      ;
; -3.266 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.208      ;
; -3.264 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.195      ;
; -3.252 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.194      ;
; -3.249 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.180      ;
; -3.196 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.138      ;
; -3.194 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.136      ;
; -3.182 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.124      ;
; -3.174 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.105      ;
; -3.172 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.114      ;
; -3.160 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.091      ;
; -3.138 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.056     ; 4.069      ;
; -3.111 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.053      ;
; -3.097 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.039      ;
; -3.095 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.037      ;
; -3.094 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.036      ;
; -3.086 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.044     ; 4.029      ;
; -3.084 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.026      ;
; -3.078 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.020      ;
; -3.063 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.994      ;
; -3.046 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.989      ;
; -3.028 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.970      ;
; -3.018 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.960      ;
; -3.009 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.951      ;
; -2.996 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.938      ;
; -2.990 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.932      ;
; -2.979 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.922      ;
; -2.954 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.907      ;
; -2.940 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.871      ;
; -2.930 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.872      ;
; -2.924 ; RegWithInit1:reg_tmp|out[8]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.866      ;
; -2.924 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.866      ;
; -2.921 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.863      ;
; -2.908 ; RegWithInit1:reg_tmp|out[8]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.850      ;
; -2.900 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.843      ;
; -2.891 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.834      ;
; -2.889 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.842      ;
; -2.881 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.823      ;
; -2.863 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.805      ;
; -2.857 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.056     ; 3.788      ;
; -2.856 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.798      ;
; -2.855 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.797      ;
; -2.841 ; RegWithInit1:reg_tmp|out[8]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.783      ;
; -2.836 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.778      ;
; -2.835 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.788      ;
; -2.826 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.768      ;
; -2.825 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.768      ;
; -2.818 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.760      ;
; -2.805 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.758      ;
; -2.804 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.757      ;
; -2.784 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.724      ;
; -2.765 ; RegWithInit1:reg_tmp|out[1]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.699      ;
; -2.757 ; RegWithInit1:reg_tmp|out[2]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.691      ;
; -2.749 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.689      ;
; -2.748 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.690      ;
; -2.747 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.700      ;
; -2.744 ; RegWithInit1:reg_tmp|out[3]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 3.689      ;
; -2.739 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.692      ;
; -2.737 ; RegWithInit1:reg_tmp|out[8]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.679      ;
; -2.717 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.670      ;
; -2.690 ; RegWithInit1:reg_tmp|out[7]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 3.635      ;
; -2.687 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.627      ;
; -2.682 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[7] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.622      ;
; -2.672 ; Reg:reg_x|out[8]                                                                                                      ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.615      ;
; -2.656 ; RegWithInit1:reg_tmp|out[5]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 3.601      ;
; -2.643 ; Reg:reg_x|out[1]                                                                                                      ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.586      ;
; -2.643 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[6] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.583      ;
; -2.638 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.589      ;
; -2.622 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.562      ;
; -2.621 ; RegWithInit1:reg_tmp|out[6]                                                                                           ; RegWithInit1:reg_tmp|out[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.563      ;
; -2.605 ; RegWithInit1:reg_tmp|out[4]                                                                                           ; RegWithInit1:reg_tmp|out[0] ; clk          ; clk         ; 1.000        ; -0.042     ; 3.550      ;
; -2.595 ; Reg:reg_x|out[9]                                                                                                      ; RegWithInit1:reg_tmp|out[8] ; clk          ; clk         ; 1.000        ; -0.040     ; 3.542      ;
; -2.577 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[4] ; clk          ; clk         ; 1.000        ; -0.047     ; 3.517      ;
; -2.573 ; Reg:reg_x|out[1]                                                                                                      ; RegWithInit1:reg_tmp|out[9] ; clk          ; clk         ; 1.000        ; -0.044     ; 3.516      ;
; -2.573 ; RegWithInit1:reg_tmp|out[0]                                                                                           ; RegWithInit1:reg_tmp|out[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.524      ;
+--------+-----------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                            ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; MyData:my_data|Counter:counter|out[1] ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.490      ;
; 0.179 ; MyData:my_data|Counter:counter|out[0] ; MyData:my_data|Rom:rom|altsyncram:altsyncram_component|altsyncram_g5a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.502      ;
; 0.186 ; MyData:my_data|Counter:counter|out[1] ; MyData:my_data|Counter:counter|out[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MyData:my_data|Counter:counter|out[0] ; MyData:my_data|Counter:counter|out[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.203 ; RegWithInit1:reg_res|out[9]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.308 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; RegWithInit1:reg_res|out[8]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; RegWithInit1:reg_res|out[7]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; RegWithInit1:reg_res|out[6]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.315 ; MyData:my_data|Counter:counter|out[0] ; MyData:my_data|Counter:counter|out[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.362 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.483      ;
; 0.457 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; RegWithInit1:reg_res|out[8]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; RegWithInit1:reg_res|out[6]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.467 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; RegWithInit1:reg_res|out[7]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.470 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.471 ; RegWithInit1:reg_res|out[7]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.592      ;
; 0.520 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; RegWithInit1:reg_res|out[6]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.523 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; RegWithInit1:reg_res|out[6]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.533 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.536 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.657      ;
; 0.586 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.587 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.708      ;
; 0.589 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; RegWithInit1:reg_res|out[4]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.590 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.711      ;
; 0.599 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.720      ;
; 0.602 ; RegWithInit1:reg_res|out[3]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.723      ;
; 0.616 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.737      ;
; 0.619 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.740      ;
; 0.652 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.773      ;
; 0.652 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.773      ;
; 0.653 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.774      ;
; 0.655 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.776      ;
; 0.655 ; RegWithInit1:reg_res|out[2]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.776      ;
; 0.656 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.777      ;
; 0.682 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.803      ;
; 0.685 ; RegWithInit1:reg_res|out[5]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.806      ;
; 0.718 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.839      ;
; 0.719 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.840      ;
; 0.721 ; RegWithInit1:reg_res|out[0]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.842      ;
; 0.722 ; RegWithInit1:reg_res|out[1]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.843      ;
; 0.915 ; RegWithInit1:reg_tmp|out[8]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 0.857      ;
; 0.999 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 0.941      ;
; 1.063 ; RegWithInit1:reg_tmp|out[8]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 1.005      ;
; 1.116 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 1.058      ;
; 1.118 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_res|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; -0.153     ; 1.049      ;
; 1.123 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.044      ; 1.251      ;
; 1.141 ; Reg:reg_x|out[8]                      ; RegWithInit1:reg_tmp|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.045      ; 1.270      ;
; 1.148 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 1.090      ;
; 1.161 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 1.103      ;
; 1.181 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_res|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; -0.145     ; 1.120      ;
; 1.183 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.053      ; 1.320      ;
; 1.195 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 1.321      ;
; 1.206 ; RegWithInit1:reg_tmp|out[6]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 1.148      ;
; 1.206 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 1.326      ;
; 1.214 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[8]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 1.156      ;
; 1.227 ; RegWithInit1:reg_tmp|out[5]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 1.169      ;
; 1.254 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 1.380      ;
; 1.255 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.053      ; 1.392      ;
; 1.260 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 1.386      ;
; 1.263 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_tmp|out[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 1.383      ;
; 1.265 ; Reg:reg_x|out[9]                      ; RegWithInit1:reg_tmp|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; 0.050      ; 1.399      ;
; 1.266 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_res|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; -0.153     ; 1.197      ;
; 1.266 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.045      ; 1.395      ;
; 1.268 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.034      ; 1.386      ;
; 1.270 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 1.212      ;
; 1.278 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 1.220      ;
; 1.279 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_res|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; -0.153     ; 1.210      ;
; 1.314 ; RegWithInit1:reg_tmp|out[9]           ; RegWithInit1:reg_res|out[9]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 1.256      ;
; 1.315 ; RegWithInit1:reg_tmp|out[7]           ; RegWithInit1:reg_res|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 1.257      ;
; 1.318 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 1.444      ;
; 1.323 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_tmp|out[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 1.449      ;
; 1.323 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_tmp|out[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.045      ; 1.452      ;
; 1.329 ; RegWithInit1:reg_tmp|out[0]           ; RegWithInit1:reg_res|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; -0.145     ; 1.268      ;
; 1.329 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_res|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; -0.153     ; 1.260      ;
; 1.332 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_res|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; -0.153     ; 1.263      ;
; 1.335 ; RegWithInit1:reg_tmp|out[2]           ; RegWithInit1:reg_tmp|out[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.034      ; 1.453      ;
; 1.336 ; RegWithInit1:reg_tmp|out[3]           ; RegWithInit1:reg_res|out[6]                                                                                           ; clk          ; clk         ; 0.000        ; -0.142     ; 1.278      ;
; 1.336 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.034      ; 1.454      ;
; 1.337 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.034      ; 1.455      ;
; 1.338 ; RegWithInit1:reg_tmp|out[1]           ; RegWithInit1:reg_tmp|out[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.045      ; 1.467      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.663   ; 0.167 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -9.663   ; 0.167 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -122.833 ; 0.0   ; 0.0      ; 0.0     ; -65.693             ;
;  clk             ; -122.833 ; 0.000 ; N/A      ; N/A     ; -65.693             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; parity        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; stop_sign     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; reg_x_ld       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_y_ld       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; invert         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; minus          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_res_init1  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_res_ld     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cnt_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cnt_init0      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_tmp_init1  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reg_tmp_ld     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; y[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sel_x          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sel_rom        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[9]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[8]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.37e-09 V                   ; 2.34 V              ; -0.00482 V          ; 0.183 V                              ; 0.061 V                              ; 2.1e-09 s                   ; 1.92e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.37e-09 V                  ; 2.34 V             ; -0.00482 V         ; 0.183 V                             ; 0.061 V                             ; 2.1e-09 s                  ; 1.92e-09 s                 ; No                        ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.85e-09 V                   ; 2.37 V              ; -0.00535 V          ; 0.189 V                              ; 0.02 V                               ; 6.92e-10 s                  ; 6.79e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.85e-09 V                  ; 2.37 V             ; -0.00535 V         ; 0.189 V                             ; 0.02 V                              ; 6.92e-10 s                 ; 6.79e-10 s                 ; No                        ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.37e-09 V                   ; 2.38 V              ; -0.00818 V          ; 0.194 V                              ; 0.055 V                              ; 4.82e-10 s                  ; 5.08e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.37e-09 V                  ; 2.38 V             ; -0.00818 V         ; 0.194 V                             ; 0.055 V                             ; 4.82e-10 s                 ; 5.08e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.85e-09 V                   ; 2.37 V              ; -0.00535 V          ; 0.189 V                              ; 0.02 V                               ; 6.92e-10 s                  ; 6.79e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.85e-09 V                  ; 2.37 V             ; -0.00535 V         ; 0.189 V                             ; 0.02 V                              ; 6.92e-10 s                 ; 6.79e-10 s                 ; No                        ; Yes                       ;
; result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.37e-09 V                   ; 2.38 V              ; -0.00818 V          ; 0.194 V                              ; 0.055 V                              ; 4.82e-10 s                  ; 5.08e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.37e-09 V                  ; 2.38 V             ; -0.00818 V         ; 0.194 V                             ; 0.055 V                             ; 4.82e-10 s                 ; 5.08e-10 s                 ; Yes                       ; Yes                       ;
; result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.37e-09 V                   ; 2.39 V              ; -0.0134 V           ; 0.234 V                              ; 0.021 V                              ; 2.92e-10 s                  ; 3.51e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.37e-09 V                  ; 2.39 V             ; -0.0134 V          ; 0.234 V                             ; 0.021 V                             ; 2.92e-10 s                 ; 3.51e-10 s                 ; No                        ; Yes                       ;
; result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.37e-09 V                   ; 2.38 V              ; -0.00818 V          ; 0.194 V                              ; 0.055 V                              ; 4.82e-10 s                  ; 5.08e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.37e-09 V                  ; 2.38 V             ; -0.00818 V         ; 0.194 V                             ; 0.055 V                             ; 4.82e-10 s                 ; 5.08e-10 s                 ; Yes                       ; Yes                       ;
; result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.37e-09 V                   ; 2.38 V              ; -0.00818 V          ; 0.194 V                              ; 0.055 V                              ; 4.82e-10 s                  ; 5.08e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.37e-09 V                  ; 2.38 V             ; -0.00818 V         ; 0.194 V                             ; 0.055 V                             ; 4.82e-10 s                 ; 5.08e-10 s                 ; Yes                       ; Yes                       ;
; result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.37e-09 V                   ; 2.38 V              ; -0.00818 V          ; 0.194 V                              ; 0.055 V                              ; 4.82e-10 s                  ; 5.08e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.37e-09 V                  ; 2.38 V             ; -0.00818 V         ; 0.194 V                             ; 0.055 V                             ; 4.82e-10 s                 ; 5.08e-10 s                 ; Yes                       ; Yes                       ;
; result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.37e-09 V                   ; 2.39 V              ; -0.0134 V           ; 0.234 V                              ; 0.021 V                              ; 2.92e-10 s                  ; 3.51e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.37e-09 V                  ; 2.39 V             ; -0.0134 V          ; 0.234 V                             ; 0.021 V                             ; 2.92e-10 s                 ; 3.51e-10 s                 ; No                        ; Yes                       ;
; parity        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.85e-09 V                   ; 2.39 V              ; -0.0144 V           ; 0.111 V                              ; 0.027 V                              ; 4.19e-10 s                  ; 3.71e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.85e-09 V                  ; 2.39 V             ; -0.0144 V          ; 0.111 V                             ; 0.027 V                             ; 4.19e-10 s                 ; 3.71e-10 s                 ; No                        ; Yes                       ;
; stop_sign     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.85e-09 V                   ; 2.37 V              ; -0.00535 V          ; 0.189 V                              ; 0.02 V                               ; 6.92e-10 s                  ; 6.79e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.85e-09 V                  ; 2.37 V             ; -0.00535 V         ; 0.189 V                             ; 0.02 V                              ; 6.92e-10 s                 ; 6.79e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.54e-09 V                   ; 2.38 V              ; -0.0426 V           ; 0.084 V                              ; 0.082 V                              ; 2.48e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.54e-09 V                  ; 2.38 V             ; -0.0426 V          ; 0.084 V                             ; 0.082 V                             ; 2.48e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.42e-09 V                   ; 2.38 V              ; -0.0222 V           ; 0.184 V                              ; 0.025 V                              ; 2.76e-10 s                  ; 2.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.42e-09 V                  ; 2.38 V             ; -0.0222 V          ; 0.184 V                             ; 0.025 V                             ; 2.76e-10 s                 ; 2.78e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.86e-07 V                   ; 2.33 V              ; -0.00286 V          ; 0.169 V                              ; 0.055 V                              ; 2.41e-09 s                  ; 2.33e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.86e-07 V                  ; 2.33 V             ; -0.00286 V         ; 0.169 V                             ; 0.055 V                             ; 2.41e-09 s                 ; 2.33e-09 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.3e-07 V                    ; 2.35 V              ; -0.00785 V          ; 0.15 V                               ; 0.064 V                              ; 8.78e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.3e-07 V                   ; 2.35 V             ; -0.00785 V         ; 0.15 V                              ; 0.064 V                             ; 8.78e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.86e-07 V                   ; 2.35 V              ; -0.0103 V           ; 0.127 V                              ; 0.045 V                              ; 6.49e-10 s                  ; 6.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.86e-07 V                  ; 2.35 V             ; -0.0103 V          ; 0.127 V                             ; 0.045 V                             ; 6.49e-10 s                 ; 6.15e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.3e-07 V                    ; 2.35 V              ; -0.00785 V          ; 0.15 V                               ; 0.064 V                              ; 8.78e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.3e-07 V                   ; 2.35 V             ; -0.00785 V         ; 0.15 V                              ; 0.064 V                             ; 8.78e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.86e-07 V                   ; 2.35 V              ; -0.0103 V           ; 0.127 V                              ; 0.045 V                              ; 6.49e-10 s                  ; 6.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.86e-07 V                  ; 2.35 V             ; -0.0103 V          ; 0.127 V                             ; 0.045 V                             ; 6.49e-10 s                 ; 6.15e-10 s                 ; Yes                       ; Yes                       ;
; result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.86e-07 V                   ; 2.36 V              ; -0.00884 V          ; 0.117 V                              ; 0.032 V                              ; 4.36e-10 s                  ; 4.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.86e-07 V                  ; 2.36 V             ; -0.00884 V         ; 0.117 V                             ; 0.032 V                             ; 4.36e-10 s                 ; 4.24e-10 s                 ; Yes                       ; Yes                       ;
; result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.86e-07 V                   ; 2.35 V              ; -0.0103 V           ; 0.127 V                              ; 0.045 V                              ; 6.49e-10 s                  ; 6.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.86e-07 V                  ; 2.35 V             ; -0.0103 V          ; 0.127 V                             ; 0.045 V                             ; 6.49e-10 s                 ; 6.15e-10 s                 ; Yes                       ; Yes                       ;
; result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.86e-07 V                   ; 2.35 V              ; -0.0103 V           ; 0.127 V                              ; 0.045 V                              ; 6.49e-10 s                  ; 6.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.86e-07 V                  ; 2.35 V             ; -0.0103 V          ; 0.127 V                             ; 0.045 V                             ; 6.49e-10 s                 ; 6.15e-10 s                 ; Yes                       ; Yes                       ;
; result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.86e-07 V                   ; 2.35 V              ; -0.0103 V           ; 0.127 V                              ; 0.045 V                              ; 6.49e-10 s                  ; 6.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.86e-07 V                  ; 2.35 V             ; -0.0103 V          ; 0.127 V                             ; 0.045 V                             ; 6.49e-10 s                 ; 6.15e-10 s                 ; Yes                       ; Yes                       ;
; result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.86e-07 V                   ; 2.36 V              ; -0.00884 V          ; 0.117 V                              ; 0.032 V                              ; 4.36e-10 s                  ; 4.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.86e-07 V                  ; 2.36 V             ; -0.00884 V         ; 0.117 V                             ; 0.032 V                             ; 4.36e-10 s                 ; 4.24e-10 s                 ; Yes                       ; Yes                       ;
; parity        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.3e-07 V                    ; 2.36 V              ; -0.00946 V          ; 0.135 V                              ; 0.045 V                              ; 4.51e-10 s                  ; 4.57e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.3e-07 V                   ; 2.36 V             ; -0.00946 V         ; 0.135 V                             ; 0.045 V                             ; 4.51e-10 s                 ; 4.57e-10 s                 ; Yes                       ; Yes                       ;
; stop_sign     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.3e-07 V                    ; 2.35 V              ; -0.00785 V          ; 0.15 V                               ; 0.064 V                              ; 8.78e-10 s                  ; 8.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.3e-07 V                   ; 2.35 V             ; -0.00785 V         ; 0.15 V                              ; 0.064 V                             ; 8.78e-10 s                 ; 8.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-07 V                   ; 2.36 V              ; -0.024 V            ; 0.136 V                              ; 0.044 V                              ; 2.8e-10 s                   ; 4.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.16e-07 V                  ; 2.36 V             ; -0.024 V           ; 0.136 V                             ; 0.044 V                             ; 2.8e-10 s                  ; 4.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.36e-07 V                   ; 2.36 V              ; -0.0044 V           ; 0.097 V                              ; 0.011 V                              ; 4.2e-10 s                   ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.36e-07 V                  ; 2.36 V             ; -0.0044 V          ; 0.097 V                             ; 0.011 V                             ; 4.2e-10 s                  ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; result[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; result[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; result[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; result[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; result[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; result[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; parity        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; stop_sign     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0548 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0548 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 49885    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 49885    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 231   ; 231  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; cnt_en        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt_init0     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; invert        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; minus         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_res_init1 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_res_ld    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_tmp_init1 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_tmp_ld    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_rom       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_x         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[0]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[1]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[2]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[3]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[4]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[5]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[6]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[7]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[8]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[9]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[0]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[1]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[2]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[3]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[4]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[5]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[6]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[7]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; parity      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; stop_sign   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; cnt_en        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cnt_init0     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; invert        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; minus         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_res_init1 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_res_ld    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_tmp_init1 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg_tmp_ld    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_rom       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel_x         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[0]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[1]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[2]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[3]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[4]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[5]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[6]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[7]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[8]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x[9]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[0]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[1]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[2]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[3]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[4]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[5]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[6]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y[7]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; parity      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; result[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; stop_sign   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Mon Jan 11 04:56:05 2021
Info: Command: quartus_sta DataPath -c DataPath
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DataPath.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -9.663
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.663            -122.833 clk 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.386               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -65.693 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.659
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.659            -109.434 clk 
Info (332146): Worst-case hold slack is 0.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.361               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -65.649 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.041
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.041             -48.013 clk 
Info (332146): Worst-case hold slack is 0.167
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.167               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.914 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4757 megabytes
    Info: Processing ended: Mon Jan 11 04:56:10 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


