[{"name":"蔡孟伸","email":"mstsai@ntut.edu.tw","latestUpdate":"2008-02-11 11:03:48","objective":"本課程主要在介紹微處理系統的介面設計。其中包括記憶體介面，一般的輸出輸入介面以及CPLD/FPGA介面。由於CPLD與FPGA大量應用在嵌入式系統中，如何利用微處理器的彈性軟體設計，搭配CPLD/FPGA的高速運算能力，將是本課程的重點。","schedule":"Week　　Date　　Description　　\n1　　2/19　　Course Brief　　\n2　　2/26　　FPGA/SOC Introduction　　\n3　　3/4　　VHDL -1  VHDL vs. Verilog　　\n4　　3/11　　VHDL -2　　\n5　　3/18　　Lab 1&amp;2: Quartus and DE2 Tutorial　　\n6　　3/25　　VHDL -3  (Running simulation in Quartus and\n　　　　Modelsim)　　\n7　　4/1　　No Class　　\n8　　4/8　　Lab 3: Quartus and ModelSim　　\n9　　4/15　　CPU Design I　　\n10　　4/22　　Lab 4: NIOS-II and SOPC Builder　　Midterm \n　　　　　　　　　　　　Project (TBA)\n11　　4/29　　Memory Access　　\n12　　5/6　　Microprocessor Interface\n　　　　PWM Example　　\n13　　5/13　　Lab 5: NIOS-II User Logic　　\n14　　5/20　　CPU Design II　　\n15　　5/27　　Final Project Advanced Presentation\n　　　　DE2 SDRAM Usage\n　　　　DE2 uClinux Demonstration　　\n16　　6/3　　Term Project Demonstration I　　\n17　　6/10　　Term Project Demonstration II　　\n18　　6/17　　Term Project Report Due　　\n","scorePolicy":"Participation           20 % \nHomework                20 % \nMidterm Project         20 %\nFinal Project           40 % \n","materials":"Computer Organization and Design, the hardware/software interface 3rd Ed., D.A. Patterson, J.L. \nVHDL Programming by Example 4th Ed., D. L. Perry","foreignLanguageTextbooks":false}]
