preamble detection (PD), carrier frequency offset 
(CFO) estimation, SCO estimation and boundary 
detection (BD) algorithm and architecture. We also 
integrate the proposed fast convergence adaptive FDE 
and the additional FFT and SCO compensator. 
This year, targeting IEEE 802.15.3c, we proposed: (1) 
a correlation-based preamble, SCO, CFO and boundary 
detection algorithm, (2) a frequency domain 
equalization algorithm and a time domain equalization 
algorithm and (3) a hybrid domain phase noise 
cancellation algorithm and a two-stage phase noise 
cancellation algorithm. Besides, we implemented a 
low-density parity-check (LDPC) code decoder and two 
wireless personal area network (WPAN) receivers by 
65nm CMOS process. The two WPAN receivers achieve the 
performance requirement of IEEE 802.15.3c and IEEE 
802.11ad. 
英文關鍵詞： the 60GHz band, IEEE 802.15.3c, IEEE 802.11ad, single 
carrier (SC), orthogonal frequency division 
multiplexing (OFDM), preamble, carrier frequency 
offset (CFO), sampling clock offset (SCO), boundary 
detection, frequency domain equalization, time domain 
equalization, phase noise, low-density parity-check 
code (LDPC code) 
 
中文摘要 
本子計畫預定實現一個應用於 60GHz 頻帶的基頻接收機，此基頻接收機包含單載波 (Single 
Carrier, SC) 與正交分頻多工 (Orthogonal Frequency Division Multiplexing, OFDM) 兩種操作模式。在
技術研發上有三個大目標：同步及通道估計子系統之硬體架構及實現、通道編碼之硬體架構及實現、
高速及低功率之設計技術與流程建立。 
在此子計畫執行的第一年，我們提出快速收斂的適應性頻率領域之等化器、取樣頻率飄移補償器。
第二年，我們提出了一個利用自動相關器為基礎的框訊、載波頻率飄移、取樣頻率飄移和符號邊界偵
測演算法和硬體，同時整合了上年度提出的適應性頻率領域之等化器、快速傅利葉轉換、取樣頻率飄
移補償器。 
這一年，我們針對 IEEE 802.15.3c 規格提出了：(1) 以自動相關器為基礎的框訊、載波頻率飄
移、取樣頻率飄移和符號邊界偵測之演算法，(2) 頻域等化演算法和時域等化演算法，(3) 頻域時域
複合相位雜訊消除演算法和兩階段相位雜訊消除演算法；並完成了一顆低密度同位元檢查碼 
(Low-Density Parity-Check code, LDPC code) 解碼器晶片，及兩顆符合 IEEE 802.15.3c 規格的雙模式無
線個人區域網路 (Wireless Personal Area Network, WPAN) 晶片，這兩顆晶片的硬體架構也適用於
IEEE 802.11ad 規格。 
 
關鍵詞：60GHz 頻帶、IEEE 802.15.3c、IEEE 802.11ad、單載波、正交分頻多工、框訊偵測、載波頻率
飄移、取樣頻率飄移、符號邊界偵測、頻域等化、時域等化、相位雜訊、低密度同位元檢查碼。 
一、前言 
近幾年，因為 CMOS 製程的進步，系統可能達到十億級位元 (multi-Gbps) 傳輸率。高速傳輸需
要的頻寬相對較大，因此，全球通用、不需申請執照的 60GHz 頻段成為未來室內無線通訊的趨勢，
IEEE 802.15.3c 和 IEEE 802.11ad 兩個標準即是針對操作在此頻帶的無線個人區域網路 (Wireless 
Personal Area Network, WPAN) 系統制定。這兩個標準利用 60GHz 頻段提供 50Mb/s 至 7 Gb/s 高速數
據傳輸能力，可以支援愈來愈普及的電腦周邊無線連結及影音多媒體短距離高速數據傳輸需求。 
本子計畫針對 IEEE 802.15.3c 提出數個演算法及硬體架構。然而，IEEE 802.15.3c 和 802.11ad 兩規
格即為相似，本計畫所提之演算法及硬體架構亦可適用於 IEEE 802.11ad 系統。 
二、研究目的 
本子計畫將研究適用於 60GHz 室內無線基頻接收機之低功率架構。我們將針對 IEEE 802.15.3c 
的標準中之單載波模式 (Single Carrier, SC) 和高速傳輸介面模式 (High-Speed Interface, HSI) 設計可
以相容於兩種模式之高效能、低功耗的接收機組件。其中包括：SC 和 HSI 的框訊同步、載波頻率估計
與補償、取樣頻率估計與補償、符號邊界同步、通道估計與等化、相位雜訊估計與消除、通道編碼等。
(註：IEEE 802.15.3c 標準中的高速傳輸介面模式 (High-Speed Interface, HSI) 是以正交分頻多工 
(Orthogonal Frequency Division Multiplexing, OFDM) 傳輸的多載波模式。) 
對於 60GHz 頻帶所要求之高速取樣頻率，依現行之製程技術無法達到這麼嚴苛的速度要求，因此
硬體平行化勢必成為一個必要的趨勢和手段。另外，為了因應平行化的硬體面積增加，對於各個元件
的再利用及共享也成為了縮減硬體面積很重要的一個議題。而操作在 802.15.3c WPAN 的環境之下，功
率消耗的要求將會非常嚴苛，所以在縮減硬體的同時也必須要加入縮減功耗的各項技巧。 
基頻電路中包含的模組分為四大部分：同步、通道補償、相位雜訊消除、低密度同位元檢查碼解
碼器，其中同步包含了框訊同步、載波頻率飄移估計和補償、取樣頻率飄移估計和補償、符號邊界偵
測。為此本計畫也各自對這些部分進行深入的研究，並且在共用硬體縮減面積的大前提下設計一套可
適用於大多數上述之問題的單一硬體架構。 
[17] D. Falconer, S. L. Ariyavisitakul, A. Benyamin-Seeyar, and B. Eidson, “Frequency Domain Equalization 
for Single-Carrier Broadband Wireless Systems”, IEEE Communications Magazine, Vol. 40, No. 4, pp. 
58-66, 2002. 
[18] B. Farhang-Boroujeny and Kheong Sann Chan,” Analysis of the Frequency-Domain Block LMS 
Algorithm”, IEEE TRANSACTIONS ON SIGNAL PROCESSING, VOL. 48, NO. 8, AUGUST 2000. 
[19] Frank H. Hsiao, Terng-Yin Hsu, “A Frequency Domain Equalizer for WLAN 802.11g Single-Carrier 
Transmission Mode”, NCTU, 2005 IEEE. 
[20] Martin V. Clark, “Adaptive Frequency-Domain Equalization and Diversity Combining for Broadband 
Wireless Communications”, IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS, 
VOL. 16, NO. 8, OCTOBER 1998. 
[21] Wahyul Amien SYAFEI, Kunitoshi NISHIJO, Yuhei NAGAO, Masayuki KUROSAKI and Hiroshi 
OCHI, “Adaptive Channel Estimation using Cyclic Prefix for Single Carrier Wireless System with FDE”, 
Feb. 17-20, 2008 ICACT. 
[22] S. Haykin, “Adaptive Filter Theory”, 4th ed., 2002. 
[23] Maurice G. Bellanger, “Adaptive Digital Filters”, 2nd ed.,2001. 
[24] Paulo S. R. Diniz, “Adaptive Filtering”, 2nd ed.,2002. 
[25] http://www.ieee802.org/15/pub/TG3c.html . 
[26] M. Speth, S. Fechtel, G. Fock and H. Meyr, “Optimum Receiver Design for Wireless Broad-band 
Systems Using OFDM Part I,” IEEE Trans. Commun., vol. 47, no 11, pp.1668-1677, Nov. 1999. 
[27] M. Speth, S. Fechtel, G. Fock and H. Meyr, “Optimum Receiver Design for OFDM-Based Broadband 
Transmission Part II: A Case Study,” IEEE Trans. Commun., vol.49, no. 4, pp. 571-578, Apr. 2001. 
[28] T. Poller and M. Peeters, “Synchronization with DMT Modulation,” IEEE Trans. Communications 
Magazine, April 1999,  pp.80-86. 
[29] F. M. Gardner, “Interpolation in Digital Modems. I. Fundamentals,”, IEEE Trans. Commun., vol. 41, no. 
3, pp. 501–507, March 1993. 
[30] L. Erup, F.M. Gardner and R.A. Harris, “Interpolation in Digital Modems. II. Implementation and 
Performance,” IEEE Trans. Commun., vol. 41, no. 6, pp. 998– 1008, June 1993. 
[31] P.H. Chiang, G. Stuber, D. B. Lin and H. J. Li, “Pilot-Aided Fine Synchronization for SC-FDE Systems 
on Multipath Fading Channels,” in Proc. IEEE ICC 2007, pp. 2853–2858. 
[32] T.H. Lee, J.S. Jhuang, and T. D. Chiueh, “A High-Speed Baseband Receiver for MIMO OFDM Based 
WLAN,” in Proc. IEEE VSLI-DAT 2006, pp.1-4. 
[33] Z. Wang, Y. Xin , and M. Tomisawa, “Phase Error Suppression for Multi-Band OFDM-Based UWB 
Systems,” in Proc. IEEE VTC 2008, pp. 1072–1076. 
[34] S. Wu and Y. Bar-Ness, “A Phase Noise Suppression Algorithm for OFDM-Based WLANs,” IEEE 
Communications Letters, vol. 6, pp. 535-537, Dec. 2002. 
[35] D. D. Lin, Y. Zhao, and T. J. Lim, “OFDM Phase Noise Cancellation via Approximate Probabilistic 
Inference,” IEEE Wireless Communications and Networking Conference, vol. 1, pp. 27-32, Mar. 2005. 
[36] L. Piazzo and P. Mandarini, “Analysis of Phase Noise Effects in OFDM Modems,” IEEE Transactions on 
Communications, vol. 50, pp. 1696-1705, Oct. 2002. 
[37] M. Webster and M. Seals, ``Suggested Phase Noise Model for 802-11 HRb,'' IEEE P802.11 Task Group 
G, http://grouper.ieee.org/groups/802/11/, Sep. 2000. 
[38] C. M. Bishop, Pattern Recognition and Machine Learning. Springer. 
(一) 研究成果 
1. 第一年、第二年 
(1) 以自動相關器為基礎之單一架構的框訊偵測、載波頻率飄移估計、取樣頻率飄移估計和符號邊界偵
測之演算法與硬體架構：可以在系統收到前導序列的時候即時偵測到框訊，並且於同一硬體中利用自
動相關器之特性進行載波頻率飄移和取樣頻率飄移的框訊，接著利用自動相關器進行符號邊界偵測以
期達到使用單一硬體之企求。 
(2) 快速收斂之適應性頻率領域等化器：第一年提出可用於單載波模式之快速收斂的適應性頻率領域等
化器。第二年，接續第一年提出的快速收斂的適應性頻率領域等化器，將其架構改良成可以適用於多
重載波模式下運作。 
(3) 將(1)、(2)之硬體與快速傅利葉轉換、取樣頻率飄移補償器整合。 
(4) 低密度同位元檢查碼 (Low-Density Parity-Check code, LDPC code) 解碼器：本計劃提出適用於
IEEE 802.15.3c 標準中四種碼率的低密度同位元檢查(LDPC)編解碼器。為了達到高解碼速度，我們使
用了常態化最小和(normalized min-sum)演算法搭配排層流程(row-based layered scheduling)來降低迴圈
數。此外，利用可重構 8/16/32 個輸入的排序器來處理四種碼率的解碼，並擁有幾乎可忽略的硬體代價。
我們也提出排序器輸入的重置與繞線事先編排的網路來簡化繞線的複雜度。編碼器方面，我們針對類
循環(QC)-LDPC 碼提出了一個更有效率的硬體電路來編碼。 
LDPC 解碼器的架構如 Fig. 2 所示，包括了全平行的 variable node units (VNU)和提出的 check node 
unit (CNU)。而 CNU 又可進一步分為 sorter inputs reallocation，reconfigurable 8/16/32-input sorter 和
pre-coding routing network 三個 block，分別說明如下： 
A. Reconfigurable 8/16/32-input sorter 
因為使用 normalized min-sum algorithm，所以需要 sorter 去找出第一小和第二小的值。然而，規格
提供的四種 LDPC codes 的 row degree 都不一樣，導致所需要的 sorter size 也不一樣。因此我們提
出 reconfigurable 8/16/32-input sorter 來解決此問題。 
B. Sorter inputs reallocation 
在 variable nodes to check nodes (V-to-C) 的 routing 中，因為不同的 LDPC codes 和不同 updating 的
layer，所以對於任一個 sorter input 所接收到的 variable node sources 都不同，如表一的＂Original”
所示，需要 12-to-1 的 multiplexer 來滿足所有的情況。此，我們提出了 sorter inputs reallocation 的
架構去改善這種情形，主要是利用 sorter input 順序可以任意調動而不影響他的結果。  
C. Pre-coding routing network 
同樣的情形也發生在 check nodes to variable nodes (C-to-V)的 routing 中，因為 A 部份所提的 sorter，
其 8-sorter，16-sorter，or 32-sorter 的 sorting 結果都要保留給 output，造成繞線複雜度的提高，因
此，我們提出了 pre-coding routing network 來改善此問題，因為對於任一種 LDPC code 的解碼，一
本架構對於都普勒的現象和 CFO 相較於匹配過濾器也可以擁有較好的存活率。 
	
Fig. 3 同步電路之執行程序 
	
Fig. 4 演算法(1)之硬體架構 
(2) 頻域等化演算法和時域等化演算法 
本計畫針對 802.15.3c 標準中的雙模式──單載波(SC)和正交分頻多工(OFDM)──提出兩種
演算法：頻域等化演算法 (架構如圖 2) 和時域等化演算法 (架構如圖 3)。頻域等化演算法以適應
性最小均平方(LMS)頻域等化器搭配最小平方(LS) 頻域通道估測，時域等化演算法以多重路徑干
擾消除(MPIC)時域等化器搭配格雷(Golay)序列時域通道估測。此兩種方法皆可以共用雙模式中的
硬體，以降低硬體複雜度。模擬的結果顯示在 12dB 時，未具有任何編碼保護下的位元錯誤率，在
SC 和 OFDM 模式中，頻域等化演算法分別可達到 6.01*10-4 和 9.68*10-3，整體電路除了快速傅立
	
Fig. 7 演算法(3)之硬體架構 
3. 總結 
  本子計畫為達到 IEEE 802.15.3c 標準針對系統要求之高達 2.64GHz 的取樣頻率，進行硬體八倍平
行，將硬體所需之時脈頻率可以降至可實現之 330MHz。在平行化及高度管線化之後，上述所提演算
法之硬體實現均可操作在 330MHz。 
  因為可使用之下線面積有限，在設計上，本子計畫致力於硬體面積的縮減，以下為本子計畫使用
之面積縮減技巧：(1) 使用單一硬體實現框訊、載波頻率飄移估計、取樣頻率飄移估計和符號邊界偵測；
(2) 在同步、等化器、相位雜訊消除演算法皆將 SC 和 HSI 雙模式硬體做最大程度共用；(3) 將同步、
等化器、相位雜訊消除所需之記憶體設計為記憶庫 (memory bank)，進行共享，在同步偵測之時記憶體
由同步電路使用，之後此記憶體由等化器和相位雜訊消除電路共同使用，大幅降低所需要的記憶體面
積。 
  此外，因為能源發展備受重視，本子計畫亦採用低功耗設計。在低功耗設計技巧方面，採用了
operand isolation 的技術，並且將同步電路分成許多 phase 執行，在每個 phase 都只會開啟一部份的電路，
其他尚未用到之部分則進行休眠以減少功率的消耗。 
  我們以 65nm CMOS 製程實作三顆晶片，這三顆晶片是本子計畫的重要成果，也是我們這三年研
究之整合。這三顆晶片上，我們分別實現：低密度同位元檢查碼解碼器、使用頻域等化器之雙模式無
線個人區域網路 (WPAN) 晶片及使用時域等化器之雙模式無線個人區域網路 (WPAN) 晶片。詳細敘
述如五 - (二)。	
(二) 晶片實作成果	
1. 低密度同位元檢查碼 (Low-Density Parity-Check code, LDPC code) 解碼器晶片	
頻域等化器的優點在於可以處理時變通道，但在單載波模式時，回授路徑需要兩個快速傅立
葉轉換模組，而快速傅立葉轉換模組硬體面積非常大，由圓餅圖可看出快速傅立葉轉換模組所佔
的等效邏輯閘比例為整體的 64%。因為面積限制，並沒有將 LDPC 解碼器一起實現於此晶片。 
	 	
Fig. 9 Die micrograph 
Fig. 10 使用頻域等化器之雙模式無線個人區域網路 (WPAN) 晶片各模組所佔面積示意圖 
此晶片的規格與效能如下表所示。IEEE 802.15.3c 對 QPSK 效能的要求為：在訊雜比 12dB 時，
經通倒編碼後的位元錯誤率需小於 10-6；未使用通道邊碼時，此晶片在單載波 (SC) 模式，訊雜比
12dB 時的位元錯誤率為 8.92×10-4，在正交分頻多工 (OFDM) 模式，位元錯誤率為 1.43×10-2。經
驗證，此晶片的位元錯誤率在使用通道邊碼之後，可以達到 IEEE 802.15.3c 的要求。 
Process 65 nm CMOS, 1P9M 
Supporting Standard 802.15.3c WPAN 802.11ad WLAN 
Supporting Mode SCBT OFDM 
Required Chip Rate 1760MHz 2640MHz 
Required Clock Frequency 220MHz 330MHz 
Gate Count 3463K 
Core Size 8.06mm2(3.05mm×2.55mm) 
Die Size 12.96mm2 (3.6mm×3.6mm) 
Measured Operation Frequency 220MHz @1.1V 330MHz @1.1V 
Power Consumption 328.4mW @220MHz 473.1mW @330MHz 
Leakage Power 29.4mW 
Bit Error Rate (Uncoded@12dB) 8.92×10-4 1.43×10-2 
Throughput Rate (QPSK) 3.52Gbs 5.28Gbs 
	
3. 使用時域等化器之雙模式無線個人區域網路 (WPAN) 晶片 (2nd WPAN chip)	
(三) 論文發表	
1. Referred Journal Articles 
[1] L. R. Wang, M. H. Tu, S. J. Jou and C. L. Lee, ” Well-Structured Modified Booth Multiplier and Its 
Application to Reconfigurable MAC Design,” IEICE Trans. on Electronics, Vol.E94-C, No.6, June 2011, 
PP.1112-1119. (SCI, EI) 
[2] H. Y. Chen, M. L. Ku, S. J. Jou and C. C. Huang, “A Robust Channel Estimator for High-Mobility,” IEEE 
Trans. Circuits and Systems, part I, Vol.57, No.4, April 2010, pp.925-936.  (SCI, EI) 
[3] C. H. Liu, C. C. Lin, S. W. Yen, C. L Chen, H. C. Chang, C.Y. Lee, Y.S. Hsu and S. J. Jou, “Design of a 
Multimode QC-LDPC Decoder based on Shift-Routing Network (SRN),” IEEE Trans. Circuits and 
Systems, part II, Vol.56, No.9, Sept. 2009, pp.734-738.  (SCI, EI) 
 
2. Conference Proceedings 
[1] Y. S Huang, W. C Liu, S. J Jou. "Design and implementation of synchronization detection for IEEE 
802.15.3c," International Symposium on VLSI Design, Automation and Test (VLSI-DAT), Apr. 2011.  
[2] F. C. Yeh, T. Y. Liu, T. C. Wei, W. C. Liu, and S. J. Jou, “A SC/OFDM dual mode frequency-domain 
equalizer for 60GHz multi-gbps wireless transmission,” International Symposium on VLSI Design, 
Automation and Test (VLSI-DAT), Apr. 2011.  
[3] S. Y. Hung, S. W. Yen, C. L. Chen, H. C. Chang, S. J. Jou, and C. Y. Lee, “A 5.7Gbps row-based layered 
scheduling LDPC decoder for IEEE 802.15.3c applications,” IEEE Asian Solid State Circuits Conference 
(A-SSCC), pp. 1-4, Nov. 2010. 
 
3. Under Submission 
[1] S. W.Yen, S. Y. Hung, C. L. Chen, H. C. Chang, S. J. Jou, and C. Y. Lee, “A 5.79Gbps Energy-Efficient 
Multirate LDPC Codec Chip for IEEE 802.15.3c Applications,” IEEE Journal of Solid-State Circuits. 
[2] F. C. Yeh, T. Y. Liu, T. C. Wei, W. C. Liu, and S. J. Jou, “Design of Time and Frequency Domain 
Equalizers for SC/OFDM Dual-Modes of 60GHz Wireless Transmission,” IEEE Transactions on 
Circuits and Systems I. 
[3] W. C. Liu and S. J. Jou, “Design of Synchronization for 802.15.3c.” 
[4] W. C. Liu and S. J. Jou, “Design and Implementation of a 8x Parallel Baseband Receiver with Frequency 
Domain Equalization for 802.15.3c.” 
[5] C. Y. Wu and S. J. Jou, “ A Hardware-Implementable Time Domain OFDM Phase Noise Cancellation 
Algorithm without Noise Variance Requirement,” IEEE Trans. ON Signal Processing. 
出席國際會議報告 
 
報告人姓名 范姜毅 報告日期 5/17 
系級及年級 電子所博三 核定文號  
連絡電話 54195 電子信箱 D9711829.ee97g@nctu.edu.tw
會議日期 5/14~5/17 會議地點 巴西 
會議名稱 International Symposium on Circuits and Systems (ISCAS 2011) 
發表題目名稱 
(中文)適用雙耳助聽器的低功率資訊分源演算和補償機制 
(英文) Low Power InfomaxICA with Compensation Strategy 
for Binaural Hearing-Aid 
 
 
報告內容包括下列各項： 
一、 參加會議經過 
二、 與會心得 
三、 建議 
四、 攜回資料名稱與內容 
 
 
 
 
 
 
 
  
研究成果，因此刺激學生覺得要更努力，因為電機領域高手真的太多，要繼續努
力。 
三、	 建議	
 
超大型的國際會議，是很值得參加的，再加上巴西對台灣而言是一個很遠的國家，
因此，這個會議是一個很有意義、很特別的會議。在這次會議中，認識了很多教
授，也學習到很多的發問技巧。教授給學生的建議是，可以跟報告者詢問”怎麼
想到這個點子的、”未來的方向”…等未出現在論文上面的。因此，若學會這個技
巧，就可以了解別的研究學者的動機及未來方向。此外，越大型的會議，有越多
國的學生參加，在不同國家的刺激下，會使學生有更大的眼界去了解整個學術界
的進度，因此這個 ICSAS 是個很值得去參與國際性的會議。藉由參與會議，來
了解全世界的各領域目前的研究進度，以提升學生的研究視野。除了白天的報告
外，晚上也是有活動進行的，例如，晚宴。晚宴一般會融合當地特色，像這次就
有森巴舞、嘉年華等巴西精神，同時可以看到會議主席在大跳森巴舞，讓學生覺
得會做研究，也很會享受生活，果真主席都是很不一樣的人物，故建議就是好好
的享受白天的學術刺激，晚上則好好享受不一樣的當地文化刺激。 
 
 
四、	 攜回資料名稱與內容	
 
ISCAS 2011 Conference Guide 
ISCAS 2011 Backpack 
ISCAS 2011 Conference Proceedings flash 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：周世傑 計畫編號：99-2220-E-009-017- 
計畫名稱：使用 60GHz 之室內十億級位元傳輸率之無線基頻傳收機--子計畫五：室內無線十億級傳輸
率之基頻傳收機與低功率設計技術(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 3 8 100%  
研究報告/技術報告 0 0 100%  
研討會論文 3 3 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
