`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 02.09.2024 16:01:54
// Design Name: 
// Module Name: mux_16to1_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module mux_16to1_tb();
reg S0,S1,S2,S3,I0,I1,I2,I3,I4,I5,I6,I7,I8,I9,I10,I11,I12,I13,I14,I15;
wire Y;
mux_16to1 uut(S0,S1,S2,S3,I0,I1,I2,I3,I4,I5,I6,I7,I8,I9,I10,I11,I12,I13,I14,I15,Y);
initial
begin
S3=0;S2=0;S1=0;S0=0;I0=1;I1=0;I2=0;I3=0;I4=0;I5=0;I6=0;I7=0;I8=0;I9=0;I10=0;I11=0;I12=0;I13=0;I14=0;I15=0;
#10 S3=0;S2=0;S1=0;S0=1;I0=0;I1=1;I2=0;I3=0;I4=0;I5=0;I6=0;I7=0;I8=0;I9=0;I10=0;I11=0;I12=0;I13=0;I14=0;I15=0;
#10 S3=0;S2=0;S1=1;S0=0;I0=0;I1=0;I2=1;I3=0;I4=0;I5=0;I6=0;I7=0;I8=0;I9=0;I10=0;I11=0;I12=0;I13=0;I14=0;I15=0;
#10 S3=0;S2=0;S1=1;S0=1;I0=0;I1=0;I2=0;I3=1;I4=0;I5=0;I6=0;I7=0;I8=0;I9=0;I10=0;I11=0;I12=0;I13=0;I14=0;I15=0;
#10 S3=0;S2=1;S1=0;S0=0;I0=0;I1=0;I2=0;I3=0;I4=1;I5=0;I6=0;I7=0;I8=0;I9=0;I10=0;I11=0;I12=0;I13=0;I14=0;I15=0;
#10 S3=0;S2=1;S1=0;S0=1;I0=0;I1=0;I2=0;I3=0;I4=0;I5=1;I6=0;I7=0;I8=0;I9=0;I10=0;I11=0;I12=0;I13=0;I14=0;I15=0;
#10 S3=0;S2=1;S1=1;S0=0;I0=0;I1=0;I2=0;I3=0;I4=0;I5=0;I6=1;I7=0;I8=0;I9=0;I10=0;I11=0;I12=0;I13=0;I14=0;I15=0;
#10 S3=0;S2=1;S1=1;S0=1;I0=0;I1=0;I2=0;I3=0;I4=0;I5=0;I6=0;I7=1;I8=0;I9=0;I10=0;I11=0;I12=0;I13=0;I14=0;I15=0;
#10 S3=1;S2=0;S1=0;S0=0;I0=0;I1=0;I2=0;I3=0;I4=0;I5=0;I6=0;I7=0;I8=1;I9=0;I10=0;I11=0;I12=0;I13=0;I14=0;I15=0;
#10 S3=1;S2=0;S1=0;S0=1;I0=0;I1=0;I2=0;I3=0;I4=0;I5=0;I6=0;I7=0;I8=0;I9=1;I10=0;I11=0;I12=0;I13=0;I14=0;I15=0;
#10 S3=1;S2=0;S1=1;S0=0;I0=0;I1=0;I2=0;I3=0;I4=0;I5=0;I6=0;I7=0;I8=0;I9=0;I10=1;I11=0;I12=0;I13=0;I14=0;I15=0;
#10 S3=1;S2=0;S1=1;S0=1;I0=0;I1=0;I2=0;I3=0;I4=0;I5=0;I6=0;I7=0;I8=0;I9=0;I10=0;I11=1;I12=0;I13=0;I14=0;I15=0;
#10 S3=1;S2=1;S1=0;S0=0;I0=0;I1=0;I2=0;I3=0;I4=0;I5=0;I6=0;I7=0;I8=0;I9=0;I10=0;I11=0;I12=1;I13=0;I14=0;I15=0;
#10 S3=1;S2=1;S1=0;S0=1;I0=0;I1=0;I2=0;I3=0;I4=0;I5=0;I6=0;I7=0;I8=0;I9=0;I10=0;I11=0;I12=0;I13=1;I14=0;I15=0;
#10 S3=1;S2=1;S1=1;S0=0;I0=0;I1=0;I2=0;I3=0;I4=0;I5=0;I6=0;I7=0;I8=0;I9=0;I10=0;I11=0;I12=0;I13=0;I14=1;I15=0;
#10 S3=1;S2=1;S1=1;S0=1;I0=0;I1=0;I2=0;I3=0;I4=0;I5=0;I6=0;I7=0;I8=0;I9=0;I10=0;I11=0;I12=0;I13=0;I14=0;I15=1;
#10 $finish;
end
endmodule
