# Архитектура QAR-Core v0.1 (MVP)

## 1. Общая идея

QAR-Core v0.1 — минимальное ядро, реализующее подмножество RV32I
и предназначенное для демонстрации возможности создания национальной архитектуры процессора.

## 2. Регистровая модель

- 32 регистра общего назначения (x0–x31)
- x0 всегда содержит 0

## 3. Поддерживаемые инструкции (первый этап)

- ADD, SUB
- AND, OR, XOR
- LUI, AUIPC
- BEQ, BNE
- LW, SW (по мере готовности)

## 4. План развития

Эта версия служит основой для:
- QAR-Core v0.2 (расширенное подмножество RV32I),
- интеграции NPU-блоков QAI,
- реализации в FPGA.
