Analysis & Synthesis report for practica2
Fri Dec  7 10:00:48 2018
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. General Register Statistics
  9. Multiplexer Restructuring Statistics (Restructuring Performed)
 10. Parameter Settings for User Entity Instance: practica2:b2v_inst_practica2|div_freq:inst2
 11. Port Connectivity Checks: "practica4:b2v_inst_practica4"
 12. Post-Synthesis Netlist Statistics for Top Partition
 13. Elapsed Time Per Partition
 14. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Fri Dec  7 10:00:47 2018       ;
; Quartus Prime Version              ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                      ; practica2                                   ;
; Top-level Entity Name              ; practica_final                              ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 8,189                                       ;
;     Total combinational functions  ; 8,077                                       ;
;     Dedicated logic registers      ; 4,260                                       ;
; Total registers                    ; 4260                                        ;
; Total pins                         ; 33                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0                                           ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP4CE22F17C6       ;                    ;
; Top-level entity name                                                      ; practica_final     ; practica2          ;
; Family name                                                                ; Cyclone IV E       ; Cyclone V          ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; OpenCore Plus hardware evaluation                                          ; Enable             ; Enable             ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.2%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                          ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                                                ; Library ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------------------------------+---------+
; decoder_2_to_4.vhd               ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/decoder_2_to_4.vhd      ;         ;
; cont2.vhd                        ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/cont2.vhd               ;         ;
; div_freq.vhd                     ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/div_freq.vhd            ;         ;
; practica2.bdf                    ; yes             ; User Block Diagram/Schematic File  ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica2.bdf           ;         ;
; mux_4_to_1.vhd                   ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/mux_4_to_1.vhd          ;         ;
; bcd_to_7_segment.vhd             ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/bcd_to_7_segment.vhd    ;         ;
; arithmetic_circuit.vhd           ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/arithmetic_circuit.vhd  ;         ;
; logic_circuit.vhd                ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/logic_circuit.vhd       ;         ;
; shifter_circuit.vhd              ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/shifter_circuit.vhd     ;         ;
; mux_2_to_1.vhd                   ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/mux_2_to_1.vhd          ;         ;
; zero_detect.vhd                  ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/zero_detect.vhd         ;         ;
; practica4.vhd                    ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica4.vhd           ;         ;
; registry_file.vhd                ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/registry_file.vhd       ;         ;
; ram.vhd                          ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/ram.vhd                 ;         ;
; branch_control.vhd               ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/branch_control.vhd      ;         ;
; zero_fill.vhd                    ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/zero_fill.vhd           ;         ;
; extend.vhd                       ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/extend.vhd              ;         ;
; program_counter.vhd              ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/program_counter.vhd     ;         ;
; instruction_decoder.vhd          ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_decoder.vhd ;         ;
; instruction_memory.vhd           ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd  ;         ;
; practica_final.vhd               ; yes             ; User VHDL File                     ; /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd      ;         ;
+----------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary               ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimated Total logic elements              ; 8,189       ;
;                                             ;             ;
; Total combinational functions               ; 8077        ;
; Logic element usage by number of LUT inputs ;             ;
;     -- 4 input functions                    ; 3520        ;
;     -- 3 input functions                    ; 4498        ;
;     -- <=2 input functions                  ; 59          ;
;                                             ;             ;
; Logic elements by mode                      ;             ;
;     -- normal mode                          ; 8015        ;
;     -- arithmetic mode                      ; 62          ;
;                                             ;             ;
; Total registers                             ; 4260        ;
;     -- Dedicated logic registers            ; 4260        ;
;     -- I/O registers                        ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 33          ;
;                                             ;             ;
; Embedded Multiplier 9-bit elements          ; 0           ;
;                                             ;             ;
; Maximum fan-out node                        ; BTN_R~input ;
; Maximum fan-out                             ; 4404        ;
; Total fan-out                               ; 42574       ;
; Average fan-out                             ; 3.43        ;
+---------------------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                            ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                          ; Entity Name         ; Library Name ;
+-------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------+---------------------+--------------+
; |practica_final                                       ; 8077 (0)            ; 4260 (0)                  ; 0           ; 0            ; 0       ; 0         ; 33   ; 0            ; |practica_final                                                              ; practica_final      ; work         ;
;    |branch_control:b2v_inst_branch_control|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|branch_control:b2v_inst_branch_control                       ; branch_control      ; work         ;
;    |instruction_decoder:b2v_inst_instruction_decoder| ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|instruction_decoder:b2v_inst_instruction_decoder             ; instruction_decoder ; work         ;
;    |instruction_memory:b2v_inst_instruction_memory|   ; 112 (112)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|instruction_memory:b2v_inst_instruction_memory               ; instruction_memory  ; work         ;
;    |mux_2_to_1:b2v_inst_muxb|                         ; 29 (29)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|mux_2_to_1:b2v_inst_muxb                                     ; mux_2_to_1          ; work         ;
;    |mux_2_to_1:b2v_inst_muxd|                         ; 2720 (2720)         ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|mux_2_to_1:b2v_inst_muxd                                     ; mux_2_to_1          ; work         ;
;    |practica2:b2v_inst_practica2|                     ; 128 (0)             ; 20 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|practica2:b2v_inst_practica2                                 ; practica2           ; work         ;
;       |bcd_to_7_segment:inst5|                        ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|practica2:b2v_inst_practica2|bcd_to_7_segment:inst5          ; bcd_to_7_segment    ; work         ;
;       |cont2:inst3|                                   ; 2 (2)               ; 2 (2)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|practica2:b2v_inst_practica2|cont2:inst3                     ; cont2               ; work         ;
;       |decoder_2_to_4:inst4|                          ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|practica2:b2v_inst_practica2|decoder_2_to_4:inst4            ; decoder_2_to_4      ; work         ;
;       |div_freq:inst2|                                ; 31 (31)             ; 18 (18)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|practica2:b2v_inst_practica2|div_freq:inst2                  ; div_freq            ; work         ;
;       |mux_4_to_1:inst|                               ; 84 (84)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|practica2:b2v_inst_practica2|mux_4_to_1:inst                 ; mux_4_to_1          ; work         ;
;    |practica4:b2v_inst_practica4|                     ; 206 (1)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|practica4:b2v_inst_practica4                                 ; practica4           ; work         ;
;       |arithmetic_circuit:b2v_instac_a|               ; 65 (65)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a ; arithmetic_circuit  ; work         ;
;       |logic_circuit:b2v_instac_l|                    ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|practica4:b2v_inst_practica4|logic_circuit:b2v_instac_l      ; logic_circuit       ; work         ;
;       |mux_2_to_1:b2v_instac_mux_2|                   ; 128 (128)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2     ; mux_2_to_1          ; work         ;
;       |zero_detect:b2v_instac_zero|                   ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|practica4:b2v_inst_practica4|zero_detect:b2v_instac_zero     ; zero_detect         ; work         ;
;    |program_counter:b2v_inst_program_counter|         ; 29 (29)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|program_counter:b2v_inst_program_counter                     ; program_counter     ; work         ;
;    |ram:b2v_inst_ram|                                 ; 4672 (4672)         ; 4096 (4096)               ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|ram:b2v_inst_ram                                             ; ram                 ; work         ;
;    |registry_file:b2v_inst_registry_file|             ; 177 (177)           ; 128 (128)                 ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |practica_final|registry_file:b2v_inst_registry_file                         ; registry_file       ; work         ;
+-------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 4260  ;
; Number of registers using Synchronous Clear  ; 2064  ;
; Number of registers using Synchronous Load   ; 16    ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 4224  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                          ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------------+
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |practica_final|registry_file:b2v_inst_registry_file|registers[7][0]                ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |practica_final|registry_file:b2v_inst_registry_file|registers[6][0]                ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |practica_final|registry_file:b2v_inst_registry_file|registers[5][13]               ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |practica_final|registry_file:b2v_inst_registry_file|registers[4][4]                ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |practica_final|registry_file:b2v_inst_registry_file|registers[3][15]               ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |practica_final|registry_file:b2v_inst_registry_file|registers[2][5]                ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |practica_final|registry_file:b2v_inst_registry_file|registers[1][13]               ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |practica_final|registry_file:b2v_inst_registry_file|registers[0][12]               ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[0][15]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[0][7]                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[1][10]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[1][2]                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[2][9]                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[2][7]                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[3][9]                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[3][2]                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[4][10]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[4][4]                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[5][13]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[5][6]                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[6][10]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[6][4]                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[7][12]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[7][3]                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[8][15]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[8][3]                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[9][13]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[9][2]                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[10][13]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[10][5]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[11][10]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[11][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[12][10]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[12][4]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[13][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[13][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[14][10]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[14][5]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[15][9]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[15][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[16][13]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[16][4]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[17][14]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[17][4]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[18][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[18][7]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[19][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[19][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[20][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[20][1]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[21][14]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[21][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[22][10]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[22][1]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[23][9]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[23][7]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[24][13]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[24][7]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[25][10]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[25][1]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[26][11]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[26][7]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[27][11]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[27][7]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[28][10]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[28][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[29][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[29][4]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[30][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[30][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[31][8]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[31][1]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[32][15]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[32][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[33][13]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[33][1]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[34][11]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[34][5]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[35][14]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[35][3]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[36][14]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[36][0]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[37][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[37][5]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[38][15]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[38][5]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[39][14]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[39][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[40][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[40][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[41][10]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[41][3]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[42][10]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[42][0]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[43][8]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[43][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[44][13]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[44][5]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[45][10]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[45][5]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[46][11]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[46][3]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[47][13]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[47][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[48][9]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[48][1]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[49][10]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[49][3]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[50][15]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[50][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[51][11]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[51][7]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[52][8]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[52][4]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[53][9]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[53][1]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[54][11]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[54][3]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[55][15]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[55][0]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[56][11]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[56][7]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[57][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[57][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[58][8]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[58][7]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[59][13]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[59][4]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[60][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[60][3]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[61][9]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[61][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[62][15]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[62][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[63][10]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[63][4]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[64][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[64][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[65][10]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[65][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[66][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[66][0]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[67][11]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[67][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[68][10]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[68][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[69][15]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[69][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[70][15]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[70][0]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[71][13]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[71][0]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[72][14]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[72][7]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[73][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[73][0]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[74][13]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[74][4]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[75][11]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[75][1]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[76][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[76][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[77][15]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[77][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[78][8]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[78][3]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[79][14]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[79][5]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[80][9]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[80][4]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[81][11]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[81][3]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[82][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[82][3]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[83][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[83][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[84][13]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[84][7]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[85][11]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[85][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[86][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[86][5]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[87][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[87][4]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[88][9]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[88][5]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[89][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[89][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[90][8]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[90][7]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[91][14]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[91][3]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[92][15]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[92][2]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[93][8]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[93][5]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[94][14]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[94][5]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[95][8]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[95][4]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[96][11]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[96][3]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[97][11]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[97][5]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[98][15]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[98][3]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[99][12]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[99][6]                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[100][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[100][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[101][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[101][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[102][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[102][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[103][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[103][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[104][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[104][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[105][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[105][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[106][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[106][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[107][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[107][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[108][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[108][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[109][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[109][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[110][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[110][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[111][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[111][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[112][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[112][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[113][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[113][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[114][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[114][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[115][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[115][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[116][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[116][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[117][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[117][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[118][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[118][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[119][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[119][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[120][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[120][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[121][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[121][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[122][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[122][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[123][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[123][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[124][12]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[124][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[125][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[125][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[126][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[126][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[127][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[127][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[128][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[128][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[129][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[129][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[130][12]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[130][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[131][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[131][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[132][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[132][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[133][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[133][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[134][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[134][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[135][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[135][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[136][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[136][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[137][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[137][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[138][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[138][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[139][12]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[139][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[140][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[140][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[141][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[141][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[142][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[142][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[143][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[143][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[144][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[144][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[145][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[145][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[146][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[146][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[147][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[147][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[148][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[148][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[149][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[149][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[150][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[150][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[151][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[151][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[152][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[152][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[153][12]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[153][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[154][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[154][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[155][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[155][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[156][12]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[156][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[157][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[157][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[158][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[158][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[159][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[159][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[160][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[160][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[161][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[161][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[162][12]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[162][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[163][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[163][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[164][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[164][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[165][12]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[165][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[166][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[166][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[167][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[167][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[168][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[168][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[169][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[169][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[170][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[170][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[171][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[171][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[172][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[172][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[173][12]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[173][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[174][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[174][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[175][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[175][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[176][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[176][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[177][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[177][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[178][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[178][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[179][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[179][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[180][12]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[180][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[181][12]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[181][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[182][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[182][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[183][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[183][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[184][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[184][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[185][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[185][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[186][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[186][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[187][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[187][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[188][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[188][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[189][12]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[189][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[190][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[190][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[191][12]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[191][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[192][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[192][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[193][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[193][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[194][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[194][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[195][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[195][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[196][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[196][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[197][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[197][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[198][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[198][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[199][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[199][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[200][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[200][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[201][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[201][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[202][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[202][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[203][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[203][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[204][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[204][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[205][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[205][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[206][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[206][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[207][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[207][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[208][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[208][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[209][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[209][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[210][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[210][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[211][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[211][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[212][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[212][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[213][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[213][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[214][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[214][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[215][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[215][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[216][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[216][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[217][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[217][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[218][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[218][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[219][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[219][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[220][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[220][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[221][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[221][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[222][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[222][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[223][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[223][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[224][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[224][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[225][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[225][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[226][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[226][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[227][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[227][4]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[228][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[228][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[229][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[229][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[230][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[230][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[231][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[231][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[232][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[232][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[233][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[233][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[234][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[234][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[235][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[235][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[236][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[236][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[237][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[237][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[238][8]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[238][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[239][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[239][0]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[240][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[240][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[241][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[241][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[242][9]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[242][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[243][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[243][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[244][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[244][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[245][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[245][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[246][15]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[246][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[247][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[247][5]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[248][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[248][2]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[249][10]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[249][7]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[250][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[250][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[251][13]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[251][3]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[252][14]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[252][1]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[253][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[253][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[254][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[254][6]                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[255][11]                                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |practica_final|ram:b2v_inst_ram|registers[255][7]                                  ;
; 5:1                ; 16 bits   ; 48 LEs        ; 32 LEs               ; 16 LEs                 ; Yes        ; |practica_final|program_counter:b2v_inst_program_counter|count[6]                   ;
; 3:1                ; 6 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; No         ; |practica_final|program_counter:b2v_inst_program_counter|Add0                       ;
; 8:1                ; 16 bits   ; 80 LEs        ; 80 LEs               ; 0 LEs                  ; No         ; |practica_final|registry_file:b2v_inst_registry_file|Mux9                           ;
; 8:1                ; 13 bits   ; 65 LEs        ; 65 LEs               ; 0 LEs                  ; No         ; |practica_final|registry_file:b2v_inst_registry_file|Mux24                          ;
; 5:1                ; 16 bits   ; 48 LEs        ; 32 LEs               ; 16 LEs                 ; No         ; |practica_final|practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0   ;
; 9:1                ; 3 bits    ; 18 LEs        ; 18 LEs               ; 0 LEs                  ; No         ; |practica_final|mux_2_to_1:b2v_inst_muxb|Selector15                                 ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |practica_final|practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0   ;
; 10:1               ; 11 bits   ; 66 LEs        ; 55 LEs               ; 11 LEs                 ; No         ; |practica_final|practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector11 ;
; 11:1               ; 3 bits    ; 21 LEs        ; 18 LEs               ; 3 LEs                  ; No         ; |practica_final|practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector14 ;
; 257:1              ; 16 bits   ; 2736 LEs      ; 2736 LEs             ; 0 LEs                  ; No         ; |practica_final|mux_2_to_1:b2v_inst_muxd|Selector3                                  ;
; 32:1               ; 4 bits    ; 84 LEs        ; 84 LEs               ; 0 LEs                  ; No         ; |practica_final|practica2:b2v_inst_practica2|mux_4_to_1:inst|Mux0                   ;
; 16:1               ; 2 bits    ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |practica_final|instruction_memory:b2v_inst_instruction_memory|I[9]                 ;
; 21:1               ; 3 bits    ; 42 LEs        ; 42 LEs               ; 0 LEs                  ; No         ; |practica_final|instruction_memory:b2v_inst_instruction_memory|I[10]                ;
; 22:1               ; 5 bits    ; 70 LEs        ; 70 LEs               ; 0 LEs                  ; No         ; |practica_final|instruction_memory:b2v_inst_instruction_memory|I[4]                 ;
; 23:1               ; 3 bits    ; 45 LEs        ; 45 LEs               ; 0 LEs                  ; No         ; |practica_final|instruction_memory:b2v_inst_instruction_memory|I[5]                 ;
; 24:1               ; 2 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |practica_final|instruction_memory:b2v_inst_instruction_memory|I[8]                 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: practica2:b2v_inst_practica2|div_freq:inst2 ;
+----------------+--------+----------------------------------------------------------------+
; Parameter Name ; Value  ; Type                                                           ;
+----------------+--------+----------------------------------------------------------------+
; div            ; 100000 ; Signed Integer                                                 ;
+----------------+--------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "practica4:b2v_inst_practica4"                                                        ;
+-------+--------+----------+-------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                             ;
+-------+--------+----------+-------------------------------------------------------------------------------------+
; c_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 33                          ;
; cycloneiii_ff         ; 4260                        ;
;     ENA               ; 2176                        ;
;     ENA SCLR          ; 2048                        ;
;     SCLR SLD          ; 16                          ;
;     plain             ; 20                          ;
; cycloneiii_lcell_comb ; 8078                        ;
;     arith             ; 62                          ;
;         2 data inputs ; 16                          ;
;         3 data inputs ; 46                          ;
;     normal            ; 8016                        ;
;         1 data inputs ; 3                           ;
;         2 data inputs ; 41                          ;
;         3 data inputs ; 4452                        ;
;         4 data inputs ; 3520                        ;
;                       ;                             ;
; Max LUT depth         ; 23.70                       ;
; Average LUT depth     ; 11.49                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:37     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Fri Dec  7 09:59:51 2018
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off practica2 -c practica2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file decoder_2_to_4.vhd
    Info (12022): Found design unit 1: decoder_2_to_4-function_table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/decoder_2_to_4.vhd Line: 16
    Info (12023): Found entity 1: decoder_2_to_4 File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/decoder_2_to_4.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file cont2.vhd
    Info (12022): Found design unit 1: cont2-Behavioral File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/cont2.vhd Line: 14
    Info (12023): Found entity 1: cont2 File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/cont2.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file div_freq.vhd
    Info (12022): Found design unit 1: div_freq-Behavioral File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/div_freq.vhd Line: 13
    Info (12023): Found entity 1: div_freq File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/div_freq.vhd Line: 4
Info (12021): Found 1 design units, including 1 entities, in source file practica2.bdf
    Info (12023): Found entity 1: practica2
Info (12021): Found 2 design units, including 1 entities, in source file mux_4_to_1.vhd
    Info (12022): Found design unit 1: mux_4_to_1-function_table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/mux_4_to_1.vhd Line: 17
    Info (12023): Found entity 1: mux_4_to_1 File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/mux_4_to_1.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file bcd_to_7_segment.vhd
    Info (12022): Found design unit 1: bcd_to_7_segment-led_table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/bcd_to_7_segment.vhd Line: 19
    Info (12023): Found entity 1: bcd_to_7_segment File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/bcd_to_7_segment.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file practica3.vhd
    Info (12022): Found design unit 1: practica3-bdf_type File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica3.vhd Line: 25
    Info (12023): Found entity 1: practica3 File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica3.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file arithmetic_circuit.vhd
    Info (12022): Found design unit 1: arithmetic_circuit-table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/arithmetic_circuit.vhd Line: 17
    Info (12023): Found entity 1: arithmetic_circuit File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/arithmetic_circuit.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file binary_to_bcd.vhd
    Info (12022): Found design unit 1: binary_to_bcd-logic File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/binary_to_bcd.vhd Line: 43
    Info (12023): Found entity 1: binary_to_bcd File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/binary_to_bcd.vhd Line: 30
Info (12021): Found 2 design units, including 1 entities, in source file binary_to_bcd_digit.vhd
    Info (12022): Found design unit 1: binary_to_bcd_digit-logic File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/binary_to_bcd_digit.vhd Line: 36
    Info (12023): Found entity 1: binary_to_bcd_digit File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/binary_to_bcd_digit.vhd Line: 26
Info (12021): Found 2 design units, including 1 entities, in source file logic_circuit.vhd
    Info (12022): Found design unit 1: logic_circuit-table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/logic_circuit.vhd Line: 15
    Info (12023): Found entity 1: logic_circuit File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/logic_circuit.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file shifter_circuit.vhd
    Info (12022): Found design unit 1: shifter_circuit-table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/shifter_circuit.vhd Line: 15
    Info (12023): Found entity 1: shifter_circuit File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/shifter_circuit.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file mux_2_to_1.vhd
    Info (12022): Found design unit 1: mux_2_to_1-function_table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/mux_2_to_1.vhd Line: 15
    Info (12023): Found entity 1: mux_2_to_1 File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/mux_2_to_1.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file zero_detect.vhd
    Info (12022): Found design unit 1: zero_detect-function_table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/zero_detect.vhd Line: 13
    Info (12023): Found entity 1: zero_detect File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/zero_detect.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file practica4.vhd
    Info (12022): Found design unit 1: practica4-bdf_type File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica4.vhd Line: 20
    Info (12023): Found entity 1: practica4 File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica4.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file registry_file.vhd
    Info (12022): Found design unit 1: registry_file-table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/registry_file.vhd Line: 23
    Info (12023): Found entity 1: registry_file File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/registry_file.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file practica5.vhd
    Info (12022): Found design unit 1: practica5-bdf_type File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica5.vhd Line: 29
    Info (12023): Found entity 1: practica5 File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica5.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file ram.vhd
    Info (12022): Found design unit 1: ram-table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/ram.vhd Line: 21
    Info (12023): Found entity 1: ram File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/ram.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file practica6.vhd
    Info (12022): Found design unit 1: practica6-bdf_type File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica6.vhd Line: 24
    Info (12023): Found entity 1: practica6 File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica6.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file branch_control.vhd
    Info (12022): Found design unit 1: branch_control-function_table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/branch_control.vhd Line: 17
    Info (12023): Found entity 1: branch_control File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/branch_control.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file zero_fill.vhd
    Info (12022): Found design unit 1: zero_fill-function_table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/zero_fill.vhd Line: 13
    Info (12023): Found entity 1: zero_fill File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/zero_fill.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file extend.vhd
    Info (12022): Found design unit 1: extend-function_table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/extend.vhd Line: 13
    Info (12023): Found entity 1: extend File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/extend.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file program_counter.vhd
    Info (12022): Found design unit 1: program_counter-table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/program_counter.vhd Line: 18
    Info (12023): Found entity 1: program_counter File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/program_counter.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file instruction_decoder.vhd
    Info (12022): Found design unit 1: instruction_decoder-function_table File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_decoder.vhd Line: 26
    Info (12023): Found entity 1: instruction_decoder File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_decoder.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file instruction_memory.vhd
    Info (12022): Found design unit 1: instruction_memory-flujo1 File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 15
    Info (12023): Found entity 1: instruction_memory File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file practica_final.vhd
    Info (12022): Found design unit 1: practica_final-bdf_type File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 23
    Info (12023): Found entity 1: practica_final File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 7
Info (12127): Elaborating entity "practica_final" for the top level hierarchy
Warning (10540): VHDL Signal Declaration warning at practica_final.vhd(159): used explicit default value for signal "BTW" because signal was never assigned a value File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 159
Warning (10540): VHDL Signal Declaration warning at practica_final.vhd(160): used explicit default value for signal "BTR" because signal was never assigned a value File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 160
Warning (10036): Verilog HDL or VHDL warning at practica_final.vhd(189): object "COUT" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 189
Info (12128): Elaborating entity "instruction_decoder" for hierarchy "instruction_decoder:b2v_inst_instruction_decoder" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 195
Info (12128): Elaborating entity "branch_control" for hierarchy "branch_control:b2v_inst_branch_control" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 214
Info (12128): Elaborating entity "program_counter" for hierarchy "program_counter:b2v_inst_program_counter" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 224
Warning (10492): VHDL Process Statement warning at program_counter.vhd(41): signal "count" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/program_counter.vhd Line: 41
Info (12128): Elaborating entity "instruction_memory" for hierarchy "instruction_memory:b2v_inst_instruction_memory" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 234
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(16): object "R0" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 16
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(17): object "R1" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 17
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(18): object "R2" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 18
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(19): object "R3" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 19
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(20): object "R4" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 20
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(21): object "R5" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 21
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(22): object "R6" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 22
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(23): object "R7" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 23
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(27): object "SUB" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 27
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(29): object "ANDD" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 29
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(30): object "OOR" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 30
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(32): object "NNO" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 32
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(33): object "MOVB" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 33
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(35): object "SHL" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 35
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(37): object "ADI" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 37
Warning (10036): Verilog HDL or VHDL warning at instruction_memory.vhd(41): object "BRN" assigned a value but never read File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/instruction_memory.vhd Line: 41
Info (12128): Elaborating entity "zero_fill" for hierarchy "zero_fill:b2v_inst_zero_fill" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 242
Info (12128): Elaborating entity "extend" for hierarchy "extend:b2v_inst_extend" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 248
Info (12128): Elaborating entity "registry_file" for hierarchy "registry_file:b2v_inst_registry_file" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 254
Warning (10492): VHDL Process Statement warning at registry_file.vhd(39): signal "registers" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/registry_file.vhd Line: 39
Warning (10492): VHDL Process Statement warning at registry_file.vhd(39): signal "AA" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/registry_file.vhd Line: 39
Warning (10492): VHDL Process Statement warning at registry_file.vhd(40): signal "registers" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/registry_file.vhd Line: 40
Warning (10492): VHDL Process Statement warning at registry_file.vhd(40): signal "BA" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/registry_file.vhd Line: 40
Warning (10492): VHDL Process Statement warning at registry_file.vhd(41): signal "registers" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/registry_file.vhd Line: 41
Warning (10492): VHDL Process Statement warning at registry_file.vhd(41): signal "DIPA" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/registry_file.vhd Line: 41
Info (12128): Elaborating entity "practica2" for hierarchy "practica2:b2v_inst_practica2" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 269
Info (12128): Elaborating entity "decoder_2_to_4" for hierarchy "practica2:b2v_inst_practica2|decoder_2_to_4:inst4"
Info (12128): Elaborating entity "cont2" for hierarchy "practica2:b2v_inst_practica2|cont2:inst3"
Info (12128): Elaborating entity "div_freq" for hierarchy "practica2:b2v_inst_practica2|div_freq:inst2"
Info (12128): Elaborating entity "bcd_to_7_segment" for hierarchy "practica2:b2v_inst_practica2|bcd_to_7_segment:inst5"
Info (12128): Elaborating entity "mux_4_to_1" for hierarchy "practica2:b2v_inst_practica2|mux_4_to_1:inst"
Info (12128): Elaborating entity "mux_2_to_1" for hierarchy "mux_2_to_1:b2v_inst_muxb" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 283
Info (12128): Elaborating entity "practica4" for hierarchy "practica4:b2v_inst_practica4" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 291
Info (12128): Elaborating entity "arithmetic_circuit" for hierarchy "practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica4.vhd Line: 78
Info (12128): Elaborating entity "logic_circuit" for hierarchy "practica4:b2v_inst_practica4|logic_circuit:b2v_instac_l" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica4.vhd Line: 88
Info (12128): Elaborating entity "shifter_circuit" for hierarchy "practica4:b2v_inst_practica4|shifter_circuit:b2v_instac_s" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica4.vhd Line: 96
Info (12128): Elaborating entity "zero_detect" for hierarchy "practica4:b2v_inst_practica4|zero_detect:b2v_instac_zero" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica4.vhd Line: 119
Info (12128): Elaborating entity "ram" for hierarchy "ram:b2v_inst_ram" File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/practica_final.vhd Line: 311
Warning (10492): VHDL Process Statement warning at ram.vhd(47): signal "registers" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/ram.vhd Line: 47
Warning (10492): VHDL Process Statement warning at ram.vhd(47): signal "ADDRESS" is read inside the Process Statement but isn't in the Process Statement's sensitivity list File: /home/local/ITAM/esotomayg/Documents/final/Logic_Circuits/practica7/ram.vhd Line: 47
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 8238 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 22 input pins
    Info (21059): Implemented 11 output pins
    Info (21061): Implemented 8205 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 1025 megabytes
    Info: Processing ended: Fri Dec  7 10:00:48 2018
    Info: Elapsed time: 00:00:57
    Info: Total CPU time (on all processors): 00:01:20


