# 🪛 3.3 配線技術とリソグラフィ補正の進化  
# 🪛 3.3 Interconnect Technologies and Lithography Corrections

---

## 🧭 概要｜Overview

本節では、CMOSプロセスにおける**配線材料・構造の進化**と、  
それを支える**リソグラフィ補正技術（OPC / ハーフトーン）およびCMP（平坦化）**を解説します。

> This section explores the evolution of **interconnect materials and multilayer structures**,  
> and the critical role of **lithography correction (OPC, halftone masks)** and **CMP** in enabling advanced CMOS nodes.

---

## ⚙️ 配線材料の変遷｜Interconnect Material Evolution

### ▶ AlからAl-Cu合金へ｜From Al to Al-Cu Alloy

- Alは加工性に優れるが、**エレクトロマイグレーション（EM）**に弱い  
- 少量のCuを添加した**Al-Cu合金**がEM耐性を向上  
- Cu拡散防止層が不要なため、プロセスも比較的容易

> Aluminum is easy to process but suffers from **electromigration (EM)**.  
> Adding Cu improves EM resistance. Al-Cu alloys became the standard before pure Cu was adopted.

---

### ▶ Cu配線とダマシン技術｜Cu Interconnect and Damascene Process

- 0.13µm以降、**Cu配線**が主流に  
- 高速・低抵抗・高EM耐性を実現  
- → **ダマシンプロセス**が必要（配線溝にCuを埋め、CMPで余剰除去）

> Cu wiring reduces **resistance and RC delay** but requires the **damascene process**,  
> where trenches are etched, filled with Cu, and planarized via CMP.

---

## 📊 各世代の配線プロセス進化表｜Interconnect Process Evolution by Node

| ノード | 配線材料 | Wプラグ | バリアTi | 層間絶縁膜 | 特徴 |
|--------|----------|---------|-----------|--------------|------|
| 0.5µm  | Al       | なし    | なし      | SiO₂         | SOGプロセス |
| 0.35µm | Al       | 一部導入 | 初期導入  | SiO₂         | HDPやアンダーカット制御 |
| 0.25µm | Al-Cu    | 本格導入 | IMP Ti    | SiO₂＋BPSG   | HDP + CMP |
| 0.18µm | Al-Cu    | 標準化   | IMP Ti/TiN| FSG           | Low-k初期導入 |
| 0.13µm | Cu       | Cu埋込   | Ta/TaN    | SiOF, Black Diamond | Dual Damascene |
| 90nm   | Cu       | Cu埋込   | Ta/TaN    | SiOC, Coral | 本格Low-k |

---

## ⏱️ RC遅延とLow-k材料｜RC Delay and Low-k Dielectrics

### ▶ RC遅延の本質

- 配線の微細化により、**R（抵抗）**と**C（容量）**が増加  
- 遅延時間：\( \tau = R \cdot C \) がクロック上限を制約

> RC delay increases with scaling, becoming a **bottleneck** for clock speed.

---

### ▶ 各世代の誘電率比較

| ノード | ILD材料 | 誘電率 (k) | 特徴 |
|--------|----------|------------|------|
| 0.5µm  | SiO₂     | 4.2–4.0    | 標準酸化膜 |
| 0.35µm | SiO₂     | ~3.9       | 若干低減 |
| 0.25µm | SiO₂/BPSG| ~3.8       | BPSG流動性あり |
| 0.18µm | FSG      | ~3.6       | Fluorinated SiO₂ |
| 0.13µm | SiOF     | ~3.3       | フッ素ドープ酸化膜 |
| 90nm   | SiOC/Hydrogen Silsesquioxane (HSQ) | 2.7–2.9 | 本格Low-k (Black Diamond, Coral等) |

---

## 🧼 CMP：化学機械研磨｜Chemical Mechanical Polishing

- 表面平坦性を確保し、**多層配線**と**ダマシンプロセス**を可能に  
- STI・ILD・Cu埋込など各所で活用

---

## 🧠 本節のまとめ｜Summary

| 技術カテゴリ / Category     | 要点 / Summary |
|----------------------------|----------------|
| 配線材料 / Interconnect    | Al→Al-Cu→CuによるRCとEMの改善 |
| CMP                        | 多層・ダマシンを支える表面平坦化技術 |
| Low-k絶縁膜 / Dielectrics  | RC遅延の低減に不可欠、誘電率は4.2→2.7へ |

---

## 📘 次節への接続｜Lead-in to Section 3.4

👉 次節 [**3.4 ばらつきと信頼性の限界**](./3.4_variation_and_reliability.md) では、  
**DIBL、リーク電流、Vthばらつき、HCI**など、スケーリングによる制約を解説します
