#ifdef STM32F10xxx_H_
#define STM32F10xxx_H_

// Step 1 : Configure the flash
#define FLASH_BASEADDR  
#define ROM_BASEADDR 
#define SRAM_BASEADDR 0x20000000U 

// Step 2: Configure the Periogeral base
#define PERIPH_BASEADDR 0x40000000U
#define APB1PERIPH_BASEADDR PERIPH_BASEADDR
#define APB2PERIPH_BASEADDR 0x40010000U
#define AHBPERIPH_BASEADDR 0x40018000U

// Step 3: Configure the GPIO base
#define GPIOA_BASEADDR (APB2PERIPH_BASEADDR + 0x0800) // 0x4001 0800
#define GPIOB_BASEADDR (APB2PERIPH_BASEADDR + 0x0C00) // 0x4001 0C00
#define GPIOC_BASEADDR (APB2PERIPH_BASEADDR + 0x1000) // 0x4001 1000
#define GPIOD_BASEADDR (APB2PERIPH_BASEADDR + 0x1400) // 0x4001 1400
#define GPIOE_BASEADDR (APB2PERIPH_BASEADDR + 0x1800) // 0x4001 1800
#define GPIOF_BASEADDR (APB2PERIPH_BASEADDR + 0x1C00) // 0x4001 1C00
#define GPIOG_BASEADDR (APB2PERIPH_BASEADDR + 0x2000) // 0x4001 2000

// Step 4: Configure the RCC base
#define RCC_BASEADDR (AHBPERIPH_BASEADDR + 0x3000)    //0x4002 1000

// Step 5: Configure the USART SPI I2C CAN base
#define UART2_BASEADDR (APB1PERIPH_BASEADDR + 0x4400) // UART 2
#define UART3_BASEADDR (APB1PERIPH_BASEADDR + 0x4800) // UART 3
#define UART4_BASEADDR (APB1PERIPH_BASEADDR + 0x4C00) // UART 4
#define UART5_BASEADDR (APB1PERIPH_BASEADDR + 0x5000) // UART 5

#define SPI2_BASEADDR (APB1PERIPH_BASEADDR + 0x3C00) // SPI 2
#define SPI3_BASEADDR (APB1PERIPH_BASEADDR + 0x3800) // SPI 3

#define I2C1_BASEADDR (APB1PERIPH_BASEADDR + 0x5800) // I2C 1
#define I2C2_BASEADDR (APB1PERIPH_BASEADDR + 0x5400) // I2C 2

#define bxCAN1_BASEADDR (APB1PERIPH_BASEADDR + 0x6400) // bxCAN 1
#define bxCAN2_BASEADDR (APB1PERIPH_BASEADDR + 0x6800) // bxCAN 2




#endif // STM32F10xxx_H_