-- VERILATE & BUILD --------
verilator -cc --exe --build -j top.v sim_main.cpp
make[1]: Nothing to be done for `default'.
- V e r i l a t i o n   R e p o r t: Verilator 5.024 2024-04-05 rev UNKNOWN.REV
- Verilator: Built from 0.000 MB sources in 0 modules, into 0.000 MB in 0 C++ files needing 0.000 MB
- Verilator: Walltime 0.018 s (elab=0.000, cvt=0.000, bld=0.017); cpu 0.000 s on 0 threads
-- RUN ---------------------
obj_dir/Vtop
cycle 0 start -------
pc = 0
instr = 1400
ADDI.L r4, r0, 7
rf[0] = 0000	rf[8] = 0000
rf[1] = 0000	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0000	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 1100 dead 1200 beef 1300 f00d 70ff 0000 0000 0000
m[10] = 0000 1100 600d 1200 600d 1300 600d 1400 600d 70f0
m[00] = 1400 0007 7340 1e00 000b 7fe0 70ff 0000 7030 70ff
cycle 1 start -------
pc = 2
instr = 7340
JALR r3, r4
rf[0] = 0000	rf[8] = 0000
rf[1] = 0000	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0000	rf[11] = 0000
rf[4] = 0007	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 1100 dead 1200 beef 1300 f00d 70ff 0000 0000 0000
m[10] = 0000 1100 600d 1200 600d 1300 600d 1400 600d 70f0
m[00] = 1400 0007 7340 1e00 000b 7fe0 70ff 0000 7030 70ff
cycle 2 start -------
pc = 7
instr = 0000
ADD  r0, r0, r0
rf[0] = 0000	rf[8] = 0000
rf[1] = 0000	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0003	rf[11] = 0000
rf[4] = 0007	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 1100 dead 1200 beef 1300 f00d 70ff 0000 0000 0000
m[10] = 0000 1100 600d 1200 600d 1300 600d 1400 600d 70f0
m[00] = 1400 0007 7340 1e00 000b 7fe0 70ff 0000 7030 70ff
cycle 3 start -------
pc = 8
instr = 7030
JALR r0, r3
rf[0] = 0000	rf[8] = 0000
rf[1] = 0000	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0003	rf[11] = 0000
rf[4] = 0007	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 1100 dead 1200 beef 1300 f00d 70ff 0000 0000 0000
m[10] = 0000 1100 600d 1200 600d 1300 600d 1400 600d 70f0
m[00] = 1400 0007 7340 1e00 000b 7fe0 70ff 0000 7030 70ff
cycle 4 start -------
pc = 3
instr = 1e00
ADDI.L r14, r0, 11
rf[0] = 0000	rf[8] = 0000
rf[1] = 0000	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0003	rf[11] = 0000
rf[4] = 0007	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 1100 dead 1200 beef 1300 f00d 70ff 0000 0000 0000
m[10] = 0000 1100 600d 1200 600d 1300 600d 1400 600d 70f0
m[00] = 1400 0007 7340 1e00 000b 7fe0 70ff 0000 7030 70ff
cycle 5 start -------
pc = 5
instr = 7fe0
JALR r15, r14
rf[0] = 0000	rf[8] = 0000
rf[1] = 0000	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0003	rf[11] = 0000
rf[4] = 0007	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 000b
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 1100 dead 1200 beef 1300 f00d 70ff 0000 0000 0000
m[10] = 0000 1100 600d 1200 600d 1300 600d 1400 600d 70f0
m[00] = 1400 0007 7340 1e00 000b 7fe0 70ff 0000 7030 70ff
cycle 6 start -------
pc = 11
instr = 1100
ADDI.L r1, r0, 24589
rf[0] = 0000	rf[8] = 0000
rf[1] = 0000	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0003	rf[11] = 0000
rf[4] = 0007	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 000b
rf[7] = 0000	rf[15] = 0006
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 1100 dead 1200 beef 1300 f00d 70ff 0000 0000 0000
m[10] = 0000 1100 600d 1200 600d 1300 600d 1400 600d 70f0
m[00] = 1400 0007 7340 1e00 000b 7fe0 70ff 0000 7030 70ff
cycle 7 start -------
pc = 13
instr = 1200
ADDI.L r2, r0, 24589
rf[0] = 0000	rf[8] = 0000
rf[1] = 600d	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0003	rf[11] = 0000
rf[4] = 0007	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 000b
rf[7] = 0000	rf[15] = 0006
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 1100 dead 1200 beef 1300 f00d 70ff 0000 0000 0000
m[10] = 0000 1100 600d 1200 600d 1300 600d 1400 600d 70f0
m[00] = 1400 0007 7340 1e00 000b 7fe0 70ff 0000 7030 70ff
cycle 8 start -------
pc = 15
instr = 1300
ADDI.L r3, r0, 24589
rf[0] = 0000	rf[8] = 0000
rf[1] = 600d	rf[9] = 0000
rf[2] = 600d	rf[10] = 0000
rf[3] = 0003	rf[11] = 0000
rf[4] = 0007	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 000b
rf[7] = 0000	rf[15] = 0006
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 1100 dead 1200 beef 1300 f00d 70ff 0000 0000 0000
m[10] = 0000 1100 600d 1200 600d 1300 600d 1400 600d 70f0
m[00] = 1400 0007 7340 1e00 000b 7fe0 70ff 0000 7030 70ff
cycle 9 start -------
pc = 17
instr = 1400
ADDI.L r4, r0, 24589
rf[0] = 0000	rf[8] = 0000
rf[1] = 600d	rf[9] = 0000
rf[2] = 600d	rf[10] = 0000
rf[3] = 600d	rf[11] = 0000
rf[4] = 0007	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 000b
rf[7] = 0000	rf[15] = 0006
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 1100 dead 1200 beef 1300 f00d 70ff 0000 0000 0000
m[10] = 0000 1100 600d 1200 600d 1300 600d 1400 600d 70f0
m[00] = 1400 0007 7340 1e00 000b 7fe0 70ff 0000 7030 70ff
cycle 10 start -------
pc = 19
instr = 70f0
JALR r0, r15
rf[0] = 0000	rf[8] = 0000
rf[1] = 600d	rf[9] = 0000
rf[2] = 600d	rf[10] = 0000
rf[3] = 600d	rf[11] = 0000
rf[4] = 600d	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 000b
rf[7] = 0000	rf[15] = 0006
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 1100 dead 1200 beef 1300 f00d 70ff 0000 0000 0000
m[10] = 0000 1100 600d 1200 600d 1300 600d 1400 600d 70f0
m[00] = 1400 0007 7340 1e00 000b 7fe0 70ff 0000 7030 70ff
cycle 11 start -------
pc = 6
instr = 70ff
HALT
rf[0] = 0000	rf[8] = 0000
rf[1] = 600d	rf[9] = 0000
rf[2] = 600d	rf[10] = 0000
rf[3] = 600d	rf[11] = 0000
rf[4] = 600d	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 000b
rf[7] = 0000	rf[15] = 0006
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 1100 dead 1200 beef 1300 f00d 70ff 0000 0000 0000
m[10] = 0000 1100 600d 1200 600d 1300 600d 1400 600d 70f0
m[00] = 1400 0007 7340 1e00 000b 7fe0 70ff 0000 7030 70ff
HALT encountered ... exiting
- risc16.v:86: Verilog $finish
-- DONE --------------------
