計劃名稱：電流切換電路之研究 
 
中文摘要 – 本文所探討的主題是運用等效負
阻抗的方式來消除電流切換電路在電流切換時
所產生的誤差，並增加輸出阻抗。本文除了等
效負阻抗的分析，並將想法實現在 TSMC 0.35-
µm CMOS 的積體電路製程上。在模擬時，輸
入一頻率為 4 MHz，0.6 Vp-p 的正弦波，在電路
電壓 1.2 V，取樣頻率為 40 MHz 的工作情況
下，輸出端的 SNDR 及 SFDR 分別為 44.6 dB 
以及 58.5 dB。 
 
Abstract —A switching current sample-and-
hold circuit utilizing negative resistance 
compensation to enhance the output impedance 
of the current cell is presented. This paper 
demonstrates the principle of negative-
resistance applications in switching current cells. 
The proposed switching current sample-and-
hold circuit achieves 44.6 dB SNDR and 58.5 dB 
SFDR with a 4 MHz input of 40 MS/s sampling 
frequency at the 1.2 V supply voltage of CMOS 
0.35-µm technology. 
 
I. 簡介 
 
在先進的積體電路製程下，低電源電壓限制了
傳統類比電路的發展。在低電壓的環境下，高增
益運算放大器的設計變得困難許多。不僅如此，
電壓的擺動範圍也因此而縮小，所以在此以電流
取代電壓成為訊號傳遞的方式設計電路，讓電壓
在每個節點的擺動範圍較小，因此較為適合在低
電壓的環境下操作。 
 
基本的電流切換電路如參考文獻 [1] 中所詳
述，其架構非常簡單。與傳統電路的不同之處在
於作訊號放大時，不需要透過高增益的放大器以
及線性度良好的電容。除此之外，電路以開迴路
的設計方式比起迴授電路更具有高速操作的潛
力。在參考文獻的 [2] 和 [3] 中，也是使用開迴路
的方式設計出管線式架構的 ADC。 
 
應用負阻抗增加等效阻抗的設計技術已經成功
的應用在如參考文獻 [6] 中的電壓模式 OTA。低
電壓類比電路與傳統類比電路在設計上不同的地
方是在於雖然電源電壓降低了，但若使用相同的
製程，MOS 的導通電壓並沒有降低，造成設計上
的困難。為了要解決這樣的問題，我們利用降低 
PMOS 的 body 端電壓 藉以減少 PMOS 的導通電
壓。除此之外，我們也參考了文獻 [8] 中所提出
的方式增加電路所需要的時脈電壓。本文的重點
在於如何以負阻抗的方式增加電流切換電路的線
性度，並實現於取樣且保持電路 (THA) 來驗證等
效負阻抗的可行性。在 0.35-µm CMOS 製程及 
1.2 供給電源的環境下可達到 40MS/s 的取樣率。 
 
II. 基本的電流切換電路 
 
基本的電流切換電路如圖 1(a)  所示，其中包含 
Ib1 及 Ib2兩個電流源，一個 gate 及 drain 端短路的 
NMOS，M1，一個取樣開關及取樣電容 C1，再加
上一個轉導電晶體 M2。當時脈 ø1 為高電位時，
輸入電流 Iin 轉換成  M1 的 gate 端電壓，C1 取樣
到此時 M1 的 gate 端電壓。若 Ib1 與 Ib2 的電流相
等，M1 與 M2 也完全相等，則在 M2 的 drain 端會
產生一個與 Iin 大小相等但方向相反的電流 Iout。
當 ø1 為低電位時，C1 則維持住 ø1 轉態前的電
壓。而 ø1轉態後，M2 的 drain 端電流也保持在 ø1 
轉態前的電流。電流切換的原理就如同電流鏡 一
般，如圖 1(b) 所示。假使輸出端的負載是 Rout，
我們可畫出如圖 1(c) 的小訊號模型，並且推導出 
Iout 與 Iin 間的關聯 ，如式 (1) 所列 : 
 
 (1) 
 
由上式所列，我們可以推論出，假使 ro1、ro2 為 
∞，並且 gm1 等於 gm2，則 Iout 等於 Iin。由此可說
明，要提升電流切換電路的效能，其中之一的方
法就是增加 M1 及 M2 的輸出阻抗 ro1、ro2。 
V DD
M 1
I b
-I in /2
M 3
M 2
I b
M 4
I in /2
V DD
M 5
I b
M 7
M 6
I b
M 8
V REFRout Rout
I out /2 -I out /2
V DD
M 1
I b
-I in /2
M 3
M 2
I b
M 4
I in /2
V DD
M 5
I b
M 7
M 6
I b
M 8
V REFRout Rout
I out /2 -I out /2
V REF
V REF
(a)
(b)
 
圖 3. (a) 負阻抗實現於差動對電流複製電路，(b) 
對照於未使用負阻抗補償的電流複製電路。 
 
B. 負阻抗的驗證 
為了驗證電路具有負阻抗的效果，我們將負
阻抗的補償技術應用於一個雙端操作的電流複
製電路上，如圖 3(a)。圖中的運算放大器作為
轉阻放大器 (TIA) ，其功用是感測電流輸出端
的電壓變化使之轉為電流，再流經 Rout 轉成電
壓。另外，圖 3(b) 所示為一般的電流複製電
路。輸入的差動電流 Iin 分別進入 X 及 Y 兩節
點，所以輸入阻抗 Rin 能從 VXY/Iin 所求得。先
前提到 Rin 可由 (RX║gm1-1) 求得。由此可知一個
較大的 RX 對增加 Rin也是有所幫助。圖 3 所示
的模擬結果在圖 4 中呈現。如圖 4(a)，其橫軸
為輸入電流，縱軸為輸入電流所對應到的輸入
阻抗。可發現一般的電流切換電路與加入負阻
抗補償後比較，輸入阻抗從原先的 450Ω 提升
至 516Ω。圖 4(b) 是輸入電流對應到輸出電流的
轉換曲線。由於在圖 4(b) 中兩條曲線幾乎是重
疊在一起，因此在圖 4(c) 中所表達的是圖 4(b) 
中兩條曲線的斜率。在加入負阻抗補償後，電
流轉換的誤差從 1.5% 降到 0.05% 。 
 
 
(a) 
 
 
(b) 
節點 X、Y 的電壓擺動範圍僅 8mV。圖 7(a) 的
頻譜圖是對電路輸入一個  4MHz 的正弦波之
後，再以 40MHz 的取樣頻率對輸入作取樣而得
到的結果。可得到 SNDR 及 SFDR 值分別為 
44.6 dB 及 58.5 dB 的表現，將輸入訊號改成 
15MHz 的正弦波之後，SNDR 及 SFDR 為 35 
dB 及 53.6 dB。接下來的圖 8 是在 40MHz 的取
樣率下，輸入不同頻率的正弦波而對應到的 
SNDR 及 SFDR。本文呈現的電路其各項詳細的
數據整理如表  (II) 所列。在電路功率消耗方
面，不包含轉導放大器電路(TIA) 的情況下是 
10 mW。 
 
 
(a) 
 
(b) 
 
(c) 
 
圖 6. 圖 5 暫態模擬 (a) Vin，(b) VXY，(c) Vout。 
 
VI. 總結 
 
電流模式操作的電路所需要的電壓擺動範圍
較小，這樣的特性使得它適合應用於低電壓設
計。本文呈現的是以負阻抗的補償方式來改善
電流切換電路。輸入一個 4MHz 的正弦波，在 
40MHz 的取樣率下，可達到 44.6 dB 的 SNDR 
及 58.5 dB 的 SFDR。本文在電路中另外應用到
降低 PMOS 的 body 端電壓，以及時脈升壓電
路的技術來幫助電路能在 1.2V 的電壓下操作。
本文所提出的電流切換電路在先進製程的晶片
製作上將有利於低電壓環境的操作及降低功率
損耗。 
 
 
(a) 
 
 
(b) 
 
圖 7. 由圖 5 經過時域模擬之後轉換成的頻譜圖 
(a) Fin = 4MHz，(b) Fin = 15MHz。 
國科會出席國際學術會議心得報告 
姓    名 沈鼎嵐 職稱 助理教授 服務單位 輔仁大學電子系 
中  文 2009 電機電子工程師學會國際性合併的 NEWCAS-TAISA 會議 
會議名稱 英  文 2009 IEEE International Joint Conference NEWCAS-TAISA 
會議日期 98 年 6 月 28 日～ 98 年 7 月 1 日 會議地點 法國土魯斯 
 
2009 IEEE NEWCAS-TAISA學術會議於6月28日至7月1日在法國土魯斯舉行。此會議於
2008年合併了兩個會議TAISA(Analog Information and Signal Processing，and its Applications)
及NEWCAS(NorthEast Workshop on Circuits and Systems)，並且邀請了Microsystems Strategic 
Alliance of Quebec(ReSMiQ)加入，是由IEEE Circuits and Systems Society所贊助的國際型會
議，今年是合併後第二次舉辦。研討的議題主要是在超大型積體電路有關的電路與系統方面
之設計。總共有12個plenary session，2個大型的poster session，3個special session以及4個invited 
talk。投稿的論文數較往年成長，所發表的文章涵蓋了射頻電路、通訊與生醫系統的應用、類
比與數位訊號處理與電路設計、鎖相迴路、測試與驗證及電腦與系統架構等部份。 
 
在大會安排的Keynote speaker：Philippe PERDUE以「Very deep submicron VLSI embedded 
systems: reliability challenges and performance」為題，指出在現階段VLSI設計日益重要的課
題：電路效能與可靠性。在現階段超大型積體電路上，數十億顆電晶體的操作頻率動輒數
gigahertz，因此它們能夠有很不可思議的效能與相當低的功率消耗。然而在電晶體的尺寸繼
續縮小的情況下，如何在短時間內製造一個可以達到長時間可靠運作的電路是個相當具有挑
戰性的課題。因此在電路在設計階段除了以往的功能性正確與否的驗證以外，尚需加入長時
間可靠性因素的模擬，以確保所設計的電路有足夠長的生命週期。演講中並且介紹了一些在
線性關係中以提高溫度或電壓的方式來得到相當於長時間使用的模擬觀念與方式。這個演講
讓我們瞭解可靠性的重要與一些驗證方式。 
 
在此次會議中，本人被安排於「RF, Digital, Analog and Mixed-signal Circuit Design」的
Session中，以「A Negative Resistance Compensated Switching Current Sampled-and-Hold Circuit」
為題，發表研究成果，並與現場與會人士互相交換意見。會議中亦觀摩了許多相同領域的研
究者的研究成果，獲益良多。 
 
    NEWCAS-TAISA 雖然在合併後今年僅為第二次舉辦，但隨著其規模的擴大且舉辦了電
路與系統方面許多相當重要的會議，並且所發表的論文皆收錄在 IEEE 的網路資料庫中。其
影響力與重要性與日俱增。會中除了有各國研究人員報告最新的研究成果外，也吸引許多人
工業界與實驗室研究人員參與會議。藉著這次參加國際會議的機會發表研究成果，不僅可以
將自己研究的技術介紹給國際上的相關研究人員認識，也可以觀察他國的研究進度而不至於
閉門造車；對於學術交流、增進國際視野和增廣見聞頗有助益。 
 
 
 
(a)
(b)
(c)
Fig. 2. (a) Negative resistor implementation, (b) small signal model, and (c)
fully differential implementation.
through the resistor are proportional to the negative voltage
across the resistor. To obtain the above property, the negative
resistor, −Rp, in the switching current cell is accomplished
by a PMOS, Mp, with a negative terminal voltage at the
gate as shown in Fig. 2(a). Further considering the output
resistance of bias current source and Mp, the corresponding
small signal model is depicted in Fig. 2(b). The voltage-
controlled current source (VCCS), −gmpVx, is regarded as
a resistor with negative value of −1
gmp
. The equivalent output
resistance, Rx, is obtained as:
Rx = ro1‖rb‖rop‖
−1
gmp
=
1
1
ro1
+ 1
rb
+ 1
rop
− gmp
(2)
Accordingly, the −gmp decreases the denominator of Rx, and
then results in larger Rx. The negative gate voltage of Mp,
−Vx, is acquired from the counter part of Vx in the fully
differential circuit as shown in Fig. 2(c).
B. Negative Resistance Verification
To verify the effect of the negative resistance, the differential
current copier with negative resistance compensation is shown
in Fig. 3(a). The operational amplifiers at the output ter-
minals perform the transimpedance amplifiers. Consequently,
the output current is observed through the resistors, Rout.
The counter part of the differential current copier without
negative resistance compensation is depicted in Fig. 3(b). The
differential current, Iin, is injected into the nodes, X and
Y , then the input resistance, Rin, is derived from the ratio
of Iin/VXY . Since Rin is equal to
(
Rx‖
1
gm1
)
, a larger Rx
leads a higher input resistance. Simulation results of Fig. 3
are shown in Fig. 4. In Fig. 4(a), the input resistance of the
(a)
(b)
Fig. 3. (a) Differential current copier with negative resistance, and (b) the
counter part without negative resistance.
current copier without the negative resistance compensation is
about 450 Ω. While with the negative resistance compensation,
the input resistance of the current copier is raised to about
516 Ω. The input-output transfer curves are shown in Fig. 4(b).
Although these two curves almost overlap each other, their
slopes in Fig. 4(c) indicates that the gain error is improved
with negative resistance compensation from 1.5 % to 0.05 %.
IV. SWITCHING CURRENT SAMPLE-AND-HOLD WITH
NEGATIVE RESISTANCE
The proposed switching current sample-and-hold circuit
with negative resistance compensation is depicted in the dash
line of Fig. 5. This circuit is designed at the supply voltage of
1.2 V with 0.35-µm CMOS technology, and the corresponding
Authorized licensed use limited to: FU JEN CATHOLIC UNIVERSITY. Downloaded on November 16, 2009 at 05:12 from IEEE Xplore.  Restrictions apply. 
0.5 0.6 0.7 0.8 0.9 1
−0.2
0
0.2
Time(us)
Vi
n(
V)
(a)
0.5 0.6 0.7 0.8 0.9 1
−10
−5
0
5
10
Time(us)
Vx
y(m
V)
(b)
0.5 0.6 0.7 0.8 0.9 1
−0.2
−0.1
0
0.1
0.2
Time(us)
Vo
ut
(V
)
(c)
Fig. 6. Time-domain simulation results of Fig. 5 at (a) Vin, (b) VXY , and
(c) Vout.
0 5 10 15 20
−100
−90
−80
−70
−60
−50
−40
−30
−20
−10
0
Frequency(dB)
M
ag
ni
tu
de
(d
B)
Fs = 40 MHz
Fin = 15 MHz
SNDR = 33.8 dB
SFDR = 49.7 dB 
(a)
0 5 10 15 20
−100
−90
−80
−70
−60
−50
−40
−30
−20
−10
0
Frequency(MHz)
M
ag
ni
tu
de
(d
B)
Fs = 40 MHz
Fin = 15 MHz
SNDR = 35 dB
SFDR = 53.6 dB
(b)
Fig. 7. Simulated output sepctrum of Fig. 5 at Fin =15 MHz (a) without
and (b) with negative resistance compensation.
V. SIMULATION RESULTS
Fig. 6 is the time domain simulation result of the proposed
switching current sample-and-hold circuit. The magnitude of
the input voltage in Fig. 6(a) is set as 600 mVp−p correspond-
ing to the input current in Fig. 3. The voltage swing at nodes
X , Y of Fig. 5 is only 8 mV which is applicable at low-voltage
designs. With a 15 MHz sinusoidal input signal at 40 MS/s
sampling rate, the output spectrum is demonstrated in Fig. 7.
Without the negative resistance compensation, the simulated
4 6 8 10 12 14 16 18 20
30
40
50
60
Fin (MHz), Fs = 40 MHz
dB
SNDR
SFDR
Fig. 8. SNDR and SFDR versus input frequency at Fs=40 MHz.
SNDR and SFDR are 33.8 dB and 49.7 dB. Nevertheless,
the simulated SNDR and SFDR are improved to 35 dB
and 53.6 dB with the negative resistance compensation. The
dynamic operation of the SNDR and SFDR with various input
frequencies at 40 MS/s are plotted in Fig. 8. The performance
summary of the proposed switching current sampled-and-hold
circuit is expressed in table II. The power dissipation excluding
the transimpedance amplifiers is 10 mW at the 1.2 V supply
voltage.
VI. CONCLUSION
The current mode operation requires only a small volt-
age swing. This characteristic is advisably applied in the
low-voltage circuit design. This paper presented a improved
switching current sample-and-hold circuit with negative resis-
tance compensation. With a 4 MHz sinusoidal signal input, the
simulated SNDR and SFDR are 44.6 dB and 58.5 dB at the
sampling rate of 40 MS/s. Accompanying with the decreased
body potential of PMOS and clock-bootstrapped techniques,
this switching circuit is satisfactorily working at the 1.2 V
supply voltage. This approach benefits the switching current
circuit design in low-voltage and low-power applications for
modern chip-fabrication technologies.
ACKNOWLEDGMENT
The authors would like to thank the support of National
Science Council under the grant NSC 97-2218-E-030-001-.
REFERENCES
[1] Y. Sugimoto, “A 1.5-V current-mode CMOS sample-and-hold ic with
57-dB S/N at 20 MS/s and 54-dB S/N at 30 MS/s,” IEEE J. Solid-State
Circuits, vol. 36, pp. 696–700, Apr. 2001.
[2] B. Murmann and B. E. Boser, “A 12-bit 75-MS/s pipelined ADC using
open-loop residue amplification,” IEEE J. Solid-State Circuits, vol. 38,
pp. 2040–2050, Dec. 2003.
[3] D.-L. Shen and T.-C. Lee, “A 6-b 800-MS/s pipelined A/D converter with
open-loop amplifiers,” IEEE J. Solid-State Circuits, vol. 42, pp. 258–268,
Feb. 2007.
[4] K. Poulton et al., “A 4GSample/s 8b ADC in 0.35µm CMOS,” in IEEE
Int. Solid-State Circuits Conf.(ISSCC) Dig. Tech. Papers, 2002, pp. 126–
127.
[5] ——, “A 20 GS/s 8 b ADC with a 1 MB memory in 0.18 µm CMOS,”
in IEEE Int. Solid-State Circuits Conf.(ISSCC) Dig. Tech. Papers, 2003,
pp. 318–319.
[6] S. Chatterjee, Y. Tsividis, and P. Kinget, “0.5-V analog circuit techniques
and their application in OTA and filter design,” IEEE J. Solid-State
Circuits, vol. 40, pp. 2373–2387, Dec. 2005.
[7] B. Razavi, Design of Analog CMOS Integrated Circuits. McGRAW-
HILL, 2001.
[8] A. M. Abo and P. R. Gray, “A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline
analog-to-digital converter,” IEEE J. Solid-State Circuits, vol. 34, pp. 599–
606, May 1999.
Authorized licensed use limited to: FU JEN CATHOLIC UNIVERSITY. Downloaded on November 16, 2009 at 05:12 from IEEE Xplore.  Restrictions apply. 
