Fitter report for alu
Mon Oct 16 16:26:59 2017
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. I/O Assignment Warnings
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Routing Usage Summary
 20. I/O Rules Summary
 21. I/O Rules Details
 22. I/O Rules Matrix
 23. Fitter Device Options
 24. Operating Settings and Conditions
 25. Fitter Messages
 26. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Mon Oct 16 16:26:59 2017           ;
; Quartus Prime Version           ; 17.0.2 Build 602 07/19/2017 SJ Standard Edition ;
; Revision Name                   ; alu                                             ;
; Top-level Entity Name           ; alu                                             ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CGXFC7C7F23C8                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 166 / 56,480 ( < 1 % )                          ;
; Total registers                 ; 0                                               ;
; Total pins                      ; 199 / 268 ( 74 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                           ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                                 ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                                   ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                                   ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                                   ;
; Total PLLs                      ; 0 / 13 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.9%      ;
;     Processor 3            ;   0.9%      ;
;     Processor 4            ;   0.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 641 ) ; 0.00 % ( 0 / 641 )         ; 0.00 % ( 0 / 641 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 641 ) ; 0.00 % ( 0 / 641 )         ; 0.00 % ( 0 / 641 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 641 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/yongqw2/Desktop/Lab2/output_files/alu.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 166 / 56,480       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 166                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 167 / 56,480       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 0                  ;       ;
;         [b] ALMs used for LUT logic                         ; 167                ;       ;
;         [c] ALMs used for registers                         ; 0                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1 / 56,480         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56,480         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 20 / 5,648         ; < 1 % ;
;     -- Logic LABs                                           ; 20                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 243                ;       ;
;     -- 7 input functions                                    ; 0                  ;       ;
;     -- 6 input functions                                    ; 89                 ;       ;
;     -- 5 input functions                                    ; 25                 ;       ;
;     -- 4 input functions                                    ; 14                 ;       ;
;     -- <=3 input functions                                  ; 115                ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                  ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 0                  ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 0 / 112,960        ; 0 %   ;
;         -- Secondary logic registers                        ; 0 / 112,960        ; 0 %   ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 0                  ;       ;
;         -- Routing optimization registers                   ; 0                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 199 / 268          ; 74 %  ;
;     -- Clock pins                                           ; 8 / 11             ; 73 %  ;
;     -- Dedicated input pins                                 ; 0 / 23             ; 0 %   ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 0 / 686            ; 0 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 0 / 7,024,640      ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640      ; 0 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 156            ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 7              ; 0 %   ;
; Global signals                                              ; 0                  ;       ;
;     -- Global clocks                                        ; 0 / 16             ; 0 %   ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 1              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.3% / 0.1% / 0.8% ;       ;
; Peak interconnect usage (total/H/V)                         ; 1.9% / 1.7% / 2.9% ;       ;
; Maximum fan-out                                             ; 138                ;       ;
; Highest non-global fan-out                                  ; 138                ;       ;
; Total fan-out                                               ; 1250               ;       ;
; Average fan-out                                             ; 1.95               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 166 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 166                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 167 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 0                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 167                   ; 0                              ;
;         [c] ALMs used for registers                         ; 0                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56480 ( 0 % )     ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 20 / 5648 ( < 1 % )   ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 20                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 243                   ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                              ;
;     -- 6 input functions                                    ; 89                    ; 0                              ;
;     -- 5 input functions                                    ; 25                    ; 0                              ;
;     -- 4 input functions                                    ; 14                    ; 0                              ;
;     -- <=3 input functions                                  ; 115                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 0                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 0 / 112960 ( 0 % )    ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 0 / 112960 ( 0 % )    ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 0                     ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 199                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 1250                  ; 0                              ;
;     -- Registered Connections                               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 131                   ; 0                              ;
;     -- Output Ports                                         ; 68                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; A[0]     ; Y15   ; 4A       ; 54           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[10]    ; Y19   ; 4A       ; 66           ; 0            ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[11]    ; R14   ; 4A       ; 68           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[12]    ; Y22   ; 4A       ; 66           ; 0            ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[13]    ; E15   ; 7A       ; 66           ; 81           ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[14]    ; L18   ; 5B       ; 89           ; 38           ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[15]    ; J19   ; 7A       ; 68           ; 81           ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[16]    ; M16   ; 5B       ; 89           ; 35           ; 60           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[17]    ; R17   ; 5A       ; 89           ; 8            ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[18]    ; C18   ; 7A       ; 78           ; 81           ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[19]    ; N19   ; 5B       ; 89           ; 36           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[1]     ; AA14  ; 4A       ; 52           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[20]    ; H20   ; 7A       ; 80           ; 81           ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[21]    ; K20   ; 7A       ; 72           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[22]    ; K17   ; 5B       ; 89           ; 37           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[23]    ; E22   ; 7A       ; 80           ; 81           ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[24]    ; J22   ; 7A       ; 84           ; 81           ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[25]    ; G16   ; 7A       ; 70           ; 81           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[26]    ; A22   ; 7A       ; 78           ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[27]    ; P18   ; 5A       ; 89           ; 9            ; 54           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[28]    ; L17   ; 5B       ; 89           ; 37           ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[29]    ; M20   ; 5B       ; 89           ; 37           ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[2]     ; AA13  ; 4A       ; 52           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[30]    ; A14   ; 7A       ; 66           ; 81           ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[31]    ; R22   ; 5A       ; 89           ; 6            ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[32]    ; Y21   ; 4A       ; 68           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[33]    ; M22   ; 5B       ; 89           ; 36           ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[34]    ; T19   ; 5A       ; 89           ; 4            ; 77           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[35]    ; K21   ; 5B       ; 89           ; 38           ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[36]    ; T22   ; 5A       ; 89           ; 6            ; 37           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[37]    ; T18   ; 5A       ; 89           ; 4            ; 43           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[38]    ; R15   ; 5A       ; 89           ; 6            ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[39]    ; V18   ; 4A       ; 70           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[3]     ; AA12  ; 3B       ; 40           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[40]    ; H14   ; 7A       ; 60           ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[41]    ; G13   ; 7A       ; 56           ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[42]    ; AA18  ; 4A       ; 60           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[43]    ; R6    ; 3A       ; 2            ; 0            ; 57           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[44]    ; D13   ; 7A       ; 54           ; 81           ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[45]    ; H10   ; 7A       ; 58           ; 81           ; 91           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[46]    ; E14   ; 7A       ; 58           ; 81           ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[47]    ; T8    ; 3A       ; 6            ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[48]    ; V6    ; 3A       ; 6            ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[49]    ; D6    ; 8A       ; 30           ; 81           ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[4]     ; R5    ; 3A       ; 2            ; 0            ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[50]    ; T10   ; 3B       ; 34           ; 0            ; 57           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[51]    ; A9    ; 8A       ; 36           ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[52]    ; M8    ; 3B       ; 32           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[53]    ; R12   ; 3B       ; 36           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[54]    ; AB8   ; 3B       ; 30           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[55]    ; B5    ; 8A       ; 34           ; 81           ; 91           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[56]    ; F10   ; 8A       ; 40           ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[57]    ; AA7   ; 3B       ; 28           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[58]    ; AB11  ; 3B       ; 38           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[59]    ; P12   ; 3B       ; 36           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[5]     ; AA17  ; 4A       ; 60           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[60]    ; T9    ; 3B       ; 30           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[61]    ; N6    ; 3A       ; 4            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[62]    ; U6    ; 3A       ; 6            ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[63]    ; N8    ; 3B       ; 28           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[6]     ; V14   ; 4A       ; 56           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[7]     ; AB15  ; 4A       ; 54           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[8]     ; Y16   ; 4A       ; 58           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; A[9]     ; W19   ; 4A       ; 62           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[0]     ; T13   ; 4A       ; 52           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[10]    ; W22   ; 4A       ; 66           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[11]    ; W16   ; 4A       ; 64           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[12]    ; AA22  ; 4A       ; 64           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[13]    ; J17   ; 7A       ; 64           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[14]    ; H18   ; 7A       ; 68           ; 81           ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[15]    ; M18   ; 5B       ; 89           ; 36           ; 20           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[16]    ; F19   ; 7A       ; 76           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[17]    ; B21   ; 7A       ; 82           ; 81           ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[18]    ; N20   ; 5B       ; 89           ; 35           ; 77           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[19]    ; N21   ; 5B       ; 89           ; 35           ; 94           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[1]     ; V13   ; 4A       ; 50           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[20]    ; K22   ; 5B       ; 89           ; 38           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[21]    ; D17   ; 7A       ; 70           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[22]    ; P17   ; 5A       ; 89           ; 9            ; 20           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[23]    ; R16   ; 5A       ; 89           ; 8            ; 3            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[24]    ; E16   ; 7A       ; 70           ; 81           ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[25]    ; C19   ; 7A       ; 78           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[26]    ; H16   ; 7A       ; 64           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[27]    ; B22   ; 7A       ; 78           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[28]    ; G17   ; 7A       ; 70           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[29]    ; K19   ; 7A       ; 72           ; 81           ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[2]     ; Y14   ; 4A       ; 54           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[30]    ; V21   ; 4A       ; 70           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[31]    ; T17   ; 5A       ; 89           ; 4            ; 60           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[32]    ; U16   ; 4A       ; 72           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[33]    ; P14   ; 4A       ; 68           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[34]    ; P16   ; 5A       ; 89           ; 9            ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[35]    ; B13   ; 7A       ; 60           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[36]    ; B20   ; 7A       ; 86           ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[37]    ; C20   ; 7A       ; 86           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[38]    ; M21   ; 5B       ; 89           ; 37           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[39]    ; T20   ; 5A       ; 89           ; 4            ; 94           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[3]     ; C11   ; 7A       ; 50           ; 81           ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[40]    ; T14   ; 4A       ; 60           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[41]    ; AB18  ; 4A       ; 56           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[42]    ; F14   ; 7A       ; 62           ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[43]    ; H13   ; 7A       ; 56           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[44]    ; K16   ; 7A       ; 64           ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[45]    ; F12   ; 7A       ; 56           ; 81           ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[46]    ; G11   ; 7A       ; 56           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[47]    ; V10   ; 3B       ; 26           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[48]    ; AA10  ; 3B       ; 32           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[49]    ; R9    ; 3B       ; 34           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[4]     ; U13   ; 4A       ; 50           ; 0            ; 40           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[50]    ; P6    ; 3A       ; 4            ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[51]    ; T7    ; 3A       ; 6            ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[52]    ; J9    ; 8A       ; 36           ; 81           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[53]    ; U11   ; 3B       ; 36           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[54]    ; M6    ; 3A       ; 8            ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[55]    ; R10   ; 3B       ; 38           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[56]    ; AB10  ; 3B       ; 38           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[57]    ; A10   ; 8A       ; 36           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[58]    ; M9    ; 3B       ; 32           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[59]    ; U8    ; 3A       ; 2            ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[5]     ; AB20  ; 4A       ; 58           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[60]    ; AB6   ; 3B       ; 26           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[61]    ; AB7   ; 3B       ; 28           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[62]    ; AA8   ; 3B       ; 30           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[63]    ; U10   ; 3B       ; 30           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[6]     ; U15   ; 4A       ; 60           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[7]     ; AB21  ; 4A       ; 58           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[8]     ; AA20  ; 4A       ; 62           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; B[9]     ; AB22  ; 4A       ; 64           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; cntrl[0] ; W21   ; 4A       ; 68           ; 0            ; 34           ; 138                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; cntrl[1] ; P9    ; 3B       ; 40           ; 0            ; 17           ; 65                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; cntrl[2] ; N9    ; 3B       ; 40           ; 0            ; 0            ; 65                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; carry_out  ; V9    ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; negative   ; B10   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; overflow   ; AB5   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[0]  ; AB12  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[10] ; V16   ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[11] ; F15   ; 7A       ; 66           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[12] ; Y20   ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[13] ; U22   ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[14] ; G15   ; 7A       ; 62           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[15] ; J18   ; 7A       ; 68           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[16] ; C16   ; 7A       ; 72           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[17] ; A20   ; 7A       ; 74           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[18] ; E20   ; 7A       ; 76           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[19] ; P22   ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[1]  ; AB13  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[20] ; N16   ; 5B       ; 89           ; 35           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[21] ; A17   ; 7A       ; 74           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[22] ; A18   ; 7A       ; 74           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[23] ; R21   ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[24] ; L22   ; 5B       ; 89           ; 36           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[25] ; F18   ; 7A       ; 76           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[26] ; B16   ; 7A       ; 72           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[27] ; G18   ; 7A       ; 68           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[28] ; P19   ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[29] ; U17   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[2]  ; T12   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[30] ; T15   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[31] ; U21   ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[32] ; U20   ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[33] ; A19   ; 7A       ; 74           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[34] ; G22   ; 7A       ; 82           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[35] ; F20   ; 7A       ; 76           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[36] ; D22   ; 7A       ; 80           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[37] ; D19   ; 7A       ; 86           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[38] ; L19   ; 5B       ; 89           ; 38           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[39] ; V19   ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[3]  ; AA15  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[40] ; F13   ; 7A       ; 58           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[41] ; J11   ; 7A       ; 58           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[42] ; A15   ; 7A       ; 66           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[43] ; J13   ; 7A       ; 60           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[44] ; C15   ; 7A       ; 62           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[45] ; B15   ; 7A       ; 62           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[46] ; C13   ; 7A       ; 54           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[47] ; P7    ; 3A       ; 8            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[48] ; W9    ; 3A       ; 4            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[49] ; AA9   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[4]  ; AB17  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[50] ; J7    ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[51] ; R7    ; 3A       ; 8            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[52] ; U7    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[53] ; H9    ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[54] ; R11   ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[55] ; C9    ; 8A       ; 34           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[56] ; J8    ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[57] ; Y10   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[58] ; W8    ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[59] ; Y9    ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[5]  ; V15   ; 4A       ; 56           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[60] ; M7    ; 3A       ; 8            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[61] ; P8    ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[62] ; U12   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[63] ; G8    ; 8A       ; 38           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[6]  ; A13   ; 7A       ; 60           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[7]  ; Y17   ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[8]  ; V20   ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; result[9]  ; AA19  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; zero       ; Y11   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 48 / 48 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 59 / 80 ( 74 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 12 / 32 ( 38 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; A[51]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 462        ; 8A       ; B[57]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; result[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 420        ; 7A       ; A[30]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A15      ; 418        ; 7A       ; result[42]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; result[21]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A18      ; 401        ; 7A       ; result[22]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A19      ; 404        ; 7A       ; result[33]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A20      ; 402        ; 7A       ; result[17]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; A[26]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; A[57]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 108        ; 3B       ; B[62]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 115        ; 3B       ; result[49]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 113        ; 3B       ; B[48]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; A[3]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 139        ; 4A       ; A[2]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; A[1]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; result[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; A[5]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; A[42]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; result[9]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 158        ; 4A       ; B[8]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; B[12]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; overflow                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 100        ; 3B       ; B[60]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 107        ; 3B       ; B[61]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 110        ; 3B       ; A[54]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; B[56]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 126        ; 3B       ; A[58]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 134        ; 4A       ; result[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; result[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; A[7]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; result[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 147        ; 4A       ; B[41]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; B[5]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 150        ; 4A       ; B[7]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; B[9]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; A[55]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; negative                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; B[35]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; result[45]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B16      ; 406        ; 7A       ; result[26]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; B[36]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B21      ; 387        ; 7A       ; B[17]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B22      ; 394        ; 7A       ; B[27]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; result[55]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; B[3]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; result[46]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; result[44]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C16      ; 408        ; 7A       ; result[16]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; A[18]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C19      ; 393        ; 7A       ; B[25]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C20      ; 378        ; 7A       ; B[37]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; A[49]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; A[44]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; B[21]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; result[37]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; result[36]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; A[46]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E15      ; 417        ; 7A       ; A[13]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E16      ; 411        ; 7A       ; B[24]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; result[18]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; A[23]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; A[56]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; B[45]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F13      ; 435        ; 7A       ; result[40]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 428        ; 7A       ; B[42]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F15      ; 419        ; 7A       ; result[11]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; result[25]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F19      ; 397        ; 7A       ; B[16]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F20      ; 400        ; 7A       ; result[35]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; result[63]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; B[46]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; A[41]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; result[14]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 412        ; 7A       ; A[25]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G17      ; 410        ; 7A       ; B[28]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G18      ; 413        ; 7A       ; result[27]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; result[34]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; result[53]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H10      ; 436        ; 7A       ; A[45]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; B[43]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 429        ; 7A       ; A[40]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; B[26]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; B[14]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; A[20]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; result[50]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 459        ; 8A       ; result[56]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J9       ; 461        ; 8A       ; B[52]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; result[41]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; result[43]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; B[13]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J18      ; 416        ; 7A       ; result[15]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J19      ; 414        ; 7A       ; A[15]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; A[24]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; B[44]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K17      ; 284        ; 5B       ; A[22]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; B[29]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K20      ; 405        ; 7A       ; A[21]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K21      ; 289        ; 5B       ; A[35]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 291        ; 5B       ; B[20]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; A[28]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 290        ; 5B       ; A[14]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 288        ; 5B       ; result[38]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; result[24]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; B[54]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 66         ; 3A       ; result[60]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 112        ; 3B       ; A[52]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 114        ; 3B       ; B[58]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; A[16]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; B[15]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; A[29]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 287        ; 5B       ; B[38]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; A[33]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; A[61]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; A[63]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 130        ; 3B       ; cntrl[2]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; result[20]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; A[19]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 277        ; 5B       ; B[18]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 279        ; 5B       ; B[19]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; B[50]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 67         ; 3A       ; result[47]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 104        ; 3B       ; result[61]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 128        ; 3B       ; cntrl[1]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; A[59]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; B[33]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; B[34]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 227        ; 5A       ; B[22]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 226        ; 5A       ; A[27]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P19      ; 224        ; 5A       ; result[28]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; result[19]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; A[4]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R6       ; 52         ; 3A       ; A[43]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 65         ; 3A       ; result[51]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; B[49]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 125        ; 3B       ; B[55]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 127        ; 3B       ; result[54]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 121        ; 3B       ; A[53]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; A[11]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 219        ; 5A       ; A[38]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R16      ; 221        ; 5A       ; B[23]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 223        ; 5A       ; A[17]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; result[23]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 218        ; 5A       ; A[31]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; B[51]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 62         ; 3A       ; A[47]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 109        ; 3B       ; A[60]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 117        ; 3B       ; A[50]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; result[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; B[0]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; B[40]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 217        ; 5A       ; result[30]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; B[31]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T18      ; 213        ; 5A       ; A[37]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T19      ; 212        ; 5A       ; A[34]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T20      ; 214        ; 5A       ; B[39]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; A[36]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; A[62]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 53         ; 3A       ; result[52]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U8       ; 55         ; 3A       ; B[59]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; B[63]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 120        ; 3B       ; B[53]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 122        ; 3B       ; result[62]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 135        ; 4A       ; B[4]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; B[6]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 176        ; 4A       ; B[32]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U17      ; 178        ; 4A       ; result[29]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; result[32]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 177        ; 4A       ; result[31]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U22      ; 172        ; 4A       ; result[13]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; A[48]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; carry_out                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 103        ; 3B       ; B[47]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; B[1]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; A[6]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; result[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 160        ; 4A       ; result[10]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; A[39]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ; 173        ; 4A       ; result[39]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V20      ; 157        ; 4A       ; result[8]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 174        ; 4A       ; B[30]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; result[58]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 59         ; 3A       ; result[48]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; B[11]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; A[9]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; cntrl[0]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W22      ; 166        ; 4A       ; B[10]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; result[59]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 116        ; 3B       ; result[57]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; zero                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; B[2]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; A[0]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 149        ; 4A       ; A[8]                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 151        ; 4A       ; result[7]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; A[10]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 165        ; 4A       ; result[12]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y21      ; 169        ; 4A       ; A[32]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 164        ; 4A       ; A[12]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; result[0]  ; Incomplete set of assignments ;
; result[1]  ; Incomplete set of assignments ;
; result[2]  ; Incomplete set of assignments ;
; result[3]  ; Incomplete set of assignments ;
; result[4]  ; Incomplete set of assignments ;
; result[5]  ; Incomplete set of assignments ;
; result[6]  ; Incomplete set of assignments ;
; result[7]  ; Incomplete set of assignments ;
; result[8]  ; Incomplete set of assignments ;
; result[9]  ; Incomplete set of assignments ;
; result[10] ; Incomplete set of assignments ;
; result[11] ; Incomplete set of assignments ;
; result[12] ; Incomplete set of assignments ;
; result[13] ; Incomplete set of assignments ;
; result[14] ; Incomplete set of assignments ;
; result[15] ; Incomplete set of assignments ;
; result[16] ; Incomplete set of assignments ;
; result[17] ; Incomplete set of assignments ;
; result[18] ; Incomplete set of assignments ;
; result[19] ; Incomplete set of assignments ;
; result[20] ; Incomplete set of assignments ;
; result[21] ; Incomplete set of assignments ;
; result[22] ; Incomplete set of assignments ;
; result[23] ; Incomplete set of assignments ;
; result[24] ; Incomplete set of assignments ;
; result[25] ; Incomplete set of assignments ;
; result[26] ; Incomplete set of assignments ;
; result[27] ; Incomplete set of assignments ;
; result[28] ; Incomplete set of assignments ;
; result[29] ; Incomplete set of assignments ;
; result[30] ; Incomplete set of assignments ;
; result[31] ; Incomplete set of assignments ;
; result[32] ; Incomplete set of assignments ;
; result[33] ; Incomplete set of assignments ;
; result[34] ; Incomplete set of assignments ;
; result[35] ; Incomplete set of assignments ;
; result[36] ; Incomplete set of assignments ;
; result[37] ; Incomplete set of assignments ;
; result[38] ; Incomplete set of assignments ;
; result[39] ; Incomplete set of assignments ;
; result[40] ; Incomplete set of assignments ;
; result[41] ; Incomplete set of assignments ;
; result[42] ; Incomplete set of assignments ;
; result[43] ; Incomplete set of assignments ;
; result[44] ; Incomplete set of assignments ;
; result[45] ; Incomplete set of assignments ;
; result[46] ; Incomplete set of assignments ;
; result[47] ; Incomplete set of assignments ;
; result[48] ; Incomplete set of assignments ;
; result[49] ; Incomplete set of assignments ;
; result[50] ; Incomplete set of assignments ;
; result[51] ; Incomplete set of assignments ;
; result[52] ; Incomplete set of assignments ;
; result[53] ; Incomplete set of assignments ;
; result[54] ; Incomplete set of assignments ;
; result[55] ; Incomplete set of assignments ;
; result[56] ; Incomplete set of assignments ;
; result[57] ; Incomplete set of assignments ;
; result[58] ; Incomplete set of assignments ;
; result[59] ; Incomplete set of assignments ;
; result[60] ; Incomplete set of assignments ;
; result[61] ; Incomplete set of assignments ;
; result[62] ; Incomplete set of assignments ;
; result[63] ; Incomplete set of assignments ;
; negative   ; Incomplete set of assignments ;
; zero       ; Incomplete set of assignments ;
; overflow   ; Incomplete set of assignments ;
; carry_out  ; Incomplete set of assignments ;
; cntrl[1]   ; Incomplete set of assignments ;
; A[0]       ; Incomplete set of assignments ;
; B[0]       ; Incomplete set of assignments ;
; cntrl[0]   ; Incomplete set of assignments ;
; cntrl[2]   ; Incomplete set of assignments ;
; A[1]       ; Incomplete set of assignments ;
; B[1]       ; Incomplete set of assignments ;
; A[2]       ; Incomplete set of assignments ;
; B[2]       ; Incomplete set of assignments ;
; A[3]       ; Incomplete set of assignments ;
; B[3]       ; Incomplete set of assignments ;
; A[4]       ; Incomplete set of assignments ;
; B[4]       ; Incomplete set of assignments ;
; A[5]       ; Incomplete set of assignments ;
; B[5]       ; Incomplete set of assignments ;
; A[6]       ; Incomplete set of assignments ;
; B[6]       ; Incomplete set of assignments ;
; A[7]       ; Incomplete set of assignments ;
; B[7]       ; Incomplete set of assignments ;
; A[8]       ; Incomplete set of assignments ;
; B[8]       ; Incomplete set of assignments ;
; A[9]       ; Incomplete set of assignments ;
; B[9]       ; Incomplete set of assignments ;
; A[10]      ; Incomplete set of assignments ;
; B[10]      ; Incomplete set of assignments ;
; A[11]      ; Incomplete set of assignments ;
; B[11]      ; Incomplete set of assignments ;
; A[12]      ; Incomplete set of assignments ;
; B[12]      ; Incomplete set of assignments ;
; A[13]      ; Incomplete set of assignments ;
; B[13]      ; Incomplete set of assignments ;
; A[14]      ; Incomplete set of assignments ;
; B[14]      ; Incomplete set of assignments ;
; A[15]      ; Incomplete set of assignments ;
; B[15]      ; Incomplete set of assignments ;
; A[16]      ; Incomplete set of assignments ;
; B[16]      ; Incomplete set of assignments ;
; A[17]      ; Incomplete set of assignments ;
; B[17]      ; Incomplete set of assignments ;
; A[18]      ; Incomplete set of assignments ;
; B[18]      ; Incomplete set of assignments ;
; A[19]      ; Incomplete set of assignments ;
; B[19]      ; Incomplete set of assignments ;
; A[20]      ; Incomplete set of assignments ;
; B[20]      ; Incomplete set of assignments ;
; A[21]      ; Incomplete set of assignments ;
; B[21]      ; Incomplete set of assignments ;
; A[22]      ; Incomplete set of assignments ;
; B[22]      ; Incomplete set of assignments ;
; A[23]      ; Incomplete set of assignments ;
; B[23]      ; Incomplete set of assignments ;
; A[24]      ; Incomplete set of assignments ;
; B[24]      ; Incomplete set of assignments ;
; A[25]      ; Incomplete set of assignments ;
; B[25]      ; Incomplete set of assignments ;
; A[26]      ; Incomplete set of assignments ;
; B[26]      ; Incomplete set of assignments ;
; A[27]      ; Incomplete set of assignments ;
; B[27]      ; Incomplete set of assignments ;
; A[28]      ; Incomplete set of assignments ;
; B[28]      ; Incomplete set of assignments ;
; A[29]      ; Incomplete set of assignments ;
; B[29]      ; Incomplete set of assignments ;
; A[30]      ; Incomplete set of assignments ;
; B[30]      ; Incomplete set of assignments ;
; A[31]      ; Incomplete set of assignments ;
; B[31]      ; Incomplete set of assignments ;
; A[32]      ; Incomplete set of assignments ;
; B[32]      ; Incomplete set of assignments ;
; A[33]      ; Incomplete set of assignments ;
; B[33]      ; Incomplete set of assignments ;
; A[34]      ; Incomplete set of assignments ;
; B[34]      ; Incomplete set of assignments ;
; A[35]      ; Incomplete set of assignments ;
; B[35]      ; Incomplete set of assignments ;
; A[36]      ; Incomplete set of assignments ;
; B[36]      ; Incomplete set of assignments ;
; A[37]      ; Incomplete set of assignments ;
; B[37]      ; Incomplete set of assignments ;
; A[38]      ; Incomplete set of assignments ;
; B[38]      ; Incomplete set of assignments ;
; A[39]      ; Incomplete set of assignments ;
; B[39]      ; Incomplete set of assignments ;
; A[40]      ; Incomplete set of assignments ;
; B[40]      ; Incomplete set of assignments ;
; A[41]      ; Incomplete set of assignments ;
; B[41]      ; Incomplete set of assignments ;
; A[42]      ; Incomplete set of assignments ;
; B[42]      ; Incomplete set of assignments ;
; A[43]      ; Incomplete set of assignments ;
; B[43]      ; Incomplete set of assignments ;
; A[44]      ; Incomplete set of assignments ;
; B[44]      ; Incomplete set of assignments ;
; A[45]      ; Incomplete set of assignments ;
; B[45]      ; Incomplete set of assignments ;
; A[46]      ; Incomplete set of assignments ;
; B[46]      ; Incomplete set of assignments ;
; A[47]      ; Incomplete set of assignments ;
; B[47]      ; Incomplete set of assignments ;
; A[48]      ; Incomplete set of assignments ;
; B[48]      ; Incomplete set of assignments ;
; A[49]      ; Incomplete set of assignments ;
; B[49]      ; Incomplete set of assignments ;
; A[50]      ; Incomplete set of assignments ;
; B[50]      ; Incomplete set of assignments ;
; A[51]      ; Incomplete set of assignments ;
; B[51]      ; Incomplete set of assignments ;
; A[52]      ; Incomplete set of assignments ;
; B[52]      ; Incomplete set of assignments ;
; A[53]      ; Incomplete set of assignments ;
; B[53]      ; Incomplete set of assignments ;
; A[54]      ; Incomplete set of assignments ;
; B[54]      ; Incomplete set of assignments ;
; A[55]      ; Incomplete set of assignments ;
; B[55]      ; Incomplete set of assignments ;
; A[56]      ; Incomplete set of assignments ;
; B[56]      ; Incomplete set of assignments ;
; A[57]      ; Incomplete set of assignments ;
; B[57]      ; Incomplete set of assignments ;
; A[58]      ; Incomplete set of assignments ;
; B[58]      ; Incomplete set of assignments ;
; A[59]      ; Incomplete set of assignments ;
; B[59]      ; Incomplete set of assignments ;
; A[60]      ; Incomplete set of assignments ;
; B[60]      ; Incomplete set of assignments ;
; A[61]      ; Incomplete set of assignments ;
; B[61]      ; Incomplete set of assignments ;
; A[62]      ; Incomplete set of assignments ;
; B[62]      ; Incomplete set of assignments ;
; A[63]      ; Incomplete set of assignments ;
; B[63]      ; Incomplete set of assignments ;
; result[0]  ; Missing location assignment   ;
; result[1]  ; Missing location assignment   ;
; result[2]  ; Missing location assignment   ;
; result[3]  ; Missing location assignment   ;
; result[4]  ; Missing location assignment   ;
; result[5]  ; Missing location assignment   ;
; result[6]  ; Missing location assignment   ;
; result[7]  ; Missing location assignment   ;
; result[8]  ; Missing location assignment   ;
; result[9]  ; Missing location assignment   ;
; result[10] ; Missing location assignment   ;
; result[11] ; Missing location assignment   ;
; result[12] ; Missing location assignment   ;
; result[13] ; Missing location assignment   ;
; result[14] ; Missing location assignment   ;
; result[15] ; Missing location assignment   ;
; result[16] ; Missing location assignment   ;
; result[17] ; Missing location assignment   ;
; result[18] ; Missing location assignment   ;
; result[19] ; Missing location assignment   ;
; result[20] ; Missing location assignment   ;
; result[21] ; Missing location assignment   ;
; result[22] ; Missing location assignment   ;
; result[23] ; Missing location assignment   ;
; result[24] ; Missing location assignment   ;
; result[25] ; Missing location assignment   ;
; result[26] ; Missing location assignment   ;
; result[27] ; Missing location assignment   ;
; result[28] ; Missing location assignment   ;
; result[29] ; Missing location assignment   ;
; result[30] ; Missing location assignment   ;
; result[31] ; Missing location assignment   ;
; result[32] ; Missing location assignment   ;
; result[33] ; Missing location assignment   ;
; result[34] ; Missing location assignment   ;
; result[35] ; Missing location assignment   ;
; result[36] ; Missing location assignment   ;
; result[37] ; Missing location assignment   ;
; result[38] ; Missing location assignment   ;
; result[39] ; Missing location assignment   ;
; result[40] ; Missing location assignment   ;
; result[41] ; Missing location assignment   ;
; result[42] ; Missing location assignment   ;
; result[43] ; Missing location assignment   ;
; result[44] ; Missing location assignment   ;
; result[45] ; Missing location assignment   ;
; result[46] ; Missing location assignment   ;
; result[47] ; Missing location assignment   ;
; result[48] ; Missing location assignment   ;
; result[49] ; Missing location assignment   ;
; result[50] ; Missing location assignment   ;
; result[51] ; Missing location assignment   ;
; result[52] ; Missing location assignment   ;
; result[53] ; Missing location assignment   ;
; result[54] ; Missing location assignment   ;
; result[55] ; Missing location assignment   ;
; result[56] ; Missing location assignment   ;
; result[57] ; Missing location assignment   ;
; result[58] ; Missing location assignment   ;
; result[59] ; Missing location assignment   ;
; result[60] ; Missing location assignment   ;
; result[61] ; Missing location assignment   ;
; result[62] ; Missing location assignment   ;
; result[63] ; Missing location assignment   ;
; negative   ; Missing location assignment   ;
; zero       ; Missing location assignment   ;
; overflow   ; Missing location assignment   ;
; carry_out  ; Missing location assignment   ;
; cntrl[1]   ; Missing location assignment   ;
; A[0]       ; Missing location assignment   ;
; B[0]       ; Missing location assignment   ;
; cntrl[0]   ; Missing location assignment   ;
; cntrl[2]   ; Missing location assignment   ;
; A[1]       ; Missing location assignment   ;
; B[1]       ; Missing location assignment   ;
; A[2]       ; Missing location assignment   ;
; B[2]       ; Missing location assignment   ;
; A[3]       ; Missing location assignment   ;
; B[3]       ; Missing location assignment   ;
; A[4]       ; Missing location assignment   ;
; B[4]       ; Missing location assignment   ;
; A[5]       ; Missing location assignment   ;
; B[5]       ; Missing location assignment   ;
; A[6]       ; Missing location assignment   ;
; B[6]       ; Missing location assignment   ;
; A[7]       ; Missing location assignment   ;
; B[7]       ; Missing location assignment   ;
; A[8]       ; Missing location assignment   ;
; B[8]       ; Missing location assignment   ;
; A[9]       ; Missing location assignment   ;
; B[9]       ; Missing location assignment   ;
; A[10]      ; Missing location assignment   ;
; B[10]      ; Missing location assignment   ;
; A[11]      ; Missing location assignment   ;
; B[11]      ; Missing location assignment   ;
; A[12]      ; Missing location assignment   ;
; B[12]      ; Missing location assignment   ;
; A[13]      ; Missing location assignment   ;
; B[13]      ; Missing location assignment   ;
; A[14]      ; Missing location assignment   ;
; B[14]      ; Missing location assignment   ;
; A[15]      ; Missing location assignment   ;
; B[15]      ; Missing location assignment   ;
; A[16]      ; Missing location assignment   ;
; B[16]      ; Missing location assignment   ;
; A[17]      ; Missing location assignment   ;
; B[17]      ; Missing location assignment   ;
; A[18]      ; Missing location assignment   ;
; B[18]      ; Missing location assignment   ;
; A[19]      ; Missing location assignment   ;
; B[19]      ; Missing location assignment   ;
; A[20]      ; Missing location assignment   ;
; B[20]      ; Missing location assignment   ;
; A[21]      ; Missing location assignment   ;
; B[21]      ; Missing location assignment   ;
; A[22]      ; Missing location assignment   ;
; B[22]      ; Missing location assignment   ;
; A[23]      ; Missing location assignment   ;
; B[23]      ; Missing location assignment   ;
; A[24]      ; Missing location assignment   ;
; B[24]      ; Missing location assignment   ;
; A[25]      ; Missing location assignment   ;
; B[25]      ; Missing location assignment   ;
; A[26]      ; Missing location assignment   ;
; B[26]      ; Missing location assignment   ;
; A[27]      ; Missing location assignment   ;
; B[27]      ; Missing location assignment   ;
; A[28]      ; Missing location assignment   ;
; B[28]      ; Missing location assignment   ;
; A[29]      ; Missing location assignment   ;
; B[29]      ; Missing location assignment   ;
; A[30]      ; Missing location assignment   ;
; B[30]      ; Missing location assignment   ;
; A[31]      ; Missing location assignment   ;
; B[31]      ; Missing location assignment   ;
; A[32]      ; Missing location assignment   ;
; B[32]      ; Missing location assignment   ;
; A[33]      ; Missing location assignment   ;
; B[33]      ; Missing location assignment   ;
; A[34]      ; Missing location assignment   ;
; B[34]      ; Missing location assignment   ;
; A[35]      ; Missing location assignment   ;
; B[35]      ; Missing location assignment   ;
; A[36]      ; Missing location assignment   ;
; B[36]      ; Missing location assignment   ;
; A[37]      ; Missing location assignment   ;
; B[37]      ; Missing location assignment   ;
; A[38]      ; Missing location assignment   ;
; B[38]      ; Missing location assignment   ;
; A[39]      ; Missing location assignment   ;
; B[39]      ; Missing location assignment   ;
; A[40]      ; Missing location assignment   ;
; B[40]      ; Missing location assignment   ;
; A[41]      ; Missing location assignment   ;
; B[41]      ; Missing location assignment   ;
; A[42]      ; Missing location assignment   ;
; B[42]      ; Missing location assignment   ;
; A[43]      ; Missing location assignment   ;
; B[43]      ; Missing location assignment   ;
; A[44]      ; Missing location assignment   ;
; B[44]      ; Missing location assignment   ;
; A[45]      ; Missing location assignment   ;
; B[45]      ; Missing location assignment   ;
; A[46]      ; Missing location assignment   ;
; B[46]      ; Missing location assignment   ;
; A[47]      ; Missing location assignment   ;
; B[47]      ; Missing location assignment   ;
; A[48]      ; Missing location assignment   ;
; B[48]      ; Missing location assignment   ;
; A[49]      ; Missing location assignment   ;
; B[49]      ; Missing location assignment   ;
; A[50]      ; Missing location assignment   ;
; B[50]      ; Missing location assignment   ;
; A[51]      ; Missing location assignment   ;
; B[51]      ; Missing location assignment   ;
; A[52]      ; Missing location assignment   ;
; B[52]      ; Missing location assignment   ;
; A[53]      ; Missing location assignment   ;
; B[53]      ; Missing location assignment   ;
; A[54]      ; Missing location assignment   ;
; B[54]      ; Missing location assignment   ;
; A[55]      ; Missing location assignment   ;
; B[55]      ; Missing location assignment   ;
; A[56]      ; Missing location assignment   ;
; B[56]      ; Missing location assignment   ;
; A[57]      ; Missing location assignment   ;
; B[57]      ; Missing location assignment   ;
; A[58]      ; Missing location assignment   ;
; B[58]      ; Missing location assignment   ;
; A[59]      ; Missing location assignment   ;
; B[59]      ; Missing location assignment   ;
; A[60]      ; Missing location assignment   ;
; B[60]      ; Missing location assignment   ;
; A[61]      ; Missing location assignment   ;
; B[61]      ; Missing location assignment   ;
; A[62]      ; Missing location assignment   ;
; B[62]      ; Missing location assignment   ;
; A[63]      ; Missing location assignment   ;
; B[63]      ; Missing location assignment   ;
+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                       ; Entity Name ; Library Name ;
+------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------+-------------+--------------+
; |alu                         ; 166.0 (1.5)          ; 167.0 (1.5)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 243 (2)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 199  ; 0            ; |alu                                                      ; alu         ; work         ;
;    |alu_1b:alu0|             ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:alu0                                          ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:alu0|add_sub:fulladder                        ; add_sub     ; work         ;
;          |adder:add0|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:alu0|add_sub:fulladder|adder:add0             ; adder       ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:alu0|mux8_1:mux0                              ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:alu0|mux8_1:mux0|mux2_1:m2                    ; mux2_1      ; work         ;
;    |alu_1b:eachbit[10].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[10].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[10].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[10].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[10].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[10].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[10].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[11].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[11].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[11].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[11].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[11].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[11].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[11].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[12].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[12].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[12].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[12].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[12].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[12].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[12].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[13].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[13].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[13].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[13].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[13].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[13].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[13].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[14].alui| ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[14].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[14].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[14].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[14].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[14].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[15].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[15].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[15].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[15].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[15].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[15].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[15].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[16].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[16].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[16].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[16].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[16].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[16].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[16].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[17].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[17].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[17].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[17].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[17].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[17].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[17].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[18].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[18].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[18].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[18].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[18].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[18].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[18].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[19].alui| ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[19].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[19].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[19].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[19].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[19].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[1].alui|  ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[1].alui                               ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[1].alui|add_sub:fulladder             ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[1].alui|add_sub:fulladder|adder:add0  ; adder       ; work         ;
;       |mux8_1:mux0|          ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[1].alui|mux8_1:mux0                   ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[1].alui|mux8_1:mux0|mux2_1:m2         ; mux2_1      ; work         ;
;    |alu_1b:eachbit[20].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[20].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[20].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[20].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[20].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[20].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[20].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[21].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[21].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[21].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[21].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[21].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[21].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[21].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[22].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[22].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[22].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[22].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[22].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[22].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[22].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[23].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[23].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[23].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[23].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[23].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[23].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[23].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[24].alui| ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[24].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[24].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[24].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[24].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[24].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[25].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[25].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[25].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[25].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[25].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[25].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[25].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[26].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[26].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[26].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[26].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[26].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[26].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[26].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[27].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[27].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[27].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[27].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[27].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[27].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[27].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[28].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[28].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[28].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[28].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[28].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[28].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[28].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[29].alui| ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[29].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[29].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[29].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[29].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[29].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[2].alui|  ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[2].alui                               ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[2].alui|add_sub:fulladder             ; add_sub     ; work         ;
;          |adder:add0|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[2].alui|add_sub:fulladder|adder:add0  ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[2].alui|add_sub:fulladder|mux2_1:m0   ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[2].alui|mux8_1:mux0                   ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[2].alui|mux8_1:mux0|mux2_1:m2         ; mux2_1      ; work         ;
;    |alu_1b:eachbit[30].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[30].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[30].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[30].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[30].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[30].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[30].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[31].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[31].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[31].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[31].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[31].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[31].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[31].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[32].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[32].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[32].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[32].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[32].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[32].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[32].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[33].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[33].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[33].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[33].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[33].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[33].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[33].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[34].alui| ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[34].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[34].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[34].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[34].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[34].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[35].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[35].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[35].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[35].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[35].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[35].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[35].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[36].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[36].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[36].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[36].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[36].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[36].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[36].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[37].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[37].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[37].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[37].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[37].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[37].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[37].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[38].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[38].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[38].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[38].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[38].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[38].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[38].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[39].alui| ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[39].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[39].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[39].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[39].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[39].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[3].alui|  ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[3].alui                               ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[3].alui|add_sub:fulladder             ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[3].alui|add_sub:fulladder|adder:add0  ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[3].alui|add_sub:fulladder|mux2_1:m0   ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[3].alui|mux8_1:mux0                   ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[3].alui|mux8_1:mux0|mux2_1:m2         ; mux2_1      ; work         ;
;    |alu_1b:eachbit[40].alui| ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[40].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[40].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[40].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[40].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[40].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[40].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[41].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[41].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[41].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[41].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[41].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[41].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[41].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[42].alui| ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[42].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[42].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[42].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[42].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[42].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[43].alui| ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[43].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[43].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[43].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[43].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[43].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[43].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[44].alui| ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[44].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[44].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[44].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[44].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[44].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[44].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[45].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[45].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[45].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[45].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[45].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[45].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[45].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[46].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[46].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[46].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[46].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[46].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[46].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[46].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[47].alui| ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[47].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[47].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[47].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[47].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[47].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[48].alui| ; 3.0 (0.0)            ; 3.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[48].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[48].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[48].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[48].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[48].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[48].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[49].alui| ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[49].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[49].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[49].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[49].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[49].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[49].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[4].alui|  ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[4].alui                               ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[4].alui|add_sub:fulladder             ; add_sub     ; work         ;
;          |adder:add0|        ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[4].alui|add_sub:fulladder|adder:add0  ; adder       ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[4].alui|mux8_1:mux0                   ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[4].alui|mux8_1:mux0|mux2_1:m2         ; mux2_1      ; work         ;
;    |alu_1b:eachbit[50].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[50].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[50].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[50].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[50].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[50].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[50].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[51].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[51].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[51].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[51].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[51].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[51].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[51].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[52].alui| ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[52].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[52].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[52].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[52].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[52].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[53].alui| ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[53].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[53].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[53].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[53].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[53].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[53].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[54].alui| ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[54].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[54].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[54].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[54].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[54].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[54].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[55].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[55].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[55].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[55].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[55].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[55].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[55].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[56].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[56].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[56].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[56].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[56].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[56].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[56].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[57].alui| ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[57].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[57].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[57].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[57].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[57].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[58].alui| ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[58].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[58].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[58].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[58].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[58].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[58].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[59].alui| ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[59].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[59].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[59].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[59].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[59].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[59].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[5].alui|  ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[5].alui                               ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[5].alui|add_sub:fulladder             ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[5].alui|add_sub:fulladder|adder:add0  ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[5].alui|add_sub:fulladder|mux2_1:m0   ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[5].alui|mux8_1:mux0                   ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[5].alui|mux8_1:mux0|mux2_1:m2         ; mux2_1      ; work         ;
;    |alu_1b:eachbit[60].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[60].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[60].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[60].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[60].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[60].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[60].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[61].alui| ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[61].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[61].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[61].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[61].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[61].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[61].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[62].alui| ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[62].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[62].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[62].alui|add_sub:fulladder|mux2_1:m0  ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[62].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[62].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[63].alui| ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[63].alui                              ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[63].alui|add_sub:fulladder            ; add_sub     ; work         ;
;          |adder:add0|        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[63].alui|add_sub:fulladder|adder:add0 ; adder       ; work         ;
;       |mux8_1:mux0|          ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[63].alui|mux8_1:mux0                  ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[63].alui|mux8_1:mux0|mux2_1:m2        ; mux2_1      ; work         ;
;    |alu_1b:eachbit[6].alui|  ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[6].alui                               ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[6].alui|add_sub:fulladder             ; add_sub     ; work         ;
;          |adder:add0|        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[6].alui|add_sub:fulladder|adder:add0  ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[6].alui|add_sub:fulladder|mux2_1:m0   ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[6].alui|mux8_1:mux0                   ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[6].alui|mux8_1:mux0|mux2_1:m2         ; mux2_1      ; work         ;
;    |alu_1b:eachbit[7].alui|  ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[7].alui                               ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[7].alui|add_sub:fulladder             ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[7].alui|add_sub:fulladder|adder:add0  ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[7].alui|add_sub:fulladder|mux2_1:m0   ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[7].alui|mux8_1:mux0                   ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[7].alui|mux8_1:mux0|mux2_1:m2         ; mux2_1      ; work         ;
;    |alu_1b:eachbit[8].alui|  ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[8].alui                               ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[8].alui|add_sub:fulladder             ; add_sub     ; work         ;
;          |adder:add0|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[8].alui|add_sub:fulladder|adder:add0  ; adder       ; work         ;
;          |mux2_1:m0|         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[8].alui|add_sub:fulladder|mux2_1:m0   ; mux2_1      ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[8].alui|mux8_1:mux0                   ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[8].alui|mux8_1:mux0|mux2_1:m2         ; mux2_1      ; work         ;
;    |alu_1b:eachbit[9].alui|  ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[9].alui                               ; alu_1b      ; work         ;
;       |add_sub:fulladder|    ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[9].alui|add_sub:fulladder             ; add_sub     ; work         ;
;          |adder:add0|        ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[9].alui|add_sub:fulladder|adder:add0  ; adder       ; work         ;
;       |mux8_1:mux0|          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[9].alui|mux8_1:mux0                   ; mux8_1      ; work         ;
;          |mux2_1:m2|         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|alu_1b:eachbit[9].alui|mux8_1:mux0|mux2_1:m2         ; mux2_1      ; work         ;
;    |zeroflag:zflag|          ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |alu|zeroflag:zflag                                       ; zeroflag    ; work         ;
+------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; result[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[32] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[33] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[34] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[35] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[36] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[37] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[38] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[39] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[40] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[41] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[42] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[43] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[44] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[45] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[46] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[47] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[48] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[49] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[50] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[51] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[52] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[53] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[54] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[55] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[56] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[57] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[58] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[59] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[60] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[61] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[62] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; result[63] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; negative   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; zero       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; overflow   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; carry_out  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cntrl[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; cntrl[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; cntrl[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[3]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[3]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[4]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[4]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[5]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[5]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[6]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[6]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[7]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[7]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[8]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[8]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[9]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[9]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[10]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[10]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[11]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[11]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[12]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[12]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[13]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[13]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[14]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[14]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[15]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[15]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[16]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[16]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[17]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[17]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[18]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[18]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[19]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[19]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[20]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[20]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[21]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[21]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[22]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[22]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[23]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[23]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[24]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[24]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[25]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[25]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[26]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[26]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[27]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[27]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[28]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[28]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[29]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[29]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[30]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[30]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[31]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[31]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[32]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[32]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[33]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[33]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[34]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[34]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[35]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[35]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[36]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[36]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[37]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[37]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[38]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[38]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[39]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[39]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[40]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[40]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[41]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[41]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[42]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[42]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[43]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[43]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[44]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[44]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[45]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[45]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[46]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[46]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[47]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[47]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[48]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[48]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[49]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[49]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[50]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[50]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[51]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[51]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[52]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[52]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[53]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[53]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[54]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[54]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[55]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[55]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[56]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[56]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[57]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[57]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[58]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[58]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[59]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[59]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[60]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[60]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[61]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[61]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[62]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[62]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[63]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[63]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; cntrl[1]                                                         ;                   ;         ;
;      - alu_1b:alu0|mux8_1:mux0|mux2_1:m2|o1~0                    ; 0                 ; 0       ;
;      - alu_1b:eachbit[1].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[2].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[3].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[4].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[5].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[6].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[7].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[8].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[9].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[10].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[11].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[12].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[13].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[14].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[15].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[16].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[17].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[18].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[19].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[20].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[21].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[22].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[23].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[24].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[25].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[26].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[27].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[28].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[29].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[30].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[31].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[32].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[33].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[34].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[35].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[36].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[37].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[38].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[39].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[40].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[41].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[42].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[1].alui|mux8_1:mux0|mux2_1:m2|o1~1         ; 0                 ; 0       ;
;      - alu_1b:eachbit[43].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[44].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[45].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[46].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[47].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[48].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[49].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[50].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[51].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[52].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[53].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[54].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[55].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[56].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[57].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[58].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[59].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[60].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[61].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[62].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[63].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
; A[0]                                                             ;                   ;         ;
;      - alu_1b:alu0|mux8_1:mux0|mux2_1:m2|o1~0                    ; 1                 ; 0       ;
;      - alu_1b:alu0|add_sub:fulladder|adder:add0|o0~0             ; 1                 ; 0       ;
;      - alu_1b:eachbit[1].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
; B[0]                                                             ;                   ;         ;
;      - alu_1b:alu0|mux8_1:mux0|mux2_1:m2|o1~0                    ; 1                 ; 0       ;
;      - alu_1b:alu0|add_sub:fulladder|adder:add0|o0~0             ; 1                 ; 0       ;
;      - alu_1b:eachbit[1].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
; cntrl[0]                                                         ;                   ;         ;
;      - alu_1b:alu0|mux8_1:mux0|mux2_1:m2|o1~0                    ; 1                 ; 0       ;
;      - alu_1b:alu0|add_sub:fulladder|adder:add0|o0~0             ; 1                 ; 0       ;
;      - alu_1b:eachbit[1].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[1].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[2].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[2].alui|add_sub:fulladder|mux2_1:m0|o1~0   ; 1                 ; 0       ;
;      - alu_1b:eachbit[3].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[3].alui|add_sub:fulladder|mux2_1:m0|o1~0   ; 1                 ; 0       ;
;      - alu_1b:eachbit[4].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[4].alui|add_sub:fulladder|adder:add0|a2    ; 1                 ; 0       ;
;      - alu_1b:eachbit[4].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[5].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[5].alui|add_sub:fulladder|mux2_1:m0|o1~0   ; 1                 ; 0       ;
;      - alu_1b:eachbit[6].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[6].alui|add_sub:fulladder|mux2_1:m0|o1~0   ; 1                 ; 0       ;
;      - alu_1b:eachbit[7].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[7].alui|add_sub:fulladder|mux2_1:m0|o1~0   ; 1                 ; 0       ;
;      - alu_1b:eachbit[8].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[8].alui|add_sub:fulladder|mux2_1:m0|o1~0   ; 1                 ; 0       ;
;      - alu_1b:eachbit[9].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[9].alui|add_sub:fulladder|adder:add0|a2    ; 1                 ; 0       ;
;      - alu_1b:eachbit[9].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[10].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[10].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[11].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[11].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[12].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[12].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[13].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[13].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[14].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[14].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[14].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[15].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[15].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[16].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[16].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[17].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[17].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[18].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[18].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[19].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[19].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[19].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[20].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[20].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[21].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[21].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[22].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[22].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[23].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[23].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[24].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[24].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[24].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[25].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[25].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[26].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[26].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[27].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[27].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[28].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[28].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[29].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[29].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[29].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[30].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[30].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[31].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[31].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[32].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[32].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[33].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[33].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[34].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[34].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[34].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[35].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[35].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[36].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[36].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[37].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[37].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[38].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[38].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[39].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[39].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[39].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[40].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[40].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[41].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[41].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[42].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[42].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[43].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[43].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[44].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[45].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[44].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[45].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[46].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[46].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[47].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[47].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[48].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[48].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[49].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[50].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[49].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[50].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[51].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[51].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[52].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[52].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[53].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[53].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[54].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[55].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[54].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[55].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[56].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[56].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[57].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[57].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[58].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[58].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[59].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[60].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[59].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[60].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[61].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[61].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[62].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[62].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[63].alui|add_sub:fulladder|adder:add0|x1~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[63].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - x0                                                        ; 1                 ; 0       ;
;      - alu_1b:eachbit[63].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; cntrl[2]                                                         ;                   ;         ;
;      - alu_1b:alu0|mux8_1:mux0|mux2_1:m2|o1~0                    ; 0                 ; 0       ;
;      - alu_1b:eachbit[1].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[2].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[3].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[4].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[5].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[6].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[7].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[8].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[9].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[10].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[11].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[12].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[13].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[14].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[15].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[16].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[17].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[18].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[19].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[20].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[21].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[22].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[23].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[24].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[25].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[26].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[27].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[28].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[29].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[30].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[31].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[32].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[33].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[34].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[35].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[36].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[37].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[38].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[39].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[40].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[41].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[42].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[1].alui|mux8_1:mux0|mux2_1:m2|o1~1         ; 0                 ; 0       ;
;      - alu_1b:eachbit[43].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[44].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[45].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[46].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[47].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[48].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[49].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[50].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[51].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[52].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[53].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[54].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[55].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[56].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[57].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[58].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[59].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[60].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[61].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[62].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[63].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
; A[1]                                                             ;                   ;         ;
;      - alu_1b:eachbit[1].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[1].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
; B[1]                                                             ;                   ;         ;
;      - alu_1b:eachbit[1].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[1].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
; A[2]                                                             ;                   ;         ;
;      - alu_1b:eachbit[2].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[2].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[4].alui|add_sub:fulladder|adder:add0|o0~1  ; 1                 ; 0       ;
; B[2]                                                             ;                   ;         ;
;      - alu_1b:eachbit[2].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[2].alui|add_sub:fulladder|mux2_1:m0|o1~0   ; 1                 ; 0       ;
; A[3]                                                             ;                   ;         ;
;      - alu_1b:eachbit[3].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[3].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[4].alui|add_sub:fulladder|adder:add0|o0~1  ; 1                 ; 0       ;
; B[3]                                                             ;                   ;         ;
;      - alu_1b:eachbit[3].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[3].alui|add_sub:fulladder|mux2_1:m0|o1~0   ; 0                 ; 0       ;
; A[4]                                                             ;                   ;         ;
;      - alu_1b:eachbit[4].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[4].alui|add_sub:fulladder|adder:add0|a2    ; 1                 ; 0       ;
;      - alu_1b:eachbit[4].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
; B[4]                                                             ;                   ;         ;
;      - alu_1b:eachbit[4].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[4].alui|add_sub:fulladder|adder:add0|a2    ; 1                 ; 0       ;
;      - alu_1b:eachbit[4].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
; A[5]                                                             ;                   ;         ;
;      - alu_1b:eachbit[5].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[5].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[6].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
; B[5]                                                             ;                   ;         ;
;      - alu_1b:eachbit[5].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[5].alui|add_sub:fulladder|mux2_1:m0|o1~0   ; 1                 ; 0       ;
; A[6]                                                             ;                   ;         ;
;      - alu_1b:eachbit[6].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[6].alui|add_sub:fulladder|adder:add0|o0~0  ; 0                 ; 0       ;
; B[6]                                                             ;                   ;         ;
;      - alu_1b:eachbit[6].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[6].alui|add_sub:fulladder|mux2_1:m0|o1~0   ; 1                 ; 0       ;
; A[7]                                                             ;                   ;         ;
;      - alu_1b:eachbit[7].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[7].alui|add_sub:fulladder|adder:add0|o0~0  ; 0                 ; 0       ;
;      - alu_1b:eachbit[9].alui|add_sub:fulladder|adder:add0|o0~1  ; 0                 ; 0       ;
; B[7]                                                             ;                   ;         ;
;      - alu_1b:eachbit[7].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[7].alui|add_sub:fulladder|mux2_1:m0|o1~0   ; 1                 ; 0       ;
; A[8]                                                             ;                   ;         ;
;      - alu_1b:eachbit[8].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[8].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[9].alui|add_sub:fulladder|adder:add0|o0~1  ; 1                 ; 0       ;
; B[8]                                                             ;                   ;         ;
;      - alu_1b:eachbit[8].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[8].alui|add_sub:fulladder|mux2_1:m0|o1~0   ; 0                 ; 0       ;
; A[9]                                                             ;                   ;         ;
;      - alu_1b:eachbit[9].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 0                 ; 0       ;
;      - alu_1b:eachbit[9].alui|add_sub:fulladder|adder:add0|a2    ; 0                 ; 0       ;
;      - alu_1b:eachbit[9].alui|add_sub:fulladder|adder:add0|o0~0  ; 0                 ; 0       ;
; B[9]                                                             ;                   ;         ;
;      - alu_1b:eachbit[9].alui|mux8_1:mux0|mux2_1:m2|o1~0         ; 1                 ; 0       ;
;      - alu_1b:eachbit[9].alui|add_sub:fulladder|adder:add0|a2    ; 1                 ; 0       ;
;      - alu_1b:eachbit[9].alui|add_sub:fulladder|adder:add0|o0~0  ; 1                 ; 0       ;
; A[10]                                                            ;                   ;         ;
;      - alu_1b:eachbit[10].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[10].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[11].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[10]                                                            ;                   ;         ;
;      - alu_1b:eachbit[10].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[10].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[11]                                                            ;                   ;         ;
;      - alu_1b:eachbit[11].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[11].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[11]                                                            ;                   ;         ;
;      - alu_1b:eachbit[11].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[11].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[12]                                                            ;                   ;         ;
;      - alu_1b:eachbit[12].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[12].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[14].alui|add_sub:fulladder|adder:add0|o0~1 ; 1                 ; 0       ;
; B[12]                                                            ;                   ;         ;
;      - alu_1b:eachbit[12].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[12].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[13]                                                            ;                   ;         ;
;      - alu_1b:eachbit[13].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[13].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[14].alui|add_sub:fulladder|adder:add0|o0~1 ; 1                 ; 0       ;
; B[13]                                                            ;                   ;         ;
;      - alu_1b:eachbit[13].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[13].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[14]                                                            ;                   ;         ;
;      - alu_1b:eachbit[14].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[14].alui|add_sub:fulladder|adder:add0|a2   ; 0                 ; 0       ;
;      - alu_1b:eachbit[14].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
; B[14]                                                            ;                   ;         ;
;      - alu_1b:eachbit[14].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[14].alui|add_sub:fulladder|adder:add0|a2   ; 0                 ; 0       ;
;      - alu_1b:eachbit[14].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
; A[15]                                                            ;                   ;         ;
;      - alu_1b:eachbit[15].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[15].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[16].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[15]                                                            ;                   ;         ;
;      - alu_1b:eachbit[15].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[15].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
; A[16]                                                            ;                   ;         ;
;      - alu_1b:eachbit[16].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[16].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
; B[16]                                                            ;                   ;         ;
;      - alu_1b:eachbit[16].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[16].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[17]                                                            ;                   ;         ;
;      - alu_1b:eachbit[17].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[17].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[19].alui|add_sub:fulladder|adder:add0|o0~1 ; 1                 ; 0       ;
; B[17]                                                            ;                   ;         ;
;      - alu_1b:eachbit[17].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[17].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
; A[18]                                                            ;                   ;         ;
;      - alu_1b:eachbit[18].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[18].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
;      - alu_1b:eachbit[19].alui|add_sub:fulladder|adder:add0|o0~1 ; 0                 ; 0       ;
; B[18]                                                            ;                   ;         ;
;      - alu_1b:eachbit[18].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[18].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[19]                                                            ;                   ;         ;
;      - alu_1b:eachbit[19].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[19].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[19].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[19]                                                            ;                   ;         ;
;      - alu_1b:eachbit[19].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[19].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[19].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; A[20]                                                            ;                   ;         ;
;      - alu_1b:eachbit[20].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[20].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
;      - alu_1b:eachbit[21].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
; B[20]                                                            ;                   ;         ;
;      - alu_1b:eachbit[20].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[20].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[21]                                                            ;                   ;         ;
;      - alu_1b:eachbit[21].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[21].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
; B[21]                                                            ;                   ;         ;
;      - alu_1b:eachbit[21].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[21].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[22]                                                            ;                   ;         ;
;      - alu_1b:eachbit[22].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[22].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[24].alui|add_sub:fulladder|adder:add0|o0~1 ; 1                 ; 0       ;
; B[22]                                                            ;                   ;         ;
;      - alu_1b:eachbit[22].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[22].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
; A[23]                                                            ;                   ;         ;
;      - alu_1b:eachbit[23].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[23].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
;      - alu_1b:eachbit[24].alui|add_sub:fulladder|adder:add0|o0~1 ; 0                 ; 0       ;
; B[23]                                                            ;                   ;         ;
;      - alu_1b:eachbit[23].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[23].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[24]                                                            ;                   ;         ;
;      - alu_1b:eachbit[24].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[24].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[24].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[24]                                                            ;                   ;         ;
;      - alu_1b:eachbit[24].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[24].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[24].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; A[25]                                                            ;                   ;         ;
;      - alu_1b:eachbit[25].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[25].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[26].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[25]                                                            ;                   ;         ;
;      - alu_1b:eachbit[25].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[25].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[26]                                                            ;                   ;         ;
;      - alu_1b:eachbit[26].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[26].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[26]                                                            ;                   ;         ;
;      - alu_1b:eachbit[26].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[26].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[27]                                                            ;                   ;         ;
;      - alu_1b:eachbit[27].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[27].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[29].alui|add_sub:fulladder|adder:add0|o0~1 ; 1                 ; 0       ;
; B[27]                                                            ;                   ;         ;
;      - alu_1b:eachbit[27].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[27].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[28]                                                            ;                   ;         ;
;      - alu_1b:eachbit[28].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[28].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
;      - alu_1b:eachbit[29].alui|add_sub:fulladder|adder:add0|o0~1 ; 0                 ; 0       ;
; B[28]                                                            ;                   ;         ;
;      - alu_1b:eachbit[28].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[28].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
; A[29]                                                            ;                   ;         ;
;      - alu_1b:eachbit[29].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[29].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[29].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[29]                                                            ;                   ;         ;
;      - alu_1b:eachbit[29].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[29].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[29].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; A[30]                                                            ;                   ;         ;
;      - alu_1b:eachbit[30].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[30].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
;      - alu_1b:eachbit[31].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
; B[30]                                                            ;                   ;         ;
;      - alu_1b:eachbit[30].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[30].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[31]                                                            ;                   ;         ;
;      - alu_1b:eachbit[31].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[31].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[31]                                                            ;                   ;         ;
;      - alu_1b:eachbit[31].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[31].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
; A[32]                                                            ;                   ;         ;
;      - alu_1b:eachbit[32].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[32].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
;      - alu_1b:eachbit[34].alui|add_sub:fulladder|adder:add0|o0~1 ; 0                 ; 0       ;
; B[32]                                                            ;                   ;         ;
;      - alu_1b:eachbit[32].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[32].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[33]                                                            ;                   ;         ;
;      - alu_1b:eachbit[33].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[33].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[34].alui|add_sub:fulladder|adder:add0|o0~1 ; 1                 ; 0       ;
; B[33]                                                            ;                   ;         ;
;      - alu_1b:eachbit[33].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[33].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
; A[34]                                                            ;                   ;         ;
;      - alu_1b:eachbit[34].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[34].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[34].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[34]                                                            ;                   ;         ;
;      - alu_1b:eachbit[34].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[34].alui|add_sub:fulladder|adder:add0|a2   ; 0                 ; 0       ;
;      - alu_1b:eachbit[34].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
; A[35]                                                            ;                   ;         ;
;      - alu_1b:eachbit[35].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[35].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[36].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[35]                                                            ;                   ;         ;
;      - alu_1b:eachbit[35].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[35].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[36]                                                            ;                   ;         ;
;      - alu_1b:eachbit[36].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[36].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[36]                                                            ;                   ;         ;
;      - alu_1b:eachbit[36].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[36].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[37]                                                            ;                   ;         ;
;      - alu_1b:eachbit[37].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[37].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[38].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[39].alui|add_sub:fulladder|adder:add0|o0~1 ; 1                 ; 0       ;
; B[37]                                                            ;                   ;         ;
;      - alu_1b:eachbit[37].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[37].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
; A[38]                                                            ;                   ;         ;
;      - alu_1b:eachbit[38].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[38].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
;      - alu_1b:eachbit[39].alui|add_sub:fulladder|adder:add0|o0~1 ; 0                 ; 0       ;
; B[38]                                                            ;                   ;         ;
;      - alu_1b:eachbit[38].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[38].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[39]                                                            ;                   ;         ;
;      - alu_1b:eachbit[39].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[39].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[39].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[39]                                                            ;                   ;         ;
;      - alu_1b:eachbit[39].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[39].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[39].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; A[40]                                                            ;                   ;         ;
;      - alu_1b:eachbit[40].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[40].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[41].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[40]                                                            ;                   ;         ;
;      - alu_1b:eachbit[40].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[40].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[41]                                                            ;                   ;         ;
;      - alu_1b:eachbit[41].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[41].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[41]                                                            ;                   ;         ;
;      - alu_1b:eachbit[41].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[41].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[42]                                                            ;                   ;         ;
;      - alu_1b:eachbit[42].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[43].alui|mux8_1:mux0|mux2_1:m2|o1~1        ; 1                 ; 0       ;
;      - alu_1b:eachbit[43].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[44].alui|add_sub:fulladder|adder:add0|o0~1 ; 1                 ; 0       ;
; B[42]                                                            ;                   ;         ;
;      - alu_1b:eachbit[42].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[42].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
; A[43]                                                            ;                   ;         ;
;      - alu_1b:eachbit[43].alui|add_sub:fulladder|adder:add0|x1~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[43].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[43].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[44].alui|add_sub:fulladder|adder:add0|o0~1 ; 1                 ; 0       ;
; B[43]                                                            ;                   ;         ;
;      - alu_1b:eachbit[43].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[43].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
; A[44]                                                            ;                   ;         ;
;      - alu_1b:eachbit[44].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[44].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[44].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[44]                                                            ;                   ;         ;
;      - alu_1b:eachbit[44].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[44].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[45]                                                            ;                   ;         ;
;      - alu_1b:eachbit[45].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[45].alui|mux8_1:mux0|mux2_1:m2|o1~1        ; 1                 ; 0       ;
;      - alu_1b:eachbit[45].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[46].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[45]                                                            ;                   ;         ;
;      - alu_1b:eachbit[45].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
;      - alu_1b:eachbit[45].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
; A[46]                                                            ;                   ;         ;
;      - alu_1b:eachbit[46].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[46].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
; B[46]                                                            ;                   ;         ;
;      - alu_1b:eachbit[46].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[46].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
; A[47]                                                            ;                   ;         ;
;      - alu_1b:eachbit[47].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[48].alui|mux8_1:mux0|mux2_1:m2|o1~1        ; 1                 ; 0       ;
;      - alu_1b:eachbit[48].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[49].alui|add_sub:fulladder|adder:add0|o0~1 ; 1                 ; 0       ;
; B[47]                                                            ;                   ;         ;
;      - alu_1b:eachbit[47].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[47].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[48]                                                            ;                   ;         ;
;      - alu_1b:eachbit[48].alui|add_sub:fulladder|adder:add0|x1~0 ; 0                 ; 0       ;
;      - alu_1b:eachbit[48].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[48].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
;      - alu_1b:eachbit[49].alui|add_sub:fulladder|adder:add0|o0~1 ; 0                 ; 0       ;
; B[48]                                                            ;                   ;         ;
;      - alu_1b:eachbit[48].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[48].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
; A[49]                                                            ;                   ;         ;
;      - alu_1b:eachbit[49].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[49].alui|add_sub:fulladder|adder:add0|a2   ; 0                 ; 0       ;
;      - alu_1b:eachbit[49].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
; B[49]                                                            ;                   ;         ;
;      - alu_1b:eachbit[49].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[49].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[50]                                                            ;                   ;         ;
;      - alu_1b:eachbit[50].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[50].alui|mux8_1:mux0|mux2_1:m2|o1~1        ; 1                 ; 0       ;
;      - alu_1b:eachbit[50].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[51].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[50]                                                            ;                   ;         ;
;      - alu_1b:eachbit[50].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[50].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
; A[51]                                                            ;                   ;         ;
;      - alu_1b:eachbit[51].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[51].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
; B[51]                                                            ;                   ;         ;
;      - alu_1b:eachbit[51].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[51].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
; A[52]                                                            ;                   ;         ;
;      - alu_1b:eachbit[52].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[53].alui|mux8_1:mux0|mux2_1:m2|o1~1        ; 0                 ; 0       ;
;      - alu_1b:eachbit[53].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
;      - alu_1b:eachbit[54].alui|add_sub:fulladder|adder:add0|o0~1 ; 0                 ; 0       ;
; B[52]                                                            ;                   ;         ;
;      - alu_1b:eachbit[52].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[52].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
; A[53]                                                            ;                   ;         ;
;      - alu_1b:eachbit[53].alui|add_sub:fulladder|adder:add0|x1~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[53].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[53].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[54].alui|add_sub:fulladder|adder:add0|o0~1 ; 1                 ; 0       ;
; B[53]                                                            ;                   ;         ;
;      - alu_1b:eachbit[53].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
;      - alu_1b:eachbit[53].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
; A[54]                                                            ;                   ;         ;
;      - alu_1b:eachbit[54].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[54].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[54].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[54]                                                            ;                   ;         ;
;      - alu_1b:eachbit[54].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[54].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[55]                                                            ;                   ;         ;
;      - alu_1b:eachbit[55].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[55].alui|mux8_1:mux0|mux2_1:m2|o1~1        ; 1                 ; 0       ;
;      - alu_1b:eachbit[55].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[56].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[55]                                                            ;                   ;         ;
;      - alu_1b:eachbit[55].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[55].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
; A[56]                                                            ;                   ;         ;
;      - alu_1b:eachbit[56].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[56].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
; B[56]                                                            ;                   ;         ;
;      - alu_1b:eachbit[56].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[56].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[57]                                                            ;                   ;         ;
;      - alu_1b:eachbit[57].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[58].alui|mux8_1:mux0|mux2_1:m2|o1~1        ; 1                 ; 0       ;
;      - alu_1b:eachbit[58].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[59].alui|add_sub:fulladder|adder:add0|o0~1 ; 1                 ; 0       ;
; B[57]                                                            ;                   ;         ;
;      - alu_1b:eachbit[57].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - alu_1b:eachbit[57].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 0                 ; 0       ;
; A[58]                                                            ;                   ;         ;
;      - alu_1b:eachbit[58].alui|add_sub:fulladder|adder:add0|x1~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[58].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[58].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[59].alui|add_sub:fulladder|adder:add0|o0~1 ; 1                 ; 0       ;
; B[58]                                                            ;                   ;         ;
;      - alu_1b:eachbit[58].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[58].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
; A[59]                                                            ;                   ;         ;
;      - alu_1b:eachbit[59].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[59].alui|add_sub:fulladder|adder:add0|a2   ; 1                 ; 0       ;
;      - alu_1b:eachbit[59].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[59]                                                            ;                   ;         ;
;      - alu_1b:eachbit[59].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[59].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[60]                                                            ;                   ;         ;
;      - alu_1b:eachbit[60].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[60].alui|mux8_1:mux0|mux2_1:m2|o1~1        ; 1                 ; 0       ;
;      - alu_1b:eachbit[60].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[61].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[60]                                                            ;                   ;         ;
;      - alu_1b:eachbit[60].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - alu_1b:eachbit[60].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
; A[61]                                                            ;                   ;         ;
;      - alu_1b:eachbit[61].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[61].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[61]                                                            ;                   ;         ;
;      - alu_1b:eachbit[61].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[61].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
; A[62]                                                            ;                   ;         ;
;      - alu_1b:eachbit[62].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[63].alui|mux8_1:mux0|mux2_1:m2|o1~1        ; 1                 ; 0       ;
;      - x0                                                        ; 1                 ; 0       ;
;      - alu_1b:eachbit[63].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; B[62]                                                            ;                   ;         ;
;      - alu_1b:eachbit[62].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - alu_1b:eachbit[62].alui|add_sub:fulladder|mux2_1:m0|o1~0  ; 1                 ; 0       ;
;      - x0                                                        ; 1                 ; 0       ;
;      - alu_1b:eachbit[63].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
; A[63]                                                            ;                   ;         ;
;      - alu_1b:eachbit[63].alui|add_sub:fulladder|adder:add0|x1~0 ; 0                 ; 0       ;
;      - alu_1b:eachbit[63].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 0                 ; 0       ;
;      - x0                                                        ; 0                 ; 0       ;
;      - alu_1b:eachbit[63].alui|add_sub:fulladder|adder:add0|o0~0 ; 0                 ; 0       ;
; B[63]                                                            ;                   ;         ;
;      - alu_1b:eachbit[63].alui|add_sub:fulladder|adder:add0|x1~0 ; 1                 ; 0       ;
;      - alu_1b:eachbit[63].alui|mux8_1:mux0|mux2_1:m2|o1~0        ; 1                 ; 0       ;
;      - x0                                                        ; 1                 ; 0       ;
;      - alu_1b:eachbit[63].alui|add_sub:fulladder|adder:add0|o0~0 ; 1                 ; 0       ;
+------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 400 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 366 / 16,664 ( 2 % )    ;
; C2 interconnects             ; 148 / 155,012 ( < 1 % ) ;
; C4 interconnects             ; 530 / 72,600 ( < 1 % )  ;
; DQS bus muxes                ; 0 / 30 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )          ;
; Direct links                 ; 51 / 374,484 ( < 1 % )  ;
; Global clocks                ; 0 / 16 ( 0 % )          ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )          ;
; Local interconnects          ; 149 / 112,960 ( < 1 % ) ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 73 / 15,868 ( < 1 % )   ;
; R14/C12 interconnect drivers ; 373 / 27,256 ( 1 % )    ;
; R3 interconnects             ; 191 / 169,296 ( < 1 % ) ;
; R6 interconnects             ; 263 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 0 / 480 ( 0 % )         ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 199       ; 0            ; 0            ; 199       ; 199       ; 0            ; 68           ; 0            ; 0            ; 0            ; 0            ; 68           ; 0            ; 0            ; 0            ; 0            ; 68           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 199          ; 199          ; 199          ; 199          ; 199          ; 0         ; 199          ; 199          ; 0         ; 0         ; 199          ; 131          ; 199          ; 199          ; 199          ; 199          ; 131          ; 199          ; 199          ; 199          ; 199          ; 131          ; 199          ; 199          ; 199          ; 199          ; 199          ; 199          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; result[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[32]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[33]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[34]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[35]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[36]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[37]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[38]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[39]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[40]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[41]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[42]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[43]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[44]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[45]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[46]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[47]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[48]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[49]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[50]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[51]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[52]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[53]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[54]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[55]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[56]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[57]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[58]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[59]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[60]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[61]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[62]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; result[63]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; negative           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zero               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; overflow           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; carry_out          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cntrl[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cntrl[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cntrl[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[32]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[32]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[33]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[33]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[34]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[34]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[35]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[35]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[36]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[36]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[37]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[37]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[38]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[38]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[39]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[39]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[40]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[40]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[41]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[41]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[42]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[42]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[43]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[43]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[44]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[44]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[45]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[45]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[46]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[46]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[47]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[47]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[48]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[48]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[49]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[49]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[50]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[50]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[51]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[51]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[52]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[52]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[53]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[53]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[54]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[54]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[55]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[55]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[56]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[56]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[57]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[57]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[58]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[58]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[59]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[59]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[60]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[60]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[61]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[61]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[62]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[62]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[63]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[63]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "alu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 199 pins of 199 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Critical Warning (332012): Synopsys Design Constraints File file not found: 'alu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X67_Y0 to location X77_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.19 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file C:/Users/yongqw2/Desktop/Lab2/output_files/alu.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 2669 megabytes
    Info: Processing ended: Mon Oct 16 16:26:59 2017
    Info: Elapsed time: 00:00:35
    Info: Total CPU time (on all processors): 00:01:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/yongqw2/Desktop/Lab2/output_files/alu.fit.smsg.


