V4.3|#100|100|100|false|100.0|640|true|red|green|#126|#sim.lib.wires.FatWire|null|2|0|35|20|8|#sim.lib.wires.FatWire|null|8|0|17|24|8|#sim.lib.wires.FatWire|null|3|0|35|24|3|#sim.lib.wires.FatWire|null|14|0|47|10|16|#sim.lib.wires.FatWire|null|11|0|36|10|16|#sim.lib.wires.ThinWire|null|6|0|69|18|1|#sim.lib.wires.ThinWire|null|0|1|69|17|1|#sim.lib.wires.ThinWire|null|0|1|75|17|1|#sim.lib.wires.FatWire|null|0|11|67|12|8|#sim.lib.wires.FatWire|null|0|2|77|10|16|#sim.lib.wires.ThinWire|null|0|14|56|9|1|#sim.lib.wires.FatWire|null|16|0|61|10|16|#sim.lib.wires.FatWire|null|0|6|61|4|16|#sim.lib.wires.FatWire|null|0|2|58|20|8|#sim.lib.wires.FatWire|null|12|0|46|20|8|#sim.lib.wires.FatWire|null|0|13|58|7|8|#sim.lib.wires.FatWire|null|1|0|18|13|8|#sim.lib.wires.FatWire|null|1|0|20|13|8|#sim.lib.wires.FatWire|null|33|0|21|6|8|#sim.lib.wires.FatWire|null|0|7|21|6|8|#sim.lib.wires.FatWire|null|0|2|15|11|8|#sim.lib.wires.FatWire|null|0|2|19|11|8|#sim.lib.wires.FatWire|null|1|0|13|12|8|#sim.lib.wires.FatWire|null|0|1|16|12|8|#sim.lib.wires.FatWire|null|0|1|13|12|8|#sim.lib.wires.FatWire|null|0|1|14|12|8|#sim.lib.wires.FatWire|null|2|0|14|12|8|#sim.lib.wires.FatWire|null|6|0|11|24|8|#sim.lib.wires.FatWire|null|0|12|11|12|8|#sim.lib.wires.FatWire|null|2|0|11|12|8|#sim.lib.wires.FatWire|null|6|0|30|10|16|#sim.lib.wires.FatWire|null|6|0|25|24|8|#sim.lib.wires.FatWire|null|0|11|25|13|8|#sim.lib.wires.FatWire|null|3|0|32|20|8|#sim.lib.wires.FatWire|null|3|0|30|23|3|#sim.lib.wires.FatWire|null|0|8|30|15|3|#sim.lib.wires.FatWire|null|7|0|23|15|3|#sim.lib.wires.FatWire|null|0|1|20|6|8|#sim.lib.wires.FatWire|null|1|0|20|6|8|#sim.lib.wires.FatWire|null|7|0|11|7|8|#sim.lib.wires.FatWire|null|0|5|11|7|8|#sim.lib.wires.FatWire|null|1|0|62|22|8|#sim.lib.wires.FatWire|null|0|13|62|22|8|#sim.lib.wires.FatWire|null|1|0|62|35|8|#sim.lib.wires.FatWire|null|4|0|58|22|8|#sim.lib.wires.FatWire|null|5|0|67|34|8|#sim.lib.wires.ThinWire|null|0|5|72|17|1|#sim.lib.wires.ThinWire|null|0|19|78|3|1|#sim.lib.wires.ThinWire|null|0|5|28|3|1|#sim.lib.wires.ThinWire|null|6|0|72|22|1|#sim.lib.wires.ThinWire|null|0|5|40|16|1|#sim.lib.wires.ThinWire|null|26|0|14|36|1|#sim.lib.wires.ThinWire|null|0|5|51|16|1|#sim.lib.wires.ThinWire|null|11|0|40|21|1|#sim.lib.wires.ThinWire|null|0|15|40|21|1|#sim.lib.wires.ThinWire|null|27|0|14|37|1|#sim.lib.wires.ThinWire|null|24|0|41|26|1|#sim.lib.wires.ThinWire|null|0|11|41|26|1|#sim.lib.wires.ThinWire|null|0|18|22|20|1|#sim.lib.wires.ThinWire|null|8|0|14|38|1|#sim.lib.wires.ThinWire|null|28|0|14|40|1|#sim.lib.wires.ThinWire|null|0|11|42|29|1|#sim.lib.wires.ThinWire|null|31|0|42|29|1|#sim.lib.wires.ThinWire|null|0|1|73|28|1|#sim.lib.wires.ThinWire|null|36|0|14|41|1|#sim.lib.wires.ThinWire|null|0|5|77|37|1|#sim.lib.wires.ThinWire|null|18|0|38|23|1|#sim.lib.wires.FatWire|null|0|1|33|23|3|#sim.lib.wires.ThinWire|null|63|0|14|42|1|#sim.lib.wires.ThinWire|null|8|0|57|31|1|#sim.lib.wires.ThinWire|null|10|0|33|33|1|#sim.lib.wires.ThinWire|null|0|3|49|31|1|#sim.lib.wires.ThinWire|null|2|0|49|31|1|#sim.lib.wires.ThinWire|null|1|0|50|32|1|#sim.lib.wires.ThinWire|null|0|9|50|32|1|#sim.lib.wires.FatWire|null|0|5|31|24|8|#sim.lib.wires.ThinWire|null|0|2|31|33|1|#sim.lib.wires.ThinWire|null|12|0|31|35|1|#sim.lib.wires.FatWire|null|0|12|58|24|8|#sim.lib.wires.FatWire|null|5|0|58|24|8|#sim.lib.wires.FatWire|null|14|0|58|41|8|#sim.lib.wires.FatWire|null|1|0|57|36|8|#sim.lib.wires.FatWire|null|0|5|58|36|8|#sim.lib.wires.FatWire|null|2|0|57|40|8|#sim.lib.wires.FatWire|null|0|7|59|33|8|#sim.lib.wires.FatWire|null|4|0|59|33|8|#sim.lib.wires.ThinWire|null|46|0|32|3|1|#sim.lib.wires.ThinWire|null|33|0|38|28|1|#sim.lib.wires.FatWire|null|2|0|33|24|3|#sim.lib.wires.FatWire|null|0|5|33|24|3|#sim.lib.wires.ThinWire|null|0|2|35|28|1|#sim.lib.wires.ThinWire|null|16|0|35|30|1|#sim.lib.wires.Fat2FatSplitter|null|3|3|45|10|90|true|16|0|7|#sim.lib.wires.Fat2FatSplitter|null|3|3|34|10|90|true|16|8|15|#sim.lib.wires.Fat2AnyThinSplitter|null|3|3|36|20|270|false|8|0|0|#sim.lib.wires.Fat2FatSplitter|null|3|3|58|3|180|false|16|0|7|#sim.lib.wires.Fat2FatSplitter|null|3|3|24|10|90|true|16|0|7|#sim.lib.wires.Fat2FatSplitter|null|3|3|31|20|270|false|8|0|2|#sim.lib.memory.Ram|null|10|7|67|10|<WORKSPACE>counter_program.mem|16|256|1.0|1.0|2.0|3.0|#sim.lib.memory.Register|null|10|7|67|34|1.0|8|Register|00000011|03|false|#sim.lib.others.Multiplexer|null|4|6|63|31|0|false|2|8|1.0|#sim.lib.others.Multiplexer|null|4|6|63|20|0|true|2|8|1.0|#sim.lib.sorces.Constant|null|6|4|72|18|90|false|true|#sim.lib.memory.Register|null|10|7|41|13|1.0|8|ADDR|00010000|10|false|#sim.lib.memory.Register|null|10|7|30|13|1.0|8|OP CODE|00000001|01|false|#sim.lib.others.Multiplexer|null|12|4|11|13|270|false|8|8|1.0|#sim.lib.memory.Register|null|10|7|12|17|1.0|8|Register|00000010|02|false|#sim.lib.others.Multiplexer|null|4|6|54|3|180|false|2|8|1.0|#sim.lib.functions.Add|null|6|4|16|7|1.0|8|false|#sim.lib.sorces.BusConstant|null|5|4|13|7|270|false|0|8|#sim.lib.others.TristateBuffer|null|4|3|26|8|0|false|0.0|16|#sim.lib.functions.Increment|null|3|4|55|36|1.0|8|#sim.lib.gates.GateAND|null|4|6|70|22|90|false|0.5|2|true|00|#sim.lib.functions.EqualTo|null|2|4|37|24|1.0|3|4|#sim.lib.sorces.Clock|null|4|4|6|37|0|false|10.0|#sim.lib.others.PulseGenerator|null|4|8|10|35|10|6|1.0|010000000000111111000000010000000000010000000001110000000001|#sim.lib.gates.GateOR|null|6|4|43|32|0|false|1.0|2|false|00|#sim.lib.gates.GateAND|null|6|4|51|29|0|false|1.0|3|false|000|#sim.lib.functions.EqualTo|null|2|4|30|29|1.0|8|0|#sim.lib.functions.EqualTo|null|2|4|32|29|1.0|3|6|#sim.lib.outputs.BusLed|null|4|2|59|10|90|false|16|#sim.lib.outputs.BusLed|null|3|2|20|4|270|false|8|#sim.lib.outputs.BusLed|null|3|2|43|11|0|false|8|#sim.lib.gates.GateNOT|null|4|2|28|2|180|true|1.0|#sim.lib.outputs.BusLed|null|3|2|32|11|0|false|8|#sim.lib.functions.GreaterOrEqualThan|null|2|4|34|24|1.0|3|6|#