
---
title: '牙膏踩爆  Intel 5nm 工艺曝光：直逼 IBM 2nm'
categories: 
 - 新媒体
 - cnBeta
 - 最新
headimg: 'https://static.cnbetacdn.com/article/2021/0714/c3593bf4106eebf.jpg'
author: cnBeta
comments: false
date: Wed, 14 Jul 2021 07:58:07 GMT
thumbnail: 'https://static.cnbetacdn.com/article/2021/0714/c3593bf4106eebf.jpg'
---

<div>   
作为半导体工业中的核心，芯片制造是最关键也是最难的，进入 10nm 节点之后全球现在也就是台积电 、Intel、 三星三家公司选择继续玩下去。表面来看 Intel 的进度是最慢的，然而其他两家的工艺“水分”也不小，三星的 3nm 工艺密度才跟 Intel 的 7nm 差不多。<br>
 <p style="text-align: left;">Digitimes 日前发表了研究报告，<strong>分析了<a data-link="1" href="https://c.duomai.com/track.php?site_id=242986&euid=&t=https://samsung.jd.com/" target="_blank">三星</a>、台积电 、Intel 及 IBM 四家的半导体工艺密度问题，对比了 10nm、7nm、5nm、3nm 及 2nm 的情况。</strong></p><p style="text-align:center"><img src="https://static.cnbetacdn.com/article/2021/0714/c3593bf4106eebf.jpg" referrerpolicy="no-referrer"></p><p style="text-align: left;">在 10nm 节点，三星的晶体管密度只有 0.52 亿 /mm2， 台积电是 0.53 亿 /mm2，Intel 已经达到了 1.06 亿 /mm2， 密度高出一倍左右。</p><p style="text-align: left;">7nm 节点，三星的工艺密度是 0.95 亿 /mm2， 台积电是 0.97 亿 /mm2，Intel 的 7nm 则是 1.8 亿 /mm2， 依然高出 80% 以上。</p><p style="text-align: left;">再往后的 5nm 节点上，三星实现了 1.27 亿 /mm2 的密度，台积电达到了 1.73 亿 /mm2，Intel 的目标是 3 亿 /mm2， 三星与其他两家的差距愈发拉大。</p><p style="text-align: left;"><strong>到了 3nm 节点，台积电的晶体管密度大约是 2.9 亿 /mm2， 三星只有 1.7 亿 /mm2，Intel 的目标是 5.2 亿 /mm2。</strong></p><p style="text-align: left;">2nm 节点没多少数据 ，IBM 之前联合三星等公司发布的 2nm 工艺密度大约是 3.33 亿 /mm2， 台积电的的目标是 4.9 亿 /mm2。</p><p style="text-align: left;">以上数据其实不能 100% 反映各家的技术水平，还要考虑到性能、功耗、成本的差距，但就摩尔定律关注的密度来看 ，Intel 在这方面基本还是按照之前的规范走的，三星、台积电工艺宣传注水也不是什么新闻了。</p><p style="text-align: left;">当然，三星这方面的浮夸可能更多一些 ，3nm 节点的密度也不过是 Intel 的 7nm 水平 ，Intel 的 5nm 工艺都能够直逼 IBM 2nm 水平，不知道这该说 Intel 太老实还是其他公司太滑头呢？</p>   
</div>
            