
`timescale 1ns / 1ps

module 8X1_MUX_tb ();

reg I0,I1,I2,I3,I4,I5,I6,I7 ;
reg [2:0] S ;
wire reg Y ;

#instantiation 
8x1_Mux DUT ( .IO(IO) , .I1(I1) , .I2(I2) , .I3(I3) , .I4(I4) , .I5(I5) , .I6(I6) , .I7(I7) ) ;

initial
begin
I0 = 0; 
I1 = 0; 
I2 = 0;
I3 = 0;
I4 = 0;
I5 = 0;
I6 = 0;
I7 = 0;
S = 0;
end

#150 ;

initial 
begin
I0 = 0; 
I1 = 1; 
I2 = 1;
I3 = 0;
I4 = 0;
I5 = 1;
I6 = 0;
I7 = 1;
S = 5;
end

#100 ;

endmodule
