---
layout: post
title: 源码开放学ARM - UART 控制器 - 串口时序图
---

## 串口时序图
	Timing:
		空闲状态 high-level
		起始位 start bit - 1 bit
		数据位 data bit - 8bit
			奇偶校验 odd/even Parity (无)
		停止位 stop bit - 1 bit

<br> <br> 
<div> <a href="chp5-2.html">上一节</a> &nbsp;&nbsp; | &nbsp;&nbsp; <a href="chp5-4.html">下一节</a> </div> <br> <br>