TimeQuest Timing Analyzer report for testbench
Wed Apr 10 11:20:17 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width: 'in_clk'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width: 'in_clk'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width: 'in_clk'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Board Trace Model Assignments
 47. Input Transition Times
 48. Signal Integrity Metrics (Slow 1200mv 0c Model)
 49. Signal Integrity Metrics (Slow 1200mv 85c Model)
 50. Signal Integrity Metrics (Fast 1200mv 0c Model)
 51. Clock Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; testbench                                          ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX22CF19C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; in_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { in_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; in_clk ; -3.000 ; -29.000                         ;
+--------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'in_clk'                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; in_clk ; Rise       ; in_clk                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; enARdFF_2:regWrite_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_lsb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_msb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:1:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:2:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:3:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:4:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:5:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:6:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_lsb|int_q      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_msb|int_q      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:2:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:3:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:4:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_lsb|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_msb|int_q    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; enARdFF_2:regWrite_FF|int_q                      ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_lsb|int_q    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:1:dff|int_q   ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:4:dff|int_q    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_lsb|int_q       ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:2:dff|int_q    ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:3:dff|int_q    ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:2:dff|int_q   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:3:dff|int_q   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:5:dff|int_q   ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:6:dff|int_q   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_lsb|int_q      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_msb|int_q      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:4:dff|int_q   ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; in_clk~input|o                                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; in_clk~inputclkctrl|inclk[0]                     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; in_clk~inputclkctrl|outclk                       ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|dff_msb|int_q|clk                      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|dff_lsb|int_q|clk                      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:1:dff|int_q|clk                     ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; regWrite_FF|int_q|clk                            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:2:dff|int_q|clk                      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:3:dff|int_q|clk                      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:4:dff|int_q|clk                      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|dff_lsb|int_q|clk                         ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:5:dff|int_q|clk                   ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:3:dff|int_q|clk                   ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:2:dff|int_q|clk                     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:3:dff|int_q|clk                     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:5:dff|int_q|clk                     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:1:dff|int_q|clk                      ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:1:dff|int_q|clk                   ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:4:dff|int_q|clk                   ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:6:dff|int_q|clk                   ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:5:dff|int_q|clk                      ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:6:dff|int_q|clk                      ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|dff_msb|int_q|clk                         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:6:dff|int_q|clk                     ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|dff_lsb|int_q|clk                        ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|dff_msb|int_q|clk                        ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:2:dff|int_q|clk                   ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:4:dff|int_q|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; memToReg_FF|int_q|clk                            ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:4:dff|int_q   ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_msb|int_q      ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:6:dff|int_q   ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_lsb|int_q      ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:2:dff|int_q   ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:3:dff|int_q   ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:5:dff|int_q   ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; 1.463  ; 1.896  ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; 1.438  ; 1.872  ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; 1.347  ; 1.770  ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; 1.116  ; 1.548  ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; 1.356  ; 1.785  ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; 1.463  ; 1.896  ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; 1.324  ; 1.753  ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; 1.311  ; 1.733  ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; -0.820 ; -0.630 ; Rise       ; in_clk          ;
; in_dataMem[*]    ; in_clk     ; 1.542  ; 1.989  ; Rise       ; in_clk          ;
;  in_dataMem[0]   ; in_clk     ; 1.105  ; 1.538  ; Rise       ; in_clk          ;
;  in_dataMem[1]   ; in_clk     ; 1.308  ; 1.728  ; Rise       ; in_clk          ;
;  in_dataMem[2]   ; in_clk     ; 1.486  ; 1.917  ; Rise       ; in_clk          ;
;  in_dataMem[3]   ; in_clk     ; 1.320  ; 1.742  ; Rise       ; in_clk          ;
;  in_dataMem[4]   ; in_clk     ; 1.542  ; 1.989  ; Rise       ; in_clk          ;
;  in_dataMem[5]   ; in_clk     ; 1.301  ; 1.720  ; Rise       ; in_clk          ;
;  in_dataMem[6]   ; in_clk     ; 1.100  ; 1.532  ; Rise       ; in_clk          ;
;  in_dataMem[7]   ; in_clk     ; 1.144  ; 1.576  ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; 1.571  ; 2.000  ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; 1.443  ; 1.855  ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; 1.527  ; 1.955  ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; 1.312  ; 1.734  ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; 1.482  ; 1.915  ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; 1.297  ; 1.727  ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; 1.313  ; 1.743  ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; 1.318  ; 1.746  ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; 1.465  ; 1.898  ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; 1.483  ; 1.917  ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; 1.527  ; 1.955  ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; 1.106  ; 0.916  ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; -1.053 ; -1.476 ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; -0.956 ; -1.359 ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; -0.739 ; -1.148 ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; -0.965 ; -1.374 ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; -1.078 ; -1.501 ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; -0.933 ; -1.342 ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; -0.919 ; -1.321 ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; 1.106  ; 0.916  ; Rise       ; in_clk          ;
; in_dataMem[*]    ; in_clk     ; -0.723 ; -1.132 ; Rise       ; in_clk          ;
;  in_dataMem[0]   ; in_clk     ; -0.727 ; -1.137 ; Rise       ; in_clk          ;
;  in_dataMem[1]   ; in_clk     ; -0.916 ; -1.317 ; Rise       ; in_clk          ;
;  in_dataMem[2]   ; in_clk     ; -1.100 ; -1.520 ; Rise       ; in_clk          ;
;  in_dataMem[3]   ; in_clk     ; -0.929 ; -1.331 ; Rise       ; in_clk          ;
;  in_dataMem[4]   ; in_clk     ; -1.160 ; -1.593 ; Rise       ; in_clk          ;
;  in_dataMem[5]   ; in_clk     ; -0.911 ; -1.310 ; Rise       ; in_clk          ;
;  in_dataMem[6]   ; in_clk     ; -0.723 ; -1.132 ; Rise       ; in_clk          ;
;  in_dataMem[7]   ; in_clk     ; -0.767 ; -1.176 ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; -1.177 ; -1.583 ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; -1.058 ; -1.460 ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; -0.906 ; -1.316 ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; -0.921 ; -1.323 ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; -1.097 ; -1.520 ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; -0.906 ; -1.316 ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; -0.923 ; -1.332 ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; -0.927 ; -1.335 ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; -1.081 ; -1.504 ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; -1.099 ; -1.522 ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; -1.141 ; -1.559 ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; out_dataMem[*]   ; in_clk     ; 6.817 ; 6.791 ; Rise       ; in_clk          ;
;  out_dataMem[0]  ; in_clk     ; 5.816 ; 5.782 ; Rise       ; in_clk          ;
;  out_dataMem[1]  ; in_clk     ; 5.872 ; 5.791 ; Rise       ; in_clk          ;
;  out_dataMem[2]  ; in_clk     ; 6.817 ; 6.791 ; Rise       ; in_clk          ;
;  out_dataMem[3]  ; in_clk     ; 5.906 ; 5.827 ; Rise       ; in_clk          ;
;  out_dataMem[4]  ; in_clk     ; 5.642 ; 5.576 ; Rise       ; in_clk          ;
;  out_dataMem[5]  ; in_clk     ; 5.888 ; 5.809 ; Rise       ; in_clk          ;
;  out_dataMem[6]  ; in_clk     ; 5.638 ; 5.572 ; Rise       ; in_clk          ;
;  out_dataMem[7]  ; in_clk     ; 5.830 ; 5.796 ; Rise       ; in_clk          ;
; out_memToReg     ; in_clk     ; 5.779 ; 5.691 ; Rise       ; in_clk          ;
; out_regWrite     ; in_clk     ; 5.869 ; 5.789 ; Rise       ; in_clk          ;
; out_resALU[*]    ; in_clk     ; 6.078 ; 5.998 ; Rise       ; in_clk          ;
;  out_resALU[0]   ; in_clk     ; 5.951 ; 5.868 ; Rise       ; in_clk          ;
;  out_resALU[1]   ; in_clk     ; 6.078 ; 5.998 ; Rise       ; in_clk          ;
;  out_resALU[2]   ; in_clk     ; 5.765 ; 5.688 ; Rise       ; in_clk          ;
;  out_resALU[3]   ; in_clk     ; 5.900 ; 5.820 ; Rise       ; in_clk          ;
;  out_resALU[4]   ; in_clk     ; 5.800 ; 5.726 ; Rise       ; in_clk          ;
;  out_resALU[5]   ; in_clk     ; 5.900 ; 5.818 ; Rise       ; in_clk          ;
;  out_resALU[6]   ; in_clk     ; 5.888 ; 5.807 ; Rise       ; in_clk          ;
;  out_resALU[7]   ; in_clk     ; 5.926 ; 5.843 ; Rise       ; in_clk          ;
; out_writeReg[*]  ; in_clk     ; 6.127 ; 6.054 ; Rise       ; in_clk          ;
;  out_writeReg[0] ; in_clk     ; 5.807 ; 5.730 ; Rise       ; in_clk          ;
;  out_writeReg[1] ; in_clk     ; 5.918 ; 5.837 ; Rise       ; in_clk          ;
;  out_writeReg[2] ; in_clk     ; 5.808 ; 5.774 ; Rise       ; in_clk          ;
;  out_writeReg[3] ; in_clk     ; 6.127 ; 6.054 ; Rise       ; in_clk          ;
;  out_writeReg[4] ; in_clk     ; 5.891 ; 5.810 ; Rise       ; in_clk          ;
;  out_writeReg[5] ; in_clk     ; 5.929 ; 5.849 ; Rise       ; in_clk          ;
;  out_writeReg[6] ; in_clk     ; 5.910 ; 5.829 ; Rise       ; in_clk          ;
;  out_writeReg[7] ; in_clk     ; 5.896 ; 5.820 ; Rise       ; in_clk          ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; out_dataMem[*]   ; in_clk     ; 5.451 ; 5.383 ; Rise       ; in_clk          ;
;  out_dataMem[0]  ; in_clk     ; 5.628 ; 5.592 ; Rise       ; in_clk          ;
;  out_dataMem[1]  ; in_clk     ; 5.685 ; 5.603 ; Rise       ; in_clk          ;
;  out_dataMem[2]  ; in_clk     ; 6.622 ; 6.595 ; Rise       ; in_clk          ;
;  out_dataMem[3]  ; in_clk     ; 5.719 ; 5.638 ; Rise       ; in_clk          ;
;  out_dataMem[4]  ; in_clk     ; 5.455 ; 5.387 ; Rise       ; in_clk          ;
;  out_dataMem[5]  ; in_clk     ; 5.701 ; 5.620 ; Rise       ; in_clk          ;
;  out_dataMem[6]  ; in_clk     ; 5.451 ; 5.383 ; Rise       ; in_clk          ;
;  out_dataMem[7]  ; in_clk     ; 5.643 ; 5.607 ; Rise       ; in_clk          ;
; out_memToReg     ; in_clk     ; 5.587 ; 5.499 ; Rise       ; in_clk          ;
; out_regWrite     ; in_clk     ; 5.682 ; 5.601 ; Rise       ; in_clk          ;
; out_resALU[*]    ; in_clk     ; 5.578 ; 5.500 ; Rise       ; in_clk          ;
;  out_resALU[0]   ; in_clk     ; 5.763 ; 5.679 ; Rise       ; in_clk          ;
;  out_resALU[1]   ; in_clk     ; 5.882 ; 5.801 ; Rise       ; in_clk          ;
;  out_resALU[2]   ; in_clk     ; 5.578 ; 5.500 ; Rise       ; in_clk          ;
;  out_resALU[3]   ; in_clk     ; 5.713 ; 5.631 ; Rise       ; in_clk          ;
;  out_resALU[4]   ; in_clk     ; 5.612 ; 5.537 ; Rise       ; in_clk          ;
;  out_resALU[5]   ; in_clk     ; 5.713 ; 5.630 ; Rise       ; in_clk          ;
;  out_resALU[6]   ; in_clk     ; 5.701 ; 5.619 ; Rise       ; in_clk          ;
;  out_resALU[7]   ; in_clk     ; 5.739 ; 5.655 ; Rise       ; in_clk          ;
; out_writeReg[*]  ; in_clk     ; 5.620 ; 5.542 ; Rise       ; in_clk          ;
;  out_writeReg[0] ; in_clk     ; 5.620 ; 5.542 ; Rise       ; in_clk          ;
;  out_writeReg[1] ; in_clk     ; 5.731 ; 5.649 ; Rise       ; in_clk          ;
;  out_writeReg[2] ; in_clk     ; 5.621 ; 5.585 ; Rise       ; in_clk          ;
;  out_writeReg[3] ; in_clk     ; 5.929 ; 5.855 ; Rise       ; in_clk          ;
;  out_writeReg[4] ; in_clk     ; 5.705 ; 5.623 ; Rise       ; in_clk          ;
;  out_writeReg[5] ; in_clk     ; 5.741 ; 5.660 ; Rise       ; in_clk          ;
;  out_writeReg[6] ; in_clk     ; 5.723 ; 5.640 ; Rise       ; in_clk          ;
;  out_writeReg[7] ; in_clk     ; 5.708 ; 5.631 ; Rise       ; in_clk          ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; in_clk ; -3.000 ; -29.000                        ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'in_clk'                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; in_clk ; Rise       ; in_clk                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; enARdFF_2:regWrite_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_lsb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_msb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:1:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:2:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:3:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:4:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:5:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:6:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_lsb|int_q      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_msb|int_q      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:2:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:3:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:4:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_lsb|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; enARdFF_2:regWrite_FF|int_q                      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_msb|int_q    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:1:dff|int_q   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:3:dff|int_q    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_lsb|int_q       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_lsb|int_q    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:2:dff|int_q    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:4:dff|int_q    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:2:dff|int_q   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:5:dff|int_q   ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:3:dff|int_q   ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_lsb|int_q      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_msb|int_q      ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:6:dff|int_q   ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:4:dff|int_q   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; in_clk~input|o                                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; in_clk~inputclkctrl|inclk[0]                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; in_clk~inputclkctrl|outclk                       ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:4:dff|int_q   ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:5:dff|int_q|clk                   ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|dff_msb|int_q|clk                      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:1:dff|int_q|clk                     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; regWrite_FF|int_q|clk                            ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:3:dff|int_q|clk                      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|dff_lsb|int_q|clk                         ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:6:dff|int_q   ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|dff_lsb|int_q|clk                      ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:2:dff|int_q|clk                      ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:4:dff|int_q|clk                      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:3:dff|int_q|clk                   ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:2:dff|int_q|clk                     ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:5:dff|int_q|clk                     ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:1:dff|int_q|clk                      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:5:dff|int_q|clk                      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:6:dff|int_q|clk                      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:1:dff|int_q|clk                   ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:4:dff|int_q|clk                   ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:6:dff|int_q|clk                   ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:3:dff|int_q|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|dff_msb|int_q|clk                         ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_lsb|int_q      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_msb|int_q      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:2:dff|int_q|clk                   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|dff_lsb|int_q|clk                        ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|dff_msb|int_q|clk                        ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:2:dff|int_q   ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:3:dff|int_q   ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:5:dff|int_q   ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:4:dff|int_q    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:6:dff|int_q|clk                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_lsb|int_q    ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; 1.226  ; 1.576  ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; 1.204  ; 1.555  ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; 1.125  ; 1.462  ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; 0.923  ; 1.264  ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; 1.136  ; 1.474  ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; 1.226  ; 1.576  ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; 1.105  ; 1.443  ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; 1.083  ; 1.424  ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; -0.717 ; -0.539 ; Rise       ; in_clk          ;
; in_dataMem[*]    ; in_clk     ; 1.310  ; 1.665  ; Rise       ; in_clk          ;
;  in_dataMem[0]   ; in_clk     ; 0.910  ; 1.252  ; Rise       ; in_clk          ;
;  in_dataMem[1]   ; in_clk     ; 1.079  ; 1.420  ; Rise       ; in_clk          ;
;  in_dataMem[2]   ; in_clk     ; 1.245  ; 1.597  ; Rise       ; in_clk          ;
;  in_dataMem[3]   ; in_clk     ; 1.098  ; 1.434  ; Rise       ; in_clk          ;
;  in_dataMem[4]   ; in_clk     ; 1.310  ; 1.665  ; Rise       ; in_clk          ;
;  in_dataMem[5]   ; in_clk     ; 1.080  ; 1.415  ; Rise       ; in_clk          ;
;  in_dataMem[6]   ; in_clk     ; 0.906  ; 1.247  ; Rise       ; in_clk          ;
;  in_dataMem[7]   ; in_clk     ; 0.950  ; 1.291  ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; 1.342  ; 1.666  ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; 1.201  ; 1.542  ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; 1.282  ; 1.635  ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; 1.086  ; 1.426  ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; 1.247  ; 1.597  ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; 1.078  ; 1.417  ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; 1.096  ; 1.434  ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; 1.099  ; 1.437  ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; 1.231  ; 1.581  ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; 1.250  ; 1.600  ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; 1.282  ; 1.635  ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; 0.974  ; 0.797  ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; -0.863 ; -1.204 ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; -0.779 ; -1.102 ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; -0.586 ; -0.913 ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; -0.789 ; -1.114 ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; -0.885 ; -1.227 ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; -0.758 ; -1.082 ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; -0.737 ; -1.064 ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; 0.974  ; 0.797  ; Rise       ; in_clk          ;
; in_dataMem[*]    ; in_clk     ; -0.569 ; -0.896 ; Rise       ; in_clk          ;
;  in_dataMem[0]   ; in_clk     ; -0.571 ; -0.899 ; Rise       ; in_clk          ;
;  in_dataMem[1]   ; in_clk     ; -0.733 ; -1.060 ; Rise       ; in_clk          ;
;  in_dataMem[2]   ; in_clk     ; -0.903 ; -1.247 ; Rise       ; in_clk          ;
;  in_dataMem[3]   ; in_clk     ; -0.751 ; -1.074 ; Rise       ; in_clk          ;
;  in_dataMem[4]   ; in_clk     ; -0.970 ; -1.316 ; Rise       ; in_clk          ;
;  in_dataMem[5]   ; in_clk     ; -0.734 ; -1.056 ; Rise       ; in_clk          ;
;  in_dataMem[6]   ; in_clk     ; -0.569 ; -0.896 ; Rise       ; in_clk          ;
;  in_dataMem[7]   ; in_clk     ; -0.613 ; -0.940 ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; -0.989 ; -1.299 ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; -0.861 ; -1.194 ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; -0.732 ; -1.057 ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; -0.739 ; -1.066 ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; -0.906 ; -1.247 ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; -0.732 ; -1.057 ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; -0.749 ; -1.074 ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; -0.751 ; -1.076 ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; -0.889 ; -1.231 ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; -0.908 ; -1.250 ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; -0.940 ; -1.284 ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; out_dataMem[*]   ; in_clk     ; 6.056 ; 6.017 ; Rise       ; in_clk          ;
;  out_dataMem[0]  ; in_clk     ; 5.205 ; 5.139 ; Rise       ; in_clk          ;
;  out_dataMem[1]  ; in_clk     ; 5.261 ; 5.154 ; Rise       ; in_clk          ;
;  out_dataMem[2]  ; in_clk     ; 6.056 ; 6.017 ; Rise       ; in_clk          ;
;  out_dataMem[3]  ; in_clk     ; 5.295 ; 5.189 ; Rise       ; in_clk          ;
;  out_dataMem[4]  ; in_clk     ; 5.018 ; 4.967 ; Rise       ; in_clk          ;
;  out_dataMem[5]  ; in_clk     ; 5.277 ; 5.171 ; Rise       ; in_clk          ;
;  out_dataMem[6]  ; in_clk     ; 5.014 ; 4.963 ; Rise       ; in_clk          ;
;  out_dataMem[7]  ; in_clk     ; 5.218 ; 5.152 ; Rise       ; in_clk          ;
; out_memToReg     ; in_clk     ; 5.149 ; 5.069 ; Rise       ; in_clk          ;
; out_regWrite     ; in_clk     ; 5.259 ; 5.151 ; Rise       ; in_clk          ;
; out_resALU[*]    ; in_clk     ; 5.454 ; 5.339 ; Rise       ; in_clk          ;
;  out_resALU[0]   ; in_clk     ; 5.341 ; 5.230 ; Rise       ; in_clk          ;
;  out_resALU[1]   ; in_clk     ; 5.454 ; 5.339 ; Rise       ; in_clk          ;
;  out_resALU[2]   ; in_clk     ; 5.136 ; 5.065 ; Rise       ; in_clk          ;
;  out_resALU[3]   ; in_clk     ; 5.290 ; 5.182 ; Rise       ; in_clk          ;
;  out_resALU[4]   ; in_clk     ; 5.169 ; 5.100 ; Rise       ; in_clk          ;
;  out_resALU[5]   ; in_clk     ; 5.289 ; 5.181 ; Rise       ; in_clk          ;
;  out_resALU[6]   ; in_clk     ; 5.277 ; 5.169 ; Rise       ; in_clk          ;
;  out_resALU[7]   ; in_clk     ; 5.315 ; 5.205 ; Rise       ; in_clk          ;
; out_writeReg[*]  ; in_clk     ; 5.501 ; 5.389 ; Rise       ; in_clk          ;
;  out_writeReg[0] ; in_clk     ; 5.178 ; 5.107 ; Rise       ; in_clk          ;
;  out_writeReg[1] ; in_clk     ; 5.306 ; 5.200 ; Rise       ; in_clk          ;
;  out_writeReg[2] ; in_clk     ; 5.195 ; 5.129 ; Rise       ; in_clk          ;
;  out_writeReg[3] ; in_clk     ; 5.501 ; 5.389 ; Rise       ; in_clk          ;
;  out_writeReg[4] ; in_clk     ; 5.281 ; 5.174 ; Rise       ; in_clk          ;
;  out_writeReg[5] ; in_clk     ; 5.315 ; 5.208 ; Rise       ; in_clk          ;
;  out_writeReg[6] ; in_clk     ; 5.299 ; 5.191 ; Rise       ; in_clk          ;
;  out_writeReg[7] ; in_clk     ; 5.284 ; 5.181 ; Rise       ; in_clk          ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; out_dataMem[*]   ; in_clk     ; 4.848 ; 4.797 ; Rise       ; in_clk          ;
;  out_dataMem[0]  ; in_clk     ; 5.038 ; 4.972 ; Rise       ; in_clk          ;
;  out_dataMem[1]  ; in_clk     ; 5.092 ; 4.986 ; Rise       ; in_clk          ;
;  out_dataMem[2]  ; in_clk     ; 5.880 ; 5.841 ; Rise       ; in_clk          ;
;  out_dataMem[3]  ; in_clk     ; 5.126 ; 5.020 ; Rise       ; in_clk          ;
;  out_dataMem[4]  ; in_clk     ; 4.853 ; 4.802 ; Rise       ; in_clk          ;
;  out_dataMem[5]  ; in_clk     ; 5.108 ; 5.002 ; Rise       ; in_clk          ;
;  out_dataMem[6]  ; in_clk     ; 4.848 ; 4.797 ; Rise       ; in_clk          ;
;  out_dataMem[7]  ; in_clk     ; 5.052 ; 4.986 ; Rise       ; in_clk          ;
; out_memToReg     ; in_clk     ; 4.978 ; 4.898 ; Rise       ; in_clk          ;
; out_regWrite     ; in_clk     ; 5.090 ; 4.983 ; Rise       ; in_clk          ;
; out_resALU[*]    ; in_clk     ; 4.967 ; 4.897 ; Rise       ; in_clk          ;
;  out_resALU[0]   ; in_clk     ; 5.171 ; 5.059 ; Rise       ; in_clk          ;
;  out_resALU[1]   ; in_clk     ; 5.276 ; 5.161 ; Rise       ; in_clk          ;
;  out_resALU[2]   ; in_clk     ; 4.967 ; 4.897 ; Rise       ; in_clk          ;
;  out_resALU[3]   ; in_clk     ; 5.120 ; 5.012 ; Rise       ; in_clk          ;
;  out_resALU[4]   ; in_clk     ; 4.999 ; 4.929 ; Rise       ; in_clk          ;
;  out_resALU[5]   ; in_clk     ; 5.119 ; 5.011 ; Rise       ; in_clk          ;
;  out_resALU[6]   ; in_clk     ; 5.107 ; 4.999 ; Rise       ; in_clk          ;
;  out_resALU[7]   ; in_clk     ; 5.146 ; 5.035 ; Rise       ; in_clk          ;
; out_writeReg[*]  ; in_clk     ; 5.008 ; 4.938 ; Rise       ; in_clk          ;
;  out_writeReg[0] ; in_clk     ; 5.008 ; 4.938 ; Rise       ; in_clk          ;
;  out_writeReg[1] ; in_clk     ; 5.138 ; 5.031 ; Rise       ; in_clk          ;
;  out_writeReg[2] ; in_clk     ; 5.029 ; 4.963 ; Rise       ; in_clk          ;
;  out_writeReg[3] ; in_clk     ; 5.322 ; 5.210 ; Rise       ; in_clk          ;
;  out_writeReg[4] ; in_clk     ; 5.112 ; 5.006 ; Rise       ; in_clk          ;
;  out_writeReg[5] ; in_clk     ; 5.144 ; 5.038 ; Rise       ; in_clk          ;
;  out_writeReg[6] ; in_clk     ; 5.130 ; 5.022 ; Rise       ; in_clk          ;
;  out_writeReg[7] ; in_clk     ; 5.114 ; 5.010 ; Rise       ; in_clk          ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; in_clk ; -3.000 ; -29.691                        ;
+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'in_clk'                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; in_clk ; Rise       ; in_clk                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; enARdFF_2:regWrite_FF|int_q                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_lsb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_msb|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:1:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:2:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:3:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:4:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:5:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:6:dff|int_q   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_lsb|int_q      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_msb|int_q      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:2:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:3:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:4:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_lsb|int_q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; enARdFF_2:regWrite_FF|int_q                      ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:1:dff|int_q   ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:3:dff|int_q    ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:4:dff|int_q    ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_lsb|int_q       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:5:dff|int_q ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_lsb|int_q    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:dff_msb|int_q    ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:2:dff|int_q    ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:2:dff|int_q   ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:3:dff|int_q   ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:5:dff|int_q   ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_lsb|int_q      ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:dff_msb|int_q       ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_msb|int_q      ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:6:dff|int_q   ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:4:dff|int_q   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; in_clk~input|o                                   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; in_clk~inputclkctrl|inclk[0]                     ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; in_clk~inputclkctrl|outclk                       ;
; 0.150  ; 0.150        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:1:dff|int_q|clk                     ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|dff_lsb|int_q|clk                      ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; regWrite_FF|int_q|clk                            ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:3:dff|int_q|clk                      ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:4:dff|int_q|clk                      ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|dff_lsb|int_q|clk                         ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:5:dff|int_q|clk                   ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|dff_msb|int_q|clk                      ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:2:dff|int_q|clk                      ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:1:dff|int_q|clk                   ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:2:dff|int_q|clk                   ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:3:dff|int_q|clk                   ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:4:dff|int_q|clk                   ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; RegDstRes|\gen:6:dff|int_q|clk                   ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:2:dff|int_q|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:5:dff|int_q|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|dff_lsb|int_q|clk                        ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:1:dff|int_q|clk                      ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:6:dff|int_q|clk                      ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|dff_msb|int_q|clk                         ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:3:dff|int_q|clk                     ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|dff_msb|int_q|clk                        ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; resALU|\gen:5:dff|int_q|clk                      ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:6:dff|int_q|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; dataMem|\gen:4:dff|int_q|clk                     ;
; 0.157  ; 0.157        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; memToReg_FF|int_q|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; in_clk ; Rise       ; in_clk~input|i                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; in_clk ; Rise       ; in_clk~input|i                                   ;
; 0.621  ; 0.837        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; enARdFF_2:memToReg_FF|int_q                      ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:4:dff|int_q   ;
; 0.623  ; 0.839        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:6:dff|int_q   ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:3:dff|int_q   ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_msb|int_q      ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:5:dff|int_q    ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:1:dff|int_q ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:2:dff|int_q ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:3:dff|int_q ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:4:dff|int_q ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:RegDstRes|enARdFF_2:\gen:6:dff|int_q ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:2:dff|int_q   ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:\gen:5:dff|int_q   ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:dataMem|enARdFF_2:dff_lsb|int_q      ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:1:dff|int_q    ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; in_clk ; Rise       ; uniShiftReg:resALU|enARdFF_2:\gen:6:dff|int_q    ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; 0.788  ; 1.342  ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; 0.774  ; 1.329  ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; 0.746  ; 1.305  ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; 0.602  ; 1.153  ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; 0.753  ; 1.312  ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; 0.788  ; 1.342  ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; 0.726  ; 1.286  ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; 0.702  ; 1.263  ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; -0.516 ; -0.157 ; Rise       ; in_clk          ;
; in_dataMem[*]    ; in_clk     ; 0.840  ; 1.405  ; Rise       ; in_clk          ;
;  in_dataMem[0]   ; in_clk     ; 0.588  ; 1.139  ; Rise       ; in_clk          ;
;  in_dataMem[1]   ; in_clk     ; 0.701  ; 1.262  ; Rise       ; in_clk          ;
;  in_dataMem[2]   ; in_clk     ; 0.799  ; 1.358  ; Rise       ; in_clk          ;
;  in_dataMem[3]   ; in_clk     ; 0.718  ; 1.277  ; Rise       ; in_clk          ;
;  in_dataMem[4]   ; in_clk     ; 0.840  ; 1.405  ; Rise       ; in_clk          ;
;  in_dataMem[5]   ; in_clk     ; 0.710  ; 1.262  ; Rise       ; in_clk          ;
;  in_dataMem[6]   ; in_clk     ; 0.582  ; 1.133  ; Rise       ; in_clk          ;
;  in_dataMem[7]   ; in_clk     ; 0.629  ; 1.180  ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; 0.851  ; 1.428  ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; 0.781  ; 1.322  ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; 0.834  ; 1.393  ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; 0.712  ; 1.274  ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; 0.813  ; 1.367  ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; 0.701  ; 1.261  ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; 0.721  ; 1.281  ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; 0.724  ; 1.284  ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; 0.796  ; 1.350  ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; 0.816  ; 1.370  ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; 0.834  ; 1.393  ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; 0.677  ; 0.318  ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; -0.554 ; -1.102 ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; -0.524 ; -1.070 ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; -0.387 ; -0.924 ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; -0.531 ; -1.078 ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; -0.568 ; -1.115 ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; -0.505 ; -1.052 ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; -0.481 ; -1.028 ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; 0.677  ; 0.318  ; Rise       ; in_clk          ;
; in_dataMem[*]    ; in_clk     ; -0.367 ; -0.904 ; Rise       ; in_clk          ;
;  in_dataMem[0]   ; in_clk     ; -0.372 ; -0.909 ; Rise       ; in_clk          ;
;  in_dataMem[1]   ; in_clk     ; -0.479 ; -1.026 ; Rise       ; in_clk          ;
;  in_dataMem[2]   ; in_clk     ; -0.580 ; -1.131 ; Rise       ; in_clk          ;
;  in_dataMem[3]   ; in_clk     ; -0.497 ; -1.042 ; Rise       ; in_clk          ;
;  in_dataMem[4]   ; in_clk     ; -0.621 ; -1.177 ; Rise       ; in_clk          ;
;  in_dataMem[5]   ; in_clk     ; -0.488 ; -1.028 ; Rise       ; in_clk          ;
;  in_dataMem[6]   ; in_clk     ; -0.367 ; -0.904 ; Rise       ; in_clk          ;
;  in_dataMem[7]   ; in_clk     ; -0.414 ; -0.951 ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; -0.627 ; -1.189 ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; -0.561 ; -1.095 ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; -0.480 ; -1.027 ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; -0.491 ; -1.040 ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; -0.593 ; -1.140 ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; -0.480 ; -1.027 ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; -0.500 ; -1.047 ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; -0.501 ; -1.048 ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; -0.576 ; -1.124 ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; -0.596 ; -1.143 ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; -0.613 ; -1.165 ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; out_dataMem[*]   ; in_clk     ; 4.121 ; 4.156 ; Rise       ; in_clk          ;
;  out_dataMem[0]  ; in_clk     ; 3.482 ; 3.467 ; Rise       ; in_clk          ;
;  out_dataMem[1]  ; in_clk     ; 3.445 ; 3.471 ; Rise       ; in_clk          ;
;  out_dataMem[2]  ; in_clk     ; 4.121 ; 4.156 ; Rise       ; in_clk          ;
;  out_dataMem[3]  ; in_clk     ; 3.475 ; 3.502 ; Rise       ; in_clk          ;
;  out_dataMem[4]  ; in_clk     ; 3.307 ; 3.317 ; Rise       ; in_clk          ;
;  out_dataMem[5]  ; in_clk     ; 3.458 ; 3.485 ; Rise       ; in_clk          ;
;  out_dataMem[6]  ; in_clk     ; 3.303 ; 3.313 ; Rise       ; in_clk          ;
;  out_dataMem[7]  ; in_clk     ; 3.495 ; 3.480 ; Rise       ; in_clk          ;
; out_memToReg     ; in_clk     ; 3.370 ; 3.381 ; Rise       ; in_clk          ;
; out_regWrite     ; in_clk     ; 3.438 ; 3.464 ; Rise       ; in_clk          ;
; out_resALU[*]    ; in_clk     ; 3.557 ; 3.597 ; Rise       ; in_clk          ;
;  out_resALU[0]   ; in_clk     ; 3.508 ; 3.535 ; Rise       ; in_clk          ;
;  out_resALU[1]   ; in_clk     ; 3.557 ; 3.597 ; Rise       ; in_clk          ;
;  out_resALU[2]   ; in_clk     ; 3.376 ; 3.387 ; Rise       ; in_clk          ;
;  out_resALU[3]   ; in_clk     ; 3.468 ; 3.494 ; Rise       ; in_clk          ;
;  out_resALU[4]   ; in_clk     ; 3.399 ; 3.411 ; Rise       ; in_clk          ;
;  out_resALU[5]   ; in_clk     ; 3.468 ; 3.495 ; Rise       ; in_clk          ;
;  out_resALU[6]   ; in_clk     ; 3.456 ; 3.483 ; Rise       ; in_clk          ;
;  out_resALU[7]   ; in_clk     ; 3.485 ; 3.513 ; Rise       ; in_clk          ;
; out_writeReg[*]  ; in_clk     ; 3.587 ; 3.634 ; Rise       ; in_clk          ;
;  out_writeReg[0] ; in_clk     ; 3.417 ; 3.427 ; Rise       ; in_clk          ;
;  out_writeReg[1] ; in_clk     ; 3.492 ; 3.518 ; Rise       ; in_clk          ;
;  out_writeReg[2] ; in_clk     ; 3.472 ; 3.457 ; Rise       ; in_clk          ;
;  out_writeReg[3] ; in_clk     ; 3.587 ; 3.634 ; Rise       ; in_clk          ;
;  out_writeReg[4] ; in_clk     ; 3.467 ; 3.493 ; Rise       ; in_clk          ;
;  out_writeReg[5] ; in_clk     ; 3.486 ; 3.515 ; Rise       ; in_clk          ;
;  out_writeReg[6] ; in_clk     ; 3.478 ; 3.505 ; Rise       ; in_clk          ;
;  out_writeReg[7] ; in_clk     ; 3.464 ; 3.492 ; Rise       ; in_clk          ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; out_dataMem[*]   ; in_clk     ; 3.190 ; 3.199 ; Rise       ; in_clk          ;
;  out_dataMem[0]  ; in_clk     ; 3.368 ; 3.352 ; Rise       ; in_clk          ;
;  out_dataMem[1]  ; in_clk     ; 3.331 ; 3.355 ; Rise       ; in_clk          ;
;  out_dataMem[2]  ; in_clk     ; 4.003 ; 4.037 ; Rise       ; in_clk          ;
;  out_dataMem[3]  ; in_clk     ; 3.362 ; 3.387 ; Rise       ; in_clk          ;
;  out_dataMem[4]  ; in_clk     ; 3.194 ; 3.203 ; Rise       ; in_clk          ;
;  out_dataMem[5]  ; in_clk     ; 3.344 ; 3.369 ; Rise       ; in_clk          ;
;  out_dataMem[6]  ; in_clk     ; 3.190 ; 3.199 ; Rise       ; in_clk          ;
;  out_dataMem[7]  ; in_clk     ; 3.382 ; 3.366 ; Rise       ; in_clk          ;
; out_memToReg     ; in_clk     ; 3.255 ; 3.264 ; Rise       ; in_clk          ;
; out_regWrite     ; in_clk     ; 3.324 ; 3.349 ; Rise       ; in_clk          ;
; out_resALU[*]    ; in_clk     ; 3.263 ; 3.272 ; Rise       ; in_clk          ;
;  out_resALU[0]   ; in_clk     ; 3.394 ; 3.420 ; Rise       ; in_clk          ;
;  out_resALU[1]   ; in_clk     ; 3.438 ; 3.476 ; Rise       ; in_clk          ;
;  out_resALU[2]   ; in_clk     ; 3.263 ; 3.272 ; Rise       ; in_clk          ;
;  out_resALU[3]   ; in_clk     ; 3.355 ; 3.379 ; Rise       ; in_clk          ;
;  out_resALU[4]   ; in_clk     ; 3.284 ; 3.295 ; Rise       ; in_clk          ;
;  out_resALU[5]   ; in_clk     ; 3.354 ; 3.380 ; Rise       ; in_clk          ;
;  out_resALU[6]   ; in_clk     ; 3.342 ; 3.367 ; Rise       ; in_clk          ;
;  out_resALU[7]   ; in_clk     ; 3.370 ; 3.397 ; Rise       ; in_clk          ;
; out_writeReg[*]  ; in_clk     ; 3.303 ; 3.311 ; Rise       ; in_clk          ;
;  out_writeReg[0] ; in_clk     ; 3.303 ; 3.311 ; Rise       ; in_clk          ;
;  out_writeReg[1] ; in_clk     ; 3.378 ; 3.403 ; Rise       ; in_clk          ;
;  out_writeReg[2] ; in_clk     ; 3.359 ; 3.343 ; Rise       ; in_clk          ;
;  out_writeReg[3] ; in_clk     ; 3.467 ; 3.512 ; Rise       ; in_clk          ;
;  out_writeReg[4] ; in_clk     ; 3.354 ; 3.378 ; Rise       ; in_clk          ;
;  out_writeReg[5] ; in_clk     ; 3.372 ; 3.399 ; Rise       ; in_clk          ;
;  out_writeReg[6] ; in_clk     ; 3.365 ; 3.390 ; Rise       ; in_clk          ;
;  out_writeReg[7] ; in_clk     ; 3.350 ; 3.377 ; Rise       ; in_clk          ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  in_clk          ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -29.691             ;
;  in_clk          ; N/A   ; N/A  ; N/A      ; N/A     ; -29.691             ;
+------------------+-------+------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; 1.463  ; 1.896  ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; 1.438  ; 1.872  ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; 1.347  ; 1.770  ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; 1.116  ; 1.548  ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; 1.356  ; 1.785  ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; 1.463  ; 1.896  ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; 1.324  ; 1.753  ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; 1.311  ; 1.733  ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; -0.516 ; -0.157 ; Rise       ; in_clk          ;
; in_dataMem[*]    ; in_clk     ; 1.542  ; 1.989  ; Rise       ; in_clk          ;
;  in_dataMem[0]   ; in_clk     ; 1.105  ; 1.538  ; Rise       ; in_clk          ;
;  in_dataMem[1]   ; in_clk     ; 1.308  ; 1.728  ; Rise       ; in_clk          ;
;  in_dataMem[2]   ; in_clk     ; 1.486  ; 1.917  ; Rise       ; in_clk          ;
;  in_dataMem[3]   ; in_clk     ; 1.320  ; 1.742  ; Rise       ; in_clk          ;
;  in_dataMem[4]   ; in_clk     ; 1.542  ; 1.989  ; Rise       ; in_clk          ;
;  in_dataMem[5]   ; in_clk     ; 1.301  ; 1.720  ; Rise       ; in_clk          ;
;  in_dataMem[6]   ; in_clk     ; 1.100  ; 1.532  ; Rise       ; in_clk          ;
;  in_dataMem[7]   ; in_clk     ; 1.144  ; 1.576  ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; 1.571  ; 2.000  ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; 1.443  ; 1.855  ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; 1.527  ; 1.955  ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; 1.312  ; 1.734  ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; 1.482  ; 1.915  ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; 1.297  ; 1.727  ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; 1.313  ; 1.743  ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; 1.318  ; 1.746  ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; 1.465  ; 1.898  ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; 1.483  ; 1.917  ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; 1.527  ; 1.955  ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; in_RegDstRes[*]  ; in_clk     ; 1.106  ; 0.916  ; Rise       ; in_clk          ;
;  in_RegDstRes[0] ; in_clk     ; -0.554 ; -1.102 ; Rise       ; in_clk          ;
;  in_RegDstRes[1] ; in_clk     ; -0.524 ; -1.070 ; Rise       ; in_clk          ;
;  in_RegDstRes[2] ; in_clk     ; -0.387 ; -0.913 ; Rise       ; in_clk          ;
;  in_RegDstRes[3] ; in_clk     ; -0.531 ; -1.078 ; Rise       ; in_clk          ;
;  in_RegDstRes[4] ; in_clk     ; -0.568 ; -1.115 ; Rise       ; in_clk          ;
;  in_RegDstRes[5] ; in_clk     ; -0.505 ; -1.052 ; Rise       ; in_clk          ;
;  in_RegDstRes[6] ; in_clk     ; -0.481 ; -1.028 ; Rise       ; in_clk          ;
;  in_RegDstRes[7] ; in_clk     ; 1.106  ; 0.916  ; Rise       ; in_clk          ;
; in_dataMem[*]    ; in_clk     ; -0.367 ; -0.896 ; Rise       ; in_clk          ;
;  in_dataMem[0]   ; in_clk     ; -0.372 ; -0.899 ; Rise       ; in_clk          ;
;  in_dataMem[1]   ; in_clk     ; -0.479 ; -1.026 ; Rise       ; in_clk          ;
;  in_dataMem[2]   ; in_clk     ; -0.580 ; -1.131 ; Rise       ; in_clk          ;
;  in_dataMem[3]   ; in_clk     ; -0.497 ; -1.042 ; Rise       ; in_clk          ;
;  in_dataMem[4]   ; in_clk     ; -0.621 ; -1.177 ; Rise       ; in_clk          ;
;  in_dataMem[5]   ; in_clk     ; -0.488 ; -1.028 ; Rise       ; in_clk          ;
;  in_dataMem[6]   ; in_clk     ; -0.367 ; -0.896 ; Rise       ; in_clk          ;
;  in_dataMem[7]   ; in_clk     ; -0.414 ; -0.940 ; Rise       ; in_clk          ;
; in_memToReg      ; in_clk     ; -0.627 ; -1.189 ; Rise       ; in_clk          ;
; in_regWrite      ; in_clk     ; -0.561 ; -1.095 ; Rise       ; in_clk          ;
; in_resALU[*]     ; in_clk     ; -0.480 ; -1.027 ; Rise       ; in_clk          ;
;  in_resALU[0]    ; in_clk     ; -0.491 ; -1.040 ; Rise       ; in_clk          ;
;  in_resALU[1]    ; in_clk     ; -0.593 ; -1.140 ; Rise       ; in_clk          ;
;  in_resALU[2]    ; in_clk     ; -0.480 ; -1.027 ; Rise       ; in_clk          ;
;  in_resALU[3]    ; in_clk     ; -0.500 ; -1.047 ; Rise       ; in_clk          ;
;  in_resALU[4]    ; in_clk     ; -0.501 ; -1.048 ; Rise       ; in_clk          ;
;  in_resALU[5]    ; in_clk     ; -0.576 ; -1.124 ; Rise       ; in_clk          ;
;  in_resALU[6]    ; in_clk     ; -0.596 ; -1.143 ; Rise       ; in_clk          ;
;  in_resALU[7]    ; in_clk     ; -0.613 ; -1.165 ; Rise       ; in_clk          ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; out_dataMem[*]   ; in_clk     ; 6.817 ; 6.791 ; Rise       ; in_clk          ;
;  out_dataMem[0]  ; in_clk     ; 5.816 ; 5.782 ; Rise       ; in_clk          ;
;  out_dataMem[1]  ; in_clk     ; 5.872 ; 5.791 ; Rise       ; in_clk          ;
;  out_dataMem[2]  ; in_clk     ; 6.817 ; 6.791 ; Rise       ; in_clk          ;
;  out_dataMem[3]  ; in_clk     ; 5.906 ; 5.827 ; Rise       ; in_clk          ;
;  out_dataMem[4]  ; in_clk     ; 5.642 ; 5.576 ; Rise       ; in_clk          ;
;  out_dataMem[5]  ; in_clk     ; 5.888 ; 5.809 ; Rise       ; in_clk          ;
;  out_dataMem[6]  ; in_clk     ; 5.638 ; 5.572 ; Rise       ; in_clk          ;
;  out_dataMem[7]  ; in_clk     ; 5.830 ; 5.796 ; Rise       ; in_clk          ;
; out_memToReg     ; in_clk     ; 5.779 ; 5.691 ; Rise       ; in_clk          ;
; out_regWrite     ; in_clk     ; 5.869 ; 5.789 ; Rise       ; in_clk          ;
; out_resALU[*]    ; in_clk     ; 6.078 ; 5.998 ; Rise       ; in_clk          ;
;  out_resALU[0]   ; in_clk     ; 5.951 ; 5.868 ; Rise       ; in_clk          ;
;  out_resALU[1]   ; in_clk     ; 6.078 ; 5.998 ; Rise       ; in_clk          ;
;  out_resALU[2]   ; in_clk     ; 5.765 ; 5.688 ; Rise       ; in_clk          ;
;  out_resALU[3]   ; in_clk     ; 5.900 ; 5.820 ; Rise       ; in_clk          ;
;  out_resALU[4]   ; in_clk     ; 5.800 ; 5.726 ; Rise       ; in_clk          ;
;  out_resALU[5]   ; in_clk     ; 5.900 ; 5.818 ; Rise       ; in_clk          ;
;  out_resALU[6]   ; in_clk     ; 5.888 ; 5.807 ; Rise       ; in_clk          ;
;  out_resALU[7]   ; in_clk     ; 5.926 ; 5.843 ; Rise       ; in_clk          ;
; out_writeReg[*]  ; in_clk     ; 6.127 ; 6.054 ; Rise       ; in_clk          ;
;  out_writeReg[0] ; in_clk     ; 5.807 ; 5.730 ; Rise       ; in_clk          ;
;  out_writeReg[1] ; in_clk     ; 5.918 ; 5.837 ; Rise       ; in_clk          ;
;  out_writeReg[2] ; in_clk     ; 5.808 ; 5.774 ; Rise       ; in_clk          ;
;  out_writeReg[3] ; in_clk     ; 6.127 ; 6.054 ; Rise       ; in_clk          ;
;  out_writeReg[4] ; in_clk     ; 5.891 ; 5.810 ; Rise       ; in_clk          ;
;  out_writeReg[5] ; in_clk     ; 5.929 ; 5.849 ; Rise       ; in_clk          ;
;  out_writeReg[6] ; in_clk     ; 5.910 ; 5.829 ; Rise       ; in_clk          ;
;  out_writeReg[7] ; in_clk     ; 5.896 ; 5.820 ; Rise       ; in_clk          ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; out_dataMem[*]   ; in_clk     ; 3.190 ; 3.199 ; Rise       ; in_clk          ;
;  out_dataMem[0]  ; in_clk     ; 3.368 ; 3.352 ; Rise       ; in_clk          ;
;  out_dataMem[1]  ; in_clk     ; 3.331 ; 3.355 ; Rise       ; in_clk          ;
;  out_dataMem[2]  ; in_clk     ; 4.003 ; 4.037 ; Rise       ; in_clk          ;
;  out_dataMem[3]  ; in_clk     ; 3.362 ; 3.387 ; Rise       ; in_clk          ;
;  out_dataMem[4]  ; in_clk     ; 3.194 ; 3.203 ; Rise       ; in_clk          ;
;  out_dataMem[5]  ; in_clk     ; 3.344 ; 3.369 ; Rise       ; in_clk          ;
;  out_dataMem[6]  ; in_clk     ; 3.190 ; 3.199 ; Rise       ; in_clk          ;
;  out_dataMem[7]  ; in_clk     ; 3.382 ; 3.366 ; Rise       ; in_clk          ;
; out_memToReg     ; in_clk     ; 3.255 ; 3.264 ; Rise       ; in_clk          ;
; out_regWrite     ; in_clk     ; 3.324 ; 3.349 ; Rise       ; in_clk          ;
; out_resALU[*]    ; in_clk     ; 3.263 ; 3.272 ; Rise       ; in_clk          ;
;  out_resALU[0]   ; in_clk     ; 3.394 ; 3.420 ; Rise       ; in_clk          ;
;  out_resALU[1]   ; in_clk     ; 3.438 ; 3.476 ; Rise       ; in_clk          ;
;  out_resALU[2]   ; in_clk     ; 3.263 ; 3.272 ; Rise       ; in_clk          ;
;  out_resALU[3]   ; in_clk     ; 3.355 ; 3.379 ; Rise       ; in_clk          ;
;  out_resALU[4]   ; in_clk     ; 3.284 ; 3.295 ; Rise       ; in_clk          ;
;  out_resALU[5]   ; in_clk     ; 3.354 ; 3.380 ; Rise       ; in_clk          ;
;  out_resALU[6]   ; in_clk     ; 3.342 ; 3.367 ; Rise       ; in_clk          ;
;  out_resALU[7]   ; in_clk     ; 3.370 ; 3.397 ; Rise       ; in_clk          ;
; out_writeReg[*]  ; in_clk     ; 3.303 ; 3.311 ; Rise       ; in_clk          ;
;  out_writeReg[0] ; in_clk     ; 3.303 ; 3.311 ; Rise       ; in_clk          ;
;  out_writeReg[1] ; in_clk     ; 3.378 ; 3.403 ; Rise       ; in_clk          ;
;  out_writeReg[2] ; in_clk     ; 3.359 ; 3.343 ; Rise       ; in_clk          ;
;  out_writeReg[3] ; in_clk     ; 3.467 ; 3.512 ; Rise       ; in_clk          ;
;  out_writeReg[4] ; in_clk     ; 3.354 ; 3.378 ; Rise       ; in_clk          ;
;  out_writeReg[5] ; in_clk     ; 3.372 ; 3.399 ; Rise       ; in_clk          ;
;  out_writeReg[6] ; in_clk     ; 3.365 ; 3.390 ; Rise       ; in_clk          ;
;  out_writeReg[7] ; in_clk     ; 3.350 ; 3.377 ; Rise       ; in_clk          ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out_resALU[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_resALU[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_dataMem[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_dataMem[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_dataMem[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_dataMem[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_dataMem[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_dataMem[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_dataMem[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_dataMem[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_regWrite    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_memToReg    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_writeReg[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_writeReg[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_writeReg[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_writeReg[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_writeReg[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_writeReg[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_writeReg[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_writeReg[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; in_resALU[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_clk          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_rst          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_resALU[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_dataMem[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_dataMem[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_dataMem[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_dataMem[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_dataMem[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_dataMem[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_dataMem[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_dataMem[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_regWrite     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_memToReg     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[4] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[5] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[6] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; in_RegDstRes[7] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_resALU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_resALU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_resALU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; out_resALU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_resALU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; out_resALU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_resALU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_resALU[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; out_dataMem[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_regWrite    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_memToReg    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; out_writeReg[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_resALU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_resALU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_resALU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; out_resALU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_resALU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; out_resALU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_resALU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_resALU[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; out_dataMem[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; out_dataMem[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; out_dataMem[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_regWrite    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_memToReg    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; out_writeReg[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; out_writeReg[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_resALU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_resALU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_resALU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; out_resALU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_resALU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; out_resALU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_resALU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_resALU[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; out_dataMem[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_dataMem[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_dataMem[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_dataMem[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_regWrite    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_memToReg    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; out_writeReg[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; out_writeReg[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; out_writeReg[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 52    ; 52   ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 26    ; 26   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Apr 10 11:20:14 2024
Info: Command: quartus_sta testbench -c testbench
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'testbench.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name in_clk in_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.000 in_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.000 in_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.691 in_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4614 megabytes
    Info: Processing ended: Wed Apr 10 11:20:17 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


