\chapter{Conclusiones}


Se puede concluir que es factible implementar una arquitectura de clasificacion de paquetes en logica reprogramable combinando las velocidad del procesamiento de paquetes por Hardware con la escalabilidad y estabilidad que permite el Software. 

Consideramos que la complejidad de este tipo de proyecto reside en la implemetacion del SoC y, mas especificamente, en la curva de aprendizaje pronunciada que presentan las herramientas utilizadas para desarrollar este tipo de Sistemas. En un futuro se espera que las herramientas maduren para asi permitir una mayor fluidez y simplicidad en el diseño y puesta en marcha de este tipo de componentes. 

Por otro lado, la integración de modulos propios a un BUS pre-determinado depende fuertemente de la calidad de la documentacion que este BUS presenta, es por ello que a la hora de seleccionar un Microprocesador para integrar un SoC en logica reprogramable es fundamental revisar la documentacion y saber que se cuenta ademas con una comunidad activa y colaborativa que puedo asistir a los diseñadores durante el proceso de implementacion. 

El conjunto de conocimientos necesarios para realizar la implementacion comprende el desarrollo de Hardware, desarollo de Software y conocimiento de Redes, precisamente los tres ejes de Ingenieria en Computacion, la carrera para la cual se desarrollo este Proyecto integrador. 

Aunque se trata de una implementación experimental, la performance del sistema no se encuentra alejada de la que alcanzan los productos que se encuentran presentes en el mercado actual, y combinado con otros desarrollos realizados en el Laboratorio de Comunicaciones Digitales es posible alcanzar un producto acabado y con capacidades de resolver situaciones de la realidad.

Se destaca la Arquitectura modular implementada que, junto con el desarrollo en C++ del software, permite portar la misma a otras plataformas.

Tambien es bueno señalar que se presento una version reducida de este proyecto en CRUNIC2011.

Por ultimo, los Autores de este proyecto entienden que durante la realizacion del mismo pudieron aplicar los conceptos aprendidos durante la Carerra de Ingenieria en Computacion y desarrollar nuevas competencias. 



\subsubsection{Trabajos Futuros}

Es posible realizar varias mejoras y extensiones a este proyecto, a continuación se muestra una lista de estas mejoras futuras:

\begin{itemize}
	\item Implementar Algoritmos multidimensionales y con caracteristicas mas complejas.
	\item Optimizar el codigo de los Algoritmos para el procesador Nios II. 
	\item Portar la Interfaz de Acceso a la Cabecera a otro Microprocesador.
	\item Implementar una Cache por Hardware.
	\item Implementar mecanismos para reemplazar la tabla de los Algoritmos.
	\item Complementar este Proyecto con el Proyecto integrador "Diseño de Arquitectura Hardware Reconfigurable para la Conmutación de Paquetes en Redes Virtuales Privadas"\cite{spaz} desarrollado en este laboratorio.
\end{itemize}






%\section{Distribucion Lineal}
