## Exercise 5 -- 状态机

### Description

设计一个状态机，能够检测序列10110。
X为一位数据输入，S为一位数据输出。当检测到有效的序列时，S输出高电平，否则输出低电平。
clk为时钟信号，rst_n为低电平复位信号。

### Points

1. 学习parameter定义的方法。
2. 学习用always描述组合逻辑的方法。
3. 学习用case语句描述多分支选择的方法。
4. 学习三段式状态机的标准写法。

### Hints

[1]. 使用parameter，可以在module内部定义一些常量，仅供module自己使用。还有一种定义常量的方法，
使用`DEFINE宏定义，功能与C语言中的#define类似。

[2]. always块除了可以描述时序逻辑以外，还可以描述组合逻辑。描述组合逻辑时要注意：
所有等号右边的量都要放在敏感信号列表中。（还有一个偷懒的办法，写上一个“*”）

[3]. case语句形式如下：

```
  case(变量)
    值1：语句1
    值2：语句2
    ...
    default: 语句N
  endcase
```

[4]. 状态机的三段式写法：

第一段：D触发器，由next state到current state。

第二段：组合逻辑，产生next state。

第三段：组合或时序逻辑，产生状态机的输出。
