#! /c/Source/iverilog-install/bin/vvp
:ivl_version "12.0 (devel)" "(s20150603-1539-g2693dd32b)";
:ivl_delay_selection "TYPICAL";
:vpi_time_precision - 12;
:vpi_module "C:\iverilog\lib\ivl\system.vpi";
:vpi_module "C:\iverilog\lib\ivl\vhdl_sys.vpi";
:vpi_module "C:\iverilog\lib\ivl\vhdl_textio.vpi";
:vpi_module "C:\iverilog\lib\ivl\v2005_math.vpi";
:vpi_module "C:\iverilog\lib\ivl\va_math.vpi";
:vpi_module "C:\iverilog\lib\ivl\v2009.vpi";
S_000002252717c7b0 .scope package, "$unit" "$unit" 2 1;
 .timescale 0 0;
S_0000022527184360 .scope module, "tb_single_cycle_cpu" "tb_single_cycle_cpu" 3 2;
 .timescale -9 -12;
v00000225271ec820_0 .var "clk", 0 0;
v00000225271ed860_0 .net "debug_out", 63 0, L_00000225271ec6e0;  1 drivers
v00000225271ed220_0 .var "rst", 0 0;
E_0000022527176110 .event posedge, v00000225271e8800_0;
S_00000225271844f0 .scope module, "uut" "single_cycle_cpu" 3 7, 4 3 0, S_0000022527184360;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "rst";
    .port_info 2 /OUTPUT 64 "debug_out";
v00000225271eb490_0 .net *"_ivl_11", 31 0, L_00000225271ecf00;  1 drivers
v00000225271ea3b0_0 .net "alu_control", 2 0, v000002252717ddc0_0;  1 drivers
v00000225271eb3f0_0 .net "alu_result", 63 0, v00000225271e86c0_0;  1 drivers
v00000225271eb5d0_0 .net "alu_src", 0 0, v000002252717d780_0;  1 drivers
v00000225271ea9f0_0 .net "branch", 0 0, v000002252717de60_0;  1 drivers
v00000225271eaf90_0 .net "clk", 0 0, v00000225271ec820_0;  1 drivers
v00000225271ea450_0 .net "debug_out", 63 0, L_00000225271ec6e0;  alias, 1 drivers
v00000225271eab30_0 .net "imm", 63 0, L_00000225271ec280;  1 drivers
v00000225271eb850_0 .net "instruction", 31 0, L_00000225271edea0;  1 drivers
v00000225271eba30_0 .net "mem_read", 0 0, v000002252717d1e0_0;  1 drivers
v00000225271ebad0_0 .net "mem_to_reg", 0 0, v000002252717d280_0;  1 drivers
v00000225271ec110_0 .net "mem_write", 0 0, v000002252717d320_0;  1 drivers
v00000225271ebcb0_0 .net "pc", 63 0, v00000225271eb990_0;  1 drivers
v00000225271ebd50_0 .net "rd_addr", 4 0, L_00000225271ed900;  1 drivers
v00000225271ea310_0 .net "read_data_memory", 63 0, v00000225271e8a80_0;  1 drivers
v00000225271ed720_0 .net "reg_write", 0 0, v00000225271e9de0_0;  1 drivers
v00000225271ec500_0 .net "rst", 0 0, v00000225271ed220_0;  1 drivers
v00000225271ecc80_0 .net "write_data_memory", 63 0, L_0000022527251bb0;  1 drivers
v00000225271ed540_0 .net "zero", 0 0, L_00000225271ec8c0;  1 drivers
L_00000225271edae0 .part v00000225271eb990_0, 0, 32;
L_00000225271edb80 .part L_00000225271edea0, 0, 7;
L_00000225271ecfa0 .part L_00000225271edea0, 12, 3;
L_00000225271eda40 .part L_00000225271edea0, 25, 7;
L_00000225271ede00 .part v00000225271e86c0_0, 0, 32;
L_00000225271ecf00 .part v00000225271eb990_0, 0, 32;
L_00000225271ec6e0 .concat [ 32 32 0 0], L_00000225271edea0, L_00000225271ecf00;
S_000002252716d680 .scope module, "cu_inst" "control_unit" 4 58, 5 4 0, S_00000225271844f0;
 .timescale 0 0;
    .port_info 0 /INPUT 7 "opcode";
    .port_info 1 /INPUT 3 "funct3";
    .port_info 2 /INPUT 7 "funct7";
    .port_info 3 /OUTPUT 3 "alu_control";
    .port_info 4 /OUTPUT 1 "reg_write";
    .port_info 5 /OUTPUT 1 "mem_read";
    .port_info 6 /OUTPUT 1 "mem_write";
    .port_info 7 /OUTPUT 1 "mem_to_reg";
    .port_info 8 /OUTPUT 1 "alu_src";
    .port_info 9 /OUTPUT 1 "branch";
v000002252717ddc0_0 .var "alu_control", 2 0;
v000002252717d780_0 .var "alu_src", 0 0;
v000002252717de60_0 .var "branch", 0 0;
v000002252717cf60_0 .net "funct3", 2 0, L_00000225271ecfa0;  1 drivers
v000002252717d0a0_0 .net "funct7", 6 0, L_00000225271eda40;  1 drivers
v000002252717d1e0_0 .var "mem_read", 0 0;
v000002252717d280_0 .var "mem_to_reg", 0 0;
v000002252717d320_0 .var "mem_write", 0 0;
v00000225271e9840_0 .net "opcode", 6 0, L_00000225271edb80;  1 drivers
v00000225271e9de0_0 .var "reg_write", 0 0;
E_0000022527176990 .event anyedge, v00000225271e9840_0, v000002252717cf60_0, v000002252717d0a0_0;
S_000002252716d810 .scope module, "data_mem_inst" "data_mem" 4 76, 6 1 0, S_00000225271844f0;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "rst";
    .port_info 2 /INPUT 32 "addr";
    .port_info 3 /INPUT 64 "wr_data";
    .port_info 4 /INPUT 1 "wr_enable";
    .port_info 5 /INPUT 1 "rd_enable";
    .port_info 6 /OUTPUT 64 "rd_data";
P_000002252718f610 .param/l "mem_size" 0 6 2, +C4<00000000000000000000000100000000>;
P_000002252718f648 .param/str "rom_file" 0 6 4, "programs/data.mem";
P_000002252718f680 .param/l "rom_size" 0 6 3, +C4<00000000000000000000000000000100>;
v00000225271e9980_0 .net "addr", 31 0, L_00000225271ede00;  1 drivers
v00000225271e8800_0 .net "clk", 0 0, v00000225271ec820_0;  alias, 1 drivers
v00000225271e88a0 .array "memory_array", 255 0, 63 0;
v00000225271e8a80_0 .var "rd_data", 63 0;
v00000225271e83a0_0 .net "rd_enable", 0 0, v000002252717d1e0_0;  alias, 1 drivers
v00000225271e8580_0 .net "rst", 0 0, v00000225271ed220_0;  alias, 1 drivers
v00000225271e9160_0 .var "word_addr", 31 0;
v00000225271e95c0_0 .net "wr_data", 63 0, L_0000022527251bb0;  alias, 1 drivers
v00000225271e8620_0 .net "wr_enable", 0 0, v000002252717d320_0;  alias, 1 drivers
v00000225271e88a0_0 .array/port v00000225271e88a0, 0;
v00000225271e88a0_1 .array/port v00000225271e88a0, 1;
E_0000022527176310/0 .event anyedge, v000002252717d1e0_0, v00000225271e9160_0, v00000225271e88a0_0, v00000225271e88a0_1;
v00000225271e88a0_2 .array/port v00000225271e88a0, 2;
v00000225271e88a0_3 .array/port v00000225271e88a0, 3;
v00000225271e88a0_4 .array/port v00000225271e88a0, 4;
v00000225271e88a0_5 .array/port v00000225271e88a0, 5;
E_0000022527176310/1 .event anyedge, v00000225271e88a0_2, v00000225271e88a0_3, v00000225271e88a0_4, v00000225271e88a0_5;
v00000225271e88a0_6 .array/port v00000225271e88a0, 6;
v00000225271e88a0_7 .array/port v00000225271e88a0, 7;
v00000225271e88a0_8 .array/port v00000225271e88a0, 8;
v00000225271e88a0_9 .array/port v00000225271e88a0, 9;
E_0000022527176310/2 .event anyedge, v00000225271e88a0_6, v00000225271e88a0_7, v00000225271e88a0_8, v00000225271e88a0_9;
v00000225271e88a0_10 .array/port v00000225271e88a0, 10;
v00000225271e88a0_11 .array/port v00000225271e88a0, 11;
v00000225271e88a0_12 .array/port v00000225271e88a0, 12;
v00000225271e88a0_13 .array/port v00000225271e88a0, 13;
E_0000022527176310/3 .event anyedge, v00000225271e88a0_10, v00000225271e88a0_11, v00000225271e88a0_12, v00000225271e88a0_13;
v00000225271e88a0_14 .array/port v00000225271e88a0, 14;
v00000225271e88a0_15 .array/port v00000225271e88a0, 15;
v00000225271e88a0_16 .array/port v00000225271e88a0, 16;
v00000225271e88a0_17 .array/port v00000225271e88a0, 17;
E_0000022527176310/4 .event anyedge, v00000225271e88a0_14, v00000225271e88a0_15, v00000225271e88a0_16, v00000225271e88a0_17;
v00000225271e88a0_18 .array/port v00000225271e88a0, 18;
v00000225271e88a0_19 .array/port v00000225271e88a0, 19;
v00000225271e88a0_20 .array/port v00000225271e88a0, 20;
v00000225271e88a0_21 .array/port v00000225271e88a0, 21;
E_0000022527176310/5 .event anyedge, v00000225271e88a0_18, v00000225271e88a0_19, v00000225271e88a0_20, v00000225271e88a0_21;
v00000225271e88a0_22 .array/port v00000225271e88a0, 22;
v00000225271e88a0_23 .array/port v00000225271e88a0, 23;
v00000225271e88a0_24 .array/port v00000225271e88a0, 24;
v00000225271e88a0_25 .array/port v00000225271e88a0, 25;
E_0000022527176310/6 .event anyedge, v00000225271e88a0_22, v00000225271e88a0_23, v00000225271e88a0_24, v00000225271e88a0_25;
v00000225271e88a0_26 .array/port v00000225271e88a0, 26;
v00000225271e88a0_27 .array/port v00000225271e88a0, 27;
v00000225271e88a0_28 .array/port v00000225271e88a0, 28;
v00000225271e88a0_29 .array/port v00000225271e88a0, 29;
E_0000022527176310/7 .event anyedge, v00000225271e88a0_26, v00000225271e88a0_27, v00000225271e88a0_28, v00000225271e88a0_29;
v00000225271e88a0_30 .array/port v00000225271e88a0, 30;
v00000225271e88a0_31 .array/port v00000225271e88a0, 31;
v00000225271e88a0_32 .array/port v00000225271e88a0, 32;
v00000225271e88a0_33 .array/port v00000225271e88a0, 33;
E_0000022527176310/8 .event anyedge, v00000225271e88a0_30, v00000225271e88a0_31, v00000225271e88a0_32, v00000225271e88a0_33;
v00000225271e88a0_34 .array/port v00000225271e88a0, 34;
v00000225271e88a0_35 .array/port v00000225271e88a0, 35;
v00000225271e88a0_36 .array/port v00000225271e88a0, 36;
v00000225271e88a0_37 .array/port v00000225271e88a0, 37;
E_0000022527176310/9 .event anyedge, v00000225271e88a0_34, v00000225271e88a0_35, v00000225271e88a0_36, v00000225271e88a0_37;
v00000225271e88a0_38 .array/port v00000225271e88a0, 38;
v00000225271e88a0_39 .array/port v00000225271e88a0, 39;
v00000225271e88a0_40 .array/port v00000225271e88a0, 40;
v00000225271e88a0_41 .array/port v00000225271e88a0, 41;
E_0000022527176310/10 .event anyedge, v00000225271e88a0_38, v00000225271e88a0_39, v00000225271e88a0_40, v00000225271e88a0_41;
v00000225271e88a0_42 .array/port v00000225271e88a0, 42;
v00000225271e88a0_43 .array/port v00000225271e88a0, 43;
v00000225271e88a0_44 .array/port v00000225271e88a0, 44;
v00000225271e88a0_45 .array/port v00000225271e88a0, 45;
E_0000022527176310/11 .event anyedge, v00000225271e88a0_42, v00000225271e88a0_43, v00000225271e88a0_44, v00000225271e88a0_45;
v00000225271e88a0_46 .array/port v00000225271e88a0, 46;
v00000225271e88a0_47 .array/port v00000225271e88a0, 47;
v00000225271e88a0_48 .array/port v00000225271e88a0, 48;
v00000225271e88a0_49 .array/port v00000225271e88a0, 49;
E_0000022527176310/12 .event anyedge, v00000225271e88a0_46, v00000225271e88a0_47, v00000225271e88a0_48, v00000225271e88a0_49;
v00000225271e88a0_50 .array/port v00000225271e88a0, 50;
v00000225271e88a0_51 .array/port v00000225271e88a0, 51;
v00000225271e88a0_52 .array/port v00000225271e88a0, 52;
v00000225271e88a0_53 .array/port v00000225271e88a0, 53;
E_0000022527176310/13 .event anyedge, v00000225271e88a0_50, v00000225271e88a0_51, v00000225271e88a0_52, v00000225271e88a0_53;
v00000225271e88a0_54 .array/port v00000225271e88a0, 54;
v00000225271e88a0_55 .array/port v00000225271e88a0, 55;
v00000225271e88a0_56 .array/port v00000225271e88a0, 56;
v00000225271e88a0_57 .array/port v00000225271e88a0, 57;
E_0000022527176310/14 .event anyedge, v00000225271e88a0_54, v00000225271e88a0_55, v00000225271e88a0_56, v00000225271e88a0_57;
v00000225271e88a0_58 .array/port v00000225271e88a0, 58;
v00000225271e88a0_59 .array/port v00000225271e88a0, 59;
v00000225271e88a0_60 .array/port v00000225271e88a0, 60;
v00000225271e88a0_61 .array/port v00000225271e88a0, 61;
E_0000022527176310/15 .event anyedge, v00000225271e88a0_58, v00000225271e88a0_59, v00000225271e88a0_60, v00000225271e88a0_61;
v00000225271e88a0_62 .array/port v00000225271e88a0, 62;
v00000225271e88a0_63 .array/port v00000225271e88a0, 63;
v00000225271e88a0_64 .array/port v00000225271e88a0, 64;
v00000225271e88a0_65 .array/port v00000225271e88a0, 65;
E_0000022527176310/16 .event anyedge, v00000225271e88a0_62, v00000225271e88a0_63, v00000225271e88a0_64, v00000225271e88a0_65;
v00000225271e88a0_66 .array/port v00000225271e88a0, 66;
v00000225271e88a0_67 .array/port v00000225271e88a0, 67;
v00000225271e88a0_68 .array/port v00000225271e88a0, 68;
v00000225271e88a0_69 .array/port v00000225271e88a0, 69;
E_0000022527176310/17 .event anyedge, v00000225271e88a0_66, v00000225271e88a0_67, v00000225271e88a0_68, v00000225271e88a0_69;
v00000225271e88a0_70 .array/port v00000225271e88a0, 70;
v00000225271e88a0_71 .array/port v00000225271e88a0, 71;
v00000225271e88a0_72 .array/port v00000225271e88a0, 72;
v00000225271e88a0_73 .array/port v00000225271e88a0, 73;
E_0000022527176310/18 .event anyedge, v00000225271e88a0_70, v00000225271e88a0_71, v00000225271e88a0_72, v00000225271e88a0_73;
v00000225271e88a0_74 .array/port v00000225271e88a0, 74;
v00000225271e88a0_75 .array/port v00000225271e88a0, 75;
v00000225271e88a0_76 .array/port v00000225271e88a0, 76;
v00000225271e88a0_77 .array/port v00000225271e88a0, 77;
E_0000022527176310/19 .event anyedge, v00000225271e88a0_74, v00000225271e88a0_75, v00000225271e88a0_76, v00000225271e88a0_77;
v00000225271e88a0_78 .array/port v00000225271e88a0, 78;
v00000225271e88a0_79 .array/port v00000225271e88a0, 79;
v00000225271e88a0_80 .array/port v00000225271e88a0, 80;
v00000225271e88a0_81 .array/port v00000225271e88a0, 81;
E_0000022527176310/20 .event anyedge, v00000225271e88a0_78, v00000225271e88a0_79, v00000225271e88a0_80, v00000225271e88a0_81;
v00000225271e88a0_82 .array/port v00000225271e88a0, 82;
v00000225271e88a0_83 .array/port v00000225271e88a0, 83;
v00000225271e88a0_84 .array/port v00000225271e88a0, 84;
v00000225271e88a0_85 .array/port v00000225271e88a0, 85;
E_0000022527176310/21 .event anyedge, v00000225271e88a0_82, v00000225271e88a0_83, v00000225271e88a0_84, v00000225271e88a0_85;
v00000225271e88a0_86 .array/port v00000225271e88a0, 86;
v00000225271e88a0_87 .array/port v00000225271e88a0, 87;
v00000225271e88a0_88 .array/port v00000225271e88a0, 88;
v00000225271e88a0_89 .array/port v00000225271e88a0, 89;
E_0000022527176310/22 .event anyedge, v00000225271e88a0_86, v00000225271e88a0_87, v00000225271e88a0_88, v00000225271e88a0_89;
v00000225271e88a0_90 .array/port v00000225271e88a0, 90;
v00000225271e88a0_91 .array/port v00000225271e88a0, 91;
v00000225271e88a0_92 .array/port v00000225271e88a0, 92;
v00000225271e88a0_93 .array/port v00000225271e88a0, 93;
E_0000022527176310/23 .event anyedge, v00000225271e88a0_90, v00000225271e88a0_91, v00000225271e88a0_92, v00000225271e88a0_93;
v00000225271e88a0_94 .array/port v00000225271e88a0, 94;
v00000225271e88a0_95 .array/port v00000225271e88a0, 95;
v00000225271e88a0_96 .array/port v00000225271e88a0, 96;
v00000225271e88a0_97 .array/port v00000225271e88a0, 97;
E_0000022527176310/24 .event anyedge, v00000225271e88a0_94, v00000225271e88a0_95, v00000225271e88a0_96, v00000225271e88a0_97;
v00000225271e88a0_98 .array/port v00000225271e88a0, 98;
v00000225271e88a0_99 .array/port v00000225271e88a0, 99;
v00000225271e88a0_100 .array/port v00000225271e88a0, 100;
v00000225271e88a0_101 .array/port v00000225271e88a0, 101;
E_0000022527176310/25 .event anyedge, v00000225271e88a0_98, v00000225271e88a0_99, v00000225271e88a0_100, v00000225271e88a0_101;
v00000225271e88a0_102 .array/port v00000225271e88a0, 102;
v00000225271e88a0_103 .array/port v00000225271e88a0, 103;
v00000225271e88a0_104 .array/port v00000225271e88a0, 104;
v00000225271e88a0_105 .array/port v00000225271e88a0, 105;
E_0000022527176310/26 .event anyedge, v00000225271e88a0_102, v00000225271e88a0_103, v00000225271e88a0_104, v00000225271e88a0_105;
v00000225271e88a0_106 .array/port v00000225271e88a0, 106;
v00000225271e88a0_107 .array/port v00000225271e88a0, 107;
v00000225271e88a0_108 .array/port v00000225271e88a0, 108;
v00000225271e88a0_109 .array/port v00000225271e88a0, 109;
E_0000022527176310/27 .event anyedge, v00000225271e88a0_106, v00000225271e88a0_107, v00000225271e88a0_108, v00000225271e88a0_109;
v00000225271e88a0_110 .array/port v00000225271e88a0, 110;
v00000225271e88a0_111 .array/port v00000225271e88a0, 111;
v00000225271e88a0_112 .array/port v00000225271e88a0, 112;
v00000225271e88a0_113 .array/port v00000225271e88a0, 113;
E_0000022527176310/28 .event anyedge, v00000225271e88a0_110, v00000225271e88a0_111, v00000225271e88a0_112, v00000225271e88a0_113;
v00000225271e88a0_114 .array/port v00000225271e88a0, 114;
v00000225271e88a0_115 .array/port v00000225271e88a0, 115;
v00000225271e88a0_116 .array/port v00000225271e88a0, 116;
v00000225271e88a0_117 .array/port v00000225271e88a0, 117;
E_0000022527176310/29 .event anyedge, v00000225271e88a0_114, v00000225271e88a0_115, v00000225271e88a0_116, v00000225271e88a0_117;
v00000225271e88a0_118 .array/port v00000225271e88a0, 118;
v00000225271e88a0_119 .array/port v00000225271e88a0, 119;
v00000225271e88a0_120 .array/port v00000225271e88a0, 120;
v00000225271e88a0_121 .array/port v00000225271e88a0, 121;
E_0000022527176310/30 .event anyedge, v00000225271e88a0_118, v00000225271e88a0_119, v00000225271e88a0_120, v00000225271e88a0_121;
v00000225271e88a0_122 .array/port v00000225271e88a0, 122;
v00000225271e88a0_123 .array/port v00000225271e88a0, 123;
v00000225271e88a0_124 .array/port v00000225271e88a0, 124;
v00000225271e88a0_125 .array/port v00000225271e88a0, 125;
E_0000022527176310/31 .event anyedge, v00000225271e88a0_122, v00000225271e88a0_123, v00000225271e88a0_124, v00000225271e88a0_125;
v00000225271e88a0_126 .array/port v00000225271e88a0, 126;
v00000225271e88a0_127 .array/port v00000225271e88a0, 127;
v00000225271e88a0_128 .array/port v00000225271e88a0, 128;
v00000225271e88a0_129 .array/port v00000225271e88a0, 129;
E_0000022527176310/32 .event anyedge, v00000225271e88a0_126, v00000225271e88a0_127, v00000225271e88a0_128, v00000225271e88a0_129;
v00000225271e88a0_130 .array/port v00000225271e88a0, 130;
v00000225271e88a0_131 .array/port v00000225271e88a0, 131;
v00000225271e88a0_132 .array/port v00000225271e88a0, 132;
v00000225271e88a0_133 .array/port v00000225271e88a0, 133;
E_0000022527176310/33 .event anyedge, v00000225271e88a0_130, v00000225271e88a0_131, v00000225271e88a0_132, v00000225271e88a0_133;
v00000225271e88a0_134 .array/port v00000225271e88a0, 134;
v00000225271e88a0_135 .array/port v00000225271e88a0, 135;
v00000225271e88a0_136 .array/port v00000225271e88a0, 136;
v00000225271e88a0_137 .array/port v00000225271e88a0, 137;
E_0000022527176310/34 .event anyedge, v00000225271e88a0_134, v00000225271e88a0_135, v00000225271e88a0_136, v00000225271e88a0_137;
v00000225271e88a0_138 .array/port v00000225271e88a0, 138;
v00000225271e88a0_139 .array/port v00000225271e88a0, 139;
v00000225271e88a0_140 .array/port v00000225271e88a0, 140;
v00000225271e88a0_141 .array/port v00000225271e88a0, 141;
E_0000022527176310/35 .event anyedge, v00000225271e88a0_138, v00000225271e88a0_139, v00000225271e88a0_140, v00000225271e88a0_141;
v00000225271e88a0_142 .array/port v00000225271e88a0, 142;
v00000225271e88a0_143 .array/port v00000225271e88a0, 143;
v00000225271e88a0_144 .array/port v00000225271e88a0, 144;
v00000225271e88a0_145 .array/port v00000225271e88a0, 145;
E_0000022527176310/36 .event anyedge, v00000225271e88a0_142, v00000225271e88a0_143, v00000225271e88a0_144, v00000225271e88a0_145;
v00000225271e88a0_146 .array/port v00000225271e88a0, 146;
v00000225271e88a0_147 .array/port v00000225271e88a0, 147;
v00000225271e88a0_148 .array/port v00000225271e88a0, 148;
v00000225271e88a0_149 .array/port v00000225271e88a0, 149;
E_0000022527176310/37 .event anyedge, v00000225271e88a0_146, v00000225271e88a0_147, v00000225271e88a0_148, v00000225271e88a0_149;
v00000225271e88a0_150 .array/port v00000225271e88a0, 150;
v00000225271e88a0_151 .array/port v00000225271e88a0, 151;
v00000225271e88a0_152 .array/port v00000225271e88a0, 152;
v00000225271e88a0_153 .array/port v00000225271e88a0, 153;
E_0000022527176310/38 .event anyedge, v00000225271e88a0_150, v00000225271e88a0_151, v00000225271e88a0_152, v00000225271e88a0_153;
v00000225271e88a0_154 .array/port v00000225271e88a0, 154;
v00000225271e88a0_155 .array/port v00000225271e88a0, 155;
v00000225271e88a0_156 .array/port v00000225271e88a0, 156;
v00000225271e88a0_157 .array/port v00000225271e88a0, 157;
E_0000022527176310/39 .event anyedge, v00000225271e88a0_154, v00000225271e88a0_155, v00000225271e88a0_156, v00000225271e88a0_157;
v00000225271e88a0_158 .array/port v00000225271e88a0, 158;
v00000225271e88a0_159 .array/port v00000225271e88a0, 159;
v00000225271e88a0_160 .array/port v00000225271e88a0, 160;
v00000225271e88a0_161 .array/port v00000225271e88a0, 161;
E_0000022527176310/40 .event anyedge, v00000225271e88a0_158, v00000225271e88a0_159, v00000225271e88a0_160, v00000225271e88a0_161;
v00000225271e88a0_162 .array/port v00000225271e88a0, 162;
v00000225271e88a0_163 .array/port v00000225271e88a0, 163;
v00000225271e88a0_164 .array/port v00000225271e88a0, 164;
v00000225271e88a0_165 .array/port v00000225271e88a0, 165;
E_0000022527176310/41 .event anyedge, v00000225271e88a0_162, v00000225271e88a0_163, v00000225271e88a0_164, v00000225271e88a0_165;
v00000225271e88a0_166 .array/port v00000225271e88a0, 166;
v00000225271e88a0_167 .array/port v00000225271e88a0, 167;
v00000225271e88a0_168 .array/port v00000225271e88a0, 168;
v00000225271e88a0_169 .array/port v00000225271e88a0, 169;
E_0000022527176310/42 .event anyedge, v00000225271e88a0_166, v00000225271e88a0_167, v00000225271e88a0_168, v00000225271e88a0_169;
v00000225271e88a0_170 .array/port v00000225271e88a0, 170;
v00000225271e88a0_171 .array/port v00000225271e88a0, 171;
v00000225271e88a0_172 .array/port v00000225271e88a0, 172;
v00000225271e88a0_173 .array/port v00000225271e88a0, 173;
E_0000022527176310/43 .event anyedge, v00000225271e88a0_170, v00000225271e88a0_171, v00000225271e88a0_172, v00000225271e88a0_173;
v00000225271e88a0_174 .array/port v00000225271e88a0, 174;
v00000225271e88a0_175 .array/port v00000225271e88a0, 175;
v00000225271e88a0_176 .array/port v00000225271e88a0, 176;
v00000225271e88a0_177 .array/port v00000225271e88a0, 177;
E_0000022527176310/44 .event anyedge, v00000225271e88a0_174, v00000225271e88a0_175, v00000225271e88a0_176, v00000225271e88a0_177;
v00000225271e88a0_178 .array/port v00000225271e88a0, 178;
v00000225271e88a0_179 .array/port v00000225271e88a0, 179;
v00000225271e88a0_180 .array/port v00000225271e88a0, 180;
v00000225271e88a0_181 .array/port v00000225271e88a0, 181;
E_0000022527176310/45 .event anyedge, v00000225271e88a0_178, v00000225271e88a0_179, v00000225271e88a0_180, v00000225271e88a0_181;
v00000225271e88a0_182 .array/port v00000225271e88a0, 182;
v00000225271e88a0_183 .array/port v00000225271e88a0, 183;
v00000225271e88a0_184 .array/port v00000225271e88a0, 184;
v00000225271e88a0_185 .array/port v00000225271e88a0, 185;
E_0000022527176310/46 .event anyedge, v00000225271e88a0_182, v00000225271e88a0_183, v00000225271e88a0_184, v00000225271e88a0_185;
v00000225271e88a0_186 .array/port v00000225271e88a0, 186;
v00000225271e88a0_187 .array/port v00000225271e88a0, 187;
v00000225271e88a0_188 .array/port v00000225271e88a0, 188;
v00000225271e88a0_189 .array/port v00000225271e88a0, 189;
E_0000022527176310/47 .event anyedge, v00000225271e88a0_186, v00000225271e88a0_187, v00000225271e88a0_188, v00000225271e88a0_189;
v00000225271e88a0_190 .array/port v00000225271e88a0, 190;
v00000225271e88a0_191 .array/port v00000225271e88a0, 191;
v00000225271e88a0_192 .array/port v00000225271e88a0, 192;
v00000225271e88a0_193 .array/port v00000225271e88a0, 193;
E_0000022527176310/48 .event anyedge, v00000225271e88a0_190, v00000225271e88a0_191, v00000225271e88a0_192, v00000225271e88a0_193;
v00000225271e88a0_194 .array/port v00000225271e88a0, 194;
v00000225271e88a0_195 .array/port v00000225271e88a0, 195;
v00000225271e88a0_196 .array/port v00000225271e88a0, 196;
v00000225271e88a0_197 .array/port v00000225271e88a0, 197;
E_0000022527176310/49 .event anyedge, v00000225271e88a0_194, v00000225271e88a0_195, v00000225271e88a0_196, v00000225271e88a0_197;
v00000225271e88a0_198 .array/port v00000225271e88a0, 198;
v00000225271e88a0_199 .array/port v00000225271e88a0, 199;
v00000225271e88a0_200 .array/port v00000225271e88a0, 200;
v00000225271e88a0_201 .array/port v00000225271e88a0, 201;
E_0000022527176310/50 .event anyedge, v00000225271e88a0_198, v00000225271e88a0_199, v00000225271e88a0_200, v00000225271e88a0_201;
v00000225271e88a0_202 .array/port v00000225271e88a0, 202;
v00000225271e88a0_203 .array/port v00000225271e88a0, 203;
v00000225271e88a0_204 .array/port v00000225271e88a0, 204;
v00000225271e88a0_205 .array/port v00000225271e88a0, 205;
E_0000022527176310/51 .event anyedge, v00000225271e88a0_202, v00000225271e88a0_203, v00000225271e88a0_204, v00000225271e88a0_205;
v00000225271e88a0_206 .array/port v00000225271e88a0, 206;
v00000225271e88a0_207 .array/port v00000225271e88a0, 207;
v00000225271e88a0_208 .array/port v00000225271e88a0, 208;
v00000225271e88a0_209 .array/port v00000225271e88a0, 209;
E_0000022527176310/52 .event anyedge, v00000225271e88a0_206, v00000225271e88a0_207, v00000225271e88a0_208, v00000225271e88a0_209;
v00000225271e88a0_210 .array/port v00000225271e88a0, 210;
v00000225271e88a0_211 .array/port v00000225271e88a0, 211;
v00000225271e88a0_212 .array/port v00000225271e88a0, 212;
v00000225271e88a0_213 .array/port v00000225271e88a0, 213;
E_0000022527176310/53 .event anyedge, v00000225271e88a0_210, v00000225271e88a0_211, v00000225271e88a0_212, v00000225271e88a0_213;
v00000225271e88a0_214 .array/port v00000225271e88a0, 214;
v00000225271e88a0_215 .array/port v00000225271e88a0, 215;
v00000225271e88a0_216 .array/port v00000225271e88a0, 216;
v00000225271e88a0_217 .array/port v00000225271e88a0, 217;
E_0000022527176310/54 .event anyedge, v00000225271e88a0_214, v00000225271e88a0_215, v00000225271e88a0_216, v00000225271e88a0_217;
v00000225271e88a0_218 .array/port v00000225271e88a0, 218;
v00000225271e88a0_219 .array/port v00000225271e88a0, 219;
v00000225271e88a0_220 .array/port v00000225271e88a0, 220;
v00000225271e88a0_221 .array/port v00000225271e88a0, 221;
E_0000022527176310/55 .event anyedge, v00000225271e88a0_218, v00000225271e88a0_219, v00000225271e88a0_220, v00000225271e88a0_221;
v00000225271e88a0_222 .array/port v00000225271e88a0, 222;
v00000225271e88a0_223 .array/port v00000225271e88a0, 223;
v00000225271e88a0_224 .array/port v00000225271e88a0, 224;
v00000225271e88a0_225 .array/port v00000225271e88a0, 225;
E_0000022527176310/56 .event anyedge, v00000225271e88a0_222, v00000225271e88a0_223, v00000225271e88a0_224, v00000225271e88a0_225;
v00000225271e88a0_226 .array/port v00000225271e88a0, 226;
v00000225271e88a0_227 .array/port v00000225271e88a0, 227;
v00000225271e88a0_228 .array/port v00000225271e88a0, 228;
v00000225271e88a0_229 .array/port v00000225271e88a0, 229;
E_0000022527176310/57 .event anyedge, v00000225271e88a0_226, v00000225271e88a0_227, v00000225271e88a0_228, v00000225271e88a0_229;
v00000225271e88a0_230 .array/port v00000225271e88a0, 230;
v00000225271e88a0_231 .array/port v00000225271e88a0, 231;
v00000225271e88a0_232 .array/port v00000225271e88a0, 232;
v00000225271e88a0_233 .array/port v00000225271e88a0, 233;
E_0000022527176310/58 .event anyedge, v00000225271e88a0_230, v00000225271e88a0_231, v00000225271e88a0_232, v00000225271e88a0_233;
v00000225271e88a0_234 .array/port v00000225271e88a0, 234;
v00000225271e88a0_235 .array/port v00000225271e88a0, 235;
v00000225271e88a0_236 .array/port v00000225271e88a0, 236;
v00000225271e88a0_237 .array/port v00000225271e88a0, 237;
E_0000022527176310/59 .event anyedge, v00000225271e88a0_234, v00000225271e88a0_235, v00000225271e88a0_236, v00000225271e88a0_237;
v00000225271e88a0_238 .array/port v00000225271e88a0, 238;
v00000225271e88a0_239 .array/port v00000225271e88a0, 239;
v00000225271e88a0_240 .array/port v00000225271e88a0, 240;
v00000225271e88a0_241 .array/port v00000225271e88a0, 241;
E_0000022527176310/60 .event anyedge, v00000225271e88a0_238, v00000225271e88a0_239, v00000225271e88a0_240, v00000225271e88a0_241;
v00000225271e88a0_242 .array/port v00000225271e88a0, 242;
v00000225271e88a0_243 .array/port v00000225271e88a0, 243;
v00000225271e88a0_244 .array/port v00000225271e88a0, 244;
v00000225271e88a0_245 .array/port v00000225271e88a0, 245;
E_0000022527176310/61 .event anyedge, v00000225271e88a0_242, v00000225271e88a0_243, v00000225271e88a0_244, v00000225271e88a0_245;
v00000225271e88a0_246 .array/port v00000225271e88a0, 246;
v00000225271e88a0_247 .array/port v00000225271e88a0, 247;
v00000225271e88a0_248 .array/port v00000225271e88a0, 248;
v00000225271e88a0_249 .array/port v00000225271e88a0, 249;
E_0000022527176310/62 .event anyedge, v00000225271e88a0_246, v00000225271e88a0_247, v00000225271e88a0_248, v00000225271e88a0_249;
v00000225271e88a0_250 .array/port v00000225271e88a0, 250;
v00000225271e88a0_251 .array/port v00000225271e88a0, 251;
v00000225271e88a0_252 .array/port v00000225271e88a0, 252;
v00000225271e88a0_253 .array/port v00000225271e88a0, 253;
E_0000022527176310/63 .event anyedge, v00000225271e88a0_250, v00000225271e88a0_251, v00000225271e88a0_252, v00000225271e88a0_253;
v00000225271e88a0_254 .array/port v00000225271e88a0, 254;
v00000225271e88a0_255 .array/port v00000225271e88a0, 255;
E_0000022527176310/64 .event anyedge, v00000225271e88a0_254, v00000225271e88a0_255;
E_0000022527176310 .event/or E_0000022527176310/0, E_0000022527176310/1, E_0000022527176310/2, E_0000022527176310/3, E_0000022527176310/4, E_0000022527176310/5, E_0000022527176310/6, E_0000022527176310/7, E_0000022527176310/8, E_0000022527176310/9, E_0000022527176310/10, E_0000022527176310/11, E_0000022527176310/12, E_0000022527176310/13, E_0000022527176310/14, E_0000022527176310/15, E_0000022527176310/16, E_0000022527176310/17, E_0000022527176310/18, E_0000022527176310/19, E_0000022527176310/20, E_0000022527176310/21, E_0000022527176310/22, E_0000022527176310/23, E_0000022527176310/24, E_0000022527176310/25, E_0000022527176310/26, E_0000022527176310/27, E_0000022527176310/28, E_0000022527176310/29, E_0000022527176310/30, E_0000022527176310/31, E_0000022527176310/32, E_0000022527176310/33, E_0000022527176310/34, E_0000022527176310/35, E_0000022527176310/36, E_0000022527176310/37, E_0000022527176310/38, E_0000022527176310/39, E_0000022527176310/40, E_0000022527176310/41, E_0000022527176310/42, E_0000022527176310/43, E_0000022527176310/44, E_0000022527176310/45, E_0000022527176310/46, E_0000022527176310/47, E_0000022527176310/48, E_0000022527176310/49, E_0000022527176310/50, E_0000022527176310/51, E_0000022527176310/52, E_0000022527176310/53, E_0000022527176310/54, E_0000022527176310/55, E_0000022527176310/56, E_0000022527176310/57, E_0000022527176310/58, E_0000022527176310/59, E_0000022527176310/60, E_0000022527176310/61, E_0000022527176310/62, E_0000022527176310/63, E_0000022527176310/64;
E_00000225271763d0 .event posedge, v00000225271e8580_0, v00000225271e8800_0;
S_0000022527160610 .scope begin, "$ivl_for_loop0" "$ivl_for_loop0" 6 20, 6 20 0, S_000002252716d810;
 .timescale 0 0;
v00000225271e9520_0 .var/2s "i", 31 0;
S_00000225271607a0 .scope begin, "$ivl_for_loop1" "$ivl_for_loop1" 6 31, 6 31 0, S_000002252716d810;
 .timescale 0 0;
v00000225271e84e0_0 .var/2s "i", 31 0;
S_000002252715c530 .scope module, "dp_inst" "datapath" 4 87, 7 1 0, S_00000225271844f0;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "rst";
    .port_info 2 /INPUT 32 "instruction";
    .port_info 3 /INPUT 64 "read_data_memory";
    .port_info 4 /INPUT 3 "alu_control";
    .port_info 5 /INPUT 1 "reg_write";
    .port_info 6 /INPUT 1 "alu_src";
    .port_info 7 /INPUT 1 "mem_to_reg";
    .port_info 8 /OUTPUT 64 "alu_result";
    .port_info 9 /OUTPUT 64 "write_data_memory";
    .port_info 10 /OUTPUT 5 "rd_addr";
    .port_info 11 /OUTPUT 1 "zero";
    .port_info 12 /OUTPUT 64 "debug_out";
L_0000022527251bb0 .functor BUFZ 64, L_00000225271684a0, C4<0000000000000000000000000000000000000000000000000000000000000000>, C4<0000000000000000000000000000000000000000000000000000000000000000>, C4<0000000000000000000000000000000000000000000000000000000000000000>;
v00000225271e9d40_0 .net *"_ivl_3", 0 0, L_00000225271ed9a0;  1 drivers
v00000225271e9c00_0 .net *"_ivl_4", 51 0, L_00000225271edcc0;  1 drivers
v00000225271e97a0_0 .net *"_ivl_7", 11 0, L_00000225271edd60;  1 drivers
v00000225271e9f20_0 .net "alu_b", 63 0, L_00000225271ed040;  1 drivers
v00000225271e8ee0_0 .net "alu_control", 2 0, v000002252717ddc0_0;  alias, 1 drivers
v00000225271e8da0_0 .net "alu_result", 63 0, v00000225271e86c0_0;  alias, 1 drivers
v00000225271e9200_0 .net "alu_src", 0 0, v000002252717d780_0;  alias, 1 drivers
v00000225271e9fc0_0 .net "clk", 0 0, v00000225271ec820_0;  alias, 1 drivers
v00000225271e9020_0 .net "debug_out", 63 0, L_0000022527149fe0;  1 drivers
v00000225271ea060_0 .net "imm", 63 0, L_00000225271ece60;  1 drivers
v00000225271ea100_0 .net "instruction", 31 0, L_00000225271edea0;  alias, 1 drivers
v00000225271e8300_0 .net "mem_to_reg", 0 0, v000002252717d280_0;  alias, 1 drivers
v00000225271e8440_0 .net "rd_addr", 4 0, L_00000225271ed900;  alias, 1 drivers
v00000225271ebe90_0 .net "read_data_memory", 63 0, v00000225271e8a80_0;  alias, 1 drivers
v00000225271ead10_0 .net "reg_write", 0 0, v00000225271e9de0_0;  alias, 1 drivers
v00000225271eac70_0 .var "rs1", 4 0;
v00000225271ebf30_0 .net "rs1_data", 63 0, L_0000022527168120;  1 drivers
v00000225271ea4f0_0 .var "rs2", 4 0;
v00000225271eb0d0_0 .net "rs2_data", 63 0, L_00000225271684a0;  1 drivers
v00000225271ea630_0 .net "rst", 0 0, v00000225271ed220_0;  alias, 1 drivers
v00000225271ec070_0 .net "wb_data", 63 0, L_00000225271ec640;  1 drivers
v00000225271eb530_0 .net "write_data_memory", 63 0, L_0000022527251bb0;  alias, 1 drivers
v00000225271ea950_0 .net "zero", 0 0, L_00000225271ec8c0;  alias, 1 drivers
L_00000225271ed900 .part L_00000225271edea0, 7, 5;
L_00000225271ed9a0 .part L_00000225271edea0, 31, 1;
LS_00000225271edcc0_0_0 .concat [ 1 1 1 1], L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0;
LS_00000225271edcc0_0_4 .concat [ 1 1 1 1], L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0;
LS_00000225271edcc0_0_8 .concat [ 1 1 1 1], L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0;
LS_00000225271edcc0_0_12 .concat [ 1 1 1 1], L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0;
LS_00000225271edcc0_0_16 .concat [ 1 1 1 1], L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0;
LS_00000225271edcc0_0_20 .concat [ 1 1 1 1], L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0;
LS_00000225271edcc0_0_24 .concat [ 1 1 1 1], L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0;
LS_00000225271edcc0_0_28 .concat [ 1 1 1 1], L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0;
LS_00000225271edcc0_0_32 .concat [ 1 1 1 1], L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0;
LS_00000225271edcc0_0_36 .concat [ 1 1 1 1], L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0;
LS_00000225271edcc0_0_40 .concat [ 1 1 1 1], L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0;
LS_00000225271edcc0_0_44 .concat [ 1 1 1 1], L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0;
LS_00000225271edcc0_0_48 .concat [ 1 1 1 1], L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0, L_00000225271ed9a0;
LS_00000225271edcc0_1_0 .concat [ 4 4 4 4], LS_00000225271edcc0_0_0, LS_00000225271edcc0_0_4, LS_00000225271edcc0_0_8, LS_00000225271edcc0_0_12;
LS_00000225271edcc0_1_4 .concat [ 4 4 4 4], LS_00000225271edcc0_0_16, LS_00000225271edcc0_0_20, LS_00000225271edcc0_0_24, LS_00000225271edcc0_0_28;
LS_00000225271edcc0_1_8 .concat [ 4 4 4 4], LS_00000225271edcc0_0_32, LS_00000225271edcc0_0_36, LS_00000225271edcc0_0_40, LS_00000225271edcc0_0_44;
LS_00000225271edcc0_1_12 .concat [ 4 0 0 0], LS_00000225271edcc0_0_48;
L_00000225271edcc0 .concat [ 16 16 16 4], LS_00000225271edcc0_1_0, LS_00000225271edcc0_1_4, LS_00000225271edcc0_1_8, LS_00000225271edcc0_1_12;
L_00000225271edd60 .part L_00000225271edea0, 20, 12;
L_00000225271ece60 .concat [ 12 52 0 0], L_00000225271edd60, L_00000225271edcc0;
L_00000225271ed040 .functor MUXZ 64, L_00000225271684a0, L_00000225271ece60, v000002252717d780_0, C4<>;
L_00000225271ec640 .functor MUXZ 64, v00000225271e86c0_0, v00000225271e8a80_0, v000002252717d280_0, C4<>;
S_000002252715c6c0 .scope module, "alu_inst" "alu" 7 50, 8 3 0, S_000002252715c530;
 .timescale 0 0;
    .port_info 0 /INPUT 64 "a";
    .port_info 1 /INPUT 64 "b";
    .port_info 2 /INPUT 3 "alu_control";
    .port_info 3 /OUTPUT 64 "result";
    .port_info 4 /OUTPUT 1 "zero";
L_00000225271f9278 .functor BUFT 1, C4<0000000000000000000000000000000000000000000000000000000000000000>, C4<0>, C4<0>, C4<0>;
v00000225271e8940_0 .net/2u *"_ivl_0", 63 0, L_00000225271f9278;  1 drivers
v00000225271e9ca0_0 .net "a", 63 0, L_0000022527168120;  alias, 1 drivers
v00000225271e8260_0 .net "alu_control", 2 0, v000002252717ddc0_0;  alias, 1 drivers
v00000225271e92a0_0 .net "b", 63 0, L_00000225271ed040;  alias, 1 drivers
v00000225271e86c0_0 .var "result", 63 0;
v00000225271e8f80_0 .net "zero", 0 0, L_00000225271ec8c0;  alias, 1 drivers
E_0000022527176190 .event anyedge, v000002252717ddc0_0, v00000225271e9ca0_0, v00000225271e92a0_0;
L_00000225271ec8c0 .cmp/eq 64, v00000225271e86c0_0, L_00000225271f9278;
S_00000225271595e0 .scope module, "rf" "reg_file" 7 30, 9 1 0, S_000002252715c530;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "rst";
    .port_info 2 /INPUT 5 "rd_addr1";
    .port_info 3 /OUTPUT 64 "rd_data1";
    .port_info 4 /INPUT 5 "rd_addr2";
    .port_info 5 /OUTPUT 64 "rd_data2";
    .port_info 6 /INPUT 5 "wr_addr";
    .port_info 7 /INPUT 64 "wr_data";
    .port_info 8 /INPUT 1 "wr_enable";
    .port_info 9 /OUTPUT 64 "debug_output";
L_0000022527168120 .functor BUFZ 64, L_00000225271edc20, C4<0000000000000000000000000000000000000000000000000000000000000000>, C4<0000000000000000000000000000000000000000000000000000000000000000>, C4<0000000000000000000000000000000000000000000000000000000000000000>;
L_00000225271684a0 .functor BUFZ 64, L_00000225271ed7c0, C4<0000000000000000000000000000000000000000000000000000000000000000>, C4<0000000000000000000000000000000000000000000000000000000000000000>, C4<0000000000000000000000000000000000000000000000000000000000000000>;
v00000225271e8d00_31 .array/port v00000225271e8d00, 31;
L_0000022527149fe0 .functor BUFZ 64, v00000225271e8d00_31, C4<0000000000000000000000000000000000000000000000000000000000000000>, C4<0000000000000000000000000000000000000000000000000000000000000000>, C4<0000000000000000000000000000000000000000000000000000000000000000>;
v00000225271e9340_0 .net *"_ivl_0", 63 0, L_00000225271edc20;  1 drivers
v00000225271e9a20_0 .net *"_ivl_10", 6 0, L_00000225271eca00;  1 drivers
L_00000225271f9230 .functor BUFT 1, C4<00>, C4<0>, C4<0>, C4<0>;
v00000225271e93e0_0 .net *"_ivl_13", 1 0, L_00000225271f9230;  1 drivers
v00000225271e89e0_0 .net *"_ivl_2", 6 0, L_00000225271ed680;  1 drivers
L_00000225271f91e8 .functor BUFT 1, C4<00>, C4<0>, C4<0>, C4<0>;
v00000225271e8b20_0 .net *"_ivl_5", 1 0, L_00000225271f91e8;  1 drivers
v00000225271e8760_0 .net *"_ivl_8", 63 0, L_00000225271ed7c0;  1 drivers
v00000225271e9e80_0 .net "clk", 0 0, v00000225271ec820_0;  alias, 1 drivers
v00000225271e8bc0_0 .net "debug_output", 63 0, L_0000022527149fe0;  alias, 1 drivers
v00000225271e98e0_0 .net "rd_addr1", 4 0, v00000225271eac70_0;  1 drivers
v00000225271e90c0_0 .net "rd_addr2", 4 0, v00000225271ea4f0_0;  1 drivers
v00000225271e8c60_0 .net "rd_data1", 63 0, L_0000022527168120;  alias, 1 drivers
v00000225271e9660_0 .net "rd_data2", 63 0, L_00000225271684a0;  alias, 1 drivers
v00000225271e8d00 .array "registers", 0 31, 63 0;
v00000225271e9700_0 .net "rst", 0 0, v00000225271ed220_0;  alias, 1 drivers
v00000225271e9ac0_0 .net "wr_addr", 4 0, L_00000225271ed900;  alias, 1 drivers
v00000225271e9b60_0 .net "wr_data", 63 0, L_00000225271ec640;  alias, 1 drivers
v00000225271e8e40_0 .net "wr_enable", 0 0, v00000225271e9de0_0;  alias, 1 drivers
L_00000225271edc20 .array/port v00000225271e8d00, L_00000225271ed680;
L_00000225271ed680 .concat [ 5 2 0 0], v00000225271eac70_0, L_00000225271f91e8;
L_00000225271ed7c0 .array/port v00000225271e8d00, L_00000225271eca00;
L_00000225271eca00 .concat [ 5 2 0 0], v00000225271ea4f0_0, L_00000225271f9230;
S_0000022527159770 .scope begin, "$ivl_for_loop3" "$ivl_for_loop3" 9 18, 9 18 0, S_00000225271595e0;
 .timescale 0 0;
v00000225271e9480_0 .var/2s "i", 31 0;
S_0000022527153800 .scope module, "instr_mem_inst" "instr_mem" 4 46, 10 1 0, S_00000225271844f0;
 .timescale 0 0;
    .port_info 0 /INPUT 32 "address";
    .port_info 1 /OUTPUT 32 "instruction";
P_0000022527188b50 .param/str "mem_file" 0 10 3, "programs/program.mem";
P_0000022527188b88 .param/l "mem_size" 0 10 2, +C4<00000000000000000000000000000110>;
v00000225271ea270_0 .net *"_ivl_1", 29 0, L_00000225271ee080;  1 drivers
v00000225271ebb70_0 .net *"_ivl_10", 31 0, L_00000225271ed400;  1 drivers
v00000225271ebfd0_0 .net *"_ivl_13", 29 0, L_00000225271ec320;  1 drivers
L_00000225271f9158 .functor BUFT 1, C4<00000000000000000000000000110011>, C4<0>, C4<0>, C4<0>;
v00000225271ea770_0 .net/2u *"_ivl_14", 31 0, L_00000225271f9158;  1 drivers
v00000225271eaa90_0 .net *"_ivl_2", 31 0, L_00000225271ed5e0;  1 drivers
L_00000225271f90c8 .functor BUFT 1, C4<00>, C4<0>, C4<0>, C4<0>;
v00000225271eadb0_0 .net *"_ivl_5", 1 0, L_00000225271f90c8;  1 drivers
L_00000225271f9110 .functor BUFT 1, C4<00000000000000000000000000000110>, C4<0>, C4<0>, C4<0>;
v00000225271eb7b0_0 .net/2u *"_ivl_6", 31 0, L_00000225271f9110;  1 drivers
v00000225271ebc10_0 .net *"_ivl_8", 0 0, L_00000225271ec3c0;  1 drivers
v00000225271eb170_0 .net "address", 31 0, L_00000225271edae0;  1 drivers
v00000225271eb210_0 .net "instruction", 31 0, L_00000225271edea0;  alias, 1 drivers
v00000225271ebdf0 .array "memory_array", 5 0, 31 0;
L_00000225271ee080 .part L_00000225271edae0, 2, 30;
L_00000225271ed5e0 .concat [ 30 2 0 0], L_00000225271ee080, L_00000225271f90c8;
L_00000225271ec3c0 .cmp/gt 32, L_00000225271f9110, L_00000225271ed5e0;
L_00000225271ed400 .array/port v00000225271ebdf0, L_00000225271ec320;
L_00000225271ec320 .part L_00000225271edae0, 2, 30;
L_00000225271edea0 .functor MUXZ 32, L_00000225271f9158, L_00000225271ed400, L_00000225271ec3c0, C4<>;
S_0000022527153990 .scope begin, "$ivl_for_loop2" "$ivl_for_loop2" 10 13, 10 13 0, S_0000022527153800;
 .timescale 0 0;
v00000225271ea6d0_0 .var/2s "i", 31 0;
S_000002252714c0d0 .scope module, "pc_inst" "pc_logic" 4 33, 11 1 0, S_00000225271844f0;
 .timescale 0 0;
    .port_info 0 /INPUT 1 "clk";
    .port_info 1 /INPUT 1 "rst";
    .port_info 2 /INPUT 1 "branch";
    .port_info 3 /INPUT 1 "zero";
    .port_info 4 /INPUT 64 "imm";
    .port_info 5 /OUTPUT 64 "pc";
v00000225271eabd0_0 .net "branch", 0 0, v000002252717de60_0;  alias, 1 drivers
v00000225271eae50_0 .net "clk", 0 0, v00000225271ec820_0;  alias, 1 drivers
v00000225271eb8f0_0 .net "imm", 63 0, L_00000225271ec280;  alias, 1 drivers
v00000225271eb990_0 .var "pc", 63 0;
v00000225271ea810_0 .net "rst", 0 0, v00000225271ed220_0;  alias, 1 drivers
v00000225271eb030_0 .net "zero", 0 0, L_00000225271ec8c0;  alias, 1 drivers
S_000002252714c260 .scope module, "sign_ext_inst" "sign_extend" 4 52, 12 3 0, S_00000225271844f0;
 .timescale 0 0;
    .port_info 0 /INPUT 32 "instr";
    .port_info 1 /OUTPUT 64 "imm_out";
v00000225271eb2b0_0 .net *"_ivl_1", 6 0, L_00000225271edf40;  1 drivers
L_00000225271f91a0 .functor BUFT 1, C4<1100011>, C4<0>, C4<0>, C4<0>;
v00000225271eb350_0 .net/2u *"_ivl_2", 6 0, L_00000225271f91a0;  1 drivers
v00000225271eaef0_0 .net *"_ivl_4", 0 0, L_00000225271ed2c0;  1 drivers
v00000225271eb670_0 .var "imm_b", 63 0;
v00000225271ea590_0 .var "imm_i", 63 0;
v00000225271ea8b0_0 .net "imm_out", 63 0, L_00000225271ec280;  alias, 1 drivers
v00000225271eb710_0 .net "instr", 31 0, L_00000225271edea0;  alias, 1 drivers
L_00000225271edf40 .part L_00000225271edea0, 0, 7;
L_00000225271ed2c0 .cmp/eq 7, L_00000225271edf40, L_00000225271f91a0;
L_00000225271ec280 .functor MUXZ 64, v00000225271ea590_0, v00000225271eb670_0, L_00000225271ed2c0, C4<>;
    .scope S_000002252714c0d0;
T_0 ;
    %wait E_00000225271763d0;
    %load/vec4 v00000225271ea810_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_0.0, 8;
    %pushi/vec4 0, 0, 64;
    %assign/vec4 v00000225271eb990_0, 0;
    %jmp T_0.1;
T_0.0 ;
    %load/vec4 v00000225271eabd0_0;
    %flag_set/vec4 9;
    %flag_get/vec4 9;
    %jmp/0 T_0.4, 9;
    %load/vec4 v00000225271eb030_0;
    %and;
T_0.4;
    %flag_set/vec4 8;
    %jmp/0xz  T_0.2, 8;
    %load/vec4 v00000225271eb990_0;
    %load/vec4 v00000225271eb8f0_0;
    %add;
    %assign/vec4 v00000225271eb990_0, 0;
    %jmp T_0.3;
T_0.2 ;
    %load/vec4 v00000225271eb990_0;
    %addi 4, 0, 64;
    %assign/vec4 v00000225271eb990_0, 0;
T_0.3 ;
T_0.1 ;
    %jmp T_0;
    .thread T_0;
    .scope S_0000022527153800;
T_1 ;
    %fork t_1, S_0000022527153990;
    %jmp t_0;
    .scope S_0000022527153990;
t_1 ;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v00000225271ea6d0_0, 0, 32;
T_1.0 ;
    %load/vec4 v00000225271ea6d0_0;
    %cmpi/s 6, 0, 32;
    %jmp/0xz T_1.1, 5;
    %pushi/vec4 51, 0, 32;
    %ix/getv/s 4, v00000225271ea6d0_0;
    %store/vec4a v00000225271ebdf0, 4, 0;
    ; show_stmt_assign_vector: Get l-value for compressed += operand
    %load/vec4 v00000225271ea6d0_0;
    %pushi/vec4 1, 0, 32;
    %add;
    %cast2;
    %store/vec4 v00000225271ea6d0_0, 0, 32;
    %jmp T_1.0;
T_1.1 ;
    %end;
    .scope S_0000022527153800;
t_0 %join;
    %vpi_call/w 10 18 "$display", "Loading instruction memory from %s", P_0000022527188b50 {0 0 0};
    %vpi_call/w 10 19 "$readmemh", P_0000022527188b50, v00000225271ebdf0 {0 0 0};
    %end;
    .thread T_1;
    .scope S_000002252714c260;
T_2 ;
    %load/vec4 v00000225271eb710_0;
    %parti/s 1, 31, 6;
    %replicate 52;
    %load/vec4 v00000225271eb710_0;
    %parti/s 12, 20, 6;
    %concat/vec4; draw_concat_vec4
    %store/vec4 v00000225271ea590_0, 0, 64;
    %load/vec4 v00000225271eb710_0;
    %parti/s 1, 31, 6;
    %replicate 51;
    %load/vec4 v00000225271eb710_0;
    %parti/s 1, 31, 6;
    %concat/vec4; draw_concat_vec4
    %load/vec4 v00000225271eb710_0;
    %parti/s 1, 7, 4;
    %concat/vec4; draw_concat_vec4
    %load/vec4 v00000225271eb710_0;
    %parti/s 6, 25, 6;
    %concat/vec4; draw_concat_vec4
    %load/vec4 v00000225271eb710_0;
    %parti/s 4, 8, 5;
    %concat/vec4; draw_concat_vec4
    %concati/vec4 0, 0, 1;
    %store/vec4 v00000225271eb670_0, 0, 64;
    %end;
    .thread T_2, $init;
    .scope S_000002252716d680;
T_3 ;
Ewait_0 .event/or E_0000022527176990, E_0x0;
    %wait Ewait_0;
    %pushi/vec4 0, 0, 3;
    %store/vec4 v000002252717ddc0_0, 0, 3;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v00000225271e9de0_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d1e0_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d320_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d280_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d780_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717de60_0, 0, 1;
    %load/vec4 v00000225271e9840_0;
    %cmpi/e 127, 127, 7;
    %jmp/0xz  T_3.0, 6;
    %jmp T_3.1;
T_3.0 ;
    %load/vec4 v00000225271e9840_0;
    %dup/vec4;
    %pushi/vec4 3, 0, 7;
    %cmp/u;
    %jmp/1 T_3.2, 6;
    %dup/vec4;
    %pushi/vec4 35, 0, 7;
    %cmp/u;
    %jmp/1 T_3.3, 6;
    %dup/vec4;
    %pushi/vec4 51, 0, 7;
    %cmp/u;
    %jmp/1 T_3.4, 6;
    %dup/vec4;
    %pushi/vec4 99, 0, 7;
    %cmp/u;
    %jmp/1 T_3.5, 6;
    %vpi_call/w 5 94 "$display", "Warning: Unknown opcode: 0x%h", v00000225271e9840_0 {0 0 0};
    %jmp T_3.7;
T_3.2 ;
    %pushi/vec4 0, 0, 3;
    %store/vec4 v000002252717ddc0_0, 0, 3;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v00000225271e9de0_0, 0, 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v000002252717d1e0_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d320_0, 0, 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v000002252717d280_0, 0, 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v000002252717d780_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717de60_0, 0, 1;
    %jmp T_3.7;
T_3.3 ;
    %pushi/vec4 0, 0, 3;
    %store/vec4 v000002252717ddc0_0, 0, 3;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v00000225271e9de0_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d1e0_0, 0, 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v000002252717d320_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d280_0, 0, 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v000002252717d780_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717de60_0, 0, 1;
    %jmp T_3.7;
T_3.4 ;
    %load/vec4 v000002252717cf60_0;
    %dup/vec4;
    %pushi/vec4 0, 0, 3;
    %cmp/u;
    %jmp/1 T_3.8, 6;
    %dup/vec4;
    %pushi/vec4 7, 0, 3;
    %cmp/u;
    %jmp/1 T_3.9, 6;
    %dup/vec4;
    %pushi/vec4 6, 0, 3;
    %cmp/u;
    %jmp/1 T_3.10, 6;
    %pushi/vec4 0, 0, 3;
    %store/vec4 v000002252717ddc0_0, 0, 3;
    %jmp T_3.12;
T_3.8 ;
    %load/vec4 v000002252717d0a0_0;
    %cmpi/e 32, 0, 7;
    %jmp/0xz  T_3.13, 4;
    %pushi/vec4 1, 0, 3;
    %store/vec4 v000002252717ddc0_0, 0, 3;
    %jmp T_3.14;
T_3.13 ;
    %pushi/vec4 0, 0, 3;
    %store/vec4 v000002252717ddc0_0, 0, 3;
T_3.14 ;
    %jmp T_3.12;
T_3.9 ;
    %pushi/vec4 2, 0, 3;
    %store/vec4 v000002252717ddc0_0, 0, 3;
    %jmp T_3.12;
T_3.10 ;
    %pushi/vec4 3, 0, 3;
    %store/vec4 v000002252717ddc0_0, 0, 3;
    %jmp T_3.12;
T_3.12 ;
    %pop/vec4 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v00000225271e9de0_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d1e0_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d320_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d280_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d780_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717de60_0, 0, 1;
    %jmp T_3.7;
T_3.5 ;
    %pushi/vec4 1, 0, 3;
    %store/vec4 v000002252717ddc0_0, 0, 3;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v00000225271e9de0_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d1e0_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d320_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d280_0, 0, 1;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v000002252717d780_0, 0, 1;
    %pushi/vec4 1, 0, 1;
    %store/vec4 v000002252717de60_0, 0, 1;
    %jmp T_3.7;
T_3.7 ;
    %pop/vec4 1;
T_3.1 ;
    %jmp T_3;
    .thread T_3, $push;
    .scope S_000002252716d810;
T_4 ;
    %load/vec4 v00000225271e9980_0;
    %parti/s 29, 3, 3;
    %pad/u 32;
    %store/vec4 v00000225271e9160_0, 0, 32;
    %end;
    .thread T_4, $init;
    .scope S_000002252716d810;
T_5 ;
    %fork t_3, S_0000022527160610;
    %jmp t_2;
    .scope S_0000022527160610;
t_3 ;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v00000225271e9520_0, 0, 32;
T_5.0 ;
    %load/vec4 v00000225271e9520_0;
    %cmpi/s 256, 0, 32;
    %jmp/0xz T_5.1, 5;
    %pushi/vec4 0, 0, 64;
    %ix/getv/s 4, v00000225271e9520_0;
    %store/vec4a v00000225271e88a0, 4, 0;
    ; show_stmt_assign_vector: Get l-value for compressed += operand
    %load/vec4 v00000225271e9520_0;
    %pushi/vec4 1, 0, 32;
    %add;
    %cast2;
    %store/vec4 v00000225271e9520_0, 0, 32;
    %jmp T_5.0;
T_5.1 ;
    %end;
    .scope S_000002252716d810;
t_2 %join;
    %vpi_call/w 6 24 "$display", "Loading data memory (ROM portion) from %s", P_000002252718f648 {0 0 0};
    %vpi_call/w 6 25 "$readmemh", P_000002252718f648, v00000225271e88a0, 32'sb00000000000000000000000000000000, 32'sb00000000000000000000000000000011 {0 0 0};
    %end;
    .thread T_5;
    .scope S_000002252716d810;
T_6 ;
    %wait E_00000225271763d0;
    %load/vec4 v00000225271e8580_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_6.0, 8;
    %fork t_5, S_00000225271607a0;
    %jmp t_4;
    .scope S_00000225271607a0;
t_5 ;
    %pushi/vec4 4, 0, 32;
    %store/vec4 v00000225271e84e0_0, 0, 32;
T_6.2 ;
    %load/vec4 v00000225271e84e0_0;
    %cmpi/s 256, 0, 32;
    %jmp/0xz T_6.3, 5;
    %pushi/vec4 0, 0, 64;
    %ix/getv/s 3, v00000225271e84e0_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v00000225271e88a0, 0, 4;
    ; show_stmt_assign_vector: Get l-value for compressed += operand
    %load/vec4 v00000225271e84e0_0;
    %pushi/vec4 1, 0, 32;
    %add;
    %cast2;
    %store/vec4 v00000225271e84e0_0, 0, 32;
    %jmp T_6.2;
T_6.3 ;
    %end;
    .scope S_000002252716d810;
t_4 %join;
    %jmp T_6.1;
T_6.0 ;
    %load/vec4 v00000225271e8620_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_6.4, 8;
    %load/vec4 v00000225271e9160_0;
    %cmpi/u 4, 0, 32;
    %flag_inv 5; GE is !LT
    %jmp/0xz  T_6.6, 5;
    %load/vec4 v00000225271e95c0_0;
    %ix/getv 3, v00000225271e9160_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v00000225271e88a0, 0, 4;
    %jmp T_6.7;
T_6.6 ;
    %vpi_call/w 6 38 "$display", "Attempt to write to ROM region at address %0d", v00000225271e9160_0 {0 0 0};
T_6.7 ;
T_6.4 ;
T_6.1 ;
    %jmp T_6;
    .thread T_6;
    .scope S_000002252716d810;
T_7 ;
Ewait_1 .event/or E_0000022527176310, E_0x0;
    %wait Ewait_1;
    %load/vec4 v00000225271e83a0_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_7.0, 8;
    %ix/getv 4, v00000225271e9160_0;
    %load/vec4a v00000225271e88a0, 4;
    %store/vec4 v00000225271e8a80_0, 0, 64;
    %jmp T_7.1;
T_7.0 ;
    %pushi/vec4 0, 0, 64;
    %store/vec4 v00000225271e8a80_0, 0, 64;
T_7.1 ;
    %jmp T_7;
    .thread T_7, $push;
    .scope S_00000225271595e0;
T_8 ;
    %wait E_00000225271763d0;
    %load/vec4 v00000225271e9700_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_8.0, 8;
    %fork t_7, S_0000022527159770;
    %jmp t_6;
    .scope S_0000022527159770;
t_7 ;
    %pushi/vec4 0, 0, 32;
    %store/vec4 v00000225271e9480_0, 0, 32;
T_8.2 ;
    %load/vec4 v00000225271e9480_0;
    %cmpi/s 32, 0, 32;
    %jmp/0xz T_8.3, 5;
    %pushi/vec4 0, 0, 64;
    %ix/getv/s 3, v00000225271e9480_0;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v00000225271e8d00, 0, 4;
    ; show_stmt_assign_vector: Get l-value for compressed += operand
    %load/vec4 v00000225271e9480_0;
    %pushi/vec4 1, 0, 32;
    %add;
    %cast2;
    %store/vec4 v00000225271e9480_0, 0, 32;
    %jmp T_8.2;
T_8.3 ;
    %end;
    .scope S_00000225271595e0;
t_6 %join;
    %jmp T_8.1;
T_8.0 ;
    %load/vec4 v00000225271e8e40_0;
    %flag_set/vec4 8;
    %jmp/0xz  T_8.4, 8;
    %load/vec4 v00000225271e9b60_0;
    %load/vec4 v00000225271e9ac0_0;
    %pad/u 7;
    %ix/vec4 3;
    %ix/load 4, 0, 0; Constant delay
    %assign/vec4/a/d v00000225271e8d00, 0, 4;
T_8.4 ;
T_8.1 ;
    %jmp T_8;
    .thread T_8;
    .scope S_000002252715c6c0;
T_9 ;
Ewait_2 .event/or E_0000022527176190, E_0x0;
    %wait Ewait_2;
    %load/vec4 v00000225271e8260_0;
    %dup/vec4;
    %pushi/vec4 0, 0, 3;
    %cmp/u;
    %jmp/1 T_9.0, 6;
    %dup/vec4;
    %pushi/vec4 1, 0, 3;
    %cmp/u;
    %jmp/1 T_9.1, 6;
    %dup/vec4;
    %pushi/vec4 2, 0, 3;
    %cmp/u;
    %jmp/1 T_9.2, 6;
    %dup/vec4;
    %pushi/vec4 3, 0, 3;
    %cmp/u;
    %jmp/1 T_9.3, 6;
    %pushi/vec4 0, 0, 64;
    %store/vec4 v00000225271e86c0_0, 0, 64;
    %jmp T_9.5;
T_9.0 ;
    %load/vec4 v00000225271e9ca0_0;
    %load/vec4 v00000225271e92a0_0;
    %add;
    %store/vec4 v00000225271e86c0_0, 0, 64;
    %jmp T_9.5;
T_9.1 ;
    %load/vec4 v00000225271e9ca0_0;
    %load/vec4 v00000225271e92a0_0;
    %sub;
    %store/vec4 v00000225271e86c0_0, 0, 64;
    %jmp T_9.5;
T_9.2 ;
    %load/vec4 v00000225271e9ca0_0;
    %load/vec4 v00000225271e92a0_0;
    %and;
    %store/vec4 v00000225271e86c0_0, 0, 64;
    %jmp T_9.5;
T_9.3 ;
    %load/vec4 v00000225271e9ca0_0;
    %load/vec4 v00000225271e92a0_0;
    %or;
    %store/vec4 v00000225271e86c0_0, 0, 64;
    %jmp T_9.5;
T_9.5 ;
    %pop/vec4 1;
    %jmp T_9;
    .thread T_9, $push;
    .scope S_000002252715c530;
T_10 ;
    %load/vec4 v00000225271ea100_0;
    %parti/s 5, 15, 5;
    %store/vec4 v00000225271eac70_0, 0, 5;
    %load/vec4 v00000225271ea100_0;
    %parti/s 5, 20, 6;
    %store/vec4 v00000225271ea4f0_0, 0, 5;
    %end;
    .thread T_10, $init;
    .scope S_0000022527184360;
T_11 ;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v00000225271ec820_0, 0, 1;
    %end;
    .thread T_11;
    .scope S_0000022527184360;
T_12 ;
    %delay 5000, 0;
    %load/vec4 v00000225271ec820_0;
    %inv;
    %store/vec4 v00000225271ec820_0, 0, 1;
    %jmp T_12;
    .thread T_12;
    .scope S_0000022527184360;
T_13 ;
    %vpi_call/w 3 19 "$dumpfile", "waveform.vcd" {0 0 0};
    %vpi_call/w 3 20 "$dumpvars", 32'sb00000000000000000000000000000000, S_0000022527184360 {0 0 0};
    %pushi/vec4 1, 0, 1;
    %store/vec4 v00000225271ed220_0, 0, 1;
    %delay 15000, 0;
    %pushi/vec4 0, 0, 1;
    %store/vec4 v00000225271ed220_0, 0, 1;
    %delay 500000, 0;
    %vpi_call/w 3 28 "$finish" {0 0 0};
    %end;
    .thread T_13;
    .scope S_0000022527184360;
T_14 ;
    %wait E_0000022527176110;
    %load/vec4 v00000225271ed220_0;
    %nor/r;
    %flag_set/vec4 8;
    %jmp/0xz  T_14.0, 8;
    %vpi_call/w 3 35 "$display", "Time: %0t | PC = 0x%08h | Instr = 0x%08h", $time, &PV<v00000225271ed860_0, 32, 32>, &PV<v00000225271ed860_0, 0, 32> {0 0 0};
T_14.0 ;
    %jmp T_14;
    .thread T_14;
# The file index is used to find the file name in the following table.
:file_names 13;
    "N/A";
    "<interactive>";
    "-";
    "testbench/tb_single_cycle_cpu.sv";
    "src/single_cycle_cpu.sv";
    "src/control_unit.sv";
    "src/data_mem.sv";
    "src/data_path.sv";
    "src/alu.sv";
    "src/reg_file.sv";
    "src/instr_mem.sv";
    "src/pc_logic.sv";
    "src/sign_extend.sv";
