static void F_1 ( T_1 * V_1 , T_2 * T_3 V_2 , T_4 * V_3 )\r\n{\r\nT_4 * V_4 ;\r\nT_4 * V_5 ;\r\nV_4 = F_2 ( V_3 , V_1 , 0 , 6 , V_6 , NULL , L_1 ) ;\r\nV_5 = F_2 ( V_4 , V_1 , 0 , 1 , V_7 , NULL , L_2 ) ;\r\nF_3 ( V_5 , V_8 , V_1 , 0 , 1 , V_9 ) ;\r\nF_3 ( V_5 , V_10 , V_1 , 0 , 1 , V_9 ) ;\r\nF_3 ( V_5 , V_11 , V_1 , 0 , 1 , V_9 ) ;\r\nF_3 ( V_5 , V_12 , V_1 , 0 , 1 , V_9 ) ;\r\nV_5 = F_2 ( V_4 , V_1 , 1 , 1 , V_13 , NULL , L_3 ) ;\r\nF_3 ( V_5 , V_14 , V_1 , 1 , 1 , V_9 ) ;\r\nF_3 ( V_5 , V_15 , V_1 , 1 , 1 , V_9 ) ;\r\nF_3 ( V_4 , V_16 , V_1 , 2 , 4 , V_9 ) ;\r\n}\r\nstatic void F_4 ( T_1 * V_1 , T_2 * T_3 V_2 , T_4 * V_3 )\r\n{\r\nT_4 * V_4 ;\r\nstatic const int * V_17 [] = {\r\n& V_18 ,\r\n& V_19 ,\r\nNULL\r\n} ;\r\nV_4 = F_2 ( V_3 , V_1 , 0 , 8 , V_20 , NULL , L_4 ) ;\r\nF_3 ( V_4 , V_21 , V_1 , 0 , 2 , V_9 ) ;\r\nF_5 ( V_4 , V_1 , 2 , V_22 ,\r\nV_23 , V_17 , V_9 ) ;\r\nF_3 ( V_4 , V_24 , V_1 , 4 , 4 , V_25 ) ;\r\n}\r\nstatic void F_6 ( T_1 * V_1 , T_2 * T_3 V_2 , T_4 * V_3 )\r\n{\r\nstatic const int * V_17 [] = {\r\n& V_26 ,\r\n& V_27 ,\r\n& V_28 ,\r\nNULL\r\n} ;\r\nF_5 ( V_3 , V_1 , 0 , V_29 ,\r\nV_30 , V_17 , V_9 ) ;\r\n}\r\nstatic void F_7 ( T_1 * V_1 , T_2 * T_3 V_2 , T_4 * V_3 , T_5 T_6 V_2 )\r\n{\r\nT_4 * V_4 ;\r\nT_7 * V_31 ;\r\nstatic const int * V_32 [] = {\r\n& V_33 ,\r\n& V_34 ,\r\n& V_35 ,\r\n& V_36 ,\r\nNULL\r\n} ;\r\nT_8 V_37 = F_8 ( V_1 , 0 ) ;\r\nT_9 V_38 = ( V_37 >> 3 ) & 7 ;\r\nF_5 ( V_3 , V_1 , 0 , V_39 ,\r\nV_40 , V_32 , V_9 ) ;\r\nV_31 = F_3 ( V_3 , V_41 , V_1 , 2 , 4 , V_25 ) ;\r\nif ( 1 == V_38 )\r\n{\r\nV_4 = F_9 ( V_31 , V_42 ) ;\r\nF_3 ( V_4 , V_43 , V_1 , 2 , 4 , V_9 ) ;\r\nF_3 ( V_4 , V_44 , V_1 , 2 , 4 , V_9 ) ;\r\n}\r\n}\r\nstatic void F_10 ( T_1 * V_1 , T_2 * T_3 V_2 , T_4 * V_3 )\r\n{\r\nstatic const int * V_45 [] = {\r\n& V_46 ,\r\n& V_47 ,\r\n& V_48 ,\r\n& V_49 ,\r\n& V_50 ,\r\nNULL\r\n} ;\r\nF_5 ( V_3 , V_1 , 0 , V_51 ,\r\nV_52 , V_45 , V_9 ) ;\r\n}\r\nstatic void F_11 ( T_1 * V_1 , T_2 * T_3 , T_4 * V_3 , T_5 V_53 )\r\n{\r\nT_5 V_54 = V_53 * V_55 ;\r\nT_1 * V_56 ;\r\nT_5 V_57 ;\r\nT_4 * V_4 ;\r\nT_4 * V_58 ;\r\nT_4 * V_59 ;\r\nV_58 = F_2 ( V_3 , V_1 , 0 , V_55 * 6 , V_60 , NULL , L_5 ) ;\r\nV_59 = F_2 ( V_3 , V_1 , V_55 * 6 , 512 , V_60 , NULL , L_6 ) ;\r\nfor ( V_57 = 0 ; V_57 < V_55 ; ++ V_57 )\r\n{\r\nV_56 = F_12 ( V_1 , 6 * V_57 , 6 ) ;\r\nV_4 = F_13 ( V_58 , V_56 , 0 , 6 , V_61 , NULL , L_7 , V_57 + V_54 ) ;\r\nF_7 ( V_56 , T_3 , V_4 , V_57 + V_54 ) ;\r\nV_56 = F_12 ( V_1 , V_55 * 6 + 4 * V_57 , 2 ) ;\r\nV_4 = F_13 ( V_59 , V_56 , 0 , 2 , V_62 , NULL , L_7 , V_57 + V_54 ) ;\r\nF_6 ( V_56 , T_3 , V_4 ) ;\r\n}\r\n}\r\nstatic void F_14 ( T_1 * V_1 , T_2 * T_3 , T_4 * V_3 , T_5 V_53 )\r\n{\r\nif ( 0 == V_53 )\r\nF_4 ( V_1 , T_3 , V_3 ) ;\r\nF_3 ( V_3 , V_63 , V_1 , 0 , 0 , V_25 ) ;\r\nF_3 ( V_3 , V_64 , V_1 , 0 , 0 , V_25 ) ;\r\n}\r\nstatic void F_15 ( T_1 * V_1 , T_2 * T_3 , T_4 * V_3 )\r\n{\r\nT_4 * V_4 ;\r\nT_1 * V_56 ;\r\nT_5 V_65 ;\r\nT_5 V_53 ;\r\nF_16 ( T_3 -> V_66 , V_67 , L_8 ) ;\r\nV_65 = ( F_17 ( V_1 , 1 ) & 0x8F ) ;\r\nV_53 = ( F_17 ( V_1 , 0 ) & 0xF ) ;\r\nif ( V_65 & 0x80 )\r\n{\r\nF_18 ( T_3 -> V_66 , V_68 , L_9 ,\r\n( V_65 & 0x0f ) ) ;\r\n}\r\nelse\r\n{\r\nF_18 ( T_3 -> V_66 , V_68 , L_10 ,\r\n( V_65 & 0x0f ) ) ;\r\n}\r\nV_4 = F_13 ( V_3 , V_1 , 0 , - 1 , V_69 , NULL , L_11 , V_53 ) ;\r\nF_1 ( V_1 , T_3 , V_4 ) ;\r\nswitch ( V_65 )\r\n{\r\ncase V_70 :\r\nV_56 = F_12 ( V_1 , 6 , 40 ) ;\r\nF_10 ( V_56 , T_3 , V_4 ) ;\r\nbreak;\r\ncase V_71 :\r\ncase V_72 :\r\nV_56 = F_12 ( V_1 , 6 , 1280 ) ;\r\nF_11 ( V_56 , T_3 , V_4 , V_53 ) ;\r\nbreak;\r\ncase V_73 :\r\ncase V_74 :\r\nV_56 = F_19 ( V_1 , 6 ) ;\r\nF_14 ( V_56 , T_3 , V_4 , V_53 ) ;\r\nbreak;\r\ndefault:\r\nF_20 ( V_3 , T_3 , & V_75 , V_1 , 6 , - 1 ) ;\r\n}\r\n}\r\nstatic void F_21 ( T_1 * V_1 , T_2 * T_3 V_2 , T_4 * V_3 , T_5 T_6 V_2 )\r\n{\r\nstatic const int * V_32 [] = {\r\n& V_76 ,\r\n& V_77 ,\r\n& V_78 ,\r\n& V_79 ,\r\nNULL\r\n} ;\r\nF_5 ( V_3 , V_1 , 0 , V_80 ,\r\nV_81 , V_32 , V_9 ) ;\r\nF_3 ( V_3 , V_82 , V_1 , 2 , 4 , V_25 ) ;\r\n}\r\nstatic void F_22 ( T_1 * V_1 , T_2 * T_3 V_2 , T_4 * V_3 )\r\n{\r\nstatic const int * V_83 [] = {\r\n& V_84 ,\r\n& V_85 ,\r\n& V_86 ,\r\n& V_87 ,\r\n& V_88 ,\r\n& V_89 ,\r\n& V_90 ,\r\n& V_91 ,\r\nNULL\r\n} ;\r\nF_5 ( V_3 , V_1 , 0 , V_92 ,\r\nV_93 , V_83 , V_9 ) ;\r\n}\r\nstatic void F_23 ( T_1 * V_1 , T_2 * T_3 V_2 , T_4 * V_3 )\r\n{\r\nT_4 * V_4 ;\r\nstatic const int * V_83 [] = {\r\n& V_94 ,\r\n& V_95 ,\r\n& V_96 ,\r\nNULL\r\n} ;\r\nV_4 = F_2 ( V_3 , V_1 , 0 , 8 , V_97 , NULL , L_4 ) ;\r\nF_3 ( V_4 , V_98 , V_1 , 0 , 2 , V_9 ) ;\r\nF_5 ( V_4 , V_1 , 2 , V_99 , V_100 , V_83 , V_9 ) ;\r\nF_3 ( V_4 , V_101 , V_1 , 4 , 4 , V_25 ) ;\r\n}\r\nstatic void F_24 ( T_1 * V_1 , T_2 * T_3 V_2 , T_4 * V_3 )\r\n{\r\nT_8 V_102 ;\r\nT_8 V_103 ;\r\nT_8 V_104 ;\r\nT_4 * V_4 , * V_5 ;\r\nT_7 * V_31 ;\r\nV_4 = F_2 ( V_3 , V_1 , 0 , 1024 , V_105 , NULL , L_12 ) ;\r\nV_102 = F_8 ( V_1 , 0 ) ;\r\nF_25 ( V_4 , V_106 , V_1 , 0 , 2 , ( V_107 & V_102 ) - 1 ) ;\r\nfor ( V_104 = 1 ; V_104 < V_108 ; ++ V_104 )\r\n{\r\nV_103 = F_8 ( V_1 , V_104 * 2 ) ;\r\nif ( V_103 == 0xFFFF )\r\n{\r\nF_26 ( V_4 , V_109 , V_1 , V_104 * 2 , 2 , 0xFFFF , L_13 , V_104 ) ;\r\n}\r\nelse\r\n{\r\nV_31 = F_26 ( V_4 , V_109 , V_1 , V_104 * 2 , 2 , ( V_103 & V_107 ) , L_14 , V_104 , ( V_103 & V_107 ) ) ;\r\nV_5 = F_9 ( V_31 , V_110 ) ;\r\nF_3 ( V_5 , V_111 , V_1 , V_104 * 2 , 2 , V_9 ) ;\r\nF_3 ( V_5 , V_112 , V_1 , V_104 * 2 , 2 , V_9 ) ;\r\n}\r\n}\r\n}\r\nstatic void F_27 ( T_1 * V_1 , T_2 * T_3 , T_4 * V_3 , T_5 V_53 )\r\n{\r\nT_5 V_54 = V_53 * V_55 ;\r\nT_1 * V_56 ;\r\nT_5 V_57 ;\r\nT_4 * V_4 ;\r\nT_4 * V_58 ;\r\nT_4 * V_113 ;\r\nV_58 = F_2 ( V_3 , V_1 , 0 , V_55 * 6 , V_114 , NULL , L_15 ) ;\r\nV_113 = F_2 ( V_3 , V_1 , V_55 * 6 , 512 , V_115 , NULL , L_16 ) ;\r\nfor ( V_57 = 0 ; V_57 < V_55 ; ++ V_57 )\r\n{\r\nV_56 = F_12 ( V_1 , 6 * V_57 , 6 ) ;\r\nV_4 = F_13 ( V_58 , V_56 , 0 , 6 , V_116 , NULL , L_7 , V_57 + V_54 ) ;\r\nF_21 ( V_56 , T_3 , V_4 , V_57 + V_54 ) ;\r\nV_56 = F_12 ( V_1 , V_55 * 6 + 4 * V_57 , 2 ) ;\r\nV_4 = F_13 ( V_113 , V_56 , 0 , 2 , V_117 , NULL , L_7 , V_57 + V_54 ) ;\r\nF_22 ( V_56 , T_3 , V_4 ) ;\r\n}\r\n}\r\nstatic void F_28 ( T_1 * V_1 , T_2 * T_3 , T_4 * V_3 , T_5 V_53 )\r\n{\r\nif ( 0 == V_53 )\r\nF_23 ( V_1 , T_3 , V_3 ) ;\r\nF_3 ( V_3 , V_63 , V_1 , 0 , 0 , V_25 ) ;\r\nF_3 ( V_3 , V_118 , V_1 , 0 , 0 , V_25 ) ;\r\n}\r\nstatic void F_29 ( T_1 * V_1 , T_2 * T_3 , T_4 * V_3 )\r\n{\r\nT_4 * V_4 ;\r\nT_1 * V_56 ;\r\nT_9 V_119 ;\r\nT_5 V_53 ;\r\nV_119 = ( F_17 ( V_1 , 1 ) & 0x8F ) ;\r\nV_53 = ( F_17 ( V_1 , 0 ) & 0xF ) ;\r\nF_16 ( T_3 -> V_66 , V_67 , L_17 ) ;\r\nif ( V_119 & 0x80 )\r\n{\r\nF_18 ( T_3 -> V_66 , V_68 , L_9 ,\r\n( V_119 & 0x0f ) ) ;\r\n}\r\nelse\r\n{\r\nF_18 ( T_3 -> V_66 , V_68 , L_10 ,\r\n( V_119 & 0x0f ) ) ;\r\n}\r\nV_4 = F_13 ( V_3 , V_1 , 0 , - 1 , V_120 , NULL , L_18 , V_53 ) ;\r\nF_1 ( V_1 , T_3 , V_4 ) ;\r\nswitch ( V_119 )\r\n{\r\ncase V_70 :\r\nV_56 = F_12 ( V_1 , 6 , 1024 ) ;\r\nF_24 ( V_56 , T_3 , V_4 ) ;\r\nbreak;\r\ncase V_71 :\r\ncase V_72 :\r\nV_56 = F_12 ( V_1 , 6 , 1280 ) ;\r\nF_27 ( V_56 , T_3 , V_4 , V_53 ) ;\r\nbreak;\r\ncase V_73 :\r\ncase V_74 :\r\nV_56 = F_19 ( V_1 , 6 ) ;\r\nF_28 ( V_56 , T_3 , V_4 , V_53 ) ;\r\nbreak;\r\ndefault:\r\nF_20 ( V_3 , T_3 , & V_75 , V_1 , 6 , - 1 ) ;\r\nbreak;\r\n}\r\n}\r\nstatic int\r\nF_30 ( T_1 * V_1 , T_2 * T_3 , T_4 * V_3 , void * T_10 V_2 )\r\n{\r\nT_7 * V_31 ;\r\nT_4 * V_121 ;\r\nT_5 type ;\r\nconst char * V_122 = L_19 ;\r\nconst char * V_123 = L_19 ;\r\nT_5 V_124 = 0 ;\r\nT_11 * V_125 ;\r\nF_16 ( T_3 -> V_66 , V_67 , L_20 ) ;\r\nF_31 ( T_3 -> V_66 , V_68 ) ;\r\nif ( F_32 ( V_126 , V_1 , T_3 , V_3 , & V_125 , NULL ) )\r\nreturn F_33 ( V_1 ) ;\r\ntype = F_17 ( V_1 , 0 ) ;\r\nif ( type & 0x80 )\r\nV_122 = L_21 ;\r\nelse\r\nV_122 = L_22 ;\r\nif ( type & 0x40 )\r\nV_123 = L_23 ;\r\nelse\r\nV_123 = L_24 ;\r\nV_124 = type & 0xF ;\r\nF_18 ( T_3 -> V_66 , V_68 , L_25 , V_123 , V_124 , V_122 ) ;\r\nV_31 = F_3 ( V_3 , V_127 , V_1 , 0 , - 1 , V_25 ) ;\r\nV_121 = F_9 ( V_31 , V_128 ) ;\r\nif ( type & 0x40 )\r\nF_29 ( V_1 , T_3 , V_121 ) ;\r\nelse\r\nF_15 ( V_1 , T_3 , V_121 ) ;\r\nreturn F_33 ( V_1 ) ;\r\n}\r\nstatic void\r\nF_34 ( T_12 * V_129 , T_13 V_130 )\r\n{\r\nF_35 ( V_129 , V_131 , L_26 ,\r\n( ( 0xFFFF & V_130 ) >> 15 ) ? 'P' : 'S' ,\r\n( V_130 >> 12 ) & 7 ,\r\n( V_130 & 4095 ) ,\r\n( V_130 >> 24 ) & 0xFF ,\r\n( V_130 >> 16 ) & 0xFF ) ;\r\n}\r\nvoid\r\nF_36 ( void )\r\n{\r\nstatic T_14 V_132 [] = {\r\n{ & V_51 ,\r\n{ L_27 , L_28 ,\r\nV_133 , V_134 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_49 ,\r\n{ L_29 , L_30 ,\r\nV_133 , V_134 , F_37 ( V_136 ) , 0x30000 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_48 ,\r\n{ L_31 , L_32 ,\r\nV_137 , 32 , F_38 ( & V_138 ) , 0x100000 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_47 ,\r\n{ L_33 , L_34 ,\r\nV_137 , 32 , F_38 ( & V_139 ) , 0x200000 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_46 ,\r\n{ L_35 , L_36 ,\r\nV_137 , 32 , F_38 ( & V_140 ) , 0x400000 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_50 ,\r\n{ L_37 , L_38 ,\r\nV_137 , 32 , F_38 ( & V_141 ) , 0xFF00 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_28 ,\r\n{ L_39 , L_40 ,\r\nV_142 , V_143 , F_37 ( V_144 ) , 3 << ( 12 ) ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_26 ,\r\n{ L_41 , L_42 ,\r\nV_142 , V_143 , NULL , 0x8000 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_27 ,\r\n{ L_43 , L_44 ,\r\nV_142 , V_143 , NULL , 1 << 14 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_29 ,\r\n{ L_45 , L_46 ,\r\nV_142 , V_143 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_92 ,\r\n{ L_45 , L_47 ,\r\nV_142 , V_134 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_84 ,\r\n{ L_48 , L_49 ,\r\nV_142 , V_143 , NULL , 1 << 15 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_111 ,\r\n{ L_50 , L_51 ,\r\nV_137 , 16 , F_38 ( & V_145 ) , 1 << 15 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_112 ,\r\n{ L_52 , L_53 ,\r\nV_142 , V_143 , NULL , V_107 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_85 ,\r\n{ L_54 , L_55 ,\r\nV_142 , V_143 , NULL , 1 << 14 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_86 ,\r\n{ L_56 , L_57 ,\r\nV_142 , V_143 , F_37 ( V_146 ) , 0x3 << ( 12 ) ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_87 ,\r\n{ L_58 , L_59 ,\r\nV_142 , V_143 , F_37 ( V_147 ) , 0x3 << ( 10 ) ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_88 ,\r\n{ L_56 , L_60 ,\r\nV_142 , V_143 , F_37 ( V_148 ) , 1 << 9 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_89 ,\r\n{ L_61 , L_62 ,\r\nV_142 , V_143 , NULL , 1 << 8 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_90 ,\r\n{ L_63 , L_64 ,\r\nV_142 , V_143 , F_37 ( V_149 ) , 1 << 5 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_91 ,\r\n{ L_65 , L_66 ,\r\nV_142 , V_143 , NULL , 1 << 4 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_39 ,\r\n{ L_67 , L_68 ,\r\nV_142 , V_134 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_80 ,\r\n{ L_69 , L_70 ,\r\nV_142 , V_134 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_41 ,\r\n{ L_71 , L_72 ,\r\nV_150 , V_151 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_82 ,\r\n{ L_71 , L_73 ,\r\nV_150 , V_151 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_44 ,\r\n{ L_74 , L_75 ,\r\nV_133 , V_134 | V_152 , & V_153 , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_33 ,\r\n{ L_76 , L_77 ,\r\nV_142 , V_143 , F_37 ( V_154 ) , 0x38 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_34 ,\r\n{ L_78 , L_79 ,\r\nV_137 , 16 , F_38 ( & V_155 ) , 0x04 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_35 ,\r\n{ L_80 , L_81 ,\r\nV_137 , 16 , F_38 ( & V_156 ) , 0x02 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_36 ,\r\n{ L_82 , L_83 ,\r\nV_142 , V_143 , NULL , 0x01 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_76 ,\r\n{ L_84 , L_85 ,\r\nV_137 , 16 , F_38 ( & V_157 ) , 0x08 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_77 ,\r\n{ L_86 , L_87 ,\r\nV_137 , 16 , F_38 ( & V_158 ) , 0x04 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_78 ,\r\n{ L_88 , L_89 ,\r\nV_137 , 16 , F_38 ( & V_159 ) , 0x02 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_79 ,\r\n{ L_90 , L_91 ,\r\nV_142 , V_143 , NULL , 0x01 ,\r\nNULL , V_135 }\r\n} ,\r\n#if 0\r\n{ &hf_siii_svch_data_telofs_telno,\r\n{"Telegram Number", "siii.mdt.svch.data.telassign.telno",\r\nFT_UINT16, BASE_DEC, NULL, 0xF000,\r\nNULL, HFILL }\r\n},\r\n#endif\r\n#if 0\r\n{ &hf_siii_svch_data_telofs_mdt_at,\r\n{"Telegram Type", "siii.mdt.svch.data.telassign.mdt_at",\r\nFT_UINT16, BASE_DEC, VALS(siii_svch_data_mdt_at_text), 0x0800,\r\nNULL, HFILL }\r\n},\r\n#endif\r\n#if 0\r\n{ &hf_siii_svch_data_telofs_offset,\r\n{"Telegram Offset", "siii.mdt.svch.data.telassign.offset",\r\nFT_UINT16, BASE_DEC, NULL, 0x07FF,\r\nNULL, HFILL }\r\n},\r\n#endif\r\n#if 0\r\n{ &hf_siii_svch_data_proccmd_proccmdexec,\r\n{"Procedure Command Execution", "siii.mdt.svch.data.proccmd.interrupt",\r\nFT_UINT16, BASE_DEC, VALS(siii_svch_data_proccmd_proccmdexec_text), 0x0002,\r\nNULL, HFILL }\r\n},\r\n#endif\r\n#if 0\r\n{ &hf_siii_svch_data_proccmd_proccmd,\r\n{"Procedure Command", "siii.mdt.svch.data.proccmd.set",\r\nFT_UINT16, BASE_DEC, VALS(siii_svch_data_proccmd_proccmd_text), 0x0001,\r\nNULL, HFILL }\r\n},\r\n#endif\r\n{ & V_8 ,\r\n{ L_92 , L_93 ,\r\nV_160 , V_143 , F_37 ( V_161 ) , 0x80 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_10 ,\r\n{ L_2 , L_94 ,\r\nV_160 , V_143 , F_37 ( V_162 ) , 0x40 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_11 ,\r\n{ L_95 , L_96 ,\r\nV_137 , 8 , F_38 ( & V_163 ) , 0x20 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_12 ,\r\n{ L_97 , L_98 ,\r\nV_160 , V_143 , NULL , 0x0F ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_14 ,\r\n{ L_99 , L_100 ,\r\nV_160 , V_134 , F_37 ( V_164 ) , 0x8F ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_15 ,\r\n{ L_101 , L_102 ,\r\nV_160 , V_143 , NULL , 0x70 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_16 ,\r\n{ L_103 , L_104 ,\r\nV_133 , V_134 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_21 ,\r\n{ L_105 , L_106 ,\r\nV_142 , V_134 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_22 ,\r\n{ L_107 , L_108 ,\r\nV_142 , V_134 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_24 ,\r\n{ L_109 , L_110 ,\r\nV_150 , V_151 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_98 ,\r\n{ L_105 , L_111 ,\r\nV_142 , V_134 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_99 ,\r\n{ L_112 , L_113 ,\r\nV_142 , V_134 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_101 ,\r\n{ L_109 , L_114 ,\r\nV_150 , V_151 , NULL , 0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_19 ,\r\n{ L_115 , L_116 ,\r\nV_142 , V_143 | V_152 , & V_165 , 0xFF ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_18 ,\r\n{ L_117 , L_118 ,\r\nV_142 , V_143 , F_37 ( V_166 ) , 0x100 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_96 ,\r\n{ L_119 , L_120 ,\r\nV_142 , V_143 , F_37 ( V_167 ) , 0xFF ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_95 ,\r\n{ L_121 , L_122 ,\r\nV_142 , V_143 , NULL , 0x100 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_94 ,\r\n{ L_123 , L_124 ,\r\nV_142 , V_143 , F_37 ( V_168 ) , 0x200 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_63 ,\r\n{ L_5 , L_125 ,\r\nV_169 , V_151 , NULL , 0x0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_64 ,\r\n{ L_126 , L_127 ,\r\nV_169 , V_151 , NULL , 0x0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_118 ,\r\n{ L_16 , L_128 ,\r\nV_169 , V_151 , NULL , 0x0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_43 ,\r\n{ L_129 , L_130 ,\r\nV_133 , V_170 , F_39 ( F_34 ) , 0x0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_106 ,\r\n{ L_131 , L_132 ,\r\nV_142 , V_143 , NULL , 0x0 ,\r\nNULL , V_135 }\r\n} ,\r\n{ & V_109 ,\r\n{ L_52 , L_133 ,\r\nV_142 , V_143 , NULL , 0x0 ,\r\nNULL , V_135 }\r\n} ,\r\n} ;\r\nstatic T_15 * V_171 [] = {\r\n& V_128 ,\r\n& V_172 ,\r\n& V_69 ,\r\n& V_52 ,\r\n& V_60 ,\r\n& V_173 ,\r\n& V_61 ,\r\n& V_62 ,\r\n& V_120 ,\r\n& V_114 ,\r\n& V_110 ,\r\n& V_115 ,\r\n& V_116 ,\r\n& V_117 ,\r\n& V_30 ,\r\n& V_93 ,\r\n& V_174 ,\r\n& V_40 ,\r\n& V_42 ,\r\n& V_81 ,\r\n& V_175 ,\r\n& V_176 ,\r\n& V_177 ,\r\n& V_6 ,\r\n& V_7 ,\r\n& V_13 ,\r\n& V_20 ,\r\n& V_97 ,\r\n& V_23 ,\r\n& V_178 ,\r\n& V_100 ,\r\n& V_179 ,\r\n& V_105\r\n} ;\r\nstatic T_16 V_180 [] = {\r\n{ & V_75 , { L_134 , V_181 , V_182 , L_135 , V_183 } } ,\r\n} ;\r\nT_17 * V_184 ;\r\nV_127 = F_40 ( L_20 ,\r\nL_20 , L_136 ) ;\r\nF_41 ( L_137 , F_30 , V_127 ) ;\r\nV_126 = F_42 ( L_137 , V_127 ) ;\r\nF_43 ( V_127 , V_132 , F_44 ( V_132 ) ) ;\r\nF_45 ( V_171 , F_44 ( V_171 ) ) ;\r\nV_184 = F_46 ( V_127 ) ;\r\nF_47 ( V_184 , V_180 , F_44 ( V_180 ) ) ;\r\n}\r\nvoid\r\nF_48 ( void )\r\n{\r\nT_18 V_185 ;\r\nV_185 = F_49 ( F_30 , V_127 ) ;\r\nF_50 ( L_138 , V_186 , V_185 ) ;\r\n}
