

<!DOCTYPE html>


<html lang="es" >

  <head>
    <meta charset="utf-8" />
    <meta name="viewport" content="width=device-width, initial-scale=1.0" /><meta name="generator" content="Docutils 0.18.1: http://docutils.sourceforge.net/" />

    <title>Compuertas Lógicas en VHDL &#8212; Apuntes de circuitos lógicos UPIIH IPN</title>
  
  
  
  <script data-cfasync="false">
    document.documentElement.dataset.mode = localStorage.getItem("mode") || "";
    document.documentElement.dataset.theme = localStorage.getItem("theme") || "light";
  </script>
  
  <!-- Loaded before other Sphinx assets -->
  <link href="_static/styles/theme.css?digest=e353d410970836974a52" rel="stylesheet" />
<link href="_static/styles/bootstrap.css?digest=e353d410970836974a52" rel="stylesheet" />
<link href="_static/styles/pydata-sphinx-theme.css?digest=e353d410970836974a52" rel="stylesheet" />

  
  <link href="_static/vendor/fontawesome/6.1.2/css/all.min.css?digest=e353d410970836974a52" rel="stylesheet" />
  <link rel="preload" as="font" type="font/woff2" crossorigin href="_static/vendor/fontawesome/6.1.2/webfonts/fa-solid-900.woff2" />
<link rel="preload" as="font" type="font/woff2" crossorigin href="_static/vendor/fontawesome/6.1.2/webfonts/fa-brands-400.woff2" />
<link rel="preload" as="font" type="font/woff2" crossorigin href="_static/vendor/fontawesome/6.1.2/webfonts/fa-regular-400.woff2" />

    <link rel="stylesheet" type="text/css" href="_static/pygments.css" />
    <link rel="stylesheet" href="_static/styles/sphinx-book-theme.css?digest=14f4ca6b54d191a8c7657f6c759bf11a5fb86285" type="text/css" />
    <link rel="stylesheet" type="text/css" href="_static/togglebutton.css" />
    <link rel="stylesheet" type="text/css" href="_static/copybutton.css" />
    <link rel="stylesheet" type="text/css" href="_static/mystnb.4510f1fc1dee50b3e5859aac5469c37c29e427902b24a333a5f9fcb2f0b3ac41.css" />
    <link rel="stylesheet" type="text/css" href="_static/sphinx-thebe.css" />
    <link rel="stylesheet" type="text/css" href="_static/myfile.css" />
    <link rel="stylesheet" type="text/css" href="_static/.ipynb_checkpoints/myfile-checkpoint.css" />
    <link rel="stylesheet" type="text/css" href="_static/design-style.4045f2051d55cab465a707391d5b2007.min.css" />
  
  <!-- Pre-loaded scripts that we'll load fully later -->
  <link rel="preload" as="script" href="_static/scripts/bootstrap.js?digest=e353d410970836974a52" />
<link rel="preload" as="script" href="_static/scripts/pydata-sphinx-theme.js?digest=e353d410970836974a52" />

    <script data-url_root="./" id="documentation_options" src="_static/documentation_options.js"></script>
    <script src="_static/jquery.js"></script>
    <script src="_static/underscore.js"></script>
    <script src="_static/_sphinx_javascript_frameworks_compat.js"></script>
    <script src="_static/doctools.js"></script>
    <script src="_static/clipboard.min.js"></script>
    <script src="_static/copybutton.js"></script>
    <script src="_static/scripts/sphinx-book-theme.js?digest=5a5c038af52cf7bc1a1ec88eea08e6366ee68824"></script>
    <script>let toggleHintShow = 'Click to show';</script>
    <script>let toggleHintHide = 'Click to hide';</script>
    <script>let toggleOpenOnPrint = 'true';</script>
    <script src="_static/togglebutton.js"></script>
    <script src="https://cdnjs.cloudflare.com/ajax/libs/require.js/2.3.4/require.min.js"></script>
    <script src="_static/translations.js"></script>
    <script>var togglebuttonSelector = '.toggle, .admonition.dropdown';</script>
    <script src="_static/design-tabs.js"></script>
    <script>const THEBE_JS_URL = "https://unpkg.com/thebe@0.8.2/lib/index.js"
const thebe_selector = ".thebe,.cell"
const thebe_selector_input = "pre"
const thebe_selector_output = ".output, .cell_output"
</script>
    <script async="async" src="_static/sphinx-thebe.js"></script>
    <script>window.MathJax = {"options": {"processHtmlClass": "tex2jax_process|mathjax_process|math|output_area"}}</script>
    <script defer="defer" src="https://cdn.jsdelivr.net/npm/mathjax@3/es5/tex-mml-chtml.js"></script>
    <script>DOCUMENTATION_OPTIONS.pagename = 'compuertas_VHDL';</script>
    <link rel="index" title="Índice" href="genindex.html" />
    <link rel="search" title="Búsqueda" href="search.html" />
    <link rel="next" title="Estructuras de control de flujo o de desición en VHDL" href="estructuras_control_VHDL.html" />
    <link rel="prev" title="Tipos de datos en VHDL" href="logicos_VHDL.html" />
  <meta name="viewport" content="width=device-width, initial-scale=1"/>
  <meta name="docsearch:language" content="es"/>
  </head>
  
  
  <body data-bs-spy="scroll" data-bs-target=".bd-toc-nav" data-offset="180" data-bs-root-margin="0px 0px -60%" data-default-mode="">

  
  
  <a class="skip-link" href="#main-content">Saltar al contenido principal</a>
  
  <input type="checkbox"
          class="sidebar-toggle"
          name="__primary"
          id="__primary"/>
  <label class="overlay overlay-primary" for="__primary"></label>
  
  <input type="checkbox"
          class="sidebar-toggle"
          name="__secondary"
          id="__secondary"/>
  <label class="overlay overlay-secondary" for="__secondary"></label>
  
  <div class="search-button__wrapper">
    <div class="search-button__overlay"></div>
    <div class="search-button__search-container">
<form class="bd-search d-flex align-items-center"
      action="search.html"
      method="get">
  <i class="fa-solid fa-magnifying-glass"></i>
  <input type="search"
         class="form-control"
         name="q"
         id="search-input"
         placeholder="Search this book..."
         aria-label="Search this book..."
         autocomplete="off"
         autocorrect="off"
         autocapitalize="off"
         spellcheck="false"/>
  <span class="search-button__kbd-shortcut"><kbd class="kbd-shortcut__modifier">Ctrl</kbd>+<kbd>K</kbd></span>
</form></div>
  </div>
  
    <nav class="bd-header navbar navbar-expand-lg bd-navbar">
    </nav>
  
  <div class="bd-container">
    <div class="bd-container__inner bd-page-width">
      
      <div class="bd-sidebar-primary bd-sidebar">
        

  
  <div class="sidebar-header-items sidebar-primary__section">
    
    
    
    
  </div>
  
    <div class="sidebar-primary-items__start sidebar-primary__section">
        <div class="sidebar-primary-item">
  

<a class="navbar-brand logo" href="intro.html">
  
  
  
  
    
    
      
    
    
    <img src="_static/logo_UPIIH.jpeg" class="logo__image only-light" alt="Logo image"/>
    <script>document.write(`<img src="_static/logo_UPIIH.jpeg" class="logo__image only-dark" alt="Logo image"/>`);</script>
  
  
</a></div>
        <div class="sidebar-primary-item"><nav class="bd-links" id="bd-docs-nav" aria-label="Main">
    <div class="bd-toc-item navbar-nav active">
        
        <ul class="nav bd-sidenav bd-sidenav__home-link">
            <li class="toctree-l1">
                <a class="reference internal" href="intro.html">
                    Material didáctico de circuitos lógicos
                </a>
            </li>
        </ul>
        <ul class="current nav bd-sidenav">
<li class="toctree-l1"><a class="reference internal" href="circuitos_logicos_VHDL.html">Formas de especificar el comportamiento de un circuito lógico</a></li>
<li class="toctree-l1"><a class="reference internal" href="logicos_VHDL.html">Tipos de datos en VHDL</a></li>

<li class="toctree-l1 current active"><a class="current reference internal" href="#">Compuertas Lógicas en VHDL</a></li>


<li class="toctree-l1"><a class="reference internal" href="estructuras_control_VHDL.html">Estructuras de control de flujo o de desición en VHDL</a></li>
<li class="toctree-l1"><a class="reference internal" href="circuitos_aritmeticos.html">Circuitos lógicos aritméticos</a></li>
<li class="toctree-l1"><a class="reference internal" href="simulaciones_testbench.html">Uso del testbench o banco de pruebas en simulaciones</a></li>
<li class="toctree-l1"><a class="reference internal" href="resta_binaria.html">Resta binaria</a></li>
<li class="toctree-l1"><a class="reference internal" href="multiplicacion_binaria.html">Multiplicación binaria</a></li>
<li class="toctree-l1"><a class="reference internal" href="Codigo_multiplicador.html">Código VHDL para un multiplicador binario de cuatro bits.</a></li>
<li class="toctree-l1"><a class="reference internal" href="resta_con_signo.html">Resta binaria con signo</a></li>
<li class="toctree-l1"><a class="reference internal" href="circuitos_logicos_secuenciales.html">Circuitos lógicos secuenciales</a></li>
<li class="toctree-l1"><a class="reference internal" href="Bibliograf%C3%ADa.html">Bibliografía</a></li>
</ul>

    </div>
</nav></div>
    </div>
  
  
  <div class="sidebar-primary-items__end sidebar-primary__section">
  </div>
  
  <div id="rtd-footer-container"></div>


      </div>
      
      <main id="main-content" class="bd-main">
        
        

<div class="sbt-scroll-pixel-helper"></div>

          <div class="bd-content">
            <div class="bd-article-container">
              
              <div class="bd-header-article">
<div class="header-article-items header-article__inner">
  
    <div class="header-article-items__start">
      
        <div class="header-article-item"><label class="sidebar-toggle primary-toggle btn btn-sm" for="__primary" title="Toggle primary sidebar" data-bs-placement="bottom" data-bs-toggle="tooltip">
  <span class="fa-solid fa-bars"></span>
</label></div>
      
    </div>
  
  
    <div class="header-article-items__end">
      
        <div class="header-article-item">

<div class="article-header-buttons">





<div class="dropdown dropdown-download-buttons">
  <button class="btn dropdown-toggle" type="button" data-bs-toggle="dropdown" aria-expanded="false" aria-label="Descarga esta pagina">
    <i class="fas fa-download"></i>
  </button>
  <ul class="dropdown-menu">
      
      
      
      <li><a href="_sources/compuertas_VHDL.md" target="_blank"
   class="btn btn-sm btn-download-source-button dropdown-item"
   title="Descargar archivo fuente"
   data-bs-placement="left" data-bs-toggle="tooltip"
>
  

<span class="btn__icon-container">
  <i class="fas fa-file"></i>
  </span>
<span class="btn__text-container">.md</span>
</a>
</li>
      
      
      
      
      <li>
<button onclick="window.print()"
  class="btn btn-sm btn-download-pdf-button dropdown-item"
  title="Imprimir en PDF"
  data-bs-placement="left" data-bs-toggle="tooltip"
>
  

<span class="btn__icon-container">
  <i class="fas fa-file-pdf"></i>
  </span>
<span class="btn__text-container">.pdf</span>
</button>
</li>
      
  </ul>
</div>




<button onclick="toggleFullScreen()"
  class="btn btn-sm btn-fullscreen-button"
  title="Modo de pantalla completa"
  data-bs-placement="bottom" data-bs-toggle="tooltip"
>
  

<span class="btn__icon-container">
  <i class="fas fa-expand"></i>
  </span>

</button>


<script>
document.write(`
  <button class="theme-switch-button btn btn-sm btn-outline-primary navbar-btn rounded-circle" title="claro/oscuro" aria-label="claro/oscuro" data-bs-placement="bottom" data-bs-toggle="tooltip">
    <span class="theme-switch" data-mode="light"><i class="fa-solid fa-sun"></i></span>
    <span class="theme-switch" data-mode="dark"><i class="fa-solid fa-moon"></i></span>
    <span class="theme-switch" data-mode="auto"><i class="fa-solid fa-circle-half-stroke"></i></span>
  </button>
`);
</script>

<script>
document.write(`
  <button class="btn btn-sm navbar-btn search-button search-button__button" title="Búsqueda" aria-label="Búsqueda" data-bs-placement="bottom" data-bs-toggle="tooltip">
    <i class="fa-solid fa-magnifying-glass"></i>
  </button>
`);
</script>
<label class="sidebar-toggle secondary-toggle btn btn-sm" for="__secondary"title="Toggle secondary sidebar" data-bs-placement="bottom" data-bs-toggle="tooltip">
    <span class="fa-solid fa-list"></span>
</label>
</div></div>
      
    </div>
  
</div>
</div>
              
              

<div id="jb-print-docs-body" class="onlyprint">
    <h1>Compuertas Lógicas en VHDL</h1>
    <!-- Table of contents -->
    <div id="print-main-content">
        <div id="jb-print-toc">
            
            <div>
                <h2> Contenido </h2>
            </div>
            <nav aria-label="Page">
                <ul class="visible nav section-nav flex-column">
<li class="toc-h1 nav-item toc-entry"><a class="reference internal nav-link" href="#">Compuertas Lógicas en VHDL</a></li>
<li class="toc-h1 nav-item toc-entry"><a class="reference internal nav-link" href="#formato-en-el-lenguage-vhdl-y-sintaxis">Formato en el lenguage VHDL y sintaxis</a><ul class="visible nav section-nav flex-column">
<li class="toc-h2 nav-item toc-entry"><a class="reference internal nav-link" href="#senales-intermedias">Señales intermedias</a></li>
</ul>
</li>
<li class="toc-h1 nav-item toc-entry"><a class="reference internal nav-link" href="#practica-de-compuertas-en-vhdl">Práctica de compuertas en VHDL</a></li>
</ul>

            </nav>
        </div>
    </div>
</div>

              
                
<div id="searchbox"></div>
                <article class="bd-article" role="main">
                  
  <section class="tex2jax_ignore mathjax_ignore" id="compuertas-logicas-en-vhdl">
<h1>Compuertas Lógicas en VHDL<a class="headerlink" href="#compuertas-logicas-en-vhdl" title="Permalink to this heading">#</a></h1>
<p>El objetivo de esta práctica es aprender a utilizar las compuertas lógicas básicas en VHDL. Las compuertas lógicas son el elemento básico de los sistemas digitales, en la <a class="reference internal" href="#tabla5"><span class="std std-numref">Tabla 5</span></a> se resume el comportamiento o salida de la compuertas básicas en funcion de sus entradas.</p>
<table class="table table-left" id="tabla5">
<caption><span class="caption-number">Tabla 5 </span><span class="caption-text">Tabla de verdad de las compuertas básicas</span><a class="headerlink" href="#tabla5" title="Enlace permanente a esta tabla">#</a></caption>
<thead>
<tr class="row-odd"><th class="head"><p>A</p></th>
<th class="head"><p>B</p></th>
<th class="head"><p>AND</p></th>
<th class="head"><p>OR</p></th>
<th class="head"><p>NAND</p></th>
<th class="head"><p>NOR</p></th>
<th class="head"><p>XOR</p></th>
<th class="head"><p>XNOR</p></th>
</tr>
</thead>
<tbody>
<tr class="row-even"><td><p><strong>0</strong></p></td>
<td><p><strong>0</strong></p></td>
<td><p>0</p></td>
<td><p>0</p></td>
<td><p>1</p></td>
<td><p>1</p></td>
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="row-odd"><td><p><strong>0</strong></p></td>
<td><p><strong>1</strong></p></td>
<td><p>0</p></td>
<td><p>1</p></td>
<td><p>1</p></td>
<td><p>0</p></td>
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="row-even"><td><p><strong>1</strong></p></td>
<td><p><strong>0</strong></p></td>
<td><p>0</p></td>
<td><p>1</p></td>
<td><p>1</p></td>
<td><p>0</p></td>
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="row-odd"><td><p><strong>1</strong></p></td>
<td><p><strong>1</strong></p></td>
<td><p>1</p></td>
<td><p>1</p></td>
<td><p>0</p></td>
<td><p>0</p></td>
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table>
<p>En la figura <a class="reference internal" href="#compuertas"><span class="std std-numref">Figura 7</span></a> se muestra el circuito lógico para la prueba de múltiples compuertas lógicas. el código en VHDL para simular su comportamiento se muestra abajo.</p>
</section>
<section class="tex2jax_ignore mathjax_ignore" id="formato-en-el-lenguage-vhdl-y-sintaxis">
<h1>Formato en el lenguage VHDL y sintaxis<a class="headerlink" href="#formato-en-el-lenguage-vhdl-y-sintaxis" title="Permalink to this heading">#</a></h1>
<p>Como cualquier lenguage computacional, VHDL tiene propiedades únicas similares a los lenguajes de programación comunes como C#, Java, Python. De la misma manera en la que se estudia gramática cuando se aprende un lenguaje nuevo, un lenguaje que está destinado para se utilizado en una computadora, requiere reglas específicas de sintaxis. La descripción de circuitos lógicos en su forma básica, involucra los siguientes elementos básicos:</p>
<ol class="arabic simple">
<li><p>La definición de las entradas y salidas, comúnmente identificadas como puertos, en este punto se especifican sus características particulares.</p></li>
<li><p>La definición de la manera en que interactúan o cómo responden el sistema digital ante las entradas y sus cambios.</p></li>
</ol>
<p>Por ejemplo, considérese el diagrama lógico de una compuerta OR mostrado en la <a class="reference internal" href="#compuertaor"><span class="std std-numref">Figura 3</span></a></p>
<figure class="align-default" id="compuertaor">
<a class="reference internal image-reference" href="_images/compuerta.png"><img alt="_images/compuerta.png" src="_images/compuerta.png" style="height: 150px;" /></a>
<figcaption>
<p><span class="caption-number">Figura 3 </span><span class="caption-text">Compuerta OR.</span><a class="headerlink" href="#compuertaor" title="Enlace permanente a esta imagen">#</a></p>
</figcaption>
</figure>
<p>Dada la universalidad de la simbología utilizada para describirlo, cualquier ingeniero en sistemas computacionales o electrónica será capaz de interpretarlo, de la misma manera, el lenguaje VHDL tiene un caracter específico e independiente del idioma que hable el ingeniero que lo escribe o interpreta.</p>
<div class="admonition note">
<p class="admonition-title">Nota</p>
<p>En un lenguaje de descripicón basado en texto, como lo es VHDL, la descripción del sistema digital se realiza en los siguientes bloques principales:</p>
<ul class="simple">
<li><p><strong>Documentación</strong>: Se incluyen las especificaciones y comentarios concernientes al sistema digital que se está describiendo, también información de la vesrión, datos del autor, fechas, etc.</p></li>
<li><p><strong>Definicion de entradas y salidas</strong>: En esta sección se escriben las características de los puertos de entrada y salida del sistema digital, se especifica si son bits o vectores y se especifica si fungen como entradas, salidas o cumplen ambas funciones.</p></li>
<li><p><strong>Descripción funcional</strong>: En esta parte del código de descripción del Hardware se describe la reacción o proceso que deben tener las entradas para producir la salida deseada o especificada por diseño.</p></li>
</ul>
</div>
<p>Con respecto a la especificación de entradas y salidas de un sistema digital en VHDL, el circuito lógico debe describirse mediante un nombre que se le asigna. Las entradas y salidas deben nombrarse de acuerdo con la naturaleza del puerto al que pertenecen. Resulta de mucha utilidad respoder las siguientes preguntas en el momento en el que se realiza dicha asignación; ¿Se trata de un solo bit, proveniente de un interruptor simple?, ¿Se trata de una entrada compuesta, porveniente de un conjunto de Dip Switch?. El lenguaje de descripción debe mostrar la naturaleza de las entradas y salidas. Por otra parte, el <strong>modo</strong> de un puerto define si se trata de una entrada, una salida o ambas. Si se trata de un solo bit, la entrada o salida solo puede adquirir los valores «0» y «1» lógicos, mientras que si se trata de una entrada tipo Dip Switch como la expuesta anteriormente, al ser de cuatro bits, podrá adquirir 16 valores diferentes, o bien, en binario <span class="math notranslate nohighlight">\(0000_2-1111_2\)</span> (<span id="id1">Tocci <em>et al.</em> [<a class="reference internal" href="Bibliograf%C3%ADa.html#id2" title="Ronald J. Tocci, Neal S. Widmer, and Gregory L. Moss. Digital systems: principles and applications. Pearson education, New Jersey, U.S.A., twelfth edition, 2017. ISBN 9780134220130.">TWM17</a>]</span>).</p>
<p>El siguiente ejemplo ilustra la especificación de un sistema digital simple en VHDL, para el caso particular de una compuerta <strong>OR</strong>. Este ejemplo sirve tambén como la introducción a la lógica booleana en el contexto de VHDL.</p>
<div class="highlight-VHDL notranslate"><div class="highlight"><pre><span></span><span class="c1">--------------------------------</span>
<span class="c1">--Compuerta OR en VHDL  </span>
<span class="c1">-- Esta es la parte de la documentación.</span>
<span class="c1">-------------------------------</span>
<span class="k">entity</span><span class="w"> </span><span class="nc">compuerta_OR</span><span class="w"> </span><span class="k">is</span><span class="w"> </span><span class="c1">-- Esta es la parte de la definición de entradas y salidas.</span>
<span class="w">   </span><span class="k">port</span><span class="p">(</span>
<span class="w">   </span><span class="n">X</span><span class="p">,</span><span class="n">Y</span><span class="w"> </span><span class="o">:</span><span class="w"> </span><span class="k">IN</span><span class="w"> </span><span class="kt">BIT</span><span class="p">;</span><span class="w"> </span><span class="c1">-- Entradas simples.</span>
<span class="w">   </span><span class="n">F</span><span class="w"> </span><span class="o">:</span><span class="k">OUT</span><span class="w"> </span><span class="kt">BIT</span><span class="w"> </span><span class="c1">-- Salida simple.</span>
<span class="w">   </span><span class="p">);</span>
<span class="k">end</span><span class="w"> </span><span class="nc">compuerta_OR</span><span class="p">;</span>

<span class="k">architecture</span><span class="w"> </span><span class="nc">arq</span><span class="w"> </span><span class="k">of</span><span class="w"> </span><span class="nc">compuerta_OR</span><span class="w"> </span><span class="k">is</span>
<span class="k">begin</span><span class="w"> </span>
<span class="c1">-- Esta es la descripción funcional.</span>
<span class="n">F</span><span class="w"> </span><span class="o">&lt;=</span><span class="w"> </span><span class="n">X</span><span class="w"> </span><span class="k">OR</span><span class="w"> </span><span class="n">Y</span><span class="p">;</span>
<span class="k">end</span><span class="w"> </span><span class="nc">arq</span><span class="p">;</span><span class="w"> </span>
</pre></div>
</div>
<p>En el código anterior, la declaración <code class="docutils literal notranslate"><span class="pre">entity</span></code> puede ser vista como un bloque o caja negra con dos entradas y una salida, es decir, existe algo que encierra o agrupa al circuito cuyo comportamiento se trata de describir o especificar. En VHDL, la parlabra reservada <code class="docutils literal notranslate"><span class="pre">port</span></code> le indica al compilador que se están definiendo entradas y salidas a este bloque o caja negra. Los nombres que se asignan a las entradas, se enlistan separadas por comas <strong>,</strong> y se terminan de enlistar usando punto y coma <strong>;</strong>, además de incluir una descripción del modo y tipo de entrada (<strong>:IN BIT</strong>). La declaración <code class="docutils literal notranslate"><span class="pre">arquitectura</span></code> se usa para describir la operación de lo que se encuentra dentro del bloque. Es tarea del diseñador darle un nombre signifiativo que ofrezca información de la naturaleza inherente al sistema digital que se está describiendo. Cada bloque <code class="docutils literal notranslate"><span class="pre">entity</span></code> que se crea, debe tener al menos una descripción <code class="docutils literal notranslate"><span class="pre">architecture</span></code> asociada, de manera que es posible entender que las palabras reservadas <strong>OF</strong> e <strong>IS</strong>, son clave en la declaración del sistema digital. El cuerpo de la arquitectura o bloque <code class="docutils literal notranslate"><span class="pre">architecture</span></code> se encuentra contenida entonces entre las palabras reservadas <strong>BEGIN</strong> y <strong>END</strong>, indicado así los alcances del comportamiento deseado para el sistema digital que se describe como un bloque. El nombre que se ha asignado a la arquitectura, se escribe seguido de la palabra reservada <strong>END</strong> para indicar el término de la descripción. Esta línea de código termina con punto y coma <strong>;</strong>. Dentro del cuerpo de la arquitectura se especifica el comportamiento, contenido entre las palabras reservadas <strong>BEGIN</strong> y <strong>END</strong>. Es importante mencionar que en VHDL, la asignación <code class="docutils literal notranslate"><span class="pre">&lt;=</span></code> se denomina como una asignación <strong>concurrente</strong>, esto significa que todas las sentencias que se encuentran contenidas en la arquitectura, es decir entre las palabras <strong>BEGIN</strong> y <strong>END</strong> se evaluan de forma constante y al mismo tiempo (de forma concurrente), por lo tanto, el orden en que se escriban no hace ninguna diferencia (<span id="id2">Tocci <em>et al.</em> [<a class="reference internal" href="Bibliograf%C3%ADa.html#id2" title="Ronald J. Tocci, Neal S. Widmer, and Gregory L. Moss. Digital systems: principles and applications. Pearson education, New Jersey, U.S.A., twelfth edition, 2017. ISBN 9780134220130.">TWM17</a>]</span>).</p>
<section id="senales-intermedias">
<h2>Señales intermedias<a class="headerlink" href="#senales-intermedias" title="Permalink to this heading">#</a></h2>
<p>A menudo es necesario utilizar puntos de señal o puntos de prueba en los sistemas digitales. Estos puntos de prueba se encuentran dentro del circuito lógico principal del sistema digital, como se muestra en la <a class="reference internal" href="#intermedias"><span class="std std-numref">Figura 4</span></a>.</p>
<figure class="align-default" id="intermedias">
<a class="reference internal image-reference" href="_images/intermedias.png"><img alt="_images/intermedias.png" src="_images/intermedias.png" style="height: 250px;" /></a>
<figcaption>
<p><span class="caption-number">Figura 4 </span><span class="caption-text">Señales intermedias en un circuito lógico.</span><a class="headerlink" href="#intermedias" title="Enlace permanente a esta imagen">#</a></p>
</figcaption>
</figure>
<p>En el siguiente código se muestra la descripción del circuito lógico mostrado en la <a class="reference internal" href="#intermedias"><span class="std std-numref">Figura 4</span></a> en el lenguaje VHDL, para fines ilustrativos de lo expuesto referente a las señales intermedias.</p>
<div class="highlight-VHDL notranslate"><div class="highlight"><pre><span></span><span class="c1">-------------------------------------------</span>
<span class="c1">-- Circuito lógico con señales intermedias  </span>
<span class="c1">-------------------------------------------</span>
<span class="k">entity</span><span class="w"> </span><span class="nc">circuito_logico</span><span class="w"> </span><span class="k">is</span><span class="w"> </span>
<span class="w">   </span><span class="k">port</span><span class="p">(</span>
<span class="w">   </span><span class="n">X</span><span class="p">,</span><span class="n">Y</span><span class="p">,</span><span class="n">Z</span><span class="w"> </span><span class="o">:</span><span class="w"> </span><span class="k">IN</span><span class="w"> </span><span class="kt">BIT</span><span class="p">;</span><span class="w"> </span><span class="c1">-- Entradas simples.</span>
<span class="w">   </span><span class="n">F</span><span class="w"> </span><span class="o">:</span><span class="k">OUT</span><span class="w"> </span><span class="kt">BIT</span><span class="w"> </span><span class="c1">-- Salida simple.</span>
<span class="w">   </span><span class="p">);</span>
<span class="k">end</span><span class="w"> </span><span class="nc">circuito_logico</span><span class="p">;</span>

<span class="k">architecture</span><span class="w"> </span><span class="nc">arq</span><span class="w"> </span><span class="k">of</span><span class="w"> </span><span class="nc">circuito_logico</span><span class="w"> </span><span class="k">is</span>

<span class="k">signal</span><span class="w"> </span><span class="n">f1</span><span class="p">,</span><span class="n">f2</span><span class="w"> </span><span class="o">:</span><span class="w"> </span><span class="kt">BIT</span><span class="p">;</span>

<span class="k">begin</span><span class="w"> </span>

<span class="n">f1</span><span class="w"> </span><span class="o">&lt;=</span><span class="w"> </span><span class="k">NOT</span><span class="w"> </span><span class="n">X</span><span class="w"> </span><span class="k">AND</span><span class="w"> </span><span class="n">Y</span><span class="w"> </span><span class="k">AND</span><span class="w"> </span><span class="k">NOT</span><span class="w"> </span><span class="n">Z</span><span class="p">;</span>
<span class="n">f2</span><span class="w"> </span><span class="o">&lt;=</span><span class="w"> </span><span class="n">X</span><span class="w"> </span><span class="k">AND</span><span class="w"> </span><span class="p">(</span><span class="k">NOT</span><span class="w"> </span><span class="n">Y</span><span class="p">)</span><span class="w"> </span><span class="k">AND</span><span class="w"> </span><span class="k">NOT</span><span class="w"> </span><span class="n">Z</span><span class="p">;</span>
<span class="n">F</span><span class="w"> </span><span class="o">&lt;=</span><span class="w"> </span><span class="n">F1</span><span class="w"> </span><span class="k">OR</span><span class="w"> </span><span class="n">F2</span><span class="p">;</span>

<span class="k">end</span><span class="w"> </span><span class="nc">arq</span><span class="p">;</span><span class="w"> </span>
</pre></div>
</div>
<p>La salida de la simulación en el software vivado que se aprecia en la <a class="reference internal" href="#sim-intermedias"><span class="std std-numref">Figura 5</span></a>  muestra el uso de las señales intermedias y el comportamiento de la salida global <strong>F</strong> del circuito lógico de la <a class="reference internal" href="#intermedias"><span class="std std-numref">Figura 4</span></a>.</p>
<figure class="align-default" id="sim-intermedias">
<a class="reference internal image-reference" href="_images/sim_intermedias.png"><img alt="_images/sim_intermedias.png" src="_images/sim_intermedias.png" style="height: 350px;" /></a>
<figcaption>
<p><span class="caption-number">Figura 5 </span><span class="caption-text">Simulación en vivado del código VHDL.</span><a class="headerlink" href="#sim-intermedias" title="Enlace permanente a esta imagen">#</a></p>
</figcaption>
</figure>
</section>
</section>
<section class="tex2jax_ignore mathjax_ignore" id="practica-de-compuertas-en-vhdl">
<h1>Práctica de compuertas en VHDL<a class="headerlink" href="#practica-de-compuertas-en-vhdl" title="Permalink to this heading">#</a></h1>
<p>La sintaxis de las compuertas básicas en VHDL se presenta en la siguiente práctica. Considere el circuito lógico de la <a class="reference internal" href="#compuertas"><span class="std std-numref">Figura 7</span></a>, el circuito no cumple ninguna función en particular, simplemente agrupa en el arreglo de bits <strong>F</strong> la salida de las operaciones lógicas básicas aplicadas a las entradas <strong>X</strong> y <strong>Y</strong>. Para generar las combinaciones de las entradas y producir la simulación de una tabla de verdad, se utiliza la instrucción <code class="docutils literal notranslate"><span class="pre">Force</span> <span class="pre">Clock</span></code> en el software vivado. Al bit más significativo se le asigna el periodo más grande. El periodo asignado al bit más significativo se divide a la mitad según se asigna un reloj para emular la tabla de verdad hasta llegar al bit o señal de entrada menos significativo como se muestra en la <a class="reference internal" href="#relojes"><span class="std std-numref">Figura 6</span></a>.</p>
<figure class="align-default" id="relojes">
<a class="reference internal image-reference" href="_images/relojes.png"><img alt="_images/relojes.png" src="_images/relojes.png" style="height: 350px;" /></a>
<figcaption>
<p><span class="caption-number">Figura 6 </span><span class="caption-text">Simulación de tablas de verdad usando relojes.</span><a class="headerlink" href="#relojes" title="Enlace permanente a esta imagen">#</a></p>
</figcaption>
</figure>
<p>Para poner a prueba lo expuesto anteriormente y hacer una práctica relacionada con la especifiación y la sintaxis de las compuertas lógicas en VHDL, se utiliza el diagrama lógico de la <a class="reference internal" href="#compuertas"><span class="std std-numref">Figura 7</span></a> y el código debajo de la misma.</p>
<figure class="align-default" id="compuertas">
<a class="reference internal image-reference" href="_images/diagrama3.png"><img alt="_images/diagrama3.png" src="_images/diagrama3.png" style="height: 450px;" /></a>
<figcaption>
<p><span class="caption-number">Figura 7 </span><span class="caption-text">Simulación de compuertas básicas en VHDL.</span><a class="headerlink" href="#compuertas" title="Enlace permanente a esta imagen">#</a></p>
</figcaption>
</figure>
<div class="highlight-VHDL notranslate"><div class="highlight"><pre><span></span><span class="c1">--------------------------------</span>
<span class="c1">--Compuertas básicas en VHDL</span>
<span class="c1">-------------------------------</span>
<span class="k">library</span><span class="w"> </span><span class="nn">IEEE</span><span class="p">;</span>
<span class="k">use</span><span class="w"> </span><span class="nn">IEEE.std_logic_1164.</span><span class="k">all</span><span class="p">;</span><span class="w"> </span><span class="c1">-- Librería para variables lógicas estandard</span>

<span class="k">entity</span><span class="w"> </span><span class="nc">compuertas_basicas</span><span class="w"> </span><span class="k">is</span>
<span class="w">   </span><span class="k">port</span><span class="p">(</span>
<span class="w">   </span><span class="n">X</span><span class="p">,</span><span class="n">Y</span><span class="w"> </span><span class="o">:</span><span class="k">in</span><span class="w"> </span><span class="kt">std_logic</span><span class="p">;</span><span class="w"> </span><span class="c1">-- Entradas simples</span>
<span class="w">   </span><span class="n">F</span><span class="w"> </span><span class="o">:</span><span class="k">out</span><span class="w"> </span><span class="kt">std_logic_vector</span><span class="p">(</span><span class="mi">8</span><span class="w"> </span><span class="k">downto</span><span class="w"> </span><span class="mi">1</span><span class="p">)</span><span class="w"> </span><span class="c1">-- Salidas almacenadas en un arreglo</span>
<span class="w">   </span><span class="p">);</span>
<span class="k">end</span><span class="w"> </span><span class="nc">compuertas_basicas</span><span class="p">;</span>

<span class="k">architecture</span><span class="w"> </span><span class="nc">arq</span><span class="w"> </span><span class="k">of</span><span class="w"> </span><span class="nc">compuertas_basicas</span><span class="w"> </span><span class="k">is</span>

<span class="k">begin</span><span class="w"> </span>

<span class="n">F</span><span class="p">(</span><span class="mi">1</span><span class="p">)</span><span class="w"> </span><span class="o">&lt;=</span><span class="w"> </span><span class="k">NOT</span><span class="w"> </span><span class="n">X</span><span class="p">;</span><span class="w"> </span><span class="c1">-- Compuerta not</span>
<span class="n">F</span><span class="p">(</span><span class="mi">2</span><span class="p">)</span><span class="w"> </span><span class="o">&lt;=</span><span class="w"> </span><span class="k">NOT</span><span class="w"> </span><span class="n">Y</span><span class="p">;</span><span class="w"> </span><span class="c1">-- Compuerta not</span>
<span class="n">F</span><span class="p">(</span><span class="mi">3</span><span class="p">)</span><span class="w"> </span><span class="o">&lt;=</span><span class="w"> </span><span class="n">X</span><span class="w"> </span><span class="k">AND</span><span class="w"> </span><span class="n">Y</span><span class="p">;</span><span class="w"> </span><span class="c1">-- Compuerta AND</span>
<span class="n">F</span><span class="p">(</span><span class="mi">4</span><span class="p">)</span><span class="w"> </span><span class="o">&lt;=</span><span class="w"> </span><span class="n">X</span><span class="w"> </span><span class="k">NAND</span><span class="w"> </span><span class="n">Y</span><span class="p">;</span><span class="w"> </span><span class="c1">-- Compuerta NAND</span>
<span class="n">F</span><span class="p">(</span><span class="mi">5</span><span class="p">)</span><span class="w"> </span><span class="o">&lt;=</span><span class="w"> </span><span class="n">X</span><span class="w"> </span><span class="k">OR</span><span class="w"> </span><span class="n">Y</span><span class="p">;</span><span class="w"> </span><span class="c1">-- Compuerta OR</span>
<span class="n">F</span><span class="p">(</span><span class="mi">6</span><span class="p">)</span><span class="w"> </span><span class="o">&lt;=</span><span class="w"> </span><span class="n">X</span><span class="w"> </span><span class="k">NOR</span><span class="w"> </span><span class="n">Y</span><span class="p">;</span><span class="w"> </span><span class="c1">-- Compuerta NOR</span>
<span class="n">F</span><span class="p">(</span><span class="mi">7</span><span class="p">)</span><span class="w"> </span><span class="o">&lt;=</span><span class="w"> </span><span class="n">X</span><span class="w"> </span><span class="k">XNOR</span><span class="w"> </span><span class="n">Y</span><span class="p">;</span><span class="w"> </span><span class="c1">-- Compuerta XOR</span>
<span class="n">F</span><span class="p">(</span><span class="mi">8</span><span class="p">)</span><span class="w"> </span><span class="o">&lt;=</span><span class="w"> </span><span class="n">X</span><span class="w"> </span><span class="k">XOR</span><span class="w"> </span><span class="n">Y</span><span class="p">;</span><span class="w"> </span><span class="c1">-- Compuerta XNOR</span>

<span class="k">end</span><span class="w"> </span><span class="nc">arq</span><span class="p">;</span><span class="w"> </span>
</pre></div>
</div>
<p>La salida de la simulación del código anterior se muestra en la <a class="reference internal" href="#sim-compuertas"><span class="std std-numref">Figura 8</span></a></p>
<figure class="align-default" id="sim-compuertas">
<a class="reference internal image-reference" href="_images/sim_compuertas.png"><img alt="_images/sim_compuertas.png" src="_images/sim_compuertas.png" style="height: 350px;" /></a>
<figcaption>
<p><span class="caption-number">Figura 8 </span><span class="caption-text">Simulación en vivado del conjunto de compuertas lógicas.</span><a class="headerlink" href="#sim-compuertas" title="Enlace permanente a esta imagen">#</a></p>
</figcaption>
</figure>
</section>

    <script type="text/x-thebe-config">
    {
        requestKernel: true,
        binderOptions: {
            repo: "binder-examples/jupyter-stacks-datascience",
            ref: "master",
        },
        codeMirrorConfig: {
            theme: "abcdef",
            mode: "Octave"
        },
        kernelOptions: {
            name: "Octave",
            path: "./."
        },
        predefinedOutput: true
    }
    </script>
    <script>kernelName = 'Octave'</script>

                </article>
              

              
              
                <footer class="bd-footer-article">
                  
<div class="footer-article-items footer-article__inner">
  
    <div class="footer-article-item"><!-- Previous / next buttons -->
<div class="prev-next-area">
    <a class="left-prev"
       href="logicos_VHDL.html"
       title="página anterior">
      <i class="fa-solid fa-angle-left"></i>
      <div class="prev-next-info">
        <p class="prev-next-subtitle">anterior</p>
        <p class="prev-next-title">Tipos de datos en VHDL</p>
      </div>
    </a>
    <a class="right-next"
       href="estructuras_control_VHDL.html"
       title="siguiente página">
      <div class="prev-next-info">
        <p class="prev-next-subtitle">siguiente</p>
        <p class="prev-next-title">Estructuras de control de flujo o de desición en VHDL</p>
      </div>
      <i class="fa-solid fa-angle-right"></i>
    </a>
</div></div>
  
</div>

                </footer>
              
            </div>
            
            
              
                <div class="bd-sidebar-secondary bd-toc"><div class="sidebar-secondary-items sidebar-secondary__inner">

  <div class="sidebar-secondary-item">
  <div class="page-toc tocsection onthispage">
    <i class="fa-solid fa-list"></i> Contenido
  </div>
  <nav class="bd-toc-nav page-toc">
    <ul class="visible nav section-nav flex-column">
<li class="toc-h1 nav-item toc-entry"><a class="reference internal nav-link" href="#">Compuertas Lógicas en VHDL</a></li>
<li class="toc-h1 nav-item toc-entry"><a class="reference internal nav-link" href="#formato-en-el-lenguage-vhdl-y-sintaxis">Formato en el lenguage VHDL y sintaxis</a><ul class="visible nav section-nav flex-column">
<li class="toc-h2 nav-item toc-entry"><a class="reference internal nav-link" href="#senales-intermedias">Señales intermedias</a></li>
</ul>
</li>
<li class="toc-h1 nav-item toc-entry"><a class="reference internal nav-link" href="#practica-de-compuertas-en-vhdl">Práctica de compuertas en VHDL</a></li>
</ul>

  </nav></div>

</div></div>
              
            
          </div>
          <footer class="bd-footer-content">
            
<div class="bd-footer-content__inner container">
  
  <div class="footer-item">
    
<p class="component-author">
Por Dr. Luis Gerardo Trujillo Franco
</p>

  </div>
  
  <div class="footer-item">
    
  <p class="copyright">
    
      © Copyright 2022.
      <br/>
    
  </p>

  </div>
  
  <div class="footer-item">
    
  </div>
  
  <div class="footer-item">
    
  </div>
  
</div>
          </footer>
        

      </main>
    </div>
  </div>
  
  <!-- Scripts loaded after <body> so the DOM is not blocked -->
  <script src="_static/scripts/bootstrap.js?digest=e353d410970836974a52"></script>
<script src="_static/scripts/pydata-sphinx-theme.js?digest=e353d410970836974a52"></script>

  <footer class="bd-footer">
  </footer>
  </body>
</html>