
Brazo_robotico.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000004  00800100  00000c1c  00000cb0  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000c1c  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000e  00800104  00800104  00000cb4  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000cb4  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000ce4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000138  00000000  00000000  00000d24  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000012ea  00000000  00000000  00000e5c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000a7f  00000000  00000000  00002146  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000ea8  00000000  00000000  00002bc5  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000002f0  00000000  00000000  00003a70  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000618  00000000  00000000  00003d60  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000941  00000000  00000000  00004378  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000d8  00000000  00000000  00004cb9  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 4b 00 	jmp	0x96	; 0x96 <__ctors_end>
   4:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
   8:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
   c:	0c 94 f1 01 	jmp	0x3e2	; 0x3e2 <__vector_3>
  10:	0c 94 0a 02 	jmp	0x414	; 0x414 <__vector_4>
  14:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  18:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  1c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  20:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  24:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  28:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  2c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  30:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  34:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  38:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  3c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  40:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  44:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  48:	0c 94 f8 02 	jmp	0x5f0	; 0x5f0 <__vector_18>
  4c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  50:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  54:	0c 94 20 03 	jmp	0x640	; 0x640 <__vector_21>
  58:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  5c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  60:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  64:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  68:	c2 00       	.word	0x00c2	; ????
  6a:	93 00       	.word	0x0093	; ????
  6c:	99 00       	.word	0x0099	; ????
  6e:	9f 00       	.word	0x009f	; ????
  70:	a5 00       	.word	0x00a5	; ????
  72:	ab 00       	.word	0x00ab	; ????
  74:	b1 00       	.word	0x00b1	; ????
  76:	b7 00       	.word	0x00b7	; ????
  78:	09 04       	cpc	r0, r9
  7a:	0f 04       	cpc	r0, r15
  7c:	15 04       	cpc	r1, r5
  7e:	79 04       	cpc	r7, r9
  80:	1b 04       	cpc	r1, r11
  82:	26 04       	cpc	r2, r6
  84:	31 04       	cpc	r3, r1
  86:	3c 04       	cpc	r3, r12
  88:	42 04       	cpc	r4, r2
  8a:	4d 04       	cpc	r4, r13
  8c:	58 04       	cpc	r5, r8
  8e:	79 04       	cpc	r7, r9
  90:	79 04       	cpc	r7, r9
  92:	63 04       	cpc	r6, r3
  94:	6e 04       	cpc	r6, r14

00000096 <__ctors_end>:
  96:	11 24       	eor	r1, r1
  98:	1f be       	out	0x3f, r1	; 63
  9a:	cf ef       	ldi	r28, 0xFF	; 255
  9c:	d8 e0       	ldi	r29, 0x08	; 8
  9e:	de bf       	out	0x3e, r29	; 62
  a0:	cd bf       	out	0x3d, r28	; 61

000000a2 <__do_copy_data>:
  a2:	11 e0       	ldi	r17, 0x01	; 1
  a4:	a0 e0       	ldi	r26, 0x00	; 0
  a6:	b1 e0       	ldi	r27, 0x01	; 1
  a8:	ec e1       	ldi	r30, 0x1C	; 28
  aa:	fc e0       	ldi	r31, 0x0C	; 12
  ac:	02 c0       	rjmp	.+4      	; 0xb2 <__do_copy_data+0x10>
  ae:	05 90       	lpm	r0, Z+
  b0:	0d 92       	st	X+, r0
  b2:	a4 30       	cpi	r26, 0x04	; 4
  b4:	b1 07       	cpc	r27, r17
  b6:	d9 f7       	brne	.-10     	; 0xae <__do_copy_data+0xc>

000000b8 <__do_clear_bss>:
  b8:	21 e0       	ldi	r18, 0x01	; 1
  ba:	a4 e0       	ldi	r26, 0x04	; 4
  bc:	b1 e0       	ldi	r27, 0x01	; 1
  be:	01 c0       	rjmp	.+2      	; 0xc2 <.do_clear_bss_start>

000000c0 <.do_clear_bss_loop>:
  c0:	1d 92       	st	X+, r1

000000c2 <.do_clear_bss_start>:
  c2:	a2 31       	cpi	r26, 0x12	; 18
  c4:	b2 07       	cpc	r27, r18
  c6:	e1 f7       	brne	.-8      	; 0xc0 <.do_clear_bss_loop>
  c8:	0e 94 57 01 	call	0x2ae	; 0x2ae <main>
  cc:	0c 94 0c 06 	jmp	0xc18	; 0xc18 <_exit>

000000d0 <__bad_interrupt>:
  d0:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000d4 <ADC_init>:
#include <avr/io.h>
#include <avr/interrupt.h>
#include <util/delay.h>
#include <stdint.h>

void ADC_init(uint8_t justi, uint8_t V_ref, uint8_t canal, uint8_t interrupt, uint8_t prescaler){
  d4:	0f 93       	push	r16
	ADMUX = 0;
  d6:	10 92 7c 00 	sts	0x007C, r1	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
	if (!justi){
  da:	81 11       	cpse	r24, r1
  dc:	06 c0       	rjmp	.+12     	; 0xea <ADC_init+0x16>
		ADMUX &= ~(1<<ADLAR);
  de:	ac e7       	ldi	r26, 0x7C	; 124
  e0:	b0 e0       	ldi	r27, 0x00	; 0
  e2:	8c 91       	ld	r24, X
  e4:	8f 7d       	andi	r24, 0xDF	; 223
  e6:	8c 93       	st	X, r24
  e8:	05 c0       	rjmp	.+10     	; 0xf4 <ADC_init+0x20>
	}
	else {
		ADMUX |= (1<<ADLAR);
  ea:	ac e7       	ldi	r26, 0x7C	; 124
  ec:	b0 e0       	ldi	r27, 0x00	; 0
  ee:	8c 91       	ld	r24, X
  f0:	80 62       	ori	r24, 0x20	; 32
  f2:	8c 93       	st	X, r24
	}
	
	switch (V_ref){
  f4:	61 30       	cpi	r22, 0x01	; 1
  f6:	19 f0       	breq	.+6      	; 0xfe <ADC_init+0x2a>
  f8:	65 30       	cpi	r22, 0x05	; 5
  fa:	39 f0       	breq	.+14     	; 0x10a <ADC_init+0x36>
  fc:	0b c0       	rjmp	.+22     	; 0x114 <ADC_init+0x40>
		case 1:
		ADMUX |= (1<<REFS0)|(1<<REFS1);
  fe:	ac e7       	ldi	r26, 0x7C	; 124
 100:	b0 e0       	ldi	r27, 0x00	; 0
 102:	8c 91       	ld	r24, X
 104:	80 6c       	ori	r24, 0xC0	; 192
 106:	8c 93       	st	X, r24
		break;
 108:	05 c0       	rjmp	.+10     	; 0x114 <ADC_init+0x40>
		case 5:
		ADMUX |= (1<<REFS0);
 10a:	ac e7       	ldi	r26, 0x7C	; 124
 10c:	b0 e0       	ldi	r27, 0x00	; 0
 10e:	8c 91       	ld	r24, X
 110:	80 64       	ori	r24, 0x40	; 64
 112:	8c 93       	st	X, r24
		default:
		break;
	}
	
	switch(canal){
 114:	50 e0       	ldi	r21, 0x00	; 0
 116:	48 30       	cpi	r20, 0x08	; 8
 118:	51 05       	cpc	r21, r1
 11a:	78 f5       	brcc	.+94     	; 0x17a <ADC_init+0xa6>
 11c:	fa 01       	movw	r30, r20
 11e:	ec 5c       	subi	r30, 0xCC	; 204
 120:	ff 4f       	sbci	r31, 0xFF	; 255
 122:	0c 94 f7 05 	jmp	0xbee	; 0xbee <__tablejump2__>
		case 0:
		break;
		case 1:
		ADMUX |= (1<<MUX0);
 126:	ec e7       	ldi	r30, 0x7C	; 124
 128:	f0 e0       	ldi	r31, 0x00	; 0
 12a:	80 81       	ld	r24, Z
 12c:	81 60       	ori	r24, 0x01	; 1
 12e:	80 83       	st	Z, r24
		break;
 130:	29 c0       	rjmp	.+82     	; 0x184 <ADC_init+0xb0>
		case 2:
		ADMUX |= (1<<MUX1);
 132:	ec e7       	ldi	r30, 0x7C	; 124
 134:	f0 e0       	ldi	r31, 0x00	; 0
 136:	80 81       	ld	r24, Z
 138:	82 60       	ori	r24, 0x02	; 2
 13a:	80 83       	st	Z, r24
		break;
 13c:	23 c0       	rjmp	.+70     	; 0x184 <ADC_init+0xb0>
		case 3:
		ADMUX |= (1<<MUX0)|(1<<MUX1);
 13e:	ec e7       	ldi	r30, 0x7C	; 124
 140:	f0 e0       	ldi	r31, 0x00	; 0
 142:	80 81       	ld	r24, Z
 144:	83 60       	ori	r24, 0x03	; 3
 146:	80 83       	st	Z, r24
		break;
 148:	1d c0       	rjmp	.+58     	; 0x184 <ADC_init+0xb0>
		case 4:
		ADMUX |= (1<<MUX2);
 14a:	ec e7       	ldi	r30, 0x7C	; 124
 14c:	f0 e0       	ldi	r31, 0x00	; 0
 14e:	80 81       	ld	r24, Z
 150:	84 60       	ori	r24, 0x04	; 4
 152:	80 83       	st	Z, r24
		break;
 154:	17 c0       	rjmp	.+46     	; 0x184 <ADC_init+0xb0>
		case 5:
		ADMUX |= (1<<MUX0)|(1<<MUX2);
 156:	ec e7       	ldi	r30, 0x7C	; 124
 158:	f0 e0       	ldi	r31, 0x00	; 0
 15a:	80 81       	ld	r24, Z
 15c:	85 60       	ori	r24, 0x05	; 5
 15e:	80 83       	st	Z, r24
		break;
 160:	11 c0       	rjmp	.+34     	; 0x184 <ADC_init+0xb0>
		case 6:
		ADMUX |= (1<<MUX2)|(1<<MUX1);
 162:	ec e7       	ldi	r30, 0x7C	; 124
 164:	f0 e0       	ldi	r31, 0x00	; 0
 166:	80 81       	ld	r24, Z
 168:	86 60       	ori	r24, 0x06	; 6
 16a:	80 83       	st	Z, r24
		break;
 16c:	0b c0       	rjmp	.+22     	; 0x184 <ADC_init+0xb0>
		case 7:
		ADMUX |= (1<<MUX0)|(1<<MUX1)|(1<<MUX2);
 16e:	ec e7       	ldi	r30, 0x7C	; 124
 170:	f0 e0       	ldi	r31, 0x00	; 0
 172:	80 81       	ld	r24, Z
 174:	87 60       	ori	r24, 0x07	; 7
 176:	80 83       	st	Z, r24
		break;
 178:	05 c0       	rjmp	.+10     	; 0x184 <ADC_init+0xb0>
		default:
		ADMUX |= (1<<MUX2)|(1<<MUX1);
 17a:	ec e7       	ldi	r30, 0x7C	; 124
 17c:	f0 e0       	ldi	r31, 0x00	; 0
 17e:	80 81       	ld	r24, Z
 180:	86 60       	ori	r24, 0x06	; 6
 182:	80 83       	st	Z, r24
		break;
	}
	
	ADCSRA = 0;
 184:	10 92 7a 00 	sts	0x007A, r1	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
	if (!interrupt){
 188:	21 11       	cpse	r18, r1
 18a:	06 c0       	rjmp	.+12     	; 0x198 <ADC_init+0xc4>
		ADCSRA &= ~(1<<ADIE);
 18c:	ea e7       	ldi	r30, 0x7A	; 122
 18e:	f0 e0       	ldi	r31, 0x00	; 0
 190:	80 81       	ld	r24, Z
 192:	87 7f       	andi	r24, 0xF7	; 247
 194:	80 83       	st	Z, r24
 196:	05 c0       	rjmp	.+10     	; 0x1a2 <ADC_init+0xce>
	}
	else {
		ADCSRA |= (1<<ADIE);	//	Habilitar interrupciones
 198:	ea e7       	ldi	r30, 0x7A	; 122
 19a:	f0 e0       	ldi	r31, 0x00	; 0
 19c:	80 81       	ld	r24, Z
 19e:	88 60       	ori	r24, 0x08	; 8
 1a0:	80 83       	st	Z, r24
	}
	
	switch (prescaler){
 1a2:	00 31       	cpi	r16, 0x10	; 16
 1a4:	d9 f0       	breq	.+54     	; 0x1dc <ADC_init+0x108>
 1a6:	38 f4       	brcc	.+14     	; 0x1b6 <ADC_init+0xe2>
 1a8:	04 30       	cpi	r16, 0x04	; 4
 1aa:	61 f0       	breq	.+24     	; 0x1c4 <ADC_init+0xf0>
 1ac:	08 30       	cpi	r16, 0x08	; 8
 1ae:	81 f0       	breq	.+32     	; 0x1d0 <ADC_init+0xfc>
 1b0:	02 30       	cpi	r16, 0x02	; 2
 1b2:	61 f5       	brne	.+88     	; 0x20c <ADC_init+0x138>
 1b4:	30 c0       	rjmp	.+96     	; 0x216 <ADC_init+0x142>
 1b6:	00 34       	cpi	r16, 0x40	; 64
 1b8:	e9 f0       	breq	.+58     	; 0x1f4 <ADC_init+0x120>
 1ba:	00 38       	cpi	r16, 0x80	; 128
 1bc:	09 f1       	breq	.+66     	; 0x200 <ADC_init+0x12c>
 1be:	00 32       	cpi	r16, 0x20	; 32
 1c0:	29 f5       	brne	.+74     	; 0x20c <ADC_init+0x138>
 1c2:	12 c0       	rjmp	.+36     	; 0x1e8 <ADC_init+0x114>
		case 2:
		break;
		case 4:
		ADCSRA |= (1<<ADPS1);
 1c4:	ea e7       	ldi	r30, 0x7A	; 122
 1c6:	f0 e0       	ldi	r31, 0x00	; 0
 1c8:	80 81       	ld	r24, Z
 1ca:	82 60       	ori	r24, 0x02	; 2
 1cc:	80 83       	st	Z, r24
		break;
 1ce:	23 c0       	rjmp	.+70     	; 0x216 <ADC_init+0x142>
		case 8:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0);
 1d0:	ea e7       	ldi	r30, 0x7A	; 122
 1d2:	f0 e0       	ldi	r31, 0x00	; 0
 1d4:	80 81       	ld	r24, Z
 1d6:	83 60       	ori	r24, 0x03	; 3
 1d8:	80 83       	st	Z, r24
		break;
 1da:	1d c0       	rjmp	.+58     	; 0x216 <ADC_init+0x142>
		case 16:
		ADCSRA |= (1<<ADPS2);
 1dc:	ea e7       	ldi	r30, 0x7A	; 122
 1de:	f0 e0       	ldi	r31, 0x00	; 0
 1e0:	80 81       	ld	r24, Z
 1e2:	84 60       	ori	r24, 0x04	; 4
 1e4:	80 83       	st	Z, r24
		break;
 1e6:	17 c0       	rjmp	.+46     	; 0x216 <ADC_init+0x142>
		case 32:
		ADCSRA |= (1<<ADPS2)| (1<<ADPS0);
 1e8:	ea e7       	ldi	r30, 0x7A	; 122
 1ea:	f0 e0       	ldi	r31, 0x00	; 0
 1ec:	80 81       	ld	r24, Z
 1ee:	85 60       	ori	r24, 0x05	; 5
 1f0:	80 83       	st	Z, r24
		break;
 1f2:	11 c0       	rjmp	.+34     	; 0x216 <ADC_init+0x142>
		case 64:
		ADCSRA |= (1<<ADPS1) |(1<<ADPS2);
 1f4:	ea e7       	ldi	r30, 0x7A	; 122
 1f6:	f0 e0       	ldi	r31, 0x00	; 0
 1f8:	80 81       	ld	r24, Z
 1fa:	86 60       	ori	r24, 0x06	; 6
 1fc:	80 83       	st	Z, r24
		break;
 1fe:	0b c0       	rjmp	.+22     	; 0x216 <ADC_init+0x142>
		case 128:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0)|(1<<ADPS2);
 200:	ea e7       	ldi	r30, 0x7A	; 122
 202:	f0 e0       	ldi	r31, 0x00	; 0
 204:	80 81       	ld	r24, Z
 206:	87 60       	ori	r24, 0x07	; 7
 208:	80 83       	st	Z, r24
		break;
 20a:	05 c0       	rjmp	.+10     	; 0x216 <ADC_init+0x142>
		default:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0)|(1<<ADPS2);
 20c:	ea e7       	ldi	r30, 0x7A	; 122
 20e:	f0 e0       	ldi	r31, 0x00	; 0
 210:	80 81       	ld	r24, Z
 212:	87 60       	ori	r24, 0x07	; 7
 214:	80 83       	st	Z, r24
		break;
	}
	
	
	//ADCSRA |= (1<<ADIE)|(1<<ADPS2)|(1<<ADPS1)|(1<<ADPS0); //Interrupciones - Prescaler 128
	ADCSRA |= (1<<ADEN)|(1<<ADSC); //Habilitar ADC e iniciar conversión
 216:	ea e7       	ldi	r30, 0x7A	; 122
 218:	f0 e0       	ldi	r31, 0x00	; 0
 21a:	80 81       	ld	r24, Z
 21c:	80 6c       	ori	r24, 0xC0	; 192
 21e:	80 83       	st	Z, r24
 220:	0f 91       	pop	r16
 222:	08 95       	ret

00000224 <setup>:
}



/*********Subrutinas NON Interrupts*********/
void setup(void){
 224:	0f 93       	push	r16
 226:	1f 93       	push	r17
	cli();
 228:	f8 94       	cli
	//Configuraci?n de pinC
	//Puerto C como entrada y pullup deshabilitado.
	//CLKPR |= (1<< CLKPCE);
	//CLKPR |= (1<<CLKPS2);	//Configurar prescaler principal a 16 para frecuencia de 1Mhz
	
	DDRC=0x00;
 22a:	17 b8       	out	0x07, r1	; 7
	PORTC=0;
 22c:	18 b8       	out	0x08, r1	; 8
	PORTC |= (1<<PORTC0)|(1<<PORTC1)|(1<<PORTC2)|(1<<PORTC3);
 22e:	88 b1       	in	r24, 0x08	; 8
 230:	8f 60       	ori	r24, 0x0F	; 15
 232:	88 b9       	out	0x08, r24	; 8
	
	//COnfiguraci?n del puertoB		
	DDRB = 0;
 234:	14 b8       	out	0x04, r1	; 4
	DDRB |= (1 << DDB3)|(1 << DDB2)|(1 << DDB1); //Configurar el puerto de Led
 236:	84 b1       	in	r24, 0x04	; 4
 238:	8e 60       	ori	r24, 0x0E	; 14
 23a:	84 b9       	out	0x04, r24	; 4
	PORTB=0;
 23c:	15 b8       	out	0x05, r1	; 5
	PORTB |= (1<<PORTB4); //Habilitar pullup en PB5
 23e:	85 b1       	in	r24, 0x05	; 5
 240:	80 61       	ori	r24, 0x10	; 16
 242:	85 b9       	out	0x05, r24	; 5
	
	//COnfiguraci?n del puerto D
	DDRD=0;
 244:	1a b8       	out	0x0a, r1	; 10
	DDRD|= (1<<PORTD1)|(1<<PORTD3)|(1<<PORTD4)|(1<<PORTD5)|(1<<PORTD6);
 246:	8a b1       	in	r24, 0x0a	; 10
 248:	8a 67       	ori	r24, 0x7A	; 122
 24a:	8a b9       	out	0x0a, r24	; 10
	PORTD=0;
 24c:	1b b8       	out	0x0b, r1	; 11
	
	//Interrupciones de pin change
	PCICR =0;
 24e:	e8 e6       	ldi	r30, 0x68	; 104
 250:	f0 e0       	ldi	r31, 0x00	; 0
 252:	10 82       	st	Z, r1
	PCICR |= (1<<PCIE0)|(1<<PCIE1); //Pin change habilitado en Puerto B y Puerto C
 254:	80 81       	ld	r24, Z
 256:	83 60       	ori	r24, 0x03	; 3
 258:	80 83       	st	Z, r24
	
	PCMSK1=0;
 25a:	ec e6       	ldi	r30, 0x6C	; 108
 25c:	f0 e0       	ldi	r31, 0x00	; 0
 25e:	10 82       	st	Z, r1
	PCMSK0=0;
 260:	ab e6       	ldi	r26, 0x6B	; 107
 262:	b0 e0       	ldi	r27, 0x00	; 0
 264:	1c 92       	st	X, r1
	PCMSK0 |= (1<<PCINT4); //Pinchange en pin PINB5
 266:	8c 91       	ld	r24, X
 268:	80 61       	ori	r24, 0x10	; 16
 26a:	8c 93       	st	X, r24
	PCMSK1 |= (1<<PCINT8)|(1<<PCINT9)|(1<<PCINT10)|(1<<PCINT11);
 26c:	80 81       	ld	r24, Z
 26e:	8f 60       	ori	r24, 0x0F	; 15
 270:	80 83       	st	Z, r24
	
	initPWM1(comparador, OFF, mode_PWM1, prescaler_PWM, periodo);	//Servos de los brazos
 272:	0f e3       	ldi	r16, 0x3F	; 63
 274:	1c e9       	ldi	r17, 0x9C	; 156
 276:	28 e0       	ldi	r18, 0x08	; 8
 278:	30 e0       	ldi	r19, 0x00	; 0
 27a:	4e e0       	ldi	r20, 0x0E	; 14
 27c:	60 e0       	ldi	r22, 0x00	; 0
 27e:	82 e0       	ldi	r24, 0x02	; 2
 280:	0e 94 c9 03 	call	0x792	; 0x792 <initPWM1>
	initPWM2(comparador,OFF, mode_PWM2, 1024); //Servo de la garra
 284:	20 e0       	ldi	r18, 0x00	; 0
 286:	34 e0       	ldi	r19, 0x04	; 4
 288:	43 e0       	ldi	r20, 0x03	; 3
 28a:	60 e0       	ldi	r22, 0x00	; 0
 28c:	82 e0       	ldi	r24, 0x02	; 2
 28e:	0e 94 e9 04 	call	0x9d2	; 0x9d2 <initPWM2>
	ADC_init(ON, Vref_5V,canal_ADC,ON,prescaler_ADC);
 292:	40 91 02 01 	lds	r20, 0x0102	; 0x800102 <canal_ADC>
 296:	00 e8       	ldi	r16, 0x80	; 128
 298:	21 e0       	ldi	r18, 0x01	; 1
 29a:	65 e0       	ldi	r22, 0x05	; 5
 29c:	81 e0       	ldi	r24, 0x01	; 1
 29e:	0e 94 6a 00 	call	0xd4	; 0xd4 <ADC_init>
	initUSART_9600();
 2a2:	0e 94 ba 05 	call	0xb74	; 0xb74 <initUSART_9600>
	
	sei();
 2a6:	78 94       	sei
}
 2a8:	1f 91       	pop	r17
 2aa:	0f 91       	pop	r16
 2ac:	08 95       	ret

000002ae <main>:


/*********main*********/
int main(void)
{
    setup();
 2ae:	0e 94 12 01 	call	0x224	; 0x224 <setup>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 2b2:	8f e9       	ldi	r24, 0x9F	; 159
 2b4:	9f e0       	ldi	r25, 0x0F	; 15
 2b6:	01 97       	sbiw	r24, 0x01	; 1
 2b8:	f1 f7       	brne	.-4      	; 0x2b6 <main+0x8>
 2ba:	00 c0       	rjmp	.+0      	; 0x2bc <main+0xe>
 2bc:	00 00       	nop
    while (1) 
    {
		 _delay_ms(1);  // Peque?o retardo para estabilidad
		 
		 switch (modo){
 2be:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <modo>
 2c2:	81 30       	cpi	r24, 0x01	; 1
 2c4:	e9 f0       	breq	.+58     	; 0x300 <main+0x52>
 2c6:	18 f0       	brcs	.+6      	; 0x2ce <main+0x20>
 2c8:	82 30       	cpi	r24, 0x02	; 2
 2ca:	b1 f1       	breq	.+108    	; 0x338 <main+0x8a>
 2cc:	f2 cf       	rjmp	.-28     	; 0x2b2 <main+0x4>
			 case 0:	//modo manual
			 PORTD &= ~((1<<PORTD4)|(1<<PORTD5));	//LEDs de estado apagadas
 2ce:	8b b1       	in	r24, 0x0b	; 11
 2d0:	8f 7c       	andi	r24, 0xCF	; 207
 2d2:	8b b9       	out	0x0b, r24	; 11
			 
			 if (Save_Position>1){
 2d4:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <Save_Position>
 2d8:	82 30       	cpi	r24, 0x02	; 2
 2da:	58 f3       	brcs	.-42     	; 0x2b2 <main+0x4>
				 PORTD |= (1<<PORTD6);
 2dc:	8b b1       	in	r24, 0x0b	; 11
 2de:	80 64       	ori	r24, 0x40	; 64
 2e0:	8b b9       	out	0x0b, r24	; 11
 2e2:	9f ef       	ldi	r25, 0xFF	; 255
 2e4:	21 ee       	ldi	r18, 0xE1	; 225
 2e6:	84 e0       	ldi	r24, 0x04	; 4
 2e8:	91 50       	subi	r25, 0x01	; 1
 2ea:	20 40       	sbci	r18, 0x00	; 0
 2ec:	80 40       	sbci	r24, 0x00	; 0
 2ee:	e1 f7       	brne	.-8      	; 0x2e8 <main+0x3a>
 2f0:	00 c0       	rjmp	.+0      	; 0x2f2 <main+0x44>
 2f2:	00 00       	nop
				 _delay_ms(100);
				 PORTD &= ~(1<<PORTD6);
 2f4:	8b b1       	in	r24, 0x0b	; 11
 2f6:	8f 7b       	andi	r24, 0xBF	; 191
 2f8:	8b b9       	out	0x0b, r24	; 11
				 Save_Position=0;
 2fa:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <Save_Position>
 2fe:	d9 cf       	rjmp	.-78     	; 0x2b2 <main+0x4>
			 }
			 break;
			 
			 case 1:	//Modo eprom
			 PORTD &= ~((1<<PORTD5));			//LED azul encendida -->EEPROM
 300:	8b b1       	in	r24, 0x0b	; 11
 302:	8f 7d       	andi	r24, 0xDF	; 223
 304:	8b b9       	out	0x0b, r24	; 11
			 PORTD |= (1<<PORTD4);
 306:	8b b1       	in	r24, 0x0b	; 11
 308:	80 61       	ori	r24, 0x10	; 16
 30a:	8b b9       	out	0x0b, r24	; 11
			 
			 if (Execute_Position>1){
 30c:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 310:	82 30       	cpi	r24, 0x02	; 2
 312:	78 f2       	brcs	.-98     	; 0x2b2 <main+0x4>
				 PORTD |= (1<<PORTD6);
 314:	8b b1       	in	r24, 0x0b	; 11
 316:	80 64       	ori	r24, 0x40	; 64
 318:	8b b9       	out	0x0b, r24	; 11
 31a:	9f ef       	ldi	r25, 0xFF	; 255
 31c:	21 ee       	ldi	r18, 0xE1	; 225
 31e:	84 e0       	ldi	r24, 0x04	; 4
 320:	91 50       	subi	r25, 0x01	; 1
 322:	20 40       	sbci	r18, 0x00	; 0
 324:	80 40       	sbci	r24, 0x00	; 0
 326:	e1 f7       	brne	.-8      	; 0x320 <main+0x72>
 328:	00 c0       	rjmp	.+0      	; 0x32a <main+0x7c>
 32a:	00 00       	nop
				 _delay_ms(100);
				 PORTD &= ~(1<<PORTD6);
 32c:	8b b1       	in	r24, 0x0b	; 11
 32e:	8f 7b       	andi	r24, 0xBF	; 191
 330:	8b b9       	out	0x0b, r24	; 11
				 Execute_Position=0;
 332:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
 336:	bd cf       	rjmp	.-134    	; 0x2b2 <main+0x4>
			 }
			 
			 break;
			 
			 case 2:	//Modo UART
			 PORTD &= ~(1<<PORTD4);				////LED amarilla encendida -->Adafruit
 338:	8b b1       	in	r24, 0x0b	; 11
 33a:	8f 7e       	andi	r24, 0xEF	; 239
 33c:	8b b9       	out	0x0b, r24	; 11
			 PORTD |= (1<<PORTD5); 
 33e:	8b b1       	in	r24, 0x0b	; 11
 340:	80 62       	ori	r24, 0x20	; 32
 342:	8b b9       	out	0x0b, r24	; 11
			 break;
 344:	b6 cf       	rjmp	.-148    	; 0x2b2 <main+0x4>

00000346 <SaveinEEPROM_Position>:
	
	sei();
}

//Funcion para guardar la posicion de los servos
void SaveinEEPROM_Position(unsigned int direction0,unsigned int direction1,unsigned int direction2,unsigned int direction3) {
 346:	ef 92       	push	r14
 348:	ff 92       	push	r15
 34a:	0f 93       	push	r16
 34c:	1f 93       	push	r17
 34e:	cf 93       	push	r28
 350:	df 93       	push	r29
 352:	7b 01       	movw	r14, r22
 354:	8a 01       	movw	r16, r20
 356:	e9 01       	movw	r28, r18
	write_EEPROM(direction0, valorADC1);
 358:	60 91 05 01 	lds	r22, 0x0105	; 0x800105 <valorADC1>
 35c:	0e 94 ae 05 	call	0xb5c	; 0xb5c <write_EEPROM>
	write_EEPROM(direction1, valorADC2);
 360:	60 91 04 01 	lds	r22, 0x0104	; 0x800104 <__data_end>
 364:	c7 01       	movw	r24, r14
 366:	0e 94 ae 05 	call	0xb5c	; 0xb5c <write_EEPROM>
	write_EEPROM(direction2, OCR2A);
 36a:	60 91 b3 00 	lds	r22, 0x00B3	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
 36e:	c8 01       	movw	r24, r16
 370:	0e 94 ae 05 	call	0xb5c	; 0xb5c <write_EEPROM>
	write_EEPROM(direction3, OCR2B);
 374:	60 91 b4 00 	lds	r22, 0x00B4	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
 378:	ce 01       	movw	r24, r28
 37a:	0e 94 ae 05 	call	0xb5c	; 0xb5c <write_EEPROM>
}
 37e:	df 91       	pop	r29
 380:	cf 91       	pop	r28
 382:	1f 91       	pop	r17
 384:	0f 91       	pop	r16
 386:	ff 90       	pop	r15
 388:	ef 90       	pop	r14
 38a:	08 95       	ret

0000038c <ExcuteEEPROM_Position>:

//Funci?n para ejecutar una posicion guardada
void ExcuteEEPROM_Position(unsigned int direction0,unsigned int direction1,unsigned int direction2,unsigned int direction3) {
 38c:	ef 92       	push	r14
 38e:	ff 92       	push	r15
 390:	0f 93       	push	r16
 392:	1f 93       	push	r17
 394:	cf 93       	push	r28
 396:	df 93       	push	r29
 398:	7b 01       	movw	r14, r22
 39a:	8a 01       	movw	r16, r20
 39c:	e9 01       	movw	r28, r18
	OCR1A = DutyCycle1(read_EEPROM(direction0));
 39e:	0e 94 a5 05 	call	0xb4a	; 0xb4a <read_EEPROM>
 3a2:	0e 94 b7 03 	call	0x76e	; 0x76e <DutyCycle1>
 3a6:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 3aa:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
	OCR1B = DutyCycle1(read_EEPROM(direction1));
 3ae:	c7 01       	movw	r24, r14
 3b0:	0e 94 a5 05 	call	0xb4a	; 0xb4a <read_EEPROM>
 3b4:	0e 94 b7 03 	call	0x76e	; 0x76e <DutyCycle1>
 3b8:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 3bc:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
	OCR2A  =read_EEPROM(direction2);
 3c0:	c8 01       	movw	r24, r16
 3c2:	0e 94 a5 05 	call	0xb4a	; 0xb4a <read_EEPROM>
 3c6:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
	OCR2B  =read_EEPROM(direction3);
 3ca:	ce 01       	movw	r24, r28
 3cc:	0e 94 a5 05 	call	0xb4a	; 0xb4a <read_EEPROM>
 3d0:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
}
 3d4:	df 91       	pop	r29
 3d6:	cf 91       	pop	r28
 3d8:	1f 91       	pop	r17
 3da:	0f 91       	pop	r16
 3dc:	ff 90       	pop	r15
 3de:	ef 90       	pop	r14
 3e0:	08 95       	ret

000003e2 <__vector_3>:



/**************Subrutinas de interrupcion*************/
//Controla el estado
ISR(PCINT0_vect){
 3e2:	1f 92       	push	r1
 3e4:	0f 92       	push	r0
 3e6:	0f b6       	in	r0, 0x3f	; 63
 3e8:	0f 92       	push	r0
 3ea:	11 24       	eor	r1, r1
 3ec:	8f 93       	push	r24
	//Antirebote
	if ((PINB&(1<<PINB4))==0){
 3ee:	1c 99       	sbic	0x03, 4	; 3
 3f0:	05 c0       	rjmp	.+10     	; 0x3fc <__vector_3+0x1a>
		//_delay_ms(50);
		//if ((PINB&(1<<PINB4)) ==0){
			//Boton presionado
			modo++;
 3f2:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <modo>
 3f6:	8f 5f       	subi	r24, 0xFF	; 255
 3f8:	80 93 11 01 	sts	0x0111, r24	; 0x800111 <modo>
		//}
	}
	
	//Overflow de modo
	if (modo==3){
 3fc:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <modo>
 400:	83 30       	cpi	r24, 0x03	; 3
 402:	11 f4       	brne	.+4      	; 0x408 <__EEPROM_REGION_LENGTH__+0x8>
		modo=0;
 404:	10 92 11 01 	sts	0x0111, r1	; 0x800111 <modo>
	}
}
 408:	8f 91       	pop	r24
 40a:	0f 90       	pop	r0
 40c:	0f be       	out	0x3f, r0	; 63
 40e:	0f 90       	pop	r0
 410:	1f 90       	pop	r1
 412:	18 95       	reti

00000414 <__vector_4>:
bot?n 2 --> posici?n 2
bot?n 3 --> posici?n 3
bot?n 4 --> posici?n 4
 */

ISR(PCINT1_vect){
 414:	1f 92       	push	r1
 416:	0f 92       	push	r0
 418:	0f b6       	in	r0, 0x3f	; 63
 41a:	0f 92       	push	r0
 41c:	11 24       	eor	r1, r1
 41e:	2f 93       	push	r18
 420:	3f 93       	push	r19
 422:	4f 93       	push	r20
 424:	5f 93       	push	r21
 426:	6f 93       	push	r22
 428:	7f 93       	push	r23
 42a:	8f 93       	push	r24
 42c:	9f 93       	push	r25
 42e:	af 93       	push	r26
 430:	bf 93       	push	r27
 432:	ef 93       	push	r30
 434:	ff 93       	push	r31
	switch(modo){
 436:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <modo>
 43a:	88 23       	and	r24, r24
 43c:	21 f0       	breq	.+8      	; 0x446 <__vector_4+0x32>
 43e:	81 30       	cpi	r24, 0x01	; 1
 440:	09 f4       	brne	.+2      	; 0x444 <__vector_4+0x30>
 442:	64 c0       	rjmp	.+200    	; 0x50c <__vector_4+0xf8>
 444:	c4 c0       	rjmp	.+392    	; 0x5ce <__vector_4+0x1ba>
		case 0:		//Modo manual guardar el Dutycycle de los 4 servos
		if (Save_Position==0){
 446:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <Save_Position>
 44a:	81 11       	cpse	r24, r1
 44c:	09 c0       	rjmp	.+18     	; 0x460 <__vector_4+0x4c>
			if ((PINC&(0x0F))==0x0F){
 44e:	86 b1       	in	r24, 0x06	; 6
 450:	8f 70       	andi	r24, 0x0F	; 15
 452:	8f 30       	cpi	r24, 0x0F	; 15
 454:	09 f0       	breq	.+2      	; 0x458 <__vector_4+0x44>
 456:	bb c0       	rjmp	.+374    	; 0x5ce <__vector_4+0x1ba>
				Save_Position=1;
 458:	81 e0       	ldi	r24, 0x01	; 1
 45a:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
 45e:	b7 c0       	rjmp	.+366    	; 0x5ce <__vector_4+0x1ba>
			}
		}
		else if (Save_Position==1){
 460:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <Save_Position>
 464:	81 30       	cpi	r24, 0x01	; 1
 466:	09 f0       	breq	.+2      	; 0x46a <__vector_4+0x56>
 468:	b2 c0       	rjmp	.+356    	; 0x5ce <__vector_4+0x1ba>
			//Parpadeo que confirma que se guardo la posici?n
			if (((PINC&(1<<PINC0))==0) && ((PINC&((1<<PINC1)|(1<<PINC2)|(1<<PINC3)))== 0x0E)){
 46a:	30 99       	sbic	0x06, 0	; 6
 46c:	12 c0       	rjmp	.+36     	; 0x492 <__vector_4+0x7e>
 46e:	86 b1       	in	r24, 0x06	; 6
 470:	8e 70       	andi	r24, 0x0E	; 14
 472:	8e 30       	cpi	r24, 0x0E	; 14
 474:	71 f4       	brne	.+28     	; 0x492 <__vector_4+0x7e>
				Save_Position =2;
 476:	82 e0       	ldi	r24, 0x02	; 2
 478:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
				//Escribir en la eprom la nueva posici?n 1
				SaveinEEPROM_Position(0,1,2,3);
 47c:	23 e0       	ldi	r18, 0x03	; 3
 47e:	30 e0       	ldi	r19, 0x00	; 0
 480:	42 e0       	ldi	r20, 0x02	; 2
 482:	50 e0       	ldi	r21, 0x00	; 0
 484:	61 e0       	ldi	r22, 0x01	; 1
 486:	70 e0       	ldi	r23, 0x00	; 0
 488:	80 e0       	ldi	r24, 0x00	; 0
 48a:	90 e0       	ldi	r25, 0x00	; 0
 48c:	0e 94 a3 01 	call	0x346	; 0x346 <SaveinEEPROM_Position>
 490:	9e c0       	rjmp	.+316    	; 0x5ce <__vector_4+0x1ba>
			}
			else if (((PINC&(1<<PINC1))==0) && ((PINC&((1<<PINC0)|(1<<PINC2)|(1<<PINC3)))== 0x0D)){
 492:	31 99       	sbic	0x06, 1	; 6
 494:	12 c0       	rjmp	.+36     	; 0x4ba <__vector_4+0xa6>
 496:	86 b1       	in	r24, 0x06	; 6
 498:	8d 70       	andi	r24, 0x0D	; 13
 49a:	8d 30       	cpi	r24, 0x0D	; 13
 49c:	71 f4       	brne	.+28     	; 0x4ba <__vector_4+0xa6>
				Save_Position =3;
 49e:	83 e0       	ldi	r24, 0x03	; 3
 4a0:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
				//Escribir en la eprom la nueva posici?n 2
				SaveinEEPROM_Position(4,5,6,7);
 4a4:	27 e0       	ldi	r18, 0x07	; 7
 4a6:	30 e0       	ldi	r19, 0x00	; 0
 4a8:	46 e0       	ldi	r20, 0x06	; 6
 4aa:	50 e0       	ldi	r21, 0x00	; 0
 4ac:	65 e0       	ldi	r22, 0x05	; 5
 4ae:	70 e0       	ldi	r23, 0x00	; 0
 4b0:	84 e0       	ldi	r24, 0x04	; 4
 4b2:	90 e0       	ldi	r25, 0x00	; 0
 4b4:	0e 94 a3 01 	call	0x346	; 0x346 <SaveinEEPROM_Position>
 4b8:	8a c0       	rjmp	.+276    	; 0x5ce <__vector_4+0x1ba>
			}
			else if (((PINC&(1<<PINC2))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC3)))== 0x0B)){
 4ba:	32 99       	sbic	0x06, 2	; 6
 4bc:	12 c0       	rjmp	.+36     	; 0x4e2 <__vector_4+0xce>
 4be:	86 b1       	in	r24, 0x06	; 6
 4c0:	8b 70       	andi	r24, 0x0B	; 11
 4c2:	8b 30       	cpi	r24, 0x0B	; 11
 4c4:	71 f4       	brne	.+28     	; 0x4e2 <__vector_4+0xce>
				Save_Position =4;
 4c6:	84 e0       	ldi	r24, 0x04	; 4
 4c8:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
				//Escribir en la eprom la nueva posici?n 3
				SaveinEEPROM_Position(8,9,10,11);
 4cc:	2b e0       	ldi	r18, 0x0B	; 11
 4ce:	30 e0       	ldi	r19, 0x00	; 0
 4d0:	4a e0       	ldi	r20, 0x0A	; 10
 4d2:	50 e0       	ldi	r21, 0x00	; 0
 4d4:	69 e0       	ldi	r22, 0x09	; 9
 4d6:	70 e0       	ldi	r23, 0x00	; 0
 4d8:	88 e0       	ldi	r24, 0x08	; 8
 4da:	90 e0       	ldi	r25, 0x00	; 0
 4dc:	0e 94 a3 01 	call	0x346	; 0x346 <SaveinEEPROM_Position>
 4e0:	76 c0       	rjmp	.+236    	; 0x5ce <__vector_4+0x1ba>
			}
			else if (((PINC&(1<<PINC3))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC2)))== 0x07)){
 4e2:	33 99       	sbic	0x06, 3	; 6
 4e4:	74 c0       	rjmp	.+232    	; 0x5ce <__vector_4+0x1ba>
 4e6:	86 b1       	in	r24, 0x06	; 6
 4e8:	87 70       	andi	r24, 0x07	; 7
 4ea:	87 30       	cpi	r24, 0x07	; 7
 4ec:	09 f0       	breq	.+2      	; 0x4f0 <__vector_4+0xdc>
 4ee:	6f c0       	rjmp	.+222    	; 0x5ce <__vector_4+0x1ba>
				Save_Position =5;
 4f0:	85 e0       	ldi	r24, 0x05	; 5
 4f2:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
				//Escribir en la eprom la nueva posici?n 4
				SaveinEEPROM_Position(12,13,14,15);
 4f6:	2f e0       	ldi	r18, 0x0F	; 15
 4f8:	30 e0       	ldi	r19, 0x00	; 0
 4fa:	4e e0       	ldi	r20, 0x0E	; 14
 4fc:	50 e0       	ldi	r21, 0x00	; 0
 4fe:	6d e0       	ldi	r22, 0x0D	; 13
 500:	70 e0       	ldi	r23, 0x00	; 0
 502:	8c e0       	ldi	r24, 0x0C	; 12
 504:	90 e0       	ldi	r25, 0x00	; 0
 506:	0e 94 a3 01 	call	0x346	; 0x346 <SaveinEEPROM_Position>
 50a:	61 c0       	rjmp	.+194    	; 0x5ce <__vector_4+0x1ba>
			}
		}
		break;
		
		case 1:
		if (Execute_Position==0){
 50c:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 510:	81 11       	cpse	r24, r1
 512:	09 c0       	rjmp	.+18     	; 0x526 <__vector_4+0x112>
			if ((PINC&(0x0F))==0x0F){
 514:	86 b1       	in	r24, 0x06	; 6
 516:	8f 70       	andi	r24, 0x0F	; 15
 518:	8f 30       	cpi	r24, 0x0F	; 15
 51a:	09 f0       	breq	.+2      	; 0x51e <__vector_4+0x10a>
 51c:	58 c0       	rjmp	.+176    	; 0x5ce <__vector_4+0x1ba>
				Execute_Position=1;
 51e:	81 e0       	ldi	r24, 0x01	; 1
 520:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 524:	54 c0       	rjmp	.+168    	; 0x5ce <__vector_4+0x1ba>
				
			}
		}
		else if (Execute_Position==1){
 526:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 52a:	81 30       	cpi	r24, 0x01	; 1
 52c:	09 f0       	breq	.+2      	; 0x530 <__vector_4+0x11c>
 52e:	4f c0       	rjmp	.+158    	; 0x5ce <__vector_4+0x1ba>
			//Parpadeo que confirma que se guardo la posici?n
			if (((PINC&(1<<PINC0))==0) && ((PINC&((1<<PINC1)|(1<<PINC2)|(1<<PINC3)))== 0x0E)){
 530:	30 99       	sbic	0x06, 0	; 6
 532:	12 c0       	rjmp	.+36     	; 0x558 <__vector_4+0x144>
 534:	86 b1       	in	r24, 0x06	; 6
 536:	8e 70       	andi	r24, 0x0E	; 14
 538:	8e 30       	cpi	r24, 0x0E	; 14
 53a:	71 f4       	brne	.+28     	; 0x558 <__vector_4+0x144>
				Execute_Position =2;
 53c:	82 e0       	ldi	r24, 0x02	; 2
 53e:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				//Escribir en la eprom la nueva posici?n 1
				ExcuteEEPROM_Position(0,1,2,3);
 542:	23 e0       	ldi	r18, 0x03	; 3
 544:	30 e0       	ldi	r19, 0x00	; 0
 546:	42 e0       	ldi	r20, 0x02	; 2
 548:	50 e0       	ldi	r21, 0x00	; 0
 54a:	61 e0       	ldi	r22, 0x01	; 1
 54c:	70 e0       	ldi	r23, 0x00	; 0
 54e:	80 e0       	ldi	r24, 0x00	; 0
 550:	90 e0       	ldi	r25, 0x00	; 0
 552:	0e 94 c6 01 	call	0x38c	; 0x38c <ExcuteEEPROM_Position>
 556:	3b c0       	rjmp	.+118    	; 0x5ce <__vector_4+0x1ba>
			}
			else if (((PINC&(1<<PINC1))==0) && ((PINC&((1<<PINC0)|(1<<PINC2)|(1<<PINC3)))== 0x0D)){
 558:	31 99       	sbic	0x06, 1	; 6
 55a:	12 c0       	rjmp	.+36     	; 0x580 <__vector_4+0x16c>
 55c:	86 b1       	in	r24, 0x06	; 6
 55e:	8d 70       	andi	r24, 0x0D	; 13
 560:	8d 30       	cpi	r24, 0x0D	; 13
 562:	71 f4       	brne	.+28     	; 0x580 <__vector_4+0x16c>
				Execute_Position =3;
 564:	83 e0       	ldi	r24, 0x03	; 3
 566:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				//Escribir en la eprom la nueva posici?n 2
				ExcuteEEPROM_Position(4,5,6,7);
 56a:	27 e0       	ldi	r18, 0x07	; 7
 56c:	30 e0       	ldi	r19, 0x00	; 0
 56e:	46 e0       	ldi	r20, 0x06	; 6
 570:	50 e0       	ldi	r21, 0x00	; 0
 572:	65 e0       	ldi	r22, 0x05	; 5
 574:	70 e0       	ldi	r23, 0x00	; 0
 576:	84 e0       	ldi	r24, 0x04	; 4
 578:	90 e0       	ldi	r25, 0x00	; 0
 57a:	0e 94 c6 01 	call	0x38c	; 0x38c <ExcuteEEPROM_Position>
 57e:	27 c0       	rjmp	.+78     	; 0x5ce <__vector_4+0x1ba>
			}
			else if (((PINC&(1<<PINC2))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC3)))== 0x0B)){
 580:	32 99       	sbic	0x06, 2	; 6
 582:	12 c0       	rjmp	.+36     	; 0x5a8 <__vector_4+0x194>
 584:	86 b1       	in	r24, 0x06	; 6
 586:	8b 70       	andi	r24, 0x0B	; 11
 588:	8b 30       	cpi	r24, 0x0B	; 11
 58a:	71 f4       	brne	.+28     	; 0x5a8 <__vector_4+0x194>
				Execute_Position =4;
 58c:	84 e0       	ldi	r24, 0x04	; 4
 58e:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				//Escribir en la eprom la nueva posici?n 3
				ExcuteEEPROM_Position(8,9,10,11);
 592:	2b e0       	ldi	r18, 0x0B	; 11
 594:	30 e0       	ldi	r19, 0x00	; 0
 596:	4a e0       	ldi	r20, 0x0A	; 10
 598:	50 e0       	ldi	r21, 0x00	; 0
 59a:	69 e0       	ldi	r22, 0x09	; 9
 59c:	70 e0       	ldi	r23, 0x00	; 0
 59e:	88 e0       	ldi	r24, 0x08	; 8
 5a0:	90 e0       	ldi	r25, 0x00	; 0
 5a2:	0e 94 c6 01 	call	0x38c	; 0x38c <ExcuteEEPROM_Position>
 5a6:	13 c0       	rjmp	.+38     	; 0x5ce <__vector_4+0x1ba>
			}
			else if (((PINC&(1<<PINC3))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC2)))== 0x07)){
 5a8:	33 99       	sbic	0x06, 3	; 6
 5aa:	11 c0       	rjmp	.+34     	; 0x5ce <__vector_4+0x1ba>
 5ac:	86 b1       	in	r24, 0x06	; 6
 5ae:	87 70       	andi	r24, 0x07	; 7
 5b0:	87 30       	cpi	r24, 0x07	; 7
 5b2:	69 f4       	brne	.+26     	; 0x5ce <__vector_4+0x1ba>
				Execute_Position =5;
 5b4:	85 e0       	ldi	r24, 0x05	; 5
 5b6:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				//Escribir en la eprom la nueva posici?n 4
				ExcuteEEPROM_Position(12,13,14,15);
 5ba:	2f e0       	ldi	r18, 0x0F	; 15
 5bc:	30 e0       	ldi	r19, 0x00	; 0
 5be:	4e e0       	ldi	r20, 0x0E	; 14
 5c0:	50 e0       	ldi	r21, 0x00	; 0
 5c2:	6d e0       	ldi	r22, 0x0D	; 13
 5c4:	70 e0       	ldi	r23, 0x00	; 0
 5c6:	8c e0       	ldi	r24, 0x0C	; 12
 5c8:	90 e0       	ldi	r25, 0x00	; 0
 5ca:	0e 94 c6 01 	call	0x38c	; 0x38c <ExcuteEEPROM_Position>
		
		default:
		break;
	}
	
}
 5ce:	ff 91       	pop	r31
 5d0:	ef 91       	pop	r30
 5d2:	bf 91       	pop	r27
 5d4:	af 91       	pop	r26
 5d6:	9f 91       	pop	r25
 5d8:	8f 91       	pop	r24
 5da:	7f 91       	pop	r23
 5dc:	6f 91       	pop	r22
 5de:	5f 91       	pop	r21
 5e0:	4f 91       	pop	r20
 5e2:	3f 91       	pop	r19
 5e4:	2f 91       	pop	r18
 5e6:	0f 90       	pop	r0
 5e8:	0f be       	out	0x3f, r0	; 63
 5ea:	0f 90       	pop	r0
 5ec:	1f 90       	pop	r1
 5ee:	18 95       	reti

000005f0 <__vector_18>:


ISR(USART_RX_vect){
 5f0:	1f 92       	push	r1
 5f2:	0f 92       	push	r0
 5f4:	0f b6       	in	r0, 0x3f	; 63
 5f6:	0f 92       	push	r0
 5f8:	11 24       	eor	r1, r1
 5fa:	8f 93       	push	r24
 5fc:	9f 93       	push	r25
	if (modo==1){
 5fe:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <modo>
 602:	81 30       	cpi	r24, 0x01	; 1
 604:	b1 f4       	brne	.+44     	; 0x632 <__vector_18+0x42>
		switch(canal_UART){
 606:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <canal_UART>
 60a:	88 23       	and	r24, r24
 60c:	19 f0       	breq	.+6      	; 0x614 <__vector_18+0x24>
 60e:	81 30       	cpi	r24, 0x01	; 1
 610:	49 f0       	breq	.+18     	; 0x624 <__vector_18+0x34>
 612:	0f c0       	rjmp	.+30     	; 0x632 <__vector_18+0x42>
			case 0:
			OCR1A = DUT_UART;            // Actualizamos el duty cycle
 614:	80 91 07 01 	lds	r24, 0x0107	; 0x800107 <DUT_UART>
 618:	90 e0       	ldi	r25, 0x00	; 0
 61a:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 61e:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			break;
 622:	07 c0       	rjmp	.+14     	; 0x632 <__vector_18+0x42>
			case 1:
			OCR1B = DUT_UART;			// Actualizamos el duty cycle
 624:	80 91 07 01 	lds	r24, 0x0107	; 0x800107 <DUT_UART>
 628:	90 e0       	ldi	r25, 0x00	; 0
 62a:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 62e:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
			break;
			default:
			break;
		}
	}
}
 632:	9f 91       	pop	r25
 634:	8f 91       	pop	r24
 636:	0f 90       	pop	r0
 638:	0f be       	out	0x3f, r0	; 63
 63a:	0f 90       	pop	r0
 63c:	1f 90       	pop	r1
 63e:	18 95       	reti

00000640 <__vector_21>:


ISR(ADC_vect){
 640:	1f 92       	push	r1
 642:	0f 92       	push	r0
 644:	0f b6       	in	r0, 0x3f	; 63
 646:	0f 92       	push	r0
 648:	11 24       	eor	r1, r1
 64a:	0f 93       	push	r16
 64c:	2f 93       	push	r18
 64e:	3f 93       	push	r19
 650:	4f 93       	push	r20
 652:	5f 93       	push	r21
 654:	6f 93       	push	r22
 656:	7f 93       	push	r23
 658:	8f 93       	push	r24
 65a:	9f 93       	push	r25
 65c:	af 93       	push	r26
 65e:	bf 93       	push	r27
 660:	ef 93       	push	r30
 662:	ff 93       	push	r31
	if (modo==0){
 664:	80 91 11 01 	lds	r24, 0x0111	; 0x800111 <modo>
 668:	81 11       	cpse	r24, r1
 66a:	67 c0       	rjmp	.+206    	; 0x73a <__vector_21+0xfa>
		//Actualizamos el valor del Dutty cycle
		valorADC = ADCH;        // Leemos solo ADCH por justificaci?n izquierda
 66c:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 670:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <valorADC>
		DTC1 = DutyCycle1(valorADC);	//rotor
 674:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <valorADC>
 678:	0e 94 b7 03 	call	0x76e	; 0x76e <DutyCycle1>
 67c:	90 93 0f 01 	sts	0x010F, r25	; 0x80010f <DTC1+0x1>
 680:	80 93 0e 01 	sts	0x010E, r24	; 0x80010e <DTC1>
		DTC2= DutyCycle2(valorADC);		//codo
 684:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <valorADC>
 688:	0e 94 be 03 	call	0x77c	; 0x77c <DutyCycle2>
 68c:	90 93 0d 01 	sts	0x010D, r25	; 0x80010d <DTC2+0x1>
 690:	80 93 0c 01 	sts	0x010C, r24	; 0x80010c <DTC2>
		DTC3= DutyCycle3(valorADC);		//mu?eca
 694:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <valorADC>
 698:	0e 94 c0 04 	call	0x980	; 0x980 <DutyCycle3>
 69c:	90 e0       	ldi	r25, 0x00	; 0
 69e:	90 93 0b 01 	sts	0x010B, r25	; 0x80010b <DTC3+0x1>
 6a2:	80 93 0a 01 	sts	0x010A, r24	; 0x80010a <DTC3>
		DTC4= DutyCycle4(valorADC);		//Garra
 6a6:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <valorADC>
 6aa:	0e 94 cf 04 	call	0x99e	; 0x99e <DutyCycle4>
 6ae:	90 e0       	ldi	r25, 0x00	; 0
 6b0:	90 93 09 01 	sts	0x0109, r25	; 0x800109 <DTC4+0x1>
 6b4:	80 93 08 01 	sts	0x0108, r24	; 0x800108 <DTC4>
		
		
		
		
		//Actualizamos el DutyCycle dependiendo de que canal se haya leido
		switch(canal_ADC){
 6b8:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <canal_ADC>
 6bc:	85 30       	cpi	r24, 0x05	; 5
 6be:	b1 f0       	breq	.+44     	; 0x6ec <__vector_21+0xac>
 6c0:	18 f4       	brcc	.+6      	; 0x6c8 <__vector_21+0x88>
 6c2:	84 30       	cpi	r24, 0x04	; 4
 6c4:	31 f0       	breq	.+12     	; 0x6d2 <__vector_21+0x92>
 6c6:	2c c0       	rjmp	.+88     	; 0x720 <__vector_21+0xe0>
 6c8:	86 30       	cpi	r24, 0x06	; 6
 6ca:	e9 f0       	breq	.+58     	; 0x706 <__vector_21+0xc6>
 6cc:	87 30       	cpi	r24, 0x07	; 7
 6ce:	11 f1       	breq	.+68     	; 0x714 <__vector_21+0xd4>
 6d0:	27 c0       	rjmp	.+78     	; 0x720 <__vector_21+0xe0>
			case 4:
			OCR1A = DTC1;			// Actualizamos el duty cycle del rotor
 6d2:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <DTC1>
 6d6:	90 91 0f 01 	lds	r25, 0x010F	; 0x80010f <DTC1+0x1>
 6da:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 6de:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			valorADC1= valorADC;	//Este valor sirve para guardarlo en la EEPROM
 6e2:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <valorADC>
 6e6:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <valorADC1>
			break;
 6ea:	1a c0       	rjmp	.+52     	; 0x720 <__vector_21+0xe0>
			
			case 5:
			OCR1B = DTC2;			// Actualizamos el duty cycle //codo
 6ec:	80 91 0c 01 	lds	r24, 0x010C	; 0x80010c <DTC2>
 6f0:	90 91 0d 01 	lds	r25, 0x010D	; 0x80010d <DTC2+0x1>
 6f4:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 6f8:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
			valorADC2= valorADC;	//Este valor sirve para guardarlo en la EEPROM
 6fc:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <valorADC>
 700:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <__data_end>
			break;
 704:	0d c0       	rjmp	.+26     	; 0x720 <__vector_21+0xe0>
				
			case 6:
			OCR2A = DTC3;			// Actualizamos el duty cycle de muñeca
 706:	80 91 0a 01 	lds	r24, 0x010A	; 0x80010a <DTC3>
 70a:	90 91 0b 01 	lds	r25, 0x010B	; 0x80010b <DTC3+0x1>
 70e:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
			break;
 712:	06 c0       	rjmp	.+12     	; 0x720 <__vector_21+0xe0>
			
			case 7:
			OCR2B = DTC4;			// Actualizamos el duty cycle de garra
 714:	80 91 08 01 	lds	r24, 0x0108	; 0x800108 <DTC4>
 718:	90 91 09 01 	lds	r25, 0x0109	; 0x800109 <DTC4+0x1>
 71c:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
			break;
		}
		

		//Multiplexeo de canales de ADC para la proxuma lectura.
		if (canal_ADC>=7){
 720:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <canal_ADC>
 724:	87 30       	cpi	r24, 0x07	; 7
 726:	20 f0       	brcs	.+8      	; 0x730 <__vector_21+0xf0>
			canal_ADC=4;
 728:	84 e0       	ldi	r24, 0x04	; 4
 72a:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <canal_ADC>
 72e:	05 c0       	rjmp	.+10     	; 0x73a <__vector_21+0xfa>
		}
		else {
			canal_ADC++;	//pasamos al siguiente canal
 730:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <canal_ADC>
 734:	8f 5f       	subi	r24, 0xFF	; 255
 736:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <canal_ADC>
		}
	}
	
	ADC_init(ON, Vref_5V,canal_ADC,ON,prescaler_ADC);
 73a:	40 91 02 01 	lds	r20, 0x0102	; 0x800102 <canal_ADC>
 73e:	00 e8       	ldi	r16, 0x80	; 128
 740:	21 e0       	ldi	r18, 0x01	; 1
 742:	65 e0       	ldi	r22, 0x05	; 5
 744:	81 e0       	ldi	r24, 0x01	; 1
 746:	0e 94 6a 00 	call	0xd4	; 0xd4 <ADC_init>
}
 74a:	ff 91       	pop	r31
 74c:	ef 91       	pop	r30
 74e:	bf 91       	pop	r27
 750:	af 91       	pop	r26
 752:	9f 91       	pop	r25
 754:	8f 91       	pop	r24
 756:	7f 91       	pop	r23
 758:	6f 91       	pop	r22
 75a:	5f 91       	pop	r21
 75c:	4f 91       	pop	r20
 75e:	3f 91       	pop	r19
 760:	2f 91       	pop	r18
 762:	0f 91       	pop	r16
 764:	0f 90       	pop	r0
 766:	0f be       	out	0x3f, r0	; 63
 768:	0f 90       	pop	r0
 76a:	1f 90       	pop	r1
 76c:	18 95       	reti

0000076e <DutyCycle1>:
#include <avr/interrupt.h>
#include <util/delay.h>
#include <stdint.h>

uint16_t DutyCycle1(uint8_t lec_ADC){ //Rotor
	return (1010UL + lec_ADC * (3970UL/255));  //Mapeo para el dutycycle del PWM
 76e:	2f e0       	ldi	r18, 0x0F	; 15
 770:	82 9f       	mul	r24, r18
 772:	c0 01       	movw	r24, r0
 774:	11 24       	eor	r1, r1
	//Para la posici?n 0? --> OCR1x = 1000
	//Para la posici?n 180? --> OCR1x = 5000
	//Diferencia/rango permitido 4000
	//Se realiza una raz?n entre la lectura y el valor maximo de la lectrua y se multiplica con el rango permitido
}
 776:	8e 50       	subi	r24, 0x0E	; 14
 778:	9c 4f       	sbci	r25, 0xFC	; 252
 77a:	08 95       	ret

0000077c <DutyCycle2>:

uint16_t DutyCycle2(uint8_t lec_ADC){	//codo
	return (1360UL + lec_ADC * (1400UL/255));  //Mapeo para el dutycycle del PWM
 77c:	90 e0       	ldi	r25, 0x00	; 0
 77e:	9c 01       	movw	r18, r24
 780:	22 0f       	add	r18, r18
 782:	33 1f       	adc	r19, r19
 784:	22 0f       	add	r18, r18
 786:	33 1f       	adc	r19, r19
 788:	82 0f       	add	r24, r18
 78a:	93 1f       	adc	r25, r19
	//Para la posici?n 0? --> OCR1x = 1000
	//Para la posici?n 180? --> OCR1x = 5000
	//Diferencia/rango permitido 4000
	//Se realiza una raz?n entre la lectura y el valor maximo de la lectrua y se multiplica con el rango permitido
}
 78c:	80 5b       	subi	r24, 0xB0	; 176
 78e:	9a 4f       	sbci	r25, 0xFA	; 250
 790:	08 95       	ret

00000792 <initPWM1>:

	void initPWM1(uint8_t compare, uint8_t inv, uint8_t mode, uint16_t prescaler, uint16_t periodo) {
 792:	0f 93       	push	r16
 794:	1f 93       	push	r17
		TCCR1A = 0;
 796:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
		TCCR1B = 0;
 79a:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	
		//OCR1B
		if (compare==0){
 79e:	81 11       	cpse	r24, r1
 7a0:	0e c0       	rjmp	.+28     	; 0x7be <initPWM1+0x2c>
			if (inv==0) {
 7a2:	61 11       	cpse	r22, r1
 7a4:	06 c0       	rjmp	.+12     	; 0x7b2 <initPWM1+0x20>
				TCCR1A |= (1<<COM1B1);	//No invertido
 7a6:	a0 e8       	ldi	r26, 0x80	; 128
 7a8:	b0 e0       	ldi	r27, 0x00	; 0
 7aa:	8c 91       	ld	r24, X
 7ac:	80 62       	ori	r24, 0x20	; 32
 7ae:	8c 93       	st	X, r24
 7b0:	25 c0       	rjmp	.+74     	; 0x7fc <initPWM1+0x6a>
			}
			else {
				TCCR1A |= (1<<COM1B1) | (1<<COM1B0); 
 7b2:	a0 e8       	ldi	r26, 0x80	; 128
 7b4:	b0 e0       	ldi	r27, 0x00	; 0
 7b6:	8c 91       	ld	r24, X
 7b8:	80 63       	ori	r24, 0x30	; 48
 7ba:	8c 93       	st	X, r24
 7bc:	1f c0       	rjmp	.+62     	; 0x7fc <initPWM1+0x6a>
			}
		}
		//OCR1A
		else if (compare==1) {
 7be:	81 30       	cpi	r24, 0x01	; 1
 7c0:	71 f4       	brne	.+28     	; 0x7de <initPWM1+0x4c>
			if (inv==0) {
 7c2:	61 11       	cpse	r22, r1
 7c4:	06 c0       	rjmp	.+12     	; 0x7d2 <initPWM1+0x40>
				TCCR1A |= (1<<COM1A1); //No invertido
 7c6:	a0 e8       	ldi	r26, 0x80	; 128
 7c8:	b0 e0       	ldi	r27, 0x00	; 0
 7ca:	8c 91       	ld	r24, X
 7cc:	80 68       	ori	r24, 0x80	; 128
 7ce:	8c 93       	st	X, r24
 7d0:	15 c0       	rjmp	.+42     	; 0x7fc <initPWM1+0x6a>
			}
			else {
				TCCR1A |= (1<<COM1A1) | (1<<COM1A0);
 7d2:	a0 e8       	ldi	r26, 0x80	; 128
 7d4:	b0 e0       	ldi	r27, 0x00	; 0
 7d6:	8c 91       	ld	r24, X
 7d8:	80 6c       	ori	r24, 0xC0	; 192
 7da:	8c 93       	st	X, r24
 7dc:	0f c0       	rjmp	.+30     	; 0x7fc <initPWM1+0x6a>
			}
		}
		//Esta es util para inicializar el timer1 con las dos se?ales PWM 
		else if (compare==2){
 7de:	82 30       	cpi	r24, 0x02	; 2
 7e0:	69 f4       	brne	.+26     	; 0x7fc <initPWM1+0x6a>
			if (inv==0) {
 7e2:	61 11       	cpse	r22, r1
 7e4:	06 c0       	rjmp	.+12     	; 0x7f2 <initPWM1+0x60>
				TCCR1A |= (1<<COM1A1)|(1<<COM1B1); //No invertido
 7e6:	a0 e8       	ldi	r26, 0x80	; 128
 7e8:	b0 e0       	ldi	r27, 0x00	; 0
 7ea:	8c 91       	ld	r24, X
 7ec:	80 6a       	ori	r24, 0xA0	; 160
 7ee:	8c 93       	st	X, r24
 7f0:	05 c0       	rjmp	.+10     	; 0x7fc <initPWM1+0x6a>
			}
			else {
				TCCR1A |= (1<<COM1A1) | (1<<COM1A0)|(1<<COM1B1) | (1<<COM1B0);
 7f2:	a0 e8       	ldi	r26, 0x80	; 128
 7f4:	b0 e0       	ldi	r27, 0x00	; 0
 7f6:	8c 91       	ld	r24, X
 7f8:	80 6f       	ori	r24, 0xF0	; 240
 7fa:	8c 93       	st	X, r24
			}
		}
	
		switch (mode)
 7fc:	50 e0       	ldi	r21, 0x00	; 0
 7fe:	fa 01       	movw	r30, r20
 800:	31 97       	sbiw	r30, 0x01	; 1
 802:	ef 30       	cpi	r30, 0x0F	; 15
 804:	f1 05       	cpc	r31, r1
 806:	08 f0       	brcs	.+2      	; 0x80a <__DATA_REGION_LENGTH__+0xa>
 808:	74 c0       	rjmp	.+232    	; 0x8f2 <__DATA_REGION_LENGTH__+0xf2>
 80a:	e4 5c       	subi	r30, 0xC4	; 196
 80c:	ff 4f       	sbci	r31, 0xFF	; 255
 80e:	0c 94 f7 05 	jmp	0xbee	; 0xbee <__tablejump2__>
		{
			case 1:	 //PWM Phase correct 8 bits
			TCCR1A |= (1<<WGM10);						
 812:	e0 e8       	ldi	r30, 0x80	; 128
 814:	f0 e0       	ldi	r31, 0x00	; 0
 816:	80 81       	ld	r24, Z
 818:	81 60       	ori	r24, 0x01	; 1
 81a:	80 83       	st	Z, r24
			break;
 81c:	74 c0       	rjmp	.+232    	; 0x906 <__stack+0x7>
		
			case 2:	//PWM Phase correct 9 bits		
			TCCR1A |= (1<<WGM11);
 81e:	e0 e8       	ldi	r30, 0x80	; 128
 820:	f0 e0       	ldi	r31, 0x00	; 0
 822:	80 81       	ld	r24, Z
 824:	82 60       	ori	r24, 0x02	; 2
 826:	80 83       	st	Z, r24
			break;
 828:	6e c0       	rjmp	.+220    	; 0x906 <__stack+0x7>
		
			case 3:	//PWM Phase correct 10 bits
			TCCR1A |= (1<<WGM11) | (1<<WGM10);     
 82a:	e0 e8       	ldi	r30, 0x80	; 128
 82c:	f0 e0       	ldi	r31, 0x00	; 0
 82e:	80 81       	ld	r24, Z
 830:	83 60       	ori	r24, 0x03	; 3
 832:	80 83       	st	Z, r24
			break;
 834:	68 c0       	rjmp	.+208    	; 0x906 <__stack+0x7>
		
			case 5:	//PWM Fast 8 bits
			TCCR1A |=  (1<<WGM10);
 836:	e0 e8       	ldi	r30, 0x80	; 128
 838:	f0 e0       	ldi	r31, 0x00	; 0
 83a:	80 81       	ld	r24, Z
 83c:	81 60       	ori	r24, 0x01	; 1
 83e:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12);
 840:	e1 e8       	ldi	r30, 0x81	; 129
 842:	f0 e0       	ldi	r31, 0x00	; 0
 844:	80 81       	ld	r24, Z
 846:	88 60       	ori	r24, 0x08	; 8
 848:	80 83       	st	Z, r24
			break;
 84a:	5d c0       	rjmp	.+186    	; 0x906 <__stack+0x7>
		
			case 6: //PWM Fast 9 bits
			TCCR1A |= (1<<WGM11);
 84c:	e0 e8       	ldi	r30, 0x80	; 128
 84e:	f0 e0       	ldi	r31, 0x00	; 0
 850:	80 81       	ld	r24, Z
 852:	82 60       	ori	r24, 0x02	; 2
 854:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12);
 856:	e1 e8       	ldi	r30, 0x81	; 129
 858:	f0 e0       	ldi	r31, 0x00	; 0
 85a:	80 81       	ld	r24, Z
 85c:	88 60       	ori	r24, 0x08	; 8
 85e:	80 83       	st	Z, r24
			break;
 860:	52 c0       	rjmp	.+164    	; 0x906 <__stack+0x7>
		
			case 7: //PWM Fast 10 bits
			TCCR1A |= (1<<WGM11) | (1<<WGM10);
 862:	e0 e8       	ldi	r30, 0x80	; 128
 864:	f0 e0       	ldi	r31, 0x00	; 0
 866:	80 81       	ld	r24, Z
 868:	83 60       	ori	r24, 0x03	; 3
 86a:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12);
 86c:	e1 e8       	ldi	r30, 0x81	; 129
 86e:	f0 e0       	ldi	r31, 0x00	; 0
 870:	80 81       	ld	r24, Z
 872:	88 60       	ori	r24, 0x08	; 8
 874:	80 83       	st	Z, r24
			break;
 876:	47 c0       	rjmp	.+142    	; 0x906 <__stack+0x7>
		
			case 8: //PWM Phase and frecuency correct TOP=ICR1 
			TCCR1B |= (1<<WGM13);
 878:	e1 e8       	ldi	r30, 0x81	; 129
 87a:	f0 e0       	ldi	r31, 0x00	; 0
 87c:	80 81       	ld	r24, Z
 87e:	80 61       	ori	r24, 0x10	; 16
 880:	80 83       	st	Z, r24
			break;
 882:	41 c0       	rjmp	.+130    	; 0x906 <__stack+0x7>
		
			case 9:	//PWM Phase and frecuency correct TOP=OCR1A 
			TCCR1B |= (1<<WGM13);
 884:	e1 e8       	ldi	r30, 0x81	; 129
 886:	f0 e0       	ldi	r31, 0x00	; 0
 888:	80 81       	ld	r24, Z
 88a:	80 61       	ori	r24, 0x10	; 16
 88c:	80 83       	st	Z, r24
			TCCR1A |= (1<<WGM10);
 88e:	e0 e8       	ldi	r30, 0x80	; 128
 890:	f0 e0       	ldi	r31, 0x00	; 0
 892:	80 81       	ld	r24, Z
 894:	81 60       	ori	r24, 0x01	; 1
 896:	80 83       	st	Z, r24
			break;
 898:	36 c0       	rjmp	.+108    	; 0x906 <__stack+0x7>
		
			case 10: //PWM Phase correct TOP=ICR1 
			TCCR1B |= (1<<WGM13);
 89a:	e1 e8       	ldi	r30, 0x81	; 129
 89c:	f0 e0       	ldi	r31, 0x00	; 0
 89e:	80 81       	ld	r24, Z
 8a0:	80 61       	ori	r24, 0x10	; 16
 8a2:	80 83       	st	Z, r24
			TCCR1A |= (1<<WGM11);
 8a4:	e0 e8       	ldi	r30, 0x80	; 128
 8a6:	f0 e0       	ldi	r31, 0x00	; 0
 8a8:	80 81       	ld	r24, Z
 8aa:	82 60       	ori	r24, 0x02	; 2
 8ac:	80 83       	st	Z, r24
			break;
 8ae:	2b c0       	rjmp	.+86     	; 0x906 <__stack+0x7>
		
			case 11: //PWM Phase correct TOP=OCR1A 
			TCCR1A |= (1<<WGM11) | (1<<WGM10);
 8b0:	e0 e8       	ldi	r30, 0x80	; 128
 8b2:	f0 e0       	ldi	r31, 0x00	; 0
 8b4:	80 81       	ld	r24, Z
 8b6:	83 60       	ori	r24, 0x03	; 3
 8b8:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM13);
 8ba:	e1 e8       	ldi	r30, 0x81	; 129
 8bc:	f0 e0       	ldi	r31, 0x00	; 0
 8be:	80 81       	ld	r24, Z
 8c0:	80 61       	ori	r24, 0x10	; 16
 8c2:	80 83       	st	Z, r24
			break;
 8c4:	20 c0       	rjmp	.+64     	; 0x906 <__stack+0x7>
		
			case 14: //PWM Fast TOP=ICR1
			TCCR1A |= (1<<WGM11);
 8c6:	e0 e8       	ldi	r30, 0x80	; 128
 8c8:	f0 e0       	ldi	r31, 0x00	; 0
 8ca:	80 81       	ld	r24, Z
 8cc:	82 60       	ori	r24, 0x02	; 2
 8ce:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12) | (1<<WGM13);
 8d0:	e1 e8       	ldi	r30, 0x81	; 129
 8d2:	f0 e0       	ldi	r31, 0x00	; 0
 8d4:	80 81       	ld	r24, Z
 8d6:	88 61       	ori	r24, 0x18	; 24
 8d8:	80 83       	st	Z, r24
			break;
 8da:	15 c0       	rjmp	.+42     	; 0x906 <__stack+0x7>
		
			case 15: //PWM Fast TOP=OCR1A 
			TCCR1A |= (1<<WGM11) | (1<<WGM10);
 8dc:	e0 e8       	ldi	r30, 0x80	; 128
 8de:	f0 e0       	ldi	r31, 0x00	; 0
 8e0:	80 81       	ld	r24, Z
 8e2:	83 60       	ori	r24, 0x03	; 3
 8e4:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12) | (1<<WGM13);
 8e6:	e1 e8       	ldi	r30, 0x81	; 129
 8e8:	f0 e0       	ldi	r31, 0x00	; 0
 8ea:	80 81       	ld	r24, Z
 8ec:	88 61       	ori	r24, 0x18	; 24
 8ee:	80 83       	st	Z, r24
			break;
 8f0:	0a c0       	rjmp	.+20     	; 0x906 <__stack+0x7>
		
			default:	
			TCCR1A |= (1<<WGM11);
 8f2:	e0 e8       	ldi	r30, 0x80	; 128
 8f4:	f0 e0       	ldi	r31, 0x00	; 0
 8f6:	80 81       	ld	r24, Z
 8f8:	82 60       	ori	r24, 0x02	; 2
 8fa:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12) | (1<<WGM13);
 8fc:	e1 e8       	ldi	r30, 0x81	; 129
 8fe:	f0 e0       	ldi	r31, 0x00	; 0
 900:	80 81       	ld	r24, Z
 902:	88 61       	ori	r24, 0x18	; 24
 904:	80 83       	st	Z, r24
			break;
		}
	
		switch (prescaler){
 906:	20 34       	cpi	r18, 0x40	; 64
 908:	31 05       	cpc	r19, r1
 90a:	e1 f0       	breq	.+56     	; 0x944 <__stack+0x45>
 90c:	38 f4       	brcc	.+14     	; 0x91c <__stack+0x1d>
 90e:	21 30       	cpi	r18, 0x01	; 1
 910:	31 05       	cpc	r19, r1
 912:	61 f0       	breq	.+24     	; 0x92c <__stack+0x2d>
 914:	28 30       	cpi	r18, 0x08	; 8
 916:	31 05       	cpc	r19, r1
 918:	79 f0       	breq	.+30     	; 0x938 <__stack+0x39>
 91a:	26 c0       	rjmp	.+76     	; 0x968 <__stack+0x69>
 91c:	21 15       	cp	r18, r1
 91e:	81 e0       	ldi	r24, 0x01	; 1
 920:	38 07       	cpc	r19, r24
 922:	b1 f0       	breq	.+44     	; 0x950 <__stack+0x51>
 924:	21 15       	cp	r18, r1
 926:	34 40       	sbci	r19, 0x04	; 4
 928:	c9 f0       	breq	.+50     	; 0x95c <__stack+0x5d>
 92a:	1e c0       	rjmp	.+60     	; 0x968 <__stack+0x69>
			case 1:
			TCCR1B |= (1<<CS10);
 92c:	e1 e8       	ldi	r30, 0x81	; 129
 92e:	f0 e0       	ldi	r31, 0x00	; 0
 930:	80 81       	ld	r24, Z
 932:	81 60       	ori	r24, 0x01	; 1
 934:	80 83       	st	Z, r24
			break;
 936:	1d c0       	rjmp	.+58     	; 0x972 <__stack+0x73>
			case 8:
			TCCR1B |= (1<<CS11);
 938:	e1 e8       	ldi	r30, 0x81	; 129
 93a:	f0 e0       	ldi	r31, 0x00	; 0
 93c:	80 81       	ld	r24, Z
 93e:	82 60       	ori	r24, 0x02	; 2
 940:	80 83       	st	Z, r24
			break;
 942:	17 c0       	rjmp	.+46     	; 0x972 <__stack+0x73>
			case 64:
			TCCR1B |= (1<<CS10)|(1<<CS11);
 944:	e1 e8       	ldi	r30, 0x81	; 129
 946:	f0 e0       	ldi	r31, 0x00	; 0
 948:	80 81       	ld	r24, Z
 94a:	83 60       	ori	r24, 0x03	; 3
 94c:	80 83       	st	Z, r24
			break;
 94e:	11 c0       	rjmp	.+34     	; 0x972 <__stack+0x73>
			case 256:
			TCCR1B |= (1<<CS12);
 950:	e1 e8       	ldi	r30, 0x81	; 129
 952:	f0 e0       	ldi	r31, 0x00	; 0
 954:	80 81       	ld	r24, Z
 956:	84 60       	ori	r24, 0x04	; 4
 958:	80 83       	st	Z, r24
			break;
 95a:	0b c0       	rjmp	.+22     	; 0x972 <__stack+0x73>
			case 1024:
			TCCR1B |= (1<<CS10)|(1<<CS12);
 95c:	e1 e8       	ldi	r30, 0x81	; 129
 95e:	f0 e0       	ldi	r31, 0x00	; 0
 960:	80 81       	ld	r24, Z
 962:	85 60       	ori	r24, 0x05	; 5
 964:	80 83       	st	Z, r24
			break;
 966:	05 c0       	rjmp	.+10     	; 0x972 <__stack+0x73>
			default:
			TCCR1B &= ~((1<<CS10)|(1<<CS12)|(1<<CS11));
 968:	e1 e8       	ldi	r30, 0x81	; 129
 96a:	f0 e0       	ldi	r31, 0x00	; 0
 96c:	80 81       	ld	r24, Z
 96e:	88 7f       	andi	r24, 0xF8	; 248
 970:	80 83       	st	Z, r24
			break;
			}	
	
		ICR1 = periodo;   // TOP value para 50Hz
 972:	10 93 87 00 	sts	0x0087, r17	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 976:	00 93 86 00 	sts	0x0086, r16	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 97a:	1f 91       	pop	r17
 97c:	0f 91       	pop	r16
 97e:	08 95       	ret

00000980 <DutyCycle3>:
#include <avr/interrupt.h>
#include <util/delay.h>
#include <stdint.h>

	uint8_t DutyCycle3( uint8_t valor_ADC){ //muñeca
		return (5UL+(valor_ADC*50UL)/255);
 980:	28 2f       	mov	r18, r24
 982:	30 e0       	ldi	r19, 0x00	; 0
 984:	a2 e3       	ldi	r26, 0x32	; 50
 986:	b0 e0       	ldi	r27, 0x00	; 0
 988:	0e 94 fd 05 	call	0xbfa	; 0xbfa <__umulhisi3>
 98c:	2f ef       	ldi	r18, 0xFF	; 255
 98e:	30 e0       	ldi	r19, 0x00	; 0
 990:	40 e0       	ldi	r20, 0x00	; 0
 992:	50 e0       	ldi	r21, 0x00	; 0
 994:	0e 94 d5 05 	call	0xbaa	; 0xbaa <__udivmodsi4>
	}
 998:	85 e0       	ldi	r24, 0x05	; 5
 99a:	82 0f       	add	r24, r18
 99c:	08 95       	ret

0000099e <DutyCycle4>:

	uint8_t DutyCycle4( uint8_t valor_ADC){
		return (6UL+(valor_ADC*8UL)/255);
 99e:	90 e0       	ldi	r25, 0x00	; 0
 9a0:	a0 e0       	ldi	r26, 0x00	; 0
 9a2:	b0 e0       	ldi	r27, 0x00	; 0
 9a4:	88 0f       	add	r24, r24
 9a6:	99 1f       	adc	r25, r25
 9a8:	aa 1f       	adc	r26, r26
 9aa:	bb 1f       	adc	r27, r27
 9ac:	88 0f       	add	r24, r24
 9ae:	99 1f       	adc	r25, r25
 9b0:	aa 1f       	adc	r26, r26
 9b2:	bb 1f       	adc	r27, r27
 9b4:	bc 01       	movw	r22, r24
 9b6:	cd 01       	movw	r24, r26
 9b8:	66 0f       	add	r22, r22
 9ba:	77 1f       	adc	r23, r23
 9bc:	88 1f       	adc	r24, r24
 9be:	99 1f       	adc	r25, r25
 9c0:	2f ef       	ldi	r18, 0xFF	; 255
 9c2:	30 e0       	ldi	r19, 0x00	; 0
 9c4:	40 e0       	ldi	r20, 0x00	; 0
 9c6:	50 e0       	ldi	r21, 0x00	; 0
 9c8:	0e 94 d5 05 	call	0xbaa	; 0xbaa <__udivmodsi4>
		/*Servo de la garra
		
		*/
	}
 9cc:	86 e0       	ldi	r24, 0x06	; 6
 9ce:	82 0f       	add	r24, r18
 9d0:	08 95       	ret

000009d2 <initPWM2>:

	void initPWM2(uint8_t compare, uint8_t inv, uint8_t mode, uint16_t prescaler) {
		TCCR2A = 0;
 9d2:	10 92 b0 00 	sts	0x00B0, r1	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7f80b0>
		TCCR2B = 0;
 9d6:	10 92 b1 00 	sts	0x00B1, r1	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7f80b1>
		
		//OCR2B
		if (compare==0){
 9da:	81 11       	cpse	r24, r1
 9dc:	0e c0       	rjmp	.+28     	; 0x9fa <initPWM2+0x28>
			if (inv==0) {
 9de:	61 11       	cpse	r22, r1
 9e0:	06 c0       	rjmp	.+12     	; 0x9ee <initPWM2+0x1c>
				TCCR2A |= (1<<COM2B1);	//No invertido
 9e2:	e0 eb       	ldi	r30, 0xB0	; 176
 9e4:	f0 e0       	ldi	r31, 0x00	; 0
 9e6:	80 81       	ld	r24, Z
 9e8:	80 62       	ori	r24, 0x20	; 32
 9ea:	80 83       	st	Z, r24
 9ec:	25 c0       	rjmp	.+74     	; 0xa38 <initPWM2+0x66>
			}
			else {
				TCCR2A |= (1<<COM2B1) | (1<<COM2B0);
 9ee:	e0 eb       	ldi	r30, 0xB0	; 176
 9f0:	f0 e0       	ldi	r31, 0x00	; 0
 9f2:	80 81       	ld	r24, Z
 9f4:	80 63       	ori	r24, 0x30	; 48
 9f6:	80 83       	st	Z, r24
 9f8:	1f c0       	rjmp	.+62     	; 0xa38 <initPWM2+0x66>
			}
		}
		//OCR2A
		else if (compare==1) {
 9fa:	81 30       	cpi	r24, 0x01	; 1
 9fc:	71 f4       	brne	.+28     	; 0xa1a <initPWM2+0x48>
			if (inv==0) {
 9fe:	61 11       	cpse	r22, r1
 a00:	06 c0       	rjmp	.+12     	; 0xa0e <initPWM2+0x3c>
				TCCR2A |= (1<<COM2A1); //No invertido
 a02:	e0 eb       	ldi	r30, 0xB0	; 176
 a04:	f0 e0       	ldi	r31, 0x00	; 0
 a06:	80 81       	ld	r24, Z
 a08:	80 68       	ori	r24, 0x80	; 128
 a0a:	80 83       	st	Z, r24
 a0c:	15 c0       	rjmp	.+42     	; 0xa38 <initPWM2+0x66>
			}
			else {
				TCCR2A |= (1<<COM2A1) | (1<<COM2A0);
 a0e:	e0 eb       	ldi	r30, 0xB0	; 176
 a10:	f0 e0       	ldi	r31, 0x00	; 0
 a12:	80 81       	ld	r24, Z
 a14:	80 6c       	ori	r24, 0xC0	; 192
 a16:	80 83       	st	Z, r24
 a18:	0f c0       	rjmp	.+30     	; 0xa38 <initPWM2+0x66>
			}
		}
		//Esta es util para inicializar el timer1 con las dos señales PWM
		else if (compare==2){
 a1a:	82 30       	cpi	r24, 0x02	; 2
 a1c:	69 f4       	brne	.+26     	; 0xa38 <initPWM2+0x66>
			if (inv==0) {
 a1e:	61 11       	cpse	r22, r1
 a20:	06 c0       	rjmp	.+12     	; 0xa2e <initPWM2+0x5c>
				TCCR2A |= (1<<COM2A1)|(1<<COM2B1); //No invertido
 a22:	e0 eb       	ldi	r30, 0xB0	; 176
 a24:	f0 e0       	ldi	r31, 0x00	; 0
 a26:	80 81       	ld	r24, Z
 a28:	80 6a       	ori	r24, 0xA0	; 160
 a2a:	80 83       	st	Z, r24
 a2c:	05 c0       	rjmp	.+10     	; 0xa38 <initPWM2+0x66>
			}
			else {
				TCCR2A |= (1<<COM2A1) | (1<<COM2A0)|(1<<COM2B1) | (1<<COM2B0);
 a2e:	e0 eb       	ldi	r30, 0xB0	; 176
 a30:	f0 e0       	ldi	r31, 0x00	; 0
 a32:	80 81       	ld	r24, Z
 a34:	80 6f       	ori	r24, 0xF0	; 240
 a36:	80 83       	st	Z, r24
			}
		}
		
		switch (mode)
 a38:	43 30       	cpi	r20, 0x03	; 3
 a3a:	b9 f0       	breq	.+46     	; 0xa6a <initPWM2+0x98>
 a3c:	28 f4       	brcc	.+10     	; 0xa48 <initPWM2+0x76>
 a3e:	41 30       	cpi	r20, 0x01	; 1
 a40:	41 f0       	breq	.+16     	; 0xa52 <initPWM2+0x80>
 a42:	42 30       	cpi	r20, 0x02	; 2
 a44:	61 f0       	breq	.+24     	; 0xa5e <initPWM2+0x8c>
 a46:	2d c0       	rjmp	.+90     	; 0xaa2 <initPWM2+0xd0>
 a48:	45 30       	cpi	r20, 0x05	; 5
 a4a:	a9 f0       	breq	.+42     	; 0xa76 <initPWM2+0xa4>
 a4c:	47 30       	cpi	r20, 0x07	; 7
 a4e:	f1 f0       	breq	.+60     	; 0xa8c <initPWM2+0xba>
 a50:	28 c0       	rjmp	.+80     	; 0xaa2 <initPWM2+0xd0>
		{
			case 1:	 //PWM Phase correct
			TCCR2A |= (1<<WGM20);
 a52:	e0 eb       	ldi	r30, 0xB0	; 176
 a54:	f0 e0       	ldi	r31, 0x00	; 0
 a56:	80 81       	ld	r24, Z
 a58:	81 60       	ori	r24, 0x01	; 1
 a5a:	80 83       	st	Z, r24
			break;
 a5c:	2c c0       	rjmp	.+88     	; 0xab6 <initPWM2+0xe4>
			
			case 2:	//CTC
			TCCR2A |= (1<<WGM21);
 a5e:	e0 eb       	ldi	r30, 0xB0	; 176
 a60:	f0 e0       	ldi	r31, 0x00	; 0
 a62:	80 81       	ld	r24, Z
 a64:	82 60       	ori	r24, 0x02	; 2
 a66:	80 83       	st	Z, r24
			break;
 a68:	26 c0       	rjmp	.+76     	; 0xab6 <initPWM2+0xe4>
			
			case 3:	//PWM FAST 
			TCCR2A |= (1<<WGM21) | (1<<WGM20);
 a6a:	e0 eb       	ldi	r30, 0xB0	; 176
 a6c:	f0 e0       	ldi	r31, 0x00	; 0
 a6e:	80 81       	ld	r24, Z
 a70:	83 60       	ori	r24, 0x03	; 3
 a72:	80 83       	st	Z, r24
			break;
 a74:	20 c0       	rjmp	.+64     	; 0xab6 <initPWM2+0xe4>
			
			case 5: //PWM phase correct TOP - OCRA en este caso OCR2A
			TCCR2A |= (1<<WGM20);
 a76:	e0 eb       	ldi	r30, 0xB0	; 176
 a78:	f0 e0       	ldi	r31, 0x00	; 0
 a7a:	80 81       	ld	r24, Z
 a7c:	81 60       	ori	r24, 0x01	; 1
 a7e:	80 83       	st	Z, r24
			TCCR2B |= (1<<WGM22);
 a80:	e1 eb       	ldi	r30, 0xB1	; 177
 a82:	f0 e0       	ldi	r31, 0x00	; 0
 a84:	80 81       	ld	r24, Z
 a86:	88 60       	ori	r24, 0x08	; 8
 a88:	80 83       	st	Z, r24
			break;
 a8a:	15 c0       	rjmp	.+42     	; 0xab6 <initPWM2+0xe4>
			
			case 7:	//PWM FAST top - OCRA
			TCCR2B |= (1<<WGM22);
 a8c:	e1 eb       	ldi	r30, 0xB1	; 177
 a8e:	f0 e0       	ldi	r31, 0x00	; 0
 a90:	80 81       	ld	r24, Z
 a92:	88 60       	ori	r24, 0x08	; 8
 a94:	80 83       	st	Z, r24
			TCCR2A |= (1<<WGM20)|(1<<WGM21);
 a96:	e0 eb       	ldi	r30, 0xB0	; 176
 a98:	f0 e0       	ldi	r31, 0x00	; 0
 a9a:	80 81       	ld	r24, Z
 a9c:	83 60       	ori	r24, 0x03	; 3
 a9e:	80 83       	st	Z, r24
			break;
 aa0:	0a c0       	rjmp	.+20     	; 0xab6 <initPWM2+0xe4>

			default:	//normal
			TCCR2B &= ~(1<<WGM22);
 aa2:	e1 eb       	ldi	r30, 0xB1	; 177
 aa4:	f0 e0       	ldi	r31, 0x00	; 0
 aa6:	80 81       	ld	r24, Z
 aa8:	87 7f       	andi	r24, 0xF7	; 247
 aaa:	80 83       	st	Z, r24
			TCCR2A &= ~((1<<WGM21) | (1<<WGM20));
 aac:	e0 eb       	ldi	r30, 0xB0	; 176
 aae:	f0 e0       	ldi	r31, 0x00	; 0
 ab0:	80 81       	ld	r24, Z
 ab2:	8c 7f       	andi	r24, 0xFC	; 252
 ab4:	80 83       	st	Z, r24
			break;
		}
		
		switch (prescaler){
 ab6:	20 34       	cpi	r18, 0x40	; 64
 ab8:	31 05       	cpc	r19, r1
 aba:	49 f1       	breq	.+82     	; 0xb0e <initPWM2+0x13c>
 abc:	50 f4       	brcc	.+20     	; 0xad2 <initPWM2+0x100>
 abe:	28 30       	cpi	r18, 0x08	; 8
 ac0:	31 05       	cpc	r19, r1
 ac2:	c9 f0       	breq	.+50     	; 0xaf6 <initPWM2+0x124>
 ac4:	20 32       	cpi	r18, 0x20	; 32
 ac6:	31 05       	cpc	r19, r1
 ac8:	e1 f0       	breq	.+56     	; 0xb02 <initPWM2+0x130>
 aca:	21 30       	cpi	r18, 0x01	; 1
 acc:	31 05       	cpc	r19, r1
 ace:	b9 f5       	brne	.+110    	; 0xb3e <initPWM2+0x16c>
 ad0:	0c c0       	rjmp	.+24     	; 0xaea <initPWM2+0x118>
 ad2:	21 15       	cp	r18, r1
 ad4:	81 e0       	ldi	r24, 0x01	; 1
 ad6:	38 07       	cpc	r19, r24
 ad8:	31 f1       	breq	.+76     	; 0xb26 <initPWM2+0x154>
 ada:	21 15       	cp	r18, r1
 adc:	84 e0       	ldi	r24, 0x04	; 4
 ade:	38 07       	cpc	r19, r24
 ae0:	41 f1       	breq	.+80     	; 0xb32 <initPWM2+0x160>
 ae2:	20 38       	cpi	r18, 0x80	; 128
 ae4:	31 05       	cpc	r19, r1
 ae6:	59 f5       	brne	.+86     	; 0xb3e <initPWM2+0x16c>
 ae8:	18 c0       	rjmp	.+48     	; 0xb1a <initPWM2+0x148>
			case 1:
			TCCR2B |= (1<<CS20);
 aea:	e1 eb       	ldi	r30, 0xB1	; 177
 aec:	f0 e0       	ldi	r31, 0x00	; 0
 aee:	80 81       	ld	r24, Z
 af0:	81 60       	ori	r24, 0x01	; 1
 af2:	80 83       	st	Z, r24
			break;
 af4:	08 95       	ret
			case 8:
			TCCR2B |= (1<<CS21);
 af6:	e1 eb       	ldi	r30, 0xB1	; 177
 af8:	f0 e0       	ldi	r31, 0x00	; 0
 afa:	80 81       	ld	r24, Z
 afc:	82 60       	ori	r24, 0x02	; 2
 afe:	80 83       	st	Z, r24
			break;
 b00:	08 95       	ret
			case 32:
			TCCR2B |= (1<<CS20)|(1<<CS21);
 b02:	e1 eb       	ldi	r30, 0xB1	; 177
 b04:	f0 e0       	ldi	r31, 0x00	; 0
 b06:	80 81       	ld	r24, Z
 b08:	83 60       	ori	r24, 0x03	; 3
 b0a:	80 83       	st	Z, r24
			break;
 b0c:	08 95       	ret
			case 64:
			TCCR2B |= (1<<CS22);
 b0e:	e1 eb       	ldi	r30, 0xB1	; 177
 b10:	f0 e0       	ldi	r31, 0x00	; 0
 b12:	80 81       	ld	r24, Z
 b14:	84 60       	ori	r24, 0x04	; 4
 b16:	80 83       	st	Z, r24
			break;
 b18:	08 95       	ret
			case 128:
			TCCR2B |= (1<<CS22)|(1<<CS20);
 b1a:	e1 eb       	ldi	r30, 0xB1	; 177
 b1c:	f0 e0       	ldi	r31, 0x00	; 0
 b1e:	80 81       	ld	r24, Z
 b20:	85 60       	ori	r24, 0x05	; 5
 b22:	80 83       	st	Z, r24
			break;
 b24:	08 95       	ret
			case 256:
			TCCR2B |= (1<<CS22)|(1<<CS21);
 b26:	e1 eb       	ldi	r30, 0xB1	; 177
 b28:	f0 e0       	ldi	r31, 0x00	; 0
 b2a:	80 81       	ld	r24, Z
 b2c:	86 60       	ori	r24, 0x06	; 6
 b2e:	80 83       	st	Z, r24
			break;
 b30:	08 95       	ret
			case 1024:
			TCCR2B |= (1<<CS20)|(1<<CS22)|(1<<CS21);
 b32:	e1 eb       	ldi	r30, 0xB1	; 177
 b34:	f0 e0       	ldi	r31, 0x00	; 0
 b36:	80 81       	ld	r24, Z
 b38:	87 60       	ori	r24, 0x07	; 7
 b3a:	80 83       	st	Z, r24
			break;
 b3c:	08 95       	ret
			default:
			TCCR2B &= ~((1<<CS20)|(1<<CS22)|(1<<CS21));
 b3e:	e1 eb       	ldi	r30, 0xB1	; 177
 b40:	f0 e0       	ldi	r31, 0x00	; 0
 b42:	80 81       	ld	r24, Z
 b44:	88 7f       	andi	r24, 0xF8	; 248
 b46:	80 83       	st	Z, r24
 b48:	08 95       	ret

00000b4a <read_EEPROM>:
#include <util/delay.h>
#include <stdint.h>

unsigned char read_EEPROM(unsigned int uiAddress) {
	// Esperar la finalizaci?n de la escritura anterior
	while (EECR & (1 << EEPE));
 b4a:	f9 99       	sbic	0x1f, 1	; 31
 b4c:	fe cf       	rjmp	.-4      	; 0xb4a <read_EEPROM>
	
	// Configurar el registro de direcci?n
	EEAR = uiAddress;
 b4e:	92 bd       	out	0x22, r25	; 34
 b50:	81 bd       	out	0x21, r24	; 33
	
	// Iniciar la lectura de la EEPROM escribiendo EERE
	EECR |= (1 << EERE);
 b52:	8f b3       	in	r24, 0x1f	; 31
 b54:	81 60       	ori	r24, 0x01	; 1
 b56:	8f bb       	out	0x1f, r24	; 31
	
	// Devolver los datos del registro de datos
	return EEDR;
 b58:	80 b5       	in	r24, 0x20	; 32
}
 b5a:	08 95       	ret

00000b5c <write_EEPROM>:

void write_EEPROM(unsigned int uiAddress, unsigned char ucData) {
	// Esperar la finalizaci?n de la escritura anterior
	while (EECR & (1 << EEPE));
 b5c:	f9 99       	sbic	0x1f, 1	; 31
 b5e:	fe cf       	rjmp	.-4      	; 0xb5c <write_EEPROM>
	
	// Configurar los registros de direcci?n y datos
	EEAR = uiAddress;
 b60:	92 bd       	out	0x22, r25	; 34
 b62:	81 bd       	out	0x21, r24	; 33
	EEDR = ucData;
 b64:	60 bd       	out	0x20, r22	; 32
	
	// Escribir un uno l?gico en EEMPE
	EECR |= (1 << EEMPE);
 b66:	8f b3       	in	r24, 0x1f	; 31
 b68:	84 60       	ori	r24, 0x04	; 4
 b6a:	8f bb       	out	0x1f, r24	; 31
	
	// Iniciar la escritura de la EEPROM estableciendo EEPE
	EECR |= (1 << EEPE);
 b6c:	8f b3       	in	r24, 0x1f	; 31
 b6e:	82 60       	ori	r24, 0x02	; 2
 b70:	8f bb       	out	0x1f, r24	; 31
 b72:	08 95       	ret

00000b74 <initUSART_9600>:
	return grados;
}

void initUSART_9600(){
	//Configurar los pines PD1 Tx y PD0 Rx
	DDRD |= (1<<PORTD1);
 b74:	8a b1       	in	r24, 0x0a	; 10
 b76:	82 60       	ori	r24, 0x02	; 2
 b78:	8a b9       	out	0x0a, r24	; 10
	DDRD &= ~(1<<PORTD0);
 b7a:	8a b1       	in	r24, 0x0a	; 10
 b7c:	8e 7f       	andi	r24, 0xFE	; 254
 b7e:	8a b9       	out	0x0a, r24	; 10
	UCSR0A = 0;		//No se utiliza doble speed.
 b80:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
	UCSR0B = 0;
 b84:	e1 ec       	ldi	r30, 0xC1	; 193
 b86:	f0 e0       	ldi	r31, 0x00	; 0
 b88:	10 82       	st	Z, r1
	UCSR0B |= (1<<RXCIE0)|(1<<RXEN0)|(1<<TXEN0);  //Habilitamos interrupciones al recibir, habilitar recepci?n y transmisi?n
 b8a:	80 81       	ld	r24, Z
 b8c:	88 69       	ori	r24, 0x98	; 152
 b8e:	80 83       	st	Z, r24
	UCSR0C = 0;
 b90:	e2 ec       	ldi	r30, 0xC2	; 194
 b92:	f0 e0       	ldi	r31, 0x00	; 0
 b94:	10 82       	st	Z, r1
	UCSR0C |= (1<<UCSZ00)|(1<<UCSZ01);	//Asincrono, deshabilitado el bit de paridad, un stop bit, 8 bits de datos.
 b96:	80 81       	ld	r24, Z
 b98:	86 60       	ori	r24, 0x06	; 6
 b9a:	80 83       	st	Z, r24
	UBRR0=103;	//UBBRR0=103; -> 9600 con frecuencia de 16MHz
 b9c:	87 e6       	ldi	r24, 0x67	; 103
 b9e:	90 e0       	ldi	r25, 0x00	; 0
 ba0:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 ba4:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 ba8:	08 95       	ret

00000baa <__udivmodsi4>:
 baa:	a1 e2       	ldi	r26, 0x21	; 33
 bac:	1a 2e       	mov	r1, r26
 bae:	aa 1b       	sub	r26, r26
 bb0:	bb 1b       	sub	r27, r27
 bb2:	fd 01       	movw	r30, r26
 bb4:	0d c0       	rjmp	.+26     	; 0xbd0 <__udivmodsi4_ep>

00000bb6 <__udivmodsi4_loop>:
 bb6:	aa 1f       	adc	r26, r26
 bb8:	bb 1f       	adc	r27, r27
 bba:	ee 1f       	adc	r30, r30
 bbc:	ff 1f       	adc	r31, r31
 bbe:	a2 17       	cp	r26, r18
 bc0:	b3 07       	cpc	r27, r19
 bc2:	e4 07       	cpc	r30, r20
 bc4:	f5 07       	cpc	r31, r21
 bc6:	20 f0       	brcs	.+8      	; 0xbd0 <__udivmodsi4_ep>
 bc8:	a2 1b       	sub	r26, r18
 bca:	b3 0b       	sbc	r27, r19
 bcc:	e4 0b       	sbc	r30, r20
 bce:	f5 0b       	sbc	r31, r21

00000bd0 <__udivmodsi4_ep>:
 bd0:	66 1f       	adc	r22, r22
 bd2:	77 1f       	adc	r23, r23
 bd4:	88 1f       	adc	r24, r24
 bd6:	99 1f       	adc	r25, r25
 bd8:	1a 94       	dec	r1
 bda:	69 f7       	brne	.-38     	; 0xbb6 <__udivmodsi4_loop>
 bdc:	60 95       	com	r22
 bde:	70 95       	com	r23
 be0:	80 95       	com	r24
 be2:	90 95       	com	r25
 be4:	9b 01       	movw	r18, r22
 be6:	ac 01       	movw	r20, r24
 be8:	bd 01       	movw	r22, r26
 bea:	cf 01       	movw	r24, r30
 bec:	08 95       	ret

00000bee <__tablejump2__>:
 bee:	ee 0f       	add	r30, r30
 bf0:	ff 1f       	adc	r31, r31
 bf2:	05 90       	lpm	r0, Z+
 bf4:	f4 91       	lpm	r31, Z
 bf6:	e0 2d       	mov	r30, r0
 bf8:	09 94       	ijmp

00000bfa <__umulhisi3>:
 bfa:	a2 9f       	mul	r26, r18
 bfc:	b0 01       	movw	r22, r0
 bfe:	b3 9f       	mul	r27, r19
 c00:	c0 01       	movw	r24, r0
 c02:	a3 9f       	mul	r26, r19
 c04:	70 0d       	add	r23, r0
 c06:	81 1d       	adc	r24, r1
 c08:	11 24       	eor	r1, r1
 c0a:	91 1d       	adc	r25, r1
 c0c:	b2 9f       	mul	r27, r18
 c0e:	70 0d       	add	r23, r0
 c10:	81 1d       	adc	r24, r1
 c12:	11 24       	eor	r1, r1
 c14:	91 1d       	adc	r25, r1
 c16:	08 95       	ret

00000c18 <_exit>:
 c18:	f8 94       	cli

00000c1a <__stop_program>:
 c1a:	ff cf       	rjmp	.-2      	; 0xc1a <__stop_program>
