
<!DOCTYPE doctype html>

<html class="no-js" lang="en">
<head>
<meta charset="utf-8"/>
<meta content="width=device-width,initial-scale=1" name="viewport"/>
<meta content="ie=edge" http-equiv="x-ua-compatible"/>
<meta content="Copy to clipboard" name="lang:clipboard.copy"/>
<meta content="Copied to clipboard" name="lang:clipboard.copied"/>
<meta content="en" name="lang:search.language"/>
<meta content="True" name="lang:search.pipeline.stopwords"/>
<meta content="True" name="lang:search.pipeline.trimmer"/>
<meta content="No matching documents" name="lang:search.result.none"/>
<meta content="1 matching document" name="lang:search.result.one"/>
<meta content="# matching documents" name="lang:search.result.other"/>
<meta content="[\s\-]+" name="lang:search.tokenizer"/>
<link href="../assets/images/favicon.png" rel="shortcut icon"/>
<meta content="mkdocs-1.0.4, mkdocs-material-4.4.1" name="generator"/>
<title>Tutorial FPGA RTL - Embarcados Avan√ßados</title>
<link href="../assets/stylesheets/application.30686662.css" rel="stylesheet"/>
<script src="../assets/javascripts/modernizr.74668098.js"></script>
<link crossorigin="" href="https://fonts.gstatic.com" rel="preconnect"/>
<link href="https://fonts.googleapis.com/css?family=Roboto:300,400,400i,700|Roboto+Mono&amp;display=fallback" rel="stylesheet"/>
<style>body,input{font-family:"Roboto","Helvetica Neue",Helvetica,Arial,sans-serif}code,kbd,pre{font-family:"Roboto Mono","Courier New",Courier,monospace}</style>
<link href="../assets/fonts/material-icons.css" rel="stylesheet"/>
</head>
<body dir="ltr">
<svg class="md-svg">
<defs>
</defs>
</svg>
<input autocomplete="off" class="md-toggle" data-md-toggle="drawer" id="__drawer" type="checkbox"/>
<input autocomplete="off" class="md-toggle" data-md-toggle="search" id="__search" type="checkbox"/>
<label class="md-overlay" data-md-component="overlay" for="__drawer"></label>
<a class="md-skip" href="#criando-um-projeto" tabindex="1">
        Skip to content
      </a>
<header class="md-header" data-md-component="header">
<nav class="md-header-nav md-grid">
<div class="md-flex">
<div class="md-flex__cell md-flex__cell--shrink">
<a class="md-header-nav__button md-logo" href=".." title="Embarcados Avan√ßados">
<i class="md-icon">Ó†å</i>
</a>
</div>
<div class="md-flex__cell md-flex__cell--shrink">
<label class="md-icon md-icon--menu md-header-nav__button" for="__drawer"></label>
</div>
<div class="md-flex__cell md-flex__cell--stretch">
<div class="md-flex__ellipsis md-header-nav__title" data-md-component="title">
<span class="md-header-nav__topic">
              Embarcados Avan√ßados
            </span>
<span class="md-header-nav__topic">
              
                Tutorial FPGA RTL
              
            </span>
</div>
</div>
<div class="md-flex__cell md-flex__cell--shrink">
<label class="md-icon md-icon--search md-header-nav__button" for="__search"></label>
<div class="md-search" data-md-component="search" role="dialog">
<label class="md-search__overlay" for="__search"></label>
<div class="md-search__inner" role="search">
<form class="md-search__form" name="search">
<input autocapitalize="off" autocomplete="off" autocorrect="off" class="md-search__input" data-md-component="query" data-md-state="active" name="query" placeholder="Search" spellcheck="false" type="text"/>
<label class="md-icon md-search__icon" for="__search"></label>
<button class="md-icon md-search__icon" data-md-component="reset" tabindex="-1" type="reset">
        Óóç
      </button>
</form>
<div class="md-search__output">
<div class="md-search__scrollwrap" data-md-scrollfix="">
<div class="md-search-result" data-md-component="result">
<div class="md-search-result__meta">
            Type to start searching
          </div>
<ol class="md-search-result__list"></ol>
</div>
</div>
</div>
</div>
</div>
</div>
</div>
</nav>
</header>
<div class="md-container">
<main class="md-main">
<div class="md-main__inner md-grid" data-md-component="container">
<div class="md-sidebar md-sidebar--primary" data-md-component="navigation">
<div class="md-sidebar__scrollwrap">
<div class="md-sidebar__inner">
<nav class="md-nav md-nav--primary" data-md-level="0">
<label class="md-nav__title md-nav__title--site" for="__drawer">
<a class="md-nav__button md-logo" href=".." title="Embarcados Avan√ßados">
<i class="md-icon">Ó†å</i>
</a>
    Embarcados Avan√ßados
  </label>
<ul class="md-nav__list" data-md-scrollfix="">
<li class="md-nav__item">
<a class="md-nav__link" href=".." title="Welcome to MkDocs">
      Welcome to MkDocs
    </a>
</li>
<li class="md-nav__item md-nav__item--active">
<input class="md-toggle md-nav__toggle" data-md-toggle="toc" id="__toc" type="checkbox"/>
<a class="md-nav__link md-nav__link--active" href="./" title="Tutorial FPGA RTL">
      Tutorial FPGA RTL
    </a>
</li>
</ul>
</nav>
</div>
</div>
</div>
<div class="md-sidebar md-sidebar--secondary" data-md-component="toc">
<div class="md-sidebar__scrollwrap">
<div class="md-sidebar__inner">
<nav class="md-nav md-nav--secondary">
</nav>
</div>
</div>
</div>
<div class="md-content">
<article class="md-content__inner md-typeset"><a class="md-icon md-content__icon" download href="Tutorial-FPGA-RTL.pdf" title="PDF Export">ÓãÑ</a>
<h2 id="criando-um-projeto">Criando um projeto<a class="headerlink" href="#criando-um-projeto" title="Permanent link">¬∂</a></h2>
<p>Nessa primeira etapa do projeto iremos criar um hardware dedicado na FPGA para controlar os LEDs com base nos sinais de entradas dos bot√µes. Iremos passar por todo o processo de desenvolvimento de um projeto em FPGA, desde sua cria√ß√£o at√© a valida√ß√£o no HW.</p>
<p>Para seguir esse tutorial, √© necess√°rio:</p>
<ul>
<li><strong>Hardware:</strong> DE10-Standard e acess√≥rios </li>
<li><strong>Softwares:</strong> Quartus 18.01</li>
<li><strong>Documentos:</strong> <a href="https://github.com/Insper/DE10-Standard-v.1.3.0-SystemCD/tree/master/Manual">DE10-Standard_User_manual.pdf</a></li>
</ul>
<p>Entrega no git:</p>
<ul>
<li>Pasta: <code>Tutorial-FPGA-RTL</code></li>
</ul>
<h1 id="quartus">Quartus<a class="headerlink" href="#quartus" title="Permanent link">¬∂</a></h1>
<p>Primeiro, devemos criar um novo projeto no software Quartus. </p>
<p>No Quartus: <code>File</code> ‚á® <code>New Project Wizard</code></p>
<ul>
<li><strong>Directory, Name, Top-Level Entity</strong><ul>
<li>Escolha o destino como sendo seu reposit√≥rio. nomeio o projeto como <code>RTL_Blink_LED</code></li>
</ul>
</li>
<li><strong>Project Type</strong> <ul>
<li>Empty Project</li>
</ul>
</li>
<li><strong>Add Files</strong><ul>
<li>N√£o vamos adicionar nenhum arquivo por enquanto.</li>
</ul>
</li>
<li><strong>Family, Device &amp; Board Settings</strong><ul>
<li>Procure pela FPGA : <ul>
<li>Family: <code>Cyclone V</code></li>
<li>Name: <code>5CSXFC6D6F31C6</code></li>
</ul>
</li>
</ul>
</li>
<li>üÜó Finalize o Wizard </li>
</ul>
<div class="admonition note">
<p class="admonition-title"><strong>Outra refer√™ncia</strong></p>
<p>Se precisar de outro material como refer√™ncia, tem um tutorial da Terasic: <a href="https://github.com/Insper/DE10-Standard-v.1.3.0-SystemCD/tree/master/Manual">DE10-Standard_My_First_Fpga.pdf </a></p>
</div>
<h2 id="criando-o-toplevel">Criando o topLevel<a class="headerlink" href="#criando-o-toplevel" title="Permanent link">¬∂</a></h2>
<p>TopLevel √© o nome do m√≥dulo mais superior em desenvolvimento <a href="https://www.intel.com/content/www/us/en/programmable/support/support-resources/design-examples/design-software/vhdl/v_hier.html">hier√°rquico</a> onde, geralmente os sinais da entidade (in/out,...) ser√£o mapeados a pinos do hardware (conex√£o com o mundo externo).</p>
<p>Vamos adicionar um arquivo ao projeto rec√©m criado:</p>
<ul>
<li><code>File</code> ‚á®   <code>New</code> ‚á®  <code>VHDL File</code></li>
<li><code>File</code> ‚á®  <code>save as</code> ‚á®   </li>
<li>name: <code>RTL_Blink_LED.vhd</code> </li>
<li>üÜó</li>
</ul>
<p>Inicialize o arquivo com o conte√∫do a seguir:</p>
<div class="highlight"><pre><span></span><span class="k">library</span> <span class="nn">IEEE</span><span class="p">;</span>
<span class="k">use</span> <span class="nn">IEEE.std_logic_1164.</span><span class="k">all</span><span class="p">;</span>

<span class="k">entity</span> <span class="nc">RTL_Blink_LED</span> <span class="k">is</span>
    <span class="k">port</span> <span class="p">(</span>
        <span class="c1">-- Gloabals</span>
        <span class="n">fpga_clk_50</span>   <span class="o">:</span> <span class="k">in</span>  <span class="kt">std_logic</span><span class="p">;</span>        

        <span class="c1">-- I/Os</span>
        <span class="n">fpga_led_pio</span>  <span class="o">:</span> <span class="k">out</span> <span class="kt">std_logic_vector</span><span class="p">(</span><span class="mi">5</span> <span class="k">downto</span> <span class="mi">0</span><span class="p">)</span>
    <span class="p">);</span>
<span class="k">end</span> <span class="k">entity</span> <span class="nc">RTL_Blink_LED</span><span class="p">;</span>

<span class="k">architecture</span> <span class="nc">rtl</span> <span class="k">of</span> <span class="nc">RTL_Blink_LED</span> <span class="k">is</span>

<span class="c1">-- signal</span>
<span class="k">signal</span> <span class="n">blink</span> <span class="o">:</span> <span class="kt">std_logic</span> <span class="o">:=</span> <span class="sc">'0'</span><span class="p">;</span>

<span class="k">begin</span>

  <span class="k">process</span><span class="p">(</span><span class="n">fpga_clk_50</span><span class="p">)</span> 
      <span class="k">variable</span> <span class="n">counter</span> <span class="o">:</span> <span class="kt">integer</span> <span class="k">range</span> <span class="mi">0</span> <span class="k">to</span> <span class="mi">25000000</span> <span class="o">:=</span> <span class="mi">0</span><span class="p">;</span>
      <span class="k">begin</span>
        <span class="k">if</span> <span class="p">(</span><span class="n">rising_edge</span><span class="p">(</span><span class="n">fpga_clk_50</span><span class="p">))</span> <span class="k">then</span>
                  <span class="k">if</span> <span class="p">(</span><span class="n">counter</span> <span class="o">&lt;</span> <span class="mi">10000000</span><span class="p">)</span> <span class="k">then</span>
                      <span class="n">counter</span> <span class="o">:=</span> <span class="n">counter</span> <span class="o">+</span> <span class="mi">1</span><span class="p">;</span>
                  <span class="k">else</span>
                      <span class="n">blink</span> <span class="o">&lt;=</span> <span class="k">not</span> <span class="n">blink</span><span class="p">;</span>
                      <span class="n">counter</span> <span class="o">:=</span> <span class="mi">0</span><span class="p">;</span>
                  <span class="k">end</span> <span class="k">if</span><span class="p">;</span>
        <span class="k">end</span> <span class="k">if</span><span class="p">;</span>
  <span class="k">end</span> <span class="k">process</span><span class="p">;</span>

  <span class="n">fpga_led_pio</span><span class="p">(</span><span class="mi">0</span><span class="p">)</span> <span class="o">&lt;=</span> <span class="n">blink</span><span class="p">;</span>
  <span class="n">fpga_led_pio</span><span class="p">(</span><span class="mi">1</span><span class="p">)</span> <span class="o">&lt;=</span> <span class="n">blink</span><span class="p">;</span>
  <span class="n">fpga_led_pio</span><span class="p">(</span><span class="mi">2</span><span class="p">)</span> <span class="o">&lt;=</span> <span class="n">blink</span><span class="p">;</span>
  <span class="n">fpga_led_pio</span><span class="p">(</span><span class="mi">3</span><span class="p">)</span> <span class="o">&lt;=</span> <span class="n">blink</span><span class="p">;</span>
  <span class="n">fpga_led_pio</span><span class="p">(</span><span class="mi">4</span><span class="p">)</span> <span class="o">&lt;=</span> <span class="n">blink</span><span class="p">;</span>
  <span class="n">fpga_led_pio</span><span class="p">(</span><span class="mi">5</span><span class="p">)</span> <span class="o">&lt;=</span> <span class="n">blink</span><span class="p">;</span>

<span class="k">end</span> <span class="nc">rtl</span><span class="p">;</span>
</pre></div>
<div class="admonition info">
<p class="admonition-title">Info</p>
<p>Esse c√≥digo poderia ser mais elegante, mas vamos deixar assim por ora.</p>
</div>
<h2 id="configurando-o-toplevel">Configurando o topLevel<a class="headerlink" href="#configurando-o-toplevel" title="Permanent link">¬∂</a></h2>
<p>No Quartus devemos dizer qual entidade √© a topLevel, como o VHDL n√£o define uma padr√£o para isso, qualquer entidade pode ser configurada como top. No quartus: </p>
<ul>
<li><code>Project</code> ‚á®  <code>Set as Top-Level Entity</code></li>
</ul>
<p>Esse comando ir√° configurar o arquivo atual como sendo o topLevel do projeto. Note que o Quartus atribui ao topLevel a entidade como sendo o nome do arquivo, se por algum motivo (que acontece) o nome do arquivo n√£o for igual ao da entidade isso n√£o ir√° funcionar.</p>
<h2 id="verificando">Verificando<a class="headerlink" href="#verificando" title="Permanent link">¬∂</a></h2>
<p>Vamos verificar se est√° tudo certo por enquanto realizando uma compila√ß√£o completa no projeto. Para isso: <code>Processing</code> ‚á®  <code>Start Compilation</code>.</p>
<div class="admonition note">
<p>Aguarde !! as compila√ß√µes de HDL podem demorar bastante tempo.</p>
</div>
<h3 id="ios">I/Os<a class="headerlink" href="#ios" title="Permanent link">¬∂</a></h3>
<p>Lembre que o topLevel √© a entidade que ser√° mapeada com o mundo externo, nesse caso os sinais: <code>fpga_clk_50</code>; <code>fpga_led_pio</code>; devem ser conectados aos pinos da FPGA que est√£o conectados nesses dispositivos (clock de 50 MHz; Seis LEDs).</p>
<p>Note o erro que o Quartus gerou quando mandamos ele compilar o projeto (<strong>"Show Critical Warnings Messages"</strong>):</p>
<div class="admonition failure">
<p class="admonition-title">Failure</p>
<div class="highlight"><pre><span></span>Critical Warning (169085): No exact pin location assignment(s) 
for 6 pins of 6 total pins. For the list of pins please refer 
to the I/O Assignment Warnings table in the fitter report.
</pre></div>
</div>
<p><img alt="Error" src="figs/Tutorial-FPGA-RTL:error.png"/></p>
<p>Esse erro indica que do topLevel 6 sinais n√£o foram mapeados para os pinos correspondentes. </p>
<h3 id="pin-assigment">Pin Assigment<a class="headerlink" href="#pin-assigment" title="Permanent link">¬∂</a></h3>
<p>Devemos indicar para a ferramenta quais s√£o os pinos e qual padr√£o de sinal ele deve utilizar para cada um dos sinais definidos na entidade do topLevel. </p>
<h4 id="leds">LEDs<a class="headerlink" href="#leds" title="Permanent link">¬∂</a></h4>
<p>No manual da placa (p√°gina 22( temos as defini√ß√µes de como os pinos da FPGA foram utilizados na placa:</p>
<p><img alt="LEDs" src="figs/Tutorial-FPGA-RTL:pins.png"/></p>
<p><img alt="LEDs" src="figs/Tutorial-FPGA-RTL:pins2.png"/></p>
<p>Essa tabela define o sinal (que voc√™ pode dar qualquer nome), o pino na FPGA na qual est√° conectado, uma breve descri√ß√£o e o n√≠vel el√©trico de sinal na qual o pino deve ser configurado. Note que a placa DE10-Standard possui 10 LEDs conectados a FPGA.</p>
<h4 id="clocks">Clocks<a class="headerlink" href="#clocks" title="Permanent link">¬∂</a></h4>
<p>Tamb√©m temos a defini√ß√£o do clock (sec. 3.5, manual da placa):</p>
<p><img alt="Clock" src="figs/Tutorial-FPGA-RTL:clock.png"/></p>
<p>Note que existem 5 diferentes clocks que podem ser utilizado, os <code>FPGA_CLKx_50</code> s√£o clocks de 50Mhz conectados a FPGA e os <code>HPS_CLKx_25</code> s√£o sinais de clocks conectados exclusivamente ao ARM (HPS). Como estamos desenvolvendo na FPGA e n√£o temos ainda nenhum requisito de performance, podemos escolher qualquer pino de clock <code>FPGA_CLKx_50</code>. </p>
<p>:point_right:  Vamos usar (escolhido aleat√≥rio) o pino <code>CLOCK3_50</code>.</p>
<blockquote>
<p>:thinking: Tenha em mente que a FPGA trabalha com diferentes dom√≠nios de clock, quando o projeto possui temporaliza√ß√£o cr√≠tica, essa escolha n√£o pode ser casual.</p>
</blockquote>
<h4 id="inserindo-no-quartus">Inserindo no Quartus<a class="headerlink" href="#inserindo-no-quartus" title="Permanent link">¬∂</a></h4>
<p>Agora que temos os pinos referentes aos sinais da FPGA, devemos inserir essa informa√ß√£o no Quartus. Existem duas maneiras de fazermos isso:</p>
<ol>
<li><code>Pin Planner</code></li>
<li>Ferramenta gr√°fica e interativa</li>
<li>
<p><code>Assigments</code> ‚á®  <code>Pin Planer</code> </p>
</li>
<li>
<p><code>Assigments Editor</code></p>
</li>
<li>Maneira mais completa e com maior flexibilidade</li>
<li><code>Assigments</code> ‚á®  <code>Assigments Editor</code> </li>
</ol>
<p>Iremos utilizar a princ√≠pio o Pin Planner para inserir esses pinos, para isso: <code>Assignments</code> ‚á®   <code>Pin Planner</code>. </p>
<p>A interface do <code>Pin Planner</code> exibe os pinos/ bancos dispon√≠veis da FPGA para serem alocados aos sinais do topLevel. Note que a coluna <code>Fitter Location</code> j√° possui pinos alocados aos sinais, isso foi gerado automaticamente pelo Quartus na etapa de <code>Filter</code>, por√©m eles n√£o correspondem aos pinos reais que desejamos utilizar.</p>
<p>:bangbang:  Edite a coluna <code>Location</code> utilizando como refer√™ncia a tabela anterior. Note que o I/O Standard n√£o reflete o definido no manual que √©  √© o <code>3.3V CMOS</code>. Voc√™ deve alterar essa coluna de <code>2.5V CMOS (Default)</code> para <strong><code>3.3-V LVTTL</code></strong>.</p>
<p><img alt="Pin Planner" src="figs/Tutorial-FPGA-RTL:Assigments.png"/></p>
<blockquote>
<p>:point_right: Normalmente atribu√≠mos a FPGA uma flexibilidade l√≥gica, mas note a flexibilidade que ela possui quanto a defini√ß√£o de n√≠vel de sinal de cada pino. Isso permite ao desenvolvedor de hardware in√∫meras op√ß√µes de uso e de novas configura√ß√µes. </p>
<p>:point_right: Feche a ferramenta e abra o <code>Assignment Editor</code>: <code>Assignments</code> ‚á®  <code>Assignments Editor</code>. Note que as mesmas informa√ß√µes inseridas anteriormente est√£o nesse editor. Na verdade, todas as configura√ß√µes da FPGA s√£o exibidas no <code>Assignments Editor</code> e apenas algumas no <code>Pin Planner</code>. </p>
</blockquote>
<p>:repeat: Recompile o projeto e note que n√£o temos mais o erro referente a aloca√ß√£o dos pinos.</p>
<h2 id="timing-requirements-not-met">Timing Requirements not met<a class="headerlink" href="#timing-requirements-not-met" title="Permanent link">¬∂</a></h2>
<p>Note que ap√≥s compilar o projeto ainda possu√≠mos um erro <strong>critico</strong>: </p>
<div class="highlight"><pre><span></span>Critical Warning (332012): Synopsys Design Constraints File file not found. 
A Synopsys Design Constraints File is required by the TimeQuest Timing
Analyzer to get proper timing constraints. Without it, the Compiler will
not properly optimize the design.

Critical Warning (332148): Timing requirements not met

Info (11105): For recommendations on closing timing,
run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
</pre></div>
<p>Esse erro √© referente a n√£o termos indicado para o Quartus qual a frequ√™ncia de opera√ß√£o do nosso sistema. Como a frequ√™ncia n√£o est√° definida a etapa de <code>Fitter and Assembler</code> n√£o consegue otimizar o projeto corretamente, resultando nesse erro.</p>
<blockquote>
<p>:point_right: Assembler aqui √© diferente do assembler de um programa como <strong>C</strong>. De uma olhada nessa <a href="https://people.ece.cornell.edu/land/courses/ece5760/Quartus/Quartus_compile.html">refer√™ncia</a> para maiores detalhes.</p>
</blockquote>
<h3 id="synopsys-design-constraints-file">Synopsys Design Constraints File<a class="headerlink" href="#synopsys-design-constraints-file" title="Permanent link">¬∂</a></h3>
<p>Devemos adicionar um novo arquivo ao projeto que ir√° indicar para a ferramenta quais s√£o as condi√ß√µes de contorno do projeto. Para isso: <code>File</code> ‚á®  <code>New File</code>  ‚á®  <code>Synopsys Design Constraints File</code> ‚á®  <code>Save As</code>:</p>
<ul>
<li><code>RTL_Blink_LED.sdc</code></li>
</ul>
<p>Adicione ao arquivo o seguinte conte√∫do:</p>
<div class="highlight"><pre><span></span># 50MHz board input clock
create_clock -period 20 [get_ports fpga_clk_50]

# Automatically apply a generate clock on the output of phase-locked loops (PLLs) 
derive_pll_clocks
</pre></div>
<p>Essas linhas indicam  para a ferramenta que o sinal <code>fpga_clk_50</code> √© um sinal de clock com frequ√™ncia 50MHz (20 ns de per√≠odo) e √© para a inferir outros clocks autom√°ticos (caso um PLL seja utilizado).</p>
<p>1^: https://www.altera.com/support/support-resources/design-examples/design-software/timinganalyzer/exm-tq-basic-sdc-template.html</p>
<blockquote>
<p>:repeat: Recompile o projeto e note que esse alerta some.</p>
</blockquote>
<h3 id="rtl-viewer">RTL Viewer<a class="headerlink" href="#rtl-viewer" title="Permanent link">¬∂</a></h3>
<p>RTL Viewer √© uma maneira gr√°fica de verificar se o c√≥digo em HDL foi interpretado corretamente pela ferramenta, e uma √≥tima maneira de verificar se a descri√ß√£o do hardware est√° correta. Para isso v√° em : <strong>Tools -&gt; NetList Viewers -&gt; RTL Viewer</strong>.</p>
<p><img alt="RTL" src="figs/Tutorial-FPGA-RTL:rtl.png"/></p>
<h2 id="gravando">Gravando<a class="headerlink" href="#gravando" title="Permanent link">¬∂</a></h2>
<p>Conecte a FPGA no Host via o conector USB Blaster</p>
<p>Com o projeto compilando o Quartus gera um arquivo bin√°rio na pasta output_files com extens√£o <code>*.sof</code> . Esse arquivo √© o que ser√° carregado na FPGA para executar o projeto. Para isso abra : <strong>Tools -&gt; Programmmer</strong>.</p>
<p>Nessa etapa voc√™ deve clicar em Auto Detect, essa etapa ir√° ler via JTAG todos os dispositivos que est√£o conectados no <strong>JTAG chain</strong>, voc√™ ir√° notar que ir√£o aparecer dois dispositivos:</p>
<ul>
<li><code>SOCVHPS</code>: ARM Cortex A7</li>
<li><code>5CSXFC6D</code>: FPGA</li>
</ul>
<blockquote>
<p>Talvez seja necess√°rio configurar o Linux para reconhecer o JTAG, siga os passos em: <a href="https://github.com/Insper/Z01.1/wiki/Infraestrutura-Detalhada#configurando-o-usb-blaster">Configurando USB Blaster Linux</a>.</p>
</blockquote>
<p><img alt="" src="figs/Tutorial-FPGA-RTL:programming.png"/></p>
<h2 id="exercicios">Exerc√≠cios<a class="headerlink" href="#exercicios" title="Permanent link">¬∂</a></h2>
<p>:beginner: : F√°cil</p>
<ol>
<li>:beginner: Fa√ßa os LEDs piscarem mais devagar</li>
<li>:beginner: Adicione bot√µes ao projeto e fa√ßa eles controlarem os LEDs</li>
<li>Fa√ßa as chaves controlarem a frequ√™ncia na qual os LEDs piscam</li>
<li>Adicione um PWM aos LEDs para controlar sua intensidade </li>
</ol>
<h2 id="entrega-1">Entrega 1<a class="headerlink" href="#entrega-1" title="Permanent link">¬∂</a></h2>
<p>:bangbang: Siga para a <a href="Entrega-1">Entrega 1</a></p>
</article>
</div>
</div>
</main>
<footer class="md-footer">
<div class="md-footer-nav">
<nav class="md-footer-nav__inner md-grid">
<a class="md-flex md-footer-nav__link md-footer-nav__link--prev" href=".." rel="prev" title="Welcome to MkDocs">
<div class="md-flex__cell md-flex__cell--shrink">
<i class="md-icon md-icon--arrow-back md-footer-nav__button"></i>
</div>
<div class="md-flex__cell md-flex__cell--stretch md-footer-nav__title">
<span class="md-flex__ellipsis">
<span class="md-footer-nav__direction">
                  Previous
                </span>
                Welcome to MkDocs
              </span>
</div>
</a>
</nav>
</div>
<div class="md-footer-meta md-typeset">
<div class="md-footer-meta__inner md-grid">
<div class="md-footer-copyright">
        
        powered by
        <a href="https://www.mkdocs.org">MkDocs</a>
        and
        <a href="https://squidfunk.github.io/mkdocs-material/">
          Material for MkDocs</a>
</div>
</div>
</div>
</footer>
</div>
<script src="../assets/javascripts/application.c648116f.js"></script>
<script>app.initialize({version:"1.0.4",url:{base:".."}})</script>
</body>
</html>