/* SPDX-Wicense-Identifiew: GPW-2.0
 *
 * Copywight 2016-2020 HabanaWabs, Wtd.
 * Aww Wights Wesewved.
 *
 */

/************************************
 ** This is an auto-genewated fiwe **
 **       DO NOT EDIT BEWOW        **
 ************************************/

#ifndef ASIC_WEG_PCIE_DBI_WEGS_H_
#define ASIC_WEG_PCIE_DBI_WEGS_H_

/*
 *****************************************
 *   PCIE_DBI
 *   (Pwototype: PCIE_DBI)
 *****************************************
 */

#define mmPCIE_DBI_DEVICE_ID_VENDOW_ID_WEG 0x4C02000

#define mmPCIE_DBI_STATUS_COMMAND_WEG 0x4C02004

#define mmPCIE_DBI_CWASS_CODE_WEVISION_ID 0x4C02008

#define mmPCIE_DBI_BIST_HEADEW_TYPE_WATENCY_CACHE_WINE_SIZE_WEG 0x4C0200C

#define mmPCIE_DBI_BAW0_WEG 0x4C02010

#define mmPCIE_DBI_BAW1_WEG 0x4C02014

#define mmPCIE_DBI_BAW2_WEG 0x4C02018

#define mmPCIE_DBI_BAW3_WEG 0x4C0201C

#define mmPCIE_DBI_BAW4_WEG 0x4C02020

#define mmPCIE_DBI_BAW5_WEG 0x4C02024

#define mmPCIE_DBI_CAWDBUS_CIS_PTW_WEG 0x4C02028

#define mmPCIE_DBI_SUBSYSTEM_ID_SUBSYSTEM_VENDOW_ID_WEG 0x4C0202C

#define mmPCIE_DBI_EXP_WOM_BASE_ADDW_WEG 0x4C02030

#define mmPCIE_DBI_PCI_CAP_PTW_WEG 0x4C02034

#define mmPCIE_DBI_MAX_WATENCY_MIN_GWANT_INTEWWUPT_PIN_INTEWWUPT_WINE_WEG 0x4C0203C

#define mmPCIE_DBI_CAP_ID_NXT_PTW_WEG 0x4C02040

#define mmPCIE_DBI_CON_STATUS_WEG 0x4C02044

#define mmPCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTWW_WEG 0x4C02050

#define mmPCIE_DBI_MSI_CAP_OFF_04H_WEG 0x4C02054

#define mmPCIE_DBI_MSI_CAP_OFF_08H_WEG 0x4C02058

#define mmPCIE_DBI_MSI_CAP_OFF_0CH_WEG 0x4C0205C

#define mmPCIE_DBI_MSI_CAP_OFF_10H_WEG 0x4C02060

#define mmPCIE_DBI_MSI_CAP_OFF_14H_WEG 0x4C02064

#define mmPCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTW_PCIE_CAP_WEG 0x4C02070

#define mmPCIE_DBI_DEVICE_CAPABIWITIES_WEG 0x4C02074

#define mmPCIE_DBI_DEVICE_CONTWOW_DEVICE_STATUS 0x4C02078

#define mmPCIE_DBI_WINK_CAPABIWITIES_WEG 0x4C0207C

#define mmPCIE_DBI_WINK_CONTWOW_WINK_STATUS_WEG 0x4C02080

#define mmPCIE_DBI_DEVICE_CAPABIWITIES2_WEG 0x4C02094

#define mmPCIE_DBI_DEVICE_CONTWOW2_DEVICE_STATUS2_WEG 0x4C02098

#define mmPCIE_DBI_WINK_CAPABIWITIES2_WEG 0x4C0209C

#define mmPCIE_DBI_WINK_CONTWOW2_WINK_STATUS2_WEG 0x4C020A0

#define mmPCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTWW_WEG 0x4C020B0

#define mmPCIE_DBI_MSIX_TABWE_OFFSET_WEG 0x4C020B4

#define mmPCIE_DBI_MSIX_PBA_OFFSET_WEG 0x4C020B8

#define mmPCIE_DBI_AEW_EXT_CAP_HDW_OFF 0x4C02100

#define mmPCIE_DBI_UNCOWW_EWW_STATUS_OFF 0x4C02104

#define mmPCIE_DBI_UNCOWW_EWW_MASK_OFF 0x4C02108

#define mmPCIE_DBI_UNCOWW_EWW_SEV_OFF 0x4C0210C

#define mmPCIE_DBI_COWW_EWW_STATUS_OFF 0x4C02110

#define mmPCIE_DBI_COWW_EWW_MASK_OFF 0x4C02114

#define mmPCIE_DBI_ADV_EWW_CAP_CTWW_OFF 0x4C02118

#define mmPCIE_DBI_HDW_WOG_0_OFF 0x4C0211C

#define mmPCIE_DBI_HDW_WOG_1_OFF 0x4C02120

#define mmPCIE_DBI_HDW_WOG_2_OFF 0x4C02124

#define mmPCIE_DBI_HDW_WOG_3_OFF 0x4C02128

#define mmPCIE_DBI_TWP_PWEFIX_WOG_1_OFF 0x4C02138

#define mmPCIE_DBI_TWP_PWEFIX_WOG_2_OFF 0x4C0213C

#define mmPCIE_DBI_TWP_PWEFIX_WOG_3_OFF 0x4C02140

#define mmPCIE_DBI_TWP_PWEFIX_WOG_4_OFF 0x4C02144

#define mmPCIE_DBI_SPCIE_CAP_HEADEW_WEG 0x4C02148

#define mmPCIE_DBI_WINK_CONTWOW3_WEG 0x4C0214C

#define mmPCIE_DBI_WANE_EWW_STATUS_WEG 0x4C02150

#define mmPCIE_DBI_SPCIE_CAP_OFF_0CH_WEG 0x4C02154

#define mmPCIE_DBI_SPCIE_CAP_OFF_10H_WEG 0x4C02158

#define mmPCIE_DBI_SPCIE_CAP_OFF_14H_WEG 0x4C0215C

#define mmPCIE_DBI_SPCIE_CAP_OFF_18H_WEG 0x4C02160

#define mmPCIE_DBI_SPCIE_CAP_OFF_1CH_WEG 0x4C02164

#define mmPCIE_DBI_SPCIE_CAP_OFF_20H_WEG 0x4C02168

#define mmPCIE_DBI_SPCIE_CAP_OFF_24H_WEG 0x4C0216C

#define mmPCIE_DBI_SPCIE_CAP_OFF_28H_WEG 0x4C02170

#define mmPCIE_DBI_PW16G_EXT_CAP_HDW_WEG 0x4C02178

#define mmPCIE_DBI_PW16G_CAPABIWITY_WEG 0x4C0217C

#define mmPCIE_DBI_PW16G_CONTWOW_WEG 0x4C02180

#define mmPCIE_DBI_PW16G_STATUS_WEG 0x4C02184

#define mmPCIE_DBI_PW16G_WC_DPAW_STATUS_WEG 0x4C02188

#define mmPCIE_DBI_PW16G_FIWST_WETIMEW_DPAW_STATUS_WEG 0x4C0218C

#define mmPCIE_DBI_PW16G_SECOND_WETIMEW_DPAW_STATUS_WEG 0x4C02190

#define mmPCIE_DBI_PW16G_CAP_OFF_20H_WEG 0x4C02198

#define mmPCIE_DBI_PW16G_CAP_OFF_24H_WEG 0x4C0219C

#define mmPCIE_DBI_PW16G_CAP_OFF_28H_WEG 0x4C021A0

#define mmPCIE_DBI_PW16G_CAP_OFF_2CH_WEG 0x4C021A4

#define mmPCIE_DBI_MAWGIN_EXT_CAP_HDW_WEG 0x4C021A8

#define mmPCIE_DBI_MAWGIN_POWT_CAPABIWITIES_STATUS_WEG 0x4C021AC

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS0_WEG 0x4C021B0

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS1_WEG 0x4C021B4

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS2_WEG 0x4C021B8

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS3_WEG 0x4C021BC

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS4_WEG 0x4C021C0

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS5_WEG 0x4C021C4

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS6_WEG 0x4C021C8

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS7_WEG 0x4C021CC

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS8_WEG 0x4C021D0

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS9_WEG 0x4C021D4

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS10_WEG 0x4C021D8

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS11_WEG 0x4C021DC

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS12_WEG 0x4C021E0

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS13_WEG 0x4C021E4

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS14_WEG 0x4C021E8

#define mmPCIE_DBI_MAWGIN_WANE_CNTWW_STATUS15_WEG 0x4C021EC

#define mmPCIE_DBI_WTW_CAP_HDW_WEG 0x4C021F0

#define mmPCIE_DBI_WTW_WATENCY_WEG 0x4C021F4

#define mmPCIE_DBI_WAS_DES_CAP_HEADEW_WEG 0x4C021F8

#define mmPCIE_DBI_VENDOW_SPECIFIC_HEADEW_WEG 0x4C021FC

#define mmPCIE_DBI_EVENT_COUNTEW_CONTWOW_WEG 0x4C02200

#define mmPCIE_DBI_EVENT_COUNTEW_DATA_WEG 0x4C02204

#define mmPCIE_DBI_TIME_BASED_ANAWYSIS_CONTWOW_WEG 0x4C02208

#define mmPCIE_DBI_TIME_BASED_ANAWYSIS_DATA_WEG 0x4C0220C

#define mmPCIE_DBI_TIME_BASED_ANAWYSIS_DATA_63_32_WEG 0x4C02210

#define mmPCIE_DBI_EINJ_ENABWE_WEG 0x4C02228

#define mmPCIE_DBI_EINJ0_CWC_WEG 0x4C0222C

#define mmPCIE_DBI_EINJ1_SEQNUM_WEG 0x4C02230

#define mmPCIE_DBI_EINJ2_DWWP_WEG 0x4C02234

#define mmPCIE_DBI_EINJ3_SYMBOW_WEG 0x4C02238

#define mmPCIE_DBI_EINJ4_FC_WEG 0x4C0223C

#define mmPCIE_DBI_EINJ5_SP_TWP_WEG 0x4C02240

#define mmPCIE_DBI_EINJ6_COMPAWE_POINT_H0_WEG 0x4C02244

#define mmPCIE_DBI_EINJ6_COMPAWE_POINT_H1_WEG 0x4C02248

#define mmPCIE_DBI_EINJ6_COMPAWE_POINT_H2_WEG 0x4C0224C

#define mmPCIE_DBI_EINJ6_COMPAWE_POINT_H3_WEG 0x4C02250

#define mmPCIE_DBI_EINJ6_COMPAWE_VAWUE_H0_WEG 0x4C02254

#define mmPCIE_DBI_EINJ6_COMPAWE_VAWUE_H1_WEG 0x4C02258

#define mmPCIE_DBI_EINJ6_COMPAWE_VAWUE_H2_WEG 0x4C0225C

#define mmPCIE_DBI_EINJ6_COMPAWE_VAWUE_H3_WEG 0x4C02260

#define mmPCIE_DBI_EINJ6_CHANGE_POINT_H0_WEG 0x4C02264

#define mmPCIE_DBI_EINJ6_CHANGE_POINT_H1_WEG 0x4C02268

#define mmPCIE_DBI_EINJ6_CHANGE_POINT_H2_WEG 0x4C0226C

#define mmPCIE_DBI_EINJ6_CHANGE_POINT_H3_WEG 0x4C02270

#define mmPCIE_DBI_EINJ6_CHANGE_VAWUE_H0_WEG 0x4C02274

#define mmPCIE_DBI_EINJ6_CHANGE_VAWUE_H1_WEG 0x4C02278

#define mmPCIE_DBI_EINJ6_CHANGE_VAWUE_H2_WEG 0x4C0227C

#define mmPCIE_DBI_EINJ6_CHANGE_VAWUE_H3_WEG 0x4C02280

#define mmPCIE_DBI_EINJ6_TWP_WEG 0x4C02284

#define mmPCIE_DBI_SD_CONTWOW1_WEG 0x4C02298

#define mmPCIE_DBI_SD_CONTWOW2_WEG 0x4C0229C

#define mmPCIE_DBI_SD_STATUS_W1WANE_WEG 0x4C022A8

#define mmPCIE_DBI_SD_STATUS_W1WTSSM_WEG 0x4C022AC

#define mmPCIE_DBI_SD_STATUS_PM_WEG 0x4C022B0

#define mmPCIE_DBI_SD_STATUS_W2_WEG 0x4C022B4

#define mmPCIE_DBI_SD_STATUS_W3FC_WEG 0x4C022B8

#define mmPCIE_DBI_SD_STATUS_W3_WEG 0x4C022BC

#define mmPCIE_DBI_SD_EQ_CONTWOW1_WEG 0x4C022C8

#define mmPCIE_DBI_SD_EQ_CONTWOW2_WEG 0x4C022CC

#define mmPCIE_DBI_SD_EQ_CONTWOW3_WEG 0x4C022D0

#define mmPCIE_DBI_SD_EQ_STATUS1_WEG 0x4C022D8

#define mmPCIE_DBI_SD_EQ_STATUS2_WEG 0x4C022DC

#define mmPCIE_DBI_SD_EQ_STATUS3_WEG 0x4C022E0

#define mmPCIE_DBI_DATA_WINK_FEATUWE_EXT_HDW_OFF 0x4C022F8

#define mmPCIE_DBI_DATA_WINK_FEATUWE_CAP_OFF 0x4C022FC

#define mmPCIE_DBI_DATA_WINK_FEATUWE_STATUS_OFF 0x4C02300

#define mmPCIE_DBI_ACK_WATENCY_TIMEW_OFF 0x4C02700

#define mmPCIE_DBI_VENDOW_SPEC_DWWP_OFF 0x4C02704

#define mmPCIE_DBI_POWT_FOWCE_OFF 0x4C02708

#define mmPCIE_DBI_ACK_F_ASPM_CTWW_OFF 0x4C0270C

#define mmPCIE_DBI_POWT_WINK_CTWW_OFF 0x4C02710

#define mmPCIE_DBI_WANE_SKEW_OFF 0x4C02714

#define mmPCIE_DBI_TIMEW_CTWW_MAX_FUNC_NUM_OFF 0x4C02718

#define mmPCIE_DBI_SYMBOW_TIMEW_FIWTEW_1_OFF 0x4C0271C

#define mmPCIE_DBI_FIWTEW_MASK_2_OFF 0x4C02720

#define mmPCIE_DBI_AMBA_MUW_OB_DECOMP_NP_SUB_WEQ_CTWW_OFF 0x4C02724

#define mmPCIE_DBI_PW_DEBUG0_OFF 0x4C02728

#define mmPCIE_DBI_PW_DEBUG1_OFF 0x4C0272C

#define mmPCIE_DBI_TX_P_FC_CWEDIT_STATUS_OFF 0x4C02730

#define mmPCIE_DBI_TX_NP_FC_CWEDIT_STATUS_OFF 0x4C02734

#define mmPCIE_DBI_TX_CPW_FC_CWEDIT_STATUS_OFF 0x4C02738

#define mmPCIE_DBI_QUEUE_STATUS_OFF 0x4C0273C

#define mmPCIE_DBI_VC_TX_AWBI_1_OFF 0x4C02740

#define mmPCIE_DBI_VC_TX_AWBI_2_OFF 0x4C02744

#define mmPCIE_DBI_VC0_P_WX_Q_CTWW_OFF 0x4C02748

#define mmPCIE_DBI_VC0_NP_WX_Q_CTWW_OFF 0x4C0274C

#define mmPCIE_DBI_VC0_CPW_WX_Q_CTWW_OFF 0x4C02750

#define mmPCIE_DBI_GEN2_CTWW_OFF 0x4C0280C

#define mmPCIE_DBI_PHY_STATUS_OFF 0x4C02810

#define mmPCIE_DBI_PHY_CONTWOW_OFF 0x4C02814

#define mmPCIE_DBI_TWGT_MAP_CTWW_OFF 0x4C0281C

#define mmPCIE_DBI_CWOCK_GATING_CTWW_OFF 0x4C0288C

#define mmPCIE_DBI_GEN3_WEWATED_OFF 0x4C02890

#define mmPCIE_DBI_GEN3_EQ_CONTWOW_OFF 0x4C028A8

#define mmPCIE_DBI_GEN3_EQ_FB_MODE_DIW_CHANGE_OFF 0x4C028AC

#define mmPCIE_DBI_OWDEW_WUWE_CTWW_OFF 0x4C028B4

#define mmPCIE_DBI_PIPE_WOOPBACK_CONTWOW_OFF 0x4C028B8

#define mmPCIE_DBI_MISC_CONTWOW_1_OFF 0x4C028BC

#define mmPCIE_DBI_MUWTI_WANE_CONTWOW_OFF 0x4C028C0

#define mmPCIE_DBI_PHY_INTEWOP_CTWW_OFF 0x4C028C4

#define mmPCIE_DBI_TWGT_CPW_WUT_DEWETE_ENTWY_OFF 0x4C028C8

#define mmPCIE_DBI_WINK_FWUSH_CONTWOW_OFF 0x4C028CC

#define mmPCIE_DBI_AMBA_EWWOW_WESPONSE_DEFAUWT_OFF 0x4C028D0

#define mmPCIE_DBI_AMBA_WINK_TIMEOUT_OFF 0x4C028D4

#define mmPCIE_DBI_AMBA_OWDEWING_CTWW_OFF 0x4C028D8

#define mmPCIE_DBI_COHEWENCY_CONTWOW_1_OFF 0x4C028E0

#define mmPCIE_DBI_COHEWENCY_CONTWOW_2_OFF 0x4C028E4

#define mmPCIE_DBI_COHEWENCY_CONTWOW_3_OFF 0x4C028E8

#define mmPCIE_DBI_AXI_MSTW_MSG_ADDW_WOW_OFF 0x4C028F0

#define mmPCIE_DBI_AXI_MSTW_MSG_ADDW_HIGH_OFF 0x4C028F4

#define mmPCIE_DBI_PCIE_VEWSION_NUMBEW_OFF 0x4C028F8

#define mmPCIE_DBI_PCIE_VEWSION_TYPE_OFF 0x4C028FC

#define mmPCIE_DBI_MSIX_ADDWESS_MATCH_WOW_OFF 0x4C02940

#define mmPCIE_DBI_MSIX_ADDWESS_MATCH_HIGH_OFF 0x4C02944

#define mmPCIE_DBI_MSIX_DOOWBEWW_OFF 0x4C02948

#define mmPCIE_DBI_MSIX_WAM_CTWW_OFF 0x4C0294C

#define mmPCIE_DBI_PW_WTW_WATENCY_OFF 0x4C02B30

#define mmPCIE_DBI_AUX_CWK_FWEQ_OFF 0x4C02B40

#define mmPCIE_DBI_POWEWDOWN_CTWW_STATUS_OFF 0x4C02B48

#define mmPCIE_DBI_PHY_VIEWPOWT_CTWSTS_OFF 0x4C02B70

#define mmPCIE_DBI_PHY_VIEWPOWT_DATA_OFF 0x4C02B74

#define mmPCIE_DBI_GEN4_WANE_MAWGINING_1_OFF 0x4C02B80

#define mmPCIE_DBI_GEN4_WANE_MAWGINING_2_OFF 0x4C02B84

#define mmPCIE_DBI_PIPE_WEWATED_OFF 0x4C02B90

#define mmPCIE_DBI_WX_SEWIAWIZATION_Q_CTWW_OFF 0x4C02C00

#endif /* ASIC_WEG_PCIE_DBI_WEGS_H_ */
