module top;

	wire a,b,f;
	
	evl_output sim_out(a,b,f);
	
	evl_one(b);
	evl_zero(a);
	
	xor (f,a,b);
	

endmodule