\babel@toc {spanish}{}
\thispagestyle {plain}
\contentsline {figure}{\numberline {1}{\ignorespaces Vista de las pistas de la cara delantera de la PCB tras el proceso de insolado}}{4}{figure.caption.4}% 
\contentsline {figure}{\numberline {2}{\ignorespaces Configuraci\IeC {\'o}n de la frecuencia del sistema}}{5}{figure.caption.5}% 
\contentsline {figure}{\numberline {3}{\ignorespaces Configuraci\IeC {\'o}n de la frecuencia del sistema}}{5}{figure.caption.6}% 
\contentsline {figure}{\numberline {4}{\ignorespaces Configuraci\IeC {\'o}n de timer3 cada 500ms}}{5}{figure.caption.7}% 
\contentsline {figure}{\numberline {5}{\ignorespaces Configuraci\IeC {\'o}n de timer3 cada 500ms}}{6}{figure.caption.8}% 
\contentsline {figure}{\numberline {6}{\ignorespaces Configuraci\IeC {\'o}n del JTAG para el uso del STLINK-V2}}{6}{figure.caption.9}% 
