# All-of-SystemVerilog

みんなのSystemVerilog

今日(2020年1月17日)20時過ぎにちょこっと思い付いたのでgithubにアカウントを作り、このrepoを立ち上げました。

このrepoの目的は、SystemVerilogのコードをガンガン溜め込むことです。
非常に簡単な論理回路(and, or, nand, nor, not, Flipflopなど)やメモリから状態遷移マシン、Bus Functional
ModelなどSystemVerilogで書かれていれば何でもOKです。設計用の記述だけでなく、検証用こ記述でもOKです。

SystemVerilogが利用できるシミュレータ +
- iverilog
- verilator
- Xilinx Simulator
- Intel FPGA用ModelSim

お高いSimulator +
- Synopsys VCS
- Cadence ISU
- Mentor Graphics Questa

また、EDA Playgroud に登録すると、いろいろなSimulatorが利用できます。


