<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1670121329" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/barrel_shifter_lr_8b.dcp">
  <File Type="PA-TCL" Name="floating_greater_synth.tcl"/>
  <File Type="REPORTS-TCL" Name="floating_greater_synth_reports.tcl"/>
  <File Type="RDS-RDS" Name="floating_greater_synth.vds"/>
  <File Type="RDS-UTIL" Name="floating_greater_synth_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="floating_greater_synth_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="floating_greater_synth.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/floating_greater.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.srcs/sources_1/new/floating_greater.v"/>
        <Attr Name="ImportTime" Val="1670120563"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/floating_greater_synth.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.srcs/sources_1/new/floating_greater_synth.v"/>
        <Attr Name="ImportTime" Val="1670121327"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/BCD_incrementor_12b.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.srcs/sources_1/new/BCD_incrementor_12b.v"/>
        <Attr Name="ImportTime" Val="1670102585"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/bcd_incrementor.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.srcs/sources_1/new/bcd_incrementor.v"/>
        <Attr Name="ImportTime" Val="1670106822"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA-Intro/FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.sim/seven_seg.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.sim/seven_seg.v"/>
        <Attr Name="ImportTime" Val="1669999231"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA-Intro/Synthesized_Starter_Code/Synthesized_Starter_Code.srcs/sources_1/new/seven_seg_mux.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../Synthesized_Starter_Code/Synthesized_Starter_Code.srcs/sources_1/new/seven_seg_mux.v"/>
        <Attr Name="ImportTime" Val="1670107863"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/BCD_incrementor_synth.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.srcs/sources_1/new/BCD_incrementor_synth.v"/>
        <Attr Name="ImportTime" Val="1670110885"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/dual_priority_encoder_12b.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.srcs/sources_1/new/dual_priority_encoder_12b.v"/>
        <Attr Name="ImportTime" Val="1670047003"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/priority_encoder_12b.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.srcs/sources_1/new/priority_encoder_12b.v"/>
        <Attr Name="ImportTime" Val="1670046490"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/dual_priority_encoder_synth.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.srcs/sources_1/new/dual_priority_encoder_synth.v"/>
        <Attr Name="ImportTime" Val="1670106668"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/barrel_shifter_r_8b.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.srcs/sources_1/new/barrel_shifter_r_8b.v"/>
        <Attr Name="ImportTime" Val="1670030623"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/barrel_shifter_lr_8b_synth.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.srcs/sources_1/new/barrel_shifter_lr_8b_synth.v"/>
        <Attr Name="ImportTime" Val="1670111535"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/barrel_shifter_lr_8b.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.srcs/sources_1/new/barrel_shifter_lr_8b.v"/>
        <Attr Name="ImportTime" Val="1670022035"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA-Intro/FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.sim/seven_seg_synth.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.sim/seven_seg_synth.v"/>
        <Attr Name="ImportTime" Val="1670013816"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="floating_greater_synth"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/Basys3_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Starter Code/Starter Code.srcs/constrs_1/new/Basys3_Master.xdc"/>
        <Attr Name="ImportTime" Val="1668925309"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/barrel_shifter_lr_8b.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../FPGA_Prototyping_Exercises/FPGA_Prototyping_Exercises.srcs/utils_1/imports/synth_1/barrel_shifter_lr_8b.dcp"/>
        <Attr Name="ImportTime" Val="1670121329"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
