/* SPDX-License-Identifier: GPL-2.0
 *
 * Copyright 2020-2024 HabanaLabs, Ltd.
 * Copyright (C) 2023-2024, Intel Corporation.
 * All Rights Reserved.
 *
 */

/************************************
 ** This is an auto-generated file **
 **       DO NOT EDIT BELOW        **
 ************************************/

#ifndef ASIC_REG_PRT0_MAC_CORE_MASKS_H_
#define ASIC_REG_PRT0_MAC_CORE_MASKS_H_

/*****************************************
 *   PRT0_MAC_CORE
 *   (Prototype: PRT_MAC_CORE)
 *****************************************
 */

/* PRT0_MAC_CORE_MAC_SD_CFG */
#define PRT0_MAC_CORE_MAC_SD_CFG_SD_N2_SHIFT 0
#define PRT0_MAC_CORE_MAC_SD_CFG_SD_N2_MASK 0xF
#define PRT0_MAC_CORE_MAC_SD_CFG_SD_8X_SHIFT 4
#define PRT0_MAC_CORE_MAC_SD_CFG_SD_8X_MASK 0xF0
#define PRT0_MAC_CORE_MAC_SD_CFG_SD_SW_SIGNAL_DET_OR_SHIFT 16
#define PRT0_MAC_CORE_MAC_SD_CFG_SD_SW_SIGNAL_DET_OR_MASK 0xF0000
#define PRT0_MAC_CORE_MAC_SD_CFG_SD_SW_SIGNAL_DET_AND_SHIFT 20
#define PRT0_MAC_CORE_MAC_SD_CFG_SD_SW_SIGNAL_DET_AND_MASK 0xF00000
#define PRT0_MAC_CORE_MAC_SD_CFG_SD_SW_SIGNAL_DET_OVERRIDE_SHIFT 24
#define PRT0_MAC_CORE_MAC_SD_CFG_SD_SW_SIGNAL_DET_OVERRIDE_MASK 0xF000000

/* PRT0_MAC_CORE_MAC_SD_STS */
#define PRT0_MAC_CORE_MAC_SD_STS_SD_SIG_DET_SHIFT 0
#define PRT0_MAC_CORE_MAC_SD_STS_SD_SIG_DET_MASK 0xF

/* PRT0_MAC_CORE_MAC_REC_STS0 */
#define PRT0_MAC_CORE_MAC_REC_STS0_REC_ALIGN_DONE_SHIFT 0
#define PRT0_MAC_CORE_MAC_REC_STS0_REC_ALIGN_DONE_MASK 0x3
#define PRT0_MAC_CORE_MAC_REC_STS0_REC_HIGH_BER_SHIFT 2
#define PRT0_MAC_CORE_MAC_REC_STS0_REC_HIGH_BER_MASK 0x3C
#define PRT0_MAC_CORE_MAC_REC_STS0_REC_LINK_STS_SHIFT 6
#define PRT0_MAC_CORE_MAC_REC_STS0_REC_LINK_STS_MASK 0x3C0
#define PRT0_MAC_CORE_MAC_REC_STS0_REC_AMPS_LOCK_SHIFT 10
#define PRT0_MAC_CORE_MAC_REC_STS0_REC_AMPS_LOCK_MASK 0x3FC00
#define PRT0_MAC_CORE_MAC_REC_STS0_REC_RSFEC_ALIGNED_SHIFT 18
#define PRT0_MAC_CORE_MAC_REC_STS0_REC_RSFEC_ALIGNED_MASK 0x3C0000

/* PRT0_MAC_CORE_MAC_REC_STS1 */
#define PRT0_MAC_CORE_MAC_REC_STS1_REC_BLOCK_LOCK_SHIFT 0
#define PRT0_MAC_CORE_MAC_REC_STS1_REC_BLOCK_LOCK_MASK 0xFFFFF

/* PRT0_MAC_CORE_MAC_FC_FEC_CFG */
#define PRT0_MAC_CORE_MAC_FC_FEC_CFG_FEC_ENA_SHIFT 0
#define PRT0_MAC_CORE_MAC_FC_FEC_CFG_FEC_ENA_MASK 0xF
#define PRT0_MAC_CORE_MAC_FC_FEC_CFG_FEC_ERR_ENA_SHIFT 4
#define PRT0_MAC_CORE_MAC_FC_FEC_CFG_FEC_ERR_ENA_MASK 0xF0

/* PRT0_MAC_CORE_MAC_FC_FEC_STS */
#define PRT0_MAC_CORE_MAC_FC_FEC_STS_FEC_LOCKED_SHIFT 0
#define PRT0_MAC_CORE_MAC_FC_FEC_STS_FEC_LOCKED_MASK 0xFF
#define PRT0_MAC_CORE_MAC_FC_FEC_STS_FEC_CERR_SHIFT 8
#define PRT0_MAC_CORE_MAC_FC_FEC_STS_FEC_CERR_MASK 0xFF00
#define PRT0_MAC_CORE_MAC_FC_FEC_STS_FEC_NCERR_SHIFT 16
#define PRT0_MAC_CORE_MAC_FC_FEC_STS_FEC_NCERR_MASK 0xFF0000

/* PRT0_MAC_CORE_MAC_FEC91_CFG */
#define PRT0_MAC_CORE_MAC_FEC91_CFG_FEC91_ENA_IN_SHIFT 0
#define PRT0_MAC_CORE_MAC_FEC91_CFG_FEC91_ENA_IN_MASK 0xF
#define PRT0_MAC_CORE_MAC_FEC91_CFG_FEC91_KP_MODE_IN_SHIFT 4
#define PRT0_MAC_CORE_MAC_FEC91_CFG_FEC91_KP_MODE_IN_MASK 0xF0
#define PRT0_MAC_CORE_MAC_FEC91_CFG_FEC91_1LANE_IN0_SHIFT 9
#define PRT0_MAC_CORE_MAC_FEC91_CFG_FEC91_1LANE_IN0_MASK 0x200
#define PRT0_MAC_CORE_MAC_FEC91_CFG_FEC91_1LANE_IN2_SHIFT 10
#define PRT0_MAC_CORE_MAC_FEC91_CFG_FEC91_1LANE_IN2_MASK 0x400

/* PRT0_MAC_CORE_MAC_PCS_CFG */
#define PRT0_MAC_CORE_MAC_PCS_CFG_PCS_FAST_LLANE_MODE_SHIFT 0
#define PRT0_MAC_CORE_MAC_PCS_CFG_PCS_FAST_LLANE_MODE_MASK 0xF
#define PRT0_MAC_CORE_MAC_PCS_CFG_PCS_RXLAUI_ENA_IN0_SHIFT 4
#define PRT0_MAC_CORE_MAC_PCS_CFG_PCS_RXLAUI_ENA_IN0_MASK 0x10
#define PRT0_MAC_CORE_MAC_PCS_CFG_PCS_RXLAUI_ENA_IN2_SHIFT 5
#define PRT0_MAC_CORE_MAC_PCS_CFG_PCS_RXLAUI_ENA_IN2_MASK 0x20
#define PRT0_MAC_CORE_MAC_PCS_CFG_PCS_PCS100_ENA_IN0_SHIFT 6
#define PRT0_MAC_CORE_MAC_PCS_CFG_PCS_PCS100_ENA_IN0_MASK 0x40
#define PRT0_MAC_CORE_MAC_PCS_CFG_PCS_PCS100_ENA_IN2_SHIFT 7
#define PRT0_MAC_CORE_MAC_PCS_CFG_PCS_PCS100_ENA_IN2_MASK 0x80
#define PRT0_MAC_CORE_MAC_PCS_CFG_PCS_MODE40_ENA_IN_SHIFT 8
#define PRT0_MAC_CORE_MAC_PCS_CFG_PCS_MODE40_ENA_IN_MASK 0x100

/* PRT0_MAC_CORE_MAC_GNRL_STS */
#define PRT0_MAC_CORE_MAC_GNRL_STS_TX_OVR_ERR_SHIFT 0
#define PRT0_MAC_CORE_MAC_GNRL_STS_TX_OVR_ERR_MASK 0x1
#define PRT0_MAC_CORE_MAC_GNRL_STS_TX_UNDERFLOW_SHIFT 1
#define PRT0_MAC_CORE_MAC_GNRL_STS_TX_UNDERFLOW_MASK 0x2
#define PRT0_MAC_CORE_MAC_GNRL_STS_LOC_FAULT_SHIFT 2
#define PRT0_MAC_CORE_MAC_GNRL_STS_LOC_FAULT_MASK 0x4
#define PRT0_MAC_CORE_MAC_GNRL_STS_REM_FAULT_SHIFT 3
#define PRT0_MAC_CORE_MAC_GNRL_STS_REM_FAULT_MASK 0x8
#define PRT0_MAC_CORE_MAC_GNRL_STS_LI_FAULT_SHIFT 4
#define PRT0_MAC_CORE_MAC_GNRL_STS_LI_FAULT_MASK 0x10

/* PRT0_MAC_CORE_MAC_XOFF_CFG */
#define PRT0_MAC_CORE_MAC_XOFF_CFG_MAC_SW_XOFF_GEN_OR_SHIFT 0
#define PRT0_MAC_CORE_MAC_XOFF_CFG_MAC_SW_XOFF_GEN_OR_MASK 0xFF
#define PRT0_MAC_CORE_MAC_XOFF_CFG_MAC_SW_XOFF_GEN_AND_SHIFT 8
#define PRT0_MAC_CORE_MAC_XOFF_CFG_MAC_SW_XOFF_GEN_AND_MASK 0xFF00
#define PRT0_MAC_CORE_MAC_XOFF_CFG_MAC_SW_XOFF_GEN_OVERRIDE_SHIFT 16
#define PRT0_MAC_CORE_MAC_XOFF_CFG_MAC_SW_XOFF_GEN_OVERRIDE_MASK 0xFF0000

/* PRT0_MAC_CORE_MAC_PAUSE_CFG */
#define PRT0_MAC_CORE_MAC_PAUSE_CFG_MAC_SW_PAUSE_ON_OR_SHIFT 0
#define PRT0_MAC_CORE_MAC_PAUSE_CFG_MAC_SW_PAUSE_ON_OR_MASK 0xFF
#define PRT0_MAC_CORE_MAC_PAUSE_CFG_MAC_SW_PAUSE_ON_AND_SHIFT 8
#define PRT0_MAC_CORE_MAC_PAUSE_CFG_MAC_SW_PAUSE_ON_AND_MASK 0xFF00
#define PRT0_MAC_CORE_MAC_PAUSE_CFG_MAC_SW_PAUSE_ON_OVERRIDE_SHIFT 16
#define PRT0_MAC_CORE_MAC_PAUSE_CFG_MAC_SW_PAUSE_ON_OVERRIDE_MASK 0xFF0000

/* PRT0_MAC_CORE_MAC_RST_CFG */
#define PRT0_MAC_CORE_MAC_RST_CFG_SD_RX_SW_RST_N_SHIFT 0
#define PRT0_MAC_CORE_MAC_RST_CFG_SD_RX_SW_RST_N_MASK 0xF
#define PRT0_MAC_CORE_MAC_RST_CFG_SD_TX_SW_RST_N_SHIFT 4
#define PRT0_MAC_CORE_MAC_RST_CFG_SD_TX_SW_RST_N_MASK 0xF0
#define PRT0_MAC_CORE_MAC_RST_CFG_MAC_PRT_SW_RST_N_SHIFT 8
#define PRT0_MAC_CORE_MAC_RST_CFG_MAC_PRT_SW_RST_N_MASK 0x100
#define PRT0_MAC_CORE_MAC_RST_CFG_MAC_REF_SW_RST_N_SHIFT 9
#define PRT0_MAC_CORE_MAC_RST_CFG_MAC_REF_SW_RST_N_MASK 0x200
#define PRT0_MAC_CORE_MAC_RST_CFG_MAC_REG_SW_RST_N_SHIFT 10
#define PRT0_MAC_CORE_MAC_RST_CFG_MAC_REG_SW_RST_N_MASK 0x400

/* PRT0_MAC_CORE_MAC_TS */
#define PRT0_MAC_CORE_MAC_TS_PRESCALE_SHIFT 0
#define PRT0_MAC_CORE_MAC_TS_PRESCALE_MASK 0xFFFFFFFF

#endif /* ASIC_REG_PRT0_MAC_CORE_MASKS_H_ */
