--- counter_from_uhdm.il	2025-08-16 22:50:00.015450272 -0700
+++ counter_from_verilog.il	2025-08-16 22:50:00.207450627 -0700
@@ -1,11 +1,12 @@
 # Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
 autoidx 15
-attribute \top 1
 attribute \dynports 1
+attribute \top 1
 attribute \src "dut.sv:2.1-27.10"
 module \counter
   parameter \WIDTH 8
-  wire $auto$rtlil.cc:3011:Eq$4
+  attribute \src "dut.sv:24.21-24.43"
+  wire $eq$dut.sv:24$5_Y
   attribute \src "dut.sv:5.18-5.21"
   wire input 1 \clk
   attribute \src "dut.sv:8.30-8.35"
@@ -18,17 +19,8 @@
   wire output 5 \overflow
   attribute \src "dut.sv:6.18-6.23"
   wire input 2 \rst_n
-  cell $and $auto$expression.cpp:284:import_operation$5
-    parameter \A_SIGNED 0
-    parameter \A_WIDTH 1
-    parameter \B_SIGNED 0
-    parameter \B_WIDTH 1
-    parameter \Y_WIDTH 1
-    connect \A $auto$rtlil.cc:3011:Eq$4
-    connect \B \enable
-    connect \Y \overflow
-  end
-  cell $add $auto$expression.cpp:308:import_operation$1
+  attribute \src "dut.sv:23.22-23.34"
+  cell $add $add$dut.sv:23$4
     parameter \A_SIGNED 0
     parameter \A_WIDTH 8
     parameter \B_SIGNED 0
@@ -38,17 +30,6 @@
     connect \B 1'1
     connect \Y \count_next
   end
-  cell $eq $auto$expression.cpp:320:import_operation$3
-    parameter \A_SIGNED 0
-    parameter \A_WIDTH 8
-    parameter \B_SIGNED 0
-    parameter \B_WIDTH 8
-    parameter \Y_WIDTH 1
-    connect \A \count
-    connect \B 8'11111111
-    connect \Y $auto$rtlil.cc:3011:Eq$4
-  end
-  attribute \"has_async_reset" 1
   attribute \always_ff 1
   attribute \src "dut.sv:14.5-20.8"
   cell $adffe $auto$ff.cc:266:slice$14
@@ -63,4 +44,26 @@
     connect \EN \enable
     connect \Q \count
   end
+  attribute \src "dut.sv:24.21-24.43"
+  cell $eq $eq$dut.sv:24$5
+    parameter \A_SIGNED 0
+    parameter \A_WIDTH 8
+    parameter \B_SIGNED 0
+    parameter \B_WIDTH 8
+    parameter \Y_WIDTH 1
+    connect \A \count
+    connect \B 8'11111111
+    connect \Y $eq$dut.sv:24$5_Y
+  end
+  attribute \src "dut.sv:24.20-24.54"
+  cell $logic_and $logic_and$dut.sv:24$6
+    parameter \A_SIGNED 0
+    parameter \A_WIDTH 1
+    parameter \B_SIGNED 0
+    parameter \B_WIDTH 1
+    parameter \Y_WIDTH 1
+    connect \A $eq$dut.sv:24$5_Y
+    connect \B \enable
+    connect \Y \overflow
+  end
 end
