**Verilog implementation**

```verilog
// 8