# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 17
attribute \top 1
attribute \src "dut.sv:9.1-19.10"
attribute \keep 1
module \top
  attribute \src "dut.sv:11.26-11.35"
  attribute \keep 1
  attribute \wiretype "\\uint8_t"
  attribute \init 8'10101010
  wire width 8 \a
  attribute \src "dut.sv:12.26-12.42"
  attribute \keep 1
  attribute \wiretype "\\pkg::enum8_t"
  attribute \enum_type "$enum0"
  attribute \enum_value_10111011 "\\bb"
  attribute \enum_value_11001100 "\\cc"
  attribute \init 8'10111011
  wire width 8 \b_enum
  attribute \src "dut.sv:14.21-14.31"
  wire $eq$dut.sv:14$2_Y
  attribute \src "dut.sv:15.21-15.36"
  wire $eq$dut.sv:15$7_Y
  attribute \src "dut.sv:14.21-14.31"
  cell $eq $eq$dut.sv:14$3
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \a
    connect \B 8'10101010
    connect \Y $eq$dut.sv:14$2_Y
  end
  attribute \src "dut.sv:14.14-14.33"
  cell $check $auto$process.cpp:51:import_immediate_assert$5
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:14$2_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:15.21-15.36"
  cell $eq $eq$dut.sv:15$8
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A \b_enum
    connect \B 8'10111011
    connect \Y $eq$dut.sv:15$7_Y
  end
  attribute \src "dut.sv:15.14-15.38"
  cell $check $auto$process.cpp:51:import_immediate_assert$10
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A $eq$dut.sv:15$7_Y
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
  attribute \src "dut.sv:17.14-17.50"
  cell $check $auto$process.cpp:51:import_immediate_assert$16
    parameter \ARGS_WIDTH 0
    parameter \FLAVOR "assert"
    parameter \FORMAT ""
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \TRG_ENABLE 0
    parameter \TRG_POLARITY 0'x
    parameter \TRG_WIDTH 0
    connect \A 1'1
    connect \ARGS { }
    connect \EN 1'1
    connect \TRG { }
  end
end
