ENTITY gal1 IS
    PORT (
	clk : in std_logic  ; 
	clr : in std_logic  ; 
	ini : in std_logic  ; 
	d : in std_logic_vector (5 downto 0) ; 
	ec : inout std_logic  ; 
	eb : inout std_logic  ; 
	lb : inout std_logic  ; 
	a : inout std_logic_vector (5 downto 0)
    ) ;
END gal1 ;
