version 3
E:/Programs/VHDL/Tutorial 7/Q1/Q1_VHDL.vhd
Q1_VHDL
VHDL
VHDL
Q1_TBW.xwv
Clocked
-
-
300000000
ns
GSR:false
PRLD:false
100000000
CLOCK_LIST_BEGIN
CLK
20000000
20000000
0
0
0
DUAL
CLOCK_LIST_END
SIGNAL_LIST_BEGIN
A
CLK
S0
CLK
S1
CLK
X
CLK
Y
CLK
SIGNAL_LIST_END
SIGNALS_NOT_ON_DISPLAY
S0_DIFF
S1_DIFF
X_DIFF
Y_DIFF
SIGNALS_NOT_ON_DISPLAY_END
MARKER_LIST_BEGIN
MARKER_LIST_END
MEASURE_LIST_BEGIN
MEASURE_LIST_END
SIGNAL_ORDER_BEGIN
CLK
A
S1
S0
X
Y
SIGNAL_ORDER_END
-X-X-X-

