## 缺陷仿真

[[李再一]]、 [[姜松廷]]

2023-05-17
14:00 ~ 14:30 

---
##  报告提纲

- 缺陷的分类和成因
- 缺陷的物理效应
- 仿真实现

---
## 缺陷的分类
- 维度
	- 0维：点缺陷——空位，间隙
	- 1维：刃型位错
	- 2维：堆垛层错，表面纹理
	- 3维：微管、胡萝卜
- 位置
	- 体缺陷
	- 表面缺陷
---
更多关于SiC中缺陷的种类和表征技术：
https://ihepbox.ihep.ac.cn/ihepbox/index.php/s/pcGFjS2gYML1T7z

---
- Vacancy and interstitial
![point_defect_types.png|525](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/point_defect_types.png)

---
SICAR2的表面

![sicar2_1.jpg|525](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/sicar2_1.jpg)

---
SICAR1的表面

![sicar1_2_br3_cut1.jpg|525](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/sicar1_2_br3_cut1.jpg)


---

## 缺陷的成因

- 工艺
	- 材料生长
	- 离子注入
- 辐照损伤
	- 非电离能损(Non-Ionizing Energy Loss, NIEL) 
---


----
- 模拟硅的辐照损伤
![NIEL_simulation.png](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/NIEL_simulation.png)


---
## 缺陷的物理效应（点缺陷）
- 带电缺陷
	- 影响耗尽电压，电场分布 (-->碰撞电离过程)
- 深能级缺陷
	-  俘获载流子[[REP 2.7]]，复合中心
- 隧穿效应[[REP 2.5]]
	- 漏电流水平，击穿电压（？）
- 改变禁带宽度[[REP 2.6]]

---
## 带电缺陷
- 4H-SiC中一种重要的点缺陷是$V_C$ (Carbon Vacancy),对应$Z_{1/2}$和$EH_{6/7}$两种深能级缺陷[[2022-10-31-JC145]]
- $V_C$中包含了双受主、受主、双施主、施主能级[[2023-02-13-JC155]]
- 耗尽的情况下，1个Acceptor带1个负电荷，1个Donor带一个正电荷
---
以$EH_{6/7}$为例：
- $EH_{6/7}$对应双施主、施主能级
- N型掺杂对应施主能级
- 在模拟C-V曲线的过程中，$EH_{6/7}$缺陷可以部分等效为N型掺杂
- 也许可以解释辐照后有效掺杂浓度增加、耗尽电压逐渐增大的现象[[2023-02-13-TRACK]]
- 需要建立辐照后$N_{eff}$的模型加入仿真
---
- 此外，由于改变了电场，模拟MIPs粒子响应时，会影响电子和空穴的漂移情况 
- 漂移速度$v_{p,n} = \mu_{p,n}(T,N_{eff},E) E$
- 电流$I_q(t)dt=q \vec v_q\nabla U_wdt=q\frac{d \vec x_q}{dt}\frac{dU_w}{d \vec x_q}dt=qdU_w(\vec x_q(t))$
---
## 深能级缺陷
- 一种深能级缺陷会对应一个缺陷能级
- 深能级缺陷能够俘获(trap)自由载流子,经过一定俘获时间后释放出来
- 载流子寿命$\tau_{n,p}\approx\frac{1}{N_tr_{n,p}}$,$r_{n,p}=\sigma_{n,p}v_T$
---
- 深能级缺陷可以形成产生-复合中心，影响自由载流子浓度

![recombination_process.png|475](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/recombination_process.png)
---

- Shockley-Read-Hall,SRH理论认为，净复合率$R_{SRH}=\frac{np-n_i^2}{\tau_p(F)[n+n_i exp(\frac{E_t-E_i}{kT})]+\tau_n(F)[p+n_i exp(\frac{E_i-E_t}{kT})]}$
- Si的禁带宽度为1.12eV,$n_i=9.65\times 10^9 cm^{-3}$
- 4H-SiC禁带宽度为3.27eV,$n_i=5\times 10^{-9} cm^{-3}$
---
- 缺陷对SRH复合的影响：有影响，但解释不了实验数据[[2023-02-13-TRACK]]

 ![Defect-EH67-Nt.jpg|375](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/Defect-EH67-Nt.jpg)

---
MIPS粒子响应：
- 被俘获的载流子无法贡献到信号上升沿，降低探测器的时间分辨
- 降低电荷收集效率
---
## 隧穿效应
- 被俘获在陷阱中的电子可以通过隧穿的形式发射到导带
- 价带中的电子也有可能隧穿到导带
- 利用隧穿效应数学形式进行的电流仿真，与实验数据趋势最为接近【尤其是听了丁先生的报告之后】
---
![tunneling.png](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/tunneling.png)


---
- 缺陷能级引起的隧穿可以等效为载流子复合率
- $R_{trap}(x)=(1+\Gamma(x))R_{SRH}(x)$ 
-  其中$\Gamma=2\sqrt{3\pi}\frac{|F|}{F_{\Gamma}}exp(F/F_{\Gamma})^2$
- 得到如下结果：

![field enhanced srh 230515.png|450](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/field%20enhanced%20srh%20230515.png)

---
- 对比未加入隧穿效应：

![pin_iv_srh.png|450](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/pin_iv_srh.png)

---
## 禁带变窄(Band gap narrowing)
- 在碳化硅中，高掺杂会引起价带顶和导带底位置的变化，即：带隙变窄了。在数学上可以等效为本征载流子浓度的增加
- 根据[[REP 2.6]],缺陷也会带来类似的效应
- 目前在devsim中，温度300K，$n_i$是常数
- BGN后有效本征载流子浓度$n_{i,e}=n_i\cdotγ_{BGN}$ 
- 会影响复合率
---

![BGN_result.png|450](https://raser-1314796952.cos.ap-beijing.myqcloud.com/media/BGN_result.png)

---
题外话：类似地，可以用迁移率模型来代替现在的载流子迁移率常数$\mu_{n,p}$

---
## 宏观缺陷（Macro defects）
- 常见：以位错，层错为主，以及外延表面的宏观小凹坑及胡罗卜型，三角型，彗星型的表面缺陷
- 微管等缺陷会导致器件提前击穿，表面凹坑等可能会导致漏电流的增大
---

- 1结构仿真，不同的凹坑，以及胡罗卜，三角形等表面的宏观缺陷，改变局部载流子分布，以及局部电场分布
- 2能带仿真，部分存在大量位错的区域，晶格失配，改变4H-SiC的禁带宽度
- 辐照也可能会导致宏观缺陷的变化，比如，Shockley型层错，发生层错的移动和扩展。
---
- 在做缺陷仿真前，需要先调研好这种缺陷是否确定会在4H-SiC中出现
- 明确缺陷引起的物理效应，必须能够真实发生
- 给出确定的数学形式，添加到方程中求解
- 添加缺陷模型的方法：在raser/Physics.py中定义自己的模型，然后添加到泊松方程/电流连续性方程中 
