# FIR滤波器实现

## 项目说明
本项目实现了一个可配置的FIR（有限脉冲响应）滤波器，采用HLS（High-Level Synthesis）技术在FPGA上实现。

## 功能特点
1. 支持11抽头FIR滤波器
2. 使用定点数运算（16位，8位整数部分）
3. 采用流式接口进行数据传输
4. 支持可配置的滤波器系数

## 实现细节
1. 数据类型：使用ap_fixed<16,8>实现定点数运算
2. 接口设计：采用hls::stream实现流式数据传输
3. 优化技术：
   - 使用ARRAY_PARTITION实现并行访问
   - 通过PIPELINE指令提高吞吐量
   - 使用UNROLL指令展开循环

## 使用方法
1. 初始化系数数组
2. 通过流式接口输入数据
3. 从输出流获取滤波后的结果

## 性能特点
- 实现II=1的流水线设计
- 支持连续数据处理
- 低延迟响应

## 应用场景
- 数字信号处理
- 音频滤波
- 图像处理前端
