今天准备看看F3 数字逻辑电路基础，在上一次报名时，我已经阅读过了如何科学的提问，并且在报名前，我已经安装并学习了Logisim的使用。
那就开始~
## 常用的门
这里注意到一个有趣的现象，当你在输入1时，你是无法通过一级输出1的，这个原因大概是高电平无法打开PMOS，一次不可能驱动为高，因此与非门和或非门才是一级的基础门，后面可以好好看看拉扎维的门电路论文学习下有没有更简单的方式实现与门。
如上所属，正常使用的MOS是自带取反属性的，同时并联表示并集，串联表示交集，由此组合了与非门和或非门，因此可以认为与非门和或非门是可以扩展输入的。
或门：或非门级联一个非门；
异或门：4+6+4
![[Pasted image 20250901213528.png]]
异或门的定制电路想法是通过A选通B和/B；
同或门：同样4+6+4
![[Pasted image 20250901214653.png]]
沿用异或门的思路，全定制电路只需要将两个开关管交换，使A选通B，/A选通/B。
跳过二进制、十六进制；
2-4译码器：
![[Pasted image 20250901220012.png]]
使用两个2-4译码器组合一个3-8译码器：
这个没想明白，正常思路是使用一个2-4译码器将S1S0分出四个，再通过AND 选S2和/S2，这样的话两个译码器就没有必要？
那么我认为两个输入都需要包含不重复的一些信息，以下是我做的尝试：
假设固定有一位输入检测S0，这是不可能的，因为另一个信号无法分辨出两位，那么为了保佑足够信息，只能通过XOR或XNOR进行组合：
又有一个想法，如果想要将两个2-4译码器的共8个输出作为3-8译码器输出，这是不可能的！因为2-4译码器总有一个输出是1，因此8个输出中总有两个1，永远需要在进行一次二选一，这是不合理的！除非2-4编码器拥有使能位。先放下吧。
![[Pasted image 20250901231512.png]]

七段码译码器
![[Pasted image 20250901232310.png]]
从左到右从上到下

|     | 1   | 2   | 3   | 4   | 5   | 6   | 7   |
| --- | --- | --- | --- | --- | --- | --- | --- |
| 0   | 0   | 1   | 1   | 1   | 1   | 1   | 1   |
| 1   | 0   | 0   | 0   | 1   | 0   | 0   | 1   |
| 2   | 1   | 0   | 1   | 1   | 1   | 1   | 0   |
| 3   | 1   | 0   | 1   | 1   | 0   | 1   | 1   |
| 4   | 1   | 1   | 0   | 1   | 0   | 0   | 1   |
| 5   | 1   | 1   | 1   | 0   | 0   | 1   | 1   |
| 6   | 1   | 1   | 1   | 0   | 1   | 1   | 1   |
| 7   | 0   | 0   | 1   | 1   | 0   | 0   | 1   |
| 8   | 1   | 1   | 1   | 1   | 1   | 1   | 1   |
| 9   | 1   | 1   | 1   | 1   | 0   | 1   | 1   |
| A   | 1   | 1   | 1   | 1   | 1   | 0   | 1   |
| b   | 1   | 1   | 0   | 0   | 1   | 1   | 1   |
| C   | 0   | 1   | 1   | 0   | 1   | 1   | 0   |
| d   | 1   | 0   | 0   | 1   | 1   | 1   | 1   |
| E   | 1   | 1   | 1   | 0   | 1   | 1   | 0   |
| F   | 1   | 1   | 1   | 0   | 1   | 0   | 0   |
![[Pasted image 20250901234556.png]]
由于每一列1比0多，用或非门连线更少。
今天先这样吧。
Logisim在wayland下bug有点多……做起来太麻烦了。