Fitter Plan Stage Report for altera_eth_top
Wed Mar  8 12:43:52 2023
Quartus Prime Version 18.1.0 Build 222 09/21/2018 SJ Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Device Options
  3. Operating Settings and Conditions
  4. Pin-Out File
  5. Input Pins
  6. Output Pins
  7. I/O Bank Usage
  8. All Package Pins
  9. PLL Usage Summary
 10. I/O Assignment Warnings
 11. HSSI Receiver Channel
 12. HSSI Transmitter Channel
 13. HSSI Transmitter PLL
 14. Control Signals
 15. Global & Other Fast Signals Summary
 16. Global & Other Fast Signals Details
 17. Plan Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Configuration clock source                                       ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[7..1]                                                       ; Unreserved                  ;
; Data[0]                                                          ; As input tri-stated         ;
; Data[31..16]                                                     ; Unreserved                  ;
; Data[15..8]                                                      ; Unreserved                  ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; -40 °C ;
; High Junction Temperature ; 100 °C ;
+---------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/gitwork/LL10G_Cyclone10GX_1/altera_eth_top.pin.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------------------+--------------+---------------------------+----------------------+-----------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard             ; Termination  ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------------------+--------------+---------------------------+----------------------+-----------+
; arduino_scl          ; J3    ; 3B       ; 102          ; 38           ; 46           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                    ; Off          ; --                        ; User                 ; no        ;
; arduino_sda          ; H2    ; 3B       ; 102          ; 37           ; 46           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                    ; Off          ; --                        ; User                 ; no        ;
; clk_125              ; AB16  ; 2A       ; 38           ; 16           ; 31           ; 2641                  ; 0                  ; yes    ; no             ; no       ; Off          ; LVDS                     ; Differential ; --                        ; User                 ; no        ;
; clk_125(n)           ; AA16  ; 2A       ; 38           ; 17           ; 31           ; 0                     ; 0                  ; yes    ; no             ; no       ; Off          ; LVDS                     ; Differential ; --                        ; User                 ; no        ;
; fmc_in[0]            ; L1    ; 3B       ; 102          ; 35           ; 31           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                    ; Off          ; --                        ; User                 ; no        ;
; fmc_in[1]            ; K1    ; 3B       ; 102          ; 36           ; 31           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                    ; Off          ; --                        ; User                 ; no        ;
; fmc_in[2]            ; N2    ; 3B       ; 102          ; 39           ; 46           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                    ; Off          ; --                        ; User                 ; no        ;
; fmc_in[3]            ; N3    ; 3B       ; 102          ; 40           ; 46           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                    ; Off          ; --                        ; User                 ; no        ;
; fmc_in[4]            ; U3    ; 3B       ; 102          ; 43           ; 16           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                    ; Off          ; --                        ; User                 ; no        ;
; fmc_in[5]            ; U4    ; 3B       ; 102          ; 44           ; 16           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                    ; Off          ; --                        ; User                 ; no        ;
; fmc_in[6]            ; Y1    ; 3A       ; 102          ; 8            ; 61           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                    ; Off          ; --                        ; User                 ; no        ;
; fmc_in[7]            ; Y2    ; 3A       ; 102          ; 9            ; 61           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                    ; Off          ; --                        ; User                 ; no        ;
; refclk_10g           ; N24   ; 1D       ; 0            ; 40           ; 107          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                     ; tristate_off ; --                        ; User                 ; no        ;
; refclk_10g(n)        ; N23   ; 1D       ; 0            ; 40           ; 105          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                     ; tristate_off ; --                        ; User                 ; no        ;
; reset_n              ; AE4   ; 3A       ; 102          ; 14           ; 16           ; 37                    ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                    ; Off          ; --                        ; User                 ; no        ;
; rx_serial_data[0]    ; F26   ; 1D       ; 0            ; 38           ; 111          ; 3                     ; 0                  ; no     ; no             ; no       ; Off          ; Current Mode Logic (CML) ; r_r1         ; --                        ; User                 ; no        ;
; rx_serial_data[0](n) ; F25   ; 1D       ; 0            ; 38           ; 109          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; Current Mode Logic (CML) ; r_r1         ; --                        ; User                 ; no        ;
; rx_serial_data[1]    ; H26   ; 1D       ; 0            ; 37           ; 111          ; 3                     ; 0                  ; no     ; no             ; no       ; Off          ; Current Mode Logic (CML) ; r_r1         ; --                        ; User                 ; no        ;
; rx_serial_data[1](n) ; H25   ; 1D       ; 0            ; 37           ; 109          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; Current Mode Logic (CML) ; r_r1         ; --                        ; User                 ; no        ;
; sfp_int_0            ; E23   ; 2L       ; 38           ; 96           ; 46           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                    ; Off          ; --                        ; User                 ; no        ;
; sfp_int_1            ; D23   ; 2L       ; 38           ; 95           ; 46           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                    ; Off          ; --                        ; User                 ; no        ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; channel_ready_n[0]   ; AC6   ; 3A       ; 102          ; 12           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                       ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; channel_ready_n[1]   ; AC7   ; 3A       ; 102          ; 13           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                       ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_heartbeat        ; AF6   ; 3A       ; 102          ; 10           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                       ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_other            ; AE6   ; 3A       ; 102          ; 11           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                       ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sfp_scl_0            ; E21   ; 2L       ; 38           ; 98           ; 46           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                       ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sfp_scl_1            ; H21   ; 2L       ; 38           ; 92           ; 31           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                       ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sfp_sda_0            ; D22   ; 2L       ; 38           ; 97           ; 46           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                       ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sfp_sda_1            ; H20   ; 2L       ; 38           ; 91           ; 31           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                       ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_serial_data[0]    ; G28   ; 1D       ; 0            ; 38           ; 107          ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_serial_data[0](n) ; G27   ; 1D       ; 0            ; 38           ; 105          ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_serial_data[1]    ; J28   ; 1D       ; 0            ; 37           ; 107          ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_serial_data[1](n) ; J27   ; 1D       ; 0            ; 37           ; 105          ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O ; Default          ; OCT 100 Ohms                      ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-----------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1F       ; 0 / 0 ( -- )     ; --            ; --           ;
; 1E       ; 0 / 0 ( -- )     ; --            ; --           ;
; 1D       ; 10 / 28 ( 36 % ) ; --            ; --           ;
; 1C       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 2L       ; 6 / 48 ( 13 % )  ; 1.8V          ; --           ;
; 2K       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 2J       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 2A       ; 4 / 48 ( 8 % )   ; 1.8V          ; --           ;
; 3B       ; 8 / 48 ( 17 % )  ; 1.8V          ; --           ;
; 3A       ; 7 / 44 ( 16 % )  ; 1.8V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                       ;
+----------+------------+----------+----------------------------------+--------+-----------------------------+----------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                   ; Dir.   ; I/O Standard                ; Voltage        ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------------------------+--------+-----------------------------+----------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; A5       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; A6       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; A7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; A8       ; 166        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A9       ; 167        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A10      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; A11      ; 207        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A12      ; 205        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A13      ; 204        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A14      ; 203        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; A16      ; 172        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A17      ; 173        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A18      ; 174        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A19      ; 175        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A20      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; A21      ; 193        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A22      ; 192        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A23      ; 184        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A24      ; 185        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; A26      ; 190        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; A27      ; 191        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA1      ; 462        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA2      ; 467        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA3      ; 469        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA4      ; 468        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA5      ;            ; 3A       ; VCCIO3A                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; AA6      ; 471        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA7      ; 470        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA8      ; 458        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA9      ; 459        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA10     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AA11     ; 292        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA12     ; 301        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA13     ; 300        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA14     ; 294        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA15     ;            ; 2A       ; VCCIO2A                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; AA16     ; 280        ; 2A       ; clk_125(n)                       ; input  ; LVDS                        ;                ; --           ; Y               ; no       ; Off          ;
; AA17     ; 227        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA18     ; 231        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA19     ; 230        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA20     ;            ; 2J       ; VCCIO2J                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; AA21     ; 221        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA22     ; 248        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA23     ; 249        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AA24     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AA25     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AA26     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AA27     ; 94         ; 1C       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AA28     ; 95         ; 1C       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AB1      ; 463        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB2      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AB3      ; 466        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB4      ; 460        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB5      ; 464        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB6      ; 465        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB7      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AB8      ; 504        ; CSS      ; ^MSEL2                           ; input  ;                             ;                ; --           ;                 ; --       ; --           ;
; AB9      ; 510        ; CSS      ; ^nCE                             ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AB10     ; 496        ; CSS      ; ^GND                             ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AB11     ; 293        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB12     ;            ; 2A       ; VCCIO2A                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; AB13     ; 298        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB14     ; 295        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB15     ; 296        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB16     ; 281        ; 2A       ; clk_125                          ; input  ; LVDS                        ;                ; --           ; Y               ; no       ; Off          ;
; AB17     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AB18     ; 225        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB19     ; 224        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB20     ; 232        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB21     ; 236        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AB23     ; 250        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AB24     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AB25     ; 100        ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AB26     ; 101        ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AB27     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AB28     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AC1      ; 477        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC2      ; 476        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC3      ; 472        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC4      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AC5      ; 461        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC6      ; 489        ; 3A       ; channel_ready_n[0]               ; output ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; AC7      ; 488        ; 3A       ; channel_ready_n[1]               ; output ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; AC8      ; 509        ; CSS      ; ^nCONFIG                         ; input  ;                             ;                ; --           ;                 ; --       ; --           ;
; AC9      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AC10     ; 501        ; CSS      ; altera_reserved_tdi              ; input  ; 1.8 V                       ;                ; --           ; N               ; no       ; Off          ;
; AC11     ; 302        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC12     ; 303        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC13     ; 299        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC14     ;            ; 2A       ; VCCIO2A                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; AC15     ; 297        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC16     ; 285        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC17     ; 284        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC18     ; 286        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC19     ;            ; 2J       ; VCCIO2J                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; AC20     ; 233        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC21     ; 237        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC22     ; 254        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC23     ; 251        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AC24     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AC25     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AC26     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AC27     ; 98         ; 1C       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AC28     ; 99         ; 1C       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AD1      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AD2      ; 478        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AD3      ; 473        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AD4      ; 486        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AD5      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AD6      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AD7      ; 503        ; CSS      ; ^MSEL1                           ; input  ;                             ;                ; --           ;                 ; --       ; --           ;
; AD8      ; 505        ; CSS      ; ^nIO_PULLUP                      ; input  ;                             ;                ; --           ;                 ; --       ; --           ;
; AD9      ; 518        ; CSS      ; ^DCLK                            ; bidir  ;                             ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AD10     ; 508        ; CSS      ; ^GND                             ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AD11     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AD12     ; 262        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AD13     ; 267        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AD14     ; 266        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AD15     ; 260        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AD16     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AD17     ; 288        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AD18     ; 287        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AD19     ; 282        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AD20     ; 283        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AD21     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AD22     ; 255        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AD23     ; 246        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AD25     ; 104        ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AD26     ; 105        ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AD27     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AD28     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AE1      ; 475        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AE2      ; 479        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AE3      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AE4      ; 487        ; 3A       ; reset_n                          ; input  ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; AE5      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AE6      ; 490        ; 3A       ; led_other                        ; output ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; AE7      ; 502        ; CSS      ; ^MSEL0                           ; input  ;                             ;                ; --           ;                 ; --       ; --           ;
; AE8      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AE9      ; 514        ; CSS      ; ^AS_DATA0, ASDO                  ;        ;                             ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AE10     ; 256        ; 2A       ; ~ALTERA_DATA0~ / RESERVED_INPUT  ; input  ; 1.8 V                       ;                ; --           ; N               ; no       ; Off          ;
; AE11     ; 257        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AE12     ; 263        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AE13     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AE14     ; 258        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AE15     ; 259        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AE16     ; 261        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AE17     ; 289        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AE18     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AE19     ; 275        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AE20     ; 274        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AE21     ; 238        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AE22     ; 252        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AE23     ; 247        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AE24     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AE25     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AE26     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AE27     ; 102        ; 1C       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AE28     ; 103        ; 1C       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AF1      ; 480        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF2      ; 474        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF3      ; 482        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF4      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AF5      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AF6      ; 491        ; 3A       ; led_heartbeat                    ; output ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; AF7      ; 506        ; CSS      ; ^nSTATUS                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AF8      ; 499        ; CSS      ; #TRST                            ; input  ;                             ;                ; --           ;                 ; --       ; --           ;
; AF9      ; 513        ; CSS      ; ^nCSO2                           ;        ;                             ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AF10     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AF11     ; 264        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF12     ; 265        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF13     ; 273        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF14     ; 272        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF15     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AF16     ; 276        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF17     ; 271        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF18     ; 270        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF19     ; 268        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AF21     ; 239        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF22     ; 253        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF23     ; 244        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AF24     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AF25     ; 108        ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AF26     ; 109        ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AF27     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AF28     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AG1      ; 481        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG2      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AG3      ; 483        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG4      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AG5      ; 516        ; CSS      ; ^AS_DATA2                        ;        ;                             ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AG6      ; 515        ; CSS      ; ^AS_DATA1                        ;        ;                             ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AG7      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AG8      ; 507        ; CSS      ; ^CONF_DONE                       ; bidir  ;                             ;                ; --           ;                 ; --       ; --           ;
; AG9      ; 208        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG10     ; 209        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG11     ; 216        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG12     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AG13     ; 218        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG14     ; 279        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG15     ; 278        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG16     ; 277        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG17     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AG18     ; 269        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG19     ; 243        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG20     ; 242        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG21     ; 240        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG22     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AG23     ; 245        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AG25     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AG26     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AG27     ; 106        ; 1C       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AG28     ; 107        ; 1C       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AH2      ; 485        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AH3      ; 484        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AH4      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AH5      ; 517        ; CSS      ; ^AS_DATA3                        ;        ;                             ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AH6      ; 498        ; CSS      ; altera_reserved_tms              ; input  ; 1.8 V                       ;                ; --           ; N               ; no       ; Off          ;
; AH7      ; 512        ; CSS      ; ^nCSO1                           ;        ;                             ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AH8      ; 511        ; CSS      ; ^nCSO0                           ;        ;                             ;                ; Weak Pull Up ;                 ; --       ; On           ;
; AH9      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AH10     ; 214        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AH11     ; 215        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AH12     ; 217        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AH13     ; 219        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AH14     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AH15     ; 212        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AH16     ; 213        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AH17     ; 210        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AH18     ; 211        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AH19     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AH20     ; 234        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AH21     ; 235        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AH22     ; 241        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; AH23     ;            ;          ; DNU                              ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AH24     ;            ;          ; DNU                              ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AH25     ;            ;          ; RREF                             ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; AH26     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; AH27     ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; B5       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; B6       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; B7       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; B8       ; 160        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B9       ; 161        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B10      ; 163        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B11      ; 206        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B12      ;            ; 2K       ; VCCIO2K                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; B13      ; 202        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B14      ; 201        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B15      ; 200        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B16      ; 177        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; B18      ; 178        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B19      ; 179        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B20      ; 181        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B21      ; 187        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B22      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; B23      ; 188        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B24      ; 189        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B25      ; 194        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B26      ; 195        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; B28      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; C1       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; C6       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; C7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; C8       ; 169        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; C10      ; 162        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; C11      ; 164        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; C12      ; 165        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; C13      ; 199        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; C14      ;            ; 2K       ; VCCIO2K                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; C15      ; 176        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; C16      ; 156        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; C17      ; 157        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; C18      ; 159        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; C19      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; C20      ; 180        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; C21      ; 186        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; C22      ; 130        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; C23      ; 131        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; C24      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; C25      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; C26      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; C27      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; C28      ;            ;          ; RREF                             ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; D6       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; D7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; D8       ; 168        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; D9       ; 171        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; D10      ; 170        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; D12      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; D13      ; 198        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; D14      ; 197        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; D15      ; 183        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; D17      ; 158        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; D18      ; 148        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; D19      ; 149        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; D20      ; 155        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; D21      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; D22      ; 125        ; 2L       ; sfp_sda_0                        ; output ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; D23      ; 127        ; 2L       ; sfp_int_1                        ; input  ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; D24      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; D25      ; 60         ; 1D       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; D26      ; 61         ; 1D       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; D27      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; D28      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; E1       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; E6       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; E7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; E9       ;            ; 2K       ; VREFB2KN0                        ; power  ;                             ; GND            ; --           ;                 ; --       ; --           ;
; E10      ;            ;          ; VSIGP_0                          ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; E11      ;            ;          ; VSIGN_0                          ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; E12      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; E14      ; 196        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; E15      ; 182        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; E16      ; 151        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; E17      ; 150        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; E18      ;            ; 2L       ; VCCIO2L                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; E19      ; 153        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; E20      ; 154        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; E21      ; 124        ; 2L       ; sfp_scl_0                        ; output ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; E22      ; 129        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; E23      ; 126        ; 2L       ; sfp_int_0                        ; input  ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; E24      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; E25      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; E27      ; 58         ; 1D       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; E28      ; 59         ; 1D       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F8       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F9       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; F11      ;            ;          ; VSIGP_1                          ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F12      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F13      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F15      ;            ; 2K       ; VCCIO2K                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; F16      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; F17      ; 119        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; F18      ; 118        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; F19      ; 152        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; F21      ; 133        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; F22      ; 128        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; F23      ; 135        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; F24      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; F25      ; 64         ; 1D       ; rx_serial_data[0](n)             ; input  ; Current Mode Logic (CML)    ;                ; --           ; Y               ; no       ; Off          ;
; F26      ; 65         ; 1D       ; rx_serial_data[0]                ; input  ; Current Mode Logic (CML)    ;                ; --           ; Y               ; no       ; Off          ;
; F27      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; F28      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; G1       ; 426        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; G2       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; G6       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; G8       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; G9       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; G10      ;            ;          ; ADCGND                           ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; G11      ;            ;          ; VSIGN_1                          ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; G13      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; G14      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; G15      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; G16      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; G17      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; G18      ; 121        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; G19      ; 122        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; G20      ; 123        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; G21      ; 132        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; G22      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; G23      ; 134        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; G24      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; G25      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; G26      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; G27      ; 62         ; 1D       ; tx_serial_data[0](n)             ; output ; High Speed Differential I/O ;                ; --           ; Y               ; no       ; Off          ;
; G28      ; 63         ; 1D       ; tx_serial_data[0]                ; output ; High Speed Differential I/O ;                ; --           ; Y               ; no       ; Off          ;
; H1       ; 427        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; H2       ; 419        ; 3B       ; arduino_sda                      ; input  ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; H3       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; H7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; H8       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; H9       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; H10      ;            ;          ; TEMPDIODEn                       ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; TEMPDIODEp                       ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; H12      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; H15      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; H16      ; 112        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; H17      ; 113        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; H18      ; 120        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; H19      ;            ; 2L       ; VCCIO2L                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; H20      ; 143        ; 2L       ; sfp_sda_1                        ; output ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; H21      ; 142        ; 2L       ; sfp_scl_1                        ; output ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; H22      ; 140        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; H23      ; 136        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; H24      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; H25      ; 68         ; 1D       ; rx_serial_data[1](n)             ; input  ; Current Mode Logic (CML)    ;                ; --           ; Y               ; no       ; Off          ;
; H26      ; 69         ; 1D       ; rx_serial_data[1]                ; input  ; Current Mode Logic (CML)    ;                ; --           ; Y               ; no       ; Off          ;
; H27      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; H28      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; J2       ; 420        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; J3       ; 418        ; 3B       ; arduino_scl                      ; input  ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; J4       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; J7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; J10      ;            ;          ; VREFN_ADC                        ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; J12      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; J17      ; 117        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; J18      ; 115        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; J19      ; 114        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; J20      ; 139        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; J21      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; J22      ; 141        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; J23      ; 137        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; J24      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; J25      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; J26      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; J27      ; 66         ; 1D       ; tx_serial_data[1](n)             ; output ; High Speed Differential I/O ;                ; --           ; Y               ; no       ; Off          ;
; J28      ; 67         ; 1D       ; tx_serial_data[1]                ; output ; High Speed Differential I/O ;                ; --           ; Y               ; no       ; Off          ;
; K1       ; 432        ; 3B       ; fmc_in[1]                        ; input  ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; K2       ; 421        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; K4       ; 415        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; K5       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; K6       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; K9       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; VREFP_ADC                        ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; K11      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; K16      ;            ; 2L       ; VREFB2LN0                        ; power  ;                             ; GND            ; --           ;                 ; --       ; --           ;
; K17      ; 116        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; K18      ;            ; 2L       ; VCCIO2L                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; K19      ; 145        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; K20      ; 144        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; K21      ; 138        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; K22      ; 146        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; K23      ; 147        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; K24      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; K25      ; 72         ; 1D       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; K26      ; 73         ; 1D       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; K27      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; K28      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; L1       ; 433        ; 3B       ; fmc_in[0]                        ; input  ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; L2       ; 423        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; L3       ; 422        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; L4       ; 414        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; L5       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; L8       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; L9       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; L23      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; L24      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; L25      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; L26      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; L27      ; 70         ; 1D       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; L28      ; 71         ; 1D       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; M1       ; 424        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; M2       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; M3       ; 413        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; M4       ; 412        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; M5       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; M9       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; M10      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCCPT                            ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCCPT                            ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; M19      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; M21      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; M22      ;            ; --       ; VCCH_GXBL                        ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; M23      ;            ; --       ; VCCT_GXBL1D                      ; power  ;                             ; 1.03V          ; --           ;                 ; --       ; --           ;
; M24      ;            ; --       ; VCCT_GXBL1D                      ; power  ;                             ; 1.03V          ; --           ;                 ; --       ; --           ;
; M25      ; 76         ; 1D       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; M26      ; 77         ; 1D       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; M27      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; M28      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; N1       ; 425        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; N2       ; 417        ; 3B       ; fmc_in[2]                        ; input  ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; N3       ; 416        ; 3B       ; fmc_in[3]                        ; input  ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; N4       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; N7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; N11      ;            ; --       ; VCCP                             ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; N13      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCCP                             ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; N21      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; N22      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; N23      ; 57         ; 1D       ; refclk_10g(n)                    ; input  ; LVDS                        ;                ; --           ; Y               ; no       ; Off          ;
; N24      ; 56         ; 1D       ; refclk_10g                       ; input  ; LVDS                        ;                ; --           ; Y               ; no       ; Off          ;
; N25      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; N26      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; N27      ; 74         ; 1D       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; N28      ; 75         ; 1D       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; P2       ; 428        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; P3       ; 401        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; P4       ; 400        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; P5       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; P6       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; P10      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; P12      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCA_PLL                         ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCA_PLL                         ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; P20      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; P22      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; P23      ;            ; --       ; VCCR_GXBL1D                      ; power  ;                             ; 1.03V          ; --           ;                 ; --       ; --           ;
; P24      ;            ; --       ; VCCR_GXBL1D                      ; power  ;                             ; 1.03V          ; --           ;                 ; --       ; --           ;
; P25      ; 80         ; 1D       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; P26      ; 81         ; 1D       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; P27      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; R1       ; 434        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; R2       ; 429        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; R4       ; 407        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; R5       ; 406        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; R6       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; NC                               ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; R11      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCCERAM                          ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCCERAM                          ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; R20      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; R22      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; R23      ; 83         ; 1D       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; R24      ; 82         ; 1D       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; R25      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; R26      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; R27      ; 78         ; 1D       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; R28      ; 79         ; 1D       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; T1       ; 435        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; T2       ; 431        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; T3       ; 430        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; T4       ; 409        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; T5       ;            ; 3B       ; VCCIO3B                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; T6       ; 405        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; T7       ; 404        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; T8       ; 403        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; T9       ; 402        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GNDSENSE                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCLSENSE                        ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; T14      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; T21      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; T22      ;            ; --       ; VCCH_GXBL                        ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; T23      ;            ; --       ; VCCT_GXBL1C                      ; power  ;                             ; 1.03V          ; --           ;                 ; --       ; --           ;
; T24      ;            ; --       ; VCCT_GXBL1C                      ; power  ;                             ; 1.03V          ; --           ;                 ; --       ; --           ;
; T25      ; 88         ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; T26      ; 89         ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; T27      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; T28      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; U1       ; 438        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; U2       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; U3       ; 437        ; 3B       ; fmc_in[4]                        ; input  ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; U4       ; 436        ; 3B       ; fmc_in[5]                        ; input  ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; U5       ; 408        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; U6       ; 441        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; U7       ;            ; 3B       ; VCCIO3B                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; U8       ; 411        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; U9       ;            ; 3B       ; VREFB3BN0                        ; power  ;                             ; GND            ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; U11      ;            ; --       ; VCCP                             ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; U13      ;            ; --       ; VCCP                             ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCCP                             ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; U20      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; U23      ; 85         ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; U24      ; 84         ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; U25      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; U26      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; U27      ; 86         ; 1C       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; U28      ; 87         ; 1C       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; V1       ; 439        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; V2       ; 444        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; V3       ; 446        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; V4       ;            ; 3B       ; VCCIO3B                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; V5       ; 443        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; V6       ; 442        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; V7       ; 440        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; V8       ; 410        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; V9       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; V10      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; V12      ;            ; --       ; VCCPT                            ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; V17      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCCPT                            ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; V20      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; V21      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; V22      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; V23      ;            ; --       ; VCCR_GXBL1C                      ; power  ;                             ; 1.03V          ; --           ;                 ; --       ; --           ;
; V24      ;            ; --       ; VCCR_GXBL1C                      ; power  ;                             ; 1.03V          ; --           ;                 ; --       ; --           ;
; V25      ; 92         ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; V26      ; 93         ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; V27      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; V28      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; W2       ; 445        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; W3       ; 447        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; W4       ; 449        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; W5       ; 455        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; W6       ;            ; 3A       ; VCCIO3A                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; W7       ; 450        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; W8       ; 451        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; W9       ;            ; 3A       ; VREFB3AN0                        ; power  ;                             ; GND            ; --           ;                 ; --       ; --           ;
; W10      ; 497        ; CSS      ; altera_reserved_tdo              ; output ; 1.8 V                       ;                ; --           ; N               ; no       ; Off          ;
; W11      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCCBAT                           ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPGM                           ; power  ;                             ; 1.2V/1.5V/1.8V ; --           ;                 ; --       ; --           ;
; W15      ;            ; 2A       ; VREFB2AN0                        ; power  ;                             ; GND            ; --           ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; W17      ;            ; 2J       ; VREFB2JN0                        ; power  ;                             ; GND            ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; W19      ;            ; --       ; VCC                              ; power  ;                             ; 0.9V           ; --           ;                 ; --       ; --           ;
; W20      ; 223        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; W21      ; 222        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; W22      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; W23      ; 111        ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; W24      ; 110        ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; W25      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; W26      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; W27      ; 90         ; 1C       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; W28      ; 91         ; 1C       ; GXB_NC                           ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; Y1       ; 457        ; 3A       ; fmc_in[6]                        ; input  ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; Y2       ; 456        ; 3A       ; fmc_in[7]                        ; input  ; 1.8 V                       ;                ; --           ; Y               ; no       ; Off          ;
; Y3       ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; Y4       ; 448        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; Y5       ; 454        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; Y6       ; 452        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; Y7       ; 453        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; Y8       ;            ; 3A       ; VCCIO3A                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; Y9       ; 500        ; CSS      ; altera_reserved_tck              ; input  ; 1.8 V                       ;                ; --           ; N               ; no       ; Off          ;
; Y10      ;            ;          ; DNU                              ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; Y11      ;            ;          ; DNU                              ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; DNU                              ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; Y13      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; Y14      ;            ; --       ; VCCPGM                           ; power  ;                             ; 1.2V/1.5V/1.8V ; --           ;                 ; --       ; --           ;
; Y15      ; 290        ; 2A       ; ~ALTERA_CLKUSR~ / RESERVED_INPUT ; input  ; 1.8 V                       ;                ; --           ; N               ; no       ; Off          ;
; Y16      ; 291        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; Y17      ; 226        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; Y18      ;            ; 2J       ; VCCIO2J                          ; power  ;                             ; 1.8V           ; --           ;                 ; --       ; --           ;
; Y19      ; 228        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; Y20      ; 229        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; Y21      ; 220        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                             ;                ; --           ;                 ; no       ; On           ;
; Y22      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; Y23      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; Y24      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; Y25      ; 96         ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; Y26      ; 97         ; 1C       ; GXB_GND*                         ;        ;                             ;                ; --           ;                 ; --       ; --           ;
; Y27      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
; Y28      ;            ;          ; GND                              ; gnd    ;                             ;                ; --           ;                 ; --       ; --           ;
+----------+------------+----------+----------------------------------+--------+-----------------------------+----------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------+
; PLL Usage Summary                                                       ;
+---------------------------------------------------+---------------------+
;                                                   ;                     ;
+---------------------------------------------------+---------------------+
; DUT|core_pll|xcvr_fpll_a10_0|fpll_inst            ;                     ;
;     -- PLL Location                               ; FPLL_1DT            ;
;     -- PLL Bandwidth                              ; low                 ;
;         -- PLL Bandwidth Range                    ; 800000 to 400000 Hz ;
;     -- Reference Clock Frequency                  ; 644.53125 MHz       ;
;     -- PLL VCO Frequency                          ; 7500.0 MHz          ;
;     -- PLL Operation Mode                         ; direct              ;
;     -- PLL Enable                                 ; On                  ;
;     -- M Counter                                  ; 64                  ;
;     -- N Counter                                  ; 11                  ;
;     -- Delay Chain Setting                        ; 0                   ;
;     -- PLL Fractional Division                    ; 0                   ;
;     -- L Counter                                  ; 1                   ;
;     -- PLL Refclk Select                          ;                     ;
;             -- PLL Reference Clock Input 0 source ; N/A                 ;
;             -- PLL Reference Clock Input 1 source ; N/A                 ;
;             -- CLKIN(0) source                    ; N/A                 ;
;             -- CLKIN(1) source                    ; N/A                 ;
;             -- CLKIN(2) source                    ; N/A                 ;
;             -- CLKIN(3) source                    ; N/A                 ;
;             -- CORE_REFCLK source                 ; N/A                 ;
;             -- PLL_CASCADE_IN source              ; N/A                 ;
;     -- PLL Output Counter 0                       ;                     ;
;             -- Output Clock Frequency             ; 312.5 MHz           ;
;             -- Duty Cycle                         ; 50                  ;
;             -- Phase Shift                        ; 0 ps                ;
;             -- C Counter                          ; 6                   ;
;             -- C Counter PH Mux PRST              ; 0                   ;
;             -- C Counter PRST                     ; 1                   ;
;     -- PLL Output Counter 2                       ;                     ;
;             -- Output Clock Frequency             ; 156.25 MHz          ;
;             -- Duty Cycle                         ; 50                  ;
;             -- Phase Shift                        ; 0 ps                ;
;             -- C Counter                          ; 12                  ;
;             -- C Counter PH Mux PRST              ; 0                   ;
;             -- C Counter PRST                     ; 1                   ;
;                                                   ;                     ;
+---------------------------------------------------+---------------------+


+-----------------------------------------------------------+
; I/O Assignment Warnings                                   ;
+--------------------+--------------------------------------+
; Pin Name           ; Reason                               ;
+--------------------+--------------------------------------+
; led_heartbeat      ; Incomplete set of assignments        ;
; channel_ready_n[0] ; Missing drive strength and slew rate ;
; channel_ready_n[1] ; Missing drive strength and slew rate ;
; sfp_sda_0          ; Missing drive strength and slew rate ;
; sfp_sda_1          ; Missing drive strength and slew rate ;
; led_other          ; Incomplete set of assignments        ;
; sfp_scl_0          ; Missing drive strength and slew rate ;
; sfp_scl_1          ; Missing drive strength and slew rate ;
; arduino_sda        ; Incomplete set of assignments        ;
; arduino_scl        ; Incomplete set of assignments        ;
; fmc_in[1]          ; Incomplete set of assignments        ;
; fmc_in[0]          ; Incomplete set of assignments        ;
; fmc_in[2]          ; Incomplete set of assignments        ;
; fmc_in[4]          ; Incomplete set of assignments        ;
; fmc_in[5]          ; Incomplete set of assignments        ;
; fmc_in[6]          ; Incomplete set of assignments        ;
; fmc_in[7]          ; Incomplete set of assignments        ;
; fmc_in[3]          ; Incomplete set of assignments        ;
; clk_125(n)         ; Incomplete set of assignments        ;
; refclk_10g(n)      ; Incomplete set of assignments        ;
+--------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HSSI Receiver Channel                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Block Name                                                    ; Value                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; rx_serial_data[0]~input                                       ;                                                                                                                                                                                                                                                        ;
;     -- Channel Location                                       ; IOIBUF_X0_Y38_N112                                                                                                                                                                                                                                     ;
;     -- CMU/CDR PLL                                            ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll                   ;
;             -- Location                                       ; HSSIPMACDRPLL_1D4                                                                                                                                                                                                                                      ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                        ;
;             -- output_clock_frequency                         ; 5156250000 Hz                                                                                                                                                                                                                                          ;
;             -- reference_clock_frequency                      ; 644531250 Hz                                                                                                                                                                                                                                           ;
;             -- vco_freq                                       ; 5156250000 Hz                                                                                                                                                                                                                                          ;
;             -- bw_sel                                         ; medium                                                                                                                                                                                                                                                 ;
;             -- loopback_mode                                  ; loopback_disabled                                                                                                                                                                                                                                      ;
;             -- m_counter                                      ; 16                                                                                                                                                                                                                                                     ;
;             -- n_counter                                      ; 2                                                                                                                                                                                                                                                      ;
;             -- pd_l_counter                                   ; 1                                                                                                                                                                                                                                                      ;
;             -- pfd_l_counter                                  ; 1                                                                                                                                                                                                                                                      ;
;             -- analog_mode                                    ; user_custom                                                                                                                                                                                                                                            ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                                               ;
;             -- pcie_gen                                       ; non_pcie                                                                                                                                                                                                                                               ;
;     -- HSSI PMA RX BUF                                        ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_buf.inst_twentynm_hssi_pma_rx_buf                             ;
;             -- Location                                       ; HSSIPMARXBUF_1D4                                                                                                                                                                                                                                       ;
;             -- bypass_eqz_stages_234                          ; bypass_off                                                                                                                                                                                                                                             ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                        ;
;             -- eq_bw_sel                                      ; eq_bw_3                                                                                                                                                                                                                                                ;
;             -- input_vcm_sel                                  ; high_vcm                                                                                                                                                                                                                                               ;
;             -- offset_cancellation_ctrl                       ; volt_0mv                                                                                                                                                                                                                                               ;
;             -- power_mode_rx                                  ; low_power                                                                                                                                                                                                                                              ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                                               ;
;             -- qpi_enable                                     ; non_qpi_mode                                                                                                                                                                                                                                           ;
;             -- rx_refclk_divider                              ; bypass_divider                                                                                                                                                                                                                                         ;
;             -- rx_sel_bias_source                             ; bias_vcmdrv                                                                                                                                                                                                                                            ;
;             -- term_sel                                       ; r_r1                                                                                                                                                                                                                                                   ;
;             -- vcm_current_add                                ; vcm_current_1                                                                                                                                                                                                                                          ;
;             -- vcm_sel                                        ; vcm_setting_03                                                                                                                                                                                                                                         ;
;             -- eq_dc_gain_trim                                ; stg2_gain7                                                                                                                                                                                                                                             ;
;             -- one_stage_enable                               ; s1_mode                                                                                                                                                                                                                                                ;
;             -- term_tri_enable                                ; disable_tri                                                                                                                                                                                                                                            ;
;             -- vga_bandwidth_select                           ; vga_bw_4                                                                                                                                                                                                                                               ;
;             -- xrx_path_analog_mode                           ; user_custom                                                                                                                                                                                                                                            ;
;             -- power_mode                                     ; mid_power                                                                                                                                                                                                                                              ;
;             -- link                                           ; sr                                                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- cdrclk_to_cgb                                  ; cdrclk_2cgb_dis                                                                                                                                                                                                                                        ;
;             -- diag_lp_en                                     ; dlp_off                                                                                                                                                                                                                                                ;
;             -- link_rx                                        ; sr                                                                                                                                                                                                                                                     ;
;             -- offset_cal_pd                                  ; eqz1_en                                                                                                                                                                                                                                                ;
;             -- offset_pd                                      ; oc_pd                                                                                                                                                                                                                                                  ;
;             -- pdb_rx                                         ; normal_rx_on                                                                                                                                                                                                                                           ;
;             -- pm_tx_rx_pcie_gen                              ; non_pcie                                                                                                                                                                                                                                               ;
;             -- pm_tx_rx_pcie_gen_bitwidth                     ; pcie_gen3_32b                                                                                                                                                                                                                                          ;
;             -- pm_tx_rx_cvp_mode                              ; cvp_off                                                                                                                                                                                                                                                ;
;             -- pm_tx_rx_testmux_select                        ; setting0                                                                                                                                                                                                                                               ;
;             -- xrx_path_jtag_hys                              ; hys_increase_disable                                                                                                                                                                                                                                   ;
;             -- xrx_path_jtag_lp                               ; lp_off                                                                                                                                                                                                                                                 ;
;             -- xrx_path_uc_pcie_sw                            ; uc_pcie_gen1                                                                                                                                                                                                                                           ;
;             -- VCCR_GXB(mV)                                   ; 1030                                                                                                                                                                                                                                                   ;
;     -- HSSI PMA RX DFE                                        ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_dfe.inst_twentynm_hssi_pma_rx_dfe                             ;
;             -- Location                                       ; HSSIPMARXDFE_1D4                                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                        ;
;             -- dft_en                                         ; dft_disable                                                                                                                                                                                                                                            ;
;             -- pdb                                            ; dfe_enable                                                                                                                                                                                                                                             ;
;             -- pdb_fixedtap                                   ; fixtap_dfe_powerdown                                                                                                                                                                                                                                   ;
;             -- pdb_floattap                                   ; floattap_dfe_powerdown                                                                                                                                                                                                                                 ;
;             -- pdb_fxtap4t7                                   ; fxtap4t7_powerdown                                                                                                                                                                                                                                     ;
;             -- power_mode                                     ; mid_power                                                                                                                                                                                                                                              ;
;             -- sel_fltapstep_dec                              ; fltap_step_no_dec                                                                                                                                                                                                                                      ;
;             -- sel_fltapstep_inc                              ; fltap_step_no_inc                                                                                                                                                                                                                                      ;
;             -- sel_fxtapstep_dec                              ; fxtap_step_no_dec                                                                                                                                                                                                                                      ;
;             -- sel_fxtapstep_inc                              ; fxtap_step_no_inc                                                                                                                                                                                                                                      ;
;             -- sel_oc_en                                      ; off_canc_disable                                                                                                                                                                                                                                       ;
;             -- sel_probe_tstmx                                ; probe_tstmx_none                                                                                                                                                                                                                                       ;
;     -- HSSI PMA RX ODI                                        ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_odi.inst_twentynm_hssi_pma_rx_odi                             ;
;             -- Location                                       ; HSSIPMARXODI_1D4                                                                                                                                                                                                                                       ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- step_ctrl_sel                                  ; dprio_mode                                                                                                                                                                                                                                             ;
;     -- HSSI PMA RX DESER                                      ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser                         ;
;             -- Location                                       ; HSSIPMARXDESER_1D4                                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- clkdiv_source                                  ; vco_bypass_normal                                                                                                                                                                                                                                      ;
;             -- clkdivrx_user_mode                             ; clkdivrx_user_disabled                                                                                                                                                                                                                                 ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                        ;
;             -- deser_factor                                   ; 32                                                                                                                                                                                                                                                     ;
;             -- deser_powerdown                                ; deser_power_up                                                                                                                                                                                                                                         ;
;             -- sdclk_enable                                   ; false                                                                                                                                                                                                                                                  ;
;             -- pcie_gen                                       ; non_pcie                                                                                                                                                                                                                                               ;
;             -- pcie_gen_bitwidth                              ; pcie_gen3_32b                                                                                                                                                                                                                                          ;
;     -- HSSI PMA RX SD                                         ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_sd.inst_twentynm_hssi_pma_rx_sd                               ;
;             -- Location                                       ; HSSIPMARXSD_1D4                                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- link                                           ; sr                                                                                                                                                                                                                                                     ;
;             -- power_mode                                     ; mid_power                                                                                                                                                                                                                                              ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                                               ;
;             -- sd_output_off                                  ; 1                                                                                                                                                                                                                                                      ;
;             -- sd_output_on                                   ; 15                                                                                                                                                                                                                                                     ;
;             -- sd_pdb                                         ; sd_off                                                                                                                                                                                                                                                 ;
;             -- sd_threshold                                   ; sdlv_3                                                                                                                                                                                                                                                 ;
;     -- HSSI PMA ADAPTATION                                    ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_adaptation.inst_twentynm_hssi_pma_adaptation                     ;
;             -- Location                                       ; HSSIPMAADAPTATION_1D4                                                                                                                                                                                                                                  ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- adp_1s_ctle_bypass                             ; radp_1s_ctle_bypass_1                                                                                                                                                                                                                                  ;
;             -- adp_4s_ctle_bypass                             ; radp_4s_ctle_bypass_1                                                                                                                                                                                                                                  ;
;             -- adp_ctle_acgain_4s                             ; radp_ctle_acgain_4s_1                                                                                                                                                                                                                                  ;
;             -- adp_ctle_en                                    ; radp_ctle_disable                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fltap_bypass                           ; radp_dfe_fltap_bypass_1                                                                                                                                                                                                                                ;
;             -- adp_dfe_fltap_en                               ; radp_dfe_fltap_disable                                                                                                                                                                                                                                 ;
;             -- adp_dfe_fxtap8                                 ; radp_dfe_fxtap8_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap9                                 ; radp_dfe_fxtap9_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap10                                ; radp_dfe_fxtap10_0                                                                                                                                                                                                                                     ;
;             -- adp_dfe_fxtap11                                ; radp_dfe_fxtap11_0                                                                                                                                                                                                                                     ;
;             -- adp_dfe_fxtap_bypass                           ; radp_dfe_fxtap_bypass_1                                                                                                                                                                                                                                ;
;             -- adp_dfe_fxtap_en                               ; radp_dfe_fxtap_disable                                                                                                                                                                                                                                 ;
;             -- adp_dfe_fxtap_hold_en                          ; radp_dfe_fxtap_not_held                                                                                                                                                                                                                                ;
;             -- adp_dfe_fxtap1                                 ; radp_dfe_fxtap1_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap2                                 ; radp_dfe_fxtap2_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap3                                 ; radp_dfe_fxtap3_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap4                                 ; radp_dfe_fxtap4_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap5                                 ; radp_dfe_fxtap5_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap6                                 ; radp_dfe_fxtap6_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap7                                 ; radp_dfe_fxtap7_0                                                                                                                                                                                                                                      ;
;             -- adp_vga_bypass                                 ; radp_vga_bypass_1                                                                                                                                                                                                                                      ;
;             -- adp_vga_en                                     ; radp_vga_disable                                                                                                                                                                                                                                       ;
;             -- adp_vga_sel                                    ; radp_vga_sel_2                                                                                                                                                                                                                                         ;
;             -- adp_vref_bypass                                ; radp_vref_bypass_1                                                                                                                                                                                                                                     ;
;             -- adp_vref_en                                    ; radp_vref_disable                                                                                                                                                                                                                                      ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                                               ;
;             -- adp_ctle_adapt_cycle_window                    ; radp_ctle_adapt_cycle_window_7                                                                                                                                                                                                                         ;
;             -- odi_dfe_spec_en                                ; rodi_dfe_spec_en_0                                                                                                                                                                                                                                     ;
;             -- adp_ctle_eqz_1s_sel                            ; radp_ctle_eqz_1s_sel_3                                                                                                                                                                                                                                 ;
;             -- adp_mode                                       ; radp_mode_8                                                                                                                                                                                                                                            ;
;     -- HSSI RX PCS PMA INTERFACE                              ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pcs_pma_interface.inst_twentynm_hssi_rx_pcs_pma_interface         ;
;             -- Location                                       ; HSSIRXPCSPMAINTERFACE_1D4                                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- block_sel                                      ; ten_g_pcs                                                                                                                                                                                                                                              ;
;             -- channel_operation_mode                         ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- clkslip_sel                                    ; pld                                                                                                                                                                                                                                                    ;
;             -- lpbk_en                                        ; disable                                                                                                                                                                                                                                                ;
;             -- master_clk_sel                                 ; master_rx_pma_clk                                                                                                                                                                                                                                      ;
;             -- pldif_datawidth_mode                           ; pldif_data_10bit                                                                                                                                                                                                                                       ;
;             -- pma_dw_rx                                      ; pma_32b_rx                                                                                                                                                                                                                                             ;
;             -- prbs_clken                                     ; prbs_clk_dis                                                                                                                                                                                                                                           ;
;             -- prbs_ver                                       ; prbs_off                                                                                                                                                                                                                                               ;
;             -- prbs9_dwidth                                   ; prbs9_64b                                                                                                                                                                                                                                              ;
;             -- prot_mode_rx                                   ; teng_krfec_mode_rx                                                                                                                                                                                                                                     ;
;             -- rx_dyn_polarity_inversion                      ; rx_dyn_polinv_dis                                                                                                                                                                                                                                      ;
;             -- rx_lpbk_en                                     ; lpbk_dis                                                                                                                                                                                                                                               ;
;             -- rx_prbs_mask                                   ; prbsmask128                                                                                                                                                                                                                                            ;
;             -- rx_prbs_mode                                   ; teng_mode                                                                                                                                                                                                                                              ;
;             -- rx_signalok_signaldet_sel                      ; sel_sig_det                                                                                                                                                                                                                                            ;
;             -- rx_static_polarity_inversion                   ; rx_stat_polinv_dis                                                                                                                                                                                                                                     ;
;             -- rx_uhsif_lpbk_en                               ; uhsif_lpbk_dis                                                                                                                                                                                                                                         ;
;     -- HSSI RX PLD PCS INTERFACE                              ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface         ;
;             -- Location                                       ; HSSIRXPLDPCSINTERFACE_1D4                                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- hd_chnl_hip_en                                 ; disable                                                                                                                                                                                                                                                ;
;             -- hd_chnl_hrdrstctl_en                           ; disable                                                                                                                                                                                                                                                ;
;             -- hd_chnl_prot_mode_rx                           ; teng_1588_baser_rx                                                                                                                                                                                                                                     ;
;             -- hd_chnl_ctrl_plane_bonding_rx                  ; individual_rx                                                                                                                                                                                                                                          ;
;             -- hd_chnl_pma_dw_rx                              ; pma_32b_rx                                                                                                                                                                                                                                             ;
;             -- hd_chnl_pld_fifo_mode_rx                       ; reg_rx                                                                                                                                                                                                                                                 ;
;             -- hd_chnl_shared_fifo_width_rx                   ; single_rx                                                                                                                                                                                                                                              ;
;             -- hd_chnl_low_latency_en_rx                      ; disable                                                                                                                                                                                                                                                ;
;             -- hd_chnl_func_mode                              ; enable                                                                                                                                                                                                                                                 ;
;             -- hd_chnl_sup_mode                               ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_chnl_channel_operation_mode                 ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- hd_chnl_lpbk_en                                ; disable                                                                                                                                                                                                                                                ;
;             -- hd_chnl_frequency_rules_en                     ; enable                                                                                                                                                                                                                                                 ;
;             -- hd_chnl_speed_grade                            ; i3                                                                                                                                                                                                                                                     ;
;             -- hd_chnl_pma_rx_clk_hz                          ; 322265625                                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_rx_clk_hz                          ; 0                                                                                                                                                                                                                                                      ;
;             -- hd_chnl_fref_clk_hz                            ; 322265625                                                                                                                                                                                                                                              ;
;             -- hd_chnl_clklow_clk_hz                          ; 322265625                                                                                                                                                                                                                                              ;
;             -- hd_chnl_hclk_clk_hz                            ; 0                                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_pcs_refclk_dig_nonatpg_mode_clk_hz ; 0                                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_8g_refclk_dig_nonatpg_mode_clk_hz  ; 0                                                                                                                                                                                                                                                      ;
;             -- hd_fifo_sup_mode                               ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_fifo_channel_operation_mode                 ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- hd_fifo_prot_mode_rx                           ; teng_mode_rx                                                                                                                                                                                                                                           ;
;             -- hd_fifo_shared_fifo_width_rx                   ; single_rx                                                                                                                                                                                                                                              ;
;             -- hd_10g_sup_mode                                ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_10g_channel_operation_mode                  ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- hd_10g_lpbk_en                                 ; disable                                                                                                                                                                                                                                                ;
;             -- hd_10g_pma_dw_rx                               ; pma_32b_rx                                                                                                                                                                                                                                             ;
;             -- hd_10g_fifo_mode_rx                            ; reg_rx                                                                                                                                                                                                                                                 ;
;             -- hd_10g_prot_mode_rx                            ; teng_1588_mode_rx                                                                                                                                                                                                                                      ;
;             -- hd_10g_ctrl_plane_bonding_rx                   ; individual_rx                                                                                                                                                                                                                                          ;
;             -- hd_10g_low_latency_en_rx                       ; disable                                                                                                                                                                                                                                                ;
;             -- hd_10g_shared_fifo_width_rx                    ; single_rx                                                                                                                                                                                                                                              ;
;             -- hd_10g_test_bus_mode                           ; rx                                                                                                                                                                                                                                                     ;
;             -- hd_8g_sup_mode                                 ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_8g_channel_operation_mode                   ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- hd_8g_lpbk_en                                  ; disable                                                                                                                                                                                                                                                ;
;             -- hd_8g_prot_mode_rx                             ; disabled_prot_mode_rx                                                                                                                                                                                                                                  ;
;             -- hd_8g_hip_mode                                 ; disable                                                                                                                                                                                                                                                ;
;             -- hd_8g_ctrl_plane_bonding_rx                    ; individual_rx                                                                                                                                                                                                                                          ;
;             -- hd_8g_pma_dw_rx                                ; pma_10b_rx                                                                                                                                                                                                                                             ;
;             -- hd_8g_fifo_mode_rx                             ; fifo_rx                                                                                                                                                                                                                                                ;
;             -- hd_g3_sup_mode                                 ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_g3_prot_mode                                ; disabled_prot_mode                                                                                                                                                                                                                                     ;
;             -- hd_krfec_sup_mode                              ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_krfec_channel_operation_mode                ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- hd_krfec_lpbk_en                               ; disable                                                                                                                                                                                                                                                ;
;             -- hd_krfec_prot_mode_rx                          ; disabled_prot_mode_rx                                                                                                                                                                                                                                  ;
;             -- hd_krfec_low_latency_en_rx                     ; disable                                                                                                                                                                                                                                                ;
;             -- hd_krfec_test_bus_mode                         ; tx                                                                                                                                                                                                                                                     ;
;             -- hd_pmaif_sup_mode                              ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_pmaif_lpbk_en                               ; disable                                                                                                                                                                                                                                                ;
;             -- hd_pmaif_channel_operation_mode                ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- hd_pmaif_sim_mode                              ; disable                                                                                                                                                                                                                                                ;
;             -- hd_pmaif_prot_mode_rx                          ; teng_krfec_mode_rx                                                                                                                                                                                                                                     ;
;             -- hd_pmaif_pma_dw_rx                             ; pma_32b_rx                                                                                                                                                                                                                                             ;
;             -- hd_pldif_prot_mode_rx                          ; teng_reg_mode_rx                                                                                                                                                                                                                                       ;
;             -- hd_pldif_hrdrstctl_en                          ; disable                                                                                                                                                                                                                                                ;
;             -- hd_pldif_sup_mode                              ; user_mode                                                                                                                                                                                                                                              ;
;             -- pcs_rx_block_sel                               ; teng                                                                                                                                                                                                                                                   ;
;             -- pcs_rx_clk_sel                                 ; pcs_rx_clk                                                                                                                                                                                                                                             ;
;             -- pcs_rx_hip_clk_en                              ; hip_rx_disable                                                                                                                                                                                                                                         ;
;             -- pcs_rx_output_sel                              ; teng_output                                                                                                                                                                                                                                            ;
;     -- HSSI 8G RX PCS                                         ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs                               ;
;             -- Location                                       ; HSSI8GRXPCS_1D4                                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- byte_deserializer                              ; dis_bds                                                                                                                                                                                                                                                ;
;             -- ctrl_plane_bonding_compensation                ; dis_compensation                                                                                                                                                                                                                                       ;
;             -- ctrl_plane_bonding_consumption                 ; individual                                                                                                                                                                                                                                             ;
;             -- ctrl_plane_bonding_distribution                ; not_master_chnl_distr                                                                                                                                                                                                                                  ;
;             -- eightb_tenb_decoder                            ; en_8b10b_ibm                                                                                                                                                                                                                                           ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                                ;
;             -- phase_compensation_fifo                        ; low_latency                                                                                                                                                                                                                                            ;
;             -- pma_dw                                         ; ten_bit                                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                                     ;
;             -- rate_match                                     ; dis_rm                                                                                                                                                                                                                                                 ;
;     -- HSSI FIFO RX PCS                                       ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_fifo_rx_pcs.inst_twentynm_hssi_fifo_rx_pcs                           ;
;             -- Location                                       ; HSSIFIFORXPCS_1D4                                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- double_read_mode                               ; double_read_dis                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; teng_mode                                                                                                                                                                                                                                              ;
;     -- HSSI PIPE GEN1 2                                       ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_pipe_gen1_2.inst_twentynm_hssi_pipe_gen1_2                           ;
;             -- Location                                       ; HSSIPIPEGEN12_1D4                                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- elec_idle_delay_val                            ; 0                                                                                                                                                                                                                                                      ;
;             -- error_replace_pad                              ; replace_edb                                                                                                                                                                                                                                            ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                                ;
;             -- ind_error_reporting                            ; dis_ind_error_reporting                                                                                                                                                                                                                                ;
;             -- phystatus_delay_val                            ; 0                                                                                                                                                                                                                                                      ;
;             -- phystatus_rst_toggle                           ; dis_phystatus_rst_toggle                                                                                                                                                                                                                               ;
;             -- pipe_byte_de_serializer_en                     ; dont_care_bds                                                                                                                                                                                                                                          ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                                     ;
;             -- rpre_emph_a_val                                ; 0                                                                                                                                                                                                                                                      ;
;             -- rpre_emph_b_val                                ; 0                                                                                                                                                                                                                                                      ;
;             -- rpre_emph_c_val                                ; 0                                                                                                                                                                                                                                                      ;
;             -- rpre_emph_d_val                                ; 0                                                                                                                                                                                                                                                      ;
;             -- rpre_emph_e_val                                ; 0                                                                                                                                                                                                                                                      ;
;             -- rvod_sel_a_val                                 ; 0                                                                                                                                                                                                                                                      ;
;             -- rvod_sel_b_val                                 ; 0                                                                                                                                                                                                                                                      ;
;             -- rvod_sel_c_val                                 ; 0                                                                                                                                                                                                                                                      ;
;             -- rvod_sel_d_val                                 ; 0                                                                                                                                                                                                                                                      ;
;             -- rvod_sel_e_val                                 ; 0                                                                                                                                                                                                                                                      ;
;             -- rx_pipe_enable                                 ; dis_pipe_rx                                                                                                                                                                                                                                            ;
;             -- rxdetect_bypass                                ; dis_rxdetect_bypass                                                                                                                                                                                                                                    ;
;             -- tx_pipe_enable                                 ; dis_pipe_tx                                                                                                                                                                                                                                            ;
;             -- txswing                                        ; dis_txswing                                                                                                                                                                                                                                            ;
;     -- HSSI PIPE GEN3                                         ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_pipe_gen3.inst_twentynm_hssi_pipe_gen3                               ;
;             -- Location                                       ; HSSIPIPEGEN3_1D4                                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- bypass_rx_detection_enable                     ; false                                                                                                                                                                                                                                                  ;
;             -- bypass_rx_preset                               ; 0                                                                                                                                                                                                                                                      ;
;             -- bypass_rx_preset_enable                        ; false                                                                                                                                                                                                                                                  ;
;             -- bypass_tx_coefficent                           ; 0                                                                                                                                                                                                                                                      ;
;             -- bypass_tx_coefficent_enable                    ; false                                                                                                                                                                                                                                                  ;
;             -- elecidle_delay_g3                              ; 0                                                                                                                                                                                                                                                      ;
;             -- ind_error_reporting                            ; dis_ind_error_reporting                                                                                                                                                                                                                                ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                                            ;
;             -- phy_status_delay_g12                           ; 0                                                                                                                                                                                                                                                      ;
;             -- phy_status_delay_g3                            ; 0                                                                                                                                                                                                                                                      ;
;             -- phystatus_rst_toggle_g12                       ; dis_phystatus_rst_toggle                                                                                                                                                                                                                               ;
;             -- phystatus_rst_toggle_g3                        ; dis_phystatus_rst_toggle_g3                                                                                                                                                                                                                            ;
;             -- rate_match_pad_insertion                       ; dis_rm_fifo_pad_ins                                                                                                                                                                                                                                    ;
;             -- test_out_sel                                   ; disable_test_out                                                                                                                                                                                                                                       ;
;     -- HSSI GEN3 RX PCS                                       ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_gen3_rx_pcs.inst_twentynm_hssi_gen3_rx_pcs                           ;
;             -- Location                                       ; HSSIGEN3RXPCS_1D4                                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- block_sync                                     ; bypass_block_sync                                                                                                                                                                                                                                      ;
;             -- block_sync_sm                                  ; disable_blk_sync_sm                                                                                                                                                                                                                                    ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                                            ;
;             -- rate_match_fifo                                ; bypass_rm_fifo                                                                                                                                                                                                                                         ;
;             -- rate_match_fifo_latency                        ; low_latency                                                                                                                                                                                                                                            ;
;             -- reverse_lpbk                                   ; rev_lpbk_dis                                                                                                                                                                                                                                           ;
;             -- rx_b4gb_par_lpbk                               ; b4gb_par_lpbk_dis                                                                                                                                                                                                                                      ;
;             -- rx_ins_del_one_skip                            ; ins_del_one_skip_dis                                                                                                                                                                                                                                   ;
;             -- rx_num_fixed_pat                               ; 0                                                                                                                                                                                                                                                      ;
;             -- rx_test_out_sel                                ; rx_test_out0                                                                                                                                                                                                                                           ;
;     -- HSSI 10G RX PCS                                        ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_10g_rx_pcs.inst_twentynm_hssi_10g_rx_pcs                             ;
;             -- Location                                       ; HSSI10GRXPCS_1D4                                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- bitslip_mode                                   ; bitslip_dis                                                                                                                                                                                                                                            ;
;             -- gb_rx_idwidth                                  ; width_32                                                                                                                                                                                                                                               ;
;             -- gb_rx_odwidth                                  ; width_66                                                                                                                                                                                                                                               ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; teng_1588_mode                                                                                                                                                                                                                                         ;
;             -- rxfifo_mode                                    ; register_mode                                                                                                                                                                                                                                          ;
;     -- HSSI KRFEC RX PCS                                      ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_krfec_rx_pcs.inst_twentynm_hssi_krfec_rx_pcs                         ;
;             -- Location                                       ; HSSIKRFECRXPCS_1D4                                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- blksync_cor_en                                 ; detect                                                                                                                                                                                                                                                 ;
;             -- bypass_gb                                      ; bypass_dis                                                                                                                                                                                                                                             ;
;             -- clr_ctrl                                       ; both_enabled                                                                                                                                                                                                                                           ;
;             -- ctrl_bit_reverse                               ; ctrl_bit_reverse_en                                                                                                                                                                                                                                    ;
;             -- data_bit_reverse                               ; data_bit_reverse_dis                                                                                                                                                                                                                                   ;
;             -- dv_start                                       ; with_blklock                                                                                                                                                                                                                                           ;
;             -- err_mark_type                                  ; err_mark_10g                                                                                                                                                                                                                                           ;
;             -- error_marking_en                               ; err_mark_dis                                                                                                                                                                                                                                           ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                                ;
;             -- lpbk_mode                                      ; lpbk_dis                                                                                                                                                                                                                                               ;
;             -- parity_invalid_enum                            ; 8                                                                                                                                                                                                                                                      ;
;             -- parity_valid_num                               ; 4                                                                                                                                                                                                                                                      ;
;             -- pipeln_blksync                                 ; enable                                                                                                                                                                                                                                                 ;
;             -- pipeln_descrm                                  ; disable                                                                                                                                                                                                                                                ;
;             -- pipeln_errcorrect                              ; disable                                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_ind                             ; enable                                                                                                                                                                                                                                                 ;
;             -- pipeln_errtrap_lfsr                            ; disable                                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_loc                             ; disable                                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_pat                             ; disable                                                                                                                                                                                                                                                ;
;             -- pipeln_gearbox                                 ; enable                                                                                                                                                                                                                                                 ;
;             -- pipeln_syndrm                                  ; enable                                                                                                                                                                                                                                                 ;
;             -- pipeln_trans_dec                               ; disable                                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; disable_mode                                                                                                                                                                                                                                           ;
;             -- receive_order                                  ; receive_lsb                                                                                                                                                                                                                                            ;
;             -- rx_testbus_sel                                 ; overall                                                                                                                                                                                                                                                ;
;             -- signal_ok_en                                   ; sig_ok_en                                                                                                                                                                                                                                              ;
;     -- HSSI COMMON PCS PMA INTERFACE                          ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface ;
;             -- Location                                       ; HSSICOMMONPCSPMAINTERFACE_1D4                                                                                                                                                                                                                          ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- asn_clk_enable                                 ; false                                                                                                                                                                                                                                                  ;
;             -- asn_enable                                     ; dis_asn                                                                                                                                                                                                                                                ;
;             -- block_sel                                      ; eight_g_pcs                                                                                                                                                                                                                                            ;
;             -- bypass_early_eios                              ; true                                                                                                                                                                                                                                                   ;
;             -- bypass_pcie_switch                             ; true                                                                                                                                                                                                                                                   ;
;             -- bypass_pma_ltr                                 ; true                                                                                                                                                                                                                                                   ;
;             -- bypass_pma_sw_done                             ; false                                                                                                                                                                                                                                                  ;
;             -- bypass_ppm_lock                                ; false                                                                                                                                                                                                                                                  ;
;             -- bypass_send_syncp_fbkp                         ; true                                                                                                                                                                                                                                                   ;
;             -- bypass_txdetectrx                              ; true                                                                                                                                                                                                                                                   ;
;             -- cdr_control                                    ; dis_cdr_ctrl                                                                                                                                                                                                                                           ;
;             -- cid_enable                                     ; dis_cid_mode                                                                                                                                                                                                                                           ;
;             -- cp_cons_sel                                    ; cp_cons_master                                                                                                                                                                                                                                         ;
;             -- cp_dwn_mstr                                    ; true                                                                                                                                                                                                                                                   ;
;             -- cp_up_mstr                                     ; true                                                                                                                                                                                                                                                   ;
;             -- ctrl_plane_bonding                             ; individual                                                                                                                                                                                                                                             ;
;             -- data_mask_count                                ; 0                                                                                                                                                                                                                                                      ;
;             -- data_mask_count_multi                          ; 0                                                                                                                                                                                                                                                      ;
;             -- early_eios_counter                             ; 0                                                                                                                                                                                                                                                      ;
;             -- free_run_clk_enable                            ; false                                                                                                                                                                                                                                                  ;
;             -- ignore_sigdet_g23                              ; false                                                                                                                                                                                                                                                  ;
;             -- pc_en_counter                                  ; 0                                                                                                                                                                                                                                                      ;
;             -- pc_rst_counter                                 ; 0                                                                                                                                                                                                                                                      ;
;             -- pcie_hip_mode                                  ; hip_disable                                                                                                                                                                                                                                            ;
;             -- ph_fifo_reg_mode                               ; phfifo_reg_mode_dis                                                                                                                                                                                                                                    ;
;             -- phfifo_flush_wait                              ; 0                                                                                                                                                                                                                                                      ;
;             -- pipe_if_g3pcs                                  ; pipe_if_8gpcs                                                                                                                                                                                                                                          ;
;             -- pma_done_counter                               ; 0                                                                                                                                                                                                                                                      ;
;             -- ppm_cnt_rst                                    ; ppm_cnt_rst_dis                                                                                                                                                                                                                                        ;
;             -- ppm_deassert_early                             ; deassert_early_dis                                                                                                                                                                                                                                     ;
;             -- ppm_gen1_2_cnt                                 ; cnt_32k                                                                                                                                                                                                                                                ;
;             -- ppm_post_eidle_delay                           ; cnt_200_cycles                                                                                                                                                                                                                                         ;
;             -- ppmsel                                         ; ppmsel_100                                                                                                                                                                                                                                             ;
;             -- prot_mode                                      ; other_protocols                                                                                                                                                                                                                                        ;
;             -- rxvalid_mask                                   ; rxvalid_mask_dis                                                                                                                                                                                                                                       ;
;             -- sigdet_wait_counter                            ; 0                                                                                                                                                                                                                                                      ;
;             -- sigdet_wait_counter_multi                      ; 0                                                                                                                                                                                                                                                      ;
;             -- sim_mode                                       ; disable                                                                                                                                                                                                                                                ;
;             -- spd_chg_rst_wait_cnt_en                        ; false                                                                                                                                                                                                                                                  ;
;             -- testout_sel                                    ; asn_test                                                                                                                                                                                                                                               ;
;             -- wait_clk_on_off_timer                          ; 0                                                                                                                                                                                                                                                      ;
;             -- wait_pipe_synchronizing                        ; 0                                                                                                                                                                                                                                                      ;
;             -- wait_send_syncp_fbkp                           ; 0                                                                                                                                                                                                                                                      ;
;     -- HSSI COMMON PLD PCS INTERFACE                          ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pld_pcs_interface.inst_twentynm_hssi_common_pld_pcs_interface ;
;             -- Location                                       ; HSSICOMMONPLDPCSINTERFACE_1D4                                                                                                                                                                                                                          ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- hrdrstctrl_en                                  ; hrst_dis                                                                                                                                                                                                                                               ;
;             -- pcs_testbus_block_sel                          ; pma_if                                                                                                                                                                                                                                                 ;
;                                                               ;                                                                                                                                                                                                                                                        ;
; rx_serial_data[1]~input                                       ;                                                                                                                                                                                                                                                        ;
;     -- Channel Location                                       ; IOIBUF_X0_Y37_N112                                                                                                                                                                                                                                     ;
;     -- CMU/CDR PLL                                            ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll                   ;
;             -- Location                                       ; HSSIPMACDRPLL_1D3                                                                                                                                                                                                                                      ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                        ;
;             -- output_clock_frequency                         ; 5156250000 Hz                                                                                                                                                                                                                                          ;
;             -- reference_clock_frequency                      ; 644531250 Hz                                                                                                                                                                                                                                           ;
;             -- vco_freq                                       ; 5156250000 Hz                                                                                                                                                                                                                                          ;
;             -- bw_sel                                         ; medium                                                                                                                                                                                                                                                 ;
;             -- loopback_mode                                  ; loopback_disabled                                                                                                                                                                                                                                      ;
;             -- m_counter                                      ; 16                                                                                                                                                                                                                                                     ;
;             -- n_counter                                      ; 2                                                                                                                                                                                                                                                      ;
;             -- pd_l_counter                                   ; 1                                                                                                                                                                                                                                                      ;
;             -- pfd_l_counter                                  ; 1                                                                                                                                                                                                                                                      ;
;             -- analog_mode                                    ; user_custom                                                                                                                                                                                                                                            ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                                               ;
;             -- pcie_gen                                       ; non_pcie                                                                                                                                                                                                                                               ;
;     -- HSSI PMA RX BUF                                        ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_buf.inst_twentynm_hssi_pma_rx_buf                             ;
;             -- Location                                       ; HSSIPMARXBUF_1D3                                                                                                                                                                                                                                       ;
;             -- bypass_eqz_stages_234                          ; bypass_off                                                                                                                                                                                                                                             ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                        ;
;             -- eq_bw_sel                                      ; eq_bw_3                                                                                                                                                                                                                                                ;
;             -- input_vcm_sel                                  ; high_vcm                                                                                                                                                                                                                                               ;
;             -- offset_cancellation_ctrl                       ; volt_0mv                                                                                                                                                                                                                                               ;
;             -- power_mode_rx                                  ; low_power                                                                                                                                                                                                                                              ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                                               ;
;             -- qpi_enable                                     ; non_qpi_mode                                                                                                                                                                                                                                           ;
;             -- rx_refclk_divider                              ; bypass_divider                                                                                                                                                                                                                                         ;
;             -- rx_sel_bias_source                             ; bias_vcmdrv                                                                                                                                                                                                                                            ;
;             -- term_sel                                       ; r_r1                                                                                                                                                                                                                                                   ;
;             -- vcm_current_add                                ; vcm_current_1                                                                                                                                                                                                                                          ;
;             -- vcm_sel                                        ; vcm_setting_03                                                                                                                                                                                                                                         ;
;             -- eq_dc_gain_trim                                ; stg2_gain7                                                                                                                                                                                                                                             ;
;             -- one_stage_enable                               ; s1_mode                                                                                                                                                                                                                                                ;
;             -- term_tri_enable                                ; disable_tri                                                                                                                                                                                                                                            ;
;             -- vga_bandwidth_select                           ; vga_bw_4                                                                                                                                                                                                                                               ;
;             -- xrx_path_analog_mode                           ; user_custom                                                                                                                                                                                                                                            ;
;             -- power_mode                                     ; mid_power                                                                                                                                                                                                                                              ;
;             -- link                                           ; sr                                                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- cdrclk_to_cgb                                  ; cdrclk_2cgb_dis                                                                                                                                                                                                                                        ;
;             -- diag_lp_en                                     ; dlp_off                                                                                                                                                                                                                                                ;
;             -- link_rx                                        ; sr                                                                                                                                                                                                                                                     ;
;             -- offset_cal_pd                                  ; eqz1_en                                                                                                                                                                                                                                                ;
;             -- offset_pd                                      ; oc_pd                                                                                                                                                                                                                                                  ;
;             -- pdb_rx                                         ; normal_rx_on                                                                                                                                                                                                                                           ;
;             -- pm_tx_rx_pcie_gen                              ; non_pcie                                                                                                                                                                                                                                               ;
;             -- pm_tx_rx_pcie_gen_bitwidth                     ; pcie_gen3_32b                                                                                                                                                                                                                                          ;
;             -- pm_tx_rx_cvp_mode                              ; cvp_off                                                                                                                                                                                                                                                ;
;             -- pm_tx_rx_testmux_select                        ; setting0                                                                                                                                                                                                                                               ;
;             -- xrx_path_jtag_hys                              ; hys_increase_disable                                                                                                                                                                                                                                   ;
;             -- xrx_path_jtag_lp                               ; lp_off                                                                                                                                                                                                                                                 ;
;             -- xrx_path_uc_pcie_sw                            ; uc_pcie_gen1                                                                                                                                                                                                                                           ;
;             -- VCCR_GXB(mV)                                   ; 1030                                                                                                                                                                                                                                                   ;
;     -- HSSI PMA RX DFE                                        ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_dfe.inst_twentynm_hssi_pma_rx_dfe                             ;
;             -- Location                                       ; HSSIPMARXDFE_1D3                                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                        ;
;             -- dft_en                                         ; dft_disable                                                                                                                                                                                                                                            ;
;             -- pdb                                            ; dfe_enable                                                                                                                                                                                                                                             ;
;             -- pdb_fixedtap                                   ; fixtap_dfe_powerdown                                                                                                                                                                                                                                   ;
;             -- pdb_floattap                                   ; floattap_dfe_powerdown                                                                                                                                                                                                                                 ;
;             -- pdb_fxtap4t7                                   ; fxtap4t7_powerdown                                                                                                                                                                                                                                     ;
;             -- power_mode                                     ; mid_power                                                                                                                                                                                                                                              ;
;             -- sel_fltapstep_dec                              ; fltap_step_no_dec                                                                                                                                                                                                                                      ;
;             -- sel_fltapstep_inc                              ; fltap_step_no_inc                                                                                                                                                                                                                                      ;
;             -- sel_fxtapstep_dec                              ; fxtap_step_no_dec                                                                                                                                                                                                                                      ;
;             -- sel_fxtapstep_inc                              ; fxtap_step_no_inc                                                                                                                                                                                                                                      ;
;             -- sel_oc_en                                      ; off_canc_disable                                                                                                                                                                                                                                       ;
;             -- sel_probe_tstmx                                ; probe_tstmx_none                                                                                                                                                                                                                                       ;
;     -- HSSI PMA RX ODI                                        ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_odi.inst_twentynm_hssi_pma_rx_odi                             ;
;             -- Location                                       ; HSSIPMARXODI_1D3                                                                                                                                                                                                                                       ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- step_ctrl_sel                                  ; dprio_mode                                                                                                                                                                                                                                             ;
;     -- HSSI PMA RX DESER                                      ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser                         ;
;             -- Location                                       ; HSSIPMARXDESER_1D3                                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- clkdiv_source                                  ; vco_bypass_normal                                                                                                                                                                                                                                      ;
;             -- clkdivrx_user_mode                             ; clkdivrx_user_disabled                                                                                                                                                                                                                                 ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                        ;
;             -- deser_factor                                   ; 32                                                                                                                                                                                                                                                     ;
;             -- deser_powerdown                                ; deser_power_up                                                                                                                                                                                                                                         ;
;             -- sdclk_enable                                   ; false                                                                                                                                                                                                                                                  ;
;             -- pcie_gen                                       ; non_pcie                                                                                                                                                                                                                                               ;
;             -- pcie_gen_bitwidth                              ; pcie_gen3_32b                                                                                                                                                                                                                                          ;
;     -- HSSI PMA RX SD                                         ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_sd.inst_twentynm_hssi_pma_rx_sd                               ;
;             -- Location                                       ; HSSIPMARXSD_1D3                                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- link                                           ; sr                                                                                                                                                                                                                                                     ;
;             -- power_mode                                     ; mid_power                                                                                                                                                                                                                                              ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                                               ;
;             -- sd_output_off                                  ; 1                                                                                                                                                                                                                                                      ;
;             -- sd_output_on                                   ; 15                                                                                                                                                                                                                                                     ;
;             -- sd_pdb                                         ; sd_off                                                                                                                                                                                                                                                 ;
;             -- sd_threshold                                   ; sdlv_3                                                                                                                                                                                                                                                 ;
;     -- HSSI PMA ADAPTATION                                    ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_adaptation.inst_twentynm_hssi_pma_adaptation                     ;
;             -- Location                                       ; HSSIPMAADAPTATION_1D3                                                                                                                                                                                                                                  ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- adp_1s_ctle_bypass                             ; radp_1s_ctle_bypass_1                                                                                                                                                                                                                                  ;
;             -- adp_4s_ctle_bypass                             ; radp_4s_ctle_bypass_1                                                                                                                                                                                                                                  ;
;             -- adp_ctle_acgain_4s                             ; radp_ctle_acgain_4s_1                                                                                                                                                                                                                                  ;
;             -- adp_ctle_en                                    ; radp_ctle_disable                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fltap_bypass                           ; radp_dfe_fltap_bypass_1                                                                                                                                                                                                                                ;
;             -- adp_dfe_fltap_en                               ; radp_dfe_fltap_disable                                                                                                                                                                                                                                 ;
;             -- adp_dfe_fxtap8                                 ; radp_dfe_fxtap8_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap9                                 ; radp_dfe_fxtap9_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap10                                ; radp_dfe_fxtap10_0                                                                                                                                                                                                                                     ;
;             -- adp_dfe_fxtap11                                ; radp_dfe_fxtap11_0                                                                                                                                                                                                                                     ;
;             -- adp_dfe_fxtap_bypass                           ; radp_dfe_fxtap_bypass_1                                                                                                                                                                                                                                ;
;             -- adp_dfe_fxtap_en                               ; radp_dfe_fxtap_disable                                                                                                                                                                                                                                 ;
;             -- adp_dfe_fxtap_hold_en                          ; radp_dfe_fxtap_not_held                                                                                                                                                                                                                                ;
;             -- adp_dfe_fxtap1                                 ; radp_dfe_fxtap1_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap2                                 ; radp_dfe_fxtap2_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap3                                 ; radp_dfe_fxtap3_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap4                                 ; radp_dfe_fxtap4_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap5                                 ; radp_dfe_fxtap5_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap6                                 ; radp_dfe_fxtap6_0                                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap7                                 ; radp_dfe_fxtap7_0                                                                                                                                                                                                                                      ;
;             -- adp_vga_bypass                                 ; radp_vga_bypass_1                                                                                                                                                                                                                                      ;
;             -- adp_vga_en                                     ; radp_vga_disable                                                                                                                                                                                                                                       ;
;             -- adp_vga_sel                                    ; radp_vga_sel_2                                                                                                                                                                                                                                         ;
;             -- adp_vref_bypass                                ; radp_vref_bypass_1                                                                                                                                                                                                                                     ;
;             -- adp_vref_en                                    ; radp_vref_disable                                                                                                                                                                                                                                      ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                                               ;
;             -- adp_ctle_adapt_cycle_window                    ; radp_ctle_adapt_cycle_window_7                                                                                                                                                                                                                         ;
;             -- odi_dfe_spec_en                                ; rodi_dfe_spec_en_0                                                                                                                                                                                                                                     ;
;             -- adp_ctle_eqz_1s_sel                            ; radp_ctle_eqz_1s_sel_3                                                                                                                                                                                                                                 ;
;             -- adp_mode                                       ; radp_mode_8                                                                                                                                                                                                                                            ;
;     -- HSSI RX PCS PMA INTERFACE                              ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pcs_pma_interface.inst_twentynm_hssi_rx_pcs_pma_interface         ;
;             -- Location                                       ; HSSIRXPCSPMAINTERFACE_1D3                                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- block_sel                                      ; ten_g_pcs                                                                                                                                                                                                                                              ;
;             -- channel_operation_mode                         ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- clkslip_sel                                    ; pld                                                                                                                                                                                                                                                    ;
;             -- lpbk_en                                        ; disable                                                                                                                                                                                                                                                ;
;             -- master_clk_sel                                 ; master_rx_pma_clk                                                                                                                                                                                                                                      ;
;             -- pldif_datawidth_mode                           ; pldif_data_10bit                                                                                                                                                                                                                                       ;
;             -- pma_dw_rx                                      ; pma_32b_rx                                                                                                                                                                                                                                             ;
;             -- prbs_clken                                     ; prbs_clk_dis                                                                                                                                                                                                                                           ;
;             -- prbs_ver                                       ; prbs_off                                                                                                                                                                                                                                               ;
;             -- prbs9_dwidth                                   ; prbs9_64b                                                                                                                                                                                                                                              ;
;             -- prot_mode_rx                                   ; teng_krfec_mode_rx                                                                                                                                                                                                                                     ;
;             -- rx_dyn_polarity_inversion                      ; rx_dyn_polinv_dis                                                                                                                                                                                                                                      ;
;             -- rx_lpbk_en                                     ; lpbk_dis                                                                                                                                                                                                                                               ;
;             -- rx_prbs_mask                                   ; prbsmask128                                                                                                                                                                                                                                            ;
;             -- rx_prbs_mode                                   ; teng_mode                                                                                                                                                                                                                                              ;
;             -- rx_signalok_signaldet_sel                      ; sel_sig_det                                                                                                                                                                                                                                            ;
;             -- rx_static_polarity_inversion                   ; rx_stat_polinv_dis                                                                                                                                                                                                                                     ;
;             -- rx_uhsif_lpbk_en                               ; uhsif_lpbk_dis                                                                                                                                                                                                                                         ;
;     -- HSSI RX PLD PCS INTERFACE                              ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface         ;
;             -- Location                                       ; HSSIRXPLDPCSINTERFACE_1D3                                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- hd_chnl_hip_en                                 ; disable                                                                                                                                                                                                                                                ;
;             -- hd_chnl_hrdrstctl_en                           ; disable                                                                                                                                                                                                                                                ;
;             -- hd_chnl_prot_mode_rx                           ; teng_1588_baser_rx                                                                                                                                                                                                                                     ;
;             -- hd_chnl_ctrl_plane_bonding_rx                  ; individual_rx                                                                                                                                                                                                                                          ;
;             -- hd_chnl_pma_dw_rx                              ; pma_32b_rx                                                                                                                                                                                                                                             ;
;             -- hd_chnl_pld_fifo_mode_rx                       ; reg_rx                                                                                                                                                                                                                                                 ;
;             -- hd_chnl_shared_fifo_width_rx                   ; single_rx                                                                                                                                                                                                                                              ;
;             -- hd_chnl_low_latency_en_rx                      ; disable                                                                                                                                                                                                                                                ;
;             -- hd_chnl_func_mode                              ; enable                                                                                                                                                                                                                                                 ;
;             -- hd_chnl_sup_mode                               ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_chnl_channel_operation_mode                 ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- hd_chnl_lpbk_en                                ; disable                                                                                                                                                                                                                                                ;
;             -- hd_chnl_frequency_rules_en                     ; enable                                                                                                                                                                                                                                                 ;
;             -- hd_chnl_speed_grade                            ; i3                                                                                                                                                                                                                                                     ;
;             -- hd_chnl_pma_rx_clk_hz                          ; 322265625                                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_rx_clk_hz                          ; 0                                                                                                                                                                                                                                                      ;
;             -- hd_chnl_fref_clk_hz                            ; 322265625                                                                                                                                                                                                                                              ;
;             -- hd_chnl_clklow_clk_hz                          ; 322265625                                                                                                                                                                                                                                              ;
;             -- hd_chnl_hclk_clk_hz                            ; 0                                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_pcs_refclk_dig_nonatpg_mode_clk_hz ; 0                                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_8g_refclk_dig_nonatpg_mode_clk_hz  ; 0                                                                                                                                                                                                                                                      ;
;             -- hd_fifo_sup_mode                               ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_fifo_channel_operation_mode                 ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- hd_fifo_prot_mode_rx                           ; teng_mode_rx                                                                                                                                                                                                                                           ;
;             -- hd_fifo_shared_fifo_width_rx                   ; single_rx                                                                                                                                                                                                                                              ;
;             -- hd_10g_sup_mode                                ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_10g_channel_operation_mode                  ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- hd_10g_lpbk_en                                 ; disable                                                                                                                                                                                                                                                ;
;             -- hd_10g_pma_dw_rx                               ; pma_32b_rx                                                                                                                                                                                                                                             ;
;             -- hd_10g_fifo_mode_rx                            ; reg_rx                                                                                                                                                                                                                                                 ;
;             -- hd_10g_prot_mode_rx                            ; teng_1588_mode_rx                                                                                                                                                                                                                                      ;
;             -- hd_10g_ctrl_plane_bonding_rx                   ; individual_rx                                                                                                                                                                                                                                          ;
;             -- hd_10g_low_latency_en_rx                       ; disable                                                                                                                                                                                                                                                ;
;             -- hd_10g_shared_fifo_width_rx                    ; single_rx                                                                                                                                                                                                                                              ;
;             -- hd_10g_test_bus_mode                           ; rx                                                                                                                                                                                                                                                     ;
;             -- hd_8g_sup_mode                                 ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_8g_channel_operation_mode                   ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- hd_8g_lpbk_en                                  ; disable                                                                                                                                                                                                                                                ;
;             -- hd_8g_prot_mode_rx                             ; disabled_prot_mode_rx                                                                                                                                                                                                                                  ;
;             -- hd_8g_hip_mode                                 ; disable                                                                                                                                                                                                                                                ;
;             -- hd_8g_ctrl_plane_bonding_rx                    ; individual_rx                                                                                                                                                                                                                                          ;
;             -- hd_8g_pma_dw_rx                                ; pma_10b_rx                                                                                                                                                                                                                                             ;
;             -- hd_8g_fifo_mode_rx                             ; fifo_rx                                                                                                                                                                                                                                                ;
;             -- hd_g3_sup_mode                                 ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_g3_prot_mode                                ; disabled_prot_mode                                                                                                                                                                                                                                     ;
;             -- hd_krfec_sup_mode                              ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_krfec_channel_operation_mode                ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- hd_krfec_lpbk_en                               ; disable                                                                                                                                                                                                                                                ;
;             -- hd_krfec_prot_mode_rx                          ; disabled_prot_mode_rx                                                                                                                                                                                                                                  ;
;             -- hd_krfec_low_latency_en_rx                     ; disable                                                                                                                                                                                                                                                ;
;             -- hd_krfec_test_bus_mode                         ; tx                                                                                                                                                                                                                                                     ;
;             -- hd_pmaif_sup_mode                              ; user_mode                                                                                                                                                                                                                                              ;
;             -- hd_pmaif_lpbk_en                               ; disable                                                                                                                                                                                                                                                ;
;             -- hd_pmaif_channel_operation_mode                ; tx_rx_pair_enabled                                                                                                                                                                                                                                     ;
;             -- hd_pmaif_sim_mode                              ; disable                                                                                                                                                                                                                                                ;
;             -- hd_pmaif_prot_mode_rx                          ; teng_krfec_mode_rx                                                                                                                                                                                                                                     ;
;             -- hd_pmaif_pma_dw_rx                             ; pma_32b_rx                                                                                                                                                                                                                                             ;
;             -- hd_pldif_prot_mode_rx                          ; teng_reg_mode_rx                                                                                                                                                                                                                                       ;
;             -- hd_pldif_hrdrstctl_en                          ; disable                                                                                                                                                                                                                                                ;
;             -- hd_pldif_sup_mode                              ; user_mode                                                                                                                                                                                                                                              ;
;             -- pcs_rx_block_sel                               ; teng                                                                                                                                                                                                                                                   ;
;             -- pcs_rx_clk_sel                                 ; pcs_rx_clk                                                                                                                                                                                                                                             ;
;             -- pcs_rx_hip_clk_en                              ; hip_rx_disable                                                                                                                                                                                                                                         ;
;             -- pcs_rx_output_sel                              ; teng_output                                                                                                                                                                                                                                            ;
;     -- HSSI 8G RX PCS                                         ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs                               ;
;             -- Location                                       ; HSSI8GRXPCS_1D3                                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- byte_deserializer                              ; dis_bds                                                                                                                                                                                                                                                ;
;             -- ctrl_plane_bonding_compensation                ; dis_compensation                                                                                                                                                                                                                                       ;
;             -- ctrl_plane_bonding_consumption                 ; individual                                                                                                                                                                                                                                             ;
;             -- ctrl_plane_bonding_distribution                ; not_master_chnl_distr                                                                                                                                                                                                                                  ;
;             -- eightb_tenb_decoder                            ; en_8b10b_ibm                                                                                                                                                                                                                                           ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                                ;
;             -- phase_compensation_fifo                        ; low_latency                                                                                                                                                                                                                                            ;
;             -- pma_dw                                         ; ten_bit                                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                                     ;
;             -- rate_match                                     ; dis_rm                                                                                                                                                                                                                                                 ;
;     -- HSSI FIFO RX PCS                                       ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_fifo_rx_pcs.inst_twentynm_hssi_fifo_rx_pcs                           ;
;             -- Location                                       ; HSSIFIFORXPCS_1D3                                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- double_read_mode                               ; double_read_dis                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; teng_mode                                                                                                                                                                                                                                              ;
;     -- HSSI PIPE GEN1 2                                       ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_pipe_gen1_2.inst_twentynm_hssi_pipe_gen1_2                           ;
;             -- Location                                       ; HSSIPIPEGEN12_1D3                                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- elec_idle_delay_val                            ; 0                                                                                                                                                                                                                                                      ;
;             -- error_replace_pad                              ; replace_edb                                                                                                                                                                                                                                            ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                                ;
;             -- ind_error_reporting                            ; dis_ind_error_reporting                                                                                                                                                                                                                                ;
;             -- phystatus_delay_val                            ; 0                                                                                                                                                                                                                                                      ;
;             -- phystatus_rst_toggle                           ; dis_phystatus_rst_toggle                                                                                                                                                                                                                               ;
;             -- pipe_byte_de_serializer_en                     ; dont_care_bds                                                                                                                                                                                                                                          ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                                     ;
;             -- rpre_emph_a_val                                ; 0                                                                                                                                                                                                                                                      ;
;             -- rpre_emph_b_val                                ; 0                                                                                                                                                                                                                                                      ;
;             -- rpre_emph_c_val                                ; 0                                                                                                                                                                                                                                                      ;
;             -- rpre_emph_d_val                                ; 0                                                                                                                                                                                                                                                      ;
;             -- rpre_emph_e_val                                ; 0                                                                                                                                                                                                                                                      ;
;             -- rvod_sel_a_val                                 ; 0                                                                                                                                                                                                                                                      ;
;             -- rvod_sel_b_val                                 ; 0                                                                                                                                                                                                                                                      ;
;             -- rvod_sel_c_val                                 ; 0                                                                                                                                                                                                                                                      ;
;             -- rvod_sel_d_val                                 ; 0                                                                                                                                                                                                                                                      ;
;             -- rvod_sel_e_val                                 ; 0                                                                                                                                                                                                                                                      ;
;             -- rx_pipe_enable                                 ; dis_pipe_rx                                                                                                                                                                                                                                            ;
;             -- rxdetect_bypass                                ; dis_rxdetect_bypass                                                                                                                                                                                                                                    ;
;             -- tx_pipe_enable                                 ; dis_pipe_tx                                                                                                                                                                                                                                            ;
;             -- txswing                                        ; dis_txswing                                                                                                                                                                                                                                            ;
;     -- HSSI PIPE GEN3                                         ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_pipe_gen3.inst_twentynm_hssi_pipe_gen3                               ;
;             -- Location                                       ; HSSIPIPEGEN3_1D3                                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- bypass_rx_detection_enable                     ; false                                                                                                                                                                                                                                                  ;
;             -- bypass_rx_preset                               ; 0                                                                                                                                                                                                                                                      ;
;             -- bypass_rx_preset_enable                        ; false                                                                                                                                                                                                                                                  ;
;             -- bypass_tx_coefficent                           ; 0                                                                                                                                                                                                                                                      ;
;             -- bypass_tx_coefficent_enable                    ; false                                                                                                                                                                                                                                                  ;
;             -- elecidle_delay_g3                              ; 0                                                                                                                                                                                                                                                      ;
;             -- ind_error_reporting                            ; dis_ind_error_reporting                                                                                                                                                                                                                                ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                                            ;
;             -- phy_status_delay_g12                           ; 0                                                                                                                                                                                                                                                      ;
;             -- phy_status_delay_g3                            ; 0                                                                                                                                                                                                                                                      ;
;             -- phystatus_rst_toggle_g12                       ; dis_phystatus_rst_toggle                                                                                                                                                                                                                               ;
;             -- phystatus_rst_toggle_g3                        ; dis_phystatus_rst_toggle_g3                                                                                                                                                                                                                            ;
;             -- rate_match_pad_insertion                       ; dis_rm_fifo_pad_ins                                                                                                                                                                                                                                    ;
;             -- test_out_sel                                   ; disable_test_out                                                                                                                                                                                                                                       ;
;     -- HSSI GEN3 RX PCS                                       ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_gen3_rx_pcs.inst_twentynm_hssi_gen3_rx_pcs                           ;
;             -- Location                                       ; HSSIGEN3RXPCS_1D3                                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- block_sync                                     ; bypass_block_sync                                                                                                                                                                                                                                      ;
;             -- block_sync_sm                                  ; disable_blk_sync_sm                                                                                                                                                                                                                                    ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                                            ;
;             -- rate_match_fifo                                ; bypass_rm_fifo                                                                                                                                                                                                                                         ;
;             -- rate_match_fifo_latency                        ; low_latency                                                                                                                                                                                                                                            ;
;             -- reverse_lpbk                                   ; rev_lpbk_dis                                                                                                                                                                                                                                           ;
;             -- rx_b4gb_par_lpbk                               ; b4gb_par_lpbk_dis                                                                                                                                                                                                                                      ;
;             -- rx_ins_del_one_skip                            ; ins_del_one_skip_dis                                                                                                                                                                                                                                   ;
;             -- rx_num_fixed_pat                               ; 0                                                                                                                                                                                                                                                      ;
;             -- rx_test_out_sel                                ; rx_test_out0                                                                                                                                                                                                                                           ;
;     -- HSSI 10G RX PCS                                        ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_10g_rx_pcs.inst_twentynm_hssi_10g_rx_pcs                             ;
;             -- Location                                       ; HSSI10GRXPCS_1D3                                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- bitslip_mode                                   ; bitslip_dis                                                                                                                                                                                                                                            ;
;             -- gb_rx_idwidth                                  ; width_32                                                                                                                                                                                                                                               ;
;             -- gb_rx_odwidth                                  ; width_66                                                                                                                                                                                                                                               ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; teng_1588_mode                                                                                                                                                                                                                                         ;
;             -- rxfifo_mode                                    ; register_mode                                                                                                                                                                                                                                          ;
;     -- HSSI KRFEC RX PCS                                      ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_krfec_rx_pcs.inst_twentynm_hssi_krfec_rx_pcs                         ;
;             -- Location                                       ; HSSIKRFECRXPCS_1D3                                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- blksync_cor_en                                 ; detect                                                                                                                                                                                                                                                 ;
;             -- bypass_gb                                      ; bypass_dis                                                                                                                                                                                                                                             ;
;             -- clr_ctrl                                       ; both_enabled                                                                                                                                                                                                                                           ;
;             -- ctrl_bit_reverse                               ; ctrl_bit_reverse_en                                                                                                                                                                                                                                    ;
;             -- data_bit_reverse                               ; data_bit_reverse_dis                                                                                                                                                                                                                                   ;
;             -- dv_start                                       ; with_blklock                                                                                                                                                                                                                                           ;
;             -- err_mark_type                                  ; err_mark_10g                                                                                                                                                                                                                                           ;
;             -- error_marking_en                               ; err_mark_dis                                                                                                                                                                                                                                           ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                                ;
;             -- lpbk_mode                                      ; lpbk_dis                                                                                                                                                                                                                                               ;
;             -- parity_invalid_enum                            ; 8                                                                                                                                                                                                                                                      ;
;             -- parity_valid_num                               ; 4                                                                                                                                                                                                                                                      ;
;             -- pipeln_blksync                                 ; enable                                                                                                                                                                                                                                                 ;
;             -- pipeln_descrm                                  ; disable                                                                                                                                                                                                                                                ;
;             -- pipeln_errcorrect                              ; disable                                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_ind                             ; enable                                                                                                                                                                                                                                                 ;
;             -- pipeln_errtrap_lfsr                            ; disable                                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_loc                             ; disable                                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_pat                             ; disable                                                                                                                                                                                                                                                ;
;             -- pipeln_gearbox                                 ; enable                                                                                                                                                                                                                                                 ;
;             -- pipeln_syndrm                                  ; enable                                                                                                                                                                                                                                                 ;
;             -- pipeln_trans_dec                               ; disable                                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; disable_mode                                                                                                                                                                                                                                           ;
;             -- receive_order                                  ; receive_lsb                                                                                                                                                                                                                                            ;
;             -- rx_testbus_sel                                 ; overall                                                                                                                                                                                                                                                ;
;             -- signal_ok_en                                   ; sig_ok_en                                                                                                                                                                                                                                              ;
;     -- HSSI COMMON PCS PMA INTERFACE                          ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface ;
;             -- Location                                       ; HSSICOMMONPCSPMAINTERFACE_1D3                                                                                                                                                                                                                          ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- asn_clk_enable                                 ; false                                                                                                                                                                                                                                                  ;
;             -- asn_enable                                     ; dis_asn                                                                                                                                                                                                                                                ;
;             -- block_sel                                      ; eight_g_pcs                                                                                                                                                                                                                                            ;
;             -- bypass_early_eios                              ; true                                                                                                                                                                                                                                                   ;
;             -- bypass_pcie_switch                             ; true                                                                                                                                                                                                                                                   ;
;             -- bypass_pma_ltr                                 ; true                                                                                                                                                                                                                                                   ;
;             -- bypass_pma_sw_done                             ; false                                                                                                                                                                                                                                                  ;
;             -- bypass_ppm_lock                                ; false                                                                                                                                                                                                                                                  ;
;             -- bypass_send_syncp_fbkp                         ; true                                                                                                                                                                                                                                                   ;
;             -- bypass_txdetectrx                              ; true                                                                                                                                                                                                                                                   ;
;             -- cdr_control                                    ; dis_cdr_ctrl                                                                                                                                                                                                                                           ;
;             -- cid_enable                                     ; dis_cid_mode                                                                                                                                                                                                                                           ;
;             -- cp_cons_sel                                    ; cp_cons_master                                                                                                                                                                                                                                         ;
;             -- cp_dwn_mstr                                    ; true                                                                                                                                                                                                                                                   ;
;             -- cp_up_mstr                                     ; true                                                                                                                                                                                                                                                   ;
;             -- ctrl_plane_bonding                             ; individual                                                                                                                                                                                                                                             ;
;             -- data_mask_count                                ; 0                                                                                                                                                                                                                                                      ;
;             -- data_mask_count_multi                          ; 0                                                                                                                                                                                                                                                      ;
;             -- early_eios_counter                             ; 0                                                                                                                                                                                                                                                      ;
;             -- free_run_clk_enable                            ; false                                                                                                                                                                                                                                                  ;
;             -- ignore_sigdet_g23                              ; false                                                                                                                                                                                                                                                  ;
;             -- pc_en_counter                                  ; 0                                                                                                                                                                                                                                                      ;
;             -- pc_rst_counter                                 ; 0                                                                                                                                                                                                                                                      ;
;             -- pcie_hip_mode                                  ; hip_disable                                                                                                                                                                                                                                            ;
;             -- ph_fifo_reg_mode                               ; phfifo_reg_mode_dis                                                                                                                                                                                                                                    ;
;             -- phfifo_flush_wait                              ; 0                                                                                                                                                                                                                                                      ;
;             -- pipe_if_g3pcs                                  ; pipe_if_8gpcs                                                                                                                                                                                                                                          ;
;             -- pma_done_counter                               ; 0                                                                                                                                                                                                                                                      ;
;             -- ppm_cnt_rst                                    ; ppm_cnt_rst_dis                                                                                                                                                                                                                                        ;
;             -- ppm_deassert_early                             ; deassert_early_dis                                                                                                                                                                                                                                     ;
;             -- ppm_gen1_2_cnt                                 ; cnt_32k                                                                                                                                                                                                                                                ;
;             -- ppm_post_eidle_delay                           ; cnt_200_cycles                                                                                                                                                                                                                                         ;
;             -- ppmsel                                         ; ppmsel_100                                                                                                                                                                                                                                             ;
;             -- prot_mode                                      ; other_protocols                                                                                                                                                                                                                                        ;
;             -- rxvalid_mask                                   ; rxvalid_mask_dis                                                                                                                                                                                                                                       ;
;             -- sigdet_wait_counter                            ; 0                                                                                                                                                                                                                                                      ;
;             -- sigdet_wait_counter_multi                      ; 0                                                                                                                                                                                                                                                      ;
;             -- sim_mode                                       ; disable                                                                                                                                                                                                                                                ;
;             -- spd_chg_rst_wait_cnt_en                        ; false                                                                                                                                                                                                                                                  ;
;             -- testout_sel                                    ; asn_test                                                                                                                                                                                                                                               ;
;             -- wait_clk_on_off_timer                          ; 0                                                                                                                                                                                                                                                      ;
;             -- wait_pipe_synchronizing                        ; 0                                                                                                                                                                                                                                                      ;
;             -- wait_send_syncp_fbkp                           ; 0                                                                                                                                                                                                                                                      ;
;     -- HSSI COMMON PLD PCS INTERFACE                          ;                                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                        ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pld_pcs_interface.inst_twentynm_hssi_common_pld_pcs_interface ;
;             -- Location                                       ; HSSICOMMONPLDPCSINTERFACE_1D3                                                                                                                                                                                                                          ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                        ;
;             -- hrdrstctrl_en                                  ; hrst_dis                                                                                                                                                                                                                                               ;
;             -- pcs_testbus_block_sel                          ; pma_if                                                                                                                                                                                                                                                 ;
;                                                               ;                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HSSI Transmitter Channel                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Block Name                                                    ; Value                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tx_serial_data[0]~output                                      ;                                                                                                                                                                                                                                                ;
;     -- Channel Location                                       ; IOOBUF_X0_Y38_N108                                                                                                                                                                                                                             ;
;     -- HSSI PMA TX BUF                                        ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_buf.inst_twentynm_hssi_pma_tx_buf                     ;
;             -- Location                                       ; HSSIPMATXBUF_1D4                                                                                                                                                                                                                               ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                ;
;             -- pre_emp_sign_1st_post_tap                      ; fir_post_1t_neg                                                                                                                                                                                                                                ;
;             -- pre_emp_sign_2nd_post_tap                      ; fir_post_2t_neg                                                                                                                                                                                                                                ;
;             -- pre_emp_sign_pre_tap_1t                        ; fir_pre_1t_neg                                                                                                                                                                                                                                 ;
;             -- pre_emp_sign_pre_tap_2t                        ; fir_pre_2t_neg                                                                                                                                                                                                                                 ;
;             -- pre_emp_switching_ctrl_1st_post_tap            ; 0                                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_2nd_post_tap            ; 0                                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_pre_tap_1t              ; 0                                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_pre_tap_2t              ; 0                                                                                                                                                                                                                                              ;
;             -- rx_det                                         ; mode_0                                                                                                                                                                                                                                         ;
;             -- rx_det_output_sel                              ; rx_det_pcie_out                                                                                                                                                                                                                                ;
;             -- rx_det_pdb                                     ; rx_det_off                                                                                                                                                                                                                                     ;
;             -- slew_rate_ctrl                                 ; slew_r5                                                                                                                                                                                                                                        ;
;             -- term_code                                      ; rterm_code7                                                                                                                                                                                                                                    ;
;             -- term_sel                                       ; r_r1                                                                                                                                                                                                                                           ;
;             -- user_fir_coeff_ctrl_sel                        ; ram_ctl                                                                                                                                                                                                                                        ;
;             -- vod_output_swing_ctrl                          ; 31                                                                                                                                                                                                                                             ;
;             -- swing_level                                    ; hv                                                                                                                                                                                                                                             ;
;             -- res_cal_local                                  ; non_local                                                                                                                                                                                                                                      ;
;             -- low_power_en                                   ; disable                                                                                                                                                                                                                                        ;
;             -- compensation_en                                ; enable                                                                                                                                                                                                                                         ;
;             -- dcd_detection_en                               ; disable                                                                                                                                                                                                                                        ;
;             -- link                                           ; sr                                                                                                                                                                                                                                             ;
;             -- power_mode                                     ; mid_power                                                                                                                                                                                                                                      ;
;             -- xtx_path_analog_mode                           ; user_custom                                                                                                                                                                                                                                    ;
;             -- compensation_driver_en                         ; disable                                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- duty_cycle_correction_bandwidth                ; dcc_bw_2                                                                                                                                                                                                                                       ;
;             -- duty_cycle_correction_mode_ctrl                ; dcc_disable                                                                                                                                                                                                                                    ;
;             -- duty_cycle_input_polarity                      ; dcc_input_pos                                                                                                                                                                                                                                  ;
;             -- duty_cycle_setting                             ; dcc_t32                                                                                                                                                                                                                                        ;
;             -- duty_cycle_setting_aux                         ; dcc2_t32                                                                                                                                                                                                                                       ;
;             -- link_tx                                        ; sr                                                                                                                                                                                                                                             ;
;             -- lst                                            ; atb_disabled                                                                                                                                                                                                                                   ;
;             -- prot_mode                                      ; basic_tx                                                                                                                                                                                                                                       ;
;             -- tx_powerdown                                   ; normal_tx_on                                                                                                                                                                                                                                   ;
;             -- uc_skew_cal                                    ; uc_skew_cal_off                                                                                                                                                                                                                                ;
;             -- uc_skew_cal_status                             ; uc_skew_cal_notdone                                                                                                                                                                                                                            ;
;             -- uc_vcc_setting                                 ; vcc_setting1                                                                                                                                                                                                                                   ;
;             -- VCCT_GXB(mV)                                   ; 1030                                                                                                                                                                                                                                           ;
;     -- HSSI PMA TX SER                                        ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser                     ;
;             -- Location                                       ; HSSIPMATXSER_1D4                                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- clk_divtx_deskew                               ; deskew_delay8                                                                                                                                                                                                                                  ;
;             -- control_clk_divtx                              ; no_dft_control_clkdivtx                                                                                                                                                                                                                        ;
;             -- duty_cycle_correction_mode_ctrl                ; dcc_disable                                                                                                                                                                                                                                    ;
;             -- ser_clk_divtx_user_sel                         ; divtx_user_off                                                                                                                                                                                                                                 ;
;             -- ser_clk_mon                                    ; disable_clk_mon                                                                                                                                                                                                                                ;
;             -- ser_powerdown                                  ; normal_poweron_ser                                                                                                                                                                                                                             ;
;     -- HSSI PMA TX CGB                                        ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb                     ;
;             -- Location                                       ; HSSIPMATXCGB_1D4                                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- observe_cgb_clocks                             ; observe_nothing                                                                                                                                                                                                                                ;
;             -- bitslip_enable                                 ; disable_bitslip                                                                                                                                                                                                                                ;
;             -- bonding_mode                                   ; xn_non_bonded                                                                                                                                                                                                                                  ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                ;
;             -- pcie_gen3_bitwidth                             ; pciegen3_wide                                                                                                                                                                                                                                  ;
;             -- prot_mode                                      ; basic_tx                                                                                                                                                                                                                                       ;
;             -- scratch0_x1_clock_src                          ; hfclk_x6_up                                                                                                                                                                                                                                    ;
;             -- scratch1_x1_clock_src                          ; unused                                                                                                                                                                                                                                         ;
;             -- scratch2_x1_clock_src                          ; unused                                                                                                                                                                                                                                         ;
;             -- scratch3_x1_clock_src                          ; unused                                                                                                                                                                                                                                         ;
;             -- select_done_master_or_slave                    ; choose_slave_pcie_sw_done                                                                                                                                                                                                                      ;
;             -- ser_mode                                       ; thirty_two_bit                                                                                                                                                                                                                                 ;
;             -- ser_powerdown                                  ; normal_poweron_ser                                                                                                                                                                                                                             ;
;             -- vccdreg_output                                 ; vccdreg_nominal                                                                                                                                                                                                                                ;
;             -- x1_div_m_sel                                   ; divbypass                                                                                                                                                                                                                                      ;
;             -- dprio_cgb_vreg_boost                           ; no_voltage_boost                                                                                                                                                                                                                               ;
;     -- HSSI TX PCS PMA INTERFACE                              ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pcs_pma_interface.inst_twentynm_hssi_tx_pcs_pma_interface ;
;             -- Location                                       ; HSSITXPCSPMAINTERFACE_1D4                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- bypass_pma_txelecidle                          ; true                                                                                                                                                                                                                                           ;
;             -- channel_operation_mode                         ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- lpbk_en                                        ; disable                                                                                                                                                                                                                                        ;
;             -- master_clk_sel                                 ; master_tx_pma_clk                                                                                                                                                                                                                              ;
;             -- pcie_sub_prot_mode_tx                          ; other_prot_mode                                                                                                                                                                                                                                ;
;             -- pldif_datawidth_mode                           ; pldif_data_10bit                                                                                                                                                                                                                               ;
;             -- pma_dw_tx                                      ; pma_32b_tx                                                                                                                                                                                                                                     ;
;             -- pmagate_en                                     ; pmagate_dis                                                                                                                                                                                                                                    ;
;             -- prbs_clken                                     ; prbs_clk_dis                                                                                                                                                                                                                                   ;
;             -- prbs_gen_pat                                   ; prbs_gen_dis                                                                                                                                                                                                                                   ;
;             -- prbs9_dwidth                                   ; prbs9_64b                                                                                                                                                                                                                                      ;
;             -- prot_mode_tx                                   ; teng_krfec_mode_tx                                                                                                                                                                                                                             ;
;             -- sq_wave_num                                    ; sq_wave_default                                                                                                                                                                                                                                ;
;             -- sqwgen_clken                                   ; sqwgen_clk_dis                                                                                                                                                                                                                                 ;
;             -- tx_dyn_polarity_inversion                      ; tx_dyn_polinv_dis                                                                                                                                                                                                                              ;
;             -- tx_pma_data_sel                                ; ten_g_pcs                                                                                                                                                                                                                                      ;
;             -- tx_static_polarity_inversion                   ; tx_stat_polinv_dis                                                                                                                                                                                                                             ;
;     -- HSSI TX PLD PCS INTERFACE                              ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface ;
;             -- Location                                       ; HSSITXPLDPCSINTERFACE_1D4                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- hd_chnl_hip_en                                 ; disable                                                                                                                                                                                                                                        ;
;             -- hd_chnl_hrdrstctl_en                           ; disable                                                                                                                                                                                                                                        ;
;             -- hd_chnl_prot_mode_tx                           ; teng_1588_baser_tx                                                                                                                                                                                                                             ;
;             -- hd_chnl_ctrl_plane_bonding_tx                  ; individual_tx                                                                                                                                                                                                                                  ;
;             -- hd_chnl_pma_dw_tx                              ; pma_32b_tx                                                                                                                                                                                                                                     ;
;             -- hd_chnl_pld_fifo_mode_tx                       ; fastreg_tx                                                                                                                                                                                                                                     ;
;             -- hd_chnl_shared_fifo_width_tx                   ; single_tx                                                                                                                                                                                                                                      ;
;             -- hd_chnl_low_latency_en_tx                      ; disable                                                                                                                                                                                                                                        ;
;             -- hd_chnl_func_mode                              ; enable                                                                                                                                                                                                                                         ;
;             -- hd_chnl_sup_mode                               ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_chnl_channel_operation_mode                 ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- hd_chnl_lpbk_en                                ; disable                                                                                                                                                                                                                                        ;
;             -- hd_chnl_frequency_rules_en                     ; enable                                                                                                                                                                                                                                         ;
;             -- hd_chnl_speed_grade                            ; i3                                                                                                                                                                                                                                             ;
;             -- hd_chnl_pma_tx_clk_hz                          ; 322265625                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_tx_clk_hz                          ; 0                                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_uhsif_tx_clk_hz                    ; 0                                                                                                                                                                                                                                              ;
;             -- hd_chnl_hclk_clk_hz                            ; 0                                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_pcs_refclk_dig_nonatpg_mode_clk_hz ; 0                                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_8g_refclk_dig_nonatpg_mode_clk_hz  ; 0                                                                                                                                                                                                                                              ;
;             -- hd_fifo_sup_mode                               ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_fifo_channel_operation_mode                 ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- hd_fifo_prot_mode_tx                           ; teng_mode_tx                                                                                                                                                                                                                                   ;
;             -- hd_fifo_shared_fifo_width_tx                   ; single_tx                                                                                                                                                                                                                                      ;
;             -- hd_10g_sup_mode                                ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_10g_channel_operation_mode                  ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- hd_10g_lpbk_en                                 ; disable                                                                                                                                                                                                                                        ;
;             -- hd_10g_pma_dw_tx                               ; pma_32b_tx                                                                                                                                                                                                                                     ;
;             -- hd_10g_fifo_mode_tx                            ; fastreg_tx                                                                                                                                                                                                                                     ;
;             -- hd_10g_prot_mode_tx                            ; teng_1588_mode_tx                                                                                                                                                                                                                              ;
;             -- hd_10g_ctrl_plane_bonding_tx                   ; individual_tx                                                                                                                                                                                                                                  ;
;             -- hd_10g_low_latency_en_tx                       ; disable                                                                                                                                                                                                                                        ;
;             -- hd_10g_shared_fifo_width_tx                    ; single_tx                                                                                                                                                                                                                                      ;
;             -- hd_8g_sup_mode                                 ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_8g_channel_operation_mode                   ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- hd_8g_lpbk_en                                  ; disable                                                                                                                                                                                                                                        ;
;             -- hd_8g_prot_mode_tx                             ; disabled_prot_mode_tx                                                                                                                                                                                                                          ;
;             -- hd_8g_hip_mode                                 ; disable                                                                                                                                                                                                                                        ;
;             -- hd_8g_ctrl_plane_bonding_tx                    ; individual_tx                                                                                                                                                                                                                                  ;
;             -- hd_8g_pma_dw_tx                                ; pma_10b_tx                                                                                                                                                                                                                                     ;
;             -- hd_8g_fifo_mode_tx                             ; fifo_tx                                                                                                                                                                                                                                        ;
;             -- hd_g3_sup_mode                                 ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_g3_prot_mode                                ; disabled_prot_mode                                                                                                                                                                                                                             ;
;             -- hd_krfec_sup_mode                              ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_krfec_channel_operation_mode                ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- hd_krfec_lpbk_en                               ; disable                                                                                                                                                                                                                                        ;
;             -- hd_krfec_prot_mode_tx                          ; disabled_prot_mode_tx                                                                                                                                                                                                                          ;
;             -- hd_krfec_low_latency_en_tx                     ; disable                                                                                                                                                                                                                                        ;
;             -- hd_pmaif_sup_mode                              ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_pmaif_lpbk_en                               ; disable                                                                                                                                                                                                                                        ;
;             -- hd_pmaif_channel_operation_mode                ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- hd_pmaif_sim_mode                              ; disable                                                                                                                                                                                                                                        ;
;             -- hd_pmaif_prot_mode_tx                          ; teng_krfec_mode_tx                                                                                                                                                                                                                             ;
;             -- hd_pmaif_ctrl_plane_bonding                    ; individual                                                                                                                                                                                                                                     ;
;             -- hd_pmaif_pma_dw_tx                             ; pma_32b_tx                                                                                                                                                                                                                                     ;
;             -- hd_pldif_prot_mode_tx                          ; teng_fastreg_mode_tx                                                                                                                                                                                                                           ;
;             -- hd_pldif_hrdrstctl_en                          ; disable                                                                                                                                                                                                                                        ;
;             -- hd_pldif_sup_mode                              ; user_mode                                                                                                                                                                                                                                      ;
;             -- pcs_tx_clk_source                              ; teng                                                                                                                                                                                                                                           ;
;             -- pcs_tx_data_source                             ; hip_disable                                                                                                                                                                                                                                    ;
;             -- pcs_tx_output_sel                              ; teng_output                                                                                                                                                                                                                                    ;
;     -- HSSI 8G TX PCS                                         ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs                       ;
;             -- Location                                       ; HSSI8GTXPCS_1D4                                                                                                                                                                                                                                ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- byte_serializer                                ; dis_bs                                                                                                                                                                                                                                         ;
;             -- ctrl_plane_bonding_compensation                ; dis_compensation                                                                                                                                                                                                                               ;
;             -- ctrl_plane_bonding_consumption                 ; individual                                                                                                                                                                                                                                     ;
;             -- ctrl_plane_bonding_distribution                ; not_master_chnl_distr                                                                                                                                                                                                                          ;
;             -- eightb_tenb_encoder                            ; en_8b10b_ibm                                                                                                                                                                                                                                   ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                        ;
;             -- pcs_bypass                                     ; dis_pcs_bypass                                                                                                                                                                                                                                 ;
;             -- pma_dw                                         ; ten_bit                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                             ;
;             -- tx_bitslip                                     ; dis_tx_bitslip                                                                                                                                                                                                                                 ;
;     -- HSSI FIFO TX PCS                                       ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_fifo_tx_pcs.inst_twentynm_hssi_fifo_tx_pcs                   ;
;             -- Location                                       ; HSSIFIFOTXPCS_1D4                                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- double_write_mode                              ; double_write_dis                                                                                                                                                                                                                               ;
;             -- prot_mode                                      ; teng_mode                                                                                                                                                                                                                                      ;
;     -- HSSI GEN3 TX PCS                                       ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_gen3_tx_pcs.inst_twentynm_hssi_gen3_tx_pcs                   ;
;             -- Location                                       ; HSSIGEN3TXPCS_1D4                                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                                    ;
;             -- reverse_lpbk                                   ; rev_lpbk_dis                                                                                                                                                                                                                                   ;
;             -- tx_bitslip                                     ; 0                                                                                                                                                                                                                                              ;
;             -- tx_gbox_byp                                    ; bypass_gbox                                                                                                                                                                                                                                    ;
;     -- HSSI 10G TX PCS                                        ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_10g_tx_pcs.inst_twentynm_hssi_10g_tx_pcs                     ;
;             -- Location                                       ; HSSI10GTXPCS_1D4                                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- bitslip_en                                     ; bitslip_dis                                                                                                                                                                                                                                    ;
;             -- ctrl_plane_bonding                             ; individual                                                                                                                                                                                                                                     ;
;             -- gb_tx_idwidth                                  ; width_66                                                                                                                                                                                                                                       ;
;             -- gb_tx_odwidth                                  ; width_32                                                                                                                                                                                                                                       ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; teng_1588_mode                                                                                                                                                                                                                                 ;
;             -- txfifo_mode                                    ; register_mode                                                                                                                                                                                                                                  ;
;     -- HSSI KRFEC TX PCS                                      ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_krfec_tx_pcs.inst_twentynm_hssi_krfec_tx_pcs                 ;
;             -- Location                                       ; HSSIKRFECTXPCS_1D4                                                                                                                                                                                                                             ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- burst_err                                      ; burst_err_dis                                                                                                                                                                                                                                  ;
;             -- burst_err_len                                  ; burst_err_len1                                                                                                                                                                                                                                 ;
;             -- ctrl_bit_reverse                               ; ctrl_bit_reverse_en                                                                                                                                                                                                                            ;
;             -- data_bit_reverse                               ; data_bit_reverse_dis                                                                                                                                                                                                                           ;
;             -- enc_frame_query                                ; enc_query_dis                                                                                                                                                                                                                                  ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                        ;
;             -- pipeln_encoder                                 ; enable                                                                                                                                                                                                                                         ;
;             -- pipeln_scrambler                               ; enable                                                                                                                                                                                                                                         ;
;             -- prot_mode                                      ; disable_mode                                                                                                                                                                                                                                   ;
;             -- transcode_err                                  ; trans_err_dis                                                                                                                                                                                                                                  ;
;             -- transmit_order                                 ; transmit_lsb                                                                                                                                                                                                                                   ;
;             -- tx_testbus_sel                                 ; overall                                                                                                                                                                                                                                        ;
;                                                               ;                                                                                                                                                                                                                                                ;
; tx_serial_data[1]~output                                      ;                                                                                                                                                                                                                                                ;
;     -- Channel Location                                       ; IOOBUF_X0_Y37_N108                                                                                                                                                                                                                             ;
;     -- HSSI PMA TX BUF                                        ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_buf.inst_twentynm_hssi_pma_tx_buf                     ;
;             -- Location                                       ; HSSIPMATXBUF_1D3                                                                                                                                                                                                                               ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                ;
;             -- pre_emp_sign_1st_post_tap                      ; fir_post_1t_neg                                                                                                                                                                                                                                ;
;             -- pre_emp_sign_2nd_post_tap                      ; fir_post_2t_neg                                                                                                                                                                                                                                ;
;             -- pre_emp_sign_pre_tap_1t                        ; fir_pre_1t_neg                                                                                                                                                                                                                                 ;
;             -- pre_emp_sign_pre_tap_2t                        ; fir_pre_2t_neg                                                                                                                                                                                                                                 ;
;             -- pre_emp_switching_ctrl_1st_post_tap            ; 0                                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_2nd_post_tap            ; 0                                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_pre_tap_1t              ; 0                                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_pre_tap_2t              ; 0                                                                                                                                                                                                                                              ;
;             -- rx_det                                         ; mode_0                                                                                                                                                                                                                                         ;
;             -- rx_det_output_sel                              ; rx_det_pcie_out                                                                                                                                                                                                                                ;
;             -- rx_det_pdb                                     ; rx_det_off                                                                                                                                                                                                                                     ;
;             -- slew_rate_ctrl                                 ; slew_r5                                                                                                                                                                                                                                        ;
;             -- term_code                                      ; rterm_code7                                                                                                                                                                                                                                    ;
;             -- term_sel                                       ; r_r1                                                                                                                                                                                                                                           ;
;             -- user_fir_coeff_ctrl_sel                        ; ram_ctl                                                                                                                                                                                                                                        ;
;             -- vod_output_swing_ctrl                          ; 31                                                                                                                                                                                                                                             ;
;             -- swing_level                                    ; hv                                                                                                                                                                                                                                             ;
;             -- res_cal_local                                  ; non_local                                                                                                                                                                                                                                      ;
;             -- low_power_en                                   ; disable                                                                                                                                                                                                                                        ;
;             -- compensation_en                                ; enable                                                                                                                                                                                                                                         ;
;             -- dcd_detection_en                               ; disable                                                                                                                                                                                                                                        ;
;             -- link                                           ; sr                                                                                                                                                                                                                                             ;
;             -- power_mode                                     ; mid_power                                                                                                                                                                                                                                      ;
;             -- xtx_path_analog_mode                           ; user_custom                                                                                                                                                                                                                                    ;
;             -- compensation_driver_en                         ; disable                                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- duty_cycle_correction_bandwidth                ; dcc_bw_2                                                                                                                                                                                                                                       ;
;             -- duty_cycle_correction_mode_ctrl                ; dcc_disable                                                                                                                                                                                                                                    ;
;             -- duty_cycle_input_polarity                      ; dcc_input_pos                                                                                                                                                                                                                                  ;
;             -- duty_cycle_setting                             ; dcc_t32                                                                                                                                                                                                                                        ;
;             -- duty_cycle_setting_aux                         ; dcc2_t32                                                                                                                                                                                                                                       ;
;             -- link_tx                                        ; sr                                                                                                                                                                                                                                             ;
;             -- lst                                            ; atb_disabled                                                                                                                                                                                                                                   ;
;             -- prot_mode                                      ; basic_tx                                                                                                                                                                                                                                       ;
;             -- tx_powerdown                                   ; normal_tx_on                                                                                                                                                                                                                                   ;
;             -- uc_skew_cal                                    ; uc_skew_cal_off                                                                                                                                                                                                                                ;
;             -- uc_skew_cal_status                             ; uc_skew_cal_notdone                                                                                                                                                                                                                            ;
;             -- uc_vcc_setting                                 ; vcc_setting1                                                                                                                                                                                                                                   ;
;             -- VCCT_GXB(mV)                                   ; 1030                                                                                                                                                                                                                                           ;
;     -- HSSI PMA TX SER                                        ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser                     ;
;             -- Location                                       ; HSSIPMATXSER_1D3                                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- clk_divtx_deskew                               ; deskew_delay8                                                                                                                                                                                                                                  ;
;             -- control_clk_divtx                              ; no_dft_control_clkdivtx                                                                                                                                                                                                                        ;
;             -- duty_cycle_correction_mode_ctrl                ; dcc_disable                                                                                                                                                                                                                                    ;
;             -- ser_clk_divtx_user_sel                         ; divtx_user_off                                                                                                                                                                                                                                 ;
;             -- ser_clk_mon                                    ; disable_clk_mon                                                                                                                                                                                                                                ;
;             -- ser_powerdown                                  ; normal_poweron_ser                                                                                                                                                                                                                             ;
;     -- HSSI PMA TX CGB                                        ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb                     ;
;             -- Location                                       ; HSSIPMATXCGB_1D3                                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- observe_cgb_clocks                             ; observe_nothing                                                                                                                                                                                                                                ;
;             -- bitslip_enable                                 ; disable_bitslip                                                                                                                                                                                                                                ;
;             -- bonding_mode                                   ; xn_non_bonded                                                                                                                                                                                                                                  ;
;             -- datarate                                       ; 10312500000 bps                                                                                                                                                                                                                                ;
;             -- pcie_gen3_bitwidth                             ; pciegen3_wide                                                                                                                                                                                                                                  ;
;             -- prot_mode                                      ; basic_tx                                                                                                                                                                                                                                       ;
;             -- scratch0_x1_clock_src                          ; hfclk_x6_up                                                                                                                                                                                                                                    ;
;             -- scratch1_x1_clock_src                          ; unused                                                                                                                                                                                                                                         ;
;             -- scratch2_x1_clock_src                          ; unused                                                                                                                                                                                                                                         ;
;             -- scratch3_x1_clock_src                          ; unused                                                                                                                                                                                                                                         ;
;             -- select_done_master_or_slave                    ; choose_slave_pcie_sw_done                                                                                                                                                                                                                      ;
;             -- ser_mode                                       ; thirty_two_bit                                                                                                                                                                                                                                 ;
;             -- ser_powerdown                                  ; normal_poweron_ser                                                                                                                                                                                                                             ;
;             -- vccdreg_output                                 ; vccdreg_nominal                                                                                                                                                                                                                                ;
;             -- x1_div_m_sel                                   ; divbypass                                                                                                                                                                                                                                      ;
;             -- dprio_cgb_vreg_boost                           ; no_voltage_boost                                                                                                                                                                                                                               ;
;     -- HSSI TX PCS PMA INTERFACE                              ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pcs_pma_interface.inst_twentynm_hssi_tx_pcs_pma_interface ;
;             -- Location                                       ; HSSITXPCSPMAINTERFACE_1D3                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- bypass_pma_txelecidle                          ; true                                                                                                                                                                                                                                           ;
;             -- channel_operation_mode                         ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- lpbk_en                                        ; disable                                                                                                                                                                                                                                        ;
;             -- master_clk_sel                                 ; master_tx_pma_clk                                                                                                                                                                                                                              ;
;             -- pcie_sub_prot_mode_tx                          ; other_prot_mode                                                                                                                                                                                                                                ;
;             -- pldif_datawidth_mode                           ; pldif_data_10bit                                                                                                                                                                                                                               ;
;             -- pma_dw_tx                                      ; pma_32b_tx                                                                                                                                                                                                                                     ;
;             -- pmagate_en                                     ; pmagate_dis                                                                                                                                                                                                                                    ;
;             -- prbs_clken                                     ; prbs_clk_dis                                                                                                                                                                                                                                   ;
;             -- prbs_gen_pat                                   ; prbs_gen_dis                                                                                                                                                                                                                                   ;
;             -- prbs9_dwidth                                   ; prbs9_64b                                                                                                                                                                                                                                      ;
;             -- prot_mode_tx                                   ; teng_krfec_mode_tx                                                                                                                                                                                                                             ;
;             -- sq_wave_num                                    ; sq_wave_default                                                                                                                                                                                                                                ;
;             -- sqwgen_clken                                   ; sqwgen_clk_dis                                                                                                                                                                                                                                 ;
;             -- tx_dyn_polarity_inversion                      ; tx_dyn_polinv_dis                                                                                                                                                                                                                              ;
;             -- tx_pma_data_sel                                ; ten_g_pcs                                                                                                                                                                                                                                      ;
;             -- tx_static_polarity_inversion                   ; tx_stat_polinv_dis                                                                                                                                                                                                                             ;
;     -- HSSI TX PLD PCS INTERFACE                              ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface ;
;             -- Location                                       ; HSSITXPLDPCSINTERFACE_1D3                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- hd_chnl_hip_en                                 ; disable                                                                                                                                                                                                                                        ;
;             -- hd_chnl_hrdrstctl_en                           ; disable                                                                                                                                                                                                                                        ;
;             -- hd_chnl_prot_mode_tx                           ; teng_1588_baser_tx                                                                                                                                                                                                                             ;
;             -- hd_chnl_ctrl_plane_bonding_tx                  ; individual_tx                                                                                                                                                                                                                                  ;
;             -- hd_chnl_pma_dw_tx                              ; pma_32b_tx                                                                                                                                                                                                                                     ;
;             -- hd_chnl_pld_fifo_mode_tx                       ; fastreg_tx                                                                                                                                                                                                                                     ;
;             -- hd_chnl_shared_fifo_width_tx                   ; single_tx                                                                                                                                                                                                                                      ;
;             -- hd_chnl_low_latency_en_tx                      ; disable                                                                                                                                                                                                                                        ;
;             -- hd_chnl_func_mode                              ; enable                                                                                                                                                                                                                                         ;
;             -- hd_chnl_sup_mode                               ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_chnl_channel_operation_mode                 ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- hd_chnl_lpbk_en                                ; disable                                                                                                                                                                                                                                        ;
;             -- hd_chnl_frequency_rules_en                     ; enable                                                                                                                                                                                                                                         ;
;             -- hd_chnl_speed_grade                            ; i3                                                                                                                                                                                                                                             ;
;             -- hd_chnl_pma_tx_clk_hz                          ; 322265625                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_tx_clk_hz                          ; 0                                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_uhsif_tx_clk_hz                    ; 0                                                                                                                                                                                                                                              ;
;             -- hd_chnl_hclk_clk_hz                            ; 0                                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_pcs_refclk_dig_nonatpg_mode_clk_hz ; 0                                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_8g_refclk_dig_nonatpg_mode_clk_hz  ; 0                                                                                                                                                                                                                                              ;
;             -- hd_fifo_sup_mode                               ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_fifo_channel_operation_mode                 ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- hd_fifo_prot_mode_tx                           ; teng_mode_tx                                                                                                                                                                                                                                   ;
;             -- hd_fifo_shared_fifo_width_tx                   ; single_tx                                                                                                                                                                                                                                      ;
;             -- hd_10g_sup_mode                                ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_10g_channel_operation_mode                  ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- hd_10g_lpbk_en                                 ; disable                                                                                                                                                                                                                                        ;
;             -- hd_10g_pma_dw_tx                               ; pma_32b_tx                                                                                                                                                                                                                                     ;
;             -- hd_10g_fifo_mode_tx                            ; fastreg_tx                                                                                                                                                                                                                                     ;
;             -- hd_10g_prot_mode_tx                            ; teng_1588_mode_tx                                                                                                                                                                                                                              ;
;             -- hd_10g_ctrl_plane_bonding_tx                   ; individual_tx                                                                                                                                                                                                                                  ;
;             -- hd_10g_low_latency_en_tx                       ; disable                                                                                                                                                                                                                                        ;
;             -- hd_10g_shared_fifo_width_tx                    ; single_tx                                                                                                                                                                                                                                      ;
;             -- hd_8g_sup_mode                                 ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_8g_channel_operation_mode                   ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- hd_8g_lpbk_en                                  ; disable                                                                                                                                                                                                                                        ;
;             -- hd_8g_prot_mode_tx                             ; disabled_prot_mode_tx                                                                                                                                                                                                                          ;
;             -- hd_8g_hip_mode                                 ; disable                                                                                                                                                                                                                                        ;
;             -- hd_8g_ctrl_plane_bonding_tx                    ; individual_tx                                                                                                                                                                                                                                  ;
;             -- hd_8g_pma_dw_tx                                ; pma_10b_tx                                                                                                                                                                                                                                     ;
;             -- hd_8g_fifo_mode_tx                             ; fifo_tx                                                                                                                                                                                                                                        ;
;             -- hd_g3_sup_mode                                 ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_g3_prot_mode                                ; disabled_prot_mode                                                                                                                                                                                                                             ;
;             -- hd_krfec_sup_mode                              ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_krfec_channel_operation_mode                ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- hd_krfec_lpbk_en                               ; disable                                                                                                                                                                                                                                        ;
;             -- hd_krfec_prot_mode_tx                          ; disabled_prot_mode_tx                                                                                                                                                                                                                          ;
;             -- hd_krfec_low_latency_en_tx                     ; disable                                                                                                                                                                                                                                        ;
;             -- hd_pmaif_sup_mode                              ; user_mode                                                                                                                                                                                                                                      ;
;             -- hd_pmaif_lpbk_en                               ; disable                                                                                                                                                                                                                                        ;
;             -- hd_pmaif_channel_operation_mode                ; tx_rx_pair_enabled                                                                                                                                                                                                                             ;
;             -- hd_pmaif_sim_mode                              ; disable                                                                                                                                                                                                                                        ;
;             -- hd_pmaif_prot_mode_tx                          ; teng_krfec_mode_tx                                                                                                                                                                                                                             ;
;             -- hd_pmaif_ctrl_plane_bonding                    ; individual                                                                                                                                                                                                                                     ;
;             -- hd_pmaif_pma_dw_tx                             ; pma_32b_tx                                                                                                                                                                                                                                     ;
;             -- hd_pldif_prot_mode_tx                          ; teng_fastreg_mode_tx                                                                                                                                                                                                                           ;
;             -- hd_pldif_hrdrstctl_en                          ; disable                                                                                                                                                                                                                                        ;
;             -- hd_pldif_sup_mode                              ; user_mode                                                                                                                                                                                                                                      ;
;             -- pcs_tx_clk_source                              ; teng                                                                                                                                                                                                                                           ;
;             -- pcs_tx_data_source                             ; hip_disable                                                                                                                                                                                                                                    ;
;             -- pcs_tx_output_sel                              ; teng_output                                                                                                                                                                                                                                    ;
;     -- HSSI 8G TX PCS                                         ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs                       ;
;             -- Location                                       ; HSSI8GTXPCS_1D3                                                                                                                                                                                                                                ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- byte_serializer                                ; dis_bs                                                                                                                                                                                                                                         ;
;             -- ctrl_plane_bonding_compensation                ; dis_compensation                                                                                                                                                                                                                               ;
;             -- ctrl_plane_bonding_consumption                 ; individual                                                                                                                                                                                                                                     ;
;             -- ctrl_plane_bonding_distribution                ; not_master_chnl_distr                                                                                                                                                                                                                          ;
;             -- eightb_tenb_encoder                            ; en_8b10b_ibm                                                                                                                                                                                                                                   ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                        ;
;             -- pcs_bypass                                     ; dis_pcs_bypass                                                                                                                                                                                                                                 ;
;             -- pma_dw                                         ; ten_bit                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                             ;
;             -- tx_bitslip                                     ; dis_tx_bitslip                                                                                                                                                                                                                                 ;
;     -- HSSI FIFO TX PCS                                       ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_fifo_tx_pcs.inst_twentynm_hssi_fifo_tx_pcs                   ;
;             -- Location                                       ; HSSIFIFOTXPCS_1D3                                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- double_write_mode                              ; double_write_dis                                                                                                                                                                                                                               ;
;             -- prot_mode                                      ; teng_mode                                                                                                                                                                                                                                      ;
;     -- HSSI GEN3 TX PCS                                       ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_gen3_tx_pcs.inst_twentynm_hssi_gen3_tx_pcs                   ;
;             -- Location                                       ; HSSIGEN3TXPCS_1D3                                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                                    ;
;             -- reverse_lpbk                                   ; rev_lpbk_dis                                                                                                                                                                                                                                   ;
;             -- tx_bitslip                                     ; 0                                                                                                                                                                                                                                              ;
;             -- tx_gbox_byp                                    ; bypass_gbox                                                                                                                                                                                                                                    ;
;     -- HSSI 10G TX PCS                                        ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_10g_tx_pcs.inst_twentynm_hssi_10g_tx_pcs                     ;
;             -- Location                                       ; HSSI10GTXPCS_1D3                                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- bitslip_en                                     ; bitslip_dis                                                                                                                                                                                                                                    ;
;             -- ctrl_plane_bonding                             ; individual                                                                                                                                                                                                                                     ;
;             -- gb_tx_idwidth                                  ; width_66                                                                                                                                                                                                                                       ;
;             -- gb_tx_odwidth                                  ; width_32                                                                                                                                                                                                                                       ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; teng_1588_mode                                                                                                                                                                                                                                 ;
;             -- txfifo_mode                                    ; register_mode                                                                                                                                                                                                                                  ;
;     -- HSSI KRFEC TX PCS                                      ;                                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                                ;
;             -- Name                                           ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_krfec_tx_pcs.inst_twentynm_hssi_krfec_tx_pcs                 ;
;             -- Location                                       ; HSSIKRFECTXPCS_1D3                                                                                                                                                                                                                             ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                                ;
;             -- burst_err                                      ; burst_err_dis                                                                                                                                                                                                                                  ;
;             -- burst_err_len                                  ; burst_err_len1                                                                                                                                                                                                                                 ;
;             -- ctrl_bit_reverse                               ; ctrl_bit_reverse_en                                                                                                                                                                                                                            ;
;             -- data_bit_reverse                               ; data_bit_reverse_dis                                                                                                                                                                                                                           ;
;             -- enc_frame_query                                ; enc_query_dis                                                                                                                                                                                                                                  ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                        ;
;             -- pipeln_encoder                                 ; enable                                                                                                                                                                                                                                         ;
;             -- pipeln_scrambler                               ; enable                                                                                                                                                                                                                                         ;
;             -- prot_mode                                      ; disable_mode                                                                                                                                                                                                                                   ;
;             -- transcode_err                                  ; trans_err_dis                                                                                                                                                                                                                                  ;
;             -- transmit_order                                 ; transmit_lsb                                                                                                                                                                                                                                   ;
;             -- tx_testbus_sel                                 ; overall                                                                                                                                                                                                                                        ;
;                                                               ;                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HSSI Transmitter PLL                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+
; Block Name                                                                            ; Value                                                                                                       ;
+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+
; DUT|core_pll|xcvr_fpll_a10_0|fpll_inst                                                ;                                                                                                             ;
;     -- FPLL_REFCLK_SELECT                                                             ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; DUT|core_pll|xcvr_fpll_a10_0|fpll_refclk_select_inst                                                        ;
;             -- Location                                                               ; FPLLREFCLKSELECT_1DT                                                                                        ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;             -- pll_auto_clk_sw_en                                                     ; false                                                                                                       ;
;             -- pll_clk_loss_edge                                                      ; pll_clk_loss_both_edges                                                                                     ;
;             -- pll_clk_loss_sw_en                                                     ; false                                                                                                       ;
;             -- pll_clk_sw_dly                                                         ; 0                                                                                                           ;
;             -- pll_manu_clk_sw_en                                                     ; false                                                                                                       ;
;             -- pll_sw_refclk_src                                                      ; pll_sw_refclk_src_clk_0                                                                                     ;
;     -- FPLL                                                                           ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; DUT|core_pll|xcvr_fpll_a10_0|fpll_inst                                                                      ;
;             -- Location                                                               ; FPLL_1DT                                                                                                    ;
;             -- is_otn                                                                 ; false                                                                                                       ;
;             -- is_sdi                                                                 ; false                                                                                                       ;
;             -- f_max_vco                                                              ; 14150000000                                                                                                 ;
;             -- f_min_vco                                                              ; 4300000000                                                                                                  ;
;             -- l_counter                                                              ; 1                                                                                                           ;
;             -- m_counter                                                              ; 64                                                                                                          ;
;             -- n_counter                                                              ; 11                                                                                                          ;
;             -- vco_freq_hz                                                            ; 7.5 ms                                                                                                      ;
;             -- pll_bw_mode                                                            ; low_bw                                                                                                      ;
;             -- datarate                                                               ; 0.0 Mbps                                                                                                    ;
;             -- analog_mode                                                            ; user_custom                                                                                                 ;
;             -- pfd_freq                                                               ; 58593750                                                                                                    ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;             -- pll_cmu_rstn_value                                                     ; true                                                                                                        ;
;             -- pll_lpf_rstn_value                                                     ; lpf_normal                                                                                                  ;
;             -- pll_cmp_buf_dly                                                        ; 0 ps                                                                                                        ;
;             -- pll_cp_compensation                                                    ; true                                                                                                        ;
;             -- pll_dsm_mode                                                           ; dsm_mode_integer                                                                                            ;
;             -- pll_dsm_fractional_division                                            ; 1                                                                                                           ;
;             -- pll_l_counter                                                          ; 1                                                                                                           ;
;             -- pll_n_counter                                                          ; 11                                                                                                          ;
;             -- pll_ref_buf_dly                                                        ; 0 ps                                                                                                        ;
;     -- HSSI AVMM IF                                                                   ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; DUT|core_pll|xcvr_fpll_a10_0|xcvr_avmm_inst|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst                   ;
;             -- Location                                                               ; HSSIAVMMIF_1D5P                                                                                             ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;                                                                                       ;                                                                                                             ;
; DUT|u_xcvr_atx_pll_10g|xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst ;                                                                                                             ;
;     -- HSSI PMA LC REFCLK SELECT MUX                                                  ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; DUT|u_xcvr_atx_pll_10g|xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_lc_refclk_select_mux_inst ;
;             -- Location                                                               ; HSSIPMALCREFCLKSELECTMUX_1DB                                                                                ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;     -- ATX PLL                                                                        ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; DUT|u_xcvr_atx_pll_10g|xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst                       ;
;             -- Location                                                               ; HSSIPMALCPLL_1DB                                                                                            ;
;             -- bw_sel                                                                 ; medium                                                                                                      ;
;             -- datarate                                                               ; 10312500000 bps                                                                                             ;
;             -- output_clock_frequency                                                 ; 5156250000 Hz                                                                                               ;
;             -- prot_mode                                                              ; basic_tx                                                                                                    ;
;             -- reference_clock_frequency                                              ; 644531250 Hz                                                                                                ;
;             -- vco_freq                                                               ; 10312500000 Hz                                                                                              ;
;             -- f_max_vco_fractional                                                   ; 0 ps                                                                                                        ;
;             -- f_max_pfd_fractional                                                   ; 0 ps                                                                                                        ;
;             -- analog_mode                                                            ; user_custom                                                                                                 ;
;             -- is_otn                                                                 ; false                                                                                                       ;
;             -- is_sdi                                                                 ; false                                                                                                       ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;             -- cp_compensation_enable                                                 ; true                                                                                                        ;
;             -- bonding                                                                ; pll_bonding                                                                                                 ;
;             -- fb_select                                                              ; direct_fb                                                                                                   ;
;             -- dsm_mode                                                               ; dsm_mode_integer                                                                                            ;
;             -- dsm_fractional_division                                                ; 1                                                                                                           ;
;             -- iqclk_mux_sel                                                          ; iqtxrxclk0                                                                                                  ;
;             -- l_counter                                                              ; 2                                                                                                           ;
;             -- m_counter                                                              ; 16                                                                                                          ;
;             -- ref_clk_div                                                            ; 2                                                                                                           ;
;             -- primary_use                                                            ; hssi_x1                                                                                                     ;
;             -- fpll_refclk_selection                                                  ; select_vco_output                                                                                           ;
;             -- lc_to_fpll_l_counter_scratch                                           ; 1                                                                                                           ;
;             -- lc_to_fpll_l_counter                                                   ; lcounter_setting0                                                                                           ;
;             -- pfd_delay_compensation                                                 ; normal_delay                                                                                                ;
;             -- xcpvco_xchgpmplf_cp_current_boost                                      ; normal_setting                                                                                              ;
;             -- f_max_lcnt_fpll_cascading                                              ; 1                                                                                                           ;
;             -- pfd_pulse_width                                                        ; pulse_width_setting0                                                                                        ;
;     -- HSSI AVMM IF                                                                   ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; DUT|u_xcvr_atx_pll_10g|xcvr_atx_pll_a10_0|a10_xcvr_avmm_inst|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst  ;
;             -- Location                                                               ; HSSIAVMMIF_1D1P                                                                                             ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;                                                                                       ;                                                                                                             ;
; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL0                               ;                                                                                                             ;
;     -- HSSI PMA CDR REFCLK SELECT MUX                                                 ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_REFCLK_SELECT_MUX0                                       ;
;             -- Location                                                               ; HSSIPMACDRREFCLKSELECTMUX_1C0                                                                               ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;     -- CMU/CDR PLL                                                                    ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL0                                                     ;
;             -- Location                                                               ; HSSIPMACDRPLL_1C0                                                                                           ;
;             -- datarate                                                               ; 1.0 ms                                                                                                      ;
;             -- output_clock_frequency                                                 ; 2.0 ms                                                                                                      ;
;             -- reference_clock_frequency                                              ; 100.0 us                                                                                                    ;
;             -- vco_freq                                                               ; 8.0 ms                                                                                                      ;
;             -- bw_sel                                                                 ; low                                                                                                         ;
;             -- loopback_mode                                                          ; loopback_recovered_data                                                                                     ;
;             -- m_counter                                                              ; 20                                                                                                          ;
;             -- n_counter                                                              ; 1                                                                                                           ;
;             -- pd_l_counter                                                           ; 16                                                                                                          ;
;             -- pfd_l_counter                                                          ; 4                                                                                                           ;
;             -- analog_mode                                                            ; user_custom                                                                                                 ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;             -- prot_mode                                                              ; basic_rx                                                                                                    ;
;             -- pcie_gen                                                               ; non_pcie                                                                                                    ;
;                                                                                       ;                                                                                                             ;
; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL1                               ;                                                                                                             ;
;     -- HSSI PMA CDR REFCLK SELECT MUX                                                 ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_REFCLK_SELECT_MUX1                                       ;
;             -- Location                                                               ; HSSIPMACDRREFCLKSELECTMUX_1C1                                                                               ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;     -- CMU/CDR PLL                                                                    ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL1                                                     ;
;             -- Location                                                               ; HSSIPMACDRPLL_1C1                                                                                           ;
;             -- datarate                                                               ; 1.0 ms                                                                                                      ;
;             -- output_clock_frequency                                                 ; 2.0 ms                                                                                                      ;
;             -- reference_clock_frequency                                              ; 100.0 us                                                                                                    ;
;             -- vco_freq                                                               ; 8.0 ms                                                                                                      ;
;             -- bw_sel                                                                 ; low                                                                                                         ;
;             -- loopback_mode                                                          ; loopback_recovered_data                                                                                     ;
;             -- m_counter                                                              ; 20                                                                                                          ;
;             -- n_counter                                                              ; 1                                                                                                           ;
;             -- pd_l_counter                                                           ; 16                                                                                                          ;
;             -- pfd_l_counter                                                          ; 4                                                                                                           ;
;             -- analog_mode                                                            ; user_custom                                                                                                 ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;             -- prot_mode                                                              ; basic_rx                                                                                                    ;
;             -- pcie_gen                                                               ; non_pcie                                                                                                    ;
;                                                                                       ;                                                                                                             ;
; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL2                               ;                                                                                                             ;
;     -- HSSI PMA CDR REFCLK SELECT MUX                                                 ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_REFCLK_SELECT_MUX2                                       ;
;             -- Location                                                               ; HSSIPMACDRREFCLKSELECTMUX_1C2                                                                               ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;     -- CMU/CDR PLL                                                                    ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL2                                                     ;
;             -- Location                                                               ; HSSIPMACDRPLL_1C2                                                                                           ;
;             -- datarate                                                               ; 1.0 ms                                                                                                      ;
;             -- output_clock_frequency                                                 ; 2.0 ms                                                                                                      ;
;             -- reference_clock_frequency                                              ; 100.0 us                                                                                                    ;
;             -- vco_freq                                                               ; 8.0 ms                                                                                                      ;
;             -- bw_sel                                                                 ; low                                                                                                         ;
;             -- loopback_mode                                                          ; loopback_recovered_data                                                                                     ;
;             -- m_counter                                                              ; 20                                                                                                          ;
;             -- n_counter                                                              ; 1                                                                                                           ;
;             -- pd_l_counter                                                           ; 16                                                                                                          ;
;             -- pfd_l_counter                                                          ; 4                                                                                                           ;
;             -- analog_mode                                                            ; user_custom                                                                                                 ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;             -- prot_mode                                                              ; basic_rx                                                                                                    ;
;             -- pcie_gen                                                               ; non_pcie                                                                                                    ;
;                                                                                       ;                                                                                                             ;
; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL3                               ;                                                                                                             ;
;     -- HSSI PMA CDR REFCLK SELECT MUX                                                 ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_REFCLK_SELECT_MUX3                                       ;
;             -- Location                                                               ; HSSIPMACDRREFCLKSELECTMUX_1C3                                                                               ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;     -- CMU/CDR PLL                                                                    ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL3                                                     ;
;             -- Location                                                               ; HSSIPMACDRPLL_1C3                                                                                           ;
;             -- datarate                                                               ; 1.0 ms                                                                                                      ;
;             -- output_clock_frequency                                                 ; 2.0 ms                                                                                                      ;
;             -- reference_clock_frequency                                              ; 100.0 us                                                                                                    ;
;             -- vco_freq                                                               ; 8.0 ms                                                                                                      ;
;             -- bw_sel                                                                 ; low                                                                                                         ;
;             -- loopback_mode                                                          ; loopback_recovered_data                                                                                     ;
;             -- m_counter                                                              ; 20                                                                                                          ;
;             -- n_counter                                                              ; 1                                                                                                           ;
;             -- pd_l_counter                                                           ; 16                                                                                                          ;
;             -- pfd_l_counter                                                          ; 4                                                                                                           ;
;             -- analog_mode                                                            ; user_custom                                                                                                 ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;             -- prot_mode                                                              ; basic_rx                                                                                                    ;
;             -- pcie_gen                                                               ; non_pcie                                                                                                    ;
;                                                                                       ;                                                                                                             ;
; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL4                               ;                                                                                                             ;
;     -- HSSI PMA CDR REFCLK SELECT MUX                                                 ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_REFCLK_SELECT_MUX4                                       ;
;             -- Location                                                               ; HSSIPMACDRREFCLKSELECTMUX_1C4                                                                               ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;     -- CMU/CDR PLL                                                                    ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL4                                                     ;
;             -- Location                                                               ; HSSIPMACDRPLL_1C4                                                                                           ;
;             -- datarate                                                               ; 1.0 ms                                                                                                      ;
;             -- output_clock_frequency                                                 ; 2.0 ms                                                                                                      ;
;             -- reference_clock_frequency                                              ; 100.0 us                                                                                                    ;
;             -- vco_freq                                                               ; 8.0 ms                                                                                                      ;
;             -- bw_sel                                                                 ; low                                                                                                         ;
;             -- loopback_mode                                                          ; loopback_recovered_data                                                                                     ;
;             -- m_counter                                                              ; 20                                                                                                          ;
;             -- n_counter                                                              ; 1                                                                                                           ;
;             -- pd_l_counter                                                           ; 16                                                                                                          ;
;             -- pfd_l_counter                                                          ; 4                                                                                                           ;
;             -- analog_mode                                                            ; user_custom                                                                                                 ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;             -- prot_mode                                                              ; basic_rx                                                                                                    ;
;             -- pcie_gen                                                               ; non_pcie                                                                                                    ;
;                                                                                       ;                                                                                                             ;
; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL5                               ;                                                                                                             ;
;     -- HSSI PMA CDR REFCLK SELECT MUX                                                 ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_REFCLK_SELECT_MUX5                                       ;
;             -- Location                                                               ; HSSIPMACDRREFCLKSELECTMUX_1C5                                                                               ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;     -- CMU/CDR PLL                                                                    ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL5                                                     ;
;             -- Location                                                               ; HSSIPMACDRPLL_1C5                                                                                           ;
;             -- datarate                                                               ; 1.0 ms                                                                                                      ;
;             -- output_clock_frequency                                                 ; 2.0 ms                                                                                                      ;
;             -- reference_clock_frequency                                              ; 100.0 us                                                                                                    ;
;             -- vco_freq                                                               ; 8.0 ms                                                                                                      ;
;             -- bw_sel                                                                 ; low                                                                                                         ;
;             -- loopback_mode                                                          ; loopback_recovered_data                                                                                     ;
;             -- m_counter                                                              ; 20                                                                                                          ;
;             -- n_counter                                                              ; 1                                                                                                           ;
;             -- pd_l_counter                                                           ; 16                                                                                                          ;
;             -- pfd_l_counter                                                          ; 4                                                                                                           ;
;             -- analog_mode                                                            ; user_custom                                                                                                 ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;             -- prot_mode                                                              ; basic_rx                                                                                                    ;
;             -- pcie_gen                                                               ; non_pcie                                                                                                    ;
;                                                                                       ;                                                                                                             ;
; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL6                               ;                                                                                                             ;
;     -- HSSI PMA CDR REFCLK SELECT MUX                                                 ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_REFCLK_SELECT_MUX6                                       ;
;             -- Location                                                               ; HSSIPMACDRREFCLKSELECTMUX_1D0                                                                               ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;     -- CMU/CDR PLL                                                                    ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL6                                                     ;
;             -- Location                                                               ; HSSIPMACDRPLL_1D0                                                                                           ;
;             -- datarate                                                               ; 1.0 ms                                                                                                      ;
;             -- output_clock_frequency                                                 ; 2.0 ms                                                                                                      ;
;             -- reference_clock_frequency                                              ; 100.0 us                                                                                                    ;
;             -- vco_freq                                                               ; 8.0 ms                                                                                                      ;
;             -- bw_sel                                                                 ; low                                                                                                         ;
;             -- loopback_mode                                                          ; loopback_recovered_data                                                                                     ;
;             -- m_counter                                                              ; 20                                                                                                          ;
;             -- n_counter                                                              ; 1                                                                                                           ;
;             -- pd_l_counter                                                           ; 16                                                                                                          ;
;             -- pfd_l_counter                                                          ; 4                                                                                                           ;
;             -- analog_mode                                                            ; user_custom                                                                                                 ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;             -- prot_mode                                                              ; basic_rx                                                                                                    ;
;             -- pcie_gen                                                               ; non_pcie                                                                                                    ;
;                                                                                       ;                                                                                                             ;
; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL7                               ;                                                                                                             ;
;     -- HSSI PMA CDR REFCLK SELECT MUX                                                 ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_REFCLK_SELECT_MUX7                                       ;
;             -- Location                                                               ; HSSIPMACDRREFCLKSELECTMUX_1D1                                                                               ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;     -- CMU/CDR PLL                                                                    ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL7                                                     ;
;             -- Location                                                               ; HSSIPMACDRPLL_1D1                                                                                           ;
;             -- datarate                                                               ; 1.0 ms                                                                                                      ;
;             -- output_clock_frequency                                                 ; 2.0 ms                                                                                                      ;
;             -- reference_clock_frequency                                              ; 100.0 us                                                                                                    ;
;             -- vco_freq                                                               ; 8.0 ms                                                                                                      ;
;             -- bw_sel                                                                 ; low                                                                                                         ;
;             -- loopback_mode                                                          ; loopback_recovered_data                                                                                     ;
;             -- m_counter                                                              ; 20                                                                                                          ;
;             -- n_counter                                                              ; 1                                                                                                           ;
;             -- pd_l_counter                                                           ; 16                                                                                                          ;
;             -- pfd_l_counter                                                          ; 4                                                                                                           ;
;             -- analog_mode                                                            ; user_custom                                                                                                 ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;             -- prot_mode                                                              ; basic_rx                                                                                                    ;
;             -- pcie_gen                                                               ; non_pcie                                                                                                    ;
;                                                                                       ;                                                                                                             ;
; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL8                               ;                                                                                                             ;
;     -- HSSI PMA CDR REFCLK SELECT MUX                                                 ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_REFCLK_SELECT_MUX8                                       ;
;             -- Location                                                               ; HSSIPMACDRREFCLKSELECTMUX_1D2                                                                               ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;     -- CMU/CDR PLL                                                                    ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL8                                                     ;
;             -- Location                                                               ; HSSIPMACDRPLL_1D2                                                                                           ;
;             -- datarate                                                               ; 1.0 ms                                                                                                      ;
;             -- output_clock_frequency                                                 ; 2.0 ms                                                                                                      ;
;             -- reference_clock_frequency                                              ; 100.0 us                                                                                                    ;
;             -- vco_freq                                                               ; 8.0 ms                                                                                                      ;
;             -- bw_sel                                                                 ; low                                                                                                         ;
;             -- loopback_mode                                                          ; loopback_recovered_data                                                                                     ;
;             -- m_counter                                                              ; 20                                                                                                          ;
;             -- n_counter                                                              ; 1                                                                                                           ;
;             -- pd_l_counter                                                           ; 16                                                                                                          ;
;             -- pfd_l_counter                                                          ; 4                                                                                                           ;
;             -- analog_mode                                                            ; user_custom                                                                                                 ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;             -- prot_mode                                                              ; basic_rx                                                                                                    ;
;             -- pcie_gen                                                               ; non_pcie                                                                                                    ;
;                                                                                       ;                                                                                                             ;
; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL9                               ;                                                                                                             ;
;     -- HSSI PMA CDR REFCLK SELECT MUX                                                 ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_REFCLK_SELECT_MUX9                                       ;
;             -- Location                                                               ; HSSIPMACDRREFCLKSELECTMUX_1D5                                                                               ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;     -- CMU/CDR PLL                                                                    ;                                                                                                             ;
;         -- Basic Parameters                                                           ;                                                                                                             ;
;             -- Name                                                                   ; UNUSED_RX_CLOCK_WORKAROUND_FITTER_INSERTED_PMA_CDR_PLL9                                                     ;
;             -- Location                                                               ; HSSIPMACDRPLL_1D5                                                                                           ;
;             -- datarate                                                               ; 1.0 ms                                                                                                      ;
;             -- output_clock_frequency                                                 ; 2.0 ms                                                                                                      ;
;             -- reference_clock_frequency                                              ; 100.0 us                                                                                                    ;
;             -- vco_freq                                                               ; 8.0 ms                                                                                                      ;
;             -- bw_sel                                                                 ; low                                                                                                         ;
;             -- loopback_mode                                                          ; loopback_recovered_data                                                                                     ;
;             -- m_counter                                                              ; 20                                                                                                          ;
;             -- n_counter                                                              ; 1                                                                                                           ;
;             -- pd_l_counter                                                           ; 16                                                                                                          ;
;             -- pfd_l_counter                                                          ; 4                                                                                                           ;
;             -- analog_mode                                                            ; user_custom                                                                                                 ;
;         -- Advanced Parameters                                                        ;                                                                                                             ;
;             -- prot_mode                                                              ; basic_rx                                                                                                    ;
;             -- pcie_gen                                                               ; non_pcie                                                                                                    ;
;                                                                                       ;                                                                                                             ;
+---------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+----------------------+
; Name                                                                                                                                                                                                                                     ; Location                  ; Fan-Out ; Usage                                 ; Global Resource Used ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+----------------------+
; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mm_interconnect_0|master_avalon_universal_master_0_limiter|pending_response_count[1]~0                                                                                                   ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mm_interconnect_0|master_avalon_universal_master_0_limiter|save_dest_id~0                                                                                                                ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                  ; Unassigned                ; 87      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_csr_to_rx_clk|take_in_data                                                                                        ; Unassigned                ; 11      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_rx_to_csr_clk|take_in_data                                                                                        ; Unassigned                ; 34      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_csr_to_tx_clk|take_in_data                                                                                        ; Unassigned                ; 11      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_tx_to_csr_clk|take_in_data                                                                                        ; Unassigned                ; 34      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|cnt_wren_reg_p1                                                                                                             ; Unassigned                ; 72      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|csr_address_reg[0]                                                                                                          ; Unassigned                ; 33      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|csr_read_reg                                                                                                                ; Unassigned                ; 33      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|etherStatsOctets_lsb[23]~0                                                                                                  ; Unassigned                ; 28      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|msb_reg[31]~0                                                                                                               ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|octetsOK_lsb[7]~0                                                                                                           ; Unassigned                ; 28      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|rst_cnt[0]~0                                                                                                                ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|state.STM_TYPE_RST_CNT                                                                                                      ; Unassigned                ; 46      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|sw_reset                                                                                                                    ; Unassigned                ; 304     ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|undersizeframe_cnt[1]~1                                                                                                     ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|cnt_wren_reg_p1                                                                                                             ; Unassigned                ; 72      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|csr_address_reg[0]                                                                                                          ; Unassigned                ; 33      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|csr_read_reg                                                                                                                ; Unassigned                ; 33      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|etherStatsOctets_lsb[11]~0                                                                                                  ; Unassigned                ; 28      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|msb_reg[31]~0                                                                                                               ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|octetsOK_lsb[26]~0                                                                                                          ; Unassigned                ; 28      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|rst_cnt[3]~0                                                                                                                ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|state.STM_TYPE_RST_CNT                                                                                                      ; Unassigned                ; 46      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|sw_reset                                                                                                                    ; Unassigned                ; 304     ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|undersizeframe_cnt[1]~1                                                                                                     ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|i406~0                                                                                                                       ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|pri_macaddr_bit31to0[30]~0                                                                                                   ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|pri_macaddr_bit47to32[15]~0                                                                                                  ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_allucast_en~0                                                                                                             ; Unassigned                ; 9       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_crcpad_rem[1]~0                                                                                                           ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_max_datafrmlen[15]~0                                                                                                      ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit31to0_0[31]~0                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit31to0_1[31]~0                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit31to0_2[31]~0                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit31to0_3[31]~0                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit47to32_0[15]~0                                                                                            ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit47to32_1[15]~0                                                                                            ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit47to32_2[15]~0                                                                                            ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit47to32_3[15]~0                                                                                            ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_adptdcff_rdwtrmrk_dis~0                                                                                                   ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_data_path_reset~0                                                                                                         ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_max_datafrmlen[15]~0                                                                                                      ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_pad_insrt_en~0                                                                                                            ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_pausefrm_en~0                                                                                                             ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_pausefrm_pqt[15]~0                                                                                                        ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_pausefrm_xoff_hqt[15]~0                                                                                                   ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_pipg10g_dic[7]~0                                                                                                          ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_pipg1g_fixed[7]~0                                                                                                         ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_tsfr_en_n~0                                                                                                               ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl|take_in_data                                                                                            ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|i1586                                                                                                                                                  ; Unassigned                ; 40      ; Clock enable, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|i1759                                                                                                                                                  ; Unassigned                ; 40      ; Clock enable, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|i876                                                                                                                                                   ; Unassigned                ; 40      ; Clock enable, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|pulse_rx_pkt_ovrflw_errcnt_counter[31]~0                                                                                                               ; Unassigned                ; 36      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|pulse_rx_pkt_ovrflw_etherstatsdropevents_counter[5]~0                                                                                                  ; Unassigned                ; 36      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|pulse_tx_udf_errcnt_counter[13]~0                                                                                                                      ; Unassigned                ; 36      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|reg_map_avs_read~1                                                                                                                                     ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_link_fault_status_tx_clk[0]~0                                                                                                                                     ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|crc32_inst|crc2[1]~0                                                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|crc32_inst|mty1[0]~0                                                                                                                             ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|crc32_inst|mty4[1]~0                                                                                                                             ; Unassigned                ; 19      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_1|in_ready~0                                                                                ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_2|data1[35]~0                                                                               ; Unassigned                ; 33      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_2|in_ready~0                                                                                ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_3|in_ready                                                                                  ; Unassigned                ; 45      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_4|data1[31]~0                                                                               ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_4|in_ready                                                                                  ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_5|in_ready                                                                                  ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_6|in_ready                                                                                  ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|remaining_payload_p3[0]~5                                                                                ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|remaining_payload_p3[5]~4                                                                                ; Unassigned                ; 14      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|bcast_addr_matched~0                                                                                                            ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|bytes_counter[13]~1                                                                                                             ; Unassigned                ; 14      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|ctrl_type                                                                                                                       ; Unassigned                ; 23      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|ctrl_type~0                                                                                                                     ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|frm_drop_info_valid_p1~0                                                                                                        ; Unassigned                ; 19      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|length_type[3]~0                                                                                                                ; Unassigned                ; 26      ; Clock enable, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|length_type[3]~1                                                                                                                ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|length_type_reg[13]~0                                                                                                           ; Unassigned                ; 25      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|pfc_status_pause_quanta_0[7]~0                                                                                                  ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|valid_eop_p1                                                                                                                    ; Unassigned                ; 39      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|valid_eop_p2                                                                                                                    ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|i99                                                                                                                                              ; Unassigned                ; 131     ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|col_cnt_reg[1]~0                                                                                                          ; Unassigned                ; 7       ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|col_cnt_reg[1]~1                                                                                                          ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|i666~0                                                                                                                    ; Unassigned                ; 70      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|last_seq_type[1]~0                                                                                                        ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|rx_ethfrm_sop_10g                                                                                                         ; Unassigned                ; 139     ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|rx_ethfrm_valid_10g                                                                                                       ; Unassigned                ; 74      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|rx_link_fault_status_xgmii_rx_data[1]~0                                                                                   ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|seq_cnt_reg[2]~1                                                                                                          ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|seq_type[1]~0                                                                                                             ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|status_aligner_inst|rx_fd2align_rxstatus_valid_p5                                                                                                ; Unassigned                ; 25      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|xgmii_rx_rst_b_pipe1                                                                                                                             ; Unassigned                ; 295     ; Sync. clear, Sync. load               ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_link_fault|in_ready                                                                                                                 ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|out_data_buffer[0]                                                                                                     ; Unassigned                ; 25      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|out_data_buffer[12]                                                                                                    ; Unassigned                ; 25      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|out_data_buffer[4]                                                                                                     ; Unassigned                ; 25      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|out_data_buffer[8]                                                                                                     ; Unassigned                ; 25      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|take_in_data~0                                                                                                         ; Unassigned                ; 18      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|crc2[29]~0                                                                                                                            ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|eop1~0                                                                                                                                ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|mty1[1]~0                                                                                                                             ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|reduce_nor_12~0                                                                                                                       ; Unassigned                ; 32      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|data_st_pl_inst|full0                                                                                                          ; Unassigned                ; 89      ; Clock enable, Sync. load              ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|data_st_pl_inst|i255~1                                                                                                         ; Unassigned                ; 36      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|hold_error[1]~1                                                                                                                ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|tx_srcaddr_inserter|STCNT_SM_ps.ST4                                                                                            ; Unassigned                ; 34      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|tx_srcaddr_inserter|pream_st_pl_inst|in_ready~0                                                                                ; Unassigned                ; 40      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_dec_pl_inst|full1                                                                                                                            ; Unassigned                ; 29      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|bytes_counter[3]~1                                                                                                              ; Unassigned                ; 17      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|bytes_counter[6]~0                                                                                                              ; Unassigned                ; 13      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|ctrl_type_and_pause_frm~0                                                                                                       ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|length_type[1]~0                                                                                                                ; Unassigned                ; 21      ; Clock enable, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|length_type[1]~1                                                                                                                ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|length_type_reg[15]~0                                                                                                           ; Unassigned                ; 25      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|pause_addr_matched~0                                                                                                            ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|valid_eop_p1                                                                                                                    ; Unassigned                ; 35      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|valid_eop_p3                                                                                                                    ; Unassigned                ; 22      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_muxer_inst|st_pl_inst|full0                                                                                                                  ; Unassigned                ; 86      ; Clock enable, Sync. load              ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_muxer_inst|st_pl_inst|i270~0                                                                                                                 ; Unassigned                ; 41      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst|pause_st_pl_inst|in_ready                                                                                                     ; Unassigned                ; 53      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst|st_pause_req_inst|holdoff_cnt[2]~0                                                                                            ; Unassigned                ; 20      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst|st_pause_req_inst|xoff_req_pulse_i                                                                                            ; Unassigned                ; 21      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|i47~0                                                                                                                              ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|rs2crc_clken                                                                                                                       ; Unassigned                ; 194     ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|PKT_10G_SM_ps[1]                                                                                                    ; Unassigned                ; 44      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|clock_crosser_gen[0].pream_st_pl_inst|full0                                                             ; Unassigned                ; 83      ; Clock enable, Sync. load              ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|clock_crosser_gen[0].pream_st_pl_inst|i88                                                               ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|clock_crosser_gen[1].pream_st_pl_inst|full0                                                             ; Unassigned                ; 83      ; Clock enable, Sync. load              ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|clock_crosser_gen[1].pream_st_pl_inst|i261~0                                                            ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|out_ch_select[0]                                                                                        ; Unassigned                ; 46      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|counter_100m[4]~0                                                                                                   ; Unassigned                ; 7       ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|counter_100m[4]~1                                                                                                   ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|counter_10m[6]~0                                                                                                    ; Unassigned                ; 10      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|counter_10m[6]~1                                                                                                    ; Unassigned                ; 10      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|counter_1g[0]~0                                                                                                     ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|counter_2_5g[1]~0                                                                                                   ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|eth_pkt_data_10g[31]~0                                                                                              ; Unassigned                ; 39      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|hold_empty[0]~0                                                                                                     ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|i175                                                                                                                ; Unassigned                ; 129     ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|int_empty_holdreg[1]~0                                                                                              ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|rs2top_eth_xgmii_valid                                                                                              ; Unassigned                ; 133     ; Clock enable, Sync. load              ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rst_n_pipe1                                                                                                                                      ; Unassigned                ; 212     ; Sync. clear, Sync. load               ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|pause_beat_src_data[19]~0                                                                              ; Unassigned                ; 13      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|state[0]                                                                                                                    ; Unassigned                ; 36      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|state[2]                                                                                                                    ; Unassigned                ; 36      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|timer_lsb[0]~0                                                                                                              ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|timer_msb[6]~0                                                                                                              ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_reset_synchronizer_inst|altera_reset_synchronizer_int_chain_out                                                                                                          ; Unassigned                ; 564     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_rst_rx_clk_reset_sync|altera_reset_synchronizer_int_chain_out                                                                                                            ; Unassigned                ; 230     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_rst_tx_clk_reset_sync|altera_reset_synchronizer_int_chain_out                                                                                                            ; Unassigned                ; 238     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_156_25_rst_sync_block.rx_156_25_reset_synchronizer_inst|altera_reset_synchronizer_int_chain_out                                                                           ; Unassigned                ; 178     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_reset_count_inst|reduce_or_0                                                                                                                                              ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_reset_count_inst|reset_synchronizer_inst|altera_reset_synchronizer_int_chain_out                                                                                          ; Unassigned                ; 7       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_reset_count_inst|rst_n_out                                                                                                                                                ; Unassigned                ; 22      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_156_25_rst_sync_block.tx_156_25_reset_synchronizer_inst|altera_reset_synchronizer_int_chain_out                                                                           ; Unassigned                ; 33      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_reset_count_inst|reduce_or_0                                                                                                                                              ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_reset_count_inst|reset_synchronizer_inst|altera_reset_synchronizer_int_chain_out                                                                                          ; Unassigned                ; 7       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_reset_count_inst|rst_n_out                                                                                                                                                ; Unassigned                ; 138     ; Async. clear, Sync. clear, Sync. load ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|endpoint_inst~0                                                                                                                                                                           ; Unassigned                ; 15      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|flop2_rx_rst_n_sync                                                                                                                                                                       ; Unassigned                ; 122     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|flop2_tx_rst_n_sync                                                                                                                                                                       ; Unassigned                ; 125     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|rx_rst_n_final                                                                                                                                                                            ; Unassigned                ; 5       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|i165~0                                                                                                                            ; Unassigned                ; 77      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|internal_out_ready                                                                                                                ; Unassigned                ; 81      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|i107                                                                                                                ; Unassigned                ; 48      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|internal_out_ready                                                                                                  ; Unassigned                ; 54      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|i155~2                                                                                                                            ; Unassigned                ; 75      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|internal_out_ready                                                                                                                ; Unassigned                ; 71      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_rx|Mux_11~0                                                                                                                                 ; Unassigned                ; 33      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_rx|a_valid                                                                                                                                  ; Unassigned                ; 14      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_rx|b_ready                                                                                                                                  ; Unassigned                ; 77      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_rx|in_ready                                                                                                                                 ; Unassigned                ; 55      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_rx|state[0]~0                                                                                                                               ; Unassigned                ; 103     ; Sync. clear, Sync. load               ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_tx|i168~1                                                                                                                                   ; Unassigned                ; 52      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_tx|in_ready~1                                                                                                                               ; Unassigned                ; 76      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_tx|state_register[0]                                                                                                                        ; Unassigned                ; 38      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|tx_rst_n_final                                                                                                                                                                            ; Unassigned                ; 5       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_rx_clk_out                                                   ; HSSIRXPLDPCSINTERFACE_1D4 ; 746     ; Clock                                 ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_tx_clk_out                                                   ; HSSITXPLDPCSINTERFACE_1D4 ; 281     ; Clock                                 ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst|resync_chains[0].sync_r[1] ; Unassigned                ; 5       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|ack_match~0                                                                                                                                            ; Unassigned                ; 23      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|ack_match~1                                                                                                                                            ; Unassigned                ; 17      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|an_ability_out[0]~0                                                                                                                                    ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|an_sync_cnt[18]~0                                                                                                                                      ; Unassigned                ; 20      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|link_timer[10]~0                                                                                                                                       ; Unassigned                ; 20      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|link_timer[10]~2                                                                                                                                       ; Unassigned                ; 20      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|lp_ability[7]~0                                                                                                                                        ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|rx_ability_match_reg[2]~0                                                                                                                              ; Unassigned                ; 15      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|rx_ability_reg[14]~0                                                                                                                                   ; Unassigned                ; 16      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|tx_xgmii_clock_crosser|in_transfer_valid_posedge                                                                                                       ; Unassigned                ; 10      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|tx_xgmii_clock_crosser|out_data[36]~0                                                                                                                  ; Unassigned                ; 11      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr_an_clock_crosser|in_transfer_valid_posedge                                                                                                            ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr_an_clock_crosser|out_data[2]~0                                                                                                                        ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|alt_mge_phy_usxg32_creg_map_inst|an_link_timer[5]~0                                                                                                   ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|alt_mge_phy_usxg32_creg_map_inst|dev_ability_speed[2]~1                                                                                               ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|alt_mge_phy_usxg32_creg_map_inst|usxgmii_speed[2]~0                                                                                                   ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed|i4                                                                                                         ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed|out_valid_internal                                                                                         ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer|i4                                                                                                     ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer|out_valid_internal                                                                                     ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_restart_clr|out_valid_internal                                                                                    ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability|i4                                                                                                        ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability|out_valid_internal                                                                                        ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|reg_map_avs_read~0                                                                                                                                    ; Unassigned                ; 21      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|grx_rst_n__rx_pma_clk_sync0                                                                                                                               ; Unassigned                ; 73      ; Async. clear, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|operating_speed[1]~0                                                                                                                                      ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|derep|data_valid_out~0                                                                                                                                 ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|derep|rx_data_derep_cnt|cnt[9]~0                                                                                                                       ; Unassigned                ; 10      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|derep|rx_data_derep_cnt|cnt[9]~1                                                                                                                       ; Unassigned                ; 10      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_cnt|i94~1                                                                                                                           ; Unassigned                ; 11      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rdaclr|dffe7a[0]                                                                   ; Unassigned                ; 82      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rtl~22                                                                             ; Unassigned                ; 44      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rtl~23                                                                             ; Unassigned                ; 48      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wraclr|dffe7a[0]                                                                   ; Unassigned                ; 55      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|i6                                                                                                                  ; Unassigned                ; 4       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|rd_data[34]~0                                                                                                       ; Unassigned                ; 37      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|rd_data[34]~1                                                                                                       ; Unassigned                ; 37      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|cur_data_in[36]                                                                                                                ; Unassigned                ; 42      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|d_out[28]~0                                                                                                                    ; Unassigned                ; 69      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|data_out_0[28]~0                                                                                                               ; Unassigned                ; 37      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|data_out_0[28]~1                                                                                                               ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|data_valid_out_0                                                                                                               ; Unassigned                ; 119     ; Clock enable, Sync. load              ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|i732                                                                                                                           ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|nx0_data_valid_in                                                                                                              ; Unassigned                ; 41      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|rd_req_r2                                                                                                                      ; Unassigned                ; 38      ; Clock enable, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|wr_data[32]~0                                                                                                                  ; Unassigned                ; 36      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|width_adpt_64_to_32|Select_38~0                                                                                                                        ; Unassigned                ; 37      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|width_adpt_64_to_32|data_in_msb_r[31]~0                                                                                                                ; Unassigned                ; 36      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|width_adpt_64_to_32|data_out[13]~0                                                                                                                     ; Unassigned                ; 37      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|width_adpt_64_to_32|sm_state.STATE_LATCH_LSB                                                                                                           ; Unassigned                ; 40      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|data_mux|i64                                                                                                                                           ; Unassigned                ; 13      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|data_rep|tx_xgmii_data_in_dly1[6]~0                                                                                                                    ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|data_rep|tx_xgmii_data_out[30]~0                                                                                                                       ; Unassigned                ; 24      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rdaclr|dffe7a[0]                                                                                   ; Unassigned                ; 118     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rtl~2                                                                                              ; Unassigned                ; 82      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rtl~3                                                                                              ; Unassigned                ; 82      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|wraclr|dffe7a[0]                                                                                   ; Unassigned                ; 51      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|i5                                                                                                                                  ; Unassigned                ; 4       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|first_read                                                                                                                                     ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|i40~0                                                                                                                                          ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|rd_val                                                                                                                                         ; Unassigned                ; 76      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|csr|reduce_nor_1                                                                                                                                                                  ; Unassigned                ; 42      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|endpoint_inst~0                                                                                                                                                                   ; Unassigned                ; 15      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|i10                                                                                                                                                                      ; Unassigned                ; 3       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|i5                                                                                                                                                                       ; Unassigned                ; 3       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|i6                                                                                                                                                                       ; Unassigned                ; 3       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|i8                                                                                                                                                                       ; Unassigned                ; 3       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|i9                                                                                                                                                                       ; Unassigned                ; 3       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__global_reset__csr_clk|alt_mge16_pcs_reset_synchronizer_chain_out                                                                                                  ; Unassigned                ; 74      ; Async. clear, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__grx_reset__csr_clk|alt_mge16_pcs_reset_synchronizer_chain_out                                                                                                     ; Unassigned                ; 41      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__rx_pma_clk|alt_mge16_pcs_reset_synchronizer_chain_out                                                                                                  ; Unassigned                ; 347     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__rx_xgmii_clk|alt_mge16_pcs_reset_synchronizer_chain_out                                                                                                ; Unassigned                ; 157     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__tx_pma_clk|alt_mge16_pcs_reset_synchronizer_chain_out                                                                                                  ; Unassigned                ; 83      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__tx_xgmii_clk|alt_mge16_pcs_reset_synchronizer_chain_out                                                                                                ; Unassigned                ; 194     ; Async. clear, Sync. clear, Sync. load ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_reset_sync.alt_xcvr_resync_reset|resync_chains[0].sync_r[1]                                                                                                       ; Unassigned                ; 76      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_analogreset|i55                                                                                                                        ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_digitalreset|i41                                                                                                                       ; Unassigned                ; 11      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_digitalreset|r_reset                                                                                                                   ; Unassigned                ; 10      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[2].sync_r[1]                                                                                                     ; Unassigned                ; 17      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.counter_tx_analogreset|i55                                                                                                                        ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.counter_tx_digitalreset|i55                                                                                                                       ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.counter_tx_digitalreset|r_reset                                                                                                                   ; Unassigned                ; 7       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.tx_or_pll_cal_busy_sync                                                                                                                           ; Unassigned                ; 14      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|i25                                                                                                                                                                 ; Unassigned                ; 15      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|i34                                                                                                                                                                 ; Unassigned                ; 9       ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|mm_interconnect_0|master_avalon_universal_master_0_limiter|pending_response_count[1]~0                                                                                                   ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|mm_interconnect_0|master_avalon_universal_master_0_limiter|save_dest_id~0                                                                                                                ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                  ; Unassigned                ; 87      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_csr_to_rx_clk|take_in_data                                                                                        ; Unassigned                ; 11      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_rx_to_csr_clk|take_in_data                                                                                        ; Unassigned                ; 34      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_csr_to_tx_clk|take_in_data                                                                                        ; Unassigned                ; 11      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_tx_to_csr_clk|take_in_data                                                                                        ; Unassigned                ; 34      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|cnt_wren_reg_p1                                                                                                             ; Unassigned                ; 72      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|csr_address_reg[0]                                                                                                          ; Unassigned                ; 33      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|csr_read_reg                                                                                                                ; Unassigned                ; 33      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|etherStatsOctets_lsb[26]~0                                                                                                  ; Unassigned                ; 28      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|msb_reg[31]~0                                                                                                               ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|octetsOK_lsb[0]~0                                                                                                           ; Unassigned                ; 28      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|rst_cnt[0]~0                                                                                                                ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|state.STM_TYPE_RST_CNT                                                                                                      ; Unassigned                ; 46      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|sw_reset                                                                                                                    ; Unassigned                ; 304     ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|undersizeframe_cnt[0]~1                                                                                                     ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|cnt_wren_reg_p1                                                                                                             ; Unassigned                ; 72      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|csr_address_reg[0]                                                                                                          ; Unassigned                ; 33      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|csr_read_reg                                                                                                                ; Unassigned                ; 33      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|etherStatsOctets_lsb[20]~0                                                                                                  ; Unassigned                ; 28      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|msb_reg[31]~0                                                                                                               ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|octetsOK_lsb[26]~0                                                                                                          ; Unassigned                ; 28      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|rst_cnt[4]~0                                                                                                                ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|state.STM_TYPE_RST_CNT                                                                                                      ; Unassigned                ; 46      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|sw_reset                                                                                                                    ; Unassigned                ; 304     ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|undersizeframe_cnt[1]~1                                                                                                     ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|i406~0                                                                                                                       ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|pri_macaddr_bit31to0[30]~0                                                                                                   ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|pri_macaddr_bit47to32[15]~0                                                                                                  ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_allucast_en~0                                                                                                             ; Unassigned                ; 9       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_crc_chk~0                                                                                                                 ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_crcpad_rem[1]~0                                                                                                           ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_max_datafrmlen[15]~0                                                                                                      ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit31to0_0[31]~0                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit31to0_1[31]~0                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit31to0_2[31]~0                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit31to0_3[31]~0                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit47to32_0[15]~0                                                                                            ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit47to32_1[15]~0                                                                                            ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit47to32_2[15]~0                                                                                            ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_supp_macaddr_bit47to32_3[15]~0                                                                                            ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|rx_tsfr_en_n~0                                                                                                               ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_adptdcff_rdwtrmrk_dis~0                                                                                                   ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_data_path_reset~0                                                                                                         ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_max_datafrmlen[15]~0                                                                                                      ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_pausefrm_en~0                                                                                                             ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_pausefrm_pqt[15]~0                                                                                                        ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_pausefrm_xoff_hqt[15]~0                                                                                                   ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_pipg10g_dic[7]~0                                                                                                          ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_pipg1g_fixed[7]~0                                                                                                         ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst|tx_tsfr_en_n~0                                                                                                               ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl|take_in_data                                                                                            ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|i1586                                                                                                                                                  ; Unassigned                ; 40      ; Clock enable, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|i1759                                                                                                                                                  ; Unassigned                ; 40      ; Clock enable, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|i876                                                                                                                                                   ; Unassigned                ; 40      ; Clock enable, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|pulse_rx_pkt_ovrflw_errcnt_counter[9]~0                                                                                                                ; Unassigned                ; 36      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|pulse_rx_pkt_ovrflw_etherstatsdropevents_counter[17]~0                                                                                                 ; Unassigned                ; 36      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|pulse_tx_udf_errcnt_counter[27]~0                                                                                                                      ; Unassigned                ; 36      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|reg_map_avs_read~1                                                                                                                                     ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_link_fault_status_tx_clk[0]~0                                                                                                                                     ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|crc32_inst|crc2[12]~0                                                                                                                            ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|crc32_inst|mty1[0]~0                                                                                                                             ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|crc32_inst|mty3[1]~0                                                                                                                             ; Unassigned                ; 19      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_1|in_ready~0                                                                                ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_2|data1[35]~0                                                                               ; Unassigned                ; 33      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_2|in_ready~0                                                                                ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_3|in_ready                                                                                  ; Unassigned                ; 45      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_4|data1[31]~0                                                                               ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_4|in_ready                                                                                  ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_5|in_ready                                                                                  ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_6|in_ready                                                                                  ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|remaining_payload_p3[0]~5                                                                                ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|remaining_payload_p3[4]~4                                                                                ; Unassigned                ; 14      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|bcast_addr_matched~0                                                                                                            ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|bytes_counter[4]~1                                                                                                              ; Unassigned                ; 14      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|ctrl_type                                                                                                                       ; Unassigned                ; 23      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|ctrl_type_and_pfc_frm~0                                                                                                         ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|frm_drop_info_valid_p1~0                                                                                                        ; Unassigned                ; 19      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|length_type[12]~0                                                                                                               ; Unassigned                ; 26      ; Clock enable, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|length_type[12]~1                                                                                                               ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|length_type_reg[5]~0                                                                                                            ; Unassigned                ; 25      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|pause_quanta[13]~0                                                                                                              ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|valid_eop_p1                                                                                                                    ; Unassigned                ; 39      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst|valid_eop_p2                                                                                                                    ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|i99                                                                                                                                              ; Unassigned                ; 131     ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|col_cnt_reg[5]~0                                                                                                          ; Unassigned                ; 7       ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|col_cnt_reg[5]~1                                                                                                          ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|i666~0                                                                                                                    ; Unassigned                ; 70      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|last_seq_type[1]~0                                                                                                        ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|rx_ethfrm_sop_10g                                                                                                         ; Unassigned                ; 139     ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|rx_ethfrm_valid_10g                                                                                                       ; Unassigned                ; 74      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|rx_link_fault_status_xgmii_rx_data[1]~0                                                                                   ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|seq_cnt_reg[2]~1                                                                                                          ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii|seq_type[0]~0                                                                                                             ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|status_aligner_inst|rx_fd2align_rxstatus_valid_p5                                                                                                ; Unassigned                ; 25      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|xgmii_rx_rst_b_pipe1                                                                                                                             ; Unassigned                ; 295     ; Sync. clear, Sync. load               ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_link_fault|in_ready                                                                                                                 ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|out_data_buffer[0]                                                                                                     ; Unassigned                ; 25      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|out_data_buffer[12]                                                                                                    ; Unassigned                ; 25      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|out_data_buffer[4]                                                                                                     ; Unassigned                ; 25      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|out_data_buffer[8]                                                                                                     ; Unassigned                ; 25      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|take_in_data~0                                                                                                         ; Unassigned                ; 18      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|crc2[29]~0                                                                                                                            ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|eop1~0                                                                                                                                ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|mty1[1]~0                                                                                                                             ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|reduce_nor_12~0                                                                                                                       ; Unassigned                ; 32      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|data_st_pl_inst|full0                                                                                                          ; Unassigned                ; 88      ; Clock enable, Sync. load              ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|data_st_pl_inst|i255~1                                                                                                         ; Unassigned                ; 36      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|hold_error[1]~1                                                                                                                ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|tx_srcaddr_inserter|STCNT_SM_ps.ST4                                                                                            ; Unassigned                ; 34      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|tx_srcaddr_inserter|pream_st_pl_inst|in_ready~0                                                                                ; Unassigned                ; 40      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_dec_pl_inst|full1                                                                                                                            ; Unassigned                ; 29      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|bcast_addr_matched~0                                                                                                            ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|bytes_counter[3]~1                                                                                                              ; Unassigned                ; 17      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|bytes_counter[7]~0                                                                                                              ; Unassigned                ; 13      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|ctrl_type~0                                                                                                                     ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|length_type[10]~0                                                                                                               ; Unassigned                ; 21      ; Clock enable, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|length_type[10]~1                                                                                                               ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|length_type_reg[4]~0                                                                                                            ; Unassigned                ; 25      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|valid_eop_p1                                                                                                                    ; Unassigned                ; 35      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst|valid_eop_p3                                                                                                                    ; Unassigned                ; 22      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_muxer_inst|st_pl_inst|full0                                                                                                                  ; Unassigned                ; 86      ; Clock enable, Sync. load              ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_muxer_inst|st_pl_inst|i270~0                                                                                                                 ; Unassigned                ; 41      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst|pause_st_pl_inst|in_ready                                                                                                     ; Unassigned                ; 53      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst|st_pause_req_inst|holdoff_cnt[3]~0                                                                                            ; Unassigned                ; 20      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst|st_pause_req_inst|xoff_req_pulse_i                                                                                            ; Unassigned                ; 21      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|i47~0                                                                                                                              ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|rs2crc_clken                                                                                                                       ; Unassigned                ; 194     ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|PKT_10G_SM_ps[1]                                                                                                    ; Unassigned                ; 44      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|clock_crosser_gen[0].pream_st_pl_inst|full0                                                             ; Unassigned                ; 83      ; Clock enable, Sync. load              ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|clock_crosser_gen[0].pream_st_pl_inst|i88                                                               ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|clock_crosser_gen[1].pream_st_pl_inst|full0                                                             ; Unassigned                ; 83      ; Clock enable, Sync. load              ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|clock_crosser_gen[1].pream_st_pl_inst|i261~0                                                            ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|out_ch_select[0]                                                                                        ; Unassigned                ; 46      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|counter_100m[4]~0                                                                                                   ; Unassigned                ; 7       ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|counter_100m[4]~1                                                                                                   ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|counter_10m[6]~0                                                                                                    ; Unassigned                ; 10      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|counter_10m[6]~1                                                                                                    ; Unassigned                ; 10      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|counter_1g[0]~0                                                                                                     ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|counter_2_5g[1]~0                                                                                                   ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|eth_pkt_data_10g[31]~0                                                                                              ; Unassigned                ; 39      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|hold_empty[0]~0                                                                                                     ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|i175                                                                                                                ; Unassigned                ; 129     ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|int_empty_holdreg[1]~0                                                                                              ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|rs2top_eth_xgmii_valid                                                                                              ; Unassigned                ; 133     ; Clock enable, Sync. load              ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rst_n_pipe1                                                                                                                                      ; Unassigned                ; 215     ; Sync. clear, Sync. load               ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|pause_beat_src_data[19]~1                                                                              ; Unassigned                ; 13      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|state[0]                                                                                                                    ; Unassigned                ; 38      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|state[2]                                                                                                                    ; Unassigned                ; 36      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|timer_lsb[0]~0                                                                                                              ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|timer_msb[2]~0                                                                                                              ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_reset_synchronizer_inst|altera_reset_synchronizer_int_chain_out                                                                                                          ; Unassigned                ; 564     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_rst_rx_clk_reset_sync|altera_reset_synchronizer_int_chain_out                                                                                                            ; Unassigned                ; 230     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_rst_tx_clk_reset_sync|altera_reset_synchronizer_int_chain_out                                                                                                            ; Unassigned                ; 238     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_156_25_rst_sync_block.rx_156_25_reset_synchronizer_inst|altera_reset_synchronizer_int_chain_out                                                                           ; Unassigned                ; 178     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_reset_count_inst|reduce_or_0                                                                                                                                              ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_reset_count_inst|reset_synchronizer_inst|altera_reset_synchronizer_int_chain_out                                                                                          ; Unassigned                ; 7       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_reset_count_inst|rst_n_out                                                                                                                                                ; Unassigned                ; 22      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_156_25_rst_sync_block.tx_156_25_reset_synchronizer_inst|altera_reset_synchronizer_int_chain_out                                                                           ; Unassigned                ; 33      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_reset_count_inst|reduce_or_0                                                                                                                                              ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_reset_count_inst|reset_synchronizer_inst|altera_reset_synchronizer_int_chain_out                                                                                          ; Unassigned                ; 7       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_reset_count_inst|rst_n_out                                                                                                                                                ; Unassigned                ; 138     ; Async. clear, Sync. clear, Sync. load ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|endpoint_inst~0                                                                                                                                                                           ; Unassigned                ; 15      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|flop2_rx_rst_n_sync                                                                                                                                                                       ; Unassigned                ; 122     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|flop2_tx_rst_n_sync                                                                                                                                                                       ; Unassigned                ; 125     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|rx_rst_n_final                                                                                                                                                                            ; Unassigned                ; 5       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|i165~0                                                                                                                            ; Unassigned                ; 77      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|internal_out_ready                                                                                                                ; Unassigned                ; 81      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|i107                                                                                                                ; Unassigned                ; 48      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|internal_out_ready                                                                                                  ; Unassigned                ; 54      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|i155~2                                                                                                                            ; Unassigned                ; 75      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|internal_out_ready                                                                                                                ; Unassigned                ; 71      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_rx|Mux_11~0                                                                                                                                 ; Unassigned                ; 33      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_rx|a_valid                                                                                                                                  ; Unassigned                ; 14      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_rx|b_ready                                                                                                                                  ; Unassigned                ; 77      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_rx|in_ready                                                                                                                                 ; Unassigned                ; 55      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_rx|state[0]~0                                                                                                                               ; Unassigned                ; 103     ; Sync. clear, Sync. load               ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_tx|i168~1                                                                                                                                   ; Unassigned                ; 52      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_tx|in_ready~1                                                                                                                               ; Unassigned                ; 76      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_tx|state_register[0]                                                                                                                        ; Unassigned                ; 38      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|tx_rst_n_final                                                                                                                                                                            ; Unassigned                ; 5       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_rx_clk_out                                                   ; HSSIRXPLDPCSINTERFACE_1D3 ; 746     ; Clock                                 ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_tx_clk_out                                                   ; HSSITXPLDPCSINTERFACE_1D3 ; 281     ; Clock                                 ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst|resync_chains[0].sync_r[1] ; Unassigned                ; 5       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|an_ability_out[14]~0                                                                                                                                   ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|an_sync_cnt[18]~0                                                                                                                                      ; Unassigned                ; 20      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|consist_match~0                                                                                                                                        ; Unassigned                ; 23      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|consist_match~1                                                                                                                                        ; Unassigned                ; 17      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|link_timer[12]~0                                                                                                                                       ; Unassigned                ; 20      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|link_timer[12]~2                                                                                                                                       ; Unassigned                ; 20      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|lp_ability[14]~0                                                                                                                                       ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|rx_ability_match_reg[2]~0                                                                                                                              ; Unassigned                ; 15      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|rx_ability_reg[6]~0                                                                                                                                    ; Unassigned                ; 16      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|tx_xgmii_clock_crosser|in_transfer_valid_posedge                                                                                                       ; Unassigned                ; 10      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|tx_xgmii_clock_crosser|out_data[17]~0                                                                                                                  ; Unassigned                ; 11      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr_an_clock_crosser|in_transfer_valid_posedge                                                                                                            ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr_an_clock_crosser|out_data[1]~0                                                                                                                        ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|alt_mge_phy_usxg32_creg_map_inst|an_link_timer[5]~0                                                                                                   ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|alt_mge_phy_usxg32_creg_map_inst|dev_ability_speed[2]~0                                                                                               ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|alt_mge_phy_usxg32_creg_map_inst|usxgmii_speed[2]~0                                                                                                   ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed|i4                                                                                                         ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed|out_valid_internal                                                                                         ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer|i4                                                                                                     ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer|out_valid_internal                                                                                     ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_restart_clr|out_valid_internal                                                                                    ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability|i4                                                                                                        ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability|out_valid_internal                                                                                        ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|reg_map_avs_read~0                                                                                                                                    ; Unassigned                ; 21      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|grx_rst_n__rx_pma_clk_sync0                                                                                                                               ; Unassigned                ; 73      ; Async. clear, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|operating_speed[2]~0                                                                                                                                      ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|derep|data_valid_out~0                                                                                                                                 ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|derep|rx_data_derep_cnt|cnt[5]~0                                                                                                                       ; Unassigned                ; 10      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|derep|rx_data_derep_cnt|cnt[5]~1                                                                                                                       ; Unassigned                ; 10      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_cnt|i94~1                                                                                                                           ; Unassigned                ; 11      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rdaclr|dffe7a[0]                                                                   ; Unassigned                ; 82      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rtl~22                                                                             ; Unassigned                ; 44      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rtl~23                                                                             ; Unassigned                ; 48      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wraclr|dffe7a[0]                                                                   ; Unassigned                ; 55      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|i6                                                                                                                  ; Unassigned                ; 4       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|rd_data[6]~0                                                                                                        ; Unassigned                ; 37      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|rd_data[6]~1                                                                                                        ; Unassigned                ; 37      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|control_out_0[1]~0                                                                                                             ; Unassigned                ; 37      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|control_out_0[1]~1                                                                                                             ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|cur_data_in[36]                                                                                                                ; Unassigned                ; 42      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|d_out[28]~0                                                                                                                    ; Unassigned                ; 69      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|data_valid_out_0                                                                                                               ; Unassigned                ; 119     ; Clock enable, Sync. load              ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|i732                                                                                                                           ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|nx0_data_valid_in                                                                                                              ; Unassigned                ; 41      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|rd_req_r2                                                                                                                      ; Unassigned                ; 38      ; Clock enable, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|wr_data[24]~0                                                                                                                  ; Unassigned                ; 36      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|width_adpt_64_to_32|Select_38~0                                                                                                                        ; Unassigned                ; 37      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|width_adpt_64_to_32|data_in_msb_r[31]~0                                                                                                                ; Unassigned                ; 36      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|width_adpt_64_to_32|data_out[7]~0                                                                                                                      ; Unassigned                ; 37      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|width_adpt_64_to_32|sm_state.STATE_LATCH_LSB                                                                                                           ; Unassigned                ; 40      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|data_mux|i64                                                                                                                                           ; Unassigned                ; 13      ; Sync. load                            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|data_rep|tx_xgmii_data_in_dly1[6]~0                                                                                                                    ; Unassigned                ; 38      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|data_rep|tx_xgmii_data_out[30]~0                                                                                                                       ; Unassigned                ; 24      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rdaclr|dffe7a[0]                                                                                   ; Unassigned                ; 118     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rtl~2                                                                                              ; Unassigned                ; 82      ; Clock enable, Write enable            ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rtl~3                                                                                              ; Unassigned                ; 82      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|wraclr|dffe7a[0]                                                                                   ; Unassigned                ; 51      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|i5                                                                                                                                  ; Unassigned                ; 4       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|first_read                                                                                                                                     ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|i33                                                                                                                                            ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|i40~0                                                                                                                                          ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|rd_val                                                                                                                                         ; Unassigned                ; 76      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|endpoint_inst~0                                                                                                                                                                   ; Unassigned                ; 15      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|i10                                                                                                                                                                      ; Unassigned                ; 3       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|i5                                                                                                                                                                       ; Unassigned                ; 3       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|i6                                                                                                                                                                       ; Unassigned                ; 3       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|i8                                                                                                                                                                       ; Unassigned                ; 3       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|i9                                                                                                                                                                       ; Unassigned                ; 3       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__global_reset__csr_clk|alt_mge16_pcs_reset_synchronizer_chain_out                                                                                                  ; Unassigned                ; 74      ; Async. clear, Sync. clear             ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__grx_reset__csr_clk|alt_mge16_pcs_reset_synchronizer_chain_out                                                                                                     ; Unassigned                ; 41      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__rx_pma_clk|alt_mge16_pcs_reset_synchronizer_chain_out                                                                                                  ; Unassigned                ; 347     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__rx_xgmii_clk|alt_mge16_pcs_reset_synchronizer_chain_out                                                                                                ; Unassigned                ; 157     ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__tx_pma_clk|alt_mge16_pcs_reset_synchronizer_chain_out                                                                                                  ; Unassigned                ; 83      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__tx_xgmii_clk|alt_mge16_pcs_reset_synchronizer_chain_out                                                                                                ; Unassigned                ; 194     ; Async. clear, Sync. clear, Sync. load ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_reset_sync.alt_xcvr_resync_reset|resync_chains[0].sync_r[1]                                                                                                       ; Unassigned                ; 76      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_analogreset|i55                                                                                                                        ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_digitalreset|i41                                                                                                                       ; Unassigned                ; 11      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_digitalreset|r_reset                                                                                                                   ; Unassigned                ; 10      ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[2].sync_r[1]                                                                                                     ; Unassigned                ; 17      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.counter_tx_analogreset|i55                                                                                                                        ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.counter_tx_digitalreset|i55                                                                                                                       ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.counter_tx_digitalreset|r_reset                                                                                                                   ; Unassigned                ; 7       ; Async. clear                          ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.tx_or_pll_cal_busy_sync                                                                                                                           ; Unassigned                ; 14      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|i25                                                                                                                                                                 ; Unassigned                ; 15      ; Sync. clear                           ;                      ;
; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|i34                                                                                                                                                                 ; Unassigned                ; 9       ; Sync. clear                           ;                      ;
; DUT|address_decoder_mch|mm_interconnect_0|master_avalon_universal_master_0_limiter|pending_response_count[1]~0                                                                                                                           ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; DUT|address_decoder_mch|mm_interconnect_0|master_avalon_universal_master_0_limiter|save_dest_id~0                                                                                                                                        ; Unassigned                ; 18      ; Clock enable                          ;                      ;
; DUT|address_decoder_mch|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                          ; Unassigned                ; 157     ; Async. clear                          ;                      ;
; DUT|core_pll|xcvr_fpll_a10_0|outclk0                                                                                                                                                                                                     ; FPLL_1DT                  ; 5540    ; Clock                                 ;                      ;
; DUT|core_pll|xcvr_fpll_a10_0|outclk1                                                                                                                                                                                                     ; FPLL_1DT                  ; 10096   ; Clock                                 ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|Select_32~1                                                                                                      ; Unassigned                ; 96      ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|Select_33~2                                                                                                      ; Unassigned                ; 85      ; Clock enable, Sync. load              ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|byte_count[14]~0                                                                                                 ; Unassigned                ; 13      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated|dffe6                                   ; Unassigned                ; 32      ; Async. clear                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc_bridge_u0|CRC_ENA                                                         ; Unassigned                ; 33      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc_checksum_aligner_u0|crc_valid_delay[2]                                                        ; Unassigned                ; 68      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc_l3[31]~0                                                                                                     ; Unassigned                ; 64      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|data_pattern[63]~0                                                                                               ; Unassigned                ; 56      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|data_pattern[63]~1                                                                                               ; Unassigned                ; 64      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|ena_dasa                                                                                                         ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|ena_data                                                                                                         ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|ena_satlen                                                                                                       ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|ena_trnstn                                                                                                       ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i105~1                                                                                                           ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i1075                                                                                                            ; Unassigned                ; 15      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i1077                                                                                                            ; Unassigned                ; 14      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i110~0                                                                                                           ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i126~1                                                                                                           ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i1276                                                                                                            ; Unassigned                ; 9       ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i1279                                                                                                            ; Unassigned                ; 9       ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i132~0                                                                                                           ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i200~0                                                                                                           ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i2465~1                                                                                                          ; Unassigned                ; 36      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i269                                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i336~1                                                                                                           ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i598~0                                                                                                           ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i5~1                                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i667~1                                                                                                           ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i735~0                                                                                                           ; Unassigned                ; 28      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|i74~1                                                                                                            ; Unassigned                ; 14      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|packet_tx_count[31]~0                                                                                            ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|prbs_tx1|m[1]~0                                                                                                  ; Unassigned                ; 92      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|seq_num[13]~0                                                                                                    ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|cntr1|rtl~0                                            ; Unassigned                ; 3       ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|cntr3|rtl~0                                            ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|dffe4                                                  ; Unassigned                ; 6       ; Async. clear                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|cntr1|rtl~0                                            ; Unassigned                ; 3       ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|cntr3|rtl~0                                            ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|dffe4                                                  ; Unassigned                ; 64      ; Async. clear                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|start                                                                                                            ; Unassigned                ; 58      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|start_cnt[2]                                                                                                     ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|tx_data[39]~7                                                                                                    ; Unassigned                ; 24      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|tx_data[39]~9                                                                                                    ; Unassigned                ; 8       ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|tx_data[45]~12                                                                                                   ; Unassigned                ; 8       ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|tx_data[50]~4                                                                                                    ; Unassigned                ; 8       ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|tx_data_reg[1]~0                                                                                                 ; Unassigned                ; 63      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|tx_empty_reg[1]~0                                                                                                ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|bad_pkts[23]~0                                                                                                   ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|byte_count[58]~4                                                                                                 ; Unassigned                ; 61      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc_bridge_u0|CRC_ENA                                                         ; Unassigned                ; 33      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc_bridge_u0|CRC_OUT_LATCH                                                   ; Unassigned                ; 34      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|cycle_rx_count[62]~0                                                                                             ; Unassigned                ; 64      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|gen_lpbk~0                                                                                                       ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|good_pkts[31]~0                                                                                                  ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|i458                                                                                                             ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|i955~0                                                                                                           ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|inspection_number_cycles[31]~0                                                                                   ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|inspection_start_cycle[31]~0                                                                                     ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|inspection_start_frame[31]~0                                                                                     ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|mon_init                                                                                                         ; Unassigned                ; 200     ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|number_packet[30]~0                                                                                              ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|rx_frame_words_01[31]~0                                                                                          ; Unassigned                ; 24      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|rx_frame_words_23[31]~0                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|rx_frame_words_45[31]~0                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|rx_frame_words_67[31]~0                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|rx_frame_words_89[31]~0                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|rx_frame_words_ab[31]~0                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|rx_frame_words_cd[31]~0                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|rx_frame_words_ef[31]~1                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|state                                                                                                            ; Unassigned                ; 20      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|avalon_st_loopback_ena_csr_inst|avalon_st_loopback_ena                                         ; Unassigned                ; 184     ; Sync. clear, Sync. load               ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|i191~1                                                                                         ; Unassigned                ; 24      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|i41~0                                                                                          ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|to_gen_tx_ready~0                                                                              ; Unassigned                ; 173     ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|almost_empty_threshold[23]~0                                                        ; Unassigned                ; 24      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|almost_full_threshold[23]~0                                                         ; Unassigned                ; 24      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|csr_readdata[6]~1                                                                   ; Unassigned                ; 22      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|cut_through_threshold[23]~0                                                         ; Unassigned                ; 25      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|drop_on_error~2                                                                     ; Unassigned                ; 29      ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|fifo_fill_level[0]~0                                                                ; Unassigned                ; 12      ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|fifo_fill_level[0]~1                                                                ; Unassigned                ; 12      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|i1415~0                                                                             ; Unassigned                ; 17      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|in_pkt_start                                                                        ; Unassigned                ; 11      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|internal_out_ready                                                                  ; Unassigned                ; 72      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|read                                                                                ; Unassigned                ; 51      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|write~0                                                                             ; Unassigned                ; 137     ; Clock enable, Write enable            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|i117~1                                                                                                               ; Unassigned                ; 33      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|i119~0                                                                                                               ; Unassigned                ; 34      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|reset_sync|data_out                                                                                                  ; Unassigned                ; 2072    ; Async. clear                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|Select_32~1                                                                                                      ; Unassigned                ; 96      ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|Select_33~2                                                                                                      ; Unassigned                ; 85      ; Clock enable, Sync. load              ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|byte_count[14]~0                                                                                                 ; Unassigned                ; 13      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated|dffe6                                   ; Unassigned                ; 32      ; Async. clear                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc_bridge_u0|CRC_ENA                                                         ; Unassigned                ; 33      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc_checksum_aligner_u0|crc_valid_delay[2]                                                        ; Unassigned                ; 68      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc_l3[31]~0                                                                                                     ; Unassigned                ; 64      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|data_pattern[27]~0                                                                                               ; Unassigned                ; 56      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|data_pattern[27]~1                                                                                               ; Unassigned                ; 64      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|ena_dasa                                                                                                         ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|ena_data                                                                                                         ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|ena_satlen                                                                                                       ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|ena_trnstn                                                                                                       ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i105~0                                                                                                           ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i1075                                                                                                            ; Unassigned                ; 15      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i1077                                                                                                            ; Unassigned                ; 14      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i110~0                                                                                                           ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i126~0                                                                                                           ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i1276                                                                                                            ; Unassigned                ; 9       ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i1279                                                                                                            ; Unassigned                ; 9       ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i132~0                                                                                                           ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i200~0                                                                                                           ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i2465~1                                                                                                          ; Unassigned                ; 43      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i269                                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i336~0                                                                                                           ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i598~0                                                                                                           ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i5~0                                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i667~0                                                                                                           ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i735~0                                                                                                           ; Unassigned                ; 28      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|i74~0                                                                                                            ; Unassigned                ; 14      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|packet_tx_count[2]~0                                                                                             ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|prbs_tx1|m[2]~0                                                                                                  ; Unassigned                ; 92      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|seq_num[3]~0                                                                                                     ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|cntr1|rtl~0                                            ; Unassigned                ; 3       ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|cntr3|rtl~0                                            ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|dffe4                                                  ; Unassigned                ; 6       ; Async. clear                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|cntr1|rtl~0                                            ; Unassigned                ; 3       ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|cntr3|rtl~0                                            ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|dffe4                                                  ; Unassigned                ; 64      ; Async. clear                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|start                                                                                                            ; Unassigned                ; 58      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|tx_data[33]~10                                                                                                   ; Unassigned                ; 8       ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|tx_data[33]~8                                                                                                    ; Unassigned                ; 24      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|tx_data[43]~13                                                                                                   ; Unassigned                ; 8       ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|tx_data[51]~5                                                                                                    ; Unassigned                ; 8       ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|tx_data_reg[44]~0                                                                                                ; Unassigned                ; 63      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|tx_empty_reg[1]~0                                                                                                ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|bad_pkts[3]~0                                                                                                    ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|byte_count[38]~4                                                                                                 ; Unassigned                ; 61      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc_bridge_u0|CRC_ENA                                                         ; Unassigned                ; 33      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc_bridge_u0|CRC_OUT_LATCH                                                   ; Unassigned                ; 34      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|cycle_rx_count[32]~0                                                                                             ; Unassigned                ; 64      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|good_pkts[3]~0                                                                                                   ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|i458                                                                                                             ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|i955~0                                                                                                           ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|inspection_number_cycles[31]~0                                                                                   ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|inspection_start_cycle[31]~0                                                                                     ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|inspection_start_frame[31]~0                                                                                     ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|mon_init                                                                                                         ; Unassigned                ; 200     ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|number_packet[30]~0                                                                                              ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|rx_frame_words_01[31]~0                                                                                          ; Unassigned                ; 24      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|rx_frame_words_23[31]~0                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|rx_frame_words_45[31]~0                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|rx_frame_words_67[31]~0                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|rx_frame_words_89[31]~0                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|rx_frame_words_ab[31]~0                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|rx_frame_words_cd[31]~0                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|rx_frame_words_ef[31]~1                                                                                          ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|state                                                                                                            ; Unassigned                ; 20      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|avalon_st_loopback_ena_csr_inst|avalon_st_loopback_ena                                         ; Unassigned                ; 184     ; Sync. clear, Sync. load               ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|i191~0                                                                                         ; Unassigned                ; 24      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|i41~0                                                                                          ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|to_gen_tx_ready~0                                                                              ; Unassigned                ; 171     ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|almost_empty_threshold[23]~0                                                        ; Unassigned                ; 24      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|almost_full_threshold[23]~0                                                         ; Unassigned                ; 24      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|csr_readdata[14]~1                                                                  ; Unassigned                ; 24      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|cut_through_threshold[23]~0                                                         ; Unassigned                ; 25      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|drop_on_error~2                                                                     ; Unassigned                ; 29      ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|fifo_fill_level[0]~0                                                                ; Unassigned                ; 12      ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|fifo_fill_level[0]~1                                                                ; Unassigned                ; 12      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|i1415~0                                                                             ; Unassigned                ; 17      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|in_pkt_start                                                                        ; Unassigned                ; 11      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|internal_out_ready                                                                  ; Unassigned                ; 71      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|read                                                                                ; Unassigned                ; 51      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|write~0                                                                             ; Unassigned                ; 141     ; Clock enable, Write enable            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|i117~1                                                                                                               ; Unassigned                ; 33      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|i119~0                                                                                                               ; Unassigned                ; 34      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|reset_sync|data_out                                                                                                  ; Unassigned                ; 2072    ; Async. clear                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|avl_st_mux_for_ch0_u0|demux_out_avl_st_rx_eop[1]~0                                                                                                                               ; Unassigned                ; 43      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|avl_st_mux_for_ch0_u0|sync_u0|dreg[0]                                                                                                                                            ; Unassigned                ; 224     ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|avl_st_mux_for_ch1_u1|demux_out_avl_st_rx_eop[1]~0                                                                                                                               ; Unassigned                ; 46      ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|avl_st_mux_for_ch1_u1|sync_u0|dreg[0]                                                                                                                                            ; Unassigned                ; 222     ; Sync. clear                           ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~0                      ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~0                 ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|enable_write~0                                                            ; Unassigned                ; 48      ; Write enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|i21                                                                       ; Unassigned                ; 13      ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|i383                                                                      ; Unassigned                ; 7       ; Async. clear                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|i71                                                                       ; Unassigned                ; 48      ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|ir_loaded_address_reg[6]~0                                                ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|ram_rom_addr_reg[6]~2                                                     ; Unassigned                ; 12      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|ram_rom_data_reg[0]~1                                                     ; Unassigned                ; 48      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~0                     ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2]~0                ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|enable_write~0                                                           ; Unassigned                ; 48      ; Write enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|i21                                                                      ; Unassigned                ; 12      ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|i383                                                                     ; Unassigned                ; 7       ; Async. clear                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|i71                                                                      ; Unassigned                ; 48      ; Sync. load                            ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|ir_loaded_address_reg[6]~0                                               ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|ram_rom_addr_reg[6]~2                                                    ; Unassigned                ; 12      ; Clock enable                          ;                      ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|ram_rom_data_reg[0]~1                                                    ; Unassigned                ; 48      ; Clock enable                          ;                      ;
; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo|i125~0                                                                                                                                                    ; Unassigned                ; 51      ; Write enable                          ;                      ;
; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo|internal_out_ready~1                                                                                                                                      ; Unassigned                ; 53      ; Clock enable                          ;                      ;
; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|pending_read_count[0]~0                                                                                                                                            ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|rsp_fifo|i75                                                                                                                                                       ; Unassigned                ; 35      ; Write enable                          ;                      ;
; address_decoder_top|mm_interconnect_0|mm_clock_crossing_bridge_s0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                           ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; address_decoder_top|mm_interconnect_1|mm_clock_crossing_bridge_m0_limiter|pending_response_count[0]~0                                                                                                                                    ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; address_decoder_top|mm_interconnect_1|mm_clock_crossing_bridge_m0_limiter|save_dest_id~0                                                                                                                                                 ; Unassigned                ; 11      ; Clock enable                          ;                      ;
; address_decoder_top|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                          ; Unassigned                ; 171     ; Async. clear                          ;                      ;
; address_decoder_top|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                              ; Unassigned                ; 112     ; Async. clear                          ;                      ;
; address_decoder_top|traffic_controller_ch_0_1|traffic_controller_ch_0_1|av_readdata_pre[16]~2                                                                                                                                            ; Unassigned                ; 22      ; Sync. clear                           ;                      ;
; address_decoder_top|traffic_controller_ch_0_1|traffic_controller_ch_0_1|av_readdata_pre[28]~3                                                                                                                                            ; Unassigned                ; 8       ; Sync. clear                           ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric|altera_reset_sequencer|reset_n_generator|resync_chains[0].sync_r[2]                                                                                                                 ; Unassigned                ; 23      ; Async. clear                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                                                                                                                                                       ; JTAG_X74_Y0_N2            ; 628     ; Clock                                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tms                                                                                                                                                                       ; JTAG_X74_Y0_N2            ; 31      ; Sync. clear                           ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|DVDH0017[0]                                                                                                                                       ; Unassigned                ; 13      ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|GVBU1666_2                                                                                                                                        ; Unassigned                ; 2       ; Async. clear                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|MMMV8756|JDEH1332[4]~0                                                                                                                            ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|MMMV8756|YMBV1676~0                                                                                                                               ; Unassigned                ; 25      ; Async. clear                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|WGSH7730|OREJ9124[0]                                                                                                                              ; Unassigned                ; 13      ; Sync. clear                           ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|YMSB9588_ena                                                                                                                                      ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|YMSB9588_ena~0                                                                                                                                    ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|BVXN3148_0                                                                                   ; Unassigned                ; 17      ; Clock                                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|LSFF6823|OREJ9124[0]                                                                         ; Unassigned                ; 19      ; Sync. clear                           ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_0                                                                                   ; Unassigned                ; 2       ; Clock                                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_1                                                                                   ; Unassigned                ; 2       ; Clock                                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_2                                                                                   ; Unassigned                ; 2       ; Clock                                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_3                                                                                   ; Unassigned                ; 2       ; Clock                                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_4                                                                                   ; Unassigned                ; 2       ; Clock                                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_5                                                                                   ; Unassigned                ; 2       ; Clock                                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_6                                                                                   ; Unassigned                ; 2       ; Clock                                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|XWCN9723_7                                                                                   ; Unassigned                ; 21      ; Clock                                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|\NYEB4590:14:VVYU6267_1                                                                      ; Unassigned                ; 2       ; Clock                                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|dr_scan                                                                                                                                           ; Unassigned                ; 3       ; Async. clear                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|i15                                                                                                                                               ; Unassigned                ; 4       ; Async. clear                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|i17                                                                                                                                               ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|sdr                                                                                                                                               ; Unassigned                ; 12      ; Sync. load                            ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                 ; Unassigned                ; 54      ; Async. clear                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]~1                                                                                                                                    ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg|WORD_SR[0]~0                                                                                                                               ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg|word_counter[1]~0                                                                                                                          ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|i1051~2                                                                                                                                                 ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|i144~0                                                                                                                                                  ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|i167~0                                                                                                                                                  ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]~0                                                                                                                         ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~4                                                                                                                                         ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                                                                           ; Unassigned                ; 16      ; Async. clear                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~2                                                                                                                                         ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][3]                                                                                                                                           ; Unassigned                ; 12      ; Async. clear                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                                                                                                                                           ; Unassigned                ; 16      ; Async. clear                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~8                                                                                                                                         ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][3]                                                                                                                                           ; Unassigned                ; 11      ; Async. clear                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~3                                                                                                                                         ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~4                                                                                                                                           ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[9]~0                                                                                                                                           ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|mix_writedata[3]~0                                                                                                                                      ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~0                                                                                                                            ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|node_ena_reg[2]                                                                                                                                         ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|node_ena_reg[3]                                                                                                                                         ; Unassigned                ; 16      ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~5                                                                                                                                  ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~2                                                                                                                                  ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~3                                                                                                                                  ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~4                                                                                                                                  ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_jsm|state[0]                                                                                                                                     ; Unassigned                ; 14      ; Async. clear                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_jsm|state[11]                                                                                                                                    ; Unassigned                ; 12      ; Clock enable                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_jsm|state[3]                                                                                                                                     ; Unassigned                ; 54      ; Sync. load                            ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_jsm|state[4]                                                                                                                                     ; Unassigned                ; 68      ; Clock enable, Sync. load              ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                     ; Unassigned                ; 75      ; Async. clear, Clock enable            ;                      ;
; clk_125                                                                                                                                                                                                                                  ; PIN_AB16                  ; 2641    ; Clock                                 ;                      ;
; jtag_master|master_0|b2p|i39                                                                                                                                                                                                             ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; jtag_master|master_0|b2p|out_channel[7]~0                                                                                                                                                                                                ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|fifo|internal_out_ready                                                                                                                                                                                             ; Unassigned                ; 9       ; Clock enable                          ;                      ;
; jtag_master|master_0|fifo|write                                                                                                                                                                                                          ; Unassigned                ; 16      ; Clock enable, Write enable            ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|bypass_bit_counter[0]~0                                                                                                                    ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n                                                                                                                        ; Unassigned                ; 8       ; Async. clear                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]                                                                                                   ; Unassigned                ; 1       ; Async. clear                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_control[0]~0                                                                                                                            ; Unassigned                ; 9       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_data_out[0]~11                                                                                                                          ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_debug[0]~0                                                                                                                              ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|dr_info[0]~0                                                                                                                               ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[15]~0                                                                                                                            ; Unassigned                ; 12      ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in_bit_counter[0]~0                                                                                                                 ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_out_bit_counter[0]~0                                                                                                                ; Unassigned                ; 4       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|i391~0                                                                                                                                     ; Unassigned                ; 8       ; Sync. load                            ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|i595~1                                                                                                                                     ; Unassigned                ; 9       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|i595~2                                                                                                                                     ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|i868~1                                                                                                                                     ; Unassigned                ; 19      ; Sync. load                            ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover|out_valid                                                                                                                     ; Unassigned                ; 9       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|offset[7]~0                                                                                                                                ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|padded_bit_counter[0]~2                                                                                                                    ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|padded_bit_counter[2]~1                                                                                                                    ; Unassigned                ; 8       ; Sync. load                            ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_bit_counter[0]~0                                                                                                                 ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|read_data_length[2]~0                                                                                                                      ; Unassigned                ; 13      ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~0                                                                                                                             ; Unassigned                ; 30      ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reduce_nor_6~1                                                                                                                             ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|scan_length_byte_counter[0]~0                                                                                                              ; Unassigned                ; 10      ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[0]~0                                                                                                  ; Unassigned                ; 19      ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|valid_write_data_length_byte_counter[0]~1                                                                                                  ; Unassigned                ; 12      ; Sync. clear                           ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_bit_counter[0]~0                                                                                                                ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|write_data_length[2]~1                                                                                                                     ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full0                                                                                                                           ; Unassigned                ; 19      ; Clock enable, Sync. load              ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage|full0~0                                                                                                                         ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|take_in_data                                                                                                                                 ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|i9                                                                                                                                 ; Unassigned                ; 9       ; Clock enable                          ;                      ;
; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                                                                                                                                      ; Unassigned                ; 25      ; Async. clear                          ;                      ;
; jtag_master|master_0|p2b_adapter|out_data[2]~1                                                                                                                                                                                           ; Unassigned                ; 7       ; Clock enable                          ;                      ;
; jtag_master|master_0|p2b|i46~0                                                                                                                                                                                                           ; Unassigned                ; 13      ; Clock enable                          ;                      ;
; jtag_master|master_0|p2b|sent_channel                                                                                                                                                                                                    ; Unassigned                ; 3       ; Clock enable                          ;                      ;
; jtag_master|master_0|p2b|sent_eop~0                                                                                                                                                                                                      ; Unassigned                ; 2       ; Clock enable                          ;                      ;
; jtag_master|master_0|p2b|sent_sop~0                                                                                                                                                                                                      ; Unassigned                ; 1       ; Clock enable                          ;                      ;
; jtag_master|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                             ; Unassigned                ; 223     ; Async. clear                          ;                      ;
; jtag_master|master_0|transacto|p2m|address[22]~1                                                                                                                                                                                         ; Unassigned                ; 5       ; Clock enable                          ;                      ;
; jtag_master|master_0|transacto|p2m|address[3]~2                                                                                                                                                                                          ; Unassigned                ; 6       ; Clock enable                          ;                      ;
; jtag_master|master_0|transacto|p2m|address[9]~0                                                                                                                                                                                          ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|transacto|p2m|counter[14]~0                                                                                                                                                                                         ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|transacto|p2m|counter[5]~1                                                                                                                                                                                          ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|transacto|p2m|i681~0                                                                                                                                                                                                ; Unassigned                ; 32      ; Clock enable                          ;                      ;
; jtag_master|master_0|transacto|p2m|i769                                                                                                                                                                                                  ; Unassigned                ; 18      ; Clock enable                          ;                      ;
; jtag_master|master_0|transacto|p2m|state.GET_ADDR2                                                                                                                                                                                       ; Unassigned                ; 10      ; Sync. load                            ;                      ;
; jtag_master|master_0|transacto|p2m|state.GET_ADDR3                                                                                                                                                                                       ; Unassigned                ; 13      ; Sync. load                            ;                      ;
; jtag_master|master_0|transacto|p2m|state.READ_SEND_WAIT                                                                                                                                                                                  ; Unassigned                ; 26      ; Sync. load                            ;                      ;
; jtag_master|master_0|transacto|p2m|writedata[15]~1                                                                                                                                                                                       ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|transacto|p2m|writedata[23]~2                                                                                                                                                                                       ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|transacto|p2m|writedata[31]~3                                                                                                                                                                                       ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; jtag_master|master_0|transacto|p2m|writedata[7]~0                                                                                                                                                                                        ; Unassigned                ; 8       ; Clock enable                          ;                      ;
; lb_fifo_reset_sync|alt_mge_reset_synchronizer_int_chain_out                                                                                                                                                                              ; Unassigned                ; 12      ; Async. clear                          ;                      ;
; reduce_nor_0                                                                                                                                                                                                                             ; Unassigned                ; 32      ; Sync. clear                           ;                      ;
; reset_n                                                                                                                                                                                                                                  ; PIN_AE4                   ; 37      ; Async. clear                          ;                      ;
; ~ALTERA_CLKUSR~                                                                                                                                                                                                                          ; PIN_Y15                   ; 40      ; Clock                                 ;                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-------------+----------------+--------------------------+
; Name                                                                                                                                                                                   ; Location                  ; Fan-Out ; Signal Type ; Promotion Type ; Global Resource Used     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-------------+----------------+--------------------------+
; DUT|core_pll|xcvr_fpll_a10_0|outclk0                                                                                                                                                   ; FPLL_1DT                  ; 5540    ; Global      ; Required       ; Global Clock Region      ;
; DUT|core_pll|xcvr_fpll_a10_0|outclk1                                                                                                                                                   ; FPLL_1DT                  ; 10096   ; Global      ; Required       ; Global Clock Region      ;
; clk_125                                                                                                                                                                                ; PIN_AB16                  ; 2641    ; Global      ; Automatic      ; Global Clock Region      ;
; ~ALTERA_CLKUSR~                                                                                                                                                                        ; PIN_Y15                   ; 40      ; Global      ; Automatic      ; Global Clock Region      ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_rx_clk_out ; HSSIRXPLDPCSINTERFACE_1D4 ; 746     ; Periphery   ; Required       ; Periphery Clock Region 2 ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_tx_clk_out ; HSSITXPLDPCSINTERFACE_1D4 ; 281     ; Periphery   ; Required       ; Periphery Clock Region 2 ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_rx_clk_out ; HSSIRXPLDPCSINTERFACE_1D3 ; 746     ; Periphery   ; Required       ; Periphery Clock Region 2 ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_tx_clk_out ; HSSITXPLDPCSINTERFACE_1D3 ; 281     ; Periphery   ; Required       ; Periphery Clock Region 2 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-------------+----------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                                                                                                                                     ;
+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                               ; Value                                                                                                                                                                                          ;
+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                   ; DUT|core_pll|xcvr_fpll_a10_0|outclk0                                                                                                                                                           ;
;     -- Source Type                     ; CMU fractional PLL                                                                                                                                                                             ;
;     -- Source Location                 ; FPLL_1DT                                                                                                                                                                                       ;
;     -- Fan-Out                         ; 5540                                                                                                                                                                                           ;
;     -- Promotion Type                  ; Required Promotion                                                                                                                                                                             ;
;     -- Global Buffer                   ; DUT|core_pll|xcvr_fpll_a10_0|outclk0~CLKENA0                                                                                                                                                   ;
;     -- Global Buffer Location          ; CLKCTRL_1D_G_I14                                                                                                                                                                               ;
;     -- Global Signal Type              ; Global                                                                                                                                                                                         ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                                                                                                            ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                                                                                                           ;
;     -- Clock Region Line               ; 14                                                                                                                                                                                             ;
;                                        ;                                                                                                                                                                                                ;
; Name                                   ; DUT|core_pll|xcvr_fpll_a10_0|outclk1                                                                                                                                                           ;
;     -- Source Type                     ; CMU fractional PLL                                                                                                                                                                             ;
;     -- Source Location                 ; FPLL_1DT                                                                                                                                                                                       ;
;     -- Fan-Out                         ; 10096                                                                                                                                                                                          ;
;     -- Promotion Type                  ; Required Promotion                                                                                                                                                                             ;
;     -- Global Buffer                   ; DUT|core_pll|xcvr_fpll_a10_0|outclk1~CLKENA0                                                                                                                                                   ;
;     -- Global Buffer Location          ; CLKCTRL_1D_G_I10                                                                                                                                                                               ;
;     -- Global Signal Type              ; Global                                                                                                                                                                                         ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                                                                                                            ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                                                                                                           ;
;     -- Clock Region Line               ; 10                                                                                                                                                                                             ;
;                                        ;                                                                                                                                                                                                ;
; Name                                   ; clk_125                                                                                                                                                                                        ;
;     -- Source Type                     ; I/O pad                                                                                                                                                                                        ;
;     -- Source Location                 ; PIN_AB16                                                                                                                                                                                       ;
;     -- Fan-Out                         ; 2641                                                                                                                                                                                           ;
;     -- Promotion Type                  ; Automatic Promotion                                                                                                                                                                            ;
;     -- Global Buffer                   ; clk_125~inputCLKENA0                                                                                                                                                                           ;
;     -- Global Buffer Location          ; CLKCTRL_2A_G_I20                                                                                                                                                                               ;
;     -- Global Signal Type              ; Global                                                                                                                                                                                         ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                                                                                                            ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                                                                                                           ;
;     -- Clock Region Line               ; 20                                                                                                                                                                                             ;
;                                        ;                                                                                                                                                                                                ;
; Name                                   ; ~ALTERA_CLKUSR~                                                                                                                                                                                ;
;     -- Source Type                     ; I/O pad                                                                                                                                                                                        ;
;     -- Source Location                 ; PIN_Y15                                                                                                                                                                                        ;
;     -- Fan-Out                         ; 40                                                                                                                                                                                             ;
;     -- Promotion Type                  ; Automatic Promotion                                                                                                                                                                            ;
;     -- Global Buffer                   ; ~ALTERA_CLKUSR~~ibufCLKENA0                                                                                                                                                                    ;
;     -- Global Buffer Location          ; CLKCTRL_2A_G_I22                                                                                                                                                                               ;
;     -- Global Signal Type              ; Global                                                                                                                                                                                         ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                                                                                                            ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                                                                                                           ;
;     -- Clock Region Line               ; 22                                                                                                                                                                                             ;
;                                        ;                                                                                                                                                                                                ;
; Name                                   ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_rx_clk_out         ;
;     -- Source Type                     ; HSSI RX PLD PCS INTERFACE                                                                                                                                                                      ;
;     -- Source Location                 ; HSSIRXPLDPCSINTERFACE_1D4                                                                                                                                                                      ;
;     -- Fan-Out                         ; 746                                                                                                                                                                                            ;
;     -- Promotion Type                  ; Required Promotion                                                                                                                                                                             ;
;     -- Global Buffer                   ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_rx_clk_out~CLKENA0 ;
;     -- Global Buffer Location          ; CLKCTRL_1D_P2_I3                                                                                                                                                                               ;
;     -- Global Signal Type              ; Periphery                                                                                                                                                                                      ;
;     -- Region Drivable by Buffer       ; Periphery Clock Region 2                                                                                                                                                                       ;
;     -- Bounding Box Drivable by Buffer ; (0, 32) to (38, 58)                                                                                                                                                                            ;
;     -- Clock Region Line               ; 3 (driven from bank 1D)                                                                                                                                                                        ;
;                                        ;                                                                                                                                                                                                ;
; Name                                   ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_tx_clk_out         ;
;     -- Source Type                     ; HSSI TX PLD PCS INTERFACE                                                                                                                                                                      ;
;     -- Source Location                 ; HSSITXPLDPCSINTERFACE_1D4                                                                                                                                                                      ;
;     -- Fan-Out                         ; 281                                                                                                                                                                                            ;
;     -- Promotion Type                  ; Required Promotion                                                                                                                                                                             ;
;     -- Global Buffer                   ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_tx_clk_out~CLKENA0 ;
;     -- Global Buffer Location          ; CLKCTRL_1D_P2_I0                                                                                                                                                                               ;
;     -- Global Signal Type              ; Periphery                                                                                                                                                                                      ;
;     -- Region Drivable by Buffer       ; Periphery Clock Region 2                                                                                                                                                                       ;
;     -- Bounding Box Drivable by Buffer ; (0, 32) to (38, 58)                                                                                                                                                                            ;
;     -- Clock Region Line               ; 0 (driven from bank 1D)                                                                                                                                                                        ;
;                                        ;                                                                                                                                                                                                ;
; Name                                   ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_rx_clk_out         ;
;     -- Source Type                     ; HSSI RX PLD PCS INTERFACE                                                                                                                                                                      ;
;     -- Source Location                 ; HSSIRXPLDPCSINTERFACE_1D3                                                                                                                                                                      ;
;     -- Fan-Out                         ; 746                                                                                                                                                                                            ;
;     -- Promotion Type                  ; Required Promotion                                                                                                                                                                             ;
;     -- Global Buffer                   ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_rx_clk_out~CLKENA0 ;
;     -- Global Buffer Location          ; CLKCTRL_1D_P2_I6                                                                                                                                                                               ;
;     -- Global Signal Type              ; Periphery                                                                                                                                                                                      ;
;     -- Region Drivable by Buffer       ; Periphery Clock Region 2                                                                                                                                                                       ;
;     -- Bounding Box Drivable by Buffer ; (0, 32) to (38, 58)                                                                                                                                                                            ;
;     -- Clock Region Line               ; 6 (driven from bank 1D)                                                                                                                                                                        ;
;                                        ;                                                                                                                                                                                                ;
; Name                                   ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_tx_clk_out         ;
;     -- Source Type                     ; HSSI TX PLD PCS INTERFACE                                                                                                                                                                      ;
;     -- Source Location                 ; HSSITXPLDPCSINTERFACE_1D3                                                                                                                                                                      ;
;     -- Fan-Out                         ; 281                                                                                                                                                                                            ;
;     -- Promotion Type                  ; Required Promotion                                                                                                                                                                             ;
;     -- Global Buffer                   ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_tx_clk_out~CLKENA0 ;
;     -- Global Buffer Location          ; CLKCTRL_1D_P2_I7                                                                                                                                                                               ;
;     -- Global Signal Type              ; Periphery                                                                                                                                                                                      ;
;     -- Region Drivable by Buffer       ; Periphery Clock Region 2                                                                                                                                                                       ;
;     -- Bounding Box Drivable by Buffer ; (0, 32) to (38, 58)                                                                                                                                                                            ;
;     -- Clock Region Line               ; 7 (driven from bank 1D)                                                                                                                                                                        ;
+----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------+
; Plan Messages ;
+---------------+
Can't read Quartus Prime message file C:/gitwork/LL10G_Cyclone10GX_1/qdb/_compiler/altera_eth_top/_flat/18.1.0/legacy/1/altera_eth_top.fit.plan.header.qmsgdb.
Make sure the file exists and is up to date, and you have permission to read and write the file.
Info (16677): Loading synthesized database
Info (16734): Loading "synthesized" snapshot for partition "root_partition".
Info (16734): Loading "synthesized" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded synthesized database: elapsed time is 00:00:04
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10CX220YF780I5G for design "altera_eth_top"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '-40'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (12262): Starting Fitter periphery placement operations
Info (12290): Loading the periphery placement data.
Info (12291): Periphery placement data loaded: elapsed time is 00:00:06
Info (12627): Pin ~ALTERA_DATA0~ is reserved at location AE10
Info (12627): Pin ~ALTERA_CLKUSR~ is reserved at location Y15
Info (18163): Pin ~ALTERA_CLKUSR~ was reserved for calibration. This pin must be assigned a 100-125 MHz clock.
Info (11685): 6 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins
    Info (11684): Differential I/O pin "tx_serial_data[0]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "tx_serial_data[0](n)"
    Info (11684): Differential I/O pin "tx_serial_data[1]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "tx_serial_data[1](n)"
    Info (11684): Differential I/O pin "rx_serial_data[0]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "rx_serial_data[0](n)"
    Info (11684): Differential I/O pin "clk_125" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "clk_125(n)" File: C:/gitwork/LL10G_Cyclone10GX_1/altera_eth_top.sv Line: 21
    Info (11684): Differential I/O pin "rx_serial_data[1]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "rx_serial_data[1](n)"
    Info (11684): Differential I/O pin "refclk_10g" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "refclk_10g(n)" File: C:/gitwork/LL10G_Cyclone10GX_1/altera_eth_top.sv Line: 22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (16210): Plan updated with currently enabled project assignments.
Info (12295): Periphery placement of all unplaced cells complete: elapsed time is 00:00:01
Info (17952): Global preservation of unused RX channels is enabled. Preserving 10 unused RX channel location(s).
Info (18653): Global preservation of unused TX channels is enabled. Preserving 10 unused TX channel location(s).
Info (17953): Preserved 10 unused RX channel(s).
Info (18654): Preserved 10 unused TX channel(s).
Info (11178): Promoted 6 clocks (2 global, 4 periphery)
    Info (13173): DUT|core_pll|xcvr_fpll_a10_0|outclk0~CLKENA0 (5926 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_1D_G_I14
    Info (13173): DUT|core_pll|xcvr_fpll_a10_0|outclk1~CLKENA0 (10524 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_1D_G_I10
    Info (13173): DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_rx_clk_out~CLKENA0 (746 fanout) drives Periphery Clock Region 2, with the buffer placed at CLKCTRL_1D_P2_I3
    Info (13173): DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_tx_clk_out~CLKENA0 (281 fanout) drives Periphery Clock Region 2, with the buffer placed at CLKCTRL_1D_P2_I0
    Info (13173): DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_rx_clk_out~CLKENA0 (746 fanout) drives Periphery Clock Region 2, with the buffer placed at CLKCTRL_1D_P2_I6
    Info (13173): DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|out_pld_pcs_tx_clk_out~CLKENA0 (281 fanout) drives Periphery Clock Region 2, with the buffer placed at CLKCTRL_1D_P2_I7
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (13173): clk_125~inputCLKENA0 (2681 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_2A_G_I20
    Info (13173): ~ALTERA_CLKUSR~~ibufCLKENA0 (40 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_2A_G_I22
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_xcvr_resync
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_resync*sync_r[0]]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity YPHP7743
        Info (332166): set_disable_timing [get_cells -hierarchical VVYU6267_0]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_0]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_1]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_2]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_3]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_4]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_5]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_6]
        Info (332166): set_disable_timing [get_cells -hierarchical XWCN9723_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BVXN3148_0]
    Info (332165): Entity alt_sld_fab_0_altera_a10_xcvr_reset_sequencer_181_2w4xi5i
        Info (332166): if { [get_collection_size [get_pins -compatibility_mode -nowarn ~ALTERA_CLKUSR~~ibuf|o]] > 0 } { create_clock -name ~ALTERA_CLKUSR~ -period 8 [get_pins -compatibility_mode -nowarn ~ALTERA_CLKUSR~~ibuf|o] }
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (332104): Reading SDC File: 'altera_eth_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pcs_pma_interface.inst_twentynm_hssi_rx_pcs_pma_interface|pma_rx_pma_clk} -duty_cycle 50.00 -name {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|rx_clkout} {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_pcs_rx_clk_out}
    Info (332110): create_generated_clock -source {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pcs_pma_interface.inst_twentynm_hssi_rx_pcs_pma_interface|pma_rx_pma_clk} -duty_cycle 50.00 -name {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|rx_clkout} {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface|pld_pcs_rx_clk_out}
    Info (332110): create_generated_clock -source {DUT|core_pll|xcvr_fpll_a10_0|fpll_refclk_select_inst|refclk} -divide_by 33 -multiply_by 8 -duty_cycle 50.00 -name {DUT|core_pll|xcvr_fpll_a10_0|outclk0} {DUT|core_pll|xcvr_fpll_a10_0|fpll_inst|outclk[2]}
    Info (332110): create_generated_clock -source {DUT|core_pll|xcvr_fpll_a10_0|fpll_refclk_select_inst|refclk} -divide_by 33 -multiply_by 16 -duty_cycle 50.00 -name {DUT|core_pll|xcvr_fpll_a10_0|outclk1} {DUT|core_pll|xcvr_fpll_a10_0|fpll_inst|outclk[0]}
    Info (332110): create_generated_clock -source {clk_125~inputCLKENA0|outclk} -duty_cycle 50.00 -name {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|avmmclk} {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk}
    Info (332110): create_generated_clock -source {clk_125~inputCLKENA0|outclk} -duty_cycle 50.00 -name {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|avmmclk} {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst|avmmclk}
    Info (332110): create_generated_clock -source {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_up_bus[5]} -divide_by 16 -duty_cycle 50.00 -name {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|tx_pma_clk} {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0]}
    Info (332110): create_generated_clock -source {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]} -divide_by 2 -duty_cycle 50.00 -name {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|rx_pma_clk} {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv}
    Info (332110): create_generated_clock -source {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pcs_pma_interface.inst_twentynm_hssi_tx_pcs_pma_interface|pma_tx_pma_clk} -duty_cycle 50.00 -name {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|tx_clkout} {DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_pcs_tx_clk_out}
    Info (332110): create_generated_clock -source {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_x6_up_bus[5]} -divide_by 16 -duty_cycle 50.00 -name {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|tx_pma_clk} {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0]}
    Info (332110): create_generated_clock -source {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_cdr_refclk_select_mux.inst_twentynm_hssi_pma_cdr_refclk_select_mux|ref_iqclk[0]} -divide_by 2 -duty_cycle 50.00 -name {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|rx_pma_clk} {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv}
    Info (332110): create_generated_clock -source {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pcs_pma_interface.inst_twentynm_hssi_tx_pcs_pma_interface|pma_tx_pma_clk} -duty_cycle 50.00 -name {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|tx_clkout} {DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface|pld_pcs_tx_clk_out}
    Info (332110): create_generated_clock -source {DUT|u_xcvr_atx_pll_10g|xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_lc_refclk_select_mux_inst|ref_iqclk[1]} -invert -multiply_by 8 -duty_cycle 50.00 -name {DUT|u_xcvr_atx_pll_10g|xcvr_atx_pll_a10_0|mcgb_serial_clk} {DUT|u_xcvr_atx_pll_10g|xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_cgb_master_inst|cpulse_out_bus[5]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'rtl/mac/alt_usxgmii_mac/alt_em10g32_181/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'rtl/mac/alt_usxgmii_mac/alt_em10g32_181/synth/low_latency_10G_ethernet.sdc'
Info (332104): Reading SDC File: 'rtl/phy/alt_usxgmii_phy/alt_mge_phy_pcs_181/synth/alt_mge_phy_usxg32_pcs.sdc'
Info (332104): Reading SDC File: 'rtl/phy/alt_usxgmii_phy/altera_xcvr_native_a10_181/synth/altera_xcvr_native_a10_false_paths.sdc'
Info (332104): Reading SDC File: 'rtl/jtag_avalon_master/alt_jtag_csr_master/altera_jtag_dc_streaming_181/synth/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'rtl/jtag_avalon_master/alt_jtag_csr_master/altera_reset_controller_181/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'rtl/address_decoder/address_decoder_channel/altera_reset_controller_181/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'rtl/address_decoder/address_decoder_multi_channel/altera_reset_controller_181/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'rtl/address_decoder/address_decoder_top/altera_reset_controller_181/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'rtl/address_decoder/ip/address_decoder_top/address_decoder_top_mm_clock_crossing_bridge/altera_avalon_mm_clock_crossing_bridge_181/synth/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'e:/intelfpga_pro/18.1/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc'
Info (19449): Reading SDC files elapsed 00:00:03.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 17 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   62.500 altera_reserved_tck
    Info (332111):    8.000      clk_125
    Info (332111):    8.000 DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|avmmclk
    Info (332111):    3.102 DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|rx_clkout
    Info (332111):    3.102 DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|rx_pma_clk
    Info (332111):    3.102 DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|tx_clkout
    Info (332111):    3.102 DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|tx_pma_clk
    Info (332111):    8.000 DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|avmmclk
    Info (332111):    3.102 DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|rx_clkout
    Info (332111):    3.102 DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|rx_pma_clk
    Info (332111):    3.102 DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|tx_clkout
    Info (332111):    3.102 DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|tx_pma_clk
    Info (332111):    6.397 DUT|core_pll|xcvr_fpll_a10_0|outclk0
    Info (332111):    3.198 DUT|core_pll|xcvr_fpll_a10_0|outclk1
    Info (332111):    0.193 DUT|u_xcvr_atx_pll_10g|xcvr_atx_pll_a10_0|mcgb_serial_clk
    Info (332111):    1.551   refclk_10g
    Info (332111):    8.000 ~ALTERA_CLKUSR~
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 566 registers into blocks of type Block RAM
Info (20273): Intermediate fitter snapshots will not be committed because ENABLE_INTERMEDIATE_SNAPSHOTS QSF assignment is disabled during compilation.


