@MastersThesis{riscv1,
	author = {顾梦杰},
	title = {基于RISC-V指令集架构的通用微控制器设计},
	school = {东华大学},
	year = {2022},
	tertiaryauthor = {伍滨和},
	typeofwork = {硕士},
	keywords = {RISC-V;微控制器;处理器微架构;FPGA},
	abstract = {随着全球化“缺芯”潮的持续以及中美贸易战的愈演愈烈,实现微控制器(Microcontroller Unit,MCU)这一基础芯片产品的自主化不仅是维持社会、经济正常发展的重要前提,更是维护国家安全的基本保障。在此背景下,本文基于完全开源开放的第五代精简指令集架构——RISC-V,设计了一款面向低功耗嵌入式场景的微控制器。本课题首先完成了一款支持RV32IMC指令集的MCU核心处理器。该处理器基于两级变长流水线,支持静态分支预测,并配备了独立的高性能乘、除法模块。处理器总线接口采用ARM公司AMBA 5总线协议所定义的AHB-Lite总线,具有较好的兼容性与可扩展性。同时该处理器还支持由Si Five公司0.11版RISC-V系统调试方案所定义的调试模式,通过与So C中的调试模块配合能够支持系统调试与程序烧录。在完成核心设计的基础上,本课题使用AHB-Lite总线替换了开源蜂鸟E203项目的So C系统高速总线,并完成了上述So C与本课题所设计核心处理器的集成,实现了一款具有完整功能的低功耗MCU。完成微架构设计后,本课题搭建了Testbench测试平台。通过运行RISC-V官方提供的“I”、“M”、“C”指令集测试程序以及由C语言编写的Hello World程序,初步验证了所设计MCU对RISC-V架构程序的执行能力以及对中断、异常的处理能力。完成软件仿真的基础上,本课题还通过硬件实现进一步测试、评估此次设计。首先进行FPGA原型验证,运行了由C语言编写的功能测试程序以及Dhrystone、Core Mark跑分程序。在验证本设计硬件实现后功能正确性的基础上测试了设计的性能表现。本次设计获得了1.46 DMIPS/MHz以及2.7 Core Mark/MHz的跑分成绩,性能介于ARM Cortex-M23与ARM Cortex-M3之间。最后还基于中芯国际55纳米工艺完成了本次设计微控制器核心的硬件综合。在125MHz的时序约束下,本次设计的MCU核心处理器共包含22949个cell,cell总面积为50259。在1.08V电压下运行Dhrystone程序的平均功耗为2.8538m W。},
	doi = {10.27012/d.cnki.gdhuu.2022.000609},
	databaseprovider = {CNKI},
}

