{"patent_id": "10-2021-7015873", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0078551", "출원번호": "10-2021-7015873", "발명의 명칭": "반도체 제조 프로세스의 이벤트의 근본 원인을 결정하고 반도체 제조 프로세스를 모니터링하", "출원인": "에이에스엠엘 네델란즈 비.브이.", "발명자": "첸 창-웨이"}}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "반도체 제조 프로세스와 연관된 제어 전략을 나타내는 제어 흐름을 설계, 구성 및/또는 편집하기 위한 사용자인터페이스로서,시뮬레이션 태스크를 나타내고 사용자에 의하여 각각 선택될 수 있는 적어도 하나의 제어 요소를 포함하는 제어요소들의 라이브러리;상기 제어 요소를 상기 제어 전략을 나타내는 제어 흐름 내로 조직화하도록 구성되는 제어 흐름 편집기; 및상기 제어 흐름을 평가하도록 구성되는 계산 엔진에 상기 제어 흐름을 통신하기 위한 통신 인터페이스를 포함하는, 사용자 인터페이스."}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 제어 요소들의 라이브러리는:최적화, 샘플링, 시각화 및 추정의 태스크 타입 중 하나 이상을 나타내는 제어 요소를 더 포함하는, 사용자 인터페이스."}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항 또는 제 2 항에 있어서,상기 사용자 인터페이스는,하나 이상의 데이터 소스 및/또는 데이터 저장소를 나타내는 데이터 요소들의 라이브러리를 더 포함하는, 사용자 인터페이스."}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서,상기 데이터 요소 중 하나 이상은 개별적으로 구성가능한, 사용자 인터페이스."}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 제어 요소 중 하나 이상은 개별적으로 구성가능한, 사용자 인터페이스."}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 제어 요소는 상기 제어 요소에 대한 특정 동작 및/또는 모듈을 선택함으로써 구성가능한, 사용자 인터페이스."}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,상기 제어 흐름 편집기는, 제공된 하나 이상의 미리 규정된 제어 흐름의 편집을 가능하게 하도록 더 구성되는,사용자 인터페이스.공개특허 10-2021-0078551-3-청구항 8 제어 전략 평가 툴로서,제 1 항의 사용자 인터페이스; 및통신 인터페이스를 통해 수신된 제어 흐름을 평가하도록 구성되는 계산 엔진을 포함하는, 제어 전략 평가 툴."}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 계산 엔진은,상기 제어 흐름에 의해 기술되는 제어 전략을 시뮬레이션하고,시뮬레이션에 기반하여 상기 제어 전략을 평가하도록 구성되는, 제어 전략 평가 툴."}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 8 항에 있어서,상기 제어 전략 평가 툴은,상기 제어 흐름에 대한 어드바이스를 제공하도록 구성되는 어드바이저(advisor) 모듈을 더 포함하고,상기 어드바이스는 반도체 제조 프로세스를 최적화하기 위한 어드바이스를 포함하는, 제어 전략 평가 툴."}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서,상기 어드바이스는,어느 제어 요소 및/또는 그 설정이 제어 흐름을 최적화할 수 있는지에 대한 어드바이스, 어느 제어 흐름이 반도체 제조 프로세스를 최적화할 수 있는지에 대한 어드바이스, 부적절한 제어 요소, 설정 또는 흐름이 선택되지않게 하거나 선택을 방지하는 추천, 및 제어 셋업 및/또는 시뮬레이션을 위해 사용가능한 데이터에 대한 어드바이스중 하나 이상을 포함하는, 제어 전략 평가 툴."}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 8 항에 있어서,상기 제어 전략 평가 툴은, 평가 단계에서 상기 계산 엔진에 의해 사용되기 위한 인공 데이터를 생성하기 위한인공 데이터 생성기를 포함하는, 제어 전략 평가 툴."}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,상기 인공 데이터 생성기는, 측정 데이터를 획득하기 위하여 사용되는 제어 전략, 및/또는 반도체 제조 프로세스의 다른 특성에 대한 하나 이상의 변동의 효과가 추정되는, 상기 측정 데이터로부터 인공 데이터를 외삽, 보간 또는 획득하도록 동작가능한, 제어 전략 평가 툴."}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 1 항의 사용자 인터페이스를 구현하는 컴퓨터 프로그램을 포함하는, 비-일시적 컴퓨터 프로그램 캐리어."}
{"patent_id": "10-2021-7015873", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 8 항의 제어 전략 평가 툴을 구현하는 컴퓨터 프로그램을 포함하는, 비-일시적 컴퓨터 프로그램 캐리어."}
{"patent_id": "10-2021-7015873", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "반도체 제조 프로세스와 연관된 제어 전략을 나타내는 제어 흐름을 설계, 구성 및/또는 편집하기 위한 사용자 인 터페이스로서, 시뮬레이션 태스크를 나타내고 사용자에 의하여 선택될 수 있는 적어도 하나의 제어 요소를 포함 하는 제어 요소들의 라이브러리; 상기 제어 요소를 상기 제어 전략을 나타내는 제어 흐름 내로 조직화하도록 구 성되는 제어 흐름 편집기; 및 상기 제어 흐름을 평가하도록 구성되는 계산 엔진에 상기 제어 흐름을 통신하기 위 한 통신 인터페이스를 포함하는, 사용자 인터페이스가 기술된다."}
{"patent_id": "10-2021-7015873", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "관련 출원에 대한 상호 참조 본 출원은 2018 년 11 월 26 일에 출원된 EP 출원 번호 제 18208386.5 및 2019 년 3 월 4 일에 출원된 미국 출 원 번호 제 19160513.8의 우선권을 주장하고, 이들은 그 전체 내용이 원용되어 본원에 통합된다. 본 발명은 반도체 제조 프로세스에 관한 것이고, 특히 이러한 프로세스를 거치는 기판에 대한 수율에 영향을 주 는 원인을 추적하기 위한 방법에 관한 것이다."}
{"patent_id": "10-2021-7015873", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "리소그래피 장치는 원하는 패턴을 기판에 적용하도록 구성된 기계이다. 리소그래피 장치는 예컨대 집적회로 IC 의 제조 시에 사용될 수 있다. 리소그래피 장치는 예를 들어 패터닝 디바이스(예를 들어 마스크)에서의 패턴 (\"디자인 레이아웃\" 또는 \"디자인\"이라고도 불림)을 기판(예를 들어, 웨이퍼) 위에 제공된 방사선-감응 재료(레 지스트)의 층에 투영시킬 수 있다. 기판에 패턴을 투영하기 위하여, 리소그래피 장치는 전자기 방사선을 사용할 수 있다. 이러한 방사선의 파장이 기판 상에 형성될 수 있는 피쳐의 최소 크기를 결정한다. 현재 사용되는 통상적인 파장은 365 nm(i-라인), 248 nm, 193 nm 및 13.5 nm이다. 4 - 20 nm의 범위, 예를 들어 6.7 nm 또는 13.5 nm에 속하는 파장을 가지는 극자 외(EUV) 방사선을 사용하는 리소그래피 장치는, 예를 들어 193 nm의 파장을 가지는 전자기 방사선을 사용하는 리소그래피 장치보다 더 작은 피쳐를 기판 위에 형성하기 위해 사용될 수 있다. 리소그래피 장치의 전통적인 분해능 한계보다 작은 치수의 피쳐를 처리하기 위하여 저-k1 리소그래피가 사용될 수 있다. 이러한 프로세스에서, 분해능 공식은 CD = k1×λ/NA로 표현될 수 있는데, λ는 채용된 방사선의 파 장이고, NA는 리소그래피 장치 내의 투영 광학기의 개구수이며, CD는 \"임계 치수\"(일반적으로 인쇄된 최소 피쳐 크기이지만 이러한 경우에는 하프-피치임)이고, k1은 경험적 분해능 인자이다. 일반적으로, k1이 더 작을수록 특정한 전기적 기능성과 성능을 얻기 위해서 회로 디자이너에 의하여 계획된 형상과 치수를 닮은 패턴을 기판 상에 재현하는 것은 더 어려워진다. 이러한 문제점을 해결하기 위하여, 복잡한 미세-튜닝 단계들이 리소그래피 투영 장치 및/또는 설계 레이아웃에 적용될 수 있다. 예를 들어, 이것은 NA, 맞춤화된 조명 방식, 위상 시프트 패터닝 디바이스의 사용, 설계 레이아웃에서의 광학 근접 정정(optical proximity correction; OPC, 가끔 \"광 학 및 프로세스 정정\"이라고도 불림)의 설계 레이아웃의 다양한 최적화, 또는 일반적으로 \"분해능 향상 기법 (resolution enhancement techniques; RET)\"이라고 규정되는 다른 방법을 포함하지만, 이들로 한정되는 것은 아니다. 또는, 리소그래피 장치의 안정성을 제어하기 위한 엄격 제어 루프가 낮은 k1에서 패턴의 재현을 개선 하기 위하여 사용될 수 있다. 이러한 제어 루프 및/또는 반도체 제조 프로세스의 다른 요소를 최적화하기 위하여, 분석 툴이 제공될 수 있다. 제조 프로세스를 최적화하기 위하여, 이러한 분석 툴은 통상적으로 하나 이상의 미리 규정된 제어 전략이 시뮬 레이션되고 평가될 수 있게 한다. 그러나, 이러한 분석 툴은 유연성이 부족하다."}
{"patent_id": "10-2021-7015873", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "발명자들은 이러한 분석 툴을 개선하려 한다."}
{"patent_id": "10-2021-7015873", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 제 1 양태에서, 반도체 제조 프로세스와 연관된 제어 전략을 나타내는 제어 흐름을 설계, 구성 및/또 는 편집하기 위한 사용자 인터페이스로서, 사용자에 의하여 각각 선택될 수 있는 제어 요소들의 라이브러리; 상 기 제어 요소를 상기 제어 전략을 나타내는 제어 흐름 내로 조직화하도록 구성되는 제어 흐름 편집기; 및 상기 제어 흐름을 평가하도록 구성되는 계산 엔진에 상기 제어 흐름을 통신하기 위한 통신 인터페이스를 포함하는, 사용자 인터페이스가 기술된다. 본 발명의 제 2 양태에서, 제 1 양태의 사용자 인터페이스 및 통신 인터페이스를 통해 수신된 제어 흐름을 평가 하도록 구성되는 계산 엔진을 포함하는 제어 전략 평가 툴이 제공된다."}
{"patent_id": "10-2021-7015873", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 명세서에서, \"방사선\" 및 \"빔\"이라는 용어는 자외 방사선(예를 들어 365, 248, 193, 157 또는 126 nm의 파장 을 가지는 방사선) 및 EUV(예를 들어 약 5-100 nm 범위의 파장을 가지는 극자외 방사선)를 포함하는 모든 타입 의 전자기 방사선을 망라하도록 사용된다. \"레티클\", \"마스크\" 또는 \"패터닝 디바이스\"라는 용어는 본 명세서에서 채용될 때, 인입하는 방사선 빔에 기판 의 타겟부 내에 생성될 패턴에 대응하여 패터닝된 단면을 부여하기 위하여 사용될 수 있는 일반적 패터닝 디바 이스를 지칭하는 것으로 넓게 해석될 수 있다; \"광 밸브(light valve)\"라는 용어도 역시 이러한 문맥에서 사용 될 수 있다. 종래의 마스크(투과형 또는 반사형; 이진, 위상-천이, 하이브리드 등) 이외에, 다른 이러한 패터 닝 디바이스들의 예는 다음을 포함한다: - 프로그램가능한 미러 어레이. 이러한 미러 어레이에 대한 더 많은 정보는 미국 특허 번호 제 5,296,891 및 제 5,523,193에 주어지고, 이들은 원용되어 본원에 통합된다. - 프로그램가능한 LCD 어레이. 이러한 구조의 일 예가 본 명세서에서 원용에 의해 통합되는 미국 특허 번호 제 5,229,872에 주어진다. 도 1은 리소그래피 장치(LA)를 개략적으로 묘사한다. 리소그래피 장치(LA)는 방사선 빔(B)(예를 들어, UV 방사 선 또는 DUV 방사선 또는 EUV 방사선)을 조절하도록 구성되는 조명 시스템(조명기(IL)라고도 불림), 패터닝 디 바이스(예를 들어, 마스크)(MA)를 지지하도록 구성되고 특정 파라미터에 따라서 패터닝 디바이스(MA)를 정확하 게 위치설정하도록 구성되는 제 1 위치설정기(PM)에 연결되는 지지 구조체(예를 들어, 마스크 테이블)(MT), 기 판(예를 들어, 레지스트-코팅된 웨이퍼 - 웨이퍼 및 기판은 동의어이고 본 명세서 전체에 걸쳐서 서로 교환가능 하게 사용될 것임)(W)을 홀딩하도록 구성되고 특정 파라미터에 따라서 기판을 정확하게 위치설정하도록 구성되 는 제 2 위치설정기(PW)에 연결되는 기판 테이블(예를 들어, 웨이퍼 테이블)(WT), 및 패터닝 디바이스(MA)에 의 하여 방사선 빔(B)에 부여된 패턴을 기판(W)의 타겟부(C)(예를 들어, 하나 이상의 다이를 포함) 상에 투영하도 록 구성되는 투영 시스템(예를 들어, 굴절형 투영 렌즈 시스템)(PS)을 포함한다. 동작 시에, 조명기(IL)는 방사선 빔을 빔 전달 시스템(BD)을 통해 방사선 소스(SO)로부터 수광한다. 조명 시스 템(IL)은 방사선을 지향시키고, 성형(shaping)하고, 또는 제어하기 위한 다양한 유형의 광학 컴포넌트, 예컨대 굴절식, 반사식, 자기식, 전자기식, 정전기식 또는 다른 유형의 광학 컴포넌트, 또는 이들의 임의의 조합을 포 함할 수도 있다. 조명기(IL)는 방사선 빔(B)이 패터닝 디바이스(MA)의 평면 상에 그 단면에서 원하는 공간 및 각도 세기 분포를 가지도록 조정하기 위하여 사용될 수도 있다. 본 명세서에서 사용되는 \"투영 시스템(PS)\"이라는 용어는, 이용되고 있는 노광 방사선(exposure radiation)에 대해 적합하거나 또는 침지액(immersion liquid)의 사용 또는 진공의 사용과 같은 다른 요인들에 대해 적합한, 굴절식, 반사식, 반사 굴절식(catadioptric), 애너모픽(anamorphic), 자기식, 전자기식, 및 정전식 광학 시스템, 또는 이들의 임의의 조합을 포함하는 다양한 타입의 투영 시스템도 포함하는 것으로 넓게 해석되어야 한다. 본 명세서에서 \"투영 렌즈\"라는 용어의 모든 사용은 더 일반적인 용어인 \"투영 시스템(PS)\"과 같은 의미인 것으로 간주될 수도 있다. 리소그래피 장치는 또한 투영 시스템과 기판 사이의 공간을 채우기 위해 기판의 적어도 일부분이 상대적으로 높 은 굴절률을 가진 액체, 예컨대 물에 의해 커버될 수 있는 유형일 수 있고, 이것은 침지 리소그래피라고도 불린 다. 침지 기법에 대한 더 많은 정보는 미국 특허 번호 제 6,952,253 및 PCT 공개 번호 제 WO99-49504에 주어지 고, 이들은 원용되어 본원에 통합된다. 리소그래피 장치(LA)는 두 개(듀얼 스테이지) 이상의 기판 테이블(WT) 및 두 개 이상의 지지 구조체(MT)(미도시)를 갖는 유형의 것일 수 있다. 그러한 \"다중 스테이지\" 머신에서, 부가적인 테이블/구조체 는 병렬적으로 사용될 수 있으며, 또한 하나 이상의 다른 테이블들이 패터닝 디바이스(MA)의 디자인 레이아웃을 기판(W) 상에 노광하기 위하여 사용되고 있는 동안 하나 이상의 테이블 상에 준비 단계들이 수행될 수 있다. 동작 시에, 방사선 빔(B)은 지지 구조체(예를 들어, 마스크 테이블(MT) 상에 홀딩되는 패터닝 디바이스(예를 들 어, 마스크(MA) 상에 입사하고, 그리고 패터닝 디바이스에 의하여 패터닝된다. 패터닝 디바이스(MA)를 가로지 르면, 방사선 빔(B)은 기판(W)의 타겟부(C) 상에 빔을 포커싱하는 투영 시스템(PS)을 통과한다. 제 2 위치설정 기(PW) 및 위치 센서(IF)(예를 들어, 간섭측정 측정 디바이스, 선형 인코더, 2-D 인코더 또는 용량성 센서)의 도움을 받아, 예를 들어 방사선 빔(B)의 경로에 상이한 타겟부들(C)을 위치설정하기 위하여, 기판 테이블(WT)이 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정 디바이스(PM) 및 가능하게는 다른 위치 센서(도 1에 는 명확하게 묘사되지 않음)가, 방사선 빔(B)의 경로에 대하여 마스크(MA)를 정확하게 위치설정하기 위하여 사 용될 수 있다. 마스크(MA) 및 기판(W)은 마스크 정렬 마크(M1, M2) 및 기판 정렬 마크(P1, P2)를 이용하여 정 렬될 수 있다. 비록 도시된 바와 같이 기판 정렬 마크들이 전용 타겟부를 점유하지만, 이들은 타겟부 사이의 공간(이들은 스크라이브 레인(scribe-lane) 정렬 마크로 알려짐)에 위치될 수도 있다. 도 2에 도시된 것처럼, 리소그래피 장치(LA)는 리소셀 또는 (리소)클러스터라고도 지칭되는 리소그래피 셀(LC) 의 일부를 형성할 수 있고, 이는 또한 기판(W) 상에서 노광 전 그리고 노광 후 프로세스를 수행하기 위한 장치 를 포함한다. 통상적으로, 이러한 장치는, 예를 들어 레지스트층 내의 솔벤트를 조절하기 위해서 예를 들어 기 판(W)의 온도를 조절하기 위하여, 레지스트층을 증착하기 위한 스핀 코터(spin coater; SC), 노광된 레지스트를 현상하기 위한 현상기(DE), 냉각 플레이트(chill plate; CH), 및 베이크 플레이트(bake plate; BK)를 포함한다. 기판 핸들러 또는 로봇(RO)이 입력/출력 포트(I/O1, I/O2)로부터 기판(W)을 픽업하여, 이들을 상이 한 공정 장치 간에 이동시키며, 기판(W)을 리소그래피 장치(LA)의 로딩 베이(loading bay; LB)에 전달한다. 통 칭하여 트랙으로도 지칭되는, 리소셀 내의 디바이스는 통상적으로 감독 제어 시스템(supervisory control system; SCS)에 의해 제어될 수 있는 트랙 제어 유닛(TCU)의 제어 하에 있게 되며, 감독 제어 시스템은 또한 리 소그래피 제어 유닛(LACU)을 통해 리소그래피 장치(LA)를 제어할 수 있다. 리소그래피 장치(LA)에 의해 노광되는 기판이 정확하고 일정하게 노광되도록 하기 위해서는, 기판을 검사하여 후속 층들 사이의 오버레이 오차, 라인 두께, 임계 치수(CD) 등과 같은, 패터닝된 구조체의 속성을 측정하는 것 이 바람직할 수 있다. 이러한 목적을 위해, 검사 툴(미도시)이 리소셀(LC) 내에 포함될 수 있다. 오차가 검출 되면, 특히 검사가 동일한 배치 또는 로트의 다른 기판(W)이 여전히 노광되거나 처리되어야 하기 전에 이루어진 다면, 예를 들어 후속 기판의 노광에 또는 기판(W) 상에서 수행될 다른 프로세스 단계에 조절이 이루어질 수 있 다. 계측 장치라고도 불릴 수 있는 검사 장치가, 기판(W)의 속성, 및 구체적으로 상이한 기판(W)의 속성이 또는 동 일 기판(W)의 상이한 층과 연관된 속성이 층에 따라 어떻게 변화하는지를 결정하기 위해 사용된다. 또는, 검사 장치는 기판(W) 상의 결점을 식별하도록 구성될 수 있고, 예를 들어 리소셀(LC)의 일부일 수 있으며, 또는 리소 그래피 장치(LA)에 통합될 수 있고, 또는 심지어 독립형 디바이스일 수도 있다. 검사 장치는 잠상(노광 후의 레지스트 층 내의 이미지), 또는 반-잠상(노광후 베이크 단계(PEB) 후의 레지스트 층 내의 이미지), 또는 현상 된 레지스트 이미지(레지스트의 노광되거나 비노광된 부분이 제거되었음), 또는 심지어 에칭된 이미지(에칭과 같은 패턴 전사 단계 이후)의 속성을 측정할 수 있다. 통상적으로, 리소그래피 장치(LA) 내에서의 패터닝 프로세스는, 기판(W) 상의 구조체의 높은 치수 및 배치 정확 도를 요구하는, 처리 중 가장 중요한 단계들 중 하나이다. 이러한 높은 정확도를 보장하기 위하여, 개략적으로 도 3에서 도시되는 것과 같은 소위 \"홀리스틱\" 제어 환경에서 세 가지 시스템이 통합될 수 있다. 이러한 시스 템 중 하나는 계측 툴(MT)(제 2 시스템) 및 컴퓨터 시스템(CL)(제 3 시스템)에 (가상적으로) 연결되는 리소그래 피 장치(LA)이다. 이러한 \"홀리스틱\" 환경의 중요한 점은, 전체 프로세스 윈도우를 개선하고 리소그래피 장치 (LA)에 의해 수행되는 패터닝이 프로세스 윈도우 내에 유지되도록 보장하기 위한 엄격 제어 루프를 제공하기 위하여, 이러한 세 개의 시스템들 사이의 협력을 최적화하는 것이다. 프로세스 윈도우는 그 안에서 특정한 제조 프로세스가 규정된 결과(예를 들어 기능성 반도체 디바이스)를 제공하는 프로세스 파라미터(예를 들어 선량, 초 점, 오버레이)의 범위를 규정한다 - 통상적으로 리소그래피 프로세스 또는 패터닝 프로세스의 프로세스 파라미 터는 그 안에서 변할 수 있다. 컴퓨터 시스템(CL)은, 어떤 분해능 향상 기법을 사용할지 예측하고, 어떤 마스크 레이아웃 및 리소그래피 장치 설정이 패터닝 프로세스의 가장 큰 전체 프로세스 윈도우를 획득하는지를 결정하기 위해서 계산적인 리소그래피 시뮬레이션 및 계산을 수행하기 위하여, 패터닝될 디자인 레이아웃(또는 그 일부)을 사용할 수 있다(도 3에서는 제 1 스케일(SC1) 내의 이중 백색 화살표로 표시됨). 통상적으로, 분해능 향상 기법은 리소그래피 장치(LA)의 패터닝 가능성과 매칭되도록 구현된다. 컴퓨터 시스템(CL)은, 예를 들어 최적에 미달하는 처리에 기인하여 결 함이 존재할 수 있는지 여부를 예측하기 위해서, 프로세스 윈도우 내의 어디에서 리소그래피 장치(LA)가 현재 동작하고 있는지를 검출(예를 들어 계측 툴(MT)로부터의 입력을 사용함)하기 위해서도 사용될 수 있다(도 3에서 제 2 스케일(SC2)에서 \"0\" 을 가리키는 화살표에 의해 표현됨). 계측 툴(MT)은 정확한 시뮬레이션 및 예측을 가능하게 하는 입력을 컴퓨터 시스템(CL)에 제공할 수 있고, 예를 들어 리소그래피 장치(LA)의 교정 상태에 있을 수 있는 드리프트(도 3에서 제 3 스케일(SC3)에서 여러 화살표로 표시됨)를 식별하기 위한 피드백을 리소그래피 장치(LA)에 제공할 수 있다. 리소그래피 장치(LA)는 패턴을 기판 상에 정확하게 재현하도록 구성된다. 적용된 피쳐의 위치 및 치수는 특정 한 공차 내에 속할 필요가 있다. 위치 오차는 오버레이 오차(흔히 \"오버레이\"라고 불림)에 기인하여 발생할 수 있다. 오버레이는 제 1 노광 중의 제 1 피쳐를 제 2 노광 중의 제 2 피쳐에 상대적으로 배치하는 데에 있는 오 차이다. 리소그래피 장치는 각각의 웨이퍼를 패터닝 이전에 레퍼런스에 대하여 정확하게 정렬함으로써 오버레 이 오차를 최소화한다. 이것은 기판에 상의 정렬 마크의 위치를 정렬 센서를 사용하여 측정함으로써 이루어진 다. 정렬 프로시저에 대한 더 많은 정보는 미국 특허 출원 공개 번호 제 에서 발견될 수 있고 이것은 원용되어 본원에 통합된다. 패턴 치수결정(예를 들어, CD) 오차는, 기판이 리소그래피 장치의 초점면에 대해서 정확하게 위치되지 않은 경우에도 생길 수 있다. 초점 위치 오차는 기판 표면의 비평면성(non-planarity)과 연관될 수 있다. 리소그래피 장치는 패터닝 이전에 레벨 센서를 사용하여 기판 표면 토포그래피를 측정함으로써 이러한 초점 위치 오차를 최소화한다. 기판 높이 정정은, 기판 상으로 패터닝 디바이스가 정확하게 이미징(포커싱)되 는 것을 보장하기 위하여 후속 패터닝 중에 적용된다. 정렬 프로시저에 대한 더 많은 정보는 미국 특허 출원 공개 번호 제 에서 발견될 수 있고 이것은 원용되어 본원에 통합된다. 리소그래피 장치(LA) 및 계측 장치(MT) 외에, 다른 처리 장치도 IC 생산 중에 사용될 수 있다. 에칭 스테이션 (미도시)은 레지스트 내로의 패턴의 노광 이후에 기판을 처리한다. 에칭 스테이션은 패턴을 레지스트로부터 레 지스트 층 아래의 하나 이상의 층에 전사한다. 통상적으로, 에칭은 플라즈마 매질의 적용에 기반한다. 국소 에칭 특성은, 예를 들어 기판의 온도 제어를 사용하여 또는 플라즈마 매질을 전압 제어 링을 사용하여 지향시킴 으로써 제어될 수 있다. 에칭 제어에 대한 다른 정보는 PCT 특허 출원 공개 번호 WO2011081645 및 미국 특허 출원 공개 번호 US 20060016561에서 발견될 수 있는데, 이들은 본 명세서에 참조되어 원용된다. IC의 제조 중에, 리소그래피 장치 또는 에칭 스테이션과 같은 처리 장치를 사용하여 기판을 처리하기 위한 프로 세스 조건이 안정하게 유지되어 피쳐들의 속성이 특정한 제어 한계 내에 유지되게 하는 것이 매우 중요하다. 프로세스의 안정성은 IC의 기능성 부분의 피쳐, 즉 제품 피쳐를 위해서 특히 중요하다. 안정한 처리를 보장하 기 위하여, 프로세스 제어 능력이 제 역할을 할 필요가 있다. 프로세스 제어는 처리 데이터를 모니터링하는 것 및 프로세스 정정을 위한 수단을 구현하는 것, 예를 들어 처리 데이터의 특성에 기반하여 처리 장치를 제어하는 것을 수반한다. 프로세스 제어는, 흔히 \"진보된 프로세스 제어\"(또한 APC라고도 불림)라고도 불리는, 계측 장 치(MT)에 의한 주기적 측정에 기반을 둘 수 있다. APC에 대한 더 많은 정보는 미국 특허 출원 공개 번호 제 US2012008127에서 발견될 수 있고 이것은 원용되어 본원에 통합된다. 통상적인 APC 구현형태는, 하나 이상의 처리 장치와 연관된 드리프트를 모니터링하고 정정하기 위한, 기판 상의 계측 피쳐에 대한 주기적인 측정을 수 반한다. 계측 피쳐는 제품 피쳐의 프로세스 변동에 대한 응답을 반영한다. 프로세스 변동에 대한 계측 피쳐의 감도는 제품 피쳐의 감도와 비교하여 다를 수 있다. 그 경우에, 소위 \"디바이스로의 계측(Metrology To Device)\" 오프셋(MTD라고도 불림)이 결정될 수 있다. 제품 피쳐의 거동을 모방하기 위하여, 계측 타겟은 특정 한 기하학적 구조 및/또는 치수를 가지는 세그멘트화된 피쳐, 지원 피쳐 또는 피쳐들을 포함할 수 있다. 조심 스럽게 설계된 계측 타겟은 프로세스 변동에 대해서 제품 피쳐와 유사한 방식으로 응답하여야 한다. 계측 타겟 디자인에 대한 더 많은 정보는 국제 특허 출원 공개 번호 제 WO 2015101458에서 발견될 수 있고, 이것은 원용되어 본원에 통합된다. 계측 타겟이 존재하고 및/또는 측정되는 기판 및/또는 패터닝 디바이스에 걸친 위치들의 분포는 흔히 \"샘플링 스킴\"이라고 불린다. 통상적으로, 샘플링 스킴은 관련된 프로세스 파라미터(들)의 기대된 지문에 기반하여 선 택된다; 프로세스 파라미터가 요동할 것으로 기대되는 기판 상의 구역은, 프로세스 파라미터가 상대적으로 안정 할 것으로 기대되는 구역보다 통상적으로 더 조밀하게 샘플링된다. 그러나, 리소그래피 프로세스의 쓰루풋에 대한 계측 측정의 허용될 수 있는 영향에 기반하여, 수행될 수 있는 계측 측정의 횟수에는 실제로 한계가 존재 한다. 쓰루풋에 영향을 주지 않고(또는 적어도 너무 많은 영향을 주지 않고) 및/또는 레티클 또는 기판 상의 너무 넓은 영역을 계측 피쳐에 할당하지 않고서 리소그래피 프로세스를 정확하게 제어하기 위해서는, 조심스럽 게 선택된 샘플링 스킴이 중요하다. 계측 타겟을 최적으로 위치설정 및/또는 측정하는 것에 관련된 기술은 흔 히 \"스킴 최적화(scheme optimization)\"라고 불린다. 스킴 최적화에 대한 더 많은 정보는 국제 특허 출원 공개 번호 제 WO 2015110191 및 유럽 특허 출원인 출원 번호 제 EP16193903.8에서 발견될 수 있는데, 이들은 본 명세 서에 원용에 의해 통합된다. 지문이라는 용어는 측정된 신호의 메인 (체계적) 기여자(\"잠재적 인자(latent factor\"), 및 특히 웨이퍼에 대한 (on-wafer) 성능 영향 또는 이전의 처리 단계에 연계된 기여자를 가리킬 수 있다. 이러한 지문은 기판 (그리드) 패턴(예를 들어 정렬, 레벨링, 오버레이, 초점, CD에 기인함), 필드 패턴(예를 들어, 필드내 정렬, 레 벨링, 오버레이, 초점, CD에 기인함), 기판 존 패턴(예를 들어, 웨이퍼 측정의 최외측 반경) 또는 심지어 웨이 퍼 노광과 연관된 스캐너 측정에서의 패턴(예를 들어, 레티클 정렬 측정으로부터의 로트 전체의 히팅 시그너쳐 (heating signature), 온도/압력/서보 프로파일 등)을 가리킬 수 있다. 지문은 지문 콜렉션 내에 포함될 수 있 고, 그 안에 균질하게(homogenously) 또는 불균질하게(heterogeneously) 인코딩될 수 있다. 측정 데이터를 측정하는 것에 추가하여, 콘텍스트 데이터는 프로세스 제어를 위해서 사용될 수 있다. 콘텍스트 데이터는, 선택된 처리 툴(처리 장치의 풀로부터 선택됨), 처리 장치의 하나 이상의 특정한 특성, 처리 장치의 설정, 회로 패턴의 디자인, 및/또는 처리 상태(예를 들어 웨이퍼의 기하학적 구조)에 관련된 측정 데이터 중에 서 선택된 하나 이상에 관련된 데이터를 포함할 수 있다. 프로세스 제어 목적을 위하여 콘텍스트 데이터를 사 용하는 예들은 본 명세서에서 원용에 의해 통합되는 유럽 특허 출원 번호 제 EP16156361.4, 및 국제 특허 출원 번호 제 PCT/EP2016/072363에서 발견될 수 있다. 콘텍스트 데이터는 처리를 피드-포워드 방식으로 제어 또는 예측하기 위해서 사용될 수 있는데, 콘텍스트 데이터는 현재 제어되는 프로세스 단계 이전에 수행된 프로세스 단계에 관련된다. 흔히 콘텍스트 데이터는 제품 피쳐 속성에 통계적으로 상관된다. 그러면 최적 제품 피쳐 속 성을 획득하는 것을 고려하여 처리 장치를 콘텍스트에 의해서 제어하는 것이 가능해진다. 또한, 콘텍스트 데이 터 및 계측 데이터는 결합되어, 예를 들어 개략적 계측 데이터를 더 상세한(조밀한) 데이터가 이용가능해지는 수준까지 풍부해지게 할 수 있는데, 이것은 제어 및/또는 진단 목적을 위하여 더 유용하다. 콘텍스트 데이터 및 계측 데이터를 결합하는 것에 대한 더 많은 정보는 미국 가특허 출원 번호 제 62/382,764에서 발견될 수 있 는데, 이것은 그 전체 내용이 원용되어 본원에 통합된다. 전술된 바와 같이, 모니터링 프로세스는 프로세스에 관련된 데이터를 획득하는 것에 기반한다. 요구된 데이터 샘플링 레이트(로트별 또는 기판별) 및 샘플링 밀도는 패턴 재현의 정확도의 요구된 레벨에 따라 달라진다. 저 -k1 리소그래피 프로세스의 경우, 작은 기판-기판 프로세스 변동조차도 중요할 수 있다. 그러면, 콘텍스트 데 이터 및/또는 계측 데이터는 기판별 프로세스 제어가 가능해지도록 충분해야 한다. 추가적으로, 프로세스 변동 에 의하여 기판에 걸쳐서 특성의 변동이 생기면, 콘텍스트 및/또는 계측 데이터의 밀도는 기판에 걸쳐서 충분히 분산되어야 한다. 그러나, 계측(측정)을 위해 사용될 수 있는 시간은 프로세스의 요구되는 쓰루풋을 고려할 때 제한된다. 이러한 제한의 결과, 계측 툴은 선택된 기판 및/또는 기판 전체에서 선택된 위치에서만 측정할 수 있다. 어떤 기판이 측정될 필요가 있는지를 결정하기 위한 전략은 본 명세서에서 원용에 의해 통합되는 유럽 특허 출원 EP 16195047.2 및 EP16195049.8에 더 설명되어 있다. 실무에서는, 프로세스 파라미터(하나의 기판 또는 복수 개의 기판에 걸친)에 관련된 측정 값의 개략적 세트로부 터 값들의 더 조밀한 맵을 유도하는 것이 흔히 필요하다. 통상적으로, 측정 값의 이러한 조밀한 맵은 개략적 측정 데이터와 공동으로 프로세스 파라미터의 기대된 지문과 연관된 모델로부터 유도될 수 있다. 측정 데이터 를 모델링하는 것에 대한 더 많은 정보는 국제 특허 출원 공개 번호 제 WO 2013092106에서 발견될 수 있고, 이 것은 원용되어 본원에 통합된다. 반도체 제조 프로세스가 다수의 처리 장치(리소그래피 장치, 에칭 스테이션 등)를 수반하기 때문에, 프로세스를 전체적으로 최적화하는 것, 예를 들어, 개별적인 처리 장치와 연관된 특정 한 정정 능력을 취하는 것이 유익할 수 있다. 그러면, 제 1 처리 장치의 제어가 제 2 처리 장치의 공지된 제어 속성에 기반(부분적으로)할 수 있다는 관점이 생긴다. 이러한 전략은 흔히 \"상호-최적화\"라고 지칭된다. 이러한 전략의 예들은 리소그래피 장치 및 패터닝 디바이스의 밀도 프로파일의 공동 최적화, 및 리소그래피 장치 및 에칭 스테이션의 공동 최적화를 포함한다. 공동-최적화에 대한 더 많은 정보는 국제 특허 출원 번호 제 PCT/EP2016/072852 및 미국 특허 가출원 번호 제 62/298,882에서 발견될 수 있는데, 이들은 본 명세서에서 원용 에 의해 통합된다. 일부 프로세스 제어 상황에서, 제어 목적은, 예를 들어 \"스펙 맞춤 다이의 개수\"일 수 있다. 이것은 처리된 기 판의 배치별 최대 개수의 기능성 제품을 획득하는 것을 목적으로 하는 수율-구동 프로세스 제어 파라미터를 기 술한다. 통상적으로, 제품은 기판 상의 다이와 연관되고, 따라서 수율 기초 프로세스 제어는 \"스펙 맞춤 다이 (die-in-spec)\" 기준에 기반한다고 불린다. 이것은 기판 전체에 평균화된 최적화(예를 들어, 기판에 걸친 최선 의 초점으로부터의 초점 차이의 최소제곱 최소화에 기반한 최소제곱 최적화)를 적용하는 것이 아니라, 스펙 맞 춤 다이들의 개수를 최대화하는 것이다. 이와 같이, \"스펙 맞춤 다이\" 최적화는 프로세스 파라미터를 최적화할 때 제품(다이 레이아웃)의 종래의 지식을 사용할 수 있다. 최소제곱 최적화는 통상적으로, 다이 레이아웃을 고 려하지 않고 각각의 위치를 동등하게 취급한다. 이와 같이, 최소제곱 최적화는 스펙을 벗어나지만 각각 다른 다이에 있는 \"오직\" 네 개의 위치를 가지는 정정을, 두 개의 다이에만 영향을 주는 일곱 개의 스펙을 벗어나는 위치를 가지는(예를 들어, 하나의 다이 내에 네 개의 결함과 다른 다이 내의 세 개의 결함) 정정보다 선호할 수 있다. 그러나, 단일 결함은 결함 있는 다이를 제공할 경향이 있을 것이므로, 무결함 다이(즉, 스펙 맞춤 다 이)의 개수를 최대화하는 것이 단지 기판별 결함의 개수를 최소화하는 것보다 궁극적으로는 더 중요하다. 스펙 맞춤 다이 최적화는 다이 최적화별 최대 절대값(max abs)을 포함할 수 있다. 이러한 최대 절대값 최적화는 제 어 타겟으로부터의 성능 파라미터의 최대 편차를 최소화할 수 있다. 그 대신에 최대 절대값에 대한 미분가능 근사화가 사용되어, 비용 함수를 더 쉽게 풀게 할 수도 있다. 효과적으로 수행하려면, 웨이퍼 맵과 같은 세부 사항이 최적화에서 사용되어야 한다. 양호한 수율-기반 프로세스 제어를 얻기 위하여, 계측 측정에 대한 샘플 링 스킴은 수율을 위하여 가장 중요한 것으로 기대되는 및/또는 수율이 영향을 받는지 여부를 결정하는 데에 통 계적으로 가장 관련될 수 있는 위치에서 또는 그 근방에서 수행된 측정치들의 혜택을 볼 수 있다. 제품 피쳐의 속성을 측정하는 것에 추가하여, 최적의 수율을 위해서 최적화 프로세스를 최적화하는 것을 더욱 보조하기 위하 여 결함의 발생이 측정될 수 있다(레퍼런스 결함 검사). 수율 기반 제어에 대한 더 많은 정보는 본 명세서에서 원용에 의해 통합되는 PCT 특허 출원 WO2018077651에서 발견될 수 있다. 미리 정의된 위치 및 기판에 계측 측정을 수행하는 것에 추가하여, 측정을 위해서 선택될 필요가 있는 위치 및 기판을 동적으로 할당하는 경향이 있다. 측정을 위하여 기판을 동적으로 선택하는 일 예는, 본 명세서에서 원 용에 의해 통합되는 PCT 특허 출원 WO2018072962에 기술된다. 측정 위치의 동적 선택(예를 들어, 샘플링 스 킴)에 대한 더 많은 정보는 본 명세서에서 원용에 의해 통합되는 PCT 특허 출원 WO2017140532에서 발견될 수 있 다. 반도체 제조 프로세스에 더 양호한 수율 정정 능력을 제공하기 위하여, 기판의 수율을 처리 중에 이미 이용가능 한 데이터에 기반하여 예측하는 것이 제안된다. 기판을 처리하는 중에 다수의 층들이 증착, 패터닝 및 에칭된 다. 기능성 디바이스를 산출하기 위해서는, 기판 상에 제공된 패턴(피쳐)이 뚜렷한 속성을 가지는 것이 중요하 다. 예를 들어, 피쳐는 정확한 초점 위치에 이미징되어야 하고, 정확한 임계 치수(CD), 정확한 에지 배치(즉, 최소의 에지 배치 오차(EPE))를 가져야 하며, 양호한 오버레이를 가져야 한다(즉, 각각의 층이 하지층과 연관된 피쳐에 정확하게 정렬됨). 이전에 진술된 바와 같이, 리소그래피 장치(예를 들어, 정렬 시스템, 레벨링 시스템) 및 계측 장치(예를 들어, 산란계 또는 e-빔 툴)는 이러한 파라미터를 측정하는 데에 있어서, 일부 경우 에는 로트 내의 모든 기판에 대하여 중요한 역할을 한다. 그 중에서도 많은 전술된 계산적 리소그래피 및 전술된 프로세스 제어 기법을 구현하기 위하여, 반도체 제조 제 어 프로세스 및 제어 프로세스 분석 툴이 채용된다. 이러한 분석 툴은 통상적으로, 사용자가 제어 프로세스의 시뮬레이션 및/또는 최적화를 위한 하나 이상의 프로세스 흐름을 선택할 수 있게 한다. 프로세스 흐름은 특정 제어 전략, 예컨대 특정 피드백 또는 피드포워드 전략과 같은 특정 제어 전략의 다수의 단계들을 각각 기술할 수 있다. 이러한 시뮬레이션은 제어 흐름의 진행 중에 사용되어, 예를 들어, 특정 프로세스 케이스에 대한 제 어 전략의 시뮬레이션의 출력에 기반하여, 제조 프로세스를 최적화하고, 수율 손실을 최소화하는 것 등을 위한 결정이 이루어질 수 있게 한다. 설명된 것과 같은 분석 툴은 미리 규정된 제어 전략만을 포함한다. 이러한 미리 규정된 제어 전략들 각각은 미 리 규정된(하지만 편집가능한) 설정을 가지는 제어 요소(예를 들어, 시뮬레이션 요소, 추정 요소, 최적화 요소 등)의 고정된 흐름을 포함한다. 사용자는 이러한 미리 규정된 제어 전략 중 하나 이상을 선택하고, 선택된 제 어 전략에 따라서 제어 프로세스를 시뮬레이션/최적화한다. 순전히 일 예로서, 미리 규정된 제어 전략은 계산적 계측을 사용하는 피드-포워드 제어 전략을 시뮬레이션하는 흐름, 또는 런-런 오버레이 피드백 전략을 시뮬레 이션하는 흐름을 포함할 수 있다. 이러한 분석 툴에는 여러 단점이 존재하고, 결과적으로, 제어 흐름을 위한 본 발명의 방법이 개발되었다. 단점 에는 맞춤화를 위한 유연성 및 기회가 부족하다는 것이 포함된다. 미리 정의된(하드코딩된) 제어 전략 중에서 선택하면 새로운 요청 및/또는 사용자 요구 사항을 수용할 기회가 거의 없게 된다. 새로운 제어 흐름(사용 사 례)을 만나게 되면, 심지어 작은 흐름 변화라도 만나면, 분석 툴은 이러한 변화를 수용하기 위해서 본질적으로 재설계될 필요가 있다(예를 들어, 다시 코딩되거나 다시 컴파일됨). 제어 흐름이 사용될 수 없는 임의의 제어 제안은 상당한 코딩 노력이 없이 평가될 수 없다. 그러면 새로운 툴을 이렇게 재코딩 및/또는 개발하는 것을 포함하도록 제어 흐름을 개발하기 위하여 많은 개발 시간이 소요된다. 각각의 제어 흐름이 하드코딩되기 때문 에, 장래에 임의의 확장을 하는 것이 어렵다. 결과적으로, 각각의 새로운 제어 흐름 또는 흐름 변화를 적합하 게 구현하기 위하여, 소프트웨어 엔지니어는 제어 흐름을 코딩해야 하고, 따라서 기능성 흐름을 알 필요가 있게 될 것인데, 이것은 반드시 소프트웨어 엔지니어의 주요한 능력인 것은 아니다. 또한, 현존하는 분석 또는 제어 흐름 시뮬레이션 툴은, 미리 규정된 제어 전략이 통상적으로 단일 엔티티로서 표현되기 때문에, 제어 흐름의 그래픽 시각화를 지원하지 않는다. 현존하는 툴은 일반적으로 많은 구성을 요구 하는데, 이것은 경험이 없는 사용자에게는 친화적이지 않다. 그러므로, 프로세스 흐름을 모듈식 방식으로 디자인 및/또는 구성하기 위한 기능을 제공하는 개발 툴이 제안된 다. 이러한 개발 툴은 제어 전략을 나타내는 제어 흐름을 설계, 구성 및/또는 편집하기 위한 사용자 인터페이 스를 포함할 수 있다. 기본적인 동작을 포함하는 제어 요소가 흐름 디자인 인터페이스 내에 제공된다; 각각의 제어 요소는 편집가능한 요소 설정 요소를 사용하여 자유롭게 구성가능하다. 기본적인 동작은 시뮬레이션, 정 정, 정정해제, 최적화, 샘플링 및 시각화 중 하나 이상을 포함할 수 있다. 이것은 비-망라적인 목록이고, 당업 자는 많은 다른 기본적인 동작들이 포함될 수 있다는 것을 이해할 것이다. 제안된 제어 흐름 디자인 인터페이스는, 사용자를 미리 규정된 제어 전략의 하드코딩된 인터페이스에 한정시키 는 것 대신에, 관심 대상인 임의의 사용 사례에 대해서 제어 전략을 쉽고 직관적으로 구축할 수 있게 한다. 이 러한 접근법은 사용자가 복합 작업을 구축하게 하고, 제어 흐름의 양호한 시각화를 제공하며, 사용하기에 쉽고 탄력적이다. 그러면, 이러한 흐름 디자인 인터페이스를 사용하여 설계된 제어 흐름이, 미리 규정된 제어 템플릿이 현재의 분 석 툴에서 평가된 것과 동일한 방식으로 평가될 수 있다는 것이 제안된다. 추가적 실시형태에서, 이러한 미리 규정된 제어 템플릿은 여전히 동일한 방식으로 제공되고 사용될 수 있다. 그러면, 경험이 없는 사용자가 현재 의 분석 툴이 현재 사용되는 방식으로 툴을 계속 사용할 수 있는 기회가 생기고, 공통 제어 전략에 대한 지름길 이 제공될 수 있다. 예를 들어, 경험이 없는 사용자는 미리 규정된 제어 템플릿을 사용할 수 있는 반면에, 경 험이 있는 사용자는 새로운 제어 전략을 자유롭게 정의 / 편집하고 프로세스 성능(수율, 오버레이 등)에 대한 그들의 영향을 시뮬레이션할 수 있다. 그러나, 사용자에게는 흐름들(사용자에 의해 규정되고 및/또는 미리 규정됨) 각각을 변경할 기회가 주어질 수 있다. 예를 들어, 상이한 요소가 추가된/제거되고, 순서가 변경되며, 및/또는 그렇지 않으면 그들의 관계가 변 할 수 있다. 순전히 일 예로서, 이러한 기능성은, 런-런 피드백 오버레이 제어 흐름 시뮬레이션 대신에 자기- 정정 오버레이 제어 흐름 전략이 상대적으로 쉽게 구현될 수 있게 할 수 있다. 이러한 변화를 구현하기 위하여, 제어 흐름에 대한 상대적으로 사소한 변화만이 필요하다. 그러나, 현재의 분석 툴을 사용하면, 새로운 흐름 전체가 코딩될 필요가 있을 수 있다. 도 4는 일 예에 따라서 흐름 디자인 인터페이스가 어떻게 동작할 수 있는지를 예시한다. 제어 요소(기능 블록) 및 데이터 요소(데이터 소스 또는 저장소를 나타내는 데이터 블록)의 라이브러리가 제공될 수 있다. 제어 요소 (CE) 및 데이터 요소는 드래깅될 수 있고(커서 및 점선 화살표로 표시됨), 또는 그렇지 않으면 선택되고 메인 디자인 구역으로 이동될 수 있다. 이러한 (고도로 단순화된) 예에서, 제어 흐름은 데이터 요소 Dat, 시뮬레이 션 태스크 요소 Sim, 추정 태스크 요소 Est 및 최적화 태스크 요소 Opt를 포함한다. 흐름 관계(화살표로 표현 됨)도 역시 온전히 구성가능하다. 이러한 예는, 로트-로트(도시된 로트 Ln) 피드백 흐름(도 4의 (c))을 보여준 다. 각각의 제어 요소(및 데이터 요소)는 구성가능할 수 있다. 예를 들어(도 4의 (c)에 의해 표시된 바와 같 이), 여기에서는 최적화 태스크 요소 Opt인 제어 요소가 선택되고 특정 최적화 옵션이 선택될 수 있다. 순전히 한 예로서, 이것은 상이한 최적화 옵션을 각각 나타내는 여러 옵션(1, 2, 3)을 제공하는 팝업 윈도우 Optconfig를통해 구현된다. 도 4의 (d)는 어떻게 하나 이상의 시각화 요소(여기에서는 그래픽 요소 Gra)도 역시 각각의 흐 름 내에 포함될 수 있는지를 보여준다. 물론, 이러한 시각화 요소는 테이블, 웨이퍼 맵 등의 임의의 적절한 시 각화 매체를 더 포함할 수 있다. 이와 같이, 사용자는 상기 흐름도 접근법을 사용하여 제어 요소를 자유롭게 선택하고, 제어 요소를 구성하며 제 어 요소를 조직화할 수 있다. 이러한 흐름은 기본적으로 제어 요소들과 그들의 연관된 구성(설정) 및 상기 제 어 요소들 사이의 관계의 콜렉션으로서 규정된다. 제어 요소들 사이의 관계는 제어 요소들이 실행되는 순서 및 /또는 정보가 제어 요소들 사이에서 어떻게 공유되는지를 시연한다. 제어 요소는 프로세스 데이터에 적용되는 모델링 동작, 예를 들어 더 높은 차수의 함수에 대해 오버레이 데이터 를 근사하는 모델을 나타낼 수 있다. 사용자는 이러한 경우에, 특정 함수(예를 들어 다항식, 지수 함수 또는 곡선 함수)를 선택함으로써 제어 요소를 구성할 수 있다. 또한, 모델링 동작은 (가상적이거나 하이브리드인) 계측 데이터를 재구성하기 위한 다양한 데이터 소스의 조합일 수 있다. 제어 요소는 시뮬레이션 동작을 나타낼 수 있다; 예를 들어 (중간) 제어 전략이 이용가능한 프로세스 데이터에 적용되는 경우의 프로세스 성능의 시뮬레이션. 또한 시뮬레이션 동작은 어떤 공지된 제어 동작(예를 들어, 프 로세스에 대한 정정 동작)을 제거하거나 고려하기 위한 데이터의 정정해제 및/또는 정정과 연관될 수 있다. 제어 요소는 제어 동작 또는 제어 레시피가 생성되게 하는 동작을 나타낼 수 있다. 예들은: 작업 생성, 필드별 제어(Control Per Exposure = CPE), 웨이퍼별 전용 제어 동작 규정(예를 들어 웨이퍼 레벨 제어 전략 = WLC의 콘텍스트에서)이다. 제어 요소는 데이터 처리 동작, 예컨대 센서 데이터의 필터링, 제어 전략의 실행 중에 생성된 파일로부터의 데 이터 추출을 나타낼 수 있다. 제어 요소는 제어 옵션(예를 들어 프로세스 제어의 효용을 개선하기 위해서 구입될 수 있는 특정한 SW 기능)을 나타낼 수 있다. 제어 요소는 데이터 시각화 및/또는 통신 동작, 예를 들어 반도체 제조 프로세스의 KPI를 계산하고 사용자 및/ 또는 다른 제어 요소로 통신하는 것을 나타낼 수 있다. 일 실시형태에서, 제어 흐름 시뮬레이션 툴 또는 제어 전략 평가 툴에는 발전된 \"지능형\" 어드바이저 모듈 (advisor module) 또는 프로그램이 제공될 수 있다. 이러한 어드바이저 모듈은, 예를 들어 입력 데이터 및/또 는 임의의 요구 사항에 기반하여 어드바이스를 제공할 수 있다. 어드바이스는 어느 제어 요소 및/또는 그 설정 이 가장 적절한지에 대한 추천, 특정한 제어 전략에 대한 어드바이스, 부적절한 제어 요소, 설정 또는 전략이 선택되지 않도록 하거나 선택을 방지하는 추천을 포함할 수 있다. 다른 어드바이스는, 제어 셋업 및/또는 시뮬 레이션에 대하여 어떤 데이터가 이용가능한지에 대한 어드바이스, 또는 시뮬레이션/평가되는 중인 프로세스에 관련된 다른 모든 것에 대한 어드바이스를 포함할 수 있다. 일 실시형태에서, 어드바이저 모듈은 이러한 어드 바이스를 자동으로 제공하도록 구현될 수 있다. 일 실시형태에서, 제어 흐름 시뮬레이션 툴 또는 제어 전략 평가 툴에는 사용자 입력에 기반하여 인공 데이터를 생성하기 위한 인공 데이터 생성기가 제공될 수 있다. 그러면, 이러한 인공 데이터는 시뮬레이션 툴에 의한 시 뮬레이션을 위한 데이터로서 사용될 수 있다. 인공 데이터는, 예를 들어 측정 데이터를 획득하기 위하여 사용 되는 제어 전략, 및/또는 반도체 제조 프로세스의 다른 특성에 대한 하나 이상의 변동의 효과가 추정되는, 상기 측정 데이터로부터 외삽되거나 획득된 인공 계측 데이터(예를 들어, 오버레이 데이터, 초점 데이터, CD 데이터 등)를 포함할 수 있다. 대안적으로 또는 추가적으로, 인공 데이터는 입력된 민감한 사용자 데이터로부터 익명 화된 데이터를 포함할 수 있다. 이와 같이, 여전히 (선택적으로) 현존 제어 템플릿이 현재 사용되는 방식으로 선택될 수 있게 하면서, 사용자가 자기 자신의 제어 흐름 및/또는 시뮬레이션 흐름을 간단한 방식으로 구축할 수 있게 하는 제어 흐름 디자인 인 터페이스를 포함하는 제어 흐름 시뮬레이션 툴이 개시된다. 이와 같이, 사용자 또는 제어 흐름 고안자는 자기 자신의 제어 흐름을 구축하고, 결과를 신속하게(소프트웨어 엔지니어 입력이 없이) 검증할 수 있다. 그러면, 제어 흐름 인터페이스를 사용하여 제어 흐름 내에 쉽게 통합될 수 있는 새로운 제어 요소 또는 제어 템플릿을 제공함으로써, 새로운 모델, 제품 및/또는 플랫폼 제안이 빠르고 쉽게 구현될 수 있게 된다. 예를 들어, 새로 운 계산적 계측 기능성/제품 제안의 추가를 반영하도록 새로운 계산적 계측 요소가 흐름 디자인 인터페이스에 추가될 수 있어서, 이러한 새로운 기능성이 흐름에 용이하게 추가될 수 있고 그 효과가 시뮬레이션될 수 있게 한다; 또는 그렇지 않으면 새로운 정렬 요소가 추가되어 정렬 전략의 변경 및/또는 새로운 정렬 제안을 반영할수 있다. 상이한 프로세스 제어 전략을 평가하기 위한 순전히 예시적인 실시형태가 도 4 및 도 5의 조합에서 후술된다. 실제 평가 방법과 무관하게, 상이한 프로세스 제어 전략들의 평가는 다음에 기반할 수 있다(이들 각각은 전술된 바와 같은 제어 요소 또는 데이터 요소에 의해 표현될 수 있음): - 프로세스 데이터: 이것은 반도체 제조 프로세스(통상적으로 일련의 층을 웨이퍼와 같은 기판에 도포하기 위한 프로세스)를 특징짓는 이력 데이터 및/또는 디자인 데이터를 포함할 수 있다. 프로세스 데이터의 예는 다음 중 하나 이상을 포함할 수 있다: - 특정 층의 레이아웃을 기술하는 레이아웃 데이터(예를 들어, 디자인 데이터 또는 레티클 데이터). 이것은 다 이 내의 레이아웃(예를 들어, 다이 내의 상이한 기능성 구역의 위치 및 치수)을 포함할 수 있다. - 프로세스에 관련된 임의의 파라미터(예를 들어, 초점/선량/오버레이/에지 배치/수율)에 대한 최대/최소 허용 될 수 있는 값(사양 한계)과 같은 최소 품질 표준을 규정한다; 프로세스 윈도우는 적합한 경우, 필드별, 다이별, 기판 영역별 및/또는 기능성 구역별로 규정될 수 있다. 이와 같이, 다이 내의 임계 구조체 또는 기능 성 구역은 다른 구조체보다 이들과 연관된 더 엄격한 프로세스 윈도우를 가질 수 있다. 프로세스 사양 메트릭 은 임의의 파라미터에 대한 타겟 설정(예를 들어, 최선 초점 설정)을 더 포함할 수 있다. 다시 말하건대, 이것 은 설명된 바와 같은 영역/ 기능성 구역들 중 임의의 것마다 설정될 수 있다. - 다음과 같은 프로세스 콘텍스트: 이용가능한 리소그래피 장치, 에칭 장치, 증착 장치 및 언급된 장치의 챔버 중 어느 것이 사용되었는지 및/또는 이러한 장치의 임의의 설정, 제어 옵션 설정, 센서 판독치, 제품 정의. - 평가될 후보 프로세스 제어 전략 및 그들의 구현을 위하여 요구되는 임의의 연관된 파라미터 설정; 이것은 입 력되거나 프로세스 데이터로부터 결정될 수 있다. - 품질 메트릭 예측 데이터. 이것은, 예를 들어 품질 메트릭 데이터를 예측하기 위하여 적합한 후보 제어 전략 및/또는 임의의 다른 제어 전략(예를 들어, 레퍼런스의 전략)의 특성을 지식, 예컨대 제어 전략이 상기 프로세 스 데이터에 의해 특징지어지는 프로세스에 적용되면 성능에 어떻게 영향을 줄 것인지를 포함할 수 있다. 이것 은 다음에 기반할 수 있다: - 프로세스에 관련된 이력 품질 메트릭 데이터(예를 들어, 계측 또는 이전의 수율 결정에 기반함) 및/또는 - 프로세스에 관련된 모델링된/시뮬레이션된 품질 메트릭 데이터. - 각각의 후보 제어 전략 및/또는 임의의 다른 제어 전략(예를 들어, 레퍼런스의 전략)에 대한 연관된 비용 메 트릭 데이터: 비용 메트릭의 예는 다음을 포함한다: - 요구된 계측 노력. 이것은 특정 제어 전략을 가능하게 하기 위해서 측정이 얼마나 밀접하게 및/또는 얼마나 자주 수행되어야 하는지의 척도, 예를 들어, 사용된 샘플링 스킴을 포함할 수 있다. 요구된 계측 타입도 역시 규정될 수 있다. 요구된 계측 타입은 측정 기법 또는 측정된 파라미터를 지칭할 수 있다. 파라미터는 다음 중 하나 이상을 포함할 수 있다: 오버레이 계측, 초점 계측, CD(임계 치수)/SWA(측벽각) 계측. 계측 타입은 다음 을 포함할 수 있다: - 산란측정 기반 계측, 예를 들어: - 암시야 회절 기반 오버레이/초점 기법(비대칭 기법), - 재구성 기반 기법(예를 들어, 퓨필 이미지로부터), - 스캐닝 전자 현미경 검사, - 인라인 계측 대 오프라인 계측(예를 들어, 인라인 계측을 위항 요구 사항에는 더 높은 비용이 귀속될 수 있 음) - 리소그래피 장치(스캐너) 계측: - 정렬 계측 및/또는 - 레벨링 계측 - 각각의 후보 제어 전략을 구현하기 위하여 요구되는 다른 오버헤드; 예를 들어, 요구된 하드웨어 및 소프트웨 어 및 그와 연관된 임의의 연관된 비용(예를 들어, 소프트웨어 라이센싱 비용, 하드웨어 비용). 후보 프로세스 제어 전략은 제조 프로세스에 관련된 임의의 파라미터의 설정 및/또는 임의의 파라미터에 대한 정정에 관련될 수 있다. 이것은 제조 프로세스에 수반된(직접적으로 또는 간접적으로) 임의의 장치의 (가변) 파라미터, 예컨대 리소그래피 장치 설정(예를 들어, 초점 설정, 선량 설정, 스테이지 위치설정 세트포인트); 에 칭 장치 설정, 증착 장치 설정, 트랙 장치 설정, 레티클 제작 및/또는 레티클 리소그래피 설정 등을 포함할 수 있다. 후보 프로세스 제어 전략은 제어 인터페이스의 특성 에도 관련될 수 있다. 후보 프로세스 제어 전략은 사용된 모델에 관련될 수 있다; 예를 들어, 모델 전략의 타입, 예를 들어 임의의 모 델링 전략의 차수(모델 정도)(예를 들어 일차/고차), 모델링이 로트마다, 로트 내, 필드간, 필드내, 다이 간, 다이 내에서 이루어지는지 및 제조 프로세스 중 임의의 것을 시뮬레이션하기 위한 임의의 다른 관련된 모델 세 부사항(예를 들어, 정정을 결정하기 위함)이다. 제안된 프로세스는 후보 제어 전략의 셀렉션으로부터 바람직한 제어 전략을 결정하여, 바람직한 제어 전략이 허 용가능한 성능(예를 들어, 수율 또는 다른 품질 메트릭의 관점에서)을 전달하고 허용가능한 계측 노력을 요구하 게 한다. 계측 노력에 추가하여 다른 오버헤드도 고려될 수 있다: 예를 들어 소프트웨어 기능성의 요구된 이용 가능성(라이센싱 비용) 또는 하드웨어 이용가능성도 바람직한 제어 전략 결정 시에 평가될 수 있다. 바람직한 제어 전략은 양자 모두에 대한 최소 표준이 완료된 경우, 품질 또는 계측 시간 중 어느 것이 우선되는지를 고려 할 수 있다. 그러므로, 바람직한 제어 전략을 결정하기 위한 방법이 개시된다. 일 실시형태에서, 방법은, 성능과 연관된 프 로세스 데이터 및/또는 반도체 제조 프로세스의 디자인 데이터를 획득하는 단계; a) 프로세스 데이터, b) 각각 의 제어 전략 내에 포함된 개별 제어 메커니즘의 특성, 및 c) 비용 메트릭, 예를 들어, 각각의 후보 제어 전략 과 연관된 소프트웨어 컴포넌트의 요구된 계측 노력 및/또는 이용가능성에 기반하여 반도체 제조 프로세스를 제 어하도록 구성되는 복수 개의 후보 제어 전략에 대한 기대된 성능 및 비용을 결정하는 단계를 포함한다. 또한 일 실시형태에서, 프로세스 데이터로 인터페이싱하는 인터페이스 - 프로세스 데이터는 반도체 제조 프로세 스의 성능 및/또는 디자인 정보와 연관됨 -; 및 (기대된) 성능 및 비용을 평가하도록 복수 개의 후보 제어 전략 을 프로세스 데이터에 적용하도록 구성되는 계산 엔진을 포함하는 소프트웨어 제품이 개시된다. 이러한 평가로 부터 복수 개의 후보 제어 전략으로부터 바람직한/선택된 제어 전략이 선택될 수 있다. 일 실시형태에서, 각각의 후보 제어 전략과 연관된 비용은, 다음 인수들 중 하나 또는 양자 모두를 가지는 비용 함수에 기반하여 계산될 수 있다: 제어 전략을 용이화하기 위해 필요한 계측 노력, 및 제어 전략을 가능하게 하 기 위해서 필요한 소프트웨어 및/또는 하드웨어 컴포넌트의 비용과 같은 다른 오버헤드. 계측 노력은 계측 시 간이 쓰루풋에 영향을 주기 때문에 계측 시간에서 측정될 수 있다. 이것은 이루어진 측정들의 횟수에 따라 달 라질 것이다: 즉, 측정 밀도 및/또는 측정 주파수. 다른 오버헤드와 관련하여, 제어 전략은 특정 시뮬레이션 접근법을 요구할 수 있고, 이것은 이제 연관된 비용(예컨대 소프트웨어 라이센싱 비용) 또는 전용 프로세서 하 드웨어를 가지는 소프트웨어를 요구할 수 있다. 유사하게, 제어 전략은 계측 시간을 추가하는 것뿐만 아니라 추가 비용과 연관된 추가적 장치(예를 들어, 스캐닝 전자 현미경 장치)를 요구하는 추가적 계측 노력을 요구할 수 있다. 이러한 추가 비용도 적절한 비용 함수로 인수분해될 수 있다. 인터페이스(예를 들어, 그래픽 또는 텍스트 사용자 인터페이스)가 바람직한 제어 전략을 사용자에게 통신하기 위하여 제공될 수 있다. 인터페이스는 바람직한 제어 전략 및/또는 다른 후보 제어 전략 중 하나 이상에 관련 된 평가 정보를 운반할 수 있다. 예를 들어, 평가 정보는 다음 중 하나 이상을 포함할 수 있다: 제어 전략을 구현하기 위한 요구된 계측 노력, 제어 전략에 따라 수행된 반도체 제조 프로세스의 기대된 성능(예를 들어 제 어 전략이 채택해야 하는 기대된 수율); 및 제어 전략에 따른 반도체 프로세스의 기대된 안정성. 또한, 인터페이스는 평가 및/또는 수정을 가능하게 하기 위하여, 하나 이상의 더 나아가 후보 제어 전략의 추가 를 가능하게 할 수 있다. 또한 평가되는 후보 제어 전략 중 임의의 것이 본 명세서에 개시된 흐름 디자인 인터 페이스를 사용하여 변경될 수 있다(예를 들어, 복수 개의 후보 제어 전략 중 하나 이상과 관련된 프로세스 설정 및/또는 요구된 계측 설정의 변경을 가능하게 함). 이러한 방식으로 변경될 수 있는 프로세스 설정은, 예를 들 어 다음 중 하나 이상을 포함할 수 있다: 데이터 처리에 사용된 모델, 샘플링 스킴 레이아웃, 계측 타입, 제어 인터페이스의 특성. 사용자 인터페이스는 적어도 바람직한 제어 전략, 및 가능하게는 다른 후보 제어 전략 중 하나 이상에 대해 기 대된 성능을 달성하기 위해서 필요한 반도체 제조 프로세스 대 계측 특성의 기대된 성능의 그래프를 통신하도록구성될 수 있다. 계측 특성은 다음 중 하나 이상일 수 있다: 계측 노력(예를 들어, 측정 밀도- 즉, 로트별/다 수의 기판별/기판별/필드별/다이별 또는 영역별 측정 위치의 개수 - 및/또는 측정 주파수), 계측 샘플링 스킴, 계측 타입, 계측 측정 시간. 도 5는 일 실시형태에 따른 방법의 출력일 수 있는 이러한 그래프를 예시한다. 그래프는 y-축에 품질 메트릭 Q 를(더 높은 값은 더 낮은 품질을 나타냄) 그리고 계측 시간 TM(또는 다른 계측 노력 메트릭)을 x-축에 나타낸다. 그래프는 네 개의 사분면으로 분할된다. 하단-좌측 사분면은 품질 메트릭 및 계측 시간 사양 양자 모두가 만족되는(즉, 품질 및 계측이 허용가능한) 관심 사분면이다. 상단-좌측 사분면은 계측 시간 사양이 만 족되지만 품질 메트릭 사양은 초과되는(즉, 품질이 불충분한) 솔루션 공간에 관련된다. 하단-우측 사분면은 품 질 메트릭 사양은 만족되지만 계측 시간 사양이 초과되는 솔루션 공간에 관련된다. 상단-우측 사분면은 품질과 계측 시간 메트릭 중 어느 것도 만족되지 않는 솔루션 공간에 관련된다. 그래프는 대응하는 제어 전략, 예를 들어 평가되는 중인 후보 제어 전략에 각각 관련되는 다섯 개의 곡선(CS1-CS5)을 보여준다. 곡선 중 하나 이상 은 레퍼런스의 전략 에도 관련될 수 있다. 곡선(CS1, CS2 및 CS3)이 곡선의 적어도 일부에 대하여 품질 및 계측 시간 사양 양자 모두를 만족시키는 후보 제어 전략에 관련된다는 것을 알 수 있다. 곡선(CS4 및 CS5)은 하단-좌측 사분면을 통과하지 않고, 따라서 추 가적인 고려사항 또는 평가를 위하여 할인된다(적어도 대응하는 전략으로 보정되지 않음). 전술된 바와 같이, 바람직한 제어 전략은 양자 모두에 대한 최소 표준이 완료된 경우, 품질 또는 계측 시간 중 어느 것이 우선되는 지를 고려할 수 있다. 그 일 예는 곡선(CS1, CS2 및 CS3)에 의해 표현되는 제어 전략들 사이에서 결정하는 것 일 수 있다. 높은 품질이 우선시 되어야 한다면, CS3에 의해 표현되는 제어 전략들이 바람직할 수 있는데, 그 이유는 이들이 비록 상대적으로 긴, 수락가능한 연관된 계측 시간 tM3에 대하여 최고 품질 메트릭 Q1이 획득될 수 있게 하기 때문이며, 곡선(CS1)이 그 다음에 랭크될 수 있고, 그 뒤에 곡선(CS2)이 후속된다. 그러나, 계측 시간이 우선시 되어야 한다면, 곡선(CS1)에 의해 표현되는 제어 전략이 바람직할 수 있는데, 그 이유는 이것이 허용가능한 품질 Q3에 대해서 최소 계측 시간 tM1을 가능하게 하기 때문이다. 곡선(CS3)이 그 다음에 랭크될 수 있고, 그 뒤에 곡선(CS2)이 후속된다. 바람직한 제어 전략은 상업적 옵션의 요구된 존재와 연관될 수 있다(예를 들어, 특정 소프트웨어 및 연관된 라 이센싱 비용의 존재 / 특정 하드웨어의 존재). 이러한 일 실시형태는 이용가능한 하나 이상의 상업적 옵션을 선택하는 것을 포함할 수 있다(예를 들어, 사용자 인터페이스를 통하여). 그러면, 바람직한 제어 전략은 이용 가능한 상업적 옵션에 기반하여 결정될 수 있다. 또한, 사용자 인터페이스는 그 평가에 기반하여, 예를 들어 다음 중 하나 이상에 기반하여 후보 제어 전략의 서 브세트를 선택하는 것을 가능하게 할 수 있다: 요구된 계측 노력, 하나 이상의 제어 전략이 구현되게 하는 요구 된 상업적 제품. 또한, 사용자 인터페이스는, 예를 들어, 반도체 제조 프로세스의 성능에 대한 관련 정도와 연관된 프로세스 데 이터를 필터링하기 위한 프로세스 데이터의 필터링 또는 확대도 가능하게 할 수 있다. 이러한 방법은 바람직한 제어 전략과 연관된 제어 레시피를 결정하는 단계를 포함할 수 있다. 제어 레시피는 상기 반도체 제조 프로세스의 임의의 양태에 대한 제어 설정을 포함할 수 있다. 이와 같이, 제어 레시피는 다 음 중 하나 이상의 설정을 포함할 수 있다: 리소그래피 장치(스캐너) 정정(예를 들어, 오버레이 및/또는 초점, 선량 제어, 렌즈 가열 완화 등을 위한 스테이지 위치설정), 레티클 정정, 에칭 프로세스의 정정, 트랙 시스템을 위한 정정, 반도체 제조 프로세스를 수행하는 데에 활용된 하나 이상의 장치와 연관된 (예를 들어 순시) 모델에 대한 정정. 도 6은 일 실시형태에 따라서 후보 프로세스 전략을 평가하기 위한 방법을 기술하는 흐름도이다. 단계 310에서, 사용자는 특정 프로세스를 위한 셋업 어드바이스(예를 들어, 층의 형성과 관련됨)를 시작한다. 이것 은 반도체 제조 프로세스와 연관된 셋업 데이터, 예컨대 레이아웃 데이터(예를 들어, 레티클 또는 디자인 데이 터) 등을 입력하는 것을 포함할 수 있다. 단계 320에서, 사용자는 헤딩 프로세스(층)에 대한 품질 한계 및 계측 예산(들)을 설정한다. 이것은, 프로세스 윈도우 데이터, 최선의 설정 데이터 등과 같은 프로세스 사양 메트릭 데이터를 포함할 수 있다. 단계 335에서, 품질 또는 계측 중 어느 것을 우선시할지에 대한 우선순 위가 (선택적으로) 설정된다. 그러면 시스템이 다수의 솔루션이 이용가능한 경우에도 하나의 바람직한 솔루션 을 제공하게 된다. 단계 340에서, 셋업 데이터 및 프로세스 사양 메트릭 데이터에 의존하여, 시스템은 셋업 및 적격판정을 위한 여러 후보 제어 전략(예를 들어, 스캐너 및 계측 데이터 세트)을 제안한다. 시스템이 후보 제 어 전략을 제안하는 것에 대안적으로 또는 추가적으로, 후보 제어 전략이 사용자에 의하여 입력될 수 있다. 단계 350에서, 시스템은 (예를 들어) 각각의 제어 전략에 대한 계측 시간/노력에 대하여 예측된 품질 메트릭을 계산함으로써(예를 들어, 품질 메트릭 예측 데이터를 사용함), 각각의 최적화된 제어 전략을 평가한다. 선택적으로, 평가는 다음과 같은 다른 비용 도입 솔루션을 고려한다: 추가적 라이센스 비용(상 업적 옵션), 추가적 툴링(tooling) 비용(예를 들어 에칭 계측 이후) 및/또는 추가적 셋업/리드 시간 비용(예를 들어 필요한 추가적인 셋업 계측 데이터). 이러한 평가에 기반하여, 출력이 생성된다. 출력은 허용가능한 계측 노력에 대한 품질 메트릭(예를 들어, 수율 또는 오버레이)을 최적으로 만족시키는 바람직한 제 어 전략을 포함할 수 있다(그리고 선택적으로 임의의 품질 대 계측 선호사항 및/또는 다른 비용 도입 솔루션 을 고려함). 출력은 바람직한 제어 전략 및/또는 다른 후보 제어 전략 중 하나, 일부 또는 전부에 대한 계측 노력에 대한 품질의 표현을 포함할 수 있다. 출력은, 예를 들어 평가된 제어 전략 중 서브세트만을, 예컨대 최소 품질 임계 및/또는 계측 노력(또는, 좀 더 일반적으로는, 비용) 임계를 만족시키는 것들만, 또는 오직 설정된 개수의 최선의 수행 전략(품질 및/또는 비용에 대하여)만을 보여주도록 구성될 수 있다. 단계 365 에서, 예를 들어 후보 제어 전략 중 하나 이상에 관련된 하나 이상의 파라미터가 변경되거나 수정될 수 있고, 또는 다른 후보 제어 전략이 추가되고 평가 단계가 반복될 수 있다. 단계 370에서, 사용자는 요구되는 제 어 전략(예를 들어, 바람직하다고 식별되는 제어 전략 또는 다른 것)을 선택하고, 시스템은 선택된 제어 전략에 대한 적절한 제어 레시피를 생성한다. 본 발명의 추가적인 실시형태가 다음 나열된 절들의 목록에 개시된다: 1. 반도체 제조 프로세스와 연관된 제어 전략을 나타내는 제어 흐름을 설계, 구성 및/또는 편집하기 위한 사용 자 인터페이스로서, 사용자에 의하여 각각 선택될 수 있는 제어 요소들의 라이브러리; 상기 제어 요소를 상기 제어 전략을 나타내는 제어 흐름 내로 조직화하도록 구성되는 제어 흐름 편집기; 및 상기 제어 흐름을 평가하도록 구성되는 계산 엔진에 상기 제어 흐름을 통신하기 위한 통신 인터페이스를 포함하 는, 사용자 인터페이스. 2. 제 1 절에 있어서, 상기 제어 요소들의 라이브러리는, 후속하는 태스크 타입: 시뮬레이션, 최적화, 샘플링, 시각화 및 추정 중 하나 이상을 나타내는 제어 요소를 포함하는, 사용자 인터페이스. 3. 제 1 절 또는 제 2 절에 있어서, 상기 사용자 인터페이스는, 하나 이상의 데이터 소스 및/또는 데이터 저장소를 나타내는 데이터 요소들의 라이브러리를 더 포함하는, 사용 자 인터페이스. 4. 제 3 절에 있어서, 상기 데이터 요소 중 하나 이상은 개별적으로 구성가능한, 사용자 인터페이스. 5. 제 1 절 내지 제 4 절 중 어느 한 절에 있어서, 상기 제어 요소 중 하나 이상은 개별적으로 구성가능한, 사용자 인터페이스. 6. 제 5 절에 있어서, 상기 제어 요소는, 상기 제어 요소에 대한 특정 동작 및/또는 모듈을 선택함으로써 구성될 수 있는, 사용자 인 터페이스. 7. 제 1 절 내지 제 6 절 중 어느 한 절에 있어서, 상기 제어 흐름 편집기는, 제공된 하나 이상의 미리 규정된 제어 흐름의 편집을 가능하게 하도록 더 구성되는, 사용자 인터페이스. 8. 제어 전략 평가 툴로서, 제 1 절 내지 제 7 절 중 어느 한 절에 따른 사용자 인터페이스; 및 통신 인터페이스를 통해 수신된 제어 흐름을 평가하도록 구성되는 계산 엔진을 포함하는, 제어 전략 평가 툴. 9. 제 8 절에 있어서, 상기 계산 엔진은, 상기 제어 흐름에 의해 기술되는 제어 전략을 시뮬레이션하고, 시뮬레이션에 기반하여 상기 제어 전략을 평가하도록 구성되는, 제어 전략 평가 툴. 10. 제 8 절 또는 제 9 절에 있어서, 상기 제어 전략 평가 툴은 상기 제어 흐름에 대한 어드바이스를 제공하도록 구성되는 어드바이저 모듈을 더 포 함하는, 제어 전략 평가 툴. 11. 제 10 절에 있어서, 상기 어드바이스는 반도체 제조 프로세스를 최적화하기 위한 어드바이스를 포함하는, 제어 전략 평가 툴. 12. 제 10 절 또는 제 11 절에 있어서, 상기 어드바이스는, 어느 제어 요소 및/또는 그 설정이 제어 흐름을 최적화할 수 있는지에 대한 어드바이스, 어느 제어 흐름이 반도 체 제조 프로세스를 최적화할 수 있는지에 대한 어드바이스, 부적절한 제어 요소, 설정 또는 흐름이 선택되지 않게 하거나 선택을 방지하는 추천, 및 제어 셋업 및/또는 시뮬레이션을 위해 사용가능한 데이터에 대한 어드바 이스 중 하나 이상을 포함하는, 제어 전략 평가 툴. 13. 제 8 절 내지 제 12 절 중 어느 한 절에 있어서, 상기 제어 전략 평가 툴은, 평가 단계에서 상기 계산 엔진에 의해 사용되기 위한 인공 데이터를 생성하기 위한 인공 데이터 생성기를 포함하는, 제어 전략 평가 툴. 14. 제 13 절에 있어서, 상기 인공 데이터 생성기는, 측정 데이터를 획득하기 위하여 사용되는 제어 전략, 및/또는 반도체 제조 프로세 스의 다른 특성에 대한 하나 이상의 변동의 효과가 추정되는, 상기 측정 데이터로부터 인공 데이터를 외삽, 보 간 또는 획득하도록 동작가능한, 제어 전략 평가 툴. 15. 제 13 절 또는 제 14 절에 있어서, 상기 인공 데이터는 입력된 사용자 데이터에 의해 익명화된 데이터를 포함하는, 제어 전략 평가 툴. 16. 제 1 절 내지 제 7 절 중 어느 한 절의 사용자 인터페이스를 구현하는 컴퓨터 프로그램을 포함하는, 비-일 시적 컴퓨터 프로그램 캐리어. 17. 제 8 절 내지 제 15 절 중 어느 한 절의 제어 전략 평가 툴을 구현하는 컴퓨터 프로그램을 포함하는, 비-일 시적 컴퓨터 프로그램 캐리어. 18. 반도체 제조 프로세스와 연관된 제어 전략을 나타내는 제어 흐름을 설계, 구성 및/또는 편집하기 위한 사용 자 인터페이스로서, 시뮬레이션 태스크를 나타내고 사용자에 의하여 각각 선택될 수 있는 적어도 하나의 제어 요소를 포함하는 제어 요소들의 라이브러리; 상기 제어 요소를 상기 제어 전략을 나타내는 제어 흐름 내로 조직화하도록 구성되는 제어 흐름 편집기; 및 상기 제어 흐름을 평가하도록 구성되는 계산 엔진에 상기 제어 흐름을 통신하기 위한 통신 인터페이스를 포함하 는, 사용자 인터페이스. 19. 제 1 절에 있어서, 상기 제어 요소들의 라이브러리는, 후속하는 태스크 타입: 최적화, 샘플링, 시각화 및 추정 중 하나 이상을 나타내는 제어 요소를 더 포함하는, 사용자 인터페이스. 본 명세서에서 IC를 제조하는 분야에 리소그래피 장치를 이용하는 것에 대해 특히 언급될 수 있지만, 본원에서 기술된 리소그래피 장치는 다른 응용예를 가질 수 있음이 이해돼야 한다. 가능한 다른 적용예는 집적 광학 시 스템, 자기 도메인 메모리(magnetic domain memory) 용 가이드 및 검출 패턴(guidance 및 detection pattern), 평판 디스플레이, LCD(Liquid Crystal Display), 박막 자기 헤드 등의 제조를 포함한다. 비록 본 명세서에서 리소그래피 장치의 맥락에서 본 발명의 실시예가 특정하게 참조되었지만, 본 발명의 실시예 는 다른 장치에서도 사용될 수 있다. 본 발명의 실시예는 마스크 검사 장치, 계측 장치, 또는 웨이퍼(또는 다 른 기판) 또는 마스크(또는 다른 패터닝 디바이스)와 같은 대상물을 측정하거나 처리하는 임의의 장치의 일부가 될 수 있다. 이러한 장치는 일반적으로 리소그래피 툴이라고 지칭될 수 있다. 이러한 리소그래피 툴은 진공 조건 또는 주변(비-진공) 조건을 사용할 수 있다. 비록 특정한 참조가 위에서 광 리소그래피의 콘텍스트에서의 본 발명의 실시예의 사용에 대하여 이루어졌지만, 콘텍스트가 허용하는 경우 본 발명은 광학 리소그래피로 한정되지 않고, 다른 애플리케이션, 예를 들어 임프린 트(imprint) 리소그래피에서 사용될 수도 있다는 것이 인정될 것이다. 비록 본 발명의 특정한 실시예가 위에서 설명되었지만, 본 발명은 설명된 것과 다르게 실시될 수 있다는 것이 이해될 것이다. 위의 설명은 한정적인 것이 아니라 예시적인 의도로 제공된다. 따라서 후술되는 청구항들의 범위로부터 벗어나지 않으면서, 설명된 바와 같은 본 발명에 변경이 이루어질 수 있다는 것이 당업자에게는 명 백할 것이다."}
{"patent_id": "10-2021-7015873", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 발명의 실시예는 첨부된 개략적인 도면을 참조하여 이제 예시하는 방식으로만 설명될 것이다: 도 1은 리소그래피 장치의 개략적인 개요를 도시한다; 도 2는 리소그래피 셀의 개략적인 개요를 도시한다; 도 3은 반도체 제조를 최적화하기 위한 세 개의 주요 기술들 사이의 협동을 나타내는, 홀리스틱 리소그래피의 개략도를 도시한다; 도 4의 (a) 내지 (d)는 본 발명의 일 실시형태에 따른 제어 흐름 디자인 인터페이스의 네 개의 연속적인 스크린 샷들을 개략적으로 예시한다; 도 5는 일 실시형태에 따른 방법의 출력일 수 있는 그래프를 예시하는데, 품질 메트릭 Q는 y-축에 있고(값이 높 을수록 품질이 낮음을 나타냄) 계측 시간 TM은 x-축에 있다; 그리고 도 6은 본 발명의 일 실시형태에 따른 평가 방법을 설명하는 흐름도이다."}
