#  RVfpga SoC THE IMAGINATION UNIVERSITY PROGRAMME

Desarrollo de los laboratorios RVfpga de IMAGINATION. Se har谩 uso de los conocimientos adquiridos a lo largo del semestre, utlizando las herramientas verilog, verilator, gtkwave entre otros. Se realizar谩n los dos primeros laboratorios del curso de IMAGINATION.

##  Lab1

En este primer laboratorio se nos ense帽a la construcci贸n del subconjunto SweRVolfX de RISC-V en un chip (SoC) a partir de bloques de construcci贸n.

1. Se empieza con la instalaci贸n del programa Verilog, en el cual se desarrollara el laboratorio.
2. Se crea el proyecto con la ayuda de la gu铆a en el documento RVfpgaSoC.
3. Se ingresa a la creacion del dise帽o de bloques.
4. Se agregan los modulos necesarios para el dise帽o.
5. Se realizan las conexiones internas, entre los modulos del dise帽o, pin por pin o bus por bus dado el caso.
6. Se continua con las conexiones externas.
7. Finalizando el dise帽o y procediendo a generar el archivo verilog con la descripci贸n de este mismo.
8. Por ultimo se configura la creaci贸n del bitstream para luego generarlo.


En el siguiente link hay un PDF con todas las [conexiones entre modulos.](BlockDesign.pdf) (Para una mayor facilidad de lectura descargar el PDF)

###  Resultados

![Alt text](https://i.imgur.com/mNLRNXc.png)

C贸mo se puede observar por el gr谩fico anterior se lleg贸 hasta la 煤ltima parte como se nos indic贸 en la gu铆a, generando el bitstream de manera correcta.

##  Lab2


###  Resultados

Obtenci贸n de las se帽ales en GTKWave:

![Alt text](https://i.imgur.com/frx1Q0x.png)


###  Errores
- Es importancia descargar las versiones que se indican en la guia de instalaci贸n, se obtuvieron problemas al momento de generar el bitstream puesto que se us贸 una versi贸n posterior a la 2019.2.
- El tener un buen procesador facilita y acelera el uso de las herramientas como vivado. Se tuvo que dejar durante varias horas encendido el computador para la generaci贸n del bitstream por los bajos recursos que presenta el procesador. 

- Durante el desarrollo del segundo laboratorio encontramos un error al momento de hacer la generaci贸n de bits para el RVfpgaSim. S

![Alt text](https://i.imgur.com/VwpLzZA.png)

Este error se pudo arreglar agregando las siguientes ibrerias en la direcci贸n donde se encontraba el archivo verilated.cpp en la carpeta de cygdrive.
```
#include <limits>
#include <cstddef>
#include <iostream>
```

###  Conclusiones
- Al hacer un modulo es necesario hacer un etiquetado diciente de los terminales, en este laboratorio se podia intuir hacia donde iban o como era la conexi贸n pertinente, haciendo facil este trabajo.
- En el momento de crear el archivo vivado del dise帽o creado, Vivado arroja una alerta indicando que todos los terminales que no esten interconectados seran enviados a tierra "0".

###  Referencias
- Curso de RISC-V [link](https://riscv.org/risc-v-learn-online/)

### Autores
Diego Julian Plaza Quintero - Est. Ingenieria electr贸nica - 2172310
<br/>
egoplaza20@gmail.com
<br/>
Carlos Alberto V谩squez Serrano - Est. Ingenieria electr贸nica - 2170449
<br/>
carlosalvase@gmail.com
