# Auditor√≠a T√©cnica - STM32G474RE Pinout Definitivo

**Fecha de Auditor√≠a:** 2026-01-22  
**Documento Auditado:** `STM32G474RE_PINOUT_DEFINITIVO.md`  
**Auditor:** Ingeniero Senior Hardware/Firmware Embebido Automotriz  
**Fase:** Pre-fabricaci√≥n PCB / Design Freeze

---

## VEREDICTO GENERAL

**Estado:** ‚ö†Ô∏è **APTO CON CORRECCIONES OBLIGATORIAS**

**Resumen Ejecutivo:**
El documento presenta una base s√≥lida y bien estructurada para la integraci√≥n hardware del STM32G474RE. Sin embargo, se han detectado **3 errores cr√≠ticos** y **7 mejoras recomendadas** que deben abordarse antes del design freeze y fabricaci√≥n de la PCB.

**Principales hallazgos:**
1. **Conflicto cr√≠tico:** Pin PB3 usado simult√°neamente para JTDO y TIM2_CH2
2. **Error de especificaci√≥n:** Divisor resistivo del pedal Hall genera p√©rdida innecesaria de resoluci√≥n ADC
3. **Riesgo de dise√±o:** Asignaci√≥n de EXTI puede causar problemas de latencia
4. **Mejoras necesarias:** Aclaraciones sobre AF y configuraciones espec√≠ficas

---

## 1. CONFLICTOS DE PINES

### 1.1 CONFLICTO CR√çTICO: PB3

**Problema Detectado:**  
El pin **PB3** est√° asignado a **TIM2_CH2** (Encoder direcci√≥n canal B).

**An√°lisis:**  
PB3 tiene funci√≥n alternativa **JTDO** (JTAG Data Out) y **TRACESWO** (Serial Wire Output).  
Si bien SWD no requiere JTDO, este pin puede tener configuraci√≥n por defecto que cause conflictos.

**Datasheet STM32G474RE (DS12288 Rev 8):**
- PB3: GPIO, TIM2_CH2, **TRACESWO**, I2S3_CK, SPI1_SCK, SPI3_SCK
- Despu√©s de reset, PB3/PB4 pueden estar configurados en modo TRACE si TRACE est√° habilitado en registros de debug

**Riesgo:**
- **ALTO** - El encoder de direcci√≥n es cr√≠tico para control.
- Si TRACESWO est√° activo, puede interferir con TIM2_CH2.
- Requiere configuraci√≥n expl√≠cita de AFIO para desactivar TRACE.

**Correcci√≥n Obligatoria:**
```c
// En init del firmware, desactivar TRACE expl√≠citamente:
__HAL_AFIO_REMAP_SWJ_NOJTAG();  // Deshabilita JTAG pero mantiene SWD
// O mejor a√∫n, usar pin alternativo para TIM2_CH2
```

**Recomendaci√≥n:**
- **Opci√≥n A:** Mantener PB3 pero documentar claramente la configuraci√≥n AFIO requerida.
- **Opci√≥n B (PREFERIDA):** Reasignar TIM2_CH2 a **PB11** (TIM2_CH4 alternativo) si est√° libre.

**Impacto en documento:** CR√çTICO - Requiere nota de advertencia y configuraci√≥n obligatoria.

---

### 1.2 Verificaci√≥n de Pines Multifunci√≥n

**Pines Analizados para Conflictos:**

| Pin | Asignaci√≥n Documento | Funci√≥n AF | Conflicto | Estado |
|-----|----------------------|------------|-----------|--------|
| PA0 | ADC1_IN1 | TIM2_CH1_ETR | No | ‚úÖ Correcto (ADC tiene prioridad) |
| PA2 | USART2_TX (opcional) | TIM2_CH3 | No | ‚úÖ OK (UART no interfiere) |
| PA3 | USART2_RX | TIM2_CH4 | No | ‚úÖ OK |
| PA8 | TIM1_CH1 | MCO | No | ‚úÖ OK (PWM tiene prioridad) |
| PA11 | TIM1_CH4 | USB_DM | **S√ç** | ‚ö†Ô∏è USB deshabilitado (documentado) |
| PA15 | TIM2_CH1 | JTDI | No | ‚úÖ OK (JTAG deshabilitado) |
| PB3 | TIM2_CH2 | **TRACESWO** | **S√ç** | ‚ùå **CR√çTICO** |
| PB4 | GPIO (ENC_Z) | NJTRST | No | ‚úÖ OK (JTAG deshabilitado) |
| PB8 | FDCAN1_RX | TIM4_CH3 | No | ‚úÖ OK (CAN tiene prioridad) |
| PB9 | FDCAN1_TX | TIM4_CH4 | No | ‚úÖ OK |
| PC8 | TIM8_CH3 | N/A | No | ‚úÖ OK |

**Conclusi√≥n Secci√≥n 1:**  
Un conflicto cr√≠tico detectado (PB3). Resto de asignaciones correctas con AF configurables sin conflicto.

---

## 2. PINES SENSIBLES / ESPECIALES

### 2.1 Pines SWD/JTAG

**PA13 (SWDIO) y PA14 (SWCLK):**  
‚úÖ **CORRECTO** - Documentados como reservados.  
‚úÖ No se reutilizan para otra funci√≥n.  
‚úÖ Permiten programaci√≥n y debug en producci√≥n.

**Recomendaci√≥n adicional:**  
A√±adir en PCB un header 2√ó5 con pin-out est√°ndar ARM Cortex (10-pin SWD):
```
1: VTref    2: SWDIO (PA13)
3: GND      4: SWCLK (PA14)
5: GND      6: SWO (PB3 - conflicto!)
7: N/C      8: N/C
9: GND     10: nRESET
```

‚ö†Ô∏è **ADVERTENCIA:** SWO t√≠picamente usa PB3 (TRACESWO), que est√° asignado a encoder. Si se necesita trace en debug, habr√° conflicto. Documentar que trace NO est√° disponible.

---

### 2.2 Pin BOOT0

‚úÖ **CORRECTO** - Documentado con pull-down 10kŒ© a GND.  
‚úÖ Configuraci√≥n adecuada para boot desde Flash.

**Verificaci√≥n adicional:**  
- Confirmar que pull-down es externo (no confiar solo en resistencia interna d√©bil).
- A√±adir capacitor 100nF a GND cerca de BOOT0 para inmunidad a ruido.

---

### 2.3 Pines USB

**PA11 (USB_DM) usado para PWM_RR:**  
‚úÖ **Documentado expl√≠citamente** que USB no est√° disponible.  
‚ö†Ô∏è Si en futuro se requiere USB, necesita redise√±o.

**Recomendaci√≥n:**  
A√±adir nota en PCB silkscreen: "PA11/PA12: No USB".

---

### 2.4 Pines RTC (PC13-PC15)

**Estado:** No utilizados en este dise√±o.  
‚úÖ **CORRECTO** - Evita conflicto con cristal LSE de 32.768 kHz si se a√±ade en futuro.

**Mejora sugerida:**  
Si se planea RTC en futuro:
- Reservar PC14 (OSC32_IN) y PC15 (OSC32_OUT).
- Documentar que PC13 solo puede ser salida de baja corriente (<3mA).

---

### 2.5 Pines HSE (Cristal Principal)

**Estado:** No documentado en el pinout.

‚ùå **OMISI√ìN IMPORTANTE:**  
No se menciona si se usa cristal externo HSE o reloj interno.

**An√°lisis:**
- STM32G474RE puede usar HSE (8-48 MHz) o HSI16 interno.
- Para aplicaci√≥n automotriz con CAN @ 500 kbps, se recomienda **HSE externo** para precisi√≥n.
- HSE usa **PF0-OSC_IN** y **PF1-OSC_OUT** (no disponibles en LQFP64).
- En LQFP64, HSE usa **PH0** y **PH1** (no documentados).

**Correcci√≥n Obligatoria:**  
A√±adir secci√≥n expl√≠cita sobre configuraci√≥n de reloj:
- Si usa HSI16: Documentar deriva de ¬±1% y validar impacto en CAN.
- Si usa HSE: Documentar cristal (ej: 8 MHz, 25 MHz) y capacitores de carga.

**Recomendaci√≥n para CAN:**  
Usar HSE de **8 MHz** con PLL para alcanzar 170 MHz. Deriva <¬±50 ppm garantiza CAN confiable.

---

## 3. TIMERS Y PWM

### 3.1 Asignaci√≥n de Timers Avanzados

**TIM1 - PWM Tracci√≥n 4x4:**

| Canal | Pin | M√≥dulo | Estado |
|-------|-----|--------|--------|
| CH1 | PA8 | Motor FL | ‚úÖ Correcto |
| CH2 | PA9 | Motor FR | ‚úÖ Correcto |
| CH3 | PA10 | Motor RL | ‚úÖ Correcto |
| CH4 | PA11 | Motor RR | ‚úÖ Correcto |

**Verificaci√≥n:**  
‚úÖ Todos los canales de TIM1 en pines correctos (AF6).  
‚úÖ Frecuencia 20 kHz adecuada para BTS7960.  
‚úÖ No hay conflicto entre canales.

**Mejora sugerida:**  
A√±adir c√°lculo expl√≠cito de PSC y ARR:
```c
// Para 20 kHz @ 170 MHz:
// TIM_CLK = 170 MHz
// PSC = 0 (sin divisi√≥n)
// ARR = 170,000,000 / 20,000 = 8500
// Resoluci√≥n efectiva = 13.05 bits (8500 niveles)
```

---

**TIM8 - PWM Direcci√≥n:**

| Canal | Pin | M√≥dulo | Estado |
|-------|-----|--------|--------|
| CH3 | PC8 | Motor Direcci√≥n | ‚úÖ Correcto (AF4) |

**Verificaci√≥n:**  
‚úÖ TIM8_CH3 en PC8 es correcto.  
‚ö†Ô∏è Solo usa 1 canal de 4 disponibles en TIM8.

**Oportunidad de expansi√≥n:**  
- TIM8_CH1/CH2/CH4 libres para futuras actuaciones PWM de alta calidad.
- Documentar canales reservados para expansi√≥n.

---

### 3.2 TIM2 - Encoder Direcci√≥n

**Configuraci√≥n Modo Encoder:**

| Canal | Pin | Se√±al | Estado |
|-------|-----|-------|--------|
| CH1 | PA15 | ENC_A | ‚úÖ Correcto (AF1) |
| CH2 | **PB3** | ENC_B | ‚ùå **CONFLICTO TRACESWO** |

**An√°lisis de Modo Encoder 3:**  
‚úÖ Documentado correctamente (cuenta en ambos flancos de A y B).  
‚úÖ Resoluci√≥n 4√ó correcta (360 PPR ‚Üí 1440 conteos/rev).  
‚úÖ TIM2 es 32-bit (permite conteo extendido sin overflow frecuente).

**Problema:**  
PB3 con TRACESWO puede no funcionar como TIM2_CH2 sin configuraci√≥n AFIO.

**Correcci√≥n:**  
Ver secci√≥n 1.1 - Requiere deshabilitar TRACE o reasignar pin.

---

### 3.3 TIM3 - Trigger ADC

**Uso:** Generar trigger para ADC1 @ 200 Hz.

‚úÖ **CORRECTO** - TIM3 no genera PWM, solo evento TRGO.  
‚úÖ Frecuencia 200 Hz adecuada para pedal Hall.  
‚úÖ No hay conflicto de pines (TIM3 sin salida f√≠sica).

**Mejora sugerida:**  
Documentar configuraci√≥n TIM3:
```c
TIM3->PSC = 8499;      // 170 MHz / 8500 = 20 kHz
TIM3->ARR = 99;        // 20 kHz / 100 = 200 Hz
TIM3->CR2 |= TIM_CR2_MMS_1;  // Update event ‚Üí TRGO
```

---

## 4. ADC Y SE√ëALES ANAL√ìGICAS

### 4.1 Pedal Hall - ADC1_IN1 (PA0)

**Configuraci√≥n Documentada:**
- ADC: ADC1, Canal IN1
- Resoluci√≥n: 12-bit
- Trigger: TIM3 @ 200 Hz
- DMA: S√≠

‚úÖ **CORRECTO** - Configuraci√≥n adecuada para se√±al cr√≠tica.

---

### 4.2 ERROR CR√çTICO: Divisor Resistivo

**Problema Detectado en Secci√≥n 3:**

El documento propone un divisor resistivo:
```
Sensor Hall (5V) ‚Üí Divisor ‚Üí ADC (3.3V)
R1 = 10kŒ©
R2 = 6.8kŒ©
Vout_ADC = Vin √ó (R2 / (R1 + R2)) = Vin √ó 0.4
‚Üí 4.5V √ó 0.4 = 1.8V
```

**An√°lisis del Error:**

| Par√°metro | Sensor Hall | Con Divisor | P√©rdida |
|-----------|-------------|-------------|---------|
| Rango de salida | 0.5 - 4.5 V (4.0 V √∫til) | 0.2 - 1.8 V (1.6 V √∫til) | 60% |
| Resoluci√≥n ADC (12-bit) | 4096 niveles | 4096 niveles | 0% |
| Resoluci√≥n efectiva | 4.0 V / 4096 = 0.98 mV/LSB | 1.6 V / 4096 = **0.39 mV/LSB** | **60%** |
| Niveles √∫tiles | ~4000 LSB | ~1600 LSB | 60% desperdiciado |

**Impacto:**
- ‚ùå Se desperdicia 60% de la resoluci√≥n del ADC.
- ‚ùå Ruido relativo aumenta (menor se√±al, mismo ruido absoluto).
- ‚ùå Peor relaci√≥n se√±al/ruido (SNR).

**Correcci√≥n Obligatoria:**

**Opci√≥n A (RECOMENDADA): Alimentar sensor Hall a 3.3V**
```
Sensor Hall alimentado a 3.3V:
- Vout = 0.33 - 3.0 V (aprox, seg√∫n sensor)
- Rango √∫til: ~2.7 V
- Resoluci√≥n: 2.7 V / 4096 = 0.66 mV/LSB
- Niveles √∫tiles: ~4000 LSB (100% ADC)
- NO requiere divisor resistivo
```

**Opci√≥n B: Divisor optimizado**
```
Si sensor DEBE ser 5V:
R1 = 3.3kŒ©
R2 = 5.6kŒ©
Factor = 5.6 / (3.3 + 5.6) = 0.629
4.5V √ó 0.629 = 2.83V (dentro de 3.3V)
Rango √∫til: 0.31 - 2.83 V (2.52 V)
Resoluci√≥n: 2.52 V / 4096 = 0.62 mV/LSB
Niveles √∫tiles: ~3700 LSB (90% ADC)
```

**Opci√≥n C (IDEAL): ADC tolerante a 5V**

STM32G474RE tiene **ADC 5V-tolerant** en algunos pines si:
- Pin configurado como entrada anal√≥gica.
- VDDA = 3.3V.
- Usar ADC con **VREF+ externo de 5V** (si disponible).

**Verificaci√≥n Datasheet:**  
PA0 NO est√° marcado como 5V-tolerant en modo anal√≥gico.  
Por tanto, **Opci√≥n A o B son obligatorias**.

**Recomendaci√≥n Final:**  
**Opci√≥n A** - Alimentar sensor Hall a 3.3V. Simplifica hardware, maximiza resoluci√≥n.

---

### 4.3 Filtro RC

**Filtro documentado:**
- R = 10kŒ©
- C = 100nF
- fc = 1 / (2œÄ √ó 10k √ó 100nF) = **159 Hz**

**An√°lisis:**
‚úÖ Frecuencia de corte 159 Hz adecuada para se√±al de pedal (cambios lentos).  
‚úÖ Aten√∫a ruido >200 Hz (PWM @ 20 kHz muy atenuado).

**Mejora sugerida:**  
A√±adir capacitor adicional de 10nF en paralelo con 100nF para mejor supresi√≥n de picos de alta frecuencia (EMI).

---

### 4.4 Calibraci√≥n ADC

**Valores documentados:**
- M√≠nimo: ADC ‚âà 620 (0.5 V escalado)
- M√°ximo: ADC ‚âà 3720 (3.0 V escalado)

‚ö†Ô∏è **INCOHERENCIA:**  
Si se usa divisor √ó0.4:
- 0.5 V ‚Üí 0.2 V ‚Üí ADC = 0.2/3.3 √ó 4096 = **248** (no 620)
- 3.0 V ‚Üí 1.2 V ‚Üí ADC = 1.2/3.3 √ó 4096 = **1489** (no 3720)

**Conclusi√≥n:**  
Los valores de calibraci√≥n son **incorrectos** si se usa el divisor propuesto.  
Confirma que el divisor resistivo es un error de dise√±o.

**Correcci√≥n:**  
Actualizar valores de calibraci√≥n seg√∫n opci√≥n elegida (A o B).

---

## 5. INTERRUPCIONES (EXTI)

### 5.1 Asignaci√≥n de L√≠neas EXTI

**EXTI Utilizadas:**

| EXTI Line | Pin | M√≥dulo | Prioridad |
|-----------|-----|--------|-----------|
| EXTI0 | PB0 | WHEEL_FL | Media |
| EXTI1 | PB1 | WHEEL_FR | Media |
| EXTI2 | PB2 | WHEEL_RL | Media |
| EXTI4 | PB4 | ENC_Z (index) | Alta |
| EXTI10 | PB10 | WHEEL_RR | Media |
| EXTI15 | PB15 | KEY_ON | Baja |

**Verificaci√≥n:**  
‚úÖ No hay conflictos (cada l√≠nea EXTI puede conectarse a un solo pin a la vez).  
‚úÖ Distribuci√≥n razonable de interrupciones.

---

### 5.2 Agrupaci√≥n de EXTI

**Handlers en STM32G4:**
- **EXTI0_IRQHandler** ‚Üí EXTI0 (PB0 - WHEEL_FL)
- **EXTI1_IRQHandler** ‚Üí EXTI1 (PB1 - WHEEL_FR)
- **EXTI2_IRQHandler** ‚Üí EXTI2 (PB2 - WHEEL_RL)
- **EXTI4_IRQHandler** ‚Üí EXTI4 (PB4 - ENC_Z)
- **EXTI15_10_IRQHandler** ‚Üí EXTI10 (PB10 - WHEEL_RR) y EXTI15 (PB15 - KEY_ON)

‚ö†Ô∏è **ADVERTENCIA:**  
EXTI10 y EXTI15 **comparten el mismo handler** (EXTI15_10_IRQHandler).  
Si ambas interrupciones ocurren simult√°neamente, el handler debe discriminar cu√°l dispar√≥.

**C√≥digo t√≠pico:**
```c
void EXTI15_10_IRQHandler(void) {
    if (__HAL_GPIO_EXTI_GET_IT(GPIO_PIN_10)) {
        // WHEEL_RR
        __HAL_GPIO_EXTI_CLEAR_IT(GPIO_PIN_10);
        handleWheelRR();
    }
    if (__HAL_GPIO_EXTI_GET_IT(GPIO_PIN_15)) {
        // KEY_ON
        __HAL_GPIO_EXTI_CLEAR_IT(GPIO_PIN_15);
        handleKeyOn();
    }
}
```

‚úÖ **ACEPTABLE** - KEY_ON es evento raro (arranque/apagado), WHEEL_RR es peri√≥dico pero no cr√≠tico si comparte handler.

---

### 5.3 Latencia de Interrupciones

**Frecuencia esperada de sensores de rueda:**
- Velocidad m√°xima: 10 km/h = 2.78 m/s
- Rueda √ò = 0.3 m ‚Üí Circunferencia = 0.942 m
- Revoluciones/s = 2.78 / 0.942 = 2.95 rps
- Con 10 pulsos/rev ‚Üí **29.5 Hz por rueda**
- 4 ruedas ‚Üí **118 interrupciones/s total**

**An√°lisis:**  
‚úÖ Frecuencia baja (118 Hz) - STM32 @ 170 MHz puede manejar sin problema.  
‚úÖ Latencia de ISR t√≠pica <10 ¬µs.

**Mejora sugerida:**  
Implementar debounce en software (ignorar pulsos <500 ¬µs) para eliminar ruido.

---

## 6. CAN BUS

### 6.1 Pines CAN

**Asignaci√≥n:**
- CAN_TX: PB9 (FDCAN1_TX, AF9)
- CAN_RX: PB8 (FDCAN1_RX, AF9)

‚úÖ **CORRECTO** - Pines v√°lidos para FDCAN1.  
‚úÖ AF9 correcta para FDCAN1.

**Verificaci√≥n Datasheet:**  
Alternativas FDCAN1:
- PA11/PA12 (usado para PWM/USB)
- **PB8/PB9** ‚Üê Opci√≥n elegida ‚úÖ
- PD0/PD1 (no disponibles en LQFP64)

---

### 6.2 Velocidad CAN

**Documentado:** 500 kbps

‚úÖ **CORRECTO** para cables >3 m y m√∫ltiples nodos.  
‚úÖ Permite comunicaci√≥n robusta con ESP32.

**Validaci√≥n de Timing:**

Para 500 kbps con PCLK = 170 MHz:
```
Bit Time = 1 / 500k = 2 ¬µs
Prescaler t√≠pico = 17 ‚Üí TQ = 170 MHz / 17 = 10 MHz ‚Üí TQ = 100 ns
Bit Time = 20 TQ = 20 √ó 100 ns = 2 ¬µs ‚úÖ

Segmentos t√≠picos:
SYNC_SEG = 1 TQ
PROP_SEG = 5 TQ
PHASE_SEG1 = 8 TQ
PHASE_SEG2 = 6 TQ
Total = 20 TQ = 2 ¬µs
```

‚úÖ Timing coherente con 500 kbps.

---

### 6.3 Terminaci√≥n CAN

**Documentado:** 120Œ© en ambos extremos del bus.

‚úÖ **CORRECTO** - Est√°ndar ISO 11898-2.

**Mejora sugerida:**  
A√±adir capacitor de 100pF en paralelo con terminaci√≥n para suprimir reflexiones de alta frecuencia (opcional pero recomendado en entornos con EMI).

---

### 6.4 Mensajes CAN y Ancho de Banda

**Mensajes principales:**

| ID | Direcci√≥n | Frecuencia | Bytes | Throughput |
|----|-----------|------------|-------|------------|
| 0x100 | ESP32‚ÜíSTM32 | 20 ms (50 Hz) | 8 | 400 bytes/s |
| 0x110 | STM32‚ÜíESP32 | 20 ms (50 Hz) | 8 | 400 bytes/s |
| 0x111 | STM32‚ÜíESP32 | 50 ms (20 Hz) | 8 | 160 bytes/s |
| 0x130 | ESP32‚ÜíSTM32 | 100 ms (10 Hz) | 2 | 20 bytes/s |
| 0x131 | STM32‚ÜíESP32 | 100 ms (10 Hz) | 2 | 20 bytes/s |
| **Total** | | | | **~1000 bytes/s** |

**C√°lculo de utilizaci√≥n del bus:**

CAN frame overhead (aproximado):
- Datos: 8 bytes
- Header + CRC + ACK + EOF: ~14 bytes
- Total por frame: ~22 bytes = 176 bits

Utilizaci√≥n @ 500 kbps:
- 1000 bytes/s datos ‚Üí ~2750 bytes/s con overhead ‚Üí **22000 bits/s**
- Utilizaci√≥n: 22000 / 500000 = **4.4%**

‚úÖ **EXCELENTE** - Bus CAN con <5% utilizaci√≥n tiene margen enorme para expansi√≥n.

---

## 7. I¬≤C Y ONE-WIRE

### 7.1 I¬≤C1 - INA226

**Pines:**
- SCL: PB6 (I2C1_SCL, AF4)
- SDA: PB7 (I2C1_SDA, AF4)

‚úÖ **CORRECTO** - Pines v√°lidos para I2C1.

**Pull-up documentado:** 2.2kŒ©

‚úÖ **ADECUADO** para 400 kHz (Fast Mode).

**C√°lculo de rise time:**
```
tr_max = 300 ns (Fast Mode I¬≤C)
C_bus ‚âà 100 pF (estimado, 4 sensores + trazas)
R_pullup = 2.2kŒ©
tr ‚âà 2.2 √ó C_bus √ó R_pullup = 2.2 √ó 100pF √ó 2.2kŒ© = 484 ns
```

‚ö†Ô∏è **ADVERTENCIA:** Rise time de 484 ns excede 300 ns de Fast Mode.

**Correcci√≥n:**  
Reducir pull-up a **1.5kŒ©** para tr ‚âà 330 ns (dentro de margen).

---

### 7.2 N√∫mero de Dispositivos I¬≤C

**Documentado:** 6 dispositivos INA226 en I2C1.

‚úÖ **ACEPTABLE** - I¬≤C soporta hasta 112 dispositivos te√≥ricamente.  
‚ö†Ô∏è Capacitancia total puede ser l√≠mite.

**An√°lisis:**
- 6 INA226 √ó ~10pF cada uno = 60pF
- Trazas PCB: ~50pF
- Total estimado: **110pF**

Con pull-up 1.5kŒ© ‚Üí tr ‚âà 363 ns ‚Üí Aceptable.

**Mejora sugerida:**  
Si en futuro se a√±aden m√°s dispositivos I¬≤C, considerar multiplexor TCA9548A.

---

### 7.3 OneWire - DS18B20

**Pin:** PB5 (GPIO open-drain)  
**Pull-up:** 4.7kŒ© (externo)

‚úÖ **CORRECTO** - Configuraci√≥n est√°ndar OneWire.

**Verificaci√≥n:**  
PB5 no tiene funciones alternativas conflictivas importantes.  
‚úÖ Adecuado para OneWire.

**Mejora sugerida:**  
A√±adir capacitor 100nF cerca del pin PB5 para filtrar ruido EMI de motores.

---

## 8. SE√ëALES DE SEGURIDAD CR√çTICAS

### 8.1 Pedal Hall

**Criticidad:** **MUY ALTA**  
**An√°lisis:** Ver secci√≥n 4 (ADC).

**Validaciones documentadas:**
‚úÖ Rechazo fuera de rango  
‚úÖ Detecci√≥n stuck-at  
‚úÖ Coherencia temporal

**Mejora sugerida:**  
A√±adir validaci√≥n de **tasa de cambio m√°xima**:
```c
// Pedal f√≠sico no puede cambiar >50% en 100ms
if (abs(pedal_new - pedal_old) > 2048 && dt < 100ms) {
    // Error: Cambio imposible ‚Üí Fallo de sensor
    return PEDAL_FAULT;
}
```

---

### 8.2 Palanca de Cambios

**Estados v√°lidos documentados:**  
‚úÖ Tabla de estados correcta.  
‚úÖ Detecci√≥n de estados inv√°lidos.

**Debounce documentado:** 3 lecturas √ó 10 ms

‚úÖ **ADECUADO** para switches mec√°nicos.

**Mejora sugerida:**  
A√±adir timeout de transici√≥n:
```c
// Si estado inv√°lido persiste >100ms ‚Üí Fallo mec√°nico
if (invalid_state_duration > 100ms) {
    // Forzar NEUTRAL y generar c√≥digo de fallo
}
```

---

### 8.3 Llave de Contacto

**Pin:** PB15 (EXTI15)  
**Trigger:** Both edges

‚úÖ **CORRECTO** - Detecta encendido y apagado.

**L√≥gica power-hold documentada:**  
‚úÖ Correcta - MCU mantiene RELAY_MAIN activo.

‚ö†Ô∏è **RIESGO:**  
Si STM32 falla y RELAY_MAIN queda en HIGH, sistema no se puede apagar.

**Mitigaci√≥n obligatoria:**  
A√±adir en PCB:
- **Watchdog hardware externo** (ej: MAX6369) que resetee RELAY_MAIN si STM32 no responde.
- O **timeout RC** que desactive RELAY_MAIN tras ~10 segundos sin refresh.

---

### 8.4 Rel√©s de Potencia

**Estados por defecto documentados:** Todos LOW

‚úÖ **CORRECTO** - Fail-safe por dise√±o.

**Verificaci√≥n:**  
GPIO en reset est√°n en modo input pull-down ‚Üí LOW por defecto.  
‚úÖ Coherente con seguridad.

**Mejora sugerida:**  
A√±adir resistencias pull-down externas (10kŒ©) en PC11, PC12, PD2 para garantizar LOW incluso si pin queda flotante.

---

## 9. COHERENCIA ARQUITECT√ìNICA

### 9.1 Separaci√≥n STM32 (Control) vs ESP32 (HMI)

‚úÖ **EXCELENTE** - El dise√±o respeta completamente la arquitectura dual:
- STM32: Todos los sensores cr√≠ticos, actuadores, seguridad.
- ESP32: Solo HMI por CAN (no documentado en este pinout, correcto).

‚úÖ No hay "fugas" de funciones cr√≠ticas a ESP32.

---

### 9.2 Sensores Cr√≠ticos en STM32

**Sensores cr√≠ticos correctamente asignados a STM32:**
- ‚úÖ Pedal Hall (ADC1)
- ‚úÖ Encoder direcci√≥n (TIM2)
- ‚úÖ Sensores rueda (EXTI)
- ‚úÖ Corrientes (I¬≤C)
- ‚úÖ Temperaturas (OneWire)
- ‚úÖ TOFSense-M (UART)

‚úÖ **CORRECTO** - Decisi√≥n arquitect√≥nica coherente.

---

### 9.3 Determinismo Temporal

**Elementos que garantizan determinismo:**
- ‚úÖ ADC con trigger por timer (TIM3)
- ‚úÖ Encoder por timer hardware (TIM2)
- ‚úÖ PWM por timers avanzados (TIM1, TIM8)
- ‚úÖ CAN por hardware (FDCAN1)

‚úÖ **EXCELENTE** - No depende de polling ni timing variable.

---

## 10. LISTA DE CORRECCIONES

### 10.1 ERRORES CR√çTICOS (Obligatorio Corregir)

#### **ERROR 1: Conflicto PB3 (TRACESWO vs TIM2_CH2)**

**Gravedad:** üî¥ **CR√çTICA**

**Problema:**  
PB3 usado para encoder direcci√≥n (TIM2_CH2) puede conflictuar con TRACESWO.

**Impacto:**  
Encoder de direcci√≥n puede no funcionar correctamente.

**Correcci√≥n:**
- **Opci√≥n A:** A√±adir configuraci√≥n AFIO obligatoria en firmware para deshabilitar TRACE.
- **Opci√≥n B (RECOMENDADA):** Reasignar TIM2_CH2 a pin alternativo (ej: PB11 como TIM2_CH4 si no se requiere cuadratura exacta, o usar otro timer).

**Acci√≥n:** Actualizar documento con nota de advertencia y configuraci√≥n AFIO, O reasignar pin.

---

#### **ERROR 2: Divisor Resistivo Pedal Hall**

**Gravedad:** üî¥ **CR√çTICA**

**Problema:**  
Divisor √ó0.4 desperdicia 60% de resoluci√≥n ADC.

**Impacto:**  
Degradaci√≥n de precisi√≥n del pedal (se√±al cr√≠tica de control).

**Correcci√≥n:**
- **Recomendada:** Alimentar sensor Hall a 3.3V (sin divisor).
- **Alternativa:** Divisor optimizado (R1=3.3k, R2=5.6k) para factor ~0.63.

**Acci√≥n:** Eliminar divisor √ó0.4 del documento y recalcular calibraci√≥n.

---

#### **ERROR 3: Valores de Calibraci√≥n ADC Incorrectos**

**Gravedad:** üü° **MODERADA**

**Problema:**  
Valores de calibraci√≥n (620, 3720) no coinciden con divisor propuesto.

**Impacto:**  
Confusi√≥n en implementaci√≥n de firmware.

**Correcci√≥n:**  
Recalcular valores seg√∫n opci√≥n final de alimentaci√≥n del sensor (3.3V o 5V con divisor).

**Acci√≥n:** Actualizar tabla de calibraci√≥n con valores correctos.

---

### 10.2 MEJORAS RECOMENDADAS (No Bloqueantes)

#### **MEJORA 1: Reloj HSE**

**Problema:** No documentado si se usa HSE o HSI.

**Recomendaci√≥n:** A√±adir secci√≥n sobre configuraci√≥n de reloj (HSE 8 MHz recomendado para CAN).

---

#### **MEJORA 2: Pull-up I¬≤C**

**Problema:** 2.2kŒ© puede dar rise time >300 ns.

**Recomendaci√≥n:** Reducir a 1.5kŒ© para Fast Mode confiable.

---

#### **MEJORA 3: Watchdog Hardware Externo**

**Problema:** RELAY_MAIN puede quedar activo si STM32 falla.

**Recomendaci√≥n:** A√±adir MAX6369 o similar para resetear rel√© si STM32 no responde.

---

#### **MEJORA 4: Pull-down Externos en Rel√©s**

**Problema:** Confianza en pull-down interno de GPIO.

**Recomendaci√≥n:** A√±adir resistencias 10kŒ© externas en PC11, PC12, PD2.

---

#### **MEJORA 5: Capacitor en BOOT0**

**Problema:** BOOT0 sensible a ruido.

**Recomendaci√≥n:** A√±adir 100nF a GND cerca de BOOT0.

---

#### **MEJORA 6: Documentar C√°lculos PWM**

**Problema:** PSC y ARR no documentados expl√≠citamente.

**Recomendaci√≥n:** A√±adir f√≥rmulas de c√°lculo para TIM1/TIM8.

---

#### **MEJORA 7: Debounce Sensores de Rueda**

**Problema:** No documentado en firmware.

**Recomendaci√≥n:** A√±adir nota sobre implementaci√≥n de debounce (<500 ¬µs).

---

## 11. CONFIRMACI√ìN FINAL

### 11.1 ¬øPuede Usarse como Manual El√©ctrico?

**Respuesta:** ‚úÖ **S√ç, CON CORRECCIONES**

El documento es **muy completo y bien estructurado**, adecuado como base para:
- Dise√±o de PCB
- Cableado de sistema
- Programaci√≥n de firmware

**Pero requiere:**
- Resolver conflicto PB3 (CR√çTICO)
- Corregir divisor pedal Hall (CR√çTICO)
- A√±adir secci√≥n HSE (IMPORTANTE)
- Implementar mejoras recomendadas (OPCIONAL pero aconsejable)

---

### 11.2 Cambios Necesarios Antes del Design Freeze

**Obligatorios:**
1. ‚úÖ Resolver conflicto PB3 (reasignar pin o documentar AFIO)
2. ‚úÖ Eliminar divisor √ó0.4 del pedal Hall
3. ‚úÖ Actualizar valores de calibraci√≥n ADC
4. ‚úÖ A√±adir secci√≥n de configuraci√≥n de reloj (HSE/HSI)

**Recomendados:**
5. ‚ö†Ô∏è Reducir pull-up I¬≤C a 1.5kŒ©
6. ‚ö†Ô∏è A√±adir watchdog hardware externo para RELAY_MAIN
7. ‚ö†Ô∏è A√±adir pull-down externos en rel√©s

**Opcionales (mejoran documentaci√≥n):**
8. ‚ÑπÔ∏è A√±adir c√°lculos expl√≠citos de PSC/ARR de timers
9. ‚ÑπÔ∏è Documentar debounce de sensores de rueda
10. ‚ÑπÔ∏è A√±adir capacitor en BOOT0

---

## 12. TABLA RESUMEN DE HALLAZGOS

| # | Tipo | Gravedad | Secci√≥n | Problema | Estado |
|---|------|----------|---------|----------|--------|
| 1 | Error | üî¥ Cr√≠tica | Pines | PB3 conflicto TRACESWO | ‚ùå Requiere correcci√≥n |
| 2 | Error | üî¥ Cr√≠tica | ADC | Divisor resistivo ineficiente | ‚ùå Requiere correcci√≥n |
| 3 | Error | üü° Moderada | ADC | Calibraci√≥n incorrecta | ‚ùå Requiere correcci√≥n |
| 4 | Omisi√≥n | üü° Moderada | Clock | HSE no documentado | ‚ö†Ô∏è A√±adir secci√≥n |
| 5 | Mejora | üü¢ Baja | I¬≤C | Pull-up sub√≥ptimo | ‚ÑπÔ∏è Recomendada |
| 6 | Mejora | üü° Moderada | Seguridad | Falta watchdog HW | ‚ö†Ô∏è Recomendada |
| 7 | Mejora | üü¢ Baja | Seguridad | Falta pull-down externo | ‚ÑπÔ∏è Recomendada |

---

## CONCLUSI√ìN

El documento **STM32G474RE_PINOUT_DEFINITIVO.md** es un excelente punto de partida con arquitectura s√≥lida y bien pensada.

**Fortalezas:**
- ‚úÖ Separaci√≥n clara STM32 (control) vs ESP32 (HMI)
- ‚úÖ Uso correcto de timers avanzados para PWM
- ‚úÖ Asignaci√≥n determinista de sensores cr√≠ticos
- ‚úÖ Documentaci√≥n estructurada y legible

**Debilidades:**
- ‚ùå Conflicto PB3 sin resolver
- ‚ùå Dise√±o sub√≥ptimo del divisor resistivo
- ‚ùå Omisi√≥n de configuraci√≥n de reloj

**Veredicto Final:**  
**APTO PARA PRODUCCI√ìN DESPU√âS DE IMPLEMENTAR LAS 4 CORRECCIONES OBLIGATORIAS.**

Las mejoras recomendadas a√±aden robustez pero no son bloqueantes.

---

**Firma de Auditor√≠a:**  
Ingeniero Senior Hardware/Firmware Embebido  
Especialista en Sistemas Automotrices y Seguridad Funcional  
Fecha: 2026-01-22

**Pr√≥ximos Pasos:**
1. Implementar correcciones cr√≠ticas (1-4)
2. Revisar documento actualizado
3. Aprobaci√≥n final
4. Design freeze y fabricaci√≥n PCB
