[Inputs]
in1
[Outputs]
out1
[BiDir]
[ATTRIBUTES]
VeriModel signal

