# ПЦИС Лабораторна работа 1

## Задача 1

Създайте проект в Xilinx Vivado

![project settings](project_settings.png)

Добавете файловете `lab1_top.sv, lab1.sv, clk_div.sv, clk_div_test.sv и Basus3_Master.xdc`

![design structure](design_structure.png)

Симулирайте модула lab1_test

![lab1a simulation](lab1a_sim.png)

Генерирайте файл за програмиране на FPGA схемата и го заредете в експерименталната платка

![hardware manager](hardware_manager.png)


## Задача 2

Променете моделът от предишната задача, така че да се получи ефектът показан на следната фигура

![lab1b simulation](lab1b_sim.png)

Генерирайте файл за програмиране на FPGA схемата и го заредете в експерименталната платка

## Задача 3

Променете моделът от предишната задача, така че да се получи ефектът показан на следната фигура

![lab1b simulation](lab1c_sim.png)

Генерирайте файл за програмиране на FPGA схемата и го заредете в експерименталната платка

