## Pipeline

### Arquitetura CISC (Complex Instruction Set Architecture)

* Computadores complexos
	* Instruções complexas:
	* Dezenas de modos de endereçamento
	* Instruções de tamanhos variados
	* Referencia a operandos na memória principal

* Problemas das arquitetura CISC
	* Difícil implementação do pipeline
*  UC microprogramada
* IPC: instruction per clock
* CPI: clocks per instruction


### RISC (Reduced Instruction Set Architecture)

* Instruções são simples e em menor quantidade
* Menor numero de modos de endereçamento
* Poucos formatos
* Somente os operandos de load/store acessam a memoria
	* Arquitetura orientada a registrador
* Cada fase da execução da instrução tem o tamanho fixo de 1 ciclo de clock
* UC handwired (implementação em hardware)


### MIPS: Arquitetura RISC
	
Qual a desvantagem de usar uma arquitetura monociclo?
* Ciclo de clock é para executar a instrução mais lenta

* lw: 
	* Calcular endereço (ULA)
	* Acessar a memoria (MEM)
	* Escrever no banco de registradores (Bco Reg)

### Monociclo / Multiciclo:



![enter image description here](https://lh3.googleusercontent.com/TBXKvZXdJ1sEG_37wODJinvqpwIbPews-hl9lG71I9iTCD5qwqi6MPHlWfCxH1qRLk_mRJaxGsR0iQ)

### Pipeline

#### Lavar roupa:

Tipos:

1) Lavar
2) Secar
3) Separar
4) Guardar no armário


|Instrução|Tempo (Tipos)|
|---------|----|
|1	  |1(1)		|
|1	  |2(2)		|
|1	  |3(3)		|
|1	  |4(4)		|
|2	  |2(1)		|
|2	  |3(2)		|
|2	  |4(3)		|
|2	  |5(4)		|
|3	  |3(1)		|
|3	  |4(2)		|
|3	  |5(3)		|
|3	  |6(4)		|
<!--stackedit_data:
eyJoaXN0b3J5IjpbLTk5OTgyOTI3OF19
-->