3.1. Напишите и промоделируйте в симуляторе 8-битный регистр с таким заголовком модуля:

module regWithBenefits 
#(parameter W=8) 
(input logic [W-1:0] d, 
input logic rstN, ck, clr, ld, shl, shIn, 
output logic [W-1:0] q);

Здесь rstN - это сигнал асинхронного сброса, а clr - сигнал синхронного сброса. Работа происходит по переднему фронту тактового сигнала ck. По сигналу ld в регистр должно быть загружено значение d. shl сдвигает содержимое регистра влево на одну позицию, а самым младшим битом становится shIn. Если установлен более чем один управляющий сигнал, то предполагаются следующие приоритеты: clr, ld и shl.