
[pdf](zotero://open-pdf/library/items/IWNFV8DW)

## 0-Abstract

稀疏矩阵-矩阵乘法（SpMM）和采样稠密-稠密矩阵乘法（SDDMM）是科学计算和深度学习中重要的稀疏运算符。张量核心单元（TCUs）通过卓越的计算能力增强现代加速器，这有望将矩阵运算符的性能提升到更高水平。然而，由于无结构稀疏数据的不规则性，在TCUs上提供实际的加速是困难的。

为此，我们提出了FlashSparse，一种新颖的方法，用于弥合稀疏工作负载与TCU架构之间的差距。具体而言，<font color='red'><b>FlashSparse通过一种新颖的交换-转置矩阵乘法策略，最小化TCUs上SpMM和SDDMM的稀疏粒度。得益于最小的稀疏粒度，计算冗余显著减少，同时TCUs的计算能力得到了充分利用</b></font>。此外，FlashSparse配备了一种内存高效的线程映射策略，以实现**合并数据访问**，并使用一种**稀疏矩阵存储格式以节省内存占用**。

针对H100和RTX 4090 GPU的大量实验结果表明，FlashSparse为稀疏矩阵乘法设定了新的最先进水平（几何平均速度提升5.5倍，相比DTC-SpMM和3.22倍，相比RoDe）。


## 1-Introduction

稀疏矩阵-矩阵乘法（SpMM）和采样稠密-稠密矩阵乘法（SDDMM）是用于各个领域的两种主要稀疏运算符，如科学计算和图神经网络（GNN）。例如，在GCN中，邻居节点的特征聚合（即图卷积）可以计算为SpMM，而在AGNN和GAT中，图节点之间的注意力可以计算为SDDMM。由于这些稀疏运算符常常导致性能瓶颈，SpMM和SDDMM在GPU上的加速研究已广泛开展。

一类研究工作集中**在GPU CUDA核心上的稀疏运算符加速**。Gale等人提出了<font color='red'><b>Sputnik</b></font>，一种一维平铺方案，用于分层分解稀疏计算并映射到CUDA核心。这个平铺方案大大提高了数据局部性和占用率。RoDe是当前在CUDA核心上最新的工作，旨在解决Sputnik中的负载不均匀问题。<font color='red'><b>RoDe</b></font>首先将稀疏矩阵分为长行和短行。长行进一步划分为更细粒度的组。这种负载平衡方法增强了并发性，特别是针对极度不均匀分布的稀疏矩阵。

另一方面，最近出现的张量核心单元（TCUs）在现代GPU上占据了主要的计算能力（远高于CUDA核心）。TCUs首次是在NVIDIA Volta GPU中引入，以加速矩阵乘法和累加（MMA）操作。TCUs已被广泛应用于加速科学计算和深度学习工作负载，但**主要用于稠密矩阵操作或结构化稀疏矩阵操作**。例如，`cuSPARSELt`利用TCUs上原生支持的稀疏性实现了与稠密对应物相比的双峰性能。但它对稀疏模式施加了严格的约束（即2:4结构稀疏），稀疏比率限制为50%，这限制了其可用性。

---

结构化稀疏：<font color='red'><b>NVIDIA的2:4剪枝方案</b></font> [URL](https://docs.nvidia.com/cuda/cusparselt/release_notes.html)

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250218210108.png)

---

然而，许多实际应用中的稀疏矩阵展现出高稀疏率（例如，>99%）和非结构化特征，这与TCUs原生支持的结构化稀疏性相差甚远。**利用TCUs加速这些稀疏运算符的主要挑战在于稀疏工作负载与TCU架构之间的不匹配**。一个简单的实现可能在由MMA指令支持的操作数形状的粒度（例如，16×8）下识别稀疏矩阵中的非零块，但这会导致严重的资源浪费，因为这些块中的大多数值都是零。几项研究工作已经投入到设计更高效的稀疏矩阵存储格式和内核优化，以改善资源利用率。例如，**TC-GNN和最新的DTC-SpMM识别稀疏矩阵中的16×1非零向量，然后将这些向量连接成TCUs指令（MMA或WMMA）支持的块形状。因此，所有零向量从计算中被排除，导致更高的利用率。** 然而，TC-GNN和DTC-SpMM的设计理念要求非零向量大小为16×1，这仍然过大而无法高效，因为非零向量中很大一部分值为零，导致计算能力的浪费。

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250218210701.png)
<center> <font face='华文宋体' size='4'> 在SpMM中，16x1和8x1非零向量大小下的MMA调用次数。请注意，IGB-large使用的单位为千万，以便于清晰展示。 </font> </center>


为此，我们提出了一种新颖的方法，FlashSparse，它在稀疏工作负载和TCU架构之间架起了桥梁。通过精巧的算法设计和高度优化的实现，**FlashSparse可以将非零向量的粒度最小化到8×1。注意，FlashSparse中较小的向量大小并不是通过牺牲TCU的计算能力来实现的，而是通过复杂的硬件-软件协同设计实现的**。在图1中，我们比较了对于从图数据生成的稀疏矩阵，使用不同向量大小（在TC-GNN和DTC-SpMM中为16×1，在FlashSparse中为8×1）时，SpMM操作的MMA调用次数。稠密矩阵的列数为16。我们观察到，与16×1相比，8×1向量大小可以平均减少43%的MMA调用次数，这可以直接转化为TCU上稀疏操作的计算和数据访问成本显著降低。

我们的主要贡献是：
- 我们识别出使用TCUs加速稀疏运算的最新工作中性能限制的关键因素，即算法设计导致的大型非零向量大小所引起的计算和数据访问的高冗余。
- 我们提出了FlashSparse，通过一种新颖的交换-转置MMA计算策略，将SpMM和SDDMM的非零向量粒度最小化至8×1。
- 在以8×1向量大小实现稀疏核心时，FlashSparse采用了一种内存高效的线程映射策略，以实现合并数据访问，从而显著减少了内存事务。
- 在H100和RTX4090 GPU上的大量实验表明，FlashSparse为稀疏核心（例如，在515个不同稀疏矩阵上，几何均值加速比为5.5倍，最高可达25.26倍，相较于DTC-SpMM）和端到端GNN应用（例如，几何均值加速比为1.79倍，最高可达2.83倍，相较于最新版本的DGL）设定了新的最先进水平。


## 2-Background and Motivation

### 2.1-TCU

Tensor Cores是现代GPU中专门的计算单元，用于加速矩阵乘法和累加（MMA）操作。与CUDA核心相比，TCU在MMA方面提供了更强大的计算能力。为了在TCU上编程，CUDA提供了两个用于矩阵乘法和累加的warp级API，包括WMMA（C++ API）和MMA（低级准汇编）。

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250218211322.png)

请注意，在CUDA中，线程以warp为单位调度，每个warp有32个线程。如表1所示，两个API支持不同的操作数形状。`WMMA-TF32`在<font color='red'><b>TC-GNN</b></font>中使用，而`MMA-TF32`在<font color='red'><b>DTC-SpMM</b></font>中使用。与WMMA相比，MMA指令使得稀疏操作符的矩阵操作更加细粒度和灵活。TC-GNN使用m16n16k8的WMMA进行TF32，而DTC-SpMM采用m16n8k8的MMA进行TF32。在FlashSparse中，我们利用m16n8k4的MMA进行TF32，以及m16n8k8的MMA进行FP16。

### 2.2-在TCUs上的稀疏操作

我们以在TCU上进行稀疏矩阵$A$与密集矩阵$B$相乘（SpMM）为例，描述当前非零向量划分和MMA计算的过程。

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250218213223.png)

> [! warning] 换一种SPMM的计算方式是否可以改善呢？？？？

在当前的尖端技术中，使用FP16精度，MMA要求矩阵形状为$m16n8k8$。如图2(a)所示，原始的稀疏矩阵$A$根据$m$维度（例如16行和1列）划分成多个向量，这些向量用于MMA运算，类似于TC-GNN和DTC-SpMM。矩阵中的每一行非零向量称为一个窗口。任何包含至少一个非零元素的向量都称为非零向量。每$k$（例如8）个非零向量组合形成一个$16\times8$的TC块$A$，作为MMA的左操作数，如图2(b)所示。注意，稀疏TC块$A$中的空白空间会用零填充。然后，**根据矩阵$A$的TC块中的非零向量的列索引，提取$k$（例如8）行长度为$n$（例如8）的矩阵$B$**，这将形成一个$8\times8$的TC块$B$，作为MMA的右操作数。中间结果（如MMA 0和2的输出）会被累积到输出块$C$，其大小为$m\times n$（例如$16\times8$）。

### 2.3-非零向量的影响

在上一部分，我们介绍了现有工作（例如，TC-GNN和DTC-SpMM）如何将SpMM适配到TCU中。特别是，它们的算法设计方法要求非零向量的长度等于MMA的m维度（即16），如图2(b)所示。然而，许多现实世界的应用表现出高度的稀疏性和不规则性，这导致16×1的非零向量中的大多数元素都为零。表2比较了使用现实世界数据集时不同向量大小（16×1和8×1）中非零向量中零值的数量。我们可以观察到，当使用16×1向量大小时，非零向量中的零值数量远高于非零值，从5.6倍到11.4倍不等。由于这些零值对MMA的最终结果没有贡献，因此TCU的大部分计算能力被浪费。相反，如果我们简单地将向量大小减小到8×1而不考虑MMA支持的矩阵形状，那么所有数据集中非零向量中零值的数量将显著减少约50%。

![image.png|center|400](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250218213447.png)

表2。然而，简单地使用更小的向量大小而不考虑TCU上的计算模式是没有意义的，<font color='red'><b>因为非零向量形成的块形状与MMA支持的矩阵形状之间的不匹配直接导致了严重的计算能力浪费</b></font>。因此，尽管更小的向量大小有望减少零值的数量，但将更小的向量大小与TCU计算模式完美匹配是非常具有挑战性的。接下来，我们将展示FlashSparse如何有效地最小化非零向量的大小，同时充分利用TCU的计算能力。

## 3-FlashSparse

### 3.1-概述

FlashSparse是一种通过实现最小向量粒度来加速TCUs上SpMM和SDDMM的方法。如图3所示，FlashSparse由几个关键组件组成，旨在最大化稀疏操作在TCUs上的性能。

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250219160359.png)

<font color='red'><b>FlashSparse的工作流程涉及两个主要部分：稀疏矩阵转换和交换-转置MMA计算</b></font>。最初，**稀疏矩阵根据向量大小转换为稀疏TC块。这些稀疏TC块随后被转换为针对TCUs优化的内存有效存储格式**。注意，矩阵转换过程利用CUDA在GPU上进行并行处理。对于内核实现，稀疏操作符（SpMM和SDDMM）采用交换-转置MMA计算策略，以实现最小的向量大小8×1。具体而言，交换-转置策略涉及操作数交换、转置访问、转置计算和转置输出的步骤。得益于最小的8×1向量粒度，FlashSparse显著减少了稀疏操作在使用TCUs时的计算冗余和数据访问成本。

### 3.2-交换转置MMA计算

如上所述，现有工作的向量粒度等于MMA中左操作数的$m$维度。然而，最小的$m$为16，如表1所示，这对于高效计算来说过大。相比之下，$n$维度则是8（$m$的一半）。因此，**我们建议利用数学公式$A \times B = C \Rightarrow B^T \times A^T = C^T$来执行MMA，从而交换操作数并使得向量大小变为较小的$n$维度**。

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250219161608.png)

在公式1和图4中，我们展示了交换转置MMA计算策略的概览：
$$ A \times B = \left( B^T \times A^T \right)^T = \left( C^T \right)^T = C $$
其中，TC块$A$和$B$是需要从全局内存访问的目标数据块；TC块$C$是需要写入全局内存的结果；$A^T$、$B^T$和$C^T$（转置的TC块）是MMA中实际的操作数。通过利用交换转置策略，稀疏TC块$A$被转置为$A^T$来作为MMA中的右操作数（$k \times n$），而密集的TC块$B$则被转置为$B^T$来作为左操作数（$m \times k$）。因此，可以利用$n=8$作为向量大小来分割稀疏矩阵，同时不牺牲MMA的计算能力。然而，在交换转置计算过程中，两个输入操作数需要进行适当的交换和转置。这会导致寄存器中的要求与全局内存中输入和输出矩阵之间的数据布局不匹配。因此，如何高效地将交换转置MMA计算策略整合到SpMM和SDDMM中是一个重要的问题。

### 3.3-SpMM实现

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250219161759.png)

在这一节中，我们详细介绍了采用交换转置MMA计算策略的SpMM内核设计。如图5所示，warp中的线程首先加载来自原始矩阵$A$的稀疏TC块$A$和来自原始矩阵$B$的密集TC块$B$。得益于交换转置MMA计算，FlashSparse中稀疏TC块$A$的形状为$8 \times 8$，而不是$16 \times 8$（当前SOTA），而密集TC块$B$的形状为$8 \times 16$。

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250219162102.png)

为了直观展示交换转置MMA计算在FlashSparse中的优势，我们使用图2(a)中的相同稀疏
矩阵$A$作为示例来计算SpMM。图6显示，使用$8 \times 1$的向量大小来划分稀疏矩阵只需2次MMA即可完成FlashSparse中的SpMM计算。相比之下，当前的SOTA工作使用$16 \times 1$的向量大小，需要4次MMA，如图2(b)所示。正如图6中所示，形状为$8 \times 8$的稀疏TC块$A$比图2(b)中的$16 \times 8$块更加稠密，**这表明$8 \times 1$的向量大小有助于减少稀疏TC块中的零元素数目，从而降低计算冗余**。此外，数据访问成本在图6中也减少了50%。因此，<font color='red'><b>启用较小向量大小的交换转置策略在计算和数据访问效率上都优于当前的SOTA方法</b></font>。

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250219162601.png)

此外，实现用于稀疏矩阵乘法（SpMM）的交换与转置MMA策略需要解决数据访问效率的问题。如图4所示，稀疏TC块A的数据布局要求为行主序，而密集TC块B则为列主序。原始稀疏矩阵A可以预存为行主序格式（如3.5节所示）。然而，<font color='red'><b>TC块B是由密集矩阵B的行通过TC块A中非零向量的列索引形成的</b></font>，**这些在内存地址中是非连续的**。因此，高效地将矩阵B的数据加载到寄存器中是具有挑战性的。

如图7 (a)所示，TC块B的数据布局与官方技术文档中所述的MMA左操作数的转置数据布局一致。图7 (b)展示了根据图7 (a)所示数据布局线程与全局内存的直接映射，每个线程需要从全局内存（行主顺序）加载四个FP16精度的元素（即a0、a1、a2和a3）到寄存器。然而，**这四个元素在全局内存中的位置具有较大的<font color='red'><b>步幅</b></font>，导致内存访问效率低**。例如，对于每个元素访问，\{T0、T4、...、T28\}（一个包含8个线程的组）访问的数据形成一个16字节的数据块，这仍然小于NVIDIA GPU上支持的最小内存事务大小（即32字节）。<font color='red'><b>需要注意的是，NVIDIA GPU支持三种内存事务大小，包括32字节、64字节和128字节</b></font>。这意味着尽管仅访问了16字节的数据，但必须传输一个32字节的内存事务。因此，图7 (b)所示的直接映射策略需要总共16个内存事务才能从全局内存访问整个TC块B，导致50%的数据移动浪费。

![image.png|center|1000](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250219175022.png)

由于图4中TC块B和C的数据布局要求一致，各线程用于计算的数据位置与结果存储位置对齐。这种对齐使我们能够直接在寄存器中交换TC块B的列。因此，**我们提出了一种高效的线程映射策略，以实现合并数据访问，如图7(c)所示。关键思路是对线程需要访问的列进行重排，其有效性在于使每个线程访问的四个FP16元素形成一个2×2块**。例如，在图7(b)中，线程0 (T0)负责访问TC块B的第0列和第8列的四个元素；相对而言，在图7(c)中，T0访问相邻的第0列和第1列的四个元素。在这个2×2块中，每行的两个FP16元素通过FP32数据类型的单个元素进行访问。以\{T0, T4,...,T28\}（一个由8个线程组成的组）为例，**这8个线程访问的每行中的16个FP16元素可以合并为一个单独的32字节内存事务，符合最小内存事务粒度**。其他线程组在一个warp中也适用。因此，在图7(c)中，访问TC块B的所有元素只需8个32字节内存事务（与图7(b)中的直接映射相比减少了50%），这对于内存密集的稀疏运算符至关重要。此外，最终的输出结果$C^T$仍需转置并存储回全局内存。由于$B^T$和$C^T$在warp中各线程的寄存器中的数据布局相同，因此最终输出结果可以以类似于TC块B的数据访问方式写回全局内存，从而实现高效的合并数据写回。

### 3.4-SDDMM的实现

SDDMM是另一种主要的稀疏操作，其中两个输入矩阵是稠密的，而输出矩阵通过采样变为稀疏。在各个领域，<font color='red'><b>来自SDDMM的稀疏输出矩阵通常用作SpMM的输入矩阵</b></font>。例如，在基于注意力的GNN中，通常首先使用SDDMM计算稀疏注意力矩阵，然后与特征矩阵通过SpMM进行聚合。SDDMM的稀疏输出矩阵通常具有很高的稀疏性和不规则性。交换与转置策略也适用于SDDMM，显著减少计算冗余，通过为稀疏输出矩阵启用更小的向量大小。

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250219175416.png)

如图8所示，通过利用交换与转置MMA计算策略，我们的SDDMM内核中的稀疏TC块C是8×16（FlashSparse与TF32和FP16），而不是16×8（SOTA与TF32）。使用更小的向量大小8×1时，稀疏TC块C的稠密性高于使用向量大小16×1时。此外，矩阵A是行优先的，而矩阵B是列优先的，这与交换与转置MMA计算所需的数据布局完美对齐。

![image.png|center|400](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250219181004.png)

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250219180115.png)

然而，稀疏 TC 块 A 在 SpMM 中的形状分别为 FP16 的 8×8 和 TF32 的 8×4。因此，如图 9 所示，我们将稀疏 TC 块 C 拆分为 4 个子块进行存储，以适应后续 SpMM 计算的格式（TF32）。此外，交换转置 MMA 计算中输出 C 的数据布局要求为列主序，而 SpMM 中 TC 块 A 的存储格式为行主序（如图 4 所示）。因此，计算每个线程的目标写入位置并不容易。算法 1 负责计算输出矩阵 C 中目标元素的位置（全局内存）。具体而言，我们根据 tid 计算稀疏矩阵 C 中 c0 的目标位置（第 2-8 行）。最后，从目标位置开始，迭代地将 c0、c1、c2 和 c4 写入稀疏矩阵 C（第 9-15 行）。

### 3.5-存储格式

在与稀疏算子协同进行交换和转置的MMA计算时，高效的稀疏矩阵存储格式是必不可少的。在MMA严格的操作数形状限制下，每个窗口中的向量数量应为k的整数倍。现有工作通过填充零向量解决了这个问题，但这导致了高内存开销，特别是对于高度稀疏的矩阵。然而，**我们观察到零向量填充仅发生在每个窗口的最后一个TC块中。通过对内核侧进行模运算，可以确定填充的零向量数量**。因此，我们提出了一种适合TCU且内存高效的存储格式ME-BCRS，它仅存储非零向量，不进行零向量填充。

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250219184847.png)

如图10所示，ME-BCRS利用三个数组表示每个窗口内的稀疏TC块。为了便于说明，我们以2×4的稀疏TC块形状为例。
- `RowPointers`表示每个行窗口在`ColumnIndices`中的起始索引。
- `ColumnIndices`存储每个稀疏TC块中非零向量的列索引。
- `Values`使用稀疏TC块作为步幅，以行主序存储每个稀疏TC块的元素，以满足swapand-transpose MMA中TC块A的数据布局要求。

由于ME-BCRS格式不存储这些填充零向量，ME-BCRS中TC块的列维度变化，但不超过k，如图10所示。此外，以`RowPointers`的内存空间为例，我们只需存储M个行指针（M是稀疏矩阵的行窗口数），而不是填充基方案中的2M。这是因为我们只记录非零向量的信息。因此，我们需要在内核端实现特定的SpMM和SDDMM算法，以计算每个窗口中的最后一个TC块A。

以SpMM为例，warp中的每个线程首先使用模运算计算每个窗口中最后一个TC块A的剩余向量数量。接下来，我们计算当前线程需要访问的最后一个TC块A中的`column_offset`。如果`column_offset`大于剩余向量数量，这意味着`column_offset`所指示的向量属于下一个窗口。在这种情况下，我们将当前线程为TC块设置的寄存器值设为0。否则，这些值需要通过`column_offset`从全局内存中访问。总体而言，ME-BCRS通过消除填充和高效的内核实现有效减少了稀疏矩阵存储格式的内存占用。

## 4-Evaluation

**基准和平台**：我们<font color='red'><b>将FlashSparse集成到Pytorch框架中以进行性能评估</b></font>。交换和转置功能内置于稀疏内核中（包括SpMM和SDDMM）。我们的实验平台由一台NVIDIA H100 GPU和一台GeForce RTX4090 GPU组成。1）NVIDIA H100 PCIe具有456个Tensor Core单元和14592个CUDA核心，80 GB显存。2）NVIDIA GeForce RTX4090具有512个Tensor Core单元和16384个CUDA核心，24 GB显存。

**基线**：我们将FlashSparse与最新的稀疏操作方法进行比较，这些方法在GPU和端到端框架中表现优异。
- 首先，对于基于CUDA核心的方法：
	- **RoDe**，一种基于行分解的方法，用于优化GPU上的SpMM和SDDMM内核。
	- **Sputnik**，一种一维分块和旋转技术，用于解决稀疏内核的负载不平衡问题。
	- **GNNAdvisor**，一个高效的运行时系统，通过引入二维负载管理，加速各种稀疏工作负载。
	- **GE-SpMM**，引入了合并行缓存（CRC）方法用于SpMM，利用GPU共享内存缓存稀疏矩阵行。
	- **cuSPARSE**，是NVIDIA开发的一个库，用于执行高效的稀疏矩阵操作。
- 对于Tensor Core上的工作：
	- **DTC-SpMM**是一种新的方法，对TCU上的一般SpMM进行了系统优化，以加速计算。
	- **TC-GNN**通过在TCU上使用WMMA指令加速GNN训练。
- 对于端到端的GNN框架：
	- **Deep Graph Library（DGL）** 是一个广泛使用且维护良好的GNN框架，支持高性能的稀疏矩阵计算。
	- **PyTorch Geometric（PyG）** 是另一个流行的GNN框架，基于边缘级并行化。

![image.png|center|400](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250219190137.png)

我们总结了表 3 中所有baseline支持的精度类型。CUDA 核心上的baseline使用 FP32，而 TCU 上的baseline使用 TF32。FlashSparse 在 TCU 上同时支持 TF32 和 FP16。此外，对于可调baseline，在评估中使用其最佳版本。对于 DGL 和 PyG，我们使用它们最新的开源版本作为强基线。

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250219190234.png)

**数据集**：我们**从SuiteSparse集合中选择稀疏矩阵**，这些矩阵具有超过1万行、1万列和10万个非零元素，这与RoDe中使用的标准一致。由于TC-GNN只能处理平方矩阵，我们最终<font color='red'><b>选择了500个代表性矩阵的子集</b></font>。除了SuiteSparse矩阵，我们还将评估扩展到包括来自GNN的矩阵。我们<font color='red'><b>选择了15个来自现实应用的经典图数据集</b></font>，例如IGB、AmazonProducts（如表4所示）。总体而言，总共使用了515个不同的稀疏矩阵进行评估。

### 4.1-SpMM 评估

我们测量了在不同设置下SpMM的性能，N是稠密矩阵B中的列数，包括128和256（与DTC-SpMM一致）。

![image.png|center|1000](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250221171226.png)

<center> <font face='华文宋体' size='3'> H100和RTX4090 GPU上的SpMM性能结果。(a)(c) FlashSparse和基准与cuSPARSE的加速比分布。(b)(d) 对515个矩阵进行测量的吞吐量，N=256。矩阵根据非零元素的数量按升序排序，每个点代表六个连续矩阵的平均GFLOPS。 </font> </center>

图11展示了FlashSparse与基准的加速比分布和吞吐量（GFLOPS）。我们根据行数（十万）将稀疏矩阵分类为两组：小型和大型。正如图11(a)(c)所示，FlashSparse在`FP16`和`TF32`精度下的中位加速比（以cuSPARSE为基准）在所有设置中都优于所有基准。需要注意的是，为了清晰展示基准加速比的分布，我们将FlashSparse的加速比限制在8倍，这意味着FlashSparse的实际中位加速比可能更高。

同时，图11(b)和(d)显示FlashSparse也实现了最高的计算吞吐量。**TC-GNN在非零元素超过500万的矩阵上表现极差**，因此我们将其GFLOPS标记为0。这是因为TCGNN使用16×1的向量粒度，其算法设计需要对内核中稀疏元素进行广泛的位置检查。对于更大的矩阵，这种开销会更加明显。此外，**在RTX4090上，TCU和CUDA核心之间的性能差距大于H100**。因此，在RTX4090上FlashSparse与RoDe之间的吞吐量差距更加明显。总体而言，FlashSparse在RTX4090 GPU上的几何平均吞吐量为`FP16`精度4888 GFLOPS（最高可达26 TFLOPS），`TF32`精度2697 GFLOPS（最高可达16 TFLOPS）。

![image.png|center|1000](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250221171828.png)

表5展示了图11的加速分布。实验结果表明，在RTX4090 GPU上，FlashSparse相对于DTC-SpMM（TCUs上的SOTA）和RoDe（CUDA核心上的SOTA）分别实现了5.5倍（最高可达25.26倍）和3.22倍（最高可达14.2倍）的几何平均加速。FlashSparse保持最高加速的原因有多个:

首先，<font color='red'><b>TCUs相比于CUDA核心提供了显著更高的峰值计算性能</b></font>。例如，H100 GPU上FP16的TCUs峰值性能是FP32的CUDA核心的30倍。这个卓越的矩阵运算能力凸显了TCUs加速稀疏运算的潜力。**然而，直接将密集计算单元应用于稀疏运算可能导致严重的计算和数据访问冗余**。解决这个问题的关键在于更精细的向量粒度。DTC-SpMM和TC-GNN的向量粒度都限制在16×1，而我们的交换与转置MMA策略使FlashSparse能够以更精细的8×1向量粒度运行。

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250221172148.png)

图12（a）展示了515个稀疏矩阵在FlashSparse（N=128）中完成一次SpMM计算的数据访问成本。数据访问成本是指从内存层次加载数据的成本，没有区分数据来源（来自全局内存或缓存）。如图12（a）所示，与16×1向量大小相比，8×1向量大小可以将数据访问成本减少多达49%（平均35%）。此外，计算成本也相应减少。

### 4.2-SDDMM 评估

![image.png|center|1000](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250221172333.png)

图13和表6分别展示了SDDMM性能比较和加速分布。N的设置为32和128，与RoDe一致。实验结果表明，FlashSparse的吞吐量和加速非常显著。具体而言，FlashSparse在H100和RTX4090 GPU上相较于最先进的RoDe工作实现了2.92倍（最高可达18.59倍）和2.18倍（最高可达14.93倍）的几何平均SDDMM加速。
![image.png|center|400](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250221172406.png)
此外，TC-GNN性能差的主要原因也是我们之前提到的16×1向量粒度和位置检查的使用。我们还计算了在FlashSparse中完成一次SDDMM计算的数据访问成本（N = 32）。如图12（b）所示，8×1向量粒度相比16×1向量粒度可以将数据访问成本降低多达49%（平均降低28%）。

### 4.3-消融实验

我们在H100和RTX4090 GPU上进行消融研究，以验证我们优化策略的有效性。

#### 4.3.1-交换转置的MMA计算策略

为了验证交换转置策略所实现的8×1向量大小的有效性，我们实现了一个基线版本，使用16×1向量大小（其他与FlashSparse相同）进行性能比较。我们测量了FlashSparse（8×1向量大小）和基线（16×1向量大小）在SpMM和SDDMM中的吞吐量（GFLOPS）。

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250221172624.png)

如图14所示，FlashSparse在8×1向量大小下在所有515个矩阵中均优于16×1。与16×1版本相比，FlashSparse在H100上在SpMM中实现了1.89倍的几何均值加速（最高可达3.44倍），在SDDMM中实现了2.61倍的加速（最高可达3.85倍）。<font color='red'><b>结果表明，我们的交换转置策略所实现的计算和数据访问冗余的减少带来了实际的性能提升。这进一步确认了更细向量大小在提升稀疏算子在TCUs上性能方面的重要性。</b></font>

#### 4.3.2-面向合并数据访问的内存高效线程映射

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250221172906.png)

我们比较了FlashSparse在非合并（直接线程映射）和合并（内存高效线程映射）数据访问模式下在515个稀疏矩阵上的性能。如图15所示，与非合并模式相比，内存高效线程映射策略所实现的合并数据访问在H100上平均获得1.34倍（最高可达2.0倍）的加速，在RTX4090上平均获得1.18倍（最高可达2.0倍）的加速。

#### 4.3.3-ME-BCRS存储格式的有效性

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250221173459.png)

我们测试了515个矩阵，以比较ME-BCRS与SR-BCRS（基于零向量填充的方法）的内存占用。如表7所示，ME-BCRS在515个矩阵中平均降低了存储格式占用的内存占比11.72%（最大50.0%），其中336个矩阵实现了超过10%的减少。

### 4.4 端到端应用:GNNs的性能

我们将FlashSparse集成到Pytorch框架中，并选择了两个流行的GNN模型，即GCN和AGNN进行端到端评估。GNN模型主要由特征聚合（稀疏操作）和特征更新过程（密集操作）组成：

$$
a_v^{(k+1)} = \text{Aggregate}\left( \left(h_u^{(k)}, e_u^{(k)} \mid u \in N(v) \right) \cup h_v^{(k)} \right)
$$
$$
h_v^{(k+1)} = \text{Update}\left(a_v^{(k+1)}, W\right)
$$
其中 $u$ 是来自 $N(v)$ 的邻居节点；$h_u^{(k)}$ 和 $e_u^{(k)}$ 是节点 $v$ 在第 $k$ 层的特征向量和边信息；$a_v^{(k+1)}$ 是节点 $v$ 在第 $k+1$ 层的聚合信息；$W$ 是可训练的权重矩阵。GCN 使用 SpMM 运算符聚合邻居节点的特征。另一方面，AGNN 首先使用 SDDMM 运算符为每条边计算注意力值，然后使用 SpMM 运算符聚合节点特征。

![image.png|center|1000](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250221174039.png)

图数据集来自不同领域，如表4所示。我们分别将GNN的隐藏层维度设置为128（GCN）和32（AGNN）。**端到端时间包括格式转换时间、模型的前向和反向传播时间，以及使用梯度进行模型更新的时间**。我们选择最新的高性能DGL和PyG版本，以及使用TCUs的最先进的GNN框架TC-GNN进行性能比较。需要注意的是，TC-GNN并没有在AGNN模型中设置softmax层，但softmax层仍占据了端到端时间的一定比例。如图16所示，FlashSparse在GCN和AGNN模型中均优于所有基线。总结图16，与最新版本的DGL相比，FlashSparse在RTX4090 GPU上为GCN实现了1.57倍（最高可达1.8倍）的几何平均加速，为AGNN实现了1.79倍（最高可达2.83倍）的加速。

![image.png|center|600](https://cdn.jsdelivr.net/gh/NEUQer-xing/Markdown_images@master/images-2/20250221174228.png)

此外，为了验证FP16和TF32相较于FP32确保了可比的准确性，我们选择了DGL收集的几个数据集来评估GCN的端到端准确性。**准确率指的是节点分类的Top-1准确率**，与GCN和AGNN中使用的一致。我们训练了300个周期的5层GCN模型。如表8所示，使用TF32和FP16训练的GCN的准确率与使用FP32通过DGL和PyG训练的GCN相当（没有准确率损失）。此外，我们设计了GPU内核以加速从CSR格式到ME-BCRS格式的转换。**在静态稀疏场景中，预处理只需执行一次。预处理开销仅占端到端GNN运行时间的一小部分，约不到1%**。

## 5-Related Work

SpMM和SDDMM的优化与加速已经成为广泛研究的主题。首先，<font color='red'><b>Sputnik</b></font>提出了一维Tile方案，用于在处理元素之间分解稀疏计算。在这个方案中，每个线程块计算输出矩阵的一维切分。然而，稀疏矩阵中非零元素的分布是不规则的，导致严重的负载失衡。为了解决这个问题，<font color='red'><b>RoDe</b></font>提出了一种二维策略，通过将稀疏矩阵的行分为规则部分和残余部分来实现工作负载平衡。此外，RoDe引入了新的负载平衡和细粒度流水线技术以进一步优化。此外，与CUDA核心的编程灵活性不同，TCUs的稀疏加速受到MMA严格数据布局要求的限制。<font color='red'><b>TC-GNN</b></font>提出了SGT技术，将稀疏矩阵划分为非零向量以在TCU上进行计算。然而，目前关于TCU的SOTA工作，<font color='red'><b>TC-GNN</b></font>和<font color='red'><b>DTC-SpMM</b></font>使用16×1向量粒度，仅通过对MMA指令的简单适配。这种算法设计理念给计算和数据访问带来了高冗余，导致TCU计算能力的低利用率。通过复杂的硬件-软件协同设计，Flash-Sparse实现了使用更高效的非零向量大小8×1。与当前的SOTA相比，我们的方法显著降低了计算和数据访问的冗余，因此为TCU上的稀疏操作带来了前所未有的性能。

## 6-Conclusion

本文提出了FlashSparse，这是一种新颖的方法，能够实现最小的8×1向量粒度来加速SpMM和SDDMM。其关键创新在于<font color='red'><b>通过交换和转置MMA计算来实现最小向量粒度，从而减少稀疏运算符在TCU上的计算和数据访问冗余</b></font>。此外，FlashSparse还配备了我们提出的内存高效线程映射策略和内存高效数据格式。我们在H100和RTX4090 GPU上的大量实验表明，FlashSparse为SpMM和SDDMM以及端到端GNN性能设定了新的性能记录。我们的方法同样适用于矩阵维度不均衡的其他TCU架构。

