TimeQuest Timing Analyzer report for Datapath
Mon Mar 26 09:16:36 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clock'
 26. Fast Model Hold: 'clock'
 27. Fast Model Minimum Pulse Width: 'clock'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Datapath                                                        ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.01 MHz ; 6.01 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -165.271 ; -7334.274     ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -3.182 ; -89.230       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.631 ; -418.333              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                          ;
+----------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -165.271 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 166.309    ;
; -165.271 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 166.309    ;
; -165.165 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 166.209    ;
; -165.165 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 166.209    ;
; -164.801 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.001      ; 165.840    ;
; -164.742 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.001      ; 165.781    ;
; -164.730 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 165.774    ;
; -164.730 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 165.774    ;
; -164.695 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 165.740    ;
; -164.636 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 165.681    ;
; -164.260 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 165.305    ;
; -164.201 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 165.246    ;
; -163.930 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.596      ; 165.564    ;
; -163.824 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.602      ; 165.464    ;
; -163.389 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.602      ; 165.029    ;
; -163.002 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 164.046    ;
; -163.002 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 164.046    ;
; -162.898 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 163.942    ;
; -162.898 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 163.942    ;
; -162.558 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 163.602    ;
; -162.558 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 163.602    ;
; -162.532 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 163.577    ;
; -162.473 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 163.518    ;
; -162.428 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 163.473    ;
; -162.369 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 163.414    ;
; -162.271 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 163.315    ;
; -162.271 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 163.315    ;
; -162.265 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 163.309    ;
; -162.265 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 163.309    ;
; -162.142 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 163.186    ;
; -162.142 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 163.186    ;
; -162.088 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 163.133    ;
; -162.029 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 163.074    ;
; -161.938 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.982    ;
; -161.938 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.982    ;
; -161.904 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.948    ;
; -161.904 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.948    ;
; -161.885 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.929    ;
; -161.885 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.929    ;
; -161.801 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 162.846    ;
; -161.795 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 162.840    ;
; -161.783 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.827    ;
; -161.783 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.827    ;
; -161.742 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 162.787    ;
; -161.736 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 162.781    ;
; -161.719 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.763    ;
; -161.719 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.763    ;
; -161.681 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.725    ;
; -161.681 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.725    ;
; -161.672 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 162.717    ;
; -161.661 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.602      ; 163.301    ;
; -161.613 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 162.658    ;
; -161.563 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.607    ;
; -161.563 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.607    ;
; -161.557 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.602      ; 163.197    ;
; -161.468 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 162.513    ;
; -161.446 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.490    ;
; -161.446 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.490    ;
; -161.434 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 162.479    ;
; -161.415 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 162.460    ;
; -161.409 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 162.454    ;
; -161.375 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 162.420    ;
; -161.356 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 162.401    ;
; -161.321 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.359    ;
; -161.321 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.359    ;
; -161.313 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 162.358    ;
; -161.269 ; control_unit_230:inst|stage[20] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.307    ;
; -161.269 ; control_unit_230:inst|stage[20] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.307    ;
; -161.254 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 162.299    ;
; -161.249 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 162.294    ;
; -161.225 ; control_unit_230:inst|stage[19] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.263    ;
; -161.225 ; control_unit_230:inst|stage[19] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.263    ;
; -161.217 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.602      ; 162.857    ;
; -161.211 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 162.256    ;
; -161.190 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 162.235    ;
; -161.152 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 162.197    ;
; -161.141 ; control_unit_230:inst|stage[17] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.179    ;
; -161.141 ; control_unit_230:inst|stage[17] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.179    ;
; -161.103 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|stage[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.141    ;
; -161.093 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 162.138    ;
; -161.075 ; control_unit_230:inst|stage[22] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.113    ;
; -161.075 ; control_unit_230:inst|stage[22] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.113    ;
; -161.034 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 162.079    ;
; -161.023 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|stage[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.061    ;
; -161.005 ; control_unit_230:inst|stage[18] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.043    ;
; -161.005 ; control_unit_230:inst|stage[18] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 162.043    ;
; -160.997 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|stage[31] ; clock        ; clock       ; 1.000        ; 0.006      ; 162.041    ;
; -160.976 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 162.021    ;
; -160.950 ; control_unit_230:inst|stage[21] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 161.988    ;
; -160.950 ; control_unit_230:inst|stage[21] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 161.988    ;
; -160.943 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|stage[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 161.981    ;
; -160.930 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.602      ; 162.570    ;
; -160.924 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; 0.602      ; 162.564    ;
; -160.917 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 161.962    ;
; -160.917 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|stage[30] ; clock        ; clock       ; 1.000        ; 0.006      ; 161.961    ;
; -160.863 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|stage[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 161.901    ;
; -160.851 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.001      ; 161.890    ;
; -160.838 ; control_unit_230:inst|stage[24] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 161.876    ;
; -160.838 ; control_unit_230:inst|stage[24] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 161.876    ;
; -160.837 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|stage[29] ; clock        ; clock       ; 1.000        ; 0.006      ; 161.881    ;
+----------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                    ;
+--------+-----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.182 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.804      ; 0.908      ;
; -2.517 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 3.805      ; 1.574      ;
; -2.319 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; 3.800      ; 1.767      ;
; -2.283 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 3.803      ; 1.806      ;
; -2.262 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 3.808      ; 1.832      ;
; -1.999 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 3.806      ; 2.093      ;
; -1.997 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 3.797      ; 2.086      ;
; -1.960 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 3.813      ; 2.139      ;
; -1.925 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; 3.813      ; 2.174      ;
; -1.922 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 3.810      ; 2.174      ;
; -1.915 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 3.801      ; 2.172      ;
; -1.583 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; 3.788      ; 2.491      ;
; -1.538 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 3.809      ; 2.557      ;
; -1.433 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 3.831      ; 2.684      ;
; -1.424 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 3.803      ; 2.665      ;
; -1.420 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 3.810      ; 2.676      ;
; -1.409 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 3.837      ; 2.714      ;
; -1.408 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.837      ; 2.715      ;
; -1.400 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 3.808      ; 2.694      ;
; -1.371 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 3.806      ; 2.721      ;
; -1.357 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 3.805      ; 2.734      ;
; -1.345 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 3.805      ; 2.746      ;
; -1.340 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 3.813      ; 2.759      ;
; -1.304 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 3.810      ; 2.792      ;
; -1.299 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 3.791      ; 2.778      ;
; -1.164 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 3.802      ; 2.924      ;
; -1.161 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 3.802      ; 2.927      ;
; -1.117 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; 3.808      ; 2.977      ;
; -1.093 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 3.797      ; 2.990      ;
; -1.090 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 3.797      ; 2.993      ;
; -1.070 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 3.836      ; 3.052      ;
; -1.067 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 3.836      ; 3.055      ;
; -1.007 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.827      ; 3.106      ;
; -0.976 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 3.800      ; 3.110      ;
; -0.968 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 3.794      ; 3.112      ;
; -0.968 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 3.801      ; 3.119      ;
; -0.852 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 3.813      ; 3.247      ;
; -0.850 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 3.813      ; 3.249      ;
; -0.839 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.797      ; 3.244      ;
; -0.837 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 3.797      ; 3.246      ;
; -0.809 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 3.813      ; 3.290      ;
; -0.807 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 3.813      ; 3.292      ;
; -0.804 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.803      ; 3.285      ;
; -0.802 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 3.803      ; 3.287      ;
; -0.791 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.802      ; 3.297      ;
; -0.789 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.834      ; 3.331      ;
; -0.789 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.834      ; 3.331      ;
; -0.786 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 3.812      ; 3.312      ;
; -0.785 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.802      ; 3.303      ;
; -0.783 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 3.812      ; 3.315      ;
; -0.748 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 3.806      ; 3.344      ;
; -0.744 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 3.809      ; 3.351      ;
; -0.739 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 3.809      ; 3.356      ;
; -0.738 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 3.813      ; 3.361      ;
; -0.737 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; 3.813      ; 3.362      ;
; -0.718 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 3.812      ; 3.380      ;
; -0.702 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 3.794      ; 3.378      ;
; -0.702 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 3.794      ; 3.378      ;
; -0.700 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; 3.770      ; 3.356      ;
; -0.699 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 3.784      ; 3.371      ;
; -0.686 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 3.778      ; 3.378      ;
; -0.655 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 3.797      ; 3.428      ;
; -0.652 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 3.797      ; 3.431      ;
; -0.648 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 3.793      ; 3.431      ;
; -0.642 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 3.808      ; 3.452      ;
; -0.642 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 3.808      ; 3.452      ;
; -0.615 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 3.785      ; 3.456      ;
; -0.613 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 3.785      ; 3.458      ;
; -0.520 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 3.783      ; 3.549      ;
; -0.520 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; 3.813      ; 3.579      ;
; -0.498 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 3.805      ; 3.593      ;
; -0.498 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 3.805      ; 3.593      ;
; -0.495 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.812      ; 3.603      ;
; -0.490 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 3.812      ; 3.608      ;
; -0.488 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 3.819      ; 3.617      ;
; -0.485 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 3.819      ; 3.620      ;
; -0.453 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; 3.804      ; 3.637      ;
; -0.429 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 3.812      ; 3.669      ;
; -0.429 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 3.812      ; 3.669      ;
; -0.408 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; 3.793      ; 3.671      ;
; -0.400 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 3.801      ; 3.687      ;
; -0.384 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 3.809      ; 3.711      ;
; -0.371 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 3.796      ; 3.711      ;
; -0.368 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.834      ; 3.752      ;
; -0.365 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 3.834      ; 3.755      ;
; -0.344 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 3.803      ; 3.745      ;
; -0.295 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 3.796      ; 3.787      ;
; -0.188 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 3.806      ; 3.904      ;
; -0.188 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 3.806      ; 3.904      ;
; -0.173 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 3.801      ; 3.914      ;
; -0.169 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 3.801      ; 3.918      ;
; -0.164 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.812      ; 3.934      ;
; -0.162 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 3.812      ; 3.936      ;
; -0.143 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.822      ; 3.965      ;
; -0.142 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 3.822      ; 3.966      ;
; -0.108 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 3.813      ; 3.991      ;
; -0.105 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 3.813      ; 3.994      ;
; -0.052 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 3.819      ; 4.053      ;
; -0.052 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 3.819      ; 4.053      ;
; -0.048 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; 3.785      ; 4.023      ;
+--------+-----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock ; Rise       ; clock                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegZ|lpm_ff:lpm_ff_component|dffs[10] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+----------------------+------------+---------+---------+------------+-----------------+
; Data Port            ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+----------------------+------------+---------+---------+------------+-----------------+
; IR_Test[*]           ; clock      ; 10.770  ; 10.770  ; Rise       ; clock           ;
;  IR_Test[0]          ; clock      ; 8.605   ; 8.605   ; Rise       ; clock           ;
;  IR_Test[1]          ; clock      ; 8.866   ; 8.866   ; Rise       ; clock           ;
;  IR_Test[2]          ; clock      ; 9.174   ; 9.174   ; Rise       ; clock           ;
;  IR_Test[3]          ; clock      ; 8.114   ; 8.114   ; Rise       ; clock           ;
;  IR_Test[4]          ; clock      ; 7.604   ; 7.604   ; Rise       ; clock           ;
;  IR_Test[5]          ; clock      ; 8.095   ; 8.095   ; Rise       ; clock           ;
;  IR_Test[6]          ; clock      ; 7.089   ; 7.089   ; Rise       ; clock           ;
;  IR_Test[7]          ; clock      ; 10.770  ; 10.770  ; Rise       ; clock           ;
;  IR_Test[8]          ; clock      ; 9.543   ; 9.543   ; Rise       ; clock           ;
;  IR_Test[9]          ; clock      ; 9.076   ; 9.076   ; Rise       ; clock           ;
;  IR_Test[10]         ; clock      ; 7.744   ; 7.744   ; Rise       ; clock           ;
;  IR_Test[11]         ; clock      ; 10.094  ; 10.094  ; Rise       ; clock           ;
;  IR_Test[12]         ; clock      ; 10.285  ; 10.285  ; Rise       ; clock           ;
;  IR_Test[13]         ; clock      ; 9.646   ; 9.646   ; Rise       ; clock           ;
;  IR_Test[14]         ; clock      ; 8.033   ; 8.033   ; Rise       ; clock           ;
;  IR_Test[16]         ; clock      ; 8.348   ; 8.348   ; Rise       ; clock           ;
;  IR_Test[17]         ; clock      ; 8.022   ; 8.022   ; Rise       ; clock           ;
;  IR_Test[18]         ; clock      ; 7.781   ; 7.781   ; Rise       ; clock           ;
;  IR_Test[19]         ; clock      ; 7.887   ; 7.887   ; Rise       ; clock           ;
;  IR_Test[20]         ; clock      ; 8.146   ; 8.146   ; Rise       ; clock           ;
;  IR_Test[21]         ; clock      ; 8.305   ; 8.305   ; Rise       ; clock           ;
;  IR_Test[22]         ; clock      ; 8.331   ; 8.331   ; Rise       ; clock           ;
;  IR_Test[23]         ; clock      ; 7.555   ; 7.555   ; Rise       ; clock           ;
; clock                ; clock      ; 5.379   ; 5.379   ; Rise       ; clock           ;
; data_source          ; clock      ; 2.201   ; 2.201   ; Rise       ; clock           ;
; destination_select   ; clock      ; 7.052   ; 7.052   ; Rise       ; clock           ;
; reset                ; clock      ; 169.120 ; 169.120 ; Rise       ; clock           ;
; test_data[*]         ; clock      ; 5.191   ; 5.191   ; Rise       ; clock           ;
;  test_data[0]        ; clock      ; 3.108   ; 3.108   ; Rise       ; clock           ;
;  test_data[1]        ; clock      ; 3.449   ; 3.449   ; Rise       ; clock           ;
;  test_data[2]        ; clock      ; 3.325   ; 3.325   ; Rise       ; clock           ;
;  test_data[3]        ; clock      ; 3.745   ; 3.745   ; Rise       ; clock           ;
;  test_data[4]        ; clock      ; 3.275   ; 3.275   ; Rise       ; clock           ;
;  test_data[5]        ; clock      ; 5.191   ; 5.191   ; Rise       ; clock           ;
;  test_data[6]        ; clock      ; 2.649   ; 2.649   ; Rise       ; clock           ;
;  test_data[7]        ; clock      ; 3.538   ; 3.538   ; Rise       ; clock           ;
;  test_data[8]        ; clock      ; 2.940   ; 2.940   ; Rise       ; clock           ;
;  test_data[9]        ; clock      ; 3.943   ; 3.943   ; Rise       ; clock           ;
;  test_data[10]       ; clock      ; 4.464   ; 4.464   ; Rise       ; clock           ;
;  test_data[11]       ; clock      ; 4.203   ; 4.203   ; Rise       ; clock           ;
;  test_data[12]       ; clock      ; 3.583   ; 3.583   ; Rise       ; clock           ;
;  test_data[13]       ; clock      ; 4.398   ; 4.398   ; Rise       ; clock           ;
;  test_data[14]       ; clock      ; 4.236   ; 4.236   ; Rise       ; clock           ;
;  test_data[15]       ; clock      ; -0.609  ; -0.609  ; Rise       ; clock           ;
; test_destination[*]  ; clock      ; 5.923   ; 5.923   ; Rise       ; clock           ;
;  test_destination[0] ; clock      ; 5.574   ; 5.574   ; Rise       ; clock           ;
;  test_destination[1] ; clock      ; 5.923   ; 5.923   ; Rise       ; clock           ;
;  test_destination[2] ; clock      ; 5.773   ; 5.773   ; Rise       ; clock           ;
;  test_destination[3] ; clock      ; 5.282   ; 5.282   ; Rise       ; clock           ;
; test_reg_select[*]   ; clock      ; 7.640   ; 7.640   ; Rise       ; clock           ;
;  test_reg_select[0]  ; clock      ; 7.640   ; 7.640   ; Rise       ; clock           ;
;  test_reg_select[1]  ; clock      ; 5.344   ; 5.344   ; Rise       ; clock           ;
+----------------------+------------+---------+---------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; IR_Test[*]           ; clock      ; -5.297 ; -5.297 ; Rise       ; clock           ;
;  IR_Test[0]          ; clock      ; -6.049 ; -6.049 ; Rise       ; clock           ;
;  IR_Test[1]          ; clock      ; -6.340 ; -6.340 ; Rise       ; clock           ;
;  IR_Test[2]          ; clock      ; -6.650 ; -6.650 ; Rise       ; clock           ;
;  IR_Test[3]          ; clock      ; -6.454 ; -6.454 ; Rise       ; clock           ;
;  IR_Test[4]          ; clock      ; -6.262 ; -6.262 ; Rise       ; clock           ;
;  IR_Test[5]          ; clock      ; -6.653 ; -6.653 ; Rise       ; clock           ;
;  IR_Test[6]          ; clock      ; -5.610 ; -5.610 ; Rise       ; clock           ;
;  IR_Test[7]          ; clock      ; -7.378 ; -7.378 ; Rise       ; clock           ;
;  IR_Test[8]          ; clock      ; -6.496 ; -6.496 ; Rise       ; clock           ;
;  IR_Test[9]          ; clock      ; -6.989 ; -6.989 ; Rise       ; clock           ;
;  IR_Test[10]         ; clock      ; -5.297 ; -5.297 ; Rise       ; clock           ;
;  IR_Test[11]         ; clock      ; -7.149 ; -7.149 ; Rise       ; clock           ;
;  IR_Test[12]         ; clock      ; -7.100 ; -7.100 ; Rise       ; clock           ;
;  IR_Test[13]         ; clock      ; -7.864 ; -7.864 ; Rise       ; clock           ;
;  IR_Test[14]         ; clock      ; -5.382 ; -5.382 ; Rise       ; clock           ;
;  IR_Test[16]         ; clock      ; -6.688 ; -6.688 ; Rise       ; clock           ;
;  IR_Test[17]         ; clock      ; -6.680 ; -6.680 ; Rise       ; clock           ;
;  IR_Test[18]         ; clock      ; -6.339 ; -6.339 ; Rise       ; clock           ;
;  IR_Test[19]         ; clock      ; -6.408 ; -6.408 ; Rise       ; clock           ;
;  IR_Test[20]         ; clock      ; -6.362 ; -6.362 ; Rise       ; clock           ;
;  IR_Test[21]         ; clock      ; -6.521 ; -6.521 ; Rise       ; clock           ;
;  IR_Test[22]         ; clock      ; -6.350 ; -6.350 ; Rise       ; clock           ;
;  IR_Test[23]         ; clock      ; -5.365 ; -5.365 ; Rise       ; clock           ;
; clock                ; clock      ; -0.458 ; -0.458 ; Rise       ; clock           ;
; data_source          ; clock      ; 3.632  ; 3.632  ; Rise       ; clock           ;
; destination_select   ; clock      ; -3.808 ; -3.808 ; Rise       ; clock           ;
; reset                ; clock      ; -9.238 ; -9.238 ; Rise       ; clock           ;
; test_data[*]         ; clock      ; 3.684  ; 3.684  ; Rise       ; clock           ;
;  test_data[0]        ; clock      ; -0.304 ; -0.304 ; Rise       ; clock           ;
;  test_data[1]        ; clock      ; -0.237 ; -0.237 ; Rise       ; clock           ;
;  test_data[2]        ; clock      ; -0.223 ; -0.223 ; Rise       ; clock           ;
;  test_data[3]        ; clock      ; -1.054 ; -1.054 ; Rise       ; clock           ;
;  test_data[4]        ; clock      ; -0.159 ; -0.159 ; Rise       ; clock           ;
;  test_data[5]        ; clock      ; 0.014  ; 0.014  ; Rise       ; clock           ;
;  test_data[6]        ; clock      ; 0.207  ; 0.207  ; Rise       ; clock           ;
;  test_data[7]        ; clock      ; 0.285  ; 0.285  ; Rise       ; clock           ;
;  test_data[8]        ; clock      ; -0.492 ; -0.492 ; Rise       ; clock           ;
;  test_data[9]        ; clock      ; -0.387 ; -0.387 ; Rise       ; clock           ;
;  test_data[10]       ; clock      ; -0.118 ; -0.118 ; Rise       ; clock           ;
;  test_data[11]       ; clock      ; -0.747 ; -0.747 ; Rise       ; clock           ;
;  test_data[12]       ; clock      ; -0.840 ; -0.840 ; Rise       ; clock           ;
;  test_data[13]       ; clock      ; -0.230 ; -0.230 ; Rise       ; clock           ;
;  test_data[14]       ; clock      ; -0.141 ; -0.141 ; Rise       ; clock           ;
;  test_data[15]       ; clock      ; 3.684  ; 3.684  ; Rise       ; clock           ;
; test_destination[*]  ; clock      ; -3.803 ; -3.803 ; Rise       ; clock           ;
;  test_destination[0] ; clock      ; -3.914 ; -3.914 ; Rise       ; clock           ;
;  test_destination[1] ; clock      ; -4.581 ; -4.581 ; Rise       ; clock           ;
;  test_destination[2] ; clock      ; -4.331 ; -4.331 ; Rise       ; clock           ;
;  test_destination[3] ; clock      ; -3.803 ; -3.803 ; Rise       ; clock           ;
; test_reg_select[*]   ; clock      ; -3.441 ; -3.441 ; Rise       ; clock           ;
;  test_reg_select[0]  ; clock      ; -4.687 ; -4.687 ; Rise       ; clock           ;
;  test_reg_select[1]  ; clock      ; -3.441 ; -3.441 ; Rise       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; RA[*]            ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
;  RA[0]           ; clock      ; 8.867  ; 8.867  ; Rise       ; clock           ;
;  RA[1]           ; clock      ; 8.156  ; 8.156  ; Rise       ; clock           ;
;  RA[2]           ; clock      ; 8.402  ; 8.402  ; Rise       ; clock           ;
;  RA[3]           ; clock      ; 8.761  ; 8.761  ; Rise       ; clock           ;
;  RA[4]           ; clock      ; 7.702  ; 7.702  ; Rise       ; clock           ;
;  RA[5]           ; clock      ; 7.852  ; 7.852  ; Rise       ; clock           ;
;  RA[6]           ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
;  RA[7]           ; clock      ; 8.135  ; 8.135  ; Rise       ; clock           ;
;  RA[8]           ; clock      ; 7.998  ; 7.998  ; Rise       ; clock           ;
;  RA[9]           ; clock      ; 7.876  ; 7.876  ; Rise       ; clock           ;
;  RA[10]          ; clock      ; 7.998  ; 7.998  ; Rise       ; clock           ;
;  RA[11]          ; clock      ; 8.219  ; 8.219  ; Rise       ; clock           ;
;  RA[12]          ; clock      ; 8.212  ; 8.212  ; Rise       ; clock           ;
;  RA[13]          ; clock      ; 8.579  ; 8.579  ; Rise       ; clock           ;
;  RA[14]          ; clock      ; 8.010  ; 8.010  ; Rise       ; clock           ;
;  RA[15]          ; clock      ; 7.921  ; 7.921  ; Rise       ; clock           ;
; RZ[*]            ; clock      ; 10.000 ; 10.000 ; Rise       ; clock           ;
;  RZ[0]           ; clock      ; 8.398  ; 8.398  ; Rise       ; clock           ;
;  RZ[1]           ; clock      ; 8.164  ; 8.164  ; Rise       ; clock           ;
;  RZ[2]           ; clock      ; 8.623  ; 8.623  ; Rise       ; clock           ;
;  RZ[3]           ; clock      ; 8.093  ; 8.093  ; Rise       ; clock           ;
;  RZ[4]           ; clock      ; 8.174  ; 8.174  ; Rise       ; clock           ;
;  RZ[5]           ; clock      ; 7.877  ; 7.877  ; Rise       ; clock           ;
;  RZ[6]           ; clock      ; 9.346  ; 9.346  ; Rise       ; clock           ;
;  RZ[7]           ; clock      ; 9.448  ; 9.448  ; Rise       ; clock           ;
;  RZ[8]           ; clock      ; 7.768  ; 7.768  ; Rise       ; clock           ;
;  RZ[9]           ; clock      ; 7.854  ; 7.854  ; Rise       ; clock           ;
;  RZ[10]          ; clock      ; 7.865  ; 7.865  ; Rise       ; clock           ;
;  RZ[11]          ; clock      ; 7.340  ; 7.340  ; Rise       ; clock           ;
;  RZ[12]          ; clock      ; 8.460  ; 8.460  ; Rise       ; clock           ;
;  RZ[13]          ; clock      ; 10.000 ; 10.000 ; Rise       ; clock           ;
;  RZ[14]          ; clock      ; 8.477  ; 8.477  ; Rise       ; clock           ;
;  RZ[15]          ; clock      ; 7.986  ; 7.986  ; Rise       ; clock           ;
; alu_b[*]         ; clock      ; 9.478  ; 9.478  ; Rise       ; clock           ;
;  alu_b[0]        ; clock      ; 9.054  ; 9.054  ; Rise       ; clock           ;
;  alu_b[1]        ; clock      ; 7.928  ; 7.928  ; Rise       ; clock           ;
;  alu_b[2]        ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  alu_b[3]        ; clock      ; 8.468  ; 8.468  ; Rise       ; clock           ;
;  alu_b[4]        ; clock      ; 8.460  ; 8.460  ; Rise       ; clock           ;
;  alu_b[5]        ; clock      ; 8.244  ; 8.244  ; Rise       ; clock           ;
;  alu_b[6]        ; clock      ; 9.467  ; 9.467  ; Rise       ; clock           ;
;  alu_b[7]        ; clock      ; 7.955  ; 7.955  ; Rise       ; clock           ;
;  alu_b[8]        ; clock      ; 7.709  ; 7.709  ; Rise       ; clock           ;
;  alu_b[9]        ; clock      ; 8.700  ; 8.700  ; Rise       ; clock           ;
;  alu_b[10]       ; clock      ; 8.374  ; 8.374  ; Rise       ; clock           ;
;  alu_b[11]       ; clock      ; 8.589  ; 8.589  ; Rise       ; clock           ;
;  alu_b[12]       ; clock      ; 8.129  ; 8.129  ; Rise       ; clock           ;
;  alu_b[13]       ; clock      ; 9.478  ; 9.478  ; Rise       ; clock           ;
;  alu_b[14]       ; clock      ; 8.328  ; 8.328  ; Rise       ; clock           ;
;  alu_b[15]       ; clock      ; 8.241  ; 8.241  ; Rise       ; clock           ;
; data_d[*]        ; clock      ; 11.971 ; 11.971 ; Rise       ; clock           ;
;  data_d[0]       ; clock      ; 9.833  ; 9.833  ; Rise       ; clock           ;
;  data_d[1]       ; clock      ; 9.681  ; 9.681  ; Rise       ; clock           ;
;  data_d[2]       ; clock      ; 8.986  ; 8.986  ; Rise       ; clock           ;
;  data_d[3]       ; clock      ; 9.722  ; 9.722  ; Rise       ; clock           ;
;  data_d[4]       ; clock      ; 10.299 ; 10.299 ; Rise       ; clock           ;
;  data_d[5]       ; clock      ; 11.971 ; 11.971 ; Rise       ; clock           ;
;  data_d[6]       ; clock      ; 9.783  ; 9.783  ; Rise       ; clock           ;
;  data_d[7]       ; clock      ; 9.071  ; 9.071  ; Rise       ; clock           ;
;  data_d[8]       ; clock      ; 10.625 ; 10.625 ; Rise       ; clock           ;
;  data_d[9]       ; clock      ; 9.693  ; 9.693  ; Rise       ; clock           ;
;  data_d[10]      ; clock      ; 9.370  ; 9.370  ; Rise       ; clock           ;
;  data_d[11]      ; clock      ; 9.753  ; 9.753  ; Rise       ; clock           ;
;  data_d[12]      ; clock      ; 10.471 ; 10.471 ; Rise       ; clock           ;
;  data_d[13]      ; clock      ; 8.721  ; 8.721  ; Rise       ; clock           ;
;  data_d[14]      ; clock      ; 9.760  ; 9.760  ; Rise       ; clock           ;
;  data_d[15]      ; clock      ; 10.925 ; 10.925 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 11.234 ; 11.234 ; Rise       ; clock           ;
;  instruction[0]  ; clock      ; 9.236  ; 9.236  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 9.298  ; 9.298  ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 8.945  ; 8.945  ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 9.658  ; 9.658  ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 9.677  ; 9.677  ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 9.469  ; 9.469  ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 9.300  ; 9.300  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 10.924 ; 10.924 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 10.468 ; 10.468 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 11.188 ; 11.188 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 10.576 ; 10.576 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 10.653 ; 10.653 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 11.234 ; 11.234 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 11.154 ; 11.154 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 10.040 ; 10.040 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 9.653  ; 9.653  ; Rise       ; clock           ;
;  instruction[16] ; clock      ; 9.735  ; 9.735  ; Rise       ; clock           ;
;  instruction[17] ; clock      ; 9.179  ; 9.179  ; Rise       ; clock           ;
;  instruction[18] ; clock      ; 8.796  ; 8.796  ; Rise       ; clock           ;
;  instruction[19] ; clock      ; 8.872  ; 8.872  ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 8.839  ; 8.839  ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 10.247 ; 10.247 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 8.771  ; 8.771  ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 8.443  ; 8.443  ; Rise       ; clock           ;
; ir_enable        ; clock      ; 7.592  ; 7.592  ; Rise       ; clock           ;
; stage_five[*]    ; clock      ; 8.931  ; 8.931  ; Rise       ; clock           ;
;  stage_five[0]   ; clock      ; 7.281  ; 7.281  ; Rise       ; clock           ;
;  stage_five[1]   ; clock      ; 8.142  ; 8.142  ; Rise       ; clock           ;
;  stage_five[2]   ; clock      ; 7.950  ; 7.950  ; Rise       ; clock           ;
;  stage_five[3]   ; clock      ; 8.712  ; 8.712  ; Rise       ; clock           ;
;  stage_five[4]   ; clock      ; 8.931  ; 8.931  ; Rise       ; clock           ;
;  stage_five[5]   ; clock      ; 7.909  ; 7.909  ; Rise       ; clock           ;
;  stage_five[6]   ; clock      ; 7.902  ; 7.902  ; Rise       ; clock           ;
;  stage_five[7]   ; clock      ; 8.438  ; 8.438  ; Rise       ; clock           ;
;  stage_five[8]   ; clock      ; 7.604  ; 7.604  ; Rise       ; clock           ;
;  stage_five[9]   ; clock      ; 7.704  ; 7.704  ; Rise       ; clock           ;
;  stage_five[10]  ; clock      ; 7.360  ; 7.360  ; Rise       ; clock           ;
;  stage_five[11]  ; clock      ; 8.429  ; 8.429  ; Rise       ; clock           ;
;  stage_five[12]  ; clock      ; 7.943  ; 7.943  ; Rise       ; clock           ;
;  stage_five[13]  ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  stage_five[14]  ; clock      ; 8.259  ; 8.259  ; Rise       ; clock           ;
;  stage_five[15]  ; clock      ; 8.011  ; 8.011  ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 9.527  ; 9.527  ; Fall       ; clock           ;
;  instruction[0]  ; clock      ; 7.945  ; 7.945  ; Fall       ; clock           ;
;  instruction[1]  ; clock      ; 8.006  ; 8.006  ; Fall       ; clock           ;
;  instruction[2]  ; clock      ; 7.655  ; 7.655  ; Fall       ; clock           ;
;  instruction[3]  ; clock      ; 8.068  ; 8.068  ; Fall       ; clock           ;
;  instruction[4]  ; clock      ; 8.383  ; 8.383  ; Fall       ; clock           ;
;  instruction[5]  ; clock      ; 7.870  ; 7.870  ; Fall       ; clock           ;
;  instruction[6]  ; clock      ; 7.710  ; 7.710  ; Fall       ; clock           ;
;  instruction[7]  ; clock      ; 8.037  ; 8.037  ; Fall       ; clock           ;
;  instruction[8]  ; clock      ; 7.586  ; 7.586  ; Fall       ; clock           ;
;  instruction[9]  ; clock      ; 7.425  ; 7.425  ; Fall       ; clock           ;
;  instruction[10] ; clock      ; 7.695  ; 7.695  ; Fall       ; clock           ;
;  instruction[11] ; clock      ; 7.868  ; 7.868  ; Fall       ; clock           ;
;  instruction[12] ; clock      ; 7.472  ; 7.472  ; Fall       ; clock           ;
;  instruction[13] ; clock      ; 9.527  ; 9.527  ; Fall       ; clock           ;
;  instruction[14] ; clock      ; 7.564  ; 7.564  ; Fall       ; clock           ;
;  instruction[15] ; clock      ; 8.054  ; 8.054  ; Fall       ; clock           ;
;  instruction[16] ; clock      ; 8.144  ; 8.144  ; Fall       ; clock           ;
;  instruction[17] ; clock      ; 8.367  ; 8.367  ; Fall       ; clock           ;
;  instruction[18] ; clock      ; 7.982  ; 7.982  ; Fall       ; clock           ;
;  instruction[19] ; clock      ; 8.055  ; 8.055  ; Fall       ; clock           ;
;  instruction[20] ; clock      ; 8.023  ; 8.023  ; Fall       ; clock           ;
;  instruction[21] ; clock      ; 9.432  ; 9.432  ; Fall       ; clock           ;
;  instruction[22] ; clock      ; 7.960  ; 7.960  ; Fall       ; clock           ;
;  instruction[23] ; clock      ; 7.627  ; 7.627  ; Fall       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; RA[*]            ; clock      ; 7.702  ; 7.702  ; Rise       ; clock           ;
;  RA[0]           ; clock      ; 8.867  ; 8.867  ; Rise       ; clock           ;
;  RA[1]           ; clock      ; 8.156  ; 8.156  ; Rise       ; clock           ;
;  RA[2]           ; clock      ; 8.402  ; 8.402  ; Rise       ; clock           ;
;  RA[3]           ; clock      ; 8.761  ; 8.761  ; Rise       ; clock           ;
;  RA[4]           ; clock      ; 7.702  ; 7.702  ; Rise       ; clock           ;
;  RA[5]           ; clock      ; 7.852  ; 7.852  ; Rise       ; clock           ;
;  RA[6]           ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
;  RA[7]           ; clock      ; 8.135  ; 8.135  ; Rise       ; clock           ;
;  RA[8]           ; clock      ; 7.998  ; 7.998  ; Rise       ; clock           ;
;  RA[9]           ; clock      ; 7.876  ; 7.876  ; Rise       ; clock           ;
;  RA[10]          ; clock      ; 7.998  ; 7.998  ; Rise       ; clock           ;
;  RA[11]          ; clock      ; 8.219  ; 8.219  ; Rise       ; clock           ;
;  RA[12]          ; clock      ; 8.212  ; 8.212  ; Rise       ; clock           ;
;  RA[13]          ; clock      ; 8.579  ; 8.579  ; Rise       ; clock           ;
;  RA[14]          ; clock      ; 8.010  ; 8.010  ; Rise       ; clock           ;
;  RA[15]          ; clock      ; 7.921  ; 7.921  ; Rise       ; clock           ;
; RZ[*]            ; clock      ; 7.340  ; 7.340  ; Rise       ; clock           ;
;  RZ[0]           ; clock      ; 8.398  ; 8.398  ; Rise       ; clock           ;
;  RZ[1]           ; clock      ; 8.164  ; 8.164  ; Rise       ; clock           ;
;  RZ[2]           ; clock      ; 8.623  ; 8.623  ; Rise       ; clock           ;
;  RZ[3]           ; clock      ; 8.093  ; 8.093  ; Rise       ; clock           ;
;  RZ[4]           ; clock      ; 8.174  ; 8.174  ; Rise       ; clock           ;
;  RZ[5]           ; clock      ; 7.877  ; 7.877  ; Rise       ; clock           ;
;  RZ[6]           ; clock      ; 9.346  ; 9.346  ; Rise       ; clock           ;
;  RZ[7]           ; clock      ; 9.448  ; 9.448  ; Rise       ; clock           ;
;  RZ[8]           ; clock      ; 7.768  ; 7.768  ; Rise       ; clock           ;
;  RZ[9]           ; clock      ; 7.854  ; 7.854  ; Rise       ; clock           ;
;  RZ[10]          ; clock      ; 7.865  ; 7.865  ; Rise       ; clock           ;
;  RZ[11]          ; clock      ; 7.340  ; 7.340  ; Rise       ; clock           ;
;  RZ[12]          ; clock      ; 8.460  ; 8.460  ; Rise       ; clock           ;
;  RZ[13]          ; clock      ; 10.000 ; 10.000 ; Rise       ; clock           ;
;  RZ[14]          ; clock      ; 8.477  ; 8.477  ; Rise       ; clock           ;
;  RZ[15]          ; clock      ; 7.986  ; 7.986  ; Rise       ; clock           ;
; alu_b[*]         ; clock      ; 7.709  ; 7.709  ; Rise       ; clock           ;
;  alu_b[0]        ; clock      ; 9.054  ; 9.054  ; Rise       ; clock           ;
;  alu_b[1]        ; clock      ; 7.928  ; 7.928  ; Rise       ; clock           ;
;  alu_b[2]        ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  alu_b[3]        ; clock      ; 8.468  ; 8.468  ; Rise       ; clock           ;
;  alu_b[4]        ; clock      ; 8.460  ; 8.460  ; Rise       ; clock           ;
;  alu_b[5]        ; clock      ; 8.244  ; 8.244  ; Rise       ; clock           ;
;  alu_b[6]        ; clock      ; 9.467  ; 9.467  ; Rise       ; clock           ;
;  alu_b[7]        ; clock      ; 7.955  ; 7.955  ; Rise       ; clock           ;
;  alu_b[8]        ; clock      ; 7.709  ; 7.709  ; Rise       ; clock           ;
;  alu_b[9]        ; clock      ; 8.700  ; 8.700  ; Rise       ; clock           ;
;  alu_b[10]       ; clock      ; 8.374  ; 8.374  ; Rise       ; clock           ;
;  alu_b[11]       ; clock      ; 8.589  ; 8.589  ; Rise       ; clock           ;
;  alu_b[12]       ; clock      ; 8.129  ; 8.129  ; Rise       ; clock           ;
;  alu_b[13]       ; clock      ; 9.478  ; 9.478  ; Rise       ; clock           ;
;  alu_b[14]       ; clock      ; 8.328  ; 8.328  ; Rise       ; clock           ;
;  alu_b[15]       ; clock      ; 8.241  ; 8.241  ; Rise       ; clock           ;
; data_d[*]        ; clock      ; 8.721  ; 8.721  ; Rise       ; clock           ;
;  data_d[0]       ; clock      ; 9.833  ; 9.833  ; Rise       ; clock           ;
;  data_d[1]       ; clock      ; 9.681  ; 9.681  ; Rise       ; clock           ;
;  data_d[2]       ; clock      ; 8.986  ; 8.986  ; Rise       ; clock           ;
;  data_d[3]       ; clock      ; 9.722  ; 9.722  ; Rise       ; clock           ;
;  data_d[4]       ; clock      ; 10.299 ; 10.299 ; Rise       ; clock           ;
;  data_d[5]       ; clock      ; 11.971 ; 11.971 ; Rise       ; clock           ;
;  data_d[6]       ; clock      ; 9.783  ; 9.783  ; Rise       ; clock           ;
;  data_d[7]       ; clock      ; 9.071  ; 9.071  ; Rise       ; clock           ;
;  data_d[8]       ; clock      ; 10.625 ; 10.625 ; Rise       ; clock           ;
;  data_d[9]       ; clock      ; 9.693  ; 9.693  ; Rise       ; clock           ;
;  data_d[10]      ; clock      ; 9.370  ; 9.370  ; Rise       ; clock           ;
;  data_d[11]      ; clock      ; 9.753  ; 9.753  ; Rise       ; clock           ;
;  data_d[12]      ; clock      ; 10.471 ; 10.471 ; Rise       ; clock           ;
;  data_d[13]      ; clock      ; 8.721  ; 8.721  ; Rise       ; clock           ;
;  data_d[14]      ; clock      ; 9.760  ; 9.760  ; Rise       ; clock           ;
;  data_d[15]      ; clock      ; 10.925 ; 10.925 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 7.031  ; 7.031  ; Rise       ; clock           ;
;  instruction[0]  ; clock      ; 7.475  ; 7.475  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 7.529  ; 7.529  ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 7.187  ; 7.187  ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 7.586  ; 7.586  ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 7.752  ; 7.752  ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 7.387  ; 7.387  ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 7.210  ; 7.210  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 7.666  ; 7.666  ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 7.196  ; 7.196  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 7.031  ; 7.031  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 7.323  ; 7.323  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 7.394  ; 7.394  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 7.067  ; 7.067  ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 7.677  ; 7.677  ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 7.089  ; 7.089  ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 7.224  ; 7.224  ; Rise       ; clock           ;
;  instruction[16] ; clock      ; 7.752  ; 7.752  ; Rise       ; clock           ;
;  instruction[17] ; clock      ; 7.280  ; 7.280  ; Rise       ; clock           ;
;  instruction[18] ; clock      ; 7.618  ; 7.618  ; Rise       ; clock           ;
;  instruction[19] ; clock      ; 7.835  ; 7.835  ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 7.616  ; 7.616  ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 9.057  ; 9.057  ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 7.739  ; 7.739  ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 7.260  ; 7.260  ; Rise       ; clock           ;
; ir_enable        ; clock      ; 7.592  ; 7.592  ; Rise       ; clock           ;
; stage_five[*]    ; clock      ; 7.281  ; 7.281  ; Rise       ; clock           ;
;  stage_five[0]   ; clock      ; 7.281  ; 7.281  ; Rise       ; clock           ;
;  stage_five[1]   ; clock      ; 8.142  ; 8.142  ; Rise       ; clock           ;
;  stage_five[2]   ; clock      ; 7.950  ; 7.950  ; Rise       ; clock           ;
;  stage_five[3]   ; clock      ; 8.712  ; 8.712  ; Rise       ; clock           ;
;  stage_five[4]   ; clock      ; 8.931  ; 8.931  ; Rise       ; clock           ;
;  stage_five[5]   ; clock      ; 7.909  ; 7.909  ; Rise       ; clock           ;
;  stage_five[6]   ; clock      ; 7.902  ; 7.902  ; Rise       ; clock           ;
;  stage_five[7]   ; clock      ; 8.438  ; 8.438  ; Rise       ; clock           ;
;  stage_five[8]   ; clock      ; 7.604  ; 7.604  ; Rise       ; clock           ;
;  stage_five[9]   ; clock      ; 7.704  ; 7.704  ; Rise       ; clock           ;
;  stage_five[10]  ; clock      ; 7.360  ; 7.360  ; Rise       ; clock           ;
;  stage_five[11]  ; clock      ; 8.429  ; 8.429  ; Rise       ; clock           ;
;  stage_five[12]  ; clock      ; 7.943  ; 7.943  ; Rise       ; clock           ;
;  stage_five[13]  ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  stage_five[14]  ; clock      ; 8.259  ; 8.259  ; Rise       ; clock           ;
;  stage_five[15]  ; clock      ; 8.011  ; 8.011  ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 7.031  ; 7.031  ; Fall       ; clock           ;
;  instruction[0]  ; clock      ; 7.475  ; 7.475  ; Fall       ; clock           ;
;  instruction[1]  ; clock      ; 7.529  ; 7.529  ; Fall       ; clock           ;
;  instruction[2]  ; clock      ; 7.187  ; 7.187  ; Fall       ; clock           ;
;  instruction[3]  ; clock      ; 7.586  ; 7.586  ; Fall       ; clock           ;
;  instruction[4]  ; clock      ; 7.752  ; 7.752  ; Fall       ; clock           ;
;  instruction[5]  ; clock      ; 7.387  ; 7.387  ; Fall       ; clock           ;
;  instruction[6]  ; clock      ; 7.210  ; 7.210  ; Fall       ; clock           ;
;  instruction[7]  ; clock      ; 7.666  ; 7.666  ; Fall       ; clock           ;
;  instruction[8]  ; clock      ; 7.196  ; 7.196  ; Fall       ; clock           ;
;  instruction[9]  ; clock      ; 7.031  ; 7.031  ; Fall       ; clock           ;
;  instruction[10] ; clock      ; 7.323  ; 7.323  ; Fall       ; clock           ;
;  instruction[11] ; clock      ; 7.394  ; 7.394  ; Fall       ; clock           ;
;  instruction[12] ; clock      ; 7.067  ; 7.067  ; Fall       ; clock           ;
;  instruction[13] ; clock      ; 7.677  ; 7.677  ; Fall       ; clock           ;
;  instruction[14] ; clock      ; 7.089  ; 7.089  ; Fall       ; clock           ;
;  instruction[15] ; clock      ; 7.224  ; 7.224  ; Fall       ; clock           ;
;  instruction[16] ; clock      ; 7.752  ; 7.752  ; Fall       ; clock           ;
;  instruction[17] ; clock      ; 7.280  ; 7.280  ; Fall       ; clock           ;
;  instruction[18] ; clock      ; 7.618  ; 7.618  ; Fall       ; clock           ;
;  instruction[19] ; clock      ; 7.835  ; 7.835  ; Fall       ; clock           ;
;  instruction[20] ; clock      ; 7.616  ; 7.616  ; Fall       ; clock           ;
;  instruction[21] ; clock      ; 9.057  ; 9.057  ; Fall       ; clock           ;
;  instruction[22] ; clock      ; 7.739  ; 7.739  ; Fall       ; clock           ;
;  instruction[23] ; clock      ; 7.260  ; 7.260  ; Fall       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+---------------+-----------------+--------+--------+--------+--------+
; Input Port    ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+---------------+-----------------+--------+--------+--------+--------+
; IR_Test[0]    ; instruction[0]  ; 12.215 ;        ;        ; 12.215 ;
; IR_Test[1]    ; instruction[1]  ; 12.416 ;        ;        ; 12.416 ;
; IR_Test[2]    ; instruction[2]  ; 12.276 ;        ;        ; 12.276 ;
; IR_Test[3]    ; instruction[3]  ; 12.391 ;        ;        ; 12.391 ;
; IR_Test[4]    ; instruction[4]  ; 12.231 ;        ;        ; 12.231 ;
; IR_Test[5]    ; instruction[5]  ; 12.362 ;        ;        ; 12.362 ;
; IR_Test[6]    ; instruction[6]  ; 11.648 ;        ;        ; 11.648 ;
; IR_Test[7]    ; instruction[7]  ; 13.428 ;        ;        ; 13.428 ;
; IR_Test[8]    ; instruction[8]  ; 11.953 ;        ;        ; 11.953 ;
; IR_Test[9]    ; instruction[9]  ; 12.478 ;        ;        ; 12.478 ;
; IR_Test[10]   ; instruction[10] ; 12.162 ;        ;        ; 12.162 ;
; IR_Test[11]   ; instruction[11] ; 12.759 ;        ;        ; 12.759 ;
; IR_Test[12]   ; instruction[12] ; 12.454 ;        ;        ; 12.454 ;
; IR_Test[13]   ; instruction[13] ; 14.022 ;        ;        ; 14.022 ;
; IR_Test[14]   ; instruction[14] ; 11.946 ;        ;        ; 11.946 ;
; IR_Test[15]   ; instruction[15] ; 12.296 ;        ;        ; 12.296 ;
; IR_Test[16]   ; instruction[16] ; 12.390 ;        ;        ; 12.390 ;
; IR_Test[17]   ; instruction[17] ; 12.562 ;        ;        ; 12.562 ;
; IR_Test[18]   ; instruction[18] ; 12.125 ;        ;        ; 12.125 ;
; IR_Test[19]   ; instruction[19] ; 12.500 ;        ;        ; 12.500 ;
; IR_Test[20]   ; instruction[20] ; 12.402 ;        ;        ; 12.402 ;
; IR_Test[21]   ; instruction[21] ; 13.822 ;        ;        ; 13.822 ;
; IR_Test[22]   ; instruction[22] ; 12.410 ;        ;        ; 12.410 ;
; IR_Test[23]   ; instruction[23] ; 11.466 ;        ;        ; 11.466 ;
; data_source   ; data_d[0]       ; 8.123  ; 8.123  ; 8.123  ; 8.123  ;
; data_source   ; data_d[1]       ; 8.970  ; 8.970  ; 8.970  ; 8.970  ;
; data_source   ; data_d[2]       ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; data_source   ; data_d[3]       ; 8.344  ; 8.344  ; 8.344  ; 8.344  ;
; data_source   ; data_d[4]       ; 8.733  ; 8.733  ; 8.733  ; 8.733  ;
; data_source   ; data_d[5]       ; 10.882 ; 10.882 ; 10.882 ; 10.882 ;
; data_source   ; data_d[6]       ; 9.866  ; 9.866  ; 9.866  ; 9.866  ;
; data_source   ; data_d[7]       ; 7.706  ; 7.706  ; 7.706  ; 7.706  ;
; data_source   ; data_d[8]       ; 8.703  ; 8.703  ; 8.703  ; 8.703  ;
; data_source   ; data_d[9]       ; 8.028  ; 8.028  ; 8.028  ; 8.028  ;
; data_source   ; data_d[10]      ; 8.367  ; 8.367  ; 8.367  ; 8.367  ;
; data_source   ; data_d[11]      ; 8.485  ; 8.485  ; 8.485  ; 8.485  ;
; data_source   ; data_d[12]      ; 8.395  ; 8.395  ; 8.395  ; 8.395  ;
; data_source   ; data_d[13]      ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
; data_source   ; data_d[14]      ; 8.461  ; 8.461  ; 8.461  ; 8.461  ;
; data_source   ; data_d[15]      ; 10.438 ; 10.438 ; 10.438 ; 10.438 ;
; test_data[0]  ; data_d[0]       ; 12.059 ;        ;        ; 12.059 ;
; test_data[1]  ; data_d[1]       ; 12.201 ;        ;        ; 12.201 ;
; test_data[2]  ; data_d[2]       ; 11.206 ;        ;        ; 11.206 ;
; test_data[3]  ; data_d[3]       ; 12.314 ;        ;        ; 12.314 ;
; test_data[4]  ; data_d[4]       ; 11.878 ;        ;        ; 11.878 ;
; test_data[5]  ; data_d[5]       ; 13.872 ;        ;        ; 13.872 ;
; test_data[6]  ; data_d[6]       ; 12.093 ;        ;        ; 12.093 ;
; test_data[7]  ; data_d[7]       ; 11.048 ;        ;        ; 11.048 ;
; test_data[8]  ; data_d[8]       ; 12.488 ;        ;        ; 12.488 ;
; test_data[9]  ; data_d[9]       ; 12.040 ;        ;        ; 12.040 ;
; test_data[10] ; data_d[10]      ; 11.487 ;        ;        ; 11.487 ;
; test_data[11] ; data_d[11]      ; 12.425 ;        ;        ; 12.425 ;
; test_data[12] ; data_d[12]      ; 12.428 ;        ;        ; 12.428 ;
; test_data[13] ; data_d[13]      ; 12.133 ;        ;        ; 12.133 ;
; test_data[14] ; data_d[14]      ; 11.484 ;        ;        ; 11.484 ;
; test_data[15] ; data_d[15]      ; 9.560  ;        ;        ; 9.560  ;
+---------------+-----------------+--------+--------+--------+--------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+---------------+-----------------+--------+--------+--------+--------+
; Input Port    ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+---------------+-----------------+--------+--------+--------+--------+
; IR_Test[0]    ; instruction[0]  ; 12.215 ;        ;        ; 12.215 ;
; IR_Test[1]    ; instruction[1]  ; 12.416 ;        ;        ; 12.416 ;
; IR_Test[2]    ; instruction[2]  ; 12.276 ;        ;        ; 12.276 ;
; IR_Test[3]    ; instruction[3]  ; 12.391 ;        ;        ; 12.391 ;
; IR_Test[4]    ; instruction[4]  ; 12.231 ;        ;        ; 12.231 ;
; IR_Test[5]    ; instruction[5]  ; 12.362 ;        ;        ; 12.362 ;
; IR_Test[6]    ; instruction[6]  ; 11.648 ;        ;        ; 11.648 ;
; IR_Test[7]    ; instruction[7]  ; 13.428 ;        ;        ; 13.428 ;
; IR_Test[8]    ; instruction[8]  ; 11.953 ;        ;        ; 11.953 ;
; IR_Test[9]    ; instruction[9]  ; 12.478 ;        ;        ; 12.478 ;
; IR_Test[10]   ; instruction[10] ; 12.162 ;        ;        ; 12.162 ;
; IR_Test[11]   ; instruction[11] ; 12.759 ;        ;        ; 12.759 ;
; IR_Test[12]   ; instruction[12] ; 12.454 ;        ;        ; 12.454 ;
; IR_Test[13]   ; instruction[13] ; 14.022 ;        ;        ; 14.022 ;
; IR_Test[14]   ; instruction[14] ; 11.946 ;        ;        ; 11.946 ;
; IR_Test[15]   ; instruction[15] ; 12.296 ;        ;        ; 12.296 ;
; IR_Test[16]   ; instruction[16] ; 12.390 ;        ;        ; 12.390 ;
; IR_Test[17]   ; instruction[17] ; 12.562 ;        ;        ; 12.562 ;
; IR_Test[18]   ; instruction[18] ; 12.125 ;        ;        ; 12.125 ;
; IR_Test[19]   ; instruction[19] ; 12.500 ;        ;        ; 12.500 ;
; IR_Test[20]   ; instruction[20] ; 12.402 ;        ;        ; 12.402 ;
; IR_Test[21]   ; instruction[21] ; 13.822 ;        ;        ; 13.822 ;
; IR_Test[22]   ; instruction[22] ; 12.410 ;        ;        ; 12.410 ;
; IR_Test[23]   ; instruction[23] ; 11.466 ;        ;        ; 11.466 ;
; data_source   ; data_d[0]       ; 8.123  ; 8.123  ; 8.123  ; 8.123  ;
; data_source   ; data_d[1]       ; 8.970  ; 8.970  ; 8.970  ; 8.970  ;
; data_source   ; data_d[2]       ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; data_source   ; data_d[3]       ; 8.344  ; 8.344  ; 8.344  ; 8.344  ;
; data_source   ; data_d[4]       ; 8.733  ; 8.733  ; 8.733  ; 8.733  ;
; data_source   ; data_d[5]       ; 10.882 ; 10.882 ; 10.882 ; 10.882 ;
; data_source   ; data_d[6]       ; 9.866  ; 9.866  ; 9.866  ; 9.866  ;
; data_source   ; data_d[7]       ; 7.706  ; 7.706  ; 7.706  ; 7.706  ;
; data_source   ; data_d[8]       ; 8.703  ; 8.703  ; 8.703  ; 8.703  ;
; data_source   ; data_d[9]       ; 8.028  ; 8.028  ; 8.028  ; 8.028  ;
; data_source   ; data_d[10]      ; 8.367  ; 8.367  ; 8.367  ; 8.367  ;
; data_source   ; data_d[11]      ; 8.485  ; 8.485  ; 8.485  ; 8.485  ;
; data_source   ; data_d[12]      ; 8.395  ; 8.395  ; 8.395  ; 8.395  ;
; data_source   ; data_d[13]      ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
; data_source   ; data_d[14]      ; 8.461  ; 8.461  ; 8.461  ; 8.461  ;
; data_source   ; data_d[15]      ; 10.438 ; 10.438 ; 10.438 ; 10.438 ;
; test_data[0]  ; data_d[0]       ; 12.059 ;        ;        ; 12.059 ;
; test_data[1]  ; data_d[1]       ; 12.201 ;        ;        ; 12.201 ;
; test_data[2]  ; data_d[2]       ; 11.206 ;        ;        ; 11.206 ;
; test_data[3]  ; data_d[3]       ; 12.314 ;        ;        ; 12.314 ;
; test_data[4]  ; data_d[4]       ; 11.878 ;        ;        ; 11.878 ;
; test_data[5]  ; data_d[5]       ; 13.872 ;        ;        ; 13.872 ;
; test_data[6]  ; data_d[6]       ; 12.093 ;        ;        ; 12.093 ;
; test_data[7]  ; data_d[7]       ; 11.048 ;        ;        ; 11.048 ;
; test_data[8]  ; data_d[8]       ; 12.488 ;        ;        ; 12.488 ;
; test_data[9]  ; data_d[9]       ; 12.040 ;        ;        ; 12.040 ;
; test_data[10] ; data_d[10]      ; 11.487 ;        ;        ; 11.487 ;
; test_data[11] ; data_d[11]      ; 12.425 ;        ;        ; 12.425 ;
; test_data[12] ; data_d[12]      ; 12.428 ;        ;        ; 12.428 ;
; test_data[13] ; data_d[13]      ; 12.133 ;        ;        ; 12.133 ;
; test_data[14] ; data_d[14]      ; 11.484 ;        ;        ; 11.484 ;
; test_data[15] ; data_d[15]      ; 9.560  ;        ;        ; 9.560  ;
+---------------+-----------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -63.983 ; -2646.067     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.375 ; -59.280       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -342.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                         ;
+---------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -63.983 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 65.015     ;
; -63.983 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 65.015     ;
; -63.950 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 64.988     ;
; -63.950 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 64.988     ;
; -63.801 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 64.839     ;
; -63.801 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 64.839     ;
; -63.729 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.108     ; 64.653     ;
; -63.696 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 64.626     ;
; -63.692 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.001      ; 64.725     ;
; -63.689 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.001      ; 64.722     ;
; -63.659 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 64.698     ;
; -63.656 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 64.695     ;
; -63.547 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 64.477     ;
; -63.510 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 64.549     ;
; -63.507 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 64.546     ;
; -63.038 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 64.076     ;
; -63.038 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 64.076     ;
; -62.947 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.985     ;
; -62.947 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.985     ;
; -62.819 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.857     ;
; -62.819 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.857     ;
; -62.784 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 63.714     ;
; -62.747 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 63.786     ;
; -62.744 ; control_unit_230:inst|stage[2]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 63.783     ;
; -62.729 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.767     ;
; -62.729 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.767     ;
; -62.726 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.764     ;
; -62.726 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.764     ;
; -62.693 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 63.623     ;
; -62.663 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.701     ;
; -62.663 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.701     ;
; -62.656 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 63.695     ;
; -62.653 ; control_unit_230:inst|stage[3]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 63.692     ;
; -62.565 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 63.495     ;
; -62.545 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.583     ;
; -62.545 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.583     ;
; -62.533 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.571     ;
; -62.533 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.571     ;
; -62.528 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 63.567     ;
; -62.525 ; control_unit_230:inst|stage[4]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 63.564     ;
; -62.510 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.548     ;
; -62.510 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.548     ;
; -62.495 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.533     ;
; -62.495 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.533     ;
; -62.475 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.513     ;
; -62.475 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.513     ;
; -62.475 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 63.405     ;
; -62.472 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 63.402     ;
; -62.452 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.490     ;
; -62.452 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.490     ;
; -62.438 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 63.477     ;
; -62.435 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 63.474     ;
; -62.435 ; control_unit_230:inst|stage[7]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 63.474     ;
; -62.432 ; control_unit_230:inst|stage[5]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 63.471     ;
; -62.409 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 63.339     ;
; -62.408 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.446     ;
; -62.408 ; control_unit_230:inst|stage[13] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.446     ;
; -62.372 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 63.411     ;
; -62.370 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.408     ;
; -62.370 ; control_unit_230:inst|stage[14] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.408     ;
; -62.369 ; control_unit_230:inst|stage[6]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 63.408     ;
; -62.360 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|stage[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.392     ;
; -62.327 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|stage[31] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.365     ;
; -62.325 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|stage[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.357     ;
; -62.299 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.331     ;
; -62.299 ; control_unit_230:inst|stage[16] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.331     ;
; -62.292 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|stage[30] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.330     ;
; -62.291 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 63.221     ;
; -62.290 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|stage[29] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.322     ;
; -62.279 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 63.209     ;
; -62.257 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|stage[29] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.295     ;
; -62.256 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 63.186     ;
; -62.255 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|stage[28] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.287     ;
; -62.254 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 63.293     ;
; -62.251 ; control_unit_230:inst|stage[9]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 63.290     ;
; -62.244 ; control_unit_230:inst|stage[20] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.276     ;
; -62.244 ; control_unit_230:inst|stage[20] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.276     ;
; -62.242 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 63.281     ;
; -62.241 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 63.171     ;
; -62.239 ; control_unit_230:inst|stage[10] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 63.278     ;
; -62.222 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|stage[28] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.260     ;
; -62.221 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 63.151     ;
; -62.220 ; control_unit_230:inst|stage[31] ; control_unit_230:inst|stage[27] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.252     ;
; -62.219 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 63.258     ;
; -62.216 ; control_unit_230:inst|stage[8]  ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 63.255     ;
; -62.214 ; control_unit_230:inst|stage[19] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.246     ;
; -62.214 ; control_unit_230:inst|stage[19] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.246     ;
; -62.206 ; control_unit_230:inst|stage[17] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.238     ;
; -62.206 ; control_unit_230:inst|stage[17] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.238     ;
; -62.204 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 63.243     ;
; -62.201 ; control_unit_230:inst|stage[15] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 63.240     ;
; -62.198 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|rf_write  ; clock        ; clock       ; 1.000        ; -0.102     ; 63.128     ;
; -62.187 ; control_unit_230:inst|stage[0]  ; control_unit_230:inst|stage[27] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.225     ;
; -62.184 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 63.223     ;
; -62.181 ; control_unit_230:inst|stage[11] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 63.220     ;
; -62.178 ; control_unit_230:inst|stage[1]  ; control_unit_230:inst|stage[31] ; clock        ; clock       ; 1.000        ; 0.006      ; 63.216     ;
; -62.162 ; control_unit_230:inst|stage[22] ; control_unit_230:inst|alu_op[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.194     ;
; -62.162 ; control_unit_230:inst|stage[22] ; control_unit_230:inst|alu_op[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.194     ;
; -62.161 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|ir_enable ; clock        ; clock       ; 1.000        ; 0.007      ; 63.200     ;
; -62.158 ; control_unit_230:inst|stage[12] ; control_unit_230:inst|b_inv     ; clock        ; clock       ; 1.000        ; 0.007      ; 63.197     ;
+---------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                    ;
+--------+-----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.375 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 1.614      ; 0.391      ;
; -1.132 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 1.615      ; 0.635      ;
; -1.048 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; 1.610      ; 0.714      ;
; -1.044 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 1.617      ; 0.725      ;
; -1.042 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 1.612      ; 0.722      ;
; -0.940 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 1.616      ; 0.828      ;
; -0.937 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 1.622      ; 0.837      ;
; -0.933 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 1.608      ; 0.827      ;
; -0.917 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; 1.622      ; 0.857      ;
; -0.908 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 1.619      ; 0.863      ;
; -0.897 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 1.611      ; 0.866      ;
; -0.763 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; 1.599      ; 0.988      ;
; -0.750 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 1.619      ; 1.021      ;
; -0.734 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; 1.619      ; 1.037      ;
; -0.709 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 1.615      ; 1.058      ;
; -0.705 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 1.636      ; 1.083      ;
; -0.704 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 1.613      ; 1.061      ;
; -0.701 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 1.617      ; 1.068      ;
; -0.687 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 1.641      ; 1.106      ;
; -0.687 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 1.622      ; 1.087      ;
; -0.686 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 1.641      ; 1.107      ;
; -0.679 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 1.615      ; 1.088      ;
; -0.669 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 1.614      ; 1.097      ;
; -0.660 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 1.619      ; 1.111      ;
; -0.641 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 1.604      ; 1.115      ;
; -0.617 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; 1.618      ; 1.153      ;
; -0.593 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 1.612      ; 1.171      ;
; -0.592 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 1.612      ; 1.172      ;
; -0.569 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 1.608      ; 1.191      ;
; -0.564 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 1.608      ; 1.196      ;
; -0.562 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 1.641      ; 1.231      ;
; -0.559 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 1.641      ; 1.234      ;
; -0.519 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 1.610      ; 1.243      ;
; -0.518 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 1.611      ; 1.245      ;
; -0.517 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 1.607      ; 1.242      ;
; -0.515 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 1.633      ; 1.270      ;
; -0.485 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 1.619      ; 1.286      ;
; -0.484 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.608      ; 1.276      ;
; -0.484 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 1.619      ; 1.287      ;
; -0.476 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 1.607      ; 1.283      ;
; -0.466 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 1.621      ; 1.307      ;
; -0.464 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.612      ; 1.300      ;
; -0.464 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 1.621      ; 1.309      ;
; -0.461 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 1.619      ; 1.310      ;
; -0.460 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.612      ; 1.304      ;
; -0.459 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.612      ; 1.305      ;
; -0.459 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 1.619      ; 1.312      ;
; -0.458 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 1.612      ; 1.306      ;
; -0.457 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 1.639      ; 1.334      ;
; -0.457 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 1.639      ; 1.334      ;
; -0.457 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 1.615      ; 1.310      ;
; -0.446 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 1.618      ; 1.324      ;
; -0.445 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 1.622      ; 1.329      ;
; -0.444 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; 1.622      ; 1.330      ;
; -0.442 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 1.621      ; 1.331      ;
; -0.442 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 1.618      ; 1.328      ;
; -0.415 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 1.598      ; 1.335      ;
; -0.412 ; clock                                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10]                ; clock        ; clock       ; 0.000        ; 1.798      ; 1.538      ;
; -0.410 ; clock                                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]                ; clock        ; clock       ; 0.000        ; 1.798      ; 1.540      ;
; -0.409 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; 1.586      ; 1.329      ;
; -0.400 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 1.592      ; 1.344      ;
; -0.397 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 1.607      ; 1.362      ;
; -0.397 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 1.607      ; 1.362      ;
; -0.395 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 1.608      ; 1.365      ;
; -0.391 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 1.618      ; 1.379      ;
; -0.391 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 1.608      ; 1.369      ;
; -0.390 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 1.618      ; 1.380      ;
; -0.369 ; clock                                         ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[3]               ; clock        ; clock       ; 0.000        ; 1.787      ; 1.570      ;
; -0.368 ; clock                                         ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[12]              ; clock        ; clock       ; 0.000        ; 1.787      ; 1.571      ;
; -0.368 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 1.606      ; 1.390      ;
; -0.362 ; clock                                         ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[0]               ; clock        ; clock       ; 0.000        ; 1.787      ; 1.577      ;
; -0.362 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; 1.622      ; 1.412      ;
; -0.361 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 1.614      ; 1.405      ;
; -0.360 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst15|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 1.614      ; 1.406      ;
; -0.355 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 1.598      ; 1.395      ;
; -0.354 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[10]  ; clock        ; clock       ; 0.000        ; 1.597      ; 1.395      ;
; -0.354 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 1.598      ; 1.396      ;
; -0.348 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.621      ; 1.425      ;
; -0.342 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 1.621      ; 1.431      ;
; -0.337 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 1.624      ; 1.439      ;
; -0.332 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; 1.624      ; 1.444      ;
; -0.318 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 1.611      ; 1.445      ;
; -0.314 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; 1.614      ; 1.452      ;
; -0.310 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 1.621      ; 1.463      ;
; -0.309 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; 0.000        ; 1.621      ; 1.464      ;
; -0.302 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; 0.000        ; 1.619      ; 1.469      ;
; -0.293 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; 1.605      ; 1.464      ;
; -0.282 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; 1.604      ; 1.474      ;
; -0.279 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 1.639      ; 1.512      ;
; -0.275 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ; lab8:inst5|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 1.639      ; 1.516      ;
; -0.271 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 1.614      ; 1.495      ;
; -0.246 ; clock                                         ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                 ; clock        ; clock       ; 0.000        ; 1.785      ; 1.691      ;
; -0.246 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 1.605      ; 1.511      ;
; -0.244 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst14|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 1.616      ; 1.524      ;
; -0.243 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 1.616      ; 1.525      ;
; -0.226 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 1.610      ; 1.536      ;
; -0.221 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ; lab8:inst5|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 1.610      ; 1.541      ;
; -0.219 ; clock                                         ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[10]              ; clock        ; clock       ; 0.000        ; 1.776      ; 1.709      ;
; -0.219 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.621      ; 1.554      ;
; -0.218 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ; lab8:inst5|DFF_16BIT:inst1|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; 0.000        ; 1.621      ; 1.555      ;
+--------+-----------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RegZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RegZ|lpm_ff:lpm_ff_component|dffs[10] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; IR_Test[*]           ; clock      ; 4.323  ; 4.323  ; Rise       ; clock           ;
;  IR_Test[0]          ; clock      ; 3.586  ; 3.586  ; Rise       ; clock           ;
;  IR_Test[1]          ; clock      ; 3.769  ; 3.769  ; Rise       ; clock           ;
;  IR_Test[2]          ; clock      ; 3.803  ; 3.803  ; Rise       ; clock           ;
;  IR_Test[3]          ; clock      ; 3.279  ; 3.279  ; Rise       ; clock           ;
;  IR_Test[4]          ; clock      ; 3.078  ; 3.078  ; Rise       ; clock           ;
;  IR_Test[5]          ; clock      ; 3.364  ; 3.364  ; Rise       ; clock           ;
;  IR_Test[6]          ; clock      ; 2.907  ; 2.907  ; Rise       ; clock           ;
;  IR_Test[7]          ; clock      ; 4.323  ; 4.323  ; Rise       ; clock           ;
;  IR_Test[8]          ; clock      ; 3.873  ; 3.873  ; Rise       ; clock           ;
;  IR_Test[9]          ; clock      ; 3.705  ; 3.705  ; Rise       ; clock           ;
;  IR_Test[10]         ; clock      ; 3.135  ; 3.135  ; Rise       ; clock           ;
;  IR_Test[11]         ; clock      ; 4.138  ; 4.138  ; Rise       ; clock           ;
;  IR_Test[12]         ; clock      ; 4.247  ; 4.247  ; Rise       ; clock           ;
;  IR_Test[13]         ; clock      ; 3.899  ; 3.899  ; Rise       ; clock           ;
;  IR_Test[14]         ; clock      ; 3.343  ; 3.343  ; Rise       ; clock           ;
;  IR_Test[16]         ; clock      ; 3.340  ; 3.340  ; Rise       ; clock           ;
;  IR_Test[17]         ; clock      ; 3.222  ; 3.222  ; Rise       ; clock           ;
;  IR_Test[18]         ; clock      ; 3.207  ; 3.207  ; Rise       ; clock           ;
;  IR_Test[19]         ; clock      ; 3.224  ; 3.224  ; Rise       ; clock           ;
;  IR_Test[20]         ; clock      ; 3.461  ; 3.461  ; Rise       ; clock           ;
;  IR_Test[21]         ; clock      ; 3.480  ; 3.480  ; Rise       ; clock           ;
;  IR_Test[22]         ; clock      ; 3.444  ; 3.444  ; Rise       ; clock           ;
;  IR_Test[23]         ; clock      ; 3.187  ; 3.187  ; Rise       ; clock           ;
; clock                ; clock      ; 1.481  ; 1.481  ; Rise       ; clock           ;
; data_source          ; clock      ; 0.331  ; 0.331  ; Rise       ; clock           ;
; destination_select   ; clock      ; 2.873  ; 2.873  ; Rise       ; clock           ;
; reset                ; clock      ; 66.352 ; 66.352 ; Rise       ; clock           ;
; test_data[*]         ; clock      ; 2.196  ; 2.196  ; Rise       ; clock           ;
;  test_data[0]        ; clock      ; 1.408  ; 1.408  ; Rise       ; clock           ;
;  test_data[1]        ; clock      ; 1.473  ; 1.473  ; Rise       ; clock           ;
;  test_data[2]        ; clock      ; 1.420  ; 1.420  ; Rise       ; clock           ;
;  test_data[3]        ; clock      ; 1.641  ; 1.641  ; Rise       ; clock           ;
;  test_data[4]        ; clock      ; 1.442  ; 1.442  ; Rise       ; clock           ;
;  test_data[5]        ; clock      ; 2.196  ; 2.196  ; Rise       ; clock           ;
;  test_data[6]        ; clock      ; 1.192  ; 1.192  ; Rise       ; clock           ;
;  test_data[7]        ; clock      ; 1.541  ; 1.541  ; Rise       ; clock           ;
;  test_data[8]        ; clock      ; 1.260  ; 1.260  ; Rise       ; clock           ;
;  test_data[9]        ; clock      ; 1.693  ; 1.693  ; Rise       ; clock           ;
;  test_data[10]       ; clock      ; 1.959  ; 1.959  ; Rise       ; clock           ;
;  test_data[11]       ; clock      ; 1.840  ; 1.840  ; Rise       ; clock           ;
;  test_data[12]       ; clock      ; 1.516  ; 1.516  ; Rise       ; clock           ;
;  test_data[13]       ; clock      ; 1.909  ; 1.909  ; Rise       ; clock           ;
;  test_data[14]       ; clock      ; 1.818  ; 1.818  ; Rise       ; clock           ;
;  test_data[15]       ; clock      ; -0.834 ; -0.834 ; Rise       ; clock           ;
; test_destination[*]  ; clock      ; 2.565  ; 2.565  ; Rise       ; clock           ;
;  test_destination[0] ; clock      ; 2.433  ; 2.433  ; Rise       ; clock           ;
;  test_destination[1] ; clock      ; 2.565  ; 2.565  ; Rise       ; clock           ;
;  test_destination[2] ; clock      ; 2.452  ; 2.452  ; Rise       ; clock           ;
;  test_destination[3] ; clock      ; 2.251  ; 2.251  ; Rise       ; clock           ;
; test_reg_select[*]   ; clock      ; 3.189  ; 3.189  ; Rise       ; clock           ;
;  test_reg_select[0]  ; clock      ; 3.189  ; 3.189  ; Rise       ; clock           ;
;  test_reg_select[1]  ; clock      ; 2.260  ; 2.260  ; Rise       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; IR_Test[*]           ; clock      ; -2.229 ; -2.229 ; Rise       ; clock           ;
;  IR_Test[0]          ; clock      ; -2.553 ; -2.553 ; Rise       ; clock           ;
;  IR_Test[1]          ; clock      ; -2.714 ; -2.714 ; Rise       ; clock           ;
;  IR_Test[2]          ; clock      ; -2.822 ; -2.822 ; Rise       ; clock           ;
;  IR_Test[3]          ; clock      ; -2.631 ; -2.631 ; Rise       ; clock           ;
;  IR_Test[4]          ; clock      ; -2.541 ; -2.541 ; Rise       ; clock           ;
;  IR_Test[5]          ; clock      ; -2.748 ; -2.748 ; Rise       ; clock           ;
;  IR_Test[6]          ; clock      ; -2.298 ; -2.298 ; Rise       ; clock           ;
;  IR_Test[7]          ; clock      ; -3.012 ; -3.012 ; Rise       ; clock           ;
;  IR_Test[8]          ; clock      ; -2.662 ; -2.662 ; Rise       ; clock           ;
;  IR_Test[9]          ; clock      ; -2.893 ; -2.893 ; Rise       ; clock           ;
;  IR_Test[10]         ; clock      ; -2.229 ; -2.229 ; Rise       ; clock           ;
;  IR_Test[11]         ; clock      ; -2.962 ; -2.962 ; Rise       ; clock           ;
;  IR_Test[12]         ; clock      ; -2.984 ; -2.984 ; Rise       ; clock           ;
;  IR_Test[13]         ; clock      ; -3.206 ; -3.206 ; Rise       ; clock           ;
;  IR_Test[14]         ; clock      ; -2.290 ; -2.290 ; Rise       ; clock           ;
;  IR_Test[16]         ; clock      ; -2.692 ; -2.692 ; Rise       ; clock           ;
;  IR_Test[17]         ; clock      ; -2.685 ; -2.685 ; Rise       ; clock           ;
;  IR_Test[18]         ; clock      ; -2.591 ; -2.591 ; Rise       ; clock           ;
;  IR_Test[19]         ; clock      ; -2.615 ; -2.615 ; Rise       ; clock           ;
;  IR_Test[20]         ; clock      ; -3.008 ; -3.008 ; Rise       ; clock           ;
;  IR_Test[21]         ; clock      ; -3.027 ; -3.027 ; Rise       ; clock           ;
;  IR_Test[22]         ; clock      ; -2.986 ; -2.986 ; Rise       ; clock           ;
;  IR_Test[23]         ; clock      ; -2.587 ; -2.587 ; Rise       ; clock           ;
; clock                ; clock      ; 0.412  ; 0.412  ; Rise       ; clock           ;
; data_source          ; clock      ; 2.033  ; 2.033  ; Rise       ; clock           ;
; destination_select   ; clock      ; -1.636 ; -1.636 ; Rise       ; clock           ;
; reset                ; clock      ; -3.870 ; -3.870 ; Rise       ; clock           ;
; test_data[*]         ; clock      ; 2.067  ; 2.067  ; Rise       ; clock           ;
;  test_data[0]        ; clock      ; -0.268 ; -0.268 ; Rise       ; clock           ;
;  test_data[1]        ; clock      ; -0.177 ; -0.177 ; Rise       ; clock           ;
;  test_data[2]        ; clock      ; -0.168 ; -0.168 ; Rise       ; clock           ;
;  test_data[3]        ; clock      ; -0.564 ; -0.564 ; Rise       ; clock           ;
;  test_data[4]        ; clock      ; -0.180 ; -0.180 ; Rise       ; clock           ;
;  test_data[5]        ; clock      ; -0.114 ; -0.114 ; Rise       ; clock           ;
;  test_data[6]        ; clock      ; -0.022 ; -0.022 ; Rise       ; clock           ;
;  test_data[7]        ; clock      ; 0.021  ; 0.021  ; Rise       ; clock           ;
;  test_data[8]        ; clock      ; -0.282 ; -0.282 ; Rise       ; clock           ;
;  test_data[9]        ; clock      ; -0.278 ; -0.278 ; Rise       ; clock           ;
;  test_data[10]       ; clock      ; -0.161 ; -0.161 ; Rise       ; clock           ;
;  test_data[11]       ; clock      ; -0.447 ; -0.447 ; Rise       ; clock           ;
;  test_data[12]       ; clock      ; -0.414 ; -0.414 ; Rise       ; clock           ;
;  test_data[13]       ; clock      ; -0.226 ; -0.226 ; Rise       ; clock           ;
;  test_data[14]       ; clock      ; -0.126 ; -0.126 ; Rise       ; clock           ;
;  test_data[15]       ; clock      ; 2.067  ; 2.067  ; Rise       ; clock           ;
; test_destination[*]  ; clock      ; -1.642 ; -1.642 ; Rise       ; clock           ;
;  test_destination[0] ; clock      ; -1.785 ; -1.785 ; Rise       ; clock           ;
;  test_destination[1] ; clock      ; -2.028 ; -2.028 ; Rise       ; clock           ;
;  test_destination[2] ; clock      ; -1.836 ; -1.836 ; Rise       ; clock           ;
;  test_destination[3] ; clock      ; -1.642 ; -1.642 ; Rise       ; clock           ;
; test_reg_select[*]   ; clock      ; -1.543 ; -1.543 ; Rise       ; clock           ;
;  test_reg_select[0]  ; clock      ; -2.029 ; -2.029 ; Rise       ; clock           ;
;  test_reg_select[1]  ; clock      ; -1.543 ; -1.543 ; Rise       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RA[*]            ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  RA[0]           ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  RA[1]           ; clock      ; 4.272 ; 4.272 ; Rise       ; clock           ;
;  RA[2]           ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  RA[3]           ; clock      ; 4.490 ; 4.490 ; Rise       ; clock           ;
;  RA[4]           ; clock      ; 4.032 ; 4.032 ; Rise       ; clock           ;
;  RA[5]           ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
;  RA[6]           ; clock      ; 4.590 ; 4.590 ; Rise       ; clock           ;
;  RA[7]           ; clock      ; 4.257 ; 4.257 ; Rise       ; clock           ;
;  RA[8]           ; clock      ; 4.142 ; 4.142 ; Rise       ; clock           ;
;  RA[9]           ; clock      ; 4.171 ; 4.171 ; Rise       ; clock           ;
;  RA[10]          ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
;  RA[11]          ; clock      ; 4.317 ; 4.317 ; Rise       ; clock           ;
;  RA[12]          ; clock      ; 4.300 ; 4.300 ; Rise       ; clock           ;
;  RA[13]          ; clock      ; 4.457 ; 4.457 ; Rise       ; clock           ;
;  RA[14]          ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
;  RA[15]          ; clock      ; 4.193 ; 4.193 ; Rise       ; clock           ;
; RZ[*]            ; clock      ; 4.989 ; 4.989 ; Rise       ; clock           ;
;  RZ[0]           ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  RZ[1]           ; clock      ; 4.277 ; 4.277 ; Rise       ; clock           ;
;  RZ[2]           ; clock      ; 4.378 ; 4.378 ; Rise       ; clock           ;
;  RZ[3]           ; clock      ; 4.285 ; 4.285 ; Rise       ; clock           ;
;  RZ[4]           ; clock      ; 4.302 ; 4.302 ; Rise       ; clock           ;
;  RZ[5]           ; clock      ; 4.159 ; 4.159 ; Rise       ; clock           ;
;  RZ[6]           ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  RZ[7]           ; clock      ; 4.781 ; 4.781 ; Rise       ; clock           ;
;  RZ[8]           ; clock      ; 4.150 ; 4.150 ; Rise       ; clock           ;
;  RZ[9]           ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  RZ[10]          ; clock      ; 4.155 ; 4.155 ; Rise       ; clock           ;
;  RZ[11]          ; clock      ; 3.884 ; 3.884 ; Rise       ; clock           ;
;  RZ[12]          ; clock      ; 4.439 ; 4.439 ; Rise       ; clock           ;
;  RZ[13]          ; clock      ; 4.989 ; 4.989 ; Rise       ; clock           ;
;  RZ[14]          ; clock      ; 4.370 ; 4.370 ; Rise       ; clock           ;
;  RZ[15]          ; clock      ; 4.172 ; 4.172 ; Rise       ; clock           ;
; alu_b[*]         ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  alu_b[0]        ; clock      ; 4.615 ; 4.615 ; Rise       ; clock           ;
;  alu_b[1]        ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  alu_b[2]        ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  alu_b[3]        ; clock      ; 4.390 ; 4.390 ; Rise       ; clock           ;
;  alu_b[4]        ; clock      ; 4.386 ; 4.386 ; Rise       ; clock           ;
;  alu_b[5]        ; clock      ; 4.323 ; 4.323 ; Rise       ; clock           ;
;  alu_b[6]        ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  alu_b[7]        ; clock      ; 4.159 ; 4.159 ; Rise       ; clock           ;
;  alu_b[8]        ; clock      ; 4.027 ; 4.027 ; Rise       ; clock           ;
;  alu_b[9]        ; clock      ; 4.414 ; 4.414 ; Rise       ; clock           ;
;  alu_b[10]       ; clock      ; 4.301 ; 4.301 ; Rise       ; clock           ;
;  alu_b[11]       ; clock      ; 4.429 ; 4.429 ; Rise       ; clock           ;
;  alu_b[12]       ; clock      ; 4.326 ; 4.326 ; Rise       ; clock           ;
;  alu_b[13]       ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  alu_b[14]       ; clock      ; 4.284 ; 4.284 ; Rise       ; clock           ;
;  alu_b[15]       ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
; data_d[*]        ; clock      ; 5.729 ; 5.729 ; Rise       ; clock           ;
;  data_d[0]       ; clock      ; 4.797 ; 4.797 ; Rise       ; clock           ;
;  data_d[1]       ; clock      ; 4.765 ; 4.765 ; Rise       ; clock           ;
;  data_d[2]       ; clock      ; 4.567 ; 4.567 ; Rise       ; clock           ;
;  data_d[3]       ; clock      ; 4.845 ; 4.845 ; Rise       ; clock           ;
;  data_d[4]       ; clock      ; 5.081 ; 5.081 ; Rise       ; clock           ;
;  data_d[5]       ; clock      ; 5.729 ; 5.729 ; Rise       ; clock           ;
;  data_d[6]       ; clock      ; 4.893 ; 4.893 ; Rise       ; clock           ;
;  data_d[7]       ; clock      ; 4.600 ; 4.600 ; Rise       ; clock           ;
;  data_d[8]       ; clock      ; 5.094 ; 5.094 ; Rise       ; clock           ;
;  data_d[9]       ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  data_d[10]      ; clock      ; 4.639 ; 4.639 ; Rise       ; clock           ;
;  data_d[11]      ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  data_d[12]      ; clock      ; 5.111 ; 5.111 ; Rise       ; clock           ;
;  data_d[13]      ; clock      ; 4.377 ; 4.377 ; Rise       ; clock           ;
;  data_d[14]      ; clock      ; 4.899 ; 4.899 ; Rise       ; clock           ;
;  data_d[15]      ; clock      ; 5.334 ; 5.334 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  instruction[0]  ; clock      ; 4.685 ; 4.685 ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 4.790 ; 4.790 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 4.845 ; 4.845 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 4.763 ; 4.763 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 4.648 ; 4.648 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 5.380 ; 5.380 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 5.148 ; 5.148 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 5.425 ; 5.425 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 5.191 ; 5.191 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 5.145 ; 5.145 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 5.504 ; 5.504 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 5.463 ; 5.463 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 5.039 ; 5.039 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 4.770 ; 4.770 ; Rise       ; clock           ;
;  instruction[16] ; clock      ; 4.778 ; 4.778 ; Rise       ; clock           ;
;  instruction[17] ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  instruction[18] ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  instruction[19] ; clock      ; 4.470 ; 4.470 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 4.962 ; 4.962 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 4.465 ; 4.465 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 4.354 ; 4.354 ; Rise       ; clock           ;
; ir_enable        ; clock      ; 4.047 ; 4.047 ; Rise       ; clock           ;
; stage_five[*]    ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  stage_five[0]   ; clock      ; 3.927 ; 3.927 ; Rise       ; clock           ;
;  stage_five[1]   ; clock      ; 4.262 ; 4.262 ; Rise       ; clock           ;
;  stage_five[2]   ; clock      ; 4.124 ; 4.124 ; Rise       ; clock           ;
;  stage_five[3]   ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  stage_five[4]   ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  stage_five[5]   ; clock      ; 4.187 ; 4.187 ; Rise       ; clock           ;
;  stage_five[6]   ; clock      ; 4.171 ; 4.171 ; Rise       ; clock           ;
;  stage_five[7]   ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  stage_five[8]   ; clock      ; 4.058 ; 4.058 ; Rise       ; clock           ;
;  stage_five[9]   ; clock      ; 4.031 ; 4.031 ; Rise       ; clock           ;
;  stage_five[10]  ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  stage_five[11]  ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  stage_five[12]  ; clock      ; 4.169 ; 4.169 ; Rise       ; clock           ;
;  stage_five[13]  ; clock      ; 4.178 ; 4.178 ; Rise       ; clock           ;
;  stage_five[14]  ; clock      ; 4.326 ; 4.326 ; Rise       ; clock           ;
;  stage_five[15]  ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 4.272 ; 4.272 ; Fall       ; clock           ;
;  instruction[0]  ; clock      ; 3.642 ; 3.642 ; Fall       ; clock           ;
;  instruction[1]  ; clock      ; 3.680 ; 3.680 ; Fall       ; clock           ;
;  instruction[2]  ; clock      ; 3.537 ; 3.537 ; Fall       ; clock           ;
;  instruction[3]  ; clock      ; 3.624 ; 3.624 ; Fall       ; clock           ;
;  instruction[4]  ; clock      ; 3.796 ; 3.796 ; Fall       ; clock           ;
;  instruction[5]  ; clock      ; 3.590 ; 3.590 ; Fall       ; clock           ;
;  instruction[6]  ; clock      ; 3.484 ; 3.484 ; Fall       ; clock           ;
;  instruction[7]  ; clock      ; 3.658 ; 3.658 ; Fall       ; clock           ;
;  instruction[8]  ; clock      ; 3.428 ; 3.428 ; Fall       ; clock           ;
;  instruction[9]  ; clock      ; 3.371 ; 3.371 ; Fall       ; clock           ;
;  instruction[10] ; clock      ; 3.473 ; 3.473 ; Fall       ; clock           ;
;  instruction[11] ; clock      ; 3.467 ; 3.467 ; Fall       ; clock           ;
;  instruction[12] ; clock      ; 3.450 ; 3.450 ; Fall       ; clock           ;
;  instruction[13] ; clock      ; 4.272 ; 4.272 ; Fall       ; clock           ;
;  instruction[14] ; clock      ; 3.484 ; 3.484 ; Fall       ; clock           ;
;  instruction[15] ; clock      ; 3.597 ; 3.597 ; Fall       ; clock           ;
;  instruction[16] ; clock      ; 3.613 ; 3.613 ; Fall       ; clock           ;
;  instruction[17] ; clock      ; 3.871 ; 3.871 ; Fall       ; clock           ;
;  instruction[18] ; clock      ; 3.703 ; 3.703 ; Fall       ; clock           ;
;  instruction[19] ; clock      ; 3.673 ; 3.673 ; Fall       ; clock           ;
;  instruction[20] ; clock      ; 3.645 ; 3.645 ; Fall       ; clock           ;
;  instruction[21] ; clock      ; 4.167 ; 4.167 ; Fall       ; clock           ;
;  instruction[22] ; clock      ; 3.672 ; 3.672 ; Fall       ; clock           ;
;  instruction[23] ; clock      ; 3.559 ; 3.559 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RA[*]            ; clock      ; 4.032 ; 4.032 ; Rise       ; clock           ;
;  RA[0]           ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  RA[1]           ; clock      ; 4.272 ; 4.272 ; Rise       ; clock           ;
;  RA[2]           ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  RA[3]           ; clock      ; 4.490 ; 4.490 ; Rise       ; clock           ;
;  RA[4]           ; clock      ; 4.032 ; 4.032 ; Rise       ; clock           ;
;  RA[5]           ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
;  RA[6]           ; clock      ; 4.590 ; 4.590 ; Rise       ; clock           ;
;  RA[7]           ; clock      ; 4.257 ; 4.257 ; Rise       ; clock           ;
;  RA[8]           ; clock      ; 4.142 ; 4.142 ; Rise       ; clock           ;
;  RA[9]           ; clock      ; 4.171 ; 4.171 ; Rise       ; clock           ;
;  RA[10]          ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
;  RA[11]          ; clock      ; 4.317 ; 4.317 ; Rise       ; clock           ;
;  RA[12]          ; clock      ; 4.300 ; 4.300 ; Rise       ; clock           ;
;  RA[13]          ; clock      ; 4.457 ; 4.457 ; Rise       ; clock           ;
;  RA[14]          ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
;  RA[15]          ; clock      ; 4.193 ; 4.193 ; Rise       ; clock           ;
; RZ[*]            ; clock      ; 3.884 ; 3.884 ; Rise       ; clock           ;
;  RZ[0]           ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  RZ[1]           ; clock      ; 4.277 ; 4.277 ; Rise       ; clock           ;
;  RZ[2]           ; clock      ; 4.378 ; 4.378 ; Rise       ; clock           ;
;  RZ[3]           ; clock      ; 4.285 ; 4.285 ; Rise       ; clock           ;
;  RZ[4]           ; clock      ; 4.302 ; 4.302 ; Rise       ; clock           ;
;  RZ[5]           ; clock      ; 4.159 ; 4.159 ; Rise       ; clock           ;
;  RZ[6]           ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  RZ[7]           ; clock      ; 4.781 ; 4.781 ; Rise       ; clock           ;
;  RZ[8]           ; clock      ; 4.150 ; 4.150 ; Rise       ; clock           ;
;  RZ[9]           ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  RZ[10]          ; clock      ; 4.155 ; 4.155 ; Rise       ; clock           ;
;  RZ[11]          ; clock      ; 3.884 ; 3.884 ; Rise       ; clock           ;
;  RZ[12]          ; clock      ; 4.439 ; 4.439 ; Rise       ; clock           ;
;  RZ[13]          ; clock      ; 4.989 ; 4.989 ; Rise       ; clock           ;
;  RZ[14]          ; clock      ; 4.370 ; 4.370 ; Rise       ; clock           ;
;  RZ[15]          ; clock      ; 4.172 ; 4.172 ; Rise       ; clock           ;
; alu_b[*]         ; clock      ; 4.027 ; 4.027 ; Rise       ; clock           ;
;  alu_b[0]        ; clock      ; 4.615 ; 4.615 ; Rise       ; clock           ;
;  alu_b[1]        ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  alu_b[2]        ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  alu_b[3]        ; clock      ; 4.390 ; 4.390 ; Rise       ; clock           ;
;  alu_b[4]        ; clock      ; 4.386 ; 4.386 ; Rise       ; clock           ;
;  alu_b[5]        ; clock      ; 4.323 ; 4.323 ; Rise       ; clock           ;
;  alu_b[6]        ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  alu_b[7]        ; clock      ; 4.159 ; 4.159 ; Rise       ; clock           ;
;  alu_b[8]        ; clock      ; 4.027 ; 4.027 ; Rise       ; clock           ;
;  alu_b[9]        ; clock      ; 4.414 ; 4.414 ; Rise       ; clock           ;
;  alu_b[10]       ; clock      ; 4.301 ; 4.301 ; Rise       ; clock           ;
;  alu_b[11]       ; clock      ; 4.429 ; 4.429 ; Rise       ; clock           ;
;  alu_b[12]       ; clock      ; 4.326 ; 4.326 ; Rise       ; clock           ;
;  alu_b[13]       ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  alu_b[14]       ; clock      ; 4.284 ; 4.284 ; Rise       ; clock           ;
;  alu_b[15]       ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
; data_d[*]        ; clock      ; 4.377 ; 4.377 ; Rise       ; clock           ;
;  data_d[0]       ; clock      ; 4.797 ; 4.797 ; Rise       ; clock           ;
;  data_d[1]       ; clock      ; 4.765 ; 4.765 ; Rise       ; clock           ;
;  data_d[2]       ; clock      ; 4.567 ; 4.567 ; Rise       ; clock           ;
;  data_d[3]       ; clock      ; 4.845 ; 4.845 ; Rise       ; clock           ;
;  data_d[4]       ; clock      ; 5.081 ; 5.081 ; Rise       ; clock           ;
;  data_d[5]       ; clock      ; 5.729 ; 5.729 ; Rise       ; clock           ;
;  data_d[6]       ; clock      ; 4.893 ; 4.893 ; Rise       ; clock           ;
;  data_d[7]       ; clock      ; 4.600 ; 4.600 ; Rise       ; clock           ;
;  data_d[8]       ; clock      ; 5.094 ; 5.094 ; Rise       ; clock           ;
;  data_d[9]       ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  data_d[10]      ; clock      ; 4.639 ; 4.639 ; Rise       ; clock           ;
;  data_d[11]      ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  data_d[12]      ; clock      ; 5.111 ; 5.111 ; Rise       ; clock           ;
;  data_d[13]      ; clock      ; 4.377 ; 4.377 ; Rise       ; clock           ;
;  data_d[14]      ; clock      ; 4.899 ; 4.899 ; Rise       ; clock           ;
;  data_d[15]      ; clock      ; 5.334 ; 5.334 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 3.214 ; 3.214 ; Rise       ; clock           ;
;  instruction[0]  ; clock      ; 3.477 ; 3.477 ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 3.509 ; 3.509 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 3.372 ; 3.372 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 3.452 ; 3.452 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 3.422 ; 3.422 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 3.298 ; 3.298 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 3.516 ; 3.516 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 3.271 ; 3.271 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 3.214 ; 3.214 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 3.331 ; 3.331 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 3.301 ; 3.301 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 3.286 ; 3.286 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 3.527 ; 3.527 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 3.314 ; 3.314 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 3.305 ; 3.305 ; Rise       ; clock           ;
;  instruction[16] ; clock      ; 3.475 ; 3.475 ; Rise       ; clock           ;
;  instruction[17] ; clock      ; 3.431 ; 3.431 ; Rise       ; clock           ;
;  instruction[18] ; clock      ; 3.560 ; 3.560 ; Rise       ; clock           ;
;  instruction[19] ; clock      ; 3.561 ; 3.561 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 3.467 ; 3.467 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 4.019 ; 4.019 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 3.561 ; 3.561 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 3.417 ; 3.417 ; Rise       ; clock           ;
; ir_enable        ; clock      ; 4.047 ; 4.047 ; Rise       ; clock           ;
; stage_five[*]    ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  stage_five[0]   ; clock      ; 3.927 ; 3.927 ; Rise       ; clock           ;
;  stage_five[1]   ; clock      ; 4.262 ; 4.262 ; Rise       ; clock           ;
;  stage_five[2]   ; clock      ; 4.124 ; 4.124 ; Rise       ; clock           ;
;  stage_five[3]   ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  stage_five[4]   ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  stage_five[5]   ; clock      ; 4.187 ; 4.187 ; Rise       ; clock           ;
;  stage_five[6]   ; clock      ; 4.171 ; 4.171 ; Rise       ; clock           ;
;  stage_five[7]   ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  stage_five[8]   ; clock      ; 4.058 ; 4.058 ; Rise       ; clock           ;
;  stage_five[9]   ; clock      ; 4.031 ; 4.031 ; Rise       ; clock           ;
;  stage_five[10]  ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  stage_five[11]  ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  stage_five[12]  ; clock      ; 4.169 ; 4.169 ; Rise       ; clock           ;
;  stage_five[13]  ; clock      ; 4.178 ; 4.178 ; Rise       ; clock           ;
;  stage_five[14]  ; clock      ; 4.326 ; 4.326 ; Rise       ; clock           ;
;  stage_five[15]  ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 3.214 ; 3.214 ; Fall       ; clock           ;
;  instruction[0]  ; clock      ; 3.477 ; 3.477 ; Fall       ; clock           ;
;  instruction[1]  ; clock      ; 3.509 ; 3.509 ; Fall       ; clock           ;
;  instruction[2]  ; clock      ; 3.372 ; 3.372 ; Fall       ; clock           ;
;  instruction[3]  ; clock      ; 3.452 ; 3.452 ; Fall       ; clock           ;
;  instruction[4]  ; clock      ; 3.547 ; 3.547 ; Fall       ; clock           ;
;  instruction[5]  ; clock      ; 3.422 ; 3.422 ; Fall       ; clock           ;
;  instruction[6]  ; clock      ; 3.298 ; 3.298 ; Fall       ; clock           ;
;  instruction[7]  ; clock      ; 3.516 ; 3.516 ; Fall       ; clock           ;
;  instruction[8]  ; clock      ; 3.271 ; 3.271 ; Fall       ; clock           ;
;  instruction[9]  ; clock      ; 3.214 ; 3.214 ; Fall       ; clock           ;
;  instruction[10] ; clock      ; 3.331 ; 3.331 ; Fall       ; clock           ;
;  instruction[11] ; clock      ; 3.301 ; 3.301 ; Fall       ; clock           ;
;  instruction[12] ; clock      ; 3.286 ; 3.286 ; Fall       ; clock           ;
;  instruction[13] ; clock      ; 3.527 ; 3.527 ; Fall       ; clock           ;
;  instruction[14] ; clock      ; 3.314 ; 3.314 ; Fall       ; clock           ;
;  instruction[15] ; clock      ; 3.305 ; 3.305 ; Fall       ; clock           ;
;  instruction[16] ; clock      ; 3.475 ; 3.475 ; Fall       ; clock           ;
;  instruction[17] ; clock      ; 3.431 ; 3.431 ; Fall       ; clock           ;
;  instruction[18] ; clock      ; 3.560 ; 3.560 ; Fall       ; clock           ;
;  instruction[19] ; clock      ; 3.561 ; 3.561 ; Fall       ; clock           ;
;  instruction[20] ; clock      ; 3.467 ; 3.467 ; Fall       ; clock           ;
;  instruction[21] ; clock      ; 4.019 ; 4.019 ; Fall       ; clock           ;
;  instruction[22] ; clock      ; 3.561 ; 3.561 ; Fall       ; clock           ;
;  instruction[23] ; clock      ; 3.417 ; 3.417 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-----------------+-------+-------+-------+-------+
; Input Port    ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+---------------+-----------------+-------+-------+-------+-------+
; IR_Test[0]    ; instruction[0]  ; 6.022 ;       ;       ; 6.022 ;
; IR_Test[1]    ; instruction[1]  ; 6.183 ;       ;       ; 6.183 ;
; IR_Test[2]    ; instruction[2]  ; 6.125 ;       ;       ; 6.125 ;
; IR_Test[3]    ; instruction[3]  ; 6.047 ;       ;       ; 6.047 ;
; IR_Test[4]    ; instruction[4]  ; 6.054 ;       ;       ; 6.054 ;
; IR_Test[5]    ; instruction[5]  ; 6.123 ;       ;       ; 6.123 ;
; IR_Test[6]    ; instruction[6]  ; 5.775 ;       ;       ; 5.775 ;
; IR_Test[7]    ; instruction[7]  ; 6.518 ;       ;       ; 6.518 ;
; IR_Test[8]    ; instruction[8]  ; 5.876 ;       ;       ; 5.876 ;
; IR_Test[9]    ; instruction[9]  ; 6.118 ;       ;       ; 6.118 ;
; IR_Test[10]   ; instruction[10] ; 5.972 ;       ;       ; 5.972 ;
; IR_Test[11]   ; instruction[11] ; 6.180 ;       ;       ; 6.180 ;
; IR_Test[12]   ; instruction[12] ; 6.216 ;       ;       ; 6.216 ;
; IR_Test[13]   ; instruction[13] ; 6.750 ;       ;       ; 6.750 ;
; IR_Test[14]   ; instruction[14] ; 5.973 ;       ;       ; 5.973 ;
; IR_Test[15]   ; instruction[15] ; 5.972 ;       ;       ; 5.972 ;
; IR_Test[16]   ; instruction[16] ; 5.989 ;       ;       ; 5.989 ;
; IR_Test[17]   ; instruction[17] ; 6.181 ;       ;       ; 6.181 ;
; IR_Test[18]   ; instruction[18] ; 5.986 ;       ;       ; 5.986 ;
; IR_Test[19]   ; instruction[19] ; 6.114 ;       ;       ; 6.114 ;
; IR_Test[20]   ; instruction[20] ; 6.082 ;       ;       ; 6.082 ;
; IR_Test[21]   ; instruction[21] ; 6.574 ;       ;       ; 6.574 ;
; IR_Test[22]   ; instruction[22] ; 6.120 ;       ;       ; 6.120 ;
; IR_Test[23]   ; instruction[23] ; 5.742 ;       ;       ; 5.742 ;
; data_source   ; data_d[0]       ; 3.672 ; 3.672 ; 3.672 ; 3.672 ;
; data_source   ; data_d[1]       ; 4.048 ; 4.048 ; 4.048 ; 4.048 ;
; data_source   ; data_d[2]       ; 3.723 ; 3.723 ; 3.723 ; 3.723 ;
; data_source   ; data_d[3]       ; 3.880 ; 3.880 ; 3.880 ; 3.880 ;
; data_source   ; data_d[4]       ; 4.033 ; 4.033 ; 4.033 ; 4.033 ;
; data_source   ; data_d[5]       ; 4.875 ; 4.875 ; 4.875 ; 4.875 ;
; data_source   ; data_d[6]       ; 4.470 ; 4.470 ; 4.470 ; 4.470 ;
; data_source   ; data_d[7]       ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; data_source   ; data_d[8]       ; 3.940 ; 3.940 ; 3.940 ; 3.940 ;
; data_source   ; data_d[9]       ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; data_source   ; data_d[10]      ; 3.826 ; 3.826 ; 3.826 ; 3.826 ;
; data_source   ; data_d[11]      ; 3.932 ; 3.932 ; 3.932 ; 3.932 ;
; data_source   ; data_d[12]      ; 3.862 ; 3.862 ; 3.862 ; 3.862 ;
; data_source   ; data_d[13]      ; 4.163 ; 4.163 ; 4.163 ; 4.163 ;
; data_source   ; data_d[14]      ; 3.954 ; 3.954 ; 3.954 ; 3.954 ;
; data_source   ; data_d[15]      ; 4.643 ; 4.643 ; 4.643 ; 4.643 ;
; test_data[0]  ; data_d[0]       ; 5.973 ;       ;       ; 5.973 ;
; test_data[1]  ; data_d[1]       ; 5.984 ;       ;       ; 5.984 ;
; test_data[2]  ; data_d[2]       ; 5.668 ;       ;       ; 5.668 ;
; test_data[3]  ; data_d[3]       ; 6.159 ;       ;       ; 6.159 ;
; test_data[4]  ; data_d[4]       ; 5.995 ;       ;       ; 5.995 ;
; test_data[5]  ; data_d[5]       ; 6.740 ;       ;       ; 6.740 ;
; test_data[6]  ; data_d[6]       ; 6.047 ;       ;       ; 6.047 ;
; test_data[7]  ; data_d[7]       ; 5.623 ;       ;       ; 5.623 ;
; test_data[8]  ; data_d[8]       ; 6.085 ;       ;       ; 6.085 ;
; test_data[9]  ; data_d[9]       ; 6.049 ;       ;       ; 6.049 ;
; test_data[10] ; data_d[10]      ; 5.740 ;       ;       ; 5.740 ;
; test_data[11] ; data_d[11]      ; 6.244 ;       ;       ; 6.244 ;
; test_data[12] ; data_d[12]      ; 6.142 ;       ;       ; 6.142 ;
; test_data[13] ; data_d[13]      ; 5.978 ;       ;       ; 5.978 ;
; test_data[14] ; data_d[14]      ; 5.788 ;       ;       ; 5.788 ;
; test_data[15] ; data_d[15]      ; 4.315 ;       ;       ; 4.315 ;
+---------------+-----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-----------------+-------+-------+-------+-------+
; Input Port    ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+---------------+-----------------+-------+-------+-------+-------+
; IR_Test[0]    ; instruction[0]  ; 6.022 ;       ;       ; 6.022 ;
; IR_Test[1]    ; instruction[1]  ; 6.183 ;       ;       ; 6.183 ;
; IR_Test[2]    ; instruction[2]  ; 6.125 ;       ;       ; 6.125 ;
; IR_Test[3]    ; instruction[3]  ; 6.047 ;       ;       ; 6.047 ;
; IR_Test[4]    ; instruction[4]  ; 6.054 ;       ;       ; 6.054 ;
; IR_Test[5]    ; instruction[5]  ; 6.123 ;       ;       ; 6.123 ;
; IR_Test[6]    ; instruction[6]  ; 5.775 ;       ;       ; 5.775 ;
; IR_Test[7]    ; instruction[7]  ; 6.518 ;       ;       ; 6.518 ;
; IR_Test[8]    ; instruction[8]  ; 5.876 ;       ;       ; 5.876 ;
; IR_Test[9]    ; instruction[9]  ; 6.118 ;       ;       ; 6.118 ;
; IR_Test[10]   ; instruction[10] ; 5.972 ;       ;       ; 5.972 ;
; IR_Test[11]   ; instruction[11] ; 6.180 ;       ;       ; 6.180 ;
; IR_Test[12]   ; instruction[12] ; 6.216 ;       ;       ; 6.216 ;
; IR_Test[13]   ; instruction[13] ; 6.750 ;       ;       ; 6.750 ;
; IR_Test[14]   ; instruction[14] ; 5.973 ;       ;       ; 5.973 ;
; IR_Test[15]   ; instruction[15] ; 5.972 ;       ;       ; 5.972 ;
; IR_Test[16]   ; instruction[16] ; 5.989 ;       ;       ; 5.989 ;
; IR_Test[17]   ; instruction[17] ; 6.181 ;       ;       ; 6.181 ;
; IR_Test[18]   ; instruction[18] ; 5.986 ;       ;       ; 5.986 ;
; IR_Test[19]   ; instruction[19] ; 6.114 ;       ;       ; 6.114 ;
; IR_Test[20]   ; instruction[20] ; 6.082 ;       ;       ; 6.082 ;
; IR_Test[21]   ; instruction[21] ; 6.574 ;       ;       ; 6.574 ;
; IR_Test[22]   ; instruction[22] ; 6.120 ;       ;       ; 6.120 ;
; IR_Test[23]   ; instruction[23] ; 5.742 ;       ;       ; 5.742 ;
; data_source   ; data_d[0]       ; 3.672 ; 3.672 ; 3.672 ; 3.672 ;
; data_source   ; data_d[1]       ; 4.048 ; 4.048 ; 4.048 ; 4.048 ;
; data_source   ; data_d[2]       ; 3.723 ; 3.723 ; 3.723 ; 3.723 ;
; data_source   ; data_d[3]       ; 3.880 ; 3.880 ; 3.880 ; 3.880 ;
; data_source   ; data_d[4]       ; 4.033 ; 4.033 ; 4.033 ; 4.033 ;
; data_source   ; data_d[5]       ; 4.875 ; 4.875 ; 4.875 ; 4.875 ;
; data_source   ; data_d[6]       ; 4.470 ; 4.470 ; 4.470 ; 4.470 ;
; data_source   ; data_d[7]       ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; data_source   ; data_d[8]       ; 3.940 ; 3.940 ; 3.940 ; 3.940 ;
; data_source   ; data_d[9]       ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; data_source   ; data_d[10]      ; 3.826 ; 3.826 ; 3.826 ; 3.826 ;
; data_source   ; data_d[11]      ; 3.932 ; 3.932 ; 3.932 ; 3.932 ;
; data_source   ; data_d[12]      ; 3.862 ; 3.862 ; 3.862 ; 3.862 ;
; data_source   ; data_d[13]      ; 4.163 ; 4.163 ; 4.163 ; 4.163 ;
; data_source   ; data_d[14]      ; 3.954 ; 3.954 ; 3.954 ; 3.954 ;
; data_source   ; data_d[15]      ; 4.643 ; 4.643 ; 4.643 ; 4.643 ;
; test_data[0]  ; data_d[0]       ; 5.973 ;       ;       ; 5.973 ;
; test_data[1]  ; data_d[1]       ; 5.984 ;       ;       ; 5.984 ;
; test_data[2]  ; data_d[2]       ; 5.668 ;       ;       ; 5.668 ;
; test_data[3]  ; data_d[3]       ; 6.159 ;       ;       ; 6.159 ;
; test_data[4]  ; data_d[4]       ; 5.995 ;       ;       ; 5.995 ;
; test_data[5]  ; data_d[5]       ; 6.740 ;       ;       ; 6.740 ;
; test_data[6]  ; data_d[6]       ; 6.047 ;       ;       ; 6.047 ;
; test_data[7]  ; data_d[7]       ; 5.623 ;       ;       ; 5.623 ;
; test_data[8]  ; data_d[8]       ; 6.085 ;       ;       ; 6.085 ;
; test_data[9]  ; data_d[9]       ; 6.049 ;       ;       ; 6.049 ;
; test_data[10] ; data_d[10]      ; 5.740 ;       ;       ; 5.740 ;
; test_data[11] ; data_d[11]      ; 6.244 ;       ;       ; 6.244 ;
; test_data[12] ; data_d[12]      ; 6.142 ;       ;       ; 6.142 ;
; test_data[13] ; data_d[13]      ; 5.978 ;       ;       ; 5.978 ;
; test_data[14] ; data_d[14]      ; 5.788 ;       ;       ; 5.788 ;
; test_data[15] ; data_d[15]      ; 4.315 ;       ;       ; 4.315 ;
+---------------+-----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -165.271  ; -3.182  ; N/A      ; N/A     ; -1.631              ;
;  clock           ; -165.271  ; -3.182  ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -7334.274 ; -89.23  ; 0.0      ; 0.0     ; -418.333            ;
;  clock           ; -7334.274 ; -89.230 ; N/A      ; N/A     ; -418.333            ;
+------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------+
; Setup Times                                                                          ;
+----------------------+------------+---------+---------+------------+-----------------+
; Data Port            ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+----------------------+------------+---------+---------+------------+-----------------+
; IR_Test[*]           ; clock      ; 10.770  ; 10.770  ; Rise       ; clock           ;
;  IR_Test[0]          ; clock      ; 8.605   ; 8.605   ; Rise       ; clock           ;
;  IR_Test[1]          ; clock      ; 8.866   ; 8.866   ; Rise       ; clock           ;
;  IR_Test[2]          ; clock      ; 9.174   ; 9.174   ; Rise       ; clock           ;
;  IR_Test[3]          ; clock      ; 8.114   ; 8.114   ; Rise       ; clock           ;
;  IR_Test[4]          ; clock      ; 7.604   ; 7.604   ; Rise       ; clock           ;
;  IR_Test[5]          ; clock      ; 8.095   ; 8.095   ; Rise       ; clock           ;
;  IR_Test[6]          ; clock      ; 7.089   ; 7.089   ; Rise       ; clock           ;
;  IR_Test[7]          ; clock      ; 10.770  ; 10.770  ; Rise       ; clock           ;
;  IR_Test[8]          ; clock      ; 9.543   ; 9.543   ; Rise       ; clock           ;
;  IR_Test[9]          ; clock      ; 9.076   ; 9.076   ; Rise       ; clock           ;
;  IR_Test[10]         ; clock      ; 7.744   ; 7.744   ; Rise       ; clock           ;
;  IR_Test[11]         ; clock      ; 10.094  ; 10.094  ; Rise       ; clock           ;
;  IR_Test[12]         ; clock      ; 10.285  ; 10.285  ; Rise       ; clock           ;
;  IR_Test[13]         ; clock      ; 9.646   ; 9.646   ; Rise       ; clock           ;
;  IR_Test[14]         ; clock      ; 8.033   ; 8.033   ; Rise       ; clock           ;
;  IR_Test[16]         ; clock      ; 8.348   ; 8.348   ; Rise       ; clock           ;
;  IR_Test[17]         ; clock      ; 8.022   ; 8.022   ; Rise       ; clock           ;
;  IR_Test[18]         ; clock      ; 7.781   ; 7.781   ; Rise       ; clock           ;
;  IR_Test[19]         ; clock      ; 7.887   ; 7.887   ; Rise       ; clock           ;
;  IR_Test[20]         ; clock      ; 8.146   ; 8.146   ; Rise       ; clock           ;
;  IR_Test[21]         ; clock      ; 8.305   ; 8.305   ; Rise       ; clock           ;
;  IR_Test[22]         ; clock      ; 8.331   ; 8.331   ; Rise       ; clock           ;
;  IR_Test[23]         ; clock      ; 7.555   ; 7.555   ; Rise       ; clock           ;
; clock                ; clock      ; 5.379   ; 5.379   ; Rise       ; clock           ;
; data_source          ; clock      ; 2.201   ; 2.201   ; Rise       ; clock           ;
; destination_select   ; clock      ; 7.052   ; 7.052   ; Rise       ; clock           ;
; reset                ; clock      ; 169.120 ; 169.120 ; Rise       ; clock           ;
; test_data[*]         ; clock      ; 5.191   ; 5.191   ; Rise       ; clock           ;
;  test_data[0]        ; clock      ; 3.108   ; 3.108   ; Rise       ; clock           ;
;  test_data[1]        ; clock      ; 3.449   ; 3.449   ; Rise       ; clock           ;
;  test_data[2]        ; clock      ; 3.325   ; 3.325   ; Rise       ; clock           ;
;  test_data[3]        ; clock      ; 3.745   ; 3.745   ; Rise       ; clock           ;
;  test_data[4]        ; clock      ; 3.275   ; 3.275   ; Rise       ; clock           ;
;  test_data[5]        ; clock      ; 5.191   ; 5.191   ; Rise       ; clock           ;
;  test_data[6]        ; clock      ; 2.649   ; 2.649   ; Rise       ; clock           ;
;  test_data[7]        ; clock      ; 3.538   ; 3.538   ; Rise       ; clock           ;
;  test_data[8]        ; clock      ; 2.940   ; 2.940   ; Rise       ; clock           ;
;  test_data[9]        ; clock      ; 3.943   ; 3.943   ; Rise       ; clock           ;
;  test_data[10]       ; clock      ; 4.464   ; 4.464   ; Rise       ; clock           ;
;  test_data[11]       ; clock      ; 4.203   ; 4.203   ; Rise       ; clock           ;
;  test_data[12]       ; clock      ; 3.583   ; 3.583   ; Rise       ; clock           ;
;  test_data[13]       ; clock      ; 4.398   ; 4.398   ; Rise       ; clock           ;
;  test_data[14]       ; clock      ; 4.236   ; 4.236   ; Rise       ; clock           ;
;  test_data[15]       ; clock      ; -0.609  ; -0.609  ; Rise       ; clock           ;
; test_destination[*]  ; clock      ; 5.923   ; 5.923   ; Rise       ; clock           ;
;  test_destination[0] ; clock      ; 5.574   ; 5.574   ; Rise       ; clock           ;
;  test_destination[1] ; clock      ; 5.923   ; 5.923   ; Rise       ; clock           ;
;  test_destination[2] ; clock      ; 5.773   ; 5.773   ; Rise       ; clock           ;
;  test_destination[3] ; clock      ; 5.282   ; 5.282   ; Rise       ; clock           ;
; test_reg_select[*]   ; clock      ; 7.640   ; 7.640   ; Rise       ; clock           ;
;  test_reg_select[0]  ; clock      ; 7.640   ; 7.640   ; Rise       ; clock           ;
;  test_reg_select[1]  ; clock      ; 5.344   ; 5.344   ; Rise       ; clock           ;
+----------------------+------------+---------+---------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; IR_Test[*]           ; clock      ; -2.229 ; -2.229 ; Rise       ; clock           ;
;  IR_Test[0]          ; clock      ; -2.553 ; -2.553 ; Rise       ; clock           ;
;  IR_Test[1]          ; clock      ; -2.714 ; -2.714 ; Rise       ; clock           ;
;  IR_Test[2]          ; clock      ; -2.822 ; -2.822 ; Rise       ; clock           ;
;  IR_Test[3]          ; clock      ; -2.631 ; -2.631 ; Rise       ; clock           ;
;  IR_Test[4]          ; clock      ; -2.541 ; -2.541 ; Rise       ; clock           ;
;  IR_Test[5]          ; clock      ; -2.748 ; -2.748 ; Rise       ; clock           ;
;  IR_Test[6]          ; clock      ; -2.298 ; -2.298 ; Rise       ; clock           ;
;  IR_Test[7]          ; clock      ; -3.012 ; -3.012 ; Rise       ; clock           ;
;  IR_Test[8]          ; clock      ; -2.662 ; -2.662 ; Rise       ; clock           ;
;  IR_Test[9]          ; clock      ; -2.893 ; -2.893 ; Rise       ; clock           ;
;  IR_Test[10]         ; clock      ; -2.229 ; -2.229 ; Rise       ; clock           ;
;  IR_Test[11]         ; clock      ; -2.962 ; -2.962 ; Rise       ; clock           ;
;  IR_Test[12]         ; clock      ; -2.984 ; -2.984 ; Rise       ; clock           ;
;  IR_Test[13]         ; clock      ; -3.206 ; -3.206 ; Rise       ; clock           ;
;  IR_Test[14]         ; clock      ; -2.290 ; -2.290 ; Rise       ; clock           ;
;  IR_Test[16]         ; clock      ; -2.692 ; -2.692 ; Rise       ; clock           ;
;  IR_Test[17]         ; clock      ; -2.685 ; -2.685 ; Rise       ; clock           ;
;  IR_Test[18]         ; clock      ; -2.591 ; -2.591 ; Rise       ; clock           ;
;  IR_Test[19]         ; clock      ; -2.615 ; -2.615 ; Rise       ; clock           ;
;  IR_Test[20]         ; clock      ; -3.008 ; -3.008 ; Rise       ; clock           ;
;  IR_Test[21]         ; clock      ; -3.027 ; -3.027 ; Rise       ; clock           ;
;  IR_Test[22]         ; clock      ; -2.986 ; -2.986 ; Rise       ; clock           ;
;  IR_Test[23]         ; clock      ; -2.587 ; -2.587 ; Rise       ; clock           ;
; clock                ; clock      ; 0.412  ; 0.412  ; Rise       ; clock           ;
; data_source          ; clock      ; 3.632  ; 3.632  ; Rise       ; clock           ;
; destination_select   ; clock      ; -1.636 ; -1.636 ; Rise       ; clock           ;
; reset                ; clock      ; -3.870 ; -3.870 ; Rise       ; clock           ;
; test_data[*]         ; clock      ; 3.684  ; 3.684  ; Rise       ; clock           ;
;  test_data[0]        ; clock      ; -0.268 ; -0.268 ; Rise       ; clock           ;
;  test_data[1]        ; clock      ; -0.177 ; -0.177 ; Rise       ; clock           ;
;  test_data[2]        ; clock      ; -0.168 ; -0.168 ; Rise       ; clock           ;
;  test_data[3]        ; clock      ; -0.564 ; -0.564 ; Rise       ; clock           ;
;  test_data[4]        ; clock      ; -0.159 ; -0.159 ; Rise       ; clock           ;
;  test_data[5]        ; clock      ; 0.014  ; 0.014  ; Rise       ; clock           ;
;  test_data[6]        ; clock      ; 0.207  ; 0.207  ; Rise       ; clock           ;
;  test_data[7]        ; clock      ; 0.285  ; 0.285  ; Rise       ; clock           ;
;  test_data[8]        ; clock      ; -0.282 ; -0.282 ; Rise       ; clock           ;
;  test_data[9]        ; clock      ; -0.278 ; -0.278 ; Rise       ; clock           ;
;  test_data[10]       ; clock      ; -0.118 ; -0.118 ; Rise       ; clock           ;
;  test_data[11]       ; clock      ; -0.447 ; -0.447 ; Rise       ; clock           ;
;  test_data[12]       ; clock      ; -0.414 ; -0.414 ; Rise       ; clock           ;
;  test_data[13]       ; clock      ; -0.226 ; -0.226 ; Rise       ; clock           ;
;  test_data[14]       ; clock      ; -0.126 ; -0.126 ; Rise       ; clock           ;
;  test_data[15]       ; clock      ; 3.684  ; 3.684  ; Rise       ; clock           ;
; test_destination[*]  ; clock      ; -1.642 ; -1.642 ; Rise       ; clock           ;
;  test_destination[0] ; clock      ; -1.785 ; -1.785 ; Rise       ; clock           ;
;  test_destination[1] ; clock      ; -2.028 ; -2.028 ; Rise       ; clock           ;
;  test_destination[2] ; clock      ; -1.836 ; -1.836 ; Rise       ; clock           ;
;  test_destination[3] ; clock      ; -1.642 ; -1.642 ; Rise       ; clock           ;
; test_reg_select[*]   ; clock      ; -1.543 ; -1.543 ; Rise       ; clock           ;
;  test_reg_select[0]  ; clock      ; -2.029 ; -2.029 ; Rise       ; clock           ;
;  test_reg_select[1]  ; clock      ; -1.543 ; -1.543 ; Rise       ; clock           ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; RA[*]            ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
;  RA[0]           ; clock      ; 8.867  ; 8.867  ; Rise       ; clock           ;
;  RA[1]           ; clock      ; 8.156  ; 8.156  ; Rise       ; clock           ;
;  RA[2]           ; clock      ; 8.402  ; 8.402  ; Rise       ; clock           ;
;  RA[3]           ; clock      ; 8.761  ; 8.761  ; Rise       ; clock           ;
;  RA[4]           ; clock      ; 7.702  ; 7.702  ; Rise       ; clock           ;
;  RA[5]           ; clock      ; 7.852  ; 7.852  ; Rise       ; clock           ;
;  RA[6]           ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
;  RA[7]           ; clock      ; 8.135  ; 8.135  ; Rise       ; clock           ;
;  RA[8]           ; clock      ; 7.998  ; 7.998  ; Rise       ; clock           ;
;  RA[9]           ; clock      ; 7.876  ; 7.876  ; Rise       ; clock           ;
;  RA[10]          ; clock      ; 7.998  ; 7.998  ; Rise       ; clock           ;
;  RA[11]          ; clock      ; 8.219  ; 8.219  ; Rise       ; clock           ;
;  RA[12]          ; clock      ; 8.212  ; 8.212  ; Rise       ; clock           ;
;  RA[13]          ; clock      ; 8.579  ; 8.579  ; Rise       ; clock           ;
;  RA[14]          ; clock      ; 8.010  ; 8.010  ; Rise       ; clock           ;
;  RA[15]          ; clock      ; 7.921  ; 7.921  ; Rise       ; clock           ;
; RZ[*]            ; clock      ; 10.000 ; 10.000 ; Rise       ; clock           ;
;  RZ[0]           ; clock      ; 8.398  ; 8.398  ; Rise       ; clock           ;
;  RZ[1]           ; clock      ; 8.164  ; 8.164  ; Rise       ; clock           ;
;  RZ[2]           ; clock      ; 8.623  ; 8.623  ; Rise       ; clock           ;
;  RZ[3]           ; clock      ; 8.093  ; 8.093  ; Rise       ; clock           ;
;  RZ[4]           ; clock      ; 8.174  ; 8.174  ; Rise       ; clock           ;
;  RZ[5]           ; clock      ; 7.877  ; 7.877  ; Rise       ; clock           ;
;  RZ[6]           ; clock      ; 9.346  ; 9.346  ; Rise       ; clock           ;
;  RZ[7]           ; clock      ; 9.448  ; 9.448  ; Rise       ; clock           ;
;  RZ[8]           ; clock      ; 7.768  ; 7.768  ; Rise       ; clock           ;
;  RZ[9]           ; clock      ; 7.854  ; 7.854  ; Rise       ; clock           ;
;  RZ[10]          ; clock      ; 7.865  ; 7.865  ; Rise       ; clock           ;
;  RZ[11]          ; clock      ; 7.340  ; 7.340  ; Rise       ; clock           ;
;  RZ[12]          ; clock      ; 8.460  ; 8.460  ; Rise       ; clock           ;
;  RZ[13]          ; clock      ; 10.000 ; 10.000 ; Rise       ; clock           ;
;  RZ[14]          ; clock      ; 8.477  ; 8.477  ; Rise       ; clock           ;
;  RZ[15]          ; clock      ; 7.986  ; 7.986  ; Rise       ; clock           ;
; alu_b[*]         ; clock      ; 9.478  ; 9.478  ; Rise       ; clock           ;
;  alu_b[0]        ; clock      ; 9.054  ; 9.054  ; Rise       ; clock           ;
;  alu_b[1]        ; clock      ; 7.928  ; 7.928  ; Rise       ; clock           ;
;  alu_b[2]        ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  alu_b[3]        ; clock      ; 8.468  ; 8.468  ; Rise       ; clock           ;
;  alu_b[4]        ; clock      ; 8.460  ; 8.460  ; Rise       ; clock           ;
;  alu_b[5]        ; clock      ; 8.244  ; 8.244  ; Rise       ; clock           ;
;  alu_b[6]        ; clock      ; 9.467  ; 9.467  ; Rise       ; clock           ;
;  alu_b[7]        ; clock      ; 7.955  ; 7.955  ; Rise       ; clock           ;
;  alu_b[8]        ; clock      ; 7.709  ; 7.709  ; Rise       ; clock           ;
;  alu_b[9]        ; clock      ; 8.700  ; 8.700  ; Rise       ; clock           ;
;  alu_b[10]       ; clock      ; 8.374  ; 8.374  ; Rise       ; clock           ;
;  alu_b[11]       ; clock      ; 8.589  ; 8.589  ; Rise       ; clock           ;
;  alu_b[12]       ; clock      ; 8.129  ; 8.129  ; Rise       ; clock           ;
;  alu_b[13]       ; clock      ; 9.478  ; 9.478  ; Rise       ; clock           ;
;  alu_b[14]       ; clock      ; 8.328  ; 8.328  ; Rise       ; clock           ;
;  alu_b[15]       ; clock      ; 8.241  ; 8.241  ; Rise       ; clock           ;
; data_d[*]        ; clock      ; 11.971 ; 11.971 ; Rise       ; clock           ;
;  data_d[0]       ; clock      ; 9.833  ; 9.833  ; Rise       ; clock           ;
;  data_d[1]       ; clock      ; 9.681  ; 9.681  ; Rise       ; clock           ;
;  data_d[2]       ; clock      ; 8.986  ; 8.986  ; Rise       ; clock           ;
;  data_d[3]       ; clock      ; 9.722  ; 9.722  ; Rise       ; clock           ;
;  data_d[4]       ; clock      ; 10.299 ; 10.299 ; Rise       ; clock           ;
;  data_d[5]       ; clock      ; 11.971 ; 11.971 ; Rise       ; clock           ;
;  data_d[6]       ; clock      ; 9.783  ; 9.783  ; Rise       ; clock           ;
;  data_d[7]       ; clock      ; 9.071  ; 9.071  ; Rise       ; clock           ;
;  data_d[8]       ; clock      ; 10.625 ; 10.625 ; Rise       ; clock           ;
;  data_d[9]       ; clock      ; 9.693  ; 9.693  ; Rise       ; clock           ;
;  data_d[10]      ; clock      ; 9.370  ; 9.370  ; Rise       ; clock           ;
;  data_d[11]      ; clock      ; 9.753  ; 9.753  ; Rise       ; clock           ;
;  data_d[12]      ; clock      ; 10.471 ; 10.471 ; Rise       ; clock           ;
;  data_d[13]      ; clock      ; 8.721  ; 8.721  ; Rise       ; clock           ;
;  data_d[14]      ; clock      ; 9.760  ; 9.760  ; Rise       ; clock           ;
;  data_d[15]      ; clock      ; 10.925 ; 10.925 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 11.234 ; 11.234 ; Rise       ; clock           ;
;  instruction[0]  ; clock      ; 9.236  ; 9.236  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 9.298  ; 9.298  ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 8.945  ; 8.945  ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 9.658  ; 9.658  ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 9.677  ; 9.677  ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 9.469  ; 9.469  ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 9.300  ; 9.300  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 10.924 ; 10.924 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 10.468 ; 10.468 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 11.188 ; 11.188 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 10.576 ; 10.576 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 10.653 ; 10.653 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 11.234 ; 11.234 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 11.154 ; 11.154 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 10.040 ; 10.040 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 9.653  ; 9.653  ; Rise       ; clock           ;
;  instruction[16] ; clock      ; 9.735  ; 9.735  ; Rise       ; clock           ;
;  instruction[17] ; clock      ; 9.179  ; 9.179  ; Rise       ; clock           ;
;  instruction[18] ; clock      ; 8.796  ; 8.796  ; Rise       ; clock           ;
;  instruction[19] ; clock      ; 8.872  ; 8.872  ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 8.839  ; 8.839  ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 10.247 ; 10.247 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 8.771  ; 8.771  ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 8.443  ; 8.443  ; Rise       ; clock           ;
; ir_enable        ; clock      ; 7.592  ; 7.592  ; Rise       ; clock           ;
; stage_five[*]    ; clock      ; 8.931  ; 8.931  ; Rise       ; clock           ;
;  stage_five[0]   ; clock      ; 7.281  ; 7.281  ; Rise       ; clock           ;
;  stage_five[1]   ; clock      ; 8.142  ; 8.142  ; Rise       ; clock           ;
;  stage_five[2]   ; clock      ; 7.950  ; 7.950  ; Rise       ; clock           ;
;  stage_five[3]   ; clock      ; 8.712  ; 8.712  ; Rise       ; clock           ;
;  stage_five[4]   ; clock      ; 8.931  ; 8.931  ; Rise       ; clock           ;
;  stage_five[5]   ; clock      ; 7.909  ; 7.909  ; Rise       ; clock           ;
;  stage_five[6]   ; clock      ; 7.902  ; 7.902  ; Rise       ; clock           ;
;  stage_five[7]   ; clock      ; 8.438  ; 8.438  ; Rise       ; clock           ;
;  stage_five[8]   ; clock      ; 7.604  ; 7.604  ; Rise       ; clock           ;
;  stage_five[9]   ; clock      ; 7.704  ; 7.704  ; Rise       ; clock           ;
;  stage_five[10]  ; clock      ; 7.360  ; 7.360  ; Rise       ; clock           ;
;  stage_five[11]  ; clock      ; 8.429  ; 8.429  ; Rise       ; clock           ;
;  stage_five[12]  ; clock      ; 7.943  ; 7.943  ; Rise       ; clock           ;
;  stage_five[13]  ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  stage_five[14]  ; clock      ; 8.259  ; 8.259  ; Rise       ; clock           ;
;  stage_five[15]  ; clock      ; 8.011  ; 8.011  ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 9.527  ; 9.527  ; Fall       ; clock           ;
;  instruction[0]  ; clock      ; 7.945  ; 7.945  ; Fall       ; clock           ;
;  instruction[1]  ; clock      ; 8.006  ; 8.006  ; Fall       ; clock           ;
;  instruction[2]  ; clock      ; 7.655  ; 7.655  ; Fall       ; clock           ;
;  instruction[3]  ; clock      ; 8.068  ; 8.068  ; Fall       ; clock           ;
;  instruction[4]  ; clock      ; 8.383  ; 8.383  ; Fall       ; clock           ;
;  instruction[5]  ; clock      ; 7.870  ; 7.870  ; Fall       ; clock           ;
;  instruction[6]  ; clock      ; 7.710  ; 7.710  ; Fall       ; clock           ;
;  instruction[7]  ; clock      ; 8.037  ; 8.037  ; Fall       ; clock           ;
;  instruction[8]  ; clock      ; 7.586  ; 7.586  ; Fall       ; clock           ;
;  instruction[9]  ; clock      ; 7.425  ; 7.425  ; Fall       ; clock           ;
;  instruction[10] ; clock      ; 7.695  ; 7.695  ; Fall       ; clock           ;
;  instruction[11] ; clock      ; 7.868  ; 7.868  ; Fall       ; clock           ;
;  instruction[12] ; clock      ; 7.472  ; 7.472  ; Fall       ; clock           ;
;  instruction[13] ; clock      ; 9.527  ; 9.527  ; Fall       ; clock           ;
;  instruction[14] ; clock      ; 7.564  ; 7.564  ; Fall       ; clock           ;
;  instruction[15] ; clock      ; 8.054  ; 8.054  ; Fall       ; clock           ;
;  instruction[16] ; clock      ; 8.144  ; 8.144  ; Fall       ; clock           ;
;  instruction[17] ; clock      ; 8.367  ; 8.367  ; Fall       ; clock           ;
;  instruction[18] ; clock      ; 7.982  ; 7.982  ; Fall       ; clock           ;
;  instruction[19] ; clock      ; 8.055  ; 8.055  ; Fall       ; clock           ;
;  instruction[20] ; clock      ; 8.023  ; 8.023  ; Fall       ; clock           ;
;  instruction[21] ; clock      ; 9.432  ; 9.432  ; Fall       ; clock           ;
;  instruction[22] ; clock      ; 7.960  ; 7.960  ; Fall       ; clock           ;
;  instruction[23] ; clock      ; 7.627  ; 7.627  ; Fall       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RA[*]            ; clock      ; 4.032 ; 4.032 ; Rise       ; clock           ;
;  RA[0]           ; clock      ; 4.610 ; 4.610 ; Rise       ; clock           ;
;  RA[1]           ; clock      ; 4.272 ; 4.272 ; Rise       ; clock           ;
;  RA[2]           ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  RA[3]           ; clock      ; 4.490 ; 4.490 ; Rise       ; clock           ;
;  RA[4]           ; clock      ; 4.032 ; 4.032 ; Rise       ; clock           ;
;  RA[5]           ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
;  RA[6]           ; clock      ; 4.590 ; 4.590 ; Rise       ; clock           ;
;  RA[7]           ; clock      ; 4.257 ; 4.257 ; Rise       ; clock           ;
;  RA[8]           ; clock      ; 4.142 ; 4.142 ; Rise       ; clock           ;
;  RA[9]           ; clock      ; 4.171 ; 4.171 ; Rise       ; clock           ;
;  RA[10]          ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
;  RA[11]          ; clock      ; 4.317 ; 4.317 ; Rise       ; clock           ;
;  RA[12]          ; clock      ; 4.300 ; 4.300 ; Rise       ; clock           ;
;  RA[13]          ; clock      ; 4.457 ; 4.457 ; Rise       ; clock           ;
;  RA[14]          ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
;  RA[15]          ; clock      ; 4.193 ; 4.193 ; Rise       ; clock           ;
; RZ[*]            ; clock      ; 3.884 ; 3.884 ; Rise       ; clock           ;
;  RZ[0]           ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  RZ[1]           ; clock      ; 4.277 ; 4.277 ; Rise       ; clock           ;
;  RZ[2]           ; clock      ; 4.378 ; 4.378 ; Rise       ; clock           ;
;  RZ[3]           ; clock      ; 4.285 ; 4.285 ; Rise       ; clock           ;
;  RZ[4]           ; clock      ; 4.302 ; 4.302 ; Rise       ; clock           ;
;  RZ[5]           ; clock      ; 4.159 ; 4.159 ; Rise       ; clock           ;
;  RZ[6]           ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  RZ[7]           ; clock      ; 4.781 ; 4.781 ; Rise       ; clock           ;
;  RZ[8]           ; clock      ; 4.150 ; 4.150 ; Rise       ; clock           ;
;  RZ[9]           ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  RZ[10]          ; clock      ; 4.155 ; 4.155 ; Rise       ; clock           ;
;  RZ[11]          ; clock      ; 3.884 ; 3.884 ; Rise       ; clock           ;
;  RZ[12]          ; clock      ; 4.439 ; 4.439 ; Rise       ; clock           ;
;  RZ[13]          ; clock      ; 4.989 ; 4.989 ; Rise       ; clock           ;
;  RZ[14]          ; clock      ; 4.370 ; 4.370 ; Rise       ; clock           ;
;  RZ[15]          ; clock      ; 4.172 ; 4.172 ; Rise       ; clock           ;
; alu_b[*]         ; clock      ; 4.027 ; 4.027 ; Rise       ; clock           ;
;  alu_b[0]        ; clock      ; 4.615 ; 4.615 ; Rise       ; clock           ;
;  alu_b[1]        ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  alu_b[2]        ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  alu_b[3]        ; clock      ; 4.390 ; 4.390 ; Rise       ; clock           ;
;  alu_b[4]        ; clock      ; 4.386 ; 4.386 ; Rise       ; clock           ;
;  alu_b[5]        ; clock      ; 4.323 ; 4.323 ; Rise       ; clock           ;
;  alu_b[6]        ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  alu_b[7]        ; clock      ; 4.159 ; 4.159 ; Rise       ; clock           ;
;  alu_b[8]        ; clock      ; 4.027 ; 4.027 ; Rise       ; clock           ;
;  alu_b[9]        ; clock      ; 4.414 ; 4.414 ; Rise       ; clock           ;
;  alu_b[10]       ; clock      ; 4.301 ; 4.301 ; Rise       ; clock           ;
;  alu_b[11]       ; clock      ; 4.429 ; 4.429 ; Rise       ; clock           ;
;  alu_b[12]       ; clock      ; 4.326 ; 4.326 ; Rise       ; clock           ;
;  alu_b[13]       ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  alu_b[14]       ; clock      ; 4.284 ; 4.284 ; Rise       ; clock           ;
;  alu_b[15]       ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
; data_d[*]        ; clock      ; 4.377 ; 4.377 ; Rise       ; clock           ;
;  data_d[0]       ; clock      ; 4.797 ; 4.797 ; Rise       ; clock           ;
;  data_d[1]       ; clock      ; 4.765 ; 4.765 ; Rise       ; clock           ;
;  data_d[2]       ; clock      ; 4.567 ; 4.567 ; Rise       ; clock           ;
;  data_d[3]       ; clock      ; 4.845 ; 4.845 ; Rise       ; clock           ;
;  data_d[4]       ; clock      ; 5.081 ; 5.081 ; Rise       ; clock           ;
;  data_d[5]       ; clock      ; 5.729 ; 5.729 ; Rise       ; clock           ;
;  data_d[6]       ; clock      ; 4.893 ; 4.893 ; Rise       ; clock           ;
;  data_d[7]       ; clock      ; 4.600 ; 4.600 ; Rise       ; clock           ;
;  data_d[8]       ; clock      ; 5.094 ; 5.094 ; Rise       ; clock           ;
;  data_d[9]       ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  data_d[10]      ; clock      ; 4.639 ; 4.639 ; Rise       ; clock           ;
;  data_d[11]      ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  data_d[12]      ; clock      ; 5.111 ; 5.111 ; Rise       ; clock           ;
;  data_d[13]      ; clock      ; 4.377 ; 4.377 ; Rise       ; clock           ;
;  data_d[14]      ; clock      ; 4.899 ; 4.899 ; Rise       ; clock           ;
;  data_d[15]      ; clock      ; 5.334 ; 5.334 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 3.214 ; 3.214 ; Rise       ; clock           ;
;  instruction[0]  ; clock      ; 3.477 ; 3.477 ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 3.509 ; 3.509 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 3.372 ; 3.372 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 3.452 ; 3.452 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 3.422 ; 3.422 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 3.298 ; 3.298 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 3.516 ; 3.516 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 3.271 ; 3.271 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 3.214 ; 3.214 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 3.331 ; 3.331 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 3.301 ; 3.301 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 3.286 ; 3.286 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 3.527 ; 3.527 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 3.314 ; 3.314 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 3.305 ; 3.305 ; Rise       ; clock           ;
;  instruction[16] ; clock      ; 3.475 ; 3.475 ; Rise       ; clock           ;
;  instruction[17] ; clock      ; 3.431 ; 3.431 ; Rise       ; clock           ;
;  instruction[18] ; clock      ; 3.560 ; 3.560 ; Rise       ; clock           ;
;  instruction[19] ; clock      ; 3.561 ; 3.561 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 3.467 ; 3.467 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 4.019 ; 4.019 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 3.561 ; 3.561 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 3.417 ; 3.417 ; Rise       ; clock           ;
; ir_enable        ; clock      ; 4.047 ; 4.047 ; Rise       ; clock           ;
; stage_five[*]    ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  stage_five[0]   ; clock      ; 3.927 ; 3.927 ; Rise       ; clock           ;
;  stage_five[1]   ; clock      ; 4.262 ; 4.262 ; Rise       ; clock           ;
;  stage_five[2]   ; clock      ; 4.124 ; 4.124 ; Rise       ; clock           ;
;  stage_five[3]   ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  stage_five[4]   ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  stage_five[5]   ; clock      ; 4.187 ; 4.187 ; Rise       ; clock           ;
;  stage_five[6]   ; clock      ; 4.171 ; 4.171 ; Rise       ; clock           ;
;  stage_five[7]   ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  stage_five[8]   ; clock      ; 4.058 ; 4.058 ; Rise       ; clock           ;
;  stage_five[9]   ; clock      ; 4.031 ; 4.031 ; Rise       ; clock           ;
;  stage_five[10]  ; clock      ; 3.886 ; 3.886 ; Rise       ; clock           ;
;  stage_five[11]  ; clock      ; 4.331 ; 4.331 ; Rise       ; clock           ;
;  stage_five[12]  ; clock      ; 4.169 ; 4.169 ; Rise       ; clock           ;
;  stage_five[13]  ; clock      ; 4.178 ; 4.178 ; Rise       ; clock           ;
;  stage_five[14]  ; clock      ; 4.326 ; 4.326 ; Rise       ; clock           ;
;  stage_five[15]  ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 3.214 ; 3.214 ; Fall       ; clock           ;
;  instruction[0]  ; clock      ; 3.477 ; 3.477 ; Fall       ; clock           ;
;  instruction[1]  ; clock      ; 3.509 ; 3.509 ; Fall       ; clock           ;
;  instruction[2]  ; clock      ; 3.372 ; 3.372 ; Fall       ; clock           ;
;  instruction[3]  ; clock      ; 3.452 ; 3.452 ; Fall       ; clock           ;
;  instruction[4]  ; clock      ; 3.547 ; 3.547 ; Fall       ; clock           ;
;  instruction[5]  ; clock      ; 3.422 ; 3.422 ; Fall       ; clock           ;
;  instruction[6]  ; clock      ; 3.298 ; 3.298 ; Fall       ; clock           ;
;  instruction[7]  ; clock      ; 3.516 ; 3.516 ; Fall       ; clock           ;
;  instruction[8]  ; clock      ; 3.271 ; 3.271 ; Fall       ; clock           ;
;  instruction[9]  ; clock      ; 3.214 ; 3.214 ; Fall       ; clock           ;
;  instruction[10] ; clock      ; 3.331 ; 3.331 ; Fall       ; clock           ;
;  instruction[11] ; clock      ; 3.301 ; 3.301 ; Fall       ; clock           ;
;  instruction[12] ; clock      ; 3.286 ; 3.286 ; Fall       ; clock           ;
;  instruction[13] ; clock      ; 3.527 ; 3.527 ; Fall       ; clock           ;
;  instruction[14] ; clock      ; 3.314 ; 3.314 ; Fall       ; clock           ;
;  instruction[15] ; clock      ; 3.305 ; 3.305 ; Fall       ; clock           ;
;  instruction[16] ; clock      ; 3.475 ; 3.475 ; Fall       ; clock           ;
;  instruction[17] ; clock      ; 3.431 ; 3.431 ; Fall       ; clock           ;
;  instruction[18] ; clock      ; 3.560 ; 3.560 ; Fall       ; clock           ;
;  instruction[19] ; clock      ; 3.561 ; 3.561 ; Fall       ; clock           ;
;  instruction[20] ; clock      ; 3.467 ; 3.467 ; Fall       ; clock           ;
;  instruction[21] ; clock      ; 4.019 ; 4.019 ; Fall       ; clock           ;
;  instruction[22] ; clock      ; 3.561 ; 3.561 ; Fall       ; clock           ;
;  instruction[23] ; clock      ; 3.417 ; 3.417 ; Fall       ; clock           ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Progagation Delay                                                   ;
+---------------+-----------------+--------+--------+--------+--------+
; Input Port    ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+---------------+-----------------+--------+--------+--------+--------+
; IR_Test[0]    ; instruction[0]  ; 12.215 ;        ;        ; 12.215 ;
; IR_Test[1]    ; instruction[1]  ; 12.416 ;        ;        ; 12.416 ;
; IR_Test[2]    ; instruction[2]  ; 12.276 ;        ;        ; 12.276 ;
; IR_Test[3]    ; instruction[3]  ; 12.391 ;        ;        ; 12.391 ;
; IR_Test[4]    ; instruction[4]  ; 12.231 ;        ;        ; 12.231 ;
; IR_Test[5]    ; instruction[5]  ; 12.362 ;        ;        ; 12.362 ;
; IR_Test[6]    ; instruction[6]  ; 11.648 ;        ;        ; 11.648 ;
; IR_Test[7]    ; instruction[7]  ; 13.428 ;        ;        ; 13.428 ;
; IR_Test[8]    ; instruction[8]  ; 11.953 ;        ;        ; 11.953 ;
; IR_Test[9]    ; instruction[9]  ; 12.478 ;        ;        ; 12.478 ;
; IR_Test[10]   ; instruction[10] ; 12.162 ;        ;        ; 12.162 ;
; IR_Test[11]   ; instruction[11] ; 12.759 ;        ;        ; 12.759 ;
; IR_Test[12]   ; instruction[12] ; 12.454 ;        ;        ; 12.454 ;
; IR_Test[13]   ; instruction[13] ; 14.022 ;        ;        ; 14.022 ;
; IR_Test[14]   ; instruction[14] ; 11.946 ;        ;        ; 11.946 ;
; IR_Test[15]   ; instruction[15] ; 12.296 ;        ;        ; 12.296 ;
; IR_Test[16]   ; instruction[16] ; 12.390 ;        ;        ; 12.390 ;
; IR_Test[17]   ; instruction[17] ; 12.562 ;        ;        ; 12.562 ;
; IR_Test[18]   ; instruction[18] ; 12.125 ;        ;        ; 12.125 ;
; IR_Test[19]   ; instruction[19] ; 12.500 ;        ;        ; 12.500 ;
; IR_Test[20]   ; instruction[20] ; 12.402 ;        ;        ; 12.402 ;
; IR_Test[21]   ; instruction[21] ; 13.822 ;        ;        ; 13.822 ;
; IR_Test[22]   ; instruction[22] ; 12.410 ;        ;        ; 12.410 ;
; IR_Test[23]   ; instruction[23] ; 11.466 ;        ;        ; 11.466 ;
; data_source   ; data_d[0]       ; 8.123  ; 8.123  ; 8.123  ; 8.123  ;
; data_source   ; data_d[1]       ; 8.970  ; 8.970  ; 8.970  ; 8.970  ;
; data_source   ; data_d[2]       ; 7.954  ; 7.954  ; 7.954  ; 7.954  ;
; data_source   ; data_d[3]       ; 8.344  ; 8.344  ; 8.344  ; 8.344  ;
; data_source   ; data_d[4]       ; 8.733  ; 8.733  ; 8.733  ; 8.733  ;
; data_source   ; data_d[5]       ; 10.882 ; 10.882 ; 10.882 ; 10.882 ;
; data_source   ; data_d[6]       ; 9.866  ; 9.866  ; 9.866  ; 9.866  ;
; data_source   ; data_d[7]       ; 7.706  ; 7.706  ; 7.706  ; 7.706  ;
; data_source   ; data_d[8]       ; 8.703  ; 8.703  ; 8.703  ; 8.703  ;
; data_source   ; data_d[9]       ; 8.028  ; 8.028  ; 8.028  ; 8.028  ;
; data_source   ; data_d[10]      ; 8.367  ; 8.367  ; 8.367  ; 8.367  ;
; data_source   ; data_d[11]      ; 8.485  ; 8.485  ; 8.485  ; 8.485  ;
; data_source   ; data_d[12]      ; 8.395  ; 8.395  ; 8.395  ; 8.395  ;
; data_source   ; data_d[13]      ; 9.327  ; 9.327  ; 9.327  ; 9.327  ;
; data_source   ; data_d[14]      ; 8.461  ; 8.461  ; 8.461  ; 8.461  ;
; data_source   ; data_d[15]      ; 10.438 ; 10.438 ; 10.438 ; 10.438 ;
; test_data[0]  ; data_d[0]       ; 12.059 ;        ;        ; 12.059 ;
; test_data[1]  ; data_d[1]       ; 12.201 ;        ;        ; 12.201 ;
; test_data[2]  ; data_d[2]       ; 11.206 ;        ;        ; 11.206 ;
; test_data[3]  ; data_d[3]       ; 12.314 ;        ;        ; 12.314 ;
; test_data[4]  ; data_d[4]       ; 11.878 ;        ;        ; 11.878 ;
; test_data[5]  ; data_d[5]       ; 13.872 ;        ;        ; 13.872 ;
; test_data[6]  ; data_d[6]       ; 12.093 ;        ;        ; 12.093 ;
; test_data[7]  ; data_d[7]       ; 11.048 ;        ;        ; 11.048 ;
; test_data[8]  ; data_d[8]       ; 12.488 ;        ;        ; 12.488 ;
; test_data[9]  ; data_d[9]       ; 12.040 ;        ;        ; 12.040 ;
; test_data[10] ; data_d[10]      ; 11.487 ;        ;        ; 11.487 ;
; test_data[11] ; data_d[11]      ; 12.425 ;        ;        ; 12.425 ;
; test_data[12] ; data_d[12]      ; 12.428 ;        ;        ; 12.428 ;
; test_data[13] ; data_d[13]      ; 12.133 ;        ;        ; 12.133 ;
; test_data[14] ; data_d[14]      ; 11.484 ;        ;        ; 11.484 ;
; test_data[15] ; data_d[15]      ; 9.560  ;        ;        ; 9.560  ;
+---------------+-----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Progagation Delay                                       ;
+---------------+-----------------+-------+-------+-------+-------+
; Input Port    ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+---------------+-----------------+-------+-------+-------+-------+
; IR_Test[0]    ; instruction[0]  ; 6.022 ;       ;       ; 6.022 ;
; IR_Test[1]    ; instruction[1]  ; 6.183 ;       ;       ; 6.183 ;
; IR_Test[2]    ; instruction[2]  ; 6.125 ;       ;       ; 6.125 ;
; IR_Test[3]    ; instruction[3]  ; 6.047 ;       ;       ; 6.047 ;
; IR_Test[4]    ; instruction[4]  ; 6.054 ;       ;       ; 6.054 ;
; IR_Test[5]    ; instruction[5]  ; 6.123 ;       ;       ; 6.123 ;
; IR_Test[6]    ; instruction[6]  ; 5.775 ;       ;       ; 5.775 ;
; IR_Test[7]    ; instruction[7]  ; 6.518 ;       ;       ; 6.518 ;
; IR_Test[8]    ; instruction[8]  ; 5.876 ;       ;       ; 5.876 ;
; IR_Test[9]    ; instruction[9]  ; 6.118 ;       ;       ; 6.118 ;
; IR_Test[10]   ; instruction[10] ; 5.972 ;       ;       ; 5.972 ;
; IR_Test[11]   ; instruction[11] ; 6.180 ;       ;       ; 6.180 ;
; IR_Test[12]   ; instruction[12] ; 6.216 ;       ;       ; 6.216 ;
; IR_Test[13]   ; instruction[13] ; 6.750 ;       ;       ; 6.750 ;
; IR_Test[14]   ; instruction[14] ; 5.973 ;       ;       ; 5.973 ;
; IR_Test[15]   ; instruction[15] ; 5.972 ;       ;       ; 5.972 ;
; IR_Test[16]   ; instruction[16] ; 5.989 ;       ;       ; 5.989 ;
; IR_Test[17]   ; instruction[17] ; 6.181 ;       ;       ; 6.181 ;
; IR_Test[18]   ; instruction[18] ; 5.986 ;       ;       ; 5.986 ;
; IR_Test[19]   ; instruction[19] ; 6.114 ;       ;       ; 6.114 ;
; IR_Test[20]   ; instruction[20] ; 6.082 ;       ;       ; 6.082 ;
; IR_Test[21]   ; instruction[21] ; 6.574 ;       ;       ; 6.574 ;
; IR_Test[22]   ; instruction[22] ; 6.120 ;       ;       ; 6.120 ;
; IR_Test[23]   ; instruction[23] ; 5.742 ;       ;       ; 5.742 ;
; data_source   ; data_d[0]       ; 3.672 ; 3.672 ; 3.672 ; 3.672 ;
; data_source   ; data_d[1]       ; 4.048 ; 4.048 ; 4.048 ; 4.048 ;
; data_source   ; data_d[2]       ; 3.723 ; 3.723 ; 3.723 ; 3.723 ;
; data_source   ; data_d[3]       ; 3.880 ; 3.880 ; 3.880 ; 3.880 ;
; data_source   ; data_d[4]       ; 4.033 ; 4.033 ; 4.033 ; 4.033 ;
; data_source   ; data_d[5]       ; 4.875 ; 4.875 ; 4.875 ; 4.875 ;
; data_source   ; data_d[6]       ; 4.470 ; 4.470 ; 4.470 ; 4.470 ;
; data_source   ; data_d[7]       ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; data_source   ; data_d[8]       ; 3.940 ; 3.940 ; 3.940 ; 3.940 ;
; data_source   ; data_d[9]       ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; data_source   ; data_d[10]      ; 3.826 ; 3.826 ; 3.826 ; 3.826 ;
; data_source   ; data_d[11]      ; 3.932 ; 3.932 ; 3.932 ; 3.932 ;
; data_source   ; data_d[12]      ; 3.862 ; 3.862 ; 3.862 ; 3.862 ;
; data_source   ; data_d[13]      ; 4.163 ; 4.163 ; 4.163 ; 4.163 ;
; data_source   ; data_d[14]      ; 3.954 ; 3.954 ; 3.954 ; 3.954 ;
; data_source   ; data_d[15]      ; 4.643 ; 4.643 ; 4.643 ; 4.643 ;
; test_data[0]  ; data_d[0]       ; 5.973 ;       ;       ; 5.973 ;
; test_data[1]  ; data_d[1]       ; 5.984 ;       ;       ; 5.984 ;
; test_data[2]  ; data_d[2]       ; 5.668 ;       ;       ; 5.668 ;
; test_data[3]  ; data_d[3]       ; 6.159 ;       ;       ; 6.159 ;
; test_data[4]  ; data_d[4]       ; 5.995 ;       ;       ; 5.995 ;
; test_data[5]  ; data_d[5]       ; 6.740 ;       ;       ; 6.740 ;
; test_data[6]  ; data_d[6]       ; 6.047 ;       ;       ; 6.047 ;
; test_data[7]  ; data_d[7]       ; 5.623 ;       ;       ; 5.623 ;
; test_data[8]  ; data_d[8]       ; 6.085 ;       ;       ; 6.085 ;
; test_data[9]  ; data_d[9]       ; 6.049 ;       ;       ; 6.049 ;
; test_data[10] ; data_d[10]      ; 5.740 ;       ;       ; 5.740 ;
; test_data[11] ; data_d[11]      ; 6.244 ;       ;       ; 6.244 ;
; test_data[12] ; data_d[12]      ; 6.142 ;       ;       ; 6.142 ;
; test_data[13] ; data_d[13]      ; 5.978 ;       ;       ; 5.978 ;
; test_data[14] ; data_d[14]      ; 5.788 ;       ;       ; 5.788 ;
; test_data[15] ; data_d[15]      ; 4.315 ;       ;       ; 4.315 ;
+---------------+-----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 5130     ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 5130     ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 50    ; 50   ;
; Unconstrained Input Port Paths  ; 4350  ; 4350 ;
; Unconstrained Output Ports      ; 105   ; 105  ;
; Unconstrained Output Port Paths ; 185   ; 185  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 26 09:15:56 2012
Info: Command: quartus_sta Datapath -c Datapath
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst31|inst4|inst2~1|dataa"
    Warning (332126): Node "IR|inst31|inst4|inst2~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst31|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst31|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst25|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst25|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst25|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst25|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst26|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst26|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst26|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst26|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst23|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst23|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst23|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst23|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst24|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst24|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst24|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst24|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst17|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst17|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst17|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst17|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst18|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst18|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst18|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst18|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst38|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst38|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst38|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst38|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst39|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst39|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst39|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst39|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst37|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst37|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst37|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst37|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst36|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst36|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst36|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst36|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst21|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst21|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst21|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst21|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst34|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst34|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst34|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst34|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst32|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst32|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst32|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst32|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst19|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst19|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst19|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst19|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst20|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst20|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst20|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst20|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst33|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst33|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst33|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst33|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst35|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst35|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst35|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst35|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst22|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst22|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst22|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst22|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst30|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst30|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst30|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst30|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst28|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst28|inst4|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst28|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst28|inst|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst27|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst27|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst27|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst27|inst|inst2~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst29|inst4|inst2~1|combout"
    Warning (332126): Node "IR|inst29|inst4|inst2~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "IR|inst29|inst|inst2~1|combout"
    Warning (332126): Node "IR|inst29|inst|inst2~1|dataa"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -165.271
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -165.271     -7334.274 clock 
Info (332146): Worst-case hold slack is -3.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.182       -89.230 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -418.333 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 105 output pins without output pin load capacitance assignment
    Info (306007): Pin "ir_enable" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_d[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stage_five[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RZ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instruction[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "alu_b[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -63.983
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -63.983     -2646.067 clock 
Info (332146): Worst-case hold slack is -1.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.375       -59.280 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -342.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 149 warnings
    Info: Peak virtual memory: 438 megabytes
    Info: Processing ended: Mon Mar 26 09:16:36 2012
    Info: Elapsed time: 00:00:40
    Info: Total CPU time (on all processors): 00:00:37


