/*
###############################################################
#  Generated by:      Cadence Innovus 21.15-s110_1
#  OS:                Linux x86_64(Host ID lnissrv4)
#  Generated on:      Thu Dec  5 21:05:41 2024
#  Design:            bridge_soc_top
#  Command:           saveNetlist -includePowerGround -excludeLeafCell ./HDL/PLACED/bridge_soc_top_placed_virtuoso.v
###############################################################
*/
// Generated by Cadence Genus(TM) Synthesis Solution 21.15-s080_1
// Generated on: Dec  4 2024 21:39:56 MST (Dec  5 2024 04:39:56 UTC)
// Verification Directory fv/bridge_soc_top 
module bridge_soc_top (
	clock, 
	reset, 
	Bridge_Serial_out, 
	Serial_in, 
	Bridge_Can_out, 
	Can_rx, 
	R_byte, 
	T_byte);
   input clock;
   input reset;
   output Bridge_Serial_out;
   input Serial_in;
   output Bridge_Can_out;
   input Can_rx;
   input R_byte;
   input T_byte;

   // Internal wires
   wire FE_DBTN0_n_329;
   wire VSS;
   wire VDD;
   wire [9:0] soc_uart_tx_inst_shift_reg;
   wire [106:0] soc_can_tx_inst_shift_reg;
   wire [2:0] soc_can_tx_inst_state;
   wire [2:0] soc_uart_tx_inst_state;
   wire [11:0] soc_Can_ID_Bus;
   wire [2:0] soc_can_rx_inst_next_state;
   wire [6:0] soc_can_rx_inst_bit_count;
   wire [2:0] soc_can_rx_inst_state;
   wire [2:0] soc_can_index;
   wire [7:0] soc_Can_rx_data_Bus;
   wire [106:0] soc_can_rx_inst_shift_reg;
   wire [63:0] soc_can_tx_data_bus;
   wire [6:0] soc_can_tx_inst_status_reg;
   wire [3:0] soc_uart_rx_inst_bit_count;
   wire [9:0] soc_uart_rx_inst_shift_reg;
   wire [2:0] soc_uart_rx_inst_state;
   wire [7:0] soc_uart_rx_data_bus;
   wire [7:0] soc_uart_tx_data_Bus;
   wire [3:0] soc_uart_tx_inst_Status_reg;
   wire can_rx_PAD;
   wire can_tx_PAD;
   wire clk_PAD;
   wire n_5;
   wire n_7;
   wire n_8;
   wire n_11;
   wire n_13;
   wire n_14;
   wire n_15;
   wire n_16;
   wire n_17;
   wire n_19;
   wire n_20;
   wire n_21;
   wire n_22;
   wire n_23;
   wire n_24;
   wire n_27;
   wire n_30;
   wire n_31;
   wire n_32;
   wire n_34;
   wire n_35;
   wire n_36;
   wire n_37;
   wire n_38;
   wire n_39;
   wire n_40;
   wire n_41;
   wire n_42;
   wire n_43;
   wire n_44;
   wire n_45;
   wire n_46;
   wire n_47;
   wire n_48;
   wire n_49;
   wire n_50;
   wire n_51;
   wire n_52;
   wire n_53;
   wire n_54;
   wire n_55;
   wire n_56;
   wire n_57;
   wire n_58;
   wire n_59;
   wire n_60;
   wire n_61;
   wire n_62;
   wire n_63;
   wire n_64;
   wire n_65;
   wire n_66;
   wire n_67;
   wire n_68;
   wire n_69;
   wire n_70;
   wire n_71;
   wire n_72;
   wire n_73;
   wire n_74;
   wire n_75;
   wire n_76;
   wire n_77;
   wire n_78;
   wire n_79;
   wire n_80;
   wire n_81;
   wire n_82;
   wire n_83;
   wire n_84;
   wire n_85;
   wire n_86;
   wire n_87;
   wire n_88;
   wire n_89;
   wire n_90;
   wire n_91;
   wire n_92;
   wire n_93;
   wire n_94;
   wire n_95;
   wire n_96;
   wire n_97;
   wire n_98;
   wire n_99;
   wire n_100;
   wire n_101;
   wire n_102;
   wire n_104;
   wire n_105;
   wire n_106;
   wire n_107;
   wire n_108;
   wire n_109;
   wire n_110;
   wire n_111;
   wire n_112;
   wire n_113;
   wire n_114;
   wire n_115;
   wire n_116;
   wire n_117;
   wire n_118;
   wire n_119;
   wire n_120;
   wire n_121;
   wire n_122;
   wire n_123;
   wire n_124;
   wire n_125;
   wire n_126;
   wire n_127;
   wire n_128;
   wire n_129;
   wire n_130;
   wire n_131;
   wire n_132;
   wire n_133;
   wire n_134;
   wire n_135;
   wire n_136;
   wire n_137;
   wire n_138;
   wire n_139;
   wire n_140;
   wire n_141;
   wire n_142;
   wire n_143;
   wire n_144;
   wire n_145;
   wire n_146;
   wire n_147;
   wire n_148;
   wire n_149;
   wire n_150;
   wire n_151;
   wire n_152;
   wire n_153;
   wire n_154;
   wire n_155;
   wire n_156;
   wire n_157;
   wire n_158;
   wire n_159;
   wire n_160;
   wire n_161;
   wire n_162;
   wire n_163;
   wire n_164;
   wire n_165;
   wire n_166;
   wire n_167;
   wire n_168;
   wire n_169;
   wire n_170;
   wire n_171;
   wire n_172;
   wire n_173;
   wire n_174;
   wire n_175;
   wire n_176;
   wire n_177;
   wire n_178;
   wire n_179;
   wire n_180;
   wire n_181;
   wire n_182;
   wire n_183;
   wire n_184;
   wire n_185;
   wire n_186;
   wire n_187;
   wire n_188;
   wire n_189;
   wire n_190;
   wire n_191;
   wire n_192;
   wire n_193;
   wire n_194;
   wire n_195;
   wire n_196;
   wire n_197;
   wire n_198;
   wire n_199;
   wire n_200;
   wire n_201;
   wire n_202;
   wire n_203;
   wire n_204;
   wire n_205;
   wire n_206;
   wire n_207;
   wire n_208;
   wire n_209;
   wire n_210;
   wire n_211;
   wire n_212;
   wire n_213;
   wire n_214;
   wire n_215;
   wire n_216;
   wire n_217;
   wire n_218;
   wire n_219;
   wire n_220;
   wire n_221;
   wire n_222;
   wire n_223;
   wire n_224;
   wire n_225;
   wire n_226;
   wire n_227;
   wire n_228;
   wire n_229;
   wire n_230;
   wire n_231;
   wire n_232;
   wire n_233;
   wire n_234;
   wire n_235;
   wire n_236;
   wire n_238;
   wire n_239;
   wire n_240;
   wire n_241;
   wire n_242;
   wire n_244;
   wire n_245;
   wire n_246;
   wire n_247;
   wire n_248;
   wire n_249;
   wire n_250;
   wire n_251;
   wire n_252;
   wire n_253;
   wire n_254;
   wire n_255;
   wire n_256;
   wire n_257;
   wire n_258;
   wire n_259;
   wire n_260;
   wire n_261;
   wire n_262;
   wire n_263;
   wire n_264;
   wire n_265;
   wire n_266;
   wire n_267;
   wire n_268;
   wire n_269;
   wire n_270;
   wire n_271;
   wire n_272;
   wire n_273;
   wire n_274;
   wire n_275;
   wire n_276;
   wire n_277;
   wire n_278;
   wire n_279;
   wire n_280;
   wire n_281;
   wire n_282;
   wire n_283;
   wire n_284;
   wire n_285;
   wire n_286;
   wire n_287;
   wire n_288;
   wire n_289;
   wire n_290;
   wire n_291;
   wire n_292;
   wire n_293;
   wire n_294;
   wire n_295;
   wire n_296;
   wire n_297;
   wire n_298;
   wire n_299;
   wire n_300;
   wire n_301;
   wire n_302;
   wire n_303;
   wire n_304;
   wire n_305;
   wire n_306;
   wire n_307;
   wire n_308;
   wire n_309;
   wire n_310;
   wire n_311;
   wire n_312;
   wire n_313;
   wire n_314;
   wire n_316;
   wire n_317;
   wire n_318;
   wire n_319;
   wire n_320;
   wire n_321;
   wire n_322;
   wire n_323;
   wire n_324;
   wire n_326;
   wire n_327;
   wire n_328;
   wire n_329;
   wire n_330;
   wire n_331;
   wire n_332;
   wire n_333;
   wire n_334;
   wire n_335;
   wire n_337;
   wire n_338;
   wire n_339;
   wire n_340;
   wire n_341;
   wire n_342;
   wire n_343;
   wire n_344;
   wire n_345;
   wire n_346;
   wire n_349;
   wire n_351;
   wire n_352;
   wire n_353;
   wire n_354;
   wire n_355;
   wire n_356;
   wire n_357;
   wire n_358;
   wire n_359;
   wire n_360;
   wire n_363;
   wire n_364;
   wire n_365;
   wire n_366;
   wire n_367;
   wire n_368;
   wire n_369;
   wire n_370;
   wire n_371;
   wire n_372;
   wire n_373;
   wire n_374;
   wire n_375;
   wire n_376;
   wire n_377;
   wire n_378;
   wire n_379;
   wire n_380;
   wire n_381;
   wire n_382;
   wire n_383;
   wire n_384;
   wire n_385;
   wire n_386;
   wire n_387;
   wire n_388;
   wire n_389;
   wire n_390;
   wire n_391;
   wire n_392;
   wire n_393;
   wire n_394;
   wire n_395;
   wire n_396;
   wire n_397;
   wire n_398;
   wire n_399;
   wire n_400;
   wire n_401;
   wire n_402;
   wire n_403;
   wire n_404;
   wire n_405;
   wire n_406;
   wire n_407;
   wire n_408;
   wire n_409;
   wire n_410;
   wire n_411;
   wire n_412;
   wire n_413;
   wire n_414;
   wire n_415;
   wire n_416;
   wire n_417;
   wire n_418;
   wire n_419;
   wire n_420;
   wire n_421;
   wire n_422;
   wire n_423;
   wire n_424;
   wire n_425;
   wire n_426;
   wire n_427;
   wire n_428;
   wire n_429;
   wire n_430;
   wire n_431;
   wire n_432;
   wire n_433;
   wire n_435;
   wire n_436;
   wire n_437;
   wire n_438;
   wire n_439;
   wire n_440;
   wire n_441;
   wire n_442;
   wire n_443;
   wire n_444;
   wire n_445;
   wire n_446;
   wire n_447;
   wire n_448;
   wire n_449;
   wire n_450;
   wire n_451;
   wire n_452;
   wire n_453;
   wire n_454;
   wire n_455;
   wire n_456;
   wire n_457;
   wire n_458;
   wire n_459;
   wire n_460;
   wire n_461;
   wire n_462;
   wire n_463;
   wire n_464;
   wire n_465;
   wire n_466;
   wire n_467;
   wire n_468;
   wire n_469;
   wire n_470;
   wire n_471;
   wire n_472;
   wire n_473;
   wire n_474;
   wire n_475;
   wire n_476;
   wire n_477;
   wire n_478;
   wire n_479;
   wire n_480;
   wire n_481;
   wire n_482;
   wire n_483;
   wire n_484;
   wire n_485;
   wire n_486;
   wire n_487;
   wire n_488;
   wire n_489;
   wire n_490;
   wire n_491;
   wire n_492;
   wire n_493;
   wire n_494;
   wire n_495;
   wire n_496;
   wire n_497;
   wire n_498;
   wire n_499;
   wire n_500;
   wire n_501;
   wire n_502;
   wire n_503;
   wire n_504;
   wire n_505;
   wire n_506;
   wire n_507;
   wire n_508;
   wire n_509;
   wire n_510;
   wire n_511;
   wire n_512;
   wire n_513;
   wire n_514;
   wire n_515;
   wire n_516;
   wire n_517;
   wire n_518;
   wire n_519;
   wire n_520;
   wire n_521;
   wire n_522;
   wire n_523;
   wire n_524;
   wire n_525;
   wire n_526;
   wire n_527;
   wire n_528;
   wire n_529;
   wire n_530;
   wire n_531;
   wire n_532;
   wire n_533;
   wire n_534;
   wire n_535;
   wire n_536;
   wire n_537;
   wire n_538;
   wire n_539;
   wire n_540;
   wire n_541;
   wire n_542;
   wire n_543;
   wire n_544;
   wire n_545;
   wire n_546;
   wire n_547;
   wire n_548;
   wire n_549;
   wire n_550;
   wire n_551;
   wire n_552;
   wire n_553;
   wire n_554;
   wire n_555;
   wire n_556;
   wire n_557;
   wire n_558;
   wire n_559;
   wire n_560;
   wire n_561;
   wire n_562;
   wire n_563;
   wire n_564;
   wire n_565;
   wire n_566;
   wire n_567;
   wire n_568;
   wire n_570;
   wire n_572;
   wire n_573;
   wire n_574;
   wire n_575;
   wire n_576;
   wire n_577;
   wire n_579;
   wire n_580;
   wire n_581;
   wire n_582;
   wire n_583;
   wire n_584;
   wire n_585;
   wire n_586;
   wire n_587;
   wire n_588;
   wire n_589;
   wire n_590;
   wire n_591;
   wire n_592;
   wire n_593;
   wire n_594;
   wire n_595;
   wire n_596;
   wire n_597;
   wire n_598;
   wire n_599;
   wire n_600;
   wire n_601;
   wire n_602;
   wire n_603;
   wire n_604;
   wire n_605;
   wire n_606;
   wire n_607;
   wire n_608;
   wire n_609;
   wire n_610;
   wire n_611;
   wire n_612;
   wire n_613;
   wire n_614;
   wire n_615;
   wire n_616;
   wire n_617;
   wire n_618;
   wire n_619;
   wire n_620;
   wire n_621;
   wire n_622;
   wire n_623;
   wire n_624;
   wire n_625;
   wire n_626;
   wire n_627;
   wire n_628;
   wire n_629;
   wire n_630;
   wire n_631;
   wire n_632;
   wire n_633;
   wire n_634;
   wire n_635;
   wire n_636;
   wire n_637;
   wire n_638;
   wire n_639;
   wire n_640;
   wire n_641;
   wire n_642;
   wire n_643;
   wire n_644;
   wire n_645;
   wire n_646;
   wire n_647;
   wire n_648;
   wire n_649;
   wire n_650;
   wire n_651;
   wire n_652;
   wire n_654;
   wire n_655;
   wire n_656;
   wire n_657;
   wire n_658;
   wire n_659;
   wire n_660;
   wire n_661;
   wire n_662;
   wire n_663;
   wire n_664;
   wire n_665;
   wire n_666;
   wire n_667;
   wire n_668;
   wire n_669;
   wire n_670;
   wire n_671;
   wire n_672;
   wire n_673;
   wire n_675;
   wire n_677;
   wire n_678;
   wire n_679;
   wire n_680;
   wire n_681;
   wire n_682;
   wire n_683;
   wire n_684;
   wire n_685;
   wire n_686;
   wire n_687;
   wire n_688;
   wire n_689;
   wire n_690;
   wire n_691;
   wire n_692;
   wire n_693;
   wire n_694;
   wire n_695;
   wire n_696;
   wire n_697;
   wire n_698;
   wire n_699;
   wire n_700;
   wire n_701;
   wire n_702;
   wire n_703;
   wire n_704;
   wire n_705;
   wire n_706;
   wire n_707;
   wire n_708;
   wire n_709;
   wire n_710;
   wire n_711;
   wire n_712;
   wire n_713;
   wire n_714;
   wire n_715;
   wire n_716;
   wire n_717;
   wire n_718;
   wire n_719;
   wire n_720;
   wire n_721;
   wire n_722;
   wire n_723;
   wire n_724;
   wire n_725;
   wire n_726;
   wire n_727;
   wire n_728;
   wire n_729;
   wire n_730;
   wire n_731;
   wire n_732;
   wire n_733;
   wire n_734;
   wire n_735;
   wire n_736;
   wire n_737;
   wire n_738;
   wire n_739;
   wire n_740;
   wire n_741;
   wire n_742;
   wire n_744;
   wire n_746;
   wire n_747;
   wire n_748;
   wire n_749;
   wire n_750;
   wire n_751;
   wire n_752;
   wire n_753;
   wire n_754;
   wire n_755;
   wire n_756;
   wire n_757;
   wire n_758;
   wire n_759;
   wire n_760;
   wire n_761;
   wire n_762;
   wire n_763;
   wire n_764;
   wire n_765;
   wire n_766;
   wire n_767;
   wire n_768;
   wire n_769;
   wire n_770;
   wire n_772;
   wire n_773;
   wire n_774;
   wire n_775;
   wire n_787;
   wire n_788;
   wire n_789;
   wire n_793;
   wire n_794;
   wire n_819;
   wire n_821;
   wire n_822;
   wire n_828;
   wire n_829;
   wire n_830;
   wire n_831;
   wire n_840;
   wire n_842;
   wire n_843;
   wire n_844;
   wire n_845;
   wire n_847;
   wire n_848;
   wire n_849;
   wire n_850;
   wire n_851;
   wire n_852;
   wire n_853;
   wire n_854;
   wire rbyte_PAD;
   wire rst_PAD;
   wire ser_rx_PAD;
   wire ser_tx_PAD;
   wire soc_Can_out;
   wire soc_Load_XMT_datareg;
   wire soc_Load_frame_datareg;
   wire soc_Serial_out;
   wire soc_can_data_ready;
   wire soc_can_rx_inst_n_1142;
   wire soc_can_rx_inst_n_1143;
   wire soc_can_rx_inst_n_1158;
   wire soc_can_rx_inst_n_1161;
   wire soc_uart_data_ready;
   wire soc_uart_tx_inst_n_126;
   wire tbyte_PAD;

   assign soc_can_rx_inst_next_state[2] = 1'b0 ;
   assign soc_Can_out = 1'b1 ;
   assign soc_Serial_out = 1'b1 ;

   // Module instantiations
   ANTENNA DIODE_2 (
	.A(tbyte_PAD), 
	.VSS(VSS), 
	.VDD(VDD));
   ANTENNA DIODE_1 (
	.A(tbyte_PAD), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX8 FE_DBTC0_n_329 (
	.Z(FE_DBTN0_n_329),
	.A(n_329), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_corner corner0 (
	.VSS(VSS), 
	.VDD(VDD));
   pad_corner corner1 (
	.VSS(VSS), 
	.VDD(VDD));
   pad_corner corner2 (
	.VSS(VSS), 
	.VDD(VDD));
   pad_corner corner3 (
	.VSS(VSS), 
	.VDD(VDD));
   pad_vdd vdd0 (
	.VSS(VSS), 
	.VDD(VDD));
   pad_gnd vss0 (
	.VSS(VSS), 
	.VDD(VDD));
   pad_in can_rx_pad (
	.DataIn(can_rx_PAD),
	.pad(Can_rx), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out can_tx_pad (
	.pad(Bridge_Can_out),
	.DataOut(can_tx_PAD), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_in clk_pad (
	.DataIn(clk_PAD),
	.pad(clock), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_in rbyte_pad (
	.DataIn(rbyte_PAD),
	.pad(R_byte), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_in rst_pad (
	.DataIn(rst_PAD),
	.pad(reset), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_in ser_rx_pad (
	.DataIn(ser_rx_PAD),
	.pad(Serial_in), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_out ser_tx_pad (
	.pad(Bridge_Serial_out),
	.DataOut(ser_tx_PAD), 
	.VSS(VSS), 
	.VDD(VDD));
   pad_in tbyte_pad (
	.DataIn(tbyte_PAD),
	.pad(T_byte), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g4310__2398 (
	.Z(VDD),
	.A(n_822),
	.B(n_830),
	.C(n_828), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g4311__5107 (
	.Z(VDD),
	.A(n_821),
	.B(n_831),
	.C(n_829), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g4312__6260 (
	.Z(n_822),
	.A(soc_uart_tx_inst_shift_reg[0]),
	.B(n_21), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g4313__4319 (
	.Z(n_821),
	.A(soc_can_tx_inst_shift_reg[0]),
	.B(n_819), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g4314 (
	.Z(soc_uart_tx_inst_n_126),
	.A(n_21), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g4315__8428 (
	.Z(n_819),
	.A(soc_can_tx_inst_state[0]),
	.B(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g4316__5526 (
	.Z(n_21),
	.A(soc_uart_tx_inst_state[0]),
	.B(soc_uart_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g4317__6783 (
	.Z(n_829),
	.A(soc_Can_ID_Bus[0]),
	.B(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g4318__3680 (
	.Z(n_830),
	.A(soc_uart_tx_inst_state[1]),
	.B(soc_uart_tx_inst_state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g4319__1617 (
	.Z(n_831),
	.A(soc_can_tx_inst_state[1]),
	.B(soc_can_tx_inst_state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g4320__2802 (
	.Z(n_828),
	.A(tbyte_PAD),
	.B(soc_uart_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g4582__5122 (
	.Z(VSS),
	.A(VDD),
	.B(n_794),
	.C(n_789), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g4603__8246 (
	.Z(soc_can_rx_inst_n_1161),
	.A(n_793),
	.B(soc_can_rx_inst_bit_count[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g4605__7098 (
	.Z(n_794),
	.A(rbyte_PAD),
	.B(soc_can_rx_inst_n_1142), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g4607 (
	.Z(soc_can_rx_inst_n_1158),
	.A(n_793), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g4609__5115 (
	.Z(soc_can_rx_inst_n_1143),
	.A(n_787),
	.B(n_788), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g4610__7482 (
	.Z(n_793),
	.A(n_845),
	.B(n_788), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 soc_Bridge_Can_out_reg (
	.Q(can_tx_PAD),
	.CLK(clock),
	.D(VDD),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 soc_Bridge_Serial_out_reg (
	.Q(ser_tx_PAD),
	.CLK(clock),
	.D(VDD),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g4615__4733 (
	.Z(n_789),
	.A(soc_can_rx_inst_state[2]),
	.B(n_32), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g4618__6161 (
	.Z(n_788),
	.A(soc_can_rx_inst_bit_count[3]),
	.B(soc_can_rx_inst_bit_count[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g4619__9315 (
	.Z(n_787),
	.A(soc_can_rx_inst_bit_count[5]),
	.B(soc_can_rx_inst_bit_count[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g4624 (
	.Z(n_19),
	.A(rst_PAD), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g4628 (
	.Z(n_32),
	.A(soc_can_rx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_Can_ID_Bus_reg[0]  (
	.Q(soc_Can_ID_Bus[0]),
	.CLK(clock),
	.D(n_572),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 soc_Load_XMT_datareg_reg (
	.Q(soc_Load_XMT_datareg),
	.CLK(clock),
	.D(soc_can_data_ready),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 soc_Load_frame_datareg_reg (
	.Q(soc_Load_frame_datareg),
	.CLK(clock),
	.D(n_429),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_index_reg[0]  (
	.Q(soc_can_index[0]),
	.CLK(clock),
	.D(n_187),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_index_reg[1]  (
	.Q(soc_can_index[1]),
	.CLK(clock),
	.D(n_356),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_index_reg[2]  (
	.Q(soc_can_index[2]),
	.CLK(clock),
	.D(n_379),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 soc_can_rx_inst_Can_data_ready_reg (
	.Q(soc_can_data_ready),
	.CLK(clock),
	.D(n_331),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[0]  (
	.Q(soc_Can_rx_data_Bus[0]),
	.CLK(clock),
	.D(n_765),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[1]  (
	.Q(soc_Can_rx_data_Bus[1]),
	.CLK(clock),
	.D(n_767),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[2]  (
	.Q(soc_Can_rx_data_Bus[2]),
	.CLK(clock),
	.D(n_766),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[3]  (
	.Q(soc_Can_rx_data_Bus[3]),
	.CLK(clock),
	.D(n_764),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[4]  (
	.Q(soc_Can_rx_data_Bus[4]),
	.CLK(clock),
	.D(n_762),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[5]  (
	.Q(soc_Can_rx_data_Bus[5]),
	.CLK(clock),
	.D(n_763),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[6]  (
	.Q(soc_Can_rx_data_Bus[6]),
	.CLK(clock),
	.D(n_772),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[7]  (
	.Q(soc_Can_rx_data_Bus[7]),
	.CLK(clock),
	.D(n_773),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_bit_count_reg[0]  (
	.Q(soc_can_rx_inst_bit_count[0]),
	.CLK(clock),
	.D(n_649),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_bit_count_reg[1]  (
	.Q(soc_can_rx_inst_bit_count[1]),
	.CLK(clock),
	.D(n_687),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_bit_count_reg[2]  (
	.Q(soc_can_rx_inst_bit_count[2]),
	.CLK(clock),
	.D(n_651),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_bit_count_reg[3]  (
	.Q(soc_can_rx_inst_bit_count[3]),
	.CLK(clock),
	.D(n_652),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_bit_count_reg[4]  (
	.Q(soc_can_rx_inst_bit_count[4]),
	.CLK(clock),
	.D(n_654),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_bit_count_reg[5]  (
	.Q(soc_can_rx_inst_bit_count[5]),
	.CLK(clock),
	.D(n_655),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_bit_count_reg[6]  (
	.Q(soc_can_rx_inst_bit_count[6]),
	.CLK(clock),
	.D(n_746),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[60]  (
	.Q(soc_can_rx_inst_shift_reg[60]),
	.CLK(clock),
	.D(n_607),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[61]  (
	.Q(soc_can_rx_inst_shift_reg[61]),
	.CLK(clock),
	.D(n_604),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[62]  (
	.Q(soc_can_rx_inst_shift_reg[62]),
	.CLK(clock),
	.D(n_601),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[63]  (
	.Q(soc_can_rx_inst_shift_reg[63]),
	.CLK(clock),
	.D(n_599),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[64]  (
	.Q(soc_can_rx_inst_shift_reg[64]),
	.CLK(clock),
	.D(n_596),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[65]  (
	.Q(soc_can_rx_inst_shift_reg[65]),
	.CLK(clock),
	.D(n_594),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[66]  (
	.Q(soc_can_rx_inst_shift_reg[66]),
	.CLK(clock),
	.D(n_591),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[67]  (
	.Q(soc_can_rx_inst_shift_reg[67]),
	.CLK(clock),
	.D(n_590),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[68]  (
	.Q(soc_can_rx_inst_shift_reg[68]),
	.CLK(clock),
	.D(n_589),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[69]  (
	.Q(soc_can_rx_inst_shift_reg[69]),
	.CLK(clock),
	.D(n_588),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[70]  (
	.Q(soc_can_rx_inst_shift_reg[70]),
	.CLK(clock),
	.D(n_587),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[71]  (
	.Q(soc_can_rx_inst_shift_reg[71]),
	.CLK(clock),
	.D(n_586),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[72]  (
	.Q(soc_can_rx_inst_shift_reg[72]),
	.CLK(clock),
	.D(n_585),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[73]  (
	.Q(soc_can_rx_inst_shift_reg[73]),
	.CLK(clock),
	.D(n_584),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[74]  (
	.Q(soc_can_rx_inst_shift_reg[74]),
	.CLK(clock),
	.D(n_583),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[75]  (
	.Q(soc_can_rx_inst_shift_reg[75]),
	.CLK(clock),
	.D(n_582),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[76]  (
	.Q(soc_can_rx_inst_shift_reg[76]),
	.CLK(clock),
	.D(n_581),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[77]  (
	.Q(soc_can_rx_inst_shift_reg[77]),
	.CLK(clock),
	.D(n_580),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[78]  (
	.Q(soc_can_rx_inst_shift_reg[78]),
	.CLK(clock),
	.D(n_626),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[79]  (
	.Q(soc_can_rx_inst_shift_reg[79]),
	.CLK(clock),
	.D(n_625),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[80]  (
	.Q(soc_can_rx_inst_shift_reg[80]),
	.CLK(clock),
	.D(n_624),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[81]  (
	.Q(soc_can_rx_inst_shift_reg[81]),
	.CLK(clock),
	.D(n_623),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[82]  (
	.Q(soc_can_rx_inst_shift_reg[82]),
	.CLK(clock),
	.D(n_621),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[83]  (
	.Q(soc_can_rx_inst_shift_reg[83]),
	.CLK(clock),
	.D(n_622),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[84]  (
	.Q(soc_can_rx_inst_shift_reg[84]),
	.CLK(clock),
	.D(n_620),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[85]  (
	.Q(soc_can_rx_inst_shift_reg[85]),
	.CLK(clock),
	.D(n_619),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[86]  (
	.Q(soc_can_rx_inst_shift_reg[86]),
	.CLK(clock),
	.D(n_618),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[87]  (
	.Q(soc_can_rx_inst_shift_reg[87]),
	.CLK(clock),
	.D(n_617),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[88]  (
	.Q(soc_can_rx_inst_shift_reg[88]),
	.CLK(clock),
	.D(n_616),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[89]  (
	.Q(soc_can_rx_inst_shift_reg[89]),
	.CLK(clock),
	.D(n_615),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[90]  (
	.Q(soc_can_rx_inst_shift_reg[90]),
	.CLK(clock),
	.D(n_614),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[91]  (
	.Q(soc_can_rx_inst_shift_reg[91]),
	.CLK(clock),
	.D(n_613),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[92]  (
	.Q(soc_can_rx_inst_shift_reg[92]),
	.CLK(clock),
	.D(n_612),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[93]  (
	.Q(soc_can_rx_inst_shift_reg[93]),
	.CLK(clock),
	.D(n_611),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[94]  (
	.Q(soc_can_rx_inst_shift_reg[94]),
	.CLK(clock),
	.D(n_610),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[95]  (
	.Q(soc_can_rx_inst_shift_reg[95]),
	.CLK(clock),
	.D(n_609),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[96]  (
	.Q(soc_can_rx_inst_shift_reg[96]),
	.CLK(clock),
	.D(n_608),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[97]  (
	.Q(soc_can_rx_inst_shift_reg[97]),
	.CLK(clock),
	.D(n_606),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[98]  (
	.Q(soc_can_rx_inst_shift_reg[98]),
	.CLK(clock),
	.D(n_605),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[99]  (
	.Q(soc_can_rx_inst_shift_reg[99]),
	.CLK(clock),
	.D(n_603),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[100]  (
	.Q(soc_can_rx_inst_shift_reg[100]),
	.CLK(clock),
	.D(n_602),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[101]  (
	.Q(soc_can_rx_inst_shift_reg[101]),
	.CLK(clock),
	.D(n_600),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[102]  (
	.Q(soc_can_rx_inst_shift_reg[102]),
	.CLK(clock),
	.D(n_598),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[103]  (
	.Q(soc_can_rx_inst_shift_reg[103]),
	.CLK(clock),
	.D(n_597),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[104]  (
	.Q(soc_can_rx_inst_shift_reg[104]),
	.CLK(clock),
	.D(n_595),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[105]  (
	.Q(soc_can_rx_inst_shift_reg[105]),
	.CLK(clock),
	.D(n_593),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[106]  (
	.Q(soc_can_rx_inst_shift_reg[106]),
	.CLK(clock),
	.D(n_592),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_state_reg[1]  (
	.Q(soc_can_rx_inst_state[1]),
	.CLK(clock),
	.D(VSS),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_rx_inst_state_reg[2]  (
	.Q(soc_can_rx_inst_state[2]),
	.CLK(clock),
	.D(VSS),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[0]  (
	.Q(soc_can_tx_data_bus[0]),
	.CLK(clock),
	.D(n_139),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[1]  (
	.Q(soc_can_tx_data_bus[1]),
	.CLK(clock),
	.D(n_164),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[2]  (
	.Q(soc_can_tx_data_bus[2]),
	.CLK(clock),
	.D(n_177),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[3]  (
	.Q(soc_can_tx_data_bus[3]),
	.CLK(clock),
	.D(n_148),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[4]  (
	.Q(soc_can_tx_data_bus[4]),
	.CLK(clock),
	.D(n_133),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[5]  (
	.Q(soc_can_tx_data_bus[5]),
	.CLK(clock),
	.D(n_145),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[6]  (
	.Q(soc_can_tx_data_bus[6]),
	.CLK(clock),
	.D(n_185),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[7]  (
	.Q(soc_can_tx_data_bus[7]),
	.CLK(clock),
	.D(n_136),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[8]  (
	.Q(soc_can_tx_data_bus[8]),
	.CLK(clock),
	.D(n_134),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[9]  (
	.Q(soc_can_tx_data_bus[9]),
	.CLK(clock),
	.D(n_132),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[10]  (
	.Q(soc_can_tx_data_bus[10]),
	.CLK(clock),
	.D(n_130),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[11]  (
	.Q(soc_can_tx_data_bus[11]),
	.CLK(clock),
	.D(n_129),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[12]  (
	.Q(soc_can_tx_data_bus[12]),
	.CLK(clock),
	.D(n_128),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[13]  (
	.Q(soc_can_tx_data_bus[13]),
	.CLK(clock),
	.D(n_127),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[14]  (
	.Q(soc_can_tx_data_bus[14]),
	.CLK(clock),
	.D(n_126),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[15]  (
	.Q(soc_can_tx_data_bus[15]),
	.CLK(clock),
	.D(n_125),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[16]  (
	.Q(soc_can_tx_data_bus[16]),
	.CLK(clock),
	.D(n_124),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[17]  (
	.Q(soc_can_tx_data_bus[17]),
	.CLK(clock),
	.D(n_123),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[18]  (
	.Q(soc_can_tx_data_bus[18]),
	.CLK(clock),
	.D(n_135),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[19]  (
	.Q(soc_can_tx_data_bus[19]),
	.CLK(clock),
	.D(n_137),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[20]  (
	.Q(soc_can_tx_data_bus[20]),
	.CLK(clock),
	.D(n_186),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[21]  (
	.Q(soc_can_tx_data_bus[21]),
	.CLK(clock),
	.D(n_184),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[22]  (
	.Q(soc_can_tx_data_bus[22]),
	.CLK(clock),
	.D(n_183),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[23]  (
	.Q(soc_can_tx_data_bus[23]),
	.CLK(clock),
	.D(n_182),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[24]  (
	.Q(soc_can_tx_data_bus[24]),
	.CLK(clock),
	.D(n_180),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[25]  (
	.Q(soc_can_tx_data_bus[25]),
	.CLK(clock),
	.D(n_179),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[26]  (
	.Q(soc_can_tx_data_bus[26]),
	.CLK(clock),
	.D(n_178),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[27]  (
	.Q(soc_can_tx_data_bus[27]),
	.CLK(clock),
	.D(n_176),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[28]  (
	.Q(soc_can_tx_data_bus[28]),
	.CLK(clock),
	.D(n_161),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[29]  (
	.Q(soc_can_tx_data_bus[29]),
	.CLK(clock),
	.D(n_174),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[30]  (
	.Q(soc_can_tx_data_bus[30]),
	.CLK(clock),
	.D(n_172),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[31]  (
	.Q(soc_can_tx_data_bus[31]),
	.CLK(clock),
	.D(n_171),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[32]  (
	.Q(soc_can_tx_data_bus[32]),
	.CLK(clock),
	.D(n_181),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[33]  (
	.Q(soc_can_tx_data_bus[33]),
	.CLK(clock),
	.D(n_169),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[34]  (
	.Q(soc_can_tx_data_bus[34]),
	.CLK(clock),
	.D(n_168),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[35]  (
	.Q(soc_can_tx_data_bus[35]),
	.CLK(clock),
	.D(n_167),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[36]  (
	.Q(soc_can_tx_data_bus[36]),
	.CLK(clock),
	.D(n_163),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[37]  (
	.Q(soc_can_tx_data_bus[37]),
	.CLK(clock),
	.D(n_166),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[38]  (
	.Q(soc_can_tx_data_bus[38]),
	.CLK(clock),
	.D(n_175),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[39]  (
	.Q(soc_can_tx_data_bus[39]),
	.CLK(clock),
	.D(n_143),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[40]  (
	.Q(soc_can_tx_data_bus[40]),
	.CLK(clock),
	.D(n_216),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[41]  (
	.Q(soc_can_tx_data_bus[41]),
	.CLK(clock),
	.D(n_142),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[42]  (
	.Q(soc_can_tx_data_bus[42]),
	.CLK(clock),
	.D(n_160),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[43]  (
	.Q(soc_can_tx_data_bus[43]),
	.CLK(clock),
	.D(n_159),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[44]  (
	.Q(soc_can_tx_data_bus[44]),
	.CLK(clock),
	.D(n_173),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[45]  (
	.Q(soc_can_tx_data_bus[45]),
	.CLK(clock),
	.D(n_157),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[46]  (
	.Q(soc_can_tx_data_bus[46]),
	.CLK(clock),
	.D(n_144),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[47]  (
	.Q(soc_can_tx_data_bus[47]),
	.CLK(clock),
	.D(n_156),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[48]  (
	.Q(soc_can_tx_data_bus[48]),
	.CLK(clock),
	.D(n_141),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[49]  (
	.Q(soc_can_tx_data_bus[49]),
	.CLK(clock),
	.D(n_155),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[50]  (
	.Q(soc_can_tx_data_bus[50]),
	.CLK(clock),
	.D(n_153),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[51]  (
	.Q(soc_can_tx_data_bus[51]),
	.CLK(clock),
	.D(n_152),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[52]  (
	.Q(soc_can_tx_data_bus[52]),
	.CLK(clock),
	.D(n_140),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[53]  (
	.Q(soc_can_tx_data_bus[53]),
	.CLK(clock),
	.D(n_151),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[54]  (
	.Q(soc_can_tx_data_bus[54]),
	.CLK(clock),
	.D(n_149),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[55]  (
	.Q(soc_can_tx_data_bus[55]),
	.CLK(clock),
	.D(n_131),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[56]  (
	.Q(soc_can_tx_data_bus[56]),
	.CLK(clock),
	.D(n_138),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[57]  (
	.Q(soc_can_tx_data_bus[57]),
	.CLK(clock),
	.D(n_146),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[58]  (
	.Q(soc_can_tx_data_bus[58]),
	.CLK(clock),
	.D(n_150),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[59]  (
	.Q(soc_can_tx_data_bus[59]),
	.CLK(clock),
	.D(n_154),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[60]  (
	.Q(soc_can_tx_data_bus[60]),
	.CLK(clock),
	.D(n_158),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[61]  (
	.Q(soc_can_tx_data_bus[61]),
	.CLK(clock),
	.D(n_165),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[62]  (
	.Q(soc_can_tx_data_bus[62]),
	.CLK(clock),
	.D(n_170),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_data_bus_reg[63]  (
	.Q(soc_can_tx_data_bus[63]),
	.CLK(clock),
	.D(n_147),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[0]  (
	.Q(soc_can_tx_inst_shift_reg[0]),
	.CLK(clock),
	.D(n_643),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[1]  (
	.Q(soc_can_tx_inst_shift_reg[1]),
	.CLK(clock),
	.D(n_675),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[2]  (
	.Q(soc_can_tx_inst_shift_reg[2]),
	.CLK(clock),
	.D(n_642),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[3]  (
	.Q(soc_can_tx_inst_shift_reg[3]),
	.CLK(clock),
	.D(n_677),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[4]  (
	.Q(soc_can_tx_inst_shift_reg[4]),
	.CLK(clock),
	.D(n_679),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[5]  (
	.Q(soc_can_tx_inst_shift_reg[5]),
	.CLK(clock),
	.D(n_641),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[6]  (
	.Q(soc_can_tx_inst_shift_reg[6]),
	.CLK(clock),
	.D(n_640),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[7]  (
	.Q(soc_can_tx_inst_shift_reg[7]),
	.CLK(clock),
	.D(n_639),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[8]  (
	.Q(soc_can_tx_inst_shift_reg[8]),
	.CLK(clock),
	.D(n_638),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[9]  (
	.Q(soc_can_tx_inst_shift_reg[9]),
	.CLK(clock),
	.D(n_637),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[10]  (
	.Q(soc_can_tx_inst_shift_reg[10]),
	.CLK(clock),
	.D(n_380),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[11]  (
	.Q(soc_can_tx_inst_shift_reg[11]),
	.CLK(clock),
	.D(n_680),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[12]  (
	.Q(soc_can_tx_inst_shift_reg[12]),
	.CLK(clock),
	.D(n_681),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[13]  (
	.Q(soc_can_tx_inst_shift_reg[13]),
	.CLK(clock),
	.D(n_682),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[14]  (
	.Q(soc_can_tx_inst_shift_reg[14]),
	.CLK(clock),
	.D(n_683),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[15]  (
	.Q(soc_can_tx_inst_shift_reg[15]),
	.CLK(clock),
	.D(n_684),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[16]  (
	.Q(soc_can_tx_inst_shift_reg[16]),
	.CLK(clock),
	.D(n_685),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[17]  (
	.Q(soc_can_tx_inst_shift_reg[17]),
	.CLK(clock),
	.D(n_646),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[18]  (
	.Q(soc_can_tx_inst_shift_reg[18]),
	.CLK(clock),
	.D(n_648),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[19]  (
	.Q(soc_can_tx_inst_shift_reg[19]),
	.CLK(clock),
	.D(n_647),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[20]  (
	.Q(soc_can_tx_inst_shift_reg[20]),
	.CLK(clock),
	.D(n_699),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[21]  (
	.Q(soc_can_tx_inst_shift_reg[21]),
	.CLK(clock),
	.D(n_698),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[22]  (
	.Q(soc_can_tx_inst_shift_reg[22]),
	.CLK(clock),
	.D(n_697),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[23]  (
	.Q(soc_can_tx_inst_shift_reg[23]),
	.CLK(clock),
	.D(n_696),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[24]  (
	.Q(soc_can_tx_inst_shift_reg[24]),
	.CLK(clock),
	.D(n_695),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[25]  (
	.Q(soc_can_tx_inst_shift_reg[25]),
	.CLK(clock),
	.D(n_694),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[26]  (
	.Q(soc_can_tx_inst_shift_reg[26]),
	.CLK(clock),
	.D(n_693),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[27]  (
	.Q(soc_can_tx_inst_shift_reg[27]),
	.CLK(clock),
	.D(n_692),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[28]  (
	.Q(soc_can_tx_inst_shift_reg[28]),
	.CLK(clock),
	.D(n_691),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[29]  (
	.Q(soc_can_tx_inst_shift_reg[29]),
	.CLK(clock),
	.D(n_690),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[30]  (
	.Q(soc_can_tx_inst_shift_reg[30]),
	.CLK(clock),
	.D(n_689),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[31]  (
	.Q(soc_can_tx_inst_shift_reg[31]),
	.CLK(clock),
	.D(n_717),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[32]  (
	.Q(soc_can_tx_inst_shift_reg[32]),
	.CLK(clock),
	.D(n_747),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[33]  (
	.Q(soc_can_tx_inst_shift_reg[33]),
	.CLK(clock),
	.D(n_748),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[34]  (
	.Q(soc_can_tx_inst_shift_reg[34]),
	.CLK(clock),
	.D(n_749),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[35]  (
	.Q(soc_can_tx_inst_shift_reg[35]),
	.CLK(clock),
	.D(n_750),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[36]  (
	.Q(soc_can_tx_inst_shift_reg[36]),
	.CLK(clock),
	.D(n_751),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[37]  (
	.Q(soc_can_tx_inst_shift_reg[37]),
	.CLK(clock),
	.D(n_752),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[38]  (
	.Q(soc_can_tx_inst_shift_reg[38]),
	.CLK(clock),
	.D(n_753),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[39]  (
	.Q(soc_can_tx_inst_shift_reg[39]),
	.CLK(clock),
	.D(n_754),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[40]  (
	.Q(soc_can_tx_inst_shift_reg[40]),
	.CLK(clock),
	.D(n_755),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[41]  (
	.Q(soc_can_tx_inst_shift_reg[41]),
	.CLK(clock),
	.D(n_756),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[42]  (
	.Q(soc_can_tx_inst_shift_reg[42]),
	.CLK(clock),
	.D(n_757),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[43]  (
	.Q(soc_can_tx_inst_shift_reg[43]),
	.CLK(clock),
	.D(n_758),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[44]  (
	.Q(soc_can_tx_inst_shift_reg[44]),
	.CLK(clock),
	.D(n_759),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[45]  (
	.Q(soc_can_tx_inst_shift_reg[45]),
	.CLK(clock),
	.D(n_738),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[46]  (
	.Q(soc_can_tx_inst_shift_reg[46]),
	.CLK(clock),
	.D(n_737),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[47]  (
	.Q(soc_can_tx_inst_shift_reg[47]),
	.CLK(clock),
	.D(n_736),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[48]  (
	.Q(soc_can_tx_inst_shift_reg[48]),
	.CLK(clock),
	.D(n_735),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[49]  (
	.Q(soc_can_tx_inst_shift_reg[49]),
	.CLK(clock),
	.D(n_734),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[50]  (
	.Q(soc_can_tx_inst_shift_reg[50]),
	.CLK(clock),
	.D(n_733),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[51]  (
	.Q(soc_can_tx_inst_shift_reg[51]),
	.CLK(clock),
	.D(n_732),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[52]  (
	.Q(soc_can_tx_inst_shift_reg[52]),
	.CLK(clock),
	.D(n_731),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[53]  (
	.Q(soc_can_tx_inst_shift_reg[53]),
	.CLK(clock),
	.D(n_730),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[54]  (
	.Q(soc_can_tx_inst_shift_reg[54]),
	.CLK(clock),
	.D(n_729),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[55]  (
	.Q(soc_can_tx_inst_shift_reg[55]),
	.CLK(clock),
	.D(n_728),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[56]  (
	.Q(soc_can_tx_inst_shift_reg[56]),
	.CLK(clock),
	.D(n_727),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[57]  (
	.Q(soc_can_tx_inst_shift_reg[57]),
	.CLK(clock),
	.D(n_726),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[58]  (
	.Q(soc_can_tx_inst_shift_reg[58]),
	.CLK(clock),
	.D(n_725),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[59]  (
	.Q(soc_can_tx_inst_shift_reg[59]),
	.CLK(clock),
	.D(n_724),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[60]  (
	.Q(soc_can_tx_inst_shift_reg[60]),
	.CLK(clock),
	.D(n_723),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[61]  (
	.Q(soc_can_tx_inst_shift_reg[61]),
	.CLK(clock),
	.D(n_722),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[62]  (
	.Q(soc_can_tx_inst_shift_reg[62]),
	.CLK(clock),
	.D(n_721),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[63]  (
	.Q(soc_can_tx_inst_shift_reg[63]),
	.CLK(clock),
	.D(n_720),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[64]  (
	.Q(soc_can_tx_inst_shift_reg[64]),
	.CLK(clock),
	.D(n_719),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[65]  (
	.Q(soc_can_tx_inst_shift_reg[65]),
	.CLK(clock),
	.D(n_718),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[66]  (
	.Q(soc_can_tx_inst_shift_reg[66]),
	.CLK(clock),
	.D(n_761),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[67]  (
	.Q(soc_can_tx_inst_shift_reg[67]),
	.CLK(clock),
	.D(n_716),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[68]  (
	.Q(soc_can_tx_inst_shift_reg[68]),
	.CLK(clock),
	.D(n_715),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[69]  (
	.Q(soc_can_tx_inst_shift_reg[69]),
	.CLK(clock),
	.D(n_714),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[70]  (
	.Q(soc_can_tx_inst_shift_reg[70]),
	.CLK(clock),
	.D(n_713),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[71]  (
	.Q(soc_can_tx_inst_shift_reg[71]),
	.CLK(clock),
	.D(n_712),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[72]  (
	.Q(soc_can_tx_inst_shift_reg[72]),
	.CLK(clock),
	.D(n_711),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[73]  (
	.Q(soc_can_tx_inst_shift_reg[73]),
	.CLK(clock),
	.D(n_710),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[74]  (
	.Q(soc_can_tx_inst_shift_reg[74]),
	.CLK(clock),
	.D(n_709),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[75]  (
	.Q(soc_can_tx_inst_shift_reg[75]),
	.CLK(clock),
	.D(n_708),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[76]  (
	.Q(soc_can_tx_inst_shift_reg[76]),
	.CLK(clock),
	.D(n_707),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[77]  (
	.Q(soc_can_tx_inst_shift_reg[77]),
	.CLK(clock),
	.D(n_706),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[78]  (
	.Q(soc_can_tx_inst_shift_reg[78]),
	.CLK(clock),
	.D(n_705),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[79]  (
	.Q(soc_can_tx_inst_shift_reg[79]),
	.CLK(clock),
	.D(n_704),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[80]  (
	.Q(soc_can_tx_inst_shift_reg[80]),
	.CLK(clock),
	.D(n_703),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[81]  (
	.Q(soc_can_tx_inst_shift_reg[81]),
	.CLK(clock),
	.D(n_702),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[82]  (
	.Q(soc_can_tx_inst_shift_reg[82]),
	.CLK(clock),
	.D(n_701),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[83]  (
	.Q(soc_can_tx_inst_shift_reg[83]),
	.CLK(clock),
	.D(n_700),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[84]  (
	.Q(soc_can_tx_inst_shift_reg[84]),
	.CLK(clock),
	.D(n_656),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[85]  (
	.Q(soc_can_tx_inst_shift_reg[85]),
	.CLK(clock),
	.D(n_657),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[86]  (
	.Q(soc_can_tx_inst_shift_reg[86]),
	.CLK(clock),
	.D(n_658),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[87]  (
	.Q(soc_can_tx_inst_shift_reg[87]),
	.CLK(clock),
	.D(n_659),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[88]  (
	.Q(soc_can_tx_inst_shift_reg[88]),
	.CLK(clock),
	.D(n_660),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[89]  (
	.Q(soc_can_tx_inst_shift_reg[89]),
	.CLK(clock),
	.D(n_661),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[90]  (
	.Q(soc_can_tx_inst_shift_reg[90]),
	.CLK(clock),
	.D(n_662),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[91]  (
	.Q(soc_can_tx_inst_shift_reg[91]),
	.CLK(clock),
	.D(n_663),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[92]  (
	.Q(soc_can_tx_inst_shift_reg[92]),
	.CLK(clock),
	.D(n_664),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[93]  (
	.Q(soc_can_tx_inst_shift_reg[93]),
	.CLK(clock),
	.D(n_665),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[94]  (
	.Q(soc_can_tx_inst_shift_reg[94]),
	.CLK(clock),
	.D(n_666),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[95]  (
	.Q(soc_can_tx_inst_shift_reg[95]),
	.CLK(clock),
	.D(n_667),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[96]  (
	.Q(soc_can_tx_inst_shift_reg[96]),
	.CLK(clock),
	.D(n_668),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[97]  (
	.Q(soc_can_tx_inst_shift_reg[97]),
	.CLK(clock),
	.D(n_669),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[98]  (
	.Q(soc_can_tx_inst_shift_reg[98]),
	.CLK(clock),
	.D(n_670),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[99]  (
	.Q(soc_can_tx_inst_shift_reg[99]),
	.CLK(clock),
	.D(n_386),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[100]  (
	.Q(soc_can_tx_inst_shift_reg[100]),
	.CLK(clock),
	.D(n_671),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[101]  (
	.Q(soc_can_tx_inst_shift_reg[101]),
	.CLK(clock),
	.D(n_672),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[102]  (
	.Q(soc_can_tx_inst_shift_reg[102]),
	.CLK(clock),
	.D(n_385),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[103]  (
	.Q(soc_can_tx_inst_shift_reg[103]),
	.CLK(clock),
	.D(n_384),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[104]  (
	.Q(soc_can_tx_inst_shift_reg[104]),
	.CLK(clock),
	.D(n_383),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[105]  (
	.Q(soc_can_tx_inst_shift_reg[105]),
	.CLK(clock),
	.D(n_382),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[106]  (
	.Q(soc_can_tx_inst_shift_reg[106]),
	.CLK(clock),
	.D(n_435),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_state_reg[0]  (
	.Q(soc_can_tx_inst_state[0]),
	.CLK(clock),
	.D(n_740),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_state_reg[1]  (
	.Q(soc_can_tx_inst_state[1]),
	.CLK(clock),
	.D(n_333),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_status_reg_reg[0]  (
	.Q(soc_can_tx_inst_status_reg[0]),
	.CLK(clock),
	.D(n_358),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_status_reg_reg[1]  (
	.Q(soc_can_tx_inst_status_reg[1]),
	.CLK(clock),
	.D(n_854),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_status_reg_reg[2]  (
	.Q(soc_can_tx_inst_status_reg[2]),
	.CLK(clock),
	.D(n_673),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_status_reg_reg[3]  (
	.Q(soc_can_tx_inst_status_reg[3]),
	.CLK(clock),
	.D(n_850),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_status_reg_reg[4]  (
	.Q(soc_can_tx_inst_status_reg[4]),
	.CLK(clock),
	.D(n_774),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_status_reg_reg[5]  (
	.Q(soc_can_tx_inst_status_reg[5]),
	.CLK(clock),
	.D(n_848),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_can_tx_inst_status_reg_reg[6]  (
	.Q(soc_can_tx_inst_status_reg[6]),
	.CLK(clock),
	.D(n_775),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_bit_count_reg[0]  (
	.Q(soc_uart_rx_inst_bit_count[0]),
	.CLK(clock),
	.D(n_368),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_bit_count_reg[1]  (
	.Q(soc_uart_rx_inst_bit_count[1]),
	.CLK(clock),
	.D(n_852),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_bit_count_reg[2]  (
	.Q(soc_uart_rx_inst_bit_count[2]),
	.CLK(clock),
	.D(n_844),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_bit_count_reg[3]  (
	.Q(soc_uart_rx_inst_bit_count[3]),
	.CLK(clock),
	.D(n_769),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[1]  (
	.Q(soc_uart_rx_inst_shift_reg[1]),
	.CLK(clock),
	.D(n_375),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[2]  (
	.Q(soc_uart_rx_inst_shift_reg[2]),
	.CLK(clock),
	.D(n_374),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[3]  (
	.Q(soc_uart_rx_inst_shift_reg[3]),
	.CLK(clock),
	.D(n_373),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[4]  (
	.Q(soc_uart_rx_inst_shift_reg[4]),
	.CLK(clock),
	.D(n_372),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[5]  (
	.Q(soc_uart_rx_inst_shift_reg[5]),
	.CLK(clock),
	.D(n_376),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[6]  (
	.Q(soc_uart_rx_inst_shift_reg[6]),
	.CLK(clock),
	.D(n_371),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[7]  (
	.Q(soc_uart_rx_inst_shift_reg[7]),
	.CLK(clock),
	.D(n_370),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[8]  (
	.Q(soc_uart_rx_inst_shift_reg[8]),
	.CLK(clock),
	.D(n_377),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[9]  (
	.Q(soc_uart_rx_inst_shift_reg[9]),
	.CLK(clock),
	.D(n_369),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_state_reg[0]  (
	.Q(soc_uart_rx_inst_state[0]),
	.CLK(clock),
	.D(n_430),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_state_reg[1]  (
	.Q(soc_uart_rx_inst_state[1]),
	.CLK(clock),
	.D(n_381),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 soc_uart_rx_inst_uart_data_ready_reg (
	.Q(soc_uart_data_ready),
	.CLK(clock),
	.D(n_388),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[0]  (
	.Q(soc_uart_rx_data_bus[0]),
	.CLK(clock),
	.D(n_634),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[1]  (
	.Q(soc_uart_rx_data_bus[1]),
	.CLK(clock),
	.D(n_633),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[2]  (
	.Q(soc_uart_rx_data_bus[2]),
	.CLK(clock),
	.D(n_632),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[3]  (
	.Q(soc_uart_rx_data_bus[3]),
	.CLK(clock),
	.D(n_631),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[4]  (
	.Q(soc_uart_rx_data_bus[4]),
	.CLK(clock),
	.D(n_630),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[5]  (
	.Q(soc_uart_rx_data_bus[5]),
	.CLK(clock),
	.D(n_629),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[6]  (
	.Q(soc_uart_rx_data_bus[6]),
	.CLK(clock),
	.D(n_628),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[7]  (
	.Q(soc_uart_rx_data_bus[7]),
	.CLK(clock),
	.D(n_627),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_data_Bus_reg[0]  (
	.Q(soc_uart_tx_data_Bus[0]),
	.CLK(clock),
	.D(n_113),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_data_Bus_reg[1]  (
	.Q(soc_uart_tx_data_Bus[1]),
	.CLK(clock),
	.D(n_117),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_data_Bus_reg[2]  (
	.Q(soc_uart_tx_data_Bus[2]),
	.CLK(clock),
	.D(n_115),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_data_Bus_reg[3]  (
	.Q(soc_uart_tx_data_Bus[3]),
	.CLK(clock),
	.D(n_116),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_data_Bus_reg[4]  (
	.Q(soc_uart_tx_data_Bus[4]),
	.CLK(clock),
	.D(n_112),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_data_Bus_reg[5]  (
	.Q(soc_uart_tx_data_Bus[5]),
	.CLK(clock),
	.D(n_118),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_data_Bus_reg[6]  (
	.Q(soc_uart_tx_data_Bus[6]),
	.CLK(clock),
	.D(n_114),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_data_Bus_reg[7]  (
	.Q(soc_uart_tx_data_Bus[7]),
	.CLK(clock),
	.D(n_119),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_Status_reg_reg[0]  (
	.Q(soc_uart_tx_inst_Status_reg[0]),
	.CLK(clock),
	.D(n_425),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_Status_reg_reg[1]  (
	.Q(soc_uart_tx_inst_Status_reg[1]),
	.CLK(clock),
	.D(n_686),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_Status_reg_reg[2]  (
	.Q(soc_uart_tx_inst_Status_reg[2]),
	.CLK(clock),
	.D(n_741),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_Status_reg_reg[3]  (
	.Q(soc_uart_tx_inst_Status_reg[3]),
	.CLK(clock),
	.D(n_768),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[0]  (
	.Q(soc_uart_tx_inst_shift_reg[0]),
	.CLK(clock),
	.D(n_579),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[1]  (
	.Q(soc_uart_tx_inst_shift_reg[1]),
	.CLK(clock),
	.D(n_418),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[2]  (
	.Q(soc_uart_tx_inst_shift_reg[2]),
	.CLK(clock),
	.D(n_407),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[3]  (
	.Q(soc_uart_tx_inst_shift_reg[3]),
	.CLK(clock),
	.D(n_423),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[4]  (
	.Q(soc_uart_tx_inst_shift_reg[4]),
	.CLK(clock),
	.D(n_432),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[5]  (
	.Q(soc_uart_tx_inst_shift_reg[5]),
	.CLK(clock),
	.D(n_467),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[6]  (
	.Q(soc_uart_tx_inst_shift_reg[6]),
	.CLK(clock),
	.D(n_414),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[7]  (
	.Q(soc_uart_tx_inst_shift_reg[7]),
	.CLK(clock),
	.D(n_412),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[8]  (
	.Q(soc_uart_tx_inst_shift_reg[8]),
	.CLK(clock),
	.D(n_484),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[9]  (
	.Q(soc_uart_tx_inst_shift_reg[9]),
	.CLK(clock),
	.D(n_300),
	.RESETB(n_19),
	.SETB(VDD), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_state_reg[0]  (
	.Q(soc_uart_tx_inst_state[0]),
	.CLK(clock),
	.D(n_636),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   DFFQSRX1 \soc_uart_tx_inst_state_reg[1]  (
	.Q(soc_uart_tx_inst_state[1]),
	.CLK(clock),
	.D(n_353),
	.RESETB(VDD),
	.SETB(n_19), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g9905__1666 (
	.Z(n_775),
	.A(n_770),
	.B(n_570), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g9952__7410 (
	.Z(n_774),
	.A(n_365),
	.B(n_650),
	.S(soc_can_tx_inst_status_reg[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g9953__6417 (
	.Z(n_773),
	.A(soc_Can_rx_data_Bus[7]),
	.B(soc_can_rx_inst_shift_reg[67]),
	.S(n_688), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g9954__5477 (
	.Z(n_772),
	.A(soc_Can_rx_data_Bus[6]),
	.B(soc_can_rx_inst_shift_reg[66]),
	.S(n_688), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g9956__5107 (
	.Z(n_770),
	.A(n_739),
	.B(soc_can_tx_inst_status_reg[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g9957__6260 (
	.Z(n_769),
	.A(n_742),
	.B(n_351), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g9958__4319 (
	.Z(n_768),
	.A(n_760),
	.B(n_830), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g9959__8428 (
	.Z(n_767),
	.A(soc_Can_rx_data_Bus[1]),
	.B(soc_can_rx_inst_shift_reg[61]),
	.S(n_688), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g9960__5526 (
	.Z(n_766),
	.A(soc_Can_rx_data_Bus[2]),
	.B(soc_can_rx_inst_shift_reg[62]),
	.S(n_688), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g9961__6783 (
	.Z(n_765),
	.A(soc_Can_rx_data_Bus[0]),
	.B(soc_can_rx_inst_shift_reg[60]),
	.S(n_688), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g9962__3680 (
	.Z(n_764),
	.A(soc_Can_rx_data_Bus[3]),
	.B(soc_can_rx_inst_shift_reg[63]),
	.S(n_688), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g9963__1617 (
	.Z(n_763),
	.A(soc_Can_rx_data_Bus[5]),
	.B(soc_can_rx_inst_shift_reg[65]),
	.S(n_688), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g9964__2802 (
	.Z(n_762),
	.A(soc_Can_rx_data_Bus[4]),
	.B(soc_can_rx_inst_shift_reg[64]),
	.S(n_688), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10080__1705 (
	.Z(n_761),
	.A(n_525),
	.B(n_537),
	.C(n_264), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10081__5122 (
	.Z(n_760),
	.A(n_367),
	.B(soc_uart_tx_inst_Status_reg[3]),
	.S(n_104), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10082__8246 (
	.Z(n_759),
	.A(n_389),
	.B(n_559),
	.C(n_310), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10083__7098 (
	.Z(n_758),
	.A(n_390),
	.B(n_496),
	.C(n_197), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10084__6131 (
	.Z(n_757),
	.A(n_391),
	.B(n_497),
	.C(n_198), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10085__1881 (
	.Z(n_756),
	.A(n_392),
	.B(n_498),
	.C(n_199), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10086__5115 (
	.Z(n_755),
	.A(n_393),
	.B(n_499),
	.C(n_201), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10087__7482 (
	.Z(n_754),
	.A(n_394),
	.B(n_500),
	.C(n_203), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10088__4733 (
	.Z(n_753),
	.A(n_395),
	.B(n_501),
	.C(n_204), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10089__6161 (
	.Z(n_752),
	.A(n_396),
	.B(n_502),
	.C(n_205), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10090__9315 (
	.Z(n_751),
	.A(n_397),
	.B(n_503),
	.C(n_206), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10091__9945 (
	.Z(n_750),
	.A(n_398),
	.B(n_504),
	.C(n_207), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10092__2883 (
	.Z(n_749),
	.A(n_399),
	.B(n_505),
	.C(n_210), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10093__2346 (
	.Z(n_748),
	.A(n_400),
	.B(n_506),
	.C(n_211), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10094__1666 (
	.Z(n_747),
	.A(n_401),
	.B(n_507),
	.C(n_212), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10095__7410 (
	.Z(n_746),
	.A(n_344),
	.B(n_645), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10097__5477 (
	.Z(n_744),
	.A(n_42),
	.B(n_650), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10099__5107 (
	.Z(n_742),
	.A(n_678),
	.B(soc_uart_rx_inst_bit_count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10100__6260 (
	.Z(n_741),
	.A(n_635),
	.B(n_830), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10101__4319 (
	.Z(n_740),
	.A(n_17),
	.B(n_644),
	.C(n_86), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10102__8428 (
	.Z(n_739),
	.A(n_311),
	.B(n_650), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10103__5526 (
	.Z(n_738),
	.A(n_495),
	.B(n_558),
	.C(n_309), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10104__6783 (
	.Z(n_737),
	.A(n_494),
	.B(n_557),
	.C(n_308), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10105__3680 (
	.Z(n_736),
	.A(n_493),
	.B(n_556),
	.C(n_306), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10106__1617 (
	.Z(n_735),
	.A(n_492),
	.B(n_555),
	.C(n_304), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10107__2802 (
	.Z(n_734),
	.A(n_491),
	.B(n_554),
	.C(n_303), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10108__1705 (
	.Z(n_733),
	.A(n_490),
	.B(n_553),
	.C(n_301), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10109__5122 (
	.Z(n_732),
	.A(n_489),
	.B(n_552),
	.C(n_299), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10110__8246 (
	.Z(n_731),
	.A(n_488),
	.B(n_551),
	.C(n_298), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10111__7098 (
	.Z(n_730),
	.A(n_487),
	.B(n_550),
	.C(n_297), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10112__6131 (
	.Z(n_729),
	.A(n_486),
	.B(n_549),
	.C(n_296), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10113__1881 (
	.Z(n_728),
	.A(n_485),
	.B(n_548),
	.C(n_295), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10114__5115 (
	.Z(n_727),
	.A(n_483),
	.B(n_547),
	.C(n_293), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10115__7482 (
	.Z(n_726),
	.A(n_482),
	.B(n_546),
	.C(n_291), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10116__4733 (
	.Z(n_725),
	.A(n_481),
	.B(n_545),
	.C(n_290), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10117__6161 (
	.Z(n_724),
	.A(n_479),
	.B(n_544),
	.C(n_289), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10118__9315 (
	.Z(n_723),
	.A(n_478),
	.B(n_543),
	.C(n_288), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10119__9945 (
	.Z(n_722),
	.A(n_477),
	.B(n_542),
	.C(n_287), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10120__2883 (
	.Z(n_721),
	.A(n_476),
	.B(n_541),
	.C(n_286), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10121__2346 (
	.Z(n_720),
	.A(n_475),
	.B(n_540),
	.C(n_285), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10122__1666 (
	.Z(n_719),
	.A(n_573),
	.B(n_539),
	.C(n_283), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10123__7410 (
	.Z(n_718),
	.A(n_575),
	.B(n_538),
	.C(n_282), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10124__6417 (
	.Z(n_717),
	.A(n_402),
	.B(n_508),
	.C(n_213), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10125__5477 (
	.Z(n_716),
	.A(n_473),
	.B(n_536),
	.C(n_280), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10126__2398 (
	.Z(n_715),
	.A(n_472),
	.B(n_535),
	.C(n_279), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10127__5107 (
	.Z(n_714),
	.A(n_470),
	.B(n_534),
	.C(n_278), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10128__6260 (
	.Z(n_713),
	.A(n_469),
	.B(n_533),
	.C(n_277), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10129__4319 (
	.Z(n_712),
	.A(n_468),
	.B(n_532),
	.C(n_276), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10130__8428 (
	.Z(n_711),
	.A(n_466),
	.B(n_531),
	.C(n_275), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10131__5526 (
	.Z(n_710),
	.A(n_465),
	.B(n_530),
	.C(n_208), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10132__6783 (
	.Z(n_709),
	.A(n_464),
	.B(n_529),
	.C(n_274), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10133__3680 (
	.Z(n_708),
	.A(n_463),
	.B(n_528),
	.C(n_272), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10134__1617 (
	.Z(n_707),
	.A(n_462),
	.B(n_527),
	.C(n_236), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10135__2802 (
	.Z(n_706),
	.A(n_461),
	.B(n_526),
	.C(n_270), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10136__1705 (
	.Z(n_705),
	.A(n_459),
	.B(n_576),
	.C(n_269), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10137__5122 (
	.Z(n_704),
	.A(n_458),
	.B(n_524),
	.C(n_267), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10138__8246 (
	.Z(n_703),
	.A(n_457),
	.B(n_523),
	.C(n_233), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10139__7098 (
	.Z(n_702),
	.A(n_456),
	.B(n_522),
	.C(n_320), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10140__6131 (
	.Z(n_701),
	.A(n_455),
	.B(n_521),
	.C(n_265), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10141__1881 (
	.Z(n_700),
	.A(n_454),
	.B(n_520),
	.C(n_263), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10142__5115 (
	.Z(n_699),
	.A(n_417),
	.B(n_519),
	.C(n_224), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10143__7482 (
	.Z(n_698),
	.A(n_416),
	.B(n_518),
	.C(n_273), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10144__4733 (
	.Z(n_697),
	.A(n_415),
	.B(n_517),
	.C(n_268), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10145__6161 (
	.Z(n_696),
	.A(n_413),
	.B(n_516),
	.C(n_281), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10146__9315 (
	.Z(n_695),
	.A(n_410),
	.B(n_515),
	.C(n_266), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10147__9945 (
	.Z(n_694),
	.A(n_409),
	.B(n_514),
	.C(n_284), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10148__2883 (
	.Z(n_693),
	.A(n_408),
	.B(n_513),
	.C(n_316), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10149__2346 (
	.Z(n_692),
	.A(n_406),
	.B(n_512),
	.C(n_318), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10150__1666 (
	.Z(n_691),
	.A(n_405),
	.B(n_511),
	.C(n_162), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10151__7410 (
	.Z(n_690),
	.A(n_404),
	.B(n_510),
	.C(n_215), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10152__6417 (
	.Z(n_689),
	.A(n_403),
	.B(n_509),
	.C(n_214), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10168__5477 (
	.Z(n_687),
	.A(n_332),
	.B(n_560), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10169__2398 (
	.Z(n_686),
	.A(n_378),
	.B(n_830), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10170__5107 (
	.Z(n_685),
	.A(n_422),
	.B(n_226), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10171__6260 (
	.Z(n_684),
	.A(n_424),
	.B(n_227), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10172__4319 (
	.Z(n_683),
	.A(n_426),
	.B(n_248), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10173__8428 (
	.Z(n_682),
	.A(n_427),
	.B(n_228), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10174__5526 (
	.Z(n_681),
	.A(n_428),
	.B(n_307), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10175__6783 (
	.Z(n_680),
	.A(n_411),
	.B(n_229), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10176__3680 (
	.Z(n_679),
	.A(n_120),
	.B(n_474), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10177__1617 (
	.Z(n_678),
	.A(n_577),
	.B(n_98), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10178__2802 (
	.Z(n_677),
	.A(n_121),
	.B(n_474), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10180__5122 (
	.Z(n_675),
	.A(n_122),
	.B(n_474), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10182__7098 (
	.Z(n_673),
	.A(n_346),
	.B(n_433), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10183__6131 (
	.Z(n_672),
	.A(n_436),
	.B(n_222), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10184__1881 (
	.Z(n_671),
	.A(n_437),
	.B(n_249), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10185__5115 (
	.Z(n_670),
	.A(n_438),
	.B(n_251), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10186__7482 (
	.Z(n_669),
	.A(n_439),
	.B(n_202), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10187__4733 (
	.Z(n_668),
	.A(n_440),
	.B(n_252), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10188__6161 (
	.Z(n_667),
	.A(n_441),
	.B(n_253), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10189__9315 (
	.Z(n_666),
	.A(n_442),
	.B(n_254), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10190__9945 (
	.Z(n_665),
	.A(n_443),
	.B(n_231), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10191__2883 (
	.Z(n_664),
	.A(n_444),
	.B(n_255), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10192__2346 (
	.Z(n_663),
	.A(n_445),
	.B(n_256), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10193__1666 (
	.Z(n_662),
	.A(n_446),
	.B(n_257), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10194__7410 (
	.Z(n_661),
	.A(n_447),
	.B(n_258), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10195__6417 (
	.Z(n_660),
	.A(n_448),
	.B(n_259), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10196__5477 (
	.Z(n_659),
	.A(n_449),
	.B(n_260), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10197__2398 (
	.Z(n_658),
	.A(n_450),
	.B(n_261), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10198__5107 (
	.Z(n_657),
	.A(n_451),
	.B(n_230), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10199__6260 (
	.Z(n_656),
	.A(n_452),
	.B(n_262), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10200__4319 (
	.Z(n_655),
	.A(n_453),
	.B(n_343), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10201__8428 (
	.Z(n_654),
	.A(n_342),
	.B(n_460), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10203__6783 (
	.Z(n_652),
	.A(n_335),
	.B(n_471), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10204__3680 (
	.Z(n_651),
	.A(n_330),
	.B(n_480), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10237__1617 (
	.Z(n_688),
	.A(soc_can_rx_inst_n_1143),
	.B(n_574), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10239__2802 (
	.Z(n_649),
	.A(n_15),
	.B(n_217),
	.S(soc_can_rx_inst_bit_count[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10240__1705 (
	.Z(n_648),
	.A(n_420),
	.B(n_234), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10241__5122 (
	.Z(n_647),
	.A(n_419),
	.B(n_225), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10242__8246 (
	.Z(n_646),
	.A(n_421),
	.B(n_292), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10243__7098 (
	.Z(n_645),
	.A(n_15),
	.B(n_431), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10244__6131 (
	.Z(n_644),
	.A(n_345),
	.B(n_13),
	.C(soc_can_tx_inst_status_reg[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10245__1881 (
	.Z(n_643),
	.A(n_567),
	.B(n_831),
	.C(n_38), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10246__5115 (
	.Z(n_642),
	.A(n_566),
	.B(n_831),
	.C(n_50), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10247__7482 (
	.Z(n_641),
	.A(n_565),
	.B(n_831),
	.C(n_56), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10248__4733 (
	.Z(n_640),
	.A(n_564),
	.B(n_831),
	.C(n_49), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10249__6161 (
	.Z(n_639),
	.A(n_563),
	.B(n_831),
	.C(n_36), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10250__9315 (
	.Z(n_638),
	.A(n_562),
	.B(n_831),
	.C(n_46), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10251__9945 (
	.Z(n_637),
	.A(n_561),
	.B(n_831),
	.C(n_35), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10252__2883 (
	.Z(n_636),
	.A(n_90),
	.B(n_87),
	.C(n_354), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10253__2346 (
	.Z(n_635),
	.A(n_355),
	.B(soc_uart_tx_inst_Status_reg[2]),
	.S(n_104), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10254__1666 (
	.Z(n_634),
	.A(soc_uart_rx_inst_shift_reg[1]),
	.B(soc_uart_rx_data_bus[0]),
	.S(n_363), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10255__7410 (
	.Z(n_633),
	.A(soc_uart_rx_inst_shift_reg[2]),
	.B(soc_uart_rx_data_bus[1]),
	.S(n_363), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10256__6417 (
	.Z(n_632),
	.A(soc_uart_rx_inst_shift_reg[3]),
	.B(soc_uart_rx_data_bus[2]),
	.S(n_363), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10257__5477 (
	.Z(n_631),
	.A(soc_uart_rx_inst_shift_reg[4]),
	.B(soc_uart_rx_data_bus[3]),
	.S(n_363), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10258__2398 (
	.Z(n_630),
	.A(soc_uart_rx_inst_shift_reg[5]),
	.B(soc_uart_rx_data_bus[4]),
	.S(n_363), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10259__5107 (
	.Z(n_629),
	.A(soc_uart_rx_inst_shift_reg[6]),
	.B(soc_uart_rx_data_bus[5]),
	.S(n_363), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10260__6260 (
	.Z(n_628),
	.A(soc_uart_rx_inst_shift_reg[7]),
	.B(soc_uart_rx_data_bus[6]),
	.S(n_363), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10261__4319 (
	.Z(n_627),
	.A(soc_uart_rx_inst_shift_reg[8]),
	.B(soc_uart_rx_data_bus[7]),
	.S(n_363), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10262__8428 (
	.Z(n_626),
	.A(soc_can_rx_inst_shift_reg[78]),
	.B(soc_can_rx_inst_shift_reg[79]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10263__5526 (
	.Z(n_625),
	.A(soc_can_rx_inst_shift_reg[79]),
	.B(soc_can_rx_inst_shift_reg[80]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10264__6783 (
	.Z(n_624),
	.A(soc_can_rx_inst_shift_reg[80]),
	.B(soc_can_rx_inst_shift_reg[81]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10265__3680 (
	.Z(n_623),
	.A(soc_can_rx_inst_shift_reg[81]),
	.B(soc_can_rx_inst_shift_reg[82]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10266__1617 (
	.Z(n_622),
	.A(soc_can_rx_inst_shift_reg[83]),
	.B(soc_can_rx_inst_shift_reg[84]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10267__2802 (
	.Z(n_621),
	.A(soc_can_rx_inst_shift_reg[82]),
	.B(soc_can_rx_inst_shift_reg[83]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10268__1705 (
	.Z(n_620),
	.A(soc_can_rx_inst_shift_reg[84]),
	.B(soc_can_rx_inst_shift_reg[85]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10269__5122 (
	.Z(n_619),
	.A(soc_can_rx_inst_shift_reg[85]),
	.B(soc_can_rx_inst_shift_reg[86]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10270__8246 (
	.Z(n_618),
	.A(soc_can_rx_inst_shift_reg[86]),
	.B(soc_can_rx_inst_shift_reg[87]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10271__7098 (
	.Z(n_617),
	.A(soc_can_rx_inst_shift_reg[87]),
	.B(soc_can_rx_inst_shift_reg[88]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10272__6131 (
	.Z(n_616),
	.A(soc_can_rx_inst_shift_reg[88]),
	.B(soc_can_rx_inst_shift_reg[89]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10273__1881 (
	.Z(n_615),
	.A(soc_can_rx_inst_shift_reg[89]),
	.B(soc_can_rx_inst_shift_reg[90]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10274__5115 (
	.Z(n_614),
	.A(soc_can_rx_inst_shift_reg[90]),
	.B(soc_can_rx_inst_shift_reg[91]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10275__7482 (
	.Z(n_613),
	.A(soc_can_rx_inst_shift_reg[91]),
	.B(soc_can_rx_inst_shift_reg[92]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10276__4733 (
	.Z(n_612),
	.A(soc_can_rx_inst_shift_reg[92]),
	.B(soc_can_rx_inst_shift_reg[93]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10277__6161 (
	.Z(n_611),
	.A(soc_can_rx_inst_shift_reg[93]),
	.B(soc_can_rx_inst_shift_reg[94]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10278__9315 (
	.Z(n_610),
	.A(soc_can_rx_inst_shift_reg[94]),
	.B(soc_can_rx_inst_shift_reg[95]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10279__9945 (
	.Z(n_609),
	.A(soc_can_rx_inst_shift_reg[95]),
	.B(soc_can_rx_inst_shift_reg[96]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10280__2883 (
	.Z(n_608),
	.A(soc_can_rx_inst_shift_reg[96]),
	.B(soc_can_rx_inst_shift_reg[97]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10281__2346 (
	.Z(n_607),
	.A(soc_can_rx_inst_shift_reg[60]),
	.B(soc_can_rx_inst_shift_reg[61]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10282__1666 (
	.Z(n_606),
	.A(soc_can_rx_inst_shift_reg[97]),
	.B(soc_can_rx_inst_shift_reg[98]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10283__7410 (
	.Z(n_605),
	.A(soc_can_rx_inst_shift_reg[98]),
	.B(soc_can_rx_inst_shift_reg[99]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10284__6417 (
	.Z(n_604),
	.A(soc_can_rx_inst_shift_reg[61]),
	.B(soc_can_rx_inst_shift_reg[62]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10285__5477 (
	.Z(n_603),
	.A(soc_can_rx_inst_shift_reg[99]),
	.B(soc_can_rx_inst_shift_reg[100]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10286__2398 (
	.Z(n_602),
	.A(soc_can_rx_inst_shift_reg[100]),
	.B(soc_can_rx_inst_shift_reg[101]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10287__5107 (
	.Z(n_601),
	.A(soc_can_rx_inst_shift_reg[62]),
	.B(soc_can_rx_inst_shift_reg[63]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10288__6260 (
	.Z(n_600),
	.A(soc_can_rx_inst_shift_reg[101]),
	.B(soc_can_rx_inst_shift_reg[102]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10289__4319 (
	.Z(n_599),
	.A(soc_can_rx_inst_shift_reg[63]),
	.B(soc_can_rx_inst_shift_reg[64]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10290__8428 (
	.Z(n_598),
	.A(soc_can_rx_inst_shift_reg[102]),
	.B(soc_can_rx_inst_shift_reg[103]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10291__5526 (
	.Z(n_597),
	.A(soc_can_rx_inst_shift_reg[103]),
	.B(soc_can_rx_inst_shift_reg[104]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10292__6783 (
	.Z(n_596),
	.A(soc_can_rx_inst_shift_reg[64]),
	.B(soc_can_rx_inst_shift_reg[65]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10293__3680 (
	.Z(n_595),
	.A(soc_can_rx_inst_shift_reg[104]),
	.B(soc_can_rx_inst_shift_reg[105]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10294__1617 (
	.Z(n_594),
	.A(soc_can_rx_inst_shift_reg[65]),
	.B(soc_can_rx_inst_shift_reg[66]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10295__2802 (
	.Z(n_593),
	.A(soc_can_rx_inst_shift_reg[105]),
	.B(soc_can_rx_inst_shift_reg[106]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10296__1705 (
	.Z(n_592),
	.A(soc_can_rx_inst_shift_reg[106]),
	.B(can_rx_PAD),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10297__5122 (
	.Z(n_591),
	.A(soc_can_rx_inst_shift_reg[66]),
	.B(soc_can_rx_inst_shift_reg[67]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10298__8246 (
	.Z(n_590),
	.A(soc_can_rx_inst_shift_reg[67]),
	.B(soc_can_rx_inst_shift_reg[68]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10299__7098 (
	.Z(n_589),
	.A(soc_can_rx_inst_shift_reg[68]),
	.B(soc_can_rx_inst_shift_reg[69]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10300__6131 (
	.Z(n_588),
	.A(soc_can_rx_inst_shift_reg[69]),
	.B(soc_can_rx_inst_shift_reg[70]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10301__1881 (
	.Z(n_587),
	.A(soc_can_rx_inst_shift_reg[70]),
	.B(soc_can_rx_inst_shift_reg[71]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10302__5115 (
	.Z(n_586),
	.A(soc_can_rx_inst_shift_reg[71]),
	.B(soc_can_rx_inst_shift_reg[72]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10303__7482 (
	.Z(n_585),
	.A(soc_can_rx_inst_shift_reg[72]),
	.B(soc_can_rx_inst_shift_reg[73]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10304__4733 (
	.Z(n_584),
	.A(soc_can_rx_inst_shift_reg[73]),
	.B(soc_can_rx_inst_shift_reg[74]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10305__6161 (
	.Z(n_583),
	.A(soc_can_rx_inst_shift_reg[74]),
	.B(soc_can_rx_inst_shift_reg[75]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10306__9315 (
	.Z(n_582),
	.A(soc_can_rx_inst_shift_reg[75]),
	.B(soc_can_rx_inst_shift_reg[76]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10307__9945 (
	.Z(n_581),
	.A(soc_can_rx_inst_shift_reg[76]),
	.B(soc_can_rx_inst_shift_reg[77]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10308__2883 (
	.Z(n_580),
	.A(soc_can_rx_inst_shift_reg[77]),
	.B(soc_can_rx_inst_shift_reg[78]),
	.S(n_15), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10309__2346 (
	.Z(n_579),
	.A(n_357),
	.B(soc_uart_tx_inst_n_126),
	.S(n_67), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10310__1666 (
	.Z(n_650),
	.A(n_568),
	.B(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10312__7410 (
	.Z(n_576),
	.A(n_16),
	.B(soc_can_tx_data_bus[58]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10313__6417 (
	.Z(n_575),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[65]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10314__5477 (
	.Z(n_574),
	.A(soc_can_rx_inst_n_1142),
	.B(n_341), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10315__2398 (
	.Z(n_573),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[64]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10316__5107 (
	.Z(n_572),
	.A(soc_Can_ID_Bus[0]),
	.B(n_366), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10318__4319 (
	.Z(n_570),
	.A(n_365),
	.B(n_235), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10320__5526 (
	.Z(n_568),
	.A(n_340),
	.B(n_7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10321__6783 (
	.Z(n_567),
	.A(n_364),
	.B(soc_can_tx_inst_shift_reg[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10322__3680 (
	.Z(n_566),
	.A(n_364),
	.B(soc_can_tx_inst_shift_reg[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10323__1617 (
	.Z(n_565),
	.A(n_364),
	.B(soc_can_tx_inst_shift_reg[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10324__2802 (
	.Z(n_564),
	.A(n_364),
	.B(soc_can_tx_inst_shift_reg[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10325__1705 (
	.Z(n_563),
	.A(n_364),
	.B(soc_can_tx_inst_shift_reg[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10326__5122 (
	.Z(n_562),
	.A(n_364),
	.B(soc_can_tx_inst_shift_reg[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10327__8246 (
	.Z(n_561),
	.A(n_364),
	.B(soc_can_tx_inst_shift_reg[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10328__7098 (
	.Z(n_560),
	.A(n_15),
	.B(n_200), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10329__6131 (
	.Z(n_559),
	.A(n_16),
	.B(soc_can_tx_data_bus[24]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10330__1881 (
	.Z(n_558),
	.A(n_16),
	.B(soc_can_tx_data_bus[25]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10331__5115 (
	.Z(n_557),
	.A(n_16),
	.B(soc_can_tx_data_bus[26]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10332__7482 (
	.Z(n_556),
	.A(n_16),
	.B(soc_can_tx_data_bus[27]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10333__4733 (
	.Z(n_555),
	.A(n_16),
	.B(soc_can_tx_data_bus[28]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10334__6161 (
	.Z(n_554),
	.A(n_16),
	.B(soc_can_tx_data_bus[29]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10335__9315 (
	.Z(n_553),
	.A(n_16),
	.B(soc_can_tx_data_bus[30]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10336__9945 (
	.Z(n_552),
	.A(n_16),
	.B(soc_can_tx_data_bus[31]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10337__2883 (
	.Z(n_551),
	.A(n_16),
	.B(soc_can_tx_data_bus[32]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10338__2346 (
	.Z(n_550),
	.A(n_16),
	.B(soc_can_tx_data_bus[33]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10339__1666 (
	.Z(n_549),
	.A(n_16),
	.B(soc_can_tx_data_bus[34]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10340__7410 (
	.Z(n_548),
	.A(n_16),
	.B(soc_can_tx_data_bus[35]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10341__6417 (
	.Z(n_547),
	.A(n_16),
	.B(soc_can_tx_data_bus[36]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10342__5477 (
	.Z(n_546),
	.A(n_16),
	.B(soc_can_tx_data_bus[37]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10343__2398 (
	.Z(n_545),
	.A(n_16),
	.B(soc_can_tx_data_bus[38]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10344__5107 (
	.Z(n_544),
	.A(n_16),
	.B(soc_can_tx_data_bus[39]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10345__6260 (
	.Z(n_543),
	.A(n_16),
	.B(soc_can_tx_data_bus[40]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10346__4319 (
	.Z(n_542),
	.A(n_16),
	.B(soc_can_tx_data_bus[41]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10347__8428 (
	.Z(n_541),
	.A(n_16),
	.B(soc_can_tx_data_bus[42]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10348__5526 (
	.Z(n_540),
	.A(n_16),
	.B(soc_can_tx_data_bus[43]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10349__6783 (
	.Z(n_539),
	.A(n_16),
	.B(soc_can_tx_data_bus[44]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10350__3680 (
	.Z(n_538),
	.A(n_16),
	.B(soc_can_tx_data_bus[45]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10351__1617 (
	.Z(n_537),
	.A(n_16),
	.B(soc_can_tx_data_bus[46]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10352__2802 (
	.Z(n_536),
	.A(n_16),
	.B(soc_can_tx_data_bus[47]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10353__1705 (
	.Z(n_535),
	.A(n_16),
	.B(soc_can_tx_data_bus[48]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10354__5122 (
	.Z(n_534),
	.A(n_16),
	.B(soc_can_tx_data_bus[49]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10355__8246 (
	.Z(n_533),
	.A(n_16),
	.B(soc_can_tx_data_bus[50]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10356__7098 (
	.Z(n_532),
	.A(n_16),
	.B(soc_can_tx_data_bus[51]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10357__6131 (
	.Z(n_531),
	.A(n_16),
	.B(soc_can_tx_data_bus[52]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10358__1881 (
	.Z(n_530),
	.A(n_16),
	.B(soc_can_tx_data_bus[53]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10359__5115 (
	.Z(n_529),
	.A(n_16),
	.B(soc_can_tx_data_bus[54]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10360__7482 (
	.Z(n_528),
	.A(n_16),
	.B(soc_can_tx_data_bus[55]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10361__4733 (
	.Z(n_527),
	.A(n_16),
	.B(soc_can_tx_data_bus[56]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10362__6161 (
	.Z(n_526),
	.A(n_16),
	.B(soc_can_tx_data_bus[57]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10363__9315 (
	.Z(n_525),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[66]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10364__9945 (
	.Z(n_524),
	.A(n_16),
	.B(soc_can_tx_data_bus[59]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10365__2883 (
	.Z(n_523),
	.A(n_16),
	.B(soc_can_tx_data_bus[60]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10366__2346 (
	.Z(n_522),
	.A(n_16),
	.B(soc_can_tx_data_bus[61]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10367__1666 (
	.Z(n_521),
	.A(n_16),
	.B(soc_can_tx_data_bus[62]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10368__7410 (
	.Z(n_520),
	.A(n_16),
	.B(soc_can_tx_data_bus[63]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10369__6417 (
	.Z(n_519),
	.A(n_16),
	.B(soc_can_tx_data_bus[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10370__5477 (
	.Z(n_518),
	.A(n_16),
	.B(soc_can_tx_data_bus[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10371__2398 (
	.Z(n_517),
	.A(n_16),
	.B(soc_can_tx_data_bus[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10372__5107 (
	.Z(n_516),
	.A(n_16),
	.B(soc_can_tx_data_bus[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10373__6260 (
	.Z(n_515),
	.A(n_16),
	.B(soc_can_tx_data_bus[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10374__4319 (
	.Z(n_514),
	.A(n_16),
	.B(soc_can_tx_data_bus[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10375__8428 (
	.Z(n_513),
	.A(n_16),
	.B(soc_can_tx_data_bus[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10376__5526 (
	.Z(n_512),
	.A(n_16),
	.B(soc_can_tx_data_bus[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10377__6783 (
	.Z(n_511),
	.A(n_16),
	.B(soc_can_tx_data_bus[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10378__3680 (
	.Z(n_510),
	.A(n_16),
	.B(soc_can_tx_data_bus[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10379__1617 (
	.Z(n_509),
	.A(n_16),
	.B(soc_can_tx_data_bus[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10380__2802 (
	.Z(n_508),
	.A(n_16),
	.B(soc_can_tx_data_bus[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10381__1705 (
	.Z(n_507),
	.A(n_16),
	.B(soc_can_tx_data_bus[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10382__5122 (
	.Z(n_506),
	.A(n_16),
	.B(soc_can_tx_data_bus[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10383__8246 (
	.Z(n_505),
	.A(n_16),
	.B(soc_can_tx_data_bus[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10384__7098 (
	.Z(n_504),
	.A(n_16),
	.B(soc_can_tx_data_bus[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10385__6131 (
	.Z(n_503),
	.A(n_16),
	.B(soc_can_tx_data_bus[16]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10386__1881 (
	.Z(n_502),
	.A(n_16),
	.B(soc_can_tx_data_bus[17]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10387__5115 (
	.Z(n_501),
	.A(n_16),
	.B(soc_can_tx_data_bus[18]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10388__7482 (
	.Z(n_500),
	.A(n_16),
	.B(soc_can_tx_data_bus[19]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10389__4733 (
	.Z(n_499),
	.A(n_16),
	.B(soc_can_tx_data_bus[20]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10390__6161 (
	.Z(n_498),
	.A(n_16),
	.B(soc_can_tx_data_bus[21]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10391__9315 (
	.Z(n_497),
	.A(n_16),
	.B(soc_can_tx_data_bus[22]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10392__9945 (
	.Z(n_496),
	.A(n_16),
	.B(soc_can_tx_data_bus[23]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10393__2883 (
	.Z(n_495),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[45]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10394__2346 (
	.Z(n_494),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[46]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10395__1666 (
	.Z(n_493),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[47]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10396__7410 (
	.Z(n_492),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[48]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10397__6417 (
	.Z(n_491),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[49]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10398__5477 (
	.Z(n_490),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[50]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10399__2398 (
	.Z(n_489),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[51]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10400__5107 (
	.Z(n_488),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[52]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10401__6260 (
	.Z(n_487),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[53]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10402__4319 (
	.Z(n_486),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[54]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10403__8428 (
	.Z(n_485),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[55]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10404__5526 (
	.Z(n_484),
	.A(n_95),
	.B(n_830),
	.C(n_305), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10405__6783 (
	.Z(n_483),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[56]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10406__3680 (
	.Z(n_482),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[57]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10407__1617 (
	.Z(n_481),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[58]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10408__2802 (
	.Z(n_480),
	.A(n_193),
	.B(n_14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10409__1705 (
	.Z(n_479),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[59]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10410__5122 (
	.Z(n_478),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[60]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10411__8246 (
	.Z(n_477),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[61]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10412__7098 (
	.Z(n_476),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[62]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10413__6131 (
	.Z(n_475),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[63]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10415__1881 (
	.Z(n_577),
	.A(soc_uart_rx_inst_state[0]),
	.B(n_349), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10420__5115 (
	.Z(n_473),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[67]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10421__7482 (
	.Z(n_472),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[68]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10422__4733 (
	.Z(n_471),
	.A(n_15),
	.B(n_360), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10423__6161 (
	.Z(n_470),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[69]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10424__9315 (
	.Z(n_469),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[70]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10425__9945 (
	.Z(n_468),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[71]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10426__2883 (
	.Z(n_467),
	.A(n_93),
	.B(n_830),
	.C(n_219), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10427__2346 (
	.Z(n_466),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[72]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10428__1666 (
	.Z(n_465),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[73]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10429__7410 (
	.Z(n_464),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[74]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10430__6417 (
	.Z(n_463),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[75]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10431__5477 (
	.Z(n_462),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[76]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10432__2398 (
	.Z(n_461),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[77]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10433__5107 (
	.Z(n_460),
	.A(n_111),
	.B(n_14), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10434__6260 (
	.Z(n_459),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[78]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10435__4319 (
	.Z(n_458),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[79]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10436__8428 (
	.Z(n_457),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[80]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10437__5526 (
	.Z(n_456),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[81]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10438__6783 (
	.Z(n_455),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[82]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10439__3680 (
	.Z(n_454),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[83]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10440__1617 (
	.Z(n_453),
	.A(n_14),
	.B(n_110), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10441__2802 (
	.Z(n_452),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[84]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10442__1705 (
	.Z(n_451),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[85]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10443__5122 (
	.Z(n_450),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[86]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10444__8246 (
	.Z(n_449),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[87]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10445__7098 (
	.Z(n_448),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[88]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10446__6131 (
	.Z(n_447),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[89]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10447__1881 (
	.Z(n_446),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[90]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10448__5115 (
	.Z(n_445),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[91]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10449__7482 (
	.Z(n_444),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[92]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10450__4733 (
	.Z(n_443),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[93]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10451__6161 (
	.Z(n_442),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[94]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10452__9315 (
	.Z(n_441),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[95]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10453__9945 (
	.Z(n_440),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[96]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10454__2883 (
	.Z(n_439),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[97]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10455__2346 (
	.Z(n_438),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[98]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10456__1666 (
	.Z(n_437),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[100]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10457__7410 (
	.Z(n_436),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[101]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10458__6417 (
	.Z(n_435),
	.A(n_17),
	.B(n_82), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10460__2398 (
	.Z(n_433),
	.A(n_352),
	.B(soc_can_tx_inst_status_reg[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10461__5107 (
	.Z(n_432),
	.A(n_92),
	.B(n_830),
	.C(n_220), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 g10462__6260 (
	.Z(n_431),
	.A(soc_can_rx_inst_bit_count[6]),
	.B(n_109), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10463__4319 (
	.Z(n_430),
	.A(n_334),
	.B(n_317),
	.C(n_83), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10464__8428 (
	.Z(n_429),
	.A(n_62),
	.B(n_366), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10465__5526 (
	.Z(n_428),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10466__6783 (
	.Z(n_427),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10467__3680 (
	.Z(n_426),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10468__1617 (
	.Z(n_425),
	.A(n_359),
	.B(n_830), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10469__2802 (
	.Z(n_424),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10470__1705 (
	.Z(n_423),
	.A(n_89),
	.B(n_830),
	.C(n_221), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10471__5122 (
	.Z(n_422),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[16]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10472__8246 (
	.Z(n_421),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[17]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10473__7098 (
	.Z(n_420),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[18]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10474__6131 (
	.Z(n_419),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[19]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10475__1881 (
	.Z(n_418),
	.A(n_88),
	.B(n_830),
	.C(n_223), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10476__5115 (
	.Z(n_417),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[20]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10477__7482 (
	.Z(n_416),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[21]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10478__4733 (
	.Z(n_415),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[22]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10479__6161 (
	.Z(n_414),
	.A(n_94),
	.B(n_830),
	.C(n_218), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10480__9315 (
	.Z(n_413),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[23]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10481__9945 (
	.Z(n_412),
	.A(n_96),
	.B(n_830),
	.C(n_238), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10482__2883 (
	.Z(n_411),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10483__2346 (
	.Z(n_410),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[24]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10484__1666 (
	.Z(n_409),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[25]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10485__7410 (
	.Z(n_408),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[26]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10486__6417 (
	.Z(n_407),
	.A(n_91),
	.B(n_830),
	.C(n_209), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10487__5477 (
	.Z(n_406),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[27]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10488__2398 (
	.Z(n_405),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[28]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10489__5107 (
	.Z(n_404),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[29]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10490__6260 (
	.Z(n_403),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[30]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10491__4319 (
	.Z(n_402),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[31]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10492__8428 (
	.Z(n_401),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[32]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10493__5526 (
	.Z(n_400),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[33]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10494__6783 (
	.Z(n_399),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[34]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10495__3680 (
	.Z(n_398),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[35]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10496__1617 (
	.Z(n_397),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[36]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10497__2802 (
	.Z(n_396),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[37]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10498__1705 (
	.Z(n_395),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[38]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10499__5122 (
	.Z(n_394),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[39]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10500__8246 (
	.Z(n_393),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[40]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10501__7098 (
	.Z(n_392),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[41]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10502__6131 (
	.Z(n_391),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[42]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10503__1881 (
	.Z(n_390),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[43]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10504__5115 (
	.Z(n_389),
	.A(FE_DBTN0_n_329),
	.B(soc_can_tx_inst_shift_reg[44]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10505__7482 (
	.Z(n_388),
	.A(n_363),
	.B(n_242), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10506__4733 (
	.Z(n_387),
	.A(n_337),
	.B(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10507__6161 (
	.Z(n_386),
	.A(n_17),
	.B(n_250),
	.C(n_78), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10508__9315 (
	.Z(n_385),
	.A(n_17),
	.B(n_247),
	.C(n_77), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10509__9945 (
	.Z(n_384),
	.A(n_17),
	.B(n_246),
	.C(n_81), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10510__2883 (
	.Z(n_383),
	.A(n_17),
	.B(n_245),
	.C(n_80), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10511__2346 (
	.Z(n_382),
	.A(n_17),
	.B(n_244),
	.C(n_79), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10512__1666 (
	.Z(n_381),
	.A(n_108),
	.B(n_107),
	.C(n_190), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10513__7410 (
	.Z(n_380),
	.A(n_17),
	.B(n_232),
	.C(n_76), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10514__6417 (
	.Z(n_379),
	.A(n_339),
	.B(n_366), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10515__5477 (
	.Z(n_378),
	.A(n_188),
	.B(soc_uart_tx_inst_Status_reg[1]),
	.S(n_104), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10516__2398 (
	.Z(n_377),
	.A(soc_uart_rx_inst_shift_reg[8]),
	.B(soc_uart_rx_inst_shift_reg[9]),
	.S(n_321), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10517__5107 (
	.Z(n_376),
	.A(soc_uart_rx_inst_shift_reg[5]),
	.B(soc_uart_rx_inst_shift_reg[6]),
	.S(n_321), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10518__6260 (
	.Z(n_375),
	.A(soc_uart_rx_inst_shift_reg[1]),
	.B(soc_uart_rx_inst_shift_reg[2]),
	.S(n_321), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10519__4319 (
	.Z(n_374),
	.A(soc_uart_rx_inst_shift_reg[2]),
	.B(soc_uart_rx_inst_shift_reg[3]),
	.S(n_321), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10520__8428 (
	.Z(n_373),
	.A(soc_uart_rx_inst_shift_reg[3]),
	.B(soc_uart_rx_inst_shift_reg[4]),
	.S(n_321), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10521__5526 (
	.Z(n_372),
	.A(soc_uart_rx_inst_shift_reg[4]),
	.B(soc_uart_rx_inst_shift_reg[5]),
	.S(n_321), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10522__6783 (
	.Z(n_371),
	.A(soc_uart_rx_inst_shift_reg[6]),
	.B(soc_uart_rx_inst_shift_reg[7]),
	.S(n_321), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10523__3680 (
	.Z(n_370),
	.A(soc_uart_rx_inst_shift_reg[7]),
	.B(soc_uart_rx_inst_shift_reg[8]),
	.S(n_321), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10524__1617 (
	.Z(n_369),
	.A(soc_uart_rx_inst_shift_reg[9]),
	.B(ser_rx_PAD),
	.S(n_321), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10525__2802 (
	.Z(n_368),
	.A(n_321),
	.B(n_239),
	.S(soc_uart_rx_inst_bit_count[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 g10526__1705 (
	.Z(n_367),
	.A(soc_uart_tx_inst_Status_reg[3]),
	.B(n_324), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10527__5122 (
	.Z(n_474),
	.A(n_17),
	.B(n_831), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX4 g10590 (
	.Z(n_17),
	.A(n_16), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX8 g10598 (
	.Z(n_15),
	.A(n_14), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 g10599__8246 (
	.Z(n_360),
	.A(soc_can_rx_inst_bit_count[3]),
	.B(n_75), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 g10600__7098 (
	.Z(n_359),
	.A(soc_uart_tx_inst_Status_reg[0]),
	.B(n_105), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10601__6131 (
	.Z(n_358),
	.A(n_13),
	.B(n_5),
	.S(soc_can_tx_inst_status_reg[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10602__1881 (
	.Z(n_357),
	.A(soc_uart_tx_inst_shift_reg[1]),
	.B(soc_uart_tx_inst_shift_reg[0]),
	.S(n_104), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10603__5115 (
	.Z(n_356),
	.A(n_313),
	.B(n_327), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10604__7482 (
	.Z(n_355),
	.A(n_314),
	.B(n_324), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10605__4733 (
	.Z(n_354),
	.A(n_105),
	.B(n_319),
	.C(soc_uart_tx_inst_Status_reg[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10606__6161 (
	.Z(n_353),
	.A(n_104),
	.B(n_189), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10607__9315 (
	.Z(n_352),
	.A(n_312),
	.B(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10608__9945 (
	.Z(n_351),
	.A(n_326),
	.B(n_191), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10610__2346 (
	.Z(n_349),
	.A(n_326),
	.B(soc_uart_rx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10613__6417 (
	.Z(n_346),
	.A(n_13),
	.B(n_302), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10614__5477 (
	.Z(n_345),
	.A(n_71),
	.B(n_192), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10615__2398 (
	.Z(n_344),
	.A(n_217),
	.B(soc_can_rx_inst_bit_count[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10616__5107 (
	.Z(n_343),
	.A(n_217),
	.B(soc_can_rx_inst_bit_count[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10617__6260 (
	.Z(n_342),
	.A(n_217),
	.B(soc_can_rx_inst_bit_count[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10618__4319 (
	.Z(n_341),
	.A(n_271),
	.B(n_32),
	.C(soc_can_rx_inst_bit_count[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10619__8428 (
	.Z(n_340),
	.A(n_323),
	.B(soc_can_tx_inst_status_reg[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10620__5526 (
	.Z(n_339),
	.A(soc_can_index[2]),
	.B(n_327), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10621__6783 (
	.Z(n_338),
	.A(n_196),
	.B(n_22), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10622__3680 (
	.Z(n_337),
	.A(n_322),
	.B(n_7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10624__2802 (
	.Z(n_335),
	.A(n_217),
	.B(soc_can_rx_inst_bit_count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10625__1705 (
	.Z(n_334),
	.A(n_321),
	.B(soc_uart_rx_inst_bit_count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10626__5122 (
	.Z(n_333),
	.A(n_11),
	.B(n_195), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10627__8246 (
	.Z(n_332),
	.A(n_217),
	.B(soc_can_rx_inst_bit_count[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10628__7098 (
	.Z(n_331),
	.A(n_84),
	.B(n_194), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10629__6131 (
	.Z(n_330),
	.A(n_217),
	.B(soc_can_rx_inst_bit_count[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10641__1881 (
	.Z(n_366),
	.A(n_327),
	.B(soc_can_index[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10645__5115 (
	.Z(n_365),
	.A(n_322),
	.B(n_241), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10650__7482 (
	.Z(n_364),
	.A(n_240),
	.B(n_7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10651__4733 (
	.Z(n_363),
	.A(soc_uart_rx_inst_state[1]),
	.B(soc_uart_rx_inst_state[0]),
	.C(n_39), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10652__6161 (
	.Z(n_16),
	.A(soc_can_tx_inst_state[1]),
	.B(n_328), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10653__9315 (
	.Z(n_329),
	.A(n_328),
	.B(n_5), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10654__9945 (
	.Z(n_14),
	.A(n_840),
	.B(n_72),
	.C(rbyte_PAD), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g10656 (
	.Z(n_322),
	.A(n_323), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10657__2883 (
	.Z(n_320),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[82]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10658__2346 (
	.Z(n_319),
	.A(soc_uart_tx_inst_Status_reg[0]),
	.B(n_99), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10659__1666 (
	.Z(n_318),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[28]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10660__7410 (
	.Z(n_317),
	.A(n_30),
	.B(n_22),
	.C(n_27), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10661__6417 (
	.Z(n_316),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[27]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10663__2398 (
	.Z(n_314),
	.A(soc_uart_tx_inst_Status_reg[2]),
	.B(n_64), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10664__5107 (
	.Z(n_313),
	.A(soc_can_index[1]),
	.B(n_68), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10665__6260 (
	.Z(n_312),
	.A(n_7),
	.B(n_66), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10666__4319 (
	.Z(n_311),
	.A(n_71),
	.B(n_7), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10667__8428 (
	.Z(n_310),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[45]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10668__5526 (
	.Z(n_309),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[46]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10669__6783 (
	.Z(n_308),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[47]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10670__3680 (
	.Z(n_307),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[13]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10671__1617 (
	.Z(n_306),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[48]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10672__2802 (
	.Z(n_305),
	.A(n_47),
	.B(n_100), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10673__1705 (
	.Z(n_304),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[49]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10674__5122 (
	.Z(n_303),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[50]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10675__8246 (
	.Z(n_302),
	.A(soc_can_tx_inst_status_reg[2]),
	.B(n_66), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10676__7098 (
	.Z(n_301),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[51]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10677__6131 (
	.Z(n_300),
	.A(n_102),
	.B(n_67), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10678__1881 (
	.Z(n_299),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[52]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10679__5115 (
	.Z(n_298),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[53]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10680__7482 (
	.Z(n_297),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[54]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10681__4733 (
	.Z(n_296),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[55]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10682__6161 (
	.Z(n_295),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[56]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10683__9315 (
	.Z(n_294),
	.A(n_60),
	.B(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10684__9945 (
	.Z(n_293),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[57]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10685__2883 (
	.Z(n_292),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[18]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10686__2346 (
	.Z(n_291),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[58]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10687__1666 (
	.Z(n_290),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[59]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10688__7410 (
	.Z(n_289),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[60]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10689__6417 (
	.Z(n_288),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[61]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10690__5477 (
	.Z(n_287),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[62]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10691__2398 (
	.Z(n_286),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[63]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10692__5107 (
	.Z(n_285),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[64]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10693__6260 (
	.Z(n_284),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[26]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10694__4319 (
	.Z(n_283),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[65]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10695__8428 (
	.Z(n_282),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[66]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10696__5526 (
	.Z(n_281),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[24]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10697__6783 (
	.Z(n_280),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[68]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10698__3680 (
	.Z(n_279),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[69]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10699__1617 (
	.Z(n_278),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[70]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10700__2802 (
	.Z(n_277),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[71]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10701__1705 (
	.Z(n_276),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[72]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10702__5122 (
	.Z(n_275),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[73]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10703__8246 (
	.Z(n_274),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[75]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10704__7098 (
	.Z(n_273),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[22]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10705__6131 (
	.Z(n_272),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[76]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10706__1881 (
	.Z(n_271),
	.A(n_845),
	.B(n_31),
	.C(n_24), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10707__5115 (
	.Z(n_270),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[78]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10708__7482 (
	.Z(n_269),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[79]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10709__4733 (
	.Z(n_268),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[23]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10710__6161 (
	.Z(n_267),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[80]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10711__9315 (
	.Z(n_266),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[25]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10712__9945 (
	.Z(n_265),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[83]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10713__2883 (
	.Z(n_264),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[67]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10714__2346 (
	.Z(n_263),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[84]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10715__1666 (
	.Z(n_262),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[85]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10716__7410 (
	.Z(n_261),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[87]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10717__6417 (
	.Z(n_260),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[88]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10718__5477 (
	.Z(n_259),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[89]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10719__2398 (
	.Z(n_258),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[90]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10720__5107 (
	.Z(n_257),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[91]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10721__6260 (
	.Z(n_256),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[92]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10722__4319 (
	.Z(n_255),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[93]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10723__8428 (
	.Z(n_254),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[95]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10724__5526 (
	.Z(n_253),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[96]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10725__6783 (
	.Z(n_252),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[97]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10726__3680 (
	.Z(n_251),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[99]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10727__1617 (
	.Z(n_250),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[100]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10728__2802 (
	.Z(n_249),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[101]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10729__1705 (
	.Z(n_248),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[15]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10730__5122 (
	.Z(n_247),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[103]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10731__8246 (
	.Z(n_246),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[104]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10732__7098 (
	.Z(n_245),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[105]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10733__6131 (
	.Z(n_244),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[106]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10735__5115 (
	.Z(n_242),
	.A(n_48),
	.B(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10736__7482 (
	.Z(n_241),
	.A(n_13),
	.B(soc_can_tx_inst_status_reg[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10737__4733 (
	.Z(n_240),
	.A(n_5),
	.B(n_73), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10738__6161 (
	.Z(n_239),
	.A(n_108),
	.B(n_22), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10739__9315 (
	.Z(n_238),
	.A(n_85),
	.B(n_101), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10741__2883 (
	.Z(n_236),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[77]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10742__2346 (
	.Z(n_235),
	.A(soc_can_tx_inst_status_reg[6]),
	.B(n_71), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10743__1666 (
	.Z(n_234),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[19]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10744__7410 (
	.Z(n_233),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[81]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10745__6417 (
	.Z(n_232),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[11]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10746__5477 (
	.Z(n_231),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[94]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10747__2398 (
	.Z(n_230),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[86]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10748__5107 (
	.Z(n_229),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[12]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10749__6260 (
	.Z(n_228),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[14]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10750__4319 (
	.Z(n_227),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[16]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10751__8428 (
	.Z(n_226),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[17]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10752__5526 (
	.Z(n_225),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[20]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10753__6783 (
	.Z(n_224),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[21]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10754__3680 (
	.Z(n_223),
	.A(n_43),
	.B(n_55), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10755__1617 (
	.Z(n_222),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[102]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10756__2802 (
	.Z(n_221),
	.A(n_40),
	.B(n_52), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10757__1705 (
	.Z(n_220),
	.A(n_53),
	.B(n_59), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10758__5122 (
	.Z(n_219),
	.A(n_51),
	.B(n_41), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10759__8246 (
	.Z(n_218),
	.A(n_58),
	.B(n_57), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10760__7098 (
	.Z(n_328),
	.A(n_74),
	.B(n_7), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10761__6131 (
	.Z(n_327),
	.A(n_68),
	.B(soc_can_index[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10762__1881 (
	.Z(n_326),
	.A(n_69),
	.B(soc_uart_rx_inst_bit_count[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10763__5115 (
	.Z(n_324),
	.A(n_64),
	.B(soc_uart_tx_inst_Status_reg[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10764__7482 (
	.Z(n_323),
	.A(n_65),
	.B(soc_can_tx_inst_status_reg[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10765__4733 (
	.Z(n_321),
	.A(n_23),
	.B(n_107), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10766__6161 (
	.Z(n_216),
	.A(soc_can_tx_data_bus[40]),
	.B(soc_can_tx_data_bus[32]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10767__9315 (
	.Z(n_215),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[30]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10768__9945 (
	.Z(n_214),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[31]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10769__2883 (
	.Z(n_213),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[32]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10770__2346 (
	.Z(n_212),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[33]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10771__1666 (
	.Z(n_211),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[34]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10772__7410 (
	.Z(n_210),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[35]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10773__6417 (
	.Z(n_209),
	.A(n_54),
	.B(n_61), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10774__5477 (
	.Z(n_208),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[74]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10775__2398 (
	.Z(n_207),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[36]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10776__5107 (
	.Z(n_206),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[37]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10777__6260 (
	.Z(n_205),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[38]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10778__4319 (
	.Z(n_204),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[39]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10779__8428 (
	.Z(n_203),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[40]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10780__5526 (
	.Z(n_202),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[98]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10781__6783 (
	.Z(n_201),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[41]), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 g10782__3680 (
	.Z(n_200),
	.A(soc_can_rx_inst_bit_count[0]),
	.B(soc_can_rx_inst_bit_count[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10783__1617 (
	.Z(n_199),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[42]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10784__2802 (
	.Z(n_198),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[43]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10785__1705 (
	.Z(n_197),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[44]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10786__5122 (
	.Z(n_196),
	.A(soc_uart_rx_inst_state[1]),
	.B(n_70), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10787__8246 (
	.Z(n_195),
	.A(n_5),
	.B(soc_can_tx_inst_state[0]),
	.C(soc_Can_ID_Bus[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10788__7098 (
	.Z(n_194),
	.A(soc_can_rx_inst_state[2]),
	.B(soc_can_rx_inst_state[1]),
	.C(rbyte_PAD), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 g10789__6131 (
	.Z(n_193),
	.A(soc_can_rx_inst_bit_count[2]),
	.B(n_845), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10790__1881 (
	.Z(n_192),
	.A(soc_can_tx_inst_status_reg[5]),
	.B(soc_can_tx_inst_status_reg[3]),
	.C(n_45), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10791__5115 (
	.Z(n_191),
	.A(n_106),
	.B(soc_uart_rx_inst_bit_count[2]),
	.C(n_34), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10792__7482 (
	.Z(n_190),
	.A(n_30),
	.B(soc_uart_rx_inst_state[0]),
	.C(rbyte_PAD), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND3X1 g10793__4733 (
	.Z(n_189),
	.A(soc_uart_tx_inst_state[0]),
	.B(n_20),
	.C(tbyte_PAD), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10794__6161 (
	.Z(n_188),
	.A(n_63),
	.B(n_64), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10795__9315 (
	.Z(n_187),
	.A(n_68),
	.B(n_37), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10796__9945 (
	.Z(n_186),
	.A(soc_can_tx_data_bus[20]),
	.B(soc_can_tx_data_bus[12]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10797__2883 (
	.Z(n_185),
	.A(soc_can_tx_data_bus[6]),
	.B(soc_uart_rx_data_bus[6]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10798__2346 (
	.Z(n_184),
	.A(soc_can_tx_data_bus[21]),
	.B(soc_can_tx_data_bus[13]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10799__1666 (
	.Z(n_183),
	.A(soc_can_tx_data_bus[22]),
	.B(soc_can_tx_data_bus[14]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10800__7410 (
	.Z(n_182),
	.A(soc_can_tx_data_bus[23]),
	.B(soc_can_tx_data_bus[15]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10801__6417 (
	.Z(n_181),
	.A(soc_can_tx_data_bus[32]),
	.B(soc_can_tx_data_bus[24]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10802__5477 (
	.Z(n_180),
	.A(soc_can_tx_data_bus[24]),
	.B(soc_can_tx_data_bus[16]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10803__2398 (
	.Z(n_179),
	.A(soc_can_tx_data_bus[25]),
	.B(soc_can_tx_data_bus[17]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10804__5107 (
	.Z(n_178),
	.A(soc_can_tx_data_bus[26]),
	.B(soc_can_tx_data_bus[18]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10805__6260 (
	.Z(n_177),
	.A(soc_can_tx_data_bus[2]),
	.B(soc_uart_rx_data_bus[2]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10806__4319 (
	.Z(n_176),
	.A(soc_can_tx_data_bus[27]),
	.B(soc_can_tx_data_bus[19]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10807__8428 (
	.Z(n_175),
	.A(soc_can_tx_data_bus[38]),
	.B(soc_can_tx_data_bus[30]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10808__5526 (
	.Z(n_174),
	.A(soc_can_tx_data_bus[29]),
	.B(soc_can_tx_data_bus[21]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10809__6783 (
	.Z(n_173),
	.A(soc_can_tx_data_bus[44]),
	.B(soc_can_tx_data_bus[36]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10810__3680 (
	.Z(n_172),
	.A(soc_can_tx_data_bus[30]),
	.B(soc_can_tx_data_bus[22]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10811__1617 (
	.Z(n_171),
	.A(soc_can_tx_data_bus[31]),
	.B(soc_can_tx_data_bus[23]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10812__2802 (
	.Z(n_170),
	.A(soc_can_tx_data_bus[62]),
	.B(soc_can_tx_data_bus[54]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10813__1705 (
	.Z(n_169),
	.A(soc_can_tx_data_bus[33]),
	.B(soc_can_tx_data_bus[25]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10814__5122 (
	.Z(n_168),
	.A(soc_can_tx_data_bus[34]),
	.B(soc_can_tx_data_bus[26]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10815__8246 (
	.Z(n_167),
	.A(soc_can_tx_data_bus[35]),
	.B(soc_can_tx_data_bus[27]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10816__7098 (
	.Z(n_166),
	.A(soc_can_tx_data_bus[37]),
	.B(soc_can_tx_data_bus[29]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10817__6131 (
	.Z(n_165),
	.A(soc_can_tx_data_bus[61]),
	.B(soc_can_tx_data_bus[53]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10818__1881 (
	.Z(n_164),
	.A(soc_can_tx_data_bus[1]),
	.B(soc_uart_rx_data_bus[1]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10819__5115 (
	.Z(n_163),
	.A(soc_can_tx_data_bus[36]),
	.B(soc_can_tx_data_bus[28]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10820__7482 (
	.Z(n_162),
	.A(n_13),
	.B(soc_can_tx_inst_shift_reg[29]), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10821__4733 (
	.Z(n_161),
	.A(soc_can_tx_data_bus[28]),
	.B(soc_can_tx_data_bus[20]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10822__6161 (
	.Z(n_160),
	.A(soc_can_tx_data_bus[42]),
	.B(soc_can_tx_data_bus[34]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10823__9315 (
	.Z(n_159),
	.A(soc_can_tx_data_bus[43]),
	.B(soc_can_tx_data_bus[35]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10824__9945 (
	.Z(n_158),
	.A(soc_can_tx_data_bus[60]),
	.B(soc_can_tx_data_bus[52]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10825__2883 (
	.Z(n_157),
	.A(soc_can_tx_data_bus[45]),
	.B(soc_can_tx_data_bus[37]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10826__2346 (
	.Z(n_156),
	.A(soc_can_tx_data_bus[47]),
	.B(soc_can_tx_data_bus[39]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10827__1666 (
	.Z(n_155),
	.A(soc_can_tx_data_bus[49]),
	.B(soc_can_tx_data_bus[41]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10828__7410 (
	.Z(n_154),
	.A(soc_can_tx_data_bus[59]),
	.B(soc_can_tx_data_bus[51]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10829__6417 (
	.Z(n_153),
	.A(soc_can_tx_data_bus[50]),
	.B(soc_can_tx_data_bus[42]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10830__5477 (
	.Z(n_152),
	.A(soc_can_tx_data_bus[51]),
	.B(soc_can_tx_data_bus[43]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10831__2398 (
	.Z(n_151),
	.A(soc_can_tx_data_bus[53]),
	.B(soc_can_tx_data_bus[45]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10832__5107 (
	.Z(n_150),
	.A(soc_can_tx_data_bus[58]),
	.B(soc_can_tx_data_bus[50]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10833__6260 (
	.Z(n_149),
	.A(soc_can_tx_data_bus[54]),
	.B(soc_can_tx_data_bus[46]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10834__4319 (
	.Z(n_148),
	.A(soc_can_tx_data_bus[3]),
	.B(soc_uart_rx_data_bus[3]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10835__8428 (
	.Z(n_147),
	.A(soc_can_tx_data_bus[63]),
	.B(soc_can_tx_data_bus[55]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10836__5526 (
	.Z(n_146),
	.A(soc_can_tx_data_bus[57]),
	.B(soc_can_tx_data_bus[49]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10837__6783 (
	.Z(n_145),
	.A(soc_can_tx_data_bus[5]),
	.B(soc_uart_rx_data_bus[5]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10838__3680 (
	.Z(n_144),
	.A(soc_can_tx_data_bus[46]),
	.B(soc_can_tx_data_bus[38]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10839__1617 (
	.Z(n_143),
	.A(soc_can_tx_data_bus[39]),
	.B(soc_can_tx_data_bus[31]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10840__2802 (
	.Z(n_142),
	.A(soc_can_tx_data_bus[41]),
	.B(soc_can_tx_data_bus[33]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10841__1705 (
	.Z(n_141),
	.A(soc_can_tx_data_bus[48]),
	.B(soc_can_tx_data_bus[40]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10842__5122 (
	.Z(n_140),
	.A(soc_can_tx_data_bus[52]),
	.B(soc_can_tx_data_bus[44]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10843__8246 (
	.Z(n_139),
	.A(soc_can_tx_data_bus[0]),
	.B(soc_uart_rx_data_bus[0]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10844__7098 (
	.Z(n_138),
	.A(soc_can_tx_data_bus[56]),
	.B(soc_can_tx_data_bus[48]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10845__6131 (
	.Z(n_137),
	.A(soc_can_tx_data_bus[19]),
	.B(soc_can_tx_data_bus[11]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10846__1881 (
	.Z(n_136),
	.A(soc_can_tx_data_bus[7]),
	.B(soc_uart_rx_data_bus[7]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10847__5115 (
	.Z(n_135),
	.A(soc_can_tx_data_bus[18]),
	.B(soc_can_tx_data_bus[10]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10848__7482 (
	.Z(n_134),
	.A(soc_can_tx_data_bus[8]),
	.B(soc_can_tx_data_bus[0]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10849__4733 (
	.Z(n_133),
	.A(soc_can_tx_data_bus[4]),
	.B(soc_uart_rx_data_bus[4]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10850__6161 (
	.Z(n_132),
	.A(soc_can_tx_data_bus[9]),
	.B(soc_can_tx_data_bus[1]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10851__9315 (
	.Z(n_131),
	.A(soc_can_tx_data_bus[55]),
	.B(soc_can_tx_data_bus[47]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10852__9945 (
	.Z(n_130),
	.A(soc_can_tx_data_bus[10]),
	.B(soc_can_tx_data_bus[2]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10853__2883 (
	.Z(n_129),
	.A(soc_can_tx_data_bus[11]),
	.B(soc_can_tx_data_bus[3]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10854__2346 (
	.Z(n_128),
	.A(soc_can_tx_data_bus[12]),
	.B(soc_can_tx_data_bus[4]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10855__1666 (
	.Z(n_127),
	.A(soc_can_tx_data_bus[13]),
	.B(soc_can_tx_data_bus[5]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10856__7410 (
	.Z(n_126),
	.A(soc_can_tx_data_bus[14]),
	.B(soc_can_tx_data_bus[6]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10857__6417 (
	.Z(n_125),
	.A(soc_can_tx_data_bus[15]),
	.B(soc_can_tx_data_bus[7]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10858__5477 (
	.Z(n_124),
	.A(soc_can_tx_data_bus[16]),
	.B(soc_can_tx_data_bus[8]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10859__2398 (
	.Z(n_123),
	.A(soc_can_tx_data_bus[17]),
	.B(soc_can_tx_data_bus[9]),
	.S(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10860__5107 (
	.Z(n_122),
	.A(soc_can_tx_inst_shift_reg[1]),
	.B(soc_can_tx_inst_shift_reg[2]),
	.S(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10861__6260 (
	.Z(n_121),
	.A(soc_can_tx_inst_shift_reg[3]),
	.B(soc_can_tx_inst_shift_reg[4]),
	.S(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10862__4319 (
	.Z(n_120),
	.A(soc_can_tx_inst_shift_reg[4]),
	.B(soc_can_tx_inst_shift_reg[5]),
	.S(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10863__8428 (
	.Z(n_119),
	.A(soc_uart_tx_data_Bus[7]),
	.B(soc_Can_rx_data_Bus[7]),
	.S(soc_can_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10864__5526 (
	.Z(n_118),
	.A(soc_uart_tx_data_Bus[5]),
	.B(soc_Can_rx_data_Bus[5]),
	.S(soc_can_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10865__6783 (
	.Z(n_117),
	.A(soc_uart_tx_data_Bus[1]),
	.B(soc_Can_rx_data_Bus[1]),
	.S(soc_can_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10866__3680 (
	.Z(n_116),
	.A(soc_uart_tx_data_Bus[3]),
	.B(soc_Can_rx_data_Bus[3]),
	.S(soc_can_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10867__1617 (
	.Z(n_115),
	.A(soc_uart_tx_data_Bus[2]),
	.B(soc_Can_rx_data_Bus[2]),
	.S(soc_can_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10868__2802 (
	.Z(n_114),
	.A(soc_uart_tx_data_Bus[6]),
	.B(soc_Can_rx_data_Bus[6]),
	.S(soc_can_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10869__1705 (
	.Z(n_113),
	.A(soc_uart_tx_data_Bus[0]),
	.B(soc_Can_rx_data_Bus[0]),
	.S(soc_can_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g10870__5122 (
	.Z(n_112),
	.A(soc_uart_tx_data_Bus[4]),
	.B(soc_Can_rx_data_Bus[4]),
	.S(soc_can_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 g10871__8246 (
	.Z(n_111),
	.A(soc_can_rx_inst_bit_count[4]),
	.B(soc_can_rx_inst_n_1158), 
	.VSS(VSS), 
	.VDD(VDD));
   XOR2X1 g10872__7098 (
	.Z(n_110),
	.A(soc_can_rx_inst_bit_count[5]),
	.B(soc_can_rx_inst_n_1161), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10873__6131 (
	.Z(n_109),
	.A(n_44),
	.B(soc_can_rx_inst_n_1158), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10874__1881 (
	.Z(n_217),
	.A(n_97),
	.B(n_72), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g10875 (
	.Z(n_106),
	.A(n_107), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g10876 (
	.Z(n_104),
	.A(n_105), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g10883 (
	.Z(n_11),
	.A(n_13), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10884__5115 (
	.Z(n_102),
	.A(n_20),
	.B(soc_uart_tx_inst_shift_reg[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10886__7482 (
	.Z(n_101),
	.A(soc_uart_tx_inst_state[0]),
	.B(soc_uart_tx_inst_shift_reg[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10887__4733 (
	.Z(n_100),
	.A(soc_uart_tx_inst_state[0]),
	.B(soc_uart_tx_inst_shift_reg[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10888__6161 (
	.Z(n_99),
	.A(soc_uart_tx_inst_Status_reg[1]),
	.B(soc_uart_tx_inst_Status_reg[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10889__9315 (
	.Z(n_98),
	.A(n_30),
	.B(soc_uart_rx_inst_bit_count[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10890__9945 (
	.Z(n_97),
	.A(n_840),
	.B(n_23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10891__2883 (
	.Z(n_96),
	.A(n_21),
	.B(soc_uart_tx_data_Bus[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10892__2346 (
	.Z(n_95),
	.A(n_21),
	.B(soc_uart_tx_data_Bus[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10893__1666 (
	.Z(n_94),
	.A(n_21),
	.B(soc_uart_tx_data_Bus[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10894__7410 (
	.Z(n_93),
	.A(n_21),
	.B(soc_uart_tx_data_Bus[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10895__6417 (
	.Z(n_92),
	.A(n_21),
	.B(soc_uart_tx_data_Bus[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10896__5477 (
	.Z(n_91),
	.A(n_21),
	.B(soc_uart_tx_data_Bus[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10897__2398 (
	.Z(n_90),
	.A(n_21),
	.B(soc_Load_XMT_datareg), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10898__5107 (
	.Z(n_89),
	.A(n_21),
	.B(soc_uart_tx_data_Bus[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10899__6260 (
	.Z(n_88),
	.A(n_21),
	.B(soc_uart_tx_data_Bus[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10900__4319 (
	.Z(n_87),
	.A(n_8),
	.B(n_828), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10901__8428 (
	.Z(n_86),
	.A(n_7),
	.B(n_829), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10903__5526 (
	.Z(n_85),
	.A(soc_uart_tx_inst_state[1]),
	.B(soc_uart_tx_inst_shift_reg[8]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10904__6783 (
	.Z(n_84),
	.A(n_840),
	.B(soc_can_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10905__3680 (
	.Z(n_83),
	.A(soc_uart_rx_inst_state[0]),
	.B(n_23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10906__1617 (
	.Z(n_82),
	.A(n_5),
	.B(soc_can_tx_inst_shift_reg[106]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10907__2802 (
	.Z(n_81),
	.A(n_5),
	.B(soc_can_tx_inst_shift_reg[103]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10908__1705 (
	.Z(n_80),
	.A(n_5),
	.B(soc_can_tx_inst_shift_reg[104]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10909__5122 (
	.Z(n_79),
	.A(n_5),
	.B(soc_can_tx_inst_shift_reg[105]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10910__8246 (
	.Z(n_78),
	.A(n_5),
	.B(soc_can_tx_inst_shift_reg[99]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10911__7098 (
	.Z(n_77),
	.A(n_5),
	.B(soc_can_tx_inst_shift_reg[102]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10912__6131 (
	.Z(n_76),
	.A(n_5),
	.B(soc_can_tx_inst_shift_reg[10]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10914__1881 (
	.Z(n_75),
	.A(n_24),
	.B(n_845), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10915__5115 (
	.Z(n_108),
	.A(soc_uart_rx_inst_state[1]),
	.B(n_23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10917__7482 (
	.Z(n_107),
	.A(soc_uart_rx_inst_state[1]),
	.B(n_22), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10918__4733 (
	.Z(n_105),
	.A(soc_uart_tx_inst_state[0]),
	.B(n_20), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10919__6161 (
	.Z(n_13),
	.A(soc_can_tx_inst_state[0]),
	.B(n_5), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g10920 (
	.Z(n_74),
	.A(n_73), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g10921 (
	.Z(n_70),
	.A(n_69), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g10922 (
	.Z(n_66),
	.A(n_65), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10923__9315 (
	.Z(n_63),
	.A(soc_uart_tx_inst_Status_reg[1]),
	.B(soc_uart_tx_inst_Status_reg[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10924__9945 (
	.Z(n_62),
	.A(soc_uart_data_ready),
	.B(soc_Load_frame_datareg), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10925__2883 (
	.Z(n_61),
	.A(soc_uart_tx_inst_state[0]),
	.B(soc_uart_tx_inst_shift_reg[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10926__2346 (
	.Z(n_60),
	.A(soc_can_tx_inst_status_reg[0]),
	.B(soc_can_tx_inst_state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10927__1666 (
	.Z(n_59),
	.A(soc_uart_tx_inst_state[0]),
	.B(soc_uart_tx_inst_shift_reg[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10928__7410 (
	.Z(n_58),
	.A(soc_uart_tx_inst_state[1]),
	.B(soc_uart_tx_inst_shift_reg[7]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10929__6417 (
	.Z(n_57),
	.A(soc_uart_tx_inst_state[0]),
	.B(soc_uart_tx_inst_shift_reg[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10930__5477 (
	.Z(n_56),
	.A(soc_can_tx_inst_shift_reg[6]),
	.B(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10931__2398 (
	.Z(n_55),
	.A(soc_uart_tx_inst_state[0]),
	.B(soc_uart_tx_inst_shift_reg[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10932__5107 (
	.Z(n_54),
	.A(soc_uart_tx_inst_state[1]),
	.B(soc_uart_tx_inst_shift_reg[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10933__6260 (
	.Z(n_53),
	.A(soc_uart_tx_inst_state[1]),
	.B(soc_uart_tx_inst_shift_reg[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10934__4319 (
	.Z(n_52),
	.A(soc_uart_tx_inst_state[0]),
	.B(soc_uart_tx_inst_shift_reg[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10935__8428 (
	.Z(n_51),
	.A(soc_uart_tx_inst_state[1]),
	.B(soc_uart_tx_inst_shift_reg[6]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10936__5526 (
	.Z(n_50),
	.A(soc_can_tx_inst_shift_reg[3]),
	.B(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10937__6783 (
	.Z(n_49),
	.A(soc_can_tx_inst_shift_reg[7]),
	.B(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10938__3680 (
	.Z(n_48),
	.A(n_30),
	.B(n_22), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10939__1617 (
	.Z(n_47),
	.A(soc_uart_tx_inst_state[1]),
	.B(soc_uart_tx_inst_shift_reg[9]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10940__2802 (
	.Z(n_46),
	.A(soc_can_tx_inst_shift_reg[9]),
	.B(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g10941__1705 (
	.Z(n_45),
	.A(soc_can_tx_inst_status_reg[1]),
	.B(soc_can_tx_inst_status_reg[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10942__5122 (
	.Z(n_44),
	.A(soc_can_rx_inst_bit_count[4]),
	.B(soc_can_rx_inst_bit_count[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10943__8246 (
	.Z(n_43),
	.A(soc_uart_tx_inst_state[1]),
	.B(soc_uart_tx_inst_shift_reg[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10944__7098 (
	.Z(n_42),
	.A(soc_can_tx_inst_status_reg[4]),
	.B(soc_can_tx_inst_state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10945__6131 (
	.Z(n_41),
	.A(soc_uart_tx_inst_state[0]),
	.B(soc_uart_tx_inst_shift_reg[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10946__1881 (
	.Z(n_40),
	.A(soc_uart_tx_inst_state[1]),
	.B(soc_uart_tx_inst_shift_reg[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10947__5115 (
	.Z(n_39),
	.A(n_27),
	.B(n_23), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10948__7482 (
	.Z(n_38),
	.A(soc_can_tx_inst_shift_reg[1]),
	.B(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g10949__4733 (
	.Z(n_37),
	.A(soc_can_index[0]),
	.B(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10950__6161 (
	.Z(n_36),
	.A(soc_can_tx_inst_shift_reg[8]),
	.B(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10951__9315 (
	.Z(n_35),
	.A(soc_can_tx_inst_shift_reg[10]),
	.B(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10952__9945 (
	.Z(n_73),
	.A(soc_Load_frame_datareg),
	.B(soc_Can_ID_Bus[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10953__2883 (
	.Z(n_72),
	.A(soc_can_rx_inst_state[1]),
	.B(soc_can_rx_inst_state[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10954__2346 (
	.Z(n_71),
	.A(soc_can_tx_inst_status_reg[5]),
	.B(soc_can_tx_inst_status_reg[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10955__1666 (
	.Z(n_69),
	.A(soc_uart_rx_inst_bit_count[0]),
	.B(rbyte_PAD), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10956__7410 (
	.Z(n_68),
	.A(soc_can_index[0]),
	.B(soc_uart_data_ready), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g10957__6417 (
	.Z(n_67),
	.A(n_830),
	.B(soc_uart_tx_inst_n_126), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10958__5477 (
	.Z(n_65),
	.A(soc_can_tx_inst_status_reg[0]),
	.B(soc_can_tx_inst_status_reg[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g10959__2398 (
	.Z(n_64),
	.A(soc_uart_tx_inst_Status_reg[0]),
	.B(soc_uart_tx_inst_Status_reg[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g10960 (
	.Z(n_34),
	.A(soc_uart_rx_inst_bit_count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g10976 (
	.Z(n_31),
	.A(soc_can_rx_inst_bit_count[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g10978 (
	.Z(n_30),
	.A(soc_uart_rx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g10983 (
	.Z(n_8),
	.A(soc_uart_tx_inst_state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g10990 (
	.Z(n_7),
	.A(soc_can_tx_inst_state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX8 g11006 (
	.Z(n_5),
	.A(soc_can_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g11032 (
	.Z(n_27),
	.A(ser_rx_PAD), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g11042 (
	.Z(n_24),
	.A(soc_can_rx_inst_bit_count[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g11046 (
	.Z(n_23),
	.A(rbyte_PAD), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g11047 (
	.Z(n_22),
	.A(soc_uart_rx_inst_state[0]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX2 g11050 (
	.Z(n_20),
	.A(soc_uart_tx_inst_state[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 g11069 (
	.Z(soc_can_rx_inst_n_1142),
	.A(soc_can_rx_inst_state[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g2 (
	.Z(n_840),
	.A(soc_can_rx_inst_n_1142),
	.B(n_32), 
	.VSS(VSS), 
	.VDD(VDD));
   INVX1 g4 (
	.Z(n_844),
	.A(n_843), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g11072 (
	.Z(n_843),
	.A(n_842),
	.B(n_577),
	.S(soc_uart_rx_inst_bit_count[2]), 
	.VSS(VSS), 
	.VDD(VDD));
   OR2X1 g3 (
	.Z(n_842),
	.A(n_107),
	.B(n_326), 
	.VSS(VSS), 
	.VDD(VDD));
   NAND2X1 g11073 (
	.Z(n_845),
	.A(soc_can_rx_inst_bit_count[0]),
	.B(soc_can_rx_inst_bit_count[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g11075 (
	.Z(n_848),
	.A(n_847),
	.B(n_744),
	.S(soc_can_tx_inst_status_reg[5]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g11076 (
	.Z(n_847),
	.A(n_365),
	.B(soc_can_tx_inst_status_reg[4]), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g11077 (
	.Z(n_850),
	.A(n_849),
	.B(n_387),
	.S(soc_can_tx_inst_status_reg[3]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g11078 (
	.Z(n_849),
	.A(n_13),
	.B(n_323), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g11079 (
	.Z(n_852),
	.A(n_851),
	.B(n_338),
	.S(soc_uart_rx_inst_bit_count[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   NOR2X1 g11080 (
	.Z(n_851),
	.A(n_70),
	.B(n_107), 
	.VSS(VSS), 
	.VDD(VDD));
   MUX2X1 g11081 (
	.Z(n_854),
	.A(n_853),
	.B(n_294),
	.S(soc_can_tx_inst_status_reg[1]), 
	.VSS(VSS), 
	.VDD(VDD));
   AND2X1 g11082 (
	.Z(n_853),
	.A(soc_can_tx_inst_status_reg[0]),
	.B(n_13), 
	.VSS(VSS), 
	.VDD(VDD));
endmodule

