# 第3章：半導体プロセス技術の変遷とCMOS構造の進化

本章では、MOSトランジスタがどのような**製造プロセスを経て形成されるのか**、  
そしてその構造が**時代とともにどのように進化してきたのか**を、プロセス技術の歴史と共に学びます。

これにより、後続の章で扱う**設計ルールやPDK（Process Design Kit）**の背景が理解しやすくなります。

---

## 🔍 本章の目的

- 初期のプレナーMOS構造から、現代のFinFET・GAA構造までの**プロセス変遷の流れ**を理解する
- 各時代の代表的なCMOS構造・配線技術・トランジスタ特性を俯瞰する
- プロセスの進化が**スケーリング・消費電力・性能・歩留まり**に与えた影響を把握する

---

## 📘 章構成（chapter3_process_evolution/）

| 節番号 | ファイル名 | 内容概要 |
|--------|------------|----------|
| 3.1 | [`3.1_planar_cmos.md`](./3.1_planar_cmos.md) | プレナー構造の基本と初期プロセス（LOCOS, Al配線など） |
| 3.2 | [`3.2_submicron_scaling.md`](./3.2_submicron_scaling.md) | サブミクロン世代の技術革新（浅接合・LDD・シリサイド） |
| 3.3 | [`3.3_multilevel_metal.md`](./3.3_multilevel_metal.md) | 配線層の多層化とCu/Low-k導入 |
| 3.4 | [`3.4_finfet_gaa.md`](./3.4_finfet_gaa.md) | FinFETおよびGAA構造の原理と製造技術 |
| 3.5 | [`3.5_process_limitations.md`](./3.5_process_limitations.md) | スケーリング限界とプロセス側の設計制約（ばらつき・リーク・ストレス） |

---

## 🧠 学習のポイント

- **製造可能性と設計可能性の接点**としてのプロセス理解
- トランジスタ構造が変わることで、**設計ルールや動作原理も変わる**ことを意識
- Sky130のようなオープンPDKを使う前提として、**その構造技術が何世代に位置するか**を知る

---

## 📂 ディレクトリ構成

```
Edusemi-v4x/
└── chapter3_process_evolution/
    ├── README.md
    ├── 3.1_planar_cmos.md
    ├── 3.2_submicron_scaling.md
    ├── 3.3_multilevel_metal.md
    ├── 3.4_finfet_gaa.md
    └── 3.5_process_limitations.md
```

---

## 🖼️ 図版・補足予定

- 各世代のトランジスタ断面図（プレナー、LDD、FinFET、GAA）
- STI, シリサイド、メタル配線の断面構造
- `/images/` 以下に `chapter3_` プレフィクスで整理

---

## 🔄 次章への接続

- 第4章では、本章で理解した構造に対して**レイアウト設計制約や寸法ルール（DR）**を学びます
- Sky130やTSMCルールなどを用いた**PDKベース設計**の導入へつながります

---

## © ライセンス

この教材は MIT ライセンスの下で公開されています。詳細はプロジェクトルートの [LICENSE](../LICENSE) をご覧ください。
