TimeQuest Timing Analyzer report for Pru_giros_conta
Sun Oct 20 19:43:10 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'inclk0'
 13. Slow 1200mV 85C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'inclk0'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'inclk0'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'inclk0'
 32. Slow 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Hold: 'inclk0'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'inclk0'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'inclk0'
 50. Fast 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 51. Fast 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 52. Fast 1200mV 0C Model Hold: 'inclk0'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'inclk0'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Pru_giros_conta                                                   ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------+-----------+-----------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period    ; Frequency ; Rise  ; Fall      ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+-----------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; inclk0                                            ; Base      ; 20.000    ; 50.0 MHz  ; 0.000 ; 10.000    ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { inclk0 }                                            ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 20480.000 ; 0.05 MHz  ; 0.000 ; 10240.000 ; 50.00      ; 1024      ; 1           ;       ;        ;           ;            ; false    ; inclk0 ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[0] } ;
; inst3|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 20.000    ; 50.0 MHz  ; 0.000 ; 4.000     ; 20.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk0 ; inst3|altpll_component|auto_generated|pll1|inclk[0] ; { inst3|altpll_component|auto_generated|pll1|clk[1] } ;
+---------------------------------------------------+-----------+-----------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 225.94 MHz ; 225.94 MHz      ; inclk0                                            ;      ;
; 390.63 MHz ; 390.63 MHz      ; inst3|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inclk0                                            ; 15.574 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 15.686 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.356 ; 0.000         ;
; inclk0                                            ; 1.179 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                             ;
+---------------------------------------------------+-----------+---------------+
; Clock                                             ; Slack     ; End Point TNS ;
+---------------------------------------------------+-----------+---------------+
; inclk0                                            ; 9.666     ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10239.775 ; 0.000         ;
+---------------------------------------------------+-----------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inclk0'                                                                                                                                                                       ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 15.574 ; Pru_giros_conta:inst|fstate.gira_90_Der    ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inclk0                                            ; inclk0      ; 20.000       ; -0.063     ; 4.358      ;
; 15.696 ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inclk0                                            ; inclk0      ; 20.000       ; -0.063     ; 4.236      ;
; 15.794 ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inclk0                                            ; inclk0      ; 20.000       ; -0.063     ; 4.138      ;
; 15.928 ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inclk0                                            ; inclk0      ; 20.000       ; -0.062     ; 4.005      ;
; 15.961 ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inclk0                                            ; inclk0      ; 20.000       ; -0.063     ; 3.971      ;
; 16.014 ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inclk0                                            ; inclk0      ; 20.000       ; -0.063     ; 3.918      ;
; 16.043 ; Pru_giros_conta:inst|fstate.gira_90_Der    ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inclk0                                            ; inclk0      ; 20.000       ; -0.064     ; 3.888      ;
; 16.668 ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inclk0                                            ; inclk0      ; 20.000       ; -0.063     ; 3.264      ;
; 17.163 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 20.000       ; 1.747      ; 4.499      ;
; 17.245 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 20.000       ; 1.747      ; 4.417      ;
; 17.588 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 20.000       ; 1.746      ; 4.073      ;
; 17.829 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 20.000       ; 1.746      ; 3.832      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                         ;
+-----------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                               ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-----------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 15.686    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[0] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.164     ; 2.095      ;
; 15.686    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[1] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.164     ; 2.095      ;
; 15.686    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[2] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.164     ; 2.095      ;
; 15.686    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[3] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.164     ; 2.095      ;
; 15.686    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[4] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.164     ; 2.095      ;
; 15.686    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[5] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.164     ; 2.095      ;
; 15.686    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[6] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.164     ; 2.095      ;
; 15.686    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[7] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.164     ; 2.095      ;
; 15.781    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|max_reached ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.164     ; 2.000      ;
; 16.388    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[0] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.163     ; 1.394      ;
; 16.388    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[1] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.163     ; 1.394      ;
; 16.388    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[2] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.163     ; 1.394      ;
; 16.388    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[3] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.163     ; 1.394      ;
; 16.388    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[4] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.163     ; 1.394      ;
; 16.388    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[5] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.163     ; 1.394      ;
; 16.388    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[6] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.163     ; 1.394      ;
; 16.388    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[7] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.163     ; 1.394      ;
; 16.483    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|max_reached ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.163     ; 1.299      ;
; 20477.440 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 2.492      ;
; 20477.449 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 2.483      ;
; 20477.546 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 2.386      ;
; 20477.683 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 2.249      ;
; 20478.116 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.816      ;
; 20478.185 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.747      ;
; 20478.193 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.739      ;
; 20478.199 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.733      ;
; 20478.222 ; contador_n_bits:inst2|contador[7]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.710      ;
; 20478.266 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.666      ;
; 20478.301 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.631      ;
; 20478.309 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.623      ;
; 20478.309 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.623      ;
; 20478.312 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.620      ;
; 20478.315 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.617      ;
; 20478.315 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.617      ;
; 20478.358 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.574      ;
; 20478.382 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.550      ;
; 20478.390 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.542      ;
; 20478.417 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.515      ;
; 20478.425 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.507      ;
; 20478.425 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.507      ;
; 20478.425 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.507      ;
; 20478.427 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.505      ;
; 20478.428 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.504      ;
; 20478.431 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.501      ;
; 20478.431 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.501      ;
; 20478.431 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.501      ;
; 20478.498 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.434      ;
; 20478.505 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.427      ;
; 20478.506 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.426      ;
; 20478.533 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[1] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.399      ;
; 20478.543 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.389      ;
; 20478.544 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.388      ;
; 20478.545 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.387      ;
; 20478.658 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.274      ;
; 20478.930 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.002      ;
; 20478.930 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 1.002      ;
; 20478.933 ; contador_n_bits:inst2|contador[7]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 0.999      ;
; 20478.937 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 0.995      ;
; 20478.938 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 0.994      ;
; 20478.960 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 0.972      ;
; 20478.960 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 0.972      ;
; 20478.961 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[1] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.063     ; 0.971      ;
; 20479.294 ; contador_n_bits:inst2|max_reached       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.064     ; 0.637      ;
+-----------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                      ;
+-------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.356 ; contador_n_bits:inst2|max_reached       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.556 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[1] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.776      ;
; 0.556 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.776      ;
; 0.557 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.777      ;
; 0.558 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.778      ;
; 0.560 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.780      ;
; 0.561 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.781      ;
; 0.561 ; contador_n_bits:inst2|contador[7]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.781      ;
; 0.591 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.811      ;
; 0.830 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.050      ;
; 0.831 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.051      ;
; 0.832 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.052      ;
; 0.846 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.066      ;
; 0.847 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.067      ;
; 0.848 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.068      ;
; 0.849 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.069      ;
; 0.850 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.070      ;
; 0.858 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[1] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.078      ;
; 0.860 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.080      ;
; 0.895 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.116      ;
; 0.940 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.160      ;
; 0.941 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.161      ;
; 0.942 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.162      ;
; 0.942 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.162      ;
; 0.943 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.163      ;
; 0.959 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.179      ;
; 0.960 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.180      ;
; 0.961 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.181      ;
; 0.970 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.190      ;
; 0.972 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.192      ;
; 1.052 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.272      ;
; 1.053 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.273      ;
; 1.054 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.274      ;
; 1.071 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.291      ;
; 1.082 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.302      ;
; 1.084 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.304      ;
; 1.164 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.384      ;
; 1.186 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.407      ;
; 1.194 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.414      ;
; 1.290 ; contador_n_bits:inst2|contador[7]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.511      ;
; 1.364 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.585      ;
; 1.792 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.013      ;
; 1.896 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.117      ;
; 1.970 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.191      ;
; 1.974 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.195      ;
; 2.700 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|max_reached ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.746     ; 1.211      ;
; 2.923 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[0] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.747     ; 1.433      ;
; 2.923 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[1] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.747     ; 1.433      ;
; 2.923 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[2] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.747     ; 1.433      ;
; 2.923 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[3] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.747     ; 1.433      ;
; 2.923 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[4] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.747     ; 1.433      ;
; 2.923 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[5] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.747     ; 1.433      ;
; 2.923 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[6] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.747     ; 1.433      ;
; 2.923 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[7] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.747     ; 1.433      ;
; 3.303 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|max_reached ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.747     ; 1.813      ;
; 3.522 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[0] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.748     ; 2.031      ;
; 3.522 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[1] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.748     ; 2.031      ;
; 3.522 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[2] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.748     ; 2.031      ;
; 3.522 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[3] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.748     ; 2.031      ;
; 3.522 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[4] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.748     ; 2.031      ;
; 3.522 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[5] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.748     ; 2.031      ;
; 3.522 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[6] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.748     ; 2.031      ;
; 3.522 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[7] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.748     ; 2.031      ;
+-------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inclk0'                                                                                                                                                                       ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 1.179 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 0.000        ; 2.163      ; 3.569      ;
; 1.456 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 0.000        ; 2.163      ; 3.846      ;
; 1.642 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 0.000        ; 2.164      ; 4.033      ;
; 1.916 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 0.000        ; 2.164      ; 4.307      ;
; 2.877 ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inclk0                                            ; inclk0      ; 0.000        ; 0.063      ; 3.097      ;
; 3.452 ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inclk0                                            ; inclk0      ; 0.000        ; 0.064      ; 3.673      ;
; 3.454 ; Pru_giros_conta:inst|fstate.gira_90_Der    ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inclk0                                            ; inclk0      ; 0.000        ; 0.062      ; 3.673      ;
; 3.509 ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inclk0                                            ; inclk0      ; 0.000        ; 0.063      ; 3.729      ;
; 3.526 ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inclk0                                            ; inclk0      ; 0.000        ; 0.063      ; 3.746      ;
; 3.655 ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inclk0                                            ; inclk0      ; 0.000        ; 0.063      ; 3.875      ;
; 3.673 ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inclk0                                            ; inclk0      ; 0.000        ; 0.063      ; 3.893      ;
; 3.784 ; Pru_giros_conta:inst|fstate.gira_90_Der    ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inclk0                                            ; inclk0      ; 0.000        ; 0.063      ; 4.004      ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inclk0'                                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; 9.666  ; 9.850        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroDer                  ;
; 9.666  ; 9.850        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroIzq                  ;
; 9.666  ; 9.850        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Der                     ;
; 9.666  ; 9.850        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Izq                     ;
; 9.828  ; 9.828        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|fstate.Avanza_giroDer|clk                              ;
; 9.828  ; 9.828        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|fstate.Avanza_giroIzq|clk                              ;
; 9.828  ; 9.828        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|fstate.gira_90_Der|clk                                 ;
; 9.828  ; 9.828        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|fstate.gira_90_Izq|clk                                 ;
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|o                                              ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.837  ; 9.837        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.848  ; 9.848        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~inputclkctrl|inclk[0]                                ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~inputclkctrl|outclk                                  ;
; 9.931  ; 10.147       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroIzq                  ;
; 9.931  ; 10.147       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Der                     ;
; 9.932  ; 10.148       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroDer                  ;
; 9.932  ; 10.148       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Izq                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|i                                              ;
; 10.143 ; 10.143       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~inputclkctrl|inclk[0]                                ;
; 10.143 ; 10.143       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~inputclkctrl|outclk                                  ;
; 10.152 ; 10.152       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.162 ; 10.162       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|o                                              ;
; 10.171 ; 10.171       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|fstate.Avanza_giroIzq|clk                              ;
; 10.171 ; 10.171       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|fstate.gira_90_Der|clk                                 ;
; 10.172 ; 10.172       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|fstate.Avanza_giroDer|clk                              ;
; 10.172 ; 10.172       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|fstate.gira_90_Izq|clk                                 ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; inclk0 ; Rise       ; inclk0                                                      ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroDer                  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroIzq                  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Der                     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Izq                     ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                          ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 10239.775 ; 10239.991    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[0]                                       ;
; 10239.775 ; 10239.991    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[1]                                       ;
; 10239.775 ; 10239.991    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[2]                                       ;
; 10239.775 ; 10239.991    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[3]                                       ;
; 10239.775 ; 10239.991    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[4]                                       ;
; 10239.775 ; 10239.991    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[5]                                       ;
; 10239.775 ; 10239.991    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[6]                                       ;
; 10239.775 ; 10239.991    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[7]                                       ;
; 10239.776 ; 10239.992    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|max_reached                                       ;
; 10239.822 ; 10240.006    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[0]                                       ;
; 10239.822 ; 10240.006    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[1]                                       ;
; 10239.822 ; 10240.006    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[2]                                       ;
; 10239.822 ; 10240.006    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[3]                                       ;
; 10239.822 ; 10240.006    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[4]                                       ;
; 10239.822 ; 10240.006    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[5]                                       ;
; 10239.822 ; 10240.006    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[6]                                       ;
; 10239.822 ; 10240.006    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[7]                                       ;
; 10239.822 ; 10240.006    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|max_reached                                       ;
; 10239.984 ; 10239.984    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[0]|clk                                                   ;
; 10239.984 ; 10239.984    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[1]|clk                                                   ;
; 10239.984 ; 10239.984    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[2]|clk                                                   ;
; 10239.984 ; 10239.984    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[3]|clk                                                   ;
; 10239.984 ; 10239.984    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[4]|clk                                                   ;
; 10239.984 ; 10239.984    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[5]|clk                                                   ;
; 10239.984 ; 10239.984    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[6]|clk                                                   ;
; 10239.984 ; 10239.984    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[7]|clk                                                   ;
; 10239.984 ; 10239.984    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|max_reached|clk                                                   ;
; 10239.987 ; 10239.987    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 10239.987 ; 10239.987    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 10240.012 ; 10240.012    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 10240.012 ; 10240.012    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 10240.015 ; 10240.015    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[0]|clk                                                   ;
; 10240.015 ; 10240.015    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[1]|clk                                                   ;
; 10240.015 ; 10240.015    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[2]|clk                                                   ;
; 10240.015 ; 10240.015    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[3]|clk                                                   ;
; 10240.015 ; 10240.015    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[4]|clk                                                   ;
; 10240.015 ; 10240.015    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[5]|clk                                                   ;
; 10240.015 ; 10240.015    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[6]|clk                                                   ;
; 10240.015 ; 10240.015    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[7]|clk                                                   ;
; 10240.016 ; 10240.016    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|max_reached|clk                                                   ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[0]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[1]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[2]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[3]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[4]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[5]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[6]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[7]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|max_reached                                       ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Muro      ; inclk0     ; 5.809 ; 6.291 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; 2.061 ; 2.100 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; 3.739 ; 3.803 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Muro      ; inclk0     ; -4.165 ; -4.619 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; -0.459 ; -0.527 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; -2.949 ; -3.017 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; MD[*]        ; inclk0     ; 6.464 ; 6.350 ; Rise       ; inclk0                                            ;
;  MD[0]       ; inclk0     ; 6.464 ; 6.350 ; Rise       ; inclk0                                            ;
;  MD[1]       ; inclk0     ; 5.968 ; 5.978 ; Rise       ; inclk0                                            ;
; MI[*]        ; inclk0     ; 6.661 ; 6.716 ; Rise       ; inclk0                                            ;
;  MI[0]       ; inclk0     ; 6.661 ; 6.716 ; Rise       ; inclk0                                            ;
;  MI[1]       ; inclk0     ; 5.624 ; 5.602 ; Rise       ; inclk0                                            ;
; hab_contador ; inclk0     ; 6.415 ; 6.431 ; Rise       ; inclk0                                            ;
; c0           ; inclk0     ; 2.611 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; c0           ; inclk0     ;       ; 2.600 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWM          ; inclk0     ; 3.770 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PWM          ; inclk0     ;       ; 3.872 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; MD[*]        ; inclk0     ; 5.774 ; 5.782 ; Rise       ; inclk0                                            ;
;  MD[0]       ; inclk0     ; 5.811 ; 5.826 ; Rise       ; inclk0                                            ;
;  MD[1]       ; inclk0     ; 5.774 ; 5.782 ; Rise       ; inclk0                                            ;
; MI[*]        ; inclk0     ; 5.427 ; 5.401 ; Rise       ; inclk0                                            ;
;  MI[0]       ; inclk0     ; 6.121 ; 6.052 ; Rise       ; inclk0                                            ;
;  MI[1]       ; inclk0     ; 5.427 ; 5.401 ; Rise       ; inclk0                                            ;
; hab_contador ; inclk0     ; 5.561 ; 5.526 ; Rise       ; inclk0                                            ;
; c0           ; inclk0     ; 2.223 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; c0           ; inclk0     ;       ; 2.211 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWM          ; inclk0     ; 3.385 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PWM          ; inclk0     ;       ; 3.486 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+----+-------+-------+----+
; Input Port ; Output Port  ; RR ; RF    ; FR    ; FF ;
+------------+--------------+----+-------+-------+----+
; reset      ; MD[0]        ;    ; 5.808 ; 5.909 ;    ;
; reset      ; MD[1]        ;    ; 5.469 ; 5.552 ;    ;
; reset      ; MI[0]        ;    ; 6.113 ; 6.202 ;    ;
; reset      ; MI[1]        ;    ; 5.665 ; 5.734 ;    ;
; reset      ; hab_contador ;    ; 5.926 ; 6.025 ;    ;
+------------+--------------+----+-------+-------+----+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+----+-------+-------+----+
; Input Port ; Output Port  ; RR ; RF    ; FR    ; FF ;
+------------+--------------+----+-------+-------+----+
; reset      ; MD[0]        ;    ; 5.629 ; 5.736 ;    ;
; reset      ; MD[1]        ;    ; 5.303 ; 5.389 ;    ;
; reset      ; MI[0]        ;    ; 5.921 ; 6.012 ;    ;
; reset      ; MI[1]        ;    ; 5.425 ; 5.513 ;    ;
; reset      ; hab_contador ;    ; 5.675 ; 5.771 ;    ;
+------------+--------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                                          ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
; 251.89 MHz ; 250.0 MHz       ; inclk0                                            ; limit due to minimum period restriction (max I/O toggle rate) ;
; 441.11 MHz ; 441.11 MHz      ; inst3|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
+------------+-----------------+---------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inclk0                                            ; 16.030 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 16.191 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.311 ; 0.000         ;
; inclk0                                            ; 1.093 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                              ;
+---------------------------------------------------+-----------+---------------+
; Clock                                             ; Slack     ; End Point TNS ;
+---------------------------------------------------+-----------+---------------+
; inclk0                                            ; 9.693     ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10239.762 ; 0.000         ;
+---------------------------------------------------+-----------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inclk0'                                                                                                                                                                        ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 16.030 ; Pru_giros_conta:inst|fstate.gira_90_Der    ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inclk0                                            ; inclk0      ; 20.000       ; -0.056     ; 3.909      ;
; 16.163 ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inclk0                                            ; inclk0      ; 20.000       ; -0.056     ; 3.776      ;
; 16.187 ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inclk0                                            ; inclk0      ; 20.000       ; -0.056     ; 3.752      ;
; 16.327 ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inclk0                                            ; inclk0      ; 20.000       ; -0.057     ; 3.611      ;
; 16.364 ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inclk0                                            ; inclk0      ; 20.000       ; -0.056     ; 3.575      ;
; 16.400 ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inclk0                                            ; inclk0      ; 20.000       ; -0.055     ; 3.540      ;
; 16.417 ; Pru_giros_conta:inst|fstate.gira_90_Der    ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inclk0                                            ; inclk0      ; 20.000       ; -0.057     ; 3.521      ;
; 16.986 ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inclk0                                            ; inclk0      ; 20.000       ; -0.057     ; 2.952      ;
; 17.327 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 20.000       ; 1.502      ; 4.090      ;
; 17.518 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 20.000       ; 1.502      ; 3.899      ;
; 17.731 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 20.000       ; 1.501      ; 3.685      ;
; 17.886 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 20.000       ; 1.501      ; 3.530      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                          ;
+-----------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                               ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-----------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 16.191    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[0] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.872     ; 1.882      ;
; 16.191    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[1] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.872     ; 1.882      ;
; 16.191    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[2] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.872     ; 1.882      ;
; 16.191    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[3] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.872     ; 1.882      ;
; 16.191    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[4] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.872     ; 1.882      ;
; 16.191    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[5] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.872     ; 1.882      ;
; 16.191    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[6] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.872     ; 1.882      ;
; 16.191    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[7] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.872     ; 1.882      ;
; 16.276    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|max_reached ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.871     ; 1.798      ;
; 16.818    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[0] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.871     ; 1.256      ;
; 16.818    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[1] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.871     ; 1.256      ;
; 16.818    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[2] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.871     ; 1.256      ;
; 16.818    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[3] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.871     ; 1.256      ;
; 16.818    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[4] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.871     ; 1.256      ;
; 16.818    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[5] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.871     ; 1.256      ;
; 16.818    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[6] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.871     ; 1.256      ;
; 16.818    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[7] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.871     ; 1.256      ;
; 16.890    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|max_reached ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.870     ; 1.185      ;
; 20477.733 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.055     ; 2.207      ;
; 20477.742 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.055     ; 2.198      ;
; 20477.822 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.055     ; 2.118      ;
; 20477.949 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.055     ; 1.991      ;
; 20478.332 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.055     ; 1.608      ;
; 20478.392 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.547      ;
; 20478.402 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.537      ;
; 20478.420 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.519      ;
; 20478.421 ; contador_n_bits:inst2|contador[7]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.055     ; 1.519      ;
; 20478.462 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.477      ;
; 20478.492 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.447      ;
; 20478.502 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.437      ;
; 20478.502 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.437      ;
; 20478.504 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.435      ;
; 20478.520 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.419      ;
; 20478.520 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.419      ;
; 20478.547 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.055     ; 1.393      ;
; 20478.562 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.377      ;
; 20478.570 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.369      ;
; 20478.592 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.347      ;
; 20478.602 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.337      ;
; 20478.602 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.337      ;
; 20478.602 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.337      ;
; 20478.602 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.337      ;
; 20478.604 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.335      ;
; 20478.620 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.319      ;
; 20478.620 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.319      ;
; 20478.620 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.319      ;
; 20478.662 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.277      ;
; 20478.670 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.269      ;
; 20478.670 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.269      ;
; 20478.692 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[1] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.247      ;
; 20478.702 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.237      ;
; 20478.704 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.235      ;
; 20478.704 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 1.235      ;
; 20478.816 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.055     ; 1.124      ;
; 20479.049 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 0.890      ;
; 20479.050 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 0.889      ;
; 20479.054 ; contador_n_bits:inst2|contador[7]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 0.885      ;
; 20479.058 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 0.881      ;
; 20479.058 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 0.881      ;
; 20479.068 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 0.871      ;
; 20479.068 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 0.871      ;
; 20479.070 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[1] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 0.869      ;
; 20479.377 ; contador_n_bits:inst2|max_reached       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.056     ; 0.562      ;
+-----------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+-------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.311 ; contador_n_bits:inst2|max_reached       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.499 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.699      ;
; 0.500 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[1] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.700      ;
; 0.500 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.700      ;
; 0.502 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.702      ;
; 0.504 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.704      ;
; 0.504 ; contador_n_bits:inst2|contador[7]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.704      ;
; 0.529 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.729      ;
; 0.743 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.943      ;
; 0.744 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.944      ;
; 0.745 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.945      ;
; 0.751 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.951      ;
; 0.751 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.951      ;
; 0.753 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.953      ;
; 0.758 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.958      ;
; 0.760 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.960      ;
; 0.762 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[1] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.962      ;
; 0.769 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.969      ;
; 0.822 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.023      ;
; 0.832 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.032      ;
; 0.833 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.033      ;
; 0.834 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.034      ;
; 0.839 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.039      ;
; 0.841 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.041      ;
; 0.847 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.047      ;
; 0.849 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.049      ;
; 0.854 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.054      ;
; 0.858 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.058      ;
; 0.865 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.065      ;
; 0.928 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.128      ;
; 0.930 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.130      ;
; 0.937 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.137      ;
; 0.943 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.143      ;
; 0.954 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.154      ;
; 0.961 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.161      ;
; 1.026 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.226      ;
; 1.050 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.250      ;
; 1.092 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.293      ;
; 1.182 ; contador_n_bits:inst2|contador[7]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.383      ;
; 1.249 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.450      ;
; 1.650 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.851      ;
; 1.741 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.942      ;
; 1.808 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.009      ;
; 1.810 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.011      ;
; 2.331 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|max_reached ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.501     ; 1.074      ;
; 2.549 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[0] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.502     ; 1.291      ;
; 2.549 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[1] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.502     ; 1.291      ;
; 2.549 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[2] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.502     ; 1.291      ;
; 2.549 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[3] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.502     ; 1.291      ;
; 2.549 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[4] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.502     ; 1.291      ;
; 2.549 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[5] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.502     ; 1.291      ;
; 2.549 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[6] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.502     ; 1.291      ;
; 2.549 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[7] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.502     ; 1.291      ;
; 2.896 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|max_reached ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.502     ; 1.638      ;
; 3.112 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[0] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.503     ; 1.853      ;
; 3.112 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[1] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.503     ; 1.853      ;
; 3.112 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[2] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.503     ; 1.853      ;
; 3.112 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[3] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.503     ; 1.853      ;
; 3.112 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[4] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.503     ; 1.853      ;
; 3.112 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[5] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.503     ; 1.853      ;
; 3.112 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[6] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.503     ; 1.853      ;
; 3.112 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[7] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.503     ; 1.853      ;
+-------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inclk0'                                                                                                                                                                        ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 1.093 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 0.000        ; 1.870      ; 3.177      ;
; 1.413 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 0.000        ; 1.871      ; 3.498      ;
; 1.635 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 0.000        ; 1.871      ; 3.720      ;
; 1.827 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 0.000        ; 1.871      ; 3.912      ;
; 2.613 ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inclk0                                            ; inclk0      ; 0.000        ; 0.057      ; 2.814      ;
; 3.149 ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inclk0                                            ; inclk0      ; 0.000        ; 0.056      ; 3.349      ;
; 3.150 ; Pru_giros_conta:inst|fstate.gira_90_Der    ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inclk0                                            ; inclk0      ; 0.000        ; 0.056      ; 3.350      ;
; 3.183 ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inclk0                                            ; inclk0      ; 0.000        ; 0.057      ; 3.384      ;
; 3.209 ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inclk0                                            ; inclk0      ; 0.000        ; 0.056      ; 3.409      ;
; 3.275 ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inclk0                                            ; inclk0      ; 0.000        ; 0.056      ; 3.475      ;
; 3.393 ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inclk0                                            ; inclk0      ; 0.000        ; 0.056      ; 3.593      ;
; 3.475 ; Pru_giros_conta:inst|fstate.gira_90_Der    ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inclk0                                            ; inclk0      ; 0.000        ; 0.056      ; 3.675      ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inclk0'                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; 9.693  ; 9.877        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroDer                  ;
; 9.693  ; 9.877        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroIzq                  ;
; 9.693  ; 9.877        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Der                     ;
; 9.693  ; 9.877        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Izq                     ;
; 9.812  ; 9.812        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.812  ; 9.812        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.812  ; 9.812        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.853  ; 9.853        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|fstate.Avanza_giroDer|clk                              ;
; 9.853  ; 9.853        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|fstate.Avanza_giroIzq|clk                              ;
; 9.853  ; 9.853        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|fstate.gira_90_Der|clk                                 ;
; 9.853  ; 9.853        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|fstate.gira_90_Izq|clk                                 ;
; 9.858  ; 9.858        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|o                                              ;
; 9.870  ; 9.870        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~inputclkctrl|inclk[0]                                ;
; 9.870  ; 9.870        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~inputclkctrl|outclk                                  ;
; 9.871  ; 9.871        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.906  ; 10.122       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroIzq                  ;
; 9.906  ; 10.122       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Der                     ;
; 9.907  ; 10.123       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroDer                  ;
; 9.907  ; 10.123       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Izq                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|i                                              ;
; 10.128 ; 10.128       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.130 ; 10.130       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~inputclkctrl|inclk[0]                                ;
; 10.130 ; 10.130       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~inputclkctrl|outclk                                  ;
; 10.142 ; 10.142       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|o                                              ;
; 10.146 ; 10.146       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|fstate.Avanza_giroIzq|clk                              ;
; 10.146 ; 10.146       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|fstate.gira_90_Der|clk                                 ;
; 10.147 ; 10.147       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|fstate.Avanza_giroDer|clk                              ;
; 10.147 ; 10.147       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|fstate.gira_90_Izq|clk                                 ;
; 10.187 ; 10.187       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.187 ; 10.187       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.187 ; 10.187       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; inclk0 ; Rise       ; inclk0                                                      ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroDer                  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroIzq                  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Der                     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Izq                     ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 10239.762 ; 10239.978    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[0]                                       ;
; 10239.762 ; 10239.978    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[1]                                       ;
; 10239.762 ; 10239.978    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[2]                                       ;
; 10239.762 ; 10239.978    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[3]                                       ;
; 10239.762 ; 10239.978    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[4]                                       ;
; 10239.762 ; 10239.978    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[5]                                       ;
; 10239.762 ; 10239.978    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[6]                                       ;
; 10239.762 ; 10239.978    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[7]                                       ;
; 10239.762 ; 10239.978    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|max_reached                                       ;
; 10239.838 ; 10240.022    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[0]                                       ;
; 10239.838 ; 10240.022    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[1]                                       ;
; 10239.838 ; 10240.022    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[2]                                       ;
; 10239.838 ; 10240.022    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[3]                                       ;
; 10239.838 ; 10240.022    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[4]                                       ;
; 10239.838 ; 10240.022    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[5]                                       ;
; 10239.838 ; 10240.022    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[6]                                       ;
; 10239.838 ; 10240.022    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[7]                                       ;
; 10239.838 ; 10240.022    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|max_reached                                       ;
; 10239.984 ; 10239.984    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 10239.984 ; 10239.984    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 10239.998 ; 10239.998    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[0]|clk                                                   ;
; 10239.998 ; 10239.998    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[1]|clk                                                   ;
; 10239.998 ; 10239.998    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[2]|clk                                                   ;
; 10239.998 ; 10239.998    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[3]|clk                                                   ;
; 10239.998 ; 10239.998    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[4]|clk                                                   ;
; 10239.998 ; 10239.998    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[5]|clk                                                   ;
; 10239.998 ; 10239.998    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[6]|clk                                                   ;
; 10239.998 ; 10239.998    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[7]|clk                                                   ;
; 10239.998 ; 10239.998    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|max_reached|clk                                                   ;
; 10240.002 ; 10240.002    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[0]|clk                                                   ;
; 10240.002 ; 10240.002    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[1]|clk                                                   ;
; 10240.002 ; 10240.002    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[2]|clk                                                   ;
; 10240.002 ; 10240.002    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[3]|clk                                                   ;
; 10240.002 ; 10240.002    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[4]|clk                                                   ;
; 10240.002 ; 10240.002    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[5]|clk                                                   ;
; 10240.002 ; 10240.002    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[6]|clk                                                   ;
; 10240.002 ; 10240.002    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[7]|clk                                                   ;
; 10240.002 ; 10240.002    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|max_reached|clk                                                   ;
; 10240.015 ; 10240.015    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 10240.015 ; 10240.015    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[0]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[1]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[2]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[3]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[4]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[5]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[6]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[7]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|max_reached                                       ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Muro      ; inclk0     ; 5.234 ; 5.522 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; 1.850 ; 1.983 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; 3.292 ; 3.413 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Muro      ; inclk0     ; -3.715 ; -4.057 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; -0.419 ; -0.533 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; -2.570 ; -2.718 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; MD[*]        ; inclk0     ; 5.815 ; 5.694 ; Rise       ; inclk0                                            ;
;  MD[0]       ; inclk0     ; 5.815 ; 5.694 ; Rise       ; inclk0                                            ;
;  MD[1]       ; inclk0     ; 5.366 ; 5.339 ; Rise       ; inclk0                                            ;
; MI[*]        ; inclk0     ; 5.978 ; 6.035 ; Rise       ; inclk0                                            ;
;  MI[0]       ; inclk0     ; 5.978 ; 6.035 ; Rise       ; inclk0                                            ;
;  MI[1]       ; inclk0     ; 5.032 ; 5.001 ; Rise       ; inclk0                                            ;
; hab_contador ; inclk0     ; 5.795 ; 5.752 ; Rise       ; inclk0                                            ;
; c0           ; inclk0     ; 2.388 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; c0           ; inclk0     ;       ; 2.370 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWM          ; inclk0     ; 3.417 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PWM          ; inclk0     ;       ; 3.447 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; MD[*]        ; inclk0     ; 5.180 ; 5.155 ; Rise       ; inclk0                                            ;
;  MD[0]       ; inclk0     ; 5.225 ; 5.205 ; Rise       ; inclk0                                            ;
;  MD[1]       ; inclk0     ; 5.180 ; 5.155 ; Rise       ; inclk0                                            ;
; MI[*]        ; inclk0     ; 4.846 ; 4.812 ; Rise       ; inclk0                                            ;
;  MI[0]       ; inclk0     ; 5.473 ; 5.437 ; Rise       ; inclk0                                            ;
;  MI[1]       ; inclk0     ; 4.846 ; 4.812 ; Rise       ; inclk0                                            ;
; hab_contador ; inclk0     ; 4.993 ; 4.934 ; Rise       ; inclk0                                            ;
; c0           ; inclk0     ; 2.031 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; c0           ; inclk0     ;       ; 2.013 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWM          ; inclk0     ; 3.063 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PWM          ; inclk0     ;       ; 3.092 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+----+-------+-------+----+
; Input Port ; Output Port  ; RR ; RF    ; FR    ; FF ;
+------------+--------------+----+-------+-------+----+
; reset      ; MD[0]        ;    ; 5.204 ; 5.378 ;    ;
; reset      ; MD[1]        ;    ; 4.895 ; 5.033 ;    ;
; reset      ; MI[0]        ;    ; 5.505 ; 5.612 ;    ;
; reset      ; MI[1]        ;    ; 5.063 ; 5.185 ;    ;
; reset      ; hab_contador ;    ; 5.305 ; 5.482 ;    ;
+------------+--------------+----+-------+-------+----+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+----+-------+-------+----+
; Input Port ; Output Port  ; RR ; RF    ; FR    ; FF ;
+------------+--------------+----+-------+-------+----+
; reset      ; MD[0]        ;    ; 5.033 ; 5.208 ;    ;
; reset      ; MD[1]        ;    ; 4.735 ; 4.874 ;    ;
; reset      ; MI[0]        ;    ; 5.321 ; 5.429 ;    ;
; reset      ; MI[1]        ;    ; 4.841 ; 4.972 ;    ;
; reset      ; hab_contador ;    ; 5.073 ; 5.243 ;    ;
+------------+--------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inclk0                                            ; 17.322 ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 17.474 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
; inclk0                                            ; 0.553 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                              ;
+---------------------------------------------------+-----------+---------------+
; Clock                                             ; Slack     ; End Point TNS ;
+---------------------------------------------------+-----------+---------------+
; inclk0                                            ; 9.436     ; 0.000         ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; 10239.798 ; 0.000         ;
+---------------------------------------------------+-----------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inclk0'                                                                                                                                                                        ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 17.322 ; Pru_giros_conta:inst|fstate.gira_90_Der    ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inclk0                                            ; inclk0      ; 20.000       ; -0.036     ; 2.629      ;
; 17.436 ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inclk0                                            ; inclk0      ; 20.000       ; -0.036     ; 2.515      ;
; 17.502 ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inclk0                                            ; inclk0      ; 20.000       ; -0.037     ; 2.448      ;
; 17.536 ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inclk0                                            ; inclk0      ; 20.000       ; -0.036     ; 2.415      ;
; 17.562 ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inclk0                                            ; inclk0      ; 20.000       ; -0.036     ; 2.389      ;
; 17.677 ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inclk0                                            ; inclk0      ; 20.000       ; -0.037     ; 2.273      ;
; 17.745 ; Pru_giros_conta:inst|fstate.gira_90_Der    ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inclk0                                            ; inclk0      ; 20.000       ; -0.037     ; 2.205      ;
; 18.113 ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inclk0                                            ; inclk0      ; 20.000       ; -0.037     ; 1.837      ;
; 18.266 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 20.000       ; 1.041      ; 2.682      ;
; 18.328 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 20.000       ; 1.041      ; 2.620      ;
; 18.642 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 20.000       ; 1.040      ; 2.305      ;
; 18.728 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 20.000       ; 1.040      ; 2.219      ;
+--------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                          ;
+-----------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                               ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-----------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 17.474    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[0] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 1.173      ;
; 17.474    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[1] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 1.173      ;
; 17.474    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[2] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 1.173      ;
; 17.474    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[3] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 1.173      ;
; 17.474    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[4] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 1.173      ;
; 17.474    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[5] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 1.173      ;
; 17.474    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[6] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 1.173      ;
; 17.474    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[7] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 1.173      ;
; 17.512    ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|max_reached ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 1.135      ;
; 17.879    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[0] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 0.768      ;
; 17.879    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[1] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 0.768      ;
; 17.879    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[2] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 0.768      ;
; 17.879    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[3] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 0.768      ;
; 17.879    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[4] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 0.768      ;
; 17.879    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[5] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 0.768      ;
; 17.879    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[6] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 0.768      ;
; 17.879    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[7] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 0.768      ;
; 17.917    ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|max_reached ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.290     ; 0.730      ;
; 20478.542 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 1.408      ;
; 20478.545 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 1.405      ;
; 20478.608 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 1.342      ;
; 20478.680 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 1.270      ;
; 20478.928 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 1.022      ;
; 20478.981 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.969      ;
; 20478.985 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.965      ;
; 20478.989 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.961      ;
; 20478.994 ; contador_n_bits:inst2|contador[7]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.956      ;
; 20479.027 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.923      ;
; 20479.049 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.901      ;
; 20479.050 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.900      ;
; 20479.053 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.897      ;
; 20479.054 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.896      ;
; 20479.057 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.893      ;
; 20479.064 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.886      ;
; 20479.066 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.884      ;
; 20479.095 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.855      ;
; 20479.100 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.850      ;
; 20479.117 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.833      ;
; 20479.118 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.832      ;
; 20479.120 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.830      ;
; 20479.121 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.829      ;
; 20479.122 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.828      ;
; 20479.124 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.826      ;
; 20479.125 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.825      ;
; 20479.131 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.819      ;
; 20479.132 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.818      ;
; 20479.163 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.787      ;
; 20479.167 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.783      ;
; 20479.168 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.782      ;
; 20479.193 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[1] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.757      ;
; 20479.199 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.751      ;
; 20479.199 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.751      ;
; 20479.200 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.750      ;
; 20479.233 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.717      ;
; 20479.399 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.551      ;
; 20479.402 ; contador_n_bits:inst2|contador[7]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.548      ;
; 20479.403 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.547      ;
; 20479.403 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.547      ;
; 20479.404 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.546      ;
; 20479.414 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.536      ;
; 20479.414 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[1] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.536      ;
; 20479.416 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.534      ;
; 20479.600 ; contador_n_bits:inst2|max_reached       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 20480.000    ; -0.037     ; 0.350      ;
+-----------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                       ;
+-------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.186 ; contador_n_bits:inst2|max_reached       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.296 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[1] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; contador_n_bits:inst2|contador[7]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.421      ;
; 0.316 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.445 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.567      ;
; 0.457 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[1] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.466 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[2] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.475 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.596      ;
; 0.508 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.630      ;
; 0.511 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.633      ;
; 0.523 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.645      ;
; 0.526 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.529 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[3] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.532 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[4] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.653      ;
; 0.574 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.695      ;
; 0.575 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.696      ;
; 0.577 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.698      ;
; 0.589 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.710      ;
; 0.595 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[5] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.716      ;
; 0.598 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[6] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.719      ;
; 0.624 ; contador_n_bits:inst2|contador[5]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.745      ;
; 0.640 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.761      ;
; 0.661 ; contador_n_bits:inst2|contador[0]       ; contador_n_bits:inst2|contador[7] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.782      ;
; 0.682 ; contador_n_bits:inst2|contador[7]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.803      ;
; 0.726 ; contador_n_bits:inst2|contador[6]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.847      ;
; 0.944 ; contador_n_bits:inst2|contador[1]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.065      ;
; 1.003 ; contador_n_bits:inst2|contador[4]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.124      ;
; 1.046 ; contador_n_bits:inst2|contador[3]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.167      ;
; 1.047 ; contador_n_bits:inst2|contador[2]       ; contador_n_bits:inst2|max_reached ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.168      ;
; 1.496 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|max_reached ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.040     ; 0.640      ;
; 1.629 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[0] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.040     ; 0.773      ;
; 1.629 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[1] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.040     ; 0.773      ;
; 1.629 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[2] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.040     ; 0.773      ;
; 1.629 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[3] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.040     ; 0.773      ;
; 1.629 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[4] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.040     ; 0.773      ;
; 1.629 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[5] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.040     ; 0.773      ;
; 1.629 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[6] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.040     ; 0.773      ;
; 1.629 ; Pru_giros_conta:inst|fstate.gira_90_Izq ; contador_n_bits:inst2|contador[7] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.040     ; 0.773      ;
; 1.811 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|max_reached ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.041     ; 0.954      ;
; 1.944 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[0] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.041     ; 1.087      ;
; 1.944 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[1] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.041     ; 1.087      ;
; 1.944 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[2] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.041     ; 1.087      ;
; 1.944 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[3] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.041     ; 1.087      ;
; 1.944 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[4] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.041     ; 1.087      ;
; 1.944 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[5] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.041     ; 1.087      ;
; 1.944 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[6] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.041     ; 1.087      ;
; 1.944 ; Pru_giros_conta:inst|fstate.gira_90_Der ; contador_n_bits:inst2|contador[7] ; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -1.041     ; 1.087      ;
+-------+-----------------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inclk0'                                                                                                                                                                        ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 0.553 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 0.000        ; 1.290      ; 1.997      ;
; 0.689 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 0.000        ; 1.290      ; 2.133      ;
; 0.811 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 0.000        ; 1.290      ; 2.255      ;
; 0.976 ; contador_n_bits:inst2|max_reached          ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0      ; 0.000        ; 1.290      ; 2.420      ;
; 1.623 ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inclk0                                            ; inclk0      ; 0.000        ; 0.037      ; 1.744      ;
; 1.924 ; Pru_giros_conta:inst|fstate.gira_90_Der    ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; inclk0                                            ; inclk0      ; 0.000        ; 0.036      ; 2.044      ;
; 1.943 ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inclk0                                            ; inclk0      ; 0.000        ; 0.037      ; 2.064      ;
; 1.943 ; Pru_giros_conta:inst|fstate.Avanza_giroDer ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inclk0                                            ; inclk0      ; 0.000        ; 0.037      ; 2.064      ;
; 1.962 ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inclk0                                            ; inclk0      ; 0.000        ; 0.036      ; 2.082      ;
; 1.983 ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; Pru_giros_conta:inst|fstate.gira_90_Izq    ; inclk0                                            ; inclk0      ; 0.000        ; 0.037      ; 2.104      ;
; 2.057 ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; Pru_giros_conta:inst|fstate.Avanza_giroIzq ; inclk0                                            ; inclk0      ; 0.000        ; 0.036      ; 2.177      ;
; 2.116 ; Pru_giros_conta:inst|fstate.gira_90_Der    ; Pru_giros_conta:inst|fstate.gira_90_Der    ; inclk0                                            ; inclk0      ; 0.000        ; 0.036      ; 2.236      ;
+-------+--------------------------------------------+--------------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inclk0'                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroDer                  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroIzq                  ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Der                     ;
; 9.436  ; 9.620        ; 0.184          ; Low Pulse Width  ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Izq                     ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|fstate.Avanza_giroDer|clk                              ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|fstate.Avanza_giroIzq|clk                              ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|fstate.gira_90_Der|clk                                 ;
; 9.616  ; 9.616        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst|fstate.gira_90_Izq|clk                                 ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|o                                              ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~inputclkctrl|inclk[0]                                ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~inputclkctrl|outclk                                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inclk0 ; Rise       ; inclk0~input|i                                              ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroIzq                  ;
; 10.161 ; 10.377       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Der                     ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroDer                  ;
; 10.162 ; 10.378       ; 0.216          ; High Pulse Width ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Izq                     ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~inputclkctrl|inclk[0]                                ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~inputclkctrl|outclk                                  ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inclk0~input|o                                              ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|fstate.Avanza_giroIzq|clk                              ;
; 10.383 ; 10.383       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|fstate.gira_90_Der|clk                                 ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|fstate.Avanza_giroDer|clk                              ;
; 10.384 ; 10.384       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst|fstate.gira_90_Izq|clk                                 ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; inclk0 ; Rise       ; inst3|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; inclk0 ; Rise       ; inclk0                                                      ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroDer                  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.Avanza_giroIzq                  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Der                     ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; inclk0 ; Rise       ; Pru_giros_conta:inst|fstate.gira_90_Izq                     ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst3|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 10239.798 ; 10239.982    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[0]                                       ;
; 10239.798 ; 10239.982    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[1]                                       ;
; 10239.798 ; 10239.982    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[2]                                       ;
; 10239.798 ; 10239.982    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[3]                                       ;
; 10239.798 ; 10239.982    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[4]                                       ;
; 10239.798 ; 10239.982    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[5]                                       ;
; 10239.798 ; 10239.982    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[6]                                       ;
; 10239.798 ; 10239.982    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[7]                                       ;
; 10239.798 ; 10239.982    ; 0.184          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|max_reached                                       ;
; 10239.800 ; 10240.016    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[0]                                       ;
; 10239.800 ; 10240.016    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[1]                                       ;
; 10239.800 ; 10240.016    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[2]                                       ;
; 10239.800 ; 10240.016    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[3]                                       ;
; 10239.800 ; 10240.016    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[4]                                       ;
; 10239.800 ; 10240.016    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[5]                                       ;
; 10239.800 ; 10240.016    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[6]                                       ;
; 10239.800 ; 10240.016    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[7]                                       ;
; 10239.800 ; 10240.016    ; 0.216          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|max_reached                                       ;
; 10239.978 ; 10239.978    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[0]|clk                                                   ;
; 10239.978 ; 10239.978    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[1]|clk                                                   ;
; 10239.978 ; 10239.978    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[2]|clk                                                   ;
; 10239.978 ; 10239.978    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[3]|clk                                                   ;
; 10239.978 ; 10239.978    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[4]|clk                                                   ;
; 10239.978 ; 10239.978    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[5]|clk                                                   ;
; 10239.978 ; 10239.978    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[6]|clk                                                   ;
; 10239.978 ; 10239.978    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[7]|clk                                                   ;
; 10239.978 ; 10239.978    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|max_reached|clk                                                   ;
; 10239.999 ; 10239.999    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 10239.999 ; 10239.999    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 10240.001 ; 10240.001    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 10240.001 ; 10240.001    ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 10240.022 ; 10240.022    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[0]|clk                                                   ;
; 10240.022 ; 10240.022    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[1]|clk                                                   ;
; 10240.022 ; 10240.022    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[2]|clk                                                   ;
; 10240.022 ; 10240.022    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[3]|clk                                                   ;
; 10240.022 ; 10240.022    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[4]|clk                                                   ;
; 10240.022 ; 10240.022    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[5]|clk                                                   ;
; 10240.022 ; 10240.022    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[6]|clk                                                   ;
; 10240.022 ; 10240.022    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|contador[7]|clk                                                   ;
; 10240.022 ; 10240.022    ; 0.000          ; High Pulse Width ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|max_reached|clk                                                   ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[0]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[1]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[2]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[3]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[4]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[5]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[6]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|contador[7]                                       ;
; 20478.000 ; 20480.000    ; 2.000          ; Min Period       ; inst3|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; contador_n_bits:inst2|max_reached                                       ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Muro      ; inclk0     ; 3.269 ; 4.117 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; 1.266 ; 1.439 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; 2.234 ; 2.469 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Muro      ; inclk0     ; -2.379 ; -2.989 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; -0.303 ; -0.551 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; -1.792 ; -1.999 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; MD[*]        ; inclk0     ; 3.774 ; 3.778 ; Rise       ; inclk0                                            ;
;  MD[0]       ; inclk0     ; 3.774 ; 3.778 ; Rise       ; inclk0                                            ;
;  MD[1]       ; inclk0     ; 3.465 ; 3.545 ; Rise       ; inclk0                                            ;
; MI[*]        ; inclk0     ; 3.957 ; 3.935 ; Rise       ; inclk0                                            ;
;  MI[0]       ; inclk0     ; 3.957 ; 3.935 ; Rise       ; inclk0                                            ;
;  MI[1]       ; inclk0     ; 3.292 ; 3.326 ; Rise       ; inclk0                                            ;
; hab_contador ; inclk0     ; 3.715 ; 3.833 ; Rise       ; inclk0                                            ;
; c0           ; inclk0     ; 1.558 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; c0           ; inclk0     ;       ; 1.607 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWM          ; inclk0     ; 2.432 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PWM          ; inclk0     ;       ; 2.535 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; MD[*]        ; inclk0     ; 3.353 ; 3.432 ; Rise       ; inclk0                                            ;
;  MD[0]       ; inclk0     ; 3.388 ; 3.494 ; Rise       ; inclk0                                            ;
;  MD[1]       ; inclk0     ; 3.353 ; 3.432 ; Rise       ; inclk0                                            ;
; MI[*]        ; inclk0     ; 3.177 ; 3.208 ; Rise       ; inclk0                                            ;
;  MI[0]       ; inclk0     ; 3.664 ; 3.540 ; Rise       ; inclk0                                            ;
;  MI[1]       ; inclk0     ; 3.177 ; 3.208 ; Rise       ; inclk0                                            ;
; hab_contador ; inclk0     ; 3.253 ; 3.308 ; Rise       ; inclk0                                            ;
; c0           ; inclk0     ; 1.325 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; c0           ; inclk0     ;       ; 1.372 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWM          ; inclk0     ; 2.202 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PWM          ; inclk0     ;       ; 2.304 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+----+-------+-------+----+
; Input Port ; Output Port  ; RR ; RF    ; FR    ; FF ;
+------------+--------------+----+-------+-------+----+
; reset      ; MD[0]        ;    ; 3.555 ; 3.728 ;    ;
; reset      ; MD[1]        ;    ; 3.314 ; 3.532 ;    ;
; reset      ; MI[0]        ;    ; 3.649 ; 3.995 ;    ;
; reset      ; MI[1]        ;    ; 3.430 ; 3.645 ;    ;
; reset      ; hab_contador ;    ; 3.611 ; 3.806 ;    ;
+------------+--------------+----+-------+-------+----+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+----+-------+-------+----+
; Input Port ; Output Port  ; RR ; RF    ; FR    ; FF ;
+------------+--------------+----+-------+-------+----+
; reset      ; MD[0]        ;    ; 3.448 ; 3.629 ;    ;
; reset      ; MD[1]        ;    ; 3.216 ; 3.439 ;    ;
; reset      ; MI[0]        ;    ; 3.537 ; 3.885 ;    ;
; reset      ; MI[1]        ;    ; 3.288 ; 3.516 ;    ;
; reset      ; hab_contador ;    ; 3.463 ; 3.656 ;    ;
+------------+--------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; 15.574 ; 0.186 ; N/A      ; N/A     ; 9.436               ;
;  inclk0                                            ; 15.574 ; 0.553 ; N/A      ; N/A     ; 9.436               ;
;  inst3|altpll_component|auto_generated|pll1|clk[0] ; 15.686 ; 0.186 ; N/A      ; N/A     ; 10239.762           ;
; Design-wide TNS                                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  inclk0                                            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst3|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Muro      ; inclk0     ; 5.809 ; 6.291 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; 2.061 ; 2.100 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; 3.739 ; 3.803 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+
; Muro      ; inclk0     ; -2.379 ; -2.989 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; -0.303 ; -0.527 ; Rise       ; inclk0                                            ;
; reset     ; inclk0     ; -1.792 ; -1.999 ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; MD[*]        ; inclk0     ; 6.464 ; 6.350 ; Rise       ; inclk0                                            ;
;  MD[0]       ; inclk0     ; 6.464 ; 6.350 ; Rise       ; inclk0                                            ;
;  MD[1]       ; inclk0     ; 5.968 ; 5.978 ; Rise       ; inclk0                                            ;
; MI[*]        ; inclk0     ; 6.661 ; 6.716 ; Rise       ; inclk0                                            ;
;  MI[0]       ; inclk0     ; 6.661 ; 6.716 ; Rise       ; inclk0                                            ;
;  MI[1]       ; inclk0     ; 5.624 ; 5.602 ; Rise       ; inclk0                                            ;
; hab_contador ; inclk0     ; 6.415 ; 6.431 ; Rise       ; inclk0                                            ;
; c0           ; inclk0     ; 2.611 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; c0           ; inclk0     ;       ; 2.600 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWM          ; inclk0     ; 3.770 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PWM          ; inclk0     ;       ; 3.872 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; MD[*]        ; inclk0     ; 3.353 ; 3.432 ; Rise       ; inclk0                                            ;
;  MD[0]       ; inclk0     ; 3.388 ; 3.494 ; Rise       ; inclk0                                            ;
;  MD[1]       ; inclk0     ; 3.353 ; 3.432 ; Rise       ; inclk0                                            ;
; MI[*]        ; inclk0     ; 3.177 ; 3.208 ; Rise       ; inclk0                                            ;
;  MI[0]       ; inclk0     ; 3.664 ; 3.540 ; Rise       ; inclk0                                            ;
;  MI[1]       ; inclk0     ; 3.177 ; 3.208 ; Rise       ; inclk0                                            ;
; hab_contador ; inclk0     ; 3.253 ; 3.308 ; Rise       ; inclk0                                            ;
; c0           ; inclk0     ; 1.325 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; c0           ; inclk0     ;       ; 1.372 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[0] ;
; PWM          ; inclk0     ; 2.202 ;       ; Rise       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
; PWM          ; inclk0     ;       ; 2.304 ; Fall       ; inst3|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------+
; Progagation Delay                                   ;
+------------+--------------+----+-------+-------+----+
; Input Port ; Output Port  ; RR ; RF    ; FR    ; FF ;
+------------+--------------+----+-------+-------+----+
; reset      ; MD[0]        ;    ; 5.808 ; 5.909 ;    ;
; reset      ; MD[1]        ;    ; 5.469 ; 5.552 ;    ;
; reset      ; MI[0]        ;    ; 6.113 ; 6.202 ;    ;
; reset      ; MI[1]        ;    ; 5.665 ; 5.734 ;    ;
; reset      ; hab_contador ;    ; 5.926 ; 6.025 ;    ;
+------------+--------------+----+-------+-------+----+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+------------+--------------+----+-------+-------+----+
; Input Port ; Output Port  ; RR ; RF    ; FR    ; FF ;
+------------+--------------+----+-------+-------+----+
; reset      ; MD[0]        ;    ; 3.448 ; 3.629 ;    ;
; reset      ; MD[1]        ;    ; 3.216 ; 3.439 ;    ;
; reset      ; MI[0]        ;    ; 3.537 ; 3.885 ;    ;
; reset      ; MI[1]        ;    ; 3.288 ; 3.516 ;    ;
; reset      ; hab_contador ;    ; 3.463 ; 3.656 ;    ;
+------------+--------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hab_contador  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; locked        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MD[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MD[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MI[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MI[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inclk0                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Muro                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hab_contador  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; c0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; PWM           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; locked        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; MD[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; MD[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; MI[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; MI[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hab_contador  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; c0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PWM           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; locked        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; MD[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; MD[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; MI[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; MI[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hab_contador  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PWM           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; locked        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MD[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; MD[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MI[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; MI[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inclk0                                            ; inclk0                                            ; 8        ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0                                            ; 4        ; 0        ; 0        ; 0        ;
; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 18       ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 45       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inclk0                                            ; inclk0                                            ; 8        ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; inclk0                                            ; 4        ; 0        ; 0        ; 0        ;
; inclk0                                            ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 18       ; 0        ; 0        ; 0        ;
; inst3|altpll_component|auto_generated|pll1|clk[0] ; inst3|altpll_component|auto_generated|pll1|clk[0] ; 45       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 23    ; 23   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 20 19:43:06 2024
Info: Command: quartus_sta Pru_giros_conta -c Pru_giros_conta
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Pru_giros_conta.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name inclk0 inclk0
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 1024 -duty_cycle 50.00 -name {inst3|altpll_component|auto_generated|pll1|clk[0]} {inst3|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst3|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 20.00 -name {inst3|altpll_component|auto_generated|pll1|clk[1]} {inst3|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 15.574
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.574         0.000 inclk0 
    Info (332119):    15.686         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.356         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     1.179         0.000 inclk0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.666
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.666         0.000 inclk0 
    Info (332119): 10239.775         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 16.030
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.030         0.000 inclk0 
    Info (332119):    16.191         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.311         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     1.093         0.000 inclk0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.693
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.693         0.000 inclk0 
    Info (332119): 10239.762         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 17.322
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.322         0.000 inclk0 
    Info (332119):    17.474         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.553         0.000 inclk0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.436
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.436         0.000 inclk0 
    Info (332119): 10239.798         0.000 inst3|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4608 megabytes
    Info: Processing ended: Sun Oct 20 19:43:10 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


