TimeQuest Timing Analyzer report for CEG3155_PROJECT
Wed Dec 04 16:47:50 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'baudSel[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'baudSel[0]'
 17. Slow 1200mV 85C Model Hold: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'
 18. Slow 1200mV 85C Model Recovery: 'clk'
 19. Slow 1200mV 85C Model Removal: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'baudSel[0]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Slow 1200mV 85C Model Metastability Report
 28. Slow 1200mV 0C Model Fmax Summary
 29. Slow 1200mV 0C Model Setup Summary
 30. Slow 1200mV 0C Model Hold Summary
 31. Slow 1200mV 0C Model Recovery Summary
 32. Slow 1200mV 0C Model Removal Summary
 33. Slow 1200mV 0C Model Minimum Pulse Width Summary
 34. Slow 1200mV 0C Model Setup: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'
 35. Slow 1200mV 0C Model Setup: 'clk'
 36. Slow 1200mV 0C Model Setup: 'baudSel[0]'
 37. Slow 1200mV 0C Model Hold: 'clk'
 38. Slow 1200mV 0C Model Hold: 'baudSel[0]'
 39. Slow 1200mV 0C Model Hold: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'
 40. Slow 1200mV 0C Model Recovery: 'clk'
 41. Slow 1200mV 0C Model Removal: 'clk'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'baudSel[0]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Slow 1200mV 0C Model Metastability Report
 50. Fast 1200mV 0C Model Setup Summary
 51. Fast 1200mV 0C Model Hold Summary
 52. Fast 1200mV 0C Model Recovery Summary
 53. Fast 1200mV 0C Model Removal Summary
 54. Fast 1200mV 0C Model Minimum Pulse Width Summary
 55. Fast 1200mV 0C Model Setup: 'clk'
 56. Fast 1200mV 0C Model Setup: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'
 57. Fast 1200mV 0C Model Setup: 'baudSel[0]'
 58. Fast 1200mV 0C Model Hold: 'clk'
 59. Fast 1200mV 0C Model Hold: 'baudSel[0]'
 60. Fast 1200mV 0C Model Hold: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'
 61. Fast 1200mV 0C Model Recovery: 'clk'
 62. Fast 1200mV 0C Model Removal: 'clk'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'baudSel[0]'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Fast 1200mV 0C Model Metastability Report
 71. Multicorner Timing Analysis Summary
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Progagation Delay
 75. Minimum Progagation Delay
 76. Board Trace Model Assignments
 77. Input Transition Times
 78. Signal Integrity Metrics (Slow 1200mv 0c Model)
 79. Signal Integrity Metrics (Slow 1200mv 85c Model)
 80. Signal Integrity Metrics (Fast 1200mv 0c Model)
 81. Setup Transfers
 82. Hold Transfers
 83. Recovery Transfers
 84. Removal Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CEG3155_PROJECT                                                   ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------------------+
; Clock Name                                                              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                     ;
+-------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------------------+
; baudSel[0]                                                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { baudSel[0] }                                                              ;
; clk                                                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                     ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q } ;
+-------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                                     ;
+------------+-----------------+-------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                              ; Note                                                          ;
+------------+-----------------+-------------------------------------------------------------------------+---------------------------------------------------------------+
; 552.79 MHz ; 437.64 MHz      ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; limit due to minimum period restriction (tmin)                ;
; 561.8 MHz  ; 250.0 MHz       ; clk                                                                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 635.73 MHz ; 250.0 MHz       ; baudSel[0]                                                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                              ;
+-------------------------------------------------------------------------+--------+---------------+
; Clock                                                                   ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------+--------+---------------+
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; -0.809 ; -4.099        ;
; clk                                                                     ; -0.780 ; -4.841        ;
; baudSel[0]                                                              ; -0.573 ; -1.137        ;
+-------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                               ;
+-------------------------------------------------------------------------+--------+---------------+
; Clock                                                                   ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------+--------+---------------+
; clk                                                                     ; -0.086 ; -0.201        ;
; baudSel[0]                                                              ; 0.404  ; 0.000         ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.440  ; 0.000         ;
+-------------------------------------------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -3.029 ; -24.175               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.560 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                ;
+-------------------------------------------------------------------------+--------+---------------+
; Clock                                                                   ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------+--------+---------------+
; clk                                                                     ; -3.000 ; -13.280       ;
; baudSel[0]                                                              ; -3.000 ; -8.030        ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; -1.285 ; -10.280       ;
+-------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock                                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; -0.809 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.564      ;
; -0.732 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.487      ;
; -0.732 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.487      ;
; -0.731 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.486      ;
; -0.731 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.486      ;
; -0.730 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.485      ;
; -0.730 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.485      ;
; -0.729 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.484      ;
; -0.729 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.484      ;
; -0.681 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.436      ;
; -0.654 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.409      ;
; -0.654 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.409      ;
; -0.653 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.408      ;
; -0.653 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.408      ;
; -0.501 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.256      ;
; -0.454 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.209      ;
; -0.440 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.195      ;
; -0.440 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.195      ;
; -0.439 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.194      ;
; -0.439 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.194      ;
; -0.383 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.138      ;
; -0.381 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.136      ;
; -0.368 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.123      ;
; -0.364 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.119      ;
; -0.348 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 1.103      ;
; -0.208 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 0.963      ;
; -0.077 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 0.832      ;
; -0.077 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.263     ; 0.832      ;
; -0.005 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.258     ; 0.765      ;
; -0.005 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.258     ; 0.765      ;
; -0.005 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.258     ; 0.765      ;
; -0.005 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.258     ; 0.765      ;
; -0.005 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.258     ; 0.765      ;
; -0.005 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.258     ; 0.765      ;
; -0.005 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.258     ; 0.765      ;
; -0.005 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.258     ; 0.765      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.780 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.062     ; 1.736      ;
; -0.716 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.685      ;
; -0.710 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.679      ;
; -0.690 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.659      ;
; -0.687 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.656      ;
; -0.687 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.656      ;
; -0.677 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.646      ;
; -0.674 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.643      ;
; -0.674 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.643      ;
; -0.673 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.062     ; 1.629      ;
; -0.670 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.639      ;
; -0.660 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.062     ; 1.616      ;
; -0.646 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.062     ; 1.602      ;
; -0.571 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 1.546      ;
; -0.549 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.518      ;
; -0.546 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.515      ;
; -0.546 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.515      ;
; -0.532 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.062     ; 1.488      ;
; -0.520 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 1.495      ;
; -0.372 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 1.347      ;
; -0.300 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.062     ; 1.256      ;
; -0.292 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.261      ;
; -0.186 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.155      ;
; -0.181 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 1.150      ;
; -0.032 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 2.850      ;
; -0.007 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 2.825      ;
; 0.084  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 2.734      ;
; 0.087  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 2.731      ;
; 0.087  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 2.731      ;
; 0.123  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.097      ; 2.704      ;
; 0.152  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 2.666      ;
; 0.153  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 2.665      ;
; 0.210  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 0.765      ;
; 0.210  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 0.765      ;
; 0.210  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 0.765      ;
; 0.210  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 0.765      ;
; 0.487  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 2.831      ;
; 0.509  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 2.809      ;
; 0.585  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 2.733      ;
; 0.587  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 2.731      ;
; 0.588  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 2.730      ;
; 0.622  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.097      ; 2.705      ;
; 0.643  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 2.675      ;
; 0.689  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 2.629      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'baudSel[0]'                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.573 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.495     ; 1.076      ;
; -0.304 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.495     ; 0.807      ;
; -0.302 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.495     ; 0.805      ;
; -0.262 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.495     ; 0.765      ;
; -0.262 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.495     ; 0.765      ;
; -0.262 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.495     ; 0.765      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.086 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 2.530      ;
; -0.047 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 2.569      ;
; -0.042 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.187      ; 2.583      ;
; -0.010 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 2.606      ;
; -0.009 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 2.607      ;
; -0.007 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 2.609      ;
; 0.036  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 2.652      ;
; 0.086  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 2.702      ;
; 0.408  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 2.524      ;
; 0.440  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.449  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.187      ; 2.574      ;
; 0.452  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 2.568      ;
; 0.484  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 2.600      ;
; 0.485  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 2.601      ;
; 0.487  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 2.603      ;
; 0.555  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 2.671      ;
; 0.558  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 2.674      ;
; 0.732  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 0.967      ;
; 0.738  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 0.973      ;
; 0.880  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 1.115      ;
; 0.900  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.080      ; 1.166      ;
; 0.998  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 1.227      ;
; 1.125  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.080      ; 1.391      ;
; 1.165  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 1.394      ;
; 1.166  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 1.395      ;
; 1.166  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.080      ; 1.432      ;
; 1.179  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 1.414      ;
; 1.180  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 1.415      ;
; 1.182  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 1.417      ;
; 1.184  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.080      ; 1.450      ;
; 1.213  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.080      ; 1.479      ;
; 1.220  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 1.455      ;
; 1.221  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 1.456      ;
; 1.223  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 1.458      ;
; 1.238  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 1.473      ;
; 1.239  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 1.474      ;
; 1.241  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 1.476      ;
; 1.259  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 1.494      ;
; 1.265  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 1.500      ;
; 1.277  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 1.512      ;
; 1.347  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.080      ; 1.613      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'baudSel[0]'                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.079      ; 0.674      ;
; 0.427 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.079      ; 0.692      ;
; 0.429 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.079      ; 0.694      ;
; 0.640 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.079      ; 0.905      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock                                                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; 0.440 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.043      ; 0.669      ;
; 0.445 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.043      ; 0.674      ;
; 0.475 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 0.709      ;
; 0.476 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 0.710      ;
; 0.637 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 0.871      ;
; 0.690 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 0.924      ;
; 0.705 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 0.939      ;
; 0.708 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 0.942      ;
; 0.716 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 0.950      ;
; 0.718 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 0.952      ;
; 0.829 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.063      ;
; 0.829 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.063      ;
; 0.830 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.064      ;
; 0.830 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.064      ;
; 0.863 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.097      ;
; 0.881 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.115      ;
; 0.989 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.223      ;
; 0.989 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.223      ;
; 0.990 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.224      ;
; 0.990 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.224      ;
; 1.052 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.286      ;
; 1.052 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.286      ;
; 1.053 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.287      ;
; 1.053 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.287      ;
; 1.057 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.291      ;
; 1.057 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.291      ;
; 1.058 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.292      ;
; 1.058 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.292      ;
; 1.071 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.305      ;
; 1.202 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.048      ; 1.436      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -3.029 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.062     ; 3.985      ;
; -3.021 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.990      ;
; -3.021 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.990      ;
; -3.021 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.990      ;
; -3.021 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.990      ;
; -3.021 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.990      ;
; -3.021 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.990      ;
; -3.020 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.080     ; 3.958      ;
; -3.020 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.080     ; 3.958      ;
; -3.020 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.080     ; 3.958      ;
; -3.020 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.080     ; 3.958      ;
; -3.020 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.080     ; 3.958      ;
; -3.020 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.080     ; 3.958      ;
; -3.020 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.080     ; 3.958      ;
; -3.015 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 3.990      ;
; -2.978 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 3.953      ;
; -2.904 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.062     ; 3.860      ;
; -2.900 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.869      ;
; -2.900 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.869      ;
; -2.900 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.869      ;
; -2.900 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.869      ;
; -2.900 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.869      ;
; -2.900 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.869      ;
; -2.894 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 3.869      ;
; -2.806 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.062     ; 3.762      ;
; -2.802 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.771      ;
; -2.802 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.771      ;
; -2.802 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.771      ;
; -2.802 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.771      ;
; -2.802 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.771      ;
; -2.802 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.771      ;
; -2.796 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 3.771      ;
; -2.689 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.062     ; 3.645      ;
; -2.685 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.654      ;
; -2.685 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.654      ;
; -2.685 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.654      ;
; -2.685 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.654      ;
; -2.685 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.654      ;
; -2.685 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.654      ;
; -2.679 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 3.654      ;
; -2.547 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.062     ; 3.503      ;
; -2.543 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.512      ;
; -2.543 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.512      ;
; -2.543 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.512      ;
; -2.543 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.512      ;
; -2.543 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.512      ;
; -2.543 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.512      ;
; -2.537 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 3.512      ;
; -2.504 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.062     ; 3.460      ;
; -2.500 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.469      ;
; -2.500 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.469      ;
; -2.500 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.469      ;
; -2.500 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.469      ;
; -2.500 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.469      ;
; -2.500 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.049     ; 3.469      ;
; -2.494 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.043     ; 3.469      ;
; -0.669 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 3.487      ;
; -0.669 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 3.487      ;
; -0.669 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 3.487      ;
; -0.669 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 3.487      ;
; -0.669 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 3.487      ;
; -0.669 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 3.487      ;
; -0.669 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.088      ; 3.487      ;
; -0.651 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 2.097      ; 3.478      ;
; -0.101 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 3.419      ;
; -0.101 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 3.419      ;
; -0.101 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 3.419      ;
; -0.101 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 3.419      ;
; -0.101 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 3.419      ;
; -0.101 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 3.419      ;
; -0.101 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.088      ; 3.419      ;
; -0.087 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 2.097      ; 3.414      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.560 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.187      ; 3.185      ;
; 0.575 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 3.191      ;
; 0.575 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 3.191      ;
; 0.575 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 3.191      ;
; 0.575 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 3.191      ;
; 0.575 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 3.191      ;
; 0.575 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 3.191      ;
; 0.575 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.178      ; 3.191      ;
; 1.064 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.187      ; 3.189      ;
; 1.082 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 3.198      ;
; 1.082 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 3.198      ;
; 1.082 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 3.198      ;
; 1.082 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 3.198      ;
; 1.082 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 3.198      ;
; 1.082 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 3.198      ;
; 1.082 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.178      ; 3.198      ;
; 2.498 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.080      ; 2.764      ;
; 2.538 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 2.773      ;
; 2.538 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 2.773      ;
; 2.538 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 2.773      ;
; 2.538 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 2.773      ;
; 2.538 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 2.773      ;
; 2.538 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 2.773      ;
; 2.544 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 2.773      ;
; 2.586 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.080      ; 2.852      ;
; 2.626 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 2.861      ;
; 2.626 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 2.861      ;
; 2.626 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 2.861      ;
; 2.626 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 2.861      ;
; 2.626 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 2.861      ;
; 2.626 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 2.861      ;
; 2.632 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 2.861      ;
; 2.743 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.080      ; 3.009      ;
; 2.783 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.018      ;
; 2.783 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.018      ;
; 2.783 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.018      ;
; 2.783 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.018      ;
; 2.783 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.018      ;
; 2.783 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.018      ;
; 2.789 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 3.018      ;
; 2.859 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.080      ; 3.125      ;
; 2.896 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.131      ;
; 2.896 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.131      ;
; 2.896 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.131      ;
; 2.896 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.131      ;
; 2.896 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.131      ;
; 2.896 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.131      ;
; 2.902 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 3.131      ;
; 2.951 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.080      ; 3.217      ;
; 2.954 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.062      ; 3.202      ;
; 2.954 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.062      ; 3.202      ;
; 2.954 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.062      ; 3.202      ;
; 2.954 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.062      ; 3.202      ;
; 2.954 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.062      ; 3.202      ;
; 2.954 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.062      ; 3.202      ;
; 2.954 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.062      ; 3.202      ;
; 2.964 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 3.193      ;
; 2.988 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.223      ;
; 2.988 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.223      ;
; 2.988 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.223      ;
; 2.988 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.223      ;
; 2.988 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.223      ;
; 2.988 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.223      ;
; 2.994 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 3.223      ;
; 3.121 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.080      ; 3.387      ;
; 3.158 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.393      ;
; 3.158 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.393      ;
; 3.158 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.393      ;
; 3.158 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.393      ;
; 3.158 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.393      ;
; 3.158 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.049      ; 3.393      ;
; 3.164 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.043      ; 3.393      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; 0.274  ; 0.462        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.316  ; 0.536        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; 0.329  ; 0.549        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                             ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:3:b|int_q|clk                                    ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:4:b|int_q|clk                                    ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:5:b|int_q|clk                                    ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:6:b|int_q|clk                                    ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:7:b|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                             ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:7:b|int_q|clk                                    ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:3:b|int_q|clk                                    ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:4:b|int_q|clk                                    ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:5:b|int_q|clk                                    ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:6:b|int_q|clk                                    ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'baudSel[0]'                                                                                                       ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; baudSel[0] ; Rise       ; baudSel[0]                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.306 ; -0.086       ; 0.220          ; High Pulse Width ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.306 ; -0.086       ; 0.220          ; High Pulse Width ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.306 ; -0.086       ; 0.220          ; High Pulse Width ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.051 ; -0.051       ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; -0.051 ; -0.051       ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; -0.051 ; -0.051       ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; -0.044 ; -0.044       ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; baudMux|muxfinal|y~clkctrl|inclk[0]                                     ;
; -0.044 ; -0.044       ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; baudMux|muxfinal|y~clkctrl|outclk                                       ;
; -0.016 ; -0.016       ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; baudMux|muxfinal|y|combout                                              ;
; 0.092  ; 0.280        ; 0.188          ; Low Pulse Width  ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.092  ; 0.280        ; 0.188          ; Low Pulse Width  ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.092  ; 0.280        ; 0.188          ; Low Pulse Width  ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|muxfinal|y|datad                                                ;
; 0.146  ; 0.146        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|muxfinal|y|datac                                                ;
; 0.158  ; 0.158        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|combout                                       ;
; 0.160  ; 0.160        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|combout                                       ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; baudMux|muxfinal|y|combout                                              ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; baudMux|muxfinal|y~clkctrl|inclk[0]                                     ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; baudMux|muxfinal|y~clkctrl|outclk                                       ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|combout                                       ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|muxfinal|y|datad                                                ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|combout                                       ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|datac                                         ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|muxfinal|y|datac                                                ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|datad                                         ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudSel[0]~input|o                                                      ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|datac                                         ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~0|dataa                                         ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~1|dataa                                         ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~0|dataa                                         ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~1|dataa                                         ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~1|combout                                       ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|datad                                         ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~0|combout                                       ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~0|combout                                       ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~1|combout                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudSel[0]~input|i                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudSel[0]~input|i                                                      ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~0|combout                                       ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~1|combout                                       ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~1|combout                                       ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~0|combout                                       ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~0|dataa                                         ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~1|dataa                                         ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~1|dataa                                         ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~0|dataa                                         ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|datad                                         ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|datac                                         ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudSel[0]~input|o                                                      ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|datad                                         ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|datac                                         ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'                                                                                                       ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                   ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.157  ; 0.345        ; 0.188          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.157  ; 0.345        ; 0.188          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.157  ; 0.345        ; 0.188          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.157  ; 0.345        ; 0.188          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.157  ; 0.345        ; 0.188          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; 0.157  ; 0.345        ; 0.188          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; 0.157  ; 0.345        ; 0.188          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; 0.157  ; 0.345        ; 0.188          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|combout                    ;
; 0.293  ; 0.293        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|o_AeqB|combout                                                   ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|o_AeqB|datad                                                     ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:3:b|int_q|clk                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:4:b|int_q|clk                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:5:b|int_q|clk                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:6:b|int_q|clk                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:7:b|int_q|clk                                    ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:3:b|int_q|clk                                    ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:4:b|int_q|clk                                    ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:5:b|int_q|clk                                    ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:6:b|int_q|clk                                    ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:7:b|int_q|clk                                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|o_AeqB|datad                                                     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|o_AeqB|combout                                                   ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|combout                    ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|datac                      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~1|combout                    ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|\comparatorLoop:0:comparator_n|o_GT~0|combout                    ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|\comparatorLoop:0:comparator_n|o_GT~1|datac                      ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~0|datad                      ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|datad                      ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~2|combout                    ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~3|combout                    ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~3|dataa                      ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~3|dataa                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~2|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~2|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; count1|reg|\reg_n_bits:0:b|int_q|q                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; count1|reg|\reg_n_bits:0:b|int_q|q                                      ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~3|combout                    ;
; 0.511  ; 0.511        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~2|combout                    ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|datad                      ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~0|datad                      ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|\comparatorLoop:0:comparator_n|o_GT~1|datac                      ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|\comparatorLoop:0:comparator_n|o_GT~0|combout                    ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~1|combout                    ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|datac                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                        ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+
; Data Port ; Clock Port                                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                         ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+
; bclkx8    ; baudSel[0]                                                              ; 7.637  ; 7.499  ; Rise       ; baudSel[0]                                                              ;
; bclk      ; baudSel[0]                                                              ; 12.159 ; 12.225 ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; baudSel[0]                                                              ; 7.637  ; 7.499  ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 9.605  ; 9.576  ; Fall       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+
; Data Port ; Clock Port                                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                         ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+
; bclkx8    ; baudSel[0]                                                              ; 7.039  ; 6.892  ; Rise       ; baudSel[0]                                                              ;
; bclk      ; baudSel[0]                                                              ; 11.459 ; 11.525 ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; baudSel[0]                                                              ; 7.039  ; 6.892  ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 8.684  ; 8.675  ; Fall       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; baudSel[1] ; bclkx8      ; 9.425 ; 9.261 ; 9.692 ; 9.670 ;
; baudSel[2] ; bclkx8      ; 8.520 ; 8.407 ; 8.863 ; 8.802 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; baudSel[1] ; bclkx8      ; 8.827 ; 8.647 ; 9.085 ; 9.027 ;
; baudSel[2] ; bclkx8      ; 8.208 ; 8.103 ; 8.533 ; 8.469 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                                      ;
+------------+-----------------+-------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                              ; Note                                                          ;
+------------+-----------------+-------------------------------------------------------------------------+---------------------------------------------------------------+
; 596.3 MHz  ; 437.64 MHz      ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; limit due to minimum period restriction (tmin)                ;
; 619.2 MHz  ; 250.0 MHz       ; clk                                                                     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 699.79 MHz ; 250.0 MHz       ; baudSel[0]                                                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                               ;
+-------------------------------------------------------------------------+--------+---------------+
; Clock                                                                   ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------+--------+---------------+
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; -0.677 ; -3.270        ;
; clk                                                                     ; -0.615 ; -3.683        ;
; baudSel[0]                                                              ; -0.429 ; -0.759        ;
+-------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                ;
+-------------------------------------------------------------------------+--------+---------------+
; Clock                                                                   ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------+--------+---------------+
; clk                                                                     ; -0.119 ; -0.236        ;
; baudSel[0]                                                              ; 0.355  ; 0.000         ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.387  ; 0.000         ;
+-------------------------------------------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -2.711 ; -21.646              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.482 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                 ;
+-------------------------------------------------------------------------+--------+---------------+
; Clock                                                                   ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------+--------+---------------+
; clk                                                                     ; -3.000 ; -13.280       ;
; baudSel[0]                                                              ; -3.000 ; -7.533        ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; -1.285 ; -10.280       ;
+-------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock                                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; -0.677 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.419      ;
; -0.599 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.341      ;
; -0.599 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.341      ;
; -0.599 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.341      ;
; -0.599 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.341      ;
; -0.595 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.337      ;
; -0.595 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.337      ;
; -0.595 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.337      ;
; -0.595 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.337      ;
; -0.558 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.300      ;
; -0.534 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.276      ;
; -0.534 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.276      ;
; -0.534 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.276      ;
; -0.534 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.276      ;
; -0.386 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.128      ;
; -0.353 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.095      ;
; -0.339 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.081      ;
; -0.339 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.081      ;
; -0.339 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.081      ;
; -0.339 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.081      ;
; -0.284 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.026      ;
; -0.282 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.024      ;
; -0.272 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.014      ;
; -0.268 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 1.010      ;
; -0.252 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 0.994      ;
; -0.128 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 0.870      ;
; -0.013 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 0.755      ;
; -0.012 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.277     ; 0.754      ;
; 0.064  ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.272     ; 0.683      ;
; 0.064  ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.272     ; 0.683      ;
; 0.064  ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.272     ; 0.683      ;
; 0.064  ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.272     ; 0.683      ;
; 0.064  ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.272     ; 0.683      ;
; 0.064  ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.272     ; 0.683      ;
; 0.064  ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.272     ; 0.683      ;
; 0.064  ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.272     ; 0.683      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.615 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.061     ; 1.573      ;
; -0.551 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.524      ;
; -0.546 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.519      ;
; -0.513 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.486      ;
; -0.511 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.484      ;
; -0.510 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.483      ;
; -0.510 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.483      ;
; -0.505 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.478      ;
; -0.505 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.061     ; 1.463      ;
; -0.503 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.476      ;
; -0.502 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.475      ;
; -0.497 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.061     ; 1.455      ;
; -0.487 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.061     ; 1.445      ;
; -0.437 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 1.417      ;
; -0.416 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.389      ;
; -0.414 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.387      ;
; -0.413 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.386      ;
; -0.408 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.061     ; 1.366      ;
; -0.370 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 1.350      ;
; -0.246 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 1.226      ;
; -0.180 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.061     ; 1.138      ;
; -0.159 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.132      ;
; -0.068 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.041      ;
; -0.063 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 1.036      ;
; 0.103  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 2.566      ;
; 0.131  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 2.538      ;
; 0.220  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 2.449      ;
; 0.222  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 2.447      ;
; 0.223  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 2.446      ;
; 0.223  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 2.446      ;
; 0.248  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.962      ; 2.426      ;
; 0.270  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 2.399      ;
; 0.297  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 0.683      ;
; 0.297  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 0.683      ;
; 0.297  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 0.683      ;
; 0.297  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 0.683      ;
; 0.542  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 2.627      ;
; 0.556  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 2.613      ;
; 0.611  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 2.558      ;
; 0.613  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 2.556      ;
; 0.614  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 2.555      ;
; 0.639  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.962      ; 2.535      ;
; 0.683  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 2.486      ;
; 0.756  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 2.413      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'baudSel[0]'                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.429 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.457     ; 0.971      ;
; -0.191 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.457     ; 0.733      ;
; -0.189 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.457     ; 0.731      ;
; -0.141 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.457     ; 0.683      ;
; -0.141 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.457     ; 0.683      ;
; -0.141 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.457     ; 0.683      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.119 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.323      ;
; -0.052 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.390      ;
; -0.036 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.043      ; 2.411      ;
; -0.011 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.431      ;
; -0.010 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.432      ;
; -0.008 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.434      ;
; 0.009  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.451      ;
; 0.067  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.509      ;
; 0.332  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.274      ;
; 0.355  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.043      ; 2.302      ;
; 0.379  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.321      ;
; 0.380  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.322      ;
; 0.382  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.324      ;
; 0.387  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.414  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.356      ;
; 0.458  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.400      ;
; 0.482  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.424      ;
; 0.665  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 0.882      ;
; 0.670  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 0.887      ;
; 0.810  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 1.027      ;
; 0.821  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.071      ; 1.063      ;
; 0.917  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 1.127      ;
; 1.012  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.071      ; 1.254      ;
; 1.056  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 1.273      ;
; 1.057  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 1.267      ;
; 1.057  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 1.274      ;
; 1.059  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 1.276      ;
; 1.073  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.071      ; 1.315      ;
; 1.077  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 1.287      ;
; 1.088  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.071      ; 1.330      ;
; 1.103  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.071      ; 1.345      ;
; 1.118  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 1.335      ;
; 1.119  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 1.336      ;
; 1.121  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 1.338      ;
; 1.133  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 1.350      ;
; 1.134  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 1.351      ;
; 1.136  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 1.353      ;
; 1.147  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 1.364      ;
; 1.151  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 1.368      ;
; 1.178  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 1.395      ;
; 1.225  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.071      ; 1.467      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'baudSel[0]'                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.071      ; 0.608      ;
; 0.386 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.071      ; 0.628      ;
; 0.388 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.071      ; 0.630      ;
; 0.586 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.071      ; 0.828      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock                                                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; 0.387 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.039      ; 0.597      ;
; 0.398 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.039      ; 0.608      ;
; 0.428 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 0.643      ;
; 0.429 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 0.644      ;
; 0.589 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 0.804      ;
; 0.629 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 0.844      ;
; 0.642 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 0.857      ;
; 0.646 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 0.861      ;
; 0.652 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 0.867      ;
; 0.654 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 0.869      ;
; 0.756 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 0.971      ;
; 0.756 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 0.971      ;
; 0.757 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 0.972      ;
; 0.757 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 0.972      ;
; 0.800 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.015      ;
; 0.807 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.022      ;
; 0.901 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.116      ;
; 0.901 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.116      ;
; 0.902 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.117      ;
; 0.902 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.117      ;
; 0.955 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.170      ;
; 0.955 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.170      ;
; 0.956 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.171      ;
; 0.956 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.171      ;
; 0.959 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.174      ;
; 0.959 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.174      ;
; 0.960 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.175      ;
; 0.960 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.175      ;
; 0.961 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.176      ;
; 1.079 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.044      ; 1.294      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.711 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.061     ; 3.669      ;
; -2.705 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.071     ; 3.653      ;
; -2.705 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.071     ; 3.653      ;
; -2.705 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.071     ; 3.653      ;
; -2.705 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.071     ; 3.653      ;
; -2.705 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.071     ; 3.653      ;
; -2.705 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.071     ; 3.653      ;
; -2.705 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.071     ; 3.653      ;
; -2.700 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.673      ;
; -2.700 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.673      ;
; -2.700 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.673      ;
; -2.700 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.673      ;
; -2.700 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.673      ;
; -2.700 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.673      ;
; -2.693 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 3.673      ;
; -2.669 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 3.649      ;
; -2.503 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.061     ; 3.461      ;
; -2.496 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.469      ;
; -2.496 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.469      ;
; -2.496 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.469      ;
; -2.496 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.469      ;
; -2.496 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.469      ;
; -2.496 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.469      ;
; -2.489 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 3.469      ;
; -2.421 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.061     ; 3.379      ;
; -2.414 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.387      ;
; -2.414 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.387      ;
; -2.414 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.387      ;
; -2.414 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.387      ;
; -2.414 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.387      ;
; -2.414 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.387      ;
; -2.407 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 3.387      ;
; -2.375 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.061     ; 3.333      ;
; -2.364 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.337      ;
; -2.364 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.337      ;
; -2.364 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.337      ;
; -2.364 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.337      ;
; -2.364 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.337      ;
; -2.364 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.337      ;
; -2.357 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 3.337      ;
; -2.192 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.061     ; 3.150      ;
; -2.185 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.158      ;
; -2.185 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.158      ;
; -2.185 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.158      ;
; -2.185 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.158      ;
; -2.185 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.158      ;
; -2.185 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.158      ;
; -2.178 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 3.158      ;
; -2.162 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.061     ; 3.120      ;
; -2.155 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.128      ;
; -2.155 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.128      ;
; -2.155 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.128      ;
; -2.155 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.128      ;
; -2.155 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.128      ;
; -2.155 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.046     ; 3.128      ;
; -2.148 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 3.128      ;
; -0.495 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 3.164      ;
; -0.495 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 3.164      ;
; -0.495 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 3.164      ;
; -0.495 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 3.164      ;
; -0.495 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 3.164      ;
; -0.495 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 3.164      ;
; -0.495 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.957      ; 3.164      ;
; -0.482 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 1.962      ; 3.156      ;
; 0.027  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 3.142      ;
; 0.027  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 3.142      ;
; 0.027  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 3.142      ;
; 0.027  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 3.142      ;
; 0.027  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 3.142      ;
; 0.027  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 3.142      ;
; 0.027  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.957      ; 3.142      ;
; 0.036  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 1.962      ; 3.138      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.482 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.043      ; 2.929      ;
; 0.491 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.933      ;
; 0.491 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.933      ;
; 0.491 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.933      ;
; 0.491 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.933      ;
; 0.491 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.933      ;
; 0.491 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.933      ;
; 0.491 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 2.038      ; 2.933      ;
; 0.908 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.043      ; 2.855      ;
; 0.920 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.862      ;
; 0.920 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.862      ;
; 0.920 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.862      ;
; 0.920 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.862      ;
; 0.920 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.862      ;
; 0.920 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.862      ;
; 0.920 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 2.038      ; 2.862      ;
; 2.246 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.071      ; 2.488      ;
; 2.278 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.495      ;
; 2.278 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.495      ;
; 2.278 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.495      ;
; 2.278 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.495      ;
; 2.278 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.495      ;
; 2.278 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.495      ;
; 2.285 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 2.495      ;
; 2.328 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.071      ; 2.570      ;
; 2.360 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.577      ;
; 2.360 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.577      ;
; 2.360 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.577      ;
; 2.360 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.577      ;
; 2.360 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.577      ;
; 2.360 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.577      ;
; 2.367 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 2.577      ;
; 2.470 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.071      ; 2.712      ;
; 2.502 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.719      ;
; 2.502 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.719      ;
; 2.502 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.719      ;
; 2.502 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.719      ;
; 2.502 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.719      ;
; 2.502 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.719      ;
; 2.509 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 2.719      ;
; 2.608 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.071      ; 2.850      ;
; 2.640 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.857      ;
; 2.640 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.857      ;
; 2.640 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.857      ;
; 2.640 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.857      ;
; 2.640 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.857      ;
; 2.640 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.857      ;
; 2.647 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 2.857      ;
; 2.673 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.061      ; 2.905      ;
; 2.673 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.061      ; 2.905      ;
; 2.673 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.061      ; 2.905      ;
; 2.673 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.061      ; 2.905      ;
; 2.673 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.061      ; 2.905      ;
; 2.673 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.061      ; 2.905      ;
; 2.673 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.061      ; 2.905      ;
; 2.686 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.071      ; 2.928      ;
; 2.688 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 2.898      ;
; 2.718 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.935      ;
; 2.718 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.935      ;
; 2.718 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.935      ;
; 2.718 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.935      ;
; 2.718 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.935      ;
; 2.718 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 2.935      ;
; 2.725 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 2.935      ;
; 2.827 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.071      ; 3.069      ;
; 2.859 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 3.076      ;
; 2.859 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 3.076      ;
; 2.859 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 3.076      ;
; 2.859 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 3.076      ;
; 2.859 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 3.076      ;
; 2.859 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.046      ; 3.076      ;
; 2.866 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 3.076      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.263  ; 0.481        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; 0.270  ; 0.488        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; 0.322  ; 0.508        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.322  ; 0.508        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.322  ; 0.508        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.322  ; 0.508        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.322  ; 0.508        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; 0.322  ; 0.508        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; 0.322  ; 0.508        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; 0.329  ; 0.515        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                             ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:3:b|int_q|clk                                    ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:4:b|int_q|clk                                    ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:5:b|int_q|clk                                    ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:6:b|int_q|clk                                    ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:7:b|int_q|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                             ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:7:b|int_q|clk                                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:3:b|int_q|clk                                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:4:b|int_q|clk                                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:5:b|int_q|clk                                    ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:6:b|int_q|clk                                    ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'baudSel[0]'                                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; baudSel[0] ; Rise       ; baudSel[0]                                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.226 ; -0.008       ; 0.218          ; High Pulse Width ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.226 ; -0.008       ; 0.218          ; High Pulse Width ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.226 ; -0.008       ; 0.218          ; High Pulse Width ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.032  ; 0.032        ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.032  ; 0.032        ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.032  ; 0.032        ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; baudMux|muxfinal|y~clkctrl|inclk[0]                                     ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; baudMux|muxfinal|y~clkctrl|outclk                                       ;
; 0.072  ; 0.258        ; 0.186          ; Low Pulse Width  ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.072  ; 0.258        ; 0.186          ; Low Pulse Width  ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.072  ; 0.258        ; 0.186          ; Low Pulse Width  ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.114  ; 0.114        ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; baudMux|muxfinal|y|combout                                              ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; baudMux|muxfinal|y|combout                                              ;
; 0.214  ; 0.214        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; baudMux|muxfinal|y~clkctrl|inclk[0]                                     ;
; 0.214  ; 0.214        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; baudMux|muxfinal|y~clkctrl|outclk                                       ;
; 0.220  ; 0.220        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.220  ; 0.220        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.220  ; 0.220        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.243  ; 0.243        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|combout                                       ;
; 0.254  ; 0.254        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|combout                                       ;
; 0.256  ; 0.256        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|muxfinal|y|datad                                                ;
; 0.261  ; 0.261        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|muxfinal|y|datad                                                ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|muxfinal|y|datac                                                ;
; 0.275  ; 0.275        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|combout                                       ;
; 0.299  ; 0.299        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|muxfinal|y|datac                                                ;
; 0.309  ; 0.309        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|combout                                       ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudSel[0]~input|o                                                      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|datac                                         ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|datad                                         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~1|dataa                                         ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~0|dataa                                         ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~0|dataa                                         ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~1|dataa                                         ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~1|combout                                       ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~0|combout                                       ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~0|combout                                       ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~1|combout                                       ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|datac                                         ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|datad                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudSel[0]~input|i                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudSel[0]~input|i                                                      ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|datad                                         ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|datac                                         ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~0|combout                                       ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~1|combout                                       ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~0|combout                                       ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~1|combout                                       ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~0|dataa                                         ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~0|dataa                                         ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~1|dataa                                         ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~1|dataa                                         ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|datad                                         ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|datac                                         ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudSel[0]~input|o                                                      ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'                                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                   ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.104  ; 0.290        ; 0.186          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.104  ; 0.290        ; 0.186          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.104  ; 0.290        ; 0.186          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.104  ; 0.290        ; 0.186          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.104  ; 0.290        ; 0.186          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; 0.104  ; 0.290        ; 0.186          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; 0.104  ; 0.290        ; 0.186          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; 0.104  ; 0.290        ; 0.186          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.115  ; 0.333        ; 0.218          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.115  ; 0.333        ; 0.218          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.115  ; 0.333        ; 0.218          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.115  ; 0.333        ; 0.218          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.115  ; 0.333        ; 0.218          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; 0.115  ; 0.333        ; 0.218          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; 0.115  ; 0.333        ; 0.218          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; 0.115  ; 0.333        ; 0.218          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:3:b|int_q|clk                                    ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:4:b|int_q|clk                                    ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:5:b|int_q|clk                                    ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:6:b|int_q|clk                                    ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:7:b|int_q|clk                                    ;
; 0.262  ; 0.262        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|o_AeqB|datad                                                     ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|o_AeqB|combout                                                   ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|combout                    ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|combout                    ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|o_AeqB|combout                                                   ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|o_AeqB|datad                                                     ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:3:b|int_q|clk                                    ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:4:b|int_q|clk                                    ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:5:b|int_q|clk                                    ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:6:b|int_q|clk                                    ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:7:b|int_q|clk                                    ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|datac                      ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~1|combout                    ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|\comparatorLoop:0:comparator_n|o_GT~1|datac                      ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|\comparatorLoop:0:comparator_n|o_GT~0|combout                    ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~0|datad                      ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~3|combout                    ;
; 0.468  ; 0.468        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~3|dataa                      ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~2|combout                    ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|datad                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~2|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~2|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; count1|reg|\reg_n_bits:0:b|int_q|q                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; count1|reg|\reg_n_bits:0:b|int_q|q                                      ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|datad                      ;
; 0.516  ; 0.516        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~2|combout                    ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~3|combout                    ;
; 0.531  ; 0.531        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~3|dataa                      ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~0|datad                      ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|\comparatorLoop:0:comparator_n|o_GT~0|combout                    ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|\comparatorLoop:0:comparator_n|o_GT~1|datac                      ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~1|combout                    ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|datac                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                        ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+
; Data Port ; Clock Port                                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                         ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+
; bclkx8    ; baudSel[0]                                                              ; 6.913  ; 6.771  ; Rise       ; baudSel[0]                                                              ;
; bclk      ; baudSel[0]                                                              ; 10.948 ; 10.955 ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; baudSel[0]                                                              ; 6.913  ; 6.771  ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 8.702  ; 8.653  ; Fall       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+
; Data Port ; Clock Port                                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                         ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+
; bclkx8    ; baudSel[0]                                                              ; 6.376  ; 6.259  ; Rise       ; baudSel[0]                                                              ;
; bclk      ; baudSel[0]                                                              ; 10.288 ; 10.296 ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; baudSel[0]                                                              ; 6.376  ; 6.259  ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 7.796  ; 7.778  ; Fall       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; baudSel[1] ; bclkx8      ; 8.454 ; 8.283 ; 8.617 ; 8.575 ;
; baudSel[2] ; bclkx8      ; 7.632 ; 7.477 ; 7.872 ; 7.774 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; baudSel[1] ; bclkx8      ; 7.914 ; 7.708 ; 8.058 ; 7.970 ;
; baudSel[2] ; bclkx8      ; 7.334 ; 7.200 ; 7.562 ; 7.464 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                              ;
+-------------------------------------------------------------------------+-------+---------------+
; Clock                                                                   ; Slack ; End Point TNS ;
+-------------------------------------------------------------------------+-------+---------------+
; clk                                                                     ; 0.124 ; 0.000         ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.182 ; 0.000         ;
; baudSel[0]                                                              ; 0.239 ; 0.000         ;
+-------------------------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                ;
+-------------------------------------------------------------------------+--------+---------------+
; Clock                                                                   ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------+--------+---------------+
; clk                                                                     ; -0.079 ; -0.282        ;
; baudSel[0]                                                              ; 0.182  ; 0.000         ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.201  ; 0.000         ;
+-------------------------------------------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.956 ; -7.624               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.230 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                 ;
+-------------------------------------------------------------------------+--------+---------------+
; Clock                                                                   ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------------+--------+---------------+
; clk                                                                     ; -3.000 ; -11.796       ;
; baudSel[0]                                                              ; -3.000 ; -7.820        ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; -1.000 ; -8.000        ;
+-------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.124 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.446      ;
; 0.158 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.033     ; 0.816      ;
; 0.166 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.404      ;
; 0.169 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.401      ;
; 0.172 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.398      ;
; 0.172 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.398      ;
; 0.172 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.809      ;
; 0.175 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.806      ;
; 0.175 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.806      ;
; 0.180 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.801      ;
; 0.183 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.798      ;
; 0.183 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.798      ;
; 0.183 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.033     ; 0.791      ;
; 0.189 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.792      ;
; 0.190 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.981      ; 1.383      ;
; 0.191 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.033     ; 0.783      ;
; 0.193 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.788      ;
; 0.214 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.767      ;
; 0.218 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.033     ; 0.756      ;
; 0.237 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.744      ;
; 0.240 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.741      ;
; 0.240 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.741      ;
; 0.244 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.326      ;
; 0.248 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.033     ; 0.726      ;
; 0.268 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 0.717      ;
; 0.282 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 0.703      ;
; 0.316 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.254      ;
; 0.363 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 0.622      ;
; 0.366 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.033     ; 0.608      ;
; 0.371 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.610      ;
; 0.426 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.555      ;
; 0.429 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 0.552      ;
; 0.626 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 0.359      ;
; 0.626 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 0.359      ;
; 0.626 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 0.359      ;
; 0.626 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 0.359      ;
; 0.765 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.305      ;
; 0.787 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.283      ;
; 0.807 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.263      ;
; 0.809 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.261      ;
; 0.809 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.261      ;
; 0.825 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.981      ; 1.248      ;
; 0.839 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.231      ;
; 0.859 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.211      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock                                                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; 0.182 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.727      ;
; 0.194 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.715      ;
; 0.195 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.714      ;
; 0.195 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.714      ;
; 0.195 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.714      ;
; 0.196 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.713      ;
; 0.197 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.712      ;
; 0.197 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.712      ;
; 0.197 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.712      ;
; 0.238 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.671      ;
; 0.238 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.671      ;
; 0.239 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.670      ;
; 0.239 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.670      ;
; 0.239 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.670      ;
; 0.300 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.609      ;
; 0.326 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.583      ;
; 0.339 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.570      ;
; 0.340 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.569      ;
; 0.340 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.569      ;
; 0.340 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.569      ;
; 0.360 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.549      ;
; 0.361 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.548      ;
; 0.370 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.539      ;
; 0.374 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.535      ;
; 0.380 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.529      ;
; 0.447 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.462      ;
; 0.517 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.392      ;
; 0.518 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.098     ; 0.391      ;
; 0.552 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.096     ; 0.359      ;
; 0.552 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.096     ; 0.359      ;
; 0.552 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.096     ; 0.359      ;
; 0.552 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.096     ; 0.359      ;
; 0.552 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.096     ; 0.359      ;
; 0.552 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.096     ; 0.359      ;
; 0.552 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.096     ; 0.359      ;
; 0.552 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 1.000        ; -0.096     ; 0.359      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'baudSel[0]'                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.239 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.235     ; 0.513      ;
; 0.373 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.235     ; 0.379      ;
; 0.375 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.235     ; 0.377      ;
; 0.393 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.235     ; 0.359      ;
; 0.393 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.235     ; 0.359      ;
; 0.393 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; baudSel[0]   ; baudSel[0]  ; 1.000        ; -0.235     ; 0.359      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.079 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.153      ;
; -0.048 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.026      ; 1.187      ;
; -0.047 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.185      ;
; -0.033 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.199      ;
; -0.032 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.200      ;
; -0.030 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.202      ;
; -0.013 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.219      ;
; 0.000  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.232      ;
; 0.201  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.340  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.450      ;
; 0.342  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.452      ;
; 0.396  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.506      ;
; 0.403  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 0.526      ;
; 0.442  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 0.548      ;
; 0.475  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.207      ;
; 0.498  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 0.621      ;
; 0.510  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 0.616      ;
; 0.512  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.244      ;
; 0.522  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 0.628      ;
; 0.523  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.633      ;
; 0.524  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.634      ;
; 0.526  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.636      ;
; 0.531  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 0.654      ;
; 0.540  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 0.663      ;
; 0.556  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.666      ;
; 0.557  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.667      ;
; 0.559  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.669      ;
; 0.562  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.672      ;
; 0.565  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.675      ;
; 0.566  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.676      ;
; 0.567  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.677      ;
; 0.568  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.678      ;
; 0.572  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 0.682      ;
; 0.572  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 0.695      ;
; 0.586  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.026      ; 1.321      ;
; 0.595  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.327      ;
; 0.596  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.328      ;
; 0.603  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.335      ;
; 0.604  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.336      ;
; 0.606  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.338      ;
; 0.632  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 0.755      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'baudSel[0]'                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.041      ; 0.314      ;
; 0.191 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.041      ; 0.316      ;
; 0.193 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.041      ; 0.318      ;
; 0.291 ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; baudSel[0]   ; baudSel[0]  ; 0.000        ; 0.041      ; 0.416      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock                                                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+
; 0.201 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.022      ; 0.314      ;
; 0.218 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.326      ;
; 0.219 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.327      ;
; 0.284 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.392      ;
; 0.320 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.428      ;
; 0.326 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.434      ;
; 0.329 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.437      ;
; 0.334 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.442      ;
; 0.336 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.444      ;
; 0.375 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.483      ;
; 0.375 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.483      ;
; 0.375 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.483      ;
; 0.375 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.483      ;
; 0.391 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.499      ;
; 0.396 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.504      ;
; 0.455 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.563      ;
; 0.455 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.563      ;
; 0.455 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.563      ;
; 0.455 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.563      ;
; 0.482 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.590      ;
; 0.482 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.590      ;
; 0.482 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.590      ;
; 0.482 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.590      ;
; 0.484 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.592      ;
; 0.484 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.592      ;
; 0.484 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.592      ;
; 0.484 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.592      ;
; 0.509 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.617      ;
; 0.562 ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0.000        ; 0.024      ; 0.670      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.956 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.033     ; 1.930      ;
; -0.953 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.934      ;
; -0.953 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.934      ;
; -0.953 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.934      ;
; -0.953 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.934      ;
; -0.953 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.934      ;
; -0.953 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.934      ;
; -0.950 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 1.918      ;
; -0.950 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 1.918      ;
; -0.950 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 1.918      ;
; -0.950 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 1.918      ;
; -0.950 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 1.918      ;
; -0.950 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 1.918      ;
; -0.950 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.039     ; 1.918      ;
; -0.949 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 1.934      ;
; -0.929 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 1.914      ;
; -0.923 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.033     ; 1.897      ;
; -0.920 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.901      ;
; -0.920 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.901      ;
; -0.920 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.901      ;
; -0.920 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.901      ;
; -0.920 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.901      ;
; -0.920 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.901      ;
; -0.916 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 1.901      ;
; -0.870 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.033     ; 1.844      ;
; -0.867 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.848      ;
; -0.867 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.848      ;
; -0.867 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.848      ;
; -0.867 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.848      ;
; -0.867 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.848      ;
; -0.867 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.848      ;
; -0.863 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 1.848      ;
; -0.825 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.033     ; 1.799      ;
; -0.822 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.803      ;
; -0.822 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.803      ;
; -0.822 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.803      ;
; -0.822 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.803      ;
; -0.822 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.803      ;
; -0.822 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.803      ;
; -0.818 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 1.803      ;
; -0.743 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.033     ; 1.717      ;
; -0.740 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.721      ;
; -0.740 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.721      ;
; -0.740 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.721      ;
; -0.740 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.721      ;
; -0.740 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.721      ;
; -0.740 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.721      ;
; -0.736 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 1.721      ;
; -0.707 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.033     ; 1.681      ;
; -0.704 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.685      ;
; -0.704 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.685      ;
; -0.704 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.685      ;
; -0.704 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.685      ;
; -0.704 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.685      ;
; -0.704 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.026     ; 1.685      ;
; -0.700 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 1.000        ; -0.022     ; 1.685      ;
; -0.115 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.685      ;
; -0.115 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.685      ;
; -0.115 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.685      ;
; -0.115 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.685      ;
; -0.115 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.685      ;
; -0.115 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.685      ;
; -0.115 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.978      ; 1.685      ;
; -0.108 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.500        ; 0.981      ; 1.681      ;
; 0.491  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.579      ;
; 0.491  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.579      ;
; 0.491  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.579      ;
; 0.491  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.579      ;
; 0.491  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.579      ;
; 0.491  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.579      ;
; 0.491  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.978      ; 1.579      ;
; 0.497  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 1.000        ; 0.981      ; 1.576      ;
+--------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                 ; Launch Clock                                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.230 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.026      ; 1.465      ;
; 0.235 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.467      ;
; 0.235 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.467      ;
; 0.235 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.467      ;
; 0.235 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.467      ;
; 0.235 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.467      ;
; 0.235 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.467      ;
; 0.235 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; 0.000        ; 1.023      ; 1.467      ;
; 0.832 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.026      ; 1.567      ;
; 0.839 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.571      ;
; 0.839 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.571      ;
; 0.839 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.571      ;
; 0.839 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.571      ;
; 0.839 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.571      ;
; 0.839 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.571      ;
; 0.839 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk         ; -0.500       ; 1.023      ; 1.571      ;
; 1.205 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 1.328      ;
; 1.220 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.330      ;
; 1.220 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.330      ;
; 1.220 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.330      ;
; 1.220 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.330      ;
; 1.220 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.330      ;
; 1.220 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.330      ;
; 1.224 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 1.330      ;
; 1.232 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 1.355      ;
; 1.247 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.357      ;
; 1.247 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.357      ;
; 1.247 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.357      ;
; 1.247 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.357      ;
; 1.247 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.357      ;
; 1.247 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.357      ;
; 1.251 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 1.357      ;
; 1.319 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 1.442      ;
; 1.333 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 1.456      ;
; 1.334 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.444      ;
; 1.334 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.444      ;
; 1.334 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.444      ;
; 1.334 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.444      ;
; 1.334 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.444      ;
; 1.334 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.444      ;
; 1.338 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 1.444      ;
; 1.348 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.458      ;
; 1.348 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.458      ;
; 1.348 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.458      ;
; 1.348 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.458      ;
; 1.348 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.458      ;
; 1.348 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.458      ;
; 1.352 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 1.458      ;
; 1.376 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.033      ; 1.493      ;
; 1.376 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.033      ; 1.493      ;
; 1.376 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.033      ; 1.493      ;
; 1.376 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.033      ; 1.493      ;
; 1.376 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.033      ; 1.493      ;
; 1.376 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.033      ; 1.493      ;
; 1.376 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.033      ; 1.493      ;
; 1.384 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 1.507      ;
; 1.385 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 1.491      ;
; 1.399 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.509      ;
; 1.399 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.509      ;
; 1.399 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.509      ;
; 1.399 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.509      ;
; 1.399 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.509      ;
; 1.399 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.509      ;
; 1.403 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 1.509      ;
; 1.428 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.039      ; 1.551      ;
; 1.443 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.553      ;
; 1.443 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.553      ;
; 1.443 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.553      ;
; 1.443 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.553      ;
; 1.443 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.553      ;
; 1.443 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.026      ; 1.553      ;
; 1.447 ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk                                                                     ; clk         ; 0.000        ; 0.022      ; 1.553      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; -0.096 ; 0.088        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:3:b|int_q|clk                                    ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:4:b|int_q|clk                                    ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:5:b|int_q|clk                                    ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:6:b|int_q|clk                                    ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count1|reg|\reg_n_bits:7:b|int_q|clk                                    ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                             ;
; 0.693  ; 0.909        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.697  ; 0.913        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.697  ; 0.913        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.697  ; 0.913        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.697  ; 0.913        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.697  ; 0.913        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; 0.697  ; 0.913        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; 0.697  ; 0.913        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                             ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:7:b|int_q|clk                                    ;
; 0.919  ; 0.919        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.919  ; 0.919        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.919  ; 0.919        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.919  ; 0.919        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:3:b|int_q|clk                                    ;
; 0.919  ; 0.919        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:4:b|int_q|clk                                    ;
; 0.919  ; 0.919        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:5:b|int_q|clk                                    ;
; 0.919  ; 0.919        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count1|reg|\reg_n_bits:6:b|int_q|clk                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'baudSel[0]'                                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; baudSel[0] ; Rise       ; baudSel[0]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.302 ; -0.086       ; 0.216          ; High Pulse Width ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.302 ; -0.086       ; 0.216          ; High Pulse Width ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.302 ; -0.086       ; 0.216          ; High Pulse Width ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.165 ; -0.165       ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; baudMux|muxfinal|y|combout                                              ;
; -0.104 ; -0.104       ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|muxfinal|y|datad                                                ;
; -0.090 ; -0.090       ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; baudMux|muxfinal|y~clkctrl|inclk[0]                                     ;
; -0.090 ; -0.090       ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; baudMux|muxfinal|y~clkctrl|outclk                                       ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|combout                                       ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|muxfinal|y|datac                                                ;
; -0.080 ; -0.080       ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; -0.080 ; -0.080       ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; -0.080 ; -0.080       ; 0.000          ; High Pulse Width ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|combout                                       ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|datac                                         ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|datad                                         ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|datac                                         ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|datad                                         ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~0|combout                                       ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~1|combout                                       ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~0|combout                                       ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~1|combout                                       ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~0|dataa                                         ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~1|dataa                                         ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~0|dataa                                         ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~1|dataa                                         ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudSel[0]~input|o                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudSel[0]~input|i                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Rise       ; baudSel[0]~input|i                                                      ;
; 0.520  ; 0.704        ; 0.184          ; Low Pulse Width  ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.520  ; 0.704        ; 0.184          ; Low Pulse Width  ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.520  ; 0.704        ; 0.184          ; Low Pulse Width  ; baudSel[0] ; Fall       ; nBitIncrementer:count3|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.700  ; 0.700        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.700  ; 0.700        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.700  ; 0.700        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; count3|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.710  ; 0.710        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; baudMux|muxfinal|y~clkctrl|inclk[0]                                     ;
; 0.710  ; 0.710        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; baudMux|muxfinal|y~clkctrl|outclk                                       ;
; 0.789  ; 0.789        ; 0.000          ; Low Pulse Width  ; baudSel[0] ; Fall       ; baudMux|muxfinal|y|combout                                              ;
; 0.836  ; 0.836        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|combout                                       ;
; 0.837  ; 0.837        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|combout                                       ;
; 0.853  ; 0.853        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|muxfinal|y|datad                                                ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|muxfinal|y|datac                                                ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudSel[0]~input|o                                                      ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~0|combout                                       ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~1|combout                                       ;
; 0.923  ; 0.923        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~1|dataa                                         ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~0|dataa                                         ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~1|dataa                                         ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~0|dataa                                         ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~1|combout                                       ;
; 0.925  ; 0.925        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~0|combout                                       ;
; 0.939  ; 0.939        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|datad                                         ;
; 0.941  ; 0.941        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux1|muxfinal|y~2|datac                                         ;
; 0.953  ; 0.953        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|datad                                         ;
; 0.960  ; 0.960        ; 0.000          ; High Pulse Width ; baudSel[0] ; Rise       ; baudMux|mux2|muxfinal|y~2|datac                                         ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q'                                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                   ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+-------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|o_AeqB|combout                                                   ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|o_AeqB|datad                                                     ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ;
; 0.330  ; 0.514        ; 0.184          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; nBitIncrementer:count2|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:3:b|int_q|clk                                    ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:4:b|int_q|clk                                    ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:5:b|int_q|clk                                    ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:6:b|int_q|clk                                    ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:7:b|int_q|clk                                    ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|combout                    ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|datad                      ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~3|combout                    ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|datac                      ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|\comparatorLoop:0:comparator_n|o_GT~0|combout                    ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~3|dataa                      ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~0|datad                      ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~1|combout                    ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|\comparatorLoop:0:comparator_n|o_GT~1|datac                      ;
; 0.488  ; 0.488        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|combout                    ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~2|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~2|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~2|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; count1|reg|\reg_n_bits:0:b|int_q|q                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; count1|reg|\reg_n_bits:0:b|int_q|q                                      ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~2|combout                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:0:b|int_q|clk                                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:1:b|int_q|clk                                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:2:b|int_q|clk                                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:3:b|int_q|clk                                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:4:b|int_q|clk                                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:5:b|int_q|clk                                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:6:b|int_q|clk                                    ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; count2|reg|\reg_n_bits:7:b|int_q|clk                                    ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|\comparatorLoop:0:comparator_n|o_GT~1|datac                      ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~1|combout                    ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|o_AeqB|datad                                                     ;
; 0.530  ; 0.530        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|o_AeqB|combout                                                   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~0|datad                      ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~3|dataa                      ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Fall       ; comp41|\comparatorLoop:0:comparator_n|o_GT~0|combout                    ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|datac                      ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~3|combout                    ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; Rise       ; comp41|\comparatorLoop:0:comparator_n|o_GT~4|datad                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------------------------------+------------+-------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                      ;
+-----------+-------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------+
; Data Port ; Clock Port                                                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                         ;
+-----------+-------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------+
; bclkx8    ; baudSel[0]                                                              ; 4.271 ; 4.300 ; Rise       ; baudSel[0]                                                              ;
; bclk      ; baudSel[0]                                                              ; 6.807 ; 6.905 ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; baudSel[0]                                                              ; 4.271 ; 4.300 ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 4.819 ; 4.903 ; Fall       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
+-----------+-------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                              ;
+-----------+-------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------+
; Data Port ; Clock Port                                                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                         ;
+-----------+-------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------+
; bclkx8    ; baudSel[0]                                                              ; 3.605 ; 3.618 ; Rise       ; baudSel[0]                                                              ;
; bclk      ; baudSel[0]                                                              ; 6.469 ; 6.566 ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; baudSel[0]                                                              ; 3.605 ; 3.618 ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 4.413 ; 4.493 ; Fall       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
+-----------+-------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; baudSel[1] ; bclkx8      ; 4.877 ; 4.898 ; 5.426 ; 5.521 ;
; baudSel[2] ; bclkx8      ; 4.444 ; 4.519 ; 5.010 ; 5.105 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; baudSel[1] ; bclkx8      ; 4.575 ; 4.611 ; 5.111 ; 5.206 ;
; baudSel[2] ; bclkx8      ; 4.289 ; 4.359 ; 4.839 ; 4.933 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                    ;
+--------------------------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                                                    ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                                                         ; -0.809  ; -0.119 ; -3.029   ; 0.230   ; -3.000              ;
;  baudSel[0]                                                              ; -0.573  ; 0.182  ; N/A      ; N/A     ; -3.000              ;
;  clk                                                                     ; -0.780  ; -0.119 ; -3.029   ; 0.230   ; -3.000              ;
;  nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; -0.809  ; 0.201  ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                                                          ; -10.077 ; -0.282 ; -24.175  ; 0.0     ; -31.59              ;
;  baudSel[0]                                                              ; -1.137  ; 0.000  ; N/A      ; N/A     ; -8.030              ;
;  clk                                                                     ; -4.841  ; -0.282 ; -24.175  ; 0.000   ; -13.280             ;
;  nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; -4.099  ; 0.000  ; N/A      ; N/A     ; -10.280             ;
+--------------------------------------------------------------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                        ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+
; Data Port ; Clock Port                                                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                         ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+
; bclkx8    ; baudSel[0]                                                              ; 7.637  ; 7.499  ; Rise       ; baudSel[0]                                                              ;
; bclk      ; baudSel[0]                                                              ; 12.159 ; 12.225 ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; baudSel[0]                                                              ; 7.637  ; 7.499  ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 9.605  ; 9.576  ; Fall       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
+-----------+-------------------------------------------------------------------------+--------+--------+------------+-------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                              ;
+-----------+-------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------+
; Data Port ; Clock Port                                                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                         ;
+-----------+-------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------+
; bclkx8    ; baudSel[0]                                                              ; 3.605 ; 3.618 ; Rise       ; baudSel[0]                                                              ;
; bclk      ; baudSel[0]                                                              ; 6.469 ; 6.566 ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; baudSel[0]                                                              ; 3.605 ; 3.618 ; Fall       ; baudSel[0]                                                              ;
; bclkx8    ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 4.413 ; 4.493 ; Fall       ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
+-----------+-------------------------------------------------------------------------+-------+-------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; baudSel[1] ; bclkx8      ; 9.425 ; 9.261 ; 9.692 ; 9.670 ;
; baudSel[2] ; bclkx8      ; 8.520 ; 8.407 ; 8.863 ; 8.802 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; baudSel[1] ; bclkx8      ; 4.575 ; 4.611 ; 5.111 ; 5.206 ;
; baudSel[2] ; bclkx8      ; 4.289 ; 4.359 ; 4.839 ; 4.933 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; bclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bclkx8        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; baudSel[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; baudSel[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; baudSel[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; bclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; bclkx8        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; bclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; bclkx8        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; bclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; bclkx8        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                               ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                              ; To Clock                                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+----------+----------+----------+----------+
; baudSel[0]                                                              ; baudSel[0]                                                              ; 0        ; 0        ; 0        ; 6        ;
; clk                                                                     ; clk                                                                     ; 28       ; 0        ; 0        ; 0        ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; 8        ; 8        ; 0        ; 0        ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0        ; 0        ; 0        ; 36       ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                              ; To Clock                                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+----------+----------+----------+----------+
; baudSel[0]                                                              ; baudSel[0]                                                              ; 0        ; 0        ; 0        ; 6        ;
; clk                                                                     ; clk                                                                     ; 28       ; 0        ; 0        ; 0        ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk                                                                     ; 8        ; 8        ; 0        ; 0        ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; 0        ; 0        ; 0        ; 36       ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                             ;
+-------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                                              ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; clk                                                                     ; clk      ; 184      ; 0        ; 0        ; 0        ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk      ; 16       ; 16       ; 0        ; 0        ;
+-------------------------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                              ;
+-------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                                              ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; clk                                                                     ; clk      ; 184      ; 0        ; 0        ; 0        ;
; nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk      ; 16       ; 16       ; 0        ; 0        ;
+-------------------------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 22    ; 22   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 04 16:47:48 2024
Info: Command: quartus_sta CEG3155_PROJECT -c CEG3155_PROJECT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG3155_PROJECT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name baudSel[0] baudSel[0]
    Info (332105): create_clock -period 1.000 -name nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: baudMux|mux1|muxfinal|y~0  from: dataa  to: combout
    Info (332098): Cell: baudMux|mux1|muxfinal|y~1  from: dataa  to: combout
    Info (332098): Cell: baudMux|mux2|muxfinal|y~0  from: dataa  to: combout
    Info (332098): Cell: baudMux|mux2|muxfinal|y~1  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.809
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.809        -4.099 nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q 
    Info (332119):    -0.780        -4.841 clk 
    Info (332119):    -0.573        -1.137 baudSel[0] 
Info (332146): Worst-case hold slack is -0.086
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.086        -0.201 clk 
    Info (332119):     0.404         0.000 baudSel[0] 
    Info (332119):     0.440         0.000 nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q 
Info (332146): Worst-case recovery slack is -3.029
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.029       -24.175 clk 
Info (332146): Worst-case removal slack is 0.560
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.560         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -13.280 clk 
    Info (332119):    -3.000        -8.030 baudSel[0] 
    Info (332119):    -1.285       -10.280 nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: baudMux|mux1|muxfinal|y~0  from: dataa  to: combout
    Info (332098): Cell: baudMux|mux1|muxfinal|y~1  from: dataa  to: combout
    Info (332098): Cell: baudMux|mux2|muxfinal|y~0  from: dataa  to: combout
    Info (332098): Cell: baudMux|mux2|muxfinal|y~1  from: dataa  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.677
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.677        -3.270 nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q 
    Info (332119):    -0.615        -3.683 clk 
    Info (332119):    -0.429        -0.759 baudSel[0] 
Info (332146): Worst-case hold slack is -0.119
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.119        -0.236 clk 
    Info (332119):     0.355         0.000 baudSel[0] 
    Info (332119):     0.387         0.000 nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q 
Info (332146): Worst-case recovery slack is -2.711
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.711       -21.646 clk 
Info (332146): Worst-case removal slack is 0.482
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.482         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -13.280 clk 
    Info (332119):    -3.000        -7.533 baudSel[0] 
    Info (332119):    -1.285       -10.280 nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: baudMux|mux1|muxfinal|y~0  from: dataa  to: combout
    Info (332098): Cell: baudMux|mux1|muxfinal|y~1  from: dataa  to: combout
    Info (332098): Cell: baudMux|mux2|muxfinal|y~0  from: dataa  to: combout
    Info (332098): Cell: baudMux|mux2|muxfinal|y~1  from: dataa  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.124
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.124         0.000 clk 
    Info (332119):     0.182         0.000 nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q 
    Info (332119):     0.239         0.000 baudSel[0] 
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case hold slack is -0.079
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.079        -0.282 clk 
    Info (332119):     0.182         0.000 baudSel[0] 
    Info (332119):     0.201         0.000 nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q 
Info (332146): Worst-case recovery slack is -0.956
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.956        -7.624 clk 
Info (332146): Worst-case removal slack is 0.230
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.230         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -11.796 clk 
    Info (332119):    -3.000        -7.820 baudSel[0] 
    Info (332119):    -1.000        -8.000 nBitIncrementer:count1|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4650 megabytes
    Info: Processing ended: Wed Dec 04 16:47:50 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


