## 基本思路

本节中，我们设计的 CPU 将包含 

- IFU（取指令单元，从存储指令的 ROM 模块中取出下一条指令的32位二进制码）
- Splitter（将每条指令的 32 位二进制码分成分别表示寄存器号`funct`码等的二进制码段）
- Controller（控制器，根据 splitter 得到的 6 位`funct`码和 6 位`instr_index`码确定指令的类型并输出对应的控制信号）
- GRF（通用寄存器组，也称为寄存器文件、寄存器堆）
- ALU（算术逻辑单元，实现指令需要的数学运算）
- DM（数据存储器）
- EXT（位扩展器，根据需要进行相应的位扩展）

等基本部件，通过 MUX（多路选择器）、splitter 等内置器件组合连接成数据通路。一个可能的顶层设计参考图示为：

![](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202310240831032.png)

Mealy 型 FSM 由三部分组成：状态存储模块、状态转移电路和输出电路；它的功能，是根据当前状态和输入共同决定下一个状态和输出，实现状态的转换和输出的生成。

对比一下我们要设计的单周期CPU，你会发现两者的相似之处：以 splitter 为界，将整个数据通路分成“上游”和“下游”两部分。

- “上游”（输入下一个 pc 值并存在 PC 寄存器中，下一个周期 PC 寄存器将其中的 pc 值传给 ROM，ROM 取得指令并输出给 splitter）
- “下游”（从 splitter 输入指令的各段二进制码，由 Controller 生成控制信号，寄存器堆根据指令进行读写、改变其中存储的数据，输出下一个 pc值）分别是一个 Mealy 型 FSM，只不过要比我们之前见到的复杂亿点点。

以“上游”为例，PC 寄存器对应 FSM 中的状态存储模块，判断下一个存入 PC 寄存器的值的电路（通常封装为 NPC 模块）对应 FSM 中的状态转移电路，而从 ROM 中取出指令并传给 splitter 的电路对应 FSM 中的输出电路。同理，我们也可为“下游”各个部分找到它在 FSM 中对应的模块。

从上面的分析中我们发现，我们要完成单周期 CPU，只需要实现“上游”和“下游”的两个 Mealy 型 FSM，并将之用 splitter 拼在一起。

# 模块规格

## 模块规格

模块规格设计包含了 CPU 各个模块的**端口说明**与**功能定义**。一个好的模块规格可以让其他人快速理解该模块的功能并加以实现。这就相当于一份 CPU 重要部件的“说明书”，需着重设计。

- IFU（取指令单元）
  - 内部包括 PC（程序计数器）、IM（指令存储器）及相关逻辑。
  - PC 用寄存器实现，应具有**异步复位**功能，复位值为起始地址。
  - **起始地址：0x00003000。**
  - 地址范围：0x00003000 ~ 0x00006FFF。
  - IM 用 **ROM** 实现，容量为 4096 × 32bit。
  - IM 实际地址宽度仅为 12 位，需要使用恰当的方法将 PC 中储存的地址同 IM 联系起来。

- GRF（通用寄存器组，也称为寄存器文件、寄存器堆）
  - 用具有写使能的寄存器实现，寄存器总数为 32 个，应具有**异步复位**功能。
  - **0 号寄存器**的值始终保持为 0。其他寄存器**初始值（复位后）均为 0**，无需专门设置。

- ALU（算术逻辑单元）
  - 提供 32 位加、减、或运算及大小比较功能。
  - 加减法按无符号处理（不考虑溢出）。

- DM（数据存储器）
  - 使用 **RAM** 实现，容量为 3072 × 32bit，应具有**异步复位**功能，复位值为 0x00000000。
  - **起始地址：0x00000000**。
  - 地址范围：0x00000000 ~ 0x00002FFF。
  - RAM 应使用双端口模式，即设置 RAM 的 **Data Interface** 属性为 **Separate load and store ports**。

- EXT（扩展单元）
  - Bit Extender。

- Controller（控制器）
  - 使用与或门阵列构造控制信号的具体方法见后文叙述。
  - 也可以通过其它方式构造控制信号，同学们可以自行探索。

# 控制器设计

## 控制器设计

控制器的设计，从最基本的层面来说，是一个**译码**的过程，将每一条机器指令中包含的信息，转化为给 CPU 各部分的控制信号（`RegDst`，`ALUSrc`等等）。

我们把解码逻辑分解为**和逻辑**和**或逻辑**两部分：

- 和逻辑的功能是**识别**，将输入的机器码识别为相应的指令；
- 或逻辑的功能是**生成**，根据输入的指令的不同，产生不同的控制信号。
- 这种拆分使得两部分逻辑目的明确，这是一种朴素的**抽象**与**模块化**。
- ![](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202310240904506.bmp)

而在设计这两套逻辑的过程中，和逻辑是非常自然的。而或逻辑则需要我们建立从指令到控制信号的映射，为了避免错误的产生，我们希望使用真值表来完成相应的设计任务，并希望通过真值表可以简化相应的逻辑。一个典型的真值表如下图：

![](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202310240905914.png)

# 测试程序设计

## 测试样例

假设我们已经设计好了一个 CPU，它支持 `ori`, `lui`, `add`, `sw`, `lw`, `beq` 这些指令，现在我们要写个测试程序来测试我们 CPU 的正确性(**暂不考虑延迟槽**)。

### 从哪条指令开始呢

构造测试程序的第一步是测试**最基本**的指令，只有最基本的指令正确了，我们才可以测试更复杂的指令。这些最基本的指令往往不依赖其它指令就可以判断其正确性，如 `ori`、`lui` 等。

接下来我们将先测试 `ori` 和 `lui` 指令，其它指令则需要靠这两条指令为寄存器赋值以进行测试，否则寄存器的值都是 0，难以有效的测试。

### ori 指令

```mipsasm
ori $a0, $0, 123
ori $a1, $a0, 456
# ori $a2, $0, -456
```

第一条我们先测最基本的与 0 进行或运算，第二条再测试两个非 0 数之间的或运算。从指令集的解释中，我们知道，`ori` 指令的第三个立即数参数是无符号扩展，所以不存在负数的情况。

### lui 指令

```mipsasm
lui $a2, 123            # 符号位为 0
lui $a3, 0xffff         # 符号位为 1
ori $a3, $a3, 0xffff    # $a3 = -1
```

根据指令集对 `lui` 的介绍，其实我们只测试第一条指令即可，后面两条指令是为了使用 `lui` 和 `ori` 指令**构造一个负数**，用于接下来 `add` 指令的测试。

### add 指令

```mipsasm
add $s0, $a0, $a2      # 正正
add $s1, $a0, $a3      # 正负
add $s2, $a3, $a3      # 负负
```

对于 `add` 指令，我们利用之前 `ori` 和 `lui` 准备好的寄存器进行三种情况的测试。

### sw 指令

```mipsasm
ori $t0, $0, 0x0000
sw $a0, 0($t0)
sw $a1, 4($t0)
sw $a2, 8($t0)
sw $a3, 12($t0)
sw $s0, 16($t0)
sw $s1, 20($t0)
sw $s2, 24($t0)
```

对于 `sw` 和 `lw` 指令，我们需要先测试 `sw` 往内存中存数据，这样才能通过 `lw` 取数据，否则内存中数据都是 0，难以判断 `lw` 指令实现的正确性。

### lw 指令

```mipsasm
lw $a0, 0($t0)
lw $a1, 12($t0)
sw $a0, 28($t0)
sw $a1, 32($t0)
```

这里我们利用之前 `sw` 存入内存的数据进行测试，最后再将结果重新存入内存。

### beq 指令

```mipsasm
ori $a0, $0, 1
ori $a1, $0, 2
ori $a2, $0, 1

beq $a0, $a1, loop1     # 不相等
beq $a0, $a2, loop2     # 相等

loop1:sw $a0, 36($t0)
loop2:sw $a1, 40($t0)
```

这里分别测试了条件成立与不成立的情况，如果 `beq` 在条件判断上实现有误，我们可以通过内存中的结果发现错误。

### 完成测试样例

```mipsasm
ori $a0, $0, 123
ori $a1, $a0, 456
lui $a2, 123            # 符号位为 0
lui $a3, 0xffff         # 符号位为 1
ori $a3, $a3, 0xffff    # $a3 = -1
add $s0, $a0, $a2      # 正正
add $s1, $a0, $a3      # 正负
add $s2, $a3, $a3      # 负负
ori $t0, $0, 0x0000
sw $a0, 0($t0)
sw $a1, 4($t0)
sw $a2, 8($t0)
sw $a3, 12($t0)
sw $s0, 16($t0)
sw $s1, 20($t0)
sw $s2, 24($t0)
lw $a0, 0($t0)
lw $a1, 12($t0)
sw $a0, 28($t0)
sw $a1, 32($t0)
ori $a0, $0, 1
ori $a1, $0, 2
ori $a2, $0, 1
beq $a0, $a1, loop1     # 不相等
beq $a0, $a2, loop2     # 相等
loop1:sw $a0, 36($t0)
loop2:sw $a1, 40($t0)
```

## 结果测试

在我们的程序中，已经把所有有用的数据都存入到了内存中（地址从 0 到 40）。所以只要将汇编程序对应的二进制代码导入 CPU 中，运行之后查看其内存中的数据，和 Mars 运行结果比较，就可以看出程序有没有错。

# 测试程序的使用

## 说明

本讲将会介绍如何在 **Logisim 搭建的 CPU 电路**和**使用 Verilog 语言编写的 CPU 工程文件**中使用测试程序验证 CPU 的正确性。

## Logisim 搭建的 CPU 电路

1.准备测试程序

- 使用 Mars 编写测试程序，以 16 进制格式导出。
- 在导出的 .txt 文件的首行加上 `v2.0 raw`。
- [文件样例](http://cscore.buaa.edu.cn/tutorial/mips/mips-6/assets/logsim_code.txt)

2.导入到 IFU 模块中的 ROM 中

- IFU 模块中的 ROM 其实就是 IM，用来存储 CPU 将要执行的指令的集合。

- 导入步骤：

  (1) 选中 ROM 元件，右键 -> Edit Contents

  ![](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202310240919658.png)

  (2) 在弹出的编辑框中点击 Open 导入我们准备好的测试程序。

  ![](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202310240919909.png)

3.运行 CPU 电路

- 选择菜单栏 Simulate -> Ticks Enabled 运行 CPU 电路。

4.检查结果

- 检查 GPR 模块中各个寄存器的值是否与预期的相同。
- 检查 DM 模块中内存数据的值是否与预期的相同。
- 测试程序预期的结果可以使用 Mars 查看。

## Verilog 语言编写的 CPU 工程文件

1.准备测试程序

- Verilog 编写的 CPU 程序可直接使用 Mars 导出的 16 进制机器码文件，不需要额外的修改。

2.导入到 IM 中

- 在前期，我们是使用 reg 数组来模拟 ROM 存储指令的，比如 **`reg [31:0] im[1023:0]`** 就是一个可以存储 1024 条指令的 reg 数组，每个数组元素是 32 位，也就是一条指令的大小，数组下标是 0~1023。

- 我们向数组中存储数据时使用的是系统函数 `$readmemh`。

  (1) 格式：`$readmemh(“file”, mem_name, start_addr, stop_addr)`。

  (2) file 是导入的 16 进制测试文件，不使用绝对路径时要将其放在工程文件下。

  (3) `mem_name` 是我们存储元件的名字，这里就是数组的名字`im`。

  (4) `start_addr` 和 `stop_addr` 是测试文件导入到存储元件中的起始地址和终止地址，在这里就是数组的下标，是可选参数。

- 样例：`$readmemh("code.txt", im);`

  (1) code.txt 是测试文件，`im`是 reg 数组名。

  (2) 因为`im`数组大小为 4KB，所以提取指令时只需要用到 32 位地址中的前 12 位。相对于我们设置的起始地址 0x0000_3000 而言，前 12 位都是 0，所以指令正好是从数组的首个元素开始存储。因此，这里就不用地址参数了。

3.运行 CPU 程序

- 选中工程文件->`Simulata Behavioral Modul`

4.检查结果

- 在`Isim`界面左侧选择 Memory 选项，即可选择查看 GPR、DM、IM 中的数据。

  ![](https://pigkiller-011955-1319328397.cos.ap-beijing.myqcloud.com/img/202310240921681.png)

# 测试 CPU

在完成 CPU 搭建后，进行 CPU 的测试是一个重要的环节，它可以检查出我们 CPU 设计和实现的错误。

## 计算类指令功能测试

- 寄存器数据方面，可以考虑以下情况：
  - 00 及附近的数：−2,−1,0,1,2−2,−1,0,1,2
  - 3232 位数边界附近的数： −2147483648,−2147483647,2147483646,2147483647−2147483648,−2147483647,2147483646,2147483647
  - 3232 位数范围内的一些随机数：−1000786109,1919156834,...−1000786109,1919156834,...
- 无符号立即数方面，可以考虑以下情况：
  - 00 及附近的数：0,1,2,30,1,2,3
  - 1616 位无符号数边界附近的数：65533,65534,6553565533,65534,65535
  - 1616 位无符号数范围内的一些随机数：25779,42528,...25779,42528,...
- 符号立即数 (P3 不涉及) 方面，可以考虑以下情况：
  - 00 及附近的数：−2,−1,0,1,2−2,−1,0,1,2
  - 1616 位符号数边界附近的数：−32768,−32767,32766,32767−32768,−32767,32766,32767
  - 1616 位符号数范围内的一些随机数：−5329,25299,...−5329,25299,...
- 特别的，可注意测试目标寄存器是 $0$0 的情况。

## 存取类指令功能测试

- offset 方面，可以考虑以下情况：

  - offset 是正数
  - offset 是零
  - offset 是负数

- `$base`寄存器方面，可以考虑以下情况：
  - `$base` 寄存器中的值是正数
  - `$base` 寄存器中的值是零
  - `$base` 寄存器中的值是负数
  
- 特别的，对于 `sw` 指令，建议存入的 word 中，每个 byte 都不是零。

- 特别的，对于 `lw` 指令，可注意测试目标寄存器是 `$0` 的情况。

## 跳转类指令功能测试

- 对于非比较相关的部分，可以考虑以下情况：
  - 跳转，且目标在此跳转指令之前
  - 跳转，且目标是此跳转指令
  - 跳转，且目标在此跳转指令之后
  - 不跳转，且目标在此跳转指令之前
  - 不跳转，且目标是此跳转指令
  - 不跳转，且目标在此跳转指令之后
- 对于比较相关的部分，本质上依旧是构造寄存器数据，处理类似 “计算类指令功能测试”。

## 其它测试上的建议

- 为更正确地进行测试，如果利用 Mars 进行对拍，应该将 Mars 和自己的 CPU 内存保持一致，因此需要在 Mars 中将 Memory Configuration 设置为 Compact,Data at Address 0。才能让 Mars 的 PC 起始于 0x3000, DM 起始于 0x0000。

- 为更合理地进行测试，如果利用 Mars 进行对拍，单个测试点最多指令数不可以超过 1024 条，这个限制来源于 Mars 的 .text 段长度限制。

- 为更有效地进行测试，同学们可以在测试程序开始时将 31 个寄存器初始化成非 0 值，这往往有助于发现 Bug。

- DM 的地址范围为 0x0000 - 0x2fff. 生成 Load/Store 类指令时注意不要地址越界，这个范围同样来源于 Mars 的 `.data`。

- 为验证自己设计的正确性，一种简易且可行的方式是：

  - 对直接产生结果的指令，将结果存入内存，同时增加维护存入内存位置的 “指针”，其逻辑类似以下代码：

    ```c
    save[index++] = result;
    ```

    其对应的汇编语言可以为以下代码：

    ```mipsasm
    # 假设此时的 $t0 维护存入内存位置的 “指针”，$t1 保存的是结果
    sw $t1, 0($t0)       # 将 result 保存到内存位置
    addi $t0, $t0, 4     # 维护 index 指针
    ```

  - 对于不产生结果的指令，可以通过构造指令序列，使指令执行结果不同时 (如跳转 / 不跳转)，存入内存的值不同或值的数量不同，其逻辑类似以下代码：

    保存不同数值：

    ```c
    if (branch) save[index++] = result1;
    else save[index++] = result2;
    ```

    其对应的汇编语言可以为以下代码：

    ```mipsasm
    # 假设此时的 $t0 维护存入内存位置的 “指针”，$t1 和 $t2 分别保存两种不同的数值
    # branch 表示一种分支指令，如：beq $s0, $s1
    branch, save_result1
    nop
    sw $t2, 0($t0)       # 将 result2 保存到内存位置
    addi $t0, $t0, 4     # 维护 index 指针
    j end_branch
    nop
    
    save_result1:
    sw $t1, 0($t0)       # 将 result1 保存到内存位置
    addi $t0, $t0, 4     # 维护 index 指针
    
    end_branch:
    #.......
    ```

    保存不同数量的值：

    ```perl
    if (branch) save[index++] = result;
    save[index++] = result;
    ```

    其对应的汇编语言可以为以下代码：

    ```mipsasm
    # 假设此时的 $t0 维护存入内存位置的 “指针”，$t1 用于保存一个数值
    #  branch 表示一种分支指令，如：beq $s0, $s1
    branch, save_result
    nop
    j end_branch
    nop
    
    save_result:
    sw $t1, 0($t0)       # 存入 result
    addi $t0, $t0, 4     # 维护 index 指针
    
    end_branch:
    sw $t1, 0($t0)       # 存入 result
    addi $t0, $t0, 4     # 维护 index 指针
    #......
    ```

  - 测试程序运行结束后，将 Logisim 中 DM 中的内容和 MARS 中内存中的内容导出并比对，由于两者格式不同，同学们可以实现一个用于比对的程序，对于经过程序设计和数据结构训练的同学们而言，这并不难。



























