<!DOCTYPE HTML>
<html lang="en">
<head>
	<meta charset="UTF-8">
	<title> Principios Electricos </title>
	<link rel="stylesheet" type="text/css" href="..\CSS\Style.css">
</head>
<body>
	<header>
		<div class=wrapp>
			<img src="../MEDIA/IMGS/TecNacional.png" width="100" height="50">
			<img src="../MEDIA/IMGS/TecSaltillo.jpg" width="50" height="50">
			<nav>
				<ul> 
					<li><a href="Index.html"> Inicio </a></li>
					<li><a href="Unidad_1.html"> Unidad 1 </a></li>
					<li><a href="Unidad_2.html"> Unidad 2 </a></li>
					<li><a href="Unidad_3.html"> Unidad 3 </a></li>
					<li><a href="Unidad_4.html"> Unidad 4 </a></li>
				</ul>
			<nav>
		</div>
	</header>
	<section class=main>
		<div class=wrapp>
			<div class=mensaje>
				<h1> Unidad 4. </h1>
			</div>
				<div class=mensaje>
					<h3> Procesamiento Paralelo. </h3>
				</div>
				<br>
			<div class=articulo>
				<article>
					<h1> Paralelismo a nivel de instrucción.</h1>
					<br>
					<img src="../MEDIA/IMGS/paralelismo.png" width="400" height="200">
					<br>
					<br>
					<p>Un pipeline canónico de cinco etapas en una máquina RISC (IF = Pedido de Instrucción, ID = Decodificación de instrucción, EX = Ejecutar, MEM = Acceso a la memoria, WB = Escritura).</p>
					<br>
					<p>Un programa de ordenador es, en esencia, una secuencia de instrucciones ejecutadas por un procesador. Estas instrucciones pueden reordenarse y combinarse en grupos que luego son 
						ejecutadas en paralelo sin cambiar el resultado del programa. Esto se conoce como paralelismo a nivel de instrucción.</p>
					<br>
					<p>Los avances en el paralelismo a nivel de instrucción dominaron la arquitectura de computadores desde mediados de 1980 hasta mediados de la década de 1990.</p>
					<br>
					<p>Los procesadores modernos tienen ''pipeline'' de instrucciones de varias etapas. Cada etapa en el pipeline corresponde a una acción diferente que el procesador 
					realiza en la instrucción correspondiente a la etapa; un procesador con un pipeline de N etapas puede tener hasta n instrucciones diferentes en diferentes etapas de finalización.</p>
					<br>
					<p>Además del paralelismo a nivel de instrucción del pipelining, algunos procesadores pueden ejecutar más de una instrucción a la vez. Estos son conocidos como procesadores super escalares. 
						Las instrucciones pueden agruparse juntas sólo si no hay dependencia de datos entre ellas.</p>
					<br>
					<h1>Arquitectura de los computadores secuenciales</h1>
					<br>
					<p>A diferencia de los sistemas combinacionales, en los sistemas secuenciales, los valores de las salidas, en un momento dado, no dependen exclusivamente de los valores de las entradas en 
						dicho momento, sino también de los valores anteriores.</p>
					<br>
					<p>El sistema secuencial más simple es el biestable.</p>
					<br>
					<p>La mayoría de los sistemas secuenciales están gobernados por señales de reloj. A éstos se los denomina "síncronos" o "sincrónicos", a diferencia de los "asíncronos" o "asincrónicos" 
						que son aquellos que no son controlados por señales de reloj.</p>
					<br>
					<p>A continuación se indican los principales sistemas secuenciales que pueden encontrarse en forma de circuito integrado o como estructuras en sistemas programados:</p>
					<br>
					<p> > Contador. </p>
					<br>
					<p> > Registros. </p>
					<br>
					<br>
				<div align=right> 
					<button type="button" onclick="window.location.href='../HTML/Unidad_4.html'"> Anterior </button> <button type="button" onclick="window.location.href='../HTML/Unidad_4_2.html'"> Siguiente </button>
				</div>

				</article>
			</div>
			
			<aside>
				<div class=widget>
					<h2> Temario </h2>
					<nav>
					<ul>
						<li><a href="Unidad_4.html">Unidad 4: Procesamiento Paralelo. </a></li>
							<ul>
								<li><a href="Unidad_4.html"> 4.1 Aspectos basicos de la computacion paralea. </a></li>
							</ul>
							<ul>
								<li><a href="Unidad_4.html"> 4.2 Tipos de computacion paralela. </a></li>
							</ul>
								<ul>
									<li><a href="Unidad_4_1.html"> 4.2.1 Clasificacion. </a></li><br>
									<li><a href="Unidad_4_1.html"> 4.1.2 Arquitectura de computadoras secuenciales. </a></li><br>
									<li><a href="Unidad_4_2.html"> 4.1.3 Organizacion de direcciones de memoria. </a></li><br>
								</ul>
							<ul>
								<li><a href="Unidad_4_2.html"> 4.3 Sistemas de memorias(compartido) Multiprocesadores. </a></li>
							</ul>
								<ul>
									<li><a href="Unidad_4_3.html"> 4.3.1 Redes de interconexion dinamica.</a></li><br>
								</ul>
							<ul>
								<li><a href="Unidad_4_4.html"> 4.4 Sistemas de memoria distribuidas. </a></li>
							</ul>
								<ul>
									<li><a href="Unidad_4_4.html"> 4.4.1 Redes de interconexion estaticas.</a></li><br>
								</ul>
							<ul>
								<li><a href="Unidad_4_4.html"> 4.5 Casos de estudio. </a></li>
							</ul>	
					</ul>
					</nav>
				</div>
				</aside>
			</div>
		</section>

</body>
</html>