##
## Load all source files in the tree.
##

verbosity_pkg.sv
altera_avalon_mm_bridge.v
altera_reset_controller.v
altera_reset_synchronizer.v
altera_std_synchronizer_nocut.v
ed_sim_clks_sharing_splitter.v
ed_sim_ddr4a_altera_avalon_onchip_memory2_170_yroldmy.v
ed_sim_ddr4a_altera_emif_170_svsenxa.v
ed_sim_ddr4a_altera_emif_cal_slave_nf_170_6qfmevy.v
ed_sim_ddr4a_altera_mm_interconnect_170_o2ys4ki.v
ed_sim_ddr4a.v
ed_sim_emif_slave_1_altera_avalon_onchip_memory2_170_yroldmy.v
ed_sim_emif_slave_1_altera_emif_170_elx56cq.v
ed_sim_emif_slave_1_altera_emif_cal_slave_nf_170_6qfmevy.v
ed_sim_emif_slave_1_altera_mm_interconnect_170_o2ys4ki.v
ed_sim_emif_slave_1.v
ed_sim_global_reset_n_source.v
ed_sim_global_reset_n_splitter.v
ed_sim_mem_0_altera_emif_mem_model_170_nzcko3q.v
ed_sim_mem_0.v
ed_sim_mem_1_altera_emif_mem_model_170_nzcko3q.v
ed_sim_mem_1.v
ed_sim_pll_ref_clk_source.v
ed_sim.v
altera_avalon_clock_source.sv
altera_avalon_reset_source.sv
altera_emif_arch_nf_abphy_mux.sv
altera_emif_arch_nf_afi_if.sv
altera_emif_arch_nf_buf_bdir_df.sv
altera_emif_arch_nf_buf_bdir_se.sv
altera_emif_arch_nf_bufs.sv
altera_emif_arch_nf_buf_udir_cp_i.sv
altera_emif_arch_nf_buf_udir_df_i.sv
altera_emif_arch_nf_buf_udir_df_o.sv
altera_emif_arch_nf_buf_udir_se_i.sv
altera_emif_arch_nf_buf_udir_se_o.sv
altera_emif_arch_nf_buf_unused.sv
altera_emif_arch_nf_cal_counter.sv
altera_emif_arch_nf_core_clks_rsts.sv
altera_emif_arch_nf_hmc_amm_data_if.sv
altera_emif_arch_nf_hmc_ast_data_if.sv
altera_emif_arch_nf_hmc_avl_if.sv
altera_emif_arch_nf_hmc_mmr_if.sv
altera_emif_arch_nf_hmc_sideband_if.sv
altera_emif_arch_nf_hps_clks_rsts.sv
altera_emif_arch_nf_io_tiles_abphy.sv
altera_emif_arch_nf_io_tiles.sv
altera_emif_arch_nf_io_tiles_wrap.sv
altera_emif_arch_nf_oct.sv
altera_emif_arch_nf_pll_extra_clks.sv
altera_emif_arch_nf_pll_fast_sim.sv
altera_emif_arch_nf_pll.sv
altera_emif_arch_nf_regs.sv
altera_emif_arch_nf_seq_if.sv
altera_emif_ddr4_model_db_chip.sv
altera_emif_ddr4_model_rcd_chip.sv
altera_emif_ddrx_model_bidir_delay.sv
altera_emif_ddrx_model_per_device.sv
altera_emif_ddrx_model_per_ping_pong.sv
altera_emif_ddrx_model_rank.sv
altera_emif_ddrx_model.sv
altera_merlin_master_translator.sv
altera_merlin_slave_translator.sv
altera_oct.sv
altera_oct_um_fsm.sv
ed_sim_ddr4a_altera_emif_arch_nf_170_kledjpy_io_aux.sv
ed_sim_ddr4a_altera_emif_arch_nf_170_kledjpy.sv
ed_sim_ddr4a_altera_emif_arch_nf_170_kledjpy_top.sv
ed_sim_emif_slave_1_altera_emif_arch_nf_170_oflfupa_io_aux.sv
ed_sim_emif_slave_1_altera_emif_arch_nf_170_oflfupa.sv
ed_sim_emif_slave_1_altera_emif_arch_nf_170_oflfupa_top.sv
io_12_lane_bcm__nf5es_abphy.sv
io_12_lane__nf5es_abphy.sv
mem_array_abphy.sv
twentynm_io_12_lane_abphy.sv
twentynm_io_12_lane_encrypted_abphy.sv
twentynm_io_12_lane_nf5es_encrypted_abphy.sv
