<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ğŸ‘©â€âš–ï¸ ğŸ¤¯ ğŸ‘¬ Siswa kelas 10 dari Siberia ingin menjadi perancang prosesor. Mengapa tidak membuat akselerator saraf FPGA? ğŸ¤³ğŸ» ğŸ™† ğŸ“</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Kemarin saya menerima surat dari siswa kelas sepuluh dari Siberia yang ingin menjadi pengembang mikroprosesor. Dia sudah mendapatkan beberapa hasil di...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Siswa kelas 10 dari Siberia ingin menjadi perancang prosesor. Mengapa tidak membuat akselerator saraf FPGA?</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/432378/">  Kemarin saya menerima surat dari siswa kelas sepuluh dari Siberia yang ingin menjadi pengembang mikroprosesor.  Dia sudah mendapatkan beberapa hasil di bidang ini - dia menambahkan instruksi multiplikasi ke prosesor schoolPSI yang paling sederhana, disintesiskan untuk Intel FPGA MAX10 FPGA, menentukan frekuensi maksimum dan peningkatan produktivitas program sederhana.  Dia melakukan semua ini pada awalnya di desa Burmistrovo, Novosibirsk Region, dan kemudian di sebuah konferensi di Tomsk. <br><br>  Sekarang Dasha Krivoruchko (itulah nama siswa kelas sepuluh) pindah untuk tinggal di sekolah asrama Moskow dan bertanya kepada saya apa lagi yang harus ia rancang.  Saya berpikir bahwa pada tahap ini dalam karirnya, dia harus merancang akselerator perangkat keras untuk jaringan saraf berdasarkan pada susunan sistolik untuk perkalian matriks.  Gunakan bahasa deskripsi perangkat keras Verilog dan Intel FPGA FPGA, tetapi bukan MAX10 yang murah, tetapi sesuatu yang lebih mahal untuk mengakomodasi susunan sistolik yang besar. <br><br>  Setelah itu, bandingkan kinerja solusi perangkat keras dengan program yang berjalan pada prosesor schoolMIPS, serta dengan program Python yang berjalan di komputer desktop.  Sebagai uji kasus, gunakan pengakuan angka dari matriks kecil. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/0cf/da8/ea5/0cfda8ea5ec178758e45d12e1ff463b4.jpg"><br><a name="habracut"></a><br>  Sebenarnya, semua bagian dari latihan ini telah dikembangkan oleh orang-orang yang berbeda, tetapi intinya adalah untuk menjadikan ini sebagai latihan tunggal yang terdokumentasi, yang kemudian dapat digunakan sebagai dasar untuk kursus online dan untuk kompetisi praktis: <br><br>  1) eNano, departemen pendidikan RUSNANO, yang sebelumnya menyelenggarakan seminar Charles Danchek tentang desain elektronik modern (rute RTL-ke-GDSII) untuk siswa dan saat ini sedang mengerjakan kursus online semacam ini (merancang perangkat keras pada tingkat transfer register + jaringan saraf) tertarik kursus ringan untuk siswa tingkat lanjut.  Di sini Charles dan saya ada di kantor mereka: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/c14/980/533/c149805338ebbb01fc2bd0f855ae16c0.jpg" width="300"><br><br>  2) Basis Olimpiade mungkin tertarik pada <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">Olimpiade NTI</a> , yang saya bahas beberapa minggu yang lalu di Moskow.  Untuk contoh seperti itu, peserta dalam olimpiade dapat menambahkan perangkat keras untuk berbagai fungsi aktivasi.  Berikut adalah rekan-rekan dari Olimpiade NTI: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/992/db9/acc/992db9acc29b53b9f63b407301ad1282.jpg"><br><br>  Jadi jika Dasha mengembangkan ini, dia secara teoritis bisa memperkenalkan akseleratornya yang dijelaskan dengan baik di RUSNANO dan di Olimpiade NTI.  Saya pikir itu akan bermanfaat untuk administrasi sekolahnya - itu dapat ditampilkan di TV atau dikirim ke kontes Intel FPGA secara umum.  Berikut adalah <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">beberapa orang Rusia dari St. Petersburg di final kontes FPGA Intel di Santa Clara, California</a> : <br><br><img src="https://habrastorage.org/getpro/habr/post_images/d1d/672/b2b/d1d672b2bef602ddfed96e27c5db28ea.jpg"><br><br>  Sekarang mari kita bicara tentang sisi teknis dari proyek ini.  Gagasan akselerator massa sistolik dijelaskan dalam sebuah artikel yang diterjemahkan oleh editor Habra Vyacheslav Golovanov <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" class="user_link">SLY_G</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">Mengapa</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" class="user_link">TPU</a> <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">begitu cocok untuk pembelajaran yang mendalam?</a> <br><br>  Ini adalah apa yang tampak seperti grafik jaringan saraf arus data untuk memudahkan pengenalan: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f27/150/32c/f2715032ccee53157d14164a48789539.png"><br><br>  Elemen komputasi primitif yang melakukan perkalian dan penambahan: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/e3d/194/6aa/e3d1946aaf0b31c1243a24091b9a5a8d.gif"><br><br>  Struktur elemen-elemen yang sangat tersusun dalam pipa, susunan sistolik ini untuk perkalian matriks adalah: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/4bf/16b/7a8/4bf16b7a82a0f4e8a6da9d26c9d49129.gif"><br><br>  Di Internet ada banyak kode di Verilog dan VHDL dengan penerapan array sistolik, misalnya, kode berada di <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">bawah posting blog ini</a> : <br><br><img src="https://habrastorage.org/getpro/habr/post_images/852/69a/cc9/85269acc93c17a255153dd45635983d4.png"><br><br><pre><code class="plaintext hljs">module top(clk,reset,a1,a2,a3,b1,b2,b3,c1,c2,c3,c4,c5,c6,c7,c8,c9); parameter data_size=8; input wire clk,reset; input wire [data_size-1:0] a1,a2,a3,b1,b2,b3; output wire [2*data_size:0] c1,c2,c3,c4,c5,c6,c7,c8,c9; wire [data_size-1:0] a12,a23,a45,a56,a78,a89,b14,b25,b36,b47,b58,b69; pe pe1 (.clk(clk), .reset(reset), .in_a(a1), .in_b(b1), .out_a(a12), .out_b(b14), .out_c(c1)); pe pe2 (.clk(clk), .reset(reset), .in_a(a12), .in_b(b2), .out_a(a23), .out_b(b25), .out_c(c2)); pe pe3 (.clk(clk), .reset(reset), .in_a(a23), .in_b(b3), .out_a(), .out_b(b36), .out_c(c3)); pe pe4 (.clk(clk), .reset(reset), .in_a(a2), .in_b(b14), .out_a(a45), .out_b(b47), .out_c(c4)); pe pe5 (.clk(clk), .reset(reset), .in_a(a45), .in_b(b25), .out_a(a56), .out_b(b58), .out_c(c5)); pe pe6 (.clk(clk), .reset(reset), .in_a(a56), .in_b(b36), .out_a(), .out_b(b69), .out_c(c6)); pe pe7 (.clk(clk), .reset(reset), .in_a(a3), .in_b(b47), .out_a(a78), .out_b(), .out_c(c7)); pe pe8 (.clk(clk), .reset(reset), .in_a(a78), .in_b(b58), .out_a(a89), .out_b(), .out_c(c8)); pe pe9 (.clk(clk), .reset(reset), .in_a(a89), .in_b(b69), .out_a(), .out_b(), .out_c(c9)); endmodule module pe(clk,reset,in_a,in_b,out_a,out_b,out_c); parameter data_size=8; input wire reset,clk; input wire [data_size-1:0] in_a,in_b; output reg [2*data_size:0] out_c; output reg [data_size-1:0] out_a,out_b; always @(posedge clk)begin if(reset) begin out_a&lt;=0; out_b&lt;=0; out_c&lt;=0; end else begin out_c&lt;=out_c+in_a*in_b; out_a&lt;=in_a; out_b&lt;=in_b; end end endmodule</code> </pre> <br>  Saya perhatikan bahwa kode ini tidak dioptimalkan dan umumnya kikuk (dan bahkan ditulis secara tidak profesional - sumber dalam posting menggunakan tugas blok di @ (posedge clk) - saya memperbaikinya).  Dasha misalnya dapat menggunakan Verilog menghasilkan konstruk untuk kode yang lebih elegan. <br><br>  Selain dua realisasi ekstrem dari jaringan saraf (pada prosesor dan pada susunan sistolik), Dasha dapat mempertimbangkan opsi lain yang lebih cepat dari prosesor, tetapi tidak begitu rakus seperti penggandaan susunan sistolik.  Benar, ini lebih mungkin bukan untuk anak sekolah, tetapi untuk siswa. <br><br>  Salah satu opsi adalah perangkat pelaksana dengan sejumlah besar blok fungsi yang beroperasi secara paralel, seperti pada prosesor Out-of-Order: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/ef8/778/c5c/ef8778c5c1219f2546c51c7e9c499323.png"><br><br>  Pilihan lain adalah apa yang disebut Coarse Grained Reconfigurable Array - sebuah matriks elemen kuasi-prosesor, yang masing-masing memiliki program kecil.  Elemen prosesor ini idealnya mirip dengan sel FPGA / FPGA, tetapi tidak beroperasi dengan sinyal individual, tetapi dengan kelompok bit / angka pada bus dan register - lihat <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">laporan langsung dari kelahiran pemain utama dalam perangkat keras AI, yang mempercepat TensorFlow dan bersaing dengan NVidia "</a> . <br><br>  Sekarang surat asli dari Dasha: <br><blockquote>  Selamat siang, Yuri. <br><br>  Pada 2017, saya belajar di sekolah Anda di LSHUP di bengkel Anda dan pada Oktober 2017 saya berpartisipasi dalam konferensi di Tomsk pada Oktober tahun yang sama dengan pekerjaan yang ditujukan untuk menanamkan unit multiplikasi dalam prosesor SchooolMIPS. <br><br>  Saya ingin melanjutkan pekerjaan ini sekarang.  Saat ini, saya berhasil mendapatkan izin di sekolah untuk mengambil topik ini sebagai kursus kecil.  Apakah Anda memiliki kesempatan untuk membantu saya dengan kelanjutan pekerjaan ini? <br><br>  PS Karena pekerjaan dilakukan dalam format tertentu, diperlukan penulisan pengantar dan tinjauan pustaka dari topik tersebut.  Mohon saran sumber-sumber dari mana Anda dapat mengambil informasi tentang sejarah perkembangan topik ini, tentang filosofi arsitektur, dll., Jika Anda memiliki sumber daya seperti itu dalam pikiran. <br><br>  Ditambah lagi, saat ini saya tinggal di Moskow di sekolah asrama, mungkin lebih mudah untuk berinteraksi. <br><br>  Salam <br><br>  Daria Krivoruchko. <br></blockquote>  Dasha mengajar Verilog dan mendaftar desain tingkat dengan bantuan saya dan buku <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">"Sirkuit Digital dan Arsitektur Komputer" oleh David Harris dan Sarah Harris</a> .  Namun, jika Anda seorang anak sekolah / sekolah dan ingin memahami konsep dasar pada tingkat yang sangat sederhana, maka bagi Anda penerbit DMK-Press telah merilis <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">terjemahan bahasa Rusia dari manga Jepang 2013 tentang sirkuit digital yang</a> dibuat oleh Amano Hideharu dan Meguro Koji.  Terlepas dari bentuk presentasi yang sembrono, buku ini dengan benar memperkenalkan elemen logis dan pemicu-D, <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">dan kemudian mengikat ini ke FPGA</a> : <br><br><img src="https://habrastorage.org/getpro/habr/post_images/c4f/e51/1a7/c4fe511a7c39780eade6d678ec8cd58e.png"><br><br>  Inilah yang tampak seperti <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">Sekolah Musim Panas untuk Pemrogram Muda</a> di Wilayah Novosibirsk, tempat Dasha mempelajari Verilog, FPGAs, metodologi pengembangan transfer register (Register Transfer Level - RTL): <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f1c/9c3/6aa/f1c9c36aab38cb8d469eb334b9987874.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/fb6/a25/78d/fb6a2578d98d493f61fe67c0363e2597.jpg"><br><br>  Dan inilah pidato Dasha di konferensi di Tomsk bersama dengan siswa kelas sepuluh lainnya, Arseniy Chegodaev: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/oqUf5yReDkM" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br>  Setelah pembicaraan Dasha dengan saya dan jilbab Stanislav <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=" class="user_link">Zhelnio</a> , pencipta utama prosesor prosesor pendidikan schoolMIPS untuk implementasi pada FPGA: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/8f1/441/580/8f1441580eb951de23433f8496d8b111.jpg"><br><br>  Proyek schoolMIPS dilengkapi dengan dokumentasi di <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">https://github.com/MIPSfpga/schoolMIPS</a> .  Dalam konfigurasi paling sederhana dari inti prosesor pelatihan ini, hanya ada 300 garis di Verilog, sementara di inti tertanam industri dari kelas menengah ada sekitar 300 ribu garis.  Namun demikian, Dasha dapat merasakan seperti apa karya para desainer di industri, yang mengubah dekoder dan perangkat pelaksana dengan cara yang sama ketika mereka menambahkan instruksi baru ke prosesor: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/a09/2e4/030/a092e40309fa4a82a125a8333c7dfcc5.gif"><br><br>  Sebagai kesimpulan, kami menyajikan foto-foto dekan Universitas Samara Ilya Kudryavtsev, yang tertarik untuk membuat sekolah musim panas dan olimpiade dengan prosesor FPGA untuk pelamar masa depan: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/5eb/ad7/a93/5ebad7a9325ce55e2828c8bc770bc92f.jpg"><br><br>  Dan foto karyawan MIET Zelenograd yang sudah merencanakan sekolah musim panas tahun depan: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/750/7a7/026/7507a702658be7d86252233f2154674f.jpg"><br><br>  Baik bahan dari RUSNANO, dan bahan yang mungkin dari Olimpiade NTI, serta prestasi yang telah dicapai selama beberapa tahun terakhir dalam penerapan FPGA dan mikroarsitektur dalam program MIEM HSE, Universitas Negeri Moskow dan <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">Kazan Innopolis,</a> harus berjalan dengan baik di satu tempat dan di tempat lain. </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/id432378/">https://habr.com/ru/post/id432378/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../id432366/index.html">Menerapkan caching SSD dalam penyimpanan QSAN XCubeSAN</a></li>
<li><a href="../id432368/index.html">Sebelum Anda - Bereaksi Aplikasi Web Modern</a></li>
<li><a href="../id432370/index.html">AlphaZero mengalahkan Stockfish dalam pertandingan 1.000 pertandingan</a></li>
<li><a href="../id432372/index.html">Microsoft telah secara resmi mengkonfirmasi bahwa Edge beralih ke mesin Chromium</a></li>
<li><a href="../id432374/index.html">Elasticsearch yang sangat mudah diakses dan dapat diukur di Kubernetes</a></li>
<li><a href="../id432380/index.html">Enam tahun hidup dengan iPhone yang tidak mengganggu saya</a></li>
<li><a href="../id432382/index.html">AI di Hase und Igel: minimax for three</a></li>
<li><a href="../id432384/index.html">Studi: 22% pengguna Tumblr pergi ke situs porno, terutama anak perempuan</a></li>
<li><a href="../id432386/index.html">Meja bundar "Arsitek proyek TI", September 2018</a></li>
<li><a href="../id432392/index.html">Kami memiliki permainan jadul dan beberapa jamur: misi selesai</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>