# Lab 3a: Projeto Sequencial - Contadores

<p align="center">
Prof. Jo√£o Carlos Bittencourt
</p>
<p align="center">
Monitor: √âverton Gomes dos Santos</p>
<p align="center">
Centro de Ci√™ncias Exatas e Tecnol√≥gicas
</p>
<p align="center">
Universidade Federal do Rec√¥ncavo da Bahia, Cruz das Almas
</p>

## Introdu√ß√£o

Este laborat√≥rio consiste de v√°rias etapas, cada qual constru√≠da com base na anterior. Ao longo do roteiro ser√£o fornecidas instru√ß√µes e capturas de tela referentes √†s respectivas etapas. Apesar de termos fornecidos a voc√™ quase todo o c√≥digo SystemVerilog, partes deles foram sublimadas de prop√≥sito -- Nesses casos, sua tarefa ser√° completar e testar seu c√≥digo com bastante cuidado.

Nesta atividade pr√°tica, voc√™ aprender√°:

- Como especificar circuitos sequenciais em SystemVerilog;
- Estrat√©gias diferentes para desenvolvimento de contadores;
- Incluir funcionalidades de _reset_ s√≠ncrono;
- Como incluir funcionalidades de _start/stop_ para controlar seus contadores;
- Como trabalhar com _test bench_ para simula√ß√£o de clocks em SystemVerilog;
- Alguns construtores novos em SystemVerilog;

## Leitura

Caso tenha dificuldade nos assuntos referentes √† l√≥gica sequencial, segue abaixo uma lista de se√ß√µes relevantes do livro texto Digital Design and Computer Architecture (David & Sarah Harris).

- **Se√ß√µes 3.2.3 -- 3.2.6**: Flip-flops e Registradores
- **Se√ß√µes 4.4.1 -- 4.4.3**: Verilog para Flip-flops e Registradores
- **Se√ß√£o 5.4.1**: Contadores

Antes de seguir com o laborat√≥rio, √© recomendado ainda que voc√™ realize o [Tutorial de Simula√ß√£o Utilizando o ModelSim](https://github.com/GCET231/tutorial3-simulacao-hdl/tree/main/ModelSim), uma vez que os procedimentos √† seguir n√£o envolvem s√≠ntese do circuito no Quartus Prime. Com isso, as simula√ß√µes podem ser realizadas diretamente no ModelSim.

## Contador M√≥dulo-4

Vamos come√ßar nossos trabalhos projetando um contador m√≥dulo-4 (**mod-4**). Ou seja, um circuito digital que conta de acordo com a sequ√™ncia: \(0, 1, 2, 3, 0, 1, 2, 3, 0, ...).

O m√≥dulo contador precisar√° de um registrador de 2-bits para armazenar o valor atual, uma entrada de _clock_ para controlar a atualiza√ß√£o do contador, e uma entrada de _reset_ para redefinir o contador para (0), de forma s√≠ncrona.

Todas as mudan√ßas no valor do contador -- sejam elas contando ou redefinindo -- devem ser realizada durante a transi√ß√£o da **borda ascendente** do sinal de _clock_.

Use o c√≥digo √† seguir para projetar o contador:

```systemverilog
`timescale 1ns / 1ps
`default_nettype none

module countermod4 (
	input  wire 		 clock,
	input  wire 		 reset,
	output logic [1:0] value = 2'b00
);

   always @(posedge clock)
	begin : mod4_counter
		value <= reset ? 2'b00 : (value + 1'b1);
	end

endmodule
```

O c√≥digo acima utiliza um construtor que n√£o est√° presente no padr√£o Verilog, mas est√£o no SystemVerilog, associado a um novo tipo de dado denominado `logic`. Portanto, quando voc√™ criar um novo arquivo de projeto, **garanta que ele √© do tipo SystemVerilog**. Nomeie seu novo arquivo como `countermod4.sv`.

Note o seguinte:

- A primeira linha determina as unidades de tempo para todos os atrasos (semelhante ao que definimos no _test bench_) como nanosegundos com resolu√ß√£o de picossegundos. A segunda linha diz para o compilador para _n√£o_ assumir que sinais n√£o declarados s√£o do tipo padr√£o `wire`. Ao suprimir o valor padr√£o, n√≥s estamos for√ßando que sinais n√£o declarados disparem erros de compila√ß√£o. Isso ajuda a identificar v√°rios erros de c√≥digo e _ser√° muito √∫til!_ **Utilize essa diretiva em qualquer projeto que dizer a partir de agora!**
- As entradas s√£o declaradas como do tipo `wire` (uma vez que elas est√£o simplesmente vindo de um m√≥dulo externo), mas a sa√≠da aqui √© do tipo `logic`, e n√£o do tipo `wire`. O tipo `logic` √© √∫nico da SystemVerilog, e representa diferentes tipos de implementa√ß√µes estruturais, dependendo da descri√ß√£o do circuito. Especificamente, uma vari√°vel do tipo `logic` ser√° mapeado para `wire` se sua descri√ß√£o indicar uma fun√ß√£o combinacional. Por outro lado, uma vari√°vel do tipo `logic` resultar√° em um _flip-flop_ sendo instanciado se sua descri√ß√£o indicar a necessidade de um elemento de estado ou mem√≥ria. Portanto, o tipo `logic` √© usado para indicar que uma vari√°vel _pode_ (mas n√£o necessariamente) precisa de _flip-flops_ em sua implementa√ß√£o.
<!-- - O comando `always_ff` √© um novo tipo de construtor de atribui√ß√£o n√£o-cont√≠nua da linguagem SystemVerilog. Ele √© usado para determinar como o valor de um _flip-flop_ (registrador) deve ser atualizado. No exemplo acima, dizemos que sempre que houver uma borda positiva do clock (`always_ff@(posedge clock)`), `value` √© atualizado para `value + 1` (se estiver contando) ou `0` (se acionado o sinal de `reset`). Deste modo, uma vez que `value` √© atualizado dentro da atribui√ß√£o n√£o-cont√≠nua `always_ff`, ela ir√° implementar uma l√≥gica sequencial usando _flip-flops_, ao inv√©s de l√≥gica combinacional, visto que o `value` √© atualizado somente entre os pulsos peri√≥dicos do _clock_. -->
- No c√≥digo acima, o operador de atribui√ß√£o utiliza a chamada atribui√ß√£o **n√£o-bloqueante**, representado pelo s√≠mbolo `<=`. N√£o confunda com a opera√ß√£o "menor que ou igual"! Considere este s√≠mbolo como uma seta para a esquerda.
- Por ser declarado como um vetor de 2-bits, o sinal `value` retornar√° para `0` ao incrementar o somador, quando `value` for igual a `3`.

Para testar o c√≥digo acima, utilize o _test bench_ fornecido junto com os arquivos de laborat√≥rio, dentro da pasta `sim` (`countermod4_tb_.sv`). Essa rotina de teste realiza o seguinte fluxo de opera√ß√µes:

- Aguarda 5 ns;
- Inicializa o _clock_ (borda positiva em 6 ns, com per√≠odo de 2 ns);
- Simula o contador por 5 pulsos de clock;
- Aciona o sinal de _reset_ para redefinir o contador de volta para 0; e
- Libera o contador por mais 3 pulsos de clock;

Certifique-se de ter analisado o _test bench_, linha por linha, e entenda o que cada comando faz! Se voc√™ formatar as formas de onda de modo a visualizar os sinais em decimal, voc√™ deve visualizar a representa√ß√£o exatamente como apresentada na figura a seguir.

![Simula√ß√£o do Contador M√≥dulo-4](img/captura_mod4.png)

## Contador M√≥dulo-7

Nesta parte do laborat√≥rio, voc√™ dever√° projetar um contador de m√≥dulo-7 (com _reset_ s√≠ncrono), e test√°-lo usando o ambiente de simula√ß√£o fornecido.

Use o contador de m√≥dulo-4 como ponto de partida, copiando ele dentro de um novo arquivo, chamado `countermod7.sv`, e fazendo as devidas modifica√ß√µes. Note que o contador de m√≥dulo-7 ser√° diferente em dois aspectos:

1. Ele precisa de um registrador de 3-bits para o sinal `value`, no lugar do registrador de 2-bits usado no contador mod-4.
2. Ele conta de acordo com a sequ√™ncia 0, 1, 2, 3, 4, 5, 6, 0, 1, 2, 3, 4, 5, 6, 0, ...

- Note que esta sequ√™ncia **n√£o** √© uma pot√™ncia de dois, e que voc√™ n√£o poder√° partir do pressuposto de que o contador ir√° zerar por voc√™ ap√≥s chegar em 6!

Use o c√≥digo a seguir para implementar o contador, completando as regi√µes comentadas.

```systemverilog
`timescale 1ns / 1ps
`default_nettype none

module countermod7 (
	input  wire 		 clock,
	input  wire 		 reset,
	output logic [2:0] value // Observe como esta linha difere o mod-4
);

	always @(posedge clock) begin
		value <= reset ? 3'b000 : /* Complete o codigo aqui */;
	end

endmodule
```

Simule o seu novo contador usando o _test bench_ fornecido junto aos arquivos de laborat√≥rio (`countermod7_tb.sv`).

> üíÅ Certifique-se de entender todas as linhas do arquivo de teste!

Defina o formato de exibi√ß√£o dos dados (_Radix_) como **Unsigned** para todas as sa√≠das. Se tudo der certo, sua sa√≠da deve reproduzir a sequ√™ncia apresentada a seguir.

![Resultado da simula√ß√£o do contador Mod-7.](./img/captura_mod7.png)

### üéØ Responda as perguntas √† seguir:

> Por que o valor no _waveform_ √© apresentado como `X` para os primeiros dois nanosegundos de sua simula√ß√£o?

> Por que ele √© atualizado para `0` em 2 ns?

> Ao contr√°rio, no contador mod-4 o valor do _waveform_ inicia em `0`; Por que?

## Contador M√≥dulo-7 com sinal de habilita√ß√£o

Copie a especifica√ß√£o do contador m√≥dulo-7 para um novo arquivo e salve-o com o nome `countermod7enable.sv`.

Sua tarefa agora consiste em modificar o contador m√≥dulo-7 de forma a incorporar um sinal de habilita√ß√£o. Este novo sinal deve interromper a contagem at√© a pr√≥xima (uma ou v√°rias) transi√ß√£o da borda de subida do _clock_.

> üíÅ Se o sinal de habilita√ß√£o for igual a `0`, na pr√≥xima borda positiva do _clock_, o valor do contador n√£o deve mudar.

Este comportamento deve ser mantido enquanto o habilitador (`enable`) estiver em n√≠vel l√≥gico baixo, proporcionando assim um mecanismo que permita "congelar" o contador por quanto tempo voc√™ desejar.

De forma semelhante, quando o sinal habilitador √© modificado para `1`, o contador volta a contar novamente de onde parou.

‚ö†Ô∏è Algumas observa√ß√µes importantes:

- Se o sinal `enable` √© `0` e `reset` √© `1`, o contador deve ser redefinido. Ou seja, o `reset` tem _prioridade_ maior frente ao sinal de `enable`;
- A atribui√ß√£o ao valor deve ainda ser realizada usando um √∫nico comando (`value <= ...`). Voc√™ pode ainda dividir o comando em m√∫ltiplas linhas por quest√µes de legibilidade, mas ainda assim, deve usar **somente um comando**.

Utilize o _test bench_ fornecido junto aos arquivos de laborat√≥rio (`countermod7enable_tb.sv`). Mais uma vez, analise o _test bench_ com cautela e garanta que compreendeu cada linha do c√≥digo.

Se voc√™ especificou o m√≥dulo corretamente, sua simula√ß√£o deve ser apresentada exatamente como na Figura a seguir.

![Resultado da simula√ß√£o do contador Mod-7 com enable.](./img/captura_mod7enable.png)

## Projetando um contador de duas dimens√µes

Projete um contador de duas dimens√µes (chamado tamb√©m de **contador-xy**). Este contador percorre uma matriz 2-D, uma linha de cada vez. O tamanho da matriz √© definido como `[0..WIDTH-1,0..HEIGHT-1]`.

A especifica√ß√£o funcional do seu m√≥dulo deve seguir as regras √† seguir:

- O contador come√ßa em (x,y) = (0,0) e incrementa x de (0,0) at√© (WIDTH-1,0);
- Em seguida, ele retorna para o in√≠cio da pr√≥xima linha (0,1);
- Da mesma forma, o contador retorna do o final da da √∫ltima linha (WIDTH-1, HEIGHT-1) para o topo, (0,0);
- O contador tamb√©m possui uma entrada chamada `enable`. Esse sinal informa para o contador quando continuar a contar ou permanecer inativo. Portanto, se `enable` √© 0, o contador n√£o incrementa na pr√≥xima borda positiva do _clock_.

Um esbo√ßo do c√≥digo para o m√≥dulo `xycounter` √© fornecido √† seguir.

```systemverilog
`timescale 1ns / 1ps
`default_nettype none

module xycounter #(
	parameter WIDTH=2,
	parameter HEIGHT=2
	)(
	input  wire clock,
	input  wire enable,
	output logic [$clog2(WIDTH)-1:0]  x = 0,
	output logic [$clog2(HEIGHT)-1:0] y = 0
);

	always @(posedge clock) begin
		if (enable) begin
			/* Coloque seu c√≥digo aqui */
		end
	end
endmodule
```

Certifique-se de entender todo o c√≥digo que est√° presente no modelo acima, especialmente a fun√ß√£o `clog2()`, e o seu papel na parametriza√ß√£o do m√≥dulo contador.

O _test bench_ para seu m√≥dulo foi fornecido junto com os arquivos de projeto como `xycounter_tb.sv`.

Complete o c√≥digo com as funcionalidades apresentadas acima, e simule usando este _test bench_ para verificar se o seu contador se comporta exatamente como esperado:

![Resultado da simula√ß√£o do contador XY.](./img/captura_xycounter.png)

Voc√™ pode experimentar conjuntos de valores diferentes para largura (`WIDTH`) e altura (`HEIGHT`). Entretanto, voc√™ s√≥ precisa enviar os resultados para o _test bench_ fornecido.

## Acompanhamento (entrega: sexta-feira 13 de maio, 2022)

Durante a aula esteja pronto para apresentar para o professor ou monitor:

- A tela do simulador, mostrando **claramente** o resultado final da simula√ß√£o para o contador mod-7.
- Suas respostas para as perguntas no final [do contador mod-7](#contador-m√≥dulo-7).
- Seu c√≥digo para o contador mod-7 com enable (`countermod7enable.sv`), e a janela de simula√ß√£o mostrando **claramente** o resultado final da simula√ß√£o.
- Seu c√≥digo do m√≥dulo contador-xy (`xycounter.sv`) e a janela de simula√ß√£o mostrando **claramente** o resultado final da simula√ß√£o.

## Agradecimentos

Este laborat√≥rio √© o resultado do trabalho de docentes e monitores de GCET231 ao longo dos anos, incluindo:

- **18.1:** Caio Fran√ßa dos Santos
- **18.2:** Matheus Rosa Pithon
- **20.2:** Matheus Rosa Pithon
- **21.1:** Matheus Rosa Pithon, √âverton Gomes dos Santos
- **21.2:** √âverton Gomes dos Santos
