aig 222 74 18 0 130 0 0 1
215 150
235 152
259 154
283 156
307 158
327 160
333 162
349 164
373 166
395 168
215 170
82
86
144
146
148
436
1
2
442
444
	/0%)-.')#->R?6-+0,?A!EVPWNE)H*WY]nNof]'`(oqu†L‡~v%ƒ…‰
ƒŒ“‹˜”Ÿ
±¯¥¹¤¢°»·¶»µ¸¸ÆÄÍ¹SûüûÙâKú‡ˆêê
êêöøùü	…ƒ†i0 convert.input63
i1 convert.input62
i2 convert.input61
i3 convert.input60
i4 convert.input59
i5 convert.input58
i6 convert.input57
i7 convert.input56
i8 convert.input55
i9 convert.input54
i10 convert.input53
i11 convert.input52
i12 convert.input51
i13 convert.input50
i14 convert.input49
i15 convert.input48
i16 convert.input47
i17 convert.input46
i18 convert.input45
i19 convert.input44
i20 convert.input12
i21 convert.input10
i22 convert.input8
i23 convert.input6
i24 convert.input4
i25 convert.input3
i26 convert.input2
i27 convert.input0
i28 convert.input13
i29 convert.input43
i30 convert.input11
i31 convert.input41
i32 convert.input7
i33 convert.input37
i34 convert.input21
i35 convert.input9
i36 convert.input39
i37 convert.input23
i38 Verilog.UART_T.clk
i39 convert.input25
i40 AIGER_NEXT_Verilog.UART_T.rst
i41 convert.input27
i42 AIGER_NEXT_Verilog.UART_T.tx_ena
i43 convert.input29
i44 convert.input1
i45 Verilog.UART_T.tx_data[0]
i46 Verilog.UART_T.tx_data[1]
i47 Verilog.UART_T.tx_data[2]
i48 Verilog.UART_T.tx_data[3]
i49 convert.input31
i50 convert.input5
i51 convert.input35
i52 convert.input14
i53 convert.input15
i54 convert.input16
i55 convert.input17
i56 convert.input18
i57 convert.input19
i58 convert.input20
i59 convert.input22
i60 convert.input24
i61 convert.input26
i62 convert.input28
i63 convert.input30
i64 convert.input32
i65 convert.input33
i66 convert.input34
i67 convert.input36
i68 convert.input38
i69 convert.input40
i70 convert.input42
i71 AIGER_NEXT_LTL_1_SPECF_3
i72 AIGER_NEXT_LTL_1_SPECF_1
i73 AIGER_NEXT_IGNORE_LTL_1
l0 Verilog.UART_T.tx_buffer[0]
l1 Verilog.UART_T.tx_buffer[1]
l2 Verilog.UART_T.tx_buffer[2]
l3 Verilog.UART_T.tx_buffer[3]
l4 Verilog.UART_T.tx_buffer[4]
l5 Verilog.UART_T.tx_buffer[5]
l6 Verilog.UART_T.tx_state
l7 Verilog.UART_T.tx_cnt[0]
l8 Verilog.UART_T.tx_cnt[1]
l9 Verilog.UART_T.tx_cnt[2]
l10 Verilog.UART_T.tx
l11 Verilog.UART_T.rst
l12 Verilog.UART_T.tx_ena
l13 LTL_1_SPECF_3
l14 LTL_1_SPECF_1
l15 IGNORE_LTL_1
l16 AIGER_VALID
l17 AIGER_INITIALIZED
j0 AIGER_JUST_0
c
smvtoaig
1.9
../../Tools/abc_mc/SMV/uart_transmit_1.smv
