# Verilog的基本知识
## Verilog HDL 设计法与传统的电路原理图输入法的比较
采用 Verilog HDL 综合器生成的数字逻辑是一种标准的电子设计互换格式(EDIF)文件，独立于所采用的实现工艺。有关工艺参数的描述可以通过 Verilog HDL 提供的属性包括进去，然后利用不同厂家的布局布线工具，在不同工艺的芯片上实现。
采用 Verilog HDL 输入法最大的有点是其与工艺无关性。这使得工程师在功能设计、逻辑验证阶段，可以不必多考虑门级及工艺实现的具体细节，只需利用系统设计是对芯片的要求，世家不同的约束条件，即可设计出实际电路。实际上这是利用了计算机的巨大能力在 EDA 工具的帮助下，把逻辑验证与具体工艺库匹配，布线及时延计算分成不同的阶段来实现从而减轻了人们的烦琐劳动。