FPGANotSupported = 不支持
FPGASupported = 支持
FPGAUnknown = 未知
FPGAHdlRequired = HDL 所需
#
# file/FileWriter.java
#
fileCreateHDLFile = 正在创建 HDL 文件：%s
fileHDLFileExists = HDL 文件已存在：%s
fileCreateScriptFile = 正在创建脚本文件：%s
fileScriptsFileExists = 脚本文件已存在：%s
fileUnableToCreate = 无法创建文件：%s
fileUnableToWrite = 无法写入文件：%s
#
# data/LedArrayDriving.java
#
LedDefault = LED 阵列单引脚驱动
LedRowScanning = LED 阵列行扫描
LedColumnScanning = LED 阵列列扫描
RgbDefault = RGB 阵列单引脚驱动
RgbRowScanning = RGB 阵列行扫描
RgbColScanning = RGB 阵列列扫描
#
# data/SevenSegmentScanningDriving.java
#
SevenSegDecoded = 使用外部译码器的七段数码管阵列
SevenSegScanningActiveLow = 低电平有效的七段数码管扫描
SevenSegScanningActiveHi = 高电平有效的七段数码管扫描
#
# data/ComponentMapParser.java
#
BoardMapErrorCD = BUG：创建 DOM 文档时出错
BoardMapErrorPF = 解析已加载文件时出错
BoardMapUnknown = 未发现错误或发生未知错误
BoardMapWrongBoard = 加载的文件不是当前所选板卡的映射文件
BoardMapWrongCircuit = 加载的文件不是当前顶层电路的映射文件
#
# data/ConstantButton.java
#
FpgaMapSpecConst = 指定常量值：
FpgaMapSpecErr = 常量必须以十进制或十六进制（以 0x 开头）指定
#
# data/IOComponentTypes.java
#
FpgaIoPin = 引脚
FpgaIoPins = 引脚 %d
DipSwitchZero = 开关 1 左侧
DipSwitchCW90 = 开关 1 上方
DipSwitchCCW90 = 开关 1 下方
SevenSegmentZero = 段 a 上方
SevenSegmentCW90 = 段 a 右侧
SevenSegmentCCW90 = 段 a 左侧
LEDArrayZero = 第0行 第0列 左下
LEDArrayCW90 = 第0行 第0列 左上
LEDArrayCCW90 = 第0行 第0列 右下
#
# data/MapComponent.java
#
MapOpen = 未连接
#
# designrulecheck/CorrectLabel.java
#
IllegalChar = 包含非法字符“%c”，请重命名
ReservedVerilogKeyword = 是保留的 Verilog 关键字，请重命名
ReservedVHDLKeyword = 是保留的 VHDL 关键字，请重命名
VerilogKeywordNameError = 指定的标签为 Verilog 关键字，请指定其他名称
VHDLKeywordNameError = 指定的标签为 VHDL 关键字，请指定其他名称
#
# designrulecheck/Netlist.java
#
BuildingNetlistFor = 正在为页面“%s”构建网表
CircuitInfoString = 电路“%s”包含 %d 条网络和 %d 条总线
DRCPassesString = 电路“%s”通过 DRC 检查
EmptyNamedSheet = 页面名称不得为空，请指定名称
FoundBadComponent = 在电路“%s”中发现元件“%s”
HDL_CompNameIsLabel = 元件标签不得与电路名称相同
HDL_DuplicatedLabels = 发现重复标签，请确保标签名称唯一
HDL_LabelInvalid = 发现无效标签
HDL_noLabel = 存在未设置标签的元件，请为其设置标签或使用自动标注功能
HDL_Tristate = 不支持三态驱动或悬空输出
HDL_unsupported = 电路中存在不支持生成 HDL 的元件
MultipleSheetSameName = 页面名称“%s”重复，请确保所有页面名称唯一
NetAdd_ComponentWidthMismatch = 相连元件位宽不一致
NetList_BitwidthError = 发现位宽连接问题
NetList_CircuitGated = ----> 门控实例
NetList_CircuitGatedNotGated = 同一电路同时用于门控时钟与非门控时钟，仅支持最简单情况，详见下方追踪列表
NetList_CircuitNotGated = ----> 非门控实例
NetList_duplicatedSplitter = 同一位置存在重复分线器
NetList_emptynets = 存在未连接的网络
NetList_GatedClock = 发现门控时钟，请注意实际硬件可能无法正常工作
NetList_GatedClockInt = ----> 中间门控时钟线
NetList_GatedClockSink = ----> 门控时钟线的接收端
NetList_GatedClockSource = ----> 门控时钟线的源端
NetList_IOError = 不支持带 I/O 引脚的元件
NetList_NoClockConnection = 存在未连接时钟输入的元件
NetList_NoEndSplitterConnections = 分线器的某些引脚连接到网络，但未连接到根总线
NetList_NoSplitterConnection = 分线器未将信号从总线传输到分支
NetList_NoSplitterEndConnections = 分线器存在未连接的分支引脚
NetList_PossibleGatedClock = 顶层可能存在门控时钟，请注意实际硬件可能无法正常工作
NetList_ShortCircuit = 同一网络存在多个驱动源（短路）
NetList_SourceWithoutSink = 存在没有接收端的源
NetList_TraceListBegin = ===> 追踪列表开始
NetList_TraceListEnd = ===> 追踪列表结束
NetList_UnconnectedInput = 存在未连接的输入位
NetList_UnconnectedInputs = 元件存在未连接的输入
NetList_UnconnectedOutput = 存在未连接的输出位
NetList_UnsourcedSink = 存在没有源的接收端
NetListBuild = 正在为电路“%s”构建网表（%d/7）
NetMerge_BitWidthError = 尝试合并不同位宽的网络
TopLevelNoIO = 顶层电路“%s”缺少输入和/或输出
#
# download/AlteraDownload.java
#
AlteraCofFile = 正在生成用于烧录的 COF 文件
AlteraDetectDevice = 检测到已连接的板卡
AlteraErrorCof = 生成 COF 文件时出错
AlteraFlash = 正在烧录比特文件
AlteraFlashError = 烧录过程中发生错误
AlteraFlashFailure = 烧录比特文件失败
AlteraJicFile = 正在生成用于烧录的 JIC 文件
AlteraJicFileError = 创建 JIC 文件时出错
AlteraNoCof = 未找到 COF 文件
AlteraNoSofFile = 未找到 Altera 比特文件，无法生成 JIC 文件
AlteraOptimize = 正在优化 Altera 项目
AlteraProgSof = 正在将烧录程序加载到设备
AlteraProgSofError = 未找到文件“%s”
AlteraProgSofFailure = 加载烧录程序到设备时出错
AlteraProject = 正在创建 Altera 项目文件
AlteraSyntPRBit = Altera 正在进行综合、布局布线并生成比特文件，可能需要一些时间
#
# download/Download.java
#
FPGABoardNotConnected = 未检测到已连接的 FPGA 板卡
FPGABoardSelection = 选择要编程的板卡
FPGACancelWait = 正在取消，请稍候
FPGADownloadAborted = 下载已中止
FPGADownloadBitfile = 正在将设计下载到板卡
FPGADownloadCancel = 否，中止
FpgaDownloadInfo = 正在生成 FPGA 文件并执行下载，可能需要一些时间
FPGADownloadOk = 是，开始下载
FPGAExecutionFailure = 阶段“%s”发生错误
FpgaGuiCanceling = 正在取消
FPGAInterrupted = 已被用户中断
FPGAInterruptedError = %s 下载被中断
FPGAIOError = %s 下载过程中发生内部 IO 错误
FPGAMapNotComplete = IO 元件尚未全部映射到板卡“%s”，请完成映射后继续
FPGAMultipleBoards = 检测到 %d 块已连接的板卡，请选择要编程的板卡…
FPGANameContainsSpaces = 文件“%s”包含空格\nHDL 综合引擎不允许使用空格\n请重命名文件和目录以去除空格
FPGAState0 = 正在执行设计规则检查（DRC）
FPGAState1 = 生成硬件描述语言（HDL）文件
FPGAState2 = 检查板卡上的 I/O 资源
FPGAState3 = 将 I/O 资源映射到板卡
FPGAState4 = 正在创建下载脚本
FPGAStaticExecutionFailure = 执行过程中发生错误
FPGAVerifyMsg1 = 请确认板卡已连接并准备好下载
FPGAVerifyMsg2 = 是否准备开始下载
#
# download/DownloadBase.java
#
FpgaIncompleteMap = 设计尚未完全映射
FpgaNotCompleteMap = 元件尚未全部映射\n未映射输入将连接为 0\n未映射输出和 IO 将保持未连接\n是否继续
#
# download/VivadoDownload.java
#
VivadoBitstream = 生成比特流
VivadoProject = 正在创建 Vivado 项目
#
# download/XilinxDownload.java
#
XilinxBit = 正在生成 Bit 文件
XilinxContraints = 正在添加约束
XilinxFlashMissing = 无法在板卡“%s”上找到 Flash
XilinxMap = 正在映射设计
XilinxOpenFailure = 无法访问文件“%s”
XilinxPAR = 正在进行布局与布线
XilinxSynth = 正在综合项目
XilinxUsbTmc = 未找到 USBTMC 设备
XilinxUsbTmcError = 通过 USBTMC 下载失败
#
# download/OpenFpgaDownload.java
#
OpenFpgaGhdl = VHDL 转换
OpenFpgaYosys = Yosys 综合
OpenFpganNextpnr = Nextpnr 布局布线
OpenFpganEcppack = Trellis 比特文件生成
#
# file/PNGFileFilter.java
#
FpgaFilePng = PNG 文件 (*.png)
#
# file/XMLFileFilter.java
#
BoardMapXml = XML 文件
#
# gui/BoardEditor.java
#
FpgaBoardCancel = 取消
FPGABoardEditor = FPGA 板卡编辑器
FpgaBoardFpgaParam = 配置 FPGA
FpgaBoardLoadExternal = 加载板卡
FpgaBoardLoadFile = 选择要加载的 XML 板卡描述文件
FpgaBoardLoadInternal = 内置板卡
FpgaBoardName = 板卡名称：
FpgaBoardSave = 保存板卡
FpgaBoardSaveDir = 选择保存板卡文件的目录：
FpgaBoardSelect = 选择要加载的内置板卡：
#
# gui/BoardManipulator.java
#
BoardManipLoad = 加载板卡图片
BoardManipLoadError = 加载图片文件“%s”时出错
BoardManipLoadPng = 选择要使用的 FPGA 板卡图片
BoardMapRelAll = 释放所有元件
BoardMapRelease = 释放元件
FpgaBoardOverlap = 发现重叠区域，无法处理
#
# gui/BoardPainter.java
#
BoardMapConstant = 常量 %s
BoardMapOpen = 未连接
BoardMapValue = 数值
BoardPainterError = 内部错误
BoardPainterMsg1 = 点击此处添加板卡图片
BoardPainterMsg2 = 为获得最佳显示效果，板卡图片分辨率至少应为
BoardPainterMsg3 = %d x %d 像素（宽 x 高）
BoardPainterMsg4 =
BoardPainterMsg5 = 板卡图片格式必须为 PNG
BoardPainterMsg6 = 当前分辨率：%d x %d
#
# gui/ComponentMapDialog.java
#
BoardMapActions = 操作：
BoardMapLoad = 加载映射
BoardMapMapped = 已映射元件：
BoardMapSave = 保存映射
BoardMapTitle = 元件到 FPGA 板卡映射
BoardMapUMTooltip = <html>选择一个元件并将其放置到板卡上<br>要展开元件（端口、DIP 等）或更改类型（按钮<->引脚）<br>请双击</html>
BoardMapUnmapped = 未映射元件：
BoarMapFileSaved = 已保存映射文件更改
#
# gui/DialogNotification.java
#
FpgaBoardClose = 关闭
#
# gui/FPGAClockPanel.java
#
FpgaFreqDivider = 分频值：
FpgaFreqFrequency = 频率：
FpgaFreqTitle = 时钟设置
FpgaFreqPreDivider = 预分频：
FpgaFreqPreMultiplier = 预倍频：
#
# gui/FPGACommander.java
#
FpgaGuiAnnotate = 自动标注
FpgaGuiAnnotationDone = 标注完成
FpgaGuiAnnotationMethod = 标注方式
FpgaGuiBoardSelect = 目标板卡
FpgaGuiDownload = 仅下载
FpgaGuiExecute = 执行
FpgaGuiExecution = 操作方式
FpgaGuiHdlOnly = 仅生成 HDL
FpgaGuiIdle = 空闲
FpgaGuiMainCircuit = 顶层电路：
FpgaGuiProgress = 进度条
FpgaGuiRelabelAll = 重新标注所有元件
FpgaGuiRelabelEmpty = 仅标注未命名的元件
FpgaGuiSettings = 设置
FpgaGuiSoftwareSelect = 设计套件选择
FpgaGuiSyntAndD = 综合并下载
FpgaGuiTitle = 综合并下载：
FpgaGuiToolpath = 选择 %s 的软件路径
FpgaGuiWriteFlash = 写入 Flash
FpgaToolsNotFound = 在目录“%s”中未找到所需工具
#
# gui/FPGAIOInformationSettingsDialog.java
#
FpgaRotationDefinition = 元件旋转映射选项：
FpgaBoardClkFreq = 时钟频率：
FpgaBoardClkLoc = 时钟引脚位置：
FpgaBoardClkPin = 必须指定时钟引脚位置
FpgaBoardClkProp = 时钟相关设置
FpgaBoardClkPul = 时钟引脚上拉/下拉行为：
FpgaBoardClkReq = 必须指定时钟频率
FpgaBoardClkStd = 时钟引脚标准：
FpgaBoardFlashLoc = Flash 位置：
FpgaBoardFlashType = Flash 类型：
FpgaBoardFpgaFam = FPGA/CPLD 系列：
FpgaBoardFpgaFamMis = 必须指定 FPGA 系列
FpgaBoardFpgaPack = FPGA/CPLD 封装：
FpgaBoardFpgaPacMis = 必须指定 FPGA 封装
FpgaBoardFpgaPart = FPGA/CPLD 型号：
FpgaBoardFpgaPartMis = 必须指定 FPGA 型号
FpgaBoardFpgaProp = FPGA/CPLD 相关设置
FpgaBoardFpgaSG = FPGA/CPLD 速度等级：
FpgaBoardFpgaSpeedMis = 必须指定 FPGA 速度等级
FpgaBoardFpgaVend = FPGA/CPLD 厂商：
FpgaBoardFracError = 时钟频率不能为 Hz 的小数
FpgaBoardFreqError = 时钟频率只能包含字符 ‘0’…‘9’ 和 ‘.’
FpgaBoardJtagLoc = FPGA/CPLD 位置：
FpgaBoardJtagProp = JTAG 链相关设置
FpgaBoardMiscProp = 其他设置
FpgaBoardPinUnused = 未使用 FPGA 引脚行为：
FpgaBoardUSBTMC = 通过 USBTMC 下载
FpgaIoActivity = %s 活动：
FpgaIoDelete = 删除元件
FpgaIoHeight = 高度：
FpgaIoInpPins = 输入引脚定义：
FpgaArrayDefinition = LED/RGB 阵列定义：
FpgaScanningDefinition = 七段数码管阵列定义：
FpgaScanningDriving = 驱动方式：
FpgaNrOfSegments = 段数量：
FpgaNrOfDecodeBits = 地址位数：
FpgaArrayDriving = 驱动方式：
FpgaArrayRows = 行数：
FpgaArrayCols = 列数：
FpgaIoIntError = %s %s 的整数格式错误
FpgaIoIOPins = IO 引脚定义：
FpgaIoLabel = 可选标签：
FpgaIoLocation = %s 位置：
FpgaIoOutpPins = 输出引脚定义：
FpgaIoPinLoc = 必须为 %s 指定位置
FpgaIoProperties = 属性
FpgaIoPull = 上拉/下拉行为：
FpgaIoRecProp = 矩形
FpgaIoRectError = 新指定的矩形与其他矩形重叠
FpgaIoRectHNLE = 矩形高度过小
FpgaIoRectTHeigt = 新指定的矩形高度过大
FpgaIoRectTWide = 新指定的矩形宽度过大
FpgaIoRectWNLE = 矩形宽度过小
FpgaIoStandard = I/O 标准：
FpgaIoStrength = 驱动强度：
FpgaIoWidth = 宽度：
FpgaIoXpos = X 位置：
FpgaIoYpos = Y 位置：
#
# gui/IOComponentSelector.java
#
FpgaBoardDefine = 定义 %s
FpgaBoardIOResources = 选择 I/O 资源：
#
# gui/ListModelCellRenderer.java
#
FATAL_MSG = ****** 致命错误 ******
SEVERE_MSG = ****** 严重错误 ******
#
# gui/PartialMapDialog.java
#
FpgaBoardDone = 完成
FpgaInputsMap = 输入映射
FpgaIOsMap = I/O 映射
FpgaMapTo = -> 映射到 ->
FpgaNotMapped = 未映射
FpgaOutputsMap = 输出映射
#
# menu/MenuFPGA.java
#
FPGACommander = 综合并下载…
FPGAMenu = FPGA
#
# prefs/FPGAOptions.java
#
Browse = 浏览
EditColHighlight = 已定义元件高亮颜色：
EditColMove = 已定义元件移动颜色：
EditColors = 板卡编辑器颜色
EditColResize = 已定义元件缩放颜色：
EditColSel = 已定义元件颜色：
FpgaGuiWorkspaceError = 工作区目录不能包含空格
FpgaGuiWorkspacePath = 工作区目录选择
FPGAHelp = FPGA Commander 的相关设置
FPGATitle = FPGA Commander 设置
FPGAWorkSpace = 工作区位置：
HDLLanguageUsed = FPGA Commander 使用的硬件描述语言：
MapColor = 已映射元件颜色：
MapColors = 板卡映射颜色：
ReporterOptions = DRC 报告选项
SelectCol = 可选元件颜色：
SelectMapCol = 可选映射元件颜色：
SelMapCol = 已选映射元件颜色：
SupressGatedClock = 在 DRC 报告中忽略门控时钟警告
SupressOpenInput = 在 DRC 报告中忽略悬空输入警告
Verilog = Verilog
VHDL = VHDL
VhdlKeywordUpperCase = VHDL 关键字使用大写
VhdlOptions = VHDL 选项：
#
# prefs/SoftwaresOptions.java
#
ISEToolPath = Xilinx ISE 工具路径：
QuartusToolPath = Altera/Intel Quartus 工具路径：
softwaresHelp = 设置第三方软件路径
softwaresQuestaPathButton = 浏览…
softwaresQuestaPathLabel = Questa Advanced Simulator 路径：
softwaresQuestaValidationLabel = 使用 Questa Advanced Simulator 验证 HDL 实体
softwaresTitle = 软件
VivadoToolPath = Xilinx Vivado 工具路径：
openfpgaToolPath = OpenFPGA ECP5 工具路径（实验性）：
