##################################################################################################
##
##  Xilinx, Inc. 2010            www.xilinx.com
##  Sat Jul  6 21:50:23 2024

##  Generated by MIG Version 4.2
##
##################################################################################################
##  File name :       example_top.xdc
##  Details :     Constraints file
##                    FPGA Family:       ZYNQ
##                    FPGA Part:         XC7Z020-CLG484
##                    Speedgrade:        -1
##                    Design Entry:      VERILOG
##                    Frequency:         400 MHz
##                    Time Period:       2500 ps
##################################################################################################

##################################################################################################
## Controller 0
## Memory Device: DDR3_SDRAM->Components->H5TQ4G63EFR
## Data Width: 16
## Time Period: 2500
## Data Mask: 1
##################################################################################################
############## NET - IOSTANDARD ##################

set_property PACKAGE_PIN Y9 [get_ports sys_clk_i]
set_property IOSTANDARD LVCMOS33 [get_ports sys_clk_i]


connect_debug_port u_ila_0/probe0 [get_nets [list {u_mem_test/ddr_rd_cmpdata[0]} {u_mem_test/ddr_rd_cmpdata[1]} {u_mem_test/ddr_rd_cmpdata[2]} {u_mem_test/ddr_rd_cmpdata[3]} {u_mem_test/ddr_rd_cmpdata[4]} {u_mem_test/ddr_rd_cmpdata[5]} {u_mem_test/ddr_rd_cmpdata[6]} {u_mem_test/ddr_rd_cmpdata[7]} {u_mem_test/ddr_rd_cmpdata[8]} {u_mem_test/ddr_rd_cmpdata[9]} {u_mem_test/ddr_rd_cmpdata[10]} {u_mem_test/ddr_rd_cmpdata[11]} {u_mem_test/ddr_rd_cmpdata[12]} {u_mem_test/ddr_rd_cmpdata[13]} {u_mem_test/ddr_rd_cmpdata[14]} {u_mem_test/ddr_rd_cmpdata[15]} {u_mem_test/ddr_rd_cmpdata[16]} {u_mem_test/ddr_rd_cmpdata[17]} {u_mem_test/ddr_rd_cmpdata[18]} {u_mem_test/ddr_rd_cmpdata[19]} {u_mem_test/ddr_rd_cmpdata[20]} {u_mem_test/ddr_rd_cmpdata[21]} {u_mem_test/ddr_rd_cmpdata[22]} {u_mem_test/ddr_rd_cmpdata[23]} {u_mem_test/ddr_rd_cmpdata[24]} {u_mem_test/ddr_rd_cmpdata[25]} {u_mem_test/ddr_rd_cmpdata[26]} {u_mem_test/ddr_rd_cmpdata[27]} {u_mem_test/ddr_rd_cmpdata[28]} {u_mem_test/ddr_rd_cmpdata[29]} {u_mem_test/ddr_rd_cmpdata[30]} {u_mem_test/ddr_rd_cmpdata[31]} {u_mem_test/ddr_rd_cmpdata[32]} {u_mem_test/ddr_rd_cmpdata[33]} {u_mem_test/ddr_rd_cmpdata[34]} {u_mem_test/ddr_rd_cmpdata[35]} {u_mem_test/ddr_rd_cmpdata[36]} {u_mem_test/ddr_rd_cmpdata[37]} {u_mem_test/ddr_rd_cmpdata[38]} {u_mem_test/ddr_rd_cmpdata[39]} {u_mem_test/ddr_rd_cmpdata[40]} {u_mem_test/ddr_rd_cmpdata[41]} {u_mem_test/ddr_rd_cmpdata[42]} {u_mem_test/ddr_rd_cmpdata[43]} {u_mem_test/ddr_rd_cmpdata[44]} {u_mem_test/ddr_rd_cmpdata[45]} {u_mem_test/ddr_rd_cmpdata[46]} {u_mem_test/ddr_rd_cmpdata[47]} {u_mem_test/ddr_rd_cmpdata[48]} {u_mem_test/ddr_rd_cmpdata[49]} {u_mem_test/ddr_rd_cmpdata[50]} {u_mem_test/ddr_rd_cmpdata[51]} {u_mem_test/ddr_rd_cmpdata[52]} {u_mem_test/ddr_rd_cmpdata[53]} {u_mem_test/ddr_rd_cmpdata[54]} {u_mem_test/ddr_rd_cmpdata[55]} {u_mem_test/ddr_rd_cmpdata[56]} {u_mem_test/ddr_rd_cmpdata[57]} {u_mem_test/ddr_rd_cmpdata[58]} {u_mem_test/ddr_rd_cmpdata[59]} {u_mem_test/ddr_rd_cmpdata[60]} {u_mem_test/ddr_rd_cmpdata[61]} {u_mem_test/ddr_rd_cmpdata[62]} {u_mem_test/ddr_rd_cmpdata[63]} {u_mem_test/ddr_rd_cmpdata[64]} {u_mem_test/ddr_rd_cmpdata[65]} {u_mem_test/ddr_rd_cmpdata[66]} {u_mem_test/ddr_rd_cmpdata[67]} {u_mem_test/ddr_rd_cmpdata[68]} {u_mem_test/ddr_rd_cmpdata[69]} {u_mem_test/ddr_rd_cmpdata[70]} {u_mem_test/ddr_rd_cmpdata[71]} {u_mem_test/ddr_rd_cmpdata[72]} {u_mem_test/ddr_rd_cmpdata[73]} {u_mem_test/ddr_rd_cmpdata[74]} {u_mem_test/ddr_rd_cmpdata[75]} {u_mem_test/ddr_rd_cmpdata[76]} {u_mem_test/ddr_rd_cmpdata[77]} {u_mem_test/ddr_rd_cmpdata[78]} {u_mem_test/ddr_rd_cmpdata[79]} {u_mem_test/ddr_rd_cmpdata[80]} {u_mem_test/ddr_rd_cmpdata[81]} {u_mem_test/ddr_rd_cmpdata[82]} {u_mem_test/ddr_rd_cmpdata[83]} {u_mem_test/ddr_rd_cmpdata[84]} {u_mem_test/ddr_rd_cmpdata[85]} {u_mem_test/ddr_rd_cmpdata[86]} {u_mem_test/ddr_rd_cmpdata[87]} {u_mem_test/ddr_rd_cmpdata[88]} {u_mem_test/ddr_rd_cmpdata[89]} {u_mem_test/ddr_rd_cmpdata[90]} {u_mem_test/ddr_rd_cmpdata[91]} {u_mem_test/ddr_rd_cmpdata[92]} {u_mem_test/ddr_rd_cmpdata[93]} {u_mem_test/ddr_rd_cmpdata[94]} {u_mem_test/ddr_rd_cmpdata[95]} {u_mem_test/ddr_rd_cmpdata[96]} {u_mem_test/ddr_rd_cmpdata[97]} {u_mem_test/ddr_rd_cmpdata[98]} {u_mem_test/ddr_rd_cmpdata[99]} {u_mem_test/ddr_rd_cmpdata[100]} {u_mem_test/ddr_rd_cmpdata[101]} {u_mem_test/ddr_rd_cmpdata[102]} {u_mem_test/ddr_rd_cmpdata[103]} {u_mem_test/ddr_rd_cmpdata[104]} {u_mem_test/ddr_rd_cmpdata[105]} {u_mem_test/ddr_rd_cmpdata[106]} {u_mem_test/ddr_rd_cmpdata[107]} {u_mem_test/ddr_rd_cmpdata[108]} {u_mem_test/ddr_rd_cmpdata[109]} {u_mem_test/ddr_rd_cmpdata[110]} {u_mem_test/ddr_rd_cmpdata[111]} {u_mem_test/ddr_rd_cmpdata[112]} {u_mem_test/ddr_rd_cmpdata[113]} {u_mem_test/ddr_rd_cmpdata[114]} {u_mem_test/ddr_rd_cmpdata[115]} {u_mem_test/ddr_rd_cmpdata[116]} {u_mem_test/ddr_rd_cmpdata[117]} {u_mem_test/ddr_rd_cmpdata[118]} {u_mem_test/ddr_rd_cmpdata[119]} {u_mem_test/ddr_rd_cmpdata[120]} {u_mem_test/ddr_rd_cmpdata[121]} {u_mem_test/ddr_rd_cmpdata[122]} {u_mem_test/ddr_rd_cmpdata[123]} {u_mem_test/ddr_rd_cmpdata[124]} {u_mem_test/ddr_rd_cmpdata[125]} {u_mem_test/ddr_rd_cmpdata[126]} {u_mem_test/ddr_rd_cmpdata[127]}]]

create_debug_core u_ila_0 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
set_property port_width 1 [get_debug_ports u_ila_0/clk]
connect_debug_port u_ila_0/clk [get_nets [list u_mig_7series_1/u_mig_7series_1_mig/u_ddr3_infrastructure/CLK]]
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
set_property port_width 26 [get_debug_ports u_ila_0/probe0]
connect_debug_port u_ila_0/probe0 [get_nets [list {u_mem_test/ddr_wr_cnt[0]} {u_mem_test/ddr_wr_cnt[1]} {u_mem_test/ddr_wr_cnt[2]} {u_mem_test/ddr_wr_cnt[3]} {u_mem_test/ddr_wr_cnt[4]} {u_mem_test/ddr_wr_cnt[5]} {u_mem_test/ddr_wr_cnt[6]} {u_mem_test/ddr_wr_cnt[7]} {u_mem_test/ddr_wr_cnt[8]} {u_mem_test/ddr_wr_cnt[9]} {u_mem_test/ddr_wr_cnt[10]} {u_mem_test/ddr_wr_cnt[11]} {u_mem_test/ddr_wr_cnt[12]} {u_mem_test/ddr_wr_cnt[13]} {u_mem_test/ddr_wr_cnt[14]} {u_mem_test/ddr_wr_cnt[15]} {u_mem_test/ddr_wr_cnt[16]} {u_mem_test/ddr_wr_cnt[17]} {u_mem_test/ddr_wr_cnt[18]} {u_mem_test/ddr_wr_cnt[19]} {u_mem_test/ddr_wr_cnt[20]} {u_mem_test/ddr_wr_cnt[21]} {u_mem_test/ddr_wr_cnt[22]} {u_mem_test/ddr_wr_cnt[23]} {u_mem_test/ddr_wr_cnt[24]} {u_mem_test/ddr_wr_cnt[25]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
set_property port_width 26 [get_debug_ports u_ila_0/probe1]
connect_debug_port u_ila_0/probe1 [get_nets [list {u_mem_test/ddr_rd_cnt[0]} {u_mem_test/ddr_rd_cnt[1]} {u_mem_test/ddr_rd_cnt[2]} {u_mem_test/ddr_rd_cnt[3]} {u_mem_test/ddr_rd_cnt[4]} {u_mem_test/ddr_rd_cnt[5]} {u_mem_test/ddr_rd_cnt[6]} {u_mem_test/ddr_rd_cnt[7]} {u_mem_test/ddr_rd_cnt[8]} {u_mem_test/ddr_rd_cnt[9]} {u_mem_test/ddr_rd_cnt[10]} {u_mem_test/ddr_rd_cnt[11]} {u_mem_test/ddr_rd_cnt[12]} {u_mem_test/ddr_rd_cnt[13]} {u_mem_test/ddr_rd_cnt[14]} {u_mem_test/ddr_rd_cnt[15]} {u_mem_test/ddr_rd_cnt[16]} {u_mem_test/ddr_rd_cnt[17]} {u_mem_test/ddr_rd_cnt[18]} {u_mem_test/ddr_rd_cnt[19]} {u_mem_test/ddr_rd_cnt[20]} {u_mem_test/ddr_rd_cnt[21]} {u_mem_test/ddr_rd_cnt[22]} {u_mem_test/ddr_rd_cnt[23]} {u_mem_test/ddr_rd_cnt[24]} {u_mem_test/ddr_rd_cnt[25]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
set_property port_width 26 [get_debug_ports u_ila_0/probe2]
connect_debug_port u_ila_0/probe2 [get_nets [list {u_mem_test/ddr_rdvld_cnt[0]} {u_mem_test/ddr_rdvld_cnt[1]} {u_mem_test/ddr_rdvld_cnt[2]} {u_mem_test/ddr_rdvld_cnt[3]} {u_mem_test/ddr_rdvld_cnt[4]} {u_mem_test/ddr_rdvld_cnt[5]} {u_mem_test/ddr_rdvld_cnt[6]} {u_mem_test/ddr_rdvld_cnt[7]} {u_mem_test/ddr_rdvld_cnt[8]} {u_mem_test/ddr_rdvld_cnt[9]} {u_mem_test/ddr_rdvld_cnt[10]} {u_mem_test/ddr_rdvld_cnt[11]} {u_mem_test/ddr_rdvld_cnt[12]} {u_mem_test/ddr_rdvld_cnt[13]} {u_mem_test/ddr_rdvld_cnt[14]} {u_mem_test/ddr_rdvld_cnt[15]} {u_mem_test/ddr_rdvld_cnt[16]} {u_mem_test/ddr_rdvld_cnt[17]} {u_mem_test/ddr_rdvld_cnt[18]} {u_mem_test/ddr_rdvld_cnt[19]} {u_mem_test/ddr_rdvld_cnt[20]} {u_mem_test/ddr_rdvld_cnt[21]} {u_mem_test/ddr_rdvld_cnt[22]} {u_mem_test/ddr_rdvld_cnt[23]} {u_mem_test/ddr_rdvld_cnt[24]} {u_mem_test/ddr_rdvld_cnt[25]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
set_property port_width 128 [get_debug_ports u_ila_0/probe3]
connect_debug_port u_ila_0/probe3 [get_nets [list {app_rd_data[0]} {app_rd_data[1]} {app_rd_data[2]} {app_rd_data[3]} {app_rd_data[4]} {app_rd_data[5]} {app_rd_data[6]} {app_rd_data[7]} {app_rd_data[8]} {app_rd_data[9]} {app_rd_data[10]} {app_rd_data[11]} {app_rd_data[12]} {app_rd_data[13]} {app_rd_data[14]} {app_rd_data[15]} {app_rd_data[16]} {app_rd_data[17]} {app_rd_data[18]} {app_rd_data[19]} {app_rd_data[20]} {app_rd_data[21]} {app_rd_data[22]} {app_rd_data[23]} {app_rd_data[24]} {app_rd_data[25]} {app_rd_data[26]} {app_rd_data[27]} {app_rd_data[28]} {app_rd_data[29]} {app_rd_data[30]} {app_rd_data[31]} {app_rd_data[32]} {app_rd_data[33]} {app_rd_data[34]} {app_rd_data[35]} {app_rd_data[36]} {app_rd_data[37]} {app_rd_data[38]} {app_rd_data[39]} {app_rd_data[40]} {app_rd_data[41]} {app_rd_data[42]} {app_rd_data[43]} {app_rd_data[44]} {app_rd_data[45]} {app_rd_data[46]} {app_rd_data[47]} {app_rd_data[48]} {app_rd_data[49]} {app_rd_data[50]} {app_rd_data[51]} {app_rd_data[52]} {app_rd_data[53]} {app_rd_data[54]} {app_rd_data[55]} {app_rd_data[56]} {app_rd_data[57]} {app_rd_data[58]} {app_rd_data[59]} {app_rd_data[60]} {app_rd_data[61]} {app_rd_data[62]} {app_rd_data[63]} {app_rd_data[64]} {app_rd_data[65]} {app_rd_data[66]} {app_rd_data[67]} {app_rd_data[68]} {app_rd_data[69]} {app_rd_data[70]} {app_rd_data[71]} {app_rd_data[72]} {app_rd_data[73]} {app_rd_data[74]} {app_rd_data[75]} {app_rd_data[76]} {app_rd_data[77]} {app_rd_data[78]} {app_rd_data[79]} {app_rd_data[80]} {app_rd_data[81]} {app_rd_data[82]} {app_rd_data[83]} {app_rd_data[84]} {app_rd_data[85]} {app_rd_data[86]} {app_rd_data[87]} {app_rd_data[88]} {app_rd_data[89]} {app_rd_data[90]} {app_rd_data[91]} {app_rd_data[92]} {app_rd_data[93]} {app_rd_data[94]} {app_rd_data[95]} {app_rd_data[96]} {app_rd_data[97]} {app_rd_data[98]} {app_rd_data[99]} {app_rd_data[100]} {app_rd_data[101]} {app_rd_data[102]} {app_rd_data[103]} {app_rd_data[104]} {app_rd_data[105]} {app_rd_data[106]} {app_rd_data[107]} {app_rd_data[108]} {app_rd_data[109]} {app_rd_data[110]} {app_rd_data[111]} {app_rd_data[112]} {app_rd_data[113]} {app_rd_data[114]} {app_rd_data[115]} {app_rd_data[116]} {app_rd_data[117]} {app_rd_data[118]} {app_rd_data[119]} {app_rd_data[120]} {app_rd_data[121]} {app_rd_data[122]} {app_rd_data[123]} {app_rd_data[124]} {app_rd_data[125]} {app_rd_data[126]} {app_rd_data[127]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
set_property port_width 29 [get_debug_ports u_ila_0/probe4]
connect_debug_port u_ila_0/probe4 [get_nets [list {app_addr[0]} {app_addr[1]} {app_addr[2]} {app_addr[3]} {app_addr[4]} {app_addr[5]} {app_addr[6]} {app_addr[7]} {app_addr[8]} {app_addr[9]} {app_addr[10]} {app_addr[11]} {app_addr[12]} {app_addr[13]} {app_addr[14]} {app_addr[15]} {app_addr[16]} {app_addr[17]} {app_addr[18]} {app_addr[19]} {app_addr[20]} {app_addr[21]} {app_addr[22]} {app_addr[23]} {app_addr[24]} {app_addr[25]} {app_addr[26]} {app_addr[27]} {app_addr[28]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe5]
set_property port_width 3 [get_debug_ports u_ila_0/probe5]
connect_debug_port u_ila_0/probe5 [get_nets [list {u_mem_test/state[0]} {u_mem_test/state[1]} {u_mem_test/state[2]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe6]
set_property port_width 128 [get_debug_ports u_ila_0/probe6]
connect_debug_port u_ila_0/probe6 [get_nets [list {app_wdf_data[0]} {app_wdf_data[1]} {app_wdf_data[2]} {app_wdf_data[3]} {app_wdf_data[4]} {app_wdf_data[5]} {app_wdf_data[6]} {app_wdf_data[7]} {app_wdf_data[8]} {app_wdf_data[9]} {app_wdf_data[10]} {app_wdf_data[11]} {app_wdf_data[12]} {app_wdf_data[13]} {app_wdf_data[14]} {app_wdf_data[15]} {app_wdf_data[16]} {app_wdf_data[17]} {app_wdf_data[18]} {app_wdf_data[19]} {app_wdf_data[20]} {app_wdf_data[21]} {app_wdf_data[22]} {app_wdf_data[23]} {app_wdf_data[24]} {app_wdf_data[25]} {app_wdf_data[26]} {app_wdf_data[27]} {app_wdf_data[28]} {app_wdf_data[29]} {app_wdf_data[30]} {app_wdf_data[31]} {app_wdf_data[32]} {app_wdf_data[33]} {app_wdf_data[34]} {app_wdf_data[35]} {app_wdf_data[36]} {app_wdf_data[37]} {app_wdf_data[38]} {app_wdf_data[39]} {app_wdf_data[40]} {app_wdf_data[41]} {app_wdf_data[42]} {app_wdf_data[43]} {app_wdf_data[44]} {app_wdf_data[45]} {app_wdf_data[46]} {app_wdf_data[47]} {app_wdf_data[48]} {app_wdf_data[49]} {app_wdf_data[50]} {app_wdf_data[51]} {app_wdf_data[52]} {app_wdf_data[53]} {app_wdf_data[54]} {app_wdf_data[55]} {app_wdf_data[56]} {app_wdf_data[57]} {app_wdf_data[58]} {app_wdf_data[59]} {app_wdf_data[60]} {app_wdf_data[61]} {app_wdf_data[62]} {app_wdf_data[63]} {app_wdf_data[64]} {app_wdf_data[65]} {app_wdf_data[66]} {app_wdf_data[67]} {app_wdf_data[68]} {app_wdf_data[69]} {app_wdf_data[70]} {app_wdf_data[71]} {app_wdf_data[72]} {app_wdf_data[73]} {app_wdf_data[74]} {app_wdf_data[75]} {app_wdf_data[76]} {app_wdf_data[77]} {app_wdf_data[78]} {app_wdf_data[79]} {app_wdf_data[80]} {app_wdf_data[81]} {app_wdf_data[82]} {app_wdf_data[83]} {app_wdf_data[84]} {app_wdf_data[85]} {app_wdf_data[86]} {app_wdf_data[87]} {app_wdf_data[88]} {app_wdf_data[89]} {app_wdf_data[90]} {app_wdf_data[91]} {app_wdf_data[92]} {app_wdf_data[93]} {app_wdf_data[94]} {app_wdf_data[95]} {app_wdf_data[96]} {app_wdf_data[97]} {app_wdf_data[98]} {app_wdf_data[99]} {app_wdf_data[100]} {app_wdf_data[101]} {app_wdf_data[102]} {app_wdf_data[103]} {app_wdf_data[104]} {app_wdf_data[105]} {app_wdf_data[106]} {app_wdf_data[107]} {app_wdf_data[108]} {app_wdf_data[109]} {app_wdf_data[110]} {app_wdf_data[111]} {app_wdf_data[112]} {app_wdf_data[113]} {app_wdf_data[114]} {app_wdf_data[115]} {app_wdf_data[116]} {app_wdf_data[117]} {app_wdf_data[118]} {app_wdf_data[119]} {app_wdf_data[120]} {app_wdf_data[121]} {app_wdf_data[122]} {app_wdf_data[123]} {app_wdf_data[124]} {app_wdf_data[125]} {app_wdf_data[126]} {app_wdf_data[127]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe7]
set_property port_width 29 [get_debug_ports u_ila_0/probe7]
connect_debug_port u_ila_0/probe7 [get_nets [list {rw_fifo_addr[0]} {rw_fifo_addr[1]} {rw_fifo_addr[2]} {rw_fifo_addr[3]} {rw_fifo_addr[4]} {rw_fifo_addr[5]} {rw_fifo_addr[6]} {rw_fifo_addr[7]} {rw_fifo_addr[8]} {rw_fifo_addr[9]} {rw_fifo_addr[10]} {rw_fifo_addr[11]} {rw_fifo_addr[12]} {rw_fifo_addr[13]} {rw_fifo_addr[14]} {rw_fifo_addr[15]} {rw_fifo_addr[16]} {rw_fifo_addr[17]} {rw_fifo_addr[18]} {rw_fifo_addr[19]} {rw_fifo_addr[20]} {rw_fifo_addr[21]} {rw_fifo_addr[22]} {rw_fifo_addr[23]} {rw_fifo_addr[24]} {rw_fifo_addr[25]} {rw_fifo_addr[26]} {rw_fifo_addr[27]} {rw_fifo_addr[28]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe8]
set_property port_width 128 [get_debug_ports u_ila_0/probe8]
connect_debug_port u_ila_0/probe8 [get_nets [list {rd_fifo_data[0]} {rd_fifo_data[1]} {rd_fifo_data[2]} {rd_fifo_data[3]} {rd_fifo_data[4]} {rd_fifo_data[5]} {rd_fifo_data[6]} {rd_fifo_data[7]} {rd_fifo_data[8]} {rd_fifo_data[9]} {rd_fifo_data[10]} {rd_fifo_data[11]} {rd_fifo_data[12]} {rd_fifo_data[13]} {rd_fifo_data[14]} {rd_fifo_data[15]} {rd_fifo_data[16]} {rd_fifo_data[17]} {rd_fifo_data[18]} {rd_fifo_data[19]} {rd_fifo_data[20]} {rd_fifo_data[21]} {rd_fifo_data[22]} {rd_fifo_data[23]} {rd_fifo_data[24]} {rd_fifo_data[25]} {rd_fifo_data[26]} {rd_fifo_data[27]} {rd_fifo_data[28]} {rd_fifo_data[29]} {rd_fifo_data[30]} {rd_fifo_data[31]} {rd_fifo_data[32]} {rd_fifo_data[33]} {rd_fifo_data[34]} {rd_fifo_data[35]} {rd_fifo_data[36]} {rd_fifo_data[37]} {rd_fifo_data[38]} {rd_fifo_data[39]} {rd_fifo_data[40]} {rd_fifo_data[41]} {rd_fifo_data[42]} {rd_fifo_data[43]} {rd_fifo_data[44]} {rd_fifo_data[45]} {rd_fifo_data[46]} {rd_fifo_data[47]} {rd_fifo_data[48]} {rd_fifo_data[49]} {rd_fifo_data[50]} {rd_fifo_data[51]} {rd_fifo_data[52]} {rd_fifo_data[53]} {rd_fifo_data[54]} {rd_fifo_data[55]} {rd_fifo_data[56]} {rd_fifo_data[57]} {rd_fifo_data[58]} {rd_fifo_data[59]} {rd_fifo_data[60]} {rd_fifo_data[61]} {rd_fifo_data[62]} {rd_fifo_data[63]} {rd_fifo_data[64]} {rd_fifo_data[65]} {rd_fifo_data[66]} {rd_fifo_data[67]} {rd_fifo_data[68]} {rd_fifo_data[69]} {rd_fifo_data[70]} {rd_fifo_data[71]} {rd_fifo_data[72]} {rd_fifo_data[73]} {rd_fifo_data[74]} {rd_fifo_data[75]} {rd_fifo_data[76]} {rd_fifo_data[77]} {rd_fifo_data[78]} {rd_fifo_data[79]} {rd_fifo_data[80]} {rd_fifo_data[81]} {rd_fifo_data[82]} {rd_fifo_data[83]} {rd_fifo_data[84]} {rd_fifo_data[85]} {rd_fifo_data[86]} {rd_fifo_data[87]} {rd_fifo_data[88]} {rd_fifo_data[89]} {rd_fifo_data[90]} {rd_fifo_data[91]} {rd_fifo_data[92]} {rd_fifo_data[93]} {rd_fifo_data[94]} {rd_fifo_data[95]} {rd_fifo_data[96]} {rd_fifo_data[97]} {rd_fifo_data[98]} {rd_fifo_data[99]} {rd_fifo_data[100]} {rd_fifo_data[101]} {rd_fifo_data[102]} {rd_fifo_data[103]} {rd_fifo_data[104]} {rd_fifo_data[105]} {rd_fifo_data[106]} {rd_fifo_data[107]} {rd_fifo_data[108]} {rd_fifo_data[109]} {rd_fifo_data[110]} {rd_fifo_data[111]} {rd_fifo_data[112]} {rd_fifo_data[113]} {rd_fifo_data[114]} {rd_fifo_data[115]} {rd_fifo_data[116]} {rd_fifo_data[117]} {rd_fifo_data[118]} {rd_fifo_data[119]} {rd_fifo_data[120]} {rd_fifo_data[121]} {rd_fifo_data[122]} {rd_fifo_data[123]} {rd_fifo_data[124]} {rd_fifo_data[125]} {rd_fifo_data[126]} {rd_fifo_data[127]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe9]
set_property port_width 128 [get_debug_ports u_ila_0/probe9]
connect_debug_port u_ila_0/probe9 [get_nets [list {wr_fifo_data[0]} {wr_fifo_data[1]} {wr_fifo_data[2]} {wr_fifo_data[3]} {wr_fifo_data[4]} {wr_fifo_data[5]} {wr_fifo_data[6]} {wr_fifo_data[7]} {wr_fifo_data[8]} {wr_fifo_data[9]} {wr_fifo_data[10]} {wr_fifo_data[11]} {wr_fifo_data[12]} {wr_fifo_data[13]} {wr_fifo_data[14]} {wr_fifo_data[15]} {wr_fifo_data[16]} {wr_fifo_data[17]} {wr_fifo_data[18]} {wr_fifo_data[19]} {wr_fifo_data[20]} {wr_fifo_data[21]} {wr_fifo_data[22]} {wr_fifo_data[23]} {wr_fifo_data[24]} {wr_fifo_data[25]} {wr_fifo_data[26]} {wr_fifo_data[27]} {wr_fifo_data[28]} {wr_fifo_data[29]} {wr_fifo_data[30]} {wr_fifo_data[31]} {wr_fifo_data[32]} {wr_fifo_data[33]} {wr_fifo_data[34]} {wr_fifo_data[35]} {wr_fifo_data[36]} {wr_fifo_data[37]} {wr_fifo_data[38]} {wr_fifo_data[39]} {wr_fifo_data[40]} {wr_fifo_data[41]} {wr_fifo_data[42]} {wr_fifo_data[43]} {wr_fifo_data[44]} {wr_fifo_data[45]} {wr_fifo_data[46]} {wr_fifo_data[47]} {wr_fifo_data[48]} {wr_fifo_data[49]} {wr_fifo_data[50]} {wr_fifo_data[51]} {wr_fifo_data[52]} {wr_fifo_data[53]} {wr_fifo_data[54]} {wr_fifo_data[55]} {wr_fifo_data[56]} {wr_fifo_data[57]} {wr_fifo_data[58]} {wr_fifo_data[59]} {wr_fifo_data[60]} {wr_fifo_data[61]} {wr_fifo_data[62]} {wr_fifo_data[63]} {wr_fifo_data[64]} {wr_fifo_data[65]} {wr_fifo_data[66]} {wr_fifo_data[67]} {wr_fifo_data[68]} {wr_fifo_data[69]} {wr_fifo_data[70]} {wr_fifo_data[71]} {wr_fifo_data[72]} {wr_fifo_data[73]} {wr_fifo_data[74]} {wr_fifo_data[75]} {wr_fifo_data[76]} {wr_fifo_data[77]} {wr_fifo_data[78]} {wr_fifo_data[79]} {wr_fifo_data[80]} {wr_fifo_data[81]} {wr_fifo_data[82]} {wr_fifo_data[83]} {wr_fifo_data[84]} {wr_fifo_data[85]} {wr_fifo_data[86]} {wr_fifo_data[87]} {wr_fifo_data[88]} {wr_fifo_data[89]} {wr_fifo_data[90]} {wr_fifo_data[91]} {wr_fifo_data[92]} {wr_fifo_data[93]} {wr_fifo_data[94]} {wr_fifo_data[95]} {wr_fifo_data[96]} {wr_fifo_data[97]} {wr_fifo_data[98]} {wr_fifo_data[99]} {wr_fifo_data[100]} {wr_fifo_data[101]} {wr_fifo_data[102]} {wr_fifo_data[103]} {wr_fifo_data[104]} {wr_fifo_data[105]} {wr_fifo_data[106]} {wr_fifo_data[107]} {wr_fifo_data[108]} {wr_fifo_data[109]} {wr_fifo_data[110]} {wr_fifo_data[111]} {wr_fifo_data[112]} {wr_fifo_data[113]} {wr_fifo_data[114]} {wr_fifo_data[115]} {wr_fifo_data[116]} {wr_fifo_data[117]} {wr_fifo_data[118]} {wr_fifo_data[119]} {wr_fifo_data[120]} {wr_fifo_data[121]} {wr_fifo_data[122]} {wr_fifo_data[123]} {wr_fifo_data[124]} {wr_fifo_data[125]} {wr_fifo_data[126]} {wr_fifo_data[127]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe10]
set_property port_width 3 [get_debug_ports u_ila_0/probe10]
connect_debug_port u_ila_0/probe10 [get_nets [list {app_cmd[0]} {app_cmd[1]} {app_cmd[2]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe11]
set_property port_width 1 [get_debug_ports u_ila_0/probe11]
connect_debug_port u_ila_0/probe11 [get_nets [list app_en]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe12]
set_property port_width 1 [get_debug_ports u_ila_0/probe12]
connect_debug_port u_ila_0/probe12 [get_nets [list app_rd_data_end]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe13]
set_property port_width 1 [get_debug_ports u_ila_0/probe13]
connect_debug_port u_ila_0/probe13 [get_nets [list app_rd_data_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe14]
set_property port_width 1 [get_debug_ports u_ila_0/probe14]
connect_debug_port u_ila_0/probe14 [get_nets [list app_rdy]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe15]
set_property port_width 1 [get_debug_ports u_ila_0/probe15]
connect_debug_port u_ila_0/probe15 [get_nets [list app_wdf_rdy]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe16]
set_property port_width 1 [get_debug_ports u_ila_0/probe16]
connect_debug_port u_ila_0/probe16 [get_nets [list app_wdf_wren]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe17]
set_property port_width 1 [get_debug_ports u_ila_0/probe17]
connect_debug_port u_ila_0/probe17 [get_nets [list init_calib_complete]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe18]
set_property port_width 1 [get_debug_ports u_ila_0/probe18]
connect_debug_port u_ila_0/probe18 [get_nets [list rd_fifo_data_valid]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe19]
set_property port_width 1 [get_debug_ports u_ila_0/probe19]
connect_debug_port u_ila_0/probe19 [get_nets [list rd_fifo_req]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe20]
set_property port_width 1 [get_debug_ports u_ila_0/probe20]
connect_debug_port u_ila_0/probe20 [get_nets [list rw_fifo_empty]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe21]
set_property port_width 1 [get_debug_ports u_ila_0/probe21]
connect_debug_port u_ila_0/probe21 [get_nets [list rw_fifo_ready]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe22]
set_property port_width 1 [get_debug_ports u_ila_0/probe22]
connect_debug_port u_ila_0/probe22 [get_nets [list tg_compare_error]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe23]
set_property port_width 1 [get_debug_ports u_ila_0/probe23]
connect_debug_port u_ila_0/probe23 [get_nets [list wr_fifo_req]]
set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets clk]
