#Pipeline_MIPS #CPU 

![](https://i.imgur.com/tmGyT6j.png)

![](https://i.imgur.com/FJD1prc.png)

- 위 그림의 datapath들이 모두 한 사이클에 동작하면 single cycle MIPS
	- 한계 : 모든 datapath를 거쳐야만 실행되는 (long critical path) 명령어가 있다면, 그만큼 주기가 길어지거나 frequency가 낮아짐.

- 따라서 throughput 관점에서 성능을 높이기위해 pipeline 적용
	- single cycle MIPS를 5개의 stage로 나누고, 각각의 stage가 한 clock cycle에 동작할 수 있도록  중간중간 flip-flop 삽입.