---
title: "synthesizable design"
date: 2022-06-21T00:16:54+08:00
author: "糸色先生"
---

-   Synthesizable
    design指的是可综合设计，为了使得电路能够用逻辑综合工具进行综合，RTL设计者需要在设计电路时考虑verilog等硬件描述语言的可综合与不可综合结构或者关键字。

-   Verilog
    主要用于数字电路设计的描述，但不是所有的描述方式都可以被综合成实际的硬件电路。例如一些用于仿真验证的关键字，属于仿真验证语言，只能在仿真时使用，不能被综合成电路，如系统任务
    \$dsiplay, initial 语句等。所以使用 Verilog
    设计数字电路时，一定要注意电路的可综合性。testbench
    可以随心所欲，只要能构造出需要的仿真激励条件即可。
