verilog work "netgen/par/sumador_timesim.v"
vhdl work "simu1.vhd"
