### 锁相环

#### 寄存器映射

![寄存器](D:\CDY\笔记\img\寄存器.png)

#### 时钟

##### 系统时钟 OSCCLK  外部物理晶振提供的时钟

##### 锁相环时钟 PLLCLK 系统时钟经过锁相环频率合成后的时钟

​	由 SYNR	REFDV	POSTDIV三个寄存器设置

​	SYNR和REFDV专用于VCOCLK的频率计算

​		![公式](D:\CDY\笔记\img\公式.png)

##### 压控振荡器时钟 VCOCLK

##### 总线时钟 BUSCLK

#### CLKSEL 时钟选择寄存器

##### 	PLLSEL	锁相环使能拉

​		0：系统时钟由外部晶振直接提供，

​				系统内部总线频率 = OSCCLK/2

​		1：系统时钟由锁相环提供

​				系统内部总线频率 = PLLCLK/2

##### 	PSTP	停止模式下晶振停止 位

​		1：在停止模式下 晶振工作

​		2：在停止模式下晶振不工作

##### 	PLLWAI 等待模式下PLL停止 位

​		1：在进入等在模式之前系统将PLLSEL置0，在等待模式中PLLON位保持置1的状态且PLL停止，以降低功耗，离开等待模式后，可设置PLLSEL位，以便PLL继续工作

​		0：在等待模式下，PLL继续工作

##### 	RTIWAI 等待模式下PTI停止 位

​		1：在等待模式下，RTI停止并给RTI的分频器清零

​		0：在等待模式下，RTI继续工作

##### 	COPWAI 等待模式下COP停止 位

​		1：在等待模式下，COP停止并给COP的分频器清零

​		0：在等到模式下，COP继续工作

#### PLLCTL PLL控制寄存器

​	CEM：时钟检测允许位

​	PLLON：锁相环电路允许位

​	FM[1 : 0]：选择附加调频滤波器以降低VCO噪声，默认值表示不适用该滤波器

​	FSTWKP：时钟快速唤醒CPU功能位

​	PRE：CPU伪停止状态时，实时中断（RTI）允许位

​	PCE：CPU虚拟停止（伪停止）时，看门狗（COP）允许位

​	SCEM：自时钟方式允许位

​		默认1：探测到外部晶振停震时，进图自时钟模式

​		0：禁止自时钟模式，探测到外部晶振停震时复位（1）

#### SYNR （CRG Synthesizer Register）时钟合成寄存器

​	VCOFRQ[1:0]：控制 压控振动器VCO的增益

![VCOCLK频率选择](D:\CDY\笔记\img\VCOCLK频率选择.png)

​	SYNDIV：可写入0-63，可将锁相环时钟倍频1~64倍

#### REFDV （CRG Reference Divider Register） 时钟分频寄存器

​	REFFRQ[1:0]：参考时钟范围

![参考时钟范围选择](D:\CDY\笔记\img\参考时钟范围选择.png)

![REF计算](D:\CDY\笔记\img\REF计算.png)

​	REFDIV：分频因子REFDV的值，有效值范围0-63

