pipedereg (dwreg,dm2reg,dwmem,daluc,daluimm,da,db,dimm,drn,dshift,
						djal,dpc4,clock,resetn,ewreg,em2reg,ewmem,ealuc,ealuimm,
						ea,eb,eimm,ern0,eshift,ejal,epc4);
	
input dwreg,dm2reg,dwmen,daluimm,dshift,djal,clock,resetn;
input [3:0] daluc;
input [31:0] da,db,dimm,dpc4;
input [4:0] drn;
output ewreg,em2reg,ewmem,ealuc,ealuimm,eshift,ejal;
output [31:0] ea,eb,eimm,epc4;
output [4:0] ern0;
endmodule