Classic Timing Analyzer report for CPU
Fri Mar 26 15:47:02 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. Clock Hold: 'clock'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                      ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+---------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                   ; To                              ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+---------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 7.233 ns                         ; reset                                  ; multiplier:multiplier|hi[23]    ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 16.811 ns                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2] ; AluResult[30]                   ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.666 ns                        ; reset                                  ; Controle:Controle|ALUControl[1] ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A                                      ; None          ; 44.70 MHz ( period = 22.370 ns ) ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0] ; Controle:Controle|estado[1]     ; clock      ; clock    ; 0            ;
; Clock Hold: 'clock'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:B|Saida[0]                 ; storesize:storesize|saida[0]    ; clock      ; clock    ; 1062         ;
; Total number of failed paths ;                                          ;               ;                                  ;                                        ;                                 ;            ;          ; 1062         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+---------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F672C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                    ; To                                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 44.70 MHz ( period = 22.370 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.174 ns                ;
; N/A                                     ; 44.91 MHz ( period = 22.268 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.125 ns                ;
; N/A                                     ; 45.00 MHz ( period = 22.224 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.100 ns                ;
; N/A                                     ; 45.00 MHz ( period = 22.224 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.100 ns                ;
; N/A                                     ; 45.02 MHz ( period = 22.212 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.095 ns                ;
; N/A                                     ; 45.20 MHz ( period = 22.122 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.051 ns                ;
; N/A                                     ; 45.20 MHz ( period = 22.122 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.051 ns                ;
; N/A                                     ; 45.21 MHz ( period = 22.118 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.047 ns                ;
; N/A                                     ; 45.32 MHz ( period = 22.066 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.021 ns                ;
; N/A                                     ; 45.32 MHz ( period = 22.066 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.021 ns                ;
; N/A                                     ; 45.34 MHz ( period = 22.056 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 7.042 ns                ;
; N/A                                     ; 45.34 MHz ( period = 22.054 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.909 ns                ;
; N/A                                     ; 45.40 MHz ( period = 22.028 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.007 ns                ;
; N/A                                     ; 45.51 MHz ( period = 21.972 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.973 ns                ;
; N/A                                     ; 45.51 MHz ( period = 21.972 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.973 ns                ;
; N/A                                     ; 45.55 MHz ( period = 21.954 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.993 ns                ;
; N/A                                     ; 45.55 MHz ( period = 21.952 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.860 ns                ;
; N/A                                     ; 45.57 MHz ( period = 21.944 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.965 ns                ;
; N/A                                     ; 45.60 MHz ( period = 21.932 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.955 ns                ;
; N/A                                     ; 45.67 MHz ( period = 21.898 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.963 ns                ;
; N/A                                     ; 45.67 MHz ( period = 21.896 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.830 ns                ;
; N/A                                     ; 45.68 MHz ( period = 21.892 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.933 ns                ;
; N/A                                     ; 45.70 MHz ( period = 21.882 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.933 ns                ;
; N/A                                     ; 45.70 MHz ( period = 21.882 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.933 ns                ;
; N/A                                     ; 45.75 MHz ( period = 21.860 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.912 ns                ;
; N/A                                     ; 45.80 MHz ( period = 21.832 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.876 ns                ;
; N/A                                     ; 45.86 MHz ( period = 21.804 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.915 ns                ;
; N/A                                     ; 45.87 MHz ( period = 21.802 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.782 ns                ;
; N/A                                     ; 45.88 MHz ( period = 21.798 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.891 ns                ;
; N/A                                     ; 45.88 MHz ( period = 21.798 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.891 ns                ;
; N/A                                     ; 45.89 MHz ( period = 21.790 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.884 ns                ;
; N/A                                     ; 45.90 MHz ( period = 21.786 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.881 ns                ;
; N/A                                     ; 45.90 MHz ( period = 21.786 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.881 ns                ;
; N/A                                     ; 45.96 MHz ( period = 21.758 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.863 ns                ;
; N/A                                     ; 46.01 MHz ( period = 21.734 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.854 ns                ;
; N/A                                     ; 46.02 MHz ( period = 21.730 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.827 ns                ;
; N/A                                     ; 46.05 MHz ( period = 21.714 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.875 ns                ;
; N/A                                     ; 46.06 MHz ( period = 21.712 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.742 ns                ;
; N/A                                     ; 46.08 MHz ( period = 21.702 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.833 ns                ;
; N/A                                     ; 46.14 MHz ( period = 21.674 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.797 ns                ;
; N/A                                     ; 46.21 MHz ( period = 21.640 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.806 ns                ;
; N/A                                     ; 46.23 MHz ( period = 21.630 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.833 ns                ;
; N/A                                     ; 46.24 MHz ( period = 21.628 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.700 ns                ;
; N/A                                     ; 46.26 MHz ( period = 21.618 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.823 ns                ;
; N/A                                     ; 46.26 MHz ( period = 21.616 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.690 ns                ;
; N/A                                     ; 46.27 MHz ( period = 21.610 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.779 ns                ;
; N/A                                     ; 46.28 MHz ( period = 21.608 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.785 ns                ;
; N/A                                     ; 46.29 MHz ( period = 21.604 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.790 ns                ;
; N/A                                     ; 46.33 MHz ( period = 21.582 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.799 ns                ;
; N/A                                     ; 46.34 MHz ( period = 21.580 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.749 ns                ;
; N/A                                     ; 46.40 MHz ( period = 21.550 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.766 ns                ;
; N/A                                     ; 46.41 MHz ( period = 21.546 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.761 ns                ;
; N/A                                     ; 46.41 MHz ( period = 21.546 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.911 ns                ;
; N/A                                     ; 46.46 MHz ( period = 21.526 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.745 ns                ;
; N/A                                     ; 46.47 MHz ( period = 21.518 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.745 ns                ;
; N/A                                     ; 46.49 MHz ( period = 21.508 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.730 ns                ;
; N/A                                     ; 46.51 MHz ( period = 21.502 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.741 ns                ;
; N/A                                     ; 46.52 MHz ( period = 21.498 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.707 ns                ;
; N/A                                     ; 46.53 MHz ( period = 21.490 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.709 ns                ;
; N/A                                     ; 46.56 MHz ( period = 21.478 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.836 ns                ;
; N/A                                     ; 46.59 MHz ( period = 21.466 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.724 ns                ;
; N/A                                     ; 46.61 MHz ( period = 21.454 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.714 ns                ;
; N/A                                     ; 46.62 MHz ( period = 21.452 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.700 ns                ;
; N/A                                     ; 46.63 MHz ( period = 21.446 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.711 ns                ;
; N/A                                     ; 46.63 MHz ( period = 21.444 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.712 ns                ;
; N/A                                     ; 46.63 MHz ( period = 21.444 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.862 ns                ;
; N/A                                     ; 46.65 MHz ( period = 21.436 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.848 ns                ;
; N/A                                     ; 46.65 MHz ( period = 21.436 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.725 ns                ;
; N/A                                     ; 46.65 MHz ( period = 21.436 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.725 ns                ;
; N/A                                     ; 46.65 MHz ( period = 21.434 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.703 ns                ;
; N/A                                     ; 46.66 MHz ( period = 21.432 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.846 ns                ;
; N/A                                     ; 46.68 MHz ( period = 21.424 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.696 ns                ;
; N/A                                     ; 46.68 MHz ( period = 21.422 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.693 ns                ;
; N/A                                     ; 46.72 MHz ( period = 21.406 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.667 ns                ;
; N/A                                     ; 46.74 MHz ( period = 21.396 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.658 ns                ;
; N/A                                     ; 46.74 MHz ( period = 21.394 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.657 ns                ;
; N/A                                     ; 46.76 MHz ( period = 21.388 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.682 ns                ;
; N/A                                     ; 46.76 MHz ( period = 21.388 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.832 ns                ;
; N/A                                     ; 46.78 MHz ( period = 21.376 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.787 ns                ;
; N/A                                     ; 46.80 MHz ( period = 21.368 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.666 ns                ;
; N/A                                     ; 46.82 MHz ( period = 21.358 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.652 ns                ;
; N/A                                     ; 46.83 MHz ( period = 21.352 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.663 ns                ;
; N/A                                     ; 46.84 MHz ( period = 21.348 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.661 ns                ;
; N/A                                     ; 46.86 MHz ( period = 21.340 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.628 ns                ;
; N/A                                     ; 46.87 MHz ( period = 21.334 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.799 ns                ;
; N/A                                     ; 46.88 MHz ( period = 21.330 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.797 ns                ;
; N/A                                     ; 46.90 MHz ( period = 21.320 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.649 ns                ;
; N/A                                     ; 46.90 MHz ( period = 21.320 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.757 ns                ;
; N/A                                     ; 46.93 MHz ( period = 21.310 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.643 ns                ;
; N/A                                     ; 46.96 MHz ( period = 21.294 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.634 ns                ;
; N/A                                     ; 46.96 MHz ( period = 21.294 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.784 ns                ;
; N/A                                     ; 47.00 MHz ( period = 21.278 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.769 ns                ;
; N/A                                     ; 47.01 MHz ( period = 21.274 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.618 ns                ;
; N/A                                     ; 47.01 MHz ( period = 21.274 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.767 ns                ;
; N/A                                     ; 47.02 MHz ( period = 21.268 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.612 ns                ;
; N/A                                     ; 47.02 MHz ( period = 21.268 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.667 ns                ;
; N/A                                     ; 47.02 MHz ( period = 21.266 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.534 ns                ;
; N/A                                     ; 47.03 MHz ( period = 21.262 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.623 ns                ;
; N/A                                     ; 47.07 MHz ( period = 21.246 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.612 ns                ;
; N/A                                     ; 47.07 MHz ( period = 21.246 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.580 ns                ;
; N/A                                     ; 47.11 MHz ( period = 21.226 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.709 ns                ;
; N/A                                     ; 47.13 MHz ( period = 21.218 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 47.14 MHz ( period = 21.214 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.590 ns                ;
; N/A                                     ; 47.15 MHz ( period = 21.208 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.594 ns                ;
; N/A                                     ; 47.16 MHz ( period = 21.204 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.594 ns                ;
; N/A                                     ; 47.16 MHz ( period = 21.204 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.744 ns                ;
; N/A                                     ; 47.19 MHz ( period = 21.190 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.582 ns                ;
; N/A                                     ; 47.21 MHz ( period = 21.184 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.578 ns                ;
; N/A                                     ; 47.21 MHz ( period = 21.184 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.721 ns                ;
; N/A                                     ; 47.21 MHz ( period = 21.184 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.570 ns                ;
; N/A                                     ; 47.21 MHz ( period = 21.180 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.719 ns                ;
; N/A                                     ; 47.22 MHz ( period = 21.178 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.581 ns                ;
; N/A                                     ; 47.23 MHz ( period = 21.172 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.560 ns                ;
; N/A                                     ; 47.25 MHz ( period = 21.166 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.571 ns                ;
; N/A                                     ; 47.25 MHz ( period = 21.162 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.570 ns                ;
; N/A                                     ; 47.27 MHz ( period = 21.156 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.540 ns                ;
; N/A                                     ; 47.28 MHz ( period = 21.152 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.564 ns                ;
; N/A                                     ; 47.31 MHz ( period = 21.136 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.669 ns                ;
; N/A                                     ; 47.35 MHz ( period = 21.120 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.552 ns                ;
; N/A                                     ; 47.35 MHz ( period = 21.120 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.702 ns                ;
; N/A                                     ; 47.37 MHz ( period = 21.112 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.541 ns                ;
; N/A                                     ; 47.37 MHz ( period = 21.110 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.554 ns                ;
; N/A                                     ; 47.38 MHz ( period = 21.108 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.542 ns                ;
; N/A                                     ; 47.38 MHz ( period = 21.108 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.692 ns                ;
; N/A                                     ; 47.38 MHz ( period = 21.104 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.558 ns                ;
; N/A                                     ; 47.39 MHz ( period = 21.100 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.536 ns                ;
; N/A                                     ; 47.40 MHz ( period = 21.096 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.534 ns                ;
; N/A                                     ; 47.41 MHz ( period = 21.094 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.681 ns                ;
; N/A                                     ; 47.42 MHz ( period = 21.090 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.679 ns                ;
; N/A                                     ; 47.42 MHz ( period = 21.088 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.526 ns                ;
; N/A                                     ; 47.46 MHz ( period = 21.072 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.537 ns                ;
; N/A                                     ; 47.46 MHz ( period = 21.072 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.498 ns                ;
; N/A                                     ; 47.47 MHz ( period = 21.068 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.522 ns                ;
; N/A                                     ; 47.48 MHz ( period = 21.060 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.488 ns                ;
; N/A                                     ; 47.49 MHz ( period = 21.058 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.516 ns                ;
; N/A                                     ; 47.49 MHz ( period = 21.056 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.511 ns                ;
; N/A                                     ; 47.50 MHz ( period = 21.052 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.627 ns                ;
; N/A                                     ; 47.52 MHz ( period = 21.044 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.501 ns                ;
; N/A                                     ; 47.53 MHz ( period = 21.040 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.617 ns                ;
; N/A                                     ; 47.60 MHz ( period = 21.010 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.639 ns                ;
; N/A                                     ; 47.61 MHz ( period = 21.006 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.494 ns                ;
; N/A                                     ; 47.61 MHz ( period = 21.006 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.637 ns                ;
; N/A                                     ; 47.62 MHz ( period = 20.998 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.629 ns                ;
; N/A                                     ; 47.63 MHz ( period = 20.994 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.627 ns                ;
; N/A                                     ; 47.67 MHz ( period = 20.978 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.482 ns                ;
; N/A                                     ; 47.69 MHz ( period = 20.968 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.476 ns                ;
; N/A                                     ; 47.70 MHz ( period = 20.964 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.480 ns                ;
; N/A                                     ; 47.70 MHz ( period = 20.964 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.480 ns                ;
; N/A                                     ; 47.71 MHz ( period = 20.962 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.463 ns                ;
; N/A                                     ; 47.76 MHz ( period = 20.936 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.460 ns                ;
; N/A                                     ; 47.80 MHz ( period = 20.922 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.452 ns                ;
; N/A                                     ; 47.82 MHz ( period = 20.910 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.442 ns                ;
; N/A                                     ; 47.86 MHz ( period = 20.894 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.440 ns                ;
; N/A                                     ; 47.88 MHz ( period = 20.884 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.434 ns                ;
; N/A                                     ; 47.89 MHz ( period = 20.882 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.430 ns                ;
; N/A                                     ; 47.91 MHz ( period = 20.872 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.424 ns                ;
; N/A                                     ; 47.91 MHz ( period = 20.872 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.423 ns                ;
; N/A                                     ; 48.03 MHz ( period = 20.822 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.404 ns                ;
; N/A                                     ; 48.04 MHz ( period = 20.816 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.415 ns                ;
; N/A                                     ; 48.05 MHz ( period = 20.810 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.397 ns                ;
; N/A                                     ; 48.09 MHz ( period = 20.796 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.422 ns                ;
; N/A                                     ; 48.09 MHz ( period = 20.794 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.289 ns                ;
; N/A                                     ; 48.10 MHz ( period = 20.790 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.386 ns                ;
; N/A                                     ; 48.10 MHz ( period = 20.790 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.386 ns                ;
; N/A                                     ; 48.10 MHz ( period = 20.788 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.381 ns                ;
; N/A                                     ; 48.13 MHz ( period = 20.776 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.371 ns                ;
; N/A                                     ; 48.17 MHz ( period = 20.758 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.386 ns                ;
; N/A                                     ; 48.17 MHz ( period = 20.758 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.536 ns                ;
; N/A                                     ; 48.22 MHz ( period = 20.738 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.370 ns                ;
; N/A                                     ; 48.25 MHz ( period = 20.726 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.138 ns                ;
; N/A                                     ; 48.29 MHz ( period = 20.710 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Registrador:EPC|Saida[30]             ; clock      ; clock    ; None                        ; None                      ; 6.332 ns                ;
; N/A                                     ; 48.33 MHz ( period = 20.690 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.461 ns                ;
; N/A                                     ; 48.39 MHz ( period = 20.664 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.323 ns                ;
; N/A                                     ; 48.39 MHz ( period = 20.664 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.323 ns                ;
; N/A                                     ; 48.43 MHz ( period = 20.648 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.473 ns                ;
; N/A                                     ; 48.44 MHz ( period = 20.644 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.471 ns                ;
; N/A                                     ; 48.47 MHz ( period = 20.632 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.313 ns                ;
; N/A                                     ; 48.49 MHz ( period = 20.622 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.328 ns                ;
; N/A                                     ; 48.50 MHz ( period = 20.620 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.195 ns                ;
; N/A                                     ; 48.54 MHz ( period = 20.600 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.292 ns                ;
; N/A                                     ; 48.55 MHz ( period = 20.598 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.277 ns                ;
; N/A                                     ; 48.59 MHz ( period = 20.580 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.064 ns                ;
; N/A                                     ; 48.59 MHz ( period = 20.580 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.064 ns                ;
; N/A                                     ; 48.61 MHz ( period = 20.572 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.256 ns                ;
; N/A                                     ; 48.62 MHz ( period = 20.566 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.265 ns                ;
; N/A                                     ; 48.64 MHz ( period = 20.560 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.286 ns                ;
; N/A                                     ; 48.70 MHz ( period = 20.532 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.274 ns                ;
; N/A                                     ; 48.73 MHz ( period = 20.522 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.268 ns                ;
; N/A                                     ; 48.73 MHz ( period = 20.520 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 6.220 ns                ;
; N/A                                     ; 48.79 MHz ( period = 20.496 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.228 ns                ;
; N/A                                     ; 48.79 MHz ( period = 20.496 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.265 ns                ;
; N/A                                     ; 48.79 MHz ( period = 20.494 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.132 ns                ;
; N/A                                     ; 48.88 MHz ( period = 20.458 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.219 ns                ;
; N/A                                     ; 48.92 MHz ( period = 20.440 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.198 ns                ;
; N/A                                     ; 48.96 MHz ( period = 20.426 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.198 ns                ;
; N/A                                     ; 48.96 MHz ( period = 20.426 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.215 ns                ;
; N/A                                     ; 48.97 MHz ( period = 20.420 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.191 ns                ;
; N/A                                     ; 48.97 MHz ( period = 20.420 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.191 ns                ;
; N/A                                     ; 48.98 MHz ( period = 20.418 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Registrador:ALUOut|Saida[28]          ; clock      ; clock    ; None                        ; None                      ; 6.171 ns                ;
; N/A                                     ; 48.99 MHz ( period = 20.412 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.006 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                         ;                                       ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clock'                                                                                                                                                                                                                                   ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                      ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[0]                              ; storesize:storesize|saida[0]            ; clock      ; clock    ; None                       ; None                       ; 0.440 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; storesize:storesize|saida[5]            ; clock      ; clock    ; None                       ; None                       ; 0.454 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; storesize:storesize|saida[1]            ; clock      ; clock    ; None                       ; None                       ; 0.505 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; storesize:storesize|saida[6]            ; clock      ; clock    ; None                       ; None                       ; 0.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; storesize:storesize|saida[24]           ; clock      ; clock    ; None                       ; None                       ; 0.872 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[17]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]    ; clock      ; clock    ; None                       ; None                       ; 0.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31] ; clock      ; clock    ; None                       ; None                       ; 0.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[30]                          ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 0.804 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27] ; clock      ; clock    ; None                       ; None                       ; 0.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; clock      ; clock    ; None                       ; None                       ; 0.729 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[15]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]    ; clock      ; clock    ; None                       ; None                       ; 0.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; storesize:storesize|saida[22]           ; clock      ; clock    ; None                       ; None                       ; 1.014 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[20]                          ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; clock      ; clock    ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[19]                          ; MuxRegData:MuxRegData|MuxRegDataOut[19] ; clock      ; clock    ; None                       ; None                       ; 0.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; storesize:storesize|saida[29]           ; clock      ; clock    ; None                       ; None                       ; 0.892 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadsize:loadsize|saida[17]             ; clock      ; clock    ; None                       ; None                       ; 0.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; storesize:storesize|saida[12]           ; clock      ; clock    ; None                       ; None                       ; 0.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[13]                        ; MuxRegData:MuxRegData|MuxRegDataOut[13] ; clock      ; clock    ; None                       ; None                       ; 0.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[25]                          ; MuxRegData:MuxRegData|MuxRegDataOut[25] ; clock      ; clock    ; None                       ; None                       ; 0.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[27]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]    ; clock      ; clock    ; None                       ; None                       ; 0.872 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[16]                             ; storesize:storesize|saida[16]           ; clock      ; clock    ; None                       ; None                       ; 0.888 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[3]                         ; MuxRegData:MuxRegData|MuxRegDataOut[3]  ; clock      ; clock    ; None                       ; None                       ; 0.955 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[18]                          ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[28]                          ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 0.795 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[17]                          ; MuxRegData:MuxRegData|MuxRegDataOut[17] ; clock      ; clock    ; None                       ; None                       ; 0.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadsize:loadsize|saida[27]             ; clock      ; clock    ; None                       ; None                       ; 0.625 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[10]                        ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 0.971 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[11]                        ; MuxRegData:MuxRegData|MuxRegDataOut[11] ; clock      ; clock    ; None                       ; None                       ; 0.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[18]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]    ; clock      ; clock    ; None                       ; None                       ; 1.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[7]                              ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]     ; clock      ; clock    ; None                       ; None                       ; 0.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[6]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]     ; clock      ; clock    ; None                       ; None                       ; 0.904 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; loadsize:loadsize|saida[29]             ; clock      ; clock    ; None                       ; None                       ; 0.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadsize:loadsize|saida[16]             ; clock      ; clock    ; None                       ; None                       ; 0.446 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; storesize:storesize|saida[23]           ; clock      ; clock    ; None                       ; None                       ; 0.926 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[0]                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[16]                          ; MuxRegData:MuxRegData|MuxRegDataOut[16] ; clock      ; clock    ; None                       ; None                       ; 0.873 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[24]                          ; MuxRegData:MuxRegData|MuxRegDataOut[24] ; clock      ; clock    ; None                       ; None                       ; 0.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; clock      ; clock    ; None                       ; None                       ; 0.955 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; storesize:storesize|saida[16]           ; clock      ; clock    ; None                       ; None                       ; 1.004 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[27]                          ; MuxRegData:MuxRegData|MuxRegDataOut[27] ; clock      ; clock    ; None                       ; None                       ; 0.900 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; storesize:storesize|saida[10]           ; clock      ; clock    ; None                       ; None                       ; 1.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; storesize:storesize|saida[27]           ; clock      ; clock    ; None                       ; None                       ; 1.019 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxRegData:MuxRegData|MuxRegDataOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[16]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16] ; clock      ; clock    ; None                       ; None                       ; 0.884 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.111 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[22]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]    ; clock      ; clock    ; None                       ; None                       ; 1.056 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[25]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]    ; clock      ; clock    ; None                       ; None                       ; 1.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; storesize:storesize|saida[30]           ; clock      ; clock    ; None                       ; None                       ; 1.078 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; storesize:storesize|saida[7]            ; clock      ; clock    ; None                       ; None                       ; 1.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.056 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[7]                             ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.205 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; clock      ; clock    ; None                       ; None                       ; 0.929 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadsize:loadsize|saida[18]             ; clock      ; clock    ; None                       ; None                       ; 0.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[23]                             ; storesize:storesize|saida[23]           ; clock      ; clock    ; None                       ; None                       ; 1.090 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[16]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.255 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[7]                           ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[14]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]    ; clock      ; clock    ; None                       ; None                       ; 1.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[10]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[10]    ; clock      ; clock    ; None                       ; None                       ; 1.100 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.188 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[8]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]     ; clock      ; clock    ; None                       ; None                       ; 1.136 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadsize:loadsize|saida[24]             ; clock      ; clock    ; None                       ; None                       ; 0.855 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[13]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]    ; clock      ; clock    ; None                       ; None                       ; 1.151 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[6]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]     ; clock      ; clock    ; None                       ; None                       ; 1.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.007 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22] ; clock      ; clock    ; None                       ; None                       ; 1.104 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]    ; clock      ; clock    ; None                       ; None                       ; 1.332 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[0]                      ; storesize:storesize|saida[28]           ; clock      ; clock    ; None                       ; None                       ; 1.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadsize:loadsize|saida[30]             ; clock      ; clock    ; None                       ; None                       ; 0.698 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29] ; clock      ; clock    ; None                       ; None                       ; 1.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadsize:loadsize|saida[22]             ; clock      ; clock    ; None                       ; None                       ; 0.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[13]                          ; MuxRegData:MuxRegData|MuxRegDataOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.259 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[21]                          ; MuxRegData:MuxRegData|MuxRegDataOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.100 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; storesize:storesize|saida[15]           ; clock      ; clock    ; None                       ; None                       ; 1.181 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[8]                           ; MuxRegData:MuxRegData|MuxRegDataOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.266 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[30]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]    ; clock      ; clock    ; None                       ; None                       ; 1.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.049 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[2]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]     ; clock      ; clock    ; None                       ; None                       ; 1.390 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[31]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]    ; clock      ; clock    ; None                       ; None                       ; 1.208 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.064 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[4]                         ; MuxRegData:MuxRegData|MuxRegDataOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[9]                              ; storesize:storesize|saida[9]            ; clock      ; clock    ; None                       ; None                       ; 1.235 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[5]                         ; MuxRegData:MuxRegData|MuxRegDataOut[5]  ; clock      ; clock    ; None                       ; None                       ; 1.143 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.208 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[28]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]    ; clock      ; clock    ; None                       ; None                       ; 1.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[7]          ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.361 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadsize:loadsize|saida[31]             ; clock      ; clock    ; None                       ; None                       ; 0.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.105 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[8]                         ; MuxRegData:MuxRegData|MuxRegDataOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[17]                             ; storesize:storesize|saida[17]           ; clock      ; clock    ; None                       ; None                       ; 1.468 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.110 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[22]                          ; MuxRegData:MuxRegData|MuxRegDataOut[22] ; clock      ; clock    ; None                       ; None                       ; 1.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[14]                          ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.178 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.121 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.245 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[4]                           ; MuxRegData:MuxRegData|MuxRegDataOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.407 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[22] ; clock      ; clock    ; None                       ; None                       ; 1.155 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.277 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[26]                             ; storesize:storesize|saida[26]           ; clock      ; clock    ; None                       ; None                       ; 1.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]    ; clock      ; clock    ; None                       ; None                       ; 1.290 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; storesize:storesize|saida[20]           ; clock      ; clock    ; None                       ; None                       ; 1.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.167 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[12]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]    ; clock      ; clock    ; None                       ; None                       ; 1.301 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]    ; clock      ; clock    ; None                       ; None                       ; 1.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[9]                           ; MuxRegData:MuxRegData|MuxRegDataOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.396 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadsize:loadsize|saida[15]             ; clock      ; clock    ; None                       ; None                       ; 0.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[7]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]     ; clock      ; clock    ; None                       ; None                       ; 1.337 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[1]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.188 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.503 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[11]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[11]    ; clock      ; clock    ; None                       ; None                       ; 1.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.326 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[11]                          ; MuxRegData:MuxRegData|MuxRegDataOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.426 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[10]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.204 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.219 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[2]                           ; MuxRegData:MuxRegData|MuxRegDataOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.437 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.194 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[12]                          ; MuxRegData:MuxRegData|MuxRegDataOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.267 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; storesize:storesize|saida[17]           ; clock      ; clock    ; None                       ; None                       ; 1.593 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[8]                             ; MuxRegData:MuxRegData|MuxRegDataOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.439 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; storesize:storesize|saida[28]           ; clock      ; clock    ; None                       ; None                       ; 1.408 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[21]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]    ; clock      ; clock    ; None                       ; None                       ; 1.546 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadsize:loadsize|saida[28]             ; clock      ; clock    ; None                       ; None                       ; 0.892 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; clock      ; clock    ; None                       ; None                       ; 1.523 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[14]                        ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.308 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; storesize:storesize|saida[21]           ; clock      ; clock    ; None                       ; None                       ; 1.626 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadsize:loadsize|saida[20]             ; clock      ; clock    ; None                       ; None                       ; 0.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]    ; clock      ; clock    ; None                       ; None                       ; 1.409 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[23]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]    ; clock      ; clock    ; None                       ; None                       ; 1.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[1]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]     ; clock      ; clock    ; None                       ; None                       ; 1.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[18]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]    ; clock      ; clock    ; None                       ; None                       ; 1.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[3]                           ; MuxRegData:MuxRegData|MuxRegDataOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.522 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]    ; clock      ; clock    ; None                       ; None                       ; 1.446 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[10]                            ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.528 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.424 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[10]                            ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[11]                            ; MuxRegData:MuxRegData|MuxRegDataOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.325 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[13]                            ; MuxRegData:MuxRegData|MuxRegDataOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.564 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[17]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.429 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]    ; clock      ; clock    ; None                       ; None                       ; 1.547 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[2]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]    ; clock      ; clock    ; None                       ; None                       ; 1.509 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]     ; clock      ; clock    ; None                       ; None                       ; 1.459 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; storesize:storesize|saida[26]           ; clock      ; clock    ; None                       ; None                       ; 1.670 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[20]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[19]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]    ; clock      ; clock    ; None                       ; None                       ; 1.519 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[18]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]    ; clock      ; clock    ; None                       ; None                       ; 1.698 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[10]                          ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadsize:loadsize|saida[9]              ; clock      ; clock    ; None                       ; None                       ; 0.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[30]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]    ; clock      ; clock    ; None                       ; None                       ; 1.698 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[3]                             ; MuxRegData:MuxRegData|MuxRegDataOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.615 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[1]                           ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.427 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31] ; clock      ; clock    ; None                       ; None                       ; 1.562 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; loadsize:loadsize|saida[10]             ; clock      ; clock    ; None                       ; None                       ; 0.626 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.389 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.546 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[2]                         ; MuxRegData:MuxRegData|MuxRegDataOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.625 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.536 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.531 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[15]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.403 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.421 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[18]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.723 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[1]                      ; storesize:storesize|saida[21]           ; clock      ; clock    ; None                       ; None                       ; 1.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[3]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]     ; clock      ; clock    ; None                       ; None                       ; 1.560 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[8]                              ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.534 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23] ; clock      ; clock    ; None                       ; None                       ; 1.438 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[7]                             ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.705 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[1]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.415 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[4]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]     ; clock      ; clock    ; None                       ; None                       ; 1.584 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.780 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[12]                             ; storesize:storesize|saida[12]           ; clock      ; clock    ; None                       ; None                       ; 1.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.444 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[5]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]     ; clock      ; clock    ; None                       ; None                       ; 1.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[10]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[10]    ; clock      ; clock    ; None                       ; None                       ; 1.614 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[22]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]    ; clock      ; clock    ; None                       ; None                       ; 1.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[2]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]    ; clock      ; clock    ; None                       ; None                       ; 1.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[10]                             ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.707 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[25]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; clock      ; clock    ; None                       ; None                       ; 1.646 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.629 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[0]                      ; storesize:storesize|saida[21]           ; clock      ; clock    ; None                       ; None                       ; 1.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; MuxRegData:MuxRegData|MuxRegDataOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]    ; clock      ; clock    ; None                       ; None                       ; 1.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]     ; clock      ; clock    ; None                       ; None                       ; 1.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[23]                          ; MuxRegData:MuxRegData|MuxRegDataOut[23] ; clock      ; clock    ; None                       ; None                       ; 1.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.127 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[9]                             ; MuxRegData:MuxRegData|MuxRegDataOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.732 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[11]    ; clock      ; clock    ; None                       ; None                       ; 1.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadsize:loadsize|saida[21]             ; clock      ; clock    ; None                       ; None                       ; 1.195 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[1]          ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.575 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[6]                              ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]     ; clock      ; clock    ; None                       ; None                       ; 1.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.170 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                         ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; tsu                                                                                                  ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                            ; To Clock ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; N/A   ; None         ; 7.233 ns   ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A   ; None         ; 7.202 ns   ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A   ; None         ; 7.109 ns   ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A   ; None         ; 7.072 ns   ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A   ; None         ; 7.050 ns   ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A   ; None         ; 7.024 ns   ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A   ; None         ; 6.985 ns   ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A   ; None         ; 6.985 ns   ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A   ; None         ; 6.985 ns   ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A   ; None         ; 6.985 ns   ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A   ; None         ; 6.985 ns   ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A   ; None         ; 6.985 ns   ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A   ; None         ; 6.985 ns   ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A   ; None         ; 6.985 ns   ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A   ; None         ; 6.932 ns   ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A   ; None         ; 6.873 ns   ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A   ; None         ; 6.805 ns   ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A   ; None         ; 6.804 ns   ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A   ; None         ; 6.765 ns   ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A   ; None         ; 6.696 ns   ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A   ; None         ; 6.686 ns   ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A   ; None         ; 6.574 ns   ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A   ; None         ; 6.520 ns   ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A   ; None         ; 6.444 ns   ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A   ; None         ; 6.360 ns   ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A   ; None         ; 6.308 ns   ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A   ; None         ; 6.301 ns   ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A   ; None         ; 6.283 ns   ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A   ; None         ; 6.273 ns   ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A   ; None         ; 6.256 ns   ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A   ; None         ; 6.255 ns   ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A   ; None         ; 6.234 ns   ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A   ; None         ; 6.216 ns   ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A   ; None         ; 6.213 ns   ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A   ; None         ; 6.203 ns   ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A   ; None         ; 6.202 ns   ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A   ; None         ; 6.188 ns   ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A   ; None         ; 6.186 ns   ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A   ; None         ; 6.186 ns   ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A   ; None         ; 6.180 ns   ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A   ; None         ; 6.173 ns   ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A   ; None         ; 6.088 ns   ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A   ; None         ; 6.088 ns   ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A   ; None         ; 6.074 ns   ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A   ; None         ; 6.062 ns   ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A   ; None         ; 6.057 ns   ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A   ; None         ; 6.057 ns   ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A   ; None         ; 6.057 ns   ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A   ; None         ; 6.057 ns   ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A   ; None         ; 6.057 ns   ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A   ; None         ; 6.057 ns   ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A   ; None         ; 6.057 ns   ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A   ; None         ; 6.057 ns   ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A   ; None         ; 6.057 ns   ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A   ; None         ; 6.057 ns   ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A   ; None         ; 6.057 ns   ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A   ; None         ; 6.057 ns   ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A   ; None         ; 6.057 ns   ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A   ; None         ; 6.055 ns   ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A   ; None         ; 6.055 ns   ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A   ; None         ; 6.055 ns   ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A   ; None         ; 6.055 ns   ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A   ; None         ; 6.055 ns   ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A   ; None         ; 6.041 ns   ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A   ; None         ; 6.041 ns   ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A   ; None         ; 6.041 ns   ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A   ; None         ; 6.041 ns   ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A   ; None         ; 6.041 ns   ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A   ; None         ; 6.041 ns   ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A   ; None         ; 6.029 ns   ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A   ; None         ; 6.018 ns   ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A   ; None         ; 6.012 ns   ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A   ; None         ; 6.012 ns   ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A   ; None         ; 6.012 ns   ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A   ; None         ; 6.012 ns   ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A   ; None         ; 6.012 ns   ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A   ; None         ; 6.012 ns   ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A   ; None         ; 6.012 ns   ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A   ; None         ; 5.997 ns   ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A   ; None         ; 5.961 ns   ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A   ; None         ; 5.961 ns   ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A   ; None         ; 5.961 ns   ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A   ; None         ; 5.961 ns   ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A   ; None         ; 5.961 ns   ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A   ; None         ; 5.961 ns   ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A   ; None         ; 5.961 ns   ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A   ; None         ; 5.946 ns   ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A   ; None         ; 5.946 ns   ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A   ; None         ; 5.946 ns   ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A   ; None         ; 5.946 ns   ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A   ; None         ; 5.946 ns   ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A   ; None         ; 5.946 ns   ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A   ; None         ; 5.946 ns   ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A   ; None         ; 5.927 ns   ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A   ; None         ; 5.918 ns   ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A   ; None         ; 5.887 ns   ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A   ; None         ; 5.857 ns   ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A   ; None         ; 5.811 ns   ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A   ; None         ; 5.805 ns   ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A   ; None         ; 5.805 ns   ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A   ; None         ; 5.805 ns   ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A   ; None         ; 5.782 ns   ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A   ; None         ; 5.775 ns   ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A   ; None         ; 5.775 ns   ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A   ; None         ; 5.775 ns   ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A   ; None         ; 5.721 ns   ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A   ; None         ; 5.719 ns   ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A   ; None         ; 5.719 ns   ; reset ; Controle:Controle|MemADD[2]                   ; clock    ;
; N/A   ; None         ; 5.717 ns   ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A   ; None         ; 5.695 ns   ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A   ; None         ; 5.695 ns   ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A   ; None         ; 5.671 ns   ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A   ; None         ; 5.653 ns   ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A   ; None         ; 5.653 ns   ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A   ; None         ; 5.653 ns   ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A   ; None         ; 5.586 ns   ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A   ; None         ; 5.586 ns   ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A   ; None         ; 5.531 ns   ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A   ; None         ; 5.531 ns   ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A   ; None         ; 5.531 ns   ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A   ; None         ; 5.531 ns   ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A   ; None         ; 5.531 ns   ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A   ; None         ; 5.531 ns   ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A   ; None         ; 5.531 ns   ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A   ; None         ; 5.530 ns   ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A   ; None         ; 5.514 ns   ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A   ; None         ; 5.505 ns   ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A   ; None         ; 5.472 ns   ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A   ; None         ; 5.409 ns   ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A   ; None         ; 5.404 ns   ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A   ; None         ; 5.362 ns   ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A   ; None         ; 5.304 ns   ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A   ; None         ; 5.233 ns   ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A   ; None         ; 5.233 ns   ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A   ; None         ; 5.191 ns   ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A   ; None         ; 5.183 ns   ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
; N/A   ; None         ; 5.179 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A   ; None         ; 5.165 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A   ; None         ; 5.165 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A   ; None         ; 5.161 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A   ; None         ; 5.048 ns   ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A   ; None         ; 5.009 ns   ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A   ; None         ; 5.009 ns   ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A   ; None         ; 4.930 ns   ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A   ; None         ; 4.898 ns   ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A   ; None         ; 4.814 ns   ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A   ; None         ; 4.743 ns   ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A   ; None         ; 4.675 ns   ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A   ; None         ; 4.675 ns   ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A   ; None         ; 4.675 ns   ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A   ; None         ; 4.631 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A   ; None         ; 4.558 ns   ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A   ; None         ; 4.418 ns   ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A   ; None         ; 4.245 ns   ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A   ; None         ; 4.228 ns   ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A   ; None         ; 4.171 ns   ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A   ; None         ; 4.171 ns   ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A   ; None         ; 4.171 ns   ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A   ; None         ; 4.171 ns   ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A   ; None         ; 3.797 ns   ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A   ; None         ; 3.609 ns   ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A   ; None         ; 3.529 ns   ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A   ; None         ; 3.486 ns   ; reset ; Controle:Controle|ExceptionAddress[1]         ; clock    ;
; N/A   ; None         ; 3.474 ns   ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A   ; None         ; 3.406 ns   ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A   ; None         ; 3.385 ns   ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A   ; None         ; 3.363 ns   ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A   ; None         ; 3.363 ns   ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A   ; None         ; 3.308 ns   ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A   ; None         ; 3.186 ns   ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A   ; None         ; 3.181 ns   ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A   ; None         ; 3.160 ns   ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A   ; None         ; 3.160 ns   ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A   ; None         ; 3.160 ns   ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A   ; None         ; 3.160 ns   ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A   ; None         ; 3.160 ns   ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A   ; None         ; 3.153 ns   ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A   ; None         ; 3.130 ns   ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A   ; None         ; 3.096 ns   ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A   ; None         ; 3.096 ns   ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A   ; None         ; 3.095 ns   ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A   ; None         ; 2.993 ns   ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A   ; None         ; 2.984 ns   ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A   ; None         ; 2.905 ns   ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                    ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 16.811 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.685 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.608 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.517 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.490 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.457 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 16.424 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.422 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.391 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.376 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.371 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.364 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.331 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 16.314 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.309 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 16.287 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.271 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 16.254 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 16.235 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.234 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.183 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 16.145 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 16.142 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 16.130 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.128 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.108 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.106 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 16.103 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.103 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.101 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.082 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.077 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.070 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 16.069 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.069 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 16.068 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 16.068 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 16.055 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.050 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.040 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 16.031 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.022 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 16.017 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 16.016 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.999 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.947 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.941 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.939 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.922 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.920 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.914 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.914 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 15.896 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.884 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.882 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.881 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.877 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.874 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.869 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.868 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.847 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.845 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.837 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 15.836 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.831 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.821 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.809 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.799 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.794 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.782 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.776 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.775 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.775 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.755 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.753 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.749 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.748 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.748 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.734 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.733 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.728 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.715 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.715 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.707 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.705 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.702 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.695 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.678 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.666 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 15.664 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.658 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.653 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.653 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 15.651 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 15.645 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.626 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.605 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 15.602 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.601 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.600 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 15.593 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.583 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.575 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.574 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.568 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 15.567 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.567 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.566 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.563 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.556 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.553 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.547 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.542 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.540 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 15.529 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.529 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.527 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.526 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.523 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.514 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.503 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.500 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.497 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.492 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.492 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.482 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.467 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.464 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 15.463 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 15.459 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.455 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.445 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.442 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 15.440 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.434 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.434 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.422 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.422 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.413 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.407 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.407 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.400 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.400 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.394 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.380 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.377 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.375 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.374 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.370 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.370 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.366 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.365 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 15.356 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.343 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.337 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.332 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 15.330 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.328 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.322 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.319 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.319 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.317 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.310 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.300 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.300 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.298 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 15.298 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 15.291 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.289 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 15.281 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.279 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 15.278 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.277 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 15.276 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.274 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.259 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.244 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.236 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.232 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.232 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.231 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 15.230 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.228 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 15.227 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.226 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.226 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 15.208 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.199 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.199 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.199 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.196 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.194 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.188 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.181 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 15.179 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 15.176 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 15.167 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.163 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 15.162 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.157 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[31] ; clock      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                         ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+


+------------------------------------------------------------------------------------------------------------+
; th                                                                                                         ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                            ; To Clock ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; N/A           ; None        ; -2.666 ns ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A           ; None        ; -2.745 ns ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A           ; None        ; -2.754 ns ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A           ; None        ; -2.768 ns ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A           ; None        ; -2.856 ns ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A           ; None        ; -2.857 ns ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A           ; None        ; -2.857 ns ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A           ; None        ; -2.860 ns ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A           ; None        ; -2.891 ns ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A           ; None        ; -2.895 ns ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A           ; None        ; -2.914 ns ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A           ; None        ; -2.921 ns ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A           ; None        ; -2.921 ns ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A           ; None        ; -2.921 ns ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A           ; None        ; -2.921 ns ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A           ; None        ; -2.921 ns ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A           ; None        ; -2.942 ns ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A           ; None        ; -2.947 ns ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A           ; None        ; -3.012 ns ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A           ; None        ; -3.013 ns ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A           ; None        ; -3.013 ns ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A           ; None        ; -3.015 ns ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A           ; None        ; -3.015 ns ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A           ; None        ; -3.016 ns ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A           ; None        ; -3.016 ns ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A           ; None        ; -3.021 ns ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A           ; None        ; -3.051 ns ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A           ; None        ; -3.051 ns ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A           ; None        ; -3.051 ns ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A           ; None        ; -3.052 ns ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A           ; None        ; -3.052 ns ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A           ; None        ; -3.069 ns ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A           ; None        ; -3.084 ns ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A           ; None        ; -3.084 ns ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A           ; None        ; -3.090 ns ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A           ; None        ; -3.103 ns ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A           ; None        ; -3.106 ns ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A           ; None        ; -3.118 ns ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A           ; None        ; -3.124 ns ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A           ; None        ; -3.124 ns ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A           ; None        ; -3.124 ns ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A           ; None        ; -3.124 ns ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A           ; None        ; -3.146 ns ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A           ; None        ; -3.167 ns ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A           ; None        ; -3.188 ns ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A           ; None        ; -3.191 ns ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A           ; None        ; -3.218 ns ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A           ; None        ; -3.235 ns ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A           ; None        ; -3.247 ns ; reset ; Controle:Controle|ExceptionAddress[1]         ; clock    ;
; N/A           ; None        ; -3.247 ns ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A           ; None        ; -3.247 ns ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A           ; None        ; -3.248 ns ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A           ; None        ; -3.248 ns ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A           ; None        ; -3.248 ns ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A           ; None        ; -3.251 ns ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A           ; None        ; -3.251 ns ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A           ; None        ; -3.252 ns ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A           ; None        ; -3.252 ns ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A           ; None        ; -3.254 ns ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A           ; None        ; -3.254 ns ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A           ; None        ; -3.254 ns ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A           ; None        ; -3.254 ns ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A           ; None        ; -3.256 ns ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A           ; None        ; -3.257 ns ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A           ; None        ; -3.260 ns ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A           ; None        ; -3.287 ns ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A           ; None        ; -3.290 ns ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A           ; None        ; -3.318 ns ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A           ; None        ; -3.321 ns ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A           ; None        ; -3.343 ns ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A           ; None        ; -3.343 ns ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A           ; None        ; -3.347 ns ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A           ; None        ; -3.352 ns ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A           ; None        ; -3.354 ns ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A           ; None        ; -3.365 ns ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A           ; None        ; -3.365 ns ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A           ; None        ; -3.370 ns ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A           ; None        ; -3.382 ns ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A           ; None        ; -3.441 ns ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A           ; None        ; -3.456 ns ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A           ; None        ; -3.457 ns ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A           ; None        ; -3.463 ns ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A           ; None        ; -3.463 ns ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A           ; None        ; -3.467 ns ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A           ; None        ; -3.477 ns ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A           ; None        ; -3.496 ns ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
; N/A           ; None        ; -3.504 ns ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A           ; None        ; -3.557 ns ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A           ; None        ; -3.558 ns ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A           ; None        ; -3.592 ns ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A           ; None        ; -3.593 ns ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A           ; None        ; -3.593 ns ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A           ; None        ; -3.595 ns ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A           ; None        ; -3.605 ns ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A           ; None        ; -3.605 ns ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A           ; None        ; -3.619 ns ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A           ; None        ; -3.634 ns ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A           ; None        ; -3.636 ns ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A           ; None        ; -3.642 ns ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A           ; None        ; -3.653 ns ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A           ; None        ; -3.655 ns ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A           ; None        ; -3.662 ns ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A           ; None        ; -3.664 ns ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A           ; None        ; -3.665 ns ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A           ; None        ; -3.679 ns ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A           ; None        ; -3.684 ns ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A           ; None        ; -3.692 ns ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A           ; None        ; -3.701 ns ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A           ; None        ; -3.701 ns ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A           ; None        ; -3.717 ns ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A           ; None        ; -3.717 ns ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A           ; None        ; -3.719 ns ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A           ; None        ; -3.720 ns ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A           ; None        ; -3.720 ns ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A           ; None        ; -3.720 ns ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A           ; None        ; -3.720 ns ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A           ; None        ; -3.737 ns ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A           ; None        ; -3.756 ns ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A           ; None        ; -3.784 ns ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A           ; None        ; -3.792 ns ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A           ; None        ; -3.792 ns ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A           ; None        ; -3.794 ns ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A           ; None        ; -3.794 ns ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A           ; None        ; -3.803 ns ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A           ; None        ; -3.803 ns ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A           ; None        ; -3.804 ns ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A           ; None        ; -3.820 ns ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A           ; None        ; -3.820 ns ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A           ; None        ; -3.821 ns ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A           ; None        ; -3.821 ns ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A           ; None        ; -3.822 ns ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A           ; None        ; -3.822 ns ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A           ; None        ; -3.825 ns ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A           ; None        ; -3.825 ns ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A           ; None        ; -3.843 ns ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A           ; None        ; -3.851 ns ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A           ; None        ; -3.856 ns ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A           ; None        ; -3.865 ns ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A           ; None        ; -3.867 ns ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A           ; None        ; -3.894 ns ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A           ; None        ; -3.901 ns ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A           ; None        ; -3.912 ns ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A           ; None        ; -3.948 ns ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A           ; None        ; -3.989 ns ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A           ; None        ; -3.989 ns ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A           ; None        ; -4.003 ns ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A           ; None        ; -4.005 ns ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A           ; None        ; -4.052 ns ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A           ; None        ; -4.054 ns ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A           ; None        ; -4.086 ns ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A           ; None        ; -4.109 ns ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A           ; None        ; -4.109 ns ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A           ; None        ; -4.109 ns ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A           ; None        ; -4.109 ns ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A           ; None        ; -4.157 ns ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A           ; None        ; -4.160 ns ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A           ; None        ; -4.165 ns ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A           ; None        ; -4.171 ns ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A           ; None        ; -4.191 ns ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A           ; None        ; -4.191 ns ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A           ; None        ; -4.191 ns ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A           ; None        ; -4.191 ns ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A           ; None        ; -4.191 ns ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A           ; None        ; -4.191 ns ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A           ; None        ; -4.197 ns ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A           ; None        ; -4.227 ns ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A           ; None        ; -4.238 ns ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A           ; None        ; -4.238 ns ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A           ; None        ; -4.238 ns ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A           ; None        ; -4.238 ns ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A           ; None        ; -4.254 ns ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A           ; None        ; -4.319 ns ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A           ; None        ; -4.331 ns ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A           ; None        ; -4.392 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A           ; None        ; -4.419 ns ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A           ; None        ; -4.464 ns ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A           ; None        ; -4.505 ns ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A           ; None        ; -4.512 ns ; reset ; Controle:Controle|MemADD[2]                   ; clock    ;
; N/A           ; None        ; -4.770 ns ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A           ; None        ; -4.770 ns ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A           ; None        ; -4.828 ns ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A           ; None        ; -4.843 ns ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A           ; None        ; -4.844 ns ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A           ; None        ; -4.922 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A           ; None        ; -4.924 ns ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A           ; None        ; -4.926 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A           ; None        ; -4.926 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A           ; None        ; -4.940 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A           ; None        ; -5.347 ns ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A           ; None        ; -5.347 ns ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A           ; None        ; -5.618 ns ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A           ; None        ; -5.963 ns ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Mar 26 15:47:02 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CPU -c CPU --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[29]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]" is a latch
    Warning: Node "storesize:storesize|saida[24]" is a latch
    Warning: Node "storesize:storesize|saida[25]" is a latch
    Warning: Node "storesize:storesize|saida[26]" is a latch
    Warning: Node "storesize:storesize|saida[27]" is a latch
    Warning: Node "storesize:storesize|saida[28]" is a latch
    Warning: Node "storesize:storesize|saida[29]" is a latch
    Warning: Node "storesize:storesize|saida[30]" is a latch
    Warning: Node "storesize:storesize|saida[31]" is a latch
    Warning: Node "storesize:storesize|saida[0]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]" is a latch
    Warning: Node "storesize:storesize|saida[1]" is a latch
    Warning: Node "storesize:storesize|saida[2]" is a latch
    Warning: Node "storesize:storesize|saida[3]" is a latch
    Warning: Node "storesize:storesize|saida[4]" is a latch
    Warning: Node "storesize:storesize|saida[5]" is a latch
    Warning: Node "storesize:storesize|saida[6]" is a latch
    Warning: Node "storesize:storesize|saida[7]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]" is a latch
    Warning: Node "MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[0]" is a latch
    Warning: Node "MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[22]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]" is a latch
    Warning: Node "storesize:storesize|saida[16]" is a latch
    Warning: Node "storesize:storesize|saida[17]" is a latch
    Warning: Node "storesize:storesize|saida[18]" is a latch
    Warning: Node "storesize:storesize|saida[19]" is a latch
    Warning: Node "storesize:storesize|saida[20]" is a latch
    Warning: Node "storesize:storesize|saida[21]" is a latch
    Warning: Node "storesize:storesize|saida[22]" is a latch
    Warning: Node "storesize:storesize|saida[23]" is a latch
    Warning: Node "storesize:storesize|saida[8]" is a latch
    Warning: Node "storesize:storesize|saida[9]" is a latch
    Warning: Node "storesize:storesize|saida[10]" is a latch
    Warning: Node "storesize:storesize|saida[11]" is a latch
    Warning: Node "storesize:storesize|saida[12]" is a latch
    Warning: Node "storesize:storesize|saida[13]" is a latch
    Warning: Node "storesize:storesize|saida[14]" is a latch
    Warning: Node "storesize:storesize|saida[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[2]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[5]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[7]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[0]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[12]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[13]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[8]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[10]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[9]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[11]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[20]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[26]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[14]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[4]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[2]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[24]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[21]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[23]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[22]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[25]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[16]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[18]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[17]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[15]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[29]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[28]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[27]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[31]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[30]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[2]" is a latch
    Warning: Node "loadsize:loadsize|saida[4]" is a latch
    Warning: Node "loadsize:loadsize|saida[6]" is a latch
    Warning: Node "loadsize:loadsize|saida[5]" is a latch
    Warning: Node "loadsize:loadsize|saida[3]" is a latch
    Warning: Node "loadsize:loadsize|saida[7]" is a latch
    Warning: Node "loadsize:loadsize|saida[1]" is a latch
    Warning: Node "loadsize:loadsize|saida[0]" is a latch
    Warning: Node "loadsize:loadsize|saida[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[10]" is a latch
    Warning: Node "loadsize:loadsize|saida[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[11]" is a latch
    Warning: Node "loadsize:loadsize|saida[20]" is a latch
    Warning: Node "loadsize:loadsize|saida[26]" is a latch
    Warning: Node "loadsize:loadsize|saida[14]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[24]" is a latch
    Warning: Node "loadsize:loadsize|saida[21]" is a latch
    Warning: Node "loadsize:loadsize|saida[23]" is a latch
    Warning: Node "loadsize:loadsize|saida[22]" is a latch
    Warning: Node "loadsize:loadsize|saida[25]" is a latch
    Warning: Node "loadsize:loadsize|saida[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[19]" is a latch
    Warning: Node "loadsize:loadsize|saida[18]" is a latch
    Warning: Node "loadsize:loadsize|saida[17]" is a latch
    Warning: Node "loadsize:loadsize|saida[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[29]" is a latch
    Warning: Node "loadsize:loadsize|saida[28]" is a latch
    Warning: Node "loadsize:loadsize|saida[27]" is a latch
    Warning: Node "loadsize:loadsize|saida[31]" is a latch
    Warning: Node "loadsize:loadsize|saida[30]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[10]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[11]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[20]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[26]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[29]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Warning: Found 29 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadsize:loadsize|Equal0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[1]" as buffer
    Info: Detected gated clock "loadsize:loadsize|saida[7]~0" as buffer
    Info: Detected gated clock "MuxRegDest:MuxRegDest|Mux5~0" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[3]" as buffer
    Info: Detected gated clock "MuxRegData:MuxRegData|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ExceptionAddress[1]" as buffer
    Info: Detected gated clock "MuxExceptionAddress:MuxExceptionAddress|Mux0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|ExceptionAddress[0]" as buffer
    Info: Detected gated clock "MuxMemAdd:MuxMemAdd|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[1]" as buffer
    Info: Detected gated clock "storesize:storesize|saida[31]~0" as buffer
    Info: Detected gated clock "MuxALUSrcB:MuxALUSrcB|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[2]" as buffer
    Info: Detected gated clock "MuxALUSrcA:MuxALUSrcA|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[1]" as buffer
Info: Clock "clock" has Internal fmax of 44.7 MHz between source register "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]" and destination register "Controle:Controle|estado[1]" (period= 22.37 ns)
    Info: + Longest register to register delay is 7.174 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X13_Y19_N26; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]'
        Info: 2: + IC(0.214 ns) + CELL(0.053 ns) = 0.267 ns; Loc. = LCCOMB_X13_Y19_N20; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[0]~1'
        Info: 3: + IC(0.229 ns) + CELL(0.053 ns) = 0.549 ns; Loc. = LCCOMB_X13_Y19_N24; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[2]~4'
        Info: 4: + IC(0.315 ns) + CELL(0.154 ns) = 1.018 ns; Loc. = LCCOMB_X14_Y19_N30; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[4]~8'
        Info: 5: + IC(0.309 ns) + CELL(0.053 ns) = 1.380 ns; Loc. = LCCOMB_X13_Y19_N4; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[7]~10'
        Info: 6: + IC(0.212 ns) + CELL(0.053 ns) = 1.645 ns; Loc. = LCCOMB_X13_Y19_N10; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 7: + IC(0.217 ns) + CELL(0.053 ns) = 1.915 ns; Loc. = LCCOMB_X13_Y19_N16; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[11]~12'
        Info: 8: + IC(0.220 ns) + CELL(0.053 ns) = 2.188 ns; Loc. = LCCOMB_X13_Y19_N30; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[13]~13'
        Info: 9: + IC(0.820 ns) + CELL(0.053 ns) = 3.061 ns; Loc. = LCCOMB_X10_Y15_N0; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[15]~14'
        Info: 10: + IC(0.233 ns) + CELL(0.053 ns) = 3.347 ns; Loc. = LCCOMB_X10_Y15_N20; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[17]~15'
        Info: 11: + IC(0.231 ns) + CELL(0.053 ns) = 3.631 ns; Loc. = LCCOMB_X10_Y15_N26; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[19]~16'
        Info: 12: + IC(0.235 ns) + CELL(0.053 ns) = 3.919 ns; Loc. = LCCOMB_X10_Y15_N30; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[21]~17DUPLICATE'
        Info: 13: + IC(0.238 ns) + CELL(0.053 ns) = 4.210 ns; Loc. = LCCOMB_X10_Y15_N16; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 14: + IC(0.213 ns) + CELL(0.053 ns) = 4.476 ns; Loc. = LCCOMB_X10_Y15_N4; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[25]~19'
        Info: 15: + IC(0.227 ns) + CELL(0.053 ns) = 4.756 ns; Loc. = LCCOMB_X10_Y15_N10; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[27]~20DUPLICATE'
        Info: 16: + IC(0.212 ns) + CELL(0.053 ns) = 5.021 ns; Loc. = LCCOMB_X10_Y15_N14; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[29]~21'
        Info: 17: + IC(0.649 ns) + CELL(0.053 ns) = 5.723 ns; Loc. = LCCOMB_X10_Y13_N22; Fanout = 20; COMB Node = 'Ula32:Alu|carry_temp[30]~22'
        Info: 18: + IC(0.347 ns) + CELL(0.154 ns) = 6.224 ns; Loc. = LCCOMB_X11_Y13_N22; Fanout = 1; COMB Node = 'Controle:Controle|Mux5~6'
        Info: 19: + IC(0.204 ns) + CELL(0.234 ns) = 6.662 ns; Loc. = LCCOMB_X11_Y13_N24; Fanout = 1; COMB Node = 'Controle:Controle|Mux4~4'
        Info: 20: + IC(0.304 ns) + CELL(0.053 ns) = 7.019 ns; Loc. = LCCOMB_X11_Y13_N16; Fanout = 1; COMB Node = 'Controle:Controle|Mux4~29'
        Info: 21: + IC(0.000 ns) + CELL(0.155 ns) = 7.174 ns; Loc. = LCFF_X11_Y13_N17; Fanout = 121; REG Node = 'Controle:Controle|estado[1]'
        Info: Total cell delay = 1.545 ns ( 21.54 % )
        Info: Total interconnect delay = 5.629 ns ( 78.46 % )
    Info: - Smallest clock skew is -3.921 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.494 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1784; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.679 ns) + CELL(0.618 ns) = 2.494 ns; Loc. = LCFF_X11_Y13_N17; Fanout = 121; REG Node = 'Controle:Controle|estado[1]'
            Info: Total cell delay = 1.472 ns ( 59.02 % )
            Info: Total interconnect delay = 1.022 ns ( 40.98 % )
        Info: - Longest clock path from clock "clock" to source register is 6.415 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(0.965 ns) + CELL(0.712 ns) = 2.531 ns; Loc. = LCFF_X6_Y10_N21; Fanout = 34; REG Node = 'Controle:Controle|ALUSrcA[1]'
            Info: 3: + IC(0.814 ns) + CELL(0.228 ns) = 3.573 ns; Loc. = LCCOMB_X11_Y11_N16; Fanout = 1; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0'
            Info: 4: + IC(1.888 ns) + CELL(0.000 ns) = 5.461 ns; Loc. = CLKCTRL_G8; Fanout = 32; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0clkctrl'
            Info: 5: + IC(0.901 ns) + CELL(0.053 ns) = 6.415 ns; Loc. = LCCOMB_X13_Y19_N26; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]'
            Info: Total cell delay = 1.847 ns ( 28.79 % )
            Info: Total interconnect delay = 4.568 ns ( 71.21 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clock" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:B|Saida[0]" and destination pin or register "storesize:storesize|saida[0]" for clock "clock" (Hold time is 3.579 ns)
    Info: + Largest clock skew is 4.113 ns
        Info: + Longest clock path from clock "clock" to destination register is 6.582 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(1.142 ns) + CELL(0.712 ns) = 2.708 ns; Loc. = LCFF_X5_Y14_N3; Fanout = 25; REG Node = 'Controle:Controle|SSControl[0]'
            Info: 3: + IC(1.071 ns) + CELL(0.228 ns) = 4.007 ns; Loc. = LCCOMB_X14_Y17_N26; Fanout = 1; COMB Node = 'storesize:storesize|saida[31]~0'
            Info: 4: + IC(1.639 ns) + CELL(0.000 ns) = 5.646 ns; Loc. = CLKCTRL_G12; Fanout = 32; COMB Node = 'storesize:storesize|saida[31]~0clkctrl'
            Info: 5: + IC(0.883 ns) + CELL(0.053 ns) = 6.582 ns; Loc. = LCCOMB_X17_Y13_N16; Fanout = 1; REG Node = 'storesize:storesize|saida[0]'
            Info: Total cell delay = 1.847 ns ( 28.06 % )
            Info: Total interconnect delay = 4.735 ns ( 71.94 % )
        Info: - Shortest clock path from clock "clock" to source register is 2.469 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1784; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.654 ns) + CELL(0.618 ns) = 2.469 ns; Loc. = LCFF_X17_Y13_N19; Fanout = 11; REG Node = 'Registrador:B|Saida[0]'
            Info: Total cell delay = 1.472 ns ( 59.62 % )
            Info: Total interconnect delay = 0.997 ns ( 40.38 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.440 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X17_Y13_N19; Fanout = 11; REG Node = 'Registrador:B|Saida[0]'
        Info: 2: + IC(0.215 ns) + CELL(0.225 ns) = 0.440 ns; Loc. = LCCOMB_X17_Y13_N16; Fanout = 1; REG Node = 'storesize:storesize|saida[0]'
        Info: Total cell delay = 0.225 ns ( 51.14 % )
        Info: Total interconnect delay = 0.215 ns ( 48.86 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "multiplier:multiplier|hi[23]" (data pin = "reset", clock pin = "clock") is 7.233 ns
    Info: + Longest pin to register delay is 9.595 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 235; PIN Node = 'reset'
        Info: 2: + IC(4.833 ns) + CELL(0.545 ns) = 6.252 ns; Loc. = LCCOMB_X19_Y22_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~3'
        Info: 3: + IC(0.000 ns) + CELL(0.035 ns) = 6.287 ns; Loc. = LCCOMB_X19_Y22_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~7'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 6.322 ns; Loc. = LCCOMB_X19_Y22_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~11'
        Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 6.357 ns; Loc. = LCCOMB_X19_Y22_N6; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~15'
        Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 6.392 ns; Loc. = LCCOMB_X19_Y22_N8; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~19'
        Info: 7: + IC(0.000 ns) + CELL(0.035 ns) = 6.427 ns; Loc. = LCCOMB_X19_Y22_N10; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~23'
        Info: 8: + IC(0.000 ns) + CELL(0.035 ns) = 6.462 ns; Loc. = LCCOMB_X19_Y22_N12; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~27'
        Info: 9: + IC(0.000 ns) + CELL(0.096 ns) = 6.558 ns; Loc. = LCCOMB_X19_Y22_N14; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~31'
        Info: 10: + IC(0.000 ns) + CELL(0.035 ns) = 6.593 ns; Loc. = LCCOMB_X19_Y22_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~35'
        Info: 11: + IC(0.000 ns) + CELL(0.035 ns) = 6.628 ns; Loc. = LCCOMB_X19_Y22_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~39'
        Info: 12: + IC(0.000 ns) + CELL(0.035 ns) = 6.663 ns; Loc. = LCCOMB_X19_Y22_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~43'
        Info: 13: + IC(0.000 ns) + CELL(0.035 ns) = 6.698 ns; Loc. = LCCOMB_X19_Y22_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~47'
        Info: 14: + IC(0.000 ns) + CELL(0.035 ns) = 6.733 ns; Loc. = LCCOMB_X19_Y22_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~51'
        Info: 15: + IC(0.000 ns) + CELL(0.035 ns) = 6.768 ns; Loc. = LCCOMB_X19_Y22_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~55'
        Info: 16: + IC(0.000 ns) + CELL(0.035 ns) = 6.803 ns; Loc. = LCCOMB_X19_Y22_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~59'
        Info: 17: + IC(0.000 ns) + CELL(0.200 ns) = 7.003 ns; Loc. = LCCOMB_X19_Y22_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~63'
        Info: 18: + IC(0.000 ns) + CELL(0.035 ns) = 7.038 ns; Loc. = LCCOMB_X19_Y21_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~67'
        Info: 19: + IC(0.000 ns) + CELL(0.035 ns) = 7.073 ns; Loc. = LCCOMB_X19_Y21_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~71'
        Info: 20: + IC(0.000 ns) + CELL(0.035 ns) = 7.108 ns; Loc. = LCCOMB_X19_Y21_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~75'
        Info: 21: + IC(0.000 ns) + CELL(0.035 ns) = 7.143 ns; Loc. = LCCOMB_X19_Y21_N6; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~79'
        Info: 22: + IC(0.000 ns) + CELL(0.035 ns) = 7.178 ns; Loc. = LCCOMB_X19_Y21_N8; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~83'
        Info: 23: + IC(0.000 ns) + CELL(0.035 ns) = 7.213 ns; Loc. = LCCOMB_X19_Y21_N10; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~87'
        Info: 24: + IC(0.000 ns) + CELL(0.035 ns) = 7.248 ns; Loc. = LCCOMB_X19_Y21_N12; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~91'
        Info: 25: + IC(0.000 ns) + CELL(0.209 ns) = 7.457 ns; Loc. = LCCOMB_X19_Y21_N14; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~95'
        Info: 26: + IC(0.000 ns) + CELL(0.035 ns) = 7.492 ns; Loc. = LCCOMB_X19_Y20_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~99'
        Info: 27: + IC(0.000 ns) + CELL(0.125 ns) = 7.617 ns; Loc. = LCCOMB_X19_Y20_N2; Fanout = 1; COMB Node = 'multiplier:multiplier|Add0~102'
        Info: 28: + IC(0.610 ns) + CELL(0.053 ns) = 8.280 ns; Loc. = LCCOMB_X18_Y21_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Selector7~0'
        Info: 29: + IC(1.107 ns) + CELL(0.053 ns) = 9.440 ns; Loc. = LCCOMB_X18_Y18_N18; Fanout = 1; COMB Node = 'multiplier:multiplier|hi[23]~feeder'
        Info: 30: + IC(0.000 ns) + CELL(0.155 ns) = 9.595 ns; Loc. = LCFF_X18_Y18_N19; Fanout = 1; REG Node = 'multiplier:multiplier|hi[23]'
        Info: Total cell delay = 3.045 ns ( 31.74 % )
        Info: Total interconnect delay = 6.550 ns ( 68.26 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.452 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1784; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.637 ns) + CELL(0.618 ns) = 2.452 ns; Loc. = LCFF_X18_Y18_N19; Fanout = 1; REG Node = 'multiplier:multiplier|hi[23]'
        Info: Total cell delay = 1.472 ns ( 60.03 % )
        Info: Total interconnect delay = 0.980 ns ( 39.97 % )
Info: tco from clock "clock" to destination pin "AluResult[30]" through register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is 16.811 ns
    Info: + Longest clock path from clock "clock" to source register is 6.560 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
        Info: 2: + IC(1.163 ns) + CELL(0.712 ns) = 2.729 ns; Loc. = LCFF_X9_Y11_N5; Fanout = 35; REG Node = 'Controle:Controle|ALUSrcB[0]'
        Info: 3: + IC(0.892 ns) + CELL(0.228 ns) = 3.849 ns; Loc. = LCCOMB_X14_Y15_N26; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
        Info: 4: + IC(1.762 ns) + CELL(0.000 ns) = 5.611 ns; Loc. = CLKCTRL_G13; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
        Info: 5: + IC(0.896 ns) + CELL(0.053 ns) = 6.560 ns; Loc. = LCCOMB_X11_Y19_N16; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]'
        Info: Total cell delay = 1.847 ns ( 28.16 % )
        Info: Total interconnect delay = 4.713 ns ( 71.84 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 10.251 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X11_Y19_N16; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]'
        Info: 2: + IC(0.221 ns) + CELL(0.053 ns) = 0.274 ns; Loc. = LCCOMB_X11_Y19_N30; Fanout = 5; COMB Node = 'Ula32:Alu|Mux61~0'
        Info: 3: + IC(0.628 ns) + CELL(0.366 ns) = 1.268 ns; Loc. = LCCOMB_X13_Y19_N24; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[2]~4'
        Info: 4: + IC(0.315 ns) + CELL(0.154 ns) = 1.737 ns; Loc. = LCCOMB_X14_Y19_N30; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[4]~8'
        Info: 5: + IC(0.309 ns) + CELL(0.053 ns) = 2.099 ns; Loc. = LCCOMB_X13_Y19_N4; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[7]~10'
        Info: 6: + IC(0.212 ns) + CELL(0.053 ns) = 2.364 ns; Loc. = LCCOMB_X13_Y19_N10; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 7: + IC(0.217 ns) + CELL(0.053 ns) = 2.634 ns; Loc. = LCCOMB_X13_Y19_N16; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[11]~12'
        Info: 8: + IC(0.220 ns) + CELL(0.053 ns) = 2.907 ns; Loc. = LCCOMB_X13_Y19_N30; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[13]~13'
        Info: 9: + IC(0.820 ns) + CELL(0.053 ns) = 3.780 ns; Loc. = LCCOMB_X10_Y15_N0; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[15]~14'
        Info: 10: + IC(0.233 ns) + CELL(0.053 ns) = 4.066 ns; Loc. = LCCOMB_X10_Y15_N20; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[17]~15'
        Info: 11: + IC(0.231 ns) + CELL(0.053 ns) = 4.350 ns; Loc. = LCCOMB_X10_Y15_N26; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[19]~16'
        Info: 12: + IC(0.235 ns) + CELL(0.053 ns) = 4.638 ns; Loc. = LCCOMB_X10_Y15_N30; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[21]~17DUPLICATE'
        Info: 13: + IC(0.238 ns) + CELL(0.053 ns) = 4.929 ns; Loc. = LCCOMB_X10_Y15_N16; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 14: + IC(0.213 ns) + CELL(0.053 ns) = 5.195 ns; Loc. = LCCOMB_X10_Y15_N4; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[25]~19'
        Info: 15: + IC(0.227 ns) + CELL(0.053 ns) = 5.475 ns; Loc. = LCCOMB_X10_Y15_N10; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[27]~20DUPLICATE'
        Info: 16: + IC(0.212 ns) + CELL(0.053 ns) = 5.740 ns; Loc. = LCCOMB_X10_Y15_N14; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[29]~21'
        Info: 17: + IC(0.731 ns) + CELL(0.053 ns) = 6.524 ns; Loc. = LCCOMB_X15_Y15_N4; Fanout = 3; COMB Node = 'Ula32:Alu|Mux1~1'
        Info: 18: + IC(1.719 ns) + CELL(2.008 ns) = 10.251 ns; Loc. = PIN_AE15; Fanout = 0; PIN Node = 'AluResult[30]'
        Info: Total cell delay = 3.270 ns ( 31.90 % )
        Info: Total interconnect delay = 6.981 ns ( 68.10 % )
Info: th for register "Controle:Controle|ALUControl[1]" (data pin = "reset", clock pin = "clock") is -2.666 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.493 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1784; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.678 ns) + CELL(0.618 ns) = 2.493 ns; Loc. = LCFF_X9_Y13_N17; Fanout = 95; REG Node = 'Controle:Controle|ALUControl[1]'
        Info: Total cell delay = 1.472 ns ( 59.05 % )
        Info: Total interconnect delay = 1.021 ns ( 40.95 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.308 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 235; PIN Node = 'reset'
        Info: 2: + IC(4.037 ns) + CELL(0.397 ns) = 5.308 ns; Loc. = LCFF_X9_Y13_N17; Fanout = 95; REG Node = 'Controle:Controle|ALUControl[1]'
        Info: Total cell delay = 1.271 ns ( 23.94 % )
        Info: Total interconnect delay = 4.037 ns ( 76.06 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 203 warnings
    Info: Peak virtual memory: 198 megabytes
    Info: Processing ended: Fri Mar 26 15:47:03 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


