TimeQuest Timing Analyzer report for Uni_Projektas
Thu Apr 20 11:30:20 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'CLK'
 29. Fast Model Hold: 'CLK'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Output Enable Times
 36. Minimum Output Enable Times
 37. Output Disable Times
 38. Minimum Output Disable Times
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; Uni_Projektas.sdc ; OK     ; Thu Apr 20 11:30:19 2023 ;
+-------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 130.57 MHz ; 130.57 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; 12.341 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; CLK   ; 8.758 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                              ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 12.341 ; counter[16]       ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.024      ; 7.723      ;
; 12.441 ; counter[16]       ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; -0.002     ; 7.597      ;
; 12.541 ; counter[0]        ; Equal2~1_OTERM25  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 7.499      ;
; 12.583 ; counter[6]        ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.010      ; 7.467      ;
; 12.589 ; counter[16]       ; Equal1~0_OTERM45  ; CLK          ; CLK         ; 20.000       ; -0.002     ; 7.449      ;
; 12.645 ; counter[14]       ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.024      ; 7.419      ;
; 12.648 ; counter[9]        ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.010      ; 7.402      ;
; 12.683 ; counter[6]        ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; -0.016     ; 7.341      ;
; 12.745 ; counter[14]       ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; -0.002     ; 7.293      ;
; 12.748 ; counter[9]        ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; -0.016     ; 7.276      ;
; 12.758 ; counter[16]       ; counter[5]        ; CLK          ; CLK         ; 20.000       ; -0.002     ; 7.280      ;
; 12.831 ; counter[6]        ; Equal1~0_OTERM45  ; CLK          ; CLK         ; 20.000       ; -0.016     ; 7.193      ;
; 12.893 ; counter[14]       ; Equal1~0_OTERM45  ; CLK          ; CLK         ; 20.000       ; -0.002     ; 7.145      ;
; 12.896 ; counter[9]        ; Equal1~0_OTERM45  ; CLK          ; CLK         ; 20.000       ; -0.016     ; 7.128      ;
; 12.907 ; counter[0]        ; Equal6~1_OTERM29  ; CLK          ; CLK         ; 20.000       ; -0.026     ; 7.107      ;
; 12.908 ; counter[0]        ; Equal2~3_OTERM31  ; CLK          ; CLK         ; 20.000       ; -0.026     ; 7.106      ;
; 12.989 ; counter[16]       ; Equal2~5_OTERM51  ; CLK          ; CLK         ; 20.000       ; -0.002     ; 7.049      ;
; 13.000 ; counter[6]        ; counter[5]        ; CLK          ; CLK         ; 20.000       ; -0.016     ; 7.024      ;
; 13.058 ; counter[5]        ; Equal2~1_OTERM25  ; CLK          ; CLK         ; 20.000       ; 0.026      ; 7.008      ;
; 13.059 ; counter[16]       ; counter[10]       ; CLK          ; CLK         ; 20.000       ; -0.002     ; 6.979      ;
; 13.062 ; counter[14]       ; counter[5]        ; CLK          ; CLK         ; 20.000       ; -0.002     ; 6.976      ;
; 13.065 ; counter[9]        ; counter[5]        ; CLK          ; CLK         ; 20.000       ; -0.016     ; 6.959      ;
; 13.095 ; counter[0]        ; Equal0~4_OTERM21  ; CLK          ; CLK         ; 20.000       ; -0.026     ; 6.919      ;
; 13.116 ; counter[11]       ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.948      ;
; 13.129 ; counter[10]       ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.026      ; 6.937      ;
; 13.155 ; counter[5]        ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.026      ; 6.911      ;
; 13.193 ; counter[12]       ; MRAM_D[0]~en      ; CLK          ; CLK         ; 20.000       ; 0.026      ; 6.873      ;
; 13.216 ; counter[11]       ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; -0.002     ; 6.822      ;
; 13.229 ; counter[10]       ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; 0.000      ; 6.811      ;
; 13.229 ; counter[1]        ; Equal2~1_OTERM25  ; CLK          ; CLK         ; 20.000       ; 0.010      ; 6.821      ;
; 13.231 ; counter[6]        ; Equal2~5_OTERM51  ; CLK          ; CLK         ; 20.000       ; -0.016     ; 6.793      ;
; 13.255 ; counter[5]        ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; 0.000      ; 6.785      ;
; 13.256 ; Equal0~3_OTERM33  ; MRAM_D[0]~en      ; CLK          ; CLK         ; 20.000       ; 0.026      ; 6.810      ;
; 13.292 ; Equal10~0_OTERM47 ; MRAM_D[0]~en      ; CLK          ; CLK         ; 20.000       ; 0.026      ; 6.774      ;
; 13.293 ; counter[14]       ; Equal2~5_OTERM51  ; CLK          ; CLK         ; 20.000       ; -0.002     ; 6.745      ;
; 13.294 ; counter[12]       ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.026      ; 6.772      ;
; 13.296 ; counter[9]        ; Equal2~5_OTERM51  ; CLK          ; CLK         ; 20.000       ; -0.016     ; 6.728      ;
; 13.301 ; counter[6]        ; counter[10]       ; CLK          ; CLK         ; 20.000       ; -0.016     ; 6.723      ;
; 13.348 ; counter[12]       ; MRAM_A[8]~reg0    ; CLK          ; CLK         ; 20.000       ; 0.021      ; 6.713      ;
; 13.349 ; counter[12]       ; MRAM_A[9]~reg0    ; CLK          ; CLK         ; 20.000       ; 0.021      ; 6.712      ;
; 13.349 ; counter[12]       ; MRAM_A[15]~reg0   ; CLK          ; CLK         ; 20.000       ; 0.021      ; 6.712      ;
; 13.350 ; counter[12]       ; MRAM_A[5]~reg0    ; CLK          ; CLK         ; 20.000       ; 0.021      ; 6.711      ;
; 13.350 ; counter[12]       ; MRAM_A[12]~reg0   ; CLK          ; CLK         ; 20.000       ; 0.021      ; 6.711      ;
; 13.363 ; counter[14]       ; counter[10]       ; CLK          ; CLK         ; 20.000       ; -0.002     ; 6.675      ;
; 13.364 ; counter[11]       ; Equal1~0_OTERM45  ; CLK          ; CLK         ; 20.000       ; -0.002     ; 6.674      ;
; 13.366 ; counter[9]        ; counter[10]       ; CLK          ; CLK         ; 20.000       ; -0.016     ; 6.658      ;
; 13.377 ; counter[10]       ; Equal1~0_OTERM45  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 6.663      ;
; 13.394 ; counter[12]       ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; 0.000      ; 6.646      ;
; 13.403 ; counter[5]        ; Equal1~0_OTERM45  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 6.637      ;
; 13.411 ; Equal0~3_OTERM33  ; MRAM_A[8]~reg0    ; CLK          ; CLK         ; 20.000       ; 0.021      ; 6.650      ;
; 13.412 ; Equal0~3_OTERM33  ; MRAM_A[9]~reg0    ; CLK          ; CLK         ; 20.000       ; 0.021      ; 6.649      ;
; 13.412 ; Equal0~3_OTERM33  ; MRAM_A[15]~reg0   ; CLK          ; CLK         ; 20.000       ; 0.021      ; 6.649      ;
; 13.413 ; Equal0~3_OTERM33  ; MRAM_A[5]~reg0    ; CLK          ; CLK         ; 20.000       ; 0.021      ; 6.648      ;
; 13.413 ; Equal0~3_OTERM33  ; MRAM_A[12]~reg0   ; CLK          ; CLK         ; 20.000       ; 0.021      ; 6.648      ;
; 13.423 ; counter[12]       ; MRAM_D[1]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[2]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[3]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[4]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[5]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[6]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[7]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[8]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[9]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[10]~en     ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[11]~en     ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[12]~en     ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[13]~en     ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[14]~en     ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.423 ; counter[12]       ; MRAM_D[15]~en     ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.641      ;
; 13.424 ; counter[5]        ; Equal6~1_OTERM29  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 6.616      ;
; 13.425 ; counter[5]        ; Equal2~3_OTERM31  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 6.615      ;
; 13.429 ; counter[2]        ; Equal2~1_OTERM25  ; CLK          ; CLK         ; 20.000       ; 0.010      ; 6.621      ;
; 13.452 ; Equal1~0_OTERM45  ; MRAM_D[0]~en      ; CLK          ; CLK         ; 20.000       ; 0.026      ; 6.614      ;
; 13.458 ; counter[16]       ; Equal6~1_OTERM29  ; CLK          ; CLK         ; 20.000       ; -0.002     ; 6.580      ;
; 13.458 ; counter[16]       ; Equal2~3_OTERM31  ; CLK          ; CLK         ; 20.000       ; -0.002     ; 6.580      ;
; 13.460 ; counter[15]       ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.604      ;
; 13.486 ; Equal2~5_OTERM51  ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.026      ; 6.580      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[1]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[2]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[3]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[4]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[5]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[6]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[7]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[8]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[9]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[10]~en     ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[11]~en     ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[12]~en     ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[13]~en     ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[14]~en     ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.486 ; Equal0~3_OTERM33  ; MRAM_D[15]~en     ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.578      ;
; 13.503 ; counter[3]        ; MRAM_A[8]~reg0    ; CLK          ; CLK         ; 20.000       ; 0.005      ; 6.542      ;
; 13.504 ; counter[3]        ; MRAM_A[9]~reg0    ; CLK          ; CLK         ; 20.000       ; 0.005      ; 6.541      ;
; 13.504 ; counter[3]        ; MRAM_A[15]~reg0   ; CLK          ; CLK         ; 20.000       ; 0.005      ; 6.541      ;
; 13.505 ; counter[3]        ; MRAM_A[5]~reg0    ; CLK          ; CLK         ; 20.000       ; 0.005      ; 6.540      ;
; 13.505 ; counter[3]        ; MRAM_A[12]~reg0   ; CLK          ; CLK         ; 20.000       ; 0.005      ; 6.540      ;
; 13.507 ; counter[16]       ; Equal0~3_OTERM33  ; CLK          ; CLK         ; 20.000       ; -0.002     ; 6.531      ;
; 13.508 ; counter[16]       ; counter[1]        ; CLK          ; CLK         ; 20.000       ; 0.014      ; 6.546      ;
; 13.522 ; Equal10~0_OTERM47 ; MRAM_D[1]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 6.542      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                  ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; Equal0~3_OTERM33    ; Equal0~3_OTERM33    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; counter[12]         ; counter[12]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Equal0~4_OTERM21    ; Equal0~4_OTERM21    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Equal2~1_OTERM25    ; Equal2~1_OTERM25    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Equal7~0_OTERM9     ; Equal7~0_OTERM9     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_EN~reg0        ; MRAM_EN~reg0        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_OUTPUT_EN~reg0 ; MRAM_OUTPUT_EN~reg0 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_WRITE_EN~reg0  ; MRAM_WRITE_EN~reg0  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_LOWER_EN~reg0  ; MRAM_LOWER_EN~reg0  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[0]~reg0      ; MRAM_A[0]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[1]~reg0      ; MRAM_A[1]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[2]~reg0      ; MRAM_A[2]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[3]~reg0      ; MRAM_A[3]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[4]~reg0      ; MRAM_A[4]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[5]~reg0      ; MRAM_A[5]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[6]~reg0      ; MRAM_A[6]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[7]~reg0      ; MRAM_A[7]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[8]~reg0      ; MRAM_A[8]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[9]~reg0      ; MRAM_A[9]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[10]~reg0     ; MRAM_A[10]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[11]~reg0     ; MRAM_A[11]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[12]~reg0     ; MRAM_A[12]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[13]~reg0     ; MRAM_A[13]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[14]~reg0     ; MRAM_A[14]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_A[15]~reg0     ; MRAM_A[15]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 1.157 ; got_data[14]        ; MRAM_A[14]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.463      ;
; 1.164 ; counter[7]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.470      ;
; 1.215 ; got_data[9]         ; MRAM_A[9]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.521      ;
; 1.223 ; got_data[5]         ; MRAM_A[5]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.529      ;
; 1.223 ; got_data[11]        ; MRAM_A[11]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.529      ;
; 1.223 ; got_data[13]        ; MRAM_A[13]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.529      ;
; 1.223 ; got_data[15]        ; MRAM_A[15]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.529      ;
; 1.224 ; got_data[2]         ; MRAM_A[2]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; got_data[8]         ; MRAM_A[8]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.228 ; counter[2]          ; counter[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.534      ;
; 1.484 ; counter[11]         ; counter[11]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.790      ;
; 1.520 ; counter[14]         ; counter[14]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.826      ;
; 1.529 ; got_data[10]        ; MRAM_A[10]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.836      ;
; 1.585 ; Equal0~2_OTERM5     ; counter[6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.891      ;
; 1.585 ; Equal0~2_OTERM5     ; counter[9]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.891      ;
; 1.585 ; Equal0~2_OTERM5     ; counter[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.891      ;
; 1.585 ; Equal0~2_OTERM5     ; counter[3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.891      ;
; 1.585 ; Equal0~2_OTERM5     ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.891      ;
; 1.585 ; Equal0~2_OTERM5     ; Equal0~2_OTERM5     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.891      ;
; 1.585 ; Equal0~2_OTERM5     ; counter[8]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.891      ;
; 1.585 ; Equal0~2_OTERM5     ; Equal6~0_OTERM27    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.891      ;
; 1.671 ; counter[6]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.977      ;
; 1.709 ; counter[0]          ; MRAM_WRITE_EN~reg0  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.016      ;
; 1.822 ; Equal0~2_OTERM5     ; counter[4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.128      ;
; 1.822 ; counter[1]          ; counter[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.128      ;
; 1.831 ; counter[4]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.137      ;
; 1.852 ; got_data[4]         ; MRAM_A[4]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.006      ; 2.164      ;
; 1.870 ; got_data[3]         ; MRAM_A[3]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.006      ; 2.182      ;
; 1.878 ; got_data[12]        ; MRAM_A[12]~reg0     ; CLK          ; CLK         ; 0.000        ; -0.006     ; 2.178      ;
; 1.897 ; Equal7~1_OTERM49    ; MRAM_D[1]~en        ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.201      ;
; 1.910 ; counter[18]         ; counter[18]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.216      ;
; 1.913 ; counter[3]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.219      ;
; 1.929 ; counter[4]          ; counter[4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.235      ;
; 1.941 ; got_data[1]         ; MRAM_A[1]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.248      ;
; 1.942 ; counter[8]          ; counter[11]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 2.234      ;
; 1.944 ; counter[6]          ; counter[6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.250      ;
; 1.979 ; counter[1]          ; Equal6~0_OTERM27    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.285      ;
; 1.999 ; counter[13]         ; counter[14]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.305      ;
; 2.004 ; counter[7]          ; counter[11]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 2.296      ;
; 2.039 ; counter[0]          ; Equal7~1_OTERM49    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.345      ;
; 2.052 ; counter[2]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.358      ;
; 2.118 ; counter[6]          ; counter[11]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 2.410      ;
; 2.124 ; Equal2~1_OTERM25    ; MRAM_D[1]~en        ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.428      ;
; 2.129 ; counter[10]         ; counter[10]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.435      ;
; 2.135 ; counter[11]         ; counter[14]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.441      ;
; 2.160 ; Equal7~0_OTERM9     ; MRAM_D[1]~en        ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.464      ;
; 2.180 ; counter[0]          ; counter[0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.486      ;
; 2.189 ; counter[1]          ; MRAM_D[1]~en        ; CLK          ; CLK         ; 0.000        ; 0.008      ; 2.503      ;
; 2.200 ; counter[8]          ; counter[14]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 2.492      ;
; 2.202 ; counter[9]          ; counter[11]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 2.494      ;
; 2.206 ; counter[4]          ; Equal6~0_OTERM27    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.512      ;
; 2.233 ; counter[8]          ; counter[8]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.539      ;
; 2.233 ; got_data[6]         ; MRAM_A[6]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.541      ;
; 2.240 ; counter[5]          ; counter[5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.546      ;
; 2.247 ; counter[17]         ; counter[17]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.553      ;
; 2.252 ; counter[1]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.558      ;
; 2.255 ; counter[19]         ; counter[19]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.561      ;
; 2.262 ; counter[7]          ; counter[14]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 2.554      ;
; 2.267 ; got_data[7]         ; MRAM_A[7]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.575      ;
; 2.272 ; counter[8]          ; counter[6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.578      ;
; 2.272 ; counter[8]          ; counter[9]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.578      ;
; 2.272 ; counter[8]          ; counter[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.578      ;
; 2.272 ; counter[8]          ; counter[3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.578      ;
; 2.272 ; counter[8]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.578      ;
; 2.272 ; counter[8]          ; Equal0~2_OTERM5     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.578      ;
; 2.272 ; counter[8]          ; Equal6~0_OTERM27    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.578      ;
; 2.278 ; counter[4]          ; counter[11]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 2.570      ;
; 2.328 ; counter[10]         ; counter[11]         ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.636      ;
; 2.335 ; counter[3]          ; Equal6~0_OTERM27    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.641      ;
; 2.360 ; counter[3]          ; counter[11]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 2.652      ;
; 2.376 ; counter[6]          ; counter[14]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 2.668      ;
; 2.405 ; counter[12]         ; counter[14]         ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.713      ;
; 2.409 ; counter[5]          ; Equal1~0_OTERM45    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.715      ;
; 2.413 ; counter[1]          ; MRAM_WRITE_EN~reg0  ; CLK          ; CLK         ; 0.000        ; 0.011      ; 2.730      ;
; 2.423 ; counter[5]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.016      ; 2.745      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                               ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal0~2_OTERM5     ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal0~2_OTERM5     ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal0~3_OTERM33    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal0~3_OTERM33    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal0~4_OTERM21    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal0~4_OTERM21    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal10~0_OTERM47   ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal10~0_OTERM47   ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal1~0_OTERM45    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal1~0_OTERM45    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal2~1_OTERM25    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal2~1_OTERM25    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal2~3_OTERM31    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal2~3_OTERM31    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal2~5_OTERM51    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal2~5_OTERM51    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal6~0_OTERM27    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal6~0_OTERM27    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal6~1_OTERM29    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal6~1_OTERM29    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal7~0_OTERM9     ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal7~0_OTERM9     ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; Equal7~1_OTERM49    ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; Equal7~1_OTERM49    ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[0]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[0]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[10]~reg0     ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[10]~reg0     ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[11]~reg0     ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[11]~reg0     ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[12]~reg0     ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[12]~reg0     ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[13]~reg0     ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[13]~reg0     ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[14]~reg0     ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[14]~reg0     ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[15]~reg0     ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[15]~reg0     ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[1]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[1]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[2]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[2]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[3]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[3]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[4]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[4]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[5]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[5]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[6]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[6]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[7]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[7]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[8]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[8]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[9]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[9]~reg0      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[0]~en        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[0]~en        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[10]~en       ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[10]~en       ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[11]~en       ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[11]~en       ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[12]~en       ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[12]~en       ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[13]~en       ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[13]~en       ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[14]~en       ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[14]~en       ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[15]~en       ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[15]~en       ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[1]~en        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[1]~en        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[2]~en        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[2]~en        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[3]~en        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[3]~en        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[4]~en        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[4]~en        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[5]~en        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[5]~en        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[6]~en        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[6]~en        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[7]~en        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[7]~en        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[8]~en        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[8]~en        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[9]~en        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[9]~en        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_EN~reg0        ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_EN~reg0        ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_LOWER_EN~reg0  ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_LOWER_EN~reg0  ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_OUTPUT_EN~reg0 ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_OUTPUT_EN~reg0 ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; MRAM_WRITE_EN~reg0  ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_WRITE_EN~reg0  ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; counter[0]          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; counter[0]          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; counter[10]         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; counter[10]         ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 5.326 ; 5.326 ; Rise       ; CLK             ;
;  MRAM_D[0]  ; CLK        ; 4.734 ; 4.734 ; Rise       ; CLK             ;
;  MRAM_D[1]  ; CLK        ; 4.371 ; 4.371 ; Rise       ; CLK             ;
;  MRAM_D[2]  ; CLK        ; 4.690 ; 4.690 ; Rise       ; CLK             ;
;  MRAM_D[3]  ; CLK        ; 4.530 ; 4.530 ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 4.531 ; 4.531 ; Rise       ; CLK             ;
;  MRAM_D[5]  ; CLK        ; 4.768 ; 4.768 ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 4.952 ; 4.952 ; Rise       ; CLK             ;
;  MRAM_D[7]  ; CLK        ; 5.254 ; 5.254 ; Rise       ; CLK             ;
;  MRAM_D[8]  ; CLK        ; 5.313 ; 5.313 ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 5.326 ; 5.326 ; Rise       ; CLK             ;
;  MRAM_D[10] ; CLK        ; 4.828 ; 4.828 ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 4.790 ; 4.790 ; Rise       ; CLK             ;
;  MRAM_D[12] ; CLK        ; 4.912 ; 4.912 ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 4.437 ; 4.437 ; Rise       ; CLK             ;
;  MRAM_D[14] ; CLK        ; 4.790 ; 4.790 ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 4.632 ; 4.632 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; -4.105 ; -4.105 ; Rise       ; CLK             ;
;  MRAM_D[0]  ; CLK        ; -4.468 ; -4.468 ; Rise       ; CLK             ;
;  MRAM_D[1]  ; CLK        ; -4.105 ; -4.105 ; Rise       ; CLK             ;
;  MRAM_D[2]  ; CLK        ; -4.424 ; -4.424 ; Rise       ; CLK             ;
;  MRAM_D[3]  ; CLK        ; -4.264 ; -4.264 ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; -4.265 ; -4.265 ; Rise       ; CLK             ;
;  MRAM_D[5]  ; CLK        ; -4.502 ; -4.502 ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; -4.686 ; -4.686 ; Rise       ; CLK             ;
;  MRAM_D[7]  ; CLK        ; -4.988 ; -4.988 ; Rise       ; CLK             ;
;  MRAM_D[8]  ; CLK        ; -5.047 ; -5.047 ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; -5.060 ; -5.060 ; Rise       ; CLK             ;
;  MRAM_D[10] ; CLK        ; -4.562 ; -4.562 ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; -4.524 ; -4.524 ; Rise       ; CLK             ;
;  MRAM_D[12] ; CLK        ; -4.646 ; -4.646 ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; -4.171 ; -4.171 ; Rise       ; CLK             ;
;  MRAM_D[14] ; CLK        ; -4.524 ; -4.524 ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; -4.366 ; -4.366 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; MRAM_A[*]      ; CLK        ; 9.451 ; 9.451 ; Rise       ; CLK             ;
;  MRAM_A[0]     ; CLK        ; 8.001 ; 8.001 ; Rise       ; CLK             ;
;  MRAM_A[1]     ; CLK        ; 7.991 ; 7.991 ; Rise       ; CLK             ;
;  MRAM_A[2]     ; CLK        ; 7.678 ; 7.678 ; Rise       ; CLK             ;
;  MRAM_A[3]     ; CLK        ; 7.699 ; 7.699 ; Rise       ; CLK             ;
;  MRAM_A[4]     ; CLK        ; 7.302 ; 7.302 ; Rise       ; CLK             ;
;  MRAM_A[5]     ; CLK        ; 8.746 ; 8.746 ; Rise       ; CLK             ;
;  MRAM_A[6]     ; CLK        ; 8.916 ; 8.916 ; Rise       ; CLK             ;
;  MRAM_A[7]     ; CLK        ; 8.955 ; 8.955 ; Rise       ; CLK             ;
;  MRAM_A[8]     ; CLK        ; 8.876 ; 8.876 ; Rise       ; CLK             ;
;  MRAM_A[9]     ; CLK        ; 8.719 ; 8.719 ; Rise       ; CLK             ;
;  MRAM_A[10]    ; CLK        ; 9.451 ; 9.451 ; Rise       ; CLK             ;
;  MRAM_A[11]    ; CLK        ; 9.338 ; 9.338 ; Rise       ; CLK             ;
;  MRAM_A[12]    ; CLK        ; 8.517 ; 8.517 ; Rise       ; CLK             ;
;  MRAM_A[13]    ; CLK        ; 9.397 ; 9.397 ; Rise       ; CLK             ;
;  MRAM_A[14]    ; CLK        ; 9.402 ; 9.402 ; Rise       ; CLK             ;
;  MRAM_A[15]    ; CLK        ; 8.301 ; 8.301 ; Rise       ; CLK             ;
; MRAM_D[*]      ; CLK        ; 9.282 ; 9.282 ; Rise       ; CLK             ;
;  MRAM_D[0]     ; CLK        ; 7.303 ; 7.303 ; Rise       ; CLK             ;
;  MRAM_D[1]     ; CLK        ; 7.638 ; 7.638 ; Rise       ; CLK             ;
;  MRAM_D[2]     ; CLK        ; 7.296 ; 7.296 ; Rise       ; CLK             ;
;  MRAM_D[3]     ; CLK        ; 7.649 ; 7.649 ; Rise       ; CLK             ;
;  MRAM_D[5]     ; CLK        ; 8.045 ; 8.045 ; Rise       ; CLK             ;
;  MRAM_D[7]     ; CLK        ; 8.419 ; 8.419 ; Rise       ; CLK             ;
;  MRAM_D[8]     ; CLK        ; 9.282 ; 9.282 ; Rise       ; CLK             ;
;  MRAM_D[10]    ; CLK        ; 7.792 ; 7.792 ; Rise       ; CLK             ;
;  MRAM_D[12]    ; CLK        ; 8.243 ; 8.243 ; Rise       ; CLK             ;
;  MRAM_D[14]    ; CLK        ; 8.248 ; 8.248 ; Rise       ; CLK             ;
; MRAM_EN        ; CLK        ; 7.289 ; 7.289 ; Rise       ; CLK             ;
; MRAM_LOWER_EN  ; CLK        ; 8.086 ; 8.086 ; Rise       ; CLK             ;
; MRAM_OUTPUT_EN ; CLK        ; 7.472 ; 7.472 ; Rise       ; CLK             ;
; MRAM_UPPER_EN  ; CLK        ; 8.086 ; 8.086 ; Rise       ; CLK             ;
; MRAM_WRITE_EN  ; CLK        ; 8.406 ; 8.406 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; MRAM_A[*]      ; CLK        ; 7.302 ; 7.302 ; Rise       ; CLK             ;
;  MRAM_A[0]     ; CLK        ; 8.001 ; 8.001 ; Rise       ; CLK             ;
;  MRAM_A[1]     ; CLK        ; 7.991 ; 7.991 ; Rise       ; CLK             ;
;  MRAM_A[2]     ; CLK        ; 7.678 ; 7.678 ; Rise       ; CLK             ;
;  MRAM_A[3]     ; CLK        ; 7.699 ; 7.699 ; Rise       ; CLK             ;
;  MRAM_A[4]     ; CLK        ; 7.302 ; 7.302 ; Rise       ; CLK             ;
;  MRAM_A[5]     ; CLK        ; 8.746 ; 8.746 ; Rise       ; CLK             ;
;  MRAM_A[6]     ; CLK        ; 8.916 ; 8.916 ; Rise       ; CLK             ;
;  MRAM_A[7]     ; CLK        ; 8.955 ; 8.955 ; Rise       ; CLK             ;
;  MRAM_A[8]     ; CLK        ; 8.876 ; 8.876 ; Rise       ; CLK             ;
;  MRAM_A[9]     ; CLK        ; 8.719 ; 8.719 ; Rise       ; CLK             ;
;  MRAM_A[10]    ; CLK        ; 9.451 ; 9.451 ; Rise       ; CLK             ;
;  MRAM_A[11]    ; CLK        ; 9.338 ; 9.338 ; Rise       ; CLK             ;
;  MRAM_A[12]    ; CLK        ; 8.517 ; 8.517 ; Rise       ; CLK             ;
;  MRAM_A[13]    ; CLK        ; 9.397 ; 9.397 ; Rise       ; CLK             ;
;  MRAM_A[14]    ; CLK        ; 9.402 ; 9.402 ; Rise       ; CLK             ;
;  MRAM_A[15]    ; CLK        ; 8.301 ; 8.301 ; Rise       ; CLK             ;
; MRAM_D[*]      ; CLK        ; 7.296 ; 7.296 ; Rise       ; CLK             ;
;  MRAM_D[0]     ; CLK        ; 7.303 ; 7.303 ; Rise       ; CLK             ;
;  MRAM_D[1]     ; CLK        ; 7.638 ; 7.638 ; Rise       ; CLK             ;
;  MRAM_D[2]     ; CLK        ; 7.296 ; 7.296 ; Rise       ; CLK             ;
;  MRAM_D[3]     ; CLK        ; 7.649 ; 7.649 ; Rise       ; CLK             ;
;  MRAM_D[5]     ; CLK        ; 8.045 ; 8.045 ; Rise       ; CLK             ;
;  MRAM_D[7]     ; CLK        ; 8.419 ; 8.419 ; Rise       ; CLK             ;
;  MRAM_D[8]     ; CLK        ; 9.282 ; 9.282 ; Rise       ; CLK             ;
;  MRAM_D[10]    ; CLK        ; 7.792 ; 7.792 ; Rise       ; CLK             ;
;  MRAM_D[12]    ; CLK        ; 8.243 ; 8.243 ; Rise       ; CLK             ;
;  MRAM_D[14]    ; CLK        ; 8.248 ; 8.248 ; Rise       ; CLK             ;
; MRAM_EN        ; CLK        ; 7.289 ; 7.289 ; Rise       ; CLK             ;
; MRAM_LOWER_EN  ; CLK        ; 8.086 ; 8.086 ; Rise       ; CLK             ;
; MRAM_OUTPUT_EN ; CLK        ; 7.472 ; 7.472 ; Rise       ; CLK             ;
; MRAM_UPPER_EN  ; CLK        ; 8.086 ; 8.086 ; Rise       ; CLK             ;
; MRAM_WRITE_EN  ; CLK        ; 8.406 ; 8.406 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 7.582 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 7.582 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 8.343 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 8.698 ;      ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 8.106 ;      ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 7.689 ;      ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 8.085 ;      ; Rise       ; CLK             ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 7.582 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 7.582 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 8.343 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 8.698 ;      ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 8.106 ;      ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 7.689 ;      ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 8.085 ;      ; Rise       ; CLK             ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 7.582     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 7.582     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 8.343     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 8.698     ;           ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 8.106     ;           ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 7.689     ;           ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 8.085     ;           ; Rise       ; CLK             ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 7.582     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 7.582     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 8.343     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 8.698     ;           ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 8.106     ;           ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 7.689     ;           ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 8.085     ;           ; Rise       ; CLK             ;
+-------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; 17.500 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; CLK   ; 9.000 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                              ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 17.500 ; counter[0]        ; Equal2~1_OTERM25  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.532      ;
; 17.592 ; counter[16]       ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.463      ;
; 17.605 ; counter[0]        ; Equal6~1_OTERM29  ; CLK          ; CLK         ; 20.000       ; -0.024     ; 2.403      ;
; 17.606 ; counter[0]        ; Equal2~3_OTERM31  ; CLK          ; CLK         ; 20.000       ; -0.024     ; 2.402      ;
; 17.651 ; counter[16]       ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; -0.001     ; 2.380      ;
; 17.659 ; counter[16]       ; Equal1~0_OTERM45  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 2.372      ;
; 17.693 ; counter[6]        ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.009      ; 2.348      ;
; 17.699 ; counter[9]        ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.009      ; 2.342      ;
; 17.703 ; counter[16]       ; counter[5]        ; CLK          ; CLK         ; 20.000       ; -0.001     ; 2.328      ;
; 17.708 ; counter[14]       ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.347      ;
; 17.717 ; counter[0]        ; Equal0~4_OTERM21  ; CLK          ; CLK         ; 20.000       ; -0.024     ; 2.291      ;
; 17.725 ; counter[1]        ; Equal2~1_OTERM25  ; CLK          ; CLK         ; 20.000       ; 0.009      ; 2.316      ;
; 17.744 ; counter[5]        ; Equal2~1_OTERM25  ; CLK          ; CLK         ; 20.000       ; 0.024      ; 2.312      ;
; 17.752 ; counter[6]        ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; -0.015     ; 2.265      ;
; 17.758 ; counter[9]        ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; -0.015     ; 2.259      ;
; 17.760 ; counter[6]        ; Equal1~0_OTERM45  ; CLK          ; CLK         ; 20.000       ; -0.015     ; 2.257      ;
; 17.766 ; counter[9]        ; Equal1~0_OTERM45  ; CLK          ; CLK         ; 20.000       ; -0.015     ; 2.251      ;
; 17.767 ; counter[14]       ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; -0.001     ; 2.264      ;
; 17.775 ; counter[14]       ; Equal1~0_OTERM45  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 2.256      ;
; 17.784 ; Equal0~3_OTERM33  ; MRAM_D[0]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 2.272      ;
; 17.798 ; Equal10~0_OTERM47 ; MRAM_D[0]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 2.258      ;
; 17.801 ; counter[16]       ; Equal2~5_OTERM51  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 2.230      ;
; 17.804 ; counter[6]        ; counter[5]        ; CLK          ; CLK         ; 20.000       ; -0.015     ; 2.213      ;
; 17.810 ; counter[9]        ; counter[5]        ; CLK          ; CLK         ; 20.000       ; -0.015     ; 2.207      ;
; 17.813 ; counter[2]        ; Equal2~1_OTERM25  ; CLK          ; CLK         ; 20.000       ; 0.009      ; 2.228      ;
; 17.814 ; counter[12]       ; MRAM_D[0]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 2.242      ;
; 17.819 ; counter[14]       ; counter[5]        ; CLK          ; CLK         ; 20.000       ; -0.001     ; 2.212      ;
; 17.820 ; counter[16]       ; Equal6~1_OTERM29  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 2.211      ;
; 17.820 ; counter[16]       ; Equal2~3_OTERM31  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 2.211      ;
; 17.830 ; counter[1]        ; Equal6~1_OTERM29  ; CLK          ; CLK         ; 20.000       ; -0.015     ; 2.187      ;
; 17.831 ; counter[1]        ; Equal2~3_OTERM31  ; CLK          ; CLK         ; 20.000       ; -0.015     ; 2.186      ;
; 17.833 ; counter[11]       ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.222      ;
; 17.835 ; counter[16]       ; counter[10]       ; CLK          ; CLK         ; 20.000       ; -0.001     ; 2.196      ;
; 17.849 ; counter[5]        ; Equal6~1_OTERM29  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.183      ;
; 17.850 ; counter[5]        ; Equal2~3_OTERM31  ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.182      ;
; 17.853 ; counter[16]       ; counter[13]       ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.179      ;
; 17.853 ; counter[16]       ; counter[14]       ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.179      ;
; 17.853 ; counter[16]       ; counter[15]       ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.179      ;
; 17.853 ; counter[16]       ; counter[11]       ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.179      ;
; 17.853 ; counter[16]       ; counter[16]       ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.179      ;
; 17.853 ; counter[16]       ; counter[17]       ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.179      ;
; 17.853 ; counter[16]       ; counter[18]       ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.179      ;
; 17.853 ; counter[16]       ; counter[19]       ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.179      ;
; 17.855 ; counter[10]       ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.024      ; 2.201      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[1]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[2]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[3]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[4]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[5]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[6]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[7]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[8]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[9]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[10]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[11]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[12]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[13]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[14]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; Equal0~3_OTERM33  ; MRAM_D[15]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.194      ;
; 17.861 ; counter[3]        ; Equal2~1_OTERM25  ; CLK          ; CLK         ; 20.000       ; 0.009      ; 2.180      ;
; 17.866 ; counter[5]        ; Equal7~1_OTERM49  ; CLK          ; CLK         ; 20.000       ; 0.024      ; 2.190      ;
; 17.868 ; Equal1~0_OTERM45  ; MRAM_D[0]~en      ; CLK          ; CLK         ; 20.000       ; 0.024      ; 2.188      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[1]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[2]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[3]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[4]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[5]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[6]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[7]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[8]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[9]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[10]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[11]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[12]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[13]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[14]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.875 ; Equal10~0_OTERM47 ; MRAM_D[15]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.180      ;
; 17.891 ; counter[12]       ; MRAM_D[1]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[2]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[3]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[4]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[5]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[6]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[7]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[8]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[9]~en      ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[10]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[11]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[12]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[13]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[14]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.891 ; counter[12]       ; MRAM_D[15]~en     ; CLK          ; CLK         ; 20.000       ; 0.023      ; 2.164      ;
; 17.892 ; counter[11]       ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; -0.001     ; 2.139      ;
; 17.895 ; counter[4]        ; Equal2~1_OTERM25  ; CLK          ; CLK         ; 20.000       ; 0.009      ; 2.146      ;
; 17.900 ; counter[11]       ; Equal1~0_OTERM45  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 2.131      ;
; 17.902 ; counter[6]        ; Equal2~5_OTERM51  ; CLK          ; CLK         ; 20.000       ; -0.015     ; 2.115      ;
; 17.908 ; counter[9]        ; Equal2~5_OTERM51  ; CLK          ; CLK         ; 20.000       ; -0.015     ; 2.109      ;
; 17.914 ; counter[10]       ; Equal10~0_OTERM47 ; CLK          ; CLK         ; 20.000       ; 0.000      ; 2.118      ;
; 17.917 ; counter[14]       ; Equal2~5_OTERM51  ; CLK          ; CLK         ; 20.000       ; -0.001     ; 2.114      ;
; 17.918 ; counter[2]        ; Equal6~1_OTERM29  ; CLK          ; CLK         ; 20.000       ; -0.015     ; 2.099      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                  ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Equal0~3_OTERM33    ; Equal0~3_OTERM33    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter[12]         ; counter[12]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Equal0~4_OTERM21    ; Equal0~4_OTERM21    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Equal2~1_OTERM25    ; Equal2~1_OTERM25    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Equal7~0_OTERM9     ; Equal7~0_OTERM9     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_EN~reg0        ; MRAM_EN~reg0        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_OUTPUT_EN~reg0 ; MRAM_OUTPUT_EN~reg0 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_WRITE_EN~reg0  ; MRAM_WRITE_EN~reg0  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_LOWER_EN~reg0  ; MRAM_LOWER_EN~reg0  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[0]~reg0      ; MRAM_A[0]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[1]~reg0      ; MRAM_A[1]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[2]~reg0      ; MRAM_A[2]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[3]~reg0      ; MRAM_A[3]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[4]~reg0      ; MRAM_A[4]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[5]~reg0      ; MRAM_A[5]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[6]~reg0      ; MRAM_A[6]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[7]~reg0      ; MRAM_A[7]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[8]~reg0      ; MRAM_A[8]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[9]~reg0      ; MRAM_A[9]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[10]~reg0     ; MRAM_A[10]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[11]~reg0     ; MRAM_A[11]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[12]~reg0     ; MRAM_A[12]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[13]~reg0     ; MRAM_A[13]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[14]~reg0     ; MRAM_A[14]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MRAM_A[15]~reg0     ; MRAM_A[15]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.354 ; got_data[14]        ; MRAM_A[14]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.506      ;
; 0.356 ; counter[7]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.368 ; got_data[9]         ; MRAM_A[9]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; got_data[2]         ; MRAM_A[2]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; got_data[5]         ; MRAM_A[5]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; got_data[11]        ; MRAM_A[11]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; got_data[13]        ; MRAM_A[13]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; got_data[15]        ; MRAM_A[15]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; got_data[8]         ; MRAM_A[8]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; counter[2]          ; counter[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.447 ; counter[11]         ; counter[11]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.599      ;
; 0.452 ; counter[14]         ; counter[14]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.604      ;
; 0.456 ; got_data[10]        ; MRAM_A[10]~reg0     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.609      ;
; 0.508 ; counter[6]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.660      ;
; 0.535 ; counter[0]          ; MRAM_WRITE_EN~reg0  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.688      ;
; 0.544 ; got_data[4]         ; MRAM_A[4]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.004      ; 0.700      ;
; 0.552 ; got_data[3]         ; MRAM_A[3]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.004      ; 0.708      ;
; 0.557 ; got_data[12]        ; MRAM_A[12]~reg0     ; CLK          ; CLK         ; 0.000        ; -0.004     ; 0.705      ;
; 0.567 ; counter[1]          ; counter[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.719      ;
; 0.572 ; counter[4]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.724      ;
; 0.589 ; got_data[1]         ; MRAM_A[1]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.742      ;
; 0.590 ; counter[1]          ; Equal6~0_OTERM27    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.742      ;
; 0.593 ; counter[13]         ; counter[14]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.745      ;
; 0.606 ; counter[3]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.758      ;
; 0.611 ; Equal7~1_OTERM49    ; MRAM_D[1]~en        ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.762      ;
; 0.617 ; counter[18]         ; counter[18]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.769      ;
; 0.628 ; counter[10]         ; counter[10]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; counter[4]          ; counter[4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.782      ;
; 0.635 ; counter[6]          ; counter[6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.787      ;
; 0.642 ; counter[8]          ; counter[11]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 0.780      ;
; 0.642 ; Equal0~2_OTERM5     ; counter[4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.654 ; counter[2]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.655 ; Equal0~2_OTERM5     ; counter[6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; Equal0~2_OTERM5     ; counter[9]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; Equal0~2_OTERM5     ; counter[2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; Equal0~2_OTERM5     ; counter[3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; Equal0~2_OTERM5     ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; Equal0~2_OTERM5     ; Equal0~2_OTERM5     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; Equal0~2_OTERM5     ; counter[8]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; Equal0~2_OTERM5     ; Equal6~0_OTERM27    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; counter[11]         ; counter[14]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.658 ; got_data[6]         ; MRAM_A[6]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.810      ;
; 0.663 ; Equal2~1_OTERM25    ; MRAM_D[1]~en        ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.814      ;
; 0.665 ; counter[7]          ; counter[11]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 0.803      ;
; 0.669 ; Equal7~0_OTERM9     ; MRAM_D[1]~en        ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.820      ;
; 0.676 ; got_data[7]         ; MRAM_A[7]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.828      ;
; 0.677 ; counter[1]          ; MRAM_D[1]~en        ; CLK          ; CLK         ; 0.000        ; 0.008      ; 0.837      ;
; 0.678 ; counter[4]          ; Equal6~0_OTERM27    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.830      ;
; 0.679 ; counter[0]          ; Equal7~1_OTERM49    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.831      ;
; 0.687 ; counter[9]          ; counter[11]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 0.825      ;
; 0.693 ; counter[10]         ; counter[11]         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.846      ;
; 0.706 ; counter[17]         ; counter[17]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.858      ;
; 0.706 ; counter[19]         ; counter[19]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.858      ;
; 0.710 ; counter[8]          ; counter[8]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.862      ;
; 0.712 ; counter[3]          ; Equal6~0_OTERM27    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.864      ;
; 0.713 ; counter[5]          ; counter[5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.865      ;
; 0.714 ; counter[6]          ; counter[11]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 0.852      ;
; 0.721 ; counter[12]         ; counter[14]         ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.874      ;
; 0.723 ; counter[0]          ; counter[0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.875      ;
; 0.723 ; counter[5]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.015      ; 0.890      ;
; 0.726 ; counter[5]          ; Equal6~0_OTERM27    ; CLK          ; CLK         ; 0.000        ; 0.015      ; 0.893      ;
; 0.739 ; counter[0]          ; MRAM_LOWER_EN~reg0  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.892      ;
; 0.742 ; counter[1]          ; counter[7]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.894      ;
; 0.747 ; counter[8]          ; counter[14]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 0.885      ;
; 0.748 ; counter[12]         ; MRAM_D[1]~en        ; CLK          ; CLK         ; 0.000        ; 0.023      ; 0.923      ;
; 0.753 ; counter[10]         ; Equal1~0_OTERM45    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.905      ;
; 0.755 ; counter[0]          ; MRAM_D[1]~en        ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.906      ;
; 0.757 ; counter[5]          ; Equal1~0_OTERM45    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.909      ;
; 0.759 ; counter[10]         ; Equal10~0_OTERM47   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.911      ;
; 0.760 ; counter[1]          ; MRAM_WRITE_EN~reg0  ; CLK          ; CLK         ; 0.000        ; 0.010      ; 0.922      ;
; 0.760 ; counter[2]          ; Equal6~0_OTERM27    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.912      ;
; 0.765 ; counter[5]          ; Equal10~0_OTERM47   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.768 ; counter[0]          ; MRAM_A[0]~reg0      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.921      ;
; 0.770 ; counter[0]          ; MRAM_EN~reg0        ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.923      ;
; 0.770 ; counter[7]          ; counter[14]         ; CLK          ; CLK         ; 0.000        ; -0.014     ; 0.908      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                               ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal0~2_OTERM5     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal0~2_OTERM5     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal0~3_OTERM33    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal0~3_OTERM33    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal0~4_OTERM21    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal0~4_OTERM21    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal10~0_OTERM47   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal10~0_OTERM47   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal1~0_OTERM45    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal1~0_OTERM45    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal2~1_OTERM25    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal2~1_OTERM25    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal2~3_OTERM31    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal2~3_OTERM31    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal2~5_OTERM51    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal2~5_OTERM51    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal6~0_OTERM27    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal6~0_OTERM27    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal6~1_OTERM29    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal6~1_OTERM29    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal7~0_OTERM9     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal7~0_OTERM9     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Equal7~1_OTERM49    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Equal7~1_OTERM49    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[0]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[0]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[10]~reg0     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[10]~reg0     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[11]~reg0     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[11]~reg0     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[12]~reg0     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[12]~reg0     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[13]~reg0     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[13]~reg0     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[14]~reg0     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[14]~reg0     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[15]~reg0     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[15]~reg0     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[1]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[1]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[2]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[2]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[3]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[3]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[4]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[4]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[5]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[5]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[6]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[6]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[7]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[7]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[8]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[8]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_A[9]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_A[9]~reg0      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[0]~en        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[0]~en        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[10]~en       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[10]~en       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[11]~en       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[11]~en       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[12]~en       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[12]~en       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[13]~en       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[13]~en       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[14]~en       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[14]~en       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[15]~en       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[15]~en       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[1]~en        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[1]~en        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[2]~en        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[2]~en        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[3]~en        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[3]~en        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[4]~en        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[4]~en        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[5]~en        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[5]~en        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[6]~en        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[6]~en        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[7]~en        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[7]~en        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[8]~en        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[8]~en        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_D[9]~en        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_D[9]~en        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_EN~reg0        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_EN~reg0        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_LOWER_EN~reg0  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_LOWER_EN~reg0  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_OUTPUT_EN~reg0 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_OUTPUT_EN~reg0 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; MRAM_WRITE_EN~reg0  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; MRAM_WRITE_EN~reg0  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter[0]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[0]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; counter[10]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; counter[10]         ;
+-------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 2.383 ; 2.383 ; Rise       ; CLK             ;
;  MRAM_D[0]  ; CLK        ; 2.154 ; 2.154 ; Rise       ; CLK             ;
;  MRAM_D[1]  ; CLK        ; 2.052 ; 2.052 ; Rise       ; CLK             ;
;  MRAM_D[2]  ; CLK        ; 2.138 ; 2.138 ; Rise       ; CLK             ;
;  MRAM_D[3]  ; CLK        ; 2.045 ; 2.045 ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 2.046 ; 2.046 ; Rise       ; CLK             ;
;  MRAM_D[5]  ; CLK        ; 2.199 ; 2.199 ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 2.192 ; 2.192 ; Rise       ; CLK             ;
;  MRAM_D[7]  ; CLK        ; 2.332 ; 2.332 ; Rise       ; CLK             ;
;  MRAM_D[8]  ; CLK        ; 2.373 ; 2.373 ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 2.383 ; 2.383 ; Rise       ; CLK             ;
;  MRAM_D[10] ; CLK        ; 2.233 ; 2.233 ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 2.208 ; 2.208 ; Rise       ; CLK             ;
;  MRAM_D[12] ; CLK        ; 2.278 ; 2.278 ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 2.029 ; 2.029 ; Rise       ; CLK             ;
;  MRAM_D[14] ; CLK        ; 2.207 ; 2.207 ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 2.109 ; 2.109 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; -1.909 ; -1.909 ; Rise       ; CLK             ;
;  MRAM_D[0]  ; CLK        ; -2.034 ; -2.034 ; Rise       ; CLK             ;
;  MRAM_D[1]  ; CLK        ; -1.932 ; -1.932 ; Rise       ; CLK             ;
;  MRAM_D[2]  ; CLK        ; -2.018 ; -2.018 ; Rise       ; CLK             ;
;  MRAM_D[3]  ; CLK        ; -1.925 ; -1.925 ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; -1.926 ; -1.926 ; Rise       ; CLK             ;
;  MRAM_D[5]  ; CLK        ; -2.079 ; -2.079 ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; -2.072 ; -2.072 ; Rise       ; CLK             ;
;  MRAM_D[7]  ; CLK        ; -2.212 ; -2.212 ; Rise       ; CLK             ;
;  MRAM_D[8]  ; CLK        ; -2.253 ; -2.253 ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; -2.263 ; -2.263 ; Rise       ; CLK             ;
;  MRAM_D[10] ; CLK        ; -2.113 ; -2.113 ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; -2.088 ; -2.088 ; Rise       ; CLK             ;
;  MRAM_D[12] ; CLK        ; -2.158 ; -2.158 ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; -1.909 ; -1.909 ; Rise       ; CLK             ;
;  MRAM_D[14] ; CLK        ; -2.087 ; -2.087 ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; -1.989 ; -1.989 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; MRAM_A[*]      ; CLK        ; 4.065 ; 4.065 ; Rise       ; CLK             ;
;  MRAM_A[0]     ; CLK        ; 3.685 ; 3.685 ; Rise       ; CLK             ;
;  MRAM_A[1]     ; CLK        ; 3.681 ; 3.681 ; Rise       ; CLK             ;
;  MRAM_A[2]     ; CLK        ; 3.596 ; 3.596 ; Rise       ; CLK             ;
;  MRAM_A[3]     ; CLK        ; 3.608 ; 3.608 ; Rise       ; CLK             ;
;  MRAM_A[4]     ; CLK        ; 3.479 ; 3.479 ; Rise       ; CLK             ;
;  MRAM_A[5]     ; CLK        ; 3.908 ; 3.908 ; Rise       ; CLK             ;
;  MRAM_A[6]     ; CLK        ; 3.985 ; 3.985 ; Rise       ; CLK             ;
;  MRAM_A[7]     ; CLK        ; 4.003 ; 4.003 ; Rise       ; CLK             ;
;  MRAM_A[8]     ; CLK        ; 3.960 ; 3.960 ; Rise       ; CLK             ;
;  MRAM_A[9]     ; CLK        ; 3.894 ; 3.894 ; Rise       ; CLK             ;
;  MRAM_A[10]    ; CLK        ; 4.065 ; 4.065 ; Rise       ; CLK             ;
;  MRAM_A[11]    ; CLK        ; 4.010 ; 4.010 ; Rise       ; CLK             ;
;  MRAM_A[12]    ; CLK        ; 3.802 ; 3.802 ; Rise       ; CLK             ;
;  MRAM_A[13]    ; CLK        ; 4.059 ; 4.059 ; Rise       ; CLK             ;
;  MRAM_A[14]    ; CLK        ; 4.054 ; 4.054 ; Rise       ; CLK             ;
;  MRAM_A[15]    ; CLK        ; 3.702 ; 3.702 ; Rise       ; CLK             ;
; MRAM_D[*]      ; CLK        ; 4.098 ; 4.098 ; Rise       ; CLK             ;
;  MRAM_D[0]     ; CLK        ; 3.479 ; 3.479 ; Rise       ; CLK             ;
;  MRAM_D[1]     ; CLK        ; 3.574 ; 3.574 ; Rise       ; CLK             ;
;  MRAM_D[2]     ; CLK        ; 3.476 ; 3.476 ; Rise       ; CLK             ;
;  MRAM_D[3]     ; CLK        ; 3.576 ; 3.576 ; Rise       ; CLK             ;
;  MRAM_D[5]     ; CLK        ; 3.703 ; 3.703 ; Rise       ; CLK             ;
;  MRAM_D[7]     ; CLK        ; 3.825 ; 3.825 ; Rise       ; CLK             ;
;  MRAM_D[8]     ; CLK        ; 4.098 ; 4.098 ; Rise       ; CLK             ;
;  MRAM_D[10]    ; CLK        ; 3.596 ; 3.596 ; Rise       ; CLK             ;
;  MRAM_D[12]    ; CLK        ; 3.684 ; 3.684 ; Rise       ; CLK             ;
;  MRAM_D[14]    ; CLK        ; 3.681 ; 3.681 ; Rise       ; CLK             ;
; MRAM_EN        ; CLK        ; 3.468 ; 3.468 ; Rise       ; CLK             ;
; MRAM_LOWER_EN  ; CLK        ; 3.705 ; 3.705 ; Rise       ; CLK             ;
; MRAM_OUTPUT_EN ; CLK        ; 3.437 ; 3.437 ; Rise       ; CLK             ;
; MRAM_UPPER_EN  ; CLK        ; 3.705 ; 3.705 ; Rise       ; CLK             ;
; MRAM_WRITE_EN  ; CLK        ; 3.819 ; 3.819 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; MRAM_A[*]      ; CLK        ; 3.479 ; 3.479 ; Rise       ; CLK             ;
;  MRAM_A[0]     ; CLK        ; 3.685 ; 3.685 ; Rise       ; CLK             ;
;  MRAM_A[1]     ; CLK        ; 3.681 ; 3.681 ; Rise       ; CLK             ;
;  MRAM_A[2]     ; CLK        ; 3.596 ; 3.596 ; Rise       ; CLK             ;
;  MRAM_A[3]     ; CLK        ; 3.608 ; 3.608 ; Rise       ; CLK             ;
;  MRAM_A[4]     ; CLK        ; 3.479 ; 3.479 ; Rise       ; CLK             ;
;  MRAM_A[5]     ; CLK        ; 3.908 ; 3.908 ; Rise       ; CLK             ;
;  MRAM_A[6]     ; CLK        ; 3.985 ; 3.985 ; Rise       ; CLK             ;
;  MRAM_A[7]     ; CLK        ; 4.003 ; 4.003 ; Rise       ; CLK             ;
;  MRAM_A[8]     ; CLK        ; 3.960 ; 3.960 ; Rise       ; CLK             ;
;  MRAM_A[9]     ; CLK        ; 3.894 ; 3.894 ; Rise       ; CLK             ;
;  MRAM_A[10]    ; CLK        ; 4.065 ; 4.065 ; Rise       ; CLK             ;
;  MRAM_A[11]    ; CLK        ; 4.010 ; 4.010 ; Rise       ; CLK             ;
;  MRAM_A[12]    ; CLK        ; 3.802 ; 3.802 ; Rise       ; CLK             ;
;  MRAM_A[13]    ; CLK        ; 4.059 ; 4.059 ; Rise       ; CLK             ;
;  MRAM_A[14]    ; CLK        ; 4.054 ; 4.054 ; Rise       ; CLK             ;
;  MRAM_A[15]    ; CLK        ; 3.702 ; 3.702 ; Rise       ; CLK             ;
; MRAM_D[*]      ; CLK        ; 3.476 ; 3.476 ; Rise       ; CLK             ;
;  MRAM_D[0]     ; CLK        ; 3.479 ; 3.479 ; Rise       ; CLK             ;
;  MRAM_D[1]     ; CLK        ; 3.574 ; 3.574 ; Rise       ; CLK             ;
;  MRAM_D[2]     ; CLK        ; 3.476 ; 3.476 ; Rise       ; CLK             ;
;  MRAM_D[3]     ; CLK        ; 3.576 ; 3.576 ; Rise       ; CLK             ;
;  MRAM_D[5]     ; CLK        ; 3.703 ; 3.703 ; Rise       ; CLK             ;
;  MRAM_D[7]     ; CLK        ; 3.825 ; 3.825 ; Rise       ; CLK             ;
;  MRAM_D[8]     ; CLK        ; 4.098 ; 4.098 ; Rise       ; CLK             ;
;  MRAM_D[10]    ; CLK        ; 3.596 ; 3.596 ; Rise       ; CLK             ;
;  MRAM_D[12]    ; CLK        ; 3.684 ; 3.684 ; Rise       ; CLK             ;
;  MRAM_D[14]    ; CLK        ; 3.681 ; 3.681 ; Rise       ; CLK             ;
; MRAM_EN        ; CLK        ; 3.468 ; 3.468 ; Rise       ; CLK             ;
; MRAM_LOWER_EN  ; CLK        ; 3.705 ; 3.705 ; Rise       ; CLK             ;
; MRAM_OUTPUT_EN ; CLK        ; 3.437 ; 3.437 ; Rise       ; CLK             ;
; MRAM_UPPER_EN  ; CLK        ; 3.705 ; 3.705 ; Rise       ; CLK             ;
; MRAM_WRITE_EN  ; CLK        ; 3.819 ; 3.819 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 3.463 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 3.547 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 3.788 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 3.900 ;      ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 3.601 ;      ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 3.463 ;      ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 3.580 ;      ; Rise       ; CLK             ;
+-------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+-------------+------------+-------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 3.463 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 3.547 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 3.788 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 3.900 ;      ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 3.601 ;      ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 3.463 ;      ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 3.580 ;      ; Rise       ; CLK             ;
+-------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 3.463     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 3.547     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 3.788     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 3.900     ;           ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 3.601     ;           ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 3.463     ;           ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 3.580     ;           ; Rise       ; CLK             ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 3.463     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 3.547     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 3.788     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 3.900     ;           ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 3.601     ;           ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 3.463     ;           ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 3.580     ;           ; Rise       ; CLK             ;
+-------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 12.341 ; 0.215 ; N/A      ; N/A     ; 8.758               ;
;  CLK             ; 12.341 ; 0.215 ; N/A      ; N/A     ; 8.758               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; 5.326 ; 5.326 ; Rise       ; CLK             ;
;  MRAM_D[0]  ; CLK        ; 4.734 ; 4.734 ; Rise       ; CLK             ;
;  MRAM_D[1]  ; CLK        ; 4.371 ; 4.371 ; Rise       ; CLK             ;
;  MRAM_D[2]  ; CLK        ; 4.690 ; 4.690 ; Rise       ; CLK             ;
;  MRAM_D[3]  ; CLK        ; 4.530 ; 4.530 ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; 4.531 ; 4.531 ; Rise       ; CLK             ;
;  MRAM_D[5]  ; CLK        ; 4.768 ; 4.768 ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; 4.952 ; 4.952 ; Rise       ; CLK             ;
;  MRAM_D[7]  ; CLK        ; 5.254 ; 5.254 ; Rise       ; CLK             ;
;  MRAM_D[8]  ; CLK        ; 5.313 ; 5.313 ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; 5.326 ; 5.326 ; Rise       ; CLK             ;
;  MRAM_D[10] ; CLK        ; 4.828 ; 4.828 ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; 4.790 ; 4.790 ; Rise       ; CLK             ;
;  MRAM_D[12] ; CLK        ; 4.912 ; 4.912 ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; 4.437 ; 4.437 ; Rise       ; CLK             ;
;  MRAM_D[14] ; CLK        ; 4.790 ; 4.790 ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; 4.632 ; 4.632 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; MRAM_D[*]   ; CLK        ; -1.909 ; -1.909 ; Rise       ; CLK             ;
;  MRAM_D[0]  ; CLK        ; -2.034 ; -2.034 ; Rise       ; CLK             ;
;  MRAM_D[1]  ; CLK        ; -1.932 ; -1.932 ; Rise       ; CLK             ;
;  MRAM_D[2]  ; CLK        ; -2.018 ; -2.018 ; Rise       ; CLK             ;
;  MRAM_D[3]  ; CLK        ; -1.925 ; -1.925 ; Rise       ; CLK             ;
;  MRAM_D[4]  ; CLK        ; -1.926 ; -1.926 ; Rise       ; CLK             ;
;  MRAM_D[5]  ; CLK        ; -2.079 ; -2.079 ; Rise       ; CLK             ;
;  MRAM_D[6]  ; CLK        ; -2.072 ; -2.072 ; Rise       ; CLK             ;
;  MRAM_D[7]  ; CLK        ; -2.212 ; -2.212 ; Rise       ; CLK             ;
;  MRAM_D[8]  ; CLK        ; -2.253 ; -2.253 ; Rise       ; CLK             ;
;  MRAM_D[9]  ; CLK        ; -2.263 ; -2.263 ; Rise       ; CLK             ;
;  MRAM_D[10] ; CLK        ; -2.113 ; -2.113 ; Rise       ; CLK             ;
;  MRAM_D[11] ; CLK        ; -2.088 ; -2.088 ; Rise       ; CLK             ;
;  MRAM_D[12] ; CLK        ; -2.158 ; -2.158 ; Rise       ; CLK             ;
;  MRAM_D[13] ; CLK        ; -1.909 ; -1.909 ; Rise       ; CLK             ;
;  MRAM_D[14] ; CLK        ; -2.087 ; -2.087 ; Rise       ; CLK             ;
;  MRAM_D[15] ; CLK        ; -1.989 ; -1.989 ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; MRAM_A[*]      ; CLK        ; 9.451 ; 9.451 ; Rise       ; CLK             ;
;  MRAM_A[0]     ; CLK        ; 8.001 ; 8.001 ; Rise       ; CLK             ;
;  MRAM_A[1]     ; CLK        ; 7.991 ; 7.991 ; Rise       ; CLK             ;
;  MRAM_A[2]     ; CLK        ; 7.678 ; 7.678 ; Rise       ; CLK             ;
;  MRAM_A[3]     ; CLK        ; 7.699 ; 7.699 ; Rise       ; CLK             ;
;  MRAM_A[4]     ; CLK        ; 7.302 ; 7.302 ; Rise       ; CLK             ;
;  MRAM_A[5]     ; CLK        ; 8.746 ; 8.746 ; Rise       ; CLK             ;
;  MRAM_A[6]     ; CLK        ; 8.916 ; 8.916 ; Rise       ; CLK             ;
;  MRAM_A[7]     ; CLK        ; 8.955 ; 8.955 ; Rise       ; CLK             ;
;  MRAM_A[8]     ; CLK        ; 8.876 ; 8.876 ; Rise       ; CLK             ;
;  MRAM_A[9]     ; CLK        ; 8.719 ; 8.719 ; Rise       ; CLK             ;
;  MRAM_A[10]    ; CLK        ; 9.451 ; 9.451 ; Rise       ; CLK             ;
;  MRAM_A[11]    ; CLK        ; 9.338 ; 9.338 ; Rise       ; CLK             ;
;  MRAM_A[12]    ; CLK        ; 8.517 ; 8.517 ; Rise       ; CLK             ;
;  MRAM_A[13]    ; CLK        ; 9.397 ; 9.397 ; Rise       ; CLK             ;
;  MRAM_A[14]    ; CLK        ; 9.402 ; 9.402 ; Rise       ; CLK             ;
;  MRAM_A[15]    ; CLK        ; 8.301 ; 8.301 ; Rise       ; CLK             ;
; MRAM_D[*]      ; CLK        ; 9.282 ; 9.282 ; Rise       ; CLK             ;
;  MRAM_D[0]     ; CLK        ; 7.303 ; 7.303 ; Rise       ; CLK             ;
;  MRAM_D[1]     ; CLK        ; 7.638 ; 7.638 ; Rise       ; CLK             ;
;  MRAM_D[2]     ; CLK        ; 7.296 ; 7.296 ; Rise       ; CLK             ;
;  MRAM_D[3]     ; CLK        ; 7.649 ; 7.649 ; Rise       ; CLK             ;
;  MRAM_D[5]     ; CLK        ; 8.045 ; 8.045 ; Rise       ; CLK             ;
;  MRAM_D[7]     ; CLK        ; 8.419 ; 8.419 ; Rise       ; CLK             ;
;  MRAM_D[8]     ; CLK        ; 9.282 ; 9.282 ; Rise       ; CLK             ;
;  MRAM_D[10]    ; CLK        ; 7.792 ; 7.792 ; Rise       ; CLK             ;
;  MRAM_D[12]    ; CLK        ; 8.243 ; 8.243 ; Rise       ; CLK             ;
;  MRAM_D[14]    ; CLK        ; 8.248 ; 8.248 ; Rise       ; CLK             ;
; MRAM_EN        ; CLK        ; 7.289 ; 7.289 ; Rise       ; CLK             ;
; MRAM_LOWER_EN  ; CLK        ; 8.086 ; 8.086 ; Rise       ; CLK             ;
; MRAM_OUTPUT_EN ; CLK        ; 7.472 ; 7.472 ; Rise       ; CLK             ;
; MRAM_UPPER_EN  ; CLK        ; 8.086 ; 8.086 ; Rise       ; CLK             ;
; MRAM_WRITE_EN  ; CLK        ; 8.406 ; 8.406 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; MRAM_A[*]      ; CLK        ; 3.479 ; 3.479 ; Rise       ; CLK             ;
;  MRAM_A[0]     ; CLK        ; 3.685 ; 3.685 ; Rise       ; CLK             ;
;  MRAM_A[1]     ; CLK        ; 3.681 ; 3.681 ; Rise       ; CLK             ;
;  MRAM_A[2]     ; CLK        ; 3.596 ; 3.596 ; Rise       ; CLK             ;
;  MRAM_A[3]     ; CLK        ; 3.608 ; 3.608 ; Rise       ; CLK             ;
;  MRAM_A[4]     ; CLK        ; 3.479 ; 3.479 ; Rise       ; CLK             ;
;  MRAM_A[5]     ; CLK        ; 3.908 ; 3.908 ; Rise       ; CLK             ;
;  MRAM_A[6]     ; CLK        ; 3.985 ; 3.985 ; Rise       ; CLK             ;
;  MRAM_A[7]     ; CLK        ; 4.003 ; 4.003 ; Rise       ; CLK             ;
;  MRAM_A[8]     ; CLK        ; 3.960 ; 3.960 ; Rise       ; CLK             ;
;  MRAM_A[9]     ; CLK        ; 3.894 ; 3.894 ; Rise       ; CLK             ;
;  MRAM_A[10]    ; CLK        ; 4.065 ; 4.065 ; Rise       ; CLK             ;
;  MRAM_A[11]    ; CLK        ; 4.010 ; 4.010 ; Rise       ; CLK             ;
;  MRAM_A[12]    ; CLK        ; 3.802 ; 3.802 ; Rise       ; CLK             ;
;  MRAM_A[13]    ; CLK        ; 4.059 ; 4.059 ; Rise       ; CLK             ;
;  MRAM_A[14]    ; CLK        ; 4.054 ; 4.054 ; Rise       ; CLK             ;
;  MRAM_A[15]    ; CLK        ; 3.702 ; 3.702 ; Rise       ; CLK             ;
; MRAM_D[*]      ; CLK        ; 3.476 ; 3.476 ; Rise       ; CLK             ;
;  MRAM_D[0]     ; CLK        ; 3.479 ; 3.479 ; Rise       ; CLK             ;
;  MRAM_D[1]     ; CLK        ; 3.574 ; 3.574 ; Rise       ; CLK             ;
;  MRAM_D[2]     ; CLK        ; 3.476 ; 3.476 ; Rise       ; CLK             ;
;  MRAM_D[3]     ; CLK        ; 3.576 ; 3.576 ; Rise       ; CLK             ;
;  MRAM_D[5]     ; CLK        ; 3.703 ; 3.703 ; Rise       ; CLK             ;
;  MRAM_D[7]     ; CLK        ; 3.825 ; 3.825 ; Rise       ; CLK             ;
;  MRAM_D[8]     ; CLK        ; 4.098 ; 4.098 ; Rise       ; CLK             ;
;  MRAM_D[10]    ; CLK        ; 3.596 ; 3.596 ; Rise       ; CLK             ;
;  MRAM_D[12]    ; CLK        ; 3.684 ; 3.684 ; Rise       ; CLK             ;
;  MRAM_D[14]    ; CLK        ; 3.681 ; 3.681 ; Rise       ; CLK             ;
; MRAM_EN        ; CLK        ; 3.468 ; 3.468 ; Rise       ; CLK             ;
; MRAM_LOWER_EN  ; CLK        ; 3.705 ; 3.705 ; Rise       ; CLK             ;
; MRAM_OUTPUT_EN ; CLK        ; 3.437 ; 3.437 ; Rise       ; CLK             ;
; MRAM_UPPER_EN  ; CLK        ; 3.705 ; 3.705 ; Rise       ; CLK             ;
; MRAM_WRITE_EN  ; CLK        ; 3.819 ; 3.819 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3764     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3764     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 37    ; 37   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 20 11:30:19 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Uni_Projektas.sdc'
Warning (332174): Ignored filter at Uni_Projektas.sdc(2): ADC_DCLKA could not be matched with a port
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(2): Argument <targets> is an empty collection
    Info (332050): create_clock -name ADC_DCLKA -period 20.000 [get_ports {ADC_DCLKA}]
Warning (332174): Ignored filter at Uni_Projektas.sdc(3): ADC_CLK could not be matched with a port
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(3): Argument <targets> is an empty collection
    Info (332050): create_clock -name ADC_CLK -period 20.000 [get_ports {ADC_CLK}]
Warning (332174): Ignored filter at Uni_Projektas.sdc(4): UART_Controller_1|uart_clk_divider|clock_out could not be matched with a net
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(4): Argument <targets> is an empty collection
    Info (332050): create_clock -name UART_CLK -period 8680.5 [get_nets {UART_Controller_1|uart_clk_divider|clock_out}]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 12.341
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    12.341         0.000 CLK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.758         0.000 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 17.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.500         0.000 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4538 megabytes
    Info: Processing ended: Thu Apr 20 11:30:20 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


