
MobotExplorer_v2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         0000004a  00800100  00001054  000010e8  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00001054  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          000001ab  0080014a  0080014a  00001132  2**0
                  ALLOC
  3 .debug_aranges 000000c0  00000000  00000000  00001132  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .debug_pubnames 00000a6d  00000000  00000000  000011f2  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00001501  00000000  00000000  00001c5f  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000005ec  00000000  00000000  00003160  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00001009  00000000  00000000  0000374c  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000390  00000000  00000000  00004758  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    000005b7  00000000  00000000  00004ae8  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    000005a5  00000000  00000000  0000509f  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000018  00000000  00000000  00005644  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
       0:	0c 94 46 00 	jmp	0x8c	; 0x8c <__ctors_end>
       4:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
       8:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
       c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      10:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      14:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      18:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      1c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      20:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      24:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      28:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      2c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      30:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      34:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      38:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      3c:	0c 94 8c 05 	jmp	0xb18	; 0xb18 <__vector_15>
      40:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      44:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      48:	0c 94 51 02 	jmp	0x4a2	; 0x4a2 <__vector_18>
      4c:	0c 94 b4 02 	jmp	0x568	; 0x568 <__vector_19>
      50:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      54:	0c 94 67 00 	jmp	0xce	; 0xce <__vector_21>
      58:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      5c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      60:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      64:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      68:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      6c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      70:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      74:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      78:	0c 94 82 02 	jmp	0x504	; 0x504 <__vector_30>
      7c:	0c 94 e1 02 	jmp	0x5c2	; 0x5c2 <__vector_31>
      80:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      84:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
      88:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>

0000008c <__ctors_end>:
      8c:	11 24       	eor	r1, r1
      8e:	1f be       	out	0x3f, r1	; 63
      90:	cf ef       	ldi	r28, 0xFF	; 255
      92:	d0 e1       	ldi	r29, 0x10	; 16
      94:	de bf       	out	0x3e, r29	; 62
      96:	cd bf       	out	0x3d, r28	; 61

00000098 <__do_copy_data>:
      98:	11 e0       	ldi	r17, 0x01	; 1
      9a:	a0 e0       	ldi	r26, 0x00	; 0
      9c:	b1 e0       	ldi	r27, 0x01	; 1
      9e:	e4 e5       	ldi	r30, 0x54	; 84
      a0:	f0 e1       	ldi	r31, 0x10	; 16
      a2:	00 e0       	ldi	r16, 0x00	; 0
      a4:	0b bf       	out	0x3b, r16	; 59
      a6:	02 c0       	rjmp	.+4      	; 0xac <__do_copy_data+0x14>
      a8:	07 90       	elpm	r0, Z+
      aa:	0d 92       	st	X+, r0
      ac:	aa 34       	cpi	r26, 0x4A	; 74
      ae:	b1 07       	cpc	r27, r17
      b0:	d9 f7       	brne	.-10     	; 0xa8 <__do_copy_data+0x10>

000000b2 <__do_clear_bss>:
      b2:	12 e0       	ldi	r17, 0x02	; 2
      b4:	aa e4       	ldi	r26, 0x4A	; 74
      b6:	b1 e0       	ldi	r27, 0x01	; 1
      b8:	01 c0       	rjmp	.+2      	; 0xbc <.do_clear_bss_start>

000000ba <.do_clear_bss_loop>:
      ba:	1d 92       	st	X+, r1

000000bc <.do_clear_bss_start>:
      bc:	a5 3f       	cpi	r26, 0xF5	; 245
      be:	b1 07       	cpc	r27, r17
      c0:	e1 f7       	brne	.-8      	; 0xba <.do_clear_bss_loop>
      c2:	0e 94 9d 01 	call	0x33a	; 0x33a <main>
      c6:	0c 94 28 08 	jmp	0x1050	; 0x1050 <_exit>

000000ca <__bad_interrupt>:
      ca:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000ce <__vector_21>:
z czestotliwoscia ok 122Hz (ok. 8ms)
*******************************************************************************/
#include "main.h"

ISR(ADC_vect) //Przerwanie ADC Conversion Complete
{
      ce:	1f 92       	push	r1
      d0:	0f 92       	push	r0
      d2:	0f b6       	in	r0, 0x3f	; 63
      d4:	0f 92       	push	r0
      d6:	0b b6       	in	r0, 0x3b	; 59
      d8:	0f 92       	push	r0
      da:	11 24       	eor	r1, r1
      dc:	2f 93       	push	r18
      de:	3f 93       	push	r19
      e0:	4f 93       	push	r20
      e2:	5f 93       	push	r21
      e4:	6f 93       	push	r22
      e6:	7f 93       	push	r23
      e8:	8f 93       	push	r24
      ea:	9f 93       	push	r25
      ec:	af 93       	push	r26
      ee:	bf 93       	push	r27
      f0:	ef 93       	push	r30
      f2:	ff 93       	push	r31
	static signed int pomiar=0;
	static unsigned char ADC_channel = POMIAR_M1;
	static unsigned char ile_pomiarow = ADC_ILOSC_POMIAROW;

	switch(ADC_channel)
      f4:	80 91 01 01 	lds	r24, 0x0101
      f8:	82 30       	cpi	r24, 0x02	; 2
      fa:	09 f4       	brne	.+2      	; 0xfe <__vector_21+0x30>
      fc:	43 c0       	rjmp	.+134    	; 0x184 <__vector_21+0xb6>
      fe:	83 30       	cpi	r24, 0x03	; 3
     100:	20 f4       	brcc	.+8      	; 0x10a <__vector_21+0x3c>
     102:	81 30       	cpi	r24, 0x01	; 1
     104:	09 f0       	breq	.+2      	; 0x108 <__vector_21+0x3a>
     106:	e4 c0       	rjmp	.+456    	; 0x2d0 <__vector_21+0x202>
     108:	07 c0       	rjmp	.+14     	; 0x118 <__vector_21+0x4a>
     10a:	83 30       	cpi	r24, 0x03	; 3
     10c:	09 f4       	brne	.+2      	; 0x110 <__vector_21+0x42>
     10e:	70 c0       	rjmp	.+224    	; 0x1f0 <__vector_21+0x122>
     110:	84 30       	cpi	r24, 0x04	; 4
     112:	09 f0       	breq	.+2      	; 0x116 <__vector_21+0x48>
     114:	dd c0       	rjmp	.+442    	; 0x2d0 <__vector_21+0x202>
     116:	a2 c0       	rjmp	.+324    	; 0x25c <__vector_21+0x18e>
	{
		case POMIAR_M1:
		{
			pomiar += ADC;
     118:	24 b1       	in	r18, 0x04	; 4
     11a:	35 b1       	in	r19, 0x05	; 5
     11c:	80 91 4a 01 	lds	r24, 0x014A
     120:	90 91 4b 01 	lds	r25, 0x014B
     124:	28 0f       	add	r18, r24
     126:	39 1f       	adc	r19, r25
     128:	30 93 4b 01 	sts	0x014B, r19
     12c:	20 93 4a 01 	sts	0x014A, r18
			if(--ile_pomiarow == 0)
     130:	80 91 00 01 	lds	r24, 0x0100
     134:	81 50       	subi	r24, 0x01	; 1
     136:	80 93 00 01 	sts	0x0100, r24
     13a:	88 23       	and	r24, r24
     13c:	09 f0       	breq	.+2      	; 0x140 <__vector_21+0x72>
     13e:	c8 c0       	rjmp	.+400    	; 0x2d0 <__vector_21+0x202>
Opis:
	Wylaczenie (calkowite) przetwornika ADC
*******************************************************************************/
inline void ADC_turn_off(void)
{
	ADCSRA &= ~(1<<ADEN);
     140:	37 98       	cbi	0x06, 7	; 6
		{
			pomiar += ADC;
			if(--ile_pomiarow == 0)
			{
				ADC_turn_off(); //ma na celu upewnienie sie ze nastepny wynik konwersji nie bedzie dotyczyl poprzednigo kanalu ADC
				ADC_channel = POMIAR_M2;
     142:	82 e0       	ldi	r24, 0x02	; 2
     144:	80 93 01 01 	sts	0x0101, r24
				ile_pomiarow = ADC_ILOSC_POMIAROW;
     148:	80 e1       	ldi	r24, 0x10	; 16
     14a:	80 93 00 01 	sts	0x0100, r24
				
                //wejscie roznicowe pomiaru pradu M2 (ADC3-ADC2), wzmocnienie 10
				ADMUX = (1<<REFS0)| 0b01101 ;
     14e:	8d e4       	ldi	r24, 0x4D	; 77
     150:	87 b9       	out	0x07, r24	; 7
				
                uint_global_prad_M1 = 3.68*(pomiar >> 4);//wyliczenie sredniej, przesuniecie w prawo o 4 bity jest rownowazne dzieleniu przez 16
     152:	54 e0       	ldi	r21, 0x04	; 4
     154:	35 95       	asr	r19
     156:	27 95       	ror	r18
     158:	5a 95       	dec	r21
     15a:	e1 f7       	brne	.-8      	; 0x154 <__vector_21+0x86>
     15c:	b9 01       	movw	r22, r18
     15e:	88 27       	eor	r24, r24
     160:	77 fd       	sbrc	r23, 7
     162:	80 95       	com	r24
     164:	98 2f       	mov	r25, r24
     166:	0e 94 ce 06 	call	0xd9c	; 0xd9c <__floatsisf>
     16a:	2f e1       	ldi	r18, 0x1F	; 31
     16c:	35 e8       	ldi	r19, 0x85	; 133
     16e:	4b e6       	ldi	r20, 0x6B	; 107
     170:	50 e4       	ldi	r21, 0x40	; 64
     172:	0e 94 5a 07 	call	0xeb4	; 0xeb4 <__mulsf3>
     176:	0e 94 a0 06 	call	0xd40	; 0xd40 <__fixunssfsi>
     17a:	70 93 e6 02 	sts	0x02E6, r23
     17e:	60 93 e5 02 	sts	0x02E5, r22
     182:	a0 c0       	rjmp	.+320    	; 0x2c4 <__vector_21+0x1f6>
			}
			break;
		}
		case POMIAR_M2:
		{
			pomiar += ADC;
     184:	24 b1       	in	r18, 0x04	; 4
     186:	35 b1       	in	r19, 0x05	; 5
     188:	80 91 4a 01 	lds	r24, 0x014A
     18c:	90 91 4b 01 	lds	r25, 0x014B
     190:	28 0f       	add	r18, r24
     192:	39 1f       	adc	r19, r25
     194:	30 93 4b 01 	sts	0x014B, r19
     198:	20 93 4a 01 	sts	0x014A, r18
			if(--ile_pomiarow == 0)
     19c:	80 91 00 01 	lds	r24, 0x0100
     1a0:	81 50       	subi	r24, 0x01	; 1
     1a2:	80 93 00 01 	sts	0x0100, r24
     1a6:	88 23       	and	r24, r24
     1a8:	09 f0       	breq	.+2      	; 0x1ac <__vector_21+0xde>
     1aa:	92 c0       	rjmp	.+292    	; 0x2d0 <__vector_21+0x202>
Opis:
	Wylaczenie (calkowite) przetwornika ADC
*******************************************************************************/
inline void ADC_turn_off(void)
{
	ADCSRA &= ~(1<<ADEN);
     1ac:	37 98       	cbi	0x06, 7	; 6
		{
			pomiar += ADC;
			if(--ile_pomiarow == 0)
			{
				ADC_turn_off(); //ma na celu upewnienie sie zenastepny wynik nie bedzi dotyczyl poprzedniego kanalu ADC
				ADC_channel = POMIAR_M3;
     1ae:	83 e0       	ldi	r24, 0x03	; 3
     1b0:	80 93 01 01 	sts	0x0101, r24
				ile_pomiarow = ADC_ILOSC_POMIAROW;
     1b4:	80 e1       	ldi	r24, 0x10	; 16
     1b6:	80 93 00 01 	sts	0x0100, r24
				
				//wejscie (sdingle ended) pomiaru pradu M3 (ADC4)
                ADMUX = (1<<REFS0) | 0b00100 ;
     1ba:	84 e4       	ldi	r24, 0x44	; 68
     1bc:	87 b9       	out	0x07, r24	; 7
				
                uint_global_prad_M2 = 3.68*(pomiar >> 4);//wyliczenie sredniej, przesuniecie w prawo o 4 bity jest rownowazne dzieleniu przez 16
     1be:	44 e0       	ldi	r20, 0x04	; 4
     1c0:	35 95       	asr	r19
     1c2:	27 95       	ror	r18
     1c4:	4a 95       	dec	r20
     1c6:	e1 f7       	brne	.-8      	; 0x1c0 <__vector_21+0xf2>
     1c8:	b9 01       	movw	r22, r18
     1ca:	88 27       	eor	r24, r24
     1cc:	77 fd       	sbrc	r23, 7
     1ce:	80 95       	com	r24
     1d0:	98 2f       	mov	r25, r24
     1d2:	0e 94 ce 06 	call	0xd9c	; 0xd9c <__floatsisf>
     1d6:	2f e1       	ldi	r18, 0x1F	; 31
     1d8:	35 e8       	ldi	r19, 0x85	; 133
     1da:	4b e6       	ldi	r20, 0x6B	; 107
     1dc:	50 e4       	ldi	r21, 0x40	; 64
     1de:	0e 94 5a 07 	call	0xeb4	; 0xeb4 <__mulsf3>
     1e2:	0e 94 a0 06 	call	0xd40	; 0xd40 <__fixunssfsi>
     1e6:	70 93 e9 02 	sts	0x02E9, r23
     1ea:	60 93 e8 02 	sts	0x02E8, r22
     1ee:	6a c0       	rjmp	.+212    	; 0x2c4 <__vector_21+0x1f6>
			}
			break;
		}
		case POMIAR_M3:
		{
			pomiar += ADC;
     1f0:	24 b1       	in	r18, 0x04	; 4
     1f2:	35 b1       	in	r19, 0x05	; 5
     1f4:	80 91 4a 01 	lds	r24, 0x014A
     1f8:	90 91 4b 01 	lds	r25, 0x014B
     1fc:	28 0f       	add	r18, r24
     1fe:	39 1f       	adc	r19, r25
     200:	30 93 4b 01 	sts	0x014B, r19
     204:	20 93 4a 01 	sts	0x014A, r18
			if(--ile_pomiarow == 0)
     208:	80 91 00 01 	lds	r24, 0x0100
     20c:	81 50       	subi	r24, 0x01	; 1
     20e:	80 93 00 01 	sts	0x0100, r24
     212:	88 23       	and	r24, r24
     214:	09 f0       	breq	.+2      	; 0x218 <__vector_21+0x14a>
     216:	5c c0       	rjmp	.+184    	; 0x2d0 <__vector_21+0x202>
Opis:
	Wylaczenie (calkowite) przetwornika ADC
*******************************************************************************/
inline void ADC_turn_off(void)
{
	ADCSRA &= ~(1<<ADEN);
     218:	37 98       	cbi	0x06, 7	; 6
		{
			pomiar += ADC;
			if(--ile_pomiarow == 0)
			{
				ADC_turn_off(); //ma na celu upewnienie sie zenastepny wynik nie bedzi dotyczyl poprzedniego kanalu ADC
				ADC_channel = POMIAR_M4;
     21a:	84 e0       	ldi	r24, 0x04	; 4
     21c:	80 93 01 01 	sts	0x0101, r24
				ile_pomiarow = ADC_ILOSC_POMIAROW;
     220:	80 e1       	ldi	r24, 0x10	; 16
     222:	80 93 00 01 	sts	0x0100, r24
								
                //wejscie (sdingle ended) pomiaru pradu M4 (ADC5)
                ADMUX = (1<<REFS0) | 0b00101 ;
     226:	85 e4       	ldi	r24, 0x45	; 69
     228:	87 b9       	out	0x07, r24	; 7
                
				uint_global_prad_M3 = 0.6745*(pomiar >> 4);//wyliczenie sredniej, przesuniecie w prawo o 4 bity jest rownowazne dzieleniu przez 16
     22a:	94 e0       	ldi	r25, 0x04	; 4
     22c:	35 95       	asr	r19
     22e:	27 95       	ror	r18
     230:	9a 95       	dec	r25
     232:	e1 f7       	brne	.-8      	; 0x22c <__vector_21+0x15e>
     234:	b9 01       	movw	r22, r18
     236:	88 27       	eor	r24, r24
     238:	77 fd       	sbrc	r23, 7
     23a:	80 95       	com	r24
     23c:	98 2f       	mov	r25, r24
     23e:	0e 94 ce 06 	call	0xd9c	; 0xd9c <__floatsisf>
     242:	28 e0       	ldi	r18, 0x08	; 8
     244:	3c ea       	ldi	r19, 0xAC	; 172
     246:	4c e2       	ldi	r20, 0x2C	; 44
     248:	5f e3       	ldi	r21, 0x3F	; 63
     24a:	0e 94 5a 07 	call	0xeb4	; 0xeb4 <__mulsf3>
     24e:	0e 94 a0 06 	call	0xd40	; 0xd40 <__fixunssfsi>
     252:	70 93 f3 02 	sts	0x02F3, r23
     256:	60 93 f2 02 	sts	0x02F2, r22
     25a:	34 c0       	rjmp	.+104    	; 0x2c4 <__vector_21+0x1f6>
			}
			break;
		}		
		case POMIAR_M4:
		{
			pomiar += ADC;
     25c:	24 b1       	in	r18, 0x04	; 4
     25e:	35 b1       	in	r19, 0x05	; 5
     260:	80 91 4a 01 	lds	r24, 0x014A
     264:	90 91 4b 01 	lds	r25, 0x014B
     268:	28 0f       	add	r18, r24
     26a:	39 1f       	adc	r19, r25
     26c:	30 93 4b 01 	sts	0x014B, r19
     270:	20 93 4a 01 	sts	0x014A, r18
			if(--ile_pomiarow == 0)
     274:	80 91 00 01 	lds	r24, 0x0100
     278:	81 50       	subi	r24, 0x01	; 1
     27a:	80 93 00 01 	sts	0x0100, r24
     27e:	88 23       	and	r24, r24
     280:	39 f5       	brne	.+78     	; 0x2d0 <__vector_21+0x202>
Opis:
	Wylaczenie (calkowite) przetwornika ADC
*******************************************************************************/
inline void ADC_turn_off(void)
{
	ADCSRA &= ~(1<<ADEN);
     282:	37 98       	cbi	0x06, 7	; 6
		{
			pomiar += ADC;
			if(--ile_pomiarow == 0)
			{
				ADC_turn_off(); //ma na celu upewnienie sie zenastepny wynik nie bedzi dotyczyl poprzedniego kanalu ADC
				ADC_channel = POMIAR_M1;
     284:	81 e0       	ldi	r24, 0x01	; 1
     286:	80 93 01 01 	sts	0x0101, r24
				ile_pomiarow = ADC_ILOSC_POMIAROW;
     28a:	80 e1       	ldi	r24, 0x10	; 16
     28c:	80 93 00 01 	sts	0x0100, r24
				
				//wejscie roznicowe pomiaru pradu M1 (ADC1-ADC0), wzmocnienie 10
				ADMUX = (1<<REFS0) | 0b01001 ;				
     290:	89 e4       	ldi	r24, 0x49	; 73
     292:	87 b9       	out	0x07, r24	; 7
				
				uint_global_prad_M4 = 0.6745*(pomiar >> 4);//wyliczenie sredniej, przesuniecie w prawo o 4 bity jest rownowazne dzieleniu przez 16
     294:	84 e0       	ldi	r24, 0x04	; 4
     296:	35 95       	asr	r19
     298:	27 95       	ror	r18
     29a:	8a 95       	dec	r24
     29c:	e1 f7       	brne	.-8      	; 0x296 <__vector_21+0x1c8>
     29e:	b9 01       	movw	r22, r18
     2a0:	88 27       	eor	r24, r24
     2a2:	77 fd       	sbrc	r23, 7
     2a4:	80 95       	com	r24
     2a6:	98 2f       	mov	r25, r24
     2a8:	0e 94 ce 06 	call	0xd9c	; 0xd9c <__floatsisf>
     2ac:	28 e0       	ldi	r18, 0x08	; 8
     2ae:	3c ea       	ldi	r19, 0xAC	; 172
     2b0:	4c e2       	ldi	r20, 0x2C	; 44
     2b2:	5f e3       	ldi	r21, 0x3F	; 63
     2b4:	0e 94 5a 07 	call	0xeb4	; 0xeb4 <__mulsf3>
     2b8:	0e 94 a0 06 	call	0xd40	; 0xd40 <__fixunssfsi>
     2bc:	70 93 ed 02 	sts	0x02ED, r23
     2c0:	60 93 ec 02 	sts	0x02EC, r22
                										//wynik wyskalowany tak zeby byl w mA
				pomiar=0;
     2c4:	10 92 4b 01 	sts	0x014B, r1
     2c8:	10 92 4a 01 	sts	0x014A, r1
Opis:
	Funkcja wlacza przetwornik ADC, nie rozpoczynajac konwersji
*******************************************************************************/
inline void ADC_turn_on(void)
{
	ADCSRA |= (1<<ADEN);
     2cc:	37 9a       	sbi	0x06, 7	; 6
Opis:
	Rozpoczyna pierwsza konwersje, po wlaczeniu przetwornika ADC
*******************************************************************************/
inline void ADC_start_conversion(void)
{
	ADCSRA|=(1<<ADSC);
     2ce:	36 9a       	sbi	0x06, 6	; 6
			}
			break;
		}
		
	}
}// koniec obslugi przerwania ADC Conversion Complete
     2d0:	ff 91       	pop	r31
     2d2:	ef 91       	pop	r30
     2d4:	bf 91       	pop	r27
     2d6:	af 91       	pop	r26
     2d8:	9f 91       	pop	r25
     2da:	8f 91       	pop	r24
     2dc:	7f 91       	pop	r23
     2de:	6f 91       	pop	r22
     2e0:	5f 91       	pop	r21
     2e2:	4f 91       	pop	r20
     2e4:	3f 91       	pop	r19
     2e6:	2f 91       	pop	r18
     2e8:	0f 90       	pop	r0
     2ea:	0b be       	out	0x3b, r0	; 59
     2ec:	0f 90       	pop	r0
     2ee:	0f be       	out	0x3f, r0	; 63
     2f0:	0f 90       	pop	r0
     2f2:	1f 90       	pop	r1
     2f4:	18 95       	reti

000002f6 <ADC_init>:
	Inicjalizacja przetwornika ADC, wybor zrodla odniesienia, wlaczenie przerwan, 
autowyzwalanie i konfiguracja zegara ADC oraz w³¹czenie przetwornika
*******************************************************************************/
void ADC_init(void)
{
	ADMUX|=(1<<REFS0);    //napiecie ref AVCC
     2f6:	3e 9a       	sbi	0x07, 6	; 7
	
    ADCSRA|=(1<<ADEN)|(1<<ADFR)|(1<<ADIE)|(1<<ADPS2)|(1<<ADPS1)|(1<<ADPS0);
     2f8:	86 b1       	in	r24, 0x06	; 6
     2fa:	8f 6a       	ori	r24, 0xAF	; 175
     2fc:	86 b9       	out	0x06, r24	; 6
	//preskaler 128 - 125kHz@16MHz, wlaczone przerwania, konwersja caigla
}
     2fe:	08 95       	ret

00000300 <ADC_start_conversion>:
Opis:
	Rozpoczyna pierwsza konwersje, po wlaczeniu przetwornika ADC
*******************************************************************************/
inline void ADC_start_conversion(void)
{
	ADCSRA|=(1<<ADSC);
     300:	36 9a       	sbi	0x06, 6	; 6
}
     302:	08 95       	ret

00000304 <ADC_turn_off>:
Opis:
	Wylaczenie (calkowite) przetwornika ADC
*******************************************************************************/
inline void ADC_turn_off(void)
{
	ADCSRA &= ~(1<<ADEN);
     304:	37 98       	cbi	0x06, 7	; 6
}
     306:	08 95       	ret

00000308 <ADC_turn_on>:
Opis:
	Funkcja wlacza przetwornik ADC, nie rozpoczynajac konwersji
*******************************************************************************/
inline void ADC_turn_on(void)
{
	ADCSRA |= (1<<ADEN);
     308:	37 9a       	sbi	0x06, 7	; 6
}
     30a:	08 95       	ret

0000030c <ioinit>:
Opis:
	Wstepna Inicjalizacja wejsc/wyjsc
*******************************************************************************/
void ioinit(void)
{
	M1_DDR |= (1<<M1_IN1)|(1<<M1_IN2)|(1<<M2_IN1)|(1<<M2_IN2); //jako wyjscia
     30c:	8a b3       	in	r24, 0x1a	; 26
     30e:	88 67       	ori	r24, 0x78	; 120
     310:	8a bb       	out	0x1a, r24	; 26
	M1_P_DDR |= (1<<M1_P)|(1<<M2_P); //piny od PWMa jako wyjscia
     312:	82 b1       	in	r24, 0x02	; 2
     314:	88 61       	ori	r24, 0x18	; 24
     316:	82 b9       	out	0x02, r24	; 2

	PG3_SLEEP_DDR |= (1<<PG3_SLEEP); //jako wyjscie
     318:	e4 e6       	ldi	r30, 0x64	; 100
     31a:	f0 e0       	ldi	r31, 0x00	; 0
     31c:	80 81       	ld	r24, Z
     31e:	88 60       	ori	r24, 0x08	; 8
     320:	80 83       	st	Z, r24
	PG3_SLEEP_PORT &= ~(1<<PG3_SLEEP); //uspienie silnikow	
     322:	e5 e6       	ldi	r30, 0x65	; 101
     324:	f0 e0       	ldi	r31, 0x00	; 0
     326:	80 81       	ld	r24, Z
     328:	87 7f       	andi	r24, 0xF7	; 247
     32a:	80 83       	st	Z, r24
	FS_AB_DDR &= ~(1<<FS_AB);  //pinod FS jako wejscie	
     32c:	a2 98       	cbi	0x14, 2	; 20
	
	LED1_DDR |= (1<<LED1)|(1<<LED2); //jako wyjscia
     32e:	81 b3       	in	r24, 0x11	; 17
     330:	80 6c       	ori	r24, 0xC0	; 192
     332:	81 bb       	out	0x11, r24	; 17
	
	DDRF = 0x00; //caly port jako wejscie (konieczne gdy uzywamy ADC)
     334:	10 92 61 00 	sts	0x0061, r1
}
     338:	08 95       	ret

0000033a <main>:
	- brak
Opis:
	Glowna funkcja programu
*******************************************************************************/
int main(void)
{
     33a:	cf 92       	push	r12
     33c:	df 92       	push	r13
     33e:	ef 92       	push	r14
     340:	ff 92       	push	r15
     342:	0f 93       	push	r16
     344:	1f 93       	push	r17
     346:	df 93       	push	r29
     348:	cf 93       	push	r28
     34a:	cd b7       	in	r28, 0x3d	; 61
     34c:	de b7       	in	r29, 0x3e	; 62
     34e:	68 97       	sbiw	r28, 0x18	; 24
     350:	0f b6       	in	r0, 0x3f	; 63
     352:	f8 94       	cli
     354:	de bf       	out	0x3e, r29	; 62
     356:	0f be       	out	0x3f, r0	; 63
     358:	cd bf       	out	0x3d, r28	; 61
    unsigned char rcv;
    char tmp[8];
    int itmp;
	    
    ioinit();	
     35a:	0e 94 86 01 	call	0x30c	; 0x30c <ioinit>
	UART0_init();					  
     35e:	0e 94 21 02 	call	0x442	; 0x442 <UART0_init>
    TIMER_init();
     362:	0e 94 bf 05 	call	0xb7e	; 0xb7e <TIMER_init>
    MOTOR_init();
     366:	0e 94 27 05 	call	0xa4e	; 0xa4e <MOTOR_init>
    ADC_init();
     36a:	0e 94 7b 01 	call	0x2f6	; 0x2f6 <ADC_init>
	init_sonar();
     36e:	0e 94 d2 05 	call	0xba4	; 0xba4 <init_sonar>
    
    sei();	//globalne wlaczenie przerwan
     372:	78 94       	sei
    
	ADC_start_conversion();
     374:	0e 94 80 01 	call	0x300	; 0x300 <ADC_start_conversion>
	
	uint32_t distance=0;
	
	UART0_print("UART0 test\r\n");
     378:	82 e0       	ldi	r24, 0x02	; 2
     37a:	91 e0       	ldi	r25, 0x01	; 1
     37c:	0e 94 0d 04 	call	0x81a	; 0x81a <UART0_print>
	LED2_OFF;
     380:	96 9a       	sbi	0x12, 6	; 18
						break;
					case 'u':
						UART0_print("Ultrasonic: ");
						distance = read_sonar();
						char str[16];
						itoa (distance,str,10);
     382:	89 e0       	ldi	r24, 0x09	; 9
     384:	c8 2e       	mov	r12, r24
     386:	d1 2c       	mov	r13, r1
     388:	cc 0e       	add	r12, r28
     38a:	dd 1e       	adc	r13, r29
		if(UART0_data_in_rx_buffer())
		{
			switch(rcv = UART0_receive_byte()){
				case 'v':
						UART0_print("Podaj nowa predkosc (-255 - 255): ");
						UART0_gets(tmp,8);
     38c:	7e 01       	movw	r14, r28
     38e:	08 94       	sec
     390:	e1 1c       	adc	r14, r1
     392:	f1 1c       	adc	r15, r1
	UART0_print("UART0 test\r\n");
	LED2_OFF;
	
	for(;;) //glowna petla programu
	{
		if(UART0_data_in_rx_buffer())
     394:	0e 94 5d 03 	call	0x6ba	; 0x6ba <UART0_data_in_rx_buffer>
     398:	88 23       	and	r24, r24
     39a:	e1 f3       	breq	.-8      	; 0x394 <main+0x5a>
		{
			switch(rcv = UART0_receive_byte()){
     39c:	0e 94 13 03 	call	0x626	; 0x626 <UART0_receive_byte>
     3a0:	82 37       	cpi	r24, 0x72	; 114
     3a2:	49 f1       	breq	.+82     	; 0x3f6 <main+0xbc>
     3a4:	83 37       	cpi	r24, 0x73	; 115
     3a6:	38 f4       	brcc	.+14     	; 0x3b6 <main+0x7c>
     3a8:	8c 36       	cpi	r24, 0x6C	; 108
     3aa:	51 f1       	breq	.+84     	; 0x400 <main+0xc6>
     3ac:	8d 36       	cpi	r24, 0x6D	; 109
     3ae:	79 f1       	breq	.+94     	; 0x40e <main+0xd4>
     3b0:	82 36       	cpi	r24, 0x62	; 98
     3b2:	81 f7       	brne	.-32     	; 0x394 <main+0x5a>
     3b4:	1a c0       	rjmp	.+52     	; 0x3ea <main+0xb0>
     3b6:	85 37       	cpi	r24, 0x75	; 117
     3b8:	79 f1       	breq	.+94     	; 0x418 <main+0xde>
     3ba:	86 37       	cpi	r24, 0x76	; 118
     3bc:	19 f0       	breq	.+6      	; 0x3c4 <main+0x8a>
     3be:	83 37       	cpi	r24, 0x73	; 115
     3c0:	49 f7       	brne	.-46     	; 0x394 <main+0x5a>
     3c2:	16 c0       	rjmp	.+44     	; 0x3f0 <main+0xb6>
				case 'v':
						UART0_print("Podaj nowa predkosc (-255 - 255): ");
     3c4:	8f e0       	ldi	r24, 0x0F	; 15
     3c6:	91 e0       	ldi	r25, 0x01	; 1
     3c8:	0e 94 0d 04 	call	0x81a	; 0x81a <UART0_print>
						UART0_gets(tmp,8);
     3cc:	c7 01       	movw	r24, r14
     3ce:	68 e0       	ldi	r22, 0x08	; 8
     3d0:	0e 94 53 04 	call	0x8a6	; 0x8a6 <UART0_gets>
						itmp = atoi(tmp);
     3d4:	c7 01       	movw	r24, r14
     3d6:	0e 94 bd 07 	call	0xf7a	; 0xf7a <atoi>
     3da:	8c 01       	movw	r16, r24
						UART0_print("\r\n");
     3dc:	82 e3       	ldi	r24, 0x32	; 50
     3de:	91 e0       	ldi	r25, 0x01	; 1
     3e0:	0e 94 0d 04 	call	0x81a	; 0x81a <UART0_print>
						MOTOR_drive(itmp,itmp);
     3e4:	c8 01       	movw	r24, r16
     3e6:	b8 01       	movw	r22, r16
     3e8:	0f c0       	rjmp	.+30     	; 0x408 <main+0xce>
						break;		
					case 'b':
						MOTOR_break();						
     3ea:	0e 94 7b 05 	call	0xaf6	; 0xaf6 <MOTOR_break>
     3ee:	d2 cf       	rjmp	.-92     	; 0x394 <main+0x5a>
						break;
					case 's':
						MOTOR_sleep();
     3f0:	0e 94 86 05 	call	0xb0c	; 0xb0c <MOTOR_sleep>
     3f4:	cf cf       	rjmp	.-98     	; 0x394 <main+0x5a>
						break;
					case 'r':
						MOTOR_drive(255,0);
     3f6:	8f ef       	ldi	r24, 0xFF	; 255
     3f8:	90 e0       	ldi	r25, 0x00	; 0
     3fa:	60 e0       	ldi	r22, 0x00	; 0
     3fc:	70 e0       	ldi	r23, 0x00	; 0
     3fe:	04 c0       	rjmp	.+8      	; 0x408 <main+0xce>
						break;				
					case 'l':
						MOTOR_drive(0,255);
     400:	80 e0       	ldi	r24, 0x00	; 0
     402:	90 e0       	ldi	r25, 0x00	; 0
     404:	6f ef       	ldi	r22, 0xFF	; 255
     406:	70 e0       	ldi	r23, 0x00	; 0
     408:	0e 94 37 05 	call	0xa6e	; 0xa6e <MOTOR_drive>
     40c:	c3 cf       	rjmp	.-122    	; 0x394 <main+0x5a>
						break;
					case 'm':
						if((PINB & (1<<PIR2)))            // check for sensor pin PC.0 using bit
     40e:	b1 9b       	sbis	0x16, 1	; 22
     410:	c1 cf       	rjmp	.-126    	; 0x394 <main+0x5a>
							{
								UART0_print("Janusz2");
     412:	85 e3       	ldi	r24, 0x35	; 53
     414:	91 e0       	ldi	r25, 0x01	; 1
     416:	12 c0       	rjmp	.+36     	; 0x43c <main+0x102>
							}
						break;
					case 'u':
						UART0_print("Ultrasonic: ");
     418:	8d e3       	ldi	r24, 0x3D	; 61
     41a:	91 e0       	ldi	r25, 0x01	; 1
     41c:	0e 94 0d 04 	call	0x81a	; 0x81a <UART0_print>
						distance = read_sonar();
     420:	0e 94 e2 05 	call	0xbc4	; 0xbc4 <read_sonar>
     424:	dc 01       	movw	r26, r24
     426:	cb 01       	movw	r24, r22
						char str[16];
						itoa (distance,str,10);
     428:	b6 01       	movw	r22, r12
     42a:	4a e0       	ldi	r20, 0x0A	; 10
     42c:	50 e0       	ldi	r21, 0x00	; 0
     42e:	0e 94 db 07 	call	0xfb6	; 0xfb6 <itoa>
						UART0_print(str);
     432:	c6 01       	movw	r24, r12
     434:	0e 94 0d 04 	call	0x81a	; 0x81a <UART0_print>
						UART0_print("\r\n");
     438:	82 e3       	ldi	r24, 0x32	; 50
     43a:	91 e0       	ldi	r25, 0x01	; 1
     43c:	0e 94 0d 04 	call	0x81a	; 0x81a <UART0_print>
     440:	a9 cf       	rjmp	.-174    	; 0x394 <main+0x5a>

00000442 <UART0_init>:
	//UBRRH=0x01;
	//UBRRL=0xA0;		//dla 2400@16MHz
	//UBRRL=207;		//dla 4800@16MHz
	//UBRRL=103;		//dla 9600@16MHz
	//UBRRL=51;			//dla 19200@16MHz
	UBRR0L=16;			//dla 57600@16MHz
     442:	80 e1       	ldi	r24, 0x10	; 16
     444:	89 b9       	out	0x09, r24	; 9
	//UBRRL=8;			//dla 57600@8MHz
	//UBRRL=8;			//dla 115200@16MHz
   
   UCSR0B=0x98;//10011000
     446:	88 e9       	ldi	r24, 0x98	; 152
     448:	8a b9       	out	0x0a, r24	; 10
   UCSR0C=0x86;
     44a:	86 e8       	ldi	r24, 0x86	; 134
     44c:	80 93 95 00 	sts	0x0095, r24
   
   x = 0;			   /* Flush receive buffer */
   UART0_RxTail = x;
     450:	10 92 ee 02 	sts	0x02EE, r1
   UART0_RxHead = x;
     454:	10 92 e4 02 	sts	0x02E4, r1
   UART0_TxTail = x;
     458:	10 92 ef 02 	sts	0x02EF, r1
   UART0_TxHead = x;
     45c:	10 92 f1 02 	sts	0x02F1, r1
   
   uart_echo=0;
     460:	10 92 f0 02 	sts	0x02F0, r1
   
}
     464:	08 95       	ret

00000466 <UART1_init>:
	//UBRRH=0x01;
	//UBRRL=0xA0;		//dla 2400@16MHz
	//UBRRL=207;		//dla 4800@16MHz
	//UBRRL=103;		//dla 9600@16MHz
	//UBRRL=51;			//dla 19200@16MHz
	UBRR1L=16;			//dla 57600@16MHz
     466:	80 e1       	ldi	r24, 0x10	; 16
     468:	80 93 99 00 	sts	0x0099, r24
	//UBRRL=8;			//dla 57600@8MHz
	//UBRRL=8;			//dla 115200@16MHz
   
   UCSR1B=0x98;//10011000
     46c:	88 e9       	ldi	r24, 0x98	; 152
     46e:	80 93 9a 00 	sts	0x009A, r24
   UCSR1C=0x86;
     472:	86 e8       	ldi	r24, 0x86	; 134
     474:	80 93 9d 00 	sts	0x009D, r24
   
   x = 0;			   /* Flush receive buffer */
   UART1_RxTail = x;
     478:	10 92 f4 02 	sts	0x02F4, r1
   UART1_RxHead = x;
     47c:	10 92 ea 02 	sts	0x02EA, r1
   UART1_TxTail = x;
     480:	10 92 e7 02 	sts	0x02E7, r1
   UART1_TxHead = x;
     484:	10 92 eb 02 	sts	0x02EB, r1
   
   uart_echo=0;
     488:	10 92 f0 02 	sts	0x02F0, r1
   
}
     48c:	08 95       	ret

0000048e <UART0_disable>:
////////////////////////////////////////////////////////////////////////////////
//Wylaczanie RS
////////////////////////////////////////////////////////////////////////////////
extern void UART0_disable(void)
{
	UCSR0B &= ~((1<<RXCIE)|(1<<TXCIE)|(1<<UDRIE)|(1<<RXEN)|(1<<TXEN));	
     48e:	8a b1       	in	r24, 0x0a	; 10
     490:	87 70       	andi	r24, 0x07	; 7
     492:	8a b9       	out	0x0a, r24	; 10
}
     494:	08 95       	ret

00000496 <UART1_disable>:
extern void UART1_disable(void)
{
	UCSR1B &= ~((1<<RXCIE)|(1<<TXCIE)|(1<<UDRIE)|(1<<RXEN)|(1<<TXEN));	
     496:	ea e9       	ldi	r30, 0x9A	; 154
     498:	f0 e0       	ldi	r31, 0x00	; 0
     49a:	80 81       	ld	r24, Z
     49c:	87 70       	andi	r24, 0x07	; 7
     49e:	80 83       	st	Z, r24
}
     4a0:	08 95       	ret

000004a2 <__vector_18>:
////////////////////////////////////////////////////////////////////////////////
//Przerwanie od odebranego znaku
////////////////////////////////////////////////////////////////////////////////
SIGNAL(SIG_UART0_RECV)
{
     4a2:	1f 92       	push	r1
     4a4:	0f 92       	push	r0
     4a6:	0f b6       	in	r0, 0x3f	; 63
     4a8:	0f 92       	push	r0
     4aa:	0b b6       	in	r0, 0x3b	; 59
     4ac:	0f 92       	push	r0
     4ae:	11 24       	eor	r1, r1
     4b0:	8f 93       	push	r24
     4b2:	9f 93       	push	r25
     4b4:	ef 93       	push	r30
     4b6:	ff 93       	push	r31
   
	static unsigned char data;
	static unsigned char tmphead;

	data = UDR0; 						//przepisz rejestr do data
     4b8:	9c b1       	in	r25, 0x0c	; 12
     4ba:	90 93 53 01 	sts	0x0153, r25

   	
	tmphead = ( UART0_RxHead + 1 ) & UART0_RX_BUFFER_MASK;
     4be:	e0 91 e4 02 	lds	r30, 0x02E4
     4c2:	ef 5f       	subi	r30, 0xFF	; 255
     4c4:	ef 77       	andi	r30, 0x7F	; 127
     4c6:	e0 93 52 01 	sts	0x0152, r30
									//oblicz wskasnik bufora
	UART0_RxHead = tmphead;		
     4ca:	e0 93 e4 02 	sts	0x02E4, r30

	if ( tmphead == UART0_RxTail )	//obsluga bledu przepelnienia bufora
     4ce:	80 91 ee 02 	lds	r24, 0x02EE
     4d2:	e8 17       	cp	r30, r24
     4d4:	41 f4       	brne	.+16     	; 0x4e6 <__vector_18+0x44>
	SREG=sreg;
}
extern void UART0_flush_rx_buffer(void)
{
	unsigned char sreg;
	sreg=SREG;
     4d6:	8f b7       	in	r24, 0x3f	; 63
	cli();
     4d8:	f8 94       	cli
		UART0_RxHead=0;
     4da:	10 92 e4 02 	sts	0x02E4, r1
		UART0_RxTail=0;
     4de:	10 92 ee 02 	sts	0x02EE, r1
	SREG=sreg;
     4e2:	8f bf       	out	0x3f, r24	; 63
     4e4:	04 c0       	rjmp	.+8      	; 0x4ee <__vector_18+0x4c>

	}

	else
	{
	UART0_RxBuf[tmphead] = data; 	//zapisz dane w buforze odbiorczym
     4e6:	f0 e0       	ldi	r31, 0x00	; 0
     4e8:	ec 5a       	subi	r30, 0xAC	; 172
     4ea:	fe 4f       	sbci	r31, 0xFE	; 254
     4ec:	90 83       	st	Z, r25
	}

}
     4ee:	ff 91       	pop	r31
     4f0:	ef 91       	pop	r30
     4f2:	9f 91       	pop	r25
     4f4:	8f 91       	pop	r24
     4f6:	0f 90       	pop	r0
     4f8:	0b be       	out	0x3b, r0	; 59
     4fa:	0f 90       	pop	r0
     4fc:	0f be       	out	0x3f, r0	; 63
     4fe:	0f 90       	pop	r0
     500:	1f 90       	pop	r1
     502:	18 95       	reti

00000504 <__vector_30>:
SIGNAL(SIG_UART1_RECV)
{
     504:	1f 92       	push	r1
     506:	0f 92       	push	r0
     508:	0f b6       	in	r0, 0x3f	; 63
     50a:	0f 92       	push	r0
     50c:	0b b6       	in	r0, 0x3b	; 59
     50e:	0f 92       	push	r0
     510:	11 24       	eor	r1, r1
     512:	8f 93       	push	r24
     514:	9f 93       	push	r25
     516:	ef 93       	push	r30
     518:	ff 93       	push	r31
   
	static unsigned char data;
	static unsigned char tmphead;

	data = UDR1; 						//przepisz rejestr do data
     51a:	90 91 9c 00 	lds	r25, 0x009C
     51e:	90 93 51 01 	sts	0x0151, r25

   	
	tmphead = ( UART1_RxHead + 1 ) & UART1_RX_BUFFER_MASK;
     522:	e0 91 ea 02 	lds	r30, 0x02EA
     526:	ef 5f       	subi	r30, 0xFF	; 255
     528:	ef 77       	andi	r30, 0x7F	; 127
     52a:	e0 93 50 01 	sts	0x0150, r30
									//oblicz wskasnik bufora
	UART1_RxHead = tmphead;		
     52e:	e0 93 ea 02 	sts	0x02EA, r30

	if ( tmphead == UART1_RxTail )	//obsluga bledu przepelnienia bufora
     532:	80 91 f4 02 	lds	r24, 0x02F4
     536:	e8 17       	cp	r30, r24
     538:	41 f4       	brne	.+16     	; 0x54a <__vector_30+0x46>
	SREG=sreg;
}
extern void UART1_flush_rx_buffer(void)
{
	unsigned char sreg;
	sreg=SREG;
     53a:	8f b7       	in	r24, 0x3f	; 63
	cli();
     53c:	f8 94       	cli
		UART1_RxHead=0;
     53e:	10 92 ea 02 	sts	0x02EA, r1
		UART1_RxTail=0;
     542:	10 92 f4 02 	sts	0x02F4, r1
	SREG=sreg;
     546:	8f bf       	out	0x3f, r24	; 63
     548:	04 c0       	rjmp	.+8      	; 0x552 <__vector_30+0x4e>

	}

	else
	{
	UART1_RxBuf[tmphead] = data; 	//zapisz dane w buforze odbiorczym
     54a:	f0 e0       	ldi	r31, 0x00	; 0
     54c:	ec 5e       	subi	r30, 0xEC	; 236
     54e:	fd 4f       	sbci	r31, 0xFD	; 253
     550:	90 83       	st	Z, r25
	}

}
     552:	ff 91       	pop	r31
     554:	ef 91       	pop	r30
     556:	9f 91       	pop	r25
     558:	8f 91       	pop	r24
     55a:	0f 90       	pop	r0
     55c:	0b be       	out	0x3b, r0	; 59
     55e:	0f 90       	pop	r0
     560:	0f be       	out	0x3f, r0	; 63
     562:	0f 90       	pop	r0
     564:	1f 90       	pop	r1
     566:	18 95       	reti

00000568 <__vector_19>:
////////////////////////////////////////////////////////////////////////////////
//Przerwanie od pustego rejestru nadawczego (wywolywane jest cyklicznie
//jesli dane zostaly wyslane, dlatego jest niezbedne jego wlaczanie/wylaczanie)
////////////////////////////////////////////////////////////////////////////////
SIGNAL(SIG_UART0_DATA)
{
     568:	1f 92       	push	r1
     56a:	0f 92       	push	r0
     56c:	0f b6       	in	r0, 0x3f	; 63
     56e:	0f 92       	push	r0
     570:	0b b6       	in	r0, 0x3b	; 59
     572:	0f 92       	push	r0
     574:	11 24       	eor	r1, r1
     576:	8f 93       	push	r24
     578:	9f 93       	push	r25
     57a:	ef 93       	push	r30
     57c:	ff 93       	push	r31
	
	static unsigned char tmptail;
	static unsigned char temp;
	
	if ( UART0_TxHead != UART0_TxTail )//sprawdz czy wyslano juz wszystkie dane
     57e:	90 91 f1 02 	lds	r25, 0x02F1
     582:	80 91 ef 02 	lds	r24, 0x02EF
     586:	98 17       	cp	r25, r24
     588:	81 f0       	breq	.+32     	; 0x5aa <__vector_19+0x42>
	{
		tmptail = ( UART0_TxTail + 1 ) & UART0_TX_BUFFER_MASK;
     58a:	e0 91 ef 02 	lds	r30, 0x02EF
     58e:	ef 5f       	subi	r30, 0xFF	; 255
     590:	ef 73       	andi	r30, 0x3F	; 63
     592:	e0 93 4f 01 	sts	0x014F, r30
		UART0_TxTail = tmptail;	  
     596:	e0 93 ef 02 	sts	0x02EF, r30
		temp = UART0_TxBuf[tmptail];	//rozpocznij transmisje
     59a:	f0 e0       	ldi	r31, 0x00	; 0
     59c:	ec 52       	subi	r30, 0x2C	; 44
     59e:	fe 4f       	sbci	r31, 0xFE	; 254
     5a0:	80 81       	ld	r24, Z
     5a2:	80 93 4e 01 	sts	0x014E, r24
		UDR0 = temp;
     5a6:	8c b9       	out	0x0c, r24	; 12
     5a8:	01 c0       	rjmp	.+2      	; 0x5ac <__vector_19+0x44>

	}
	else
	{
	  	UCSR0B &= ~(1<<UDRIE);			//wylacz przerwania UDRE
     5aa:	55 98       	cbi	0x0a, 5	; 10
	}
}
     5ac:	ff 91       	pop	r31
     5ae:	ef 91       	pop	r30
     5b0:	9f 91       	pop	r25
     5b2:	8f 91       	pop	r24
     5b4:	0f 90       	pop	r0
     5b6:	0b be       	out	0x3b, r0	; 59
     5b8:	0f 90       	pop	r0
     5ba:	0f be       	out	0x3f, r0	; 63
     5bc:	0f 90       	pop	r0
     5be:	1f 90       	pop	r1
     5c0:	18 95       	reti

000005c2 <__vector_31>:
SIGNAL(SIG_UART1_DATA)
{
     5c2:	1f 92       	push	r1
     5c4:	0f 92       	push	r0
     5c6:	0f b6       	in	r0, 0x3f	; 63
     5c8:	0f 92       	push	r0
     5ca:	0b b6       	in	r0, 0x3b	; 59
     5cc:	0f 92       	push	r0
     5ce:	11 24       	eor	r1, r1
     5d0:	8f 93       	push	r24
     5d2:	9f 93       	push	r25
     5d4:	ef 93       	push	r30
     5d6:	ff 93       	push	r31
	
	static unsigned char tmptail;
	static unsigned char temp;
	
	if ( UART1_TxHead != UART1_TxTail )//sprawdz czy wyslano juz wszystkie dane
     5d8:	90 91 eb 02 	lds	r25, 0x02EB
     5dc:	80 91 e7 02 	lds	r24, 0x02E7
     5e0:	98 17       	cp	r25, r24
     5e2:	89 f0       	breq	.+34     	; 0x606 <__vector_31+0x44>
	{
		tmptail = ( UART1_TxTail + 1 ) & UART1_TX_BUFFER_MASK;
     5e4:	e0 91 e7 02 	lds	r30, 0x02E7
     5e8:	ef 5f       	subi	r30, 0xFF	; 255
     5ea:	ef 73       	andi	r30, 0x3F	; 63
     5ec:	e0 93 4d 01 	sts	0x014D, r30
		UART1_TxTail = tmptail;	  
     5f0:	e0 93 e7 02 	sts	0x02E7, r30
		temp = UART1_TxBuf[tmptail];	//rozpocznij transmisje
     5f4:	f0 e0       	ldi	r31, 0x00	; 0
     5f6:	ec 56       	subi	r30, 0x6C	; 108
     5f8:	fd 4f       	sbci	r31, 0xFD	; 253
     5fa:	80 81       	ld	r24, Z
     5fc:	80 93 4c 01 	sts	0x014C, r24
		UDR1 = temp;
     600:	80 93 9c 00 	sts	0x009C, r24
     604:	05 c0       	rjmp	.+10     	; 0x610 <__vector_31+0x4e>

	}
	else
	{
	  	UCSR1B &= ~(1<<UDRIE);			//wylacz przerwania UDRE
     606:	80 91 9a 00 	lds	r24, 0x009A
     60a:	8f 7d       	andi	r24, 0xDF	; 223
     60c:	80 93 9a 00 	sts	0x009A, r24
	}
}
     610:	ff 91       	pop	r31
     612:	ef 91       	pop	r30
     614:	9f 91       	pop	r25
     616:	8f 91       	pop	r24
     618:	0f 90       	pop	r0
     61a:	0b be       	out	0x3b, r0	; 59
     61c:	0f 90       	pop	r0
     61e:	0f be       	out	0x3f, r0	; 63
     620:	0f 90       	pop	r0
     622:	1f 90       	pop	r1
     624:	18 95       	reti

00000626 <UART0_receive_byte>:
extern unsigned char UART0_receive_byte( void )
{
	unsigned char tmptail;
	
	
	while(UART0_RxHead == UART0_RxTail);
     626:	90 91 e4 02 	lds	r25, 0x02E4
     62a:	80 91 ee 02 	lds	r24, 0x02EE
     62e:	98 17       	cp	r25, r24
     630:	d1 f3       	breq	.-12     	; 0x626 <UART0_receive_byte>
	
   	tmptail = ( UART0_RxTail + 1 ) & UART0_RX_BUFFER_MASK;
     632:	e0 91 ee 02 	lds	r30, 0x02EE
     636:	ef 5f       	subi	r30, 0xFF	; 255
     638:	ef 77       	andi	r30, 0x7F	; 127
   									//pobierz dane z bufora
   	UART0_RxTail = tmptail;	
     63a:	e0 93 ee 02 	sts	0x02EE, r30
     63e:	f0 e0       	ldi	r31, 0x00	; 0
     640:	ec 5a       	subi	r30, 0xAC	; 172
     642:	fe 4f       	sbci	r31, 0xFE	; 254
   	

   
	return UART0_RxBuf[tmptail]; 
}
     644:	80 81       	ld	r24, Z
     646:	08 95       	ret

00000648 <UART1_receive_byte>:
extern unsigned char UART1_receive_byte( void )
{
	unsigned char tmptail;
	
	
	while(UART1_RxHead == UART1_RxTail);
     648:	90 91 ea 02 	lds	r25, 0x02EA
     64c:	80 91 f4 02 	lds	r24, 0x02F4
     650:	98 17       	cp	r25, r24
     652:	d1 f3       	breq	.-12     	; 0x648 <UART1_receive_byte>
	
   	tmptail = ( UART1_RxTail + 1 ) & UART1_RX_BUFFER_MASK;
     654:	e0 91 f4 02 	lds	r30, 0x02F4
     658:	ef 5f       	subi	r30, 0xFF	; 255
     65a:	ef 77       	andi	r30, 0x7F	; 127
   									//pobierz dane z bufora
   	UART1_RxTail = tmptail;	
     65c:	e0 93 f4 02 	sts	0x02F4, r30
     660:	f0 e0       	ldi	r31, 0x00	; 0
     662:	ec 5e       	subi	r30, 0xEC	; 236
     664:	fd 4f       	sbci	r31, 0xFD	; 253
   	

   
	return UART1_RxBuf[tmptail]; 
}
     666:	80 81       	ld	r24, Z
     668:	08 95       	ret

0000066a <UART0_transmit_byte>:
////////////////////////////////////////////////////////////////////////////////
//Wysylanie bajtu poprzez wpisanie do bufora nadawczeo i uruchomienie przerwania
//od pustego rejestru danej do wyslania
////////////////////////////////////////////////////////////////////////////////
extern void UART0_transmit_byte( unsigned char data )
{
     66a:	28 2f       	mov	r18, r24
	unsigned char tmphead;
	

	
   	tmphead = ( UART0_TxHead + 1 ) & UART0_TX_BUFFER_MASK; 
     66c:	90 91 f1 02 	lds	r25, 0x02F1
     670:	9f 5f       	subi	r25, 0xFF	; 255
     672:	9f 73       	andi	r25, 0x3F	; 63
   									
   	while ( tmphead == UART0_TxTail );
     674:	80 91 ef 02 	lds	r24, 0x02EF
     678:	98 17       	cp	r25, r24
     67a:	e1 f3       	breq	.-8      	; 0x674 <UART0_transmit_byte+0xa>
   									//czekaj na wolne miejsce w buforze
   	
   	UART0_TxBuf[tmphead] = data;		//zapisz dane w buforze
     67c:	e9 2f       	mov	r30, r25
     67e:	f0 e0       	ldi	r31, 0x00	; 0
     680:	ec 52       	subi	r30, 0x2C	; 44
     682:	fe 4f       	sbci	r31, 0xFE	; 254
     684:	20 83       	st	Z, r18
   	UART0_TxHead = tmphead;			
     686:	90 93 f1 02 	sts	0x02F1, r25

   	UCSR0B |= (1<<UDRIE);				//uruchom przerwania
     68a:	55 9a       	sbi	0x0a, 5	; 10
   	
}
     68c:	08 95       	ret

0000068e <UART1_transmit_byte>:
extern void UART1_transmit_byte( unsigned char data )
{
     68e:	28 2f       	mov	r18, r24
	unsigned char tmphead;
	

	
   	tmphead = ( UART1_TxHead + 1 ) & UART1_TX_BUFFER_MASK; 
     690:	90 91 eb 02 	lds	r25, 0x02EB
     694:	9f 5f       	subi	r25, 0xFF	; 255
     696:	9f 73       	andi	r25, 0x3F	; 63
   									
   	while ( tmphead == UART1_TxTail );
     698:	80 91 e7 02 	lds	r24, 0x02E7
     69c:	98 17       	cp	r25, r24
     69e:	e1 f3       	breq	.-8      	; 0x698 <UART1_transmit_byte+0xa>
   									//czekaj na wolne miejsce w buforze
   	
   	UART1_TxBuf[tmphead] = data;		//zapisz dane w buforze
     6a0:	e9 2f       	mov	r30, r25
     6a2:	f0 e0       	ldi	r31, 0x00	; 0
     6a4:	ec 56       	subi	r30, 0x6C	; 108
     6a6:	fd 4f       	sbci	r31, 0xFD	; 253
     6a8:	20 83       	st	Z, r18
   	UART1_TxHead = tmphead;			
     6aa:	90 93 eb 02 	sts	0x02EB, r25

   	UCSR1B |= (1<<UDRIE);				//uruchom przerwania
     6ae:	80 91 9a 00 	lds	r24, 0x009A
     6b2:	80 62       	ori	r24, 0x20	; 32
     6b4:	80 93 9a 00 	sts	0x009A, r24
   	
}
     6b8:	08 95       	ret

000006ba <UART0_data_in_rx_buffer>:
////////////////////////////////////////////////////////////////////////////////
extern unsigned char UART0_data_in_rx_buffer( void )
{

	
   return ( UART0_RxHead != UART0_RxTail );  
     6ba:	90 91 e4 02 	lds	r25, 0x02E4
     6be:	80 91 ee 02 	lds	r24, 0x02EE
     6c2:	20 e0       	ldi	r18, 0x00	; 0
     6c4:	98 13       	cpse	r25, r24
     6c6:	21 e0       	ldi	r18, 0x01	; 1
   									//zwroc zero jesli bufor wejsciowy pusty
}
     6c8:	82 2f       	mov	r24, r18
     6ca:	08 95       	ret

000006cc <UART1_data_in_rx_buffer>:
extern unsigned char UART1_data_in_rx_buffer( void )
{

	
   return ( UART1_RxHead != UART1_RxTail );  
     6cc:	90 91 ea 02 	lds	r25, 0x02EA
     6d0:	80 91 f4 02 	lds	r24, 0x02F4
     6d4:	20 e0       	ldi	r18, 0x00	; 0
     6d6:	98 13       	cpse	r25, r24
     6d8:	21 e0       	ldi	r18, 0x01	; 1
   									//zwroc zero jesli bufor wejsciowy pusty
}
     6da:	82 2f       	mov	r24, r18
     6dc:	08 95       	ret

000006de <UART0_data_in_tx_buffer>:
////////////////////////////////////////////////////////////////////////////////
//Sprawdzenie, czy sa dane do przeslania w buforze tx
////////////////////////////////////////////////////////////////////////////////
extern unsigned char UART0_data_in_tx_buffer( void )
{
   return ( UART0_TxHead != UART0_TxTail ); 
     6de:	90 91 f1 02 	lds	r25, 0x02F1
     6e2:	80 91 ef 02 	lds	r24, 0x02EF
     6e6:	20 e0       	ldi	r18, 0x00	; 0
     6e8:	98 13       	cpse	r25, r24
     6ea:	21 e0       	ldi	r18, 0x01	; 1
   									//zwroc zero jesli bufor wyjsciowy pusty
}
     6ec:	82 2f       	mov	r24, r18
     6ee:	08 95       	ret

000006f0 <UART1_data_in_tx_buffer>:
extern unsigned char UART1_data_in_tx_buffer( void )
{
   return ( UART1_TxHead != UART1_TxTail ); 
     6f0:	90 91 eb 02 	lds	r25, 0x02EB
     6f4:	80 91 e7 02 	lds	r24, 0x02E7
     6f8:	20 e0       	ldi	r18, 0x00	; 0
     6fa:	98 13       	cpse	r25, r24
     6fc:	21 e0       	ldi	r18, 0x01	; 1
   									//zwroc zero jesli bufor wyjsciowy pusty
}
     6fe:	82 2f       	mov	r24, r18
     700:	08 95       	ret

00000702 <UART0_bytes_in_rx_buffer>:
////////////////////////////////////////////////////////////////////////////////
extern unsigned char UART0_bytes_in_rx_buffer(void)
{
	unsigned char temp;
	unsigned char sreg;
	sreg=SREG;
     702:	2f b7       	in	r18, 0x3f	; 63
	cli();
     704:	f8 94       	cli
	
	if(UART0_RxHead >= UART0_RxTail)
     706:	90 91 e4 02 	lds	r25, 0x02E4
     70a:	80 91 ee 02 	lds	r24, 0x02EE
     70e:	98 17       	cp	r25, r24
     710:	28 f0       	brcs	.+10     	; 0x71c <UART0_bytes_in_rx_buffer+0x1a>
	{
		temp=UART0_RxHead-UART0_RxTail;
     712:	90 91 e4 02 	lds	r25, 0x02E4
     716:	80 91 ee 02 	lds	r24, 0x02EE
     71a:	05 c0       	rjmp	.+10     	; 0x726 <UART0_bytes_in_rx_buffer+0x24>
		SREG=sreg;
		return(temp);
	}
	else
	{
		temp=UART0_RX_BUFFER_SIZE-UART0_RxTail+UART0_RxHead;
     71c:	90 91 e4 02 	lds	r25, 0x02E4
     720:	80 91 ee 02 	lds	r24, 0x02EE
     724:	90 58       	subi	r25, 0x80	; 128
     726:	98 1b       	sub	r25, r24
		SREG=sreg;
     728:	2f bf       	out	0x3f, r18	; 63
		return(temp);
	}
	
}
     72a:	89 2f       	mov	r24, r25
     72c:	08 95       	ret

0000072e <UART1_bytes_in_rx_buffer>:
extern unsigned char UART1_bytes_in_rx_buffer(void)
{
	unsigned char temp;
	unsigned char sreg;
	sreg=SREG;
     72e:	2f b7       	in	r18, 0x3f	; 63
	cli();
     730:	f8 94       	cli
	
	if(UART1_RxHead >= UART1_RxTail)
     732:	90 91 ea 02 	lds	r25, 0x02EA
     736:	80 91 f4 02 	lds	r24, 0x02F4
     73a:	98 17       	cp	r25, r24
     73c:	28 f0       	brcs	.+10     	; 0x748 <UART1_bytes_in_rx_buffer+0x1a>
	{
		temp=UART1_RxHead-UART1_RxTail;
     73e:	90 91 ea 02 	lds	r25, 0x02EA
     742:	80 91 f4 02 	lds	r24, 0x02F4
     746:	05 c0       	rjmp	.+10     	; 0x752 <UART1_bytes_in_rx_buffer+0x24>
		SREG=sreg;
		return(temp);
	}
	else
	{
		temp=UART1_RX_BUFFER_SIZE-UART1_RxTail+UART1_RxHead;
     748:	90 91 ea 02 	lds	r25, 0x02EA
     74c:	80 91 f4 02 	lds	r24, 0x02F4
     750:	90 58       	subi	r25, 0x80	; 128
     752:	98 1b       	sub	r25, r24
		SREG=sreg;
     754:	2f bf       	out	0x3f, r18	; 63
		return(temp);
	}
	
}
     756:	89 2f       	mov	r24, r25
     758:	08 95       	ret

0000075a <UART0_bytes_in_tx_buffer>:
extern unsigned char UART0_bytes_in_tx_buffer(void)
{
	unsigned char temp;
	unsigned char sreg;
	sreg=SREG;
     75a:	2f b7       	in	r18, 0x3f	; 63
	cli();
     75c:	f8 94       	cli
	
	if(UART0_TxHead >= UART0_TxTail)
     75e:	90 91 f1 02 	lds	r25, 0x02F1
     762:	80 91 ef 02 	lds	r24, 0x02EF
     766:	98 17       	cp	r25, r24
     768:	28 f0       	brcs	.+10     	; 0x774 <UART0_bytes_in_tx_buffer+0x1a>
	{
		temp=UART0_TxHead-UART0_TxTail;
     76a:	90 91 f1 02 	lds	r25, 0x02F1
     76e:	80 91 ef 02 	lds	r24, 0x02EF
     772:	05 c0       	rjmp	.+10     	; 0x77e <UART0_bytes_in_tx_buffer+0x24>
		SREG=sreg;
		return(temp);
	}
	else
	{
		temp=UART0_TX_BUFFER_SIZE-UART0_TxTail+UART0_TxHead;
     774:	90 91 f1 02 	lds	r25, 0x02F1
     778:	80 91 ef 02 	lds	r24, 0x02EF
     77c:	90 5c       	subi	r25, 0xC0	; 192
     77e:	98 1b       	sub	r25, r24
		SREG=sreg;
     780:	2f bf       	out	0x3f, r18	; 63
		return(temp);
	}
}
     782:	89 2f       	mov	r24, r25
     784:	08 95       	ret

00000786 <UART1_bytes_in_tx_buffer>:
extern unsigned char UART1_bytes_in_tx_buffer(void)
{
	unsigned char temp;
	unsigned char sreg;
	sreg=SREG;
     786:	2f b7       	in	r18, 0x3f	; 63
	cli();
     788:	f8 94       	cli
	
	if(UART1_TxHead >= UART1_TxTail)
     78a:	90 91 eb 02 	lds	r25, 0x02EB
     78e:	80 91 e7 02 	lds	r24, 0x02E7
     792:	98 17       	cp	r25, r24
     794:	28 f0       	brcs	.+10     	; 0x7a0 <UART1_bytes_in_tx_buffer+0x1a>
	{
		temp=UART1_TxHead-UART1_TxTail;
     796:	90 91 eb 02 	lds	r25, 0x02EB
     79a:	80 91 e7 02 	lds	r24, 0x02E7
     79e:	05 c0       	rjmp	.+10     	; 0x7aa <UART1_bytes_in_tx_buffer+0x24>
		SREG=sreg;
		return(temp);
	}
	else
	{
		temp=UART1_TX_BUFFER_SIZE-UART1_TxTail+UART1_TxHead;
     7a0:	90 91 eb 02 	lds	r25, 0x02EB
     7a4:	80 91 e7 02 	lds	r24, 0x02E7
     7a8:	90 5c       	subi	r25, 0xC0	; 192
     7aa:	98 1b       	sub	r25, r24
		SREG=sreg;
     7ac:	2f bf       	out	0x3f, r18	; 63
		return(temp);
	}
}
     7ae:	89 2f       	mov	r24, r25
     7b0:	08 95       	ret

000007b2 <UART0_flush_tx_buffer>:
//Czyszczenie buforow
////////////////////////////////////////////////////////////////////////////////
extern void UART0_flush_tx_buffer(void)
{
	unsigned char sreg;				//zachowanie stanu rejestru statusowego
	sreg=SREG;
     7b2:	8f b7       	in	r24, 0x3f	; 63
	cli();
     7b4:	f8 94       	cli
		UART0_TxHead=0;
     7b6:	10 92 f1 02 	sts	0x02F1, r1
		UART0_TxTail=0;
     7ba:	10 92 ef 02 	sts	0x02EF, r1
	SREG=sreg;
     7be:	8f bf       	out	0x3f, r24	; 63
}
     7c0:	08 95       	ret

000007c2 <UART1_flush_tx_buffer>:
extern void UART1_flush_tx_buffer(void)
{
	unsigned char sreg;				//zachowanie stanu rejestru statusowego
	sreg=SREG;
     7c2:	8f b7       	in	r24, 0x3f	; 63
	cli();
     7c4:	f8 94       	cli
		UART1_TxHead=0;
     7c6:	10 92 eb 02 	sts	0x02EB, r1
		UART1_TxTail=0;
     7ca:	10 92 e7 02 	sts	0x02E7, r1
	SREG=sreg;
     7ce:	8f bf       	out	0x3f, r24	; 63
}
     7d0:	08 95       	ret

000007d2 <UART0_flush_rx_buffer>:
extern void UART0_flush_rx_buffer(void)
{
	unsigned char sreg;
	sreg=SREG;
     7d2:	8f b7       	in	r24, 0x3f	; 63
	cli();
     7d4:	f8 94       	cli
		UART0_RxHead=0;
     7d6:	10 92 e4 02 	sts	0x02E4, r1
		UART0_RxTail=0;
     7da:	10 92 ee 02 	sts	0x02EE, r1
	SREG=sreg;
     7de:	8f bf       	out	0x3f, r24	; 63
}
     7e0:	08 95       	ret

000007e2 <UART1_flush_rx_buffer>:
extern void UART1_flush_rx_buffer(void)
{
	unsigned char sreg;
	sreg=SREG;
     7e2:	8f b7       	in	r24, 0x3f	; 63
	cli();
     7e4:	f8 94       	cli
		UART1_RxHead=0;
     7e6:	10 92 ea 02 	sts	0x02EA, r1
		UART1_RxTail=0;
     7ea:	10 92 f4 02 	sts	0x02F4, r1
	SREG=sreg;
     7ee:	8f bf       	out	0x3f, r24	; 63
}
     7f0:	08 95       	ret

000007f2 <UART0_return>:
////////////////////////////////////////////////////////////////////////////////
//Przejscie do nowej linii i dodanie znaku konca stringa (konwencja DOS - \r\n)
////////////////////////////////////////////////////////////////////////////////
extern void UART0_return(void)//przejscie do nowej linii oraz zakonczenie stringa w terminalu
{
UART0_transmit_byte('\0');
     7f2:	80 e0       	ldi	r24, 0x00	; 0
     7f4:	0e 94 35 03 	call	0x66a	; 0x66a <UART0_transmit_byte>
UART0_transmit_byte('\r');
     7f8:	8d e0       	ldi	r24, 0x0D	; 13
     7fa:	0e 94 35 03 	call	0x66a	; 0x66a <UART0_transmit_byte>
UART0_transmit_byte('\n');
     7fe:	8a e0       	ldi	r24, 0x0A	; 10
     800:	0e 94 35 03 	call	0x66a	; 0x66a <UART0_transmit_byte>
}
     804:	08 95       	ret

00000806 <UART1_return>:
extern void UART1_return(void)//przejscie do nowej linii oraz zakonczenie stringa w terminalu
{
UART1_transmit_byte('\0');
     806:	80 e0       	ldi	r24, 0x00	; 0
     808:	0e 94 47 03 	call	0x68e	; 0x68e <UART1_transmit_byte>
UART1_transmit_byte('\r');
     80c:	8d e0       	ldi	r24, 0x0D	; 13
     80e:	0e 94 47 03 	call	0x68e	; 0x68e <UART1_transmit_byte>
UART1_transmit_byte('\n');
     812:	8a e0       	ldi	r24, 0x0A	; 10
     814:	0e 94 47 03 	call	0x68e	; 0x68e <UART1_transmit_byte>
}
     818:	08 95       	ret

0000081a <UART0_print>:
////////////////////////////////////////////////////////////////////////////////
//Wypisywanie stringa na terminal (wlacznie ze znakiem konca stringa)
////////////////////////////////////////////////////////////////////////////////
extern unsigned char UART0_print(unsigned char *tekst)//wypisywanie na terminal
{
     81a:	ef 92       	push	r14
     81c:	ff 92       	push	r15
     81e:	0f 93       	push	r16
     820:	1f 93       	push	r17
     822:	df 93       	push	r29
     824:	cf 93       	push	r28
     826:	0f 92       	push	r0
     828:	cd b7       	in	r28, 0x3d	; 61
     82a:	de b7       	in	r29, 0x3e	; 62
     82c:	7c 01       	movw	r14, r24
     82e:	90 e0       	ldi	r25, 0x00	; 0
unsigned char i=0;


for(;;)
{
	UART0_transmit_byte(*(tekst+i));
     830:	87 01       	movw	r16, r14
     832:	09 0f       	add	r16, r25
     834:	11 1d       	adc	r17, r1
     836:	f8 01       	movw	r30, r16
     838:	80 81       	ld	r24, Z
     83a:	99 83       	std	Y+1, r25	; 0x01
     83c:	0e 94 35 03 	call	0x66a	; 0x66a <UART0_transmit_byte>
	if(!(*(tekst+i)))	break;
     840:	f8 01       	movw	r30, r16
     842:	80 81       	ld	r24, Z
     844:	99 81       	ldd	r25, Y+1	; 0x01
     846:	88 23       	and	r24, r24
     848:	11 f0       	breq	.+4      	; 0x84e <UART0_print+0x34>
	i++;
     84a:	9f 5f       	subi	r25, 0xFF	; 255
     84c:	f1 cf       	rjmp	.-30     	; 0x830 <UART0_print+0x16>
}


return i;
}
     84e:	89 2f       	mov	r24, r25
     850:	0f 90       	pop	r0
     852:	cf 91       	pop	r28
     854:	df 91       	pop	r29
     856:	1f 91       	pop	r17
     858:	0f 91       	pop	r16
     85a:	ff 90       	pop	r15
     85c:	ef 90       	pop	r14
     85e:	08 95       	ret

00000860 <UART1_print>:
extern unsigned char UART1_print(unsigned char *tekst)//wypisywanie na terminal
{
     860:	ef 92       	push	r14
     862:	ff 92       	push	r15
     864:	0f 93       	push	r16
     866:	1f 93       	push	r17
     868:	df 93       	push	r29
     86a:	cf 93       	push	r28
     86c:	0f 92       	push	r0
     86e:	cd b7       	in	r28, 0x3d	; 61
     870:	de b7       	in	r29, 0x3e	; 62
     872:	7c 01       	movw	r14, r24
     874:	90 e0       	ldi	r25, 0x00	; 0
unsigned char i=0;


for(;;)
{
	UART1_transmit_byte(*(tekst+i));
     876:	87 01       	movw	r16, r14
     878:	09 0f       	add	r16, r25
     87a:	11 1d       	adc	r17, r1
     87c:	f8 01       	movw	r30, r16
     87e:	80 81       	ld	r24, Z
     880:	99 83       	std	Y+1, r25	; 0x01
     882:	0e 94 47 03 	call	0x68e	; 0x68e <UART1_transmit_byte>
	if(!(*(tekst+i)))	break;
     886:	f8 01       	movw	r30, r16
     888:	80 81       	ld	r24, Z
     88a:	99 81       	ldd	r25, Y+1	; 0x01
     88c:	88 23       	and	r24, r24
     88e:	11 f0       	breq	.+4      	; 0x894 <UART1_print+0x34>
	i++;
     890:	9f 5f       	subi	r25, 0xFF	; 255
     892:	f1 cf       	rjmp	.-30     	; 0x876 <UART1_print+0x16>
}


return i;
}
     894:	89 2f       	mov	r24, r25
     896:	0f 90       	pop	r0
     898:	cf 91       	pop	r28
     89a:	df 91       	pop	r29
     89c:	1f 91       	pop	r17
     89e:	0f 91       	pop	r16
     8a0:	ff 90       	pop	r15
     8a2:	ef 90       	pop	r14
     8a4:	08 95       	ret

000008a6 <UART0_gets>:
////////////////////////////////////////////////////////////////////////////////
//Odczytywanie stringow lub linii z rsa
////////////////////////////////////////////////////////////////////////////////
extern unsigned char UART0_gets(unsigned char *buf,unsigned char ile)
{
     8a6:	cf 93       	push	r28
     8a8:	df 93       	push	r29
     8aa:	dc 01       	movw	r26, r24
     8ac:	ec 01       	movw	r28, r24
     8ae:	20 e0       	ldi	r18, 0x00	; 0
     8b0:	1e c0       	rjmp	.+60     	; 0x8ee <UART0_gets+0x48>
unsigned char i=0;

while(i<ile)
     8b2:	ae 01       	movw	r20, r28
extern unsigned char UART0_receive_byte( void )
{
	unsigned char tmptail;
	
	
	while(UART0_RxHead == UART0_RxTail);
     8b4:	90 91 e4 02 	lds	r25, 0x02E4
     8b8:	80 91 ee 02 	lds	r24, 0x02EE
     8bc:	98 17       	cp	r25, r24
     8be:	d1 f3       	breq	.-12     	; 0x8b4 <UART0_gets+0xe>
	
   	tmptail = ( UART0_RxTail + 1 ) & UART0_RX_BUFFER_MASK;
     8c0:	e0 91 ee 02 	lds	r30, 0x02EE
     8c4:	ef 5f       	subi	r30, 0xFF	; 255
     8c6:	ef 77       	andi	r30, 0x7F	; 127
   									//pobierz dane z bufora
   	UART0_RxTail = tmptail;	
     8c8:	e0 93 ee 02 	sts	0x02EE, r30
   	

   
	return UART0_RxBuf[tmptail]; 
     8cc:	f0 e0       	ldi	r31, 0x00	; 0
     8ce:	ec 5a       	subi	r30, 0xAC	; 172
     8d0:	fe 4f       	sbci	r31, 0xFE	; 254
     8d2:	e0 81       	ld	r30, Z
{
unsigned char i=0;

while(i<ile)
{
	*(buf+i)=UART0_receive_byte();
     8d4:	e8 83       	st	Y, r30

	if((*(buf+i)=='\r')||(*(buf+i)=='\n')||(*(buf+i)=='\0'))
     8d6:	ed 30       	cpi	r30, 0x0D	; 13
     8d8:	29 f0       	breq	.+10     	; 0x8e4 <UART0_gets+0x3e>
     8da:	ea 30       	cpi	r30, 0x0A	; 10
     8dc:	19 f0       	breq	.+6      	; 0x8e4 <UART0_gets+0x3e>
     8de:	21 96       	adiw	r28, 0x01	; 1
     8e0:	ee 23       	and	r30, r30
     8e2:	21 f4       	brne	.+8      	; 0x8ec <UART0_gets+0x46>
		{
			*(buf+i)='\0';
     8e4:	fa 01       	movw	r30, r20
     8e6:	10 82       	st	Z, r1
			return(i+1);	//zwroc ilosc znakow wraz ze znakiem \0
     8e8:	2f 5f       	subi	r18, 0xFF	; 255
     8ea:	07 c0       	rjmp	.+14     	; 0x8fa <UART0_gets+0x54>
		}
	else
		{
			i++;//przestawienie wskaznika na nowa pozyzje tablicy
     8ec:	2f 5f       	subi	r18, 0xFF	; 255
////////////////////////////////////////////////////////////////////////////////
extern unsigned char UART0_gets(unsigned char *buf,unsigned char ile)
{
unsigned char i=0;

while(i<ile)
     8ee:	26 17       	cp	r18, r22
     8f0:	00 f3       	brcs	.-64     	; 0x8b2 <UART0_gets+0xc>
		{
			i++;//przestawienie wskaznika na nowa pozyzje tablicy
		}
}

*(buf+i-1)='\0';
     8f2:	a2 0f       	add	r26, r18
     8f4:	b1 1d       	adc	r27, r1
     8f6:	11 97       	sbiw	r26, 0x01	; 1
     8f8:	1c 92       	st	X, r1
return(i);							//zwracamy liczbe odebranych bajtow
}
     8fa:	82 2f       	mov	r24, r18
     8fc:	df 91       	pop	r29
     8fe:	cf 91       	pop	r28
     900:	08 95       	ret

00000902 <UART1_gets>:
extern unsigned char UART1_gets(unsigned char *buf,unsigned char ile)
{
     902:	cf 93       	push	r28
     904:	df 93       	push	r29
     906:	dc 01       	movw	r26, r24
     908:	ec 01       	movw	r28, r24
     90a:	20 e0       	ldi	r18, 0x00	; 0
     90c:	1e c0       	rjmp	.+60     	; 0x94a <UART1_gets+0x48>
unsigned char i=0;

while(i<ile)
     90e:	ae 01       	movw	r20, r28
extern unsigned char UART1_receive_byte( void )
{
	unsigned char tmptail;
	
	
	while(UART1_RxHead == UART1_RxTail);
     910:	90 91 ea 02 	lds	r25, 0x02EA
     914:	80 91 f4 02 	lds	r24, 0x02F4
     918:	98 17       	cp	r25, r24
     91a:	d1 f3       	breq	.-12     	; 0x910 <UART1_gets+0xe>
	
   	tmptail = ( UART1_RxTail + 1 ) & UART1_RX_BUFFER_MASK;
     91c:	e0 91 f4 02 	lds	r30, 0x02F4
     920:	ef 5f       	subi	r30, 0xFF	; 255
     922:	ef 77       	andi	r30, 0x7F	; 127
   									//pobierz dane z bufora
   	UART1_RxTail = tmptail;	
     924:	e0 93 f4 02 	sts	0x02F4, r30
   	

   
	return UART1_RxBuf[tmptail]; 
     928:	f0 e0       	ldi	r31, 0x00	; 0
     92a:	ec 5e       	subi	r30, 0xEC	; 236
     92c:	fd 4f       	sbci	r31, 0xFD	; 253
     92e:	e0 81       	ld	r30, Z
{
unsigned char i=0;

while(i<ile)
{
	*(buf+i)=UART1_receive_byte();
     930:	e8 83       	st	Y, r30

	if((*(buf+i)=='\r')||(*(buf+i)=='\n')||(*(buf+i)=='\0'))
     932:	ed 30       	cpi	r30, 0x0D	; 13
     934:	29 f0       	breq	.+10     	; 0x940 <UART1_gets+0x3e>
     936:	ea 30       	cpi	r30, 0x0A	; 10
     938:	19 f0       	breq	.+6      	; 0x940 <UART1_gets+0x3e>
     93a:	21 96       	adiw	r28, 0x01	; 1
     93c:	ee 23       	and	r30, r30
     93e:	21 f4       	brne	.+8      	; 0x948 <UART1_gets+0x46>
		{
			*(buf+i)='\0';
     940:	fa 01       	movw	r30, r20
     942:	10 82       	st	Z, r1
			return(i+1);	//zwroc ilosc znakow wraz ze znakiem \0
     944:	2f 5f       	subi	r18, 0xFF	; 255
     946:	07 c0       	rjmp	.+14     	; 0x956 <UART1_gets+0x54>
		}
	else
		{
			i++;//przestawienie wskaznika na nowa pozyzje tablicy
     948:	2f 5f       	subi	r18, 0xFF	; 255
}
extern unsigned char UART1_gets(unsigned char *buf,unsigned char ile)
{
unsigned char i=0;

while(i<ile)
     94a:	26 17       	cp	r18, r22
     94c:	00 f3       	brcs	.-64     	; 0x90e <UART1_gets+0xc>
		{
			i++;//przestawienie wskaznika na nowa pozyzje tablicy
		}
}

*(buf+i-1)='\0';
     94e:	a2 0f       	add	r26, r18
     950:	b1 1d       	adc	r27, r1
     952:	11 97       	sbiw	r26, 0x01	; 1
     954:	1c 92       	st	X, r1
return(i);							//zwracamy liczbe odebranych bajtow
}
     956:	82 2f       	mov	r24, r18
     958:	df 91       	pop	r29
     95a:	cf 91       	pop	r28
     95c:	08 95       	ret

0000095e <UART0_send_block>:

////////////////////////////////////////////////////////////////////////////////
//Przesylanie danych binarnych
////////////////////////////////////////////////////////////////////////////////
extern void UART0_send_block(const void *var, unsigned char cnt)
{
     95e:	ef 92       	push	r14
     960:	ff 92       	push	r15
     962:	0f 93       	push	r16
     964:	1f 93       	push	r17
     966:	cf 93       	push	r28
     968:	df 93       	push	r29
     96a:	7c 01       	movw	r14, r24
     96c:	c0 e0       	ldi	r28, 0x00	; 0
     96e:	d0 e0       	ldi	r29, 0x00	; 0
	unsigned char* ptr;
	ptr=(unsigned char *)var;
					
	for(unsigned int i=0;i<cnt;i++)
     970:	06 2f       	mov	r16, r22
     972:	10 e0       	ldi	r17, 0x00	; 0
     974:	07 c0       	rjmp	.+14     	; 0x984 <UART0_send_block+0x26>
	{
		UART0_transmit_byte(*(ptr));
     976:	f7 01       	movw	r30, r14
     978:	ec 0f       	add	r30, r28
     97a:	fd 1f       	adc	r31, r29
     97c:	80 81       	ld	r24, Z
     97e:	0e 94 35 03 	call	0x66a	; 0x66a <UART0_transmit_byte>
extern void UART0_send_block(const void *var, unsigned char cnt)
{
	unsigned char* ptr;
	ptr=(unsigned char *)var;
					
	for(unsigned int i=0;i<cnt;i++)
     982:	21 96       	adiw	r28, 0x01	; 1
     984:	c0 17       	cp	r28, r16
     986:	d1 07       	cpc	r29, r17
     988:	b0 f3       	brcs	.-20     	; 0x976 <UART0_send_block+0x18>
	{
		UART0_transmit_byte(*(ptr));
		ptr++;
	}
}
     98a:	df 91       	pop	r29
     98c:	cf 91       	pop	r28
     98e:	1f 91       	pop	r17
     990:	0f 91       	pop	r16
     992:	ff 90       	pop	r15
     994:	ef 90       	pop	r14
     996:	08 95       	ret

00000998 <UART1_send_block>:
extern void UART1_send_block(const void *var, unsigned char cnt)
{
     998:	ef 92       	push	r14
     99a:	ff 92       	push	r15
     99c:	0f 93       	push	r16
     99e:	1f 93       	push	r17
     9a0:	cf 93       	push	r28
     9a2:	df 93       	push	r29
     9a4:	7c 01       	movw	r14, r24
     9a6:	c0 e0       	ldi	r28, 0x00	; 0
     9a8:	d0 e0       	ldi	r29, 0x00	; 0
	unsigned char* ptr;
	ptr=(unsigned char *)var;
					
	for(unsigned int i=0;i<cnt;i++)
     9aa:	06 2f       	mov	r16, r22
     9ac:	10 e0       	ldi	r17, 0x00	; 0
     9ae:	07 c0       	rjmp	.+14     	; 0x9be <UART1_send_block+0x26>
	{
		UART1_transmit_byte(*(ptr));
     9b0:	f7 01       	movw	r30, r14
     9b2:	ec 0f       	add	r30, r28
     9b4:	fd 1f       	adc	r31, r29
     9b6:	80 81       	ld	r24, Z
     9b8:	0e 94 47 03 	call	0x68e	; 0x68e <UART1_transmit_byte>
extern void UART1_send_block(const void *var, unsigned char cnt)
{
	unsigned char* ptr;
	ptr=(unsigned char *)var;
					
	for(unsigned int i=0;i<cnt;i++)
     9bc:	21 96       	adiw	r28, 0x01	; 1
     9be:	c0 17       	cp	r28, r16
     9c0:	d1 07       	cpc	r29, r17
     9c2:	b0 f3       	brcs	.-20     	; 0x9b0 <UART1_send_block+0x18>
	{
		UART1_transmit_byte(*(ptr));
		ptr++;
	}
}
     9c4:	df 91       	pop	r29
     9c6:	cf 91       	pop	r28
     9c8:	1f 91       	pop	r17
     9ca:	0f 91       	pop	r16
     9cc:	ff 90       	pop	r15
     9ce:	ef 90       	pop	r14
     9d0:	08 95       	ret

000009d2 <UART0_receive_block>:
////////////////////////////////////////////////////////////////////////////////
//Odbieranie danych binarnych
////////////////////////////////////////////////////////////////////////////////
extern void UART0_receive_block(void *var, unsigned char cnt)
{
     9d2:	ac 01       	movw	r20, r24
     9d4:	20 e0       	ldi	r18, 0x00	; 0
     9d6:	30 e0       	ldi	r19, 0x00	; 0
	unsigned char* ptr;
	ptr=(unsigned char *)var;
					
	for(unsigned int i=0;i<cnt;i++)
     9d8:	70 e0       	ldi	r23, 0x00	; 0
     9da:	16 c0       	rjmp	.+44     	; 0xa08 <UART0_receive_block+0x36>
extern unsigned char UART0_receive_byte( void )
{
	unsigned char tmptail;
	
	
	while(UART0_RxHead == UART0_RxTail);
     9dc:	90 91 e4 02 	lds	r25, 0x02E4
     9e0:	80 91 ee 02 	lds	r24, 0x02EE
     9e4:	98 17       	cp	r25, r24
     9e6:	d1 f3       	breq	.-12     	; 0x9dc <UART0_receive_block+0xa>
	
   	tmptail = ( UART0_RxTail + 1 ) & UART0_RX_BUFFER_MASK;
     9e8:	e0 91 ee 02 	lds	r30, 0x02EE
     9ec:	ef 5f       	subi	r30, 0xFF	; 255
     9ee:	ef 77       	andi	r30, 0x7F	; 127
   									//pobierz dane z bufora
   	UART0_RxTail = tmptail;	
     9f0:	e0 93 ee 02 	sts	0x02EE, r30
	unsigned char* ptr;
	ptr=(unsigned char *)var;
					
	for(unsigned int i=0;i<cnt;i++)
	{
		*(ptr)=UART0_receive_byte();
     9f4:	da 01       	movw	r26, r20
     9f6:	a2 0f       	add	r26, r18
     9f8:	b3 1f       	adc	r27, r19
     9fa:	f0 e0       	ldi	r31, 0x00	; 0
     9fc:	ec 5a       	subi	r30, 0xAC	; 172
     9fe:	fe 4f       	sbci	r31, 0xFE	; 254
     a00:	80 81       	ld	r24, Z
     a02:	8c 93       	st	X, r24
extern void UART0_receive_block(void *var, unsigned char cnt)
{
	unsigned char* ptr;
	ptr=(unsigned char *)var;
					
	for(unsigned int i=0;i<cnt;i++)
     a04:	2f 5f       	subi	r18, 0xFF	; 255
     a06:	3f 4f       	sbci	r19, 0xFF	; 255
     a08:	26 17       	cp	r18, r22
     a0a:	37 07       	cpc	r19, r23
     a0c:	38 f3       	brcs	.-50     	; 0x9dc <UART0_receive_block+0xa>
	{
		*(ptr)=UART0_receive_byte();
		ptr++;
	}
}
     a0e:	08 95       	ret

00000a10 <UART1_receive_block>:
extern void UART1_receive_block(void *var, unsigned char cnt)
{
     a10:	ac 01       	movw	r20, r24
     a12:	20 e0       	ldi	r18, 0x00	; 0
     a14:	30 e0       	ldi	r19, 0x00	; 0
	unsigned char* ptr;
	ptr=(unsigned char *)var;
					
	for(unsigned int i=0;i<cnt;i++)
     a16:	70 e0       	ldi	r23, 0x00	; 0
     a18:	16 c0       	rjmp	.+44     	; 0xa46 <UART1_receive_block+0x36>
extern unsigned char UART1_receive_byte( void )
{
	unsigned char tmptail;
	
	
	while(UART1_RxHead == UART1_RxTail);
     a1a:	90 91 ea 02 	lds	r25, 0x02EA
     a1e:	80 91 f4 02 	lds	r24, 0x02F4
     a22:	98 17       	cp	r25, r24
     a24:	d1 f3       	breq	.-12     	; 0xa1a <UART1_receive_block+0xa>
	
   	tmptail = ( UART1_RxTail + 1 ) & UART1_RX_BUFFER_MASK;
     a26:	e0 91 f4 02 	lds	r30, 0x02F4
     a2a:	ef 5f       	subi	r30, 0xFF	; 255
     a2c:	ef 77       	andi	r30, 0x7F	; 127
   									//pobierz dane z bufora
   	UART1_RxTail = tmptail;	
     a2e:	e0 93 f4 02 	sts	0x02F4, r30
	unsigned char* ptr;
	ptr=(unsigned char *)var;
					
	for(unsigned int i=0;i<cnt;i++)
	{
		*(ptr)=UART1_receive_byte();
     a32:	da 01       	movw	r26, r20
     a34:	a2 0f       	add	r26, r18
     a36:	b3 1f       	adc	r27, r19
     a38:	f0 e0       	ldi	r31, 0x00	; 0
     a3a:	ec 5e       	subi	r30, 0xEC	; 236
     a3c:	fd 4f       	sbci	r31, 0xFD	; 253
     a3e:	80 81       	ld	r24, Z
     a40:	8c 93       	st	X, r24
extern void UART1_receive_block(void *var, unsigned char cnt)
{
	unsigned char* ptr;
	ptr=(unsigned char *)var;
					
	for(unsigned int i=0;i<cnt;i++)
     a42:	2f 5f       	subi	r18, 0xFF	; 255
     a44:	3f 4f       	sbci	r19, 0xFF	; 255
     a46:	26 17       	cp	r18, r22
     a48:	37 07       	cpc	r19, r23
     a4a:	38 f3       	brcs	.-50     	; 0xa1a <UART1_receive_block+0xa>
	{
		*(ptr)=UART1_receive_byte();
		ptr++;
	}
}
     a4c:	08 95       	ret

00000a4e <MOTOR_init>:
	Inicjalizacja timera 3 do generowania sygnalu PWM (Pulse Width Modulation)
o rozdzielczosci 8 bitow i czestotliwosci ok 4kHz
*******************************************************************************/
void MOTOR_init(void)
{
  	TCCR3A |= (1<<COM3A1)|(1<<COM3B1)|(1<<COM3A0)|(1<<COM3B0)|(1<<WGM30);   
     a4e:	eb e8       	ldi	r30, 0x8B	; 139
     a50:	f0 e0       	ldi	r31, 0x00	; 0
     a52:	80 81       	ld	r24, Z
     a54:	81 6f       	ori	r24, 0xF1	; 241
     a56:	80 83       	st	Z, r24
    TCCR3B |= (1<<CS31); //8bit Phase Correct PWM inverting mode dla silników kó³
     a58:	ea e8       	ldi	r30, 0x8A	; 138
     a5a:	f0 e0       	ldi	r31, 0x00	; 0
     a5c:	80 81       	ld	r24, Z
     a5e:	82 60       	ori	r24, 0x02	; 2
     a60:	80 83       	st	Z, r24
						//preskaler przez 8 co da czêstotliwoæ ok 4kHz

  	PG3_SLEEP_PORT &= ~(1<<PG3_SLEEP); //uspienie silnikow	
     a62:	e5 e6       	ldi	r30, 0x65	; 101
     a64:	f0 e0       	ldi	r31, 0x00	; 0
     a66:	80 81       	ld	r24, Z
     a68:	87 7f       	andi	r24, 0xF7	; 247
     a6a:	80 83       	st	Z, r24
}
     a6c:	08 95       	ret

00000a6e <MOTOR_drive>:
kierunek obrotu silnika (kierunki lewo i prawo sa umowne) w zaleznosci od znaku
wartosci zadanej oraz ogranicza wartosc zadana tak aby nie nastepowalo 
przepelnienie.
*******************************************************************************/
void MOTOR_drive(signed int left_speed,signed int right_speed)
{
     a6e:	9c 01       	movw	r18, r24
	if((left_speed != 0) || (right_speed != 0))
     a70:	00 97       	sbiw	r24, 0x00	; 0
     a72:	19 f4       	brne	.+6      	; 0xa7a <MOTOR_drive+0xc>
     a74:	61 15       	cp	r22, r1
     a76:	71 05       	cpc	r23, r1
     a78:	d9 f0       	breq	.+54     	; 0xab0 <MOTOR_drive+0x42>
		PG3_SLEEP_PORT |= (1<<PG3_SLEEP); //wybudzenie driverow DC ze stanu uspienia
     a7a:	80 91 65 00 	lds	r24, 0x0065
     a7e:	88 60       	ori	r24, 0x08	; 8
     a80:	80 93 65 00 	sts	0x0065, r24

	if(left_speed > 0) //obot w prawo
     a84:	12 16       	cp	r1, r18
     a86:	13 06       	cpc	r1, r19
     a88:	1c f4       	brge	.+6      	; 0xa90 <MOTOR_drive+0x22>
	{
		M1_PORT |= (1<<M1_IN1);
     a8a:	db 9a       	sbi	0x1b, 3	; 27
		M1_PORT &= ~(1<<M1_IN2);
     a8c:	dc 98       	cbi	0x1b, 4	; 27
     a8e:	05 c0       	rjmp	.+10     	; 0xa9a <MOTOR_drive+0x2c>
	}
	else if(left_speed < 0) //obrot w lewo
     a90:	21 15       	cp	r18, r1
     a92:	31 05       	cpc	r19, r1
     a94:	11 f0       	breq	.+4      	; 0xa9a <MOTOR_drive+0x2c>
	{
		M1_PORT &= ~(1<<M1_IN1);
     a96:	db 98       	cbi	0x1b, 3	; 27
		M1_PORT |= (1<<M1_IN2);
     a98:	dc 9a       	sbi	0x1b, 4	; 27
	}
	
	if(right_speed > 0) //obrot w prawo
     a9a:	16 16       	cp	r1, r22
     a9c:	17 06       	cpc	r1, r23
     a9e:	1c f4       	brge	.+6      	; 0xaa6 <MOTOR_drive+0x38>
	{
		M2_PORT |= (1<<M2_IN1);
     aa0:	dd 9a       	sbi	0x1b, 5	; 27
		M2_PORT &= ~(1<<M2_IN2);
     aa2:	de 98       	cbi	0x1b, 6	; 27
     aa4:	05 c0       	rjmp	.+10     	; 0xab0 <MOTOR_drive+0x42>
	}
	else if(right_speed<0) //obrot w lewo
     aa6:	61 15       	cp	r22, r1
     aa8:	71 05       	cpc	r23, r1
     aaa:	11 f0       	breq	.+4      	; 0xab0 <MOTOR_drive+0x42>
	{
		M2_PORT &= ~(1<<M2_IN1);
     aac:	dd 98       	cbi	0x1b, 5	; 27
		M2_PORT |= (1<<M2_IN2);
     aae:	de 9a       	sbi	0x1b, 6	; 27
	}

    if(abs(right_speed) >= PWM_MAX) //ograniczenie wartosci maksymalnej
     ab0:	77 ff       	sbrs	r23, 7
     ab2:	03 c0       	rjmp	.+6      	; 0xaba <MOTOR_drive+0x4c>
     ab4:	70 95       	com	r23
     ab6:	61 95       	neg	r22
     ab8:	7f 4f       	sbci	r23, 0xFF	; 255
     aba:	6f 3f       	cpi	r22, 0xFF	; 255
     abc:	71 05       	cpc	r23, r1
     abe:	1c f0       	brlt	.+6      	; 0xac6 <MOTOR_drive+0x58>
		OCR3A = PWM_MAX;
     ac0:	8f ef       	ldi	r24, 0xFF	; 255
     ac2:	90 e0       	ldi	r25, 0x00	; 0
     ac4:	02 c0       	rjmp	.+4      	; 0xaca <MOTOR_drive+0x5c>
	else
		OCR3A = (unsigned char)(abs(right_speed));
     ac6:	86 2f       	mov	r24, r22
     ac8:	90 e0       	ldi	r25, 0x00	; 0
     aca:	90 93 87 00 	sts	0x0087, r25
     ace:	80 93 86 00 	sts	0x0086, r24
	             
	  
    if(abs(left_speed) >= PWM_MAX) //ograniczenie wartosci maksymalnej
     ad2:	c9 01       	movw	r24, r18
     ad4:	37 ff       	sbrs	r19, 7
     ad6:	03 c0       	rjmp	.+6      	; 0xade <MOTOR_drive+0x70>
     ad8:	90 95       	com	r25
     ada:	81 95       	neg	r24
     adc:	9f 4f       	sbci	r25, 0xFF	; 255
     ade:	8f 3f       	cpi	r24, 0xFF	; 255
     ae0:	91 05       	cpc	r25, r1
     ae2:	1c f0       	brlt	.+6      	; 0xaea <MOTOR_drive+0x7c>
		OCR3B = PWM_MAX;
     ae4:	8f ef       	ldi	r24, 0xFF	; 255
     ae6:	90 e0       	ldi	r25, 0x00	; 0
     ae8:	01 c0       	rjmp	.+2      	; 0xaec <MOTOR_drive+0x7e>
	else
		OCR3B = (unsigned char)(abs(left_speed));  
     aea:	90 e0       	ldi	r25, 0x00	; 0
     aec:	90 93 85 00 	sts	0x0085, r25
     af0:	80 93 84 00 	sts	0x0084, r24
     af4:	08 95       	ret

00000af6 <MOTOR_break>:
	Realizuje hamowanie przez zwarcie obu wyprowadzen silnikow do masy. Przydatna
da awaryjnego zatrzymania robota.
*******************************************************************************/
void MOTOR_break(void)
{
     MOTOR_drive(255,255);
     af6:	8f ef       	ldi	r24, 0xFF	; 255
     af8:	90 e0       	ldi	r25, 0x00	; 0
     afa:	6f ef       	ldi	r22, 0xFF	; 255
     afc:	70 e0       	ldi	r23, 0x00	; 0
     afe:	0e 94 37 05 	call	0xa6e	; 0xa6e <MOTOR_drive>
     M1_PORT |=  (1<<M1_IN1);                     
     b02:	db 9a       	sbi	0x1b, 3	; 27
     M1_PORT |=  (1<<M1_IN2);                     
     b04:	dc 9a       	sbi	0x1b, 4	; 27
     M2_PORT |=  (1<<M2_IN1);                     
     b06:	dd 9a       	sbi	0x1b, 5	; 27
     M2_PORT |=  (1<<M2_IN2);   
     b08:	de 9a       	sbi	0x1b, 6	; 27
}
     b0a:	08 95       	ret

00000b0c <MOTOR_sleep>:
krokowego w stan uspienia (wspolne wyprowadzenie PG3_SLEEP), obnizajac pobor 
pradu
*******************************************************************************/
void MOTOR_sleep(void)
{
	PG3_SLEEP_PORT &= ~(1<<PG3_SLEEP); //przejscie driverow DC w stan uspienia	
     b0c:	e5 e6       	ldi	r30, 0x65	; 101
     b0e:	f0 e0       	ldi	r31, 0x00	; 0
     b10:	80 81       	ld	r24, Z
     b12:	87 7f       	andi	r24, 0xF7	; 247
     b14:	80 83       	st	Z, r24
}
     b16:	08 95       	ret

00000b18 <__vector_15>:
#include "Main.h"

volatile unsigned int TIMER_wait_time_ms = 0;

ISR(TIMER0_COMP_vect)
{
     b18:	1f 92       	push	r1
     b1a:	0f 92       	push	r0
     b1c:	0f b6       	in	r0, 0x3f	; 63
     b1e:	0f 92       	push	r0
     b20:	11 24       	eor	r1, r1
     b22:	2f 93       	push	r18
     b24:	8f 93       	push	r24
     b26:	9f 93       	push	r25
	static unsigned int count;
	
	if(TIMER_wait_time_ms)
     b28:	80 91 d4 02 	lds	r24, 0x02D4
     b2c:	90 91 d5 02 	lds	r25, 0x02D5
     b30:	89 2b       	or	r24, r25
     b32:	49 f0       	breq	.+18     	; 0xb46 <__vector_15+0x2e>
	{
		TIMER_wait_time_ms--;
     b34:	80 91 d4 02 	lds	r24, 0x02D4
     b38:	90 91 d5 02 	lds	r25, 0x02D5
     b3c:	01 97       	sbiw	r24, 0x01	; 1
     b3e:	90 93 d5 02 	sts	0x02D5, r25
     b42:	80 93 d4 02 	sts	0x02D4, r24
	}
	if(count++ >= 500)
     b46:	80 91 d6 02 	lds	r24, 0x02D6
     b4a:	90 91 d7 02 	lds	r25, 0x02D7
     b4e:	01 96       	adiw	r24, 0x01	; 1
     b50:	90 93 d7 02 	sts	0x02D7, r25
     b54:	80 93 d6 02 	sts	0x02D6, r24
     b58:	01 97       	sbiw	r24, 0x01	; 1
     b5a:	84 5f       	subi	r24, 0xF4	; 244
     b5c:	91 40       	sbci	r25, 0x01	; 1
     b5e:	38 f0       	brcs	.+14     	; 0xb6e <__vector_15+0x56>
	{
		LED1_PORT ^= (1<<LED1);
     b60:	82 b3       	in	r24, 0x12	; 18
     b62:	80 58       	subi	r24, 0x80	; 128
     b64:	82 bb       	out	0x12, r24	; 18
		count = 0;
     b66:	10 92 d7 02 	sts	0x02D7, r1
     b6a:	10 92 d6 02 	sts	0x02D6, r1
	}
}
     b6e:	9f 91       	pop	r25
     b70:	8f 91       	pop	r24
     b72:	2f 91       	pop	r18
     b74:	0f 90       	pop	r0
     b76:	0f be       	out	0x3f, r0	; 63
     b78:	0f 90       	pop	r0
     b7a:	1f 90       	pop	r1
     b7c:	18 95       	reti

00000b7e <TIMER_init>:
Opis:
	Inicjalizacja timera 0 do generowania przerwania co 1ms
*******************************************************************************/
void TIMER_init(void)
{
	OCR0 = 249;
     b7e:	89 ef       	ldi	r24, 0xF9	; 249
     b80:	81 bf       	out	0x31, r24	; 49
	TIMSK |= (1<<OCIE0); //wlaczenie przerwania
     b82:	87 b7       	in	r24, 0x37	; 55
     b84:	82 60       	ori	r24, 0x02	; 2
     b86:	87 bf       	out	0x37, r24	; 55
	TCCR0 = ((1<<WGM01)|(1<<CS02));//tryb pracy  CTC, preskaler 64, co daje przy OCR0=249 1kHz@16Mhz, czyli co 1ms	
     b88:	8c e0       	ldi	r24, 0x0C	; 12
     b8a:	83 bf       	out	0x33, r24	; 51
}
     b8c:	08 95       	ret

00000b8e <TIMER_wait_ms>:
Opis:
	Funkcja oczekuje w petli okreslona ilosc milnisekund.
*******************************************************************************/
void TIMER_wait_ms(unsigned int time_ms)
{
	TIMER_wait_time_ms = time_ms;
     b8e:	90 93 d5 02 	sts	0x02D5, r25
     b92:	80 93 d4 02 	sts	0x02D4, r24
	while(TIMER_wait_time_ms) ; //czekanie zadany czas
     b96:	80 91 d4 02 	lds	r24, 0x02D4
     b9a:	90 91 d5 02 	lds	r25, 0x02D5
     b9e:	89 2b       	or	r24, r25
     ba0:	d1 f7       	brne	.-12     	; 0xb96 <TIMER_wait_ms+0x8>
}
     ba2:	08 95       	ret

00000ba4 <init_sonar>:
 * Initiate Ultrasonic Module Ports and Pins
 * Input:   none
 * Returns: none
*********** ...- . . .-. --- -... --- - *********************************/
void init_sonar(void){
    TRIG_DDR |= (1<<TRIG_BIT);     // Set Trigger pin as output
     ba4:	bb 9a       	sbi	0x17, 3	; 23
    ECHO_DDR &= ~(1<<ECHO_BIT);     // Set Echo pin as input
     ba6:	bc 98       	cbi	0x17, 4	; 23
}
     ba8:	08 95       	ret

00000baa <trigger_sonar>:
 * 3.   Clear trigger pin to pull it trigger pin low
 *  Input:   none
 *  Returns: none
********** ...- . . .-. --- -... --- - *********************************/
void trigger_sonar(void){
    TRIG_PORT &= ~(1<<TRIG_BIT);             // Clear pin before setting it high
     baa:	c3 98       	cbi	0x18, 3	; 24
    can be achieved.
*/
void
_delay_loop_1(uint8_t __count)
{
	__asm__ volatile (
     bac:	85 e0       	ldi	r24, 0x05	; 5
     bae:	98 2f       	mov	r25, r24
     bb0:	9a 95       	dec	r25
     bb2:	f1 f7       	brne	.-4      	; 0xbb0 <trigger_sonar+0x6>
    _delay_us(1);           // Clear to zero and give time for electronics to set
    TRIG_PORT |=(1<<TRIG_BIT);            // Set pin high
     bb4:	c3 9a       	sbi	0x18, 3	; 24
     bb6:	90 e4       	ldi	r25, 0x40	; 64
     bb8:	9a 95       	dec	r25
     bba:	f1 f7       	brne	.-4      	; 0xbb8 <trigger_sonar+0xe>
    _delay_us(12);          // Send high pulse for minimum 10us
    TRIG_PORT &= ~(1<<TRIG_BIT);              // Clear pin
     bbc:	c3 98       	cbi	0x18, 3	; 24
     bbe:	8a 95       	dec	r24
     bc0:	f1 f7       	brne	.-4      	; 0xbbe <trigger_sonar+0x14>
    _delay_us(1);           // Delay not required, but just in case...
}
     bc2:	08 95       	ret

00000bc4 <read_sonar>:
 *          3. Distance :   Sonar calculated distance in cm.
********** ...- . . .-. --- -... --- - *********************************/
uint32_t read_sonar(void){

	uint32_t i,result;
	trigger_sonar();
     bc4:	0e 94 d5 05 	call	0xbaa	; 0xbaa <trigger_sonar>
     bc8:	80 e0       	ldi	r24, 0x00	; 0
     bca:	90 e0       	ldi	r25, 0x00	; 0
     bcc:	a0 e0       	ldi	r26, 0x00	; 0
     bce:	b0 e0       	ldi	r27, 0x00	; 0
	//Wait for the rising edge
	i=0;
	for(i=0;i<600000;i++)
	{
		if(!(ECHO_PIN & (1<<ECHO_BIT))) 
     bd0:	b4 99       	sbic	0x16, 4	; 22
     bd2:	10 c0       	rjmp	.+32     	; 0xbf4 <read_sonar+0x30>

	uint32_t i,result;
	trigger_sonar();
	//Wait for the rising edge
	i=0;
	for(i=0;i<600000;i++)
     bd4:	01 96       	adiw	r24, 0x01	; 1
     bd6:	a1 1d       	adc	r26, r1
     bd8:	b1 1d       	adc	r27, r1
     bda:	80 3c       	cpi	r24, 0xC0	; 192
     bdc:	27 e2       	ldi	r18, 0x27	; 39
     bde:	92 07       	cpc	r25, r18
     be0:	29 e0       	ldi	r18, 0x09	; 9
     be2:	a2 07       	cpc	r26, r18
     be4:	20 e0       	ldi	r18, 0x00	; 0
     be6:	b2 07       	cpc	r27, r18
     be8:	99 f7       	brne	.-26     	; 0xbd0 <read_sonar+0xc>
     bea:	20 e0       	ldi	r18, 0x00	; 0
     bec:	30 e0       	ldi	r19, 0x00	; 0
     bee:	40 e0       	ldi	r20, 0x00	; 0
     bf0:	50 e0       	ldi	r21, 0x00	; 0
     bf2:	3b c0       	rjmp	.+118    	; 0xc6a <read_sonar+0xa6>
		return 0;	//Indicates time out
	
	//High Edge Found

	//Setup Timer1
	TCCR1A=0X00;
     bf4:	1f bc       	out	0x2f, r1	; 47
	TCCR1B|=(1<<CS11) ;	//Prescaler = Fcpu/8
     bf6:	8e b5       	in	r24, 0x2e	; 46
     bf8:	82 60       	ori	r24, 0x02	; 2
     bfa:	8e bd       	out	0x2e, r24	; 46
	TCNT1=0x00;			//Init counter
     bfc:	1d bc       	out	0x2d, r1	; 45
     bfe:	1c bc       	out	0x2c, r1	; 44
     c00:	20 e0       	ldi	r18, 0x00	; 0
     c02:	30 e0       	ldi	r19, 0x00	; 0
     c04:	40 e0       	ldi	r20, 0x00	; 0
     c06:	50 e0       	ldi	r21, 0x00	; 0

	//Now wait for the falling edge
	for(i=0;i<600000;i++)
	{
		if((ECHO_PIN & (1<<ECHO_BIT)))
     c08:	b4 9b       	sbis	0x16, 4	; 22
     c0a:	16 c0       	rjmp	.+44     	; 0xc38 <read_sonar+0x74>
		{
			if(TCNT1 > 60000) break; else continue;
     c0c:	8c b5       	in	r24, 0x2c	; 44
     c0e:	9d b5       	in	r25, 0x2d	; 45
     c10:	81 56       	subi	r24, 0x61	; 97
     c12:	9a 4e       	sbci	r25, 0xEA	; 234
     c14:	88 f4       	brcc	.+34     	; 0xc38 <read_sonar+0x74>
	TCCR1A=0X00;
	TCCR1B|=(1<<CS11) ;	//Prescaler = Fcpu/8
	TCNT1=0x00;			//Init counter

	//Now wait for the falling edge
	for(i=0;i<600000;i++)
     c16:	2f 5f       	subi	r18, 0xFF	; 255
     c18:	3f 4f       	sbci	r19, 0xFF	; 255
     c1a:	4f 4f       	sbci	r20, 0xFF	; 255
     c1c:	5f 4f       	sbci	r21, 0xFF	; 255
     c1e:	20 3c       	cpi	r18, 0xC0	; 192
     c20:	87 e2       	ldi	r24, 0x27	; 39
     c22:	38 07       	cpc	r19, r24
     c24:	89 e0       	ldi	r24, 0x09	; 9
     c26:	48 07       	cpc	r20, r24
     c28:	80 e0       	ldi	r24, 0x00	; 0
     c2a:	58 07       	cpc	r21, r24
     c2c:	69 f7       	brne	.-38     	; 0xc08 <read_sonar+0x44>
     c2e:	21 e0       	ldi	r18, 0x01	; 1
     c30:	30 e0       	ldi	r19, 0x00	; 0
     c32:	40 e0       	ldi	r20, 0x00	; 0
     c34:	50 e0       	ldi	r21, 0x00	; 0
     c36:	19 c0       	rjmp	.+50     	; 0xc6a <read_sonar+0xa6>
	if(i==600000)
		return 1;	//Indicates time out

	//Falling edge found

	result=TCNT1;
     c38:	8c b5       	in	r24, 0x2c	; 44
     c3a:	9d b5       	in	r25, 0x2d	; 45

	//Stop Timer
	TCCR1B=0x00;
     c3c:	1e bc       	out	0x2e, r1	; 46

	if(result > 60000)
     c3e:	81 56       	subi	r24, 0x61	; 97
     c40:	9a 4e       	sbci	r25, 0xEA	; 234
     c42:	28 f0       	brcs	.+10     	; 0xc4e <read_sonar+0x8a>
     c44:	22 e0       	ldi	r18, 0x02	; 2
     c46:	30 e0       	ldi	r19, 0x00	; 0
     c48:	40 e0       	ldi	r20, 0x00	; 0
     c4a:	50 e0       	ldi	r21, 0x00	; 0
     c4c:	0e c0       	rjmp	.+28     	; 0xc6a <read_sonar+0xa6>
		return 2;	//No obstacle
	else
		return i/58.0f;
     c4e:	ca 01       	movw	r24, r20
     c50:	b9 01       	movw	r22, r18
     c52:	0e 94 cc 06 	call	0xd98	; 0xd98 <__floatunsisf>
     c56:	20 e0       	ldi	r18, 0x00	; 0
     c58:	30 e0       	ldi	r19, 0x00	; 0
     c5a:	48 e6       	ldi	r20, 0x68	; 104
     c5c:	52 e4       	ldi	r21, 0x42	; 66
     c5e:	0e 94 38 06 	call	0xc70	; 0xc70 <__divsf3>
     c62:	0e 94 a0 06 	call	0xd40	; 0xd40 <__fixunssfsi>
     c66:	9b 01       	movw	r18, r22
     c68:	ac 01       	movw	r20, r24
     c6a:	b9 01       	movw	r22, r18
     c6c:	ca 01       	movw	r24, r20
     c6e:	08 95       	ret

00000c70 <__divsf3>:
     c70:	0c d0       	rcall	.+24     	; 0xc8a <__divsf3x>
     c72:	e6 c0       	rjmp	.+460    	; 0xe40 <__fp_round>
     c74:	de d0       	rcall	.+444    	; 0xe32 <__fp_pscB>
     c76:	40 f0       	brcs	.+16     	; 0xc88 <__divsf3+0x18>
     c78:	d5 d0       	rcall	.+426    	; 0xe24 <__fp_pscA>
     c7a:	30 f0       	brcs	.+12     	; 0xc88 <__divsf3+0x18>
     c7c:	21 f4       	brne	.+8      	; 0xc86 <__divsf3+0x16>
     c7e:	5f 3f       	cpi	r21, 0xFF	; 255
     c80:	19 f0       	breq	.+6      	; 0xc88 <__divsf3+0x18>
     c82:	c7 c0       	rjmp	.+398    	; 0xe12 <__fp_inf>
     c84:	51 11       	cpse	r21, r1
     c86:	10 c1       	rjmp	.+544    	; 0xea8 <__fp_szero>
     c88:	ca c0       	rjmp	.+404    	; 0xe1e <__fp_nan>

00000c8a <__divsf3x>:
     c8a:	eb d0       	rcall	.+470    	; 0xe62 <__fp_split3>
     c8c:	98 f3       	brcs	.-26     	; 0xc74 <__divsf3+0x4>

00000c8e <__divsf3_pse>:
     c8e:	99 23       	and	r25, r25
     c90:	c9 f3       	breq	.-14     	; 0xc84 <__divsf3+0x14>
     c92:	55 23       	and	r21, r21
     c94:	b1 f3       	breq	.-20     	; 0xc82 <__divsf3+0x12>
     c96:	95 1b       	sub	r25, r21
     c98:	55 0b       	sbc	r21, r21
     c9a:	bb 27       	eor	r27, r27
     c9c:	aa 27       	eor	r26, r26
     c9e:	62 17       	cp	r22, r18
     ca0:	73 07       	cpc	r23, r19
     ca2:	84 07       	cpc	r24, r20
     ca4:	38 f0       	brcs	.+14     	; 0xcb4 <__divsf3_pse+0x26>
     ca6:	9f 5f       	subi	r25, 0xFF	; 255
     ca8:	5f 4f       	sbci	r21, 0xFF	; 255
     caa:	22 0f       	add	r18, r18
     cac:	33 1f       	adc	r19, r19
     cae:	44 1f       	adc	r20, r20
     cb0:	aa 1f       	adc	r26, r26
     cb2:	a9 f3       	breq	.-22     	; 0xc9e <__divsf3_pse+0x10>
     cb4:	33 d0       	rcall	.+102    	; 0xd1c <__divsf3_pse+0x8e>
     cb6:	0e 2e       	mov	r0, r30
     cb8:	3a f0       	brmi	.+14     	; 0xcc8 <__divsf3_pse+0x3a>
     cba:	e0 e8       	ldi	r30, 0x80	; 128
     cbc:	30 d0       	rcall	.+96     	; 0xd1e <__divsf3_pse+0x90>
     cbe:	91 50       	subi	r25, 0x01	; 1
     cc0:	50 40       	sbci	r21, 0x00	; 0
     cc2:	e6 95       	lsr	r30
     cc4:	00 1c       	adc	r0, r0
     cc6:	ca f7       	brpl	.-14     	; 0xcba <__divsf3_pse+0x2c>
     cc8:	29 d0       	rcall	.+82     	; 0xd1c <__divsf3_pse+0x8e>
     cca:	fe 2f       	mov	r31, r30
     ccc:	27 d0       	rcall	.+78     	; 0xd1c <__divsf3_pse+0x8e>
     cce:	66 0f       	add	r22, r22
     cd0:	77 1f       	adc	r23, r23
     cd2:	88 1f       	adc	r24, r24
     cd4:	bb 1f       	adc	r27, r27
     cd6:	26 17       	cp	r18, r22
     cd8:	37 07       	cpc	r19, r23
     cda:	48 07       	cpc	r20, r24
     cdc:	ab 07       	cpc	r26, r27
     cde:	b0 e8       	ldi	r27, 0x80	; 128
     ce0:	09 f0       	breq	.+2      	; 0xce4 <__divsf3_pse+0x56>
     ce2:	bb 0b       	sbc	r27, r27
     ce4:	80 2d       	mov	r24, r0
     ce6:	bf 01       	movw	r22, r30
     ce8:	ff 27       	eor	r31, r31
     cea:	93 58       	subi	r25, 0x83	; 131
     cec:	5f 4f       	sbci	r21, 0xFF	; 255
     cee:	2a f0       	brmi	.+10     	; 0xcfa <__divsf3_pse+0x6c>
     cf0:	9e 3f       	cpi	r25, 0xFE	; 254
     cf2:	51 05       	cpc	r21, r1
     cf4:	68 f0       	brcs	.+26     	; 0xd10 <__divsf3_pse+0x82>
     cf6:	8d c0       	rjmp	.+282    	; 0xe12 <__fp_inf>
     cf8:	d7 c0       	rjmp	.+430    	; 0xea8 <__fp_szero>
     cfa:	5f 3f       	cpi	r21, 0xFF	; 255
     cfc:	ec f3       	brlt	.-6      	; 0xcf8 <__divsf3_pse+0x6a>
     cfe:	98 3e       	cpi	r25, 0xE8	; 232
     d00:	dc f3       	brlt	.-10     	; 0xcf8 <__divsf3_pse+0x6a>
     d02:	86 95       	lsr	r24
     d04:	77 95       	ror	r23
     d06:	67 95       	ror	r22
     d08:	b7 95       	ror	r27
     d0a:	f7 95       	ror	r31
     d0c:	9f 5f       	subi	r25, 0xFF	; 255
     d0e:	c9 f7       	brne	.-14     	; 0xd02 <__divsf3_pse+0x74>
     d10:	88 0f       	add	r24, r24
     d12:	91 1d       	adc	r25, r1
     d14:	96 95       	lsr	r25
     d16:	87 95       	ror	r24
     d18:	97 f9       	bld	r25, 7
     d1a:	08 95       	ret
     d1c:	e1 e0       	ldi	r30, 0x01	; 1
     d1e:	66 0f       	add	r22, r22
     d20:	77 1f       	adc	r23, r23
     d22:	88 1f       	adc	r24, r24
     d24:	bb 1f       	adc	r27, r27
     d26:	62 17       	cp	r22, r18
     d28:	73 07       	cpc	r23, r19
     d2a:	84 07       	cpc	r24, r20
     d2c:	ba 07       	cpc	r27, r26
     d2e:	20 f0       	brcs	.+8      	; 0xd38 <__divsf3_pse+0xaa>
     d30:	62 1b       	sub	r22, r18
     d32:	73 0b       	sbc	r23, r19
     d34:	84 0b       	sbc	r24, r20
     d36:	ba 0b       	sbc	r27, r26
     d38:	ee 1f       	adc	r30, r30
     d3a:	88 f7       	brcc	.-30     	; 0xd1e <__divsf3_pse+0x90>
     d3c:	e0 95       	com	r30
     d3e:	08 95       	ret

00000d40 <__fixunssfsi>:
     d40:	98 d0       	rcall	.+304    	; 0xe72 <__fp_splitA>
     d42:	88 f0       	brcs	.+34     	; 0xd66 <__fixunssfsi+0x26>
     d44:	9f 57       	subi	r25, 0x7F	; 127
     d46:	90 f0       	brcs	.+36     	; 0xd6c <__fixunssfsi+0x2c>
     d48:	b9 2f       	mov	r27, r25
     d4a:	99 27       	eor	r25, r25
     d4c:	b7 51       	subi	r27, 0x17	; 23
     d4e:	a0 f0       	brcs	.+40     	; 0xd78 <__fixunssfsi+0x38>
     d50:	d1 f0       	breq	.+52     	; 0xd86 <__fixunssfsi+0x46>
     d52:	66 0f       	add	r22, r22
     d54:	77 1f       	adc	r23, r23
     d56:	88 1f       	adc	r24, r24
     d58:	99 1f       	adc	r25, r25
     d5a:	1a f0       	brmi	.+6      	; 0xd62 <__fixunssfsi+0x22>
     d5c:	ba 95       	dec	r27
     d5e:	c9 f7       	brne	.-14     	; 0xd52 <__fixunssfsi+0x12>
     d60:	12 c0       	rjmp	.+36     	; 0xd86 <__fixunssfsi+0x46>
     d62:	b1 30       	cpi	r27, 0x01	; 1
     d64:	81 f0       	breq	.+32     	; 0xd86 <__fixunssfsi+0x46>
     d66:	9f d0       	rcall	.+318    	; 0xea6 <__fp_zero>
     d68:	b1 e0       	ldi	r27, 0x01	; 1
     d6a:	08 95       	ret
     d6c:	9c c0       	rjmp	.+312    	; 0xea6 <__fp_zero>
     d6e:	67 2f       	mov	r22, r23
     d70:	78 2f       	mov	r23, r24
     d72:	88 27       	eor	r24, r24
     d74:	b8 5f       	subi	r27, 0xF8	; 248
     d76:	39 f0       	breq	.+14     	; 0xd86 <__fixunssfsi+0x46>
     d78:	b9 3f       	cpi	r27, 0xF9	; 249
     d7a:	cc f3       	brlt	.-14     	; 0xd6e <__fixunssfsi+0x2e>
     d7c:	86 95       	lsr	r24
     d7e:	77 95       	ror	r23
     d80:	67 95       	ror	r22
     d82:	b3 95       	inc	r27
     d84:	d9 f7       	brne	.-10     	; 0xd7c <__fixunssfsi+0x3c>
     d86:	3e f4       	brtc	.+14     	; 0xd96 <__fixunssfsi+0x56>
     d88:	90 95       	com	r25
     d8a:	80 95       	com	r24
     d8c:	70 95       	com	r23
     d8e:	61 95       	neg	r22
     d90:	7f 4f       	sbci	r23, 0xFF	; 255
     d92:	8f 4f       	sbci	r24, 0xFF	; 255
     d94:	9f 4f       	sbci	r25, 0xFF	; 255
     d96:	08 95       	ret

00000d98 <__floatunsisf>:
     d98:	e8 94       	clt
     d9a:	09 c0       	rjmp	.+18     	; 0xdae <__floatsisf+0x12>

00000d9c <__floatsisf>:
     d9c:	97 fb       	bst	r25, 7
     d9e:	3e f4       	brtc	.+14     	; 0xdae <__floatsisf+0x12>
     da0:	90 95       	com	r25
     da2:	80 95       	com	r24
     da4:	70 95       	com	r23
     da6:	61 95       	neg	r22
     da8:	7f 4f       	sbci	r23, 0xFF	; 255
     daa:	8f 4f       	sbci	r24, 0xFF	; 255
     dac:	9f 4f       	sbci	r25, 0xFF	; 255
     dae:	99 23       	and	r25, r25
     db0:	a9 f0       	breq	.+42     	; 0xddc <__floatsisf+0x40>
     db2:	f9 2f       	mov	r31, r25
     db4:	96 e9       	ldi	r25, 0x96	; 150
     db6:	bb 27       	eor	r27, r27
     db8:	93 95       	inc	r25
     dba:	f6 95       	lsr	r31
     dbc:	87 95       	ror	r24
     dbe:	77 95       	ror	r23
     dc0:	67 95       	ror	r22
     dc2:	b7 95       	ror	r27
     dc4:	f1 11       	cpse	r31, r1
     dc6:	f8 cf       	rjmp	.-16     	; 0xdb8 <__floatsisf+0x1c>
     dc8:	fa f4       	brpl	.+62     	; 0xe08 <__floatsisf+0x6c>
     dca:	bb 0f       	add	r27, r27
     dcc:	11 f4       	brne	.+4      	; 0xdd2 <__floatsisf+0x36>
     dce:	60 ff       	sbrs	r22, 0
     dd0:	1b c0       	rjmp	.+54     	; 0xe08 <__floatsisf+0x6c>
     dd2:	6f 5f       	subi	r22, 0xFF	; 255
     dd4:	7f 4f       	sbci	r23, 0xFF	; 255
     dd6:	8f 4f       	sbci	r24, 0xFF	; 255
     dd8:	9f 4f       	sbci	r25, 0xFF	; 255
     dda:	16 c0       	rjmp	.+44     	; 0xe08 <__floatsisf+0x6c>
     ddc:	88 23       	and	r24, r24
     dde:	11 f0       	breq	.+4      	; 0xde4 <__floatsisf+0x48>
     de0:	96 e9       	ldi	r25, 0x96	; 150
     de2:	11 c0       	rjmp	.+34     	; 0xe06 <__floatsisf+0x6a>
     de4:	77 23       	and	r23, r23
     de6:	21 f0       	breq	.+8      	; 0xdf0 <__floatsisf+0x54>
     de8:	9e e8       	ldi	r25, 0x8E	; 142
     dea:	87 2f       	mov	r24, r23
     dec:	76 2f       	mov	r23, r22
     dee:	05 c0       	rjmp	.+10     	; 0xdfa <__floatsisf+0x5e>
     df0:	66 23       	and	r22, r22
     df2:	71 f0       	breq	.+28     	; 0xe10 <__floatsisf+0x74>
     df4:	96 e8       	ldi	r25, 0x86	; 134
     df6:	86 2f       	mov	r24, r22
     df8:	70 e0       	ldi	r23, 0x00	; 0
     dfa:	60 e0       	ldi	r22, 0x00	; 0
     dfc:	2a f0       	brmi	.+10     	; 0xe08 <__floatsisf+0x6c>
     dfe:	9a 95       	dec	r25
     e00:	66 0f       	add	r22, r22
     e02:	77 1f       	adc	r23, r23
     e04:	88 1f       	adc	r24, r24
     e06:	da f7       	brpl	.-10     	; 0xdfe <__floatsisf+0x62>
     e08:	88 0f       	add	r24, r24
     e0a:	96 95       	lsr	r25
     e0c:	87 95       	ror	r24
     e0e:	97 f9       	bld	r25, 7
     e10:	08 95       	ret

00000e12 <__fp_inf>:
     e12:	97 f9       	bld	r25, 7
     e14:	9f 67       	ori	r25, 0x7F	; 127
     e16:	80 e8       	ldi	r24, 0x80	; 128
     e18:	70 e0       	ldi	r23, 0x00	; 0
     e1a:	60 e0       	ldi	r22, 0x00	; 0
     e1c:	08 95       	ret

00000e1e <__fp_nan>:
     e1e:	9f ef       	ldi	r25, 0xFF	; 255
     e20:	80 ec       	ldi	r24, 0xC0	; 192
     e22:	08 95       	ret

00000e24 <__fp_pscA>:
     e24:	00 24       	eor	r0, r0
     e26:	0a 94       	dec	r0
     e28:	16 16       	cp	r1, r22
     e2a:	17 06       	cpc	r1, r23
     e2c:	18 06       	cpc	r1, r24
     e2e:	09 06       	cpc	r0, r25
     e30:	08 95       	ret

00000e32 <__fp_pscB>:
     e32:	00 24       	eor	r0, r0
     e34:	0a 94       	dec	r0
     e36:	12 16       	cp	r1, r18
     e38:	13 06       	cpc	r1, r19
     e3a:	14 06       	cpc	r1, r20
     e3c:	05 06       	cpc	r0, r21
     e3e:	08 95       	ret

00000e40 <__fp_round>:
     e40:	09 2e       	mov	r0, r25
     e42:	03 94       	inc	r0
     e44:	00 0c       	add	r0, r0
     e46:	11 f4       	brne	.+4      	; 0xe4c <__fp_round+0xc>
     e48:	88 23       	and	r24, r24
     e4a:	52 f0       	brmi	.+20     	; 0xe60 <__fp_round+0x20>
     e4c:	bb 0f       	add	r27, r27
     e4e:	40 f4       	brcc	.+16     	; 0xe60 <__fp_round+0x20>
     e50:	bf 2b       	or	r27, r31
     e52:	11 f4       	brne	.+4      	; 0xe58 <__fp_round+0x18>
     e54:	60 ff       	sbrs	r22, 0
     e56:	04 c0       	rjmp	.+8      	; 0xe60 <__fp_round+0x20>
     e58:	6f 5f       	subi	r22, 0xFF	; 255
     e5a:	7f 4f       	sbci	r23, 0xFF	; 255
     e5c:	8f 4f       	sbci	r24, 0xFF	; 255
     e5e:	9f 4f       	sbci	r25, 0xFF	; 255
     e60:	08 95       	ret

00000e62 <__fp_split3>:
     e62:	57 fd       	sbrc	r21, 7
     e64:	90 58       	subi	r25, 0x80	; 128
     e66:	44 0f       	add	r20, r20
     e68:	55 1f       	adc	r21, r21
     e6a:	59 f0       	breq	.+22     	; 0xe82 <__fp_splitA+0x10>
     e6c:	5f 3f       	cpi	r21, 0xFF	; 255
     e6e:	71 f0       	breq	.+28     	; 0xe8c <__fp_splitA+0x1a>
     e70:	47 95       	ror	r20

00000e72 <__fp_splitA>:
     e72:	88 0f       	add	r24, r24
     e74:	97 fb       	bst	r25, 7
     e76:	99 1f       	adc	r25, r25
     e78:	61 f0       	breq	.+24     	; 0xe92 <__fp_splitA+0x20>
     e7a:	9f 3f       	cpi	r25, 0xFF	; 255
     e7c:	79 f0       	breq	.+30     	; 0xe9c <__fp_splitA+0x2a>
     e7e:	87 95       	ror	r24
     e80:	08 95       	ret
     e82:	12 16       	cp	r1, r18
     e84:	13 06       	cpc	r1, r19
     e86:	14 06       	cpc	r1, r20
     e88:	55 1f       	adc	r21, r21
     e8a:	f2 cf       	rjmp	.-28     	; 0xe70 <__fp_split3+0xe>
     e8c:	46 95       	lsr	r20
     e8e:	f1 df       	rcall	.-30     	; 0xe72 <__fp_splitA>
     e90:	08 c0       	rjmp	.+16     	; 0xea2 <__fp_splitA+0x30>
     e92:	16 16       	cp	r1, r22
     e94:	17 06       	cpc	r1, r23
     e96:	18 06       	cpc	r1, r24
     e98:	99 1f       	adc	r25, r25
     e9a:	f1 cf       	rjmp	.-30     	; 0xe7e <__fp_splitA+0xc>
     e9c:	86 95       	lsr	r24
     e9e:	71 05       	cpc	r23, r1
     ea0:	61 05       	cpc	r22, r1
     ea2:	08 94       	sec
     ea4:	08 95       	ret

00000ea6 <__fp_zero>:
     ea6:	e8 94       	clt

00000ea8 <__fp_szero>:
     ea8:	bb 27       	eor	r27, r27
     eaa:	66 27       	eor	r22, r22
     eac:	77 27       	eor	r23, r23
     eae:	cb 01       	movw	r24, r22
     eb0:	97 f9       	bld	r25, 7
     eb2:	08 95       	ret

00000eb4 <__mulsf3>:
     eb4:	0b d0       	rcall	.+22     	; 0xecc <__mulsf3x>
     eb6:	c4 cf       	rjmp	.-120    	; 0xe40 <__fp_round>
     eb8:	b5 df       	rcall	.-150    	; 0xe24 <__fp_pscA>
     eba:	28 f0       	brcs	.+10     	; 0xec6 <__mulsf3+0x12>
     ebc:	ba df       	rcall	.-140    	; 0xe32 <__fp_pscB>
     ebe:	18 f0       	brcs	.+6      	; 0xec6 <__mulsf3+0x12>
     ec0:	95 23       	and	r25, r21
     ec2:	09 f0       	breq	.+2      	; 0xec6 <__mulsf3+0x12>
     ec4:	a6 cf       	rjmp	.-180    	; 0xe12 <__fp_inf>
     ec6:	ab cf       	rjmp	.-170    	; 0xe1e <__fp_nan>
     ec8:	11 24       	eor	r1, r1
     eca:	ee cf       	rjmp	.-36     	; 0xea8 <__fp_szero>

00000ecc <__mulsf3x>:
     ecc:	ca df       	rcall	.-108    	; 0xe62 <__fp_split3>
     ece:	a0 f3       	brcs	.-24     	; 0xeb8 <__mulsf3+0x4>

00000ed0 <__mulsf3_pse>:
     ed0:	95 9f       	mul	r25, r21
     ed2:	d1 f3       	breq	.-12     	; 0xec8 <__mulsf3+0x14>
     ed4:	95 0f       	add	r25, r21
     ed6:	50 e0       	ldi	r21, 0x00	; 0
     ed8:	55 1f       	adc	r21, r21
     eda:	62 9f       	mul	r22, r18
     edc:	f0 01       	movw	r30, r0
     ede:	72 9f       	mul	r23, r18
     ee0:	bb 27       	eor	r27, r27
     ee2:	f0 0d       	add	r31, r0
     ee4:	b1 1d       	adc	r27, r1
     ee6:	63 9f       	mul	r22, r19
     ee8:	aa 27       	eor	r26, r26
     eea:	f0 0d       	add	r31, r0
     eec:	b1 1d       	adc	r27, r1
     eee:	aa 1f       	adc	r26, r26
     ef0:	64 9f       	mul	r22, r20
     ef2:	66 27       	eor	r22, r22
     ef4:	b0 0d       	add	r27, r0
     ef6:	a1 1d       	adc	r26, r1
     ef8:	66 1f       	adc	r22, r22
     efa:	82 9f       	mul	r24, r18
     efc:	22 27       	eor	r18, r18
     efe:	b0 0d       	add	r27, r0
     f00:	a1 1d       	adc	r26, r1
     f02:	62 1f       	adc	r22, r18
     f04:	73 9f       	mul	r23, r19
     f06:	b0 0d       	add	r27, r0
     f08:	a1 1d       	adc	r26, r1
     f0a:	62 1f       	adc	r22, r18
     f0c:	83 9f       	mul	r24, r19
     f0e:	a0 0d       	add	r26, r0
     f10:	61 1d       	adc	r22, r1
     f12:	22 1f       	adc	r18, r18
     f14:	74 9f       	mul	r23, r20
     f16:	33 27       	eor	r19, r19
     f18:	a0 0d       	add	r26, r0
     f1a:	61 1d       	adc	r22, r1
     f1c:	23 1f       	adc	r18, r19
     f1e:	84 9f       	mul	r24, r20
     f20:	60 0d       	add	r22, r0
     f22:	21 1d       	adc	r18, r1
     f24:	82 2f       	mov	r24, r18
     f26:	76 2f       	mov	r23, r22
     f28:	6a 2f       	mov	r22, r26
     f2a:	11 24       	eor	r1, r1
     f2c:	9f 57       	subi	r25, 0x7F	; 127
     f2e:	50 40       	sbci	r21, 0x00	; 0
     f30:	8a f0       	brmi	.+34     	; 0xf54 <__mulsf3_pse+0x84>
     f32:	e1 f0       	breq	.+56     	; 0xf6c <__mulsf3_pse+0x9c>
     f34:	88 23       	and	r24, r24
     f36:	4a f0       	brmi	.+18     	; 0xf4a <__mulsf3_pse+0x7a>
     f38:	ee 0f       	add	r30, r30
     f3a:	ff 1f       	adc	r31, r31
     f3c:	bb 1f       	adc	r27, r27
     f3e:	66 1f       	adc	r22, r22
     f40:	77 1f       	adc	r23, r23
     f42:	88 1f       	adc	r24, r24
     f44:	91 50       	subi	r25, 0x01	; 1
     f46:	50 40       	sbci	r21, 0x00	; 0
     f48:	a9 f7       	brne	.-22     	; 0xf34 <__mulsf3_pse+0x64>
     f4a:	9e 3f       	cpi	r25, 0xFE	; 254
     f4c:	51 05       	cpc	r21, r1
     f4e:	70 f0       	brcs	.+28     	; 0xf6c <__mulsf3_pse+0x9c>
     f50:	60 cf       	rjmp	.-320    	; 0xe12 <__fp_inf>
     f52:	aa cf       	rjmp	.-172    	; 0xea8 <__fp_szero>
     f54:	5f 3f       	cpi	r21, 0xFF	; 255
     f56:	ec f3       	brlt	.-6      	; 0xf52 <__mulsf3_pse+0x82>
     f58:	98 3e       	cpi	r25, 0xE8	; 232
     f5a:	dc f3       	brlt	.-10     	; 0xf52 <__mulsf3_pse+0x82>
     f5c:	86 95       	lsr	r24
     f5e:	77 95       	ror	r23
     f60:	67 95       	ror	r22
     f62:	b7 95       	ror	r27
     f64:	f7 95       	ror	r31
     f66:	e7 95       	ror	r30
     f68:	9f 5f       	subi	r25, 0xFF	; 255
     f6a:	c1 f7       	brne	.-16     	; 0xf5c <__mulsf3_pse+0x8c>
     f6c:	fe 2b       	or	r31, r30
     f6e:	88 0f       	add	r24, r24
     f70:	91 1d       	adc	r25, r1
     f72:	96 95       	lsr	r25
     f74:	87 95       	ror	r24
     f76:	97 f9       	bld	r25, 7
     f78:	08 95       	ret

00000f7a <atoi>:
     f7a:	fc 01       	movw	r30, r24
     f7c:	88 27       	eor	r24, r24
     f7e:	99 27       	eor	r25, r25
     f80:	e8 94       	clt
     f82:	21 91       	ld	r18, Z+
     f84:	20 32       	cpi	r18, 0x20	; 32
     f86:	e9 f3       	breq	.-6      	; 0xf82 <atoi+0x8>
     f88:	29 30       	cpi	r18, 0x09	; 9
     f8a:	10 f0       	brcs	.+4      	; 0xf90 <atoi+0x16>
     f8c:	2e 30       	cpi	r18, 0x0E	; 14
     f8e:	c8 f3       	brcs	.-14     	; 0xf82 <atoi+0x8>
     f90:	2b 32       	cpi	r18, 0x2B	; 43
     f92:	41 f0       	breq	.+16     	; 0xfa4 <atoi+0x2a>
     f94:	2d 32       	cpi	r18, 0x2D	; 45
     f96:	39 f4       	brne	.+14     	; 0xfa6 <atoi+0x2c>
     f98:	68 94       	set
     f9a:	04 c0       	rjmp	.+8      	; 0xfa4 <atoi+0x2a>
     f9c:	0e 94 fc 07 	call	0xff8	; 0xff8 <__mulhi_const_10>
     fa0:	82 0f       	add	r24, r18
     fa2:	91 1d       	adc	r25, r1
     fa4:	21 91       	ld	r18, Z+
     fa6:	20 53       	subi	r18, 0x30	; 48
     fa8:	2a 30       	cpi	r18, 0x0A	; 10
     faa:	c0 f3       	brcs	.-16     	; 0xf9c <atoi+0x22>
     fac:	1e f4       	brtc	.+6      	; 0xfb4 <atoi+0x3a>
     fae:	90 95       	com	r25
     fb0:	81 95       	neg	r24
     fb2:	9f 4f       	sbci	r25, 0xFF	; 255
     fb4:	08 95       	ret

00000fb6 <itoa>:
     fb6:	fb 01       	movw	r30, r22
     fb8:	9f 01       	movw	r18, r30
     fba:	e8 94       	clt
     fbc:	42 30       	cpi	r20, 0x02	; 2
     fbe:	c4 f0       	brlt	.+48     	; 0xff0 <itoa+0x3a>
     fc0:	45 32       	cpi	r20, 0x25	; 37
     fc2:	b4 f4       	brge	.+44     	; 0xff0 <itoa+0x3a>
     fc4:	4a 30       	cpi	r20, 0x0A	; 10
     fc6:	29 f4       	brne	.+10     	; 0xfd2 <itoa+0x1c>
     fc8:	97 fb       	bst	r25, 7
     fca:	1e f4       	brtc	.+6      	; 0xfd2 <itoa+0x1c>
     fcc:	90 95       	com	r25
     fce:	81 95       	neg	r24
     fd0:	9f 4f       	sbci	r25, 0xFF	; 255
     fd2:	64 2f       	mov	r22, r20
     fd4:	77 27       	eor	r23, r23
     fd6:	0e 94 14 08 	call	0x1028	; 0x1028 <__udivmodhi4>
     fda:	80 5d       	subi	r24, 0xD0	; 208
     fdc:	8a 33       	cpi	r24, 0x3A	; 58
     fde:	0c f0       	brlt	.+2      	; 0xfe2 <itoa+0x2c>
     fe0:	89 5d       	subi	r24, 0xD9	; 217
     fe2:	81 93       	st	Z+, r24
     fe4:	cb 01       	movw	r24, r22
     fe6:	00 97       	sbiw	r24, 0x00	; 0
     fe8:	a1 f7       	brne	.-24     	; 0xfd2 <itoa+0x1c>
     fea:	16 f4       	brtc	.+4      	; 0xff0 <itoa+0x3a>
     fec:	5d e2       	ldi	r21, 0x2D	; 45
     fee:	51 93       	st	Z+, r21
     ff0:	10 82       	st	Z, r1
     ff2:	c9 01       	movw	r24, r18
     ff4:	0c 94 04 08 	jmp	0x1008	; 0x1008 <strrev>

00000ff8 <__mulhi_const_10>:
     ff8:	7a e0       	ldi	r23, 0x0A	; 10
     ffa:	97 9f       	mul	r25, r23
     ffc:	90 2d       	mov	r25, r0
     ffe:	87 9f       	mul	r24, r23
    1000:	80 2d       	mov	r24, r0
    1002:	91 0d       	add	r25, r1
    1004:	11 24       	eor	r1, r1
    1006:	08 95       	ret

00001008 <strrev>:
    1008:	dc 01       	movw	r26, r24
    100a:	fc 01       	movw	r30, r24
    100c:	67 2f       	mov	r22, r23
    100e:	71 91       	ld	r23, Z+
    1010:	77 23       	and	r23, r23
    1012:	e1 f7       	brne	.-8      	; 0x100c <strrev+0x4>
    1014:	32 97       	sbiw	r30, 0x02	; 2
    1016:	04 c0       	rjmp	.+8      	; 0x1020 <strrev+0x18>
    1018:	7c 91       	ld	r23, X
    101a:	6d 93       	st	X+, r22
    101c:	70 83       	st	Z, r23
    101e:	62 91       	ld	r22, -Z
    1020:	ae 17       	cp	r26, r30
    1022:	bf 07       	cpc	r27, r31
    1024:	c8 f3       	brcs	.-14     	; 0x1018 <strrev+0x10>
    1026:	08 95       	ret

00001028 <__udivmodhi4>:
    1028:	aa 1b       	sub	r26, r26
    102a:	bb 1b       	sub	r27, r27
    102c:	51 e1       	ldi	r21, 0x11	; 17
    102e:	07 c0       	rjmp	.+14     	; 0x103e <__udivmodhi4_ep>

00001030 <__udivmodhi4_loop>:
    1030:	aa 1f       	adc	r26, r26
    1032:	bb 1f       	adc	r27, r27
    1034:	a6 17       	cp	r26, r22
    1036:	b7 07       	cpc	r27, r23
    1038:	10 f0       	brcs	.+4      	; 0x103e <__udivmodhi4_ep>
    103a:	a6 1b       	sub	r26, r22
    103c:	b7 0b       	sbc	r27, r23

0000103e <__udivmodhi4_ep>:
    103e:	88 1f       	adc	r24, r24
    1040:	99 1f       	adc	r25, r25
    1042:	5a 95       	dec	r21
    1044:	a9 f7       	brne	.-22     	; 0x1030 <__udivmodhi4_loop>
    1046:	80 95       	com	r24
    1048:	90 95       	com	r25
    104a:	bc 01       	movw	r22, r24
    104c:	cd 01       	movw	r24, r26
    104e:	08 95       	ret

00001050 <_exit>:
    1050:	f8 94       	cli

00001052 <__stop_program>:
    1052:	ff cf       	rjmp	.-2      	; 0x1052 <__stop_program>
